KR102352282B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102352282B1
KR102352282B1 KR1020140192555A KR20140192555A KR102352282B1 KR 102352282 B1 KR102352282 B1 KR 102352282B1 KR 1020140192555 A KR1020140192555 A KR 1020140192555A KR 20140192555 A KR20140192555 A KR 20140192555A KR 102352282 B1 KR102352282 B1 KR 102352282B1
Authority
KR
South Korea
Prior art keywords
light emitting
scan
driving transistor
gate
anode
Prior art date
Application number
KR1020140192555A
Other languages
English (en)
Other versions
KR20160082867A (ko
Inventor
서명희
최준원
우민규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140192555A priority Critical patent/KR102352282B1/ko
Priority to US14/791,660 priority patent/US9792855B2/en
Publication of KR20160082867A publication Critical patent/KR20160082867A/ko
Application granted granted Critical
Publication of KR102352282B1 publication Critical patent/KR102352282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는 표시 영역에 배치되는 제1 및 제2 화소, 상기 제1 및 제2 화소 각각에 각각 연결되는 제1 및 제2 스캔선, 및 상기 제1 및 제2 스캔선 각각에 제1 스캔 신호 및 제2 스캔 신호를 출력하는 게이트 드라이버를 포함하고, 상기 제1 및 제2 화소 각각은 제1 및 제2 화소 회로 및 제1 및 제2 발광 소자를 포함하고, 상기 제1 및 제2 화소 회로는 상기 제1 및 제2 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고, 상기 제2 발광 소자의 애노드는 상기 제1 화소 회로의 구동 트랜지스터의 게이트와 적어도 부분적으로 중첩되는, 유기 발광 표시 장치를 개시한다.

Description

유기 발광 표시 장치{Organic light emitting display apparatus}
본 발명의 실시예는 유기 발광 표시 장치에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 장치(Plasma Display) 및 유기 발광 표시 장치(Organic Light Emitting Display) 등이 있다. 이러한 평판 표시 장치들 중에서 유기 발광 표시 장치(organic light emitting display apparatus)는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 표시 장치로서 주목 받고 있다. 이러한 유기 발광 표시 장치의 화소는 빛을 방출하는 발광 소자를 포함하고, 발광 소자에 구동 전류를 공급하기 위한 화소 회로를 포함한다.
또한, 서로 근접한 거리에 배치되는 두 개의 전자 회로들 사이에서, 일 전자 회로의 특정 전극의 전압 레벨이 변화할 때 다른 전자 회로의 특정 전극의 전압 레벨이 변화하는 기생 커패시턴스가 발생할 수 있다. 이러한 기생 커패시턴스에 의한 전압 레벨의 변화는 유기 발광 표시 장치 내에서 서로 근접하여 배치되는 소자들 간에서도 발생할 수 있다.
본 발명의 실시예들은 유기 발광 표시 장치의 소자들 간에서 발생할 수 있는 기생 커패시턴스를 고려하여 소자들을 배치한 유기 발광 표시 장치를 제공하고자 한다.
본 발명의 일 실시예는 표시 영역에 배치되는 제1 및 제2 화소, 상기 제1 및 제2 화소 각각에 각각 연결되는 제1 및 제2 스캔선, 및 상기 제1 및 제2 스캔선 각각에 제1 스캔 신호 및 제2 스캔 신호를 출력하는 게이트 드라이버를 포함하고, 상기 제1 및 제2 화소 각각은 제1 및 제2 화소 회로 및 제1 및 제2 발광 소자를 포함하고, 상기 제1 및 제2 화소 회로는 상기 제1 및 제2 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고, 상기 제2 발광 소자의 애노드는 상기 제1 화소 회로의 구동 트랜지스터의 게이트와 적어도 부분적으로 중첩되는, 유기 발광 표시 장치를 개시한다.
상기 유기 발광 표시 장치는, 상기 게이트 드라이버에 수평 동기 신호를 출력하는 제어부를 더 포함할 수 있고, 상기 게이트 드라이버는 상기 수평 동기 신호에 동기화하여 상기 제1 및 제2 스캔 신호를 출력할 수 있고, 상기 제1 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 앞설 수 있다.
상기 유기 발광 표시 장치에서, 상기 제1 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞설 수 있다.
상기 유기 발광 표시 장치는, 상기 제1 및 제2 화소에 공통적으로 연결되는 제1 데이터선 및 상기 제1 및 제2 스캔 신호 각각에 동기화하여 상기 제1 데이터선에 데이터 신호를 출력하는 소스 드라이버를 더 포함할 수 있다.
상기 제1 및 제2 화소 회로 각각은 상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 데이터 신호를 전달하는 스위칭 트랜지스터 및 상기 전달된 데이터 신호에 대응하는 전압을 충전하는 저장 커패시터를 더 포함할 수 있고, 상기 구동 트랜지스터는 상기 제1 및 제2 발광 소자의 애노드에 상기 저장 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 각각 출력할 수 있다.
상기 제1 및 제2 화소 회로 각각은 상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 구동 트랜지스터의 게이트와 드레인을 전기적으로 연결하는 보상 트랜지스터, 제3 및 제4 스캔 신호에 각각 응답하여 초기화 전압을 상기 구동 트랜지스터의 게이트에 전달하는 게이트 초기화 트랜지스터를 포함할 수 있고, 상기 제3 스캔 신호에 의한 스캔 시점이 상기 제1 스캔 신호에 의한 스캔 시점보다 앞설 수 있고, 상기 제4 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 앞설 수 있다.
상기 유기 발광 표시 장치는, 상기 게이트 드라이버에 수평 동기 신호를 출력하는 제어부를 더 포함할 수 있고, 상기 게이트 드라이버는 상기 수평 동기 신호에 동기화하여 상기 제1 및 제2 스캔 신호를 출력할 수 있고, 상기 제3 스캔 신호에 의한 스캔 시점이 상기 제1 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞설 수 있고, 상기 제4 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞설 수 있다.
상기 제1 및 제2 화소 회로 각각은 발광 신호에 의해 제어되고 구동 전압선과 상기 구동 트랜지스터의 소스 사이에 배치되는 동작 제어 트랜지스터 및 상기 발광 신호에 의해 제어되고 상기 구동 트랜지스터의 드레인과 상기 제1 및 제2 발광 소자의 애노드 사이에 각각 배치되는 발광 제어 트랜지스터를 포함할 수 있고, 상기 동작 제어 트랜지스터 및 상기 발광 제어 트랜지스터는 상기 발광 신호에 응답하여 상기 구동 트랜지스터에서 생성되는 구동 전류를 상기 제1 및 제2 발광 소자의 애노드에 각각 출력할 수 있다.
상기 제1 및 제2 화소 회로 각각은 상기 제1 및 제2 스캔 신호에 응답하여 상기 초기화 전압을 상기 제1 및 제2 발광 소자의 애노드에 각각 전달하는 애노드 초기화 트랜지스터를 포함할 수 있다.
상기 유기 발광 표시 장치에서, 상기 제1 화소 회로의 저장 커패시터의 충전이 완료되는 시점은, 상기 제2 화소 회로의 애노드 초기화 트랜지스터에 의해 상기 제2 발광 소자의 애노드에 상기 초기화 전압이 전달되는 시점 및 상기 제2 화소 회로의 발광 제어 트랜지스터에 의한 상기 제2 발광 소자의 발광 시점보다 앞설 수 있다.
상기 유기 발광 표시 장치에서, 상기 제2 스캔 신호에 의한 스캔 시점에서 상기 제2 발광 소자의 애노드의 전압 레벨의 변화에 의해 상기 제1 화소 회로의 구동 트랜지스터의 게이트의 전압 레벨이 제1 변화량만큼 변화될 수 있고, 상기 발광 신호에 의한 발광 시점에서 상기 제2 발광 소자의 애노드의 전압 레벨의 변화에 의해 상기 제1 화소 회로의 구동 트랜지스터의 게이트의 전압 레벨이 제2 변화량만큼 변화될 수 있고, 상기 제1 변화량에 의해서 상기 제2 변화량이 적어도 부분적으로 보상될 수 있다.
상기 유기 발광 표시 장치는, 표시 영역에 배치되는 제3 화소를 더 포함할 수 있고, 상기 제3 화소는 제3 화소 회로 및 제3 발광 소자를 포함할 수 있고, 상기 제3 화소 회로는 상기 제3 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 포함할 수 있고, 상기 제3 발광 소자의 애노드는 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 적어도 부분적으로 중첩될 수 있다.
본 발명의 일 실시예는 표시영역에 인접하게 배치되는 제4 및 제5 화소, 상기 제4 및 제5 화소 각각에 연결되는 제4 및 제5 스캔선, 및 상기 제4 및 제5 화소에 공통적으로 연결되는 제2 데이터선을 더 포함하고, 상기 제4 및 제5 화소 각각은 제4 및 제5 화소 회로 및 제4 및 제5 발광 소자를 포함하고, 상기 제4 및 제5 화소 회로는 상기 제4 및 제5 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고, 상기 제4 발광 소자의 애노드는 상기 제4 및 제5 화소 회로의 구동 트랜지스터의 게이트와 상기 표시 영역에서 서로 다른 영역에 배치되고, 상기 제5 발광 소자의 애노드는 상기 제4 및 제5 화소 회로의 구동 트랜지스터의 게이트와 상기 표시 영역에서 서로 다른 영역에 배치되는 유기 발광 표시 장치를 개시한다.
상기 유기 발광 표시 장치는, 상기 게이트 드라이버에 수평 동기 신호를 출력하는 제어부를 더 포함할 수 있고, 상기 게이트 드라이버는 상기 수평 동기 신호에 동기화하여 상기 제1 및 제2 스캔 신호를 출력할 수 있고, 상기 제1 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 앞설 수 있다.
상기 유기 발광 표시 장치에서, 상기 제1 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞설 수 있다.
상기 유기 발광 표시 장치는, 상기 제1 및 제2 화소 회로에 공통적으로 연결되는 제1 데이터선 및 상기 제1 및 제2 스캔 신호 각각에 동기화하여 상기 제1 데이터선에 데이터 신호를 출력하는 소스 드라이버를 더 포함할 수 있고, 상기 제1 및 제2 화소 회로 각각은 상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 데이터 신호를 전달하는 스위칭 트랜지스터 및 상기 전달된 데이터 신호에 대응하는 전압을 충전하는 저장 커패시터를 포함할 수 있고, 상기 구동 트랜지스터는 상기 저장 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 출력할 수 있다.
상기 유기 발광 표시 장치는, 상기 게이트 드라이버에 수평 동기 신호를 출력하는 제어부를 더 포함할 수 있고, 상기 게이트 드라이버는 상기 수평 동기 신호에 동기화하여 상기 제1 및 제2 스캔 신호를 출력할 수 있고, 상기 제1 및 제2 화소 회로 각각은 상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 구동 트랜지스터의 게이트와 드레인을 전기적으로 연결하는 보상 트랜지스터 및 제3 및 제4 스캔 신호에 각각 응답하여 초기화 전압을 상기 구동 트랜지스터의 게이트에 전달하는 게이트 초기화 트랜지스터를 포함할 수 있고, 상기 제3 스캔 신호에 의한 스캔 시점이 상기 제1 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞설 수 있고, 상기 제4 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞설 수 있다.
상기 제1 및 제2 화소 회로 각각은 발광 신호에 의해 제어되고 구동 전압선과 상기 구동 트랜지스터의 소스 사이에 배치되는 동작 제어 트랜지스터 및 상기 발광 신호에 의해 제어되고 상기 구동 트랜지스터의 드레인과 상기 제1 및 제2 발광 소자의 애노드 사이에 각각 배치되는 발광 제어 트랜지스터를 포함할 수 있고, 상기 동작 제어 트랜지스터 및 상기 발광 제어 트랜지스터는, 상기 발광 신호에 응답하여 상기 구동 트랜지스터에서 생성되는 구동 전류를 출력할 수 있다.
상기 제2 화소 회로는 상기 제2 스캔 신호에 응답하여 상기 초기화 전압을 상기 제1 발광 소자의 애노드에 전달하는 애노드 초기화 트랜지스터를 포함할 수 있고, 상기 제1 화소 회로의 저장 커패시터의 충전이 완료되는 시점은 상기 제2 화소 회로의 애노드 초기화 트랜지스터에 의해 상기 제1 발광 소자의 애노드에 상기 초기화 전압이 전달되는 시점 및 상기 제2 화소 회로의 발광 제어 트랜지스터에 의한 상기 제1 발광 소자의 발광 시점보다 앞설 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해 질 것이다.
본 발명의 실시예들에 따르면, 유기 발광 표시 장치의 소자들 간에서 발생할 수 있는 기생 커패시턴스를 고려하여 소자들을 배치할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 도면이다.
도 2는 도 1에 도시된 화소의 예시적인 등가 회로도를 도시한 도면이다.
도 3은 도 1에 도시된 화소 및 그에 인접한 화소의 예시적인 등가 회로도를 도시한 도면이다.
도 4는 도 3에 도시된 화소 및 그에 인접한 화소의 동작에서 발생되는 기생 커패시턴스에 의한 영향을 나타낸 타이밍 도이다.
도 5는 도 1에 도시된 화소 및 그에 인접한 화소들을 예시적으로 도시한 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 도면이다.
도 1을 참조하면, 본 실시예의 유기 발광 표시 장치(10)는 제어부(100), 표시부(200), 게이트 드라이버(300), 및 소스 드라이버(400)를 포함할 수 있다. 제어부(100), 게이트 드라이버(300), 및 소스 드라이버(400)는 각각 별개의 반도체 칩에 형성될 수도 있고, 하나의 반도체 칩에 집적될 수도 있다. 또한, 제어부(100), 게이트 드라이버(300), 및/또는 소스 드라이버(400)는 표시부(200)와 동일한 기판 상에 형성될 수도 있다.
유기 발광 표시 장치(10)는 화소(P)를 통하여 화상을 표시할 수 있다. 유기 발광 표시 장치(10)는 예컨대, 스마트폰(smartphone), 태블릿 PC(personal computer), 노트북 PC, 모니터, TV 등과 같은 전자 장치 그 자체일 수도 있고, 해당 전자 장치들의 영상 표시를 위한 부품일 수도 있다.
단위 화소는 다양한 색상을 표시하기 위해 복수의 색상들을 각각 표시하는 복수의 서브 화소들을 포함할 수 있다. 본 명세서에서, 화소(P)는 주로 하나의 서브 화소를 의미한다. 그러나, 본 발명은 이에 한정되지 않으며, 화소(P)는 복수의 서브 화소들을 포함하는 하나의 단위 화소를 의미할 수도 있다. 즉, 본 명세서에서 하나의 화소(P)가 존재한다고 기재되어 있더라도, 이는 하나의 서브 화소가 존재하는 것으로 해석될 수도 있고, 하나의 단위 화소를 구성하는 복수의 서브 화소들이 존재한다고 해석될 수도 있다.
화소(P)는 전원을 인가 받아서 구동 전류를 제어하기 위한 화소 회로를 포함할 수 있다. 화소(P)는 구동 전류에 대응하는 휘도로 발광하는 유기 발광 다이오드를 포함할 수 있다. 화소 회로는 전원의 전압 및 데이터 신호를 기초로, 유기 발광 다이오드(organic light emitting diode)의 애노드에 공급되는 구동 전류를 출력할 수 있다. 유기 발광 다이오드는 유기 발광 다이오드의 애노드 및 캐소드 사이를 흐르는 전류량에 대응되는 빛을 방출할 수 있다.
유기 발광 표시 장치(10)는 외부로부터 복수의 영상 프레임들을 입력 받을 수 있다. 복수의 영상 프레임들은, 복수의 영상 프레임들이 순차적으로 표시될 경우에 하나의 동영상이 표시되도록 하는 영상 프레임들일 수 있다. 복수의 영상 프레임들 각각은 입력 영상 데이터(IID)를 포함할 수 있다. 입력 영상 데이터(IID)는 화소(P)를 통하여 방출되는 빛의 휘도(luminance)에 대한 정보를 담고 있으며, 정해진 휘도의 단계에 따라서 입력 영상 데이터(IID)의 비트 수가 결정될 수 있다. 예를 들어, 화소(P)를 통하여 방출되는 빛의 휘도의 단계가 256개인 경우, 입력 영상 데이터(IID)는 8 비트의 디지털 신호가 될 수 있다. 표시부(200)를 통하여 표시할 수 있는 가장 어두운 계조가 제1 단계, 가장 밝은 계조가 제256 단계인 경우, 1 단계에 대응하는 입력 영상 데이터(IID)는 0 일 수 있고, 256 단계에 대응하는 입력 영상 데이터(IID)는 255일 수 있다. 표시부(200)를 통하여 표시할 수 있는 가장 어두운 계조를 최소계조값이라고 할 수 있고, 표시할 수 있는 가장 밝은 계조를 최대계조값이라고 할 수 있다. 화소(P)를 통하여 방출되는 빛의 휘도의 단계는 64개, 256개, 및 1024개 등 다양한 개수로 결정될 수 있다.
제어부(100)는 표시부(200), 게이트 드라이버(300), 및 소스 드라이버(400)에 연결될 수 있다. 제어부(100)는 입력 영상 데이터(IID)를 입력 받고, 제1 제어 신호들(CON1)을 게이트 드라이버(300)로 출력할 수 있다. 제1 제어 신호들(CON1)은 수평 동기 신호(horizontal synchronization signal, HSYNC)를 포함할 수 있다. 제1 제어 신호들(CON1)은 게이트 드라이버(300)가 수평 동기 신호(HSYNC)에 동기화된 스캔 신호들(SCAN1 내지 SCANm)을 출력하기 위해 필요한 제어 신호들을 포함할 수 있다. 제어부(100)는 제2 제어 신호들(CON2)을 소스 드라이버(400)로 출력할 수 있다.
제어부(100)는 출력 영상 데이터(OID)를 소스 드라이버(400)로 출력할 수 있다. 제2 제어 신호들(CON2)은 소스 드라이버(400)가 출력 영상 데이터(OID)에 대응하는 데이터 신호들(DATA1 내지 DATAn)을 출력하기 위해 필요한 제어 신호들을 포함할 수 있다. 출력 영상 데이터(OID)는 데이터 신호들(DATA1 내지 DATAn)을 생성하는 데에 필요한 영상 정보를 포함할 수 있다. 출력 영상 데이터(OID)는 외부로부터 입력 받은 입력 영상 데이터(IID)를 보정하여 생성되는 영상 데이터일 수 있다.
표시부(200)는 복수의 화소들, 각각이 복수의 화소들 중 하나의 행에 위치하는 화소들에 연결되는 복수의 스캔선들, 및 각각이 복수의 화소들 중 하나의 열에 위치하는 화소들에 연결되는 복수의 데이터선들을 포함할 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 표시부(200)는 복수의 화소들에 포함되는 화소(P)를 포함할 수 있고, 복수의 화소들 중 화소(P)가 위치하는 행의 모든 화소들에 연결되는 제1 스캔선(SCANa)을 포함할 수 있고, 복수의 화소들 중 화소(P)가 위치하는 열의 모든 화소들에 연결되는 제1 데이터선(DATAb)을 포함할 수 있다.
게이트 드라이버(300)는 스캔선들에 스캔 신호들(SCAN1 내지 SCANm)을 출력할 수 있다. 게이트 드라이버(300)는 수직 동기화 신호에 동기화하여 스캔 신호들(SCAN1 내지 SCANm)을 출력할 수 있다.
소스 드라이버(400)는 스캔 신호들(SCAN1 내지 SCANm)에 동기화하여, 데이터선들에 데이터 신호들(DATA1 내지 DATAn)을 출력할 수 있다. 소스 드라이버(400)는 입력 받는 영상 데이터에 비례하는 데이터 신호들(DATA1 내지 DATAn)을 데이터선들에 출력할 수 있다.
도 2는 도 1에 도시된 화소의 예시적인 등가 회로도를 도시한 도면이다.
도 2를 참조하면, 화소(P)는 화소 회로(PC) 및 발광 소자(OLED)를 포함할 수 있다. 화소 회로(PC)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 저장 커패시터(storage capacitor, CS)를 포함할 수 있다. 발광 소자(OLED)는 화소 회로(PC)로부터 구동 전류를 공급받아 발광할 수 있다.
화소 회로(PC)는 제1 전원(ELVDD)을 전달하는 제1 전원선(ELVDDL), 데이터 신호(DATA)를 전달하는 데이터선(DL), 제k 스캔 신호(SCANk)를 전달하는 제k 스캔선(SLk), 제(k-1) 스캔 신호(SCAN(k-1))를 전달하는 제(k-1) 스캔선(SL(k-1)), 초기화 전압(VINIT)을 전달하는 초기화 전압선(VINITL), 및 제k 발광 제어 신호(EMk)를 전달하는 제k 발광 제어선(EMLk)을 통하여 다양한 신호 및 전압을 공급받을 수 있고, 이를 통하여 발광 소자(OLED)로 구동 전류를 출력할 수 있다.
트랜지스터들(T1, T2, T3, T4, T5, T6, T7)은 각각 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 게이트 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 및 애노드 초기화 트랜지스터(T7)로 지칭될 수 있다.
구동 트랜지스터(T1)는 게이트 전극(G1)에 인가되는 신호에 의해 제어될 수 있다. 구동 트랜지스터(T1)의 게이트 전극(G1)은 저장 커패시터(CS)의 제1 전극(CS1)에 연결될 수 있다. 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 제1 전원선(ELVDDL)에 연결될 수 있다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 애노드(ANODE)와 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(DATA)를 전달받아 발광 소자(OLED)에 구동 전류를 공급할 수 있다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 제k 스캔선(SLk)에 연결될 수 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(DL)과 연결될 수 있다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)에 연결될 수 있고, 동작 제어 트랜지스터(T5)를 경유하여 제1 전원선(ELVDDL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 제k 스캔선(SLk)을 통해 전달받은 제k 스캔 신호(SCANk)에 따라 턴 온되어 데이터선(DL)으로 전달된 데이터 신호(DATA)를 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 제k 스캔선(SLk)에 연결될 수 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)에 연결될 수 있고, 발광 제어 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 애노드(ANODE)에 연결될 수 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 저장 커패시터(CS)의 제1 전극(CS1), 게이트 초기화 트랜지스터(T4)의 드레인 전극(D4) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 공통으로 연결될 수 있다. 보상 트랜지스터(T3)는 제k 스캔선(SLk)을 통해 전달받은 제k 스캔 신호(SCANk)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
게이트 초기화 트랜지스터(T4)의 게이트 전극(G4)은 제(k-1) 스캔선(SL(k-1))에 연결될 수 있고, 게이트 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(VINITL)에 연결될 수 있다. 게이트 초기화 트랜지스터(T4)의 드레인 전극(D4)은 저장 커패시터(CS)의 제1 전극(CS1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 공통으로 연결될 수 있다. 게이트 초기화 트랜지스터(T4)는 제(k-1) 스캔선(SL(k-1))을 통해 전달받은 제(k-1) 스캔 신호(SCAN(k-1))에 따라 턴 온되어 초기화 전압(VINIT)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다. 이 때, 제(k-1) 스캔 신호(SCAN(k-1))에 의한 스캔 시점은 제k 스캔 신호(SCANk)에 의한 스캔 시점보다 앞설 수 있다. 나아가, 제(k-1) 스캔 신호(SCAN(k-1))에 의한 스캔 시점은 제k 스캔 신호(SCANk)에 의한 스캔 시점보다 수평 동기 신호(HSYNC)의 한 주기만큼 앞설 수 있다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 제k 발광 제어선(EMLk)에 연결될 수 있고, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 제1 전원선(ELVDDL)에 연결될 수 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 공통으로 연결될 수 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 제k 발광 제어선(EMLk)에 연결될 수 있고, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)에 공통으로 연결될 수 있다. 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드(ANODE)에 연결될 수 있다. 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 제k 발광 제어선(EMLk)을 통해 전달받은 제k 발광 제어 신호(EMk)에 따라 동시에 턴 온되어, 구동 트랜지스터(T1)에서 생성되는 구동 전류가 유기 발광 소자(OLED)에 흐르게 할 수 있다.
애노드 초기화 트랜지스터(T7)의 게이트 전극(G7)은 제k 스캔선(SLk)에 연결될 수 있고, 애노드 초기화 트랜지스터(T7)의 소스 전극(S7)은 초기화 전압선(VINITL)에 연결될 수 있다. 애노드 초기화 트랜지스터(T7)의 드레인 전극(D7)은 발광 소자(OLOED)의 애노드(ANODE) 및 발광 제어 트랜지스터(T6)의 드레인 전극(D6)에 공통으로 연결될 수 있다. 애노드 초기화 트랜지스터(T7)는 제k 스캔선(SLk)을 통해 전달받은 제k 스캔 신호(SCANk)에 따라 턴 온되어 초기화 전압(VINIT)을 발광 소자(OLED)의 애노드(ANODE)에 전달하여 발광 소자(OLED)의 애노드(ANODE)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
저장 커패시터(CS)의 제2 전극(CS2)은 제1 전원선(ELVDDL)에 연결될 수 있다. 저장 커패시터(CS)의 제1 전극(CS1)은 구동 트랜지스터(T1)의 게이트 전극(G1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및, 애노드 초기화 트랜지스터(T7)의 드레인 전극(D4)에 공통으로 연결될 수 있다.
발광 소자(OLED)의 캐소드(CATHODE)는 제2 전압선(ELVSSL)에 연결될 수 있다. 발광 소자(OLED)는 구동 트랜지스터(T1)가 공급하는 구동 전류를 전달받아 발광할 수 있다. 복수의 화소(P)들의 발광 소자(OLED)들은 화상을 표시할 수 있다.
이하에서, 화소(P)의 동작 과정을 설명한다. 초기화 기간 동안 제(k-1) 스캔선(SL(k-1))을 통해 로우 레벨(low level)의 제(k-1) 스캔 신호(SCAN(k-1))가 공급될 수 있다. 로우 레벨의 제(k-1) 스캔 신호(SCAN(k-1))에 대응하여 게이트 초기화 트랜지스터(T4)가 턴 온될 수 있고, 초기화 전압선(VINITL)으로부터 게이트 초기화 트랜지스터(T4)를 통해 초기화 전압(VINIT)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 공급될 수 있고, 초기화 전압(VINIT)에 의해 구동 트랜지스터(T1)가 초기화될 수 있다.
이후, 데이터 프로그래밍 기간 중 제k 스캔선(SLk)을 통해 로우 레벨의 제k 스캔 신호(SCANk)가 공급될 수 있다. 로우 레벨의 제k 스캔 신호(SCANk)에 대응하여 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 및 애노드 초기화 트랜지스터(T7)가 턴 온될 수 있다. 이때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결될 수 있고, 순방향으로 바이어스될 수 있다. 데이터선(DL)을 통해 공급된 데이터 신호(DATA)에서 구동 트랜지스터(T1)의 문턱 전압만큼 감소한 보상 전압이 저장 커패시터(CS)의 제1 전극(CS1)에 인가될 수 있다. 또한, 초기화 전압선(VINITL)으로부터 애노드 초기화 트랜지스터(T7)를 통해 초기화 전압(VINIT)이 발광 소자(OLED)의 애노드(ANODE)에 공급될 수 있고, 초기화 전압(VINIT)에 의해 발광 소자(OLED)의 애노드(ANODE)가 초기화될 수 있다. 저장 커패시터(CS)의 양단에는 각각 구동 전압(ELVDD)과 보상 전압이 인가될 수 있고, 저장 커패시터(CS)에는 양단 전압 차에 대응하는 전하가 충전될 수 있다.
이후, 발광 기간 동안 제k 발광 제어선(EMLk)으로부터 공급되는 제k 발광 제어 신호(EMk)가 하이 레벨에서 로우 레벨로 변경될 수 있다. 발광 기간 동안 로우 레벨의 제k 발광 제어 신호(EMk)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온될 수 있다. 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압과 구동 전압(ELVDD) 간의 전압 차에 대응하는 구동 전류가 발생할 수 있고, 발광 제어 트랜지스터(T6)를 통해 구동 전류가 발광 소자(OLED)에 공급될 수 있다. 발광 기간 동안 저장 커패시터(CS)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압은 ELVDD-DATA+Vth의 값으로 유지될 수 있고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류는 소스-게이트 전압, 즉, ELVDD-DATA+Vth에서 문턱 전압을 차감한 값의 제곱, 즉, (ELVDD-Dm)2에 비례할 수 있다. 따라서, 구동 전류는 구동 트랜지스터(T1)의 문턱 전압에 관계 없이 결정될 수 있다.
이러한 화소(P)의 동작 과정에서, 발광 소자(OLED)의 애노드(ANODE)의 전압이 변화될 수 있다. 예를 들어, 제k 스캔 신호(SCANk)가 하이 레벨에서 로우 레벨로 변경될 때, 애노드 초기화 트랜지스터(T7)가 턴 온될 수 있고, 이에 따라 발광 소자(OLED)의 애노드(ANODE)에 초기화 전압(VINIT)이 인가되면서 발광 소자(OLED)의 애노드(ANODE)의 전압이 변화될 수 있다. 다른 예시로, 제k 발광 제어 신호(EMk)가 하이 레벨에서 로우 레벨로 변경될 때, 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온될 수 있고, 이에 따라 발광 소자(OLED)의 애노드(ANODE)에 구동 전류가 공급되면서 발광 소자(OLED)의 애노드(ANODE)의 전압이 변화될 수 있다. 이 때, 기생 커패시턴스에 의해서, 발광 소자(OLED)의 애노드(ANODE)와 가까운 거리에 배치되는 소자의 전압이 변화될 수 있다.
예를 들어, 발광 소자(OLED)의 애노드(ANODE)와 구동 트랜지스터(T1)의 게이트 전극(G1)이 적어도 부분적으로 중첩되는 경우를 생각할 수 있다. 이 경우, 발광 소자(OLED)의 애노드(ANODE)의 전압 레벨의 변화에 의해서 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압 레벨이 변화될 수 있다. 다만, 제k 스캔 신호(SCANk)가 하이 레벨에서 로우 레벨로 변경될 때에는, 저장 커패시터(CS)에 전하가 충전되는 동작이 발생하므로, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압 레벨은 기생 커패시턴스에 의한 전압 레벨의 변화에 영향 받지 않을 수 있다. 반면, 제k 발광 제어선(EMLk)으로부터 공급되는 제k 발광 제어 신호(EMk)가 하이 레벨에서 로우 레벨로 변경될 때에는, 기생 커패시턴스에 의해서 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압 레벨이 발광 소자(OLED)의 애노드(ANODE)의 전압 레벨의 증가량에 대응하여 증가할 수 있다. 그 결과, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압 레벨이 변화할 수 있고, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압 레벨이 데이터 신호(DATA)에 의해 의도된 전압 레벨과 달라질 수 있다.
다른 예시로, 하나의 화소에 포함되는 발광 소자(OLED)의 애노드(ANODE)가 다른 화소에 포함되는 구동 트랜지스터(T1)의 게이트 전극(G1)과 적어도 부분적으로 중첩되는 경우를 생각할 수 있다. 이러한 경우 중, 두 화소가 서로 동일한 데이터선(DL)에 의해서 데이터 신호(DATA)를 전달받고, 두 화소가 서로 상하로 인접하는 경우를 생각할 수 있다. 즉, 하나의 화소는 제k 스캔선(SLk)에 의해 전달되는 제k 스캔 신호(SCANk)에 동기화하여 데이터 신호(DATA)를 공급받고, 다른 화소는 제(k+1) 스캔선(SL(k+1))에 의해 전달되는 제(k+1) 스캔 신호(SCAN(k+1))에 동기화하여 데이터 신호(DATA)를 공급받는 경우를 생각할 수 있다. 이러한 경우의 회로 구조에 대해서, 도 3을 통하여 설명한다.
도 3은 도 1에 도시된 화소 및 그에 인접한 화소의 예시적인 등가 회로도를 도시한 도면이다.
도 3을 참조하면, 제k 화소(Pk)는 제k 화소 회로(PCk) 및 제k 발광 소자(OLEDk)를 포함할 수 있고, 제(k+1) 화소(P(k+1))는 제(k+1) 화소 회로(PC(k+1)) 및 제(k+1) 발광 소자(OLED(k+1))를 포함할 수 있다. 이하에서, 제k 화소(Pk) 및 제(k+1) 화소(P(k+1))의 동작에 대한 설명 중, 도 2를 통하여 설명한 내용과 중복되는 부분은 생략될 수 있다.
제k 화소 회로(PCk)는 제1 전원(ELVDD)을 전달하는 제1 전원선(ELVDDL), 데이터 신호(DATA)를 전달하는 데이터선(DL), 제k 스캔 신호(SCANk)를 전달하는 제k 스캔선(SLk), 제(k-1) 스캔 신호(SCAN(k-1))를 전달하는 제(k-1) 스캔선(SL(k-1)), 초기화 전압(VINIT)을 전달하는 초기화 전압선(VINITL), 및 제k 발광 제어 신호(EMk)를 전달하는 제k 발광 제어선(EMLk)을 통하여 다양한 신호 및 전압을 공급받을 수 있고, 이를 통하여 제k 발광 소자(OLEDk)로 구동 전류를 출력할 수 있다. 또한, 제(k+1) 화소 회로(PC(k+1))는 제1 전원(ELVDD)을 전달하는 제1 전원선(ELVDDL), 데이터 신호(DATA)를 전달하는 데이터선(DL), 제(k+1) 스캔 신호(SCAN(k+1))를 전달하는 제(k+1) 스캔선(SL(k+1)), 제k 스캔 신호(SCANk)를 전달하는 제k 스캔선(SLk), 초기화 전압(VINIT)을 전달하는 초기화 전압선(VINITL), 및 제(k+1) 발광 제어 신호(EM(k+1))를 전달하는 제(k+1) 발광 제어선(EML(k+1))을 통하여 다양한 신호 및 전압을 공급받을 수 있고, 이를 통하여 제(k+1) 발광 소자(OLED(k+1))로 구동 전류를 출력할 수 있다.
이 경우, 제(k+1) 발광 소자(OLED(k+1)의 애노드(ANODE(k+1))는 제k 화소(Pk)의 구동 트랜지스터(Tk1)의 게이트 전극(Gk1)과 적어도 부분적으로 중첩될 수 있다. 이에 따라, 제(k+1) 발광 소자(OLED(k+1)의 애노드(ANODE(k+1)) 및 제k 화소(Pk)의 구동 트랜지스터(Tk1)의 게이트 전극(Gk1) 간에 기생 커패시턴스(CP)가 발생할 수 있다. 그 결과, 제(k+1) 발광 소자(OLED(k+1)의 애노드(ANODE(k+1))의 전압 레벨에 변화가 발생하는 경우, 제k 화소(Pk)의 구동 트랜지스터(Tk1)의 게이트 전극(Gk1)에서도 전압 레벨의 변화가 발생할 수 있다.
도 3에서는 제k 화소(Pk)와 제(k+1) 화소(P(k+1))가 서로 인접한 경우를 도시하고 있다. 다만, 본 발명은 이에 한정되지 않고, 제k 화소(Pk)에 데이터 신호(DATA)를 공급하는 타이밍을 결정하는 제k 스캔 신호(SCANk)에 의한 스캔 시점이 제(k+1) 화소(P(k+1))에 데이터 신호(DATA)를 공급하는 타이밍을 결정하는 제(k+1) 스캔 신호(SCAN(k+1))에 의한 스캔 시점보다 앞서는 모든 경우에 본 발명의 개념이 적용될 수 있다.
제k 화소(Pk)의 구동 트랜지스터(Tk1)의 게이트 전극(Gk1) 및 제(k+1) 발광 소자(OLED(k+1)의 애노드(ANODE(k+1)) 간에 발생하는 기생 커패시턴스(CP)에 의한 영향에 대해서, 도 4를 통하여 설명한다.
도 4는 도 3에 도시된 화소 및 그에 인접한 화소의 동작에서 발생되는 기생 커패시턴스에 의한 영향을 나타낸 타이밍 도이다.
도 4를 참조하면, 제(k-1) 스캔 신호(SCAN(k-1)) 및 제k 스캔 신호(SCANk)에 동기화하여, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 결정될 수 있다. 제k 스캔 신호(SCANk) 및 제(k+1) 스캔 신호(SCAN(k+1))에 동기화하여, 제(k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 결정될 수 있다. 또한, 제(k+1) 발광 소자의 애노드 및 제k 화소 회로의 구동 트랜지스터의 게이트 전극 간의 기생 커패시턴스에 의해서, 제(k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 변화됨에 따라 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 변화될 수 있다. 이하에서, 제k 화소(Pk) 및 제(k+1) 화소(P(k+1))의 동작 과정에 대한 설명 중, 도 2를 통하여 설명한 내용과 중복되는 부분은 생략될 수 있다.
각각의 스캔 신호에 의한 스캔 시점은 수평 동기 신호(HSYNC)의 한 주기에 해당하는 간격을 가질 수 있다. 즉, 제(k-1) 스캔 신호(SCAN(k-1))에 의한 스캔 시점은 제k 스캔 신호(SCANk)에 의한 스캔 시점보다 수평 동기 신호(HSYNC)의 한 주기만큼 앞설 수 있다. 또한, 제k 스캔 신호(SCANk)에 의한 스캔 시점은 제(k+1) 스캔 신호(SCAN(k+1))에 의한 스캔 시점보다 수평 동기 신호(HSYNC)의 한 주기만큼 앞설 수 있다.
제(k-1) 스캔 신호(SCAN(k-1))가 하이 레벨에서 로우 레벨로 변경되는 제1 시간(TM1)에서, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 초기화될 수 있다. 즉, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 초기화 전압(VINIT)의 레벨과 같이질 수 있다.
제k 스캔 신호(SCANk)가 하이 레벨에서 로우 레벨로 변경되는 제2 시간(TM2)에서, 제k 화소 회로의 저장 커패시터에 전압의 충전이 시작될 수 있다. 제k 화소 회로의 저장 커패시터의 전압의 레벨은 데이터 신호(DATA)에 대응하는 값까지 충전될 수 있다. 제k 화소 회로의 저장 커패시터에 전압이 충전됨에 따라, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 데이터 신호(DATA)에 대응하는 값으로 변화될 수 있다. 제2 시간(TM2)에서, 제k 발광 소자의 애노드에 초기화 전압(VINIT)이 인가되면서 제k 발광 소자의 애노드의 전압 레벨(VANODEk)이 초기화될 수 있다.
제(k+1) 스캔 신호(SCAN(k+1))가 하이 레벨에서 로우 레벨로 변경되는 제3 시간(TM3)에서, 제(k+1) 발광 소자의 애노드에 초기화 전압(VINIT)이 인가되면서 제(k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 초기화될 수 있다. 이 때, 제(k+1) 발광 소자의 애노드 및 제k 화소 회로의 구동 트랜지스터의 게이트 전극 간의 기생 커패시턴스에 의해서, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제1 변화량(DT1)만큼 변화할 수 있다. 제(k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 초기화될 때, 제(k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 낮아질 수 있고, 이에 따라 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제1 변화량(DT1) 만큼 낮아질 수 있다.
제(k+1) 발광 제어 신호(EM(k+1))가 하이 레벨에서 로우 레벨로 변경되는 제4 시간(TM4)에서, 제(k+1) 발광 소자의 애노드에 제(k+1) 화소 회로로부터 구동 전류가 인가될 수 있다. 이에 따라, 제(k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 변화할 수 있다. 이 때, 제(k+1) 발광 소자의 애노드 및 제k 화소 회로의 구동 트랜지스터의 게이트 전극 간의 기생 커패시턴스에 의해서, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제2 변화량(DT2)만큼 변화할 수 있다. 제(k+1) 발광 소자의 애노드에 구동 전류가 인가될 때, (k+1) 발광 소자의 애노드의 전압 레벨(VANODE(k+1))이 높아질 수 있고, 이에 따라 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제2 변화량(DT2) 만큼 높아질 수 있다.
이 경우, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제3 시간에 제1 변화량(DT1) 만큼 낮아지는 변화는, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제4 시간에 제2 변화량(DT2) 만큼 높아지는 변화에 의해서 적어도 부분적으로 보상될 수 있다. 그 결과, 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 변화하는 정도가 매우 작거나, 변화하지 않을 수 있다. 즉, 제(k+1) 발광 소자의 애노드 및 제k 화소의 구동 트랜지스터의 게이트 전극이 적어도 부분적으로 중첩되는 경우를 제1 경우라고 하고, 제k 발광 소자의 애노드 및 제k 화소의 구동 트랜지스터의 게이트 전극이 적어도 부분적으로 중첩되는 경우를 제2 경우라고 할 수 있다. 이 때, 제1 경우에 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 변화하는 정도가 제2 경우에 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 변화하는 정도보다 작을 수 있다. 그 결과, 제1 경우의 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)이 제2 경우의 제k 화소 회로의 구동 트랜지스터의 게이트 전극의 전압 레벨(VGk1)보다 데이터 신호(DATA)에 의해 의도된 전압 레벨에 더 근접할 수 있다.
도 5는 도 1에 도시된 화소 및 그에 인접한 화소들을 예시적으로 도시한 평면도이다.
도 5를 참조하면, 제k 화소는 제k 발광 소자의 애노드(ANODEk) 및 제k 화소 회로의 구동 트랜지스터의 게이트 전극(Gk1)을 포함할 수 있다.
도 5에 도시된 바와 같이, 제(k+1) 발광 소자의 애노드(ANODE(k+1))는 제k 화소 회로의 구동 트랜지스터의 게이트 전극(Gk1)과 중첩될 수 있다. 즉, 제(k+1) 발광 소자의 애노드(ANODE(k+1))는 제(k+1) 화소 회로로부터 출력되는 구동 전류에 의해 구동되지만, 제(k+1) 발광 소자의 애노드(ANODE(k+1))는 제(k+1) 화소 회로의 구동 트랜지스터의 게이트 전극(G(k+1)1)보다 제k 화소 회로의 구동 트랜지스터의 게이트 전극(Gk1)에 더 가깝게 배치될 수 있다. 마찬가지로, 제k 발광 소자의 애노드(ANODEk)는 제(k-1) 화소 회로의 구동 트랜지스터의 게이트 전극(G(k-1)1)과 중첩될 수 있다.
또한, 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 의한 유기 발광 표시 장치(10)는, 제j 화소는 제j 발광 소자의 애노드(ANODEj) 및 제j 화소 회로의 구동 트랜지스터의 게이트 전극(Gj1)을 포함할 수 있다. 이 때, 제j 발광 소자의 애노드(ANODEj)는 제j 화소 회로의 구동 트랜지스터의 게이트 전극(Gj1)과 서로 다른 영역에 배치될 수 있다. 나아가, 제j 발광 소자의 애노드(ANODEj)는 제j 화소 회로의 구동 트랜지스터의 게이트 전극(Gj1) 및 제(j+1) 화소 회로의 구동 트랜지스터의 게이트 전극(G(j+1)1)과 서로 다른 영역에 배치될 수 있고, 제(j+1) 발광 소자의 애노드(ANODE(j+1)) 또한, 제j 화소 회로의 구동 트랜지스터의 게이트 전극(Gj1) 및 제(j+1) 화소 회로의 구동 트랜지스터의 게이트 전극(G(j+1)1)과 서로 다른 영역에 배치될 수 있다. 즉, 일부의 화소들은, 하나의 화소의 발광 소자의 애노드와 다른 화소의 화소 회로의 구동 트랜지스터의 게이트 전극 간에 기생 커패시턴스가 발생하도록 배치될 수 있는 반면, 다른 일부의 화소들은, 발광 소자의 애노드와 화소 회로의 구동 트랜지스터의 게이트 전극 간에 기생 커패시턴스가 발생하지 않도록 배치될 수도 있다.
도 5에서는 제k 화소 회로의 구동 트랜지스터의 게이트 전극(Gk1) 전체가 제(k+1) 발광 소자의 애노드(ANODE(k+1))에 중첩되는 경우를 도시하고 있다. 다만, 본 발명은 이에 한정되지 않고, 제k 화소 회로의 구동 트랜지스터의 게이트 전극(Gk1)의 적어도 일부분이 제(k+1) 발광 소자의 애노드(ANODE(k+1))의 적어도 일부분과 부분적으로 중첩되는 경우에도 본 발명의 개념이 적용될 수 있다.
본 발명의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 본 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다.
본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
10: 유기 발광 표시 장치
100: 제어부
200: 표시부
300: 게이트 드라이버
400: 소스 드라이버

Claims (20)

  1. 제1 열에 배치되는 제1 및 제2 화소;
    상기 제1 및 제2 화소에 각각 연결되는 제1 및 제2 스캔선; 및
    상기 제1 및 제2 스캔선에 제1 및 제2 스캔 신호를 각각 출력하는 게이트 드라이버;를 포함하고,
    상기 제1 및 제2 화소는 제1 및 제2 화소 회로, 및 제1 및 제2 발광 소자를 각각 포함하고,
    상기 제1 및 제2 화소 회로는 상기 제1 및 제2 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고,
    상기 제2 발광 소자의 애노드는 상기 제1 화소 회로의 구동 트랜지스터의 게이트와 중첩하되, 상기 제2 발광 소자의 애노드가 상기 제1 화소 회로의 구동 트랜지스터의 게이트와 중첩하는 면적은 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 중첩하는 면적보다 넓은 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 소자의 애노드는 상기 제1 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않고,
    상기 제2 발광 소자의 애노드는 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않는, 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 게이트 드라이버에 수평 동기 신호를 출력하는 제어부;
    상기 제1 및 제2 화소에 공통적으로 연결되는 제1 데이터선; 및
    상기 제1 및 제2 스캔 신호 각각에 동기화하여 상기 제1 데이터선에 데이터 신호를 출력하는 소스 드라이버;를 더 포함하고,
    상기 게이트 드라이버는, 상기 수평 동기 신호에 동기화하여 상기 제1 및 제2 스캔 신호를 출력하고,
    상기 제1 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞서는, 유기 발광 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 데이터 신호를 전달하는 스위칭 트랜지스터; 및
    상기 전달된 데이터 신호에 대응하는 전압을 충전하는 저장 커패시터;를 더 포함하고,
    상기 구동 트랜지스터는, 상기 제1 및 제2 발광 소자의 애노드에 상기 저장 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 각각 출력하는, 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 구동 트랜지스터의 게이트와 드레인을 전기적으로 연결하는 보상 트랜지스터; 및
    제3 및 제4 스캔 신호에 각각 응답하여 초기화 전압을 상기 구동 트랜지스터의 게이트에 전달하는 게이트 초기화 트랜지스터;를 더 포함하고,
    상기 제3 스캔 신호에 의한 스캔 시점이 상기 제1 스캔 신호에 의한 스캔 시점보다 수평 동기 신호의 한 주기만큼 앞서고,
    상기 제4 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞서는, 유기 발광 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    발광 신호에 의해 제어되고 구동 전압선과 상기 구동 트랜지스터의 소스 사이에 배치되는 동작 제어 트랜지스터; 및
    상기 발광 신호에 의해 제어되고 상기 구동 트랜지스터의 드레인과 상기 제1 및 제2 발광 소자의 애노드 사이에 각각 배치되는 발광 제어 트랜지스터;를 더 포함하고,
    상기 동작 제어 트랜지스터 및 상기 발광 제어 트랜지스터는, 상기 발광 신호에 응답하여 상기 구동 트랜지스터에서 생성되는 구동 전류를 상기 제1 및 제2 발광 소자의 애노드에 각각 출력하는, 유기 발광 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    상기 제1 및 제2 스캔 신호에 응답하여 상기 초기화 전압을 상기 제1 및 제2 발광 소자의 애노드에 각각 전달하는 애노드 초기화 트랜지스터;를 더 포함하는, 유기 발광 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 화소 회로의 저장 커패시터의 충전이 완료되는 시점은, 상기 제2 화소 회로의 애노드 초기화 트랜지스터에 의해 상기 제2 발광 소자의 애노드에 상기 초기화 전압이 전달되는 시점 및 상기 제2 화소 회로의 발광 제어 트랜지스터에 의한 상기 제2 발광 소자의 발광 시점보다 앞서는, 유기 발광 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 스캔 신호에 의한 스캔 시점에서 상기 제2 발광 소자의 애노드의 전압 레벨의 변화에 의해 상기 제1 화소 회로의 구동 트랜지스터의 게이트의 전압 레벨이 제1 변화량만큼 변화되고,
    상기 발광 신호에 의한 발광 시점에서 상기 제2 발광 소자의 애노드의 전압 레벨의 변화에 의해 상기 제1 화소 회로의 구동 트랜지스터의 게이트의 전압 레벨이 제2 변화량만큼 변화되고,
    상기 제1 변화량에 의해서 상기 제2 변화량이 적어도 부분적으로 보상되는, 유기 발광 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 열에 배치되는 제3 화소;를 더 포함하고,
    상기 제3 화소는 제3 화소 회로 및 제3 발광 소자를 포함하고,
    상기 제3 화소 회로는 상기 제3 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 포함하고,
    상기 제3 발광 소자의 애노드는 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 중첩하되, 상기 제3 발광 소자의 애노드가 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 중첩하는 면적은 상기 제3 화소 회로의 구동 트랜지스터의 게이트와 중첩하는 면적보다 넓은 유기 발광 표시 장치.
  11. 제1 항에 있어서,
    제2 열에 배치되고 상기 제1 및 제2 스캔선에 각각 연결되는 제4 및 제5 화소를 더 포함하고,
    상기 제4 및 제5 화소 각각은 제4 및 제5 화소 회로, 및 제4 및 제5 발광 소자를 포함하고,
    상기 제4 및 제5 화소 회로는 상기 제4 및 제5 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고,
    상기 제4 발광 소자의 애노드는 상기 제4 화소 회로의 구동 트랜지스터의 게이트, 및 상기 제5 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않고,
    상기 제5 발광 소자의 애노드는 상기 제4 화소 회로의 구동 트랜지스터의 게이트, 및 상기 제5 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않는, 유기 발광 표시 장치.
  12. 제1 열에 배치되는 제1 및 제2 화소;
    상기 제1 및 제2 화소 각각에 각각 연결되는 제1 및 제2 스캔선; 및
    상기 제1 및 제2 스캔선 각각에 제1 및 제2 스캔 신호를 출력하는 게이트 드라이버;를 포함하고,
    상기 제1 및 제2 화소는 제1 및 제2 화소 회로 및 제1 및 제2 발광 소자를 각각 포함하고,
    상기 제1 및 제2 화소 회로는 상기 제1 및 제2 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고,
    상기 제1 화소 회로의 구동 트랜지스터의 게이트는 상기 제2 발광 소자의 애노드와 중첩하며,
    상기 제2 스캔 신호에 의한 스캔 시점에 상기 제2 발광 소자의 애노드의 전압 레벨의 변화에 의해 상기 제1 화소 회로의 구동 트랜지스터의 게이트의 전압 레벨이 제1 변화량만큼 낮아지고, 상기 제2 발광 소자의 발광 시점에 상기 제2 발광 소자의 애노드의 전압 레벨의 변화에 의해 상기 제1 화소 회로의 구동 트랜지스터의 게이트의 전압 레벨이 제2 변화량만큼 높아져서, 상기 제1 변화량과 상기 제2 변화량이 서로 부분적으로 상쇄되는, 유기 발광 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 발광 소자의 애노드는 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않는, 유기 발광 표시 장치.
  14. 제12 항에 있어서,
    상기 제2 발광 소자의 애노드가 상기 제1 화소 회로의 구동 트랜지스터의 게이트와 중첩하는 면적은 상기 제2 화소 회로의 구동 트랜지스터의 게이트와 중첩하는 면적보다 넓은 유기 발광 표시 장치.
  15. 제13 항에 있어서,
    상기 게이트 드라이버에 수평 동기 신호를 출력하는 제어부;
    상기 제1 및 제2 화소에 공통적으로 연결되는 제1 데이터선; 및
    상기 제1 및 제2 스캔 신호 각각에 동기화하여 상기 제1 데이터선에 데이터 신호를 출력하는 소스 드라이버;를 더 포함하고,
    상기 게이트 드라이버는, 상기 수평 동기 신호에 동기화하여 상기 제1 및 제2 스캔 신호를 출력하고,
    상기 제1 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞서는, 유기 발광 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 데이터 신호를 전달하는 스위칭 트랜지스터; 및
    상기 전달된 데이터 신호에 대응하는 전압을 충전하는 저장 커패시터;를 더 포함하고,
    상기 구동 트랜지스터는, 상기 제1 및 제2 발광 소자의 애노드에 상기 저장 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 각각 출력하는, 유기 발광 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은 상기 제1 및 제2 스캔 신호에 응답하여 초기화 전압을 상기 제1 및 제2 발광 소자의 애노드에 각각 전달하는 애노드 초기화 트랜지스터;를 더 포함하는, 유기 발광 표시 장치.
  18. 제16 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    상기 제1 및 제2 스캔 신호에 각각 응답하여 상기 구동 트랜지스터의 게이트와 드레인을 전기적으로 연결하는 보상 트랜지스터; 및
    제3 및 제4 스캔 신호에 각각 응답하여 초기화 전압을 상기 구동 트랜지스터의 게이트에 전달하는 게이트 초기화 트랜지스터;를 더 포함하고,
    상기 제3 스캔 신호에 의한 스캔 시점이 상기 제1 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞서고,
    상기 제4 스캔 신호에 의한 스캔 시점이 상기 제2 스캔 신호에 의한 스캔 시점보다 상기 수평 동기 신호의 한 주기만큼 앞서는, 유기 발광 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 및 제2 화소 회로 각각은,
    발광 신호에 의해 제어되고 구동 전압선과 상기 구동 트랜지스터의 소스 사이에 배치되는 동작 제어 트랜지스터;
    상기 발광 신호에 의해 제어되고 상기 구동 트랜지스터의 드레인과 상기 제1 및 제2 발광 소자의 애노드 사이에 각각 배치되는 발광 제어 트랜지스터; 및
    상기 제1 및 제2 스캔 신호에 응답하여 상기 초기화 전압을 상기 제1 및 제2 발광 소자의 애노드에 각각 전달하는 애노드 초기화 트랜지스터;를 더 포함하고,
    상기 동작 제어 트랜지스터 및 상기 발광 제어 트랜지스터는, 상기 발광 신호에 응답하여 상기 구동 트랜지스터에서 생성되는 구동 전류를 상기 제1 및 제2 발광 소자의 애노드에 각각 출력하는, 유기 발광 표시 장치.
  20. 제12 항에 있어서,
    제2 열에 배치되고 상기 제1 및 제2 스캔선에 각각 연결되는 제3 및 제4 화소를 더 포함하고,
    상기 제3 및 제4 화소 각각은 제3 및 제4 화소 회로, 및 제3 및 제4 발광 소자를 포함하고,
    상기 제3 및 제4 화소 회로는 상기 제3 및 제4 발광 소자의 애노드에 구동 전류를 출력하는 구동 트랜지스터를 각각 포함하고,
    상기 제3 발광 소자의 애노드는 상기 제3 화소 회로의 구동 트랜지스터의 게이트, 및 상기 제4 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않고,
    상기 제4 발광 소자의 애노드는 상기 제3 화소 회로의 구동 트랜지스터의 게이트, 및 상기 제4 화소 회로의 구동 트랜지스터의 게이트와 중첩하지 않는, 유기 발광 표시 장치.
KR1020140192555A 2014-12-29 2014-12-29 유기 발광 표시 장치 KR102352282B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140192555A KR102352282B1 (ko) 2014-12-29 2014-12-29 유기 발광 표시 장치
US14/791,660 US9792855B2 (en) 2014-12-29 2015-07-06 Organic light emitting display apparatus having reduced effect of parasitic capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140192555A KR102352282B1 (ko) 2014-12-29 2014-12-29 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160082867A KR20160082867A (ko) 2016-07-11
KR102352282B1 true KR102352282B1 (ko) 2022-01-18

Family

ID=56164919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140192555A KR102352282B1 (ko) 2014-12-29 2014-12-29 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9792855B2 (ko)
KR (1) KR102352282B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6802009B2 (ja) * 2016-08-29 2020-12-16 エルジー ディスプレイ カンパニー リミテッド 圧力検出装置及びその駆動方法
KR20180063416A (ko) 2016-12-01 2018-06-12 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102527793B1 (ko) * 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN110047383B (zh) * 2019-04-29 2021-06-22 昆山国显光电有限公司 一种显示面板及显示装置
KR102657141B1 (ko) * 2019-06-12 2024-04-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20220164851A (ko) * 2021-06-04 2022-12-14 삼성디스플레이 주식회사 발광 표시 장치
CN115410526B (zh) 2022-11-02 2023-01-24 惠科股份有限公司 像素驱动电路、像素驱动方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099328A1 (en) 2003-11-06 2005-05-12 Seiko Epson Corporation Current generating circuit, electro-optical device, and electronic apparatus
US20090278770A1 (en) 2006-06-30 2009-11-12 Sebastien Weitbruch Active matrix organic light emitting display (amoled) device
KR102041481B1 (ko) 2013-02-27 2019-11-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2503088C2 (ru) * 2009-07-01 2013-12-27 Шарп Кабусики Кайся Подложка с активной матрицей и органическое электролюминесцентное устройство отображения
KR101850994B1 (ko) * 2011-11-18 2018-04-23 삼성디스플레이 주식회사 표시 장치의 휘도 조절 방법 및 이를 이용한 표시 장치
KR101869056B1 (ko) * 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR101982074B1 (ko) 2012-10-08 2019-08-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102061108B1 (ko) 2013-01-16 2020-01-02 삼성디스플레이 주식회사 터치 스크린 패널 일체형 유기전계 발광 표시장치
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099328A1 (en) 2003-11-06 2005-05-12 Seiko Epson Corporation Current generating circuit, electro-optical device, and electronic apparatus
US20090278770A1 (en) 2006-06-30 2009-11-12 Sebastien Weitbruch Active matrix organic light emitting display (amoled) device
KR102041481B1 (ko) 2013-02-27 2019-11-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR20160082867A (ko) 2016-07-11
US9792855B2 (en) 2017-10-17
US20160189609A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
US11922883B2 (en) Pixel, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR102352282B1 (ko) 유기 발광 표시 장치
US10032412B2 (en) Organic light emitting diode pixel driving circuit, display panel and display device
JP5612988B2 (ja) 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置
KR102303216B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
CN106298844B (zh) 显示装置
US9418597B2 (en) Pixel, display device and driving method thereof
JP4637070B2 (ja) 有機電界発光表示装置
US9812062B2 (en) Display apparatus and method of driving the same
US9153162B2 (en) Pixel, display device comprising the pixel and driving method of the display device
US8786591B2 (en) Pixel and organic light emitting display using the same
KR102024320B1 (ko) 화소 및 이를 포함하는 표시 장치
US9870734B2 (en) Organic light emitting display and driving method thereof
KR101781137B1 (ko) 유기전계발광 표시장치
KR20130091136A (ko) 화소 및 이를 이용한 유기 발광 표시 장치
KR102206602B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20150070718A (ko) 유기전계 발광 표시장치
KR20130061596A (ko) 유기발광 표시장치
US11727877B2 (en) Pixel preventing leakage current and display device using the same
US20090237332A1 (en) Pixel and organic light emitting display device using the same
US11114034B2 (en) Display device
KR20180085121A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
EP2940682A1 (en) Pixel circuit, display device, and drive method therefor
KR20120014716A (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR102424978B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant