KR102657141B1 - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR102657141B1
KR102657141B1 KR1020190069615A KR20190069615A KR102657141B1 KR 102657141 B1 KR102657141 B1 KR 102657141B1 KR 1020190069615 A KR1020190069615 A KR 1020190069615A KR 20190069615 A KR20190069615 A KR 20190069615A KR 102657141 B1 KR102657141 B1 KR 102657141B1
Authority
KR
South Korea
Prior art keywords
pixel
line
power line
electrode
scan
Prior art date
Application number
KR1020190069615A
Other languages
English (en)
Other versions
KR20200142640A (ko
Inventor
김홍수
구본석
배우미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190069615A priority Critical patent/KR102657141B1/ko
Priority to US16/886,860 priority patent/US11910662B2/en
Publication of KR20200142640A publication Critical patent/KR20200142640A/ko
Application granted granted Critical
Publication of KR102657141B1 publication Critical patent/KR102657141B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 표시 장치는, 제1 주사 라인 및 데이터 라인에 연결되고, 캐소드가 제1 전원 라인에 연결된 제1 발광 다이오드를 포함하는 제1 화소; 및 제2 주사 라인 및 상기 데이터 라인에 연결되고, 캐소드가 제2 전원 라인에 연결된 제2 발광 다이오드를 포함하는 제2 화소를 포함하고, 상기 제1 주사 라인과 상기 제2 주사 라인은 서로 다르고, 상기 제1 전원 라인과 상기 제2 전원 라인은 서로 다르고, 상기 제1 화소 및 상기 제2 화소의 발광 시작 시점들 및 발광 종료 시점들은 서로 동일하다.

Description

표시 장치 및 표시 장치의 구동 방법 {DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치는 복수의 화소들을 포함할 수 있다. 하나의 영상 프레임에 대하여 표시 장치의 모든 화소들이 동시에 발광하는 경우를 동시 발광 방식이라고 할 수 있다. 또한, 하나의 영상 프레임에 대하여 표시 장치의 화소들이 수평 라인 단위로 순차적으로 발광하는 경우를 순차 발광 방식이라고 할 수 있다.
표시 장치가 동시 발광 방식을 채용하는 경우, 화소가 기입된 데이터 전압을 유지해야 하는 기간이 각 수평 라인마다 다르게 되므로, 표시 영역별 휘도 편차가 발생할 수 있다.
해결하고자 하는 기술적 과제는, 동시 발광 방식의 표시 장치에서 표시 영역별 휘도 편차를 방지할 수 있는 표시 장치 및 표시 장치의 구동 방법을 제공하는 데 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제1 주사 라인 및 데이터 라인에 연결되고, 캐소드가 제1 전원 라인에 연결된 제1 발광 다이오드를 포함하는 제1 화소; 및 제2 주사 라인 및 상기 데이터 라인에 연결되고, 캐소드가 제2 전원 라인에 연결된 제2 발광 다이오드를 포함하는 제2 화소를 포함하고, 상기 제1 주사 라인과 상기 제2 주사 라인은 서로 다르고, 상기 제1 전원 라인과 상기 제2 전원 라인은 서로 다르고, 상기 제1 화소 및 상기 제2 화소의 발광 시작 시점들 및 발광 종료 시점들은 서로 동일하다.
각각의 상기 제1 화소 및 상기 제2 화소는: 게이트 전극이 제1 노드에 연결되고, 제1 전극이 제3 전원 라인에 연결되고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터를 더 포함하고, 상기 제3 전원 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 제3 노드에 연결된 제2 트랜지스터를 더 포함하고, 상기 제1 화소의 상기 제2 트랜지스터의 게이트 전극은 상기 제1 주사 라인과 연결되고, 상기 제2 화소의 상기 제2 트랜지스터의 게이트 전극은 상기 제2 주사 라인과 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 게이트 전극이 제어 라인에 연결되고, 제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 제2 노드에 연결된 제3 트랜지스터를 더 포함하고, 상기 제어 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 초기화 라인에 연결된 제1 커패시터를 더 포함하고, 상기 초기화 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 데이터 라인에 연결된 제2 커패시터를 더 포함할 수 있다.
데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠르고, 상기 발광 시작 시점들 및 상기 발광 종료 시점들의 사이 기간에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 클 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 게이트 전극이 제1 노드에 연결되고, 제1 전극을 포함하고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터를 더 포함하고, 상기 제1 화소의 상기 제1 트랜지스터의 상기 제1 전극은 제3 전원 라인에 연결되고, 상기 제2 화소의 상기 제1 트랜지스터의 상기 제1 전극은 제4 전원 라인에 연결되고, 상기 제3 전원 라인과 상기 제4 전원 라인은 서로 다를 수 있다.
데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠르고, 상기 발광 시작 시점들 및 상기 발광 종료 시점들의 사이 기간에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 크고, 상기 제3 전원 라인에 인가된 전압은 상기 제4 전원 라인에 인가된 전압보다 작을 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 제1 주사 라인 및 데이터 라인에 연결된 제1 화소; 및 제2 주사 라인 및 상기 데이터 라인에 연결된 제2 화소를 포함하고, 상기 제1 주사 라인과 상기 제2 주사 라인은 서로 다르고, 각각의 상기 제1 화소 및 상기 제2 화소는: 게이트 전극이 제1 노드에 연결되고, 제1 전극을 포함하고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터를 포함하고, 상기 제1 화소의 상기 제1 트랜지스터의 상기 제1 전극은 제1 전원 라인에 연결되고, 상기 제2 화소의 상기 제1 트랜지스터의 상기 제1 전극은 제2 전원 라인에 연결되고, 상기 제1 전원 라인과 상기 제2 전원 라인은 서로 다르고, 상기 제1 화소 및 상기 제2 화소의 발광 시작 시점들 및 발광 종료 시점들은 서로 동일하다.
각각의 상기 제1 화소 및 상기 제2 화소는: 애노드가 상기 제2 노드에 연결되고, 캐소드가 제3 전원 라인에 연결된 발광 다이오드를 더 포함하고, 상기 제3 전원 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 제3 노드에 연결된 제2 트랜지스터를 더 포함하고, 상기 제1 화소의 상기 제2 트랜지스터의 게이트 전극은 상기 제1 주사 라인과 연결되고, 상기 제2 화소의 상기 제2 트랜지스터의 게이트 전극은 상기 제2 주사 라인과 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 게이트 전극이 제어 라인에 연결되고, 제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 제2 노드에 연결된 제3 트랜지스터를 더 포함하고, 상기 제어 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 초기화 라인에 연결된 제1 커패시터를 더 포함하고, 상기 초기화 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결될 수 있다.
각각의 상기 제1 화소 및 상기 제2 화소는: 제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 데이터 라인에 연결된 제2 커패시터를 더 포함할 수 있다.
데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠르고, 상기 발광 시작 시점들 및 상기 발광 종료 시점들의 사이 기간에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 작을 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 구동 방법에서, 상기 표시 장치는: 제1 주사 라인 및 데이터 라인에 연결되고, 캐소드가 제1 전원 라인에 연결된 제1 발광 다이오드를 포함하는 제1 화소; 및 제2 주사 라인 및 상기 데이터 라인에 연결되고, 캐소드가 제2 전원 라인에 연결된 제2 발광 다이오드를 포함하는 제2 화소를 포함하고, 상기 구동 방법은: 상기 제1 전원 라인 및 상기 제2 전원 라인의 전압들을 동시에 하강시키는 단계; 상기 제1 전원 라인 및 상기 제2 전원 라인의 전압들을 동시에 상승시키는 단계를 포함하고, 상기 하강시키는 단계에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 크다.
상기 상승시키는 단계에서, 상기 제1 전원 라인에 인가된 전압과 상기 제2 전원 라인에 인가된 전압은 서로 동일할 수 있다.
데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠를 수 있다.
초기화 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점과 동일할 수 있다.
본 발명에 따른 표시 장치 및 표시 장치의 구동 방법은 동시 발광 방식의 표시 장치에서 표시 영역별 휘도 편차를 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 제1 화소를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 제2 화소를 설명하기 위한 도면이다.
도 4 내지 도 7은 본 발명의 한 실시예에 따른 화소의 구동 방법을 설명하기 위한 도면이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 표시 장치 및 그 구동 방법을 설명하기 위한 도면이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 표시 장치 및 그 구동 방법을 설명하기 위한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치(10)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 공통 전압 생성부(15)를 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서로부터 각각의 영상 프레임(image frame)에 대한 계조 값들 및 제어 신호들을 수신할 수 있다. 타이밍 제어부(11)는 표시 장치(10)의 사양(specification)에 대응하도록 계조 값들을 렌더링(rendering)할 수 있다. 예를 들어, 외부 프로세서는 각각의 단위 도트(unit dot)에 대해서 적색 계조 값, 녹색 계조 값, 청색 계조 값을 제공할 수 있다. 하지만, 예를 들어, 화소부(14)가 펜타일(pentile) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조 값에 화소가 1대 1 대응하지 않을 수 있다. 이러한 경우, 계조 값들의 렌더링이 필요하다. 각각의 계조 값에 화소가 1대 1 대응하는 경우, 계조 값들의 렌더링이 불필요할 수도 있다. 렌더링되거나 렌더링되지 않은 계조 값들은 데이터 구동부(12)로 제공될 수 있다. 또한, 타이밍 제어부(11)는 영상 프레임 표시를 위하여 데이터 구동부(12), 주사 구동부(13), 공통 전압 생성부(15) 등에 각각의 사양에 적합한 제어 신호들을 제공할 수 있다.
데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터 라인들(DL1, DL2, DL3, DLn)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(12)는 클록 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 전압들을 화소행 단위로 데이터 라인들(DL1, DL2, DL3, DLn)에 인가할 수 있다. n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호 등의 제어 신호들을 수신하여, 주사 라인들(SL1, SL2, SL3, SLm)에 제공할 주사 신호들을 생성할 수 있다. 주사 구동부(13)는 주사 라인들(SL1~SLm)을 통해 주사 신호들을 제공함으로써, 데이터 전압들이 기입될 화소들을 선택할 수 있다. 예를 들어, 주사 구동부(13)는 주사 라인들(SL1~SLm)에 순차적으로 턴-온 레벨의 주사 신호들을 제공함으로써, 데이터 전압들이 기입될 화소행을 선택할 수 있다. 주사 구동부(13)의 각 스테이지 회로는 시프트 레지스터(shift register) 형태로 구성될 수 있고, 클록 신호의 제어에 따라 주사 시작 신호를 다음 스테이지 회로로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
화소부(14)는 제1 영역(AR1) 및 제2 영역(AR2)을 포함할 수 있다. 제1 영역(AR1)은 제1 화소들(PX1)을 포함할 수 있다. 제2 영역(AR2)은 제2 화소들(PX2)을 포함할 수 있다. 제1 화소들(PX1)은 제1 주사 라인들에 연결될 수 있다. 제2 화소들(PX2)은 제1 주사 라인들과 다른 제2 주사 라인들에 연결될 수 있다. 제1 화소들(PX1) 및 제2 화소들(PX2)은 동일한 데이터 라인들에 연결될 수 있다. 제1 화소들(PX1) 및 제2 화소들(PX2)의 발광 시작 시점들 및 발광 종료 시점들은 서로 동일할 수 있다. 즉, 제1 화소들(PX1) 및 제2 화소들(PX2)의 발광 기간들은 서로 동일할 수 있다.
제1 주사 라인들은 첫 번째 주사 라인(SL1)을 포함할 수 있다. 제2 주사 라인들은 마지막 주사 라인(SLm)을 포함할 수 있다. 즉, 데이터 기입 기간에서, 제1 주사 라인들에 턴-온 레벨의 주사 신호가 공급되는 시점은 제2 주사 라인들에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠를 수 있다.
비록 도 1에서는 화소부(14)가 2 개의 영역들(AR1, AR2)만 포함하는 것으로 도시되었지만, 다른 실시예에서 화소부(14)는 3 개 이상의 영역들을 포함할 수 있다. 예를 들어, 제1 영역(AR1) 및 제2 영역(AR2) 사이에 제3 영역을 더 포함할 수 있다. 이러한 경우, 데이터 기입 기간에서, 제1 주사 라인들에 턴-온 레벨의 주사 신호가 공급되는 시점은 제3 주사 라인들에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠를 수 있다. 또한, 데이터 기입 기간에서, 제3 주사 라인들에 턴-온 레벨의 주사 신호가 공급되는 시점은 제2 주사 라인들에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠를 수 있다.
각각의 화소는 대응하는 데이터 라인 및 주사 라인과 연결될 수 있다. 예를 들어, 데이터 구동부(12)로부터 하나의 화소행에 대한 데이터 전압들이 데이터 라인들(DL1~DLn)로 인가되면, 주사 구동부(13)로부터 턴온 레벨의 주사 신호를 제공받은 주사 라인에 위치한 화소행에 데이터 전압들이 기입될 수 있다.
공통 전압 생성부(15)는 화소부(14)의 화소들에 공통적으로 인가되는 공통 전압들을 생성할 수 있다.
예를 들어, 공통 전압 생성부(15)는 제1 영역(AR1) 및 제2 영역(AR2)에 공통적으로 공급되는 제3 전원 전압, 초기화 전압, 및 제어 전압을 생성할 수 있다. 제3 전원 전압은 제3 전원 라인(ELVDDL)에 인가될 수 있다. 초기화 전압은 초기화 라인(INTL)에 인가될 수 있다. 제어 전압은 제어 라인(CTL)에 인가될 수 있다.
예를 들어, 공통 전압 생성부(15)는 제1 영역(AR1)에 공급되는 제1 전원 전압을 생성할 수 있다. 제1 전원 전압은 제1 전원 라인(ELVSSL1)에 인가될 수 있다. 제1 전원 라인(ELVSSL1)은 각각의 제1 화소들(PX1)의 제1 발광 다이오드의 캐소드에 연결될 수 있다.
예를 들어, 공통 전압 생성부(15)는 제2 영역(AR2)에 공급되는 제2 전원 전압을 생성할 수 있다. 제2 전원 전압은 제2 전원 라인(ELVSSL2)에 인가될 수 있다. 제2 전원 라인(ELVSSL2)은 각각의 제2 화소들(PX2)의 제2 발광 다이오드의 캐소드에 연결될 수 있다. 제1 전원 라인(ELVSSL1)과 제2 전원 라인(ELVSSL2)은 서로 다를 수 있다.
공통 전압 생성부(15)는 다양한 형태로 구현될 수 있다. 예를 들어, 공통 전압 생성부(15)는 데이터 구동부(12)와 일부 또는 전부가 통합되어 구현될 수 있다. 다른 예를 들어, 공통 전압 생성부(15)는 타이밍 제어부(11)와 일부 또는 전부가 통합되어 구현될 수도 있다. 또 다른 예를 들어, 공통 전압 생성부(15)는 타이밍 제어부(11) 및 데이터 구동부(12)와 일부 또는 전부가 통합되어 구현될 수도 있다. 또한, 공통 전압 생성부(15)는 별도의 IC(integrated chip)로 구현될 수도 있다.
도 2는 본 발명의 한 실시예에 따른 제1 화소를 설명하기 위한 도면이다.
제1 화소(PX1)는 i 번째 주사 라인(SLi) 및 j 번째 데이터 라인(DLj)에 연결된 화소임을 가정한다. i 및 j는 각각 0보다 큰 정수일 수 있다.
도 2를 참조하면, 본 발명의 한 실시예에 따른 제1 화소(PX1)는 제1 내지 제3 트랜지스터들(T1, T2, T3), 제1 및 제2 커패시터들(Cst, Cpr), 및 발광 다이오드(LD)를 포함할 수 있다.
본 실시예에서 트랜지스터들(T1, T2, T3)은 P형 트랜지스터로 도시되었다. 따라서, 트랜지스터의 게이트 전극에 인가되는 전압이 로우 레벨(low level)일 경우 턴-온 레벨(turn-on level)이라고 하고, 하이 레벨(high level)일 경우 턴-오프 레벨(turn-off level)이라고 할 수 있다.
당업자라면 트랜지스터들(T1, T2, T3) 중 적어도 일부를 N형 트랜지스터로 변경하여 본 실시예를 구현할 수도 있을 것이다.
제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 연결되고, 제1 전극이 제3 전원 라인(ELVDDL)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수도 있다.
제2 트랜지스터(T2)는 게이트 전극이 주사 라인(SLi)에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 제3 노드(N3)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캔 트랜지스터로 명명될 수도 있다.
제3 트랜지스터(T3)는 게이트 전극이 제어 라인(CTL)에 연결되고, 제1 전극이 제3 노드(N3)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제3 트랜지스터(T3)는 초기화 트랜지스터로 명명될 수도 있다.
제1 커패시터(Cst)는 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 초기화 라인(INTL)에 연결될 수 있다. 제1 커패시터(Cst)는 스토리지 커패시터(storage capacitor)로 명명될 수도 있다.
제2 커패시터(Cpr)는 제1 전극이 제3 노드(N3)에 연결되고, 제2 전극이 데이터 라인(DLj)에 연결될 수 있다.
발광 다이오드(LD)는 애노드가 제2 노드(N2)에 연결되고, 캐소드가 제1 전원 라인(ELVSSL1)에 연결될 수 있다.
발광 다이오드(LD)는 유기 발광 다이오드, 무기 발광 다이오드, 퀀텀 닷 발광 다이오드 등으로 구성될 수 있다.
발광 다이오드(LD)는 애노드와 캐소드의 전압 차이가 일정 수준 이상이 되어야 발광하지만, 애노드와 캐소드가 일종의 커패시터처럼 작용하므로, 애노드의 전압이 즉시 변하지는 않는다. 따라서, 발광 다이오드(LD)의 발광 시점을 보다 구체적으로 설명하기 위해서 발광 다이오드(LD)의 커패시턴스(Col)를 도시하였다.
제3 전원 전압(ELVDD)은 제3 전원 라인(ELVDDL)에 인가되고, 제1 전원 전압(ELVSS1)은 제1 전원 라인(ELVSSL1)에 인가되고, 초기화 전압(VINT)은 초기화 라인(INTL)에 인가되고, 제어 전압(VC)은 제어 라인(CTL)에 인가되고, 주사 신호(Si)는 주사 라인(SLi)에 인가되고, 데이터 전압(Dj)은 데이터 라인(DLj)에 인가될 수 있다.
구동 전류 경로는 제3 전원 라인(ELVDDL), 제1 트랜지스터(T1)의 제1 전극 및 제2 전극, 발광 다이오드(LD)의 애노드 및 캐소드, 및 제1 전원 전압 라인(ELVSSL1)을 포함할 수 있다. 구동 전류 경로에 일정 수준 이상의 구동 전류가 흐름으로써 발광 다이오드(LD)의 커패시턴스(Col)가 충전되고, 발광 다이오드(LD)가 발광할 수 있다.
도 3은 본 발명의 한 실시예에 따른 제2 화소를 설명하기 위한 도면이다.
제2 화소(PX2)는 발광 다이오드(LD)의 캐소드가 제2 전원 라인(ELVSSL2)에 연결되고, 제2 트랜지스터(T2)의 게이트 전극이 y 번째 주사 라인에(SLy)에 연결되고, 제2 커패시터(Cpr)의 제2 전극이 x 번째 데이터 라인(DLx)에 연결되는 점이 제1 화소(PX1)와 다를 수 있다.
x 번째 데이터 라인(DLx)은 j 번째 데이터 라인(DLj)과 동일할 수도 있고, 다를 수도 있다. y 번째 주사 라인(SLy)은 i 번째 주사 라인(SLi)과 다르다. x 및 y는 0보다 큰 정수일 수 있다. y는 i보다 큰 정수일 수 있다.
y 번째 주사 라인(SLy)에는 주사 신호(Sy)가 인가될 수 있다. x 번째 데이터 라인(DLx)에는 데이터 전압(Dx)이 인가될 수 있다. 제2 전원 라인(ELVSSL2)에는 제2 전원 전압(ELVSS2)이 인가될 수 있다.
도 4 내지 도 7은 본 발명의 한 실시예에 따른 화소의 구동 방법을 설명하기 위한 도면이다.
도 4 내지 도 6에 대응하는 기간들에서 제1 화소(PX1) 및 제2 화소(PX2)의 구동 방법은 동일하므로, 제1 화소(PX1)에 대해서만 설명한다. 도 7에 대응하는 기간에서 제1 화소(PX1) 및 제2 화소(PX2)의 차별화된 구동 방법에 대해 설명한다.
시점(t1)에서 제1 전원 전압(ELVSS1)이 로우 레벨(ELVSSl)에서 하이 레벨(ELVSSh)로 상승하고, 초기화 전압(VINT)이 하이 레벨(VINTh)에서 로우 레벨(VINTl)로 하강할 수 있다. 이때, 제3 전원 전압(ELVDD)은 하이 레벨(ELVDDh)을 유지할 수 있다. 예를 들어, 제3 전원 전압(ELVDD)의 하이 레벨(ELVDDh)과 전원 전압(ELVSS)의 하이 레벨(ELVSSh)은 서로 동일할 수 있다.
발광 다이오드(LD)의 애노드 및 캐소드의 전압 차가 충분하지 못하게 되어, 이전 영상 프레임의 계조에 따른 발광 다이오드(LD)의 발광이 종료된다. 또한, 제1 커패시터(Cst)에 의한 커플링에 의해서 제1 노드(N1)의 전압이 하강하게 되므로, 제1 트랜지스터(T1)에 온-바이어스 전압(on-biased voltage)가 인가된다. 이에 따라, 제1 트랜지스터(T1)의 히스테리시스 이슈(hysteresis issue)가 완화될 수 있다. 즉, 제1 트랜지스터(T1)는, 이전 영상 프레임의 데이터 전압과 무관하게, 일관된 게이트-소스 전압 대비 전류 특성을 가질 수 있다. 시점(t1)부터 시점(t2)까지를 온-바이어스 기간이라고 명명할 수 있다.
시점(t3)에서, 초기화 전압(VINT)이 하이 레벨(VINTh)에서 로우 레벨(VINTl)로 하강하고, 제3 전원 전압(ELVDD)이 하이 레벨(ELVDDh)에서 로우 레벨(ELVDDl)로 하강하고, 제어 전압(VC)이 하이 레벨(VCh)에서 로우 레벨(VCl)로 하강하고, 주사 신호들(S(i-1), Si, S(i+1))의 전압 레벨이 하이 레벨(VGH)에서 로우 레벨(VGL)로 하강할 수 있다.
이에 따라, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온되고, 제1 내지 제3 노드들(N1, N2, N3)의 전압이 초기화될 수 있다. 이때, 발광 다이오드(LD)에는 역바이어스 전압(reverse biased voltage)이 인가되므로, 발광 다이오드(LD)는 발광하지 않는다. 시점(t1)부터 시점(t4)까지를 초기화 기간이라고 명명할 수 있다.
시점(t5)에서, 제3 전원 전압(ELVDD)이 로우 레벨(ELVDDl)에서 하이 레벨(ELVDDh)로 상승할 수 있다.
도 5를 참조하면, 제1 내지 제3 노드들(N1, N2, N3)은 턴-온된 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 통해서 서로 연결될 수 있다. 따라서, 제1 트랜지스터(T1)는 다이오드 연결된다. 제1 트랜지스터(T1)는 다이오드 연결된 상태이므로, 하이 레벨(ELVDDh)의 제3 전원 전압(ELVDD)에서 제1 트랜지스터(T1)의 문턱 전압(|Vth|)을 감한 전압(VN1)이 제1 노드(N1)에 인가될 수 있다. 시점(t5)부터 시점(t6)까지를 문턱 전압 보상 기간이라고 명명할 수 있다.
시점(t6)부터 시점(t9)까지를 데이터 기입 기간이라고 명명할 수 있다.
데이터 기입 기간에서, 주사 구동부(13)는 턴-온 레벨(VGL)의 주사 신호들(S(i-1), Si, S(i+1))을 주사 라인들에 순차적으로 인가될 수 있다. 예를 들어, 주사 구동부(13)는 턴-온 레벨(VGL)의 주사 신호들(S(i-1), Si, S(i+1))을 1 수평 주기(1 horizontal period) 단위로 각각의 주사 라인들에 인가할 수 있다.
또한, 데이터 구동부(12)는, 주사 구동부(13)와 동기화되어, 데이터 전압들(D(i-1)j, Dij, D(i+1)j)을 데이터 라인(DLj)에 순차적으로 인가할 수 있다.
설명의 편의를 위해서, 제1 화소(PX1)에 데이터 전압(Dij) 및 턴-온 레벨(VGL)의 주사 신호(Si)가 인가되는 기간(t7~t8)에 대해서 설명한다(도 5 참조).
기간(t5~t6)과 비교했을 때, 기간(t7~t8)의 데이터 라인(DLj)의 전압은 기준 전압(Vsus)에서 데이터 전압(Dij)으로 변경된다. 이때, 제2 트랜지스터(T2)는 턴-온 상태이고, 제3 트랜지스터(T3)는 턴-오프 상태이므로, 제1 커패시터(Cst)및 제2 커패시터(Cpr)는 데이터 라인(DLj)과 초기화 라인(INTL) 사이에서 직렬 연결 상태가 된다.
따라서, 제1 노드 전압(VN1)은, 도 4의 기간(t5~t6)과 비교했을 때, 제1 커패시터(Cst)와 제2 커패시터(Cpr)의 용량 비(a)에 기초하여 데이터 전압(Dij)과 기준 전압(Vsus)의 차이 전압(DD)을 더 반영할 수 있다(아래 수학식 1 내지 3 참조).
[수학식 1]
DD = Dij-Vsus
[수학식 2]
a = CprF/(CstF+CprF)
[수학식 3]
VN1 = ELVDDh-|Vth|+a*DD
여기서, CstF는 제1 커패시터(Cst)의 정전 용량이고, CprF는 제2 커패시터(Cpr)의 정전 용량이다.
시점(t9)에서, 제3 전원 전압(ELVDD)이 로우 레벨(ELVDDl)에서 하이 레벨(ELVDDh)로 변경되고, 제1 전원 전압(ELVSS1)이 하이 레벨(ELVSSh)에서 로우 레벨(ELVSSl)로 변경될 수 있다. 따라서, 발광 다이오드(LD)에는 정방향의 전압이 인가될 수 있으므로, 구동 전류 경로가 활성화된다. 이때, 제1 노드(N1)에 저장된 전압에 기초하여 제1 트랜지스터(T1)를 통해 흐르는 구동 전류 량이 결정될 수 있다. 구동 전류 량에 대응하는 휘도로 발광 다이오드(LD)는 발광할 수 있다.
시점(t9)은 발광 시작 시점일 수 있다. 다음 영상 프레임의 시점(t1)은 발광 종료 시점일 수 있다. 즉, 현재 영상 프레임의 시점(t9)부터 다음 영상 프레임의 시점(t1)까지를, 현재 영상 프레임에 대한 화소부(14)의 발광 기간이라고 할 수 있다.
도 7을 참조하면, 시점(t9) 이후에, 제1 화소(PX1)에 연결된 제1 전원 라인(ELVSSL1)에 인가된 전압(ELVSSl1)과 제2 화소(PX2)에 연결된 제2 전원 라인(ELVSSL2)에 인가된 전압(ELVSSl2)이 도시된다.
발광 시작 시점(t9) 및 발광 종료 시점(t1)의 사이 기간에서, 제1 전원 라인(ELVSSL1)에 인가된 전압(ELVSSl1)은 제2 전원 라인(ELVSSL2)에 인가된 전압(ELVSSl2)보다 클 수 있다.
제1 화소(PX1)의 제1 노드(N1)에 도 5와 같이 데이터 전압이 기입된 시점은, 제2 화소(PX2)의 제1 노드(N1)에 데이터 전압이 기입된 시점보다 빠르다. 또한 화소들(PX1, PX2)의 발광 시작 시점들(t9)은 서로 동일하므로, 제1 화소(PX1)는 제2 화소(PX2)보다 더 오랜 시간 동안 제1 노드(N1)로부터 누설 전류가 발생하게 된다. 따라서, 제1 화소(PX1) 및 제2 화소(PX2)에 동일한 데이터 전압을 기입하더라도, 발광 시작 시점(t9)에서 제1 화소(PX1)의 제1 노드 전압(VN1)은 제2 화소(PX2)의 제1 노드 전압(VN1)보다 작게 된다. 따라서, 제1 발광 다이오드는 제2 화소(PX2)의 제2 발광 다이오드보다 더 높은 휘도로 발광하게 되어, 영역별 휘도 편차가 발생하게 되는 문제점이 있다.
따라서, 도 7의 실시예에 따르면, 제1 화소(PX1)의 제3 전원 전압(ELVDD)의 레벨(ELVDDh) 및 제1 전원 전압(ELVSS1)의 레벨(ELVSSl1)의 차이가 제2 화소(PX2)의 제3 전원 전압(ELVDD)의 레벨(ELVDDh) 및 제2 전원 전압(ELVSS2)의 레벨(ELVSSl2)의 차이보다 작게 함으로써, 제1 화소(PX1)의 제1 발광 다이오드의 휘도를 낮출 수 있다. 따라서, 제1 영역(AR1)과 제2 영역(AR2)의 휘도 편차를 감소시킬 수 있다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 표시 장치 및 그 구동 방법을 설명하기 위한 도면이다.
도 8의 표시 장치(10')와 도 1의 표시 장치(10)의 중복된 구성에 대해서는 다시 설명하지 않는다.
제1 영역(AR1')의 제1 화소(PX1') 및 제2 영역(AR2')의 제2 화소(PX2') 각각은 게이트 전극이 제1 노드(N1)에 연결되고, 제1 전극을 포함하고, 제2 전극이 제2 노드(N2)에 연결된 제1 트랜지스터(T1)를 포함할 수 있다(도 2 참조).
본 실시예에서, 제1 화소(PX1')의 제1 트랜지스터(T1)의 제1 전극은 제1 전원 라인(ELVDDL1)에 연결될 수 있다. 또한, 제2 화소(PX2')의 제1 트랜지스터(T1)의 제1 전극은 제2 전원 라인(ELVDDL2)에 연결될 수 있다. 제1 전원 라인(ELVDDL1)과 제2 전원 라인(ELVDDL2)은 서로 다를 수 있다.
각각의 제1 화소(PX1') 및 제2 화소(PX2')는 애노드가 제2 노드(N2)에 연결되고, 캐소드가 제3 전원 라인(ELVSSL)에 연결된 발광 다이오드를 더 포함할 수 있다. 이때, 제3 전원 라인(ELVSSL)은 제1 화소(PX1') 및 제2 화소(PX2')에 공통적으로 연결될 수 있다.
공통 전압 생성부(15')는 제1 전원 라인(ELVDDL1)에 제1 전원 전압을 인가하고, 제2 전원 라인(ELVDDL2)에 제2 전원 전압을 인가하고, 제3 전원 라인(ELVSSL)에 제3 전원 전압을 인가하고, 초기화 라인(INTL)에 초기화 전압을 인가하고, 제어 라인(CTL)에 제어 전압을 인가할 수 있다.
데이터 기입 기간에서, 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠를 수 있다.
발광 시작 시점(t9) 및 발광 종료 시점(t1)의 사이 기간에서, 제1 전원 라인(ELVDDL1)에 인가된 전압(ELVDDh1)은 제2 전원 라인(ELVDDL2)에 인가된 전압(ELVDDh2)보다 작을 수 있다.
따라서, 도 9의 실시예에 따르면, 제1 화소(PX1')의 제1 전원 전압의 레벨(ELVDDh1) 및 제3 전원 전압의 레벨(ELVSSl)의 차이가 제2 화소(PX2')의 제2 전원 전압의 레벨(ELVDDh2) 및 제3 전원 전압의 레벨(ELVSSl)의 차이보다 작게 함으로써, 제1 화소(PX1')의 발광 다이오드의 휘도를 낮출 수 있다. 따라서, 제1 영역(AR1')과 제2 영역(AR2')의 휘도 편차를 감소시킬 수 있다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 표시 장치 및 그 구동 방법을 설명하기 위한 도면이다.
도 10의 표시 장치(10")와 도 1의 표시 장치(10)의 중복된 구성에 대해서는 다시 설명하지 않는다.
제1 화소(PX1")의 제1 발광 다이오드의 캐소드는 제1 전원 라인(ELVSSL1)에 연결되고, 제1 트랜지스터(T1)의 제1 전극은 제3 전원 라인(ELVDDL3)에 연결될 수 있다.
제2 화소(PX2")의 제2 발광 다이오드의 캐소드는 제2 전원 라인(ELVSSL2)에 연결되고, 제1 트랜지스터(T1)의 제1 전극은 제4 전원 라인(ELVDDL4)에 연결될 수 있다.
제1 전원 라인(ELVSSL1)과 제2 전원 라인(ELVSSL2)은 서로 다를 수 있다. 또한, 제3 전원 라인(ELVDDL3)과 제4 전원 라인(ELVDDL4)은 서로 다를 수 있다.
데이터 기입 기간에서, 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠를 수 있다.
발광 시작 시점(t9) 및 발광 종료 시점(t10)의 사이 기간에서, 제1 전원 라인(ELVSSL1)에 인가된 전압(ELVSSl1)은 제2 전원 라인(ELVSSL2)에 인가된 전압(ELVSSl2)보다 크고, 제3 전원 라인(ELVDDL3)에 인가된 전압은 제4 전원 라인(ELVDDL4)에 인가된 전압보다 작을 수 있다.
따라서, 도 11의 실시예에 따르면, 동일한 데이터 전압에 대해 제1 화소(PX1")의 제1 발광 다이오드의 휘도를 제2 화소(PX2")의 제2 발광 다이오드의 휘도보다 낮춤으로써, 제1 영역(AR1")과 제2 영역(AR2")의 휘도 편차를 감소시킬 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부
13: 주사 구동부
14: 화소부
15: 공통 전압 생성부

Claims (20)

  1. 제1 주사 라인 및 데이터 라인에 연결되고, 캐소드가 제1 전원 라인에 연결된 제1 발광 다이오드를 포함하는 제1 화소; 및
    제2 주사 라인 및 상기 데이터 라인에 연결되고, 캐소드가 제2 전원 라인에 연결된 제2 발광 다이오드를 포함하는 제2 화소를 포함하고,
    각각의 상기 제1 화소 및 상기 제2 화소는
    게이트 전극이 제1 노드에 연결되고, 제1 전극은 제3 전원 라인에 연결되고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터;
    제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 제3 노드에 연결된 제2 트랜지스터;
    제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 데이터 라인에 연결된 커패시터를 포함하고,
    상기 제1 화소의 제2 트랜지스터의 게이트 전극은 상기 제1 주사 라인에 연결되고,
    상기 제2 화소의 제2 트랜지스터의 게이트 전극은 상기 제2 주사 라인에 연결되고,
    상기 제1 주사 라인과 상기 제2 주사 라인은 서로 다르고,
    상기 제1 전원 라인과 상기 제2 전원 라인은 서로 다르고,
    상기 제1 화소 및 상기 제2 화소의 발광 시작 시점들 및 발광 종료 시점들은 서로 동일한,
    표시 장치.
  2. 제1 항에 있어서,
    상기 제3 전원 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결된,
    표시 장치.
  3. 삭제
  4. 제2 항에 있어서,
    각각의 상기 제1 화소 및 상기 제2 화소는:
    게이트 전극이 제어 라인에 연결되고, 제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 제2 노드에 연결된 제3 트랜지스터를 더 포함하고,
    상기 제어 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결된,
    표시 장치.
  5. 제4 항에 있어서,
    상기 커패시터는 제1 커패시터이고,
    각각의 상기 제1 화소 및 상기 제2 화소는:
    제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 초기화 라인에 연결된 제2 커패시터를 더 포함하고,
    상기 초기화 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결된,
    표시 장치.
  6. 삭제
  7. 제5 항에 있어서,
    데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠르고,
    상기 발광 시작 시점들 및 상기 발광 종료 시점들의 사이 기간에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 큰,
    표시 장치.
  8. 삭제
  9. 삭제
  10. 제1 주사 라인 및 데이터 라인에 연결된 제1 화소; 및
    제2 주사 라인 및 상기 데이터 라인에 연결된 제2 화소를 포함하고,
    상기 제1 주사 라인과 상기 제2 주사 라인은 서로 다르고,
    각각의 상기 제1 화소 및 상기 제2 화소는:
    게이트 전극이 제1 노드에 연결되고, 제1 전극을 포함하고, 제2 전극이 제2 노드에 연결된 제1 트랜지스터;
    애노드가 상기 제2 노드에 연결되고, 캐소드가 제3 전원 라인에 연결된 발광 다이오드;
    제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 제3 노드에 연결된 제2 트랜지스터;
    제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 데이터 라인에 연결된 커패시터를 포함하고,
    상기 제1 화소의 상기 제1 트랜지스터의 상기 제1 전극은 제1 전원 라인에 연결되고,
    상기 제2 화소의 상기 제1 트랜지스터의 상기 제1 전극은 제2 전원 라인에 연결되고,
    상기 제1 전원 라인과 상기 제2 전원 라인은 서로 다르고,
    상기 제1 화소 및 상기 제2 화소의 발광 시작 시점들 및 발광 종료 시점들은 서로 동일한,
    표시 장치.
  11. 제10 항에 있어서,
    상기 제3 전원 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결된,
    표시 장치.
  12. 제11 항에 있어서,
    상기 제1 화소의 상기 제2 트랜지스터의 게이트 전극은 상기 제1 주사 라인과 연결되고,
    상기 제2 화소의 상기 제2 트랜지스터의 게이트 전극은 상기 제2 주사 라인과 연결된,
    표시 장치.
  13. 제12 항에 있어서,
    각각의 상기 제1 화소 및 상기 제2 화소는:
    게이트 전극이 제어 라인에 연결되고, 제1 전극이 상기 제3 노드에 연결되고, 제2 전극이 상기 제2 노드에 연결된 제3 트랜지스터를 더 포함하고,
    상기 제어 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결된,
    표시 장치.
  14. 제13 항에 있어서,
    상기 커패시터는 제1 커패시터이고,
    각각의 상기 제1 화소 및 상기 제2 화소는:
    제1 전극이 상기 제1 노드에 연결되고, 제2 전극이 초기화 라인에 연결된 제2 커패시터를 더 포함하고,
    상기 초기화 라인은 상기 제1 화소 및 상기 제2 화소에 공통적으로 연결된,
    표시 장치.
  15. 삭제
  16. 제14 항에 있어서,
    데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠르고,
    상기 발광 시작 시점들 및 상기 발광 종료 시점들의 사이 기간에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 작은,
    표시 장치.
  17. 표시 장치의 구동 방법에 있어서,
    상기 표시 장치는:
    제1 주사 라인 및 데이터 라인에 연결되고, 캐소드가 제1 전원 라인에 연결된 제1 발광 다이오드를 포함하는 제1 화소; 및
    제2 주사 라인 및 상기 데이터 라인에 연결되고, 캐소드가 제2 전원 라인에 연결된 제2 발광 다이오드를 포함하는 제2 화소를 포함하고,
    상기 구동 방법은:
    상기 제1 전원 라인 및 상기 제2 전원 라인의 전압들을 동시에 하강시키는 단계;
    상기 제1 전원 라인 및 상기 제2 전원 라인의 전압들을 동시에 상승시키는 단계를 포함하고,
    상기 하강시키는 단계에서, 상기 제1 전원 라인에 인가된 전압은 상기 제2 전원 라인에 인가된 전압보다 큰,
    표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    상기 상승시키는 단계에서, 상기 제1 전원 라인에 인가된 전압과 상기 제2 전원 라인에 인가된 전압은 서로 동일한,
    표시 장치의 구동 방법.
  19. 제17 항에 있어서,
    데이터 기입 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점보다 빠른,
    표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    초기화 기간에서, 상기 제1 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점은 상기 제2 주사 라인에 턴-온 레벨의 주사 신호가 공급되는 시점과 동일한,
    표시 장치의 구동 방법.
KR1020190069615A 2019-06-12 2019-06-12 표시 장치 및 표시 장치의 구동 방법 KR102657141B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190069615A KR102657141B1 (ko) 2019-06-12 2019-06-12 표시 장치 및 표시 장치의 구동 방법
US16/886,860 US11910662B2 (en) 2019-06-12 2020-05-29 Display device using a simultaneous light emitting method and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190069615A KR102657141B1 (ko) 2019-06-12 2019-06-12 표시 장치 및 표시 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20200142640A KR20200142640A (ko) 2020-12-23
KR102657141B1 true KR102657141B1 (ko) 2024-04-15

Family

ID=73744572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190069615A KR102657141B1 (ko) 2019-06-12 2019-06-12 표시 장치 및 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US11910662B2 (ko)
KR (1) KR102657141B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082234B1 (ko) * 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698681B1 (ko) * 2004-06-29 2007-03-23 삼성에스디아이 주식회사 발광 표시장치
KR100729060B1 (ko) * 2005-03-31 2007-06-14 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
KR20090013913A (ko) * 2007-08-03 2009-02-06 삼성에스디아이 주식회사 발광 장치 및 이를 이용한 표시 장치, 발광 장치의 구동방법 및 표시 장치의 구동 방법
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
KR101147426B1 (ko) * 2010-10-27 2012-05-23 삼성모바일디스플레이주식회사 입체 영상 표시 장치 및 그의 구동 방법
KR102154009B1 (ko) * 2014-07-09 2020-09-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102352282B1 (ko) * 2014-12-29 2022-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180066327A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102575662B1 (ko) 2017-02-06 2023-09-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082234B1 (ko) * 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20200395432A1 (en) 2020-12-17
KR20200142640A (ko) 2020-12-23
US11910662B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
CN110021265B (zh) 一种像素电路及其驱动方法、显示装置及驱动方法
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
WO2020001554A1 (zh) 像素电路及其驱动方法、显示面板
WO2019062579A1 (zh) 像素电路及其驱动方法、显示装置
KR20140017738A (ko) 유기발광다이오드 표시장치
US11049474B2 (en) Display device
US11238806B2 (en) Display device
WO2020187158A1 (zh) 像素驱动电路和显示面板及其驱动方法、显示装置
KR20210149267A (ko) 표시장치
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20210052716A (ko) 표시장치 구동방법 및 이에 의해 작동하는 표시장치
KR20200036415A (ko) 표시 장치
KR20230001618A (ko) 화소 및 표시 장치
KR102587744B1 (ko) 표시 장치 및 그 구동 방법
KR20190069208A (ko) 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법
KR20240033711A (ko) 화소 및 표시 장치
KR102657141B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR20230102885A (ko) 발광표시장치 및 이의 구동방법
KR20160015509A (ko) 유기발광표시장치
KR20210048657A (ko) 표시 장치 및 그 구동 방법
CN113903293A (zh) 显示装置及驱动该显示装置的方法
KR102646885B1 (ko) 화소 및 이를 포함하는 표시 장치
US11217170B2 (en) Pixel-driving circuit and driving method, a display panel and apparatus
US11961474B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant