KR20150068970A - 반전된 직교 스핀 트랜스퍼 레이어 스택 - Google Patents

반전된 직교 스핀 트랜스퍼 레이어 스택 Download PDF

Info

Publication number
KR20150068970A
KR20150068970A KR1020157011736A KR20157011736A KR20150068970A KR 20150068970 A KR20150068970 A KR 20150068970A KR 1020157011736 A KR1020157011736 A KR 1020157011736A KR 20157011736 A KR20157011736 A KR 20157011736A KR 20150068970 A KR20150068970 A KR 20150068970A
Authority
KR
South Korea
Prior art keywords
magnetic layer
layer
magnetic
fixed
free
Prior art date
Application number
KR1020157011736A
Other languages
English (en)
Inventor
앤드류 켄트
딕 바케스
Original Assignee
뉴욕 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뉴욕 유니버시티 filed Critical 뉴욕 유니버시티
Publication of KR20150068970A publication Critical patent/KR20150068970A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H01L37/00—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 장치는 제1 고정된 자화 방향을 가진 제1 고정된 자화 벡터를 가진 고정 자기 레이어를 포함한다. 또한, 자기 장치는 적어도 제1 안정 상태 및 제2 안정 상태를 가진 가변적인 자화 벡터를 가진 자유 자기 레이어도 포함한다. 또한, 자기 장치는 제1 비-자기 레이어 및 기준도 포함한다. 제1 비-자기 레이어는 고정 자기 레이어와 자유 자기 레이어를 공간적으로 분리시킨다. 또한, 자기 장치는 자유 자기 레이어와 기준 자기 레이어를 공간적으로 분리시키는 제2 비-자기 레이어도 포함한다. 고정 자기 레이어 아래에 위치되는 자기 터널 접합은 자유 자기 레이어, 제2 비-자기 레이어 및 기준 자기 레이어에 의해 형성된다. 자기 장치를 통해, 양극 또는 음극과 선택된 진폭 및 구간을 가진 전류 펄스의 적용은 가변적인 자화 벡터를 스위칭한다.

Description

반전된 직교 스핀 트랜스퍼 레이어 스택{INVERTED ORTHOGONAL SPIN TRANSFER LAYER STACK}
관련 출원에 대한 상호 참조
본 출원은 전체가 본원에 참조로서 포함되는, 2012년 10월 17일에 출원된 미국 가특허 출원 번호 제61/715,111호의 이익을 요구한다.
직교 스핀 트랜스퍼 자기 랜덤 액세스 장치 (OST-MRAM™)는 편극기를 포함한다. 장치와 레이어 스택(layer stack)은 미국 특허 번호 제6,980,469에서 논의되고, 이는 참조로서 그 전체가 포함된다. 레이어 스택의 자기 터널 접합 내 및 근처의 거칠기는 OST™ 장치의 성능에 영향을 준다. 증가된 거칠기는 자기 터널 접합의 브레이크다운에 부정적인 영향을 줄 수 있다. 스택의 상단위에 있는 편극기를 가진 OST™ 레이어 스택은 자기 터널 접합의 거칠기를 줄이고, 장치의 자기저항을 증가시키고, OST™ 메모리 장치의 성능을 개선시킬 수 있다.
일반적으로, 본 명세서에 기술된 주제의 일 태양은 제1 고정된 자화 방향을 가진 제1 고정된 자화 벡터를 가진 고정 자기 레이어(pinned magnetic layer)를 포함하는 자기 장치로 구현된다. 또한, 자기 장치는 적어도 제1 안정 상태 및 제2 안정 상태를 가진 가변적인 자화 벡터를 가진 자유 자기 레이어(free magnetic layer)도 포함한다. 또한, 자기 장치는 제1 비-자기 레이어(first non-magnetic layer) 및 기준(reference)도 가진다. 제1 비-자기 레이어는 고정 자기 레이어와 자유 자기 레이어를 공간적으로 분리시킨다. 기준 자기 레이어(reference magnetic layer)는 제2 고정된 자화 방향을 가진 제2 고정된 자화 벡터를 가진다. 또한, 자기 장치는 자유 자기 레이어와 기준 자기 레이어를 공간적으로 분리시키는 제2 비-자기 레이어(second non-magnetic layer)도 포함한다. 자기 터널 접합은 자유 자기 레이어, 제2 비-자기 레이어, 기준 자기 레이어에 의해 형성된다. 양극 또는 음극을 가진 전류 펄스의 적용 및 선택된 진폭과 구간은 자기 장치를 통해, 가변적인 자화 벡터를 스위칭한다. 자기 터널 접합은 고정 자기 레이어 아래에 공간적으로 위치된다. 메모리 장치 및 메모리 시스템의 다른 실시예는 아래에 더 자세히 기술된다.
상기 요약은 단지 설명적이고, 어떠한 방식으로 제한적인 의도는 아니다. 설명적인 태양, 실시예 및 상기 기술된 특징과 함께, 추가적인 태양, 실시예 및 특징이 이하의 도면과 상세한 설명을 참조하여 명백해질 것이다.
본 개시물의 상기 및 다른 특징은 이하의 설명 및 첨부된 청구항, 첨부된 도면과 함께 좀더 완전히 명백해질 것이다. 이들 도면은 단지 본 개시물에 따른 몇몇의 실행예를 기술한 것이므로, 본 개시물의 범위를 제한하도록 간주되어서는 아니되며, 본 개시물은 첨부된 도면의 사용을 통해 추가적인 특수성 및 세부 사항으로 기술될 것이다.
도 1은 자기 장치의 도면이다.
도 2는 설명적인 실시예에 따른 반전된 레이어 스택을 가진 자기 장치의 도면이다.
도 3은 설명적인 실시예에 따른 스택의 상단의 편극기(FM1)를 가진 반전된 레이어 스택의 도면이다.
도 4는 설명적인 실시예에 따른 합성 반강자성 편극기(synthetic antiferromagnet polarizer)를 가진 반전된 레이어 스택의 도면이다.
도 5는 설명적인 실시예에 따른 고정 합성 반강자성 편극기를 가진 반전된 레이어 스택의 도면이다.
도 6a 및 6c는 비-반전된 레이어 스택의 투과 전자 현미경 단면도이다.
도 6b 및 6d는 설명적인 실시예에 따른 반전된 레이어 스택의 투과 전자 현미경 단면도이다.
도 7은 설명적인 실시예에 따른 상단에 편극기 없는 반전된 자기 터널 접합의 도면이다.
도 8은 설명적인 실시예에 따른 반전된 레이어 스택의 도면이다.
도 9는 설명적인 실시예에 따른 반전된 레이어 스택에서의 사용을 위한 fcc 비-자기 레이어의 도면이다.
도 10은 설명적인 실시예에 따른 반전된 스택에서의 사용을 위해 반전된 bcc 비-반전 자기 레이어의 도면이다.
도 11은 설명적인 실시예에 따른 반전된 레이어 스택에서의 사용을 위한 fcc 및 bcc 비-자기 레이어의 도면이다.
도 12는 설명적인 실시예에 따른 두 개의 레이어 스택의 자기저항의 플레인 터널링 측정(plane tunneling measurement)에서의 전류의 그래프이다.
도면에 도시된 모둔 수치적인 두께는 나노미터(nm)이다.
이하 상세한 설명의 전반에 걸쳐 첨부된 도면을 참조한다. 도면에서, 전형적으로 유사한 부호는 문맥상 다른 진술이 없으면, 유사한 구성이라고 여긴다. 상세한 설명, 도면 및 청구항에 기술된 설명적인 실시예는 제한적인 의미가 아니다. 다른 실시예가 사용될 수 있고, 다른 변경예가 본원에 제시된 주제의 사상이나 범위를 벗어나지 않고 이루어질 수 있다. 본원에 일반적으로 기술된 바와 같이, 본 개시물 및 도면에서 기술된 태양은 널리 다양한 서로 다른 컨피규레이션으로 배치, 치환, 결합 및 설계될 수 있고, 이들 모두는 본 개시물에서 명시적으로 고려되며, 본 개시물의 일부라는 것을 이해할 것이다.
기본적인 자기 장치의 구조
도 1은 고정된 자화 방향을 가진 고정 자기 레이어(FM1) 및 자유 자화 방향을 가진 자유 자기 레이어(FM2)를 포함하는 종래의 멀티 레이어된, 필라-모양의 자기 장치를 도시한다. m 1 은 고정 자기 레이어(FM1)의 자화 벡터이고, m 2 는 자유 자기 레이어(FM2)의 자화 벡터이다. 고정 자기 레이어(FM1)은 스핀 각 운동량의 소스로서의 역할을 한다.
고정 자기 레이어(FM1) 및 자유 자기 레이어(FM2)는, 두 개의 레이어(FM1 및 FM2)와 공간적으로 분리된 제1 비-자기 레이어(N1)에 의해 분리된다. N1은 비-자기 금속(Cu, CuN, Cr, Ag, Au, Al, Ru, Ta, TaN 등) 또는 Al2O3 또는 MgO와 같은 얇은 비-자기 절연체일 수 있다. N1이 비-자기 금속일 때, 그 두께는 장치의 온도에서 재료의 스핀-확산 길이(spin-diffusion length)와 대략 동일하거나 작아야한다. 이는 전자가 N1을 가로지르면서, 전자 스핀-편극이 실질적으로 유지될 수 있게 한다. Cu가 사용되는 일 실시예에서, 레이어의 두께는 상온 또는 상온 근처에서, 장치 동작 동안 대략 0.5 내지 50 nm 이하이다. N1이 절연 레이어일 때, 그 두께는 전자가 이 레이어를 양자 역학 터널링에 의해 가로지를 수 있고, 이러한 과정에서 스핀-편극의 전자의 방향을 주로 보존할 수 있는 두께이어야 한다. N1이 MgO나 Al2O3 인 실시예에서, 그 레이어는 대략 0.3 내지 4 nm의 두께이어야 한다. 비-자기 레이어(N1)의 두께는 이와 같아서, 대략 레이어 두께보다 적은, 짧은 길이 스케일상에 전자-스핀-방향의 산란이 없다. 필라-모양의 자기 장치는 전형적으로 나노미터의 크기이고, 가령, 측면으로 대략 200 nm 이하일 수 있다.
자유 자기 레이어(FM2)는 본질적으로, 두 개의 추가 레이어(고정 자기 레이어(FM1) 및 비-자기 레이어(N1))를 가진 필라-모양의 자기 장치내에 내장된 자기 얇은 필름 요소이다. 레이어 두께는 전형적으로 대략 0.7 nm 내지 10 nm이다.
이들 필라-모양의 자기 장치는, 물리적 증기 증착(스퍼터링), 서브-마이크론 스텐실 마스크를 통한 열 및 전자-빔 증기를 포함하는 많고 다양한 수단에 의해 레이어의 스택된 시퀀스로 제조될 수 있다. 또한, 이들 자기 장치는 스퍼터링, 열 및 전자-빔 증기를 사용하여 스택 시퀀스로 제조되어, 멀티레이어된 필름을 형성하고 난 후, 다른 반도체나 절연 웨이퍼의 실리콘의 기판 표면과 같은 기판 표면 상에 필라-모양의 자기 장치를 남겨두기 위해 재료를 제거하는 섭트랙티브 나노 제작 공정(subtractive nanofabrication process)이 이어진다. 반도체 웨이퍼는 자기 장치를 리딩 및 라이팅을 위한 CMOS 회로망의 일부를 이미 포함할 수 있다. 레이어 스택이 자기 터널 접합을 포함할 때, 어닐링이 사용될 수 있다. 어닐링은 MgO 절연 배리어를 크리스털화하고, 접합 자기저항을 향상시킬 수 있다. 다양한 실시예에서, 단일 어닐링 공정이 사용된다. 일 실시예에서, 스택은 300℃ 내지 450℃의 온도에서 어닐링되어, MgO 레이어를 열적으로 크리스털화한다. 어닐링의 구간은, 짧은 어닐링 시간을 요하는 더 높은 어닐링 온도로 몇 분(빠른 열적 어닐링) 내지 몇 시간이다. 어닐링은 1 테슬라 이상의 자기장에서 종종 행해져서, 기준 레이어(FM3)의 자기 상태를 설정한다. 어닐링은 자기 이방성의 바람직한 방향 및 자유 레이어(FM2)의 향상된 단축의 자기 이방성을 제공한다.
강자성 레이어를 위한 재료는 Fe, Co, Ni; Ni1 - xFex 및 CoFe와 같은 이들 원소의 합금; B, Cu, V, Pd 및 Pt와 같은 비-자기 재료를 가진 (여기서, 이들 재료는 상온에서 강자성적으로 순서임) 이들 강자성 금속의 합금; 전도성 재료; CrO2 및 Fe3O4와 같은 전도성 자기 산화물; 및 Heusler 합금 NiMnSb와 같은 완전히 스핀-편극된 재료를 포함한다(그러나, 이에 제한되지 않음). 비자기 레이어에 있어서, 재료는 Cu, CuN, Cr, Ag, Au, Al, Ru, Ta, 및 TaN를 포함한다(그러나, 이에 제한되지 않음).
전기 전류 소스는 고정 자기 레이어(FM1) 및 자유 자기 레이어(FM2)에 연결되어서, 전기 전류(I)는 필라 장치를 가로지를 수 있다. 또 다른 실시예에서, 레이어 스택을 포함하는 필라의 상단과 하단에 전기 접촉이 이루어진다.
도 2는 본 발명의 설명적인 실시예에 따른 반전된 레이어 스택(200)의 도면이다. 이러한 실시예에서, 반전된 레이어 스택(200)은 고정 레이어(FM1)를 포함한다. 고정 레이어(FM1)는 레이어의 평면에 수직으로 자기화될 수 있고, 도 2의 m 1 으로 표현된다. 고정 레이어(FM1)는 자유 자기 레이어(FM2)에 대해 반전될 수 있다. 다시 말해, 고정 레이어(FM1)는 자유 자기 레이어(FM2)와 기준 레이어(FM3) 이후에 형성된다. 비-자기 레이어(N1)는 고정 레이어(FM1)와 자유 자기 레이어(FM2)를 분리시킨다. 자유 자기 레이어(FM2)는 자기 터널 접합과 기준 레이어(FM3)의 절연체로서, 또 다른 비-자기 레이어(N2)와 자기 터널 접합을 형성할 수 있다. 또한, N1은 절연 레이어일 수 있어서, FM1 및 FM2는 제2 자기 터널 접합을 형성한다. 기준 레이어(FM3) 장치의 상태를 리드하는데 사용될 수 있다. 기준 레이어(FM3)는 비-자기 레이어(N2)에 의해 자유 자기 레이어(FM2)로부터 분리된다. 상기에 자세히 기술되는 바와 같이, 다양한 재료가 반전된 레이어 스택(200)의 다양한 레이어를 제조하는데 사용될 수 있다. 또한, 레이어는 다양한 서로 다른 두께일 수 있다.
도 3은 설명적인 실시예에 따른 반전된 레이어 스택(300)의 도면이다. 다양한 레이어의 두께는 나노미터(nm)이다. 또한, 도 2에서의 레이어와 관련된 FM1, FM2, FM3, N1 및 N2 레이어가 도시된다. 반전된 스택(300)에서, 자기 터널 접합 레이어(302)는 하단에 있고, 수직 편극기(304)는 상단에 있다. 일부 실시예에서, 편극기는 자기 터널 접합의 상단에 증착되고, 이는 FM2, N2 및 FM3으로 이루어진다. 반전된 스택(300)에서, 자기 터널 접합 레이어(302)는 기판 또는 반도체 장치(CMOS) 웨이퍼에 더 가까이 있다. 또한, 자기 터널 접합 레이어(302)는 하단에 편극기가 있는 비-반전된 레이어 스택의 자기 터널 접합 레이어와 비교하여 더 평탄하다(가령, 도 1). 자기 터널 접합 레이어(302)의 평탄함의 증가(즉, 거칠기의 감소)는 자기 터널 접합 레이어(302)와 둘러싸는 레이어 내의 날카로운 코너(corner)를 감소시킨다. 구체적으로, 제2 비-자기 레이어(N2)(308)의 평탄함은, 비-반전된 레이어 스택의 제2 비자기 레이어와 비교할 때, 증가된다. 절연 레이어 내의 거칠기는 자기 터널이 브레이크다운 되는 시기 및 상황에 영향을 준다. 반전된 스택(300)은, 비-반전된 레이어 스택을 사용하는 직교 스핀 트랜스퍼 MRAM 장치와 비교할 때, 브레이크다운 전압을 증가시키고 자기 스위칭 특성을 개선시켜서, 직교 스핀 트랜스퍼 MRAM 장치의 성능을 개선하는 더 평탄한 비-자기 레이어(308)를 가진다. 또한, 반전된 스택(300)은 웨이퍼에 걸쳐 장치 특성에서의 베리에이션(variation)을 감소시킬 수 있다. Cu(N) 레이어는 선택적인 레이어이고, 다양한 실시예에서, 이 레이어는 존재하지 않는다. Cu(N) 레이어는 장치에 전기적 접촉을 형성한다. 이 접촉은 기판의 부분, 가령, CMOS 드라이버일 수 있다. 또한, Cu(N) 레이어는 Al, Ta, Cu와 같은(그러나, 이에 제한되지 않음) 다양한 재료로 이루어질 수 있다.
도 6a-6d는 반전된 스택과 비-반전된 레이어 스택사이에 자기 터널 접합 레이어의 평탄함의 차이를 도시한다. 도 6a 및 6c는 비-반전된 레이어 스택의 투과 전자 현미경 단면도이다. 제2 비-자기 레이어(MgO, 602)는 도 6a 및 6c에서 두 개의 서로 다른 스케일로 보일 수 있다. 도 6b 및 6d는 설명적인 실시예에 따른 반전된 레이어 스택의 투과 전자 현미경 단면도이다. 제2 비-자기 레이어(MgO, 604)는 도 6b 및 6d에서 두 개의 서로 다른 스케일로 보일 수 있다. 도 6a 및 6c와 도 6b 및 6d를 비교하여 볼수 있는 바와 같이, 제2 비-자기 레이어(604)는 제2 비-자기 레이어(602)보다 더 평탄하다. MgO 레이어의 거칠기의 진폭은 비-반전된 레이어 스택에서 2.9 +/- 2.7 나노미터(nm)에서, 반전된 레이어 스택에서 0.8 +/- 0.3 nm로 줄어들었다. 여기서, 진폭은 최소와 최대사이의 수직 거리로 정의된다. MgO 레이어의 거칠기의 파장도 비-반전된 레이어 스택에서 33.1 +/- 11.0 nm에서, 반전된 레이어 스택에서 23.2 +/- 14.6 nm로 줄어들었다. 여기서, 파장은 최소와 최대 및 최대와 최소 사이의 수평 거리의 각각 두배로 정의된다. 줄어든 거칠기는 라이트 전압과 브레이크다운 전압간의 더 큰 분리로 이어지는 더 높은 장치 브레이크다운 전압을 초래한다. 이는 동작 동안에 더 적은 장치 오류를 가진 더 높은 성능의 장치로 이어진다.
다른 반전된 스택은 추가 레이어로 생성될 수 있다. 도 4는 설명적인 실시예에 따른 합성 반자성 편극기(404)를 가진 반전된 레이어 스택(400)의 도면이다. 반전된 레이어 스택(400)은 도 3에 도시된 반전된 레이어 스택(300)과 유사하다. 차이점은 수직 편극기(304)가 합성 강자성(404)에 포함된다는 것이다. 얇은 반강자성 커플링 레이어(402)는 합성 반강자성체내의 두 강자성 레이어의 역평행의 자기 배열을 생성한다. 이는 수직 편극기(304)를 포함하는 합성 반자성 편극기(404)를 생성한다. 도시된 예시에서, 반강자성 커플링 레이어는 루테늄으로 구성된다. 이러한 예시에서, 루테늄은 합성 반강자성체 내의 재료 중 하나이고, Ni/Co 포함 레이어와 Pd/Co 포함 레이어 사이를 결합하는 반강자성체를 생성하는 레이어이다. 다른 실시예에서, 다른 합성 반강자성 재료는 크롬, 구리등과 같이(그러나, 이에 제한되지 않음) 사용될 수 있다. Cu(N) 레이어는 선택적인 레이어이고, 다양한 실시예에서, 이 레이어는 존재하지 않는다.
합성 반강자성 편극기(404)는 반전된 레이어 스택(400) 내의 수직 편극기와 자유 자기 레이어(FM2) 사이의 자기 상호영향(magnetic interaction)을 감소시킨다. 감소된 자기 상호영향은, 이에 제한되지 않지만, 스위칭 동안(가령, 데이터를 라이팅) 자유 레이어의 자기화의 좀 더 일정한 회전, 바람직하지 않은 열적으로 유도된 스위칭 이벤트(가령, 저장된 데이터를 삭제하거나 손상)의 가능성 감소등과 같이 장치 성능을 증가시킨다.
도 5는 설명적인 실시예에 따른 고정 합성 반강자성 편극기(404)를 가진 반전된 레이어 스택(500)의 도면이다. 반전된 레이어 스택(500)은, 이리듐 망간(502), 반강자성체의 레이어의 추가만 제외하고, 도 4에 도시된 반전된 레이어 스택(400)과 유사하다. 다른 실시예에서, 다른 반강자성체가 사용된다. 반강자성체(502)의 추가는 수직 교환 바이어스를 주는 합성 반강자성 편극기(404)를 고정한다. 이는 장치의 사용동안에, 수직 편극기(304)가 자기적으로 더 강해지고, 원하지 않은 소자(demagnetization)에 대해 좀 더 안정해지도록 한다. 이에 의해 장치의 수명이 더 길어지고, 좀 더 반복가능한 장치 동작으로 이어진다. Cu(N) 레이어는 선택적인 레이어이고, 다양한 실시예에서, 이러한 레이어는 존재하지 않는다.
수직 편극기를 반전시키는 것과 더불어, N1 레이어 내의 재료를 변화시키는 것은 반전된 레이어 스택의 특성에 영향을 줄 수 있다. 도 7은 설명적인 실시예에 따라 상단에 편극기가 없는 반전된 자기 터널 접합(700)의 도면이다. Cu(N) 레이어는 선택적인 레이어이고, 다양한 실시예에서, 이러한 레이어는 존재하지 않는다. 반전된 자기 터널 접합(700)은 자기 터널 접합 레이어(302)를 포함하나, 수직 편극기는 없다. 실험예에서, 터널 자기저항(TMR)은 플레인 터널링 테크닉(CIPT) 내의 전류를 사용하여 측정되었다. CoFeB 자유 레이어와 경계면에 있는 구리를 가진 레이어 스택은, MgO 레이어의 두께에 따라 55% 내지 69%의 TMR를 나타냈다. 또 다른 실험예에서, 구리 레이어가 제거되었다. TMR은 157%까지 현저하게 증가되었다. 아래 표 1은 이들 결과물을 요약한다. MgO 레이어의 두께는 최적화되지 않았고, 추가적인 증가는 최적화된 MgO 레이어로 달성될 수 있으나, 이러한 최적화는 본 발명의 동작을 위한 재료는 아니다.
구리 캡 포함 구리 캡 불포함
TMR % 55 - 69% 157%
RA Ohm um2 2.5 - 14.4 6.18
다음 이유에 제한되지 않지만, 구리는 경계면을 공유하여, 면심 입방 (fcc) 결정 구조를 CoFeB 레이어로 유도할 수 있다. 최적의 TMR을 위해, CoFeB의 (체심 입방) bcc 구조가 바람직하다. 구리 레이어는 편극기와 자기 터널 접합을 자기적으로 분리시킬 수 있다. 이들 실시예에서, 구리 인터레이어와 CoFeB 자유 레이어 사이의 Cu/CoFeB 경계면은 감소된 전기 성능, 가령 더 작은 TMR의 이유가 된다. 구리와 같은 fcc 구조보다 bcc 구조를 사용하는 것이 스택의 TMR을 증가시킬 수 있다. 또한, CoFeB 보다 더 높은 온도에서 결정화하는 재료를 사용하는 것은 bcc 구조 CoFeB의 형성을 돕고, TMR을 증가시킬 수 있다.
일 실시예에서, 구리 레이어는 bcc 비-자기 레이어로 대체된다. 도 8은 설명적인 실시예에 따른 반전된 레이어 스택(800)의 도면이다. 반전된 레이어 스택(800)은 도 3의 반전된 스택(300)과 유사하고, 비-자기 레이어(N1)를 포함한다. 이러한 N1 레이어의 재료는 다양한 재료일 수 있다. Cu(N) 레이어는 선택적인 레이어이고, 다양한 실시예에서, 이러한 레이어는 존재하지 않는다. 도 9는 구리로 구성된 N1 레이어의 한 예시를 도시한다. 이러한 예시에서, 반전된 레이어 스택(800)은 도 3의 반전된 스택(300)과 동일하다. 그러나, 비-자기 레이어(N1)는 다른 재료로 구성될 수 있다. 상기 기술된 바와 같이, 구리, fcc 재료를 bcc 비-자기 물질로 대체하면, 반전된 레이어 스택(800)의 TMR은 증가될 수 있다. 도 10은 이러한 예시를 도시한다. 도 10에서, 비-자기 레이어(N1)는 bcc 비-자기 재료(1002)로 구성된다. bcc 비-자기 재료(1002)는 자유 자기 레이어(FM2)와 경계한다. 또한, bcc 비-자기 재료(1002)는 밑에 있는 bcc 자유 자기 레이어(FM2), 가령, CoFeB 레이어의 성장을 지원할 수 있다. bcc 비-자기 레이어는 긴 스핀 확산 길이를 가져서, 편극기를 통과한 후에 전류의 큰 수직 스핀-편극을 유지한다. 아래 표 2는 bcc 비-자기 재료(1002)로 사용될 수 있는 재료의 일부를 요약한다. 임의의 이들 재료로 사용될 때, N1 레이어의 두께는 bcc 비-자기 재료(1002)로서 사용되는 재료의 스핀 확산 거리와 대략 동일하거나 작을 수 있다.
재료 원자 번호 결정 구조 자기 오더 스핀 확산 거리/nm
V 23 Bcc 상자성 >40
Cr 24 Bcc 스핀 밀도 파장 반강자성 4 K에서 4.5
Nb 41 Bcc 상자성 ~25 또는 5.9±0.3
Mo 42 Bcc 상자성 8.6±1.3
Ta 73 Bcc 상자성 2.7±0.4
또 다른 실시예에서, 비-자기 레이어(N1)는 fcc 재료와 bcc 재료로 구성될 수 있다. 도 11은 설명적인 실시예에 따른 fcc 비-자기 레이어(1004)와 bcc 비-자기 레이어(1002)를 가진 반전된 레이어 스택의 도면이다. 이러한 실시예에서, bcc 비-자기 레이어(1002)는 자유 자기 레이어(FM1), 가령, CoFeB에 인접하고, fcc 비-자기 레이어(1002)는 편극기에 인접한다. 이는, 인터레이어/편극기 경계면에서의 레이어가 동일한 fcc 결정 구조를 가지도록 보장하고, 인터레이어/자유 레이어 경계면에서의 레이어가 동일한 bcc 결정 구조를 가지도록 보장한다. 다양한 fcc 및 bcc 재료는 이러한 실시예로서 사용될 수 있다. 표 3은 사용될 수 있는 재료의 비-제한적인 조합의 일부를 요약한다.
재료 NM1/NM2 (두께 nm) 결정 구조 NM1/NM2
0.3 내지 3 Ta/7Cu bcc/fcc
0.3 내지 3 Ta/7Al bcc/fcc
0.3 내지 3 Cr/7Cu bcc/fcc
0.3 내지 3 Cr/7Al bcc/fcc
[1Cr/1Cr]×5 bcc/fcc
도 12는 설명적인 실시예에 따른 두 개의 레이어 스택의 자기 저항의 플레인 터널링 측정에서의 전류의 그래프(1200)이다. 그래프(1200)는 Ta 인터레이어(1202)를 갖지 않은 반전된 레이어 스택의 자기저항을 도시한다. 이러한 반전된 레이어 스택은 도 8 및 9에 도시된다. Ta 인터레이어와 구리 fcc 비-자기 레이어(1204)를 포함하는 반전된 레이어 스택의 자기저항도 도시된다. 도 11은 예시적인 bcc 비-자기 인터레이어를 도시한다. 시험에서, MgO 두께는 가변되어서, 다양하고, 시스템적으로 가변하는 저항 영역(RA) 제품을 가진 레이어 스택을 생성한다. 이는 그래프(1200)의 X-축에 도시된다. 자기저항은, 연구된 모든 저항 영역 제품 스택에 대해 bcc 비-자기 인터레이어를 포함했던 반전된 레이어 스택에 대해 증가되었다.
이러한 명세서가 많은 특정한 실시예 세부 사항을 포함하여도, 이들은 임의의 발명 또는 청구될 수 있는 것의 범위를 제한하는 것으로 해석되지 않고, 그 보다는 특정 발명의 특정 실시예에 특수한 특징을 설명하려는 것으로 해석되어야 한다. 별개의 실시예의 문맥에서 이러한 명세서에 기술된 어떤 특징은 단일 실시예로 결합되어 실시될 수도 있다. 역으로, 단일 실시예의 문맥에서 기술된 다양한 특징은 복수의 별개의 실시예 또는 임의의 적절한 서브조합으로 실시될 수 있다. 게다가, 특징이 어떤 조합으로, 따라서, 심지어 처음에는 청구되는 것으로 행동하는 것으로 기술될 수 있지만, 청구된 조합으로부터의 하나 이상의 특징은 일부 경우에, 조합으로부터 잘려나올 수 있고, 청구된 조합은 서브조합 또는 서브조합의 수정예에 관한 것일 수 있다.
마찬가지로, 동작은 특정 순서로 도면에 기술되지만, 이는 이러한 동작이, 원하는 결과를 달성하기 위해, 도시된 특정 순서 또는 순차적인 순서로 수행되어야 하거나 모든 도시된 동작이 수행되어야 하는 것은 아니다. 어떤 환경에서, 멀티태스킹 및 병렬적 프로세싱이 바람직할 수 있다. 게다가, 상기 기술된 실시예에서의 다양한 시스템 구성의 분리는 모든 실시예에서 이러한 분리를 요하는 것으로 이해되어서는 아니되며, 기술된 프로그램 구성 및 시스템은 일반적으로 단일 소프트웨어 제품으로 집적되거나 복수의 소프트웨어 제품으로 패키지될 수 있다고 이해되어야 한다.
따라서, 본 발명의 특정 실시예가 기술되었다. 다른 실시예는 이하의 청구항의 범위 내에 있다. 기술 분야에서의 당업자가 본 개시물을 읽은 후에 이해할 수 있는 일부 경우에서, 청구항에 나열된 동작은 다양한 순서로 수행되어 여전히 원하는 결과를 얻을 수 있다. 또한, 첨부된 도면에서 기술된 프로세스는 원하는 결과를 얻기 위하여, 도시된 특정 순서 또는 순차적인 순서일 것을 요하지 않는다. 어떤 실시예에서, 멀티태스킹 및 병렬적 프로세싱이 바람직할 수 있다.

Claims (20)

  1. 자기 장치에 있어서,
    제1 고정된 자화 방향을 가진 제1 고정된 자화 벡터를 가진 고정 자기 레이어;
    적어도 제1 안정 상태 및 제2 안정 상태를 가진 가변적인 자화 벡터를 가진 자유 자기 레이어;
    고정 자기 레이어와 자유 자기 레이어를 공간적으로 분리시키는 제1 비-자기 레이어;
    제2 고정된 자화 방향을 가진 제2 고정된 자화 벡터를 가진 기준 자기 레이어; 및
    자유 자기 레이어와 기준 자기 레이어를 공간적으로 분리시키는 제2 비-자기 레이어를 포함하되,
    자기 터널 접합은 자유 자기 레이어, 제2 비-자기 레이어 및 기준 자기 레이어에 의해 형성되고, 자기 장치를 통해, 선택된 진폭과 구간을 가진 전류 펄스의 적용은 가변적인 자화 벡터를 스위칭하고, 자기 터널 접합은 고정 자기 레이어 아래에 공간적으로 위치되는 것을 특징으로 하는 자기 장치.
  2. 제 1 항에 있어서, 제1 고정된 자화 벡터는 고정 자기 레이어의 평면에 수직인 것을 특징으로 하는 자기 장치.
  3. 제 1 항에 있어서, 고정 자기 레이어를 포함하는 합성 반강자성 레이어를 더 포함하는 것을 특징으로 하는 자기 장치.
  4. 제 3 항에 있어서, 합성 반강자성 레이어는 고정 자기 레이어와 자유 자기 레이어 사이의 자기 상호영향을 감소시키는 것을 특징으로 하는 자기 장치.
  5. 제 3 항에 있어서, 합성 반강자성 레이어는 루테늄, 크롬 또는 구리로 구성된 그룹에서 선택된 재료인 것을 특징으로 하는 자기 장치.
  6. 제 3 항에 있어서, 수직 교환 바이어스(perpendicular exchange bias)를 제공하는 합성 반강자성 레이어를 고정하는 반강자성체를 더 포함하는 것을 특징으로 하는 자기 장치.
  7. 제 6 항에 있어서, 반강자성체는 이리듐 망간으로 구성된 것을 특징으로 하는 자기 장치.
  8. 제 1 항에 있어서, 제2 비-자기 절연 레이어는 0.8 나노미터 이하의 거칠기의 진폭을 가진 것을 특징으로 하는 자기 장치.
  9. 제 1 항에 있어서, 제2 비-자기 절연 레이어는 23.2 나노미터 이하의 거칠기의 파장을 가진 것을 특징으로 하는 자기 장치.
  10. 제 1 항에 있어서, 고정 자기 레이어와 자유 자기 레이어를 포함하는 제2 자기 터널 접합을 더 포함하는 것을 특징으로 하는 자기 장치.
  11. 제 1 항에 있어서, 가변적인 자화 벡터는 정보의 비트를 나타내는 것을 특징으로 하는 자기 장치.
  12. 메모리 시스템에 있어서, 상기 메모리 시스템은,
    메모리 셀 - 상기 메모리 셀은,
    제1 고정된 자화 방향을 가진 제1 고정된 자화 벡터를 가진 고정 자기 레이어;
    적어도 제1 안정 상태 및 제2 안정 상태를 가진 가변적인 자화 벡터를 가진 자유 자기 레이어;
    고정 자기 레이어와 자유 자기 레이어를 공간적으로 분리시키는 제1 비-자기 레이어;
    제2 고정된 자화 방향을 가진 제2 고정된 자화 벡터를 가진 기준 자기 레이어; 및
    자유 자기 레이어와 기준 자기 레이어를 공간적으로 분리시키는 제2 비-자기 레이어를 포함하되, 자기 터널 접합은 자유 자기 레이어, 제2 비-자기 레이어 및 기준 자기 레이어에 의해 형성되고, 자기 장치를 통해, 선택된 진폭과 구간을 가진 전류 펄스의 적용은 가변적인 자화 벡터를 스위칭하고, 자기 터널 접합은 고정 자기 레이어 아래에 공간적으로 위치함 - 과, 및
    고정 자기 레이어와 기준 자기 레이어에 연결되어, 전류가 제2 비-자기 레이어에서 고정 자기 레이어로 통과하도록 하는 전류 소스를 포함하는 것을 특징으로 하는 메모리 시스템.
  13. 제 12 항에 있어서, 상기 메모리 셀은 합성 반강자성 레이어를 더 포함하되, 합성 반강자성 레이어는 고정 자기 레이어를 포함하는 것을 특징으로 하는 메모리 시스템.
  14. 제 13 항에 있어서, 합상 반강자성 레이어는 고정 자기 레이어와 자유 자기 레이어 사이의 자기 상호영향을 감소시키는 것을 특징으로 하는 메모리 시스템.
  15. 제 13 항에 있어서, 합성 반강자성 레이어는 루테늄, 크롬 또는 구리로 구성된 그룹에서 선택된 재료인 것을 특징으로 하는 메모리 시스템.
  16. 제 13 항에 있어서, 수직 교환 바이어스(perpendicular exchange bias)를 제공하는 합성 반강자성 레이어를 고정하는 반강자성체를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  17. 제 12 항에 있어서, 고정 자기 레이어와 자유 자기 레이어를 포함하는 제2 자기 터널 접합을 더 포함하는 것을 특징으로 하는 메모리 시스템.
  18. 메모리 장치를 제조하는 방법에 있어서, 상기 방법은,
    자유 자기 레이어와 기준 자기 레이어를 공간적으로 분리시키는 제2 비-자기 레이어를 형성하는 단계 - 자기 터널 접합은 자유 자기 레이어, 제2 비-자기 레이어 및 기준 자기 레이어에 의해 형성되고, 자기 장치를 통해, 양극 또는 음극과 선택된 진폭 및 구간을 가진 전류 펄스의 적용은 자유 자기 레이어의 가변적인 자화 벡터를 스위칭하여, 자기 터널 접합은 고정 자기 레이어 아래에 공간적으로 위치됨 - 와,
    제2 고정된 자화 방향을 가진 제2 고정된 자화 벡터를 가진 기준 자기 레이어를 형성하는 단계와,
    고정 자기 레이어와 자유 자기 레이어를 공간적으로 분리시키는 제1 비-자기 레이어를 형성하는 단계와,
    적어도 제1 안정 상태 및 제2 안정 상태를 가진 가변적인 자화 벡터를 가진 자유 자기 레이어를 형성하는 단계와, 및
    제1 고정된 자화 방향을 가진 제1 고정된 자화 벡터를 가진 고정 자기 레이어를 형성하는 단계를 포함하는 것을 특징으로 하는 메모리 장치를 제조하는 방법.
  19. 제 18 항에 있어서, 합성 반강자성 레이어를 형성하는 단계를 더 포함하되, 합성 반강자성 레이어는 고정 자기 레이어를 포함하는 것을 특징으로 하는 메모리 장치를 제조하는 방법.
  20. 제 19 항에 있어서, 합성 반강자성 레이어는 고정 자기 레이어와 자유 자기 레이어 사이의 자기 상호영향을 감소시키는 것을 특징으로 하는 메모리 장치를 제조하는 방법.
KR1020157011736A 2012-10-17 2013-10-15 반전된 직교 스핀 트랜스퍼 레이어 스택 KR20150068970A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261715111P 2012-10-17 2012-10-17
US61/715,111 2012-10-17
PCT/US2013/065055 WO2014062681A1 (en) 2012-10-17 2013-10-15 Inverted orthogonal spin transfer layer stack

Publications (1)

Publication Number Publication Date
KR20150068970A true KR20150068970A (ko) 2015-06-22

Family

ID=50474632

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157011736A KR20150068970A (ko) 2012-10-17 2013-10-15 반전된 직교 스핀 트랜스퍼 레이어 스택

Country Status (6)

Country Link
US (1) US9082888B2 (ko)
EP (1) EP2909838A4 (ko)
JP (1) JP2015537376A (ko)
KR (1) KR20150068970A (ko)
CN (1) CN105051822B (ko)
WO (1) WO2014062681A1 (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299923B2 (en) * 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US8836061B2 (en) * 2012-06-06 2014-09-16 Avalanche Technology, Inc. Magnetic tunnel junction with non-metallic layer adjacent to free layer
US20150279904A1 (en) * 2014-04-01 2015-10-01 Spin Transfer Technologies, Inc. Magnetic tunnel junction for mram device
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) * 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
KR102238527B1 (ko) * 2014-09-29 2021-04-09 삼성전자주식회사 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9852782B2 (en) * 2015-08-31 2017-12-26 Western Digital Technologies, Inc. Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
JP2017183560A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 メモリ素子、及びメモリ素子の製造方法
JP2018037616A (ja) * 2016-09-02 2018-03-08 株式会社サムスン日本研究所 磁気トンネル接合素子
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10629649B2 (en) 2017-12-29 2020-04-21 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
US10355045B1 (en) * 2017-12-29 2019-07-16 Spin Memory, Inc. Three dimensional perpendicular magnetic junction with thin-film transistor
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11417829B2 (en) 2018-05-18 2022-08-16 Integrated Silicon Solution, (Cayman) Inc. Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
JP7136492B2 (ja) * 2018-11-29 2022-09-13 国立研究開発法人物質・材料研究機構 磁気抵抗効果素子、磁気センサ、再生ヘッドおよび磁気記録再生装置
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11049538B2 (en) 2019-01-17 2021-06-29 Western Digital Technologies, Inc. Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
US10788547B2 (en) 2019-01-17 2020-09-29 Sandisk Technologies Llc Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597437A (en) 1995-01-12 1997-01-28 Procter & Gamble Zero scrap absorbent core formation process
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5629549A (en) 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
US6140838A (en) 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US5654566A (en) 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US5896252A (en) 1995-08-11 1999-04-20 Fujitsu Limited Multilayer spin valve magneto-resistive effect magnetic head with free magnetic layer including two sublayers and magnetic disk drive including same
JP3207094B2 (ja) 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
FR2743930B1 (fr) 1996-01-19 2000-04-07 Fujitsu Ltd Capteur magnetique pour lecture de supports d'enregistrement
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3327375B2 (ja) 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
JP3447468B2 (ja) 1996-06-17 2003-09-16 シャープ株式会社 磁気抵抗効果素子及びその製造方法並びにそれを用いた磁気ヘッド
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
JP3557078B2 (ja) 1997-06-27 2004-08-25 株式会社東芝 不揮発性半導体記憶装置
JP4040173B2 (ja) 1998-06-05 2008-01-30 キヤノン株式会社 メモリ
JP4066477B2 (ja) 1997-10-09 2008-03-26 ソニー株式会社 不揮発性ランダムアクセスメモリー装置
US5966323A (en) 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US6055179A (en) 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6172902B1 (en) 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
US6016269A (en) 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
US6278594B1 (en) 1998-10-13 2001-08-21 Storage Technology Corporation Dual element magnetoresistive read head with integral element stabilization
JP3766565B2 (ja) 1999-05-31 2006-04-12 Ｔｄｋ株式会社 磁気抵抗効果膜および磁気抵抗効果型ヘッド
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
WO2001001396A1 (fr) 1999-06-29 2001-01-04 Fujitsu Limited Tete magnetoresistive et dispositif de reproduction d'informations
US6292389B1 (en) 1999-07-19 2001-09-18 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6134138A (en) 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
JP3793669B2 (ja) 1999-08-26 2006-07-05 株式会社日立グローバルストレージテクノロジーズ 巨大磁気抵抗効果ヘッド、薄膜磁気ヘッドならびに磁気記録再生装置
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
KR100373473B1 (ko) 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
JP3891540B2 (ja) 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US6447935B1 (en) 1999-11-23 2002-09-10 Read-Rite Corporation Method and system for reducing assymetry in a spin valve having a synthetic pinned layer
US6233172B1 (en) 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
US6272036B1 (en) 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
TW504713B (en) 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
US6522137B1 (en) 2000-06-28 2003-02-18 Schlumberger Technology Corporation Two-dimensional magnetic resonance imaging in a borehole
US6493259B1 (en) 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
EP1345277A4 (en) 2000-12-21 2005-02-16 Fujitsu Ltd MAGNETORESISTIVE COMPONENT, MAGNETIC HEAD AND MAGNET PLATE PLAYER
US6713195B2 (en) 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
JP3576111B2 (ja) 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
US6653154B2 (en) 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
JP2002334971A (ja) 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP2002357489A (ja) 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
US6347049B1 (en) 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6902807B1 (en) 2002-09-13 2005-06-07 Flex Products, Inc. Alignable diffractive pigment flakes
US6777730B2 (en) 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6750491B2 (en) 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
JP3583102B2 (ja) 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6773515B2 (en) 2002-01-16 2004-08-10 Headway Technologies, Inc. FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures
JP3769241B2 (ja) 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP3954573B2 (ja) 2002-04-22 2007-08-08 松下電器産業株式会社 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
JP2003318461A (ja) 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US6879512B2 (en) 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US7005958B2 (en) 2002-06-14 2006-02-28 Honeywell International Inc. Dual axis magnetic sensor
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6956257B2 (en) 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6906369B2 (en) 2003-02-10 2005-06-14 Massachusetts Institute Of Technology Magnetic memory elements using 360° walls
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP3546238B1 (ja) 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7151652B2 (en) * 2003-06-18 2006-12-19 Hewett-Packard Development Company, L.P. Top-pinned magnetoresistive device having adjusted interface property
US7054119B2 (en) 2003-06-18 2006-05-30 Hewlett-Packard Development Company, L.P. Coupled ferromagnetic systems having modified interfaces
US6818961B1 (en) 2003-06-30 2004-11-16 Freescale Semiconductor, Inc. Oblique deposition to induce magnetic anisotropy for MRAM cells
US6980469B2 (en) 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7573737B2 (en) 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050128842A1 (en) 2003-11-07 2005-06-16 Alexander Wei Annular magnetic nanostructures
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP2005150482A (ja) 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US6936479B2 (en) 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7203129B2 (en) 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7098494B2 (en) 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7149106B2 (en) * 2004-10-22 2006-12-12 Freescale Semiconductor, Inc. Spin-transfer based MRAM using angular-dependent selectivity
JP4682585B2 (ja) 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP4550552B2 (ja) * 2004-11-02 2010-09-22 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP4693450B2 (ja) 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7817462B2 (en) 2005-03-29 2010-10-19 Nec Corporation Magnetic random access memory
US20070019337A1 (en) 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
FR2888994B1 (fr) 2005-07-21 2007-10-12 Commissariat Energie Atomique Dispositif radiofrequence avec element magnetique et procede de fabrication d'un tel element magnetique
WO2007072037A1 (en) 2005-12-22 2007-06-28 Novabiotics Limited Cyclic antimicrobial peptides
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
TWI320929B (en) 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
US7502253B2 (en) 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density
JP2008066612A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd トンネル磁気抵抗効果素子及びその製造方法。
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
FR2910716B1 (fr) 2006-12-26 2010-03-26 Commissariat Energie Atomique Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif
JP4380707B2 (ja) 2007-01-19 2009-12-09 ソニー株式会社 記憶素子
US7778074B2 (en) 2007-03-23 2010-08-17 Sigmatel, Inc. System and method to control one time programmable memory
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
AU2008219354B2 (en) 2007-09-19 2014-02-13 Viavi Solutions Inc. Anisotropic magnetic flakes
JP5236244B2 (ja) 2007-10-16 2013-07-17 株式会社日立製作所 磁気記録媒体の製造方法
FR2925725B1 (fr) 2007-12-21 2011-03-25 Commissariat Energie Atomique Procede de modelisation d'une jonction tunnel magnetique a ecriture par courant polarise en spin
CN101546598B (zh) * 2008-03-27 2011-12-14 台湾积体电路制造股份有限公司 磁阻随机存取存储器装置与其切换方法与存储器阵列
JP5010565B2 (ja) * 2008-09-26 2012-08-29 株式会社東芝 磁気抵抗素子及び磁気メモリ
GB2465369B (en) 2008-11-13 2011-01-12 Ingenia Holdings Magnetic data storage device and method
US8378438B2 (en) 2008-12-04 2013-02-19 Grandis, Inc. Method and system for providing magnetic elements having enhanced magnetic anisotropy and memories using such magnetic elements
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
FR2946183B1 (fr) 2009-05-27 2011-12-23 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin.
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
JP5644198B2 (ja) * 2010-06-15 2014-12-24 ソニー株式会社 記憶装置
JP2012015213A (ja) * 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8492860B2 (en) * 2011-02-25 2013-07-23 Avalanche Technology, Inc. Magnetic random access memory with switching assist layer
US8704319B2 (en) 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9245608B2 (en) 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device

Also Published As

Publication number Publication date
US20140103472A1 (en) 2014-04-17
EP2909838A1 (en) 2015-08-26
JP2015537376A (ja) 2015-12-24
CN105051822A (zh) 2015-11-11
US9082888B2 (en) 2015-07-14
CN105051822B (zh) 2017-12-12
WO2014062681A1 (en) 2014-04-24
EP2909838A4 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
KR20150068970A (ko) 반전된 직교 스핀 트랜스퍼 레이어 스택
US10622554B2 (en) Magnetoresistive stack and method of fabricating same
US10522742B2 (en) Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
CN108011039B (zh) 自旋轨道转矩型磁化反转元件及磁存储器
US9082950B2 (en) Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US10262711B2 (en) Magnetic memory
KR101831504B1 (ko) 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
US9287321B2 (en) Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
EP2434556B1 (en) Ferromagnetic tunnel junction structure and magnetoresistive element using same
JP6972542B2 (ja) スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
US11114605B2 (en) Composite storage layer for magnetic random access memory devices
JP2017097935A (ja) 磁気抵抗素子、その製造方法及びその使用方法
JP2004014806A (ja) 磁気抵抗素子および磁気メモリ
KR101443190B1 (ko) 자기 터널 접합 소자
US20230240150A1 (en) Magnetic tunnel junction element and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid