KR20150051668A - 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 - Google Patents

적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 Download PDF

Info

Publication number
KR20150051668A
KR20150051668A KR1020130133451A KR20130133451A KR20150051668A KR 20150051668 A KR20150051668 A KR 20150051668A KR 1020130133451 A KR1020130133451 A KR 1020130133451A KR 20130133451 A KR20130133451 A KR 20130133451A KR 20150051668 A KR20150051668 A KR 20150051668A
Authority
KR
South Korea
Prior art keywords
multilayer ceramic
ceramic capacitor
interposer substrate
electronic component
external electrodes
Prior art date
Application number
KR1020130133451A
Other languages
English (en)
Other versions
KR101525689B1 (ko
Inventor
박상수
박흥길
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130133451A priority Critical patent/KR101525689B1/ko
Priority to US14/171,289 priority patent/US9460854B2/en
Priority to CN201410048829.9A priority patent/CN104616890B/zh
Publication of KR20150051668A publication Critical patent/KR20150051668A/ko
Application granted granted Critical
Publication of KR101525689B1 publication Critical patent/KR101525689B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 세라믹 본체의 양 단에 도전성 페이스트로 이루어진 제1 및 제2 외부 전극이 형성된 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합되며, 절연 기판의 양 단에 상기 제1 및 제2 외부 전극과 접속된 제1 및 제2 접속 단자를 가지며, 상기 제1 및 제2 접속 단자는 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중 층 구조를 포함하는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판{MULTI-LAYERED CERAMIC ELECTROIC COMPONENTS AND MOUNTING CIRCUIT THEREOF}
본 발명은 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 회로 기판으로 전달되어 상기 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
하기 특허문헌 1은 양 단에 제1 및 제2 단말 전극이 형성된 콘덴서와, 상기 콘덴서가 실장되며 상기 제1 단말 전극이 접속된 제1 랜드 및 상기 제2 단말 전극이 접속된 제2 랜드를 갖는 모듈 기판을 개시한다.
일본특허등록공보 5012658호
당 기술 분야에서는, 적층 세라믹 커패시터의 어쿠스틱 노이즈를 저감시킬 수 있는 새로운 방안이 요구되어 왔다.
본 발명의 일 측면은, 세라믹 본체의 양 단에 도전성 페이스트로 이루어진 제1 및 제2 외부 전극이 형성된 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합되며, 절연 기판의 양 단에 상기 제1 및 제2 외부 전극과 접속된 제1 및 제2 접속 단자를 가지며, 상기 제1 및 제2 접속 단자는 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중 층 구조를 포함하는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품을 제공한다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 상기 인터포저 기판의 제1 및 제2 접속 단자 사이에 제1 및 제2 도전성 접착층이 개재될 수 있다.
본 발명의 일 실시 예에서, 상기 인터포저 기판은 상기 적층 세라믹 커패시터의 실장 면 보다 작은 면적으로 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 세라믹 본체의 양 단면에서 양 주면 및 양 측면의 일부까지 연장되게 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 인터포저 기판의 제1 및 제2 접속 단자는 상기 절연 기판의 양 단부를 모두 덮도록 형성될 수 있다.
본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 인터포저 기판의 탄성력에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄일 수 있는 효과가 있다.
또한, 적층 세라믹 커패시터의 외부 전극은 표면이 도금 처리 되어 있지 않아서, 회로 기판 위에 실장시 솔더의 양이 많더라도 솔더가 적층 세라믹 커패시터의 외부 전극을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터에서 외부 전극을 통해 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 더 향상시킬 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 전자 부품을 적층 세라믹 커패시터와 인터포저 기판으로 분리하여 도시한 분해사시도이다.
도 3은 도 1의 적층 세라믹 전자 부품 중 적층 세라믹 커패시터의 일부를 절개하여 도시한 사시도이다.
도 4a 내지 도 4c는 도 1의 적층 세라믹 전자 부품 중 인터포저 기판의 제작 공정을 도시한 사시도이다.
도 5는 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이다.
도 6은 도 1의 적층 세라믹 전자 부품이 회로 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 3에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 두께 방향으로 서로 마주보는 면을 상하면으로, 길이 방향으로 서로 마주보는 면을 양 단면으로, 이와 수직으로 교차되며 서로 마주보는 면을 양 측면으로 설정하며, 여기서 하면은 실장 면으로 함께 설정하여 설명하기로 한다.
적층 세라믹 전자 부품
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이고, 도 2는 도 1의 적층 세라믹 전자 부품을 적층 세라믹 커패시터와 인터포저 기판으로 분리하여 도시한 분해사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품은 적층 세라믹 커패시터(100)와, 인터포저 기판(200)을 포함한다.
여기서, 인터포저 기판이라는 것은 팬 아웃이나 패드 피치 확장을 가능하게 하는 시트 형상 또는 판 형상의 부재를 의미한다. 즉, 인터포저 기판은 전자 부품을 회로 기판 상에 실장할 때에 사용되는 전극 단자 피티 변환용의 기판을 실질적으로 가리키며, 이러한 인터포저 기판에 의해 전자 부품과 회로 기판이 서로 전기적으로 접속되는 것이다.
이때, 적층 세라믹 커패시터(100)는 세라믹 본체(110)와, 세라믹 본체(110)의 양 단에 도전성 페이스트로 이루어진 제1 및 제2 외부 전극(131, 132)을 포함한다.
또한, 인터포저 기판(200)은 적층 세라믹 커패시터(100)의 실장 면인 하면에 접합되며, 절연 기판(210)과 절연 기판(210)의 양 단에 구비되며 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)이 그 위에 실장된 제1 및 제2 접속 단자를 포함한다.
이때, 인터포저 기판(200)의 제1 및 제2 접속 단자 상면에는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)의 실장 면과 접촉되어 부착되도록 제1 및 제2 도전성 접착층(123)이 마련될 수 있다. 따라서, 적층 세라믹 커패시터(100)와 인터포저 기판(200)은 이러한 제1 및 제2 도전성 접착층(123)에 의해 전기적으로 연결된 상태에서 기계적으로 접합될 수 있다.
이러한 인터포저 기판(200)은 적층 세라믹 커패시터(100)의 압전성에 따른 응력이나 진동을 절연 기판(210)의 탄성력에 의해 완화시켜 회로 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄이는 역할을 하게 된다.
도 3은 도 1의 적층 세라믹 전자 부품 중 적층 세라믹 커패시터의 일부를 절개하여 도시한 사시도이다.
도 3을 참조하면, 본 실시 형태에 적용되는 적층 세라믹 커패시터(100)는, 세라믹 본체(110), 제1 및 제2 내부 전극(121, 122)을 갖는 액티브층(115), 상부 및 하부 커버층(112, 113), 세라믹 본체(110)의 양 단에 형성된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층과, 상하 마진부로서 액티브층(115)의 상하부에 각각 형성된 상부 및 하부 커버층(112, 113)으로 구성될 수 있다.
상기 액티브층은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.01 내지 1.00 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상부 및 하부 커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
상부 및 하부 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 양 단면을 통해 번갈아 노출된 부분을 통해 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 상기 액티브층에서 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 본체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
이때, 제1 및 제2 외부 전극(131, 132)은 도금층을 형성하지 않으며, 글라스를 함유한 도전성 페이스트를 세라믹 본체(110)에 도포해 소성한 상태로 이루어진다.
또한, 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 단면에서 양 주면 및 양 측면의 일부까지 연장되게 형성되어 세라믹 본체(110)의 양 단을 모두 덮도록 형성될 수 있다. 제1 및 제2 외부 전극(131, 132)은 외부에서의 기계적 스트레스 등을 흡수하여 세라믹 본체(110)와 제1 및 제2 내부 전극(121, 122)에 크랙 등의 손상이 발생하는 것을 방지하는 역할을 수행할 수 있다.
인터포저 기판
도 4는 도 1의 적층 세라믹 전자 부품 중 인터포저 기판의 제작 공정을 도시한 사시도이다.
본 발명의 적층 세라믹 전자 부품에 포함되는 인터포저 기판(200)은 먼저 절연 기판(210)을 소정의 사이즈로 절단한다.
다음으로 그 절연 기판(210)의 양 단부에 도전성 수지 페이스트를 도포하여 제1 및 제2 도전성 수지층(221, 222)을 형성한다. 상기 도전성 수지 페이스트는 도전성 금속과 열경화 수지 등으로 이루어질 수 있다.
다음으로, 제1 및 제2 도전성 수지층(221, 222) 위에 니켈 도금 및 주석 도금을 실시하여 제1 및 제2 도금층(211, 212)을 형성한다.
이러한 인터포저 기판(200)은, 적층 세라믹 커패시터(100)의 실장 면인 하면에 접합되며, 절연 기판(210)과 절연 기판(210)의 양 단에 구비되며 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)이 그 위에 실장된 제1 및 제2 접속 단자를 포함한다.
도 4a 내지 도 4c를 참조하면, 상기 제1 및 제2 접속 단자는 절연 기판(210) 상에 형성된 내측의 제1 및 제2 도전성 수지층(221, 222)과, 제1 및 제2 도전성 수지층(221, 222)을 덮도록 형성된 제1 및 제2 도금층(211, 212)의 이중 층 구조로 이루어진다.
이때, 제1 및 제2 도전성 수지층(221, 222)과, 제1 및 제2 도금층(211, 212)은 절연 기판(210)의 양 단부를 모두 덮도록 형성되어, 결과적으로 상기 제1 및 제2 접속 단자가 절연 기판(210)의 양 단부를 모두 덮는 형태로 구성될 수 있다.
또한, 제1 및 제2 도금층(211, 212)은 내측의 니켈(Ni)도금층과 외측의 주석(Sn)도금층을 포함할 수 있다.
이와 같이 구성된 인터포저 기판(200)을 회로 기판 위에 실장시 인터포저 기판(200) 위에 부착된 적층 세라믹 커패시터(100)는 제1 및 제2 외부 전극(131, 132)의 표면이 도금 처리 되어 있지 않은 상태로서, 회로 기판 위에 실장시 솔더의 양이 많더라도 솔더가 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터(100)에서 제1 및 제2 외부 전극(131, 132)을 통해 회로 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 더 향상시킬 수 있게 된다.
변형 예
도 5는 본 발명의 다른 실시 형태에 따른 적층 세라믹 전자 부품을 도시한 사시도이다.
도 5를 참조하면, 인터포저 기판은 적층 세라믹 커패시터(100)의 실장 면 보다 작은 면적으로 형성될 수 있다. 이때, 인터포저 기판의 제1 및 제2 접속 단자가 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중 층 구조를 포함하는 사항은 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략한다.
즉, 인터포저 기판을 구성하는 절연 기판(210')의 면적이 적층 세라믹 커패시터(100)의 실장 면 보다 작은 면적을 가지게 되며, 절연 기판(210')의 양 단에 형성된 제1 및 제2 접속 단자 또한 앞서 일 실시 형태에 비해 작게 형성될 수 있다. 도면부호 211' 및 212'는 앞서 일 실시 형태에 비해 작게 형성된 제1 및 제2 도금층을 나타낸다.
이렇게 인터포저 기판이 적층 세라믹 커패시터(100)의 실장 면 보다 작은 면적으로 형성되며, 적층 세라믹 커패시터(100)의 응력이 절연 기판(210) 및 회로 기판으로 전달되는 면적이 더 작아지므로 어쿠스틱 노이즈의 크기를 보다 더 줄일 수 있게 된다.
적층 세라믹 전자 부품의 실장 기판
도 6은 도 1의 적층 세라믹 전자 부품이 회로 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
도 6을 참조하면, 본 실시 형태에 따른 적층 세라믹 전자 부품의 실장 기판은 적층 세라믹 전자 부품이 수평하게 실장되는 회로 기판(310)과, 회로 기판(310)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(311, 312)를 포함한다.
이때, 적층 세라믹 전자 부품은 인터포저 기판(200)이 하측에 배치되며, 제1 및 제2 접속 단자가 각각 제1 및 제2 전극 패드(311, 312) 위에 접촉되게 위치한 상태로 부착되어 회로 기판(310)과 전기적으로 연결될 수 있다.
위와 같이 적층 세라믹 전자 부품이 회로 기판(310)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(311, 312)의 크기는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 인터포저 기판(200)의 제1 및 제2 접속 단자와 제1 및 제2 전극 패드(311, 312)를 연결하는 솔더의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
아래 표 1은 종래의 솔더로 적층 세라믹 커패시터와 회로 기판을 접합했을 때의 비교 예와, 본 발명의 일 실시 형태에 따라 인터포저 기판을 사용한 실시 예에서의 회로 기판에서의 어쿠스틱 노이즈를 비교하여 나타낸 것이다.
어쿠스틱 노이즈(dB)
비교 예 1 21
2 24
3 17
실시 예 4 15
5 15
6 16
상기 표 1의 측정은 DC 4V, AC 1V @ 3 KHz에서 실시되었다.
상기 표 1을 참조하면, 종래의 솔더로 적층 세라믹 커패시터와 회로 기판을 접합했을 때인 비교 예의 시료 1 내지 시료 3의 경우, 어쿠스틱 노이즈가 각각 21, 24 및 17 dB로 그 편차가 크게 발생함을 알 수 있다.
그러나, 본 발명의 실시 예의 시료 4 내지 시료 6의 경우, 어쿠스틱 노이즈가 각각 15, 15, 16으로 모두 20 dB 미만으로 비교 예의 시료들에 비해 낮게 나타났을 뿐만 아니라 전체적으로 편차 또한 고르게 나타남을 확인할 수 있다.
따라서, 본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 인터포저 기판의 탄성력에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄일 수 있는 효과가 있음을 알 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 112 ; 상부 커버층
113 ; 하부 커버층 121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극 200 ; 인터포저 기판
210 ; 절연 기판 211, 212 ; 제1 및 제2 도금층
213 ; 도전성 접착층 221, 222 ; 제1 및 제2 도전성 수지층
310 ; 회로 기판 311, 312 ; 제1 및 제2 전극 패드

Claims (10)

  1. 세라믹 본체의 양 단에 도전성 페이스트로 이루어진 제1 및 제2 외부 전극이 형성된 적층 세라믹 커패시터; 및
    상기 적층 세라믹 커패시터의 실장 면에 접합되며, 절연 기판의 양 단에 상기 제1 및 제2 외부 전극과 접속된 제1 및 제2 접속 단자를 가지며, 상기 제1 및 제2 접속 단자는 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중 층 구조를 포함하는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 상기 인터포저 기판의 제1 및 제2 접속 단자 사이에 제1 및 제2 도전성 접착층이 개재된 것을 특징으로 하는 적층 세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 인터포저 기판은 상기 적층 세라믹 커패시터의 실장 면 보다 작은 면적으로 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극은 상기 세라믹 본체의 양 단면에서 양 주면 및 양 측면의 일부까지 연장되게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 인터포저 기판의 제1 및 제2 접속 단자는 상기 절연 기판의 양 단부를 모두 덮도록 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  6. 상부에 제1 및 제2 전극 패드를 갖는 회로 기판; 및
    상기 회로 기판 위에 설치된 적층 세라믹 전자 부품; 를 포함하며,
    상기 적층 세라믹 전자 부품은,
    세라믹 본체의 양 단에 도전성 페이스트로 이루어진 제1 및 제2 외부 전극이 형성된 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합되며, 절연 기판의 양 단에 상기 제1 및 제2 외부 전극과 접속된 제1 및 제2 접속 단자를 가지며, 상기 제1 및 제2 접속 단자는 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중 층 구조를 포함하는 인터포저 기판을 포함하며, 상기 제1 및 제2 전극 패드 위에 상기 제1 및 제2 접속 단자가 각각 실장된 적층 세라믹 전자 부품의 실장 기판.
  7. 제6항에 있어서,
    상기 적층 세라믹 전자 부품은,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극과 상기 인터포저 기판의 제1 및 제2 접속 단자 사이에 제1 및 제2 도전성 접착층이 개재된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  8. 제6항에 있어서,
    상기 적층 세라믹 전자 부품은,
    상기 인터포저 기판이 상기 적층 세라믹 커패시터의 실장 면 보다 작은 면적으로 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  9. 제6항에 있어서,
    상기 적층 세라믹 전자 부품은,
    상기 적층 세라믹 커패시터의 제1 및 제2 외부 전극이 상기 세라믹 본체의 양 단면에서 양 주면 및 양 측면의 일부까지 연장되게 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
  10. 제6항에 있어서,
    상기 적층 세라믹 전자 부품은,
    상기 인터포저 기판의 제1 및 제2 접속 단자가 상기 절연 기판의 양 단부를 모두 덮도록 형성된 것을 특징으로 하는 적층 세라믹 전자 부품의 실장 기판.
KR1020130133451A 2013-11-05 2013-11-05 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 KR101525689B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130133451A KR101525689B1 (ko) 2013-11-05 2013-11-05 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
US14/171,289 US9460854B2 (en) 2013-11-05 2014-02-03 Multilayer ceramic electronic component with interposer substrate having double-layered resin/plating terminals
CN201410048829.9A CN104616890B (zh) 2013-11-05 2014-02-12 多层陶瓷电子组件及其上安装有该多层陶瓷电子组件的板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130133451A KR101525689B1 (ko) 2013-11-05 2013-11-05 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판

Publications (2)

Publication Number Publication Date
KR20150051668A true KR20150051668A (ko) 2015-05-13
KR101525689B1 KR101525689B1 (ko) 2015-06-03

Family

ID=53006157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130133451A KR101525689B1 (ko) 2013-11-05 2013-11-05 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판

Country Status (3)

Country Link
US (1) US9460854B2 (ko)
KR (1) KR101525689B1 (ko)
CN (1) CN104616890B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028610A (ko) * 2015-09-04 2017-03-14 삼성전기주식회사 커패시터 부품
US10204739B1 (en) 2017-09-27 2019-02-12 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
KR20190041274A (ko) * 2017-10-12 2019-04-22 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190045748A (ko) 2017-10-24 2019-05-03 삼성전기주식회사 적층형 전자 부품
KR20190121171A (ko) * 2018-09-06 2019-10-25 삼성전기주식회사 전자 부품
KR20190121184A (ko) * 2018-09-28 2019-10-25 삼성전기주식회사 복합 전자부품
KR20190121177A (ko) 2018-09-11 2019-10-25 삼성전기주식회사 전자 부품
KR102127803B1 (ko) 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품
US10910163B2 (en) 2018-06-29 2021-02-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same mounted thereon

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP6024693B2 (ja) * 2014-03-24 2016-11-16 株式会社村田製作所 電子部品
JP2017005221A (ja) * 2015-06-16 2017-01-05 株式会社村田製作所 複合電子部品
DE102016105910A1 (de) * 2016-03-31 2017-10-05 Epcos Ag Kondensatoranordnung
KR102059442B1 (ko) 2017-08-22 2019-12-27 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102538906B1 (ko) 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102505428B1 (ko) * 2017-11-20 2023-03-03 삼성전기주식회사 복합 전자부품, 그 실장 기판
US10658118B2 (en) * 2018-02-13 2020-05-19 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same
JP7128637B2 (ja) * 2018-03-16 2022-08-31 太陽誘電株式会社 インターポーザ付き電子部品
KR102505433B1 (ko) * 2018-04-20 2023-03-03 삼성전기주식회사 전자 부품
KR20190121179A (ko) 2018-09-13 2019-10-25 삼성전기주식회사 전자 부품
JP7279894B2 (ja) * 2018-09-13 2023-05-23 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102597151B1 (ko) * 2018-10-15 2023-11-02 삼성전기주식회사 전자 부품
KR102584974B1 (ko) * 2018-10-17 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR102268391B1 (ko) * 2019-12-09 2021-06-23 삼성전기주식회사 전자 부품
KR20200031086A (ko) 2020-01-22 2020-03-23 삼성전기주식회사 전자 부품
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2022177518A (ja) * 2021-05-18 2022-12-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022183976A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品
JP2022183971A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品
US20230045941A1 (en) * 2021-08-09 2023-02-16 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same mounted thereon

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0158909U (ko) * 1987-10-08 1989-04-13
JPH09129777A (ja) * 1995-10-26 1997-05-16 Dainippon Printing Co Ltd 半導体素子搭載用基板と半導体装置および転写用原版
US6011683A (en) * 1997-12-29 2000-01-04 Texas Instruments Incorporated Thin multilayer ceramic capacitors
EP0929087B1 (en) * 1998-01-07 2007-05-09 TDK Corporation Ceramic capacitor
CN1273993C (zh) * 1998-08-28 2006-09-06 松下电器产业株式会社 导电粘结结构，含该结构的制品及其制造方法
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
JP3820823B2 (ja) * 1999-12-02 2006-09-13 株式会社村田製作所 ケース基板の製造方法及び圧電共振部品
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4405246B2 (ja) * 2003-11-27 2010-01-27 スリーエム イノベイティブ プロパティズ カンパニー 半導体チップの製造方法
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4825043B2 (ja) * 2006-04-21 2011-11-30 ポリマテック株式会社 異方導電性シート
CN101530007B (zh) * 2006-10-18 2011-06-01 日本电气株式会社 电路基板装置和电路基板模块装置
JP5012658B2 (ja) 2008-05-19 2012-08-29 Ｔｄｋ株式会社 コンデンサモジュール及びコンデンサの実装構造
JP5045649B2 (ja) * 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
US9241408B2 (en) * 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
KR101476391B1 (ko) * 2010-12-28 2014-12-24 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP5126379B2 (ja) * 2011-03-25 2013-01-23 株式会社村田製作所 チップ部品構造体
JP5360158B2 (ja) * 2011-08-05 2013-12-04 株式会社村田製作所 チップ部品構造体
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法
US9743522B2 (en) * 2012-09-26 2017-08-22 Apple Inc. Printed circuit board with compact groups of devices
KR101514536B1 (ko) * 2013-08-09 2015-04-22 삼성전기주식회사 칩 전자부품 및 그 실장 기판
KR101525696B1 (ko) * 2013-11-14 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101514565B1 (ko) * 2013-11-14 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101963273B1 (ko) * 2014-09-18 2019-03-28 삼성전기주식회사 인터포저, 인터포저를 포함하는 전자 부품 및 인터포저를 포함하는 전자 부품의 실장 기판
KR101973419B1 (ko) * 2014-09-23 2019-04-29 삼성전기주식회사 복합 전자 부품 및 그 실장 기판

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028610A (ko) * 2015-09-04 2017-03-14 삼성전기주식회사 커패시터 부품
US10204739B1 (en) 2017-09-27 2019-02-12 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
KR20190036346A (ko) 2017-09-27 2019-04-04 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
US10438748B2 (en) 2017-09-27 2019-10-08 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same
KR20190041274A (ko) * 2017-10-12 2019-04-22 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190045748A (ko) 2017-10-24 2019-05-03 삼성전기주식회사 적층형 전자 부품
US10910163B2 (en) 2018-06-29 2021-02-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same mounted thereon
KR20190121171A (ko) * 2018-09-06 2019-10-25 삼성전기주식회사 전자 부품
KR20190121177A (ko) 2018-09-11 2019-10-25 삼성전기주식회사 전자 부품
US10910157B2 (en) 2018-09-11 2021-02-02 Samsung Electro-Mechanics Co., Ltd. Electronic component
KR20190121184A (ko) * 2018-09-28 2019-10-25 삼성전기주식회사 복합 전자부품
KR102127803B1 (ko) 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품
US11264166B2 (en) 2019-04-26 2022-03-01 Samsung Electro-Mechanics Co., Ltd. Interposer and electronic component including the same

Also Published As

Publication number Publication date
US20150122534A1 (en) 2015-05-07
CN104616890B (zh) 2017-09-29
KR101525689B1 (ko) 2015-06-03
US9460854B2 (en) 2016-10-04
CN104616890A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101514565B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101525696B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR102538906B1 (ko) 복합 전자부품 및 그 실장 기판
KR101630037B1 (ko) 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
US8681475B2 (en) Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6512526B2 (ja) 複合電子部品及びその実装基板
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR20160085547A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101539884B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR20150118385A (ko) 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR102516763B1 (ko) 복합 전자부품, 그 실장 기판
KR20180073358A (ko) 적층형 커패시터 및 그 실장 기판
KR102059442B1 (ko) 복합 전자부품, 그 실장 기판
KR20180057998A (ko) 적층형 커패시터 및 그 실장 기판
KR20180072974A (ko) 적층형 커패시터 및 그 실장 기판
KR20140145829A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102505428B1 (ko) 복합 전자부품, 그 실장 기판
KR102584973B1 (ko) 복합 전자부품
KR20190076334A (ko) 적층형 커패시터 및 그 실장 기판
KR101922869B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5