KR20150037662A - 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진 - Google Patents

복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진 Download PDF

Info

Publication number
KR20150037662A
KR20150037662A KR20140131380A KR20140131380A KR20150037662A KR 20150037662 A KR20150037662 A KR 20150037662A KR 20140131380 A KR20140131380 A KR 20140131380A KR 20140131380 A KR20140131380 A KR 20140131380A KR 20150037662 A KR20150037662 A KR 20150037662A
Authority
KR
South Korea
Prior art keywords
gap
reactant
substrate surface
reaction chamber
plasma
Prior art date
Application number
KR20140131380A
Other languages
English (en)
Other versions
KR102368432B1 (ko
Inventor
강후
샹카르 스와미나탄
준 퀴안
김완기
데니스 하우스만
슈라벤디크 바트 제이. 반
애드리언 라보이
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/137,860 external-priority patent/US9257274B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150037662A publication Critical patent/KR20150037662A/ko
Priority to KR1020220023506A priority Critical patent/KR102492259B1/ko
Application granted granted Critical
Publication of KR102368432B1 publication Critical patent/KR102368432B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 기판 상의 하나 이상의 갭들을 충진하기 위한 방법들 및 장치가 본 명세서에 제공된다. 개시된 실시예들은 좁은 피처와 넓은 피처 양자에서 심-없고, 보이드-없이 충진을 형성하는데 특히 유용하다. 방법들은 단일 단계 증착을 달성하기 위해 에칭 동작들을 개입시키지 않고 수행될 수도 있다. 다양한 실시예들에서, 제1 동작은 좁은 갭들을 충진하고 넓은 갭들을 라이닝하기 위해 신규한 PEALD 메커니즘을 사용하여 수행된다. 제2 동작은 이어서 넓은 갭들을 충진하기 위해 PECVD 방법들을 사용하여 수행될 수도 있다.

Description

복합 ＰＥＡＬＤ 및 ＰＥＣＶＤ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진{GAPFILL OF VARIABLE ASPECT RATIO FEATURES WITH A COMPOSITE PEALD AND PECVD METHOD}
집적 회로들의 제조는 많은 다양한 프로세싱 단계들을 포함한다. 자주 채택되는 동작들 중 하나는 실리콘 기판들 위에 또는 실리콘 기판들로 패터닝된 피처들 사이의 갭으로의 유전체 막의 증착이다. 이러한 재료들을 증착하는 목표들 중 하나는 갭 내에 보이드-없는 (void-free), 심-없는 (seam-free) 충진을 형성하는 것이다. 예를 들어, DRAM, 플래시 메모리 및 로직과 관련하여 디바이스 치수들이 작아짐에 따라, 이러한 타입의 이상적인 충진을 달성하는 것이 점점 어려워진다.
HDP (high density plasma), SACVD (sub-atmospheric chemical vapor deposition), 및 LPCVD (low pressure chemical vapor deposition) 와 같은 증착 방법들이 갭 충진을 위해 사용되었지만, 이들 방법들은 목표된 충진 능력을 달성하지 못한다. 유동할 수 있는 화학적 기상 증착 및 SOD (spin-on dielectric) 방법들은 목표된 충진을 달성할 수 있지만, 매우 다공성인 (porous) 막들을 증착하는 경향이 있다. 또한, 이들 방법들은 많은 부가적인 프로세싱 단계들을 요구하기 때문에, 이들 방법들은 집적에 특히 복잡하고 비용이 많이 든다. ALD (atomic layer deposition) 프로세스들이 갭 충진을 위해 사용되었지만, 또한 이들 프로세스들은 특히 큰 갭들에 대해, 긴 프로세싱 시간들 및 낮은 쓰루풋에 시달린다. 일부 경우들에서, 후속하는 증착 동작들 사이에 분명한 에칭 동작들을 필요로 하는, 증착-에칭-증착 프로세스들을 포함하는, 다단계 증착 프로세스들이 사용된다. 에칭은 갭 내에서 보이드 형성을 개선하거나 방지하기 위해 수행될 수도 있다. 이 방법은 유용하지만, 에칭 동작들을 필요로 하지 않고, 증착만을 수반하는 프로세스를 사용하는 것이 바람직하다.
기판 상의 상이한 크기들의 갭들을 동시에 충진하는 것은 큰 도전이다. 예를 들어, 작은 애스팩트 비를 갖는 넓은 갭에 대해 최적화된 증착 방법은 큰 애스팩트 비를 갖는 좁은 갭을 충진하는데 적합하지 않을 수도 있고, 그 반대도 성립한다. 따라서, 보이드-없는, 심-없는 유전체 재료의 갭으로의 충진을 달성하기 위한 방법, 특히 다양한 크기들의 갭들을 동시에 충진하기 위해 사용될 수도 있는 방법이 필요하다.
본 발명의 특정한 실시예들은 반도체 기판 상의 갭을 충진하는 방법들 및 장치에 관한 것이다. 특정한 경우들에서, 갭은 PEALD (plasma enhanced atomic layer deposition) 동작을 통해 충진된다. 다른 경우들에서, 갭은 PEALD 동작 및 PECVD (plasma enhanced chemical vapor deposition) 동작 양자를 포함하는 하이브리드 방법을 통해 충진된다. 본 명세서의 실시예들의 일 양태에 따라, (a) 증기 상 (vapor phase) 의 제1 반응 물질 (reactant) 을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (c) 상기 갭의 하단 및 측벽들을 라이닝하는 (lines) 막 층을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계; (d) 펌프다운 (pumpdown) 을 수행하지 않고 상기 반응 챔버를 스위핑하는 (sweeping) 단계; 및 (e) 상기 갭의 대향하는 측벽들 상의 대향하는 막 층들이 서로 근접할 때, 상기 대향하는 막 층들 상에 존재하는 표면 그룹들 (surface groups) 이 서로 크로스링크하여 (crosslink) 상기 갭을 충진하도록, 추가적인 막 층들을 형성하도록 단계 (a) 내지 (d) 를 반복하는 단계를 포함하는, 갭을 충진하는 방법이 제공된다. 이 방법들은 보이드 (void) 또는 심 (seam) 을 형성하지 않고 갭을 충진하도록 사용될 수도 있다.
일부 실시예들에서, 제1 반응 물질은 실리콘-함유 반응 물질이고 제2 반응 물질은 산화성 (oxidizing) 반응 물질이다. 예를 들어, 제1 반응 물질은 BTBAS (bis(tertiary-butyl-amino)silane) 을 포함할 수도 있다. 다른 예에서, 제2 반응 물질은 산소 및/또는 아산화 질소를 포함할 수도 있다. 다양한 경우들에서, 갭은 재차 들어간다 (reentrant). 또한, 많은 실시예들에서, 갭은 적어도 부분적으로 보텀-업 충진 메커니즘을 특징으로 할 수도 있는 메커니즘을 통해 충진된다. 보텀-업 충진 메커니즘은 갭이 재차 들어간 경우에도, 심-없는, 보이드-없는 충진을 달성할 수도 있다.
개시된 실시예들의 다른 양태에서, (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; 및 (c) 상기 갭의 하단 및 측벽들을 라이닝하는 막 층을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계로서, 상기 막은 상기 갭의 상기 하단과 하부 측벽들에 가까운 부분에 비해 필드 영역 (field region) 과 상기 갭의 상부 측벽들에 가까운 부분이 보다 조밀하고 및/또는 보다 얇은, 상기 기판 표면을 플라즈마에 노출시키는 단계를 포함하는 기판 표면 상의 갭을 충진하는 방법을 제공한다. 이 방법은 단계 (c) 가 수행된 후 (d) 펌프다운을 수행하지 않고 상기 반응 챔버를 스위핑하는 단계를 포함할 수도 있다. 일부 실시예들에서, 이 방법은 추가적인 막 층들을 형성하여 상기 갭을 충진하도록 단계 (a) 내지 (c)(또는 (a) 내지 (d)) 를 반복하는 단계를 포함한다. 특정한 실시예들에서 갭은 보이드 또는 심을 형성하지 않고, 보텀-업 충진 메커니즘을 통해 충진될 수도 있다.
개시된 실시예들의 다른 양태에서, (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (c) 상기 갭의 하단 및 측벽들을 라이닝하는 막 층을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계; (d) 펌프다운을 수행하지 않고 상기 반응 챔버를 스위핑하는 단계; 및 단계 (a) 내지 (d) 를 반복하는 단계를 포함하고, 하나 이상의 반응 물질들의 리간드들이 필드 영역 (field region) 과 상기 갭의 상부 측벽들에 비해 상기 갭의 상기 하단과 하부 측벽들에 가까운 막에 우선적으로 매립되는, 기판 표면 상의 갭을 충진하는 방법이 제공된다. 이 방법은 단계 (c) 가 수행된 후 (d) 펌프다운을 수행하지 않고 상기 반응 챔버를 스위핑하는 단계를 포함할 수도 있다. 특정한 실시예들에서, 갭은 보이드 또는 심을 형성하지 않고, 보텀-업 충진 메커니즘을 통해 충진될 수도 있다.
개시된 실시예들의 다른 양태에서, (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (c) 상기 갭을 라이닝하는 막을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계; (d) 상기 반응 챔버를 스위핑 또는 퍼지하는 (purging) 단계; (e) 증기 상의 제3 반응 물질 및 증기 상의 제4 반응 물질을 상기 반응 챔버 내에 동시에 도입하는 단계; 및 (f) 상기 제3 반응 물질과 상기 제4 반응 물질 간의 가스 상의 반응을 구동하도록 적어도 상기 증기 상의 반응 물질들로부터 플라즈마를 생성하는 단계로서, 상기 가스 상의 반응은 갭-충진 재료를 생성하고, 상기 갭-충진 재료는 상기 기판 표면 상의 상기 갭을 부분적으로 또는 완전히 충진하는, 상기 플라즈마를 생성하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법이 제공된다.
제1 반응 물질 및 제2 반응 물질은 제3 반응 물질 및 제4 반응 물질 중 적어도 하나와 동일할 수도 있다. 예를 들어, 제1 반응 물질 및 제2 반응 물질은 각각 제3 반응 물질 및 제4 반응 물질과 동일할 수도 있다. 다른 경우들에서, 제1 반응 물질 및 제2 반응 물질과 제3 반응 물질 및 제4 반응 물질 사이에 중첩이 없을 수도 있다. 많은 경우들에서, (c) 에서 형성된 막은 (f) 에서 형성된 갭-충진 재료와 동일한 재료이다. 예를 들어, (c) 에서 형성된 막과 (f) 에서 형성된 갭-충진 재료는 산화 실리콘일 수도 있다. 이들 경우들에서, 제1 반응 물질은 실리콘-함유 반응 물질일 수도 있고 제2 반응 물질은 산화성 반응 물질일 수도 있다. 예를 들어, 제1 반응 물질은 BTBAS를 포함할 수도 있다. 다른 예에서, 제2 반응 물질은 산소 및/또는 아산화 질소를 포함할 수도 있다. 이들 경우들 또는 다른 경우들에서, 제3 반응 물질의 예들은 TEOS 또는 실란일 수도 있고, 제4 반응 물질의 예들은 산화성 반응 물질이다.
일부 구현예들에서, 단계들 (a) 내지 (c) 는 단계들 (e) 내지 (f) 전에 반복되고, 단계 (c) 의 각각의 반복 후에 펌프다운은 발생하지 않는다. 이들 경우들 또는 다른 경우들에서, 이 방법은 에칭 동작들을 개입시키지 않고 수행될 수도 있다. 개시된 실시예들의 한가지 장점은 이 방법이 단일 반응 챔버에서 수행될 수도 있다는 것이다. 많은 경우들에서, 기판은 임의의 단계들 (a) 내지 (f) 동안 또는 임의의 단계들 (a) 내지 (f) 사이에서 상기 반응 챔버로부터 제거되지 않는다. 일부 구현예들에서, 단계들 (a) 내지 (c) 는 상기 갭의 상기 상부 측벽들보다 상기 갭의 하단들에서 보다 두꺼운 등각의 (conformal) 막을 형성하는 단계를 포함한다. 이는 다양한 방식들로 달성될 수도 있다. 일부 실시예들에서, 단계 (c) 는 상기 갭의 상기 하단에 가까운 상기 막에 비해 상기 갭의 상단에 가까운 상기 막이 우선적으로 밀도가 높아지게 하는 단계를 포함할 수도 있다. 이들 실시예들 또는 다른 실시예들에서, 단계 (c) 는 상기 갭의 상기 상부 측벽들에 가까운 상기 막에 비해 상기 갭의 상기 하단에 가까운 상기 막 내에 리간드들을 우선적으로 매립하는 단계를 포함할 수도 있다. 단계 (c) 는 또한 상기 갭의 제1 측벽 상에 형성된 상기 막과 상기 갭의 대향하는 측벽 상에 형성된 상기 막 간의 크로스링크 촉진하는 단계를 포함할 수도 있다.
개시된 실시예들의 또 다른 양태에서, (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계로서, 상기 기판은 적어도 약 50 ㎚ 미만의 임계 치수를 갖는 좁은 갭 및 약 50 ㎚ 이상의 임계 치수를 갖는 넓은 갭을 갖는, 상기 제1 반응 물질을 반응 챔버 내에 도입하고 기판 상에 흡착되게 하는 단계; (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계; (c) 막을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계로서, 상기 막은 상기 좁은 갭을 완전히 충진하고 상기 넓은 갭을 라이닝하는, 상기 기판 표면을 플라즈마에 노출시키는 단계; (d) 상기 반응 챔버를 스위핑 또는 퍼지하는 단계; (e) 증기 상의 제3 반응 물질 및 증기 상의 제4 반응 물질을 상기 반응 챔버 내에 동시에 도입하는 단계; 및 (f) 증기 상의 제3 반응 물질 및 증기 상의 제4 반응 물질 간에 가스 상의 반응을 구동하도록 상기 증기 상의 반응 물질들로부터 플라즈마를 생성하는 단계로서, 상기 가스 상의 반응은 갭-충진 재료를 생성하고, 상기 갭-충진 재료는 상기 기판 표면 상의 상기 넓은 갭을 부분적으로 또는 완전히 충진하는, 상기 플라즈마를 생성하는 단계를 포함하는 기판 표면 상의 갭들을 충진하는 방법이 제공된다.
일부 경우들에서, 상기 좁은 갭은 약 4:1보다 큰 애스팩트 비를 갖고 상기 넓은 갭은 약 4:1 이하의 애스팩트 비를 갖는다. 일부 실시예들에서 좁은 갭은 재차 들어갈 수도 있다. 좁은 갭이 재차 들어간 경우에도, 좁은 갭은 심들 또는 보이드들을 형성하지 않고 충진될 수도 있다. 일부 구현예들에서, 단계들 (a) 내지 (c) 는 단계들 (e) 내지 (f) 전에 반복되고, 단계 (c) 의 각각의 반복 후에 펌프다운이 발생하지 않는다. 이들 경우들 또는 다른 경우들에서, 단계 (c) 에서 형성된 막은 단계 (f) 에서 형성된 갭-충진 재료와 동일한 재료일 수도 있다. 많은 실시예들에서, 이 방법은 에칭 동작들을 개입시키지 않고 수행된다. 개시된 실시예들은 좁은 갭 및 넓은 갭이 심들 또는 보이드들을 형성하지 않고 충진되게 한다.
개시된 실시예들의 다른 양태에서, 반도체 기판 상의 갭들을 충진하기 위한 장치가 개시된다. 장치는 반응 챔버, 기판 지지부, 플라즈마 생성 소스, 하나 이상의 프로세스 가스 유입구들 (inlets), 하나 이상의 유출구들 (outlets), 및 제어기를 포함할 수도 있다. 제어기는 본 명세서에 개시된 임의의 방법들을 수행하도록 구성될 수도 있다.
개시된 실시예들의 다른 양태는 실리콘-함유 막을 사용하여 하나 이상의 갭들을 부분적으로 충진하기 위해 PEALD (plasma enhanced atomic layer deposition) 반응을 통해 기판 상의 하나 이상의 갭들 내에 실리콘-함유 막을 증착하는 단계; 및 (b) 실리콘-함유 막을 사용하여 하나 이상의 갭들을 완전히 충진하기 위해 PECVD (plasma enhanced chemical vapor deposition) 가스 상의 반응을 통해 단계 (a) 에서 증착된 막 상에 추가적인 실리콘-함유 막을 증착하는 단계를 포함하는, 유전체 재료를 사용하여 반도체 기판 상의 하나 이상의 갭들을 충진하는 방법이다.
이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 기술될 것이다.
도 1은 PEALD (plasma enhanced atomic layer deposition) 프로세스를 통해 막을 증착하는 방법의 흐름도이다.
도 2는 개시된 실시예들에 따라 충진될 수도 있는 상이한 애스팩트 비의 갭들을 갖는 기판을 도시한다.
도 3은 PEALD 증착 프로세스가 수행된 후의 도 2의 기판을 도시한다.
도 4는 갭을 충진하기 위해 PEALD 프로세스가 수행된 도 2 및 도 3의 좁은 갭의 확대도이다.
도 5는 PECVD (plasma enhanced chemical vapor deposition) 프로세스를 통해 막을 증착하는 방법의 흐름도이다.
도 6은 개시된 방법들을 수행하기 위해 사용될 수도 있는 장치의 블록도이다.
도 7은 개시된 방법들을 수행하기 위해 사용될 수도 있는 멀티-스테이션 장치를 도시한다.
도 8은 개시된 PEALD 방법들에 따라 충진된 부분적으로 충진된 고 애스팩트 비 갭을 도시한다.
도 9 내지 도 11은 개시된 PEALD 방법들에 따라 충진된 고 애스팩트 비 갭들의 추가적인 도면들이다.
도 12는 개시된 PECVD 방법에 따라 증착된 산화 실리콘을 이용하여 충진된 넓은 갭을 도시한다.
본 명세서에서, 용어들 “반도체 웨이퍼”, “웨이퍼”, “기판”, “웨이퍼 기판”, 및 “부분적으로 제조된 집적 회로” 는 상호교환 가능하게 사용된다. 당업자는 용어 “부분적으로 제조된 집적 회로” 가 그 위의 집적 회로 제조의 많은 단계들 중 임의의 단계 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업에서 사용된 웨이퍼 또는 기판은 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 가질 수도 있다. 이하의 상세한 설명은 본 발명이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 발명은 이렇게 제한되지 않는다. 워크피스는 다양한 형태들, 크기들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 부가하여, 본 발명의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 유기 패널들, 등과 같은 다양한 물체들을 포함한다.
이하의 기술에서, 제시된 실시예들의 전체적인 이해를 제공하기 위해 다수의 구체적인 상세들이 언급된다. 개시된 실시예들은 이들 구체적인 상세들 일부 또는 전부가 없이도 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 구체적인 실시예들과 함께 기술되지만, 이는 개시된 실시예들로 제한하도록 의도되지 않는다는 것이 이해될 것이다.
종래의 갭 충진 기법들은 고 애스팩트 비 갭들 내의 고밀도 막들에 대해 보이드-없는, 심-없는 충진을 달성하는데 실패하였다. HDP, SACVD 및 LPCVD는 단지 제한된 충진 능력을 갖고, 일반적으로 보이드들 및 심들의 형성을 야기한다. 이들 보이드들 및 심들은 CMP (mechanical polishing) 동작 후, 또는 에치-백 (etch-back) 이 수행된 후 개방될 수 있다. 그 후 이들 개방된 심들 및 보이드들은 후속하여 증착되는, 폴리실리콘 및 텅스텐과 같은 재료들을 트랩 (trap) 할 수 있다. 이들 재료들은 종종 후속하는 CMP 또는 에치-백 동작들에서 완전하게 제거되지 않고, 디바이스 내에 남겨질 수 있어 단락 및/또는 수율 손실 등을 유발한다. 유동가능한 CVD (예를 들어, 유동가능한 산화물) 및 SOD 기법들은 수반된 다양한 추가적인 단계들과 연관된 고 비용들이 발생할 수도 있는 복잡한 집적 스킴들을 갖는다.
본 명세서의 특정한 실시예들은 반도체 기판 상의 상이한 크기의 갭들을 충진하는 하이브리드 방법과 관련된다. 방법의 제1 부분은 ALD 동작, 예를 들어 PEALD (plasma enhanced ALD) 동작과 관련된다. ALD 동작은 좁은 갭들에서 보텀-업 타입 충진을 촉진하는 신규한 방식으로 수행될 수도 있다. 이 보텀-업 충진 메커니즘은 특히 좁은 갭들 (예를 들어, 약 50 ㎚ 이하의 임계 치수 (CD (critical dimension) 를 갖는 갭들 및/또는 고 애스팩트 비들 (예를 들어, 약 4:1 이상의 폭에 대한 깊이 비) 을 갖는 갭들에서 보이드-없는, 심-없는 충진을 달성하게 한다. ALD 동작은 또한 층을 형성하도록 기능하지만, 저 애스팩트 비들 (예를 들어, 약 4:1보다 작은 애스팩트 비) 을 갖는 기판 상에 존재하는 보다 넓은 갭들 (예를 들어, 약 50 ㎚보다 큰 CD를 갖는 갭들) 을 완전히 충진하지 못한다.
이 방법의 제2 부분은 넓은 갭들의 나머지 부분을 충진하기 위해 사용된 PECVD (plasma enhanced chemical vapor deposition) 방법에 관한 것이다. 특정한 실시예들에서, 이 방법은 직접적인 (인 시츄 (in situ)) 용량 결합성 플라즈마를 사용하여 수행될 수도 있다. 많은 실시예들에서, 무선 주파수 (RF) 플라즈마 소스가 채택되지만, 마이크로파 및 DC 소스들을 포함하는, 직접적인 플라즈마를 생성할 수 있는, 임의의 타입의 플라즈마 소스가 채택될 수도 있다. 또한, 일부 실시예들에서, 원격으로 생성된 플라즈마가 채택될 수도 있다. 원격 플라즈마는 다양한 실시예들에 따라 용량 결합성 또는 유도 결합성일 수도 있다.
본 명세서에 기술된 PECVD 방법들에서 사용된 플라즈마들은 HDP 프로세스들에서 사용되는 것과 같은 인-시츄 유도 결합 플라즈마 생성기들에 의해 생성된 고밀도 플라즈마들보다 낮은 플라즈마 밀도를 가질 수도 있다. 예를 들어, 특정한 실시예들에서 PECVD 프로세스들에 대해 약 108 내지 1010 ions/㎤인데 반해, HDP 프로세스들에서 플라즈마 밀도들은 대략 약 1011 내지 1013 ions/㎤일 수도 있다. HDP 방법들은 일반적으로 상기에 기술된 바와 같이, 요구된 충진 결과들을 생성할 수 없고, 일반적으로 후속하는 증착 단계들 사이에서 에칭 동작들의 사용을 필요로 한다. HDP 방법들에서, 대전된 유전체 프리커서 종들은 갭을 충진하기 위해 아래쪽으로 지향된다. 이는 나중에 특히 갭의 상단에 가까운, 갭의 측벽들 상 및 필드 영역 내에 재증착될 수 있는 어떤 스퍼터링 재료를 발생한다. 또한, 챔버 내에 존재하는 대전되지 않은 입자들도 상부 측벽 영역에 증착될 수도 있다. 이러한 원치 않는 증착이 갭이 균일하게 충진되는 것을 방지하는, 측벽 증착들 및 상층부들 (top-hats) 을 형성하도록 축적될 수 있다. 에칭 단계들은 HDP를 사용하여 발생하는 원치 않는 상부 측벽 증착을 방지하기 위해 사용될 수도 있지만, 이는 증착 방법의 복잡성을 증가시킨다. 에칭 단계들이 수행되지 않으면, 일반적으로 갭은 보이드를 형성하지 않고 충진될 수 없다. HDP 방법들은 또한 PECVD 방법들보다 낮은 쓰루풋을 가져, 구현하는데 훨씬 비용이 많이 든다.
다양한 실시예들에 따라, PEALD 및 PECVD 방법들은 동일한 챔버에서 구현될 수도 있다. 이러한 타입의 PEALD 및 PECVD 프로세스들 양자는 유사한 압력 및 플로우 체제들 (flow regimes) 에서 실행되고, 동일한 RF 전력 소스들을 사용할 수 있다. 또한, PECVD 방법들은 단일 단계에서 수행될 수도 있고, 이는 에칭 동작들 (또는 증착 프로세스와 같은 다른 프로세스들) 에 개입하지 않을 것을 요구한다는 것을 의미한다. 반대로, 동일한 챔버에서 PEALD 프로세스 및 HDP 프로세스를 실행하기에 실현가능하지 않다. 먼저, 2 개의 프로세스들은 실질적으로 상이한 압력 체제들에서 동작한다. PEALD 프로세스들은 일반적으로 수 Torr 범위에서 실행되고, 많은 가스 플로우들을 퍼지하는 장점이 있다. HDP 프로세스들은 mTorr 범위에서 동작하고, 이는 PEALD를 사용한 것에 비해 비교적 낮은 가스 플로우들을 필요로 한다. 다음에, HDP 프로세스들은 일반적으로 큰 체적의 챔버들에서 실시되는 반면, ALD 프로세스들은 실질적으로 보다 작은 체적들의 이점을 갖는다. 또한, HDP 프로세스들은 일반적으로 PEALD보다 더 복잡한 반응 장치 설계일 수 있는 상이한 전력 소스를 필요로 한다.
HDP 프로세스들이 양호한 갭 충진을 갖는 것으로 도시되었지만, HDP 프로세스들은 “금지된 갭 (forbidden gap)” 크기들과 관련된 엔지니어링 문제들을 겪는다. 하이브리드 ALD/HDP 증착 방법이 사용되면, 금지된 갭은 갭의 CD 가 증착된 ALD 층의 두께의 2배보다 약간 큰 경우에 존재할 수도 있다. 이들 경우들에서, HDP 프로세스들은 남아있는 갭을 충진할 수 없다. 본 명세서에 기술된 PECVD 방법들은 PEALD를 사용하여 이전에 라이닝된 갭들을 포함하여, 갭들을 충진할 수 있다. 임의의 도전적인 구조체들이 PEALD를 사용하여 라이닝/충진된 후, PECVD 프로세스가 덜 등각인 방식으로 남아있는 구조체들을 충진하기 위해 사용될 수도 있다.
PECVD 동작은 ALD 만을 통해 충진하기 위해 긴 시간이 걸리는 보다 큰 갭들을 충진하기 위해 고 증착 레이트를 달성하는데 유리하다. 그러나, 일부 실시예들에서, 이 방법들은 PEALD를 수행하는 제1 동작만을 포함한다.
다양한 실시예들에서, PEALD 및 PECVD 동작들은 동일한 챔버에서 수행된다. 이러한 설정은 PEALD 반응 챔버로부터 PECVD 반응 챔버로 기판을 이동할 필요가 없기 때문에 유리하다. 따라서, 수분이 막 상 또는 막 내에 들어오는 것에 대한 우려가 없고, 대응하여, PECVD 동작 전에 수분을 제거하기 위해 가스 배출 (de-gassing) 동작 또는 고온 어닐링을 수행할 필요가 없다. 단일 챔버 방법의 다른 이익은 자본 비용, 사이클 시간 및 프로세스 흐름 복잡성을 감소시키는 것이다.
상이한 하이브리드 충진 시나리오를 달성하기 위해 상기 기술된 기본적인 방법에 대해 변화가 있을 수도 있다. 일 예에서, 이 방법의 제1 부분은 고 애스팩트 비 갭을 충진하기 위해 최적의 조건들 하에서 수행된 PEALD 동작을 포함하고, 이 방법의 제2 부분은 감소된 도즈 (dose) 및 퍼지 시간들을 갖는, 보다 완화된 PEALD 동작을 포함한다. 이들 완화된 PEALD 동작들은 또한 PECVD 증착 또는 부분적인 PECVD 증착을 촉진할 수도 있다. 다른 예에서, 갭 프로파일을 테이퍼 (taper) 하기 위해 에칭 단계가 사용된다. 에칭 단계는 방법의 제1 부분과 방법의 제2 부분 사이 (예를 들어, PEALD 동작과 PECVD 동작 사이) 에 수행될 수도 있고, 또는 방법의 단일 부분 (예를 들어, 2 개의 PEALD 동작들 사이 또는 2 개의 PECVD 동작들 사이) 내에서 수행될 수도 있다. 물론, 방법들은 적절히 조합될 수도 있다. 최적의 해결책은 기판 상에 존재하는 갭 치수들 및 애스팩트 비들의 실제 분포에 따를 것이다.
기판들 상의 갭들을 충진하기 위한 조합된 PEALD 및 PECVD 방법들은 상기에 참조로서 통합된, 미국 특허 출원 번호 제 13/084,399 호에서 논의되었다. 특정한 경우들에서, 13/084,399에서 논의된 바와 같이, PEALD 표면 반응들 및 PECVD 가스 상의 반응들 양자가 동시에 발생하는, PEALD 동작과 PECVD 동작 사이에 천이 페이즈 (transition phase) 가 있을 수도 있다.
이러한 실시예들에서, 완성된 막은 ALD/CFD에 의해 부분적으로 생성되고 및/또는 PECVD와 같은 CVD 프로세스에 의해 부분적으로 생성된다. 일반적으로, 증착 프로세스의 ALD/CFD 부분이 먼저 수행되고, PECVD 부분이 두번째로 수행되지만, 반드시 그럴 필요는 없다. CVD 프로세스들과 혼합된 ALD/CFD는 CVD만을 사용하여 알 수 있는 스텝 커버리지 (step coverage) 를 향상시킬 수 있고, ALD/CFD만을 사용하여 알 수 있는 증착 레이트를 추가적으로 향상시킬 수 있다. 일부 경우들에서, 하나의 ALD/CFD 반응 물질이 유동하는 동안 기생 CVD 동작들을 생성하여 보다 높은 증착 레이트, 상이한 종류의 막들, 등을 달성하기 위해 플라즈마 또는 다른 활성화 (activation) 가 적용된다.
특정한 실시예들에서, 둘 이상의 ALD/CFD 단계들 (phases) 이 채택될 수도 있고 및/또는 둘 이상의 CVD 단계들이 채택될 수도 있다. 예를 들어, 막의 초기 부분이 ALD/CFD에 의해 증착될 수도 있고, 이어서 막의 중간 부분이 CVD에 의해 증착되고, 막의 마지막 부분이 ALD/CFD에 의해 증착된다. 이러한 실시예들에서, ALD/CFD에 의해 막의 나중 부분을 증착하기 전에, 플라즈마 처리 또는 에칭에 의해서와 같이, 막의 CVD 부분을 수정하는 것이 바람직할 수도 있다.
ALD/CFD와 CVD 단계들 사이에 천이 페이즈가 채택될 수도 있다. 이러한 천이 페이즈 동안 채택된 조건들은 ALD/CFD 단계 또는 CVD 단계에서 채택된 조건들과 상이하다. 일반적으로, 반드시 그런 것은 아니지만, 이 조건들은 ALD/CFD 표면 반응들과 동시에 CVD 타입의 가스 상의 반응들을 가능하게 한다. 천이 페이즈는 일반적으로 예를 들어 펄스될 수도 있는, 플라즈마로의 노출을 수반한다. 또한, 천이 페이즈는 낮은 플로우 레이트, 즉, 프로세스의 대응하는 ALD/CFD 단계에서 채택되는 것보다 상당히 낮은 레이트로 하나 이상의 반응 물질들의 전달을 수반할 수도 있다.
방법들
PEALD (Plasma Enhanced atomic Layer Deposition)
개시된 PEALD 프로세스들은 비교적 좁은/고 애스팩트 비의 피처들의 보이드-없는, 심-없는 충진을 달성하는데 유용하다. 예상 외로, 프로세스들의 특정한 실시예들은 재료가 갭이 충진됨에 따라 갭의 상단에 대향하는 갭의 하단에 가까운 부분에 우선적으로 증착되는 보텀-업 충진 메커니즘을 발생시키도록 나타난다. 증착은 측벽들 및 필드 영역에서 일어나지만, 막은 갭의 하단에서/하단에 가까운 부분에서 보다 두껍게 증착되고 많은 경우들에서 갭이 충진됨에 따라 테이퍼된 프로파일을 달성한다. 테이퍼된 프로파일은 실험 섹션에서 도시된 바와 같이, 막이 갭의 상단에 가까운 부분에서 보다 얇게 하단에 가까운 부분에서 보다 두껍게 증착된다는 것을 의미하도록 이하에 규정된다. 이 테이퍼된 프로파일은 고 애스팩트 비 피처들에 보이드들 또는 심들 없이 높은 품질의 충진을 달성하는데 특히 유용하다. ALD (atomic layer deposition) 방법들과 같이 이 충진 메커니즘도 예상할 수 없지만, 일반적으로 측벽들이 서로를 향하여 가까워짐에 따라 심의 형성을 야기한다. 보텀-업 충진을 촉진시킴으로써, 이 심은 회피될 수 있고 보다 강한 디바이스를 발생시킨다.
동작의 어떠한 이론 또는 메커니즘에 의해 제한하려고 하지 않고, 보텀-업 충진 메커니즘은 갭의 상단에 가까운 부분을 우선적으로 밀도가 높아지게 함으로써 유발될 수도 있다고 믿어진다. 막이 플라즈마에 노출됨에 따라, 플라즈마 내에 존재하는 종들 (특히 이온들) 이 막 표면에 쏟아져, 막을 소형화 및 조밀화한다. 적절한 조건들 하에서, 이 조밀화는 갭의 상단에 가까운 부분에 우선적으로 일어날 수도 있다. 갭의 형상으로 인해, 훨씬 잘 보호되는, 갭의 하단에 가까운 부분에 대향하는 갭의 상단에 가까운 부분 및 필드 영역의 막에 이온들이 쏟아지기 훨씬 쉽다. 따라서, 상단에 가까운 막이 보다 두껍고 덜 조밀하게 유지되는, 트렌치의 하단에 가까운 재료보다 보다 조밀해지고 보다 얇아진다.
심-없는, 보이드-없는, 보텀-업 충진을 촉진할 수도 있는 다른 요인은 크로스링크이 갭의 대향하는 측벽들 상에 존재하는 그룹들 사이에서 발생할 수도 있는 것이다. 증착이 진행되고 측벽들이 서로를 향해 가까워짐에 따라, 단자 그룹들은 서로 크로스링크할 수도 있어서, 어떠한 심도 방지한다. 산화 실리콘막을 갭-충진하는 경우에서, 예를 들어, 하나의 측벽 상의 표면 히드록실들/실라놀들 (silanols) 은 대향하는 벽 상의 표면 히드록실들/실라노들과 크로스링크할 수도 있어서, 물을 방출하고 실리콘-산화물 매트릭스를 형성한다. 이들 단자 크로스링크 그룹들은 갭의 측벽들 상에서 우선적으로 발견될 수도 있다.
심-없는, 보이드-없는, 보텀-업 충진을 촉진할 수도 있는 다른 요인은 부산물들이 갭의 상단에 가까운 부분에 대향하는 갭의 하단에 가까운 부분 또는 갭의 하단에서 우선적으로 트랩되도록, 리간드 부산물들이 불균일한 방식으로 막으로부터 방출될 수도 있다는 것이다. 이 엔트랩먼트 (entrapment) 는 피처 내에서, 특히 갭의 하단에 가까운 부분에서 보다 높은 증착 레이트를 초래할 수도 있다. 예를 들어, BTBAS (bis(tertiary-butyl-amino)silane) 가 프리커서로서 사용되고, 엔트랩될 수도 있는 한 타입의 리간드 부산물은 TBA (tert-butylamine) 이다. 그러나, 리간드들이 성장하는 막 내에 트랩되는, 막의 특성들이 어느 정도 영향을 받을 수도 있다고 이해된다.
도 1은 PEALD 프로세스 (100) 를 수행하는 방법의 흐름도이다. 프로세스 (100) 는, 제1 반응 물질의 도즈 (a dose of) 가 기판을 포함하는 반응 챔버에 제공되는, 동작 101에서 시작한다. 기판은 일반적으로 PEALD 프로세스를 통해 부분적으로 또는 완전히 충진되는 갭들을 그 안에 갖는다. 일 실시예에서, PEALD 프로세스 (100) 는 이하에 더 논의되는 바와 같이, 제1 타입의 갭들을 완전히 충진하고, 제2 타입의 갭들을 부분적으로 충진 (예를 들어, 라이닝) 한다. 다양한 경우들에서, 제1 반응 물질은 실리콘-함유 반응 물질일 수도 있다. 다음에, 동작 103에서 반응 챔버가 예를 들어, 불활성 가스 또는 질소 캐리어 가스를 사용하여 퍼지된다. 이는 반응 챔버로부터의 임의의 남아있는 제1 반응 물질을 제거하게 한다.
동작 105에서, 제2 반응 물질이 반응 챔버에 제공된다. 특정한 경우들에서, 제2 반응 물질은 산화성 반응 물질이다. 제2 반응 물질은 또한 반응 물질들의 혼합물일 수도 있다. 특정한 실시예에서, 제2 반응 물질은 거의 같은 체적 플로우의 산소 및 아산화 질소이다. 본 명세서에서 사용된 바와 같이, “거의 같은 체적 플로우” 라는 구는 제1 종들의 플로우 및 제2 종들의 플로우는 SLM에서 측정된 바와 같이, 약 20% 보다 많이는 상이하지 않다는 것을 의미한다. 제2 반응 물질은 동작 107에서 플라즈마 활성화와 동시에 반응 물질을 유동시키기 전에 반응 물질을 미리-유동시키는 것을 포함할 수도 있는 동작 105에서 제공된다. 플라즈마가 활성화될 때, 이는 기판의 표면 상에서 제1 반응 물질과 제2 반응 물질 사이의 반응을 구동한다. 다음에, 플라즈마가 소화되고 (extinguished), 그 후 반응 챔버는 예를 들어 불활성 가스 또는 질소 캐리어 가스를 사용하여 퍼지된다. 이 동작 109는 후-RF 퍼지라고 지칭된다.
방법 (100) 은 일반적으로 목표된 막 두께를 형성하기 위해 다수 회 반복된다. 본 명세서에 개시된 조건들 및 방법들을 사용함으로써, 방법 (100) 은 테이퍼된 프로파일 및 보텀-업 충진 특성들을 갖는 충진을 발생할 수 있다. 이들 요인들은 보이드-없는, 심-없는 충진을 촉진한다. 유리하게, 개시된 방법들을 통해 증착된 막은 상당히 조밀하다.
특정한 예에서, 동작 101은 약 0.5 내지 2.5 mL/min, 또는 약 1.5 내지 2.5 L/min, 예를 들어 2 mL/min의 플로우 레이트로, 약 0.1 내지 1 초, 또는 약 0.2 내지 0.5 초, 예를 들어 약 0.3 초의 시간 기간 동안 BTBAS (또는 다른 주요 반응 물질) 를 제공하는 단계를 포함한다. 동작 103은 약 0.1 내지 1 초, 또는 약 0.2 내지 0.5 초, 예를 들어 약 0.3 초 동안 불활성 가스를 사용하여 반응 챔버를 퍼지하는 단계를 포함한다. 동작 105은 각각 약 2 내지 20 SLM, 또는 각각 약 8 내지 12 SLM, 예를 들어 각각 약 10 SLM의 플로우 레이트로 O2 및 N2O 를 동시에 유동시키는 단계를 포함한다. 이 반응 물질 전달과 함께, 플라즈마가 약 300 W 내지 10 kW, 또는 약 4 내지 6 kW, 예를 들어 약 5 kW RF 전력을 사용하여 동작 107에서 생성된다. 이들 값들은 4 개의 스테이션들/페데스탈들로 나눠지는, 전달된 총 RF 전력을 나타낸다. 플라즈마 노출은 약 10 ㎳ 내지 3 초, 또는 약 0.25 내지 1 초, 예를 들어 약 0.5 초의 지속 기간 동안 지속된다. 플라즈마를 생성하기 위해 인가된 RF 주파수는 약 13.56 또는 27 ㎒일 수도 있다. 다음에, 반응 챔버는 약 10 ㎳ 내지 5 초, 또는 약 50 내지 150 ㎳, 예를 들어 약 90 ㎳의 시간 기간 동안 불활성 가스를 사용하여 퍼지된다. 상기 조건들은 특정한 구현예에 적절하게 사용된 다른 반응 물질들, 플로우 레이트들, 펄스 시간들, 및 전력을 갖는 예들이라는 것이 이해되어야 한다.
본 명세서에 기술된 PEALD 방법들은 CFD (conformal film deposition) 방법들일 수도 있다. PECFD (plasma enhanced conformal film deposition) 기법들 및 장치는 상기에 전체가 참조로서 통합된, 제목이 “PLASMA ACTIVATED CONFORMAL FILM DEPOSITION” 인 2011년 4월 11일에 출원된, 미국 특허 출원 번호 제 13/084,399 호에서 더 논의되고 기술된다.
PEALD 반응 물질들
개시된 방법들 및 장치는 특정한 프리커서들을 사용하는 것으로 제한되지 않는다. 방법들은 특정한 프리커서들을 사용하여 효율적인 것으로 이미 입증되었지만 (실험 섹션에 나타낸 바와 같이), 방법들은 유사한 이익들을 얻기 위해 다양한 다른 프리커서들을 사용할 수도 있다고 믿어진다.
반응 물질들 중 적어도 하나는 일반적으로 실온에서 고체인 원소, PEALD/PECVD 방법으로 형성된 막으로 통합되는 원소를 포함할 것이다. 이 반응 물질은 기본적인 반응 물질로 지칭될 수 있다. 이 기본적인 반응 물질은 일반적으로 예를 들어, 금속 (예를 들어, 알루미늄, 티타늄, 등), 반도체 (예를 들어, 실리콘, 게르마늄, 등), 및/또는 비금속 또는 준금속 (예를 들어, 붕소) 을 포함한다. 다른 반응 물질은 때때로 보조 반응 물질 또는 부반응 물질이라고 지칭된다. 부반응 물질들의 비제한적인 예들은 산소, 오존, 수소, 히드라진 (hydrazine), 물, 일산화 탄소, 아산화 질소, 암모니아, 알킬 아민들, 등을 포함한다. 부반응 물질은 또한 상기 언급된 반응 물질들의 혼합물일 수도 있다.
PEALD/PECVD 프로세스는 광범위한 막 타입들을 증착하고 특정한 구현들에서 이들 막 타입들을 사용하여 갭들을 충진하기 위해 사용될 수도 있다. 본 명세서에서 많은 논의들이 도핑되지 않은 산화 실리콘들의 형성에 초점을 두지만, 질화물들, 탄화물들, 산질화물들, 탄소 도핑된 산화물들, 질소 도핑된 산화물들, 붕소화물들, 등과 같은 다른 막 타입들이 형성될 수도 있다. 산화물들은 도핑되지 않은 규산염 유리 (USG; undoped silicate glass), 도핑된 규산염 유리를 포함하는 광범위한 재료들을 포함한다. 도핑된 유리들의 예들은 붕소 도핑된 규산염 유리 (BSG), 인 도핑된 규산염 유리 (PSG), 및 인붕소 도핑된 규산염 유리 (BPSG) 를 포함한다. 더욱 또한, PEALD/PECVD 프로세스는 금속 증착 및 피처 충진을 위해 사용될 수도 있다.
개시된 실시예들은 특정한 반응 물질들로 제한되지 않지만, 반응 물질들의 예시적인 리스트가 이하에 제공된다.
특정한 실시예들에서, 증착된 막은 실리콘-함유 막이다. 이들 경우들에서, 실리콘-함유 반응 물질은 예를 들어, 실란, 할로실란 또는 아미노실란일 수도 있다. 실란은 수소 및/또는 탄소기를 포함하지만, 할로겐은 포함하지 않는다. 실란들의 예들은 실란 (SiH4), 디실란 (Si2H6), 및 메틸실란, 에틸실란, 이소프로필실란, t-부틸실란, 디메틸실란, 디에틸실란, 디-t-부틸실란, 알릴실란, 이차-부틸실란, 티헥실실란, 이소아밀실란, t-부틸디실란, 디-t-부틸디실란, 테트라-에틸-오소-실리케이트 (또한 TEOS (tetra-ethoxy-silane) 이라고도 함) 등과 같은 유기 실란들이다. 할로실란은 적어도 하나의 할로겐기를 포함할 수도 있고 수소기 및/또는 탄소기를 포함할 수도 있고 포함하지 않을 수도 있다. 할로실란들의 예들은 요오드실란들, 브로모실란들, 클로로실란들 (chlorosilanes) 및 플루오로실란들이다. 할로실란들, 특히 플루오로실란들은, 실리콘 재료들을 에칭할 수 있는 반응성 할라이드 종들을 형성할 수도 있지만, 본 명세서에 기술된 특정한 실시예들에서, 실리콘-함유 반응 물질은 플라즈마가 점화될 때 존재하지 않는다. 구체적인 클로로실란들은 테트라클로로실란 (SiCl4), 트리클로로실란 (HSiCl3), 디클로로실란 (H2SiCl2),모노클로로실란 (ClSiH3), 클로로알릴실란, 클로로메틸실란, 디클로로메틸실란, 클로로디메틸실란, 클로로에틸실란, t-부틸클로로실란, 디-t-부틸클로로실란, 클로로이소프로필실란, 클로로-이차-부틸실란, t-부틸디메틸클로로실란, 티헥실디메틸클로로실란, 등이다. 아미노실란은 실리콘 원자에 결합된 적어도 하나의 질소 원소를 포함하지만, 수소들, 산소들, 할로겐들 및 탄소들을 또한 포함할 수도 있다. 아미노실란들의 예들은 모노-, 디-, 트리- 및 테트라-아미노실란들, 예를 들어, t-부틸아미노실란, 메틸아미노실란, tert-부틸실란 아민, 비스(tertiary부틸아미노)실란 (SiH2(NHC(CH3)3)2 (BTBAS), tert-부틸 silylcarbamate, SiH(CH3)-(N(CH3)2)2, SiHCl-(N(CH3)2)2, (Si(CH3)2NH)3 등으로 치환되는 모노-, 디-, 트리- 및 테트라-아미노실란 (각각 H3Si(NH2)4, H2Si(NH2)2, HSi(NH2)3 및 Si(NH2)4) 이다. 아미노실란의 다른 예는 트리실릴아민 (N(SiH3)) 이다.
다른 경우들에서, 증착된 막은 금속을 함유한다. 형성될 수도 있는 금속-함유 막들의 예들은 알루미늄, 티타늄, 하프늄, 탄탈, 텅스텐, 망간, 마그네슘, 스트론튬, 등의 산화물들 및 질화물들, 및 원소적 금속 막들을 포함한다. 예시적인 프리커서들은 금속 알킬아민들, 금속 알콕시드들, 금속 알킬아미드들, 금속 할라이드들, 금속 ß-디케톤들, 금속 카르보닐들, 유기금속들, 등을 포함할 수도 있다. 적절한 금속-함유 프리커서들은 막에 통합되도록 목표된 금속을 포함할 것이다. 예를 들어, 탄탈-함유 층은 암모니아 또는 다른 환원제와 펜타키스(디메틸아미도)탄탈을 반응시킴으로써 증착될 수도 있다. 채택될 수도 있는 금속-함유 프리커서들의 다른 예들은 트리메틸알루미늄, 테트라에톡시티타늄, 테트라키스-디메틸-아미도 티타늄, 하프늄 테트라키스(에틸메틸아미드), 비스(시클로펜타디에닐)망간, 비스(n-프로필시클로펜타디에닐)마그네슘, 등을 포함한다.
특정한 구현예들에서, 산소-함유 산화성 반응 물질이 사용된다. 산소-함유 산화성 반응 물질들의 예들은 산소, 오존, 아산화 질소, 일산화 탄소, 등을 포함한다.
일부 실시예들에서, 증착된 막은 질소를 함유하고, 질소-함유 반응 물질이 사용된다. 질소-함유 반응 물질은 적어도 하나의 질소, 예를 들어, 암모니아, 히드라진, 메틸아민, 디메틸아민, 에틸아민, 이소프로필아민, t-부틸아민, 디-t-부틸아민, 시클로프로필아민, 이차-부틸아민, 시클로부틸아민, 이소아밀아민, 2-메틸부탄-2-아민, 트리메틸아민, 디이소프로필아민, 디에틸이소프로필아민, 디-t-부틸히드라진과 같은 아민들 (예를 들어, 탄소 베어링 아민들 (amines bearing carbon)), 및 아닐린들, 피리딘들, 및 벤질아민들과 같은 방향족 함유 아민들을 함유한다. 아민들은 1기, 2기, 3기 또는 4기 (예를 들어, 테트라알킬암모늄 화합물들) 일 수도 있다. 질소-함유 반응 물질은 질소 이외의 헤테로 원자들을 함유할 수 있고, 예를 들어, 히드록실아민, t-부틸옥시카르보닐 아민 및 N-t-부틸 히드록실아민은 질소-함유 반응 물질들이다.
본 명세서에 제공된 교시들이 주어진 당업자에게 명백하거나 용이하게 인식되는 다른 프리커서들이 또한 사용될 수도 있다.
갭 조건들
개시된 PEALD 프로세스는 상대적으로 고 애스팩트 비 (AR > 약 4:1) 를 갖는 상대적으로 좁은 갭들 (CD < 약 50 ㎚) 을 충진하는데 특히 유용하다. 그러나, 프로세스는 또한 보다 작은 AR들을 갖는 보다 큰 갭들 또는 보다 큰 갭 상에서 수행될 수도 있다.
다양한 실시예들에서, PEALD 프로세스가 적어도 2 개의 상이한 타입들의 갭들을 갖는 기판 상에서 수행된다. 제1 타입은 약 50 ㎚ 미만의 CD, 및/또는 약 4:1보다 큰 AR을 갖는 갭들을 포함할 수도 있다. 이 제1 타입은 좁은 갭으로 지칭된다. 제2 타입은 약 50 ㎚보다 큰 CD, 및/또는 약 4:1보다 작은 AR을 갖는 갭들을 포함할 수도 있다. 이 제2 타입은 넓은 갭이라고 지칭된다. 상기 논의된 이유들로, 좁은 갭 및 넓은 갭 양자를 동시에 충진하는 것은 어려울 수 있다. 상이한 타입들의 갭들을 특징화하는 다른 방식은 서로 상대적인 크기들을 비교하는 것이다. 일부 경우들에서, 넓은 갭은 좁은 갭보다 적어도 약 2 배, 또는 적어도 약 5 배, 또는 적어도 약 10 배 넓다. 이들 경우들 또는 다른 경우들에서, 좁은 갭의 AR은 넓은 갭의 AR보다 적어도 약 2 배, 또는 적어도 약 5 배, 또는 적어도 약 10 배 크다.
PEALD 프로세스가 좁은 갭 및 넓은 갭 양자를 갖는 기판 상에서 수행된 많은 구현예들에서, PEALD 프로세스는 좁은 갭을 완전히 충진하고, 넓은 갭의 표면을 라이닝하도록 작동할 것이다. 도 2는 2 개의 상이한 타입들의 갭들 (202 및 204) 을 갖는 기판 (200) 을 나타낸다. 갭들의 애스팩트 비는 갭의 폭으로 나눠진 갭의 높이로서 계산된다. 이들 치수들은 도 2에서 라벨이 붙여진다. 갭들 (202) 은 4:1보다 약간 큰 애스팩트 비를 갖는 좁은 갭들이다. 갭들 (204) 은 약 1:2의 애스팩트 비를 갖는 넓은 갭들이다.
도 3은 산화물층 (210) 을 증착하기 위해 PEALD 증착 프로세스가 수행된 후 동일한 기판 (200) 을 도시한다. 좁은 갭들 (202) 은 완전히 충진되는 반면, 넓은 갭 (204) 은 산화물 재료 (210) 로 라이닝된다. 넓은 갭 (204) 의 하단 상에 증착된 막 (210) 은 갭 (204) 의 측벽들 상에 증착된 막 (210) 보다 약간 더 두꺼울 수도 있다. 그러나, 이 두께 차는 갭이 재료를 사용하여 충진됨에 따라 좁은 갭 (202) 에서 훨씬 더 표명된다.
도 4는 PEALD 증착 프로세스 동안의 기판 (200) 의 일부를 도시한다. 특히, 좁은 갭 (202) 은 중간-증착된 것으로 도시된다. 증착된 산화물층 (210) 은 막이 갭의 상단에 가까운 부분에서 보다 얇고 갭의 하단에 가까운 부분에서 보다 두꺼운, 테이퍼된 프로파일을 갖는다. 이는 상단에서보다 하단에서 보다 작은 갭의 약화를 야기한다. 이 형상은 보이드-없는, 심-없는 충진을 촉진하는데 이상적이다. 재료가 갭의 하단에 충진됨에 따라, 상기 기술된 메커니즘 (예를 들어, 우선적인 막 조밀화, 우선적인 리간드 트랩핑, 및/또는 크로스링크) 이 어떠한 보이드들 또는 심들도 없이 특징부를 충진하도록 작동할 수도 있다. 이러한 충진 메커니즘을 입증하는 실험적인 결과들이 이하의 실험 섹션에 포함되었다.
이 충진 메커니즘은 이전에 PEALD 타입 프로세스들을 사용하여 관찰되지 않았다. 대신, 보다 수직인 측벽들이 서로를 향해 성장하고 중심에서 만나는, 이러한 테이퍼된 프로파일을 갖지 않는 종래의 PEALD 프로세스들이 막들을 형성한다. 이들 종래의 방법들에서, 화학 물질들이 갭의 중심에 형성된 매우 좁은 보이드/심에 트랩될 수도 있다. 이러한 트랩핑은 부분적으로, 갭의 전체적인 높이가 실질적으로 동시에 가까워지기 때문에 일어나기 쉽다. 반대로, 개시된 방법들을 사용하여, 갭의 상단에 대향하는 갭의 하단을 향하는 정도보다 크게 서로를 향하여 측벽들이 가까워진다. 따라서, 측벽들이 서로를 향해 가까워짐에 따라, 증착된 막의 하단이 위쪽으로 성장하고, 갭에 존재하는 화학 물질들은 밀려난다. 심 및 보이드 형성이 방지된 프로세스에서 이 결과들은 우수한 품질의 충진된 갭을 생성한다.
일부 실시예들에서, PEALD 동작에 의해 충진된 갭은 재차 들어간 프로파일을 갖는다. 즉, 이 갭은 상부에서 보다 작고 하부에서 보다 넓다. 다소 재차 들어간 프로파일을 갖는 갭들을 사용하더라도, 보텀-업 충진이 개시된 PEALD 프로세스로 달성될 수 있다는 것이 관찰되었다. 이들 결과들은 이하의 실험 섹션에 도시되었다.
챔버 조건들
PEALD 프로세스는 온도를 변화시킬 수 있는 상당히 탄력적인 것으로 도시되았다. 특히, 프로세스는 200℃ 그리고 400 ℃에서 효과적인 것으로 도시되었다. 일부 실시예들에서, 따라서, 이 프로세스는 약 200 내지 400 ℃의 온도에서 수행된다. 그러나, 다른 경우들에서, 온도가 이 범위 밖에 있을 수도 있다.
PEALD 프로세스 동안, 반응 챔버 내부의 압력은 약 1 내지 10 Torr, 또는 약 3 내지 7 Torr, 예를 들어 약 6 Torr일 수도 있다.
플라즈마 생성 조건들
PEALD 동작에서, 기판은 제1 반응 물질과 제2 반응 물질 사이의 반응을 구동하도록 플라즈마에 노출된다. 용량 결합성 플라즈마들 및 유도 결합된 플라즈마들을 포함하는 다양한 타입들의 플라즈마가 이 반응을 구동하기 위해 사용될 수도 있다. RF, DC, 및 마이크로파 플라즈마 발생기들을 포함하는 다양한 타입들의 플라즈마 생성기들을 사용할 수도 있다. 또한, 다양한 실시예들에 따라, 플라즈마는 직접적일 수도 있고 또는 원격일 수도 있다.
플라즈마를 생성하기 위해 사용된 가스는 아르곤 또는 헬륨과 같은 불활성 가스를 포함할 수도 있다. 가스는 또한 일반적으로 반응 물질들, 예를 들어 산화물 막이 형성된 산화성 반응 물질 중 하나를 포함한다.
많은 경우들에서, RF 신호가 플라즈마 형성을 구동하기 위해 사용된다. 일부 실시예들에서, 인가된 RF는 오직 높은 주파수 RF, 예를 들어 약 13.56 또는 27 ㎒의 주파수이다. 다른 실시예들에서, RF는 낮은 주파수 성분도 갖는다. 플라즈마 형성을 구동하기 위해 전달된 RF 전력은 약 300 W 내지 약 10 kW일 수도 있다. 일부 경우들에서, 전달된 RF 전력 약 4 내지 6 kW, 예를 들어 약 5 kW일 수 있다. 이들 값들은 4 개의 스테이션들/페데스탈들로 나눠진 전달된 총 전력을 나타낸다.
추가적인 플라즈마 생성 조건들은 상기에 참조로서 통합된, 제목이 “PLASMA ACTIVATED CONFORMAL FILM DEPOSITION” 인 2011년 4월 11일에 출원된, 미국 특허 출원 번호 제 13/084,399 호에서 논의된다.
플라즈마 노출 지속 기간은 상이한 실시예들 사이에서 변할 수도 있다. 일부 경우들에서, RF 전력은 약 10 ㎳ 내지 3 초, 또는 약 0.25 초 내지 약 1 초 동안 인가된다. 특정한 예에서, RF 전력은 약 0.5 초 동안 인가된다. RF 전력 및 RF 시간은 챔버로 전달된 RF 유량 (flux) 을 결정한다. (RF 시간 또는 RF 전력을 증가시킴으로써) RF 유량을 증가시킴으로써, 막의 습식 에칭 레이트 (WER) 가 감소될 수도 있다는 것을 발견하였다. PEALD 프로세스가 상이한 RF 조건들에 대해 상당한 탄력성을 보이기 때문에, 이들 변수들은 조정 가능한 WER을 달성하는데 사용될 수도 있다.
퍼지 조건들
일반적으로, PEALD 반응의 단일 사이클 동안 2 개의 스위핑/퍼지 동작들이 발생한다. 제1 퍼지는 제1 반응 물질의 도즈가 프로세싱 챔버에 전달된 후 발생하고, 반응 물질 퍼지로 지칭될 수도 있다. 이 퍼지는 임의의 남아있는, 흡착되지 않은 제1 반응 물질을 스위핑하도록 수행된다. 제2 퍼지는 기판이 플라즈마에 노출된 후 발생하고, 후-RF 퍼지라고 지칭될 수도 있다. 이 퍼지는 임의의 남아있는 반응 물질들, 및 임의의 막 형성 부산물들을 스위핑하도록 수행된다.
반응 챔버를 퍼지하는 다양한 방식들이 있다. 하나의 방법은 임의의 원치 않는 종들을 스위핑하기 위해 비-반응 물질 가스 (예를 들어, 아르곤, 헬륨, 질소, 등) 의 플로우를 챔버에 공급하는 것을 수반한다. 스위핑을 사용하여, 반응 챔버의 압력은 실질적으로 일정하게 유지된다. 반응 챔버를 퍼지하는 다른 방법은 펌프다운을 수행하는 것이다. 이 경우에서, 진공이 인가되고 반응 챔버가 배기된다 (evacuate). 배기 동안, 반응 챔버의 압력은 예를 들어 약 1 Torr 미만으로 상당히 감소된다.
후-RF 퍼지가 스위핑을 포함하는 경우, 펌프다운을 포함하는 것에 비해 갭충진 결과가 보다 양호하다는 것을 발견하였다. 작동의 특정한 이론 또는 메커니즘으로 제한하려 하지 않고, 펌프다운의 존재 또는 부재를 포함하여, 후-RF 조건들이 증착된 막의 표면 상에 존재하는 표면 기능성에 영향을 줄 수도 있다고 믿어진다. 이 표면 기능성은 갭이 충진됨에 따라 대향하는 측벽들 사이에 크로스링크이 일어나는지 여부를 결정할 수 있다. 목표된 보텀-업 증착 패턴을 조장하는 한가지 방식은 펌프다운을 수행하는 대신 반응 챔버를 스위핑하는 것이다. 따라서, 특정한 실시예들에서, PEALD 증착 동안 플라즈마 노출 후에 펌프다운이 수행되지 않는다. 일부 경우들에서, 그러나, 펌프다운은 PEALD 동작과 PECVD 동작 사이에 수행될 수도 있다.
반응 물질 퍼지는 약 0.1 내지 1 초, 예를 들어 약 0.2 내지 0.5 초의 지속기간 동안 수행될 수도 있다. 특정한 예에서, 반응 물질 퍼지는 약 0.3 초의 지속기간을 갖는다.
후-RF 퍼지는 약 0.01 내지 5 초, 예를 들어 약 0.05 내지 0.15 초의 지속기간 동안 수행될 수도 있다. 한 경우에서 후-RF 퍼지는 약 0.09 초의 지속기간을 갖는다.
PECVD (Plasma Enhanced Chemical Vapor Deposition)
본 명세서에 개시된 PECVD 방법들은 단지 부분적으로 충진/라이닝된 갭들의 충진을 종료하기 위해 PEALD 프로세스 후에 실시될 수도 있다. 이 방법은 감소된 프로세스 시간 및 증가된 쓰루풋을 야기하는, 훨씬 높은 증착 레이트를 제안하기 때문에, PEALD 프로세스만을 사용한 것에 비해 유리하다. 따라서, PEALD 프로세스는 작은 갭들을 충진하고 큰 갭들을 라이닝하기 위해 사용될 수도 있고, 그 후, PECVD 프로세스가 큰 갭들의 충진을 완료하기 위해 사용될 수도 있다. 이는 가변하는 애스팩트 비들 및 크기들의 특징부들을 충진하기 위한 편리한 방식을 제안한다. 많은 경우들에서, 갭들은 에칭 동작들을 개입시키지 않고 충진될 수 있다.
PECVD 반응에서, 기판은 기판 표면 상에 목표된 증착을 생성하기 위해 반응 및/또는 분해하는 하나 이상의 휘발성 프리커서들에 노출된다. 도 5는 PECVD를 사용하여 갭을 충진하는 방법 (500) 의 흐름도이다. 다양한 실시예들에서, 방법 (500) 은 도 1의 방법 (100) 후에 수행될 수도 있다. PECVD 방법은 일반적으로 동작 501에서 하나 이상의 반응 물질들을 반응 챔버로 유동시킴으로써 시작한다. 반응 물질 전달은 동작 503에서 플라즈마가 생성됨에 따라 계속될 수도 있다. 기판 표면은 동작 505에서 기판 표면 상에 증착이 일어나게 하는, 플라즈마에 노출된다. 이 프로세스는 목표된 막 두께에 이를 때까지 계속된다. 동작 507에서, 플라즈마는 소화되고 반응 물질 흐름이 종료된다. 다음에, 반응 챔버는 동작 509에서 퍼지된다.
일 예시적인 프로세스에서, 동작 501은 약 1 내지 20 mL/min의 레이트로 TEOS를 유동시키고, 약 2,000 내지 30,000 sccm의 레이트로 O2를 유동시키는 것을 포함한다. RF 전력은 약 200 내지 3,000 W의 HF 성분 및 약 200 내지 2,500 W의 LF 성분과 함께 인가된다 (4 개의 스테이션들로 나눠짐). HF 주파수는 약 13.56 또는 27 ㎒인 반면, LF 주파수는 약 300 내지 400 ㎑이다. 반응 챔버 내의 압력은 약 1 내지 10 Torr이고, 온도는 약 100 내지 450 ℃이다. 물론, 다른 실시예들에서, 반응 물질들, 챔버 조건들, 타이밍, 등은 목표된 막 및 애플리케이션에 따라 변할 수도 있다는 것이 이해된다. 이 섹션에서 제공된 값들은 제한하는 것으로 의도되지 않는다.
PECVD 방법들 및 장치들은 전체가 참조로서 본 명세서에 각각 통합된 이하의 특허 문헌들: 제목이 “PULSED PECVD METHOD FOR MODULATING HYDROGEN CONTENT IN HARD MASK” 인 7,381,644 호, 제목이 “PULSED PECVD METHOD FOR MODULATING HYDROGEN CONTENT IN HARD MASK” 인 미국 특허 제 8,110,493 호; 제목이 “METHODS OF REDUCING DEFECTS IN PECVD TEOS FILMS” 인 미국 특허 제 7,923,376 호; 및 제목이 “PECVD DEPOSITION OF SMOOTH SILICON FILMS” 인 2012년 5월 23일 출원된 미국 특허 출원 제 13/478,999 호에서 더 논의되고 기술된다.
많은 경우들에서, PEALD 프로세스와 PECVD 프로세스 사이에 비동작 시간은 없을 것이다. 예를 들어, PEALD 프로세스는 플라즈마를 소화시키고, (펌프다운을 사용하는 또는 펌프다운을 사용하지 않는) 후-RF 퍼지를 수행하고, 직후에 PECVD 반응 물질(들)을 유동시킴으로써 종료될 수 있다.
일부 실시예들에서, 상기에 참조로서 통합된, 제목이 “PLASMA ACTIVATED CONFORMAL FILM DEPOSITION” 인 2011년 4월 11일에 출원된 미국 특허 출원 제 13/084,399 호에서 논의되고 기술된 하이브리드 PEALD/PECVD 방법들이 사용될 수도 있다.
PECVD 반응 물질들
PECVD 반응은 ALD 반응과 동일한 반응 물질들, 또는 상이한 반응 물질들을 사용하여 수행될 수도 있다. 일 실시예에서, PEALD 반응은 BTBAS 및 O2/N2O의 혼합물을 사용하여 수행되고, PECVD 반응은 TEOS 및/또는 실란을 사용하여 수행된다. TEOS 및 실란 반응 물질들이 PECVD 반응을 실시하는데 특히 유용하다는 것을 발견하였다. 일반적으로, 상기 PEALD 반응 물질들 섹션에 열거된 반응 물질들은 PECVD 반응에서 사용될 수도 있다.
반응 물질들의 플로우 레이트는 목표된 프로세스에 따라 변할 수도 있다. PECVD와 관련된 일 실시예에서 도핑되지 않은 실리케이트 유리 (USG), SiH4가 반응 물질로서 사용되고, 약 100 내지 1,500 sccm의 플로우 레이트, 약 2,000 내지 20,000 sccm의 N2O의 플로우 레이트를 갖는다. TEOS를 사용하는 PECVD와 관련된 다른 실시예에서, TEOS의 플로우는 약 1 내지 20 mL/min이고, O2의 플로우는 약 2,000 내지 30,000 sccm이다.
챔버 조건들
PECVD 반응 동안 반응 챔버 내의 온도는 특정한 실시예들에서 약 50 내지 450 ℃일 수도 있다. 이 범위는 실란을 사용하는 반응들에 특히 적절할 수도 있다. 다른 반응 물질들이 사용되면, 온도 범위가 예를 들어, TEOS가 사용될 때 약 100 내지 450 ℃로 보다 제한될 수도 있고 또는 보다 넓어질 수도 있다.
PECVD 반응 동안 반응 챔버 내의 압력은 약 1 내지 10 Torr, 예를 들어 약 5 Torr일 수도 있다.
챔버 조건들이 PEALD 동작과 PECVD 동작 사이에서 매우 유사하기 때문에, 단일 반응 챔버 내에서 두 타입들의 반응들을 구현할 수 있다. 상기 논의된 바와 같이, 이는 기판이 프로세싱 챔버들 사이를 이동함에 따라 막으로 수분이 들어오는 위험성을 감소시키거나 제거하고, 두 프로세스들 사이에 가스 배출 동작을 수행할 필요성을 감소시키기 때문에 유리하다.
플라즈마 생성 조건들
PECVD 반응들은 플라즈마에 노출시킴으로써 구동된다. 플라즈마는 용량 결합성 플라즈마이거나 원격으로 생성된 유도 결합성 플라즈마일 수도 있다. 상기에 논의된 이유들로, 인-시츄 유도 결합성 플라즈마의 사용을 회피하는 것이 바람직할 수도 있다.
플라즈마를 생성하도록 사용된 가스는 적어도 하나의 반응 물질을 포함할 것이다. 플라즈마 생성 가스는 또한 다른 종들도 포함할 수도 있다. 예를 들어, 특정한 실시예들에서 플라즈마 생성 가스는 불활성 가스를 포함한다.
플라즈마 형성을 구동하기 위해 사용된 주파수는 LF 성분 및 HF 성분 양자를 포함할 수도 있다. 일부 실시예들에서 HF 주파수는 약 13.56 ㎒ 또는 약 27 ㎒일 수도 있다. LF 주파수는 약 300 내지 400 ㎑일 수도 있다. 플라즈마 형성을 구동하기 위해 사용된 HF RF 전력은 약 200 내지 3,000 W일 수도 있다. 플라즈마 형성을 구동하기 위해 사용된 LF RF 전력은 약 200 내지 2,500 W일 수도 있다. 이들 전력 레벨들은 4 개의 스테이션들로 나눠지는, 전달된 총 전력을 나타낸다. 플라즈마 노출의 지속기간은 증착된 막의 목표된 두께에 따른다.
일부 실시예들에서, 펄스된 PECVD 방법들이 사용될 수도 있다. 이들 방법들은 프리커서 및/또는 RF 전력 레벨들을 펄스하는 것을 수반할 수도 있다.
퍼지 조건들
퍼지는 일반적으로 PECVD 증착이 완료된 후에 수행된다. 이 퍼지는 반응 챔버로부터 반응 물질들 및 임의의 부산물들을 제거하도록 기능한다. 이때 막이 이미 증착되었기 때문에, 퍼지 조건들은 PEALD 막이 형성됨에 따라 반응 물질 퍼지 및 후-RF 퍼지의 많은 반복들을 요구하는 PEALD 반응들을 사용할 때보다 덜 중요하다.
장치
개시된 방법들을 수행하기에 적합한 장치는 일반적으로 프로세스 동작들을 달성하기 위한 하드웨어 및 본 발명에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 예를 들어, 일부 실시예들에서, 하드웨어는 프로세스 툴에 포함된 하나 이상의 PEALD, PECVD 또는 조합된 PEALD/PECVD 프로세스 스테이션들을 포함할 수도 있다.
도 6은 개시된 실시예들을 실시하기 위해 사용될 수도 있는 예시적인 장치의 블록도를 제공한다. 도시된 바와 같이, 반응 장치 (600) 는 반응 장치의 다른 구성요소들을 둘러싸고 예를 들어, 접지된 히터 블록 (620) 과 함께 동작하는 샤워헤드 (614) 를 포함하는 커패시터 타입 시스템에 의해 생성된 플라즈마를 포함하도록 기능하는 프로세스 챔버 (624) 를 포함한다. 매칭 네트워크 (606) 에 접속된 높은 주파수 RF 생성기 (604) 및 낮은 주파수 RF 생성기 (602) 는 샤워헤드 (614) 에 접속된다. 매칭 네트워크 (606) 에 의해 공급된 전력 및 주파수, 예를 들어 400 내지 700W의 총 에너지는 프로세스 가스로부터 플라즈마를 생성하기에 충분하다. 본 발명의 일 구현예에서 HFRF 생성기 및 LFRF 생성기 양자가 사용된다. 일반적인 프로세스에서, 높은 주파수 RF 성분은 일반적으로 약 2 내지 60 ㎒이고; 바람직한 실시예에서, HF 성분은 약 13.56 ㎒ 또는 27 ㎒이다. 낮은 주파수 LF 성분은 일반적으로 약 250 내지 400 ㎑이고; 특정한 실시예에서, LF 성분은 약 350 ㎑이다.
반응 장치 내에서, 웨이퍼 페데스탈 (618) 은 기판 (616) 을 지지한다. 페데스탈은 일반적으로 증착 및/또는 플라즈마 처리 반응들 사이에 그리고 증착 및/또는 플라즈마 처리 반응들 동안 기판을 홀딩하고 이동시키기 위한 척, 포크, 포크 (fork), 또는 리프트 핀들 (lift pins) 을 갖는다. 척은 산업 및/또는 연구에 사용할 수 있는 정전 척, 기계적인 척 또는 다양한 다른 타입들의 척일 수도 있다.
프로세스 가스들은 유입구 (612) 를 통해 도입된다. 다수의 소스 가스 선들 (610) 이 매니폴드 (608) 에 접속된다. 가스들은 미리 혼합될 수도 미리 혼합되지 않을 수도 있다. 적절한 밸브 및 질량 유량 (mass flow) 제어 매커니즘들이 프로세스의 증착 및/또는 플라즈마 처리 단계들 동안 정확한 가스들이 전달되는 것을 보장하기 위해 채택될 수도 있다. 화학적 프리커서(들)가 액체 형태로 전달되는 경우에서, 액체 유량 제어 매커니즘들이 채택된다. 그 후 액체는 기화되고 증착 챔버에 도달하기 전에 자신의 기화점 이상으로 히팅 (heat) 된 매니폴드 내에서의 이동 동안 다른 프로세스 가스들과 혼합된다.
프로세스 가스들은 유출구 (622) 를 통해 챔버 (600) 를 나온다. 진공 펌프 (626) (예를 들어, 1단계 또는 2단계 기계적 드라이 펌프, 또는 터보분자 (turbomolecular) 펌프) 는 일반적으로 프로세스 가스들을 유출하고 (draw out), 쓰로틀 밸브 (throttle valve) 또는 진자 밸브 (pendulum valve) 와 같은 폐루프 제어된 유량 제한 디바이스에 의해 반응 장치 내에서 적합한 낮은 압력을 유지한다.
본 발명은 멀티-스테이션 또는 단일 스테이션 툴에서 구현될 수도 있다. 구체적인 실시예들에서, 4-스테이션 증착 스킴을 갖는 300㎜ Novellus VectorTM 툴 또는 6-스테이션 증착 스킴을 갖는 200㎜ SequelTM 툴이 사용된다. 매 증착 및/또는 후-증착 플라즈마 어닐링 처리 후에 요구된 증착들 및 처리들이 완료될 때까지 웨이퍼들을 인덱스 (index) 할 수 있고, 또는 다수의 증착들 및 처리들이 웨이퍼를 인덱스하기 전에 단일 스테이션에서 수행될 수 있다. 막 응력이 어느 경우에서나 동일하다는 것이 도시되었다. 그러나, 하나의 스테이션에서 다수의 증착들/처리들은 실질적으로 증착 및/또는 처리 각각에 이어지는 인덱싱보다 빠르다.
도 7은 인바운드 로드 록 (2402) 및 아웃바운드 로드 록 (2404) 을 갖는 멀티-스테이션 프로세싱 툴 (2400) 의 실시예의 개략도이고, 인바운드 로드 록 및 아웃바운드 로드 록 중 하나 또는 양자는 원격 플라즈마 소스를 포함할 수도 있다. 대기압에서, 로봇 (2406) 은 대기 포트 (2410) 를 통해 인바운드 로드 록 (2402) 으로 로딩된 카세트로부터 포드 (2408) 를 통해 웨이퍼들을 이동시키도록 구성된다. 웨이퍼는 로봇 (2406) 에 의해 인바운드 로드 록 (2402) 내의 페데스탈 (2412) 상에 위치되고, 대기 포트 (2410) 는 닫히고, 로드 록은 펌프다운된다. 인바운드 로드 록 (2402) 이 원격 플라즈마 소스를 포함하면, 웨이퍼는 프로세싱 챔버 (2414) 내에 도입되기 전에 로드 록 내의 원격 플라즈마 처리에 노출될 수도 있다. 또한, 웨이퍼는 또한 예를 들어, 수분 및 흡수된 가스들을 제거하기 위해, 인바운드 로드 록 (2402) 내에서 히팅될 수도 있다. 다음에, 챔버 이동 포트 (2416) 가 프로세싱 챔버 (2414) 에 대해 개방되고, 다른 로봇 (도시되지 않음) 이 프로세싱을 위한 반응 장치 내에 도시된 제1 스테이션의 페데스탈 상의 반응 장치 내에 웨이퍼를 위치시킨다. 도 4에 도시된 실시예는 로드 록들을 포함하지만, 프로세스 스테이션에 웨이퍼가 직접적으로 제공될 수도 있다는 것이 이해될 것이다.
도시된 프로세싱 챔버 (2414) 는 도 4의 실시예들에서 1 내지 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 히팅된 페데스탈 (스테이션 1에 대해 2418로 도시됨), 및 가스선 유입구들을 갖는다. 일부 실시예들에서, 프로세스 스테이션 각각이 상이한 목적 또는 다수의 목적들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시예들에서, 프로세스 스테이션은 PEALD 프로세스 모드와 PECVD 프로세스 모드 사이에서 전환가능할 수도 있다. 추가적으로 또는 대안적으로, 일부 실시예들에서, 프로세싱 챔버 (2414) 는 하나 이상의 PEALD 프로세스 스테이션과 PECVD 프로세스 스테이션의 매칭된 쌍들을 포함할 수도 있다. 도시된 프로세싱 챔버 (2414) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 갖는 반면, 다른 실시예들에서 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다.
도 7은 또한 프로세싱 챔버 (2414) 내에서 웨이퍼들을 이동하기 위한 웨이퍼 처리 시스템 (2490) 의 실시예를 도시한다. 일부 실시예들에서, 웨이퍼 처리 시스템 (2490) 은 다양한 프로세스 스테이션들 사이 및/또는 프로세스 스테이션과 로드 록 사이에서 웨이퍼들을 이동시킬 수 있다. 임의의 적합한 웨이퍼 처리 시스템이 채택될 수도 있다는 것이 이해될 것이다. 비-제한적인 예들은 웨이퍼 캐로절들 (carousels) 및 웨이퍼 처리 로봇들을 포함한다. 도 7은 또한 프로세스 툴 (2400) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채택된 시스템 제어기 (2450) 의 예를 도시한다. 시스템 제어기 (2450) 은 하나 이상의 메모리 디바이스들 ((2456)), 하나 이상의 대용량 저장 디바이스들 (2454), 및 하나 이상의 프로세서들 (2452) 을 포함할 수도 있다. 프로세서 (2452) 는 CPU 또는 컴퓨터, 아날로그 입력 접속부 및/또는 디지털 입력 접속부, 스텝퍼 모터 제어 보드들, 등을 가질 수도 있다.
일부 실시예들에서, 시스템 제어기 (2450) 는 프로세스 툴 (2400) 의 모든 액티비티들을 제어한다. 시스템 제어기 (2450) 는 대용량 저장 디바이스 (2454) 에 저장되고, 메모리 디바이스 (2456) 로 로딩되고, 프로세서 (2452) 상에서 실행되는 시스템 제어 소프트웨어 (2458) 를 실행한다. 시스템 제어 소프트웨어 (2458) 는 타이밍, 가스들의 혼합, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 퍼지 조건들 및 타이밍, 웨이퍼 온도, RF 전력 레벨들, RF 주파수들, 기판, 페데스탈, 척 및/또는 서셉터 위치, 및 프로세스 툴 (2400) 에서 수행된 특정한 프로세스의 다른 파라미터들을 포함할 수도 있다. 시스템 제어 소프트웨어 (2458) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 구성요소 서브루틴들 또는 제어 객체들이 개시된 방법들에 따라 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 구성요소들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어 (2458) 는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
일부 실시예들에서, 시스템 제어 소프트웨어 (2458) 는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (input/output control) 시퀀싱 (sequencing) 인스트럭션들을 포함할 수도 있다. 예를 들어, PEALD 프로세스의 단계 각각은 시스템 제어기 (2450) 에 의해 실행할 하나 이상의 인스트럭션들을 포함할 수도 있다. PEALD 프로세스 단계에 대한 프로세스 조건들을 설정하기 위한 인스트럭션들이 대응하는 PEALD 레시피 단계에 포함될 수도 있다. 일부 실시예들에서, PEALD 프로세스 PEALD 단계를 위한 모든 인스트럭션들이 프로세스 단계와 동시에 실행되도록 레시피 단계들이 연속적으로 배열될 수도 있다. PECVD 프로세스들 및 하이브리드 PEALD/PECVD 프로세스들에 대해 동일하다고 말할 수 있다.
시스템 제어기 (2450) 와 연관된 대용량 저장 디바이스 (2454) 및/또는 메모리 디바이스 (2456) 에 저장된 다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시예들에서 채택될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 (positioning) 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다.
기판 포지셔닝 프로그램은 페데스탈 (2418) 상에 기판을 로딩하고 기판과 프로세스 툴 (2400) 의 다른 부분들 사이의 공간을 제어하도록 사용된 프로세스 툴 구성요소들에 대한 프로그램 코드를 포함할 수도 있다.
프로세스 가스 제어 프로그램은 프로세스 스테이션 내의 압력을 안정화시키기 위해 증착 전에 가스 조성 및 플로우 레이트들을 제어하기 위한 코드 및 선택적으로 하나 이상의 프로세스 스테이션들로 가스를 유동시키기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 밸브, 프로세스 스테이션으로의 가스 플로우, 등을 조정함으로써 프로세스 스테이션 내의 압력을 제어하기 위한 코드를 포함할 수도 있다.
히터 제어 프로그램은 기판을 히팅하기 위해 사용된 히팅 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 기판으로의 (헬륨과 같은) 열 전달 가스 (heat transfer gas) 의 전달을 제어할 수 있다.
플라즈마 제어 프로그램은 하나 이상의 프로세스 스테이션들 내의 프로세스 전극들에 인가된 RF 전력 레벨들을 설정하기 위한 코드를 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (2450) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치의 그래픽적인 소프트웨어 디스플레이 및/또는 프로세스 조건들의 그래픽적인 소프트웨어 디스플레이, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등의 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (2450) 에 의해 조정된 파라미터들은 프로세스 조건들과 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, (RF 바이어스 전력 레벨들과 같은) 플라즈마 조건들, 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는, 레시피의 형태로 사용자에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (2450) 의 아날로그 입력 접속부 및/또는 디지털 입력 접속부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴 (2400) 의 아날로그 출력 접속부 및/또는 디지털 출력 접속부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 유량 제어기들, (압력계들 (manometers) 과 같은) 압력 센서들, 열전대들 (thermocouple), 등을 포함한다. 적절하게 프로그램된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터를 사용할 수도 있다.
시스템 제어기 (2450) 는 상기 기술된 증착 프로세스들을 구현하기 위한 프로그램 인스트럭션들을 제공할 수도 있다. 프로그램 인스트럭션들은 DC 전력 레벨, RF 전력 레벨, RF 바이어스 전력 레벨, 압력, 온도, 등과 같은 다양한 프로세스 파라미터들을 제어할 수도 있다. 인스트럭션들은 본 명세서에 기술된 다양한 실시예들에 따른 막 스택들의 인-시츄 증착을 동작시키기 위한 파라미터들을 제어할 수도 있다.
막의 리소그래픽 패터닝은 일반적으로 단계들 각각이 다수의 가능한 툴들을 사용하여 인에이블되는, 이하의 단계들: (1) 예를 들어, 그 위에 형성된 질화 실리콘막을 갖는 기판에 스핀-온 (spin-on) 툴 또는 스프레이-온 (spray-on) 툴을 사용하여 워크피스 상에 포토레지스트의 도포하는 단계; (2) 핫 플레이트 또는 노 또는 다른 적합한 경화 툴를 사용하여 포토레지스트 경화 단계; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광 또는 UV 또는 x-선 광에 포토레스지트를 노출시키는 단계; (4) 레지스트를 선택적으로 제거하도록 레지스트를 현상하여 습식 벤치 또는 스프레이 현상기와 같은 툴을 사용하여 레지스트를 패터닝하는 단계; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 아래에 놓인 막 또는 워크피스로 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 단계의 일부 또는 전부를 포함한다. 일부 실시예들에서, (비정질 탄소층과 같은) AHM (ashable hard mask layer) 및 다른 적합한 (반사 방지층과 같은) 하드마스크가 포토레지스트를 도포하기 전에 증착될 수도 있다.
본 명세서에 기술된 구성들 및/또는 접근 방법들은 본질적으로 예시적이고, 이들 구체적인 실시예들 또는 예들은 다양한 변형들이 가능하기 때문에 제한하는 방식으로 고려되지 않는다는 것이 이해된다. 본 명세서에 기술된 구체적인 루틴들 또는 방법들은 하나 이상의 임의의 수의 프로세싱 전략들을 나타낼 수도 있다. 이와 같이, 예시된 다양한 동작들은 예시된 순서로, 다른 순서로, 병행하여, 수행될 수도 있고, 또는 일부 경우들에서 생략될 수도 있다. 유사하게, 상기 기술된 프로세스들의 순서는 변경될 수도 있다.
본 개시의 주제는 본 명세서에 개시된 다양한 프로세스들, 시스템들 및 구성들, 및 다른 특징들, 기능들, 동작들, 및/또는 특성들의 모든 신규하고 명백하지 않은 조합들, 및 임의의 모든 이들의 등가물들을 포함한다.
실험
도 8은 개시된 방법들에 따른 PEALD 프로세스에서 산화 실리콘막 (804) 을 사용하여 부분적으로 충진된 갭 (802) 을 나타낸다. 마커들 (806) 은 산화물 막 (804) 의 등각도를 평가하기 위해 제공된다. 명확성을 위해, 도 8에서 하나의 마커만이 라벨이 붙는다. 마커들 (806) 각각은 동일한 높이를 갖는다. 따라서, 증착된 막은 상단보다 하단에서 보다 두껍다는 것이 명백하다. 또한, 하부 측벽들은 상부 측벽들보다 두껍고, 이들 양자는 상단 영역에서보다 두껍다. 상단에 가까운 부분의 막 두께는 상단 모서리에서의 막 두께와 거의 같다. 산화 실리콘막 (804) 은 약 400℃에서, 약 0.3 초의 지속기간 동안 BTBAS의 2 mL/min 플로우, 이어서 약 0.3 초의 지속기간의 스위핑과 함께 반응 물질 퍼지, 이어서 RF 플라즈마에 0.5 초간 노출과 함께 각각 10 SLM의 O2/N2O 혼합물의 전달, 이어서 0.09 초의 지속기간을 갖는 후-RF 퍼지로 증착된다. 플라즈마는 4 개의 페데스탈들로 분할되는 약 5 kW의 전력을 갖는 높은 주파수 플라즈마이다. 막 (804) 은 특히 큰 애스팩트 비들을 갖는 갭들을 충진하는데 이상적인, 테이퍼된 프로파일을 갖는다. PEALD 프로세스가 갭 (802) 이 완전히 충진되기 전에 종료된 막 (804) 을 형성하기 위해 사용되지만 (충진 거동을 보기 위해), PEALD 프로세스는 어떠한 심들 또는 보이드들도 형성하지 않고 갭 (802) 을 완전히 충진하기 위해 계속될 수 있다.
도 9는 개시된 PEALD 방법들에 따라 실리콘-산화물을 사용하여 충진된 다수의 갭들을 갖는 기판을 도시한다. 이 경우의 갭들은 약 7:1의 애스팩트 비, 및 대략 약 30 ㎚의 CD를 갖는다. 증착된 막은 조밀하고, 어떠한 심들 또는 보이드들을 보이지 않는다.
도 10은 개시된 PEALD 방법들에 따라 충진된 갭의 확대도이다. 충진에서 심들 또는 보이드들이 검출되지 않는다.
도 11은 개시된 PEALD 방법들에 따라 충진된 고 애스팩트 비 (AR 약 8:1) 갭들을 갖는 기판을 도시한다. 특히, 오른쪽의 갭은 재차 들어간 정도를 도시한다. 마커들 A 및 B는 동일한 길이이다. 갭이 마커 B에서 마커 A에서보다 넓다는 것을 알 수 있다. 폭 차이는 상당히 작지만, 많은 종래의 방법들 하에서 이렇게 작은 재차 들어간 정도도 보이드들의 형성을 야기할 것이다.
도 8 내지 도 11에 도시된 갭들은 에칭 동작들을 수행하지 않고 충진된다는 것을 주의해야 한다.
도 12는 약 200 ℃에서 수행된 TEOS를 사용하여 개시된 PECVD 방법에 따라 산화 실리콘을 사용하여 충진된 넓은 갭을 도시한다. 증착된 막은 약 2,000 Å 두께를 갖고, 보이드들 또는 심들을 갖지 않고 양호한 갭 충진 특성들을 보여준다. 에칭 동작들은 수행되지 않았다.

Claims (33)

  1. 기판 표면 상의 갭을 충진하는 (filling) 방법에 있어서,
    (a) 증기 상 (vapor phase) 의 제1 반응 물질 (reactant) 을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (c) 상기 갭의 하단 및 측벽들을 라이닝하는 (lines) 막 층을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계;
    (d) 펌프다운 (pumpdown) 을 수행하지 않고 상기 반응 챔버를 스위핑하는 (sweeping) 단계; 및
    (e) 상기 갭의 대향하는 측벽들 상의 대향하는 막 층들이 서로 근접할 때, 상기 대향하는 막 층들 상에 존재하는 표면 그룹들 (surface groups) 이 서로 크로스링크하여 (crosslink) 보이드 (void) 또는 심 (seam) 을 형성하지 않으면서 상기 갭을 충진하도록, 추가적인 막 층들을 형성하도록 단계 (a) 내지 (d) 를 반복하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  2. 제1항에 있어서,
    상기 제1 반응 물질은 실리콘 함유 반응 물질이고 상기 제2 반응 물질은 산화성 (oxidizing) 반응 물질인, 기판 표면 상의 갭을 충진하는 방법.
  3. 제2항에 있어서,
    상기 제1 반응 물질은 BTBAS를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  4. 제2항에 있어서,
    상기 제2 반응 물질은 산소 및/또는 아산화 질소 (nitrous oxide) 를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  5. 제4항에 있어서,
    상기 제2 반응 물질은 산소 및 아산화 질소를 포함하고,
    상기 산소의 체적 플로우 레이트 (volumetric flow rate) 및 상기 아산화 질소의 체적 플로우 레이트는 약 20% 보다 많이는 상이하지 않은, 기판 표면 상의 갭을 충진하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 갭은 재차 들어간 (reentrant), 기판 표면 상의 갭을 충진하는 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 갭은 보텀-업 충진 메커니즘을 통해 충진되는, 기판 표면 상의 갭을 충진하는 방법.
  8. 기판 표면 상의 갭을 충진하는 방법에 있어서,
    (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (c) 상기 갭의 하단 및 측벽들을 라이닝하는 막 층을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계로서,
    상기 막은 상기 갭의 상기 하단과 하부 측벽들에 가까운 부분에 비해 필드 영역 (field region) 과 상기 갭의 상부 측벽들에 가까운 부분이 보다 조밀한, 상기 기판 표면을 플라즈마에 노출시키는 단계;
    (d) 펌프다운을 수행하지 않고 상기 반응 챔버를 스위핑하는 단계; 및
    (e) 추가적인 막 층들을 형성하여 보이드 또는 심을 형성하지 않고, 보텀-업 충진 메커니즘을 통해 상기 갭을 충진하도록 단계 (a) 내지 (d) 를 반복하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  9. 기판 표면 상의 갭을 충진하는 방법에 있어서,
    (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (c) 상기 갭의 하단 및 측벽들을 라이닝하는 막 층을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계로서,
    리간드들이 상기 막에서 필드 영역과 상기 갭의 상부 측벽들에 비해 상기 갭의 상기 하단과 하부 측벽들에 가까이에 우선적으로 매립되는, 상기 기판 표면을 플라즈마에 노출시키는 단계;
    (d) 펌프다운을 수행하지 않고 상기 반응 챔버를 스위핑하는 단계; 및
    (e) 추가적인 막 층들을 형성하여 보이드 또는 심을 형성하지 않고, 보텀-업 충진 메커니즘을 통해 상기 갭을 충진하도록 단계 (a) 내지 (d) 를 반복하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  10. 기판 표면 상의 갭을 충진하는 방법에 있어서,
    (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (c) 상기 갭을 라이닝하는 막을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계;
    (d) 상기 반응 챔버를 스위핑 또는 퍼지하는 (purging) 단계;
    (e) 적어도 증기 상의 제3 반응 물질을 상기 반응 챔버 내에 도입하는 단계; 및
    (f) 가스 상의 반응을 구동하도록 적어도 상기 제3 반응 물질로부터 플라즈마를 생성하는 단계로서, 상기 가스 상의 반응은 갭-충진 재료를 생성하고, 상기 갭-충진 재료는 상기 기판 표면 상의 상기 갭을 부분적으로 또는 완전히 충진하는, 상기 플라즈마를 생성하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  11. 제10항에 있어서,
    단계들 (a) 내지 (c) 는 상기 갭의 상기 상부 측벽들보다 상기 갭의 하단들에서 보다 두꺼운 등각의 (conformal) 막을 형성하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  12. 제10항에 있어서,
    단계 (c) 는 상기 갭의 상기 하단에 가까운 상기 막에 비해 상기 갭의 상단에 가까운 상기 막이 우선적으로 밀도가 높아지게 하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  13. 제10항에 있어서,
    단계 (c) 는 상기 갭의 상기 상부 측벽들에 가까운 상기 막에 비해 상기 갭의 상기 하단에 가까운 상기 막 내에 리간드들을 우선적으로 매립하는 단계를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  14. 제10항에 있어서,
    단계들 (a) 내지 (c) 는 단계들 (e) 내지 (f) 전에 반복되고, 단계 (c) 의 반복 후에 펌프다운이 발생하지 않는, 기판 표면 상의 갭을 충진하는 방법.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 단계 (f) 에서의 플라즈마는 용량 결합성 플라즈마인, 기판 표면 상의 갭을 충진하는 방법.
  16. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 반응 물질 및 상기 제2 반응 물질 중 적어도 하나는 상기 제3 반응 물질과 동일한, 기판 표면 상의 갭을 충진하는 방법.
  17. 제16항에 있어서,
    단계 (e) 는 상기 제3 반응 물질을 상기 반응 챔버 내에 도입하면서 증기 상의 제4 반응 물질을 상기 반응 챔버 내에 도입하는 단계를 더 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  18. 제10항 내지 제14항 중 어느 한 항에 있어서,
    단계 (c) 에서 형성된 상기 막은 단계 (f) 에서 형성된 상기 갭-충진 재료와 동일한 재료를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  19. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 방법은 에칭 동작들을 개입시키지 않고 수행되는, 기판 표면 상의 갭을 충진하는 방법.
  20. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 반응 물질은 실리콘-함유 반응 물질이고 상기 제2 반응 물질은 산화성 반응 물질인, 기판 표면 상의 갭을 충진하는 방법.
  21. 제20항에 있어서,
    상기 제1 반응 물질은 BTBAS를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  22. 제20항에 있어서,
    상기 제2 반응 물질은 산소 및/또는 아산화 산소를 포함하는, 기판 표면 상의 갭을 충진하는 방법.
  23. 제22항에 있어서,
    상기 제2 반응 물질은 산소 및 아산화 질소를 포함하고, 상기 산소의 체적 플로우 레이트 및 상기 아산화 질소의 체적 플로우 레이트는 약 20% 보다 많이는 상이하지 않은, 기판 표면 상의 갭을 충진하는 방법.
  24. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 제3 반응 물질은 TEOS 또는 실란인, 기판 표면 상의 갭을 충진하는 방법.
  25. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 기판은 임의의 단계들 (a) 내지 (f) 동안 또는 임의의 단계들 (a) 내지 (f) 사이에서 상기 반응 챔버로부터 제거되지 않는, 기판 표면 상의 갭을 충진하는 방법.
  26. 기판 표면 상의 갭들을 충진하는 방법에 있어서,
    (a) 증기 상의 제1 반응 물질을, 그 안에 상기 기판을 갖는 반응 챔버 내에 도입하고, 상기 제1 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계로서, 상기 기판은 적어도 약 50 ㎚ 미만의 임계 치수를 갖는 좁은 갭 및 약 50 ㎚ 이상의 임계 치수를 갖는 넓은 갭을 갖는, 상기 제1 반응 물질을 반응 챔버 내에 도입하고 기판 상에 흡착되게 하는 단계;
    (b) 증기 상의 제2 반응 물질을 상기 반응 챔버 내에 도입하고 상기 제2 반응 물질이 상기 기판 표면 상에 흡착되게 하는 단계;
    (c) 막을 형성하도록 상기 기판 표면 상의 상기 제1 반응 물질과 상기 제2 반응 물질 간의 표면 반응을 구동하도록 상기 기판 표면을 플라즈마에 노출시키는 단계;
    (d) 상기 반응 챔버를 스위핑 또는 퍼지하는 단계;
    (e) 단계들 (a) 내지 (d) 를 반복하는 단계로서, 상기 형성된 막은 상기 좁은 갭을 완전히 충진하고 상기 넓은 갭을 라이닝하는, 상기 단계들 (a) 내지 (d) 를 반복하는 단계;
    (f) 적어도 증기 상의 제3 반응 물질을 상기 반응 챔버 내에 도입하는 단계; 및
    (g) 가스 상의 반응을 구동하도록 상기 제3 반응 물질을 상기 반응 챔버 내에 유동시키면서 상기 기판을 플라즈마에 노출시키는 단계로서, 상기 가스 상의 반응은 갭-충진 재료를 생성하고, 상기 갭-충진 재료는 상기 기판 표면 상의 상기 넓은 갭을 부분적으로 또는 완전히 충진하는, 상기 기판을 플라즈마에 노출시키는 단계를 포함하는, 기판 표면 상의 갭들을 충진하는 방법.
  27. 제26항에 있어서,
    상기 좁은 갭은 약 4:1보다 큰 애스팩트 비를 갖고 상기 넓은 갭은 약 4:1 이하의 애스팩트 비를 갖는, 기판 표면 상의 갭들을 충진하는 방법.
  28. 제26항에 있어서,
    상기 좁은 갭은 재차 들어가고, 심들 또는 보이드들을 형성하지 않고 충진되는, 기판 표면 상의 갭들을 충진하는 방법.
  29. 제26항에 있어서,
    단계 (c) 의 각각의 반복 후에 펌프다운이 발생하지 않는, 기판 표면 상의 갭들을 충진하는 방법.
  30. 제26항 내지 제29항 중 어느 한 항에 있어서,
    단계 (g) 의 상기 플라즈마는 용량 결합성 플라즈마인, 기판 표면 상의 갭들을 충진하는 방법.
  31. 제26항 내지 제29항 중 어느 한 항에 있어서,
    단계 (c) 에서 형성된 상기 막은 단계 (g) 에서 형성된 상기 갭-충진 재료와 동일한 재료를 포함하는, 기판 표면 상의 갭들을 충진하는 방법.
  32. 제26항 내지 제29항 중 어느 한 항에 있어서,
    상기 방법은 에칭 동작들을 개입시키지 않고 수행되는, 기판 표면 상의 갭들을 충진하는 방법.
  33. 반도체 기판 상의 하나 이상의 갭들을 유전체 재료를 사용하여 충진하는 장치에 있어서,
    반응 챔버;
    상기 반응 챔버에 반응 물질들을 도입하기 위한 유입구 (inlet);
    상기 반응 챔버로부터 재료들을 제거하기 위한 유출구 (outlet);
    플라즈마 발생기; 및
    제1항 내지 제32항 중 어느 한 항의 방법에 따라 상기 반도체 기판 상의 상기 하나 이상의 갭들을 충진하기 위한 인스트럭션들을 갖는 제어기를 포함하는, 충진 장치.
KR1020140131380A 2013-09-30 2014-09-30 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진 KR102368432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220023506A KR102492259B1 (ko) 2013-09-30 2022-02-23 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361884923P 2013-09-30 2013-09-30
US61/884,923 2013-09-30
US14/137,860 2013-12-20
US14/137,860 US9257274B2 (en) 2010-04-15 2013-12-20 Gapfill of variable aspect ratio features with a composite PEALD and PECVD method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220023506A Division KR102492259B1 (ko) 2013-09-30 2022-02-23 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진

Publications (2)

Publication Number Publication Date
KR20150037662A true KR20150037662A (ko) 2015-04-08
KR102368432B1 KR102368432B1 (ko) 2022-02-25

Family

ID=52792999

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020140131380A KR102368432B1 (ko) 2013-09-30 2014-09-30 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진
KR1020220023506A KR102492259B1 (ko) 2013-09-30 2022-02-23 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진
KR1020230008206A KR102681619B1 (ko) 2013-09-30 2023-01-19 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진
KR1020240086074A KR20240110538A (ko) 2013-09-30 2024-07-01 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020220023506A KR102492259B1 (ko) 2013-09-30 2022-02-23 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진
KR1020230008206A KR102681619B1 (ko) 2013-09-30 2023-01-19 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진
KR1020240086074A KR20240110538A (ko) 2013-09-30 2024-07-01 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진

Country Status (3)

Country Link
KR (4) KR102368432B1 (ko)
CN (2) CN107665811B (ko)
TW (1) TWI649803B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077841A (ko) * 2015-12-28 2017-07-06 에이에스엠 아이피 홀딩 비.브이. 원자층 식각을 포함하는 연속 공정
KR20180003435A (ko) * 2016-06-30 2018-01-09 램 리써치 코포레이션 갭 충진에서 증착 및 에칭을 위한 장치 및 방법
US11037991B2 (en) 2018-10-02 2021-06-15 Samsung Electronics Co., Ltd. Variable resistance memory device
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition
US12087574B2 (en) 2018-06-29 2024-09-10 Lam Research Corporation Oxidative conversion in atomic layer deposition processes

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) * 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
KR102188750B1 (ko) * 2015-09-11 2020-12-08 버슘머트리얼즈 유에스, 엘엘씨 콘포말한 금속 또는 메탈로이드 실리콘 니트라이드 막을 증착시키는 방법 및 얻어진 막
KR20180069038A (ko) * 2015-11-13 2018-06-22 어플라이드 머티어리얼스, 인코포레이티드 선택적 표면 개질을 이용하여 구조를 충전하기 위한 기술들
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
JP6456893B2 (ja) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US10153156B2 (en) * 2016-12-15 2018-12-11 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma enhanced atomic layer deposition
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) * 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
DE102017206612A1 (de) * 2017-04-19 2018-10-25 Centrotherm Photovoltaics Ag Verfahren und Vorrichtung zum Ausbilden einer Schicht auf einem Halbleitersubstrat sowie Halbleitersubstrat
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10269559B2 (en) * 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) * 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料之循環沉積製程
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2023504257A (ja) * 2019-12-02 2023-02-02 ラム リサーチ コーポレーション Ｉｎ－ｓｉｔｕでのｐｅｃｖｄによるキャップ層
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177120A (ja) * 1992-10-27 1994-06-24 Sony Corp 層間絶縁膜の形成方法
KR20020048617A (ko) * 2000-12-18 2002-06-24 박종섭 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20070066945A (ko) * 2005-12-21 2007-06-27 에이에스엠 저펜 가부시기가이샤 원자층 성장 및 화학증기 증착에 의한 박막형성 방법
JP2007180362A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
JP2010245518A (ja) * 2009-04-01 2010-10-28 Asm Japan Kk 低温でプラズマ励起原子膜の成膜によりシリコン酸化膜を成膜する方法
KR20100124807A (ko) * 2008-03-07 2010-11-29 도쿄엘렉트론가부시키가이샤 매끄러운 비응집 구리 시드층을 이용하여 오목부를 공극이 없는 구리로 충전하는 방법
KR20110034822A (ko) * 2009-09-29 2011-04-06 부산대학교 산학협력단 상압 플라즈마 표면처리된 폴리머 기판을 이용한 투명전극의 제조방법
KR20130062256A (ko) * 2010-04-15 2013-06-12 노벨러스 시스템즈, 인코포레이티드 플라즈마-활성화 컨포멀 막 증착

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545697B1 (ko) * 2003-12-29 2006-01-24 주식회사 하이닉스반도체 반도체소자의 트렌치 소자분리 방법
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7601651B2 (en) * 2006-03-31 2009-10-13 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
TWI489547B (zh) * 2007-09-18 2015-06-21 Air Liquide 形成含矽膜的方法
US8956983B2 (en) * 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8343881B2 (en) * 2010-06-04 2013-01-01 Applied Materials, Inc. Silicon dioxide layer deposited with BDEAS

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177120A (ja) * 1992-10-27 1994-06-24 Sony Corp 層間絶縁膜の形成方法
KR20020048617A (ko) * 2000-12-18 2002-06-24 박종섭 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR20070066945A (ko) * 2005-12-21 2007-06-27 에이에스엠 저펜 가부시기가이샤 원자층 성장 및 화학증기 증착에 의한 박막형성 방법
JP2007180362A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
KR20100124807A (ko) * 2008-03-07 2010-11-29 도쿄엘렉트론가부시키가이샤 매끄러운 비응집 구리 시드층을 이용하여 오목부를 공극이 없는 구리로 충전하는 방법
JP2010245518A (ja) * 2009-04-01 2010-10-28 Asm Japan Kk 低温でプラズマ励起原子膜の成膜によりシリコン酸化膜を成膜する方法
KR20110034822A (ko) * 2009-09-29 2011-04-06 부산대학교 산학협력단 상압 플라즈마 표면처리된 폴리머 기판을 이용한 투명전극의 제조방법
KR20130062256A (ko) * 2010-04-15 2013-06-12 노벨러스 시스템즈, 인코포레이티드 플라즈마-활성화 컨포멀 막 증착

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077841A (ko) * 2015-12-28 2017-07-06 에이에스엠 아이피 홀딩 비.브이. 원자층 식각을 포함하는 연속 공정
KR20180003435A (ko) * 2016-06-30 2018-01-09 램 리써치 코포레이션 갭 충진에서 증착 및 에칭을 위한 장치 및 방법
US12087574B2 (en) 2018-06-29 2024-09-10 Lam Research Corporation Oxidative conversion in atomic layer deposition processes
US11037991B2 (en) 2018-10-02 2021-06-15 Samsung Electronics Co., Ltd. Variable resistance memory device
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition

Also Published As

Publication number Publication date
KR102492259B1 (ko) 2023-01-26
KR20230017899A (ko) 2023-02-06
CN104517892B (zh) 2017-10-20
KR102368432B1 (ko) 2022-02-25
TWI649803B (zh) 2019-02-01
CN107665811A (zh) 2018-02-06
KR20240110538A (ko) 2024-07-15
KR20220030237A (ko) 2022-03-10
TW201526104A (zh) 2015-07-01
CN107665811B (zh) 2024-01-23
CN104517892A (zh) 2015-04-15
KR102681619B1 (ko) 2024-07-03

Similar Documents

Publication Publication Date Title
KR102681619B1 (ko) 복합 ｐｅａｌｄ 및 ｐｅｃｖｄ 방법을 사용하여 가변 애스팩트 비 피처들의 갭충진
US11133180B2 (en) Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
KR102357418B1 (ko) 유기금속 공-반응물들과의 교차-복분해 반응들을 통해 ｓｉｃ 및 ｓｉｃｎ 막들을 증착시키기 위한 장치들 및 방법들
US10192742B2 (en) Soft landing nanolaminates for advanced patterning
US9076646B2 (en) Plasma enhanced atomic layer deposition with pulsed plasma exposure
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
US9685320B2 (en) Methods for depositing silicon oxide
US9786570B2 (en) Methods for depositing films on sensitive substrates
US9502238B2 (en) Deposition of conformal films by atomic layer deposition and atomic layer etch
US9966255B2 (en) Method of densifying films in semiconductor device
WO2023196437A1 (en) Deposition of metal-containing films and chamber clean

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant