KR20140142690A - 반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법 - Google Patents

반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법 Download PDF

Info

Publication number
KR20140142690A
KR20140142690A KR1020147016618A KR20147016618A KR20140142690A KR 20140142690 A KR20140142690 A KR 20140142690A KR 1020147016618 A KR1020147016618 A KR 1020147016618A KR 20147016618 A KR20147016618 A KR 20147016618A KR 20140142690 A KR20140142690 A KR 20140142690A
Authority
KR
South Korea
Prior art keywords
layer
dopant
light
substrate
semiconductor
Prior art date
Application number
KR1020147016618A
Other languages
English (en)
Inventor
데츠야 이마무라
유카 도미자와
요시노리 이케다
Original Assignee
데이진 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이진 가부시키가이샤 filed Critical 데이진 가부시키가이샤
Publication of KR20140142690A publication Critical patent/KR20140142690A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

제 1 본 발명에서는, 표면의 요철이 적고, 연속성이 높은 실리콘층이 기재 상에 형성된 반도체 적층체의 제조 방법을 제공한다. 기재 (10) 및 기재 상의 소결 실리콘 입자층 (5) 을 갖는 반도체 적층체를 제조하는 제 1 본 발명의 방법은, (a) 분산매 및 분산매 중에 분산되어 있는 실리콘 입자를 함유하는 실리콘 입자 분산체를 기재 (10) 상에 도포하여 실리콘 입자 분산체층 (1) 을 형성하는 공정, (b) 실리콘 입자 분산체층 (1) 을 건조시켜, 미소결 실리콘 입자층 (2) 을 형성하는 공정, (c) 미소결 실리콘 입자층 상에 광 투과성층 (3) 을 적층하는 공정, 및 (d) 광 투과성층 (3) 을 통해 미소결 실리콘 입자층 (2) 에 광을 조사하여, 미소결 실리콘 입자층 (2) 을 구성하는 실리콘 입자를 소결시키고, 그에 따라 소결 실리콘 입자층 (5) 을 형성하는 공정을 포함한다.

Description

반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법{SEMICONDUCTOR LAMINATE AND METHOD FOR MANUFACTURING SAME, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, DOPANT COMPOSITION, DOPANT INJECTION LAYER, AND METHOD FOR FORMING DOPED LAYER}
제 1 본 발명은 반도체 적층체 및 그 제조 방법에 관한 것이다.
제 2 본 발명은 반도체 디바이스의 제조 방법에 관한 것이다. 또 제 2 본 발명은, 반도체 디바이스를 제조하는 제 2 본 발명의 방법을 이용하여 얻을 수 있는 반도체 디바이스에 관한 것이다.
제 3 본 발명은 도펀트 조성물, 도펀트 주입층, 및 도프층의 형성 방법에 관한 것이다. 또, 제 3 본 발명은 도프층을 형성하는 제 3 본 발명의 방법을 이용하여 반도체 디바이스를 제조하는 방법에 관한 것이다.
《제 1 본 발명》
박막 트랜지스터 (TFT) 및 태양 전지와 같은 반도체 디바이스의 제조에 있어서는, 실리콘 기재 등의 기재 상에 적층된 1 또는 복수의 실리콘층을 이용하고 있다.
구체적으로는, 박막 트랜지스터의 제조에 있어서는, 기재 상에 아모르퍼스 실리콘층을 퇴적시키고, 그리고 이 아모르퍼스 실리콘층을 레이저 등으로 결정화시킴으로써, 폴리실리콘층을 형성하는 것이 실시되고 있다.
이 경우, 아모르퍼스 실리콘층의 결정화시에, 실리콘 결정이 이상 성장하여, 폴리실리콘층의 표면에 볼록부가 생기는 경우가 있다. 구체적으로는, 도 3 에서 나타내는 바와 같이, 아모르퍼스 실리콘층 (A30) 에 광 조사 (A15) 를 실시하여 반도체 적층체를 제조하는 경우 (도 3(a)), 얻어지는 실리콘층은, 평탄부 (A30a) 로부터 돌출한 볼록부 (A30b) 를 갖고 있다. 이것은, 아모르퍼스 실리콘층이 융해한 후에 결정을 형성하면서 응고하는 경우, 입계 (粒界) 삼중점에 있어서 최종단에 응고가 일어나, 이 입계 삼중점에 있어서의 응고시에, 체적 팽창에 의해 볼록부 (A30b) 가 생기는 것에 의한다.
이와 같은 표면의 볼록부는, 그 위에 절연층을 퇴적시켰을 때에는, 층간 쇼트나 층간 리크를 가져오는 경우가 있으며, 또 그 위에 전극을 형성했을 때에는, 콘택트의 불량을 초래하는 경우가 있으므로, 제거하는 것이 바람직하다. 따라서, 이와 같은 볼록부를 제거하여 평탄한 표면을 얻기 위해서, 산에 의한 에칭, 연마 등을 실시하는 것이 제안되어 있다 (특허문헌 1 및 2).
또, 실리콘 입자를 함유하는 실리콘 입자 분산체를 기재에 적용하고, 적용한 분산체를 건조시키고, 그리고 가열함으로써, 실리콘 입자가 소결된 실리콘층을 형성하는 방법이 개발되어 있다 (특허문헌 3 ∼ 5).
《제 2 본 발명》
어떤 종류의 반도체 디바이스, 예를 들어 태양 전지, 특히 백 콘택트 태양 전지 및 PERL 태양 전지 (Passivated Emitter, Rear Locally diffused cell) 의 제조에 있어서는, 인 또는 붕소와 같은 도펀트를 반도체층 또는 기재의 선택된 영역에 주입하여, 선택된 영역에만 도프층을 형성하는 것이 실시되고 있다.
예를 들어, 백 콘택트 태양 전지의 제조에 있어서는, 이면측의 선택된 영역에 있어서 p 형 및 n 형의 도프층, 그리고 이들 도프층에 접촉하고 있는 각 전극을 형성하는 것이 실시되고 있다.
구체적으로는, 백 콘택트 태양 전지 (B40) 는, 도 11 에 나타내는 바와 같이, n 형 (또는 p 형 혹은 진성 (眞性)) 반도체로 이루어지는 반도체 기재 (B45) 를 갖고, 이 반도체 기재 (B45) 의 수광면측에 패시베이션층 (B46) 이 배치되어 있으며, 또한 반도체 기재 (B45) 의 이면측에 이면측 전극 (B42, B44) 및 패시베이션층 (B48) 이 배치되어 있다.
또, 백 콘택트 태양 전지에서는, 반도체 기재 (B45) 의 이면측의 전극 (B42, B44) 에 접촉하는 영역이 선택적으로 n 형 또는 p 형으로 고 (高) 도프되어 이루어지는 도프층 (백 콘택트층) (B45a, B45b), 및 반도체 기재 (B45) 의 수광면측의 n 형으로 고도프되어 이루어지는 도프층 (B45c) 을 갖는다.
백 콘택트 태양 전지 (B40) 에서는, 이면측에 있어서, 고농도로 n 도프된 n 형 도프층 (n 형 백 콘택트층) (B45a) 과, 고농도로 p 도프된 p 형 도프층 (p 형 백 콘택트층) (B45b) 이 교호로 배치되어 있다. 그 밖의 부분은, 진성 반도체 영역, 저농도로 p 혹은 n 도프된 영역, 또는 p-n 접합이 형성되어 있는 영역이며, 그 영역에 광이 조사됨으로써 기전력이 발생한다. 이와 같이 하여 발생한 기전력은, n 형 도프층 (B45a) 및 p 형 도프층 (B45b) 을 개재하여, 각각 n 형 전극 (B42) 및 p 형 전극 (B44) 에 의해 취출된다.
백 콘택트 태양 전지 (B40) 에서는, 고농도로 p 또는 n 도프된 도프층 (B45a, B45b) 을 형성함으로써, 접촉 저항에 의한 기전 (起電) 의 로스를 낮게 억제하여, 광 (100) 에 의해 발생하는 전력을 효율적으로 취출할 수 있다. 또, 백 콘택트 태양 전지는, 통상적으로 수광면측에 형성되어 있는 도프층 및 전극이 이면에 형성되어 있으므로, 실질적인 수광 면적을 크게 할 수 있고, 그에 따라 태양 전지 변환 효율을 향상시킬 수 있다.
PERL 태양 전지의 제조에 있어서는, 이면측의 선택된 영역에 있어서 p 형 또는 n 형의 도프층, 그리고 이들 도프층에 접촉하고 있는 각 전극을 형성하는 것이 실시되고 있다.
구체적으로는, PERL 태양 전지 (B50) 는, 도 12 에 나타내는 바와 같이, n 형 (또는 p 형 혹은 진성) 반도체로 이루어지는 반도체 기재 (B55) 를 가지며, 이 반도체 기재 (B55) 의 수광면측에 수광면측 전극 (B52) 및 패시베이션층 (B56) 이 배치되어 있고, 또한 반도체 기재 (B55) 의 이면측에 이면측 전극 (B54) 및 패시베이션층 (B58) 이 배치되어 있다.
또, PERL 태양 전지에서는, 반도체 기재 (B55) 의 이면측 전극 (B54) 에 접촉하는 영역이 선택적으로 p 형으로 고도프되어 이루어지는 도프층 (B55a), 및 반도체 기재 (B55) 의 수광면측이 n 형으로 고도프되어 이루어지는 도프층 (B55c) 을 갖는다.
PERL 태양 전지 (B50) 에서는, 수광면측에 있어서 n 형으로 고도프되어 이루어지는 n 형 도프층 (B55c) 과, 이면측에 있어서 고농도로 p 도프된 p 형 도프층 (B55a) 사이의, 진성 반도체 영역, 저농도로 p 혹은 n 도프된 영역, 또는 p-n 접합이 형성되어 있는 영역에 광 (B100) 이 조사됨으로써, 기전력이 발생한다. 이와 같이 하여 발생한 기전력은, p 형 도프층 (B55a) 및 n 형 도프층을 개재하여, 각각 p 형 전극 (B54) 및 n 형 전극에 의해 취출된다.
PERL 태양 전지 (B50) 에서는, 고농도로 p 도프된 도프층 (B55a) 을 형성함으로써, 접촉 저항에 의한 기전의 로스를 낮게 억제하여, 광 (B100) 에 의해 발생하는 전력을 효율적으로 취출할 수 있다. 또, PERL 태양 전지는, 이면에 형성한 패시베이션층이 기판 이면에서의 재결합을 억제하여, 태양 전지 변환 효율을 향상시킬 수 있다.
상기 태양 전지와 같은 반도체 장치에서는, 반도체층 또는 기재의 선택된 영역에 도프층을 형성하고, 그리고 이 선택된 영역의 도프층 상에 전극을 형성하고 있다. 이 경우, 종래, 도 13 에 나타내는 바와 같이, 반도체 기재 (B65) 상에 확산 마스크층 (B72) 을 형성하고 (도 13(a) 및 (b)), 확산 마스크층 (B72) 의 선택된 영역에 구멍 (B72a) 을 뚫어 반도체 기재 (B65) 를 노출시키고 (도 13(c)), 그 구멍 (B72a) 을 통해서, 옥시염화인 (POCl3) 과 같은 도핑 가스, 도포형 도핑제 등에 의해 형성된 도펀트 주입층 (B74) 에 의해 반도체 기재의 선택된 영역에 도프층 (B65a) 을 형성하고 (도 13(d)), 확산 마스크층 (B72) 및 도펀트 주입층 (B74) 을 제거하여 (도 13(e)), 도프층 (B65a) 을 갖는 반도체 기재 (B65) 상에 패시베이션층 (B68) 을 형성하고 (도 13(f)), 도프층 (B65a) 에 대응하는 패시베이션층 (B68) 의 선택된 영역에 구멍 (B68a) 을 뚫어 반도체 기재 (B65) 를 노출시키고, 그 구멍 (B68a) 을 통해서 전극 (B62) 을 형성함으로써, 반도체 기재의 선택된 영역의 도프층 (B65a) 과 전극 (B62) 사이의 전기적 접촉을 형성하고 있다.
또, 백 콘택트 태양 전지에서와 같이, n 형 도프층과 p 형 도프층의 양방을 형성할 필요가 있는 경우에는, 도 13(b) ∼ (e) 의 공정을 반복하여, n 형 도프층과 동일하게 하여 p 형 도프층을 형성하고 있다.
또한, 확산 마스크층 및 패시베이션층에 구멍을 뚫기 위해서는 포토리소그래피, 레이저 등이 이용되어 왔다 (특허문헌 6 및 7).
또한, 도프층의 형성에 관해서는, 도프되어 있는 실리콘 입자를 함유하는 분산체를 도포하여 분산체층을 형성하고, 이 분산체층을 건조 및 소성하여, 기재를 도핑하고, 그리고 그 후에, 실리콘 입자에서 유래하는 층을 제거하는 것도 제안되어 있다 (특허문헌 8).
《제 3 본 발명》
종래, 태양 전지와 같은 반도체 디바이스의 제조에 있어서, 반도체 기재에 도프층을 형성하는 경우, 도펀트를 함유하는 도펀트 조성물을 반도체 기재에 도포하고, 이 반도체 기재를 노 (爐) 에서 가열함으로써, 반도체 기재 중에 도펀트를 확산시키는 것이 실시되어 왔다. 그러나, 노에 의한 가열은, 장시간의 고온 처리가 필요하고, 코스트가 든다는 과제가 있었다. 그래서, 최근, 레이저를 조사함으로써 도펀트 조성물로부터 반도체 기재 중에 도펀트를 확산시키는 기술의 개발이 활발히 실시되고 있다.
예를 들어 특허문헌 9 에서는, 산화규소 등의 규소 화합물을 함유하는 도펀트 조성물을 사용하여 도펀트를 확산시키기 위해서, 전기로에 의한 가열 또는 레이저 조사를 이용할 수 있다고 하고 있다. 또, 특허문헌 10 에서는, 레이저 조사에 의한 도펀트 확산을 위해서, 카본을 포함하는 광 흡수층을 투명 기재 상에 형성하고, 이 광 흡수층을 도펀트 조성물층에 밀착시켜, 레이저 광의 흡수를 향상시키는 것을 제안하고 있다. 또, 비특허문헌 1 에서는, 도펀트 조성물층 상에, 부동태화 및 반사 방지를 위한 질화규소층을 형성하고, 질화규소막 상으로부터 레이저를 조사함으로써, 반도체 기재에 도펀트를 주입하는 것을 제안하고 있다.
일본 공개특허공보 평2-163935호 일본 공개특허공보 2006-261681호 미국 특허공보 제7,704,866호 일본 공표특허공보 2010-519731호 일본 공표특허공보 2010-514585호 일본 공표특허공보 2006-80450호 일본 공표특허공보 2005-150609호 미국 특허공보 제7,923,368호 일본 공개특허공보 2012-019162호 일본 공개특허공보 2010-3834호
Laser process for selective emitter silicon solar cells (International Lournal of Photoenergy, Volume 2012, 413863)
《제 1 본 발명》
상기와 같은 실리콘 입자를 소결시켜 얻은 실리콘층도 상기와 같이 평탄한 표면을 갖는 것이 바람직하지만, 이와 같은 실리콘층은 일반적으로 표면에 비교적 큰 볼록부를 갖고 있다. 구체적으로는, 도 4 에 나타내는 바와 같이, 단독의 실리콘 입자층 (A40) 에 광 조사를 실시하여 반도체 적층체를 제조하는 경우 (도 4(a)), 얻어지는 실리콘층은, 입자의 소결에 의해 생기는 비교적 작은 입자 (A40a) 와 비교적 큰 입자 (A40b) 를 갖고 있으며, 이들 중의 비교적 큰 입자 (A40b) 에 의해 표면이 큰 요철을 갖고 있다. 또, 얻어지는 실리콘층은, 소결한 입자끼리가 서로 접촉하고 있지 않은 부분이 생김으로써, 연속성이 충분하지 않은 경우가 있다.
상기와 같이, 반도체 디바이스의 제조에 있어서는, 평탄한 표면을 갖는 실리콘층이 필요해지고 있다.
따라서, 제 1 본 발명에서는, 표면의 요철이 적고, 연속성이 높은 실리콘층이 기재 상에 형성된 반도체 적층체, 및 그러한 반도체 적층체의 제조 방법을 제공한다. 또, 제 1 본 발명에서는, 표면의 요철이 적고, 연속성이 높은 실리콘층이 기재 상에 형성되어 있고, 추가로 이 실리콘층 상에 절연층이 적층되어 있는 반도체 적층체, 및 그러한 반도체 적층체의 제조 방법을 제공한다.
《제 2 본 발명》
상기와 같이, 백 콘택트 태양 전지 및 PERL 태양 전지와 같은 어떤 종류의 반도체 디바이스의 제조에 있어서는, 선택된 영역에 도프층을 형성하는 것이 실시되고 있다.
그러나, 종래의 방법에서는, 상기와 같이, 선택된 영역에 도프층을 형성하기 위해서는 다수의 공정이 필요하였다. 특히, 백 콘택트 태양 전지에서와 같이, n 형 도프층과 p 형 도프층을 형성할 필요가 있는 경우에는, n 형 도프층 및 p 형 도프층의 각각을 위한 확산 공정을 이용할 필요가 있어, 추가로 다수의 공정이 필요하였다.
또, 종래의 방법에서와 같이 포토리소그래피를 이용하는 경우, 패시베이션층에 구멍을 뚫는 공정만을 고려한 것만으로도, 포토레지스트의 도포 공정, 자외선 조사에 의한 패터닝 공정, 포토레지스트의 형성 공정, 절연층의 제거 공정, 및 포토레지스트의 제거 공정이라는, 많은 공정이 필요하였다. 또, 레이저를 사용한 경우에도, 확산층을 형성하는 공정, 패시베이션층을 형성하는 공정, 레이저에 의해 구멍을 뚫는 공정이라는, 많은 공정이 필요하였다.
또, 특허문헌 8 에서와 같이 도프되어 있는 실리콘 입자를 사용하여 도프층을 형성하는 경우에도, 도프층의 형성 후에 실리콘 입자에서 유래하는 층을 제거하는 공정을 이용하는 것이 필요가 있었다.
이에 대해, 제 2 본 발명에서는, 상기와 같은 문제가 없는 반도체 디바이스의 제조 방법을 제공한다. 또 제 2 본 발명은, 제 2 본 발명의 방법에 의해 얻어지는 반도체 디바이스를 제공한다.
《제 3 본 발명》
상기와 같이, 예를 들어 특허문헌 9 및 10 에서는, 산화규소 등의 규소 화합물 또는 카본을 함유하는 도펀트 조성물의 사용이 검토되고 있다.
그러나, 예를 들어 특허문헌 9 의 도펀트 조성물에서는, 산화규소 등의 규소 화합물을 함유하는 도펀트 조성물이 광을 흡수하지 않고, 기재만이 광을 흡수하기 때문에, 레이저 조사에 의해 기재에 대미지가 생길 가능성이 있다.
또, 특허문헌 10 의 방법에서는, 광 흡수층에 있어서 사용되고 있는 카본이 레이저 조사시에 기재 중에 확산되어, 바람직하지 않은 불순물이 될 가능성이 있다.
또, 비특허문헌 1 의 방법에서는, 부동태화 및 반사 방지를 위한 질화규소층을 성막하기 위해서, 고진공을 이용한 CVD 법 등이 필요하고, 코스트가 든다는 문제가 있다.
따라서 제 3 본 발명에서는, 상기와 같은 문제가 없는 도펀트 조성물을 제공한다.
또, 제 3 본 발명은, 제 3 본 발명의 도펀트 조성물을 사용하여 얻을 수 있는 도프층, 제 3 본 발명의 도펀트 조성물을 사용하는 도프층 형성 방법, 그리고 제 3 본 발명의 도프층 형성 방법을 이용하는 반도체 디바이스 제조 방법을 제공한다.
본건 발명자는, 예의 검토한 결과, 하기의 〈A1〉 ∼ 〈A22〉 의 제 1 본 발명에 상도하였다.
〈A1〉 (a) 분산매 및 상기 분산매 중에 분산되어 있는 실리콘 입자를 함유하는 실리콘 입자 분산체를 기재 상에 도포하여 실리콘 입자 분산체층을 형성하는 공정,
(b) 상기 실리콘 입자 분산체층을 건조시켜, 미소결 실리콘 입자층을 형성하는 공정,
(c) 상기 미소결 실리콘 입자층 상에 광 투과성층을 적층하는 공정, 및
(d) 상기 광 투과성층을 통해 상기 미소결 실리콘 입자층에 광을 조사하여, 상기 미소결 실리콘 입자층을 구성하는 상기 실리콘 입자를 소결시키고, 그에 따라 소결 실리콘 입자층을 형성하는 공정
을 포함하는, 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체의 제조 방법.
〈A2〉 공정 (d) 광 조사의 후에 상기 광 투과성층이 유지되고 있는, 상기 〈A1〉 항에 기재된 방법.
〈A3〉 공정 (d) 광 조사에 의해 상기 광 투과성층이 제거되는, 상기 〈A1〉 항에 기재된 방법.
〈A4〉 상기 광 투과성층이 유기 화합물, 무기 화합물 또는 유기 무기 하이브리드 화합물 중 어느 것을 포함하는, 상기 〈A1〉 ∼ 〈A3〉 항 중 어느 하나에 기재된 방법.
〈A5〉 상기 광 투과성층이 규소 화합물을 포함하는, 상기 〈A1〉 ∼ 〈A4〉 항 중 어느 하나에 기재된 방법.
〈A6〉 상기 광 투과성층이 산화규소 또는 실록산 결합을 갖는 화합물을 포함하는, 상기 〈A1〉 ∼ 〈A5〉 항 중 어느 하나에 기재된 방법.
〈A7〉 상기 광 투과성층이 스핀·온·글래스에 의해 형성되는, 상기 〈A1〉 ∼ 〈A6〉 항 중 어느 하나에 기재된 방법.
〈A8〉 상기 광 투과성층이 액상법에 의해 형성되는, 상기 〈A1〉 ∼ 〈A7〉 항 중 어느 하나에 기재된 방법.
〈A9〉 상기 광 투과성층이 1012 Ω·㎝ 이상의 체적 저항률을 갖는, 상기 〈A1〉 ∼ 〈A8〉 항 중 어느 하나에 기재된 방법.
〈A10〉 상기 광 투과성층이 50 ∼ 1,000 ㎚ 의 막 두께를 갖는, 상기 〈A1〉 ∼ 〈A9〉 항 중 어느 하나에 기재된 방법.
〈A11〉 상기 소결 실리콘 입자층이 50 ∼ 500 ㎚ 의 막 두께를 갖는, 상기 〈A1〉 ∼ 〈A10〉 항 중 어느 하나에 기재된 방법.
〈A12〉 상기 광 조사를 레이저를 사용하여 실시하는, 상기 〈A1〉 ∼ 〈A11〉 항 중 어느 하나에 기재된 방법.
〈A13〉 상기 레이저의 파장이 600 ㎚ 이하인, 상기 〈A12〉 항에 기재된 방법.
〈A14〉 상기 광 조사를 비산화성 분위기하에서 실시하는, 상기 〈A1〉 ∼ 〈A13〉 항 중 어느 하나에 기재된 방법.
〈A15〉 상기 광 조사를 대기 분위기하에서 실시하는, 상기 〈A1〉 ∼ 〈A13〉 항 중 어느 하나에 기재된 방법.
〈A16〉 상기 〈A1〉 ∼ 〈A15〉 항 중 어느 하나에 기재된 방법으로 제조되는, 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체.
〈A17〉 상기 〈A16〉 항에 기재된 반도체 적층체를 포함하는, 반도체 디바이스.
〈A18〉 상기 〈A2〉 항에 기재된 방법으로 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체를 제조한 후에, 상기 반도체 적층체로부터 상기 광 투과성층의 일부를 제거하여, 상기 소결 실리콘 입자층에 도달하는 개구부를 형성하고, 그리고 상기 개구부에 소스 전극 및 드레인 전극을 제공하고, 또한 상기 광 투과성층 상에 게이트 전극을 형성하는 것을 포함하는, 탑 게이트·탑 콘택트형 박막 트랜지스터의 제조 방법.
〈A19〉 상기 〈A18〉 항에 기재된 방법으로 제조되는, 탑 게이트·탑 콘택트형 박막 트랜지스터.
〈A20〉 (a) 기재,
(b) 상기 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 미소결 실리콘 입자층,
(c) 상기 미소결 실리콘 입자층 상에 적층되어 있는 광 투과성층,
을 갖는, 미소결 실리콘 적층체.
〈A21〉 (a) 기재,
(b) 상기 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층,
(c) 상기 소결 실리콘 입자층 상에 적층되어 있는 광 투과성층,
을 갖는, 반도체 적층체.
〈A22〉 (a) 유리 기재,
(b) 상기 유리 기재 상에 직접 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층으로서, 산술 평균 조도가 100 ㎚ 이하인 소결 실리콘 입자층
을 갖는, 반도체 적층체.
본건 발명자는, 예의 검토한 결과, 하기의 〈B1〉 ∼ 〈B17〉 의 제 2 본 발명에 상도하였다.
〈B1〉 하기의 공정에 의해 반도체층 또는 기재의 제 1 영역에 제 1 도프층을 형성하는 것을 포함하는, 반도체 디바이스의 제조 방법：
하기의 (i) 및 (ii) 를 갖는 적층체를 제공하는 것：(i) 상기 반도체층 또는 기재 상에 배치되어 있는 제 1 및/또는 제 2 패시베이션층, 그리고 (ii) 제 1 패시베이션층의 상측이고 제 2 패시베이션층의 하측에 있어서 상기 제 1 영역에 대응하는 영역에 배치되어 있는 도펀트 주입층으로서, 제 1 입자로 이루어지고, 상기 제 1 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있는, 제 1 도펀트 주입층, 그리고
상기 적층체의 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 패시베이션층 중 상기 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
〈B2〉 하기의 공정을 포함하는, 상기 〈B1〉 항에 기재된 방법：
상기 반도체층 또는 기재 상에 상기 제 1 패시베이션층을 퇴적시키는 것,
상기 제 1 패시베이션층 중 상기 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것, 그리고
상기 제 1 도펀트 주입층에 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 제 1 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
〈B3〉 하기의 공정을 포함하는, 상기 〈B1〉 항에 기재된 방법：
상기 제 1 영역에, 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것,
상기 반도체층 또는 기재 및 상기 제 1 도펀트 주입층 상에 상기 제 2 패시베이션층을 퇴적시키는 것, 그리고
상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
〈B4〉 하기의 공정을 포함하는, 상기 〈B1〉 항에 기재된 방법：
상기 반도체층 또는 기재 상에 상기 제 1 패시베이션층을 퇴적시키는 것,
상기 제 1 패시베이션층 중 상기 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것,
상기 제 1 패시베이션층 및 상기 제 1 도펀트 주입층 상에 제 2 패시베이션층을 퇴적시키는 것, 그리고
상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 그리고 상기 제 1 및 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
〈B5〉 상기 제 1 도프층에 접촉하도록, 상기 패시베이션층을 통해 전극을 형성하는 공정을 추가로 포함하는, 상기 〈B1〉 ∼ 〈B4〉 항 중 어느 한 항에 기재된 방법.
〈B6〉 상기 도펀트의 농도가, 상기 제 1 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인, 상기 〈B1〉 ∼ 〈B5〉 항 중 어느 한 항에 기재된 방법.
〈B7〉 상기 패시베이션층이 1 ∼ 200 ㎚ 의 층 두께를 갖는, 상기 〈B1〉 ∼ 〈B6〉 항 중 어느 한 항에 기재된 방법.
〈B8〉 상기 패시베이션층이 SiN, SiO2, Al2O3, 및 그들의 조합으로 이루어지는 군에서 선택되는 재료로 형성되어 있는, 상기 〈B1〉 ∼ 〈B7〉 항 중 어느 한 항에 기재된 방법.
〈B9〉 상기 반도체층 또는 기재가 실리콘, 게르마늄 또는 그들의 조합의 반도체층 또는 기재인, 상기 〈B1〉 ∼ 〈B8〉 항 중 어느 한 항에 기재된 방법.
〈B10〉 상기 분산체의 적용을 인쇄법에 의해 실시하는, 상기 〈B1〉 ∼ 〈B9〉 항 중 어느 한 항에 기재된 방법.
〈B11〉 상기 입자의 평균 1 차 입자경이 100 ㎚ 이하인, 상기 〈B1〉 ∼ 〈B10〉 항 중 어느 한 항에 기재된 방법.
〈B12〉 하기의 공정에 의해 반도체층 또는 기재의 제 2 영역에 제 2 도프층을 형성하는 것을 추가로 포함하는, 상기 〈B1〉 ∼ 〈B11〉 항 중 어느 한 항에 기재된 방법：
상기 제 1 분산체의 적용과 동시에, 상기 제 1 분산체의 적용과 건조 사이에, 상기 제 1 분산체의 건조와 상기 제 1 도펀트 주입층의 제거 사이에, 또는 상기 제 1 도펀트 주입층의 제거 후에, 상기 반도체층 또는 기재의 제 2 영역에, 제 2 입자를 함유하는 제 2 분산체를 적용하는 것, 여기서, 상기 제 2 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 상기 제 1 입자의 도펀트와는 상이한 형 (型) 의 도펀트에 의해 도프되어 있다,
상기 제 1 분산체의 건조와 동시에, 또는 상기 제 1 분산체의 건조와는 별도로, 적용한 상기 제 2 분산체를 건조시켜, 제 2 도펀트 주입층으로 하는 것, 및
상기 제 1 도펀트 주입층으로의 광 조사와 동시에, 또는 상기 제 1 도펀트 주입층으로의 광 조사와는 별도로, 상기 제 2 도펀트 주입층에 광 조사를 실시함으로써, 상기 제 2 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 2 도프층을 형성함과 함께, 상기 제 2 도펀트 주입층, 및 상기 제 1 및/또는 제 2 패시베이션층 중 상기 제 2 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
〈B13〉 상기 제 2 도프층에 접촉하도록, 상기 패시베이션층을 통해 전극을 형성하는 공정을 추가로 포함하는, 상기 〈B12〉 항에 기재된 방법.
〈B14〉 상기 반도체 디바이스가 태양 전지인, 상기 〈B12〉 또는 〈B13〉 항에 기재된 방법.
〈B15〉 반도체 기재 또는 층 상에 패시베이션층이 적층되어 있고,
상기 반도체 기재 또는 층의 제 1 영역에 있어서, 상기 패시베이션층이 적어도 부분적으로 제거되어, 상기 반도체 기재 또는 층에 제 1 입자가 소결되어 있고, 또한 상기 제 1 입자를 개재하여, 또한 상기 패시베이션층을 통해, 상기 제 1 영역에 도달하는 제 1 전극이 형성되어 있고,
상기 제 1 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있으며, 또한
상기 도펀트의 농도가, 상기 제 1 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인,
반도체 디바이스.
〈B16〉 상기 반도체 기재 또는 층의 제 2 영역에 있어서, 상기 패시베이션층이 적어도 부분적으로 제거되어, 상기 반도체 기재 또는 층에 제 2 입자가 소결되어 있고, 또한 상기 제 2 입자를 개재하여, 또한 상기 패시베이션층을 통해, 상기 제 2 영역에 도달하는 제 2 전극이 형성되어 있고,
상기 제 2 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 상기 제 1 입자의 도펀트와는 상이한 형의 도펀트에 의해 도프되어 있으며, 또한
상기 도펀트의 농도가, 상기 제 2 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인,
상기 〈B15〉 항에 기재된 반도체 디바이스.
〈B17〉 태양 전지인, 상기 〈B15〉 또는 〈B16〉 항에 기재된 반도체 디바이스.
본건 발명자는, 예의 검토한 결과, 하기의 〈C1〉 ∼ 〈C20〉 의 제 3 본 발명에 상도하였다.
〈C1〉 용매,
도펀트 원소를 갖는 도펀트 화합물, 및
100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자
를 함유하고 있는, 도펀트 조성물.
〈C2〉 상기 광 흡수 입자가 규소, 게르마늄 또는 그들의 조합으로 구성되어 있는, 상기 〈C1〉 에 기재된 조성물.
〈C3〉 상기 광 흡수 입자가 100 ㎚ 이하의 평균 1 차 입자경을 갖는, 상기 〈C1〉 또는 〈C2〉 에 기재된 조성물.
〈C4〉 상기 피크 흡수 파장에 있어서의 피크가 200 ∼ 2500 ㎚ 의 범위에 있어서의 최대 피크인, 상기 〈C1〉 ∼ 〈C3〉 항 중 어느 한 항에 기재된 조성물.
〈C5〉 상기 광 흡수 입자가 도펀트를 실질적으로 함유하고 있지 않는, 상기 〈C1〉 ∼ 〈C4〉 항 중 어느 한 항에 기재된 조성물.
〈C6〉 상기 광 흡수 입자가 도펀트에 의해 도프되어 있는, 상기 〈C1〉 ∼ 〈C4〉 항 중 어느 한 항에 기재된 조성물.
〈C7〉 도펀트 원소를 갖는 도펀트 화합물, 및
100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자
를 함유하고 있는, 도펀트 주입층.
〈C8〉 서로 적층되어 있는 하기의 층을 갖는 도펀트 주입층：
도펀트 원소를 갖는 도펀트 화합물을 함유하고 있는 도펀트 화합물 함유층, 및
100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 함유하고 있는 광 흡수 입자 함유층.
〈C9〉 상기 광 흡수 입자 함유층 상에 상기 도펀트 화합물 함유층이 적층되어 있는, 상기 〈C8〉 항에 기재된 도펀트 주입층.
〈C10〉 상기 도펀트 화합물 함유층 상에 상기 광 흡수 입자 함유층이 적층되어 있는, 상기 〈C8〉 항에 기재된 도펀트 주입층.
〈C11〉 상기 도펀트 화합물 함유층이, 100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 추가로 함유하고 있는, 상기 〈C8〉 ∼ 〈C10〉 항 중 어느 한 항에 기재된 도펀트 주입층.
〈C12〉 상기 광 흡수 입자 함유층이, 도펀트 원소를 갖는 도펀트 화합물을 추가로 함유하고 있는, 상기 〈C8〉 ∼ 〈C11〉 항 중 어느 한 항에 기재된 도펀트 주입층.
〈C13〉 반도체 기재 상에 적층되어 있는, 상기 〈C7〉 ∼ 〈C12〉 항 중 어느 한 항에 기재된 도펀트 주입층.
〈C14〉 상기 광 흡수 입자가 상기 반도체 기재와 동일한 원소로 구성되어 있는, 상기 〈C13〉 항에 기재된 도펀트 주입층.
〈C15〉 상기 〈C13〉 또는 〈C14〉 항에 기재된 상기 도펀트 주입층에 광을 조사하여, 상기 도펀트 원소를 상기 반도체 기재 중에 확산시키는 것을 포함하는, 도프층의 형성 방법.
〈C16〉 상기 광 흡수 입자가, 조사되는 상기 광의 주파장에 있어서, 상기 피크 흡수 파장에 있어서의 흡광률의 0.1 배 이상의 흡광률을 갖는, 상기 〈C15〉 항에 기재된 방법.
〈C17〉 조사되는 상기 광이 레이저 광인, 상기 〈C15〉 또는 〈C16〉 항에 기재된 방법.
〈C18〉 상기 〈C15〉 ∼ 〈C17〉 항 중 어느 한 항에 기재된 방법에 의해 도프층을 형성하는 것을 포함하는, 반도체 디바이스의 제조 방법.
〈C19〉 상기 반도체 디바이스가 태양 전지인, 상기 〈C18〉 항에 기재된 방법.
〈C20〉 상기 〈C18〉 또는 〈C19〉 항에 기재된 방법에 의해 제조되는, 반도체 디바이스.
반도체 적층체를 제조하는 제 1 본 발명의 방법에서는, 표면의 요철을 제거하는 추가적인 공정 없이, 기재 상의 소결 실리콘 입자층이 비교적 평탄하고 또한 연속성이 높은 표면을 가질 수 있다. 제 1 본 발명의 반도체 적층체에서는, 소결 실리콘 입자층이 비교적 평탄하고 또한 연속성이 높은 표면을 가질 수 있으며, 따라서 그 위에 절연층, 전극 등을 퇴적시켰을 때에, 양호한 특성을 갖는 반도체 디바이스를 얻을 수 있다.
제 2 본 발명의 방법에 의하면, 비교적 적은 공정으로, 선택된 영역에 도프층 (「확산층」 이라고도 한다) 을 형성하고, 또한 도프층에 대응하는 영역의 패시베이션층을 적어도 부분적으로 제거할 수 있다. 따라서, 제 2 본 발명의 방법에 의하면, 비교적 적은 공정으로, 선택된 영역에만 도프층을 갖는 반도체 디바이스, 예를 들어 태양 전지, 특히 백 콘택트 태양 전지 및 PERL 태양 전지를 제조할 수 있다.
제 3 본 발명의 도펀트 조성물에 의하면, 도포에 의해 도펀트 주입층을 용이하게 성막할 수 있으며, 또 얻어지는 도펀트 주입층은, 그린 레이저 (파장 532 ㎚) 등의 광의 조사에 의해, 효과적으로 도펀트를 기재에 확산시킬 수 있다. 특히, 제 3 본 발명의 도펀트 조성물에 의하면, 반도체 기재와 동일한 원소로 구성되어 있는 광 흡수 입자를 사용하는 경우에는, 광 흡수 입자가 바람직하지 않은 불순물을 함유하지 않도록 함으로써, 이와 같은 바람직하지 않은 불순물이 도펀트와 함께 확산하는 것을 억제할 수 있다.
도 1 은, 반도체 적층체를 제조하는 제 1 본 발명의 방법을 설명하기 위한 도면이다.
도 2 는, 반도체 적층체를 제조하는 제 1 본 발명의 방법으로 얻어진 반도체 적층체를 이용하여 탑 게이트·탑 콘택트형의 TFT 를 제조하는 방법을 설명하기 위한 도면이다.
도 3 은, 아모르퍼스 실리콘층에 광 조사를 실시하여 반도체 적층체를 제조하는 방법을 설명하기 위한 도면이다.
도 4 는, 단독의 미소결 실리콘 입자층에 광 조사를 실시하여 반도체 적층체를 제조하는 방법을 설명하기 위한 도면이다.
도 5(a) ∼ (d) 는 각각 실시예 A1-1 ∼ A1-4 에서 얻어진 반도체 적층체의 단면 FE-SEM 사진이다.
도 6(a) ∼ (d) 는 각각 실시예 A2-1 ∼ A2-4 에서 얻어진 반도체 적층체의 단면 FE-SEM 사진이다.
도 7(a) ∼ (d) 는 각각 비교예 A1 ∼ 4 에서 얻어진 반도체 적층체의 단면 FE-SEM 사진이다.
도 8 은, 기재의 일부에 도프층을 형성하는 제 2 본 발명의 방법의 제 1 양태를 설명하기 위한 도면이다.
도 9 는, 기재의 일부에 도프층을 형성하는 제 2 본 발명의 방법의 제 2 양태를 설명하기 위한 도면이다.
도 10 은, 기재의 일부에 도프층을 형성하는 제 2 본 발명의 방법의 제 3 양태를 설명하기 위한 도면이다.
도 11 은, 백 콘택트 태양 전지의 예를 설명하기 위한 도면이다.
도 12 는, PERL 태양 전지의 예를 설명하기 위한 도면이다.
도 13 은, 기재의 일부에 도프층을 형성하는 종래의 방법을 설명하기 위한 도면이다.
도 14 는, 실시예 B1 에서 제조된 기재의 동적 2 차 이온 질량 분석 (Dynamic SIMS) 결과를 나타내는 도면이다.
도 15 는, 실시예 B1 에서 제조된 기재 단면의 전계 방사형 주사 전자 현미경 (FE-SEM) 사진을 나타내는 도면이다.
도 16 은, 실시예 B2 에서 제조된 기재의 동적 2 차 이온 질량 분석 (Dynamic SIMS) 결과를 나타내는 도면이다.
도 17 은, 제 3 본 발명 (도 17(a), (c) 및 (d)) 의 도펀트 주입층에 의한 광 흡수, 그리고 종래 (도 17(b)) 의 도펀트 주입층에 의한 광 흡수를 개념적으로 나타내는 도면이다.
도 18 은, 실시예 C1-1 ∼ C1-3 및 비교예 C1 에서 사용한 도펀트 주입층의 광 투과율을 나타내는 도면이다.
도 19 는, 실시예 C2 에서 사용한 도펀트 주입층의 광 투과율을 나타내는 도면이다.
도 20 은, 실시예 C3 에서 사용한 도펀트 주입층의 광 투과율을 나타내는 도면이다.
《《제 1 본 발명》》
《반도체 적층체의 제조 방법》
기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체를 제조하는 제 1 본 발명의 방법은 하기의 공정 (a) ∼ (d) 를 포함한다：
(a) 분산매 및 분산매 중에 분산되어 있는 실리콘 입자를 함유하는 실리콘 입자 분산체를 기재 상에 도포하여 실리콘 입자 분산체층을 형성하는 공정,
(b) 실리콘 입자 분산체층을 건조시켜, 미소결 실리콘 입자층을 형성하는 공정,
(c) 미소결 실리콘 입자층 상에 광 투과성층을 적층하는 공정, 및
(d) 광 투과성층을 통해 미소결 실리콘 입자층에 광을 조사하여, 미소결 실리콘 입자층을 구성하는 실리콘 입자를 소결시키고, 그에 따라 소결 실리콘 입자층을 형성하는 공정.
이하에서는, 제 1 본 발명의 방법의 각 공정에 대하여, 도 1 을 참조하면서 설명한다.
《반도체 적층체의 제조 방법-공정 (a)》
제 1 본 발명의 방법의 공정 (a) 에서는, 처음에, 분산매 및 분산매 중에 분산되어 있는 실리콘 입자를 함유하는 실리콘 입자 분산체를 기재 (A10) 상에 도포하여, 실리콘 입자 분산체층 (A1) 을 형성한다 (도 1(a) 를 참조).
(입자)
실리콘 입자 분산체에 포함되는 실리콘 입자는, 실리콘으로 이루어지는 입자이면, 제 1 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것은 아니다. 이와 같은 실리콘 입자로는, 예를 들어 특허문헌 4 및 5 에서 나타내는 바와 같은 실리콘 입자를 사용할 수 있다. 구체적으로는, 이 실리콘 입자로는, 레이저 열 분해법, 특히 CO2 레이저를 사용한 레이저 열 분해법에 의해 얻어진 실리콘 입자를 들 수 있다.
분산체의 입자는, 입경이 비교적 작은 것이, 광 조사에 의해 입자를 용융 및 소결하고, 평탄한 표면을 갖는 반도체 적층체를 형성하기 위해서 바람직한 경우가 있다.
예를 들어, 입자의 평균 1 차 입자경은 1 ㎚ 이상, 3 ㎚ 이상, 5 ㎚ 이상, 10 ㎚ 이상, 또는 15 ㎚ 이상이어도 된다. 또, 입자의 평균 1 차 입자경은 100 ㎚ 이하, 40 ㎚ 이하, 30 ㎚ 이하, 20 ㎚ 이하, 또는 10 ㎚ 이하여도 된다.
여기서, 제 1 본 발명에 있어서는, 입자의 평균 1 차 입자경은, 주사형 전자 현미경 (SEM：Scanning Electron Microscope), 투과형 전자 현미경 (TEM：Transmission Electron Microscope) 등에 의한 관찰에 의해, 촬영한 화상을 바탕으로 직접 입자경을 계측하고, 집합수 100 이상으로 이루어지는 입자군을 해석함으로써, 수평균 1 차 입자경으로서 구할 수 있다.
실리콘 입자는 p 형 또는 n 형 도펀트에 의해 도프되어 있어도 된다. p 형 또는 n 형 도펀트는, 예를 들어 붕소 (B), 알루미늄 (Al), 갈륨 (Ga), 인듐 (In), 티탄 (Ti), 인 (P), 비소 (As), 안티몬 (Sb), 또는 그들의 조합으로 이루어지는 군에서 선택된다.
또한, 소결 실리콘 입자층을 도펀트 주입층으로서 사용하는 경우, 실리콘 입자가 도핑되어 있는 정도는, 도펀트 주입층으로서의 소결 실리콘 입자층 및 기재에 있어서의 원하는 도펀트 농도 등에 의존하여 결정할 수 있다. 구체적으로는, 예를 들어, 입자는 도펀트를 1×1018 atoms/㎤ 이상, 1×1019 atoms/㎤ 이상, 1×1020 atoms/㎤ 이상, 5×1020 atoms/㎤ 이상, 또는 1×1021 atoms/㎤ 이상 포함할 수 있다.
(분산매)
분산체의 분산매는, 제 1 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것이 아니고, 따라서 예를 들어 제 1 본 발명에서 사용하는 실리콘 입자와 반응하지 않는 유기 용매를 사용할 수 있다. 구체적으로는 이 분산매는, 비수계 용매, 예를 들어 알코올, 알칸, 알켄, 알킨, 케톤, 에테르, 에스테르, 방향족 화합물, 또는 함질소 고리 화합물, 특히 이소프로필알코올 (IPA), N-메틸-2-피롤리돈 (NMP), 테르피네올 등이어도 된다. 또, 알코올로는, 에틸렌글리콜과 같은 글리콜 (2 가 알코올) 을 사용할 수도 있다. 또한, 분산매는, 제 1 본 발명에서 사용하는 입자의 산화를 억제하기 위해서, 탈수 용매인 것이 바람직하다.
(기재)
제 1 본 발명의 방법에서 사용되는 기재는, 제 1 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것은 아니다. 따라서 예를 들어, 기재로는 실리콘 기재, 유리 기재, 폴리머 기재 등을 사용할 수 있다. 제 1 본 발명에 의하면, 평탄하고 또한 연속성이 높은 표면을 갖는 소결 실리콘 입자층을 얻는 것이 어려운 기재, 특히 유리 기재 상에 있어서도, 비교적 평탄하고 또한 연속성이 높은 표면을 갖는 소결 실리콘 입자층을 얻을 수 있다.
(실리콘 입자 분산체층)
공정 (a) 에 있어서 얻는 실리콘 입자 분산체층의 두께는, 최종적으로 얻는 것이 요망되는 소결 실리콘 입자층의 두께에 따라 임의로 결정할 수 있다.
《반도체 적층체의 제조 방법-공정 (b)》
제 1 본 발명의 방법의 공정 (b) 에서는, 실리콘 입자 분산체층 (A1) 을 건조시켜, 미소결 실리콘 입자층 (A2) 을 형성한다 (도 1(b) 를 참조).
이 미소결 실리콘 입자층은 단층이어도 되고, 복수의 층이 적층되어 있어도 된다. 예를 들어, 공정 (b) 의 미소결 실리콘 입자층은, p 형 도펀트를 포함하는 미소결 실리콘 입자층, 도펀트를 실질적으로 포함하지 않는 미소결 실리콘 입자층 및 n 형 도펀트를 포함하는 미소결 실리콘 입자층을 이 순서로 적층한 적층체여도 되고, 이 경우에는 이 적층체를 소결시킴으로써, p-i-n 구조를 갖는 소결 실리콘 입자층을 한 번에 얻을 수 있다.
〈건조〉
이 건조는, 분산체로부터 분산매를 실질적으로 제거할 수 있는 방법이면 특별히 한정되지 않고, 예를 들어 분산체를 갖는 기재를, 핫 플레이트 상에 배치하여 실시하는 것, 가열 분위기에 배치하여 실시하는 것 등을 할 수 있다.
건조 온도는, 예를 들어, 기재, 분산체의 입자를 열화 등 시키지 않도록 선택할 수 있으며, 예를 들어 50 ℃ 이상, 70 ℃ 이상, 90 ℃ 이상이고, 100 ℃ 이하, 150 ℃ 이하, 200 ℃ 이하, 또는 250 ℃ 이하이도록 선택할 수 있다.
《반도체 적층체의 제조 방법-공정 (c)》
제 1 본 발명의 방법의 공정 (c) 에서는, 미소결 실리콘 입자층 (A2) 상에 광 투과성층 (A3) 을 적층한다 (도 1(c) 를 참조).
제 1 본 발명에 관해서, 광 투과성층은, 공정 (d) 에 있어서의 광 조사에 있어서, 이 광 투과성층을 통해 미소결 실리콘 입자층에 광을 조사하는 것을 가능하게 하는 임의의 층이어도 된다. 따라서 예를 들어, 광 투과성층은, 공정 (d) 에 있어서 조사되는 광에 대한 투과율, 즉 입사 광에 대한 투과 광의 광속의 비율이 80 ％ 이상, 85 ％ 이상, 90 ％ 이상, 95 ％ 이상, 98 ％ 이상, 또는 99 ％ 이상인 층이다. 또, 예를 들어, 광 투과성층은, JIS K7361-1 에 준하여 측정되는 전광선 투과율이 이들 값을 갖는 층이다.
이 광 투과성층의 재료 및 두께 등의 특성은, 제 1 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것이 아니고, 공정 (d) 에 있어서 조사되는 광에 대한 투과율, 소결 실리콘 입자층을 평탄화하는 능력, 얻어진 반도체 적층체에 있어서 잔류하는 것이 요망되는 이 층의 특성에 기초하여 결정할 수 있다.
이와 같은 광 투과성층의 재료는, 유기 화합물, 무기 화합물 또는 유기 무기 하이브리드 화합물 중 어느 것이어도 되고, 특히 규소 화합물이어도 된다. 이와 같은 규소 화합물로는, 산화규소, 질화규소, 및 실록산 결합을 갖는 화합물을 들 수 있다.
광 투과성층을, 미소결 실리콘 입자층 상에 적층하기 위해서는, 기상법 및 액상법 등의 임의의 방법을 이용할 수 있다. 구체적인 기상법으로는, 화학 기상 성장법 (CVD) 및 물리 기상 성장법 (PVD) 을 들 수 있으며, 또 액상법으로는, 용액법을 들 수 있다.
또, 광 투과성층은, 소위 스핀·온·글래스 (SOG：spin on glass) 의 층이어도 된다. 이와 같은 스핀·온·글래스 층의 형성에 있어서는 통상적으로 유기 규소 화합물을 용제에 혼합하여 스핀·온·글래스 용액을 형성하고, 이 용액을 스핀 코팅 등에 의해 기재에 적용하고, 그리고 그 후, 가열에 의해 유기 규소 화합물을 탈수 및 응축시킨다. 스핀·온·글래스 층의 형성에 있어서 사용할 수 있는 유기 규소 화합물로는, 알콕시실란, 실란올, 실록산, 실리케이트 등을 들 수 있다.
또, 광 투과성층의 재료는, 예를 들어, 1010 Ω·㎝ 이상, 1011 Ω·㎝ 이상, 1012 Ω·㎝ 이상, 1013 Ω·㎝ 이상, 또는 1014 Ω·㎝ 이상의 체적 저항률을 가질 수 있다. 이와 같이 광 투과성층의 재료가 큰 체적 저항률을 갖는 것은, 공정 (d) 광 조사의 후에 광 투과성층이 유지되는 경우에, 이 층을 절연층으로서 사용하기 위해서 바람직한 경우가 있다.
또, 광 투과성층의 두께는, 예를 들어, 50 ㎚ 이상, 100 ㎚ 이상, 200 ㎚ 이상, 또는 300 ㎚ 이상이고, 1,000 ㎚ 이하, 900 ㎚ 이하, 800 ㎚ 이하, 또는 700 ㎚ 이하로 할 수 있다.
《반도체 적층체의 제조 방법-공정 (d)》
제 1 본 발명의 방법의 공정 (d) 에서는, 광 투과성층 (A3) 을 통해 미소결 실리콘 입자층 (A2) 에 광 (A15) 을 조사하여, 미소결 실리콘 입자층 (A2) 을 구성하는 실리콘 입자를 소결시키고, 그에 따라 소결 실리콘 입자층 (A5) 을 형성한다 (도 1(d), (d1), 및 (d2) 를 참조).
상기 기재된 바와 같이, 광 투과성층은 조사되는 광을 본질적으로 투과시키는 층이다. 따라서, 광 투과성층을 통해 미소결 실리콘 입자층에 광을 조사하면, 광 투과성층은 조사된 광의 실질적인 부분을 투과시키고, 그에 따라 미소결 실리콘 입자층에 도달하여, 실리콘 입자를 소결시킬 수 있다.
공정 (c) 에서 적층한 광 투과성층은, 공정 (d) 의 광 조사 후에 유지되고 있어도 되고 (도 1(d1) 을 참조), 공정 (d) 의 광 조사에 의해 제거되어 있어도 된다 (도 1(d2) 를 참조).
광 투과성층이 공정 (d) 의 광 조사 후에 유지되고 있는 것은, 소결 실리콘 입자층을 반도체층으로서 사용하고, 또한 광 투과성층을 절연층으로서 사용하여, 반도체 디바이스를 제조하는 경우에 바람직한 경우가 있다. 단, 광 투과성층이 공정 (d) 의 광 조사 후에 유지되고 있는 경우이더라도, 이 광 투과성층을 부분적으로 또는 완전히 제거하여, 소결 실리콘 입자층을 노출시킬 수도 있다.
예를 들어, 광 투과성층이 공정 (d) 의 광 조사 후에 유지되고 있는 경우, 제 1 본 발명의 방법으로 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체를 제조한 후에, 반도체 적층체로부터 광 투과성층의 일부를 제거하여, 소결 실리콘 입자층에 도달하는 개구부 (A7) 를 형성하고, 그리고 개구부 (A7) 에 소스 전극 (S) 및 드레인 전극 (D) 을 제공하고, 또한 광 투과성층 상에 게이트 전극 (G) 을 형성함으로써, 탑 게이트·탑 콘택트형 박막 트랜지스터를 제조할 수 있다 (도 2(d1-1) 을 참조).
또 예를 들어, 광 투과성층이 공정 (d) 의 광 조사 후에 유지되고 있는 경우, 제 1 본 발명의 방법으로 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체를 제조한 후에, 광 투과성층 상에 전극을 형성하고, 그리고 가열에 의해 전극이 광 투과성층을 관통하도록 하여, 즉 소위 파이어·스루 기술을 이용함으로써, 소결 실리콘 입자층에 도달하는 전극을 형성할 수 있다. 이와 같은 구성은, 태양 전지에 있어서 이용할 수 있다.
광 투과성층이 공정 (d) 의 광 조사에 의해 제거되어 있는 것은, 그 후의 광 투과성층의 제거 공정을 불필요하게 하기 때문에 바람직한 경우가 있다. 또, 광 투과성층이 공정 (d) 의 광 조사에 의해 제거되어 있는 경우, 수의 (隨意) 로 다른 층을 소결 실리콘 입자층에 적층시킬 수 있다.
공정 (d) 의 광 조사 후에 얻어지는 소결 실리콘 입자층은, 의도하는 용도에 따라 임의의 두께를 가질 수 있으며, 예를 들어 50 ㎚ 이상, 100 ㎚ 이상, 또는 200 ㎚ 이상이고, 1,000 ㎚ 이하, 800 ㎚ 이하, 500 ㎚ 이하, 또는 300 ㎚ 이하의 막 두께를 가질 수 있다.
(조사되는 광)
여기서 조사되는 광으로는, 상기와 같은 소결 실리콘 입자층의 형성을 달성할 수 있으면 임의의 광을 사용할 수 있다.
예를 들어, 조사되는 광으로는, 단일 파장으로 이루어지는 레이저 광, 특히 파장 800 ㎚ 이하, 700 ㎚ 이하, 600 ㎚ 이하, 500 ㎚ 이하 또는 400 ㎚ 이하이고, 300 ㎚ 이상의 파장을 갖는 레이저 광을 사용할 수 있다. 또, 미소결 실리콘 입자층으로의 광 조사는, 특정한 대역의 파장 범위 (예를 들어 200 ∼ 1100 ㎚) 의 광을 한 번에 조사하는 플래시 램프, 예를 들어 크세논 플래시 램프를 사용하여 실시할 수도 있다. 또, 상기와 같은 소결 실리콘 입자층의 형성을 달성할 수 있으면, 펄스상의 광, 연속 발진되는 광 등의 광을 임의로 사용할 수 있다.
예를 들어, 광 조사를 펄스상의 광을 사용하여 실시하는 경우, 펄스상의 광의 조사 횟수는, 예를 들어, 1 회 이상, 2 회 이상, 5 회 이상, 또는 10 회 이상이고, 300 회 이하, 200 회 이하, 또는 150 회 이하로 할 수 있다. 또, 펄스상의 광의 조사 에너지는, 예를 들어, 15 mJ/(㎠·shot) 이상, 50 mJ/(㎠·shot) 이상, 100 mJ/(㎠·shot) 이상, 200 mJ/(㎠·shot) 이상, 300 mJ/(㎠·shot) 이상, 350 mJ/(㎠·shot) 이상, 400 mJ/(㎠·shot) 이상, 500 mJ/(㎠·shot) 이상, 600 mJ/(㎠·shot) 이상, 700 mJ/(㎠·shot) 이상으로 할 수 있다. 또, 이 조사 에너지는, 5000 mJ/(㎠·shot) 이하, 4000 mJ/(㎠·shot) 이하, 3000 mJ/(㎠·shot) 이하, 2,000 mJ/(㎠·shot) 이하, 1,500 mJ/(㎠·shot) 이하, 1,000 mJ/(㎠·shot) 이하, 800 mJ/(㎠·shot) 이하, 또는 600 mJ/(㎠·shot) 이하로 할 수 있다. 또한, 펄스상의 광의 조사 시간은, 예를 들어 200 나노초/shot 이하, 100 나노초/shot 이하, 50 나노초/shot 이하로 할 수 있다.
여기서, 광의 조사 횟수가 지나치게 적은 경우에는, 원하는 소결을 달성하기 위해서 필요해지는 1 회의 펄스당 에너지가 커지고, 따라서 소결 실리콘 입자층이 파손될 우려가 있다. 또, 1 회당 조사 에너지가 지나치게 적은 경우에는, 소결 온도에 도달하지 않는다. 또, 소결 온도에 도달하는 경우이더라도, 에너지가 지나치게 적은 경우에는, 필요해지는 적산의 에너지를 얻기 위해서 필요한 조사의 횟수가 많아지기 때문에, 처리 시간이 길어질 가능성이 있다. 또한, 조사 에너지, 조사 횟수 등의 최적인 조건은, 사용하는 광 조사의 파장, 입자의 특성 등에 의존하고 있으며, 당업자이면 본원 명세서를 참조하여 실험을 실시함으로써 최적인 값을 구할 수 있다.
(조사 분위기)
분산체 입자를 소결하기 위한 광 조사는, 비산화성 분위기, 예를 들어 수소, 희가스, 질소, 및 그들의 조합으로 이루어지는 분위기에 있어서 실시하는 것이, 분산체 입자의 산화를 방지하기 위해서 바람직하다. 단, 제 1 본 발명의 방법에서는, 미소결 실리콘 입자층 상에 광 투과성층이 적층되어 있고, 그에 따라 미소결 실리콘 입자층이 분위기로부터 격리되어 있으므로, 대기 분위기와 같은 산화 분위기에 있어서 광 조사를 실시할 수도 있다. 또한, 희가스로는, 특히 아르곤, 헬륨, 및 네온을 들 수 있다. 또한, 분위기가 수소를 함유하는 것은, 분산체 입자의 환원 작용이 있어, 산화된 표면 부분을 환원하여, 연속층을 형성하기 위해서 바람직한 경우가 있다. 또, 비산화성 분위기로 하기 위해서, 분위기의 산소 함유율은, 1 체적％ 이하, 0.5 체적％ 이하, 0.1 체적％ 이하, 또는 0.01 체적％ 이하로 할 수 있다.
《반도체 적층체 및 미소결 실리콘 적층체》
제 1 본 발명의 반도체 적층체는, 기재 및 기재 상의 소결 실리콘 입자층을 갖고, 또한 제 1 본 발명의 방법에 의해 제조된다.
제 1 본 발명의 반도체 적층체는, 예를 들어, (a) 기재, (b) 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층, (c) 소결 실리콘 입자층 상에 적층되어 있는 광 투과성층을 갖는다.
또, 제 1 본 발명의 반도체 적층체는, 예를 들어, (a) 유리 기재, (b) 상기 유리 기재 상에 직접 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층으로서, 산술 평균 조도가 100 ㎚ 이하, 90 ㎚ 이하, 80 ㎚ 이하, 70 ㎚ 이하, 60 ㎚ 이하, 50 ㎚ 이하, 또는 40 ㎚ 이하인 소결 실리콘 입자층을 갖는다.
또한, 본 발명에 관해서, 평균 산술 조도 (중심선 평균 조도) (Ra) 는 JIS B0601-1994 준거로 정의되는 것이다. 구체적으로는, 산술 평균 조도 (Ra) 는, 조도 곡선으로부터 그 중심선의 방향으로 기준 길이 l (1000 ㎛) 의 부분을 발취하고, 그 발취 부분의 중심선을 X 축, 세로 배율의 방향을 Y 축으로 하여, 조도 곡선을 y = f (x) 로 나타냈을 때, 하기의 식에 의해 나타내어지는 것이다：
Figure pct00001
이와 같은 본 발명의 반도체를 제조하기 위해서는, 제 1 본 발명의 미소결 실리콘 적층체를 광 조사할 수 있다. 여기서, 이와 같은 제 1 본 발명의 미소결 실리콘 적층체는, (a) 기재, (b) 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 미소결 실리콘 입자층, (c) 미소결 실리콘 입자층 상에 적층되어 있는 광 투과성층을 가질 수 있다.
《반도체 디바이스》
또, 제 1 본 발명의 반도체 디바이스는 제 1 본 발명의 반도체 적층체를 갖는다. 제 1 본 발명의 반도체 디바이스가, 탑 게이트·탑 콘택트형 박막 트랜지스터와 같은 전계 효과 트랜지스터 또는 태양 전지인 경우, 표면의 요철이 적고, 연속성이 높은 실리콘층을 가짐으로써, 이 실리콘층 상에 절연층, 전극 등을 퇴적시켰을 때에, 안정적인 특성을 제공할 수 있다.
《《제 2 본 발명》》
《반도체 디바이스의 제조 방법》
반도체 디바이스를 제조하는 제 2 본 발명의 방법은, 하기의 공정에 의해, 반도체층 또는 기재의 제 1 영역에 제 1 도프층을 형성하는 것을 포함한다.
즉, 제 2 본 발명의 방법에서는 처음에, 하기의 (i) 및 (ii) 를 갖는 적층체를 제공한다：(i) 반도체층 또는 기재 상에 배치되어 있는 제 1 및/또는 제 2 패시베이션층, 그리고 (ii) 제 1 패시베이션층의 상측이고 제 2 패시베이션층의 하측에 있어서 제 1 영역에 대응하는 영역에 배치되어 있는 제 1 도펀트 주입층. 여기서, 이 도펀트 주입층은 제 1 입자로 이루어져 있고, 또한 이 제 1 입자는, 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다.
다음으로, 제 2 본 발명의 방법에서는, 적층체의 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여 제 1 도프층을 형성함과 함께, 제 1 도펀트 주입층, 및 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거한다.
이 제 2 본 발명의 방법에서는, 예를 들어, 도펀트의 농도를, 제 1 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상, 1×1018 atoms/㎤ 이상, 1×1019 atoms/㎤ 이상, 1×1020 atoms/㎤ 이상으로 할 수 있다.
제 2 본 발명의 방법에 의해 제조되는 반도체 디바이스는, 태양 전지 또는 박층 트랜지스터여도 된다. 또, 이 태양 전지는, 백 콘택트 태양 전지 또는 RERL 태양 전지이며, 또한 제 1 영역이 반도체층 또는 기재의 이면측이어도 된다.
〈제 1 양태〉
제 2 본 발명의 방법의 제 1 양태는 하기의 공정을 포함한다：
반도체층 또는 기재 상에 제 1 패시베이션층을 퇴적시키는 것,
제 1 패시베이션층 중 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 제 1 입자는, 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
적용한 제 1 분산체를 건조시켜, 제 1 도펀트 주입층으로 하는 것, 그리고
제 1 도펀트 주입층에 광 조사를 실시함으로써, 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여, 제 1 도프층을 형성함과 함께, 제 1 도펀트 주입층, 및 제 1 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
즉 예를 들어, 제 2 본 발명의 방법의 제 1 양태에 의해, 제 1 영역에 제 1 도프층을 형성하는 경우, 도 8 에서 나타내는 바와 같이, 반도체 기재 (B15) 상에 패시베이션층 (B18) 을 퇴적시키고 (도 8(a) 및 (b)), 제 1 패시베이션층 (B18) 의 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하고, 이 분산체를 건조시켜, 제 1 도펀트 주입층 (B2) 으로 하고 (도 8(c)), 제 1 도펀트 주입층 (B2) 에 광 조사 (B5) 를 실시함으로써, 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여, 제 1 도프층 (B15a) 을 형성함과 함께, 제 1 도펀트 주입층 (B2), 및 제 1 패시베이션층 (B18) 중 제 1 도펀트 주입층 (B2) 에 대응하는 영역을 적어도 부분적으로 제거하고 (도 8(d)), 그리고 수의로, 제 1 도프층 (B15a) 에 접촉하도록 하여, 패시베이션층 (B18) 을 통해 전극 (B12) 을 형성한다 (도 8(e)).
또, 백 콘택트 태양 전지에서와 같이, n 형 도프층과 p 형 도프층의 양방을 형성할 필요가 있는 경우에는, 제 1 분산체의 적용과 동시에, 제 1 분산체의 적용과 건조 사이에, 제 1 분산체의 건조와 제 1 도펀트 주입층의 제거 사이에, 또는 제 1 도펀트 주입층의 제거 후에, 반도체층 또는 기재의 제 2 영역에, 제 2 입자를 함유하는 제 2 분산체를 적용한다.
그 후, 제 1 분산체의 건조와 동시에, 또는 제 1 분산체의 건조와는 별도로, 적용한 제 2 분산체를 건조시켜, 제 2 도펀트 주입층으로 하고, 그리고 제 1 도펀트 주입층으로의 광 조사와 동시에, 또는 제 1 도펀트 주입층으로의 광 조사와는 별도로, 제 2 도펀트 주입층에 광 조사를 실시함으로써, 반도체층 또는 기재의 제 2 영역을, p 형 또는 n 형 도펀트에 의해 도프하여, 제 2 도프층을 형성함과 함께, 제 2 도펀트 주입층, 및 제 1 및/또는 제 2 패시베이션층 중 제 2 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거한다.
즉, n 형 도프층과 p 형 도프층의 양방을 형성할 필요가 있는 경우에는, 제 2 본 발명의 방법에서는, p 형 도펀트에 의해 도프되어 있는 입자와 n 형 도펀트에 의해 도프되어 있는 입자를 통합하여 광 조사에 의해 소결하는 것, 또는 통합하여 건조시키고, 그리고 광 조사에 의해 소결하는 것도 가능하다. 이와 같은 처리는 제조 공정을 짧게 하기 때문에 유익한 경우가 있다. 이 경우, 분산체의 적용을, 포토리소그래피를 이용하지 않고, 잉크젯 인쇄나 스크린 인쇄와 같은 인쇄법을 이용하여 실시하는 것이, 처리는 제조 공정을 짧게 하기 때문에 특히 유익한 경우가 있다.
또, n 형 도프층과 p 형 도프층의 양방을 형성할 필요가 있는 경우에는, 제 2 본 발명의 방법에서는, n 형 도프층 및 p 형 도프층의 각각에 대해, 제 2 본 발명의 방법을 반복하는 것도 가능하다.
또한, 여기서, 제 2 입자는, 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 제 1 입자의 도펀트와는 상이한 형의 도펀트에 의해 도프되어 있다. 또, 제 2 도프층에 대해서는, 제 1 도프층에 관한 본원 명세서의 기재를 참조할 수 있으며, 특히 제 2 도펀트 주입층의 제조 방법, 도핑 농도 등에 대해서는, 제 1 도펀트 주입층에 관한 본원 명세서의 기재를 참조할 수 있다.
〈제 2 양태〉
제 2 본 발명의 방법의 제 2 양태는 하기의 공정을 포함한다：
제 1 영역에, 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 제 1 입자는, 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
적용한 제 1 분산체를 건조시켜, 제 1 도펀트 주입층으로 하는 것,
반도체층 또는 기재 및 제 1 도펀트 주입층 상에 제 2 패시베이션층을 퇴적시키는 것, 그리고
제 2 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여, 제 1 도프층을 형성함과 함께, 제 1 도펀트 주입층, 및 제 2 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
즉 예를 들어, 제 2 본 발명의 방법의 제 2 양태에 의해, 제 1 영역에 제 1 도프층을 형성하는 경우, 도 9 에서 나타내는 바와 같이, 반도체 기재 (B25) 의 제 1 영역에, 제 1 입자를 함유하는 제 1 분산체를 적용하고, 이 분산체를 건조시켜, 제 1 도펀트 주입층 (B2) 으로 하고 (도 9(a) 및 (b)), 이 제 1 도펀트 주입층 (B2) 상에, 제 2 패시베이션층 (B28) 을 퇴적시키고 (도 9(c)), 제 2 패시베이션층 (B28) 의 제 1 도펀트 주입층 (B2) 에 대응하는 영역에 광 조사 (B5) 를 실시함으로써, 반도체 기재의 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여, 제 1 도프층 (B25a) 을 형성함과 함께, 제 1 도펀트 주입층 (B2), 및 제 2 패시베이션층 (B28) 중 제 1 도펀트 주입층 (B2) 에 대응하는 영역을 적어도 부분적으로 제거하고 (도 9(d)), 그리고 수의로, 제 1 도프층 (B25a) 에 접촉하도록 하여, 제 2 패시베이션층 (B28) 을 통해 전극 (B22) 을 형성한다 (도 9(e)).
또, 백 콘택트 태양 전지에서와 같이, n 형 도프층과 p 형 도프층의 양방을 형성할 필요가 있는 경우에는, 상기 제 1 양태에서 설명한 바와 같이 하여, 제 2 분산체를 사용하여 반도체 기재의 제 2 영역을, p 형 또는 n 형 도펀트에 의해 도프할 수 있다.
〈제 3 양태〉
제 2 본 발명의 방법의 제 3 양태는 하기의 공정을 포함한다：
반도체층 또는 기재 상에 제 1 패시베이션층을 퇴적시키는 것,
제 1 패시베이션층 중 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 제 1 입자는, 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
적용한 제 1 분산체를 건조시켜, 제 1 도펀트 주입층으로 하는 것,
제 1 패시베이션층 및 제 1 도펀트 주입층 상에 제 2 패시베이션층을 퇴적시키는 것, 그리고
제 2 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여, 제 1 도프층을 형성함과 함께, 제 1 도펀트 주입층, 그리고 제 1 및 제 2 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
즉 예를 들어, 제 2 본 발명의 방법의 제 3 양태에 의해, 제 1 영역에 제 1 도프층을 형성하는 경우, 도 10 에서 나타내는 바와 같이, 반도체 기재 (B35) 상에 제 1 패시베이션층 (B38a) 을 퇴적시키고 (도 10(a) 및 (b)), 제 1 패시베이션층 (B38a) 중 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하고, 이 분산체를 건조시켜, 제 1 도펀트 주입층 (B2) 으로 하고 (도 10(c)), 이 제 1 패시베이션층 (B38a) 및 제 1 도펀트 주입층 (B2) 상에, 제 2 패시베이션층 (B38b) 을 퇴적시키고 (도 10(d)), 제 2 패시베이션층 (B38b) 중 제 1 도펀트 주입층 (B2) 에 대응하는 영역에 광 (B5) 의 조사를 실시함으로써, 반도체 기재의 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여, 제 1 도프층 (B35a) 을 형성함과 함께, 제 1 도펀트 주입층 (B2), 그리고 제 1 및 제 2 패시베이션층 (B38a, B38b) 중 제 1 도프층 (B35a) 에 대응하는 영역을 적어도 부분적으로 제거하고 (도 10(e)), 그리고 수의로, 제 1 도프층 (B35a) 에 접촉하도록 하여, 제 1 및 제 2 패시베이션층 (B38a, B38b) 을 통해 전극 (B32) 을 형성한다 (도 10(f)).
또, 백 콘택트 태양 전지에서와 같이, n 형 도프층과 p 형 도프층의 양방을 형성할 필요가 있는 경우에는, 상기 제 1 양태에서 설명한 바와 같이 하여, 제 2 분산체를 사용하여 반도체 기재의 제 2 영역을 p 형 또는 n 형 도펀트에 의해 도프할 수 있다.
〈반도체층 또는 기재〉
제 2 본 발명에서 사용할 수 있는 반도체층 또는 기재로는, 반도체 원소로 이루어지는 임의의 반도체층 또는 기재를 사용할 수 있다. 여기서, 반도체 원소로는, 실리콘, 게르마늄 또는 그들의 조합을 사용할 수 있다. 따라서, 반도체층 또는 기재로는, 실리콘 웨이퍼, 갈륨 웨이퍼, 아모르퍼스 실리콘층, 아모르퍼스 갈륨층, 결정질 실리콘층, 결정질 갈륨층을 들 수 있다.
또, 반도체층 또는 기재는, 분산체에 함유되어 있는 입자와 동일한 도펀트 원소에 의해, 이 입자보다 낮은 농도로 미리 도프되어 있어도 된다. 또, 반도체층 또는 기재는, 그 전체 또는 일부가 미리 도프되어 있어도 된다.
〈패시베이션층〉
제 2 본 발명의 방법에 있어서 사용할 수 있는 패시베이션층은, 패시베이션층으로서 기능시킬 수 있는 임의의 두께를 가질 수 있으며, 예를 들어 1 ㎚ 이상, 5 ㎚ 이상, 10 ㎚ 이상, 30 ㎚ 이상, 50 ㎚ 이상이어도 된다. 또 이 두께는, 300 ㎚ 이하, 200 ㎚ 이하, 100 ㎚ 이하, 50 ㎚ 이하, 30 ㎚ 이하, 20 ㎚ 이하, 또는 10 ㎚ 이하이도록 실시할 수 있다. 이 두께가 지나치게 얇은 경우, 패시베이션층으로서의 성질이 떨어질 가능성이 있고, 또 이 두께가 지나치게 두꺼운 경우, 광 조사에 의해 제거할 수 없는 경우가 있다. 또, 특히, 패시베이션층이 제 1 패시베이션층인 경우, 즉 그 패시베이션층 상에 도펀트 주입층을 퇴적시키고, 그리고 광 조사에 의해 제 1 영역을 도펀트에 의해 도프하여, 제 1 도프층을 형성함과 함께, 도펀트 주입층 및 패시베이션층의 도펀트 주입층에 대응하는 영역을 제거하는 경우, 패시베이션층의 두께가 지나치게 두꺼우면, 반도체층 또는 기재로의 도펀트의 주입이 불충분해지는 경우가 있다.
패시베이션층은, 패시베이션층으로서 기능시킬 수 있는 임의의 재료로 형성되어 있어도 되고, 예를 들어 질화실리콘 (SiN), 산화실리콘 (SiO2), 산화알루미늄 (Al2O3), 및 그들의 조합으로 이루어지는 군에서 선택되는 재료로 형성되어 있어도 된다.
〈분산체〉
반도체 디바이스를 제조하는 제 2 본 발명의 방법에 있어서의 분산체의 적용은, 분산체를 원하는 두께 및 균일성으로 도포할 수 있는 방법이면 특별히 한정되지 않고, 예를 들어 잉크젯 인쇄법, 스핀 코팅법, 또는 스크린 인쇄법 등에 의해 실시할 수 있으며, 특히 잉크젯 인쇄나 스크린 인쇄와 같은 인쇄법을 이용하여 실시하는 것이, 특정한 영역에 분산체를 적용하고, 또한 제조 공정을 짧게 하기 때문에 특히 유익한 경우가 있다.
또, 이 도포는, 분산체층을 건조시켰을 때에 얻어지는 도펀트 주입층의 두께가, 10 ㎚ 이상, 30 ㎚ 이상, 50 ㎚ 이상, 100 ㎚ 이상, 또는 200 ㎚ 이상이고, 2000 ㎚ 이하, 1000 ㎚ 이하, 500 ㎚ 이하, 또는 300 ㎚ 이하이도록 실시할 수 있다. 제 2 본 발명에 있어서 상기 도펀트 주입층의 두께는, 얻어지는 반도체 디바이스에 있어서의 도프층의 도프의 정도, 레이저에 의해 제거할 수 있는 도프 주입층의 두께, 반도체 기재 또는 층 상에 잔존하는 것이 허용되는 도프 주입층의 두께 등을 고려하여 결정할 수 있다. 단, 도펀트 주입층의 두께는, 제 2 본 발명의 효과를 얻을 수 있는 한, 특별히 제한되지 않는다.
(분산체의 분산매)
분산체의 분산매는, 제 2 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것이 아니고, 따라서 예를 들어 제 2 본 발명에서 사용하는 입자와 반응하지 않는 유기 용매를 사용할 수 있다. 구체적으로는 이 분산매는, 이소프로필알코올 (IPA) 등의 제 1 본 발명에 관해서 예시한 분산매여도 된다.
(분산체의 입자)
분산체의 입자는, 반도체층 또는 기재와 동일한 원소로 이루어지고 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있는 입자이면, 제 2 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것은 아니다. 이와 같은 입자로는, 예를 들어 특허문헌 4 및 5 에서 나타내는 바와 같은 실리콘 입자 또는 게르마늄 입자를 사용할 수 있다. 구체적으로는, 이 실리콘 입자 또는 게르마늄 입자로는, 레이저 열 분해법, 특히 CO2 레이저를 사용한 레이저 열 분해법에 의해 얻어진 실리콘 입자 또는 게르마늄 입자를 들 수 있다.
분산체의 입자는, 입자의 결정화도가 비교적 낮은 것, 또한/또는 입자의 입경이 비교적 작은 것이, 광 조사에 의해 입자로부터 도펀트를 주입하기 위해서 바람직한 경우가 있다.
또 예를 들어, 입자의 평균 1 차 입자경은 1 ㎚ 이상, 3 ㎚ 이상, 5 ㎚ 이상, 10 ㎚ 이상, 또는 15 ㎚ 이상이어도 된다. 또, 입자의 평균 1 차 입자경은 100 ㎚ 이하, 50 ㎚ 이하, 40 ㎚ 이하, 30 ㎚ 이하, 20 ㎚ 이하, 또는 10 ㎚ 이하여도 된다.
여기서, 제 2 본 발명에 있어서는, 입자의 평균 1 차 입자경은 제 1 본 발명에 관해서 설명한 바와 같이 하여 구할 수 있다. 또한, 실시예에 있어서는, 실리콘 입자의 평균 1 차 입자경은, TEM 관찰을 실시하여, 10 만배의 배율에 의해 화상 해석을 실시함으로써 실시하였다. n 수는 500 이상의 집합을 바탕으로, 실리콘 입자 분산체의 평균 1 차 입자경, 및 분산을 산출하였다.
분산체의 입자를 도프하고 있는 도펀트는 p 형 또는 n 형 도펀트 중 어느 것이어도 되고, 예를 들어 제 1 본 발명에 관해서 예시한 도펀트에서 선택된다.
또, 분산체의 입자가 도핑되어 있는 정도는, 도펀트 주입층, 및 반도체층 또는 기재에 있어서의 원하는 도펀트 농도 등에 의존하여 결정할 수 있다. 구체적으로는, 예를 들어, 제 1 본 발명에 관해서 예시한 도펀트 농도여도 된다. 또, 이 도펀트 농도는, 예를 들어, 1×1022 atoms/㎤ 이하, 또는 1×1021 atoms/㎤ 이하여도 된다.
〈분산체의 건조〉
반도체 디바이스를 제조하는 제 2 본 발명의 방법에 있어서의 건조는, 분산체로부터 분산매를 실질적으로 제거할 수 있는 방법이면 특별히 한정되지 않고, 예를 들어 분산체를 갖는 기재를, 핫 플레이트 상에 배치하여 실시하는 것, 가열 분위기에 배치하여 실시하는 것 등을 할 수 있다.
건조 온도는, 예를 들어, 기재, 분산체의 입자를 열화 등 시키지 않도록 선택할 수 있으며, 예를 들어 50 ℃ 이상, 70 ℃ 이상, 90 ℃ 이상이고, 100 ℃ 이하, 200 ℃ 이하, 300 ℃ 이하, 400 ℃ 이하, 500 ℃ 이하, 600 ℃ 이하, 700 ℃ 이하, 또는 800 ℃ 이하이도록 선택할 수 있다.
〈광 조사〉
반도체 디바이스를 제조하는 제 2 본 발명의 방법에 있어서의 광 조사는, 도펀트 주입층에 포함되는 p 형 또는 n 형 도펀트를 반도체층 또는 기재의 선택된 영역에 확산시킴과 함께, 제 1 도펀트 주입층, 그리고 제 1 및/또는 제 2 패시베이션층 중 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거할 수 있는 임의의 광 조사여도 된다. 또한, 제 2 본 발명에 관해서, 「적어도 부분적으로 제거」 는, 도펀트 주입층, 그리고 제 1 및/또는 제 2 패시베이션층의 적어도 일부가 제거되는 것을 의미하고 있고, 이 제거에 의해, 그대로 도프층 상에 전극을 형성할 수 있는 정도까지 이들 층이 제거되는 경우뿐만 아니라, 에칭, 세정과 같은 추가적인 처리에 의해 잔존하는 도펀트 주입층 등의 층을 추가로 제거할 필요가 있는 경우를 포함한다.
또한, 이와 같은 광 조사를 사용하는 경우, 도펀트 주입층 및 패시베이션층, 그리고 그들의 하측에 있는 반도체층 또는 기재의 표면 부분은, 반도체층 또는 기재의 본체 부분으로의 전열에 의해 재빨리 냉각된다. 따라서, 제 2 본 발명의 방법에서는, 반도체층 또는 기재의 본체 부분을 높은 열에 노출시키는 일 없이, 제 1 영역을 p 형 또는 n 형 도펀트에 의해 도프하여 도프층으로 할 수 있다.
〈조사되는 광〉
여기서 조사되는 광으로는, 상기와 같이 하여 반도체층 또는 기재의 특정한 영역의 도핑 등을 달성할 수 있으면 임의의 광을 사용할 수 있다. 조사되는 광으로는, 제 1 본 발명에 관해서 설명한 바와 같이, 단일 파장으로 이루어지는 레이저 광 등을 사용할 수 있다. 또한, Si 에 흡수되는 파장의 광을 사용하여 조사를 실시하는 것이 유효하다.
또, 광 조사를 펄스상의 광을 사용하여 실시하는 경우의 조사 횟수, 조사 에너지, 조사 시간 등에 대해서는, 후술하는 제 3 본 발명에 관한 기재를 참조할 수 있다.
여기서, 광의 조사 에너지가 지나치게 작은 경우에는, 원하는 도펀트 주입, 그리고 도펀트 주입층 및 패시베이션층의 제거를 달성할 수 없는 경우가 있다. 또, 광의 조사 에너지가 지나치게 큰 경우에는, 반도체층 또는 기재의 파손을 초래하는 경우가 있다. 또한, 조사 에너지, 조사 횟수 등의 최적인 조건은, 사용하는 광 조사의 파장, 입자의 특성 등에 의존하고 있으며, 당업자이면, 본원 명세서를 참조하여 실험을 실시함으로써 최적인 값을 구할 수 있다.
〈조사 분위기〉
분산체 입자를 소결하기 위한 광 조사는, 비산화성 분위기, 예를 들어 수소, 희가스, 질소, 및 그들의 조합으로 이루어지는 분위기에 있어서 실시하는 것이, 반도체 디바이스의 특성에 주는 영향을 작게 하기 때문에 바람직하다. 구체적인 조사 분위기에 대해서는, 제 1 본 발명에 관한 기재를 참조할 수 있다. 또한, 분위기가 수소를 함유하는 것은, 분산체 입자의 환원 작용이 있어, 산화된 표면 부분을 환원하여, 연속층을 형성하기 위해서 바람직한 경우가 있다.
《반도체 디바이스》
제 2 본 발명의 반도체 디바이스에서는, 반도체 기재 또는 층 상에 패시베이션층이 적층되어 있고, 반도체 기재 또는 층의 제 1 영역에 있어서, 패시베이션층이 적어도 부분적으로 제거되어, 반도체 기재 또는 층에 제 1 입자가 소결되어 있고, 또한 제 1 입자를 개재하여, 또한 패시베이션층을 통해, 제 1 영역에 도달하는 제 1 전극이 형성되어 있고, 제 1 입자가 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있으며, 또한 도펀트의 농도가, 제 1 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상이다.
또, 제 2 본 발명의 반도체 디바이스에서는, 하나의 양태에 있어서, 반도체 기재 또는 층의 제 2 영역에 있어서, 패시베이션층이 적어도 부분적으로 제거되어, 반도체 기재 또는 층에 제 2 입자가 소결되어 있고, 또한 제 2 입자를 개재하여, 또한 패시베이션층을 통해, 제 2 영역에 도달하는 제 2 전극이 형성되어 있고, 제 2 입자가 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 제 1 입자의 도펀트와는 상이한 형의 도펀트에 의해 도프되어 있으며, 또한 도펀트의 농도가, 제 2 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상이다.
이와 같은 반도체 디바이스는, 예를 들어, 태양 전지 또는 박층 트랜지스터이다.
제 2 본 발명의 반도체 디바이스는, 그 제조 방법은 특별히 한정되지 않지만, 예를 들어 제 2 본 발명의 방법에 의해 얻을 수 있다. 또, 제 2 본 발명의 반도체 디바이스의 각 구성 요소의 상세한 내용에 대해서는, 반도체 디바이스를 제조하는 제 2 본 발명의 방법에 관한 기재를 참조할 수 있다.
《《제 3 본 발명》》
《도펀트 조성물》
제 3 본 발명의 도펀트 조성물은, 용매, 도펀트 원소를 갖는 도펀트 화합물, 및 100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 함유하고 있다.
이와 같은 제 3 본 발명의 도펀트 조성물에 의해 반도체 기재 (C30) 상에 도펀트 주입층 (C22) 을 형성하는 경우, 도 17(a) 에서 나타내고 있는 바와 같이, 그린 레이저 (파장 532 ㎚) 등의 광 (C10) 을 조사했을 때에, 도펀트 주입층 (C22) 중의 광 흡수 입자가 조사되는 광 (C10) 의 적어도 일부를 흡수하여 가열되고, 또 수의로 그 아래의 반도체 기재 (C30) 가 광의 잔부 (C10a) 를 흡수하여 가열되어, 그에 따라 도펀트 주입층 (C22) 으로부터 반도체 기재 (C30) 로의 도펀트의 확산을 촉진할 수 있다.
이에 반해, 종래의 도펀트 조성물은 광 흡수 입자를 함유하고 있지 않고, 따라서 얻어지는 도펀트 주입층 (C23) 도 광 흡수 입자를 함유하고 있지 않다. 따라서, 종래 기술에서는, 도 17(b) 에서 나타내고 있는 바와 같이, 광 (C10) 을 조사했을 때에, 광이 종래의 도펀트 주입층 (C23) 을 투과하고, 그 아래의 반도체 기재 (C30) 만이 광을 흡수하여 가열되고, 그리고 반도체 기재 (C30) 의 열이 종래의 도펀트 주입층 (C23) 으로 이동하여 도펀트 주입층 (C23) 이 가열되어, 그에 따라 도펀트 주입층 (C23) 으로부터 반도체 기재 (C30) 로의 도펀트의 확산이 촉진된다.
이와 같이, 도펀트 주입층이 광 흡수 입자를 함유하고 있지 않은 경우, 광이 도펀트 주입층을 투과하여, 그 아래의 반도체 기재에만 흡수됨으로써, 광 조사에 의한 반도체 기재에 있어서의 결함의 생성, 열에 의한 반도체 기재의 열화 등의 가능성이 있었다. 이에 반해, 제 3 본 발명의 도펀트 조성물을 사용하는 경우에는, 조사되는 광의 적어도 일부를 도펀트 주입층이 흡수함으로써, 이와 같은 문제를 억제할 수 있다.
〈용매〉
용매는, 제 3 본 발명의 목적 및 효과를 저해하지 않는 한 제한되는 것이 아니고, 따라서 예를 들어 도펀트 조성물에서 사용하는 입자와 반응하지 않는 유기 용매를 사용할 수 있다. 구체적으로는 이 용매는, 본 발명에 관해서 분산매로서 예시한 이소프로필알코올 (IPA) 등의 용매여도 된다.
〈광 흡수 입자〉
제 3 본 발명의 도펀트 조성물에 있어서 사용되는 광 흡수 입자를 구성하는 재료는, 100 ∼ 1000 ㎚, 예를 들어 200 ∼ 1000 ㎚, 200 ∼ 800 ㎚, 또는 200 ∼ 600 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는다. 여기서, 이 피크 흡수 파장에 있어서의 피크는, 100 ∼ 2500 ㎚ 또는 200 ∼ 2500 ㎚ 의 범위에 있어서의 최대 피크여도 된다.
광 흡수 입자는, 예를 들어, 금속 또는 반금속 원소, 특히 규소, 게르마늄 또는 그들의 조합으로 구성되어 있다. 금속 또는 반금속 원소는 일반적으로 가시광 영역에 흡수 피크를 갖고, 따라서 제 3 본 발명의 도펀트 조성물에 있어서 광 흡수 입자로서 사용할 수 있다. 이것에 관해서 예를 들어 규소는 200 ㎚ ∼ 400 ㎚ 의 범위에 흡수 피크를 갖는다.
또한, 산화규소와 같은 금속 산화물은 통상적으로 가시광 영역에 흡수 피크를 갖지 않기 때문에, 광 흡수 입자로서 사용할 수 없다. 단, 금속 산화물 입자이더라도, 100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 것이면, 제 3 본 발명의 광 흡수 입자로서 사용할 수 있다.
이들 광 흡수 입자, 특히 실리콘 입자 또는 게르마늄 입자는, 예를 들어, 레이저 열 분해법, 특히 CO2 레이저를 사용한 레이저 열 분해법에 의해 얻을 수 있다.
또, 광 흡수 입자는, 예를 들어, 제 3 본 발명의 도펀트 조성물을 사용하여 도프하는 반도체 기재와 동일한 원소로 구성되어 있다. 따라서 예를 들어, 반도체 기재가, 규소, 게르마늄 또는 그들의 조합으로 구성되어 있는 경우에는, 광 흡수 입자는, 규소, 게르마늄 또는 그들의 조합으로 구성되어 있어도 된다. 이와 같이, 광 흡수 입자가 반도체 기재와 동일한 원소로 구성되어 있는 것은, 광 흡수 입자에 의한 반도체 기재의 오염을 억제하기 위해서 바람직한 경우가 있다.
광 흡수 입자는, 도펀트를 실질적으로 함유하고 있지 않아도, 도펀트에 의해 도프되어 있어도 된다. 여기서, 제 3 본 발명에 관해서, 「도펀트를 실질적으로 함유하고 있지 않다」 는, 도프되는 원소가 의도적으로는 첨가되어 있지 않은 것을 의미하고 있으며, 따라서 의도하지 않고 함유되어 버리는 극미량의 도펀트를 함유하고 있어도 되는 것을 의미하고 있다.
광 흡수 입자가 도펀트에 의해 도프되어 있는 경우, p 형 또는 n 형 중 어느 도펀트에 의해 도프되어 있어도 된다. 이 도펀트는, 예를 들어 제 1 본 발명에 관해서 예시한 도펀트에서 선택된다.
또, 광 흡수 입자가 도프되어 있는 정도는, 도펀트 조성물에 함유되는 도펀트 화합물의 농도, 반도체 기재에 있어서의 원하는 도펀트 농도 등에 의존하여 결정할 수 있다. 구체적으로는, 예를 들어, 광 흡수 입자의 도펀트 농도는, 제 1 본 발명에 관해서 예시한 도펀트 농도여도 된다.
광 흡수 입자는, 예를 들어, 1 ㎚ 이상, 3 ㎚ 이상, 5 ㎚ 이상, 10 ㎚ 이상, 또는 15 ㎚ 이상의 평균 1 차 입자경을 가질 수 있다. 또, 광 흡수 입자는, 예를 들어, 100 ㎚ 이하, 50 ㎚ 이하, 40 ㎚ 이하, 30 ㎚ 이하, 20 ㎚ 이하, 또는 10 ㎚ 이하의 평균 1 차 입자경을 가질 수 있다. 광 흡수 입자의 입경이 비교적 작은 것은, 광 흡수 입자를 함유하는 도펀트 주입층을 광 조사에 의해 균일하게 가열하기 위해서 바람직한 경우가 있다.
제 3 본 발명의 도펀트 조성물에 있어서의 광 흡수 입자의 함유율은, 사용하는 광에 파장에 대한 광 흡수 입자의 흡광률, 도펀트 조성물의 취급성 등을 고려하여 결정할 수 있다. 제 3 본 발명의 도펀트 조성물은 예를 들어, 0.1 질량％ 이상, 0.5 질량％ 이상, 1.0 질량％ 이상, 2 질량％ 이상, 또는 3 질량％ 이상의 광 흡수 입자를 함유하고 있어도 된다.
〈도펀트 화합물〉
제 3 본 발명의 도펀트 조성물에 있어서 사용되는 도펀트 화합물은 도펀트 원소를 갖는다.
도펀트 원소는 p 형 또는 n 형 중 어느 것이어도 된다. 이 도펀트 원소는, 광 흡수 입자에 관해서 상기에서 나타낸 것, 예를 들어 붕소 (B), 인 (P) 등이어도 된다.
구체적인 도펀트 화합물은, 도펀트 주입층에 있어서 가열되었을 때에 반도체 기재에 도펀트 원소를 주입할 수 있는 임의의 화합물이어도 되고, 이 목적에 관해서 일반적으로 사용되고 있는 화합물을 이용할 수 있다.
n 형의 도펀트를 갖는 도펀트 화합물로는, 예를 들어, P2O5, 인산디부틸, 인산트리부틸, 인산모노에틸, 인산디에틸, 인산트리에틸, 인산모노프로필, 인산디프로필 등의 인산에스테르, Bi2O3, Sb(OCH2CH3)3, SbCl3, H3AsO4, As(OC4H9)3 을 들 수 있다. p 형의 도펀트를 갖는 도펀트 화합물로는, 예를 들어, B2O3, Al2O3, 3염화갈륨을 들 수 있다.
제 3 본 발명의 도펀트 조성물에 있어서의 도펀트 화합물의 농도, 및 광 흡수 입자와 도펀트 화합물의 비는, 원하는 도프층의 도프 깊이, 도프 농도 등을 고려하여 결정할 수 있다.
〈기타〉
제 3 본 발명의 도펀트 조성물은, 그 밖의 성분으로서, 바인더 수지, 계면 활성제, 증점제 등의 임의의 다른 성분을 함유하고 있어도 된다. 바인더 수지로는, 예를 들어, 틱소성이나 실리콘 입자의 분산성 등의 관점에서 에틸셀룰로오스를 사용해도 된다.
《도펀트 주입층》
〈제 1 도펀트 주입층〉
제 3 본 발명의 제 1 도펀트 주입층은, 도펀트 원소를 갖는 도펀트 화합물, 및 100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 함유하고 있다.
이와 같은 제 3 본 발명의 도펀트 주입층에 의하면, 제 3 본 발명의 도펀트 조성물에 관해서 도 17(a) 를 참조하여 상기에서 설명한 바와 같이 하여, 도펀트 주입층 (C22) 으로부터 반도체 기재 (C30) 로의 도펀트의 확산을 촉진할 수 있다.
〈제 2 도펀트 주입층〉
제 3 본 발명의 제 2 도펀트 주입층은 서로 적층되어 있는 하기의 층을 갖는다：
도펀트 원소를 갖는 도펀트 화합물을 함유하고 있는 도펀트 화합물 함유층, 및
100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 함유하고 있는 광 흡수 입자 함유층.
제 3 본 발명의 제 2 도펀트 주입층에서는, 광 흡수 입자 함유층 상에 도펀트 화합물 함유층이 적층되어 있어도 되고 (도 17(c)), 반대로, 도펀트 화합물 함유층 상에 광 흡수 입자 함유층이 적층되어 있어도 된다 (도 17(d)).
제 3 본 발명의 제 2 도펀트 주입층에서는, 도펀트 화합물 함유층이, 100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 추가로 함유하고 있어도 되고, 또 광 흡수 입자 함유층이, 도펀트 원소를 갖는 도펀트 화합물을 추가로 함유하고 있어도 된다. 즉, 제 3 본 발명의 제 2 도펀트 주입층에서는, 도펀트 화합물 함유층 및 광 흡수 입자 함유층의 어느 것 또는 양방은 제 3 본 발명의 도펀트 조성물이어도 된다.
이와 같은 제 3 본 발명의 제 2 도펀트 주입층에 의하면, 도 17(c) 및 (d) 에서 나타내고 있는 바와 같이, 그린 레이저 (파장 532 ㎚) 등의 광 (C10) 을 조사했을 때에, 광 흡수 입자 함유층 (C26) 중의 광 흡수 입자가 조사되는 광 (C10) 의 적어도 일부를 흡수하여 가열되고, 또 수의로, 그 아래의 반도체 기재 (C30) 가, 도펀트 화합물 함유층 (C24) 을 투과한 광의 잔부 (C10a) 를 흡수하여 가열되어, 그에 따라 도펀트 주입층 (C24, C26) 으로부터 반도체 기재 (C30) 로의 도펀트의 확산을 촉진할 수 있다.
〈반도체 기재〉
제 3 본 발명의 도펀트 주입층은 반도체 기재 상에 적층되어 있어도 된다. 이 경우, 반도체 기재는, 도펀트를 주입하여 도펀트 주입층을 형성하는 것이 의도되는 임의의 반도체 기재여도 된다.
반도체 기재는, 예를 들어, 규소, 게르마늄 또는 그들의 조합으로 구성되어 있어도 된다. 따라서, 반도체 기재로는, 예를 들어, 실리콘 웨이퍼, 게르마늄 웨이퍼, 아모르퍼스 실리콘층, 아모르퍼스 게르마늄층, 결정질 실리콘층, 결정질 게르마늄층을 들 수 있다.
〈도펀트 주입층의 형성〉
제 3 본 발명의 제 1 도펀트 주입층은, 임의의 양식으로, 제 3 본 발명의 도펀트 조성물을 반도체 기재에 적용하여 형성할 수 있으며, 예를 들어 잉크젯법, 스핀 코팅법, 또는 스크린 인쇄법 등에 의해 형성할 수 있고, 특히 잉크젯 인쇄나 스크린 인쇄와 같은 인쇄법을 이용하여 형성하는 것이, 처리는 제조 공정을 짧게 하기 때문에 특히 유익한 경우가 있다. 예를 들어, 도펀트 조성물을 인쇄법에 의해 적용하여, 패턴을 갖는 도펀트 주입층을 형성할 수 있다.
또, 제 3 본 발명의 제 2 도펀트 주입층은, 제 3 본 발명의 도펀트 조성물 대신에, 용매 및 도펀트 화합물을 함유하고 있는 도펀트 화합물 함유 조성물, 그리고 용매 및 광 흡수 입자를 함유하고 있는 광 흡수 입자 함유 조성물을, 반도체 기재에 적용하여 형성할 수 있다.
얻어지는 도펀트 주입층의 두께는, 광의 조사에 의해 도펀트 주입층으로부터 반도체 기재로의 도펀트 원소의 주입을 양호하게 실시하게 할 수 있는 두께로 하는 것이 바람직하다. 따라서, 예를 들어 이 두께는 50 ㎚ 이상, 100 ㎚ 이상, 또는 200 ㎚ 이상이고, 5000 ㎚ 이하, 4000 ㎚ 이하, 3000 ㎚ 이하로 할 수 있다.
도펀트 주입층은 수의로, 건조 공정에 의해 건조시킬 수 있다. 이 건조는, 도펀트 주입층으로부터 용매를 실질적으로 제거할 수 있는 임의의 양식으로 실시할 수 있으며, 예를 들어 도펀트 주입층을 갖는 기재를, 핫 플레이트 상에 배치하여 실시할 수 있고, 가열 분위기에 배치하여 실시할 수 있다.
이 건조에 있어서의 건조 온도는, 예를 들어, 반도체 기재 및 도펀트 주입층을 열화 등 시키지 않도록 선택할 수 있으며, 예를 들어 50 ℃ 이상, 70 ℃ 이상, 90 ℃ 이상이고, 100 ℃ 이하, 150 ℃ 이하, 200 ℃ 이하, 또는 250 ℃ 이하이도록 선택할 수 있다.
《도프층의 형성 방법》
도프층을 형성하는 제 3 본 발명의 방법은, 제 3 본 발명의 도펀트 주입층에 광을 조사하여, 도펀트 원소를 반도체 기재 중에 확산시키는 것을 포함한다.
이와 같은 제 3 본 발명의 방법에 의하면, 도 17(a), (c) 및 (d) 를 참조하여 상기에서 설명한 바와 같이 하여, 도펀트 주입층 (C22, C22, C24) 으로부터 반도체 기재 (C30) 로의 도펀트의 확산을 촉진할 수 있다.
이 제 3 본 발명의 방법에서는, 광 흡수 입자는, 조사되는 광의 주파장에 있어서, 피크 흡수 파장에 있어서의 흡광률의 0.05 배 이상 또는 0.1 배 이상의 흡광률을 갖는 것이, 조사되는 광을 효율적으로 흡수하여 열로 변환하기 위해서 바람직하다.
〈광 조사〉
광 조사는, 도펀트 주입층에 포함되는 도펀트를 반도체 기재의 선택된 영역에 확산시킬 수 있는 임의의 광 조사여도 된다.
여기서 조사되는 광으로는, 상기와 같이 하여 도펀트를 확산시킬 수 있으면 임의의 광을 사용할 수 있다. 조사되는 광으로는, 제 1 본 발명에 관해서 설명한 바와 같이, 단일 파장으로 이루어지는 레이저 광 등을 사용할 수 있다.
비교적 단파장의 펄스상의 광 (예를 들어 파장 355 ㎚ 의 YVO4 레이저) 을 사용하여 조사를 실시하는 경우, 펄스상의 광의 조사 횟수는 예를 들어 1 회 이상, 2 회 이상, 5 회 이상, 또는 10 회 이상이고, 100 회 이하, 80 회 이하, 또는 50 회 이하로 할 수 있다. 또, 이 경우, 펄스상의 광의 조사 에너지는, 예를 들어, 15 mJ/(㎠·shot) 이상, 50 mJ/(㎠·shot) 이상, 100 mJ/(㎠·shot) 이상, 150 mJ/(㎠·shot) 이상, 200 mJ/(㎠·shot) 이상 300 mJ/(㎠·shot) 이상이고, 1,000 mJ/(㎠·shot) 이하, 800 mJ/(㎠·shot) 이하로 할 수 있다. 또한, 이 경우, 펄스상의 광의 조사 시간은, 예를 들어 200 나노초/shot 이하, 100 나노초/shot 이하, 50 나노초/shot 이하로 할 수 있다.
또, 비교적 장파장의 펄스상의 광 (예를 들어 파장 532 ㎚ 의 그린 레이저) 을 사용하여 조사를 실시하는 경우, 펄스상의 광의 조사 횟수는, 예를 들어 1 회 이상, 5 회 이상, 10 회 이상, 25 회 이상, 또는 50 회 이상이고, 300 회 이하, 200 회 이하, 또는 100 회 이하로 할 수 있다. 또, 이 경우, 펄스상의 광의 조사 에너지는, 예를 들어, 100 mJ/(㎠·shot) 이상, 300 mJ/(㎠·shot) 이상, 500 mJ/(㎠·shot) 이상, 900 mJ/(㎠·shot) 이상, 1000 mJ/(㎠·shot) 이상, 또는 1300 mJ/(㎠·shot) 이상이고, 5000 mJ/(㎠·shot) 이하, 4000 mJ/(㎠·shot) 이하로 할 수 있다. 또한, 이 경우, 펄스상의 광의 조사 시간은, 예를 들어 50 나노초/shot 이상, 100 나노초/shot 이상, 또는 150 나노초/shot 이상이고, 300 나노초/shot 이하, 200 나노초/shot 이하, 또는 180 나노초/shot 이하로 할 수 있다.
여기서, 광의 조사 횟수가 지나치게 적은 경우에는, 원하는 도펀트 확산을 달성하기 위해서 필요해지는 1 회의 펄스당 에너지가 커지고, 따라서 도펀트 주입층의 파손, 도펀트 주입층 아래의 반도체 기재의 특성의 열화 가능성이 있다. 또, 1 회당 조사 에너지가 지나치게 적은 경우에는, 반도체 기재로의 도펀트 확산이 충분히 일어나지 않을 가능성이 있다. 또, 반도체 기재로의 도펀트 확산이 일어나는 경우이더라도, 에너지가 지나치게 적은 경우에는, 필요해지는 적산의 에너지를 얻기 위해서 필요한 조사의 횟수가 많아지기 때문에, 처리 시간이 길어질 가능성이 있다.
조사 에너지, 조사 횟수 등의 최적인 조건은, 사용하는 광 조사의 파장, 광 흡수 입자의 특성 등에 의존하고 있으며, 당업자이면, 본원 명세서를 참조하여 실험을 실시함으로써 최적인 값을 구할 수 있다.
또한, 상기와 같이 펄스상의 광의 조사 횟수, 조사 에너지, 및 조사 시간을 선택하는 것은, 하측의 반도체 기재의 열화를 일으키게 하지 않고, 반도체 기재로의 도펀트의 확산을 실시시키기 위해서 바람직한 경우가 있다.
(조사 분위기)
광 조사는, 대기하에서 실시할 수 있다. 단, 재료에 따라 비산화성 분위기, 예를 들어 수소, 희가스, 질소, 및 그들의 조합으로 이루어지는 분위기에 있어서 실시하는 것이 광 흡수 입자의 산화를 방지하기 위해서 바람직하다. 여기서, 희가스로는, 특히 아르곤, 헬륨, 및 네온을 들 수 있다. 또, 비산화성 분위기로 하기 위해서, 분위기의 산소 함유율은 1 체적％ 이하, 0.5 체적％ 이하, 0.1 체적％ 이하, 또는 0.01 체적％ 이하로 할 수 있다.
《반도체 디바이스 및 그 제조법》
반도체 디바이스를 제조하는 제 3 본 발명의 방법은, 제 3 본 발명의 방법에 의해 도프층을 형성하는 것을 포함한다. 이와 같은 제 3 본 발명의 방법에 의해 제조되는 반도체 디바이스로는, 태양 전지를 들 수 있다. 또, 제 3 본 발명의 반도체 디바이스는, 반도체 디바이스를 제조하는 제 3 본 발명의 방법에 의해 제조된다.
《기타》
제 3 본 발명은, 상기 서술한 실시형태에 한정되는 것이 아니고, 당업자의 지식에 기초하여 각종의 설계 변경 등의 변형을 가하는 것도 가능하고, 그러한 변형이 가해진 실시형태도 제 3 본 발명의 범위에 포함되는 것이다. 상기 서술한 실시형태와 이하의 변형예의 조합에 의해 생기는 새로운 실시형태는, 조합되는 실시형태 및 변형예 각각의 효과를 겸비한다.
실시예
《제 1 본 발명》
〈실시예 A1-1〉
실시예 A1 에서는, 도 1(d1) 에 나타내는 구성을 갖는 적층체를 얻었다. 즉, 실시예 A1 에서는, 기재 상에 소결 실리콘 입자층 및 광 투과성층이 적층되어 있는 적층체를 얻었다.
(실리콘 입자 분산체의 조제)
실리콘 입자는, SiH4 가스를 원료로 하여 CO2 레이저를 사용한 레이저 열 분해 (LP：Laser Pyrolysis) 법에 의해 제조하였다. 얻어진 실리콘 입자는 평균 1 차 입자경이 약 7 ㎚ 였다. 이 실리콘 입자를 이소프로필알코올 (IPA) 중에 초음파 분산시켜, 고형분 농도 3 질량％ 의 실리콘 입자 분산체를 얻었다.
또한, 실리콘 입자의 평균 1 차 입자경은, TEM 관찰로 10 만배의 배율로 화상 해석을 실시하고, 500 개 이상의 집합을 바탕으로 산출하였다.
(기재의 준비)
유리 기재를 아세톤 및 이소프로필알코올 중에서 각 5 분간씩 초음파 세정하였다.
(실리콘 입자 분산체의 도포)
실리콘 입자 분산체를 기재 상에 수 방울 적하하고, 500 rpm 으로 5 초간에 걸쳐, 그리고 4,000 rpm 으로 10 초간에 걸쳐, 스핀 코트함으로써, 기재에 실리콘 입자 분산체를 도포하였다.
(실리콘 입자 분산체의 건조)
실리콘 입자 분산체가 도포된 기재를 70 ℃ 의 핫 플레이트 상에서 건조시킴으로써, 실리콘 입자 분산체 중의 분산매인 이소프로필알코올을 제거하고, 그에 따라 실리콘 입자 (평균 1 차 입자경 약 7 ㎚) 를 포함하는 미소결 실리콘 입자층 (막 두께 300 ㎚) 을 형성하였다.
(광 투과성층의 형성)
미소결 실리콘 입자층이 도포된 기재 상에 광 투과성을 갖는 화합물인 MSQ (메틸실세스퀴옥산) 막을 형성하였다. 구체적으로는, 이 MSQ 막은, 프로필렌글리콜모노메틸에테르아세테이트 (PGMEA) 중에 MSQ 가 용해된 용액 (고형분 농도 30 질량％, Honeywell 사 제조, 상품명 PTS R-6) 을, 미소결 실리콘 입자층이 도포된 기재 상에 수 방울 적하하고, 500 rpm 으로 5 초간에 걸쳐, 추가로 3,200 rpm 으로 20 초간에 걸쳐 스핀 코트한 후, N2 의 분위기하의 핫 플레이트 상에 있어서, 80 ℃ 에서 5 분간에 걸쳐, 추가로 퍼니스 중에 있어서 400 ℃ 에서 60 분간에 걸쳐 가열하여 건조시킴으로써 얻었다. 얻어진 MSQ 막의 막 두께는 700 ㎚ 였다. 얻어진 적층체는, 도 1(c) 에서 나타내는 바와 같은 구성을 갖고 있었다.
(광 조사)
다음으로, 미소결 실리콘 입자층 상에 광 투과성층을 적층한 적층체에 대해, 레이저 광 조사 장치 (Quantronix 사 제조, 상품명 Osprey 355-2-0) 를 사용하여 YVO4 레이저 (파장 355 ㎚) 를 조사하여, 미소결 실리콘 입자층 중의 실리콘 입자를 소결하여, 소결 실리콘 입자층을 제조하였다. 레이저 조사 조건은, 조사 에너지 50 mJ/(㎠·shot), 쇼트 수 20 회이며, 레이저 조사는, 질소 (N2) 에 수소 (H2) 를 3.5 ％ 포함한 분위기 중에서 실시하였다.
(평가)
제조된 적층체의 단면 관찰 평가를, 시료 경사 각도 20° 및 100,000 배의 배율로, FE-SEM (전계 방사형 주사 전자 현미경) (S-5200 형, 히타치 하이테크놀로지즈 제조) 에 의해 실시하였다. FE-SEM 의 관찰 결과를 도 5(a) 에 나타낸다. 도 5(a) 에서 나타내는 바와 같이, 이 적층체는, 기재 (A52) 상에 소결 실리콘 입자층 (A54) 및 광 투과성층 (A56) 이 적층된 구성을 갖고 있었다. 즉, 실시예 A1-1 에서 얻어진 적층체는, 도 1(d1) 에 나타내는 구성을 갖고 있었다.
또, 소결 실리콘 입자층에 대한 라만 분광 분석을 실시하여, 결정화도를 구하였다. 라만 분광 분석에 의한 결정화도를 표 1 에 나타낸다.
〈실시예 A1-2 ∼ A1-4〉
실시예 A1-2 ∼ A1-4 에서는 각각, 레이저 조사 에너지를 100 mJ/(㎠·shot), 200 mJ/(㎠·shot), 및 300 mJ/(㎠·shot) 로 한 것 이외에는 실시예 A1-1 과 동일하게 하여, 소결 실리콘 입자층을 제조하였다.
실시예 A1-2 에서 얻어진 적층체는, 도 1(d1) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 및 광 투과성층 (A3) 이 적층되어 있는 구성을 갖고 있었다. 또, 실시예 A1-3 및 1-4 에서 얻어진 적층체는, 도 1(d2) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 만이 적층되어 있는 구성을 갖고 있었다.
실시예 A1-2 ∼ A1-4 에서 얻어진 적층체에 대해, 실시예 A1-1 과 동일하게, 실리콘층의 단면 관찰에 의한 평가를 실시하였다. 실시예 A1-2 ∼ A1-4 에서 얻어진 적층체에 대한 FE-SEM 사진을 각각 도 5(b) ∼ 도 5(d) 에 나타낸다. 또, 라만 분광 분석에 의한 소결 실리콘 입자층의 결정화도를 표 1 에 나타낸다.
〈실시예 A2-1 ∼ A2-4〉
실시예 A2-1 ∼ A2-4 에서는, 광 투과성층으로서, 실란올 용액으로부터 얻어진 산화규소를 주성분으로 하는 광 투과성층 (하기 참조) 을 사용한 것 이외에는 실시예 A1-1 과 동일하게 하여, 소결 실리콘 입자층을 제조하였다. 또한, 실시예 A2-1 ∼ A2-4 에서는, 레이저 조사 에너지를 각각 100 mJ/(㎠·shot), 200 mJ/(㎠·shot), 300 mJ/(㎠·shot), 및 400 mJ/(㎠·shot) 로 하였다.
실시예 A2-1 및 A2-2 에서 얻어진 적층체는, 도 1(d1) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 및 광 투과성층 (A3) 이 적층되어 있는 구성을 갖고 있었다. 또, 실시예 A2-3 및 A2-4 에서 얻어진 적층체는, 도 1(d2) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 만이 적층되어 있는 구성을 갖고 있었다.
실시예 A2-1 ∼ A2-4 에서 얻어진 적층체에 대해, 실시예 A1-1 과 동일하게, 실리콘층의 단면 관찰에 의한 평가를 실시하였다. 실시예 A2-1 ∼ A2-4 에서 얻어진 적층체에 대한 FE-SEM 사진을 각각 도 6(a) ∼ 도 6(d) 에 나타낸다. 또, 라만 분광 분석에 의한 결정화도를 표 1 에 나타낸다.
(광 투과성층의 형성)
실시예 A2-1 ∼ A2-4 에 있어서 사용한 산화규소를 주성분으로 하는 광 투과성층은, 실란올 용액 (OCD Type-7 12000-T (토쿄 오카 공업 제조)) 을 사용하여, 미소결 실리콘 입자층이 도포된 기재 상에 형성하였다. 또한, 광 투과성층으로서 사용한 이 도포형 절연막은 자외광선 및 가시광선 투과율이 99 ％ 이상이다.
구체적으로는, 이 도포형 절연막은, 미소결 실리콘 입자층이 도포된 기재 상에 상기 용액을 수 방울 적하하고, 5,000 rpm 으로 15 초간 스핀 코트한 후, 대기하의 핫 플레이트 상에 있어서, 80 ℃ 에서 1 분간에 걸쳐, 150 ℃ 에서 2 분간에 걸쳐, 추가로 질소 (N2) 분위기하의 관상 노 중에서 400 ℃ 에서 30 분간에 걸쳐, 가열 및 건조시켜 얻었다. 얻어진 막의 막 두께는 400 ㎚ 이다.
〈비교예 A1 ∼ A4〉
비교예 A1 ∼ A4 에서는, 광 투과성층을 사용하지 않은 것 이외에는 실시예 A1-1 과 동일하게 하여, 소결 실리콘 입자층을 제조하였다. 또한, 비교예 A1 ∼ A4 에서는, 레이저 조사 에너지를 각각 100 mJ/(㎠·shot), 200 mJ/(㎠·shot), 300 mJ/(㎠·shot), 및 400 mJ/(㎠·shot) 로 하였다.
비교예 A1 ∼ A4 에서 얻어진 적층체는, 도 1(d2) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 만이 적층되어 있는 구성을 갖고 있었다.
비교예 A1 ∼ 4 에서 얻어진 적층체에 대해, 실시예 A1-1 과 동일하게, 실리콘층의 단면 관찰에 의한 평가를 실시하였다. 비교예 A1 ∼ 4 에서 얻어진 적층체에 대한 FE-SEM 사진을 각각 도 7(a) ∼ 도 7(d) 에 나타낸다.
〈실시예 A3-1 ∼ A3-5〉
실시예 A3-1 ∼ A3-5 에서는, 실리콘 입자로서 평균 1 차 입자경이 약 20 ㎚ 인 것을 사용한 것, 광 투과성층의 막 두께를 변경한 것, 광 조사로서 레이저 광 조사 장치 (Quantronix 사 제조, 상품명 Osprey 532-8-0) 에 의해 그린 레이저 (파장 532 ㎚) 를 사용한 것 이외에는 실시예 A2-1 ∼ A2-4 와 동일하게 하여, 소결 실리콘 입자층을 제조하였다. 또한, 실시예 A3-1 ∼ A3-3 에서는, 하기의 표 2 에 나타내는 바와 같이, 레이저 조사 에너지를 1000 mJ/(㎠·shot) ∼ 1800 mJ/(㎠·shot) 로 하였다.
또한, 실시예 A3-1 ∼ A3-5 의 광 투과성층은, 미소결 실리콘 입자층 상에 적하한 실란올 용액의 스핀 코트 조건이, 4000 rpm 으로 20 초간인 것, 얻어진 막의 막 두께가 300 ㎚ 인 것 이외에는 실시예 A2-1 ∼ A2-4 와 동일하게 하여 제조하였다.
실시예 A3-1 ∼ 3-3 에서 얻어진 적층체는, 도 1(d1) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 및 광 투과성층 (A3) 이 적층되어 있는 구성을 갖고 있었다. 또 실시예 A3-4 및 A3-5 에서 얻어진 적층체는, 도 1(d2) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 만이 적층되어 있는 구성을 갖고 있었다.
〈실시예 A4-1 ∼ A4-5〉
실시예 A4-1 ∼ A4-5 에서는, 광 투과성층의 막 두께를 변경한 것 이외에는 실시예 A3-1 ∼ 3-5 와 동일하게 하여, 소결 실리콘 입자층을 제조하였다.
또한, 실시예 A4-1 ∼ A4-5 의 광 투과성층은, 미소결 실리콘 입자층 상에 적하한 실란올 용액의 스핀 코트 조건이, 2000 rpm 으로 20 초간인 것, 얻어진 막의 막 두께가 400 ㎚ 인 것 이외에는 실시예 A3-1 ∼ A3-5 와 동일하게 하여 제조하였다.
실시예 A4-1 ∼ A4-3 에서 얻어진 적층체는, 도 1(d1) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 및 광 투과성층 (A3) 이 적층되어 있는 구성을 갖고 있었다. 또 실시예 A4-4 및 A4-5 에서 얻어진 적층체는, 도 1(d2) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 만이 적층되어 있는 구성을 갖고 있었다.
〈실시예 A5-1 ∼ A5-5〉
실시예 A5-1 ∼ A5-5 에서는, 광 투과성층의 막 두께를 변경한 것 이외에는 실시예 A3-1 ∼ A3-5 와 동일하게 하여, 소결 실리콘 입자층을 제조하였다.
또한, 실시예 A5-1 ∼ A5-5 의 광 투과성층은, 미소결 실리콘 입자층 상에 적하한 실란올 용액의 스핀 코트 조건이, 1000 rpm 으로 20 초간인 것, 얻어진 막의 막 두께가 650 ㎚ 인 것 이외에는 실시예 A3-1 ∼ A3-5 와 동일하게 하여 제조하였다.
실시예 A5-1 ∼ A5-4 에서 얻어진 적층체는, 도 1(d1) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 및 광 투과성층 (A3) 이 적층되어 있는 구성을 갖고 있었다. 또 실시예 A5-5 에서 얻어진 적층체는, 도 1(d2) 에 나타내는 구성, 즉 기재 (A10) 상에 소결 실리콘 입자층 (A5) 만이 적층되어 있는 구성을 갖고 있었다.
(평가 결과)
실시예 A1-1 ∼ A2-4 및 비교예 A1 ∼ 4 의 평가 결과를, 제조 조건과 아울러, 하기의 표 1 에 나타내고, 또한 실시예 A3-1 ∼ A5-5 의 평가 결과를, 제조 조건과 아울러, 하기의 표 2 에 나타낸다. 또한, 적층체의 조도는, JIS B 0601 (1994) 에 따라 촉침 단차계 (알박사 제조의 DEKTAK) 에 의해 구한 산술 평균 조도 (Ra) 이고, 기준 길이를 1000 ㎛ 로 하여 구하였다. 조도의 측정은, 레이저가 조사된 지점의 중심부 불균에 대해 실시하였다.
Figure pct00002
Figure pct00003
실시예 A1-3 및 A1-4 에 대한 도 5(c) 및 (d), 그리고 실시예 A2-3 및 A2-4 에 대한 도 6(c) 및 (d) 에서 나타내는 실시예의 소결 실리콘 입자층을, 비교예 A1 ∼ A4 에 대한 도 7(a) ∼ (d) 에서 나타내는 비교예의 소결 실리콘 입자층과 비교하면, 실시예의 소결 실리콘 입자층에서는, 표면의 평탄성 및 연속성이 유의하게 개량되어 있는 것이 이해된다. 또, 표 1 로부터는, 실시예 A1-4 및 A2-3 의 실시예의 소결 실리콘 입자층의 결정화도가 유의하게 개량되어 있는 것이 이해된다.
《제 2 본 발명》
〈실시예 B1〉
(인 (P) 도프 실리콘 입자의 작성)
실리콘 입자는, 모노실란 (SiH4) 가스를 원료로 하여, 이산화탄소 (CO2) 레이저를 사용한 레이저 열 분해 (LP：Laser Pyrolysis) 법에 의해 제조하였다. 이 때, SiH4 가스와 함께 포스핀 (PH3) 가스를 도입하여, 인 도프 실리콘 입자를 얻었다.
얻어진 인 도프 실리콘 입자의 도핑 농도는 1×1021 atoms/㎤ 였다. 또, 얻어진 인 도프 실리콘 입자는 평균 1 차 입자경이 20.5 ㎚ 였다. 또한, 실리콘 입자의 평균 1 차 입자경은, TEM 관찰로 10 만배의 배율로 화상 해석을 실시하여, 500 개 이상의 집합을 바탕으로 산출하였다.
(분산체의 조제)
상기와 같이 하여 얻은 인 도프 실리콘 입자를 이소프로필알코올 (IPA) 중에 초음파 분산시켜, 고형분 농도 2 질량％ 의 실리콘 입자 분산체를 얻었다.
(기재의 준비)
실리콘 기재를, 아세톤 및 이소프로필알코올 중에서 각 5 분간씩 초음파 세정하고, 5 ％ 불화암모늄 용액 중에서 10 분간에 걸쳐 산화층 제거를 실시하고, 그리고 순수로 세정하였다.
(도포)
잉크젯 프린터 (Dimatix) 에 의해, 실리콘 입자 분산체를 200 ㎛ 의 선폭으로 실리콘 기재에 도포하였다.
(건조)
실리콘 입자 분산체가 도포된 기재를, 80 ℃ 의 핫 플레이트 상에서 건조시킴으로써, 실리콘 입자 분산체 중의 분산매인 이소프로필알코올을 제거하고, 그에 따라 실리콘 입자를 포함하는 도펀트 주입층 (층 두께 200 ㎚) 을 형성하였다.
(패시베이션층의 형성)
도펀트 주입층이 형성된 기재 상에, 플라즈마 촉진 화학 기상 퇴적 (PE-CVD) 에 의해, 층 두께 50 ㎚ 의 질화실리콘 (SiN) 층을 패시베이션층 (제 2 패시베이션층) 으로서 형성하였다.
(광 조사)
다음으로, 도펀트 주입층 상에 패시베이션층을 갖는 적층체에 대해, 레이저 광 조사 장치 (Quantronix 사 제조, 상품명 Osprey 532-8-0-2) 를 사용해서 그린 레이저 (파장 532 ㎚) 를 조사하여, 기판 중으로의 도펀트의 주입, 그리고 패시베이션층 및 도펀트 주입층의 어블레이션을 실시하였다.
여기서, 레이저 조사 조건은, 조사 에너지 700 mJ/(㎠·shot), 쇼트 수 20 회이며, 레이저 조사는 질소 (N2) 분위기 중에서 실시하였다.
(평가-Dynamic SIMS 측정)
제조된 기재의 Dynamic SIMS (동적 2 차 이온 질량 분석) 를 CAMECA IMS-7f 를 사용하여 실시하였다. 측정 조건은 1 차 이온종 O2 ＋, 1 차 가속 전압：3.0 ㎸, 검출 영역 30 ㎛Φ 이다. Dynamic SIMS 의 결과를 도 14 에 나타낸다. 이 관찰 결과로부터는, 기재가 도프되어 있는 것이 이해된다. 또한, 이 도 14 에서는, 참고로 레이저 조사를 실시하기 전의 평가 결과도 나타내고 있다.
(평가-SEM 분석)
제조된 기재의 단면을, FE-SEM (전계 방사형 주사 전자 현미경) (히타치 하이테크놀로지즈 제조, S5200 형) 을 사용하여 시료 경사 각도 20° 및 배율 100,000 배로 관찰한 결과를 도 15 에 나타낸다. 여기서, 도 15(a) 는, 레이저 조사 전의 도펀트 주입층에 대한 관찰 결과이며, 또 도 15(b) 는, 레이저 조사 후의 도펀트 주입층에 대한 관찰 결과이다.
이 관찰 결과로부터는, 도펀트 주입층 상에 적층된 패시베이션층 (SiN 층) 은 레이저 조사에 의해 어블레이션되고, 기판 표면에는 도펀트 주입층을 구성하고 있던 실리콘 입자층의 일부만이 존재하고 있는 것이 확인되었다.
〈실시예 B2〉
(실리콘 입자의 작성)
실시예 B1 과 동일하게 하여, 인 도프 실리콘 입자를 얻었다. 얻어진 인 도프 실리콘 입자는 평균 1 차 입자경이 약 7.4 ㎚ 였다.
(분산체의 조제)
실시예 B1 과 동일하게 하여, 고형분 농도 2 질량％ 의 실리콘 입자 분산체를 얻었다.
(기재의 준비)
실시예 B1 과 동일하게 하여, 실리콘 기판을 세정하였다.
(패시베이션층의 형성)
세정한 실리콘 기판 상에, 실시예 B1 과 동일하게 하여, 층 두께 50 ㎚ 의 질화실리콘 (SiN) 층을 패시베이션층 (제 1 패시베이션층) 으로서 형성하였다.
(도포)
패시베이션층을 적층한 실리콘 기판 상에, 잉크젯 프린터 (Dimatix) 에 의해, 실리콘 입자 분산체를 200 ㎛ 의 선폭으로 도포하였다.
(건조)
실리콘 입자 분산체가 도포된 기재를 실시예 B1 과 동일하게 하여 건조시켜, 실리콘 입자층 (층 두께 200 ㎚) 을 형성하였다.
(광 조사)
다음으로, 패시베이션층 상에 실리콘 입자층을 갖는 적층체에 대해, 실시예 B1 과 동일하게 하여, 그린 레이저를 조사하여, 패시베이션층 및 실리콘 입자층의 어블레이션을 실시하였다.
(평가-Dynamic SIMS 측정)
실시예 B1 과 동일하게 하여, SIMS 측정을 실시하였다. 이 결과를 도 16 에 나타낸다. 이 관찰 결과로부터는, 기재가 도프되어 있는 것이 이해된다.
(평가-SEM 분석)
SEM 분석으로부터, 실시예 B1 과 동일하게, 기판 표면에는 도펀트 주입층을 구성하고 있던 실리콘 입자층의 일부만이 존재하고 있는 것이 확인되었다.
〈실시예 B3〉
(붕소 (B) 도프 실리콘 입자의 작성)
실리콘 입자는, 모노실란 (SiH4) 가스를 원료로 하여, 이산화탄소 (CO2) 레이저를 사용한 레이저 열 분해법에 의해 제조하였다. 이 때, 모노실란 가스와 함께 디보란 (B2H6) 가스를 도입하여, 보론 도프 실리콘 입자를 얻었다.
얻어진 보론 도프 실리콘 입자의 도핑 농도는 1×1021 atoms/㎤ 였다. 또, 얻어진 보론 도프 실리콘 입자는 평균 1 차 입자경이 약 19.7 ㎚ 였다. 또한, 실리콘 입자의 평균 1 차 입자경은, TEM 관찰로 10 만배의 배율로 화상 해석을 실시하고, 500 개 이상의 집합을 바탕으로 산출하였다.
(분산체의 조제)
실시예 B1 과 동일하게 하여, 고형분 농도 2 질량％ 의 실리콘 입자 분산체를 얻었다.
(기재의 준비)
실시예 B1 과 동일하게 하여, 실리콘 기판을 세정하였다.
(패시베이션층의 형성)
세정한 실리콘 기판 상에, 실시예 B1 과 동일하게 하여, 층 두께 50 ㎚ 의 질화실리콘 (SiN) 층을 패시베이션층 (제 1 패시베이션층) 으로서 형성하였다.
(도포)
패시베이션층을 적층한 실리콘 기판 상에, 잉크젯 프린터 (Dimatix) 에 의해, 실리콘 입자 분산체를 200 ㎛ 의 선폭으로 도포하였다.
(건조)
실리콘 입자 분산체가 도포된 기재를 실시예 B1 과 동일하게 하여 건조시켜, 실리콘 입자층 (층 두께 200 ㎚) 을 형성하였다.
(광 조사)
다음으로, 패시베이션층 상에 실리콘 입자층을 갖는 적층체에 대해, 실시예 B1 과 동일하게 하여, 그린 레이저를 조사하여, 패시베이션층 및 실리콘 입자층의 어블레이션을 실시하였다.
(평가-Dynamic SIMS 측정)
SIMS 분석으로부터, 실시예 B1 과 동일하게 기재가 도프되어 있는 것을 확인하였다.
(평가-SEM 분석)
SEM 분석으로부터, 도펀트 주입층 상에 적층된 패시베이션층 (SiN층) 은, 레이저 조사에 의해 어블레이션되고, 기판 표면에는 도펀트 주입층을 구성하고 있던 실리콘 입자층의 일부만이 존재하고 있는 것을 확인하였다.
〈실시예 B4〉
(실리콘 입자의 작성)
실시예 B3 과 동일하게 하여, 보론 도프 실리콘 입자를 얻었다. 얻어진 보론 도프 실리콘 입자는 평균 1 차 입자경이 약 20.9 ㎚ 였다.
(분산체의 조제)
실시예 B1 과 동일하게 하여, 고형분 농도 2 질량％ 의 실리콘 입자 분산체를 얻었다.
(기재의 준비)
실시예 B1 과 동일하게 하여, 실리콘 기판을 세정하였다.
(패시베이션층의 형성)
세정한 실리콘 기판 상에, 실시예 B1 과 동일하게 하여, 층 두께 50 ㎚ 의 질화실리콘 (SiN) 층을 패시베이션층 (제 1 패시베이션층) 으로서 형성하였다.
(도포)
패시베이션층을 적층한 실리콘 기판 상에, 잉크젯 프린터 (Dimatix) 에 의해, 실리콘 입자 분산체를 200 ㎛ 의 선폭으로 도포하였다.
(건조)
실리콘 입자 분산체가 도포된 기재를 실시예 B1 과 동일하게 하여 건조시켜, 실리콘 입자층 (층 두께 200 ㎚) 을 형성하였다.
(광 조사)
다음으로, 패시베이션층 상에 실리콘 입자층을 갖는 적층체에 대해, 실시예 B1 과 동일하게 하여, 그린 레이저를 조사하여, 패시베이션층 및 실리콘 입자층의 어블레이션을 실시하였다.
(평가-Dynamic SIMS 측정)
SIMS 분석으로부터, 실시예 B2 와 마찬가지로 기재가 도프되어 있는 것을 확인하였다.
(평가-SEM 분석)
SEM 분석에 의해, 기판 표면에는 도펀트 주입층을 구성하고 있던 실리콘 입자층의 일부만이 존재하고 있는 것을 확인하였다.
〈실시예 B5〉
(실리콘 입자의 작성)
실시예 B1 과 동일하게 하여, 인 도프 실리콘 입자를 얻었다. 얻어진 인 도프 실리콘 입자는 평균 1 차 입자경이 약 7.2 ㎚ 였다.
(분산체의 조제)
상기와 같이 하여 얻은 실리콘 입자를, 프로필렌글리콜 (PG) 중에 초음파 분산시켜, 고형분 농도 5 질량％ 의 실리콘 입자 분산체를 얻었다.
(기재의 준비)
실시예 B1 과 동일하게 하여, 실리콘 기판을 세정하였다.
(도포)
스크린 프린트에 의해, 실리콘 입자 분산체를 200 ㎛ 의 선폭으로 실리콘 기재에 도포하였다.
(건조)
실리콘 입자 분산체가 도포된 기재를 200 ℃ 의 핫 플레이트 상에서 건조시킴으로써, 실리콘 입자 분산체 중의 분산매인 프로필렌글리콜을 제거하고, 그에 따라 실리콘 입자층 (층 두께 200 ㎚) 을 형성하였다.
(패시베이션층의 형성)
실리콘 입자층을 갖는 기재 상에, 실시예 B1 과 동일하게 하여, 층 두께 50 ㎚ 의 질화실리콘 (SiN) 층을 패시베이션층 (제 1 패시베이션층) 으로서 형성하였다.
(광 조사)
다음으로, 실리콘 입자층 상에 패시베이션층을 갖는 적층체에 대해, 실시예 B1 과 동일하게 하여, 그린 레이저를 조사하여, 실리콘 입자층 및 패시베이션층의 어블레이션을 실시하였다.
(평가-Dynamic SIMS 측정)
SIMS 분석으로부터, 실시예 B1 과 동일하게 기재가 도프되어 있는 것을 확인하였다.
(평가-SEM 분석)
SEM 분석으로부터, 도펀트 주입층 상에 적층된 패시베이션층 (SiN 층) 은, 레이저 조사에 의해 제거되어 있는 것, 기판 표면에는 도펀트 주입층을 구성하고 있던 실리콘 입자층의 일부만이 존재하고 있는 것을 확인하였다.
《제 3 본 발명》
이하, 제 3 본 발명의 실시예를 설명하지만, 이들 실시예는, 제 3 본 발명을 바람직하게 설명하기 위한 예시에 지나지 않고, 조금도 제 3 본 발명을 한정하는 것은 아니다.
《실시예 C1-1》
(기재의 준비)
규소 기재를 아세톤 및 이소프로필알코올 중에서 각 5 분간씩 초음파 세정하였다. 그 후, 5 ％ 불화암모늄 용액에 10 분간 침지하고, 순수로 세정을 실시하였다.
(도펀트 조성물)
도펀트 화합물 함유 용액 (Filmtronics 사 제조, P8545SF), 및 실리콘 입자 분산체 (고체분 (固體分) 5 질량％) 를 중량비 1：1 로 혼합하여, 도펀트 조성물을 얻었다.
(도펀트 주입층의 형성)
조정한 도펀트 조성물을 기재 상에 수 방울 적하하고, 500 rpm 으로 5 초간에 걸쳐, 그리고 4000 rpm 으로 10 초간에 걸쳐 스핀 코트함으로써, 기재에 도펀트 조성물을 도포하고, 도펀트 주입층을 형성하였다.
(광 조사)
다음으로, 도펀트 주입층을 갖는 기재에, 레이저 광 조사 장치 (Quantronix 사 제조, 상품명 Osprey 532-8-0-2) 를 사용해서 그린 레이저 (파장 532 ㎚) 를 조사하여, 기재에 도펀트를 주입하였다. 레이저 조사 조건은, 조사 에너지 700 mJ/(㎠·shot), 쇼트 수 20 회이며, 레이저 조사는 질소 (N2) 분위기 중에서 실시하였다.
《실시예 C1-2》
도펀트 조성물로서 도펀트 화합물 함유 용액 (Filmtronics 사 제조, P8545SF), 및 실리콘 입자 분산체 (고체분 5 질량％) 를 중량비 3：1 로 혼합한 것 이외에는 실시예 C1-1 에서와 같이 하여, 도펀트 주입층을 형성하고, 그리고 도펀트 주입층에 레이저 조사를 실시하였다.
《실시예 C1-3》
도펀트 조성물로서 도펀트 화합물 함유 용액 (Filmtronics 사 제조, P8545SF), 및 실리콘 입자 분산체 (고체분 5 질량％) 를 중량비 1：3 으로 혼합한 것 이외에는 실시예 C1-1 에서와 같이 하여, 도펀트 주입층을 형성하고, 그리고 도펀트 주입층에 레이저 조사를 실시하였다.
《비교예 C1》
도펀트 조성물로서 단독 도펀트 화합물 함유 용액 (Filmtronics 사 제조, P8545SF) 을 사용한 것 이외에는 실시예 C1-1 에서와 같이 하여, 도펀트 주입층에 레이저 조사를 실시하였다.
《실시예 C2》
(도펀트 조성물)
도펀트 화합물 함유 용액 (Filmtronics 사 제조, P8545SF), 및 실리콘 입자 분산체 (고체분 5 질량％) 를 혼합하지 않고, 각각 사용하였다.
(도펀트 주입층의 형성)
도펀트 화합물 함유 용액 (Filmtronics 사 제조, P8545SF) 을 기재 상에 수 방울 적하하고, 500 rpm 으로 5 초간에 걸쳐, 그리고 4000 rpm 으로 10 초간에 걸쳐 스핀 코트함으로써, 기재에 도펀트 조성물을 도포하고, 도펀트 화합물 함유층을 형성하였다.
그 후, 동일하게 하여, 도펀트 화합물 함유층 상에 실리콘 입자 분산체 (고체분 5 질량％) 를 추가로 도포하여 광 흡수 입자 함유층을 형성함으로써, 하기 구성의 적층체를 얻었다：
(기재)/광 흡수 입자 함유층/도펀트 화합물 함유층
《실시예 C3》
(도펀트 주입층의 형성)
실시예 C2 와 적층 순서를 반대로 하여, 광 흡수 입자 함유층 상에 도펀트 화합물 함유층을 형성함으로써, 하기 구성의 적층체를 얻었다：
(기재)/도펀트 화합물 함유층/광 흡수 입자 함유층
《평가 1-기재의 손상》
레이저 조사 후의 실시예 C1-1 ∼ C1-3 및 비교예 C1 의 기재의 표면 상태를 확인하였다. 실시예 C1-1 ∼ C1-3 에서는, 레이저 조사 후의 기재에 크랙 등의 손상은 관찰되지 않았다. 이에 반해, 비교예 C1 에서는, 레이저 조사 후의 기재에 크랙이 관찰되었다.
《평가 2-투과율》
참고로, 기재로서 유리 기판을 사용한 것 이외에는 상기의 실시예 및 비교예에서와 같이 하여 도펀트 주입층을 형성하고, 분광 광도계 (Spectrophotometer, U-4000, 히타치 제조) 로 투과율 측정을 실시하였다. 실시예 C1-1 ∼ C1-3 및 비교예 C1 에 대한 결과를 도 18 에, 실시예 C2 에 대한 결과를 도 19 에, 실시예 C3 에 대한 결과를 도 20 에 나타낸다.
도 18 에 나타내고 있는 바와 같이, 실리콘 입자를 함유하고 있는 실시예 C1-1 ∼ C1-3 의 도펀트 주입층은, 200 ㎚ ∼ 300 ㎚ 의 범위에 피크 흡수 파장을 갖고, 그에 따라 광 조사를 위해 사용한 532 ㎚ 의 파장의 광에 대해 유의한 흡수율을 갖는 것이 이해된다. 이에 대해서는, 실리콘 입자를 함유하고 있지 않은 비교예 C1 의 도펀트 주입층은, 광 조사를 위해 사용한 532 ㎚ 의 파장의 광을 실질적으로 흡수하지 않는 것이 이해된다.
또, 도 19 및 20 에 나타내고 있는 바와 같이, 광 흡수 입자 함유층과 도펀트 화합물 함유층을 적층한 경우에도, 200 ㎚ ∼ 300 ㎚ 의 범위에 피크 흡수 파장을 갖고, 그에 따라 광 조사를 위해 사용한 532 ㎚ 의 파장의 광에 대해 유의한 흡수율을 갖는 것이 이해된다.
《평가 3-SIMS》
실시예 C1-1 및 비교예 C1 의 기재의 Dynamic SIMS 분석 (동적 2 차 이온 질량 분석) 을 CAMECA IMS-7f 를 사용하여 실시하였다. 측정 조건은 1 차 이온종 O2 ＋, 1 차 가속 전압：3.0 ㎸, 검출 영역 30 ㎛Φ 였다.
실시예 C1-1 의 표면 도펀트 농도는 5×1019 atoms/㎤ 이고, 비교예 C1-1 의 표면 도펀트 농도는 2×1019 atoms/㎤ 였다. 이것에 의하면, 실리콘 입자를 함유하고 있는 실시예 C1-1 의 도펀트 주입층이 광 조사를 위해 사용한 532 ㎚ 의 파장의 광을 흡수함으로써, 효율적인 도펀트의 확산이 일어났던 것이 이해된다.
《평가 4-저항률 측정》
실시예 C1-1 ∼ C1-3 및 비교예 C1 의 기재의 표면 저항률을 저항률계 (MCP-T360, 미츠비시 화학 제조) 로 측정하였다.
실시예 C1-1 ∼ C1-3 및 비교예 C1 의 기재의 표면 저항률은 하기와 같았다：
실시예 C1-1：36 Ω/□
실시예 C1-2：35 Ω/□
실시예 C1-3：22 Ω/□
비교예 C1：78 Ω/□
이것에 의하면, 실시예 C1-1 ∼ C1-3 의 기재에서는, 효율적인 도펀트의 확산이 일어나고 있는 것에 의해 낮은 표면 저항률이 얻어졌던 것이 이해된다.
A1 : 실리콘 입자 분산체층
A2 : 미소결 실리콘 입자층
A3 : 광 투과성층
A5 : 소결 실리콘 입자층
A7 : 개구부
A10 : 기재
A15 : 조사되는 광
A30 : 아모르퍼스 실리콘층
A40 : 실리콘 입자층
S : 소스 전극
G : 게이트 전극
D : 드레인 전극
B2 : 도펀트 주입층
B5 : 레이저 광
B12, B22, B32, B42, B44, B52, B54 : 전극
B15, B25, B35, B45, B55, B65 : 반도체층 또는 기재
B15a, B25a, B35a, B45a, B45b, B55a, B65a : 제 1 또는 제 2 영역의 도프층
B18, B28, B38a, B38b, B46, B48, B56, B58, B68 : 패시베이션층
B40 : 백 콘택트 태양 전지
B50 : PERL 태양 전지
B45c, B55c : 도프층
B68a : 패시베이션층의 구멍
B72 : 확산 마스크층
B72a : 확산 마스크층의 구멍
B74 : 유리질 도펀트 주입층
B100 : 태양 전지에 입사하는 광
C10 : 조사되는 광
C22 : 제 3 본 발명의 도펀트 주입층
C23 : 종래의 도펀트 주입층
C24 : 제 3 본 발명의 도펀트 화합물 함유층
C26 : 제 3 본 발명의 광 흡수 입자 함유층
C30 : 반도체 기재

Claims (59)

  1. (a) 분산매 및 상기 분산매 중에 분산되어 있는 실리콘 입자를 함유하는 실리콘 입자 분산체를 기재 상에 도포하여 실리콘 입자 분산체층을 형성하는 공정,
    (b) 상기 실리콘 입자 분산체층을 건조시켜, 미소결 실리콘 입자층을 형성하는 공정,
    (c) 상기 미소결 실리콘 입자층 상에 광 투과성층을 적층하는 공정, 및
    (d) 상기 광 투과성층을 통해 상기 미소결 실리콘 입자층에 광을 조사하여, 상기 미소결 실리콘 입자층을 구성하는 상기 실리콘 입자를 소결시키고, 그에 따라 소결 실리콘 입자층을 형성하는 공정
    을 포함하는, 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체의 제조 방법.
  2. 제 1 항에 있어서,
    공정 (d) 광 조사의 후에 상기 광 투과성층이 유지되고 있는, 방법.
  3. 제 1 항에 있어서,
    공정 (d) 광 조사에 의해 상기 광 투과성층이 제거되는, 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 유기 화합물, 무기 화합물 또는 유기 무기 하이브리드 화합물 중 어느 것을 포함하는, 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 규소 화합물을 포함하는, 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 산화규소 또는 실록산 결합을 갖는 화합물을 포함하는, 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 스핀·온·글래스에 의해 형성되는, 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 액상법에 의해 형성되는, 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 1012 Ω·㎝ 이상의 체적 저항률을 갖는, 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 광 투과성층이 50 ∼ 1,000 ㎚ 의 막 두께를 갖는, 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 소결 실리콘 입자층이 50 ∼ 500 ㎚ 의 막 두께를 갖는, 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 광 조사를 레이저를 사용하여 실시하는, 방법.
  13. 제 12 항에 있어서,
    상기 레이저의 파장이 600 ㎚ 이하인, 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 광 조사를 비산화성 분위기하에서 실시하는, 방법.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 광 조사를 대기 분위기하에서 실시하는, 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 기재된 방법으로 제조되는, 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체.
  17. 제 16 항에 기재된 반도체 적층체를 포함하는, 반도체 디바이스.
  18. 제 2 항에 기재된 방법으로 기재 및 기재 상의 소결 실리콘 입자층을 갖는 반도체 적층체를 제조한 후에, 상기 반도체 적층체로부터 상기 광 투과성층의 일부를 제거하여, 상기 소결 실리콘 입자층에 도달하는 개구부를 형성하고, 그리고 상기 개구부에 소스 전극 및 드레인 전극을 제공하고, 또한 상기 광 투과성층 상에 게이트 전극을 형성하는 것을 포함하는, 탑 게이트·탑 콘택트형 박막 트랜지스터의 제조 방법.
  19. 제 18 항에 기재된 방법으로 제조되는, 탑 게이트·탑 콘택트형 박막 트랜지스터.
  20. (a) 기재,
    (b) 상기 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 미소결 실리콘 입자층,
    (c) 상기 미소결 실리콘 입자층 상에 적층되어 있는 광 투과성층
    을 갖는, 미소결 실리콘 적층체.
  21. (a) 기재,
    (b) 상기 기재 상에 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층,
    (c) 상기 소결 실리콘 입자층 상에 적층되어 있는 광 투과성층
    을 갖는, 반도체 적층체.
  22. (a) 유리 기재,
    (b) 상기 유리 기재 상에 직접 적층되어 있는 실리콘 입자로 만들어져 있는 소결 실리콘 입자층으로서, 산술 평균 조도가 100 ㎚ 이하인 소결 실리콘 입자층
    을 갖는, 반도체 적층체.
  23. 하기의 공정에 의해 반도체층 또는 기재의 제 1 영역에 제 1 도프층을 형성하는 것을 포함하는, 반도체 디바이스의 제조 방법：
    하기의 (i) 및 (ii) 를 갖는 적층체를 제공하는 것：(i) 상기 반도체층 또는 기재 상에 배치되어 있는 제 1 및/또는 제 2 패시베이션층, 그리고 (ii) 제 1 패시베이션층의 상측이고 제 2 패시베이션층의 하측에 있어서 상기 제 1 영역에 대응하는 영역에 배치되어 있는 도펀트 주입층으로서, 제 1 입자로 이루어지고, 상기 제 1 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있는, 제 1 도펀트 주입층, 그리고
    상기 적층체의 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 패시베이션층 중 상기 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
  24. 제 23 항에 있어서,
    하기의 공정을 포함하는, 방법：
    상기 반도체층 또는 기재 상에 상기 제 1 패시베이션층을 퇴적시키는 것,
    상기 제 1 패시베이션층 중 상기 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
    적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것, 그리고
    상기 제 1 도펀트 주입층에 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 제 1 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
  25. 제 23 항에 있어서,
    하기의 공정을 포함하는, 방법：
    상기 제 1 영역에, 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
    적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것,
    상기 반도체층 또는 기재 및 상기 제 1 도펀트 주입층 상에 상기 제 2 패시베이션층을 퇴적시키는 것, 그리고
    상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 및 상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
  26. 제 23 항에 있어서,
    하기의 공정을 포함하는, 방법：
    상기 반도체층 또는 기재 상에 상기 제 1 패시베이션층을 퇴적시키는 것,
    상기 제 1 패시베이션층 중 상기 제 1 영역에 대응하는 영역에 제 1 입자를 함유하는 제 1 분산체를 적용하는 것, 여기서, 상기 제 1 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있다,
    적용한 상기 제 1 분산체를 건조시켜, 상기 제 1 도펀트 주입층으로 하는 것,
    상기 제 1 패시베이션층 및 상기 제 1 도펀트 주입층 상에 제 2 패시베이션층을 퇴적시키는 것, 그리고
    상기 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역에, 광 조사를 실시함으로써, 상기 제 1 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 1 도프층을 형성함과 함께, 상기 제 1 도펀트 주입층, 그리고 상기 제 1 및 제 2 패시베이션층 중 상기 제 1 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
  27. 제 23 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 제 1 도프층에 접촉하도록, 상기 패시베이션층을 통해 전극을 형성하는 공정을 추가로 포함하는, 방법.
  28. 제 23 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 도펀트의 농도가 상기 제 1 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인, 방법.
  29. 제 23 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 패시베이션층이 1 ∼ 200 ㎚ 의 층 두께를 갖는, 방법.
  30. 제 23 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 패시베이션층이 SiN, SiO2, Al2O3, 및 그들의 조합으로 이루어지는 군에서 선택되는 재료로 형성되어 있는, 방법.
  31. 제 23 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 반도체층 또는 기재가 실리콘, 게르마늄 또는 그들의 조합의 반도체층 또는 기재인, 방법.
  32. 제 23 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 분산체의 적용을 인쇄법에 의해 실시하는, 방법.
  33. 제 23 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 입자의 평균 1 차 입자경이 100 ㎚ 이하인, 방법.
  34. 제 23 항 내지 제 33 항 중 어느 한 항에 있어서,
    하기의 공정에 의해 반도체층 또는 기재의 제 2 영역에 제 2 도프층을 형성하는 것을 추가로 포함하는, 방법：
    상기 제 1 분산체의 적용과 동시에, 상기 제 1 분산체의 적용과 건조 사이에, 상기 제 1 분산체의 건조와 상기 제 1 도펀트 주입층의 제거 사이에, 또는 상기 제 1 도펀트 주입층의 제거 후에, 상기 반도체층 또는 기재의 제 2 영역에, 제 2 입자를 함유하는 제 2 분산체를 적용하는 것, 여기서, 상기 제 2 입자는, 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 상기 제 1 입자의 도펀트와는 상이한 형의 도펀트에 의해 도프되어 있다,
    상기 제 1 분산체의 건조와 동시에, 또는 상기 제 1 분산체의 건조와는 별도로, 적용한 상기 제 2 분산체를 건조시켜, 제 2 도펀트 주입층으로 하는 것, 및
    상기 제 1 도펀트 주입층으로의 광 조사와 동시에, 또는 상기 제 1 도펀트 주입층으로의 광 조사와는 별도로, 상기 제 2 도펀트 주입층에 광 조사를 실시함으로써, 상기 제 2 영역을 상기 p 형 또는 n 형 도펀트에 의해 도프하여, 상기 제 2 도프층을 형성함과 함께, 상기 제 2 도펀트 주입층, 및 상기 제 1 및/또는 제 2 패시베이션층 중 상기 제 2 도펀트 주입층에 대응하는 영역을 적어도 부분적으로 제거하는 것.
  35. 제 34 항에 있어서,
    상기 제 2 도프층에 접촉하도록, 상기 패시베이션층을 통해 전극을 형성하는 공정을 추가로 포함하는, 방법.
  36. 제 34 항 또는 제 35 항에 있어서,
    상기 반도체 디바이스가 태양 전지인, 방법.
  37. 반도체 기재 또는 층 상에 패시베이션층이 적층되어 있고,
    상기 반도체 기재 또는 층의 제 1 영역에 있어서, 상기 패시베이션층이 적어도 부분적으로 제거되어, 상기 반도체 기재 또는 층에 제 1 입자가 소결되어 있고, 또한 상기 제 1 입자를 개재하여, 또한 상기 패시베이션층을 통해, 상기 제 1 영역에 도달하는 제 1 전극이 형성되어 있고,
    상기 제 1 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 p 형 또는 n 형 도펀트에 의해 도프되어 있으며, 또한
    상기 도펀트의 농도가 상기 제 1 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인, 반도체 디바이스.
  38. 제 37 항에 있어서,
    상기 반도체 기재 또는 층의 제 2 영역에 있어서, 상기 패시베이션층이 적어도 부분적으로 제거되어, 상기 반도체 기재 또는 층에 제 2 입자가 소결되어 있고, 또한 상기 제 2 입자를 개재하여, 또한 상기 패시베이션층을 통해, 상기 제 2 영역에 도달하는 제 2 전극이 형성되어 있고,
    상기 제 2 입자가 상기 반도체층 또는 기재와 동일한 원소로 본질적으로 이루어지고, 또한 상기 제 1 입자의 도펀트와는 상이한 형의 도펀트에 의해 도프되어 있으며, 또한
    상기 도펀트의 농도가, 상기 제 2 영역의 표면으로부터 0.1 ㎛ 의 깊이에 있어서 1×1017 atoms/㎤ 이상인, 반도체 디바이스.
  39. 제 37 항 또는 제 38 항에 있어서,
    태양 전지인, 반도체 디바이스.
  40. 용매,
    도펀트 원소를 갖는 도펀트 화합물, 및
    100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자
    를 함유하고 있는, 도펀트 조성물.
  41. 제 40 항에 있어서,
    상기 광 흡수 입자가 규소, 게르마늄 또는 그들의 조합으로 구성되어 있는, 도펀트 조성물.
  42. 제 40 항 또는 제 41 항에 있어서,
    상기 광 흡수 입자가 100 ㎚ 이하의 평균 1 차 입자경을 갖는, 도펀트 조성물.
  43. 제 40 항 내지 제 42 항 중 어느 한 항에 있어서,
    상기 피크 흡수 파장에 있어서의 피크가 200 ∼ 2500 ㎚ 의 범위에 있어서의 최대 피크인, 도펀트 조성물.
  44. 제 40 항 내지 제 43 항 중 어느 한 항에 있어서,
    상기 광 흡수 입자가 도펀트를 실질적으로 함유하고 있지 않는, 도펀트 조성물.
  45. 제 40 항 내지 제 44 항 중 어느 한 항에 있어서,
    상기 광 흡수 입자가 도펀트에 의해 도프되어 있는, 도펀트 조성물.
  46. 도펀트 원소를 갖는 도펀트 화합물, 및
    100 ∼ 1000 ㎚ 의 범위에 적어도 하나의 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자
    를 함유하고 있는, 도펀트 주입층.
  47. 서로 적층되어 있는 하기의 층을 갖는, 도펀트 주입층：
    도펀트 원소를 갖는 도펀트 화합물을 함유하고 있는 도펀트 화합물 함유층, 및
    100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 함유하고 있는 광 흡수 입자 함유층.
  48. 제 47 항에 있어서,
    상기 광 흡수 입자 함유층 상에 상기 도펀트 화합물 함유층이 적층되어 있는, 도펀트 주입층.
  49. 제 47 항에 있어서,
    상기 도펀트 화합물 함유층 상에 상기 광 흡수 입자 함유층이 적층되어 있는, 도펀트 주입층.
  50. 제 47 항 내지 제 49 항 중 어느 한 항에 있어서,
    상기 도펀트 화합물 함유층이, 100 ∼ 1000 ㎚ 의 범위에 피크 흡수 파장을 갖는 재료로 구성되어 있는 광 흡수 입자를 추가로 함유하고 있는, 도펀트 주입층.
  51. 제 47 항 내지 제 50 항 중 어느 한 항에 있어서,
    상기 광 흡수 입자 함유층이, 도펀트 원소를 갖는 도펀트 화합물을 추가로 함유하고 있는, 도펀트 주입층.
  52. 제 46 항 내지 제 51 항 중 어느 한 항에 있어서,
    반도체 기재 상에 적층되어 있는, 도펀트 주입층.
  53. 제 52 항에 있어서,
    상기 광 흡수 입자가 상기 반도체 기재와 동일한 원소로 구성되어 있는, 도펀트 주입층.
  54. 제 52 항 또는 제 53 항에 기재된 상기 도펀트 주입층에 광을 조사하여, 상기 도펀트 원소를 상기 반도체 기재 중에 확산시키는 것을 포함하는, 도프층의 형성 방법.
  55. 제 54 항에 있어서,
    상기 광 흡수 입자가, 조사되는 상기 광의 주파장에 있어서, 상기 피크 흡수 파장에 있어서의 흡광률의 0.1 배 이상의 흡광률을 갖는, 방법.
  56. 제 54 항 또는 제 55 항에 있어서,
    조사되는 상기 광이 레이저 광인, 방법.
  57. 제 54 항 내지 제 56 항 중 어느 한 항에 기재된 방법에 의해 도프층을 형성하는 것을 포함하는, 반도체 디바이스의 제조 방법.
  58. 제 57 항에 있어서,
    상기 반도체 디바이스가 태양 전지인, 방법.
  59. 제 57 항 또는 제 58 항에 기재된 방법에 의해 제조되는, 반도체 디바이스.
KR1020147016618A 2012-03-30 2013-03-29 반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법 KR20140142690A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2012-078902 2012-03-30
JP2012078902 2012-03-30
JP2012232206 2012-10-19
JPJP-P-2012-232206 2012-10-19
JP2013004670 2013-01-15
JPJP-P-2013-004670 2013-01-15
PCT/JP2013/059629 WO2013147202A1 (ja) 2012-03-30 2013-03-29 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法

Publications (1)

Publication Number Publication Date
KR20140142690A true KR20140142690A (ko) 2014-12-12

Family

ID=49260443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016618A KR20140142690A (ko) 2012-03-30 2013-03-29 반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법

Country Status (8)

Country Link
US (1) US20150053263A1 (ko)
EP (1) EP2833391A4 (ko)
JP (1) JP5818972B2 (ko)
KR (1) KR20140142690A (ko)
CN (3) CN107039532B (ko)
HK (1) HK1204142A1 (ko)
TW (1) TWI556440B (ko)
WO (1) WO2013147202A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859348B2 (en) 2011-10-14 2018-01-02 Diftek Lasers, Inc. Electronic device and method of making thereof
US10446629B2 (en) 2011-10-14 2019-10-15 Diftek Lasers, Inc. Electronic device and method of making thereof
US10680142B2 (en) * 2014-01-08 2020-06-09 Lumileds Llc Wavelength converted semiconductor light emitting device
CN106663701A (zh) * 2014-08-29 2017-05-10 帝人株式会社 半导体器件的制造方法以及半导体器件
CN104617164A (zh) * 2015-02-11 2015-05-13 苏州金瑞晨科技有限公司 纳米硅硼浆及其应用于制备太阳能电池的方法
JP6647621B2 (ja) * 2015-02-25 2020-02-14 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法
EP3244453A1 (en) * 2015-10-09 2017-11-15 Diftek Lasers, Inc. An electronic device and method of making thereof
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
US10249776B2 (en) * 2017-01-20 2019-04-02 Lg Electronics Inc. Heterojunction solar cell and manufacturing method thereof
DE102017118975B4 (de) * 2017-08-18 2023-07-27 Infineon Technologies Ag Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper
US10332985B2 (en) * 2017-08-31 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
GB2566477A (en) 2017-09-14 2019-03-20 Nat Univ Ireland Galway Method of processing a target material

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
JPS59112617A (ja) * 1982-12-20 1984-06-29 Fujitsu Ltd 半導体装置のレ−ザアニ−ル方法
JPH02163935A (ja) 1988-12-16 1990-06-25 Fujitsu Ltd 半導体装置の製造方法
CA2008379C (en) * 1989-01-24 1993-08-31 Hajime Sakiyama Semiconductor lasers
JP4518222B2 (ja) * 2000-03-13 2010-08-04 Ｊｓｒ株式会社 シリルシクロペンタシランおよびその用途
US6355544B1 (en) * 2000-07-20 2002-03-12 National Semiconductor Corporation Selective high concentration doping of semiconductor material utilizing laser annealing
US20040025932A1 (en) * 2002-08-12 2004-02-12 John Husher Variegated, high efficiency solar cell and method for making same
KR20050026692A (ko) * 2002-08-23 2005-03-15 제이에스알 가부시끼가이샤 실리콘막 형성용 조성물 및 실리콘막의 형성 방법
JP2004204094A (ja) * 2002-12-26 2004-07-22 Jsr Corp シリコン膜形成用組成物およびシリコン膜の形成方法
JP4016419B2 (ja) * 2002-08-23 2007-12-05 Ｊｓｒ株式会社 シリコン膜形成用組成物およびシリコン膜の形成方法
JP4401667B2 (ja) * 2003-03-26 2010-01-20 株式会社 液晶先端技術開発センター アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
JP4501379B2 (ja) * 2003-09-02 2010-07-14 Ｊｓｒ株式会社 ルテニウム−シリコン混合膜を形成する方法
JP2005150609A (ja) 2003-11-19 2005-06-09 Sharp Corp 太陽電池の製造方法
JP2005228792A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ドープシリコン膜の形成方法及びデバイスの製造方法
FR2870988B1 (fr) * 2004-06-01 2006-08-11 Michel Bruel Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation
JP2006080450A (ja) 2004-09-13 2006-03-23 Sharp Corp 太陽電池の製造方法
KR20060100602A (ko) 2005-03-17 2006-09-21 삼성전자주식회사 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치
JP4901300B2 (ja) * 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法
WO2008061131A2 (en) * 2006-11-15 2008-05-22 Innovalight, Inc. A method of fabricating a densified nanoparticle thin film with a set of occluded pores
KR101498746B1 (ko) 2007-01-03 2015-03-04 나노그램 코포레이션 규소/게르마늄을 기초로 하는 나노입자 잉크, 도핑된 입자, 반도체를 위한 인쇄 및 공정
EP2654089A3 (en) 2007-02-16 2015-08-12 Nanogram Corporation Solar cell structures, photovoltaic modules and corresponding processes
JP5396698B2 (ja) * 2007-07-25 2014-01-22 セイコーエプソン株式会社 圧力センサー
JP5191209B2 (ja) * 2007-10-29 2013-05-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7704866B2 (en) 2008-03-18 2010-04-27 Innovalight, Inc. Methods for forming composite nanoparticle-metal metallization contacts on a substrate
CN102047389B (zh) * 2008-04-25 2013-06-19 英诺瓦莱特公司 使用ⅳ族纳米颗粒在晶片基底上形成结区
US7923368B2 (en) 2008-04-25 2011-04-12 Innovalight, Inc. Junction formation on wafer substrates using group IV nanoparticles
JP5305431B2 (ja) 2008-06-19 2013-10-02 国立大学法人東京農工大学 太陽光発電に用いられる半導体への不純物導入方法
KR101062668B1 (ko) * 2009-02-27 2011-09-06 성균관대학교산학협력단 레이저와 흡수층을 이용한 도핑방법
JP4653860B2 (ja) * 2009-03-31 2011-03-16 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP4871973B2 (ja) * 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP2011258824A (ja) * 2010-06-10 2011-12-22 Fuji Xerox Co Ltd 有機結晶構造物、有機トランジスタ、及び有機結晶構造物の製造方法
JP5681402B2 (ja) 2010-07-09 2015-03-11 東京応化工業株式会社 拡散剤組成物および不純物拡散層の形成方法
CN107658212B (zh) * 2010-12-10 2021-08-06 帝人株式会社 半导体层叠体、半导体装置，以及它们的制造方法
JP5253561B2 (ja) * 2011-02-04 2013-07-31 帝人株式会社 半導体デバイスの製造方法、半導体デバイス、並びに分散体

Also Published As

Publication number Publication date
CN104205293B (zh) 2017-09-12
JPWO2013147202A1 (ja) 2015-12-14
CN106887384B (zh) 2018-12-14
CN107039532B (zh) 2020-08-25
TW201405815A (zh) 2014-02-01
JP5818972B2 (ja) 2015-11-18
HK1204142A1 (en) 2015-11-06
CN106887384A (zh) 2017-06-23
CN107039532A (zh) 2017-08-11
EP2833391A1 (en) 2015-02-04
TWI556440B (zh) 2016-11-01
US20150053263A1 (en) 2015-02-26
WO2013147202A1 (ja) 2013-10-03
CN104205293A (zh) 2014-12-10
EP2833391A4 (en) 2015-04-22

Similar Documents

Publication Publication Date Title
KR20140142690A (ko) 반도체 적층체 및 그 제조 방법, 반도체 디바이스의 제조 방법, 반도체 디바이스, 도펀트 조성물, 도펀트 주입층, 그리고 도프층의 형성 방법
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
WO2012077797A1 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
US20140000686A1 (en) Film stack and process design for back passivated solar cells and laser opening of contact
KR20120093892A (ko) 박막 태양전지 제조용 실리콘 잉크, 이의 제조방법, 및 태양 전지 구조
US20130105806A1 (en) Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
KR20140014161A (ko) 도핑된 실리콘 잉크로부터 형성되는 도핑된 표면 접촉부를 가지는 실리콘 기판 및 이의 제조방법
JP2012507855A (ja) 多重ドープ接合を基板上に形成するための方法
Mousumi et al. Process–Structure–Properties Relationships of Passivating, Electron‐Selective Contacts Formed by Atmospheric Pressure Chemical Vapor Deposition of Phosphorus‐Doped Polysilicon
JP5253561B2 (ja) 半導体デバイスの製造方法、半導体デバイス、並びに分散体
JP2005026534A (ja) 半導体デバイスおよびその製造方法
JP6076545B2 (ja) 半導体デバイスの製造方法
US20200176626A1 (en) Solar cell and method for manufacturing the same
Lin et al. Silicon solar cells efficiency enhanced in NIR band by coating plasmonics ITO-and UC phosphors-particles layers on back-side surface using spin-on film deposition
JP5253562B2 (ja) 半導体積層体及びその製造方法
JP2004128438A (ja) 半導体デバイスおよびその製造方法
JP2004327675A (ja) 半導体デバイスおよびその製造方法
Feng et al. Si nanocorals/PbS quantum dots composited high efficiency c-Si solar cell
WO2016031826A1 (ja) ドーピング方法、及びドーピング用積層体
JP2012138565A (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
Wang et al. Formation of single crystalline tellurium supersaturated silicon pn junctions by ion implantation followed by pulsed laser melting
Werner et al. Photons and Photonics in Solar Cells and Photodiodes
JP2016163033A (ja) ドーピング方法、及びドーピング用積層体
JP2018006388A (ja) 半導体層又は基材のドープ方法、ｐｎ接合又はｐｉｎ構造の形成方法、及びフォトダイオードの製造方法
JP2016163036A (ja) ドーピング方法、及びドーピング用積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application