CN106663701A - 半导体器件的制造方法以及半导体器件 - Google Patents

半导体器件的制造方法以及半导体器件 Download PDF

Info

Publication number
CN106663701A
CN106663701A CN201580046174.4A CN201580046174A CN106663701A CN 106663701 A CN106663701 A CN 106663701A CN 201580046174 A CN201580046174 A CN 201580046174A CN 106663701 A CN106663701 A CN 106663701A
Authority
CN
China
Prior art keywords
layer
passivation layer
silicon
electrode zone
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580046174.4A
Other languages
English (en)
Inventor
井上由香
池田吉纪
今村哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teijin Ltd
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teijin Ltd filed Critical Teijin Ltd
Publication of CN106663701A publication Critical patent/CN106663701A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于，在半导体器件的制造方法中，能够在对铝浆料进行烧成来形成电极时，防止电极与硅层或基材的电极区域的电气接触恶化这样的问题，并且使钝化层的贯通孔的最小直径变小由此防止钝化层能担负的功能的损失。此外，本发明的目的在于，提供这样做而得到的半导体器件。制造半导体器件的本发明的方法包括在具有钝化层（18）的硅层或基材（15）上形成通过钝化层的贯通孔与硅层或基材的电极区域（15a）电气接触的电极（12）。在此，在该方法中，通过贯通孔在电极区域涂敷铝浆料，然后对铝浆料进行烧成，由此，形成电极。此外，在该方法中，贯通孔的最小直径为50μm以下，并且电极区域的表面掺杂剂浓度为7×1018原子/cm3以上，或者电极区域的薄层电阻值为70Ω以下。

Description

半导体器件的制造方法以及半导体器件
技术领域
本发明涉及半导体器件的制造方法。此外，本发明涉及能够通过本发明的方法得到的半导体器件。
背景技术
在某种半导体器件例如太阳能电池特别是背接触太阳能电池以及PERL太阳能电池（Passivated Emitter，Rear Locally diffused cell：钝化发射极背部局域扩散电池）的制造中，进行将磷或硼那样的掺杂剂注入到硅层或基材的所选择的区域而仅对所选择的区域进行掺杂。
具体而言，背接触太阳能电池（40）如图4所示具有n型（或p型或本征）硅基材（45），在该硅基材（45）的受光面侧配置钝化层（46），并且在硅基材（45）的背面侧配置背面侧电极（42、44）以及钝化层（48）。
该背接触太阳能电池的硅基材（45）具有与背面侧的电极（42、44）接触的高掺杂为n型或p型的电极区域（背接触层）（45a、45b）、以及受光面侧的高掺杂为n型而成的表面电场层（45c）。
此外，PERL太阳能电池（50）如图5所示具有n型（或p型或本征）硅基材（55），在该硅基材（55）的受光面侧配置受光面侧电极（52）以及钝化层（56），并且在硅基材（55）的背面侧配置背面侧电极（54）以及钝化层（58）。
该PERL太阳能电池的硅基材（55）具有与背面侧的电极（54）接触的高掺杂为p型的电极区域（55a）、以及受光面侧的高掺杂为n型而成的表面电场层（55c）。
在背接触太阳能电池的制造中，进行通过p型和n型的掺杂剂对硅基材的背面侧的电极区域进行掺杂然后以与被掺杂的电极区域接触的方式形成电极。此外，在PERL太阳能电池的制造中，进行通过p型或n型的掺杂剂对基材的背面侧的电极区域进行掺杂然后以与被掺杂的电极区域接触的方式形成金属电极。
具体而言，在上述的太阳能电池那样的半导体装置的制造中，通过掺杂剂对硅层或基材的电极区域进行掺杂然后在该被掺杂的电极区域上形成电极历来能够如图6所示那样进行。即，在硅层或基材（65）上形成扩散掩模层（72）（图6（a）和（b）），在扩散掩模层（72）的所选择的区域穿开孔（72a）而使硅层或基材（65）露出（图6（c）），通过该孔（72a）利用由三氯氧磷（POCl3）那样的掺杂气体、涂敷型掺杂剂等所形成的掺杂剂注入层（74）对硅层或基材的电极区域（65a）掺杂掺杂剂（图6（d）），除去扩散掩模层（72）和掺杂剂注入层（74）（图6（e）），在硅层或基材（65）上形成钝化层（68）（图6（f）），在硅层或基材的电极区域（65a）上的钝化层（68）的所选择的区域穿开孔（68a）而使硅层或基材（65）露出，通过该孔（68a）形成电极（62），由此，形成与硅层或基材的电极区域（65a）电气接触的电极（62）。
关于此，为了在扩散掩模层和钝化层穿开孔，能够使用光刻法、激光光等（专利文献1和2）。
此外，为了硅层或基材的掺杂，不仅提出了使用掺杂气体、涂敷型掺杂剂的方法，还提出了如下的方法：将含有掺杂硅粒子的分散体涂敷在硅层或基材来形成分散体层，对该分散体层进行干燥及烧成，对硅层或基材进行掺杂，然后在之后，除去由来于硅粒子的层（专利文献3）。
进而，为了在不使用扩散掩模层的情况下同时进行钝化层的孔穿开以及硅层或基材的掺杂，也提出了：在硅层或基材的钝化层上形成由掺杂硅粒子构成的掺杂剂注入层，然后，对该掺杂剂注入层进行光照射，由此，对硅层或基材进行掺杂，并且除去掺杂剂注入层和钝化层（专利文献4）。
现有技术文献
专利文献
专利文献1：日本特开2006-80450号公报；
专利文献2：日本特开2005-150609号公报；
专利文献3：美国特许第7923368号说明书；
专利文献4：国际公开第2013/147202号。
发明内容
发明要解决的课题
如上述那样，在背接触太阳能电池和PERL太阳能电池那样的某种半导体器件的制造中，进行对具有钝化层的硅层或基材的电极区域掺杂然后形成通过钝化层的贯通孔与电极区域电气接触的电极。
在此，为了形成该电极，进行通过钝化层的贯通孔在硅层或基材的电极区域涂敷铝浆料那样的金属浆料然后进行烧成来形成电极。
然而，在钝化层的贯通孔的最小直径较小的情况下，在对金属浆料进行烧成来形成电极时，电极与硅层或基材的电极区域之间的电气接触有时会恶化。
该电气接触的恶化的问题能够通过使钝化层的贯通孔的最小直径变大而改良向贯通孔内的金属浆料的流入性来解除。然而，在钝化层的贯通孔的尺寸较大的情况下，存在如下的问题：在半导体器件中不能达成钝化层担负的功能、即、例如在半导体器件为太阳能电池的情况下抑制电子和空穴的再复合这样的功能之处的比例变大，因而得到的太阳能电池等半导体器件的功能恶化。
此外，虽然该电气接触的恶化的问题也能够通过专用的金属浆料的使用来应对，但是，寻求即使在不使用这样的专用的金属浆料的情况下也解除或抑制该问题，以及在使用这样的专用的金属浆料的情况下进一步抑制该问题。
用于解决课题的方案
本申请发明者进行专心研究的结果是想到了下述的本发明。
〈1〉一种半导体器件的制造方法，包括在具有钝化层的硅层或基材上形成通过上述钝化层的贯通孔与上述硅层或基材的电极区域电气接触的电极，其中，
通过上述贯通孔在上述电极区域涂敷铝浆料，然后对上述铝浆料进行烧成，由此，形成上述电极，
上述贯通孔的最小直径为50μm以下，并且
上述电极区域的表面掺杂剂浓度为7×1018原子/cm3以上，或者上述电极区域的薄层电阻值为70Ω以下。
〈2〉根据上述〈1〉项所述的方法，其中，上述钝化层具有1～300nm的层厚。
〈3〉根据上述〈1〉项或〈2〉项所述的方法，其中，上述钝化层由从由氮化硅、氧化硅、氧化铝、以及它们的组合构成的组选择的材料所形成。
〈4〉根据上述〈1〉项～〈3〉项中的任一项所述的方法，其中，上述半导体器件为太阳能电池。
〈5〉根据上述〈1〉项～〈4〉项中的任一项所述的方法，其中，还包括利用下述的工序在上述钝化层形成上述贯通孔并且进行上述电极区域的掺杂：
提供具有下述的（i）和（ii）的层叠体：（i）在上述硅层或基材上配置的第一和/或第二钝化层，以及（ii）在第一钝化层的上侧且第二钝化层的下侧在上述电极区域上的区域配置的掺杂剂注入层，即，由掺杂硅粒子构成的掺杂剂注入层，
对上述层叠体的上述掺杂剂注入层、或上述第二钝化层之中的上述掺杂剂注入层上的区域进行光照射，由此，对上述电极区域进行掺杂，并且至少部分地除去上述掺杂剂注入层、以及上述钝化层，而形成上述贯通孔。
〈6〉根据上述〈5〉项所述的方法，其中，
利用下述的工序在上述钝化层形成上述贯通孔并且进行上述电极区域的掺杂：
在上述硅层或基材上形成上述第一钝化层，
在上述第一钝化层之中的、上述电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的上述掺杂硅粒子分散体进行干燥而做成上述掺杂剂注入层，以及
对上述掺杂剂注入层进行光照射，由此，对上述电极区域进行掺杂，并且至少部分地除去上述掺杂剂注入层、以及上述第一钝化层，而形成上述贯通孔。
〈7〉根据上述〈5〉项所述的方法，其中，
利用下述的工序在上述钝化层形成上述贯通孔并且进行上述电极区域的掺杂：
在上述电极区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的上述掺杂硅粒子分散体进行干燥而做成上述掺杂剂注入层，
在上述硅层或基材和上述掺杂剂注入层上形成上述第二钝化层，以及
对上述第二钝化层之中的上述电极区域上的区域进行光照射，由此，对上述电极区域进行掺杂，并且至少部分地除去上述掺杂剂注入层、以及上述第二钝化层，而形成上述贯通孔。
〈8〉根据上述〈5〉项所述的方法，其中，
利用下述的工序在上述钝化层形成上述贯通孔并且进行上述电极区域的掺杂：
在上述硅层或基材上形成上述第一钝化层，
在上述第一钝化层之中的、上述电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的上述掺杂硅粒子分散体进行干燥而做成上述掺杂剂注入层，
在上述第一钝化层和上述掺杂剂注入层上形成第二钝化层，以及
对上述第二钝化层之中的上述电极区域上的区域进行光照射，由此，对上述电极区域进行掺杂，并且至少部分地除去上述掺杂剂注入层、以及上述第一和第二钝化层，而形成上述贯通孔。
〈9〉根据上述〈5〉项～〈8〉项中的任一项所述的方法，其中，还包括在涂敷上述铝浆料之前除去残留在上述硅层或基材上的上述掺杂硅粒子的工序。
〈10〉根据上述〈5〉项～〈9〉项中的任一项所述的方法，其中，上述掺杂硅粒子的平均一次粒径为100nm以下。
〈11〉根据上述〈5〉项～〈10〉项中的任一项所述的方法，其中，上述掺杂硅粒子的掺杂剂浓度为1×1020原子/cm3以上。
〈12〉一种半导体器件，具有：
具有钝化层的硅层或基材；以及
通过上述钝化层的贯通孔与上述硅层或基材的电极区域电气接触的电极，其中，
上述贯通孔的最小直径为50μm以下，并且
上述电极区域的表面掺杂剂浓度为7×1018原子/cm3以上，或者上述电极区域的薄层电阻值为70Ω以下。
〈13〉根据上述〈12〉项所述的半导体器件，其中，所述半导体器件是太阳能电池。
发明效果
根据制造半导体器件的本发明的方法，能够在使用铝浆料来形成硅层或基材上的贯通钝化层的贯通孔的电极时，防止电极与硅层或基材的电气接触恶化这样的问题，并且使钝化层的贯通孔的最小直径变小由此防止钝化层担负的功能的损失，即，防止在例如太阳能电池的情况下抑制电子和空穴的再复合这样的功能的损失。
此外，根据本发明的半导体器件，能够改良硅层或基材上的贯通钝化层的贯通孔的电极与硅层或基材的电气接触，并且使钝化层的贯通孔的最小直径变小由此防止钝化层担负的功能的损失。
附图说明
图1是用于说明本发明的方法的第一方式的图。
图2是用于说明本发明的方法的第二方式的图。
图3是用于说明本发明的方法的第三方式的图。
图4是用于说明背接触太阳能电池的例子的图。
图5是用于说明PERL太阳能电池的例子的图。
图6是用于说明形成与硅层或基材的电极区域电气接触的电极的历来的方法的图。
图7是示出背面电极（激光照射）线宽度与变换效率（％）的关系的图。
图8是示出背面电极（激光照射）线宽度与开路电压（mV）的关系的图。
图9是示出背面电极（激光照射）线宽度与短路电流（mA）的关系的图。
图10是示出背面电极（激光照射）线宽度与曲线因子（％）的关系的图。
具体实施方式
《半导体器件的制造方法》
制造半导体器件的本发明的方法包括在具有钝化层的硅层或基材上形成通过钝化层的贯通孔与硅层或基材的电极区域电气接触的电极。在此，通过贯通孔在电极区域涂敷铝浆料，然后对铝浆料进行烧成，由此，形成电极。再有，关于本发明，“电极区域”意味着硅层或基材之中的、与电极接触的区域。
在该本发明的方法中，贯通孔的最小直径可以为50μm以下、45μm以下、或40μm以下。此外，该最小直径可以为10μm以上、20μm以上、或30μm以上。
再有，关于本发明，钝化层的贯通孔的“最小直径”意味着与贯通孔的最长直径正交的方向的最长直径。因此，在贯通孔为正圆形的情况下，该“最小直径”意味着正圆的直径，在贯通孔为楕圆形的情况下，该“最小直径”意味着楕圆的短直径，此外在贯通孔为线状的情况下，该“最小直径”意味着线的线宽度。
如上述那样，在钝化层的贯通孔的最小直径较小的情况下，在对金属浆料特别是铝浆料进行烧成来形成电极时，电极与硅层或基材的电极区域的电气接触有时会恶化。
关于此，本申请发明者等发现了，使用铝浆料时的该电气接触的恶化与向贯通孔内的铝浆料的流入性的恶化一起都由于柯肯特尔效应而产生，即，都由于构成电极的铝扩散到硅层或基材中由此在电极与硅层或基材的界面附近在电极中形成空隙这样的效果而产生。
基于该新的见解，本申请发明者等发现了，能够提高硅层或基材的电极区域的表面掺杂剂浓度来抑制柯肯特尔效应，由此，抑制铝电极中的空隙的形成以及由其造成的电气接触的恶化。
因此，在本发明的方法中，硅层或基材的电极区域的表面掺杂剂浓度可以为7×1018原子/cm3以上、8×1018原子/cm3以上、9×1018原子/cm3以上、1×1019原子/cm3以上。此外，该表面掺杂剂浓度可以为1×1021原子/cm3以下、5×1020原子/cm3以下、1×1020原子/cm3以下、或5×1019原子/cm3以下。
再有，电极区域的表面掺杂剂浓度能够通过动态二次离子质量分析（DynamicSIMS）来测定。具体而言，表面掺杂剂浓度能够使用CAMECA公司的IMS-7f作为Dynamic SIMS装置并使测定条件为一次离子种类O2 +、一次加速电压3.0kV、检测区域30μmΦ来测定。此外，关于本发明，“表面掺杂剂浓度”意味着表面即Dynamic SIMS测定结果中的深度0nm的部分的掺杂剂浓度。
电极区域的表面掺杂剂浓度高对应于电极区域的薄层电阻值小。因此，电极区域的薄层电阻值可以为70Ω以下、60Ω以下、50Ω以下、或45Ω以下。此外，该薄层电阻值可以为10Ω以上、20Ω以上、30Ω以上、或35Ω以上。
关于如本发明的方法中那样维持电极与硅层或基材的电极区域的电气接触并且使钝化层的贯通孔的最小直径变小，由于良好地达成钝化层能担负的功能即在例如太阳能电池的情况下抑制电子与空穴的再复合这样的功能，而是优选的。因此，本发明的方法能够特别优选地用于作为半导体器件的太阳能电池例如背接触太阳能电池和PERL太阳能电池的制造。
〈硅层或基材〉
作为能够在本发明中使用的硅层或基材，能够使用任意的硅层或基材。因此，作为硅层或基材，能够举出硅晶片、无定形硅层、以及晶体质硅层。此外，在硅层或基材中，其整体或一部分也可以预先掺杂。
〈钝化层〉
能够在本发明的方法中使用的钝化层能够具有能够作为钝化层发挥作用的任意的厚度，例如能够具有1nm以上、5nm以上、10nm以上、30nm以上、50nm以上的厚度。此外，钝化层能够具有300nm以下、200nm以下、100nm以下、50nm以下、30nm以下、20nm以下、或10nm以下的厚度。在该厚度太薄的情况下，存在在作为钝化层的性质方面较差的可能性。此外，在该厚度太厚的情况下，在使用由掺杂硅粒子构成的掺杂剂注入层和光照射来进行贯通孔的形成和电极区域的掺杂的、下述说明的工序中，有时不能充分进行贯通孔的形成和电极区域的掺杂。
钝化层可以由能够作为钝化层发挥作用的任意的材料形成，例如可以由从由氮化硅（SiN）、氧化硅（SiO2）、氧化铝（Al2O3）以及它们的组合构成的组选择的材料形成。
〈铝浆料〉
能够在本发明的方法中使用的铝浆料是含有铝的微粒子和/或化合物、以及树脂和溶剂等浆料化成分的浆料，是能够通过烧成而做成铝电极的任意的铝浆料。
这样的铝浆料的烧成温度可以为50℃以上、60℃以上、80℃以上、100℃以上、150℃以上、200℃以上、250℃以上、或300℃以上。此外，该温度可以为500℃以下、450℃以下、或400℃以下。
〈钝化层的贯通孔的形成、以及硅层或基材的电极区域的掺杂〉
钝化层的贯通孔的形成能够通过使用光刻法、激光光等的任意的方法来进行。此外，硅层或基材的电极区域的掺杂能够通过使用掺杂气体、涂敷型掺杂剂、掺杂硅粒子等的任意的方法来进行。
然而，优选的是，在制造半导体器件的本发明的方法中，如例如专利文献4所示那样，能够使用掺杂硅粒子和光照射来同时进行钝化层的贯通孔的形成、以及硅层或基材的电极区域的掺杂。
具体而言，例如，能够利用下述的工序来在钝化层形成贯通孔，并且进行电极区域的掺杂。
即，首先，提供具有下述的（i）和（ii）的层叠体：（i）在硅层或基材上配置的第一和/或第二钝化层，以及（ii）在第一钝化层的上侧且第二钝化层的下侧在电极区域上的区域配置的掺杂剂注入层，即，由掺杂硅粒子构成的掺杂剂注入层。
之后，对层叠体的掺杂剂注入层、或第二钝化层之中的掺杂剂注入层上的区域进行光照射，由此，对硅层或基材的电极区域进行掺杂，并且至少部分地除去掺杂剂注入层、以及钝化层，而在钝化层形成贯通孔。
（第一方式）
使用掺杂硅粒子和光照射的贯通孔的形成和电极区域的掺杂能够通过包括下述工序的第一方式来进行：
在硅层或基材上形成第一钝化层，
在第一钝化层之中的、电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的掺杂硅粒子分散体进行干燥来做成掺杂剂注入层，以及
对掺杂剂注入层进行光照射，由此，对电极区域进行掺杂，并且至少部分地除去掺杂剂注入层、以及第一钝化层，而形成贯通孔。
即，例如，如图1中所示，在硅层或基材（15）上形成钝化层（18）（图1（a）和（b）），在第一钝化层（18）之中的电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，并对该分散体进行干燥来做成掺杂剂注入层（2）（图1（c）），对掺杂剂注入层（2）进行光照射（5），由此，对电极区域（15a）进行掺杂，并且至少部分地除去掺杂剂注入层（2）、以及第一钝化层（18）之中的掺杂剂注入层（2）上的区域（图1（d））。
之后，如上述那样，通过贯通孔在电极区域（15a）涂敷铝浆料，然后对铝浆料进行烧成，由此，能够形成通过钝化层（18）的贯通孔与硅层或基材的电极区域（15a）电气接触的电极（12）（图1（e））。
再有，关于在不使用光刻法的情况下使用喷墨印刷或丝网印刷那样的印刷法来进行掺杂硅粒子分散体的涂敷，由于处理使制造工序变短，而有时是特别有益的。
（第二方式）
使用掺杂硅粒子和光照射的贯通孔的形成和电极区域的掺杂能够通过包括下述工序的第二方式来进行：
在电极区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的掺杂硅粒子分散体进行干燥来做成掺杂剂注入层，
在硅层或基材和掺杂剂注入层上形成第二钝化层，以及
对第二钝化层之中的电极区域上的区域进行光照射，由此，对电极区域进行掺杂，并且至少部分地除去掺杂剂注入层、以及第二钝化层，而形成贯通孔。
即，例如，如图2中所示，在硅层或基材（25）的电极区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，并对该分散体进行干燥来做成掺杂剂注入层（2）（图2（a）和（b）），在硅层或基材（25）和掺杂剂注入层（2）上形成第二钝化层（28）（图2（c）），对第二钝化层（28）之中的掺杂剂注入层（2）上的区域进行光照射（5），由此，对硅层或基材的电极区域（25a）进行掺杂，并且至少部分地除去掺杂剂注入层（2）、以及第二钝化层（28）之中的掺杂剂注入层（2）上的区域（图2（d））。
之后，如上述那样，通过贯通孔在电极区域（25a）涂敷铝浆料，然后对铝浆料进行烧成，由此，能够形成通过钝化层（28）的贯通孔与硅层或基材的电极区域电气接触的电极（22）（图2（e））。
（第三方式）
使用掺杂硅粒子和光照射的贯通孔的形成和电极区域的掺杂能够通过包括下述工序的第三方式来进行：
在硅层或基材上形成第一钝化层，
在第一钝化层之中的、电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的掺杂硅粒子分散体进行干燥来做成掺杂剂注入层，
在第一钝化层和掺杂剂注入层上形成第二钝化层，以及
对第二钝化层之中的电极区域上的区域进行光照射，由此，对电极区域进行掺杂，并且至少部分地除去掺杂剂注入层、以及第一和第二钝化层，而形成贯通孔。
即，例如，如图3中所示，在硅层或基材（35）上形成第一钝化层（38a）（图3（a）和（b）），在第一钝化层（38a）之中的、电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，并对该分散体进行干燥来做成掺杂剂注入层（2）（图3（c）），在该第一钝化层（38a）和掺杂剂注入层（2）上形成第二钝化层（38b）（图3（d）），对第二钝化层（38b）之中的、掺杂剂注入层（2）上的区域进行光（5）的照射，由此，对硅层或基材的电极区域（35a）进行掺杂，并且至少部分地除去掺杂剂注入层（2）、以及第一和第二钝化层（38a、38b）之中的掺杂剂注入层（2）上的区域（图3（e））。
之后，如上述那样，通过贯通孔在电极区域（35a）涂敷铝浆料，然后对铝浆料进行烧成，由此，能够形成通过钝化层（38a、38b）的贯通孔与硅层或基材的电极区域电气接触的电极（32）（图3（f））。
（掺杂硅粒子分散体的涂敷）
关于含有掺杂硅粒子的掺杂硅粒子分散体的涂敷，只要是能够以所期望的厚度和均匀性涂敷分散体的方法，则不特别限定，例如能够通过喷墨印刷法、旋涂法、或丝网印刷法等来进行，特别地，关于使用喷墨印刷、丝网印刷那样的印刷法来进行，由于在特定的区域涂敷分散体并且使制造工序变短，而有时是特别有益的。
此外，能够以在对分散体层进行干燥时所得到的掺杂剂注入层的厚度为100nm以上、200nm以上、300nm以上、400nm以上、或500nm以上并且为2000nm以下、1500nm以下、1200nm以下、1000nm以下、或800nm以下的方式来进行该涂敷。在本发明中，能够考虑构成所得到的半导体器件的硅层或基材的电极区域的掺杂的程度、能够利用激光光除去的掺杂注入层的厚度、容许残留在硅基材或层上的掺杂注入层的厚度等来决定上述掺杂剂注入层的厚度。但是，关于掺杂剂注入层的厚度，只要能得到本发明的效果，则不特别限制。
（掺杂硅粒子分散体的分散介质）
关于掺杂硅粒子分散体的分散介质，只要不损害本发明的目的和效果，则不限制，因此，能够使用例如不与在分散体中使用的掺杂硅粒子反应的有机溶剂。具体而言，该分散介质可以为非水系溶剂，例如乙醇、烷烃、烯烃、炔烃、酮、乙醚、酯、芳香族化合物、或含氮多环化合物，特别地，可以为异丙醇（IPA）、N-甲基-2-吡咯烷酮（NMP）等。此外，作为乙醇，也能够使用乙二醇那样的二醇（2价乙醇）。再有，为了抑制在分散体中使用的掺杂硅粒子的氧化，分散介质为脱水溶剂是优选的。
（掺杂硅粒子分散体的掺杂硅粒子）
关于掺杂硅粒子分散体的掺杂硅粒子，如果为通过p型或n型掺杂剂而掺杂的硅粒子，则只要不损害本发明的目的和效果，就不限制。具体而言，作为该硅粒子，能够举出利用激光热解法特别是使用CO2激光光的激光热解法而得到的硅粒子。
关于分散体的掺杂硅粒子，为了利用光照射从粒子注入掺杂剂，粒子的晶体化度较低并且/或者粒子的粒径较小有时是优选的。
例如，掺杂硅粒子的平均一次粒径可以为1nm以上、或3nm以上，并且为100nm以下、50nm以下、30nm以下、20nm以下、或10nm以下。
在此，在本发明中，关于掺杂硅粒子的平均一次粒径，通过利用扫描型电子显微镜（SEM：Scanning Electron Microscope）、透射型电子显微镜（TEM）等的观察，以拍摄的图像为基础直接测量投影面积圆相当直径，并解析由集合数100以上构成的粒子群，由此，能够求取为数量平均一次粒径。
关于对分散体的粒子进行掺杂的掺杂剂，可以为p型或n型掺杂剂中的任一个，例如从由硼（B）、铝（Al）、钙（Ga）、铟（In）、钛（Ti）、磷（P）、砷（As）、锑（Sb）、或它们的组合构成的组选择。
此外，分散体的粒子被掺杂的程度能够依赖于掺杂剂注入层、以及硅层或基材中的所期望的掺杂剂浓度等来决定。具体而言，例如，掺杂硅粒子能够以1×1020原子/cm3以上、5×1020原子/cm3以上、或1×1021原子/cm3以上的浓度包括掺杂剂。此外，该掺杂剂浓度例如可以为1×1022原子/cm3以下、或1×1021原子/cm3以下。
在此，在掺杂剂为硼的情况下，掺杂硅粒子的掺杂剂浓度能够利用电感藕合等离子体质谱法（ICP-MS：Inductively Coupled Plasma-Mass Spectrometry）来测定。具体而言，例如，能够将掺杂硅粒子分散体放入石英烧杯，在热板上加热，使溶剂挥发，对所得到的硅粒子进行称量，之后，用氢氟酸和硝酸溶解来做成溶解液，对该溶解液的一部分添加挥发防止剂，并进行浓缩来做成测定溶液，对测定溶液进行ICP-MS。作为ICP-MS装置，例如，能够使用Agilent Technologies公司的7500型。
此外，在掺杂剂为磷的情况下，掺杂硅粒子的掺杂剂浓度能够利用电感耦合等离子体原子发射光谱法（ICP-AES：Inductively Coupled Plasma Atomic EmissionSpectroscopy）来测定。具体而言，例如，能够将硅粒子分散体放入石英烧杯，在热板上加热，使溶剂挥发，对所得到的硅粒子进行称量，之后，用氢氟酸和硝酸溶解来做成溶解液，对该溶解液的一部分进行稀释而做成测定溶液，对该测定溶液进行ICP-AES。作为ICP-AES装置，例如，能够使用日立hightech公司的PS7800。再有，在掺杂剂为磷并且为较低浓度（例如不足1020原子/cm3）的情况下，关于利用P-Mo复合体提取-无框原子吸光光度法来测定掺杂剂的浓度，有时关于精度而是优选的。
（掺杂硅粒子分散体的干燥）
关于掺杂硅粒子分散体的干燥，只要是能够从分散体实质除去分散介质的方法，则不特别限定，例如能够将具有分散体的硅层或基材配置在热板上来进行，配置在加热环境中来进行等。
干燥温度例如能够选择为不使硅层或基材、分散体的粒子劣化等，例如能够选择为50℃以上、70℃以上、90℃以上并且为100℃以下、200℃以下、300℃以下、400℃以下、500℃以下、600℃以下、700℃以下、或800℃以下。
（光照射）
对掺杂剂注入层等的光照射可以为能够使包括于掺杂剂注入层的p型或n型掺杂剂扩散到硅层或基材的电极区域并且至少部分地除去掺杂剂注入层、以及第一和/或第二钝化层之中的掺杂剂注入层上的区域的任意的光照射。再有，关于本发明，“至少部分地除去”意味着除去掺杂剂注入层、以及第一和/或第二钝化层的至少一部分，不仅包括通过该除去来除去这些层直到能够直接在硅层或基材的电极区域上形成电极的程度的情况，而且包括需要通过蚀刻、清洗那样的进一步的处理来进一步除去残留的掺杂剂注入层等层的情况。
再有，在使用这样的光照射的情况下，掺杂剂注入层和钝化层、以及处于它们的下侧的硅层或基材的表面部分通过向硅层或基材的主体部分的传热而快速冷却。因此，在使用这样的光照射的情况下，能够在不使硅层或基材的主体部分暴露于高热的情况下对硅层或基材的电极区域进行掺杂。
（照射的光）
作为对掺杂剂注入层等照射的光，只要能够如上述那样达成硅层或基材的电极区域的掺杂等，则能够使用任意的光。例如，作为照射的光，能够使用由单一波长构成的激光光，特别是具有波长600nm以下、500nm以下或400nm以下并且300nm以上的波长的激光光。此外，电极区域的掺杂等还能够使用照射特定频带的波长范围（例如200～1100nm）的光一次的闪光灯（例如氙闪光灯）来进行。此外，只要能够如上述那样达成电极区域的掺杂等，则能够任意使用脉冲状的光、连续激励的光等光。再有，使用被掺杂硅粒子吸收的波长的光来进行照射是有效的。
例如，在使用脉冲状的光来进行光照射的情况下，能够使脉冲状的光的照射次数为例如1次以上、2次以上、5次以上、或10次以上并且为300次以下、200次以下、或150次以下。此外，能够使脉冲状的光的照射能量为例如100mJ/（cm2・次（shot））以上、200mJ/（cm2・次）以上、300mJ/（cm2・次）以上、400mJ/（cm2・次）以上、500mJ/（cm2・次）以上、600mJ/（cm2・次）以上、700mJ/（cm2・次）。此外，能够使该照射能量为5000mJ/（cm2・次）以下、4000mJ/（cm2・次）以下、3000mJ/（cm2・次）以下、2000mJ/（cm2・次）以下、1500mJ/（cm2・次）以下、或1000mJ/（cm2・次）。进而，能够使脉冲状的光的照射时间为例如200纳秒/次以下、100纳秒/次以下、50纳秒/次以下。
在此，在光的照射能量太小的情况下，有时不能达成所期望的掺杂剂注入、以及掺杂剂注入层和钝化层的除去。此外，在光的照射能量太大的情况下，有时造成硅层或基材的破损。再有，照射能量、照射次数等的最佳条件依赖于使用的光照射的波长、粒子的特性等，如果是本领域技术人员，则能够通过参照本申请说明书进行实验来求取最佳值。
（照射环境）
关于在非氧化性环境例如由氢、稀有气体、氮、以及它们的组合构成的环境中进行用于对分散体粒子进行烧结的光照射，由于使施加给半导体器件的特性的影响变小，而是优选的。在此，作为稀有气体，特别地，能够举出氩、氦、以及氖。再有，关于环境含有氢，由于具有分散体粒子的还原作用并对被氧化的表面部分进行还原来形成连续层，而有时是优选的。此外，为了做成非氧化性环境，能够使环境的含氧率为1体积％以下、0.5体积％以下、0.1体积％以下、或0.01体积％以下。
《半导体器件》
本发明的半导体器件具有：具有钝化层的硅层或基材、以及通过钝化层的贯通孔与硅层或基材的电极区域电气接触的电极。在该本发明的半导体器件中，贯通孔的最小直径为50μm以下。此外，在该本发明的半导体器件中，电极区域的表面掺杂剂浓度为1×1019原子/cm3以上，或者电极区域的薄层电阻值为70Ω以下。
这样的半导体器件例如是太阳能电池或薄层晶体管，特别是太阳能电池，更特别是背接触太阳能电池和PERL太阳能电池。
关于本发明的半导体器件的制造方法，虽然不特别限定，但是，例如能够通过制造半导体器件的本发明的方法得到。此外，针对本发明的半导体器件的各结构要素的细节，能够参照关于制造半导体器件的本发明的方法的记载。
实施例
〈实施例1〉
（硼（B）掺杂硅粒子的制作）
硅粒子以甲硅烷（SiH4）气体为原料，通过使用二氧化碳（CO2）激光光的激光热解（LP：Laser Pyrolysis）法来制作。此时，与SiH4气体一起导入乙硼烷（B2H6）气体，得到了硼掺杂硅粒子。
所得到的硼掺杂硅粒子的掺杂剂浓度当用ICP-MS装置（Agilent Technologies公司，7500型）测定时为1×1021原子/cm3。此外，所得到的硼掺杂硅粒子的平均一次粒径为约20nm。再有，在TEM观察中以10万倍的倍率进行图像解析，以500个以上的集合为基础计算了硅粒子的平均一次粒径。
（分散体的制作）
使如上述那样做而得到的硼掺杂硅粒子分散在丙二醇（PG）中，得到固体量浓度5质量％的硅粒子分散体。
（基材的准备）
提供了在受光面侧具有n型扩散层和钝化层并且在背面侧具有钝化层的厚度200μm的硅基材。在此，钝化层在硅基材上按氧化铝层（10nm）和氮化硅层（100nm）的顺序利用等离子增强化学汽相沉积法（PE-CVD法）形成了氧化铝层（10nm）和氮化硅层（100nm）。通过该钝化层，氧化铝层与硅基材相接，由此，能够向硅基材提供电荷，由此，使载流子的寿命变长。
（硅粒子分散体的印刷）
针对上述的硅基材的背面侧的特定部分，通过丝网印刷对硅粒子分散体进行成膜。
（干燥）
使涂敷有硅粒子分散体的基板在200℃的烤炉中干燥，由此，除去硅粒子分散体中的作为分散介质的丙二醇，由此，在硅基材的背面侧的特定部分形成了包括硅粒子的掺杂剂注入层（膜厚800nm）。
（光照射）
接着，对该掺杂剂注入层使用激光光照射装置（Rofin公司制，商品名PowerLineE20）照射绿色激光光（波长532nm），进行了向硅基材中的掺杂剂的注入、以及用于做成线状的贯通孔的钝化层的烧蚀。因此，该激光光照射的线宽度对应于钝化层的贯通孔的最小直径。再有，激光光照射条件是照射能量3500mJ/（cm2・次）、次数20次，激光光照射在大气中进行。
再有，激光光照射针对线（线条）宽度40μm以及线间距1mm的、线状的区域进行，在钝化层形成了线状的贯通孔。钝化层覆盖率即贯通孔以外的部分的面积相对于钝化层整体的面积的比例为96.3％。
（评价-薄层电阻值）
在与上述相同的条件下形成掺杂剂注入层，然后用4端子计（三菱化学ANALYTECH制，Loresta AXMCP-T370）测定进行了激光光照射的硅基板的薄层电阻值。据此，薄层电阻值为40Ω/sq。
（评价-Dinamic SIMS分析）
用Dynamic SIMS装置（CAMECA公司的IMS-7f）测定硅基板的进行了激光光照射的区域的表面掺杂剂浓度。测定条件为一次离子种类Cs+、一次加速电压：15.0kV、检测区域30μmΦ。据此，表面掺杂剂浓度为1×1019原子/cm3，掺杂剂扩散深度为5μm。
（电极的形成）
在背面侧的钝化层上通过丝网印刷涂敷不是PERL专用的、一般的铝（Al）浆料（膜厚20μm），铝浆料通过钝化层的贯通孔而到达硅基材的电极区域。此外，在受光面侧涂敷了银（Ag）浆料。
之后，用梁式输送式烧成炉在350℃下在30秒期间然后在820℃下在3.8秒期间对铝和银浆料进行烧成，由此，形成电极，得到了PERL太阳能电池单元。该太阳能电池单元的背面侧铝电极具有与激光光照射的线宽度和间距对应的线宽度和间距。
（评价-IV特性）
使用太阳模拟器（山下电装制）来进行所制作的太阳能电池的电流-电压（I-V）特性评价。据此，变换效率为19.1％，开路电压为655mV，短路电流为37.3mA，以及曲线因子（FillFactor，填充因子）为77.9％。再有，变换效率通过开路电压、短路电流以及曲线因子的积来求取。
在下述表1中示出了实施例1的概略以及评价结果。此外，在图7～10中示出了实施例1的评价结果。
〈实施例2〉
除了在激光光照射后使硅基材在1质量％-氢氧化钾（KOH）溶液中在30秒期间浸渍而除去了残留在硅基材表面的硅粒子之外，与实施例1同样地进行了掺杂剂的注入、钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值以及表面掺杂剂浓度。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述表1中示出了实施例2的概略以及评价结果。此外，在图7～10中示出了实施例2的评价结果。
〈比较例1〉
除了使对掺杂剂注入层的激光光照射条件为照射能量2500mJ/（cm2・次）以及次数20次之外，与实施例1同样地进行了掺杂剂的注入、钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值以及表面掺杂剂浓度。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述表1中示出了比较例1的概略以及评价结果。此外，在图7～10中示出了比较例1的评价结果。
〈比较例2〉
除了对线宽度70μm以及线间距1mm的线状的区域进行激光光照射来在钝化层形成线状的贯通孔而使钝化层覆盖率为93.5％之外，与比较例1同样地进行了掺杂剂的注入、钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值以及表面掺杂剂浓度。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述表1中示出了比较例2的概略以及评价结果。此外，在图7～10中示出了比较例2的评价结果。
〈比较例3〉
除了不形成包括硅粒子的掺杂剂注入层因而不对硅基材的电极区域进行掺杂之外，与实施例1同样地，进行了钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述的表1中示出了比较例3的概略以及评价结果。
〈实施例3〉
除了使激光光照射宽度为50μm之外，与实施例1同样地，进行了掺杂剂的注入、钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值以及表面掺杂剂浓度。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述表1中示出了实施例3的概要以及评价结果。此外，在图7～10中示出了实施例3的评价结果。
〈比较例4〉
除了使激光光照射宽度为60μm之外，与实施例1同样地，进行了掺杂剂的注入、钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值以及表面掺杂剂浓度。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述表1中示出了比较例4的概要以及评价结果。此外，在图7～10中示出了比较例4的评价结果。
〈比较例5〉
除了使激光光照射宽度为60μm之外，与实施例1同样地，进行了掺杂剂的注入、钝化层的烧蚀、以及太阳能电池单元的制作。
与实施例1同样地，测定了硅基板的进行了激光光照射的区域的薄层电阻值以及表面掺杂剂浓度。此外，与实施例1同样地，进行了所制作的太阳能电池的电流-电压特性评价。
在下述表1中示出了比较例5的概要以及评价结果。此外，在图7～10中示出了比较例5的评价结果。
[表1]
（针对实施例1和3）
在实施例1和3的太阳能电池中，如表1以及图7～10中所示，得到了与比较例1～5相同程度的或比其良好的开路电压。这考虑为是由于能够通过大的钝化层覆盖率而有效地抑制空穴与电子的再复合所导致的。此外，在实施例1和3的太阳能电池中，得到了与比较例1～5相同程度的或比其良好的短路电流和曲线因子。这考虑为是由于虽然背面侧电极的线宽度细到40μm还是达成了电极与硅基板之间的良好的电气接触所导致的。
在实施例1和3的太阳能电池中，通过良好的开路电压和良好的短路电流及曲线因子的组合，能够达成良好的变换效率。
（针对实施例2）
在除了用氢氧化钾溶液除去了残留在硅基材表面的硅粒子之外与实施例1相同的实施例2中，如表1中所示，能够达成与实施例1同样良好的开路电压、短路电流以及曲线因子的组合、以及由此得到的良好的变换效率。
（针对比较例1）
在通过激光光照射条件的变更而与实施例1相比硅基材的表面掺杂剂浓度降低的比较例1中，如表1中所示，与贯通孔的线宽度为40μm的实施例1相比较，均得到了相同程度的良好的开路电压，但是，短路电流以及曲线因子降低。
这考虑为是由于硅基材的电极区域中的表面掺杂剂浓度较低由此不能达成电极与硅基板之间的良好的电气接触所造成的。再有，如上述那样，该电气接触的恶化考虑为是柯肯特尔效应即构成电极的铝扩散到硅基材中由此在电极与硅层或基材的界面附近在电极中形成空隙这样的效果所造成的。
与实施例1～3相比，比较例1的太阳能电池的变换效率由于良好的开路电压和差的短路电流及曲线因子的组合而变差。
（针对比较例2）
在除了背面侧电极的线宽度增大由此钝化层覆盖率降低之外与比较例1相同的比较例2的太阳能电池中，如表1中所示，与比较例1相比，开路电压降低。这考虑为是由于钝化层覆盖率降低由此不能有效地抑制空穴与电子的再复合所造成的。另一方面，在该比较例2的太阳能电池中，得到了与比较例1相比良好的短路电流以及曲线因子。这考虑为是由于背面侧电极的线宽度增大由此补偿了由柯肯特尔效应所造成的电气接触的恶化而达成电极与硅基板之间的良好的电气接触所导致的。
与实施例1～3相比，比较例2的太阳能电池的变换效率由于差的开路电压和良好的短路电流及曲线因子的组合而变差。
（针对比较例3）
在除了不形成包括硅粒子的掺杂剂注入层因而不对硅基材的电极区域进行掺杂之外与实施例1相同的比较例3的太阳能电池中，如表1中所示，与实施例1～3相比，开路电压、短路电流以及曲线因子的全部都降低了。
开路电压的低下考虑为是由于硅基材的电极区域未被掺杂由此不能有效地抑制电极区域附近的空穴与电子的再复合所造成的。此外，短路电流以及曲线因子的降低考虑为是由于硅基材的电极区域未被掺杂由此不能达成电极与硅基板之间的良好的电气接触所造成的。
附图标记的说明
2 掺杂剂注入层
5 激光光
12、22、32、42、44、52、54 电极
15、25、35、45、55、65 硅层或基材
15a、25a、35a、45a、45b、55a、65a 硅层或基材的电极区域
18、28、38a、38b、46、48、56、58、68 钝化层
40 背接触太阳能电池
50 PERL太阳能电池
45c、45c 表面电场层
68a 钝化层的孔
100 入射到太阳能电池的光。

Claims (13)

1.一种半导体器件的制造方法，包括在具有钝化层的硅层或基材上形成通过所述钝化层的贯通孔与所述硅层或基材的电极区域电气接触的电极，其中，
通过所述贯通孔在所述电极区域涂敷铝浆料，然后对所述铝浆料进行烧成，由此，形成所述电极，
所述贯通孔的最小直径为50μm以下，并且
所述电极区域的表面掺杂剂浓度为7×1018原子/cm3以上，或者所述电极区域的薄层电阻值为70Ω以下。
2.根据权利要求1所述的方法，其中，所述钝化层具有1～300nm的层厚。
3.根据权利要求1或2所述的方法，其中，所述钝化层由从由氮化硅、氧化硅、氧化铝、以及它们的组合构成的组选择的材料所形成。
4.根据权利要求1～3中的任一项所述的方法，其中，所述半导体器件为太阳能电池。
5.根据权利要求1～4中的任一项所述的方法，其中，还包括利用下述的工序在所述钝化层形成所述贯通孔并且进行所述电极区域的掺杂：
提供具有下述的（i）和（ii）的层叠体：（i）在所述硅层或基材上配置的第一和/或第二钝化层，以及（ii）在第一钝化层的上侧且第二钝化层的下侧在所述电极区域上的区域配置的掺杂剂注入层，即，由掺杂硅粒子构成的掺杂剂注入层，
对所述层叠体的所述掺杂剂注入层、或所述第二钝化层之中的所述掺杂剂注入层上的区域进行光照射，由此，对所述电极区域进行掺杂，并且至少部分地除去所述掺杂剂注入层、以及所述钝化层，而形成所述贯通孔。
6.根据权利要求5所述的方法，其中，利用下述的工序在所述钝化层形成所述贯通孔并且进行所述电极区域的掺杂：
在所述硅层或基材上形成所述第一钝化层，
在所述第一钝化层之中的、所述电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的所述掺杂硅粒子分散体进行干燥而做成所述掺杂剂注入层，以及
对所述掺杂剂注入层进行光照射，由此，对所述电极区域进行掺杂，并且至少部分地除去所述掺杂剂注入层、以及所述第一钝化层，而形成所述贯通孔。
7.根据权利要求5所述的方法，其中，利用下述的工序在所述钝化层形成所述贯通孔并且进行所述电极区域的掺杂：
在所述电极区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的所述掺杂硅粒子分散体进行干燥而做成所述掺杂剂注入层，
在所述硅层或基材和所述掺杂剂注入层上形成所述第二钝化层，以及
对所述第二钝化层之中的所述电极区域上的区域进行光照射，由此，对所述电极区域进行掺杂，并且至少部分地除去所述掺杂剂注入层、以及所述第二钝化层，而形成所述贯通孔。
8.根据权利要求5所述的方法，其中，利用下述的工序在所述钝化层形成所述贯通孔并且进行所述电极区域的掺杂：
在所述硅层或基材上形成所述第一钝化层，
在所述第一钝化层之中的、所述电极区域上的区域涂敷含有掺杂硅粒子的掺杂硅粒子分散体，
对所涂敷的所述掺杂硅粒子分散体进行干燥而做成所述掺杂剂注入层，
在所述第一钝化层和所述掺杂剂注入层上形成第二钝化层，以及
对所述第二钝化层之中的所述电极区域上的区域进行光照射，由此，对所述电极区域进行掺杂，并且至少部分地除去所述掺杂剂注入层、以及所述第一和第二钝化层，而形成所述贯通孔。
9.根据权利要求5～8中的任一项所述的方法，其中，还包括在涂敷所述铝浆料之前除去残留在所述硅层或基材上的所述掺杂硅粒子的工序。
10.根据权利要求5～9中的任一项所述的方法，其中，所述掺杂硅粒子的平均一次粒径为100nm以下。
11.根据权利要求5～10中的任一项所述的方法，其中，所述掺杂硅粒子的掺杂剂浓度为1×1020原子/cm3以上。
12.一种半导体器件，具有：
具有钝化层的硅层或基材，以及
通过所述钝化层的贯通孔与所述硅层或基材的电极区域电气接触的电极，其中，
所述贯通孔的最小直径为50μm以下，并且
所述电极区域的表面掺杂剂浓度为7×1018原子/cm3以上，或者所述电极区域的薄层电阻值为70Ω以下。
13.根据权利要求12所述的半导体器件，其中，所述半导体器件是太阳能电池。
CN201580046174.4A 2014-08-29 2015-08-27 半导体器件的制造方法以及半导体器件 Pending CN106663701A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-176556 2014-08-29
JP2014176556 2014-08-29
PCT/JP2015/074276 WO2016031927A1 (ja) 2014-08-29 2015-08-27 半導体デバイスの製造方法、及び半導体デバイス

Publications (1)

Publication Number Publication Date
CN106663701A true CN106663701A (zh) 2017-05-10

Family

ID=55399811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580046174.4A Pending CN106663701A (zh) 2014-08-29 2015-08-27 半导体器件的制造方法以及半导体器件

Country Status (4)

Country Link
JP (1) JP6076545B2 (zh)
CN (1) CN106663701A (zh)
TW (1) TW201620022A (zh)
WO (1) WO2016031927A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221568A (zh) * 2017-07-10 2017-09-29 苏州腾晖光伏技术有限公司 一种选择发射极双面perc电池的制备方法
CN113555470A (zh) * 2021-07-21 2021-10-26 苏州腾晖光伏技术有限公司 一种太阳能电池及其制作方法、光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246625A (ja) * 2001-02-21 2002-08-30 Sharp Corp 太陽電池の製造方法
CN102332484A (zh) * 2010-07-14 2012-01-25 雷纳有限公司 用于太阳能电池制作的金属化方法
CN102598310A (zh) * 2009-09-18 2012-07-18 应用材料公司 背接触太阳能电池中的通孔的激光钻孔
CN102637766A (zh) * 2011-02-15 2012-08-15 上海凯世通半导体有限公司 太阳能晶片掺杂方法、掺杂晶片、太阳能电池及制作方法
WO2013147202A1 (ja) * 2012-03-30 2013-10-03 帝人株式会社 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法
CN103348448A (zh) * 2010-12-10 2013-10-09 帝人株式会社 半导体层叠体、半导体装置，以及它们的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199738A (ja) * 1996-01-19 1997-07-31 Hitachi Ltd 太陽電池
JP2014072474A (ja) * 2012-10-01 2014-04-21 Sharp Corp 光電変換素子の製造方法及び光電変換素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246625A (ja) * 2001-02-21 2002-08-30 Sharp Corp 太陽電池の製造方法
CN102598310A (zh) * 2009-09-18 2012-07-18 应用材料公司 背接触太阳能电池中的通孔的激光钻孔
CN102332484A (zh) * 2010-07-14 2012-01-25 雷纳有限公司 用于太阳能电池制作的金属化方法
CN103348448A (zh) * 2010-12-10 2013-10-09 帝人株式会社 半导体层叠体、半导体装置，以及它们的制造方法
CN102637766A (zh) * 2011-02-15 2012-08-15 上海凯世通半导体有限公司 太阳能晶片掺杂方法、掺杂晶片、太阳能电池及制作方法
WO2013147202A1 (ja) * 2012-03-30 2013-10-03 帝人株式会社 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221568A (zh) * 2017-07-10 2017-09-29 苏州腾晖光伏技术有限公司 一种选择发射极双面perc电池的制备方法
CN113555470A (zh) * 2021-07-21 2021-10-26 苏州腾晖光伏技术有限公司 一种太阳能电池及其制作方法、光伏组件

Also Published As

Publication number Publication date
JP6076545B2 (ja) 2017-02-08
WO2016031927A1 (ja) 2016-03-03
TW201620022A (zh) 2016-06-01
JPWO2016031927A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
TWI845484B (zh) 具p-型導電性的指叉式背接觸式太陽能電池及其製造方法和光伏打模組
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
CN106887384B (zh) 掺杂剂组合物、掺杂剂注入层和掺杂层的形成方法
CN102246275B (zh) 在基片上形成多掺杂结的方法
US20140174518A1 (en) Enhanced adhesion of seed layer for solar cell conductive contact
KR20140109440A (ko) 규소 나노입자로 태양 전지를 제조하기 위한 레이저 콘택 공정, 레이저 시스템, 및 태양 전지 구조체
JP2014049743A (ja) 低濃度ドーピングのエミッタを備えた半導体デバイスの製造における、鉛−テルルをベースとする酸化物を含有する導電性組成物の使用
Cho et al. Mechanism underlying the beneficial effect of forming gas annealing on screen-printed Ag contacts of crystalline Si solar cells
Wang et al. Overcoming over-plating problems for PECVD SiNx passivated laser doped p-type multi-crystalline silicon solar cells
US20200287065A1 (en) Dopant enhanced solar cell and method of manufacturing thereof
JP2015050277A (ja) 太陽電池およびその製造方法
CN104011874A (zh) 太阳能电池及其制备方法
CN102124572A (zh) 用于制造具有两级掺杂的太阳能电池的方法
CN106663701A (zh) 半导体器件的制造方法以及半导体器件
CN103489499A (zh) 一种纳米硅银浆及其制备方法以及应用
US20150303323A1 (en) Metallization Paste for Solar Cells
TWI594446B (zh) 用於處理太陽電池的方法及設備
WO2011163534A1 (en) Process for the formation of a silver back anode of a silicon solar cell
WO2012012166A1 (en) Methods of forming a metal contact on a silicon substrate
US8513104B2 (en) Methods of forming a floating junction on a solar cell with a particle masking layer
US20150053256A1 (en) Solar cells and methods of making thereof
Lenio et al. Effect of electroless nickel on the series resistance of high-efficiency inkjet printed passivated emitter rear contacted solar cells
JP2017183648A (ja) ドーパント組成物、ドーパント注入層、ドープ層の形成方法、及び半導体デバイスの製造方法
Kulushich et al. Role of phosphorus in contact formation on silicon solar cells
JP6868975B2 (ja) 半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170510

RJ01 Rejection of invention patent application after publication