TW201620022A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201620022A
TW201620022A TW104128403A TW104128403A TW201620022A TW 201620022 A TW201620022 A TW 201620022A TW 104128403 A TW104128403 A TW 104128403A TW 104128403 A TW104128403 A TW 104128403A TW 201620022 A TW201620022 A TW 201620022A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
protective layer
range
substrate
Prior art date
Application number
TW104128403A
Other languages
English (en)
Inventor
Yuka Tomizawa
Yoshinori Ikeda
Tetsuya Imamura
Original Assignee
Teijin Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teijin Ltd filed Critical Teijin Ltd
Publication of TW201620022A publication Critical patent/TW201620022A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本發明係一種半導體裝置之製造方法及其半導體裝置，在半導體裝置之製造方法中，其目的為提供：作為在燒成鋁電糊而形成電極時，防止電極與矽層或基材之電極範圍的電性接觸產生惡化之問題同時，縮小保護層之貫通孔的最小口徑，而經由此可防止保護層所擔負之機能的損失者。另外，本發明係其目的為提供如此作為所得到之半導體裝置者。 製造半導體裝置之本發明的方法，係包含於具有保護層(18)之矽層或基材(15)上，形成通過保護層之貫通孔而電性接觸於矽層或基材之電極範圍(15a)的電極(12)者。在此，此方法係穿通貫通孔而於電極範圍塗佈鋁電糊，並且經由燒成鋁電糊之時，形成電極。另外，在此方法中，貫通孔的最小口徑為50μm以下，且電極範圍的表面摻雜劑濃度為7×1018atoms/cm3以上、或電極範圍之薄片阻抗值為70Ω以下。

Description

半導體裝置之製造方法及半導體裝置
本發明係有關半導體裝置之製造方法。另外，本發明係有關可由本發明之方法所得到之半導體裝置。
在某種之半導體裝置，例如在太陽能電池，特別是背接觸太陽能電池及PERL太陽能電池(Passivated Emitter，Rear Locally diffused cell)之製造中，將如磷或硼之摻雜劑注入至矽層或基材之所選擇之範圍，加以進行僅摻雜於所選擇之範圍者。
具體而言，背接觸太陽能電池(40)係如圖4所示，具有有n型(或p型或真性)矽基材(45)，對於此矽基材(45)之受光面側加以配置有保護層(46)，且於矽基材(45)之背面側加以配置背面側電極(42、44)及保護層(48)。
此背接觸太陽能電池之矽基材(45)係具有高摻雜於接觸於背面側的電極(42、44)之n型或p型之電極範圍(背接觸層)(45a、45b)、及高摻雜於受光面側之n型所 成之表面電場層(45c)。
另外，PERL太陽能電池(50)係如圖5所示，具有有n型(或p型或真性)矽基材(55)，對於此矽基材(55)之受光面側加以配置有受光面側電極(52)及保護層(56)，且於矽基材(55)之背面側加以配置背面側電極(54)及保護層(58)。
此PERL太陽能電池之矽基材(55)係具有高摻雜於接觸於背面側的電極(54)之電極範圍(55a)、及高摻雜於受光面側之n型所成之表面電場層(55c)。
在背接觸太陽能電池之製造中，加以進行由p型及n型之摻雜劑而摻雜矽基材之背面側的電極範圍，並且，作為呈接觸於所摻雜之電極範圍而形成電極之情況。另外，在PERL太陽能電池之製造中，加以進行由p型及n型之摻雜劑而摻雜基材之背面側的電極範圍，並且，作為呈接觸於所摻雜之電極範圍而形成金屬電極之情況。
具體而言，在如上述之太陽能電池之半導體裝置之製造中，將矽層或基材之電極範圍，由摻雜劑而摻雜，並且形成電極於所摻雜之電極範圍上之情況係作為呈如圖6所示而加以進行。即，於矽層或基材(65)上形成擴散光罩層(72)(圖6(a)及(b))，於擴散光罩層(72)之所選擇之範圍，開孔(72a)而使矽層或基材(65)露出(圖6(c))，通過其孔(72a)，於經由如磷醯氯(POCl3)之摻雜氣體，塗佈型摻雜劑等而加以形成之摻雜劑注入層(74)而摻雜摻雜劑於矽層或基材之電極範圍(65a)(圖6(d))、除去擴散光罩層 (72)及摻雜劑注入層(74)(圖6(e))、而於矽層或基材(65)上形成保護層(68)(圖6(f))、於矽層或基材之電極範圍(65a)上之保護層(68)之所選擇之範圍開孔(68a)，使矽層或基材(65)露出，經由通過其孔(68a)而形成電極(62)之時，形成與矽層或基材之電極範圍(65a)電性接觸之電極(62)。
關於此，對於為了開孔於擴散光罩層及保護層，係加以使用光微影法，雷射光等(專利文獻1及2)。
另外，對於為了摻雜矽層或基材，係不僅使用摻雜氣體，塗佈型摻雜劑之方法，而亦加以提案將含有摻雜矽粒子之分散體於矽層或基材而形成分散體層，乾燥及燒成此分散體層而摻雜矽層或基材，並且之後，除去來自矽粒子的層之方法(專利文獻3)。
更且，加以提案有未使用擴散光罩層而開啟保護層的孔，及為了同時進行矽層或基材之摻雜，而於矽層或基材的保護層上，形成摻雜矽粒子所成之摻雜劑注入層，並且經由對於此摻雜劑注入層而言進行光照射之時，與摻雜在矽層或基材之同時，除去摻雜劑注入層及保護層者(專利文獻4)。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2006-80450號公報
[專利文獻2]日本特開2005-150609號公報
[專利文獻3]美國專利第7923368號說明書
[專利文獻4]國際公開第2013/147202號
如上述，在如背接觸太陽能電池及PERL太陽能電池之某種之半導體裝置之製造中，進行摻雜具有保護層之矽層或基材之電極範圍，並且通過保護層之貫通孔而形成與電極範圍電性接觸之電極之情況。
在此，為了形成此電極，係通過保護層之貫通孔而於矽層或基材之電極範圍，塗佈如鋁電漿之金屬電糊，並且進行燒成，進行形成電極者。
但保護層之貫通孔的最小口徑為小之情況，有在燒成金屬電糊而形成電極時，電極與矽層或基材之電極範圍之間的電性接觸產生惡化之情況。
此電性接觸之惡化的問題係加大保護層之貫通孔的最小口徑，經由改良對於貫通孔內之金屬電糊的流入性而可消解。但，保護層之貫通孔之尺寸為大之情況，在半導體裝置中擔負有保護層之機能，即，例如對於半導體裝置為太陽能電池之情況，係可達成亦至電子與電洞之再結合之機能處的比例變大，隨之，有著所得到之太陽能電池等之半導體裝置之機能產生惡化之問題。
另外，此電性接觸之惡化的問題係亦可經由專用的金屬電糊之使用而可對應，但對於未使用如此之專 用的金屬電糊之情況，亦要求抑制消解或抑制此問題，以及對於使用如此之專用的金屬電糊之情況，係更抑制此問題者。
本件發明者係銳意檢討的結果，想到以下之本發明。
<1>一種半導體裝置之製造方法，係包含於具有保護層之矽層或基材上，形成通過於上述保護層之貫通孔而電性接觸於上述矽層或基材之電極範圍的電極之半導體裝置之製造方法，其中，通過上述貫通孔而於上述電極範圍塗佈鋁電糊，並且經由燒成上述鋁電糊之時，形成上述電極，上述貫通孔的最小口徑為50μm以下，且上述電極範圍的表面摻雜劑濃度為7×1018atoms/cm3以上、或上述電極範圍之薄片阻抗值為70Ω以下之半導體裝置之製造方法。
<2>如上述<1>項記載之方法，其中，上述保護層則具有1~300nm之層厚。
<3>如上述<1>項或<2>項記載之方法，其中，上述保護層則由氮化矽，氧化矽，氧化鋁，及選自此等組合所成的群之材料而加以形成者。
<4>如上述<1>至<3>項任一項記載之方法，其中，上述半導體裝置則為太陽能電池。
<5>如上述<1>至<4>項任一項記載之方法，其中，更包含經由下記工程，形成上述貫通孔於上述保護層，且進行上述電極範圍之摻雜者：提供具有下記之(i)及(ii)之層積體者：(i)加以配置於上述矽層或基材上之第1及/或第2保護層，以及(ii)在第1保護層之上側，在第2保護層之下側中，加以配置於上述電極範圍上之範圍的摻雜劑注入層，由摻雜矽粒子所成之摻雜劑注入層。
經由對於上述層積體之上述摻雜劑注入層，或上述第2保護層之中之上述摻雜劑注入層上的範圍進行光照射之時，摻雜上述電極範圍之同時，至少部分除去上述摻雜劑注入層，及上述保護層，而形成上述貫通孔者。
<6>如上述<5>項記載之方法，其中，經由下述的工程，形成上述貫通孔於上述保護層，且進行上述電極範圍的摻雜。
於上述矽層或基材上，形成上述第1保護層者，於上述第1保護層之中之上述電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之上述摻雜矽粒子分散體，作為上述摻雜劑注入層者，以及，經由進行光照射至上述摻雜劑注入層之時，摻雜上述電極範圍之同時，至少部分性地除去上述摻雜劑注入層，及上述第1保護層，而形成上述貫通孔者。
<7>如上述<5>項記載之方法，其中，經由下述的工 程，形成上述貫通孔於上述保護層，且進行上述電極範圍的摻雜。
於上述電極範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之上述摻雜矽粒子分散體，作為上述摻雜劑注入層者，於上述矽層或基材及上述摻雜劑注入層上，形成上述第2保護層者，以及經由對於上述第2保護層之中之上述電極範圍上的範圍進行光照射之時，摻雜上述電極範圍之同時，至少部分除去上述摻雜劑注入層，及上述第2保護層，而形成上述貫通孔者。
<8>如上述<5>項記載之方法，其中，經由下述的工程，形成上述貫通孔於上述保護層，且進行上述電極範圍的摻雜。
於上述矽層或基材上，形成上述第1保護層者，於上述第1保護層之中之上述電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之上述摻雜矽粒子分散體，作為上述摻雜劑注入層者，於上述第1保護層及上述摻雜劑注入層上，形成第2保護層者，以及經由對於上述第2保護層之中之上述電極範圍上的範圍進行光照射之時，摻雜上述電極範圍之同時，至少部分 除去上述摻雜劑注入層，及上述第1及第2保護層，而形成上述貫通孔者。
<9>如上述<5>至<8>項任一項記載之方法，其中，在塗佈上述鋁電糊之前，更包含除去殘留於上述矽層或基材上之上述摻雜矽粒子之工程。
<10>如上述<5>至<9>項任一項記載之方法，其中，上述摻雜矽粒子之平均一次粒子徑為100nm以下者。
<11>如上述<5>至<10>項任一項記載之方法，其中，上述摻雜矽粒子之摻雜劑濃度為1×1020atoms/cm3以上者。
<12>一種半導體裝置，係具有保護層之矽層或基材，以及具有通過上述保護層之貫通孔而電性接觸於上述矽層或基材之電極範圍之電極的半導體裝置，其中，上述貫通孔的最小口徑為50μm以下，且上述電極範圍的表面摻雜劑濃度為7×1018atoms/cm3以上、或上述電極範圍之薄片阻抗值為70Ω以下之半導體裝置。
<13>如上述<12>項記載之半導體裝置，其中，為太陽能電池。
如根據製造半導體裝置之本發明的方法，在將貫通矽層或基材上的保護層之貫通孔的電極，使用鋁電 糊而形成時，防止與電極和矽層或基材之電性接觸產生惡化之問題同時，可防止減小保護層的貫通孔之最小口徑，而經由此而保護層所擔負之機能的損失，即例如對於太陽能電池係防止電子與電洞之再結合的機能之損失者。
另外，如根據本發明之半導體裝置，成為可防止縮小貫通矽層或基材上之保護層之貫通孔的電極，和改良與矽層或基材之電性接觸同時，縮小保護層之貫通孔的最小口徑，而經由此而保護層擔負之機能的損失者。
2‧‧‧摻雜劑注入層
5‧‧‧雷射光
12、22、32、42、44、52、54‧‧‧電極
15、25、35、45、55、65‧‧‧矽層或基材
15a、25a、35a、45a、45b、55a、65a‧‧‧矽層或基材之電極範圍
18、28、38a、38b、46、48、56、58、68‧‧‧保護層
40‧‧‧背接觸太陽能電池
50‧‧‧PERL太陽能電池
45c、45c‧‧‧表面電場層
68a‧‧‧保護層的孔
100‧‧‧入射至太陽能電池的光
圖1係為了說明本發明之方法的第1形態的圖。
圖2係為了說明本發明之方法的第2形態的圖。
圖3係為了說明本發明之方法的第3形態的圖。
圖4係為了說明背接觸太陽能電池的例的圖。
圖5係為了說明PERL太陽能電池的例的圖。
圖6係為了說明形成電性接觸於矽層或基材之電極範圍之電極的以往方法的圖。
圖7係顯示背面電極(雷射照射)線幅與變換效率(%)之關係的圖。
圖8係顯示背面電極(雷射照射)線幅與開放電壓(mV)之關係的圖。
圖9係顯示背面電極(雷射照射)線幅與短路電流(mA)之關係的圖。
圖10係顯示背面電極(雷射照射)線幅與曲線因子(%)之關係的圖。
<<半導體裝置之製造方法>>
製造半導體裝置之本發明的方法，係包含於具有保護層之矽層或基材上，形成通過保護層之貫通孔而電性接觸於矽層或基材之電極範圍的電極者。在此，係穿通貫通孔而於電極範圍塗佈鋁電糊，並且經由燒成鋁電糊之時，形成電極。然而，關於本發明，「電極範圍」係意味矽層或基材之中之接觸於電極的範圍。
在此本發明之方法中，貫通孔的最小口徑50μm以下、45μm以下、或40μm以下即可。另外，此最小口徑係10μm以上、20μm以上、或30μm以上即可。
然而，關於本發明，保護層之貫通孔的「最小口徑」係意味正交於貫通孔之最長口徑之方向的最長口徑。隨之，對於貫通孔為完全圓形之情況，此「最小口徑」係意味完全圓之直徑，而對於貫通孔為橢圓之情況，此「最小口徑」係意味橢圓之短口徑，另外對於貫通孔為線狀之情況，此「最小口徑」係意味線的線寬。
如上述，保護層之貫通孔的最小口徑為小之情況，有在燒成金屬電糊，特別是鋁電糊而形成電極時， 電極與矽層或基材之電極範圍之間的電性接觸產生惡化之情況。
關於此，本件發明者等係發現使用鋁電糊時之此電性接觸之惡化則與對於貫通孔內之鋁電糊之流入性的惡化同時，亦經由克根達效應而產生者，即構成電極的鋁則擴散於矽層或基材中，經由此，電極與矽層或基材之界面附近中，亦經由形成有空隙於電極中之效果而產生者。
依據此新的見解，本件發明者等係發現提高矽層或基材之電極範圍的表面摻雜劑濃度而抑制克根達效果，經由此而可抑制鋁電極中的空隙之形成，及經由此之電性接觸的惡化者。
隨之，在本發明之方法中，矽層或基材之電極範圍的表面摻雜劑濃度係7×1018atoms/cm3以上、8×1018atoms/cm3以上、9×1018atoms/cm3以上、1×1019atoms/cm3以上即可。另外，此表面摻雜劑濃度係1×1021atoms/cm3以下、5×1020atoms/cm3以下、1×1020atoms/cm3以下、或5×1019atoms/cm3以下即可。
然而，電極範圍之表面摻雜劑濃度係可經由動態二次離子質量分析(Dynamic SIMS)而測定者。具體而言，表面摻雜劑濃度係作為Dynamic SIMS裝置，使用CAMECA公司製之IMS-7f，可將測定條件，作為一次離子種O2 +、一次加速電壓3.0kV、檢出範圍30μmΦ而測定。另外，關於本發明，「表面摻雜劑濃度」係意味表 面，即在Dynamic SIMS測定結果的深度0nm之部分的摻雜劑濃度。
電極範圍之表面摻雜劑濃度為高之情況係對應於電極範圍之薄片阻抗值為小之情況。隨之，電極範圍之薄片阻抗值係70Ω以下、60Ω以下、50Ω以下、或45Ω以下即可。另外，此薄片阻抗值係10Ω以上、20Ω以上、30Ω以上、或35Ω以上即可。
如以本發明之方法，維持電極與矽層或基材之電極範圍的電性接觸之同時，縮小保護層之貫通孔的最小口徑者，係為了良好地使保護層所擔負之機能，即例如，對於太陽能電池之情況，係抑制電子與電洞之再結合之機能達成而為理想。隨之，本發明之方法係對於為了作為半導體裝置之太陽能電池，例如背接觸太陽能電池及PERL太陽能電池之製造而特別可理想使用。
<矽層或基材>
作為可在本發明使用之矽層或基材，係可使用任意的矽層或基材者。隨之，作為矽層或基材，係可舉出矽晶圓，非晶形矽層，及結晶質矽層。另外，矽層或基材係其全體或一部分則預先加以摻雜亦可。
<保護層>
可在本發明之方法中使用之保護層係可具有作為保護層而使其發揮機能之任意厚度者，例如，可具有1nm以 上、5nm以上、10nm以上、30nm以上、50nm以上之厚度者。另外，保護層係可具有300nm以下、200nm以下、100nm以下、50nm以下、30nm以下、20nm以下、或10nm以下之厚度者。當此厚度過薄之情況，有著對於作為保護層之性質劣化的可能性。另外，此厚度過厚之情況，在由摻雜矽粒子所成之摻雜劑注入層及使用光照射而進行貫通孔之形成及電極範圍的摻雜之在下記所說明之工程中，有著無法充分地進行貫通孔的形成及電極範圍之摻雜者。
保護層係可由作為保護層而使其發揮機能之任意材料而加以形成即可，例如，由氮化矽(SiN)、氧化矽(SiO2)、氧化鋁(Al2O3)、選自此等組合所成的群之材料加以形成即可。
<鋁電糊>
在本發明之方法中可使用之鋁電糊係含有鋁的微粒子及/或化合物，和樹脂及溶媒等之電糊化成分之電糊，可經由燒成而作為成鋁電極之任意的鋁電糊。
如此之鋁電糊之燒成溫度係50℃以上、60℃以上、80℃以上、100℃以上、150℃以上、200℃以上、250℃以上、或300℃以上即可。另外，此溫度係500℃以下、450℃以下、或400℃以下即可。
<保護層之貫通孔的形成，及矽層或基材之電極範圍 的摻雜>
保護層之貫通孔的形成係可由光微影法，使用雷射光等之任意的方法而進行者。另外，矽層或基材之電極範圍的摻雜係可由使用摻雜劑氣體，塗佈型摻雜劑，摻雜矽粒子等之任意的方法而進行者。
但理想係在製造半導體裝置之本發明之方法中，例如，作為呈在專利文獻4所示，使用摻雜矽粒子及光照射，可同時進行保護層之貫通孔的形成，及矽層或基材之電極範圍的摻雜者。
具體而言，例如，經由下記的工程，可形成貫通孔於保護層，且進行電極範圍之摻雜者。
即，首先，提供具有下記之(i)及(ii)之層積體者：(i)加以配置於矽層或基材上之第1及/或第2保護層，以及(ii)在第1保護層之上側，在第2保護層之下側中，加以配置於電極範圍上之範圍的摻雜劑注入層，由摻雜矽粒子所成之摻雜劑注入層。
之後，經由進行光照射於層積體之摻雜劑注入層，或第2保護層之中之摻雜劑注入層上之範圍之時，摻雜矽層或基材的電極範圍之同時，至少部分地除去摻雜劑注入層，及保護層，形成貫通孔於保護層。
(第1形態)
使用摻雜矽粒子及光照射之貫通孔的形成及電極範圍之摻雜係可在包含下記的工程之第1形態進行者。
於矽層或基材上，形成第1保護層者，於第1保護層之中之電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之摻雜矽粒子分散體，作為摻雜劑注入層者，以及，經由進行光照射至摻雜劑注入層之時，摻雜電極範圍之同時，至少部分性地除去摻雜劑注入層，及第1保護層，而形成貫通孔者。
即，例如，如圖1所示，於矽層或基材(15)上，形成保護層(18)(圖1(a)及(b))，於第1保護層(18)之中之電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體，乾燥此分散體，作為摻雜劑注入層(2)(圖1(c))，經由進行光照射(5)於摻雜劑注入層(2)之時，摻雜電極範圍(15a)之同時，至少部分性地除去摻雜劑注入層(2)，及第1保護層(18)之中的摻雜劑注入層(2)上的範圍(圖1(d))。
之後，如上述，貫通貫通孔而於電極範圍(15a)塗佈鋁電糊，並且可經由燒成鋁電糊之時，可形成通過保護層(18)之貫通孔而電性接觸於矽層或基材之電極範圍(15a)之電極(12)者(圖(e))。
然而，摻雜矽粒子分散體的塗佈係未使用光微影法而使用如噴墨印刷或網版印刷之印刷法者，但處理係為了縮短製造工程而特別有益者。
(第2形態)
使用摻雜矽粒子及光照射之貫通孔的形成及電極範圍之摻雜係可在包含下記的工程之第2形態進行者。
於電極範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之摻雜矽粒子分散體，作為摻雜劑注入層者，於矽層或基材及摻雜劑注入層上，形成第2保護層者，以及，經由對於第2保護層之中之電極範圍上的範圍進行光照射之時，摻雜電極範圍之同時，至少部分除去摻雜劑注入層，及第2保護層，而形成貫通孔者。
即，例如，如在圖2所示，於矽層或基材(25)之電極範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體，乾燥其分散體，作為摻雜劑注入層(2)(圖2(a)及(b))、於矽層或基材(25)及摻雜劑注入層(2)上，形成第2保護層(28)(圖2(c))、經由進行光照射(5)於第2保護層(28)之中的摻雜劑注入層(2)上之範圍之時，摻雜矽層或基材之電極範圍(25a)同時，至少部分性地除去摻雜劑注入層(2)，及第2保護層(28)之中的摻雜劑注入層(2)上之範圍(圖2(d))。
之後，如上述，貫通貫通孔而於電極範圍(25a)塗佈鋁電糊，並且可經由燒成鋁電糊之時，可形成通過保護層(28)之貫通孔而電性接觸於矽層或基材之電極範 圍之電極(22)者(圖2(e))。
(第3形態)
使用摻雜矽粒子及光照射之貫通孔的形成及電極範圍之摻雜係可在包含下記的工程之第3形態進行者。
於矽層或基材上，形成第1保護層者，於第1保護層之中之電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之摻雜矽粒子分散體，作為摻雜劑注入層者，於第1保護層及摻雜劑注入層上，形成第2保護層者，以及經由對於第2保護層之中之電極範圍上的範圍進行光照射之時，摻雜電極範圍之同時，至少部分除去摻雜劑注入層，以及第1及第2保護層，而形成貫通孔者。
即，例如，如在圖3所示，於矽層或基材(35)上，形成第1保護層(38a)(圖3(a)及(b))、於第1保護層(38a)之中的電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體，乾燥此分散體，作為摻雜劑注入層(2)(圖3(c))、於此第1保護層(38a)及摻雜劑注入層(2)上，形成第2保護層(38b)(圖3(d))、於第2保護層(38b)之中之摻雜劑注入層(2)上的範圍，經由進行光(5)的照射之時，摻雜矽層或基材之電極範圍(35a)之同時，至少部分除去摻雜劑注入層(2)，以及第1及第2保護層(38a、38b) 之中的摻雜劑注入層(2)上之範圍(圖3(e))。
之後，如上述，貫通貫通孔而於電極範圍(35a)塗佈鋁電糊，並且可經由燒成鋁電糊之時，可形成通過保護層(38a、38b)之貫通孔而電性接觸於矽層或基材之電極範圍之電極(32)者(3圖(f))。
(摻雜矽粒子分散體的塗佈)
含有摻雜矽粒子之摻雜矽粒子分散體的塗佈係如為可以期望厚度及均一性塗佈分散體的方法，並無特別加以限定，而例如，可經由噴墨印刷法，旋塗法，或網版印刷法等而進行，特別是利用如噴墨印刷或網版印刷之印刷法而進行者，對於塗佈分散體於特定的範圍，且為了縮短製造工程而特別有益。
另外，此塗佈係在乾燥分散體層時所得到之摻雜劑注入層的厚度則100nm以上、200nm以上、300nm以上、400nm以上、或500nm以上，可呈2000nm以下、1500nm以下、1200nm以下、1000nm以下、或800nm以下地進行者。在本發明中，上述摻雜劑注入層的厚度係可考慮構成所得到之半導體裝置之矽層或基材的電極範圍之摻雜程度，可經由雷射光而除去之摻雜注入層之厚度，容許殘存於矽基材或層上之情況的摻雜劑注入層之厚度等而決定。但，摻雜劑注入層之厚度係只要可得到本發明之效果，並無特別加以限制。
(摻雜矽粒子分散體的分散媒)
摻雜矽粒子分散體的分散媒係在不損及本發明之目的及效果，並無特別加以限制，隨之，例如可使用為與在分散體所使用之摻雜矽粒子反應之有機溶媒。具體而言，此分散媒係非水系溶媒，例如醇，烷烴，烯烴，炔烴，酮，醚，酯，芳香族化合物、或含氮環化合物、特別是異丙醇(IPA)、N-甲基2-吡咯烷酮(NMP)等。另外，作為醇係亦可使用如乙二醇之二元醇(2價醇)者。然而，分散媒係為了抑制在分散體所使用之摻雜矽粒子之氧化，而脫水溶媒者為佳。
(摻雜矽粒子分散體的摻雜矽粒子)
摻雜矽粒子分散體的摻雜矽粒子係如為經由p型或n型摻雜劑而加以摻雜之矽粒子，只要不損及本發明之目的及效果，並無加以限制者。具體而言，作為此矽粒子係可舉出雷射光熱分解法，特別是經由使用CO2雷射光的雷射光熱分解法所得到之矽粒子。
分散體的摻雜矽粒子係粒子的結晶化度比較低者，且/或粒子之粒徑比較小者，經由光照射而為了注入摻雜劑而為理想。
例如，摻雜矽粒子之平均一次粒子徑係1nm以上、或3nm以上，而可為100nm以下、50nm以下、30nm以下、20nm以下、或10nm以下即可。
在此，在本發明中，摻雜矽粒子之平均一次 粒子徑係經由掃描型電子顯微鏡(SEM：Scanning Electron Microscope)、透過型電子顯微鏡(TEM)等之觀察，將攝影之畫像，原本直接地計測投影面積圓相當口徑，由解析集合數100以上所成之粒子群者，可作為數平均一次粒子徑而求得。
摻雜分散體之粒子的摻雜劑係均可為p型或n型摻雜劑之任一，例如硼(B)、鋁(Al)、鎵(Ga)、銦(In)、鈦(Ti)、磷(P)、砷(As)、銻(Sb)、或選自此等組合所成的群。
另外，加以摻雜分散體的粒子之程度係可依存於摻雜劑注入層，及矽層或基材之所期望的摻雜劑濃度等而決定。具體而言，例如，摻雜矽粒子係可以1×1020atoms/cm3以上、5×1020atoms/cm3以上、或1×1021atoms/cm3以上之濃度而包含摻雜劑者。另外，此摻雜劑濃度係例如，1×1022atoms/cm3以下、或1×1021atoms/cm3以下即可。
在此，摻雜劑為硼的情況，摻雜矽粒子之摻雜劑濃度係可經由誘導結合電漿質量分析法(ICP-MS：Inductively Coupled Plasma-Mass Spectrometry)而測定者。具體而言，將摻雜矽粒子分散體放入石英燒杯，在加熱板上進行加熱，使溶媒揮發，量秤所得到之矽粒子，之後，以氫氟酸及硝酸溶解作為溶解液，對於此溶解液之一部分添加揮發防止劑，進行濃縮而作為測定溶液，對於此測定溶液可進行ICP-MS。作為ICP-MS裝置係例如，可 使用Agilent Technologies公司之7500型者。
另外，摻雜劑為磷的情況，摻雜矽粒子之摻雜劑濃度係可經由誘導結合電漿發光分光分析法(ICP-AES：Inductively Coupled Plasma Atomic Emission Spectroscopy)而測定者。具體而言，例如，將矽粒子分散體放入石英燒杯，在加熱板上進行加熱，使溶媒揮發，量秤所得到之矽粒子，之後，以氫氟酸及硝酸溶解作為溶解液，稀釋此溶解液之一部分而作為測定溶液，對於此測定溶液可進行ICP-AES。作為ICP-AES裝置係例如，可使用Hitachi High Tech公司之PS7800者。然而，摻雜劑為磷，且比較低濃度(例如不足1020atoms/cm3)之情況、經由P-Mo錯體抽出-無火焰原子吸光光度法而測定摻雜劑的濃度，但關於精確度為佳。
(摻雜矽粒子分散體的乾燥)
摻雜矽粒子分散體的乾燥係如為實質上自分散體除去分散媒之方法，並無特別加以限定，例如，可將具有分散體之矽層或基材，配置於加熱板上而進行者，配置於加熱環境而進行者等。
乾燥溫度係例如，可呈不使矽層或基材，分散體的粒子劣化等地加以選擇，例如，50℃以上、70℃以上、90℃以上，而可呈100℃以下、200℃以下、300℃以下、400℃以下、500℃以下、600℃以下、700℃以下、或800℃以下地加以選擇。
(光照射)
對於摻雜劑注入層等之光照射係使含於摻雜劑注入層之p型或n型摻雜劑擴散於矽層或基材之電極範圍同時，可至少部分性地除去摻雜劑注入層，以及第1及/或第2保護層之中之摻雜劑注入層上的範圍之任意的光照射。然而，關於本發明，「至少部分性地除去」係意味加以除去摻雜劑注入層，以及第1及/或第2保護層之至少一部分，經由此除去，不僅直接可形成電極於矽層或基材之電極範圍上之程度為止加以除去此等層，而包含必須更除去經由如蝕刻，洗淨之加強處理而殘存之摻雜劑注入層等的層之情況。
然而，使用如此之光照射的情況，摻雜劑注入層及保護層，以及位於此等下側之矽層或基材的表面部分係經由對於矽層或基材之主體部分之傳熱，盡速被加以冷卻。隨之，對於使用如此之光照射之情況，未使矽層或基材之主體部分露出於高熱，而可摻雜矽層或基材之電極範圍者。
(所照射的光)
作為對於摻雜劑注入層等所照射的光，係作為呈上述，如可達成矽層或基材之電極範圍的摻雜等，可使用任意的光者。例如，作為所照射的光，係單一波長所成之雷射光，特別是波長600nm以下、500nm以下或400nm以 下，而可使用具有300nm以上之波長的雷射光者。另外，電極範圍之摻雜等係亦可使用一次照射特定帶域的波長範圍(例如，200~1100nm)的光之閃光燈，例如氙氣閃光燈而進行。另外，作為呈上述，如可達成電極範圍之摻雜等，可任意地使用脈衝狀的光，加以連續振盪的光等之光者。然而，使用由摻雜矽粒子所吸收的波長的光而進行照射者為有效。
例如，使用脈衝狀的光而進行光照射的情況，脈衝狀的光之照射次數係例如，1次以上、2次以上、5次以上、或10次以上，而可作為成300次以下、200次以下、或150次以下者。另外，脈衝狀的光之照射能量係例如，可作為100mJ/(cm2．shot)以上、200mJ/(cm2．shot)以上、300mJ/(cm2．shot)以上、400mJ/(cm2．shot)以上、500mJ/(cm2．shot)以上、600mJ/(cm2．shot)以上、700mJ/(cm2．shot)以上者。另外，此照射能量係可作為5000mJ/(cm2．shot)以下、4000mJ/(cm2．shot)以下、3000mJ/(cm2．shot)以下、2000mJ/(cm2．shot)以下、1500mJ/(cm2．shot)以下、或1000mJ/(cm2．shot)以下者。更且，脈衝狀的光之照射時間係例如，可作為成200毫微秒/shot以下、100毫微秒/shot以下、50毫微秒/shot以下者。
在此，對於光的照射能量過小之情況，係有無法達成所期望之摻雜劑注入，以及摻雜劑注入層及保護層之除去者。另外，對於光的照射能量過大之情況，係會 招致矽層或基材之破損。然而，照射能量，照射次數等之最佳條件係依存於所使用的光照射之波長，粒子的特性等，如為該業者，可經由參照本申請說明書而進行實驗而求得最佳的值。
(照射環境)
為了燒結分散體粒子之光照射係在非氧化性環境，例如氫，稀有氣體，氮，及此等組合所成之環境中進行，但為了縮小對於半導體裝置之特性帶來之影響而為佳。在此，作為稀有氣體，特別可舉出氬，氦，及氖者。然而，環境含有氫的情況係分散體粒子之還原作用，還原被氧化之表面部分，為了形成連續層而為佳。另外，為了作為非氧化性環境，環境之氧含有率係可作為1體積%以下，0.5體積%以下，0.1體積%以下，或0.01體積%以下者。
<<半導體裝置>>
本發明之半導體裝置係具有：具有保護層之矽層或基材，及貫通保護層之貫通孔而電性接觸於矽層或基材之電極範圍的電極。在此本發明之半導體裝置中，貫通孔的最小口徑為50μm以下。另外，在此本發明之半導體裝置中，電極範圍的表面摻雜劑濃度為1×1019atoms/cm3以上、或電極範圍之薄片阻抗值為70Ω以下。
如此之半導體裝置係例如，太陽能電池或薄層電晶體，特別是太陽能電池，更特別為背接觸太陽能電 池及PERL太陽能電池。
本發明之半導體裝置之製造方法係無特別加以限定，但例如可經由製造半導體裝置之本發明的方法而得到者。另外，對於本發明之半導體裝置之各構成要素的詳細，係可參照關於製造半導體裝置之本發明之方法的記載。
[實施例]
<實施例1>
(硼(B)摻雜矽粒子之作成)
矽粒子係將甲矽烷(SiH4)氣體作為原料，經由使用二氧化碳(CO2)雷射光的雷射光熱分解(LP：Laser Pyrolysis)法而製作。此時，與SiH4氣體同時導入乙硼烷(B2H6)氣體，得到硼摻雜矽粒子。
所得到之硼摻雜矽粒子之摻雜劑濃度係以ICP-MS裝置(Agilent Technologies公司、7500型)而測定時，為1×1021atoms/cm3。另外，所得到之硼摻雜矽粒子係平均一次粒子徑為約20nm。然而，矽粒子之平均一次粒子徑係由TEM觀察，以10萬倍的倍率進行畫像解析，算出原來500個以上的集合。
(分散體之調製)
使如上述作為所得到之硼摻雜矽粒子，分散於丙二醇 (PG)中，得到固形分濃度5質量%之矽粒子分散體。
(基材之準備)
提供於受光面側具有n型擴散層及保護層，且於背面側具有保護層之厚度200μm之矽基材。在此，保護層係於矽基材上，依氧化鋁層(10nm)及氮化矽層(100nm)此順序，經由電漿輔助化學氣相沉積(PE-CVD法)而形成者。如根據此保護層，經由氧化鋁層接觸於矽基材之時，賦予電荷於矽基材，可經由此而加長載體之壽命者。
(矽粒子分散體的印刷)
對於上述之矽基材的背面側的特定部分而言，以網版印刷而將矽粒子分散體成膜。
(乾燥)
經由以200℃的烘爐使加以塗佈有矽粒子分散體之基板乾燥之時，除去矽粒子分散體中分散媒的丙二醇，將經由此而包含矽粒子之摻雜劑注入層(膜厚800nm)，形成於矽基材的背面側之特定部分。
(光照射)
接著，對於此摻雜劑注入層而言，使用雷射光照射裝置(Rofin公司製、商品名PowerLineE20)而照射綠雷射光(波長532nm)，進行為了進行對於矽基材中之摻雜劑的注 入，及線狀之貫通孔的保護層之燒蝕。隨之，此雷射光照射之線寬則對應於保護層之貫通孔的最小口徑。然而，雷射光照射條件係照射能量3500mJ/(cm2．shot)、鏡頭數20次，雷射光照射係在大氣中進行。
然而，雷射光照射係以線寬40μm及線距1mm，對於線狀的範圍進行，將線狀之貫通孔形成於保護層。保護層被覆率，即對於保護層全體之面積而言的貫通孔以外之部分的面積比例係96.3%。
(評估-薄片阻抗值)
以上述相同條件而形成摻雜劑注入層，並且，將進行雷射光照射之矽基板的薄片阻抗值，以4端子計(Mitsubishi Chemical Analytech公司製、LorestaAX MCP-T370)而測定。如根據此，薄片阻抗值係40Ω/sq。
(評估-Dinamic SIMS分析)
將進行矽基板之雷射光照射的範圍之表面摻雜劑濃度，以Dynamic SIMS裝置(CAMECA公司之IMS-7f)而測定。測定條件係一次離子種Cs+、一次加速電壓：15.0kV、檢出範圍30μmΦ。如根據此，表面摻雜劑濃度為1×1019atoms/cm3、摻雜劑擴散深度為5μm。
(電極之形成)
於背面側的保護層上，經由網版印刷而塗佈並非 PERL專用而是一般的鋁(Al)電糊(膜厚20μm)，貫通保護層之貫通孔，而鋁電糊則做成呈到達至矽基材之電極範圍。另外，對於受光面側係塗佈銀(Ag)電糊。
之後，由在束波移動式燒成爐，經由以350℃進行30秒鐘，並且以820℃進行3.8秒燒成鋁及銀電糊之時，形成電極，得到PERL太陽能電池單元。此太陽能電池單元之背面側鋁電極係具有對應於雷射光照射之線寬及間距之線寬及間距。
(評估-IV特性)
將所製作之太陽能電池之電流-電壓(I-V)特性評估，使用疑似太陽光源(日本山下電裝製)而進行。如根據此，變換效率為19.1%、開放電壓為655mV、短路電流為37.3mA、及曲線因子(Fill Factor)為77.9%。然而，變換效率係以開放電壓，短路電流，及曲線因子的積而加以求得。
將實施例1之概略及評估結果，示於下記的表1。另外，將實施例1之評估結果，示於圖7~10。
<實施例2>
於雷射光照射後，除了使矽基材，浸漬30秒鐘於1質量%-氫氧化鉀(KOH)溶液而除去殘存於矽基材表面之矽粒子之外，與實施例1同樣作為，進行摻雜劑之注入，保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射 光照射的範圍之薄片阻抗值及表面摻雜劑濃度。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將實施例2之概略及評估結果，示於下記的表1。另外，將實施例2之評估結果，示於圖7~10。
<比較例1>
將對於摻雜劑注入層而言之雷射光照射條件，除了作成照射能量2500mJ/(cm2．shot)、及鏡頭數20次以外，與實施例1同樣作為，進行摻雜劑之注入，保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射光照射的範圍之薄片阻抗值及表面摻雜劑濃度。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將比較例1之概略及評估結果，示於下記的表1。另外，將比較例1之評估結果，示於圖7~10。
<比較例2>
對於線寬70μm及線距1mm之線狀的範圍而進行雷射光照射，將線狀之貫通孔形成於保護層，而除了將保護層被覆率作成93.5%以外，與比較例1同樣作為，進行摻雜劑之注入，保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射 光照射的範圍之薄片阻抗值及表面摻雜劑濃度。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將比較例2之概略及評估結果，示於下記的表1。另外，將比較例2之評估結果，示於圖7~10。
<比較例3>
未形成包含矽粒子之摻雜劑注入層，隨之除了未摻雜矽基材之電極範圍之外，與實施例1同樣作為，進行保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射光照射的範圍之薄片阻抗值。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將比較例3之概略及評估結果，示於下記的表1。
<實施例3>
除了將雷射光照射寬度作成為50μm之外，與實施例1同樣作為，進行摻雜劑之注入，保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射光照射的範圍之薄片阻抗值及表面摻雜劑濃度。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將實施例3之概要及評估結果，示於下記的表1。另外，將實施例3之評估結果，示於圖7~10。
<比較例4>
除了將雷射光照射寬度作成為60μm之外，與實施例1同樣作為，進行摻雜劑之注入，保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射光照射的範圍之薄片阻抗值及表面摻雜劑濃度。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將比較例4之概要及評估結果，示於下記的表1。另外，將比較例4之評估結果，示於圖7~10。
<比較例5>
除了將雷射光照射寬度作成為60μm之外，與實施例1同樣作為，進行摻雜劑之注入，保護層之燒蝕，及太陽能電池單元之作成。
與實施例1同樣作為，測定將矽基板之雷射光照射的範圍之薄片阻抗值及表面摻雜劑濃度。另外，與實施例1同樣作為，進行所製作之太陽能電池之電流-電壓特性評估。
將比較例5之概要及評估結果，示於下記的表1。另外，將比較例5之評估結果，示於圖7~10。
(對於實施例1及3)
在實施例1及3之太陽能電池中，如在表1及圖7~10所示地，得到與比較例1~5同程度之或較此為良好之開放電壓。此係認為根據經由大的保護層被覆率而可有效果地抑制電洞與電子之再結合者。另外，在實施例1及3之太陽能電池中，得到與比較例1~5同程度之或較此為良好之短路電流及曲線因子。此係根據認為無關於背面側電極之線寬為細之40μm，而加以達成電極與矽基板之間的良好電性接觸者。
在實施例1及3之太陽能電池中，經由良好的開放電壓，和良好的短路電流及曲線因子之組合，可達成良好的變換效率。
(對於實施例2)
除了以氫氧化鉀溶液而除去殘存於矽基材表面的矽粒子之外，在與實施例1同樣之實施例2中，如由表1所示，可達成與實施例1同樣作為，良好的開放電壓，短路電流及曲線因子的組合，以及經由此之良好的變換效率。
(對於比較例1)
在經由雷射光照射條件的變更，而矽基材之表面摻雜劑濃度則較實施例1為下降之比較例1中，如由表1所示，與任一之貫通孔的線寬為40μm之實施例1做比 較，雖可得到同程度之良好的開放電壓，但短路電流及曲線因子則下降。
此係認為根據經由在矽基材之電極範圍之表面摻雜劑濃度比較低之時，無法達成電極與矽基板之間的良好之電性接觸者。然而，如上述，此電性的接觸惡化係認為根據克根達效應，即構成電極的鋁則擴散於矽基材中，經由此而在電極與矽層或基材之界面附近，加以形成有空隙於電極中之效果。
比較例1之太陽能電池之變換效率係經由良好的開放電壓，和不佳的短路電流及曲線因子的組合，與實施例1~3做比較為差。
(對於比較例2)
在除了背面側電極之線寬增大，而經由此，保護層被覆率降低之外，與比較例1同樣的比較例2之太陽能電池中，如由表1所示，與比較例1做比較，開放電壓則下降。此係認為根據經由保護層被覆率下降而無法有效果地抑制電洞與電子之再結合者。在另一方面，在此比較例2之太陽能電池中，與比較例1做比較而可得到良好之短路電流及曲線因子。此係認為根據表面側電極之線寬增大，補救經由克根達效應之電性接觸之惡化，而加以達成電極與矽基板之間的良好電性接觸者。
比較例2之太陽能電池之變換效率係經由不佳的開放電壓，和良好的短路電流及曲線因子的組合，與 實施例1~3做比較為差。
(對於比較例3)
在除了未形成包含矽粒子之摻雜劑注入層，隨之未摻雜矽基材之電極範圍的情況，與實施例1同樣之比較例3的太陽能電池中，如由表1所示，與實施例1~3做比較，開放電壓，短路電流及曲線因子所有則下降。
開放電壓的下降係認為根據未加以摻雜有矽基材之電極範圍之時，無法有效果地抑制在電極範圍附近的電洞與電子之再結合者。另外，短路電流及曲線因子之下降係認為根據經由未加以摻雜矽基材之電極範圍之時，無法達成電極與矽基板之間的良好電性接觸者。
2‧‧‧摻雜劑注入層
5‧‧‧雷射光
12‧‧‧電極
15‧‧‧矽層或基材
15a‧‧‧矽層或基材之電極範圍
18‧‧‧保護層

Claims (13)

  1. 一種半導體裝置之製造方法，係包含於具有保護層之矽層或基材上，形成通過前述保護層之貫通孔而電性接觸於前述矽層或基材之電極範圍的電極者之半導體裝置之製造方法，其特徵為：通過前述貫通孔而於前述電極範圍塗佈鋁電糊，並且經由燒成前述鋁電糊之時，形成前述電極，前述貫通孔的最小口徑為50μm以下，且前述電極範圍的表面摻雜劑濃度為7×1018atoms/cm3以上、或前述電極範圍之薄片阻抗值為70Ω以下者。
  2. 如申請專利範圍第1項記載之半導體裝置之製造方法，其中，前述保護層則具有1~300nm之層厚。
  3. 如申請專利範圍第1項或第2項記載之半導體裝置之製造方法，其中，前述保護層則由選自氮化矽，氧化矽，氧化鋁，及此等之組合所成的群之材料而加以形成者。
  4. 如申請專利範圍第1項至第3項任一項記載之半導體裝置之製造方法，其中，前述半導體裝置則為太陽能電池者。
  5. 如申請專利範圍第1項至第4項任一項記載之半導體裝置之製造方法，其中，更包含經由下記的工程，形成前述貫通孔於前述保護層，且進行前述電極範圍之摻雜者：提供具有下記之(i)及(ii)之層積體者：(i)加以配置於 前述矽層或基材上之第1及/或第2保護層，以及(ii)在第1保護層之上側，且第2保護層之下側中，加以配置於前述電極範圍上之範圍的摻雜劑注入層，即由摻雜矽粒子所成之摻雜劑注入層，經由對於前述層積體之前述摻雜劑注入層，或前述第2保護層之中之前述摻雜劑注入層上的範圍進行光照射之時，摻雜前述電極範圍之同時，至少部分除去前述摻雜劑注入層，及前述保護層，而形成前述貫通孔者。
  6. 如申請專利範圍第5項記載之半導體裝置之製造方法，其中，經由下記的工程，形成前述貫通孔於前述保護層，且進行前述電極範圍的摻雜：於前述矽層或基材上，形成前述第1保護層者，於前述第1保護層之中之前述電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之前述摻雜矽粒子分散體，作為前述摻雜劑注入層者，以及，經由進行光照射至前述摻雜劑注入層之時，摻雜前述電極範圍之同時，至少部分除去前述摻雜劑注入層，及前述第1保護層，而形成前述貫通孔者。
  7. 如申請專利範圍第5項記載之半導體裝置之製造方法，其中，經由下記的工程，形成前述貫通孔於前述保護層，且進行前述電極範圍的摻雜：於前述電極範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者， 乾燥所塗佈之前述摻雜矽粒子分散體，作為前述摻雜劑注入層者，於前述矽層或基材及前述摻雜劑注入層上，形成前述第2保護層者，以及經由對於前述第2保護層之中之前述電極範圍上的範圍進行光照射之時，摻雜前述電極範圍之同時，至少部分除去前述摻雜劑注入層，及前述第2保護層，而形成前述貫通孔者。
  8. 如申請專利範圍第5項記載之半導體裝置之製造方法，其中，經由下記的工程，形成前述貫通孔於前述保護層，且進行前述電極範圍的摻雜：於前述矽層或基材上，形成前述第1保護層者，於前述第1保護層之中之前述電極範圍上的範圍，塗佈含有摻雜矽粒子之摻雜矽粒子分散體者，乾燥所塗佈之前述摻雜矽粒子分散體，作為前述摻雜劑注入層者，於前述第1保護層及前述摻雜劑注入層上，形成第2保護層者，以及經由對於前述第2保護層之中之前述電極範圍上的範圍進行光照射之時，摻雜前述電極範圍之同時，至少部分除去前述摻雜劑注入層，及前述第1及第2保護層，而形成前述貫通孔者。
  9. 如申請專利範圍第5項至第8項任一項記載之半導體裝置之製造方法，其中，在塗佈前述鋁電糊之前，更 包含除去殘留於前述矽層或基材上之前述摻雜矽粒子之工程，
  10. 如申請專利範圍第5項至第9項任一項記載之半導體裝置之製造方法，其中，前述摻雜矽粒子之平均一次粒子徑為100nm以下者。
  11. 如申請專利範圍第5項至第10項任一項記載之半導體裝置之製造方法，其中，前述摻雜矽粒子之摻雜劑濃度為1×1020atoms/cm3以上者。
  12. 一種半導體裝置，係具有保護層之矽層或基材，以及通過前述保護層之貫通孔而電性接觸於前述矽層或基材之電極範圍之電極的半導體裝置，其特徵為前述貫通孔的最小口徑為50μm以下，且前述電極範圍的表面摻雜劑濃度為7×1018atoms/cm3以上、或前述電極範圍之薄片阻抗值為70Ω以下者。
  13. 一種太陽能電池，其特徵為如申請專利範圍第12項記載之半導體裝置。
TW104128403A 2014-08-29 2015-08-28 半導體裝置之製造方法及半導體裝置 TW201620022A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014176556 2014-08-29

Publications (1)

Publication Number Publication Date
TW201620022A true TW201620022A (zh) 2016-06-01

Family

ID=55399811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128403A TW201620022A (zh) 2014-08-29 2015-08-28 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
JP (1) JP6076545B2 (zh)
CN (1) CN106663701A (zh)
TW (1) TW201620022A (zh)
WO (1) WO2016031927A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221568A (zh) * 2017-07-10 2017-09-29 苏州腾晖光伏技术有限公司 一种选择发射极双面perc电池的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199738A (ja) * 1996-01-19 1997-07-31 Hitachi Ltd 太陽電池
JP2002246625A (ja) * 2001-02-21 2002-08-30 Sharp Corp 太陽電池の製造方法
US20120244723A1 (en) * 2009-09-18 2012-09-27 Applied Materials, Inc. Laser drilling of vias in back contact solar cells
CN102332484A (zh) * 2010-07-14 2012-01-25 雷纳有限公司 用于太阳能电池制作的金属化方法
EP2701182A3 (en) * 2010-12-10 2014-06-04 Teijin Limited Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device
CN102637766B (zh) * 2011-02-15 2014-04-30 上海凯世通半导体有限公司 太阳能晶片掺杂方法、掺杂晶片、太阳能电池及制作方法
US20150053263A1 (en) * 2012-03-30 2015-02-26 Teijin Limited Semiconductor laminate and method for manufacturing same, method for manufacturing semiconductor device, semiconductor device, dopant composition, dopant injection layer, and method for forming doped layer
JP2014072474A (ja) * 2012-10-01 2014-04-21 Sharp Corp 光電変換素子の製造方法及び光電変換素子

Also Published As

Publication number Publication date
JP6076545B2 (ja) 2017-02-08
JPWO2016031927A1 (ja) 2017-04-27
WO2016031927A1 (ja) 2016-03-03
CN106663701A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
Wan et al. Conductive and stable magnesium oxide electron‐selective contacts for efficient silicon solar cells
JP2020092269A (ja) イオン注入を使用した太陽電池エミッタ領域製造
JP5818972B2 (ja) 半導体積層体及びその製造方法、半導体デバイスの製造方法、半導体デバイス、ドーパント組成物、ドーパント注入層、並びにドープ層の形成方法
WO2012077797A1 (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP5156059B2 (ja) ダイオードとその製造方法
WO2015182503A1 (ja) 太陽電池素子およびその製造方法並びに太陽電池モジュール
US8564104B2 (en) Passivation layer structure of semiconductor device and method for forming the same
JP2015506101A (ja) 太陽電池及びその製造方法
WO2015087472A1 (ja) 太陽電池の製造方法及び該製造方法によって得られた太陽電池
TW201620022A (zh) 半導體裝置之製造方法及半導體裝置
JP5253561B2 (ja) 半導体デバイスの製造方法、半導体デバイス、並びに分散体
TW201528528A (zh) 用於處理太陽電池的方法及設備
JP2017183648A (ja) ドーパント組成物、ドーパント注入層、ドープ層の形成方法、及び半導体デバイスの製造方法
JP2004128438A (ja) 半導体デバイスおよびその製造方法
JP2004327675A (ja) 半導体デバイスおよびその製造方法
WO2016072048A1 (ja) 太陽電池及びその製造方法
JP6842841B2 (ja) イオン注入用マスクの形成方法及び半導体デバイス製造方法
WO2016031826A1 (ja) ドーピング方法、及びドーピング用積層体
TW201442267A (zh) 太陽能電池及其製造方法
JP2016189424A (ja) 半導体デバイスの製造方法
JP5253562B2 (ja) 半導体積層体及びその製造方法
CN117766623A (zh) 一种太阳电池的制备方法、太阳电池及光伏组件
JP2016163033A (ja) ドーピング方法、及びドーピング用積層体
JP2012138565A (ja) 半導体積層体、半導体デバイス、及びそれらの製造方法