WO2015182503A1 - 太陽電池素子およびその製造方法並びに太陽電池モジュール - Google Patents

太陽電池素子およびその製造方法並びに太陽電池モジュール Download PDF

Info

Publication number
WO2015182503A1
WO2015182503A1 PCT/JP2015/064717 JP2015064717W WO2015182503A1 WO 2015182503 A1 WO2015182503 A1 WO 2015182503A1 JP 2015064717 W JP2015064717 W JP 2015064717W WO 2015182503 A1 WO2015182503 A1 WO 2015182503A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
layer
passivation layer
cell element
protective layer
Prior art date
Application number
PCT/JP2015/064717
Other languages
English (en)
French (fr)
Inventor
伊藤　憲和
彰了 村尾
賢治 楠原
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2016523463A priority Critical patent/JP6285545B2/ja
Priority to CN201580021586.2A priority patent/CN106463548B/zh
Priority to EP15799245.4A priority patent/EP3151286B1/en
Publication of WO2015182503A1 publication Critical patent/WO2015182503A1/ja
Priority to US15/342,355 priority patent/US20170077321A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell element, a manufacturing method thereof, and a solar cell module.
  • a semiconductor substrate made of silicon is used as a photoelectric conversion material.
  • a passivation layer is provided in the surface of a semiconductor substrate.
  • an oxide such as silicon oxide or aluminum oxide, or a nitride such as a silicon nitride film is used.
  • ALD atomic layer deposition
  • minority carrier recombination loss can be reduced and good characteristics can be realized (for example, Japanese Patent Application Laid-Open No. 2004-193350). Gazette, JP 2009-164544 A and JP 2012-530361 A).
  • PECVD plasma enhanced CVD
  • the passivation layer may deteriorate due to the influence of heat and plasma.
  • the function of the passivation layer decreases, and the photoelectric conversion efficiency of the solar cell element and the solar cell module decreases from the beginning.
  • An object of the present invention is to provide a solar cell element and a solar cell module capable of maintaining high photoelectric conversion efficiency.
  • a solar cell element includes a semiconductor substrate having a p-type semiconductor region on one main surface, a first passivation layer containing aluminum oxide and disposed on the p-type semiconductor region, And a protective layer including silicon oxide containing hydrogen and carbon, disposed on one passivation layer.
  • the manufacturing method of the solar cell element which concerns on 1 aspect of this invention is a manufacturing method of the solar cell element provided with the semiconductor substrate which has a p-type semiconductor area
  • a solar cell module includes the above-described solar cell element.
  • the manufacturing method thereof, and the solar cell module it is possible to provide a solar cell element and a solar cell module that can maintain high photoelectric conversion efficiency.
  • FIG. 1 is a plan view showing an external appearance of a first main surface side of a solar cell element according to an embodiment of the present invention.
  • FIG. 2 is a plan view showing the appearance of the second principal surface side of the solar cell element according to one embodiment of the present invention.
  • FIG. 3 is a cross-sectional view showing an AA cross section in FIGS. Fig.4 (a) is an expanded sectional view which shows typically the passivation layer and protective layer in the 1st main surface of the solar cell element which concerns on one Embodiment of this invention, FIG.4 (b) is this invention. It is an expanded sectional view showing typically the passivation layer and protective layer in the 2nd principal surface of the solar cell element concerning one embodiment of.
  • FIG.5 (a) is an expanded sectional view which shows typically the passivation layer and protective layer in the 1st main surface of the solar cell element which concerns on other embodiment of this invention
  • FIG.5 (b) is this invention. It is an expanded sectional view showing typically the passivation layer and protective layer in the 2nd principal surface of the solar cell element concerning other embodiments.
  • FIG. 6 is a plan view showing the appearance of the second principal surface side of the solar cell element according to the modification of the present invention.
  • 7 is a cross-sectional view showing a BB cross section in FIG.
  • FIG. 8 is a plan view showing the appearance of the solar cell module according to one embodiment of the present invention.
  • FIG. 9 is a cross-sectional view showing a cross section of a solar cell module according to an embodiment of the present invention.
  • FIGS. 3 and 7 hatching indicating a cross section of the component is omitted in order to make the component easy to see.
  • the solar cell element 10 includes a first main surface 10a which is a light receiving surface on which light is mainly incident, and one main surface (back surface) located on the opposite side of the first main surface 10a. It has the 2nd main surface 10b and the side surface 10c. Moreover, the solar cell element 10 includes a silicon substrate 1 as a semiconductor substrate. The silicon substrate 1 also has a first main surface 1a, a second main surface 1b located on the opposite side of the first main surface 1a, and a side surface 1c.
  • the silicon substrate 1 includes a first semiconductor layer 2 that is a one-conductivity type (for example, p-type) semiconductor region, and a reverse conductivity type (for example, n-type) semiconductor region that is provided on the first main surface 1a side in the first semiconductor layer 2.
  • the second semiconductor layer 3 Further, the solar cell element 10 includes a third semiconductor layer 4, an antireflection layer 5, a first electrode 6, a second electrode 7, a third electrode 8, a passivation layer 9, and a protective layer 11.
  • the silicon substrate 1 is, for example, a single crystal silicon or a polycrystalline silicon substrate.
  • the silicon substrate 1 includes a first semiconductor layer 2 and a second semiconductor layer 3 provided on the first main surface 1a side of the first semiconductor layer 2.
  • a material other than silicon may be used.
  • a p-type semiconductor is used as the first semiconductor layer 2
  • a p-type silicon substrate is used as the silicon substrate 1.
  • the silicon substrate 1 is a polycrystalline or single crystal substrate.
  • a substrate having a thickness of 250 ⁇ m or less, or a thin substrate having a thickness of 150 ⁇ m or less can be used.
  • the shape of the silicon substrate 1 is not particularly limited. However, when the solar cell module 20 is manufactured from the solar cell element 10 as long as it is a substantially square shape in plan view, the gap between the elements can be reduced. Convenient because it can.
  • an impurity such as boron or gallium is contained as a dopant element.
  • the second semiconductor layer 3 is stacked on the first semiconductor layer 2.
  • the second semiconductor layer 3 has a conductivity type opposite to that of the first semiconductor layer 2 (n-type in this embodiment), and is provided on the first main surface 1a side of the first semiconductor layer 2. . Accordingly, the silicon substrate 1 has a pn junction at the interface between the first semiconductor layer 2 and the second semiconductor layer 3.
  • the second semiconductor layer 3 can be formed, for example, by diffusing impurities such as phosphorus on the first main surface 1a side of the silicon substrate 1 as a dopant.
  • a fine concavo-convex structure for reducing the reflectance of the irradiated light may be provided on the first main surface 1a side of the silicon substrate 1.
  • the height of the convex portions of the texture is about 0.1 to 10 ⁇ m, and the interval between adjacent convex portions is about 0.1 to 20 ⁇ m.
  • the concave portion may have a substantially spherical shape, or the convex portion may have a pyramid shape. Note that the above-mentioned “height of the convex portion” refers to, for example, a straight line passing through the bottom surface of the concave portion in FIG.
  • the “interval between the convex portions” is a distance between the centers of the top surfaces of the convex portions adjacent to each other in a direction parallel to the reference line.
  • the antireflection layer 5 has a function of reducing the reflectance of the light irradiated on the first main surface 10 a of the solar cell element 10.
  • the antireflection layer 5 is made of, for example, a silicon oxide, aluminum oxide, or silicon nitride layer.
  • the refractive index and thickness of the antireflection layer 5 are appropriately selected from refractive indexes and thicknesses that can realize low reflection conditions for light in a wavelength range that can be absorbed by the silicon substrate 1 and contribute to power generation. That's fine.
  • the antireflective layer 5 can have a refractive index of about 1.8 to 2.5 and a thickness of about 20 to 120 nm.
  • the third semiconductor layer 4 is disposed on the second main surface 1b side of the silicon substrate 1 and may have the same conductivity type as the first semiconductor layer 2 (p-type in the present embodiment).
  • the concentration of the dopant contained in the third semiconductor layer 4 is higher than the concentration of the dopant contained in the first semiconductor layer 2. That is, the dopant element is present in the third semiconductor layer 4 at a concentration higher than the concentration of the dopant element doped to make the first semiconductor layer 2 have one conductivity type.
  • the third semiconductor layer 4 forms an internal electric field on the second main surface 1 b side of the silicon substrate 1.
  • the third semiconductor layer 4 can be formed, for example, by diffusing a dopant element such as boron or aluminum on the second main surface 1b side of the silicon substrate 1.
  • concentrations of the dopant elements contained in the first semiconductor layer 2 and the third semiconductor layer 4 are about 5 ⁇ 10 15 to 1 ⁇ 10 17 atoms / cm 3 and about 1 ⁇ 10 18 to 5 ⁇ 10 21 atoms / cm 3 , respectively. can do.
  • the third semiconductor layer 4 is preferably present at a contact portion between a second electrode 7 and a silicon substrate 1 described later.
  • the first electrode 6 is an electrode provided on the first main surface 1 a side of the silicon substrate 1. Moreover, the 1st electrode 6 has the output extraction electrode 6a and the some linear current collection electrode 6b, as shown in FIG.
  • the output extraction electrode 6a is an electrode for extracting electricity obtained by power generation to the outside, and the length in the short direction (hereinafter referred to as width) is, for example, about 1.3 to 2.5 mm. At least a part of the output extraction electrode 6a intersects with the current collecting electrode 6b and is electrically connected.
  • the collector electrode 6 b is an electrode for collecting electricity generated from the silicon substrate 1. Further, the current collecting electrode 6b has a plurality of linear shapes, and the width thereof is, for example, about 50 to 200 ⁇ m.
  • the width of the current collecting electrode 6b is smaller than the width of the output extraction electrode 6a.
  • a plurality of current collecting electrodes 6b are provided with an interval of about 1 to 3 mm.
  • the thickness of the first electrode 6 is about 10 to 40 ⁇ m.
  • the first electrode 6 can be formed, for example, by applying a first metal paste containing silver as a main component to a desired shape by screen printing or the like and then baking it.
  • a main component means that the ratio contained with respect to the whole component is 50% or more.
  • the second electrode 7 and the third electrode 8 are electrodes provided on the second main surface 1b side of the silicon substrate 1 as shown in FIGS.
  • the second electrode 7 is an electrode for taking out electricity obtained by power generation by the solar cell element 10 to the outside.
  • the second electrode 7 has a thickness of about 10 to 30 ⁇ m and a width of about 1.3 to 7 mm.
  • the second electrode 7 contains silver as a main component.
  • a second electrode 7 can be formed, for example, by applying a metal paste containing silver as a main component into a desired shape by screen printing or the like and then baking it.
  • the third electrode 8 is an electrode for collecting electricity generated by the silicon substrate 1 on the second main surface 1 b of the silicon substrate 1, and is electrically connected to the second electrode 7. It is provided to connect to. It is sufficient that at least a part of the second electrode 7 is connected to the third electrode 8.
  • the third electrode 8 not only intersects with the second electrode 7 as shown in FIG. 2, but is arranged in parallel with the longitudinal direction of the second electrode 7 as shown in FIG. The two electrodes 7 are connected.
  • the thickness of the third electrode 8 is about 15 to 50 ⁇ m.
  • the third electrode 8 may have a plurality of linear shapes like the collecting electrode 6b.
  • the third electrode 8 has a width of, for example, about 100 to 500 ⁇ m, and a plurality of third electrodes 8 are provided with an interval of about 1 to 3 mm.
  • the third electrode 8 can be made wider than the current collecting electrode 6b of the first electrode 6, thereby reducing the series resistance of the third electrode 8 and improving the output characteristics of the solar cell element 10. .
  • the third electrode 8 includes aluminum as a main component.
  • Such a third electrode 8 can be formed by, for example, applying a metal paste containing aluminum as a main component in a desired shape and then baking it.
  • the passivation layer 9 is formed on at least the second main surface 1b of the silicon substrate 1 and has a function of reducing minority carrier recombination.
  • the thickness of the passivation layer 9 is about 10 to 200 nm.
  • the protective layer 11 is disposed on the first semiconductor layer 2 (for example, on the lower side in the figure in FIG. 4B) and on the passivation layer 9 containing aluminum oxide (for example, in the lower side in the figure in FIG. 4B). On the side).
  • the passivation layer 9 is disposed on the first semiconductor layer 2 that is at least the p-type semiconductor region.
  • the passivation layer 9 may be disposed on the second semiconductor region 3 of the n-type semiconductor region, and the protective layer 11 may be disposed thereon. Good.
  • the protective layer 11 is disposed on the passivation layer 9 in order to protect the passivation layer 9 and obtain the solar cell element 10 having excellent reliability such as moisture resistance.
  • the protective layer 11 may be a layer containing silicon oxide containing hydrogen and carbon.
  • the protective layer 11 may have a laminated structure of a silicon oxide layer containing hydrogen and carbon and one or more other metal oxide layers (zirconium oxide layer, hafnium oxide layer, etc.). Good.
  • the metal oxide layer can be easily manufactured by the ALD method as with the silicon oxide layer.
  • the metal oxide layer when a layer having a passivation effect such as a zirconium oxide layer or a hafnium oxide layer is used as the metal oxide layer, an improvement in photoelectric conversion efficiency can be expected, and the protective function of the protective layer 11 can be further improved. It becomes possible. Thereby, the solar cell element 10 which has favorable initial photoelectric conversion efficiency and high reliability can be produced.
  • the protective layer 11 is formed by, for example, an ALD method.
  • the thickness of the protective layer 11 is preferably smaller than that of the passivation layer 9 because of fixed charge.
  • the passivation layer 9 made of aluminum oxide is preferably twice as thick as the protective layer 11. Thereby, reliability can be improved without deteriorating the passivation effect of the passivation layer 9.
  • the thickness of the protective layer 11 is about 5 to 15 nm, the solar cell element 10 having excellent initial characteristics and reliability of photoelectric conversion efficiency can be obtained.
  • the hydrogen content of the protective layer 11 may be in the range of 1 to 10 atomic%.
  • the carbon content of the protective layer 11 is in the range of 1 to 10 atomic%, the moisture permeability is reduced by the presence of carbon. For this reason, the initial photoelectric conversion efficiency can be made high with the protective layer 11 made thin, and the initial characteristics can be maintained for a long time.
  • the hydrogen and carbon contents of the protective layer 11 can be measured by, for example, the SIMS (Secondary-Ion-Mass-Spectrometry) method.
  • the initial photoelectric conversion efficiency of the solar cell element 10 can be improved by the negative fixed charge of carbon. Further, since the protective layer 11 contains hydrogen, hydrogen can be supplied to the interface between the silicon substrate 1 and the passivation layer 9. Thereby, since the dangling bonds of silicon atoms are terminated with hydrogen, the initial photoelectric conversion efficiency of the solar cell element 10 can be improved.
  • the protective layer 11 may further contain nitrogen. It is considered that when nitrogen is contained in the protective layer 11, the protective layer 11 becomes dense and has an effect of reducing the moisture permeation rate in the atmosphere. Thereby, the amount of moisture reaching the passivation layer 9 can be reduced. Furthermore, it is possible to make it difficult for the photoelectric conversion efficiency to decrease due to the alteration of the passivation layer 9.
  • both the passivation layer 9 and the protective layer 11 can be formed by the ALD method.
  • the protective layer 11 made of silicon oxide can be formed in the same chamber without taking the silicon substrate 1 into the atmosphere. Thereby, at the interface between the passivation layer 9 and the protective layer 11, the formation of defects and a decrease in the passivation effect due to mixing of impurities are unlikely to occur.
  • the formation of the passivation layer 9 and the protective layer 11 by the ALD method may be excellent in productivity.
  • At least one of the antireflection layer 5 and another passivation layer is formed on the first passivation layer 9a by, for example, PECVD.
  • a film having a positive fixed charge such as silicon may be used.
  • minority carriers are generated by an electric field effect at the interface between the second semiconductor layer 3 and the passivation layer 9.
  • a film having a negative fixed charge such as an aluminum oxide layer, is formed on the p-type layer (first semiconductor layer 2 in this embodiment) of the silicon substrate 1 as the antireflection layer 5 and the passivation layer 9.
  • recombination at the minority carrier interface can be reduced by the electric field effect of the film.
  • the protective layer 11 can be formed without irradiating the passivation layer 9 with plasma by using an ALD method or the like. Therefore, when the protective layer 11 and the antireflection layer 5 are formed, plasma damage to the passivation layer 9 (etching damage of the aluminum oxide film due to collision of electrons generated by the plasma, generation of defects, and contamination of impurities into the aluminum oxide film) ) Is missing.
  • the second passivation layer containing silicon oxide is interposed between the p-type semiconductor region (first semiconductor layer 2 in this embodiment) and the first passivation layer 9a containing the aluminum oxide layer. 9b may be formed. Thereby, the passivation performance can be improved.
  • the second passivation layer 9b is a layer for reducing defects at the interface between the silicon substrate 1 and the first passivation layer 9a.
  • the thickness of the second passivation layer 9b is preferably smaller than that of the first passivation layer 9a.
  • the second passivation layer 9b may be a silicon oxide layer having a thickness of 0.1 to 1 nm and a hydrogen content of 1 to 10 atomic%, more preferably 3 to 10 atomic%.
  • the second passivation layer 9b is located between the silicon substrate 1 and the first passivation layer 9a that are close in material to the silicon oxide constituting the second passivation layer 9b. For this reason, it is considered that the occurrence of defects in the passivation layer 9 is reduced by arranging the second passivation layer 9b as a buffer layer between the silicon substrate 1 and the first passivation layer 9a. Thereby, recombination of minority carriers at the interface between the silicon substrate 1 and the passivation layer 9 can be reduced. Since the film thickness of the second passivation layer 9b made of silicon oxide is within the above range, the surface of the silicon substrate 1 may be easily covered.
  • the passivation effect due to the negative fixed charge of the first passivation layer 9a is reduced even if there is an influence of the positive fixed charge of the second passivation layer 9b. do not do.
  • the film thickness of the second passivation layer 9 b is preferably smaller than the film thickness of the protective layer 11.
  • the total film thickness of the second passivation layer 9b and the protective layer 11 is preferably smaller than that of the first passivation layer 9a.
  • the hydrogen content of the second passivation layer 9b is in the range of 1 to 10 atom%, more preferably 3 to 10 atom%, crystal defects such as dangling bonds and crystal grain boundaries near each surface of the silicon substrate 1 Can be deactivated by termination with hydrogen.
  • a method for forming the second passivation layer 9b for example, an ALD method may be used. Thereby, the 2nd passivation layer 9b can be formed thinly and uniformly easily.
  • the passivation layer 9 may be disposed on the second principal surface 1b which is at least one principal surface of the silicon substrate 1 in the present embodiment, but may be disposed on both principal surface sides of the silicon substrate 1. This may improve the passivation performance. Further, if the antireflection layer 5 and the passivation layer 9 are formed also on the side surface 1c of the silicon substrate 1, the characteristics of the solar cell element 10 can be further improved.
  • a second layer containing silicon oxide is provided between the n-type semiconductor region (second semiconductor layer 3 in this embodiment) and the first passivation layer 9a including an aluminum oxide layer.
  • a passivation layer 9b may be formed. Thereby, the passivation performance can be improved.
  • the second passivation layer 9b is a layer for reducing defects at the interface between the silicon substrate 1 and the first passivation layer 9a.
  • the silicon substrate 1 is formed by, for example, an existing CZ method or a casting method.
  • an example in which a p-type polycrystalline silicon substrate is used as the silicon substrate 1 will be described.
  • an ingot of polycrystalline silicon is produced by, for example, a casting method.
  • the silicon substrate 1 is manufactured by slicing the ingot to a thickness of, for example, 250 ⁇ m or less.
  • the surface of the silicon substrate 1 may be etched by a very small amount with an aqueous solution such as NaOH, KOH, hydrofluoric acid, or hydrofluoric nitric acid.
  • a texture fine concavo-convex structure
  • a texture formation method a wet etching method using an alkaline solution such as NaOH or an acid solution such as hydrofluoric acid, or a dry etching method using a RIE (Reactive Ion Etching) method or the like can be used.
  • a step of forming the second semiconductor layer 3 which is an n-type semiconductor region is performed on the first main surface 1a of the silicon substrate 1 having the texture formed by the above steps. Specifically, the n-type second semiconductor layer 3 is formed on the surface layer of the textured silicon substrate 1 on the first main surface 1a side.
  • Such a second semiconductor layer 3 is formed by applying a coating thermal diffusion method in which paste-like P 2 O 5 is applied to the surface of the silicon substrate 1 to thermally diffuse, or gaseous POCl 3 (phosphorus oxychloride) as a diffusion source.
  • the gas phase thermal diffusion method is used.
  • the second semiconductor layer 3 is formed to have a depth of about 0.1 to 2 ⁇ m and a sheet resistance value of about 40 to 200 ⁇ / ⁇ .
  • the silicon substrate 1 is heat-treated for about 5 to 30 minutes at a temperature of about 600 to 800 ° C. in an atmosphere having a diffusion gas composed of POCl 3 or the like, and the phosphor glass is applied to the surface of the silicon substrate 1.
  • a second semiconductor layer 3 is formed on the first main surface 1 a side of the silicon substrate 1.
  • the second semiconductor layer formed on the second main surface 1b side is used. Etch away. Thereby, the p-type conductivity type region is exposed on the second main surface 1b side.
  • the second semiconductor layer formed on the second main surface 1b side is removed by immersing only the second main surface 1b side of the silicon substrate 1 in a hydrofluoric acid solution. Thereafter, the phosphorus glass adhering to the first main surface 1a side of the silicon substrate 1 when the second semiconductor layer 3 is formed is removed by etching.
  • the phosphor glass is left on the first main surface 1a side, and the second semiconductor layer formed on the second main surface 1b side is removed by etching. Thereby, it can reduce that the 2nd semiconductor layer 3 by the side of the 1st main surface 1a is removed or damaged. At this time, the second semiconductor layer formed on the side surface 1c of the silicon substrate 1 may also be removed.
  • a diffusion mask is formed in advance on the second main surface 1b side, the second semiconductor layer 3 is formed by a vapor phase thermal diffusion method, and then the diffusion mask is formed. It may be removed.
  • a similar structure can be formed by such a process. In that case, since the second semiconductor layer is not formed on the second main surface 1b side, the step of removing the second semiconductor layer on the second main surface 1b side becomes unnecessary.
  • the polycrystalline silicon substrate 1 including the first semiconductor layer 2 in which the second semiconductor layer 3 as the n-type semiconductor layer is disposed on the first main surface 1a side and the texture is formed on the surface is prepared. it can.
  • a passivation layer 9 made of aluminum oxide and a protective layer 11 made of silicon oxide are formed on the first main surface 1a of the first semiconductor layer 2 and the second main surface 1b of the second semiconductor layer 3.
  • the silicon substrate 1 on which the second semiconductor layer 3 is formed is placed in the chamber of the film forming apparatus. Then, in a state where the silicon substrate 1 is heated to a temperature range of 100 ° C. to 250 ° C., the following steps A to D are repeated a plurality of times to form a passivation layer 9 made of aluminum oxide and a protective layer 11 made of silicon oxide. Form. Thereby, the passivation layer 9 and the protective layer 11 having a desired thickness are formed.
  • Steps A to D are as follows.
  • a silicon raw material such as bisdiethylaminosilane (BDEAS) for forming a silicon oxide layer or an aluminum raw material such as trimethylaluminum (TMA) for forming aluminum oxide is a carrier such as Ar gas or nitrogen gas. Together with the gas, it is supplied onto the silicon substrate 1. Thereby, the silicon raw material or the aluminum raw material is adsorbed on the entire periphery of the silicon substrate 1.
  • the time for supplying BDEAS or TMA may be, for example, about 15 to 3000 milliseconds.
  • the surface of the silicon substrate 1 is preferably terminated with an OH group. That is, it is preferable that the surface of the silicon substrate 1 has a Si—O—H structure.
  • This structure can be formed, for example, by treating the silicon substrate 1 with dilute hydrofluoric acid and then washing with pure water.
  • Step B By purifying the inside of the chamber of the film forming apparatus with nitrogen gas, the silicon material or aluminum material in the chamber is removed. Further, silicon raw materials or aluminum raw materials other than components chemically adsorbed at the atomic layer level are removed from the silicon raw materials or aluminum raw materials physically adsorbed and chemically adsorbed on the silicon substrate 1.
  • the time required for purifying the inside of the chamber with nitrogen gas may be, for example, about 1 to several tens of seconds.
  • Step C By supplying an oxidizing agent such as water or ozone gas into the chamber of the film forming apparatus, the alkyl group contained in BDEAS or TMA is removed and replaced with an OH group. Thereby, an atomic layer of silicon oxide or aluminum oxide is formed on the silicon substrate 1.
  • the time during which the oxidizing agent is supplied into the chamber is preferably about 750 to 1100 milliseconds. Further, for example, by supplying H together with the oxidizing agent into the chamber, hydrogen atoms are more easily contained in silicon oxide or aluminum oxide.
  • Step D By purifying the inside of the chamber of the film forming apparatus with nitrogen gas, the oxidizing agent in the chamber is removed. At this time, for example, an oxidant that has not contributed to the reaction during the formation of silicon oxide or aluminum oxide at the atomic layer level on the silicon substrate 1 is removed. Note that the time for purging the inside of the chamber with nitrogen gas may be about 1 to several tens of seconds, for example.
  • steps A to D are repeated a plurality of times to form a silicon oxide layer or an aluminum oxide layer having a desired film thickness.
  • the metal raw material may be used.
  • TEMAZ tetrakismethylethylaminozirconium
  • zirconium raw material when forming with zirconium oxide.
  • hafnium raw material for forming hafnium oxide TEMAH (tetrakismethylethylaminohafnium) or the like may be used.
  • both the passivation layer 9 and the protective layer 11 are formed by the ALD method, the passivation layer 9 and the protective layer 11 can be formed in the same chamber without taking the silicon substrate 1 into the atmosphere. Thereby, formation of defects at the interface between the two layers and a decrease in the passivation effect due to mixing of impurities hardly occur, and the productivity may be excellent.
  • silicon oxide and aluminum oxide are stacked using BDEAS as the silicon raw material and TMA as the aluminum raw material
  • other raw materials may be used as the silicon raw material and the aluminum raw material.
  • a raw material supply temperature eg, within a range of ⁇ 20 to 120 ° C.
  • TDMAS trisdimethylaminosilane
  • HMDSN hexamethyldisilazane
  • the formed silicon oxide layer contains carbon, nitrogen, or the like.
  • triethylaluminum (TEA) or the like can be used as the aluminum raw material.
  • the material that can be supplied in a gaseous state may be supplied after being diluted with nitrogen gas, carbon dioxide gas or the like as a carrier gas. By adjusting the gas species of the source gas and the carrier gas and the mixing ratio thereof, the content of the constituent elements in the formed film can be adjusted.
  • an antireflection layer 5 made of a silicon nitride film is formed on the first main surface 1 a side of the silicon substrate 1, that is, on the second semiconductor layer 3.
  • the antireflection layer 5 is formed using, for example, a PECVD method or a sputtering method. If the PECVD method is used, the silicon substrate 1 is heated in advance at a temperature higher than the temperature during film formation. Thereafter, a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is diluted with nitrogen (N 2 ) on the heated silicon substrate 1, and the reaction pressure is set to 50 to 200 Pa to be plasmatized by glow discharge decomposition and deposited. By doing so, the antireflection layer 5 is formed.
  • the film formation temperature at this time is set to about 350 to 650 ° C., and the preheating temperature is set to about 50 ° C. higher than the film formation temperature. Further, a frequency of 10 to 500 kHz is used as the frequency of the high frequency power source necessary for glow discharge.
  • the gas flow rate is appropriately determined depending on the size of the reaction chamber.
  • the gas flow rate is preferably in the range of 150 to 6000 ml / min (sccm), and the silane flow rate A and the ammonia flow rate B.
  • the flow rate ratio B / A may be 0.5-15.
  • the third semiconductor layer 4 in which one conductivity type semiconductor impurity is diffused at a high concentration is formed.
  • the third semiconductor layer 4 can be formed at a temperature of about 800 to 1100 ° C. using, for example, a thermal diffusion method using boron tribromide (BBr 3 ) as a diffusion source.
  • the third semiconductor layer 4 is a method in which an aluminum paste made of aluminum powder, an organic vehicle, or the like is applied by a printing method and then heat treated (baked) at a temperature of about 600 to 850 ° C. to diffuse aluminum into the silicon substrate 1. Can also be formed.
  • the desired diffusion region can be formed only on the printing surface, but also the n-type reverse conductivity type layer formed on the second main surface 1b side in the formation process of the second semiconductor layer 3 needs to be removed. Nor. Therefore, after a desired diffusion region is formed, unnecessary pn junction portions can be separated by laser irradiation or the like only on the outer peripheral portion of the first main surface 1a or the second main surface 1b.
  • the first electrode 6, the second electrode 7, and the third electrode 8 are formed as follows.
  • the first electrode 6 is manufactured using, for example, a metal paste containing silver as a main component, an organic vehicle, and a glass frit (first metal paste). First, this first metal paste is applied to the first main surface 1 a of the silicon substrate 1. Thereafter, the first electrode 6 is formed by firing the first metal paste in a firing furnace under conditions where the maximum temperature is 600 to 850 ° C. and the heating time is several tens of seconds to several tens of minutes. As the coating method, a screen printing method or the like can be used. And after application
  • the first electrode 6 includes the output extraction electrode 6a and the current collection electrode 6b, but the output extraction electrode 6a and the current collection electrode 6b can be formed in one step by using screen printing.
  • the second electrode 7 is manufactured using a metal paste (second metal paste) containing metal powder containing silver as a main component, an organic vehicle, glass frit, and the like.
  • a metal paste second metal paste
  • a screen printing method or the like can be used as a method for applying the second metal paste to the silicon substrate 1.
  • the solvent may be evaporated and dried at a predetermined temperature.
  • the second electrode 7 is formed on the silicon substrate 1 by firing the second metal paste in a firing furnace under conditions where the maximum temperature is 600 to 850 ° C. and the heating time is about several tens of seconds to several tens of minutes. It is formed on the second main surface 1b side.
  • the third electrode 8 is manufactured using a metal paste (third metal paste) containing a metal powder containing aluminum as a main component, an organic vehicle, and glass frit.
  • This third metal paste is applied onto the second main surface 1b of the silicon substrate 1 so as to be in contact with a part of the second metal paste previously applied.
  • a coating method a screen printing method or the like can be used.
  • the solvent may be evaporated and dried at a predetermined temperature.
  • the third electrode 8 becomes the second electrode of the silicon substrate 1. It is formed on the main surface 1b side.
  • the third semiconductor layer 4 and the third electrode 8 may be simultaneously formed using the third metal paste.
  • the third metal paste is applied to the passivation layer 9 and the protective layer. 11 is applied directly to a predetermined area. Thereafter, a fire-through method in which high-temperature heat treatment with a maximum temperature of 600 to 850 ° C. may be used. In this fire-through method, the applied third metal paste component breaks through the passivation layer 9 and the protective layer 11, and the third semiconductor layer 4 is formed on the second main surface 1b side of the silicon substrate 1, and the third semiconductor layer 4 is formed thereon. Electrode 8 is formed.
  • the solar cell element 10 can be manufactured through the above steps.
  • the third electrode 8 may be formed after the second electrode 7 is formed. Further, the second electrode 7 does not need to be in direct contact with the silicon substrate 1, and a passivation layer 9 may exist between the second electrode 7 and the silicon substrate 1.
  • first electrode 6, the second electrode 7, and the third electrode 8 may be formed by applying the respective metal pastes and firing them simultaneously. Thereby, productivity can be improved, the thermal history of the silicon substrate 1 can be reduced, and the output characteristics of the solar cell element 10 can be improved.
  • Second Embodiment a second embodiment in which the present invention is applied to a PERC (Passivated Emitter Rear Cell) type solar cell element will be described. A description of portions common to the first embodiment is omitted.
  • PERC Passivated Emitter Rear Cell
  • the solar cell element 10 has a third electrode 8 formed on a protective layer 11. Furthermore, the third electrode 8 is also formed on the passivation layer 9 and on the second main surface 1b of the silicon substrate 1 where the protective layer 11 is not formed. Thus, the third electrode 8 is formed so as to cover substantially the entire surface of the second main surface 1 b of the silicon substrate 1.
  • the third electrode 8 even if the third electrode 8 is formed on the protective layer 11, moisture permeability from the outside can be suppressed so that the passivation effect is not impaired. Thereby, reliability can be improved without impairing the photoelectric conversion efficiency of the solar cell element 10. Further, the collected carriers can be efficiently moved to the second electrode 7 by forming the third electrode 8 so as to cover substantially the entire second main surface 1 b of the silicon substrate 1. For this reason, the initial photoelectric conversion efficiency of the solar cell element 10 can be increased.
  • silicon nitride formed by the above-described PECVD method may be disposed as another passivation layer.
  • the formation of silicon nitride makes it difficult for the passivation layer 9 to be fired through when the third metal paste is fired.
  • the protective layer 11 made of silicon oxide formed by the ALD method is formed, there is an effect of reducing plasma damage to the passivation layer 9.
  • a passivation layer 9 is formed on the second main surface 1 b of the silicon substrate 1 including the second semiconductor layer 3 and a protective layer 11 is formed on the passivation layer 9 by the same method as in the first embodiment.
  • the contact hole may be formed by, for example, laser beam irradiation or may be formed by etching or the like.
  • a third metal paste containing glass frit and aluminum powder is applied to a predetermined region on the contact hole and the protective layer 11.
  • the third electrode 8 is formed by firing the third metal paste under the conditions that the maximum temperature is 600 to 800 ° C. and the heating time is about several tens of seconds to several tens of minutes.
  • the passivation layer 9 and the protective layer 11 may not be fired through. In this case, for example, it is preferable to lower the firing temperature, shorten the firing time, or use lead-free glass in the composition of the glass frit.
  • the initial photoelectric conversion efficiency can be maintained by setting the thickness of the protective layer 11 to 3 to 15 nm. Further, by using such a protective layer 11, it is possible to prevent the passivation layer 9 from being fired through with the third metal paste when the third electrode 8 is formed. Furthermore, it is possible to provide a highly reliable solar cell element 10 by making it difficult to lower the initial photoelectric conversion efficiency due to the reduction of the passivation effect.
  • the solar cell module 20 includes one or more solar cell elements 10 described above.
  • the solar cell module 20 may include, for example, a plurality of solar cell elements 10 that are electrically connected to each other.
  • Such a solar cell module 20 is formed by connecting a plurality of solar cell elements 10 in series or in parallel, for example, when the electric output of a single solar cell element 10 is small. And a practical electrical output is taken out by the combination of the plurality of solar cell modules 20.
  • the solar cell module 20 includes a plurality of solar cell elements 10 will be described.
  • the solar cell module 20 includes, for example, a transparent member 23, a front side filler 24, a plurality of solar cell elements 10, a wiring conductor 21, a back side filler 25, and a back surface protective material 26.
  • the laminated body is provided.
  • the transparent member 23 is a member for protecting the light receiving surface that receives sunlight in the solar cell module 20.
  • the transparent member 23 may be a transparent flat plate member, for example.
  • the front side filler 24 and the back side filler 25 may be transparent fillers, for example.
  • the back surface protective material 26 is a member for protecting the back surface of the solar cell module 20.
  • a material of the back surface protective material 26 for example, polyethylene terephthalate (PET) or polyvinyl fluoride resin (PVF) is adopted.
  • PET polyethylene terephthalate
  • PVF polyvinyl fluoride resin
  • the back surface protective material 26 may have a single layer structure or a laminated structure.
  • the wiring conductor 21 is a member (connecting member) that electrically connects the plurality of solar cell elements 10. Solar cell elements 10 adjacent in one direction among the plurality of solar cell elements 10 included in the solar cell module 20 are electrically connected.
  • the output extraction electrode 6 a of one solar cell element 10 and the second electrode 7 of the other solar cell element 10 are connected by a wiring conductor 21.
  • the thickness of the wiring conductor 21 may be, for example, 0.1 to 0.2 mm.
  • the width of the wiring conductor 21 may be about 2 mm, for example.
  • the solar cell module 20 may be provided with the frame 27 which hold
  • a material of the frame 27 for example, an aluminum alloy having corrosion resistance and strength is employed.
  • a solar cell module 20 using the solar cell element 10 provided with the protective layer 11 is produced.
  • the passivation layer 9 can be protected by the protective layer 11 from moisture that has penetrated into the solar cell module 20.
  • deterioration of the passivation layer 9 can be reduced, and the reliability of the solar cell module 20 can be improved.
  • EVA EVA
  • the material of the back side filler 25 since EVA contains vinyl acetate, hydrolysis occurs over time due to permeation of moisture or moisture at a high temperature to generate acetic acid. There is.
  • the protective layer 11 is provided on the passivation layer 9, the adverse effect of the generated acetic acid on the passivation layer 9 and the like can be reduced. As a result, the long-term reliability of the solar cell module 20 is improved.
  • EVA EVA
  • an acid acceptor containing magnesium hydroxide or calcium hydroxide may be added to this EVA.
  • the acetic acid produced from EVA can be neutralized, the durability of the solar cell module 20 is improved, and the adverse effect of the acetic acid on the passivation layer 9 and the like can be reduced. As a result, the reliability of the solar cell module 20 is ensured over a long period of time.
  • ⁇ Method for manufacturing solar cell module> A specific method for manufacturing the solar cell module 20 will be described in detail with reference to FIGS. First, a plurality of solar cell elements 10 are arranged in series and parallel, and the adjacent solar cell elements 10 are electrically connected by the wiring conductor 21. For example, as a method of connecting the wiring conductor 21 using solder, a soldering iron, hot air, laser, pulse heat, or the like can be used. By such a method, the wiring conductor 21 is soldered to the output extraction electrode 6a and the second electrode 7.
  • the front-side filler 24 is placed on the transparent member 23, and a plurality of solar cell elements 10 connected to the wiring conductor 21 and the output extraction wiring 22 are further placed thereon. Furthermore, the back side filler 25 and the back surface protective material 26 are sequentially laminated thereon. Thereafter, the output extraction wiring 22 is led out to the outside of the back surface protective material 26 from the slits provided in the respective members on the back surface side.
  • the laminate in such a state is set in a laminator and heated at about 80 to 200 ° C., for example, for 15 to 60 minutes while being pressurized under reduced pressure. Thereby, the solar cell module with which the laminated body was integrated can be obtained.
  • the terminal box 28 is attached. Specifically, the terminal box 28 is attached to the back surface protective material 26 from which the output lead-out wiring 22 is led out using an adhesive such as silicone. Then, the plus and minus output lead-out wirings 22 are fixed to terminals (not shown) of the terminal box 28 by soldering or the like. Thereafter, a lid is attached to the terminal box 28.
  • the frame 27 made of aluminum alloy or the like is attached to the outer periphery of the main body to complete the solar cell module 20.
  • the frame 27 can be attached, for example, by fixing its corners to the outer periphery of the main body with screws or the like. In this way, the solar cell module 20 is completed.
  • the silicon substrate 1 may be cleaned before forming the passivation layer 9.
  • the cleaning process include hydrofluoric acid treatment, RCA cleaning (cleaning method developed by RCA, USA, high temperature / high concentration sulfuric acid / hydrogen peroxide solution, dilute hydrofluoric acid (room temperature), ammonia water / hydrogen peroxide. Cleaning method using water or hydrochloric acid / hydrogen peroxide solution) and hydrofluoric acid treatment after this cleaning, or SPM (Sulfuric® Acid / Hydrogen® Peroxide / Water Mixture) cleaning and cleaning method using hydrofluoric acid treatment after this cleaning, etc. Can be used.
  • the solar cell element 10 is a back contact type solar cell element such as a metal wrap through structure in which a part of the first electrode 6 is provided on the second main surface 10b side, or an IBC (Interdigitated Back Contact) structure. There may be. Moreover, the solar cell element 10 of the double-sided light reception type in which light can enter from both surfaces of the 1st main surface 10a and the 2nd main surface 10b may be sufficient.
  • a silicon substrate 1 mainly composed of an n-type semiconductor region and a p-type semiconductor region formed on one main surface of the substrate may be used.
  • the solar cell element 10 can be provided that includes the passivation layer 9 made of aluminum oxide and the protective layer 11 made of a silicon oxide layer on the p-type semiconductor region. The effect can be expected.
  • the antireflection layer 5 made of silicon nitride may be formed after the passivation layer 9 on the first main surface 1a side of the silicon substrate 1 is removed by etching.
  • a silicon nitride layer having a positive fixed charge is formed on the second semiconductor layer 3 that is an n-type semiconductor layer, so that the initial photoelectric conversion efficiency can be improved by the passivation effect of the silicon nitride layer.
  • the antireflection layer 5 made of a silicon nitride layer may be formed on the first main surface 1a side of the silicon substrate 1 before forming the first passivation layer 9a.
  • a laser beam may be irradiated.
  • residues of the passivation layer 9 and the protective layer 11 after the laser beam irradiation are removed using low-concentration hydrofluoric acid or the like. Thereby, the contact resistance between the first main surface 1a of the silicon substrate 1 and the third electrode 8 can be reduced.
  • a step of applying a third metal paste for forming the third semiconductor layer 4 by fire-through, and a third metal paste for forming the third semiconductor layer 4 by performing fire-through a step of applying a fourth metal paste that is hard to be fired through, using a lead-free glass frit, on each of the protective layers 11 may be employed. Further, in the firing step of the third metal paste and the fourth metal paste, the firing temperature of the fourth metal paste may be lowered to make it difficult for the passivation layer 9 and the protective layer 11 to be fire-through.
  • a polycrystalline silicon substrate having a square side of about 156 mm and a thickness of about 200 ⁇ m in plan view was prepared as the silicon substrate 1 having the p-type first semiconductor layer 2.
  • the silicon substrate 1 was etched with an aqueous NaOH solution to remove the damaged layer on the surface. Thereafter, the silicon substrate 1 was cleaned. And the texture was formed in the 1st main surface 1a side of the silicon substrate 1 using RIE method.
  • phosphorus was diffused into the silicon substrate 1 by vapor phase thermal diffusion using phosphorus oxychloride (POCl 3 ) as a diffusion source.
  • POCl 3 phosphorus oxychloride
  • the n-type second semiconductor region 3 having a sheet resistance of about 90 ⁇ / ⁇ was formed.
  • the second semiconductor layer 3 was also formed on the side surface 1c and the first main surface 1a side of the silicon substrate 1, the second semiconductor layer 3 was removed with a hydrofluoric acid solution. Thereafter, the glass remaining on the silicon substrate 1 was removed with a hydrofluoric acid solution.
  • an aluminum oxide layer was formed as the first passivation layer 9a on the entire surface of the silicon substrate 1 using the ALD method.
  • a silicon oxide layer was formed as the protective layer 11 using the ALD method.
  • the protective layer 11 having a laminated structure of a silicon oxide layer and a zirconium oxide layer was formed as the protective layer 11 using the ALD method.
  • the protective layer 11 having a laminated structure of a silicon oxide layer and a hafnium oxide layer was formed as the protective layer 11 using the ALD method.
  • the ALD method was performed as follows.
  • the silicon substrate 1 was placed in the chamber of the film forming apparatus, and the surface temperature of the silicon substrate 1 was maintained at about 100 to 200 ° C.
  • TMA was used as an aluminum raw material.
  • BDEAS or TDMAS was used as the silicon raw material.
  • TEMAZ was used as a zirconium raw material.
  • TEMAH was used as a hafnium raw material.
  • O 3 gas was used as the oxidizing agent.
  • the first passivation layer 9a (Comparative Examples 1 and 2 and Examples 1 to 16) made of aluminum oxide having a thickness of about 30 nm was formed by repeating the above-described Step A to Step D a plurality of times.
  • the protective layer 11 (Examples 1 to 16) having a single layer structure of silicon oxide having a thickness of 5 to 20 nm was formed by repeating the steps A to D a plurality of times.
  • the carbon concentration in the silicon oxide was increased by using CO 2 gas as the carrier gas when forming the protective layer 11.
  • the protective layer 11 (Example 15) having a laminated structure of a silicon oxide layer having a thickness of 5 nm and a zirconium oxide layer having a thickness of 2 nm was formed. Further, in the same manner as described above, protective layer 11 (Example 16) having a laminated structure of a silicon oxide layer having a thickness of 5 nm and a hafnium oxide layer having a thickness of 2 nm was formed.
  • Example 12 to 14 the other manufacturing conditions are the same as in Example 2, and the thickness of 0.3 to 1 nm made of silicon oxide is formed on the silicon substrate 1 before the formation of the first passivation layer 9a made of aluminum oxide.
  • the second passivation layer 9b was formed by the ALD method.
  • the protective layer 11 was not formed. Furthermore, in Comparative Example 2, the protective layer 11 made of silicon oxide was formed by PECVD.
  • an antireflection layer 5 made of a silicon nitride film was formed on the protective layer 11 on the first main surface 1a side by PECVD. Then, a silver paste was applied to the pattern of the first electrode 6 on the first main surface 1a side, and a silver paste was applied to the pattern of the second electrode 7 on the second main surface 1b side. In addition, an aluminum paste was applied to the pattern of the third electrode 8 on the second main surface 1b side. And the 3rd semiconductor region 4, the 1st electrode 6, the 2nd electrode 7, and the 3rd electrode 8 were formed by baking these conductive pastes, and the solar cell element 10 was produced.
  • Table 1 shows the formation conditions of the solar cell elements used in Comparative Examples 1 and 2 and Examples 1 to 16.
  • concentrations, such as carbon, hydrogen, and nitrogen which are contained in the protective layer 11 of the solar cell element 10 used in each Example and Comparative Example 2 were measured by the SIMS method.
  • “not detected” means that less than 0.01 atomic% was not detected.
  • the thickness of the protective layer 11 and the like was measured with a spectroscopic ellipsometer or TEM (transmission electron microscope).
  • a solar cell module 20 as shown in FIG. 8 was produced, and the following reliability test was performed for each of the examples and comparative examples 1 and 2.
  • the solar cell module 20 of each Example and Comparative Examples 1 and 2 was put into a constant temperature and humidity tester having a temperature of 125 ° C. and a humidity of 95%, and after 150 hours and 400 hours, the initial maximum output (hereinafter referred to as the maximum output) , Pm) was measured.
  • the Pm of the solar cell module was measured under the conditions of AM (Air Mass) 1.5 and 100 mW / cm 2 based on JIS C 8913. These measurement results are also shown in Table 1.
  • the Pm values shown in Table 1 are obtained by standardizing the measurement results of Comparative Example 2 and Examples 1 to 16, with Comparative Example 1 being 100.
  • the decrease in Pm in Comparative Example 2 is considered to be because the passivation layer 9 was deteriorated by plasma when the protective layer 11 was produced by the PECVD method. Moreover, the following causes can be considered for the result of the output reduction rate of the solar cell module 20 in the reliability test of Comparative Example 2. Since the thickness of the protective layer 11 formed by the PECVD method is not uniform, it is considered that the penetration of moisture proceeds in the thin region of the protective layer 11 and the passivation layer 9 is selectively deteriorated.
  • Comparative Example 1 is used. It was confirmed that the Pm was equal to or higher than.
  • Example 11 since the thickness of the protective layer 11 of silicon oxide having a fixed charge opposite to that of aluminum oxide was 20 nm, Pm was slightly lower than that in Comparative Example 1, but was lower than that in Comparative Example 2. Confirmed that it was high.
  • Example 1 Examples 3 to 6, and Example 10, it was confirmed that the output decrease rate in the reliability test of the solar cell module was particularly small.
  • the results of the output reduction rate in Example 1 and Examples 3 to 6 are considered to be because the moisture permeability decreased due to the increase in the carbon concentration in the protective layer 11.
  • the result of the output reduction rate of Example 1 is considered to be because the moisture permeability is reduced due to the presence of nitrogen as compared with the result of Example 5.
  • the result of the output reduction rate of Example 10 is considered to be that the moisture permeability was reduced even when the carbon concentration was low because the silicon oxide was formed thick.
  • the film thickness of the whole protective layer 11 can be reduced, and the output reduction rate of the solar cell module 20 compared with Example 7 with the same protective layer 11 thickness. It was found that can be reduced.
  • the moisture reaching the passivation layer 9 is similar to the case where carbon is contained when nitrogen is present in the protective layer 11 in an amount of about 0.1 to 0.5 atomic%. It has been found that the amount of can be reduced.

Abstract

　本発明の太陽電池素子１０は、一方主面にｐ型半導体領域を有する半導体基板１と、ｐ型半導体領域の上に配置された、酸化アルミニウムを含むパッシベーション層９と、パッシベーション層９の上に配置された、水素および炭素を含有している酸化シリコンを含む保護層１１とを備えている。

Description

太陽電池素子およびその製造方法並びに太陽電池モジュール
　本発明は、太陽電池素子およびその製造方法並びに太陽電池モジュールに関する。
　一般的な太陽電池素子は、光電変換材料としてシリコンからなる半導体基板が用いられる。そして、太陽電池素子の光電変換効率の低下をもたらす少数キャリアの再結合損失を低減するために、半導体基板の表面にはパッシベーション層が設けられる。このパッシベーション層の材料には、例えば、酸化シリコンもしくは酸化アルミニウム等の酸化物、または、窒化シリコン膜等の窒化物が用いられる。これらの材料のうち、例えば原子層堆積（ＡＬＤ）法で形成した酸化アルミニウムを用いることによって、少数キャリアの再結合損失を低減し、良好な特性を実現し得る（例えば、特開２００４－１９３３５０号公報、特開２００９－１６４５４４号公報および特表２０１２－５３０３６１号公報を参照）。
　ところが、酸化アルミニウムは水分が浸透することによって変質しやすい。このため、パッシベーション層の上に、プラズマ励起ＣＶＤ（ＰＥＣＶＤ）法等によって、保護層を形成することが提案されている（例えば、特開２０１２－２５３３５６号公報および国際公開第２０１１／０３３８２６号を参照）。
　しかしながら、保護層を形成する際に、熱およびプラズマの影響によって、パッシベーション層が劣化することがある。この場合には、パッシベーション層の機能が低下し、太陽電池素子および太陽電池モジュールの光電変換効率が初期から低下する。
　本発明は光電変換効率を高効率に維持し得る太陽電池素子および太陽電池モジュールを提供することを一つの目的とする。
　本発明の一態様に係る太陽電池素子は、一方主面にｐ型半導体領域を有する半導体基板と、前記ｐ型半導体領域の上に配置された、酸化アルミニウムを含む第１パッシベーション層と、該第１パッシベーション層の上に配置された、水素および炭素を含有している酸化シリコンを含む保護層とを備えている。
　また、本発明の一態様に係る太陽電池素子の製造方法は、一方主面にｐ型半導体領域を有する半導体基板を備えている太陽電池素子の製造方法であって、前記半導体基板を準備する工程と、前記半導体基板の前記ｐ型半導体領域の上に、原子層堆積法によって酸化アルミニウムを含む第１パッシベーション層を配置する工程と、前記第１パッシベーション層上に、原子層堆積法によって水素および炭素を含有している酸化シリコンを含む保護層を形成する工程とを備えている。
　また、本発明の一態様に係る太陽電池モジュールは、上記の太陽電池素子を備えている。
　上記の太陽電池素子およびその製造方法並びに太陽電池モジュールによれば、光電変換効率を高効率に維持し得る太陽電池素子および太陽電池モジュールを提供できる。
図１は、本発明の一実施形態に係る太陽電池素子の第１主面側の外観を示す平面図である。 図２は、本発明の一実施形態に係る太陽電池素子の第２主面側の外観を示す平面図である。 図３は、図１および図２におけるＡ－Ａ断面を示す断面図である。 図４（ａ）は、本発明の一実施形態に係る太陽電池素子の第１主面におけるパッシベーション層と保護層とを模式的に示す拡大断面図であり、図４（ｂ）は、本発明の一実施形態に係る太陽電池素子の第２主面におけるパッシベーション層と保護層とを模式的に示す拡大断面図である。 図５（ａ）は、本発明の他の実施形態に係る太陽電池素子の第１主面におけるパッシベーション層および保護層を模式的に示す拡大断面図であり、図５（ｂ）は、本発明の他の実施形態に係る太陽電池素子の第２主面におけるパッシベーション層および保護層を模式的に示す拡大断面図である。 図６は、本発明の変形例に係る太陽電池素子の第２主面側の外観を示す平面図である。 図７は、図６におけるＢ－Ｂ断面を示す断面図である。 図８は、本発明の一実施形態に係る太陽電池モジュールの外観を示す平面図である。 図９は、本発明の一実施形態に係る太陽電池モジュールの断面を示す断面図である。
　以下、本発明に係る太陽電池素子およびその製造方法並びに太陽電池モジュールの実施形態について、図面を参照しながら詳細に説明する。なお、図面は模式的に示したものである。また、図３および図７は、構成要素を見やすくするために構成要素の断面を示すハッチングを省略している。
　＜＜第１の実施形態＞＞
　＜太陽電池素子＞
　本実施形態に係る太陽電池素子１０を図１～４に示す。太陽電池素子１０は、図３に示すように、主に光が入射する受光面である第１主面１０ａと、この第１主面１０ａの反対側に位置する一方主面（裏面）である第２主面１０ｂと、側面１０ｃとを有する。また、太陽電池素子１０は、半導体基板としてシリコン基板１を備えている。シリコン基板１も第１主面１ａと、この第１主面１ａの反対側に位置する第２主面１ｂと、側面１ｃとを有する。シリコン基板１は、一導電型（例えばｐ型）半導体領域である第１半導体層２と、第１半導体層２における第１主面１ａ側に設けられた逆導電型（例えばｎ型）半導体領域である第２半導体層３とを有する。さらに、太陽電池素子１０は、第３半導体層４、反射防止層５、第１電極６、第２電極７、第３電極８、パッシベーション層９および保護層１１を備えている。
　シリコン基板１は、例えば単結晶シリコンまたは多結晶シリコン基板である。シリコン基板１は、第１半導体層２と、該第１半導体層２の第１主面１ａ側に設けられた第２半導体層３とを備えている。なお、半導体基板は、上述したような第１半導体層２および第２半導体層３を有する半導体基板であれば、シリコン以外の材料を用いてもよい。
　以下、第１半導体層２としてｐ型半導体を用いる例について説明する。第１半導体層２としてｐ型半導体を用いる場合は、シリコン基板１としてｐ型シリコン基板が用いられる。シリコン基板１は、多結晶または単結晶の基板が用いられ、例えば厚さが２５０μｍ以下の基板、さらには１５０μｍ以下の薄い基板を用いることができる。シリコン基板１の形状は、特に限定されるものではないが、平面視で略四角形状であれば、太陽電池素子１０から太陽電池モジュール２０を製造する際に、素子間の隙間を小さくすることができるので都合がよい。多結晶シリコン基板１からなる第１半導体層２をｐ型にする場合は、ドーパント元素として、ボロン、ガリウム等の不純物を含有させる。
　第２半導体層３は、第１半導体層２に積層されている。第２半導体層３は、第１半導体層２に対して逆の導電型（本実施形態の場合はｎ型）を有し、第１半導体層２における第１主面１ａ側に設けられている。これにより、シリコン基板１は、第１半導体層２と第２半導体層３との界面にｐｎ接合部を有している。第２半導体層３は、例えば、シリコン基板１の第１主面１ａ側にドーパントとしてリン等の不純物を拡散させることによって形成できる。
　図３に示すように、シリコン基板１の第１主面１ａ側には、照射された光の反射率を低減するための微細な凹凸構造（テクスチャ）が設けられていてもよい。テクスチャの凸部の高さは０．１～１０μｍ程度であり、隣り合う凸部同士の間隔は０．１～２０μｍ程度である。テクスチャは、例えば、凹部が略球面状であってもよいし、凸部がピラミッド形状であってもよい。なお、上述した「凸部の高さ」とは、例えば図３において、凹部の底面を通る直線を基準線とし、該基準線に対して垂直な方向において、該基準線から前記凸部の頂面までの距離のことである。また、「凸部同士の間隔」とは、前記基準線に対して平行な方向において、互いに隣接する凸部の頂面の中心同士の間の距離のことである。
　反射防止層５は、太陽電池素子１０の第１主面１０ａに照射された光の反射率を低減する機能を有する。反射防止層５は、例えば、酸化シリコン、酸化アルミニウムまたは窒化シリコン層等からなる。反射防止層５の屈折率および厚みは、太陽光のうち、シリコン基板１に吸収されて発電に寄与し得る波長範囲の光に対して、低反射条件を実現できる屈折率および厚みを適宜採用すればよい。例えば、反射防止層５の屈折率は１．８～２．５程度とし、厚みは２０～１２０ｎｍ程度とすることができる。
　第３半導体層４は、シリコン基板１の第２主面１ｂ側に配置されており、第１半導体層２と同一の導電型（本実施形態ではｐ型）であればよい。そして、第３半導体層４が含有するドーパントの濃度は、第１半導体層２が含有するドーパントの濃度よりも高い。すなわち、第３半導体層４中には、第１半導体層２において一導電型にするためにドープされるドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。第３半導体層４は、シリコン基板１の第２主面１ｂ側において内部電界を形成する。これにより、シリコン基板１の第２主面１ｂの表面近傍では、少数キャリアの再結合による光電変換効率の低下を生じにくくさせる役割を有している。第３半導体層４は、例えば、シリコン基板１の第２主面１ｂ側に、ボロンまたはアルミニウムなどのドーパント元素を拡散させることによって形成できる。第１半導体層２および第３半導体層４が含有するドーパント元素の濃度は、それぞれ５×１０１５～１×１０１７ａｔｏｍｓ／ｃｍ３、１×１０１８～５×１０２１ａｔｏｍｓ／ｃｍ３程度とすることができる。第３半導体層４は、後述する第２電極７とシリコン基板１との接触部分に存在するとよい。
　第１電極６は、シリコン基板１の第１主面１ａ側に設けられた電極である。また、第１電極６は、図１に示すように、出力取出電極６ａと、複数の線状の集電電極６ｂとを有する。出力取出電極６ａは、発電によって得られた電気を外部に取り出すための電極であり、短手方向の長さ（以下、幅という）は、例えば１．３～２．５ｍｍ程度である。出力取出電極６ａの少なくとも一部は、集電電極６ｂと交差して電気的に接続されている。集電電極６ｂは、シリコン基板１から発電された電気を集めるための電極である。また、集電電極６ｂは複数の線状であって、これらの幅は、例えば５０～２００μｍ程度である。このように、集電電極６ｂの幅は、出力取出電極６ａの幅よりも小さい。また、集電電極６ｂは、互いに１～３ｍｍ程度の間隔を空けて複数設けられている。第１電極６の厚みは１０～４０μｍ程度である。第１電極６は、例えば、銀を主成分とする第１金属ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成できる。なお、本実施形態において、主成分とは、全体の成分に対して含有される比率が５０％以上であることを意味する。
　第２電極７および第３電極８は、図２および図３に示すように、シリコン基板１の第２主面１ｂ側に設けられた電極である。第２電極７は太陽電池素子１０による発電によって得られた電気を外部に取り出すための電極である。第２電極７の厚みは１０～３０μｍ程度であり、その幅は１．３～７ｍｍ程度である。
　また、第２電極７は主成分として銀を含んでいる。このような第２電極７は、例えば、銀を主成分とする金属ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成できる。
　第３電極８は、図２および図３に示すように、シリコン基板１の第２主面１ｂにおいて、シリコン基板１で発電された電気を集めるための電極であり、第２電極７と電気的に接続するように設けられている。第２電極７の少なくとも一部が第３電極８に接続していればよい。なお、第３電極８は、図２に示すように、第２電極７に交差しているだけでなく、図３に示すように、第２電極７の長手方向に平行に配置されて、第２電極７に接続して配置されている。また、第３電極８の厚みは１５～５０μｍ程度である。第３電極８は、例えば、集電電極６ｂと同様に複数の線状であってもよい。第３電極８は、幅が例えば１００～５００μｍ程度であり、互いに１～３ｍｍ程度の間隔を空けて複数設けられる。第３電極８は、第１電極６の集電電極６ｂに比べて、幅を広くすることによって、第３電極８の直列抵抗を下げて、太陽電池素子１０の出力特性を向上させることができる。
　また、第３電極８は、主成分としてアルミニウムを含んでいる。このような第３電極８は、例えば、アルミニウムを主成分とする金属ペーストを所望の形状に塗布した後、焼成することによって形成できる。
　パッシベーション層９は、シリコン基板１の少なくとも第２主面１ｂに形成され、少数キャリアの再結合を低減する機能を有する。パッシベーション層９として、例えばＡＬＤ法で形成した酸化アルミニウムが採用される。パッシベーション層９の厚みは１０～２００ｎｍ程度である。
　保護層１１は第１半導体層２の上に（例えば図４（ｂ）では図示下側に）配置された、酸化アルミニウムを含むパッシベーション層９の上に（例えば図４（ｂ）では図示の下側に）配置されている。このように、パッシベーション層９は少なくともｐ型半導体領域である第１半導体層２の上に配置されている。なお、例えば図４（ａ）に示すように、ｎ型半導体領域の第２半導体領域３の上にパッシベーション層９が配置されていてもよく、さらにその上に保護層１１が配置されていてもよい。
　保護層１１は、パッシベーション層９を保護して耐湿性などの信頼性に優れた太陽電池素子１０を得るために、パッシベーション層９の上に配置される。保護層１１は水素および炭素を含有している酸化シリコンを含む層であればよい。保護層１１は、例えば、水素および炭素を含有している酸化シリコン層と、他の１層以上の金属酸化物層（酸化ジルコニウム層、酸化ハフニウム層等）との積層構造を有していてもよい。金属酸化物層は酸化シリコン層と同様にＡＬＤ法によって作製が容易である。また、金属酸化物層として、酸化ジルコニウム層、酸化ハフニウム層等のパッシベーション効果を有する層を用いる場合には、光電変換効率の向上が期待できて、保護層１１の保護機能をさらに向上させることが可能になる。これにより、良好な初期光電変換効率および高い信頼性を有する太陽電池素子１０を作製し得る。
　保護層１１は、例えばＡＬＤ法によって形成される。保護層１１として酸化シリコン層を用いて、パッシベーション層９として酸化アルミニウム層を用いる場合には、保護層１１の厚みは固定電荷の関係等からパッシベーション層９よりも小さい方がよい。特に酸化シリコンを含む保護層１１を形成する場合には、酸化アルミニウムからなるパッシベーション層９が保護層１１の２倍以上の厚みを有するとよい。これにより、パッシベーション層９によるパッシベーション効果を低下させず、信頼性を向上させることができる。特に、保護層１１の厚みが５～１５ｎｍ程度であれば、光電変換効率の初期特性および信頼性に優れた太陽電池素子１０を得ることができる。
　また、保護層１１の水素の含有量が１～１０原子％の範囲内であればよい。これにより、パッシベーション層９のパッシベーション効果を向上させて、さらに初期特性を長時間に亘って維持できる。
　また、保護層１１の炭素の含有量が１～１０原子％の範囲内であれば、炭素の存在によって透湿性が低減する。このため、保護層１１を薄くした状態で、初期の光電変換効率を高効率にできて、初期特性を長時間に亘って維持できる。保護層１１の水素および炭素の含有量は、例えばＳＩＭＳ（Secondary Ion Mass Spectrometry）法で測定できる。
　また、炭素による負の固定電荷によって、太陽電池素子１０の初期の光電変換効率を改善できる。また、保護層１１が水素を含有していることでシリコン基板１とパッシベーション層９との界面に水素を供給できる。これにより、シリコン原子の未結合手が水素で終端されるので、太陽電池素子１０の初期の光電変換効率が良好となり得る。
　また、保護層１１はさらに窒素を含有するとよい。保護層１１中に窒素が含まれることによって、保護層１１が緻密になり、大気中の水分の透過速度を低下させる作用があると考えられる。これにより、パッシベーション層９へ到達する水分の量を低減し得る。さらに、パッシベーション層９の変質による光電変換効率の低下しにくくすることができる。
　また、パッシベーション層９および保護層１１は、いずれもＡＬＤ法で形成できる。また、酸化アルミニウムからなるパッシベーション層９をＡＬＤ法で形成した後、シリコン基板１を大気中に取り出すことなく、同一チャンバー内で酸化シリコンからなる保護層１１を形成できる。これにより、パッシベーション層９および保護層１１の界面において、欠陥の形成および不純物の混入によるパッシベーション効果の低下などが起こりにくい。ＡＬＤ法によるパッシベーション層９および保護層１１の形成は生産性にも優れるのでよい。
　ここで、図５（ａ）、（ｂ）に示すように、第１パッシベーション層９ａの上に、反射防止層５および他のパッシベーション層の内、少なくとも一方を、例えば、ＰＥＣＶＤ法で形成した窒化シリコン等の正の固定電荷を有する膜としてもよい。このような膜をシリコン基板１のｎ型層（本実施形態では第２半導体層３）の上に配置することによって、第２半導体層３とパッシベーション層９との界面において、電界効果によって少数キャリアの再結合を低減できる。同様に、反射防止層５およびパッシベーション層９として、酸化アルミニウム層等の負の固定電荷を有する膜を、シリコン基板１のｐ型層（本実施形態では第１半導体層２）の上に形成すれば、この膜による電界効果によって、少数キャリアの界面における再結合を低減できる。
　保護層１１は、ＡＬＤ法等を用いれば、パッシベーション層９に対してプラズマ照射をすることなく形成できる。このため、保護層１１および反射防止層５の形成時に、パッシベーション層９へのプラズマダメージ（プラズマによって発生した電子の衝突による酸化アルミニウム膜のエッチングダメージ、欠陥生成および酸化アルミニウム膜中への不純物の混入）がない。
　図５（ｂ）に示すように、ｐ型半導体領域（本実施形態では第１半導体層２）と、酸化アルミニウム層を含む第１パッシベーション層９ａとの間に、酸化シリコンを含む第２パッシベーション層９ｂが形成されてもよい。これにより、パッシベーション性能を向上させることができる。第２パッシベーション層９ｂは、シリコン基板１と第１パッシベーション層９ａとの界面の欠陥を低減するための層である。第２パッシベーション層９ｂの厚みは、第１パッシベーション層９ａよりも小さい方がよい。特に、第２パッシベーション層９ｂは、厚みが０．１～１ｎｍ、水素含有量が１～１０原子％、より好ましくは３～１０原子％の酸化シリコン層であるとよい。第２パッシベーション層９ｂが、第２パッシベーション層９ｂを構成する酸化シリコンと材質的に近いシリコン基板１と第１パッシベーション層９ａとの間にある。このため、第２パッシベーション層９ｂがシリコン基板１と第１パッシベーション層９ａとの間にバッファ層として配置されることによって、パッシベーション層９内の欠陥の発生が低減すると考えられる。これにより、シリコン基板１とパッシベーション層９との界面における少数キャリアの再結合が低減し得る。酸化シリコンからなる第２パッシベーション層９ｂの膜厚が上記範囲内であることによって、シリコン基板１の表面被覆が行ないやすいのでよい。また、第２パッシベーション層９ｂの膜厚が上記範囲内であると、第２パッシベーション層９ｂの正の固定電荷の影響があっても、第１パッシベーション層９ａの負の固定電荷によるパッシベーション効果が低下しない。また、第２パッシベーション層９ｂの膜厚は、保護層１１の膜厚よりも小さい方がよい。さらに、第２パッシベーション層９ｂおよび保護層１１の合計の膜厚は、第１パッシベーション層９ａよりも小さい方がよい。第２パッシベーション層９ｂの膜厚が上記範囲内であることによって、第１パッシベーション層９ａが有する負の固定電荷によるパッシベーション性能を十分に発揮させやすい。
　第２パッシベーション層９ｂの水素含有量が１～１０原子％、より好ましくは３～１０原子％の範囲内であれば、シリコン基板１の各表面近傍の未結合手および結晶粒界などの結晶欠陥を水素で終端して不活性化することができる。第２パッシベーション層９ｂの形成方法としては、例えばＡＬＤ法であればよい。これにより、第２パッシベーション層９ｂが簡便に薄く均一に形成できる。
　パッシベーション層９は、本実施形態ではシリコン基板１の少なくとも一方主面である第２主面１ｂに配置されていればよいが、シリコン基板１の両主面側に配置されていてもよい。これにより、パッシベーション性能が向上する場合がある。また、シリコン基板１の側面１ｃにも、反射防止層５およびパッシベーション層９を形成すれば、太陽電池素子１０の特性をさらに向上させ得る。
　また、図５（ａ）に示すように、ｎ型半導体領域（本実施形態では第２半導体層３）と、酸化アルミニウム層を含む第１パッシベーション層９ａとの間に、酸化シリコンを含む第２パッシベーション層９ｂが形成されてもよい。これにより、パッシベーション性能を向上させることができる。第２パッシベーション層９ｂは、シリコン基板１と第１パッシベーション層９ａとの界面の欠陥を低減するための層である。
　＜太陽電池素子の製造方法＞
　次に、太陽電池素子１０の製造方法の各工程について、詳細に説明する。
　シリコン基板１は、例えば、既存のＣＺ法または鋳造法などによって形成される。なお、以下では、シリコン基板１として、ｐ型多結晶シリコン基板を用いた例について説明する。
　最初に、例えば鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットを、例えば２５０μｍ以下の厚みにスライスしてシリコン基板１を作製する。その後、シリコン基板１の切断面の機械的ダメージ層および汚染層を清浄にするために、シリコン基板１の表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの水溶液でごく微量エッチングしてもよい。
　次に、シリコン基板１の第１主面１ａにテクスチャ（微細な凹凸構造）を形成する。テクスチャの形成方法としては、ＮａＯＨ等のアルカリ溶液もしくはフッ硝酸等の酸溶液を使用したウエットエッチング方法、またはＲＩＥ（Reactive Ion Etching）法等を使用したドライエッチング方法を用いることができる。
　次に、上記工程によって形成されたテクスチャを有するシリコン基板１の第１主面１ａに対して、ｎ型半導体領域である第２半導体層３を形成する工程を行なう。具体的には、テクスチャを有するシリコン基板１における第１主面１ａ側の表層にｎ型の第２半導体層３を形成する。
　このような第２半導体層３は、ペースト状にしたＰ２Ｏ５をシリコン基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法などによって形成される。この第２半導体層３は０．１～２μｍ程度の深さ、４０～２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ３等からなる拡散ガスを有する雰囲気中で６００～８００℃程度の温度においてシリコン基板１を５～３０分程度熱処理して燐ガラスをシリコン基板１の表面に形成する。その後、アルゴンや窒素等の不活性ガス雰囲気中で８００～９００℃程度の高い温度において、シリコン基板１を１０～４０分間程度熱処理することによって、燐ガラスからシリコン基板１にリンが拡散して、シリコン基板１の第１主面１ａ側に第２半導体層３が形成される。
　次に、上記第２半導体層３の形成工程において、第２主面１ｂ側にも第２半導体層が形成された場合には、第２主面１ｂ側に形成された第２半導体層のみをエッチングして除去する。これにより、第２主面１ｂ側にｐ型の導電型領域を露出させる。例えば、フッ硝酸溶液にシリコン基板１における第２主面１ｂ側のみを浸して第２主面１ｂ側に形成された第２半導体層を除去する。その後、第２半導体層３を形成する際にシリコン基板１の第１主面１ａ側に付着した燐ガラスをエッチングして除去する。
　このように、第１主面１ａ側に燐ガラスを残存させて、第２主面１ｂ側に形成された第２半導体層をエッチング除去する。これにより、第１主面１ａ側の第２半導体層３が除去されたり、ダメージを受けたりするのを低減できる。この時、シリコン基板１の側面１ｃに形成された第２半導体層も併せて除去してもよい。
　また、上記第２半導体層３の形成工程において、予め第２主面１ｂ側に拡散マスクを形成しておき、気相熱拡散法等によって第２半導体層３を形成し、続いて拡散マスクを除去してもよい。このようなプロセスによっても、同様の構造を形成することが可能である。その場合、上記した第２主面１ｂ側に第２半導体層は形成されないため、第２主面１ｂ側の第２半導体層を除去する工程が不要となる。
　以上により、第１主面１ａ側にｎ型半導体層である第２半導体層３が配置され、且つ、表面にテクスチャが形成された、第１半導体層２を含む多結晶のシリコン基板１を準備できる。
　次に、第１半導体層２の第１主面１ａと、第２半導体層３の第２主面１ｂとの上に、酸化アルミニウムからなるパッシベーション層９および酸化シリコンからなる保護層１１が形成される。パッシベーション層９および保護層１１の形成方法としては、例えば、ＡＬＤ法が用いられる。これにより、シリコン基板１の側面１ｃを含む全周囲にパッシベーション層９および保護層１１が形成され得る。
　ＡＬＤ法によるパッシベーション層９および保護層１１の形成では、まず、成膜装置のチャンバー内に上記第２半導体層３が形成されたシリコン基板１が載置される。そして、シリコン基板１が１００℃～２５０℃の温度域に加熱された状態で、次の工程Ａ～Ｄを複数回繰り返して酸化アルミニウムからなるパッシベーション層９と、酸化シリコンからなる保護層１１とを形成する。これにより、所望の厚さを有するパッシベーション層９と保護層１１とが形成される。
　工程Ａ～Ｄの内容は次の通りである。
　［工程Ａ］酸化シリコン層を形成するためのビスジエチルアミノシラン（ＢＤＥＡＳ）等のシリコン原料、または酸化アルミニウムを形成するためのトリメチルアルミニウム（ＴＭＡ）等のアルミニウム原料が、Ａｒガスまたは窒素ガス等のキャリアガスとともに、シリコン基板１上に供給される。これにより、シリコン基板１の全周囲にシリコン原料またはアルミニウム原料が吸着される。ＢＤＥＡＳまたはＴＭＡが供給される時間は、例えば１５～３０００ｍ秒程度であればよい。
　なお、工程Ａの開始時には、シリコン基板１の表面はＯＨ基で終端されているとよい。すなわち、シリコン基板１の表面がＳｉ－Ｏ－Ｈの構造であるとよい。この構造は、例えば、シリコン基板１を希フッ酸で処理した後に純水で洗浄することによって形成できる。
　［工程Ｂ］窒素ガスによって成膜装置のチャンバー内の浄化が行なわれることで、チャンバー内のシリコン原料またはアルミニウム原料が除去される。さらに、シリコン基板１に物理吸着および化学吸着したシリコン原料またはアルミニウム原料の内、原子層レベルで化学吸着した成分以外のシリコン原料またはアルミニウム原料が除去される。窒素ガスによってチャンバー内が浄化される時間は、例えば１～数十秒程度であればよい。
　［工程Ｃ］水またはオゾンガス等の酸化剤が、成膜装置のチャンバー内に供給されることで、ＢＤＥＡＳまたはＴＭＡに含まれるアルキル基が除去されてＯＨ基で置換される。これにより、シリコン基板１の上に酸化シリコンまたは酸化アルミニウムの原子層が形成される。なお、酸化剤がチャンバー内に供給される時間は、好適には７５０～１１００ｍ秒程度であればよい。また、例えば、チャンバー内に酸化剤ととともにＨが供給されることで、酸化シリコンまたは酸化アルミニウムに水素原子がより含有され易くなる。
　［工程Ｄ］窒素ガスによって成膜装置のチャンバー内の浄化が行なわれることで、チャンバー内の酸化剤が除去される。このとき、例えば、シリコン基板１上における原子層レベルの酸化シリコンまたは酸化アルミニウムの形成時において反応に寄与しなかった酸化剤等が除去される。なお、窒素ガスによってチャンバー内が浄化される時間は、例えば１～数十秒程度であればよい。
　以後、工程Ａ～Ｄの一連の工程を複数回繰り返すことで、所望の膜厚の酸化シリコン層または酸化アルミニウム層が形成される。なお、工程Ａ～Ｄにおいて、保護層１１の一部として、酸化シリコンとは異なる金属酸化物層を形成する場合には、その金属原料を用いればよい。例えば、酸化ジルコニウムと形成する場合のジルコニウム原料としては、ＴＥＭＡＺ（テトラキスメチルエチルアミノジルコニウム）等を使用すればよい。また、酸化ハフニウムを形成する場合のハフニウム原料としては、ＴＥＭＡＨ（テトラキスメチルエチルアミノハフニウム）等を使用すればよい。
　このようにして、パッシベーション層９と保護層１１とをともにＡＬＤ法で形成すれば、シリコン基板１を大気中に取り出すことなく、同一のチャンバー内でパッシベーション層９および保護層１１を形成できる。これにより、両層の界面での欠陥の形成および不純物の混入によるパッシベーション効果の低下などが起こりにくいうえ、生産性にも優れるのでよい。
　ここでは、シリコン原料としてＢＤＥＡＳを用い、アルミニウム原料としてＴＭＡを用いて、酸化シリコンおよび酸化アルミニウムを積層する場合を示したが、シリコン原料およびアルミニウム原料として他の原料を用いてもよい。原料供給温度（例えば、－２０～１２０℃の範囲内が好適である）において、ガス供給減として適当な蒸気圧（例えば１００Ｐａ以上）を有し、チャンバー内に気体状態で供給できる材料であればよい。例えば、シリコン原料としては、トリスジメチルアミノシラン（ＴＤＭＡＳ）、ヘキサメチルジシラザン（ＨＭＤＳＮ）等を用いることができる。これらの材料は、分子中に炭素、窒素等を含むため、形成された酸化シリコン層中には炭素、窒素等が含まれる。また、アルミニウム原料としては、トリエチルアルミニウム（ＴＥＡ）等を用いることができる。また、気体状態で供給できる材料は、窒素ガス、炭酸ガス等をキャリアガスとして希釈して供給してもよい。原料ガスおよびキャリアガスのガス種並びにそれらの混合比を調整することによって、形成される膜中の構成元素の含有量を調整できる。
　次に、シリコン基板１における第１主面１ａ側に、すなわち、第２半導体層３の上に窒化シリコン膜からなる反射防止層５を形成する。反射防止層５は、例えば、ＰＥＣＶＤ法またはスパッタリング法を用いて形成される。ＰＥＣＶＤ法を用いる場合であれば、事前にシリコン基板１を成膜中の温度よりも高い温度で加熱しておく。その後、加熱したシリコン基板１にシラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈し、反応圧力を５０～２００Ｐａにしてグロー放電分解でプラズマ化させて堆積させることで反射防止層５が形成される。このときの成膜温度は、３５０～６５０℃程度とし、事前加熱する温度を成膜温度よりも５０℃程度高くする。また、グロー放電に必要な高周波電源の周波数としては１０～５００ｋＨｚの周波数を使用する。
　また、ガス流量は反応室の大きさ等によって適宜決定されるが、例えばガスの流量としては、１５０～６０００ｍｌ／ｍｉｎ（ｓｃｃｍ）の範囲とすることが望ましく、シランの流量Ａとアンモニアの流量Ｂとの流量比Ｂ／Ａは０．５～１５であればよい。
　次に、シリコン基板１の第２主面１ｂ側に、一導電型の半導体不純物が高濃度に拡散された第３半導体層４を形成する。第３半導体層４は、例えば、三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて、温度８００～１１００℃程度で形成できる。また、第３半導体層４は、アルミニウム粉末および有機ビヒクル等からなるアルミニウムペーストを印刷法で塗布した後、温度６００～８５０℃程度で熱処理（焼成）して、アルミニウムをシリコン基板１に拡散する方法によっても形成できる。この方法を用いれば、印刷面だけに所望の拡散領域を形成できるだけではなく、第２半導体層３の形成工程で第２主面１ｂ側に形成されたｎ型の逆導電型層を除去する必要もない。そのため、所望の拡散領域を形成した後、第１主面１ａまたは第２主面１ｂの外周部のみレーザー照射等の方法で、不要なｐｎ接合部分の分離を行なうこともできる。
　次に、第１電極６、第２電極７および第３電極８を以下のようにして形成する。
　第１電極６は、例えば、主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（第１金属ペースト）を用いて作製される。まず、この第１金属ペーストを、シリコン基板１の第１主面１ａに塗布する。その後、焼成炉内にて最高温度が６００～８５０℃、加熱時間が数十秒～数十分程度の条件で、第１金属ペーストを焼成することによって第１電極６を形成する。この塗布法としては、スクリーン印刷法などを用いることができる。そして、塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。なお、第１電極６は、出力取出電極６ａおよび集電電極６ｂを有するが、スクリーン印刷を用いることで、出力取出電極６ａおよび集電電極６ｂを１つの工程で形成できる。
　第２電極７は、主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリット等を含有する金属ペースト（第２金属ペースト）を用いて作製される。第２金属ペーストのシリコン基板１への塗布法としては、例えば、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。その後、焼成炉内にて最高温度が６００～８５０℃、加熱時間が数十秒～数十分間程度の条件で、第２金属ペーストを焼成することによって、第２電極７がシリコン基板１の第２主面１ｂ側に形成される。
　第３電極８は、主成分としてアルミニウムを含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（第３金属ペースト）を用いて作製される。この第３金属ペーストを、予め塗布された第２金属ペーストの一部に接触するように、シリコン基板１の第２主面１ｂ上に塗布する。このとき、第２電極７が形成される部位の一部を除いて、第２主面１ｂのほぼ全面に塗布してもよい。塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。第３金属ペーストを、焼成炉内にて最高温度が６００～８５０℃、加熱時間が数十秒～数十分間程度の条件で焼成することによって、第３電極８がシリコン基板１の第２主面１ｂ側に形成される。また、第３金属ペーストを用いて第３半導体層４と第３電極８の形成を同時に行なってもよい。
　シリコン基板１の第２主面１ｂ側に形成したパッシベーション層９および保護層１１を残して、第２電極および第３電極を形成するには、まず、第３金属ペーストをパッシベーション層９および保護層１１の上に直接、所定領域に塗布する。その後、最高温度が６００～８５０℃の高温の熱処理を行なうファイヤースルー法を利用すればよい。このファイヤースルー法では、塗布された第３金属ペースト成分がパッシベーション層９および保護層１１を突き破り、シリコン基板１の第２主面１ｂ側に第３半導体層４が形成され、その上に第３電極８が形成される。
　以上の工程によって、太陽電池素子１０を作製することができる。
　なお、第２電極７を形成した後に第３電極８を形成してもよい。また、第２電極７はシリコン基板１と直接接触する必要はなく、第２電極７とシリコン基板１との間にパッシベーション層９が存在してもよい。
　また、第１電極６、第２電極７および第３電極８は、各々の金属ペーストを塗布した後、同時に焼成して形成してもよい。これにより、生産性が向上するとともに、シリコン基板１の熱履歴を低減して、太陽電池素子１０の出力特性を向上させることができる。
　＜＜第２の実施形態＞＞
　次に、本発明をＰＥＲＣ（Passivated Emitter Rear Cell）型の太陽電池素子に適用した第２の実施形態について説明する。第１の実施形態と共通する部分については説明を省略する。
　＜太陽電池素子＞
　図６および図７に示すように、太陽電池素子１０は保護層１１の上に第３電極８が形成されている。さらに、パッシベーション層９の上、および保護層１１が形成されていない、シリコン基板１の第２主面１ｂの上にも第３電極８が形成されている。このように、第３電極８はシリコン基板１の第２主面１ｂの略全面を覆うように形成されている。
　本実施形態では、保護層１１の上に第３電極８が形成されていても、外部からの透湿を抑制して、パッシベーション効果を損なわないようにすることができる。これにより、太陽電池素子１０の光電変換効率を損なわずに信頼性を向上させることができる。また、シリコン基板１の第２主面１ｂの略全面を覆うように、第３電極８を形成することによって、集められたキャリアが第２電極７に効率よく移動できる。このため、太陽電池素子１０の初期光電変換効率を高めることができる。
　また、酸化アルミニウムからなる第１パッシベーション層９と保護層１１との上に、他のパッシベーション層として、上述したＰＥＣＶＤ法で形成した窒化シリコンを配置してもよい。窒化シリコンが形成されることによって、第３金属ペーストを焼成する際にパッシベーション層９がファイヤースルーされにくくなる。また、ＡＬＤ法で形成した酸化シリコンからなる保護層１１が形成されていることによって、パッシベーション層９へのプラズマダメージを低減する効果も有する。
　＜太陽電池素子の製造方法＞
　第１の実施形態と同様の方法によって、第２半導体層３を備えたシリコン基板１の第２主面１ｂ上にパッシベーション層９を形成し、パッシベーション層９の上に保護層１１を形成する。
　次に、シリコン基板１と第３電極８との電気的接続を得るために、パッシベーション層９と保護層１１の一部を除去し、コンタクトホールを形成する。コンタクトホールは、例えば、レーザービーム照射で形成してもよく、エッチング等で形成してもよい。
　次に、ガラスフリットおよびアルミニウムの粉末を含有している第３金属ペーストが、コンタクトホールおよび保護層１１上の所定領域に塗布する。そして、最高温度が６００～８００℃、加熱時間が数十秒～数十分程度の条件で、第３金属ペーストを焼成することによって、第３電極８を形成する。このとき、第３金属ペーストの焼成の際に、パッシベーション層９および保護層１１がファイヤースルーされないようにしてもよい。この場合には、例えば、焼成温度を低くする、焼成時間を短くする、またはガラスフリットの組成において非鉛系のガラスを使用するとよい。
　また、保護層１１の厚みを３～１５ｎｍとすることによって、初期の光電変換効率を維持できる。また、このような保護層１１を用いることによって、第３電極８を形成する際にパッシベーション層９が第３金属ペーストでファイヤースルーされにくくすることができる。さらに、パッシベーション効果の低減による初期の光電変換効率を低下しにくくして、信頼性の高い太陽電池素子１０を提供できる。
　＜太陽電池モジュール＞
　太陽電池モジュール２０は、上述した太陽電池素子１０を１つ以上備えている。太陽電池モジュール２０は、例えば、互いに電気的に接続されている複数の太陽電池素子１０を備えていればよい。このような太陽電池モジュール２０は、単独の太陽電池素子１０の電気出力が小さな場合に、複数の太陽電池素子１０が例えば直列または並列に接続されることで形成される。そして、複数の太陽電池モジュール２０が組み合わされることで、実用的な電気出力が取り出される。以下では、太陽電池モジュール２０が、複数の太陽電池素子１０を備えている一例を挙げて説明する。
　図８および図９に示すように、太陽電池モジュール２０は、例えば、透明部材２３、表側充填材２４、複数の太陽電池素子１０、配線導体２１、裏側充填材２５および裏面保護材２６が積層された積層体を備えている。ここで、透明部材２３は、太陽電池モジュール２０において太陽光を受光する受光面を保護するための部材である。この透明部材２３は、例えば、透明な平板状の部材であればよい。透明部材２３の材料としては、例えばガラス等が採用される。表側充填材２４および裏側充填材２５は、例えば透明な充填材であればよい。表側充填材２４および裏側充填材２５の材料としては、例えばエチレン・酢酸ビニル共重合体（ＥＶＡ）等が採用される。裏面保護材２６は、太陽電池モジュール２０の裏面を保護するための部材である。裏面保護材２６の材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）またはポリフッ化ビニル樹脂（ＰＶＦ）等が採用される。なお、裏面保護材２６は、単層構造でもよいし、積層構造を有していてもよい。
　配線導体２１は、複数の太陽電池素子１０を電気的に接続する部材（接続部材）である。太陽電池モジュール２０に含まれる複数の太陽電池素子１０のうちの一方向に隣り合う太陽電池素子１０同士は電気的に接続されている。一方の太陽電池素子１０の出力取出電極６ａと、他方の太陽電池素子１０の第２電極７とが配線導体２１によって接続されている。ここで、配線導体２１の厚さは、例えば、０．１～０．２ｍｍであればよい。配線導体２１の幅は、例えば約２ｍｍ程度であればよい。配線導体２１としては、例えば、銅箔の全面に半田が被覆された部材等が用いられる。
　また、電気的に直列に接続されている複数の太陽電池素子１０のうち、最初の太陽電池素子１０の電極の一端と、最後の太陽電池素子１０の電極の一端とは、出力取出配線２２によって、それぞれ出力取出部としての端子ボックス２８に電気的に接続されている。また、図９では図示を省略しているが、図８に示すように、太陽電池モジュール２０は、上記積層体を周囲から保持する枠体２７を備えていてもよい。枠体２７の材質としては、例えば、耐食性および強度を有するアルミニウム合金等が採用される。
　このように保護層１１を備えた太陽電池素子１０を用いた太陽電池モジュール２０を作製する。これにより、太陽電池モジュール２０内に透過してきた水分からパッシベーション層９を保護層１１で保護できる。その結果、パッシベーション層９の劣化を低減することができて、太陽電池モジュール２０の信頼性を向上させることができる。
　なお、裏側充填材２５の材料としてＥＶＡが採用される場合には、ＥＶＡは、酢酸ビニルを含むため、高温時における湿気または水分等の透過によって経時的に加水分解を生じて酢酸を発生させる場合がある。これに対して、本実施形態では、パッシベーション層９の上に保護層１１を設けているので、生じた酢酸によるパッシベーション層９等への悪影響を低減することができる。その結果、太陽電池モジュール２０の長期信頼性が向上する。
　また、表側充填材２４および裏側充填材２５の少なくとも一方の材料としてＥＶＡが採用される場合には、このＥＶＡに水酸化マグネシウムまたは水酸化カルシウム等を含む受酸剤が添加されていてもよい。これにより、ＥＶＡから生じた酢酸を中和することができるので、太陽電池モジュール２０の耐久性が向上し、酢酸によるパッシベーション層９等に与える悪影響も低減できる。その結果、太陽電池モジュール２０の信頼性が長期間に亘って確保される。
　＜太陽電池モジュールの製造方法＞
　図８および図９を用いて具体的な太陽電池モジュール２０の製造方法について詳述する。まず、複数の太陽電池素子１０を直並列に配置して、隣り合う太陽電池素子１０同士を配線導体２１によって電気的に接続する。例えば半田を用いた配線導体２１の接続方法としては、半田ごて、ホットエアー、レーザーまたはパルスヒート等を用いることができる。このような方法によって、配線導体２１は、出力取出電極６ａおよび第２電極７に半田付けされる。
　次に、透明部材２３上に表側充填材２４を置き、さらにその上に配線導体２１および出力取出配線２２を接続した複数の太陽電池素子１０を置く。さらにその上に裏側充填材２５、裏面保護材２６を順次積層する。その後、出力取出配線２２を裏面側の各部材に設けられたスリットから裏面保護材２６の外部に導出する。このような状態にした積層体を、ラミネーターにセットし、減圧下にて加圧しながら８０～２００℃程度で、例えば１５～６０分間加熱する。これにより、積層体が一体化した太陽電池モジュールを得ることができる。
　次に、端子ボックス２８を取り付ける。具体的には、出力取出配線２２の導出された裏面保護材２６上に、端子ボックス２８をシリコーン系等の接着剤を用いて取り付ける。そして、プラス側、マイナス側の出力取出配線２２を端子ボックス２８のターミナル（不図示）にはんだ付け等で固定する。その後、端子ボックス２８に蓋を取り付ける。
　最後に、アルミニウム合金等で作製された枠体２７を本体外周部に取り付けて太陽電池モジュール２０を完成させる。枠体２７は、例えば、その角部をビスなどで本体外周部に固定することによって、取り付けることができる。このようにして、太陽電池モジュール２０が完成する。
　なお、本発明は上述した実施形態に限定されるものではなく、多くの修正および変更を加えることができる。
　例えば、パッシベーション層９を形成する前に、シリコン基板１を洗浄してもよい。洗浄工程としては、例えば、フッ酸処理、ＲＣＡ洗浄（米国ＲＣＡ社が開発した洗浄法であり、高温・高濃度の硫酸・過酸化水素水、希フッ酸（室温）、アンモニア水・過酸化水素水、または、塩酸・過酸化水素水などによる洗浄方法）およびこの洗浄後のフッ酸処理、またはＳＰＭ（Sulfuric Acid/Hydrogen Peroxide/Water Mixture）洗浄およびこの洗浄後のフッ酸処理等による洗浄方法を用いることができる。
　また、パッシベーション層９を形成する工程の後の任意の工程において、水素を含んだガスを用いてアニール処理を行なうことで、さらに、シリコン基板１における再結合速度を低下させることが可能である。
　太陽電池素子１０は、例えば、第１電極６の一部を第２主面１０ｂ側に設けたメタル・ラップ・スルー構造、またはＩＢＣ（Interdigitated Back Contact）構造などのバックコンタクト型の太陽電池素子であってもよい。また、第１主面１０ａおよび第２主面１０ｂの両面から光が入射可能な両面受光型の太陽電池素子１０であってもよい。
　半導体基板として、ｎ型半導体領域を主体とするシリコン基板１を用意してその基板の一主面にｐ型半導体領域を形成したものを用いてもよい。その場合も、ｐ型半導体領域の上に、酸化アルミニウムからなるパッシベーション層９と酸化シリコン層からなる保護層１１とを備えている太陽電池素子１０とすることができて、上述の実施形態の作用効果を期待できる。
　保護層１１を形成後に、シリコン基板１の第１主面１ａ側のパッシベーション層９をエッチングして除去してから窒化シリコンからなる反射防止層５を形成してもよい。これにより、ｎ型半導体層である第２半導体層３の上に正の固定電荷を有する窒化シリコン層が形成されるので、窒化シリコン層によるパッシベーション効果によって初期光電変換効率を向上させることができる。また、第１パッシベーション層９ａを形成する前に、シリコン基板１の第１主面１ａ側に窒化シリコン層からなる反射防止層５を形成してもよい。
　パッシベーション層９および保護層１１の一部を除去し、コンタクトホールを形成する工程において、レーザービームを照射してもよい。この場合には、コンタクトホール形成後に低濃度のフッ酸等を用いて、レーザービーム照射後のパッシベーション層９および保護層１１の残留物を除去する。これにより、シリコン基板１の第１主面１ａと第３電極８との接触抵抗を低減できる。
　第３電極８を形成する場合に、ファイヤースルーさせて第３半導体層４を形成する第３金属ペーストを塗布する工程と、ファイヤースルーさせて第３半導体層４を形成するための第３金属ペーストおよび保護層１１のそれぞれの上に、非鉛系のガラスフリットを採用したファイヤースルーされにくい第４金属ペーストを塗布する工程とを採用してもよい。また、第３金属ペーストおよび第４金属ペーストの焼成工程において、第４金属ペーストの焼成温度を低くして、パッシベーション層９および保護層１１がファイヤースルーされにくくしてもよい。
　以下に、実施例について説明する。
　まず、ｐ型の第１半導体層２を有するシリコン基板１として、平面視して正方形の一辺が約１５６ｍｍ、厚さが約２００μｍの多結晶シリコン基板を用意した。このシリコン基板１をＮａＯＨ水溶液でエッチングして表面のダメージ層を除去した。その後、シリコン基板１の洗浄を行なった。そして、シリコン基板１の第１主面１ａ側にＲＩＥ法を用いてテクスチャを形成した。
　次に、シリコン基板１に、オキシ塩化リン（ＰＯＣｌ３）を拡散源とした気相熱拡散法によって、リンを拡散させた。これにより、シート抵抗が９０Ω／□程度となるｎ型の第２半導体領域３を形成した。なお、シリコン基板１の側面１ｃおよび第１主面１ａ側にも第２半導体層３が形成されたが、この第２半導体層３は、フッ硝酸溶液で除去した。その後、シリコン基板１に残留したガラスをフッ酸溶液で除去した。
　次に、実施例１～１６で用いた太陽電池素子１０では、まず、シリコン基板１の全面にＡＬＤ法を用いて第１パッシベーション層９ａとして酸化アルミニウム層を形成した。
　次に、実施例１～１４で用いた太陽電池素子１０では、保護層１１としてＡＬＤ法を用いて酸化シリコン層を形成した。また、実施例１５で用いた太陽電池素子１０では、保護層１１としてＡＬＤ法を用いて酸化シリコン層および酸化ジルコニウム層の積層構造を備えた保護層１１を形成した。また、実施例１６では、保護層１１としてＡＬＤ法を用いて酸化シリコン層および酸化ハフニウム層の積層構造を備えた保護層１１を形成した。
　ＡＬＤ法は次のようにして行なった。成膜装置のチャンバー内にシリコン基板１を載置して、シリコン基板１の表面温度が１００～２００℃程度になるように維持した。そして、アルミニウム原料としてＴＭＡを使用した。シリコン原材料としては、ＢＤＥＡＳまたはＴＤＭＡＳを使用した。ジルコニウム原料としては、ＴＥＭＡＺを使用した。ハフニウム原料としては、ＴＥＭＡＨを使用した。さらに、酸化剤としては、Ｏ３ガスを用いた。
　上述した工程Ａから工程Ｄを複数回繰り返すことによって、約３０ｎｍの厚みの酸化アルミニウムからなる第１パッシベーション層９ａ（比較例１，２、実施例１～１６）を形成した。また、同様にして工程Ａ～工程Ｄを複数回繰り返すことによって、５～２０ｎｍの厚みの酸化シリコンの単層構造の保護層１１（実施例１～１６）を形成した。ただし、実施例１および実施例３～６は、保護層１１の成膜時に、キャリアガスとしてＣＯ２ガスを使用して、酸化シリコン中の炭素濃度を増大させた。また、上記と同様にして、５ｎｍの厚みの酸化シリコン層と２ｎｍの厚みの酸化ジルコニウム層との積層構造を備えた保護層１１（実施例１５）を形成した。さらに、上記と同様にして、５ｎｍの厚みの酸化シリコン層と２ｎｍの厚みの酸化ハフニウム層との積層構造を備えた保護層１１（実施例１６）を形成した。
　また、実施例１２～１４では、他の製造条件は実施例２と同様として、酸化アルミニウムからなる第１パッシベーション層９ａの形成前に、シリコン基板１上に酸化シリコンからなる厚み０．３～１ｎｍの第２パッシベーション層９ｂをＡＬＤ法によって形成した。
　また、比較例１では保護層１１を形成しなかった。さらに、比較例２では、酸化シリコンからなる保護層１１をＰＥＣＶＤ法で形成した。
　その後、第１主面１ａ側の保護層１１の上に、ＰＥＣＶＤ法によって窒化シリコン膜からなる反射防止層５を形成した。そして、第１主面１ａ側には銀ペーストを第１電極６のパターンに塗布し、第２主面１ｂ側には銀ペーストを第２電極７のパターンに塗布した。また、第２主面１ｂ側に、アルミニウムペーストを第３電極８のパターンに塗布した。そして、これら導電性ペーストを焼成することによって、第３半導体領域４、第１電極６、第２電極７および第３電極８を形成して、太陽電池素子１０を作製した。
　比較例１，２および実施例１～１６で用いた太陽電池素子の形成条件を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　そして、各実施例および比較例２で用いた太陽電池素子１０の保護層１１に含まれる炭素、水素および窒素等の濃度をＳＩＭＳ法で測定した。なお、比較例２において、「検出せず」とは、０．０１原子％未満を検出せずとした。また、保護層１１等の厚さは、分光エリプソメーターまたはＴＥＭ（透過型電子顕微鏡）で測定した。
　また、図８に示すような太陽電池モジュール２０を作製して、各実施例および比較例１，２について、次に示す信頼性試験を行なった。
　信頼性試験は、各実施例および比較例１，２の太陽電池モジュール２０を温度１２５℃、湿度９５％の恒温恒湿試験機に投入し、１５０時間後および４００時間後に、初期最大出力（以下、Ｐｍという）からの出力低下率を測定した。太陽電池モジュールのＰｍの測定はＪＩＳ　Ｃ　８９１３に基づいて、ＡＭ（Ａｉｒ　Ｍａｓｓ）１．５および１００ｍＷ／ｃｍ２の条件下にて測定した。これらの測定結果も表１に示す。なお、表１に示すＰｍの数値は、比較例１を１００として、比較例２、実施例１～１６の測定結果を規格化したものである。
　表１に示すように、比較例２ではＰｍが比較例１よりも若干低下した。また、比較例１および比較例２では、実施例１～１６よりも信頼性試験による出力低下率が大きくなった。
　比較例２のＰｍの低下は、保護層１１をＰＥＣＶＤ法によって作製する際に、パッシベーション層９がプラズマによって劣化したためと考えられる。また、比較例２の信頼性試験における太陽電池モジュール２０の出力低下率の結果は以下の原因が考えられる。ＰＥＣＶＤ法で形成した保護層１１の膜厚が不均一であったため、保護層１１の膜厚の薄い領域で水分の浸透が進み、パッシベーション層９が選択的に劣化したと考えられる。
　また、実施例１～１０および実施例１２～１６（ＡＬＤ法で成膜した酸化シリコンの保護層１１の膜厚が３～１５ｎｍである太陽電池素子を用いた場合）では、いずれも比較例１と同等かそれ以上のＰｍであったことを確認した。また、実施例１１では、酸化アルミニウムとは逆の固定電荷を有する酸化シリコンの保護層１１の膜厚が２０ｎｍであったため、Ｐｍは比較例１よりも若干低くなったが、比較例２よりも高いことを確認した。
　また、保護層１１を備えていない太陽電池素子を用いた比較例１では、４００時間経過で３．１％も出力が低下した。これに対し、保護層１１を備えている実施例１～１６の太陽電池モジュール２０では、４００時間経過しても１．１％以下の出力低下率であり、Ｐｍを長時間に亘って維持する効果を確認できた。
　また、実施例１および実施例３～６および実施例１０においては、太陽電池モジュールの信頼性試験における出力低下率は特に小さくなることが確認できた。実施例１および実施例３～６の出力低下率の結果は、保護層１１中の炭素濃度の増大によって透湿率が小さくなったためと考えられる。ただし、実施例１の出力低下率の結果は、実施例５の結果と比較すると、窒素の存在により透湿率が小さくなったためと考えられる。また、実施例１０の出力低下率の結果は、酸化シリコンを厚く形成したので、炭素濃度が小さくても透湿率が小さくなったためと考えられる。
　また、実施例１５，１６の場合は、全体の保護層１１の膜厚を低減することができて、保護層１１の厚さが同一の実施例７と比べて太陽電池モジュール２０の出力低下率を小さくできることが分かった。
　なお、表１には示していないが、窒素が保護層１１中に０．１～０．５原子％程度存在することで炭素が含有されている場合と同様に、パッシベーション層９へ到達する水分の量を低減し得ることが分かった。
　また、厚さが０．３～１ｎｍの酸化シリコンからなる第２パッシベーション層９ｂが形成された実施例１２～１４の場合には、太陽電池モジュール２０のＰｍを向上させることができた。これは、シリコン基板１と第１パッシベーション層９ａとの界面の欠陥が低減されたためと考えられる。
１　　：シリコン基板
　１ａ：第１主面
　１ｂ：第２主面
　１ｃ：側面
２　　：第１半導体層（ｐ型半導体領域）
３　　：第２半導体層（ｎ型半導体領域）
４　　：第３半導体層
５　　：反射防止層
６　　：第１電極
　６ａ：出力取出電極
　６ｂ：集電電極
７　　：第２電極
８　　：第３電極
９　　：パッシベーション層
　９ａ：第１パッシベーション層
　９ｂ：第２パッシベーション層
１０　：太陽電池素子
　１０ａ：第１主面
　１０ｂ：第２主面
　１０ｃ：側面
１１　：保護層
２０　：太陽電池モジュール
２１　：配線導体
２２　：出力取出配線
２３　：透明部材
２４　：表側充填材
２５　：裏側充填材
２６　：裏側保護材
２７　：枠体
２８　：端子ボックス

Claims (10)

  1. 　一方主面にｐ型半導体領域を有する半導体基板と、
    前記ｐ型半導体領域の上に配置された、酸化アルミニウムを含む第１パッシベーション層と、
    該第１パッシベーション層の上に配置された、水素および炭素を含有している酸化シリコンを含む保護層と
    を備えている太陽電池素子。
  2. 　前記保護層は窒素をさらに含有している、請求項１に記載の太陽電池素子。
  3. 　前記ｐ型半導体領域と前記第１パッシベーション層との間に酸化シリコンを含む第２パッシベーション層が配置されている、請求項１または２に記載の太陽電池素子。
  4. 　前記保護層は、水素濃度が１～１０原子％であり、かつ炭素濃度が１～１０原子％である、請求項１乃至３のいずれかに記載の太陽電池素子。
  5. 　前記保護層の厚さが３～１５ｎｍである、請求項１乃至４のいずれかに記載の太陽電池素子。
  6. 　前記保護層は、酸化シリコン層と、ジルコニウムおよびハフニウムのうち１種以上を含む１層以上の金属酸化物層とが積層された構造を有している、請求項１乃至５のいずれかに記載の太陽電池素子。
  7. 　前記第１パッシベーション層は前記保護層よりも厚い、請求項１乃至６のいずれかに記載の太陽電池素子。
  8. 　前記半導体基板の前記一方主面の反対側に位置する他方主面にｎ型半導体領域が配置されており、該ｎ型半導体領域の上に窒化シリコン層が配置されている、請求項１乃至７のいずれかに記載の太陽電池素子。
  9. 　一方主面にｐ型半導体領域を有する半導体基板を備えている太陽電池素子の製造方法であって、
    前記半導体基板を準備する工程と、
    前記半導体基板の前記ｐ型半導体領域の上に、原子層堆積法によって酸化アルミニウムを含む第１パッシベーション層を配置する工程と、
    前記第１パッシベーション層上に、原子層堆積法によって水素および炭素を含有している酸化シリコンを含む保護層を形成する工程と、
    を備えている太陽電池素子の製造方法。
  10. 　請求項１乃至８のいずれかに記載の太陽電池素子を備えている太陽電池モジュール。
PCT/JP2015/064717 2014-05-29 2015-05-22 太陽電池素子およびその製造方法並びに太陽電池モジュール WO2015182503A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016523463A JP6285545B2 (ja) 2014-05-29 2015-05-22 太陽電池素子および太陽電池モジュール
CN201580021586.2A CN106463548B (zh) 2014-05-29 2015-05-22 太阳能电池元件以及太阳能电池模块
EP15799245.4A EP3151286B1 (en) 2014-05-29 2015-05-22 Solar cell element, method for manufacturing same and solar cell module
US15/342,355 US20170077321A1 (en) 2014-05-29 2016-11-03 Solar cell element, method for manufacturing solar cell element and solar cell module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014111370 2014-05-29
JP2014-111370 2014-05-29
JP2014-132434 2014-06-27
JP2014132434 2014-06-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/342,355 Continuation US20170077321A1 (en) 2014-05-29 2016-11-03 Solar cell element, method for manufacturing solar cell element and solar cell module

Publications (1)

Publication Number Publication Date
WO2015182503A1 true WO2015182503A1 (ja) 2015-12-03

Family

ID=54698836

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/064717 WO2015182503A1 (ja) 2014-05-29 2015-05-22 太陽電池素子およびその製造方法並びに太陽電池モジュール

Country Status (5)

Country Link
US (1) US20170077321A1 (ja)
EP (1) EP3151286B1 (ja)
JP (1) JP6285545B2 (ja)
CN (1) CN106463548B (ja)
WO (1) WO2015182503A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135385A (ja) * 2016-01-27 2017-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池
JP2017174925A (ja) * 2016-03-23 2017-09-28 シャープ株式会社 光電変換素子
WO2018061703A1 (ja) * 2016-09-29 2018-04-05 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
JPWO2017187623A1 (ja) * 2016-04-28 2018-08-16 三菱電機株式会社 太陽電池の製造方法および太陽電池
WO2018198683A1 (ja) 2017-04-27 2018-11-01 京セラ株式会社 太陽電池素子および太陽電池素子の製造方法
US10622500B2 (en) 2017-07-27 2020-04-14 Kyocera Corporation Solar cell element and solar cell module
EP3493272A4 (en) * 2016-07-28 2020-04-29 Kyocera Corporation SOLAR CELL ELEMENT AND METHOD FOR PRODUCING THE SOLAR CELL ELEMENT
DE102016125714B4 (de) 2016-10-06 2021-08-12 Hyundai Motor Company Verfahren des Verpackens einer Solarzelle mittels eines Barrierefilms mit verbesserter Feuchtigkeitsbeständigkeit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531074A (zh) * 2020-11-20 2021-03-19 浙江爱旭太阳能科技有限公司 背面钝化太阳能电池及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533731A (ja) * 2005-03-17 2008-08-21 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン酸化物含有膜の形成方法
WO2011033826A1 (ja) * 2009-09-18 2011-03-24 信越化学工業株式会社 太陽電池、その製造方法及び太陽電池モジュール
JP2012253356A (ja) * 2011-06-06 2012-12-20 Imec ブリスターを伴わずにシリコン表面をパッシベーションする方法
US20130330936A1 (en) * 2011-02-07 2013-12-12 Technische Universiteit Eindhoven METHOD OF DEPOSITION OF Al2O3/SiO2 STACKS, FROM ALUMINIUM AND SILICON PRECURSORS
WO2014030765A1 (ja) * 2012-08-24 2014-02-27 京セラ株式会社 太陽電池素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488529A (zh) * 2008-01-16 2009-07-22 财团法人工业技术研究院 太阳能电池的钝化层结构及其制造方法
US20100263721A1 (en) * 2009-04-20 2010-10-21 Electronics And Telecommunications Research Institute Transparent solar cell
CN103430319B (zh) * 2011-03-31 2016-01-20 京瓷株式会社 太阳能电池元件及太阳能电池模块
US8668277B2 (en) * 2011-08-04 2014-03-11 Michael E. Santana Expandable shield
US20130220410A1 (en) * 2011-09-07 2013-08-29 Air Products And Chemicals, Inc. Precursors for Photovoltaic Passivation
CN104064622A (zh) * 2013-03-21 2014-09-24 晶科能源有限公司 一种抗电势诱导衰减的太阳能电池片及其制作方法
WO2015006247A1 (en) * 2013-07-07 2015-01-15 Solexel, Inc. Surface passivation of high-efficiency crystalline silicon solar cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533731A (ja) * 2005-03-17 2008-08-21 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン酸化物含有膜の形成方法
WO2011033826A1 (ja) * 2009-09-18 2011-03-24 信越化学工業株式会社 太陽電池、その製造方法及び太陽電池モジュール
US20130330936A1 (en) * 2011-02-07 2013-12-12 Technische Universiteit Eindhoven METHOD OF DEPOSITION OF Al2O3/SiO2 STACKS, FROM ALUMINIUM AND SILICON PRECURSORS
JP2012253356A (ja) * 2011-06-06 2012-12-20 Imec ブリスターを伴わずにシリコン表面をパッシベーションする方法
WO2014030765A1 (ja) * 2012-08-24 2014-02-27 京セラ株式会社 太陽電池素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3151286A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135385A (ja) * 2016-01-27 2017-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池
JP2017174925A (ja) * 2016-03-23 2017-09-28 シャープ株式会社 光電変換素子
JPWO2017187623A1 (ja) * 2016-04-28 2018-08-16 三菱電機株式会社 太陽電池の製造方法および太陽電池
EP3493272A4 (en) * 2016-07-28 2020-04-29 Kyocera Corporation SOLAR CELL ELEMENT AND METHOD FOR PRODUCING THE SOLAR CELL ELEMENT
US11101392B2 (en) 2016-07-28 2021-08-24 Kyocera Corporation Solar cell element and method for manufacturing solar cell element
WO2018061703A1 (ja) * 2016-09-29 2018-04-05 パナソニックＩｐマネジメント株式会社 太陽電池モジュール
DE102016125714B4 (de) 2016-10-06 2021-08-12 Hyundai Motor Company Verfahren des Verpackens einer Solarzelle mittels eines Barrierefilms mit verbesserter Feuchtigkeitsbeständigkeit
WO2018198683A1 (ja) 2017-04-27 2018-11-01 京セラ株式会社 太陽電池素子および太陽電池素子の製造方法
US11081617B2 (en) 2017-04-27 2021-08-03 Kyocera Corporation Solar battery device and method for manufacturing solar battery device
US10622500B2 (en) 2017-07-27 2020-04-14 Kyocera Corporation Solar cell element and solar cell module

Also Published As

Publication number Publication date
EP3151286A4 (en) 2018-01-03
EP3151286A1 (en) 2017-04-05
CN106463548B (zh) 2018-07-24
US20170077321A1 (en) 2017-03-16
CN106463548A (zh) 2017-02-22
JP6285545B2 (ja) 2018-02-28
JPWO2015182503A1 (ja) 2017-04-20
EP3151286B1 (en) 2021-12-08

Similar Documents

Publication Publication Date Title
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
JP5570654B2 (ja) 太陽電池素子および太陽電池モジュール
JP5490231B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
US9847435B2 (en) Solar cell element
WO2012008436A1 (ja) 太陽電池の製造方法及び製膜装置
JP5737204B2 (ja) 太陽電池及びその製造方法
TWI673883B (zh) 太陽電池元件及太陽電池元件之製造方法
JP5813212B2 (ja) 太陽電池素子
WO2016068237A1 (ja) 太陽電池モジュール
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
WO2013100085A1 (ja) 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
JP5477220B2 (ja) 太陽電池及びその製造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
JP5744202B2 (ja) アルミナ膜の形成方法
TWI650872B (zh) 太陽能電池及其製造方法、太陽能電池模組及太陽能電池發電系統
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
JP6336139B2 (ja) 太陽電池素子およびその製造方法
JP6571409B2 (ja) 太陽電池素子およびその製造方法
WO2017057618A1 (ja) 太陽電池素子およびその製造方法並びに太陽電池モジュール
JP6317155B2 (ja) 太陽電池素子
KR20200023301A (ko) 고효율 이면전극형 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15799245

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016523463

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015799245

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015799245

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE