KR20140132772A - 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템 - Google Patents

아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템 Download PDF

Info

Publication number
KR20140132772A
KR20140132772A KR1020147028787A KR20147028787A KR20140132772A KR 20140132772 A KR20140132772 A KR 20140132772A KR 1020147028787 A KR1020147028787 A KR 1020147028787A KR 20147028787 A KR20147028787 A KR 20147028787A KR 20140132772 A KR20140132772 A KR 20140132772A
Authority
KR
South Korea
Prior art keywords
offset
value
gain
gain value
storing
Prior art date
Application number
KR1020147028787A
Other languages
English (en)
Other versions
KR101586163B1 (ko
Inventor
요시유키 구보타
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20140132772A publication Critical patent/KR20140132772A/ko
Application granted granted Critical
Publication of KR101586163B1 publication Critical patent/KR101586163B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1176—I-O signal processing, adaption, conditioning, conversion of signal levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

아날로그 변환 장치(30)는 오프셋·게인치를 격납하는 불휘발성 메모리(32)로 이루어진 오프셋·게인치 격납부(321)와, 오프셋·게인치 격납부(321) 중의 오프셋·게인치를 보간 연산용으로서 이용하여 아날로그-디지털간 변환을 행하는 연산부(31)와, 과거에 사용한 오프셋·게인치 격납부(321) 중의 오프셋·게인치를 전 오프셋·게인치로서 격납하는 불휘발성 메모리(32)로 이루어진 전 오프셋·게인치 격납부(322)를 구비하고, 연산부(31)는 오프셋·게인치 격납부(321)로의 오프셋·게인치의 설정과, 전 오프셋·게인치 격납부(322)로의 전 오프셋·게인치의 격납을 제어하는 오프셋·게인치 설정부(311)를 가진다.

Description

아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템{ANALOG CONVERSION DEVICE AND PROGRAMMABLE LOGIC CONTROLLER SYSTEM}
본 발명은 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템에 관한 것이다.
프로그래머블 컨트롤러(Programmable Logic Controller；이하, PLC라고 함)에 아날로그 데이터값을 입력하는 경우에는, 아날로그 데이터값을 디지털값으로 변환하는 아날로그 입력 유닛(A/D 변환 장치)이 이용되고, PLC로부터 아날로그 데이터값을 출력하는 경우에는, 디지털값을 출력하는 아날로그 데이터값으로 변환하는 아날로그 출력 유닛(D/A 변환 장치)이 이용된다.
일반적으로, 아날로그 데이터값을 디지털값으로 변환할 때, 또 디지털값을 아날로그 데이터값으로 변환할 때에는, 오프셋·게인치가 이용된다. 오프셋치는 변환하는 아날로그 데이터값의 최소치에 상당하는 값이고, 게인치는 변환하는 아날로그 데이터값의 최대치에 상당하는 값이다. A/D 변환 장치 및 D/A 변환 장치(이하, 총괄하여 아날로그 변환 장치라고 함)에 있어서는, 오프셋치 및 게인치의 2값을 이용하여 직선 보간(linear interpolation)을 행함으로써, 아날로그 변환을 실현하고 있다.
PLC에 장착되는 아날로그 변환 장치에 있어서는, 오프셋·게인치는 제조시, 유닛 내의 불휘발성 메모리에 기입된다. 이들 오프셋·게인치는, 예를 들어 0V, 10V, 0mA, 4mA, 20mA와 같은 아날로그 데이터를 정확하게 취급할 수 있도록 교정한 값이 기입된다. 또, 이들 오프셋·게인치는 각각의 유닛(아날로그 변환 장치)에 탑재되는 부품의 편차에 의해서, 각각 다른 값을 취할 수 있다.
추가로, PLC에 장착되는 아날로그 변환 장치에 있어서는, 제조시에 불휘발성 메모리에 등록된 오프셋·게인치에 더하여, 유저가 임의의 오프셋·게인치를 등록하는 것도 가능하다. 이것에 의해서, 유저는 유닛이 준비하고 있는 정형적인 아날로그 레인지(analog range)뿐만이 아니라, 접속되는 기기에 맞춘 임의의 아날로그 레인지를 사용하는 것이 가능해진다.
여기서, 유저가 등록하는 오프셋·게인치에 관해, 복수의 등록 영역을 준비하고, 복수 종류의 오프셋·게인치를 등록 가능하게 함으로써, 이들을 선택하여 사용 가능하게 하는 기술이 제안되어 있다(예를 들어, 특허 문헌 1 참조). 이것에 의해서, 복수의 오프셋·게인치를 미리 불휘발성 메모리에 등록해 두고, 그것들을 용도에 맞춰서 선택해, 구분하여 사용하는 것이 가능하다.
특허 문헌 1: 일본국 특개평 7－78007호 공보
그렇지만, 특허 문헌 1에 기재된 기술에서는, 어느 특정의 오프셋·게인치에 대해서, 조정을 다시 했을 경우, 이전 사용하고 있던 오프셋·게인치는 재기입되어 버린다. 그 결과, 이전 사용하고 있던 오프셋·게인치를 재차 사용하려면, 다시 조정을 행할 필요가 있었다. 그 때문에, PLC가 제어 대상으로 하는 시스템의 정기 조정 등에 의해서, 의도하지 않는 오프셋·게인치로 잘못 재기입되어 버려, 시스템이 의도하지 않은 동작을 행하게 되어 버렸을 경우에, 시스템을 복구하기 위해서는, 재차 적절한 오프셋·게인치가 되도록, 조정을 행하지 않으면 안 된다고 하는 문제점이 있었다.
본 발명은 상기를 감안하여 이루어진 것으로, 특정의 오프셋·게인치에 있어서, 재조정을 행하여 설정치를 재기입한 후, 그때까지 사용하고 있던 설정치를 복원할 수 있는 아날로그 변환 장치 및 PLC 시스템을 얻는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 아날로그 변환 장치는, 프로그래머블 컨트롤러를 구성하고, 오프셋·게인치를 이용하여 아날로그-디지털간 변환을 행하는 아날로그 변환 장치에 있어서, 상기 오프셋·게인치를 격납하는 불휘발성 메모리로 이루어진 오프셋·게인치 격납 수단과, 상기 오프셋·게인치 격납 수단 중의 오프셋·게인치를 보간 연산용으로서 이용하여 아날로그-디지털간 변환을 행하는 연산 수단과, 과거에 사용한 상기 오프셋·게인치 격납 수단 중의 상기 오프셋·게인치를 전(前) 오프셋·게인치로서 격납하는 불휘발성 메모리로 이루어진 전 오프셋·게인치 격납 수단을 구비하고, 상기 연산 수단은, 상기 오프셋·게인치 격납 수단으로의 상기 오프셋·게인치의 설정과, 상기 전 오프셋·게인치 격납 수단으로의 상기 전 오프셋·게인치의 격납을 제어하는 오프셋·게인치 설정 수단을 가지는 것을 특징으로 한다.
본 발명에 의하면, 전 오프셋·게인치 격납 수단에 과거의 오프셋·게인치를 격납하고, 오프셋·게인치 설정 수단에서 전 오프셋·게인치 격납 수단으로부터 이전 사용한 오프셋·게인치를 자유롭게 호출하여 최신의 오프셋·게인치로서 재설정하도록 했으므로, 프로그래머블 컨트롤러 시스템이 제어 대상으로 하는 시스템의 조정 작업에 있어서, 의도하지 않는 오프셋·게인치를 잘못 등록해 버려, 시스템이 의도하지 않은 동작을 행하게 되었을 경우라도, 오프셋·게인치를 재조정하는 일 없이, 용이하게 과거의 정상적인 상태로 복구할 수 있다고 하는 효과를 가진다.
도 1은 실시 형태에 의한 아날로그 변환 장치를 포함하는 PLC 시스템의 개략 구성을 모식적으로 나타내는 블록도이다.
도 2는 실시 형태에 의한 불휘발성 메모리의 구성을 모식적으로 나타내는 도면이다.
도 3은 오프셋·게인치의 설정 처리 절차의 일례를 나타내는 순서도이다.
도 4는 불휘발성 메모리에서의 오프셋·게인치의 설정 처리의 모습을 모식적으로 나타내는 도면이다.
도 5는 오프셋·게인치의 복원 처리 절차의 일례를 나타내는 순서도이다.
도 6은 불휘발성 메모리에서의 오프셋·게인치의 복원 처리의 모습을 모식적으로 나타내는 도면이다.
이하에 첨부 도면을 참조하여, 본 발명에 따른 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템의 매우 적합한 실시 형태를 상세하게 설명한다. 또한, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
도 1은 실시 형태에 의한 아날로그 변환 장치를 포함하는 PLC 시스템의 개략 구성을 모식적으로 나타내는 블록도이다. 또한, 본 도면에서는, 실시 형태에 의한 오프셋·게인치의 변경 설정에 관한 처리부만을 나타내고, 그 외의 산업 기기 등의 제어 대상을 제어하는 처리부에 대해서는 도시를 생략하고 있다.
PLC 시스템(10)은 CPU(Central Processing Unit) 유닛(20)과 아날로그 유닛(아날로그 변환 장치)(30)이, 유닛간 버스(40)를 통해서 접속되고, 또, PLC 시스템(10)을 구성하는 유닛(여기에서는 CPU 유닛(20))에, 통신 회선(60)을 통해서 퍼스널 컴퓨터 등의 주변장치(50)가 접속되는 구성을 가지고 있다. 또한, 도 1에서는, PLC 시스템(10)에는, CPU 유닛(20)과 아날로그 유닛(30)이 마련되는 경우를 나타내고 있지만, 이들 외에, 목적에 맞춰서, 서보 앰프 등을 제어하여 다축(多軸)의 위치 제어를 실행하는 모션 컨트롤러 유닛이나, CPU 유닛(20)으로부터 지령된 온도에 도달하도록 가열·냉각하기 위한 온도 제어 신호를 출력하는 온도 컨트롤러 유닛 등을 마련하는 것도 가능하다. 또, 이 실시 형태에서는, CPU 유닛(20)과 아날로그 유닛(30) 이외의 유닛에 대해서는 언급하지 않는다.
CPU 유닛(20)은, PLC 시스템(10)이 구비하는 여러 가지의 유닛을 동작시켜 산업용 기기 등의 제어 대상을 제어하는 프로그램인 유저 프로그램의 실행과, 유저 프로그램이 사용하는 값 등의 입력치의 취득과, 실행 결과의 출력을 소정의 주기로 반복한다. 이 CPU 유닛(20)은, 유저 프로그램을 실행하는 유저 프로그램 실행부(21)와, 주변장치(50)와 접속하기 위한 인터페이스인 주변장치 I/F(22)와, 유닛간 버스(40)를 통해서, 아날로그 유닛(30) 등의 다른 유닛과 통신을 행하기 위한 통신 인터페이스인 버스 I/F(23)를 구비한다. 이들 유저 프로그램 실행부(21), 주변장치 I/F(22) 및 버스 I/F(23)간은, 각각 내부 버스(24)로 접속되어 있다.
아날로그 유닛(30)은, PLC가 제어 대상으로 하는 산업 기기 등과의 사이에서 전류치나 전압치 등의 아날로그 신호의 입출력을 행한다. 이 아날로그 유닛(30)은 아날로그 유닛(30) 전체의 제어를 실행하는 연산부(31)와, 아날로그-디지털간 변환 처리에서 사용되는 오프셋·게인치를 격납하는 불휘발성 메모리(32)와, 유닛간 버스(40)를 통해서 CPU 유닛(20)과 통신을 행하기 위한 통신 인터페이스인 버스 I/F(33)를 가지고, 이들 연산부(31), 불휘발성 메모리(32) 및 버스 I/F(33)간은, 각각 내부 버스(34)로 접속되어 있다.
연산부(31)는, 제어 대상으로부터 취득하는 아날로그값을 디지털값으로 변환하고, 또 CPU 유닛(20)으로부터 취득한 디지털값을 아날로그값으로 변환하는 아날로그-디지털간 변환 처리를 행하는 기능을 가진다. 또, 이 연산부(31)는, 오프셋·게인치를 불휘발성 메모리(32)에 기입함과 아울러, 유닛 기동시에 불휘발성 메모리(32)의 오프셋·게인치 격납부(321)로부터 최신의 오프셋·게인치의 독출을 행하는 오프셋·게인치 설정부(311)를 구비하고 있다.
불휘발성 메모리(32)는 EEPROM(Electrically Erasable Programmable Read-Only Memory) 등에 의해 구성되어, 아날로그 변환시, 입출력하는 데이터를 직선 보간하기 위해서 사용하는 데이터로서, 오프셋치 및 게인치를 격납하는 영역인 오프셋·게인치 격납부(321)와, 과거에 사용한 오프셋·게인치를 시계열(時系列)로 격납하는 영역인 전(前) 오프셋·게인치 격납부(322)를 가진다. 또한, 본 실시 형태에서는 불휘발성 메모리(32)가 오프셋·게인치 격납부(321)와 전 오프셋·게인치 격납부(322)의 양쪽을 가지는 것으로 했지만, 전 오프셋·게인치 격납부(322)는 다른 불휘발성 메모리가 가지도록 해도 좋다. 예를 들면, 불휘발성 메모리(32)와는 별개로 불휘발성 메모리를 별도 구비하고, 이 불휘발성 메모리가 전 오프셋·게인치 격납부(322)를 가지도록 해도 좋다. 또, 아날로그 유닛(30) 외의 외부 메모리가 전 오프셋·게인치 격납부(322)를 가지도록 하여, 아날로그 유닛(30)이 전 외부 메모리와의 통신 I/F를 가지도록 해도 좋다.
주변장치(50)는 유저 프로그램의 설정이나 상태를 표시하는 것이 가능한 퍼스널 컴퓨터 등에 의해서 구성된다. 이 실시 형태에 관한 기능으로서, 아날로그 유닛(30)의 불휘발성 메모리(32)에 격납되어 있는 오프셋·게인치의 변경 설정을 행하는 오프셋·게인치 설정 변경부(51)를 구비한다.
여기서, 아날로그 유닛(30)이 구비하는 불휘발성 메모리(32)에 대해서, 추가로 상세하게 설명한다. PLC가 제어 대상으로 하는 산업 기기의 입출력 특성에 합치(合致)하도록 유저가 조정을 행했을 때, 불휘발성 메모리(32)의 오프셋·게인치 격납부(321)에는, 그 조정 결과인 오프셋치 및 게인치가 오프셋·게인치 설정부(311)에 의해서 기입된다. 또한, 언제 조정한 오프셋·게인치인지를 특정할 수 있도록, 불휘발성 메모리(32)에 기입할 때의 일시(日時) 정보를 함께 불휘발성 메모리(32)에 격납하도록 해도 좋다. 배경 기술에서 설명한 것처럼, 종래에는 복수 종류의 오프셋·게인치를 불휘발성 메모리(32)에 격납할 수 있는 반면에, 유저가 그 오프셋·게인치의 재조정을 행하여, 잘못된 조정을 행해 버려서, 불휘발성 메모리(32) 내의 내용을 재기입해 버리면, 원래 상태로 복원하는 것이 곤란했다. 여기서, 이 실시 형태에서는, 불휘발성 메모리(32)에, 아날로그-디지털간 변환 처리에 사용하는 오프셋·게인치인 최신의 오프셋·게인치를 격납하는 오프셋·게인치 격납부(321)와, 조정전에 아날로그-디지털간 변환 처리에 사용하고 있던 오프셋·게인치를 격납하는 전 오프셋·게인치 격납부(322)를 마련하도록 하고 있다. 즉, 전 오프셋·게인치 격납부(322)에는, 오프셋·게인치의 재조정을 행할 때에, 오프셋·게인치 격납부(321)의 내용을 재기입 전의 오프셋·게인치 격납부(321)의 내용이 저장(save)되도록 하고 있다.
도 2는 실시 형태에 의한 불휘발성 메모리의 구성을 모식적으로 나타내는 도면이다. 오프셋·게인치 격납부(321)는 최신의 오프셋·게인치(401)를 1세트 격납하고 있고, 전 오프셋·게인치 격납부(322)는 과거의 오프셋·게인치(402)를 N세트(N은 자연수)분 격납하고 있다. 또한, 격납 가능한 과거의 오프셋·게인치(402) 세트수 N은 임의이다. 또, 오프셋·게인치 격납부(321) 및 전 오프셋·게인치 격납부(322)는, 전술한 오프셋·게인치를 아날로그 유닛(30)이 구비하고 있는 채널수 만큼 격납할 수 있는 영역을 가지고 있지만, 여기에서는 1채널분만 격납되는 경우를 도시하고 있다.
도 2에 도시된 예에서는, 전 오프셋·게인치 격납부(322)에, 세대 관리 영역인 오프셋·게인치 격납 영역이 세대마다 마련되어 있다. 즉, 1세대 전의 오프셋·게인치 격납 영역, 2세대 전의 오프셋·게인치 격납 영역, 3세대 전의 오프셋·게인치 격납 영역, … (N－1)세대 전의 오프셋·게인치 격납 영역, N세대 전의 오프셋·게인치 격납 영역이 마련되어 있다. 도 2가 도시한 바와 같이 전 오프셋·게인치 격납부(322)에는 과거의 오프셋·게인치를 복수 개 격납 가능하지만, 본 실시 형태에서는, 각 오프셋·게인치를 「세대」라고 칭하여, 구별하고 있다. 즉, 오프셋·게인치 격납부(321)에 격납되어 있는 최신의 오프셋·게인치의 전에 아날로그-디지털간 변환 처리에 사용하고 있던 오프셋·게인치를 1세대 전, 이에 더하여 그 전에 아날로그-디지털간 변환 처리에 사용하고 있던 오프셋·게인치를 2세대 전이라고 칭한다. 후술하는 것처럼, 오프셋·게인치 격납부(321)에 새롭게 오프셋·게인치(401)가 설정되면, 그때까지 전 오프셋·게인치 격납부(322)의 1세대 전~(N－1)세대 전의 오프셋·게인치 격납 영역에 격납되어 있던 오프셋·게인치(402)는, 각각 2세대 전~N세대 전의 오프셋·게인치 격납 영역에 격납되고, 오프셋·게인치 격납부(321)에 격납되어 있던 오프셋·게인치(401)는, 전 오프셋·게인치 격납부(322)의 1세대 전의 오프셋·게인치 격납 영역에 격납된다.
다음으로, 이러한 구성의 PLC 시스템(10)에서의 오프셋·게인치의 설정 처리와 복원 처리에 대해 차례로 설명한다.
＜오프셋·게인치의 설정 처리＞
도 3은 오프셋·게인치의 설정 처리 절차의 일례를 나타내는 순서도이고, 도 4는 불휘발성 메모리(32)에서의 오프셋·게인치의 설정 처리의 모습을 모식적으로 나타내는 도면이다.
우선, 아날로그 유닛(30)의 연산부(31)의 오프셋·게인치 설정부(311)는, 오프셋·게인치의 설정 요구가 있는지 여부를 판정한다(스텝 S10). 오프셋·게인치의 설정 요구는, 아날로그 유닛(30)의 외부로부터 유저에 의해서 발행되는 요구이며, 예를 들어 CPU 유닛(20)의 유저 프로그램 실행부(21)에서 실행되는 유저 프로그램으로부터 발행되는 요구나, CPU 유닛(20)에 접속된 주변장치(50)상에서 동작하는 오프셋·게인치 설정 변경부(51)로부터 유저 조작에 의해서 발행되는 요구 등이 있다. 오프셋·게인치의 설정 요구를 받지 않은 경우(스텝 S10에서 No인 경우)에는, 오프셋·게인치의 설정 요구가 있을 때까지 대기 상태가 된다.
한편, 오프셋·게인치의 설정 요구를 받은 경우(스텝 S10에서 Yes인 경우)에는, 오프셋·게인치 설정부(311)는 불휘발성 메모리(32)의 전 오프셋·게인치 격납부(322)에 있어서, 1세대 전에서부터 N－1세대 전까지의 오프셋·게인치(402)를, 2세대 전~N세대 전의 오프셋·게인치를 격납하는 영역에 카피한다(도 3과 도 4의 스텝 S11). 이것에 의해서, 1세대 전에서부터 N－1세대 전까지의 오프셋·게인치(402)의 격납 영역이, 1세대만큼 오래된 방향으로 시프트 된다.
추가로, 오프셋·게인치 설정부(311)는, 지금까지 최신 오프셋·게인치로서 아날로그 변환시에 보간 연산용의 데이터로서 사용하고 있던 오프셋·게인치(401a)를 오프셋·게인치 격납부(321)로부터 전 오프셋·게인치 격납부(322)의 1세대 전의 오프셋·게인치의 격납 영역에 카피한다(도 3과 도 4의 스텝 S12).
그 후, 재조정의 결과인 신 오프셋·게인치(401b)를 최신 오프셋·게인치로서, 오프셋·게인치 격납부(321)에 격납한다(도 3과 도 4의 스텝 S13). 그리고 스텝 S10으로 처리가 돌아간다. 이상에 의하여, 오프셋·게인치 설정 처리가 종료된다.
＜오프셋·게인치의 복원 처리＞
도 5는 오프셋·게인치의 복원 처리 절차의 일례를 나타내는 순서도이고, 도 6은 불휘발성 메모리에서의 오프셋·게인치의 복원 처리의 모습을 모식적으로 나타내는 도면이다.
우선, 아날로그 유닛(30)의 연산부(31)의 오프셋·게인치 설정부(311)는, 오프셋·게인치의 복원 요구가 있는지 여부를 판정한다(스텝 S20). 오프셋·게인치의 복원 요구는, 아날로그 유닛(30)의 외부로부터 유저에 의해서 발행되는 요구이며, 예를 들어 CPU 유닛(20)의 유저 프로그램 실행부(21)에서 실행되는 유저 프로그램으로부터 발행되는 요구나, CPU 유닛(20)에 접속된 주변장치(50) 상에서 동작하는 오프셋·게인치 설정 변경부(51)로부터 유저 조작에 의해서 발행되는 요구 등이 있다. 이 오프셋·게인치의 복원 요구에는, 유저에 의해서 지정되는 전 오프셋·게인치 격납부(322) 중에 복원할 오프셋·게인치(402)의 격납 영역(복원 대상)이 포함되어 있다. 여기에서는, M세대 전(M은 N이하의 자연수)의 오프셋·게인치(402)가 지정되는 것으로 한다. 오프셋·게인치의 복원 요구를 받지 않은 경우(스텝 S20에서 No인 경우)에는, 오프셋·게인치의 복원 요구가 있을 때까지 대기 상태가 된다.
한편, 오프셋·게인치의 복원 요구를 받은 경우(스텝 S20에서 Yes인 경우)에는, 오프셋·게인치 설정부(311)는 오프셋·게인치의 복원 요구에 의해서 지정된 복원 대상의 오프셋·게인치인, M세대 전의 오프셋·게인치(402)를 별개 영역에 저장한다(스텝 S21). 이 별개 영역이란, 일시적으로 데이터를 저장해 두기 위한 것으로, 휘발성인 것이어도, 불휘발성인 것이어도 좋다. 즉, 별개 영역은 불휘발성 메모리(32)의 오프셋·게인치 격납부(321)와 전 오프셋·게인치 격납부(322) 이외의 영역에 마련해도 좋고, 도시하지 않는 RAM에 마련해도 좋다.
그 다음으로, 오프셋·게인치 설정부(311)는 전 오프셋·게인치 격납부(322)에 있어서, 1세대 전에서부터 N－1세대 전까지의 오프셋·게인치(402)를, 2세대 전~N세대 전의 오프셋·게인치(402)를 격납하는 영역에 카피한다(도 5와 도 6의 스텝 S22). 이것에 의해서, 1세대 전에서부터 N－1세대 전까지의 오프셋·게인치(402)의 격납 영역이, 1세대만큼 오래된 방향으로 시프트 된다.
추가로, 오프셋·게인치 설정부(311)는, 지금까지 최신 오프셋·게인치로서 아날로그 변환시에 보간 연산용의 데이터로서 사용하고 있던 오프셋·게인치(401c)를 오프셋·게인치 격납부(321)로부터 전 오프셋·게인치 격납부(322)의 1세대 전의 오프셋·게인치(402)의 격납 영역에 카피한다(도 5와 도 6의 스텝 S23).
그 후, 오프셋·게인치 설정부(311)는 유저에 의해서 복원하도록 지정된 데이터이며, 스텝 S21에서 별개 영역에 저장된 오프셋·게인치를 최신 오프셋·게인치(401d)로서, 오프셋·게인치 격납부(321)에 격납한다(도 5와 도 6의 스텝 S24). 그리고 스텝 S20로 처리가 돌아간다. 이상에 의하여, 오프셋·게인치 복원 처리가 종료된다.
이 실시 형태에서는, PLC 시스템(10)을 구성하는 아날로그 유닛(30)의 불휘발성 메모리(32)에, 현재 사용중인 오프셋·게인치를 격납하는 오프셋·게인치 격납부(321)와, 소정 수의 세대 전까지의 전 오프셋·게인치를 격납하는 전 오프셋·게인치 격납부(322)를 구비하고, 과거에 사용한 오프셋·게인치를 전 오프셋·게인치 격납부(322)로부터 판독하여, 오프셋·게인치 격납부(321)에 복원하도록 했다. 이것에 의해서, 오프셋·게인치의 재조정을 행하여, 오프셋·게인치 격납부(321)의 값을 재기입한 후에, 그 값이 부적절한 것이었던 것이 판명되었을 경우에, 재차 조정을 행하는 일 없이, 원래의 오프셋·게인치를 오프셋·게인치 격납부(321)에 설정할 수 있다고 하는 효과를 가진다.
[산업상의 이용 가능성]
이상과 같이, 본 발명에 따른 아날로그 변환 장치 및 PLC 시스템은, PLC에 장착되는 아날로그 유닛에 적합하다.
10: PLC 시스템
20: CPU 유닛
21: 유저 프로그램 실행부
22: 주변장치 I/F
23, 33: 버스 I/F
24, 34: 내부 버스
30: 아날로그 유닛(아날로그 변환 장치)
31: 연산부
32: 불휘발성 메모리
40: 유닛간 버스
50: 주변장치
51: 오프셋·게인치 설정 변경부
60: 통신 회선
311: 오프셋·게인치 설정부
321: 오프셋·게인치 격납부
322: 전(前) 오프셋·게인치 격납부

Claims (6)

  1. 프로그래머블 컨트롤러를 구성하고, 오프셋·게인치를 이용하여 아날로그-디지털간 변환을 행하는 아날로그 변환 장치에 있어서,
    상기 오프셋·게인치를 격납하는 불휘발성 메모리로 이루어진 오프셋·게인치 격납 수단과,
    상기 오프셋·게인치 격납 수단 중의 오프셋·게인치를 보간 연산용으로서 이용하여 아날로그-디지털간 변환을 행하는 연산 수단과,
    과거에 사용한 상기 오프셋·게인치 격납 수단 중의 상기 오프셋·게인치를 전(前) 오프셋·게인치로서 격납하는 불휘발성 메모리로 이루어진 전 오프셋·게인치 격납 수단을 구비하고,
    상기 연산 수단은, 상기 오프셋·게인치 격납 수단으로의 상기 오프셋·게인치의 설정과, 상기 전 오프셋·게인치 격납 수단으로의 상기 전 오프셋·게인치의 격납을 제어하는 오프셋·게인치 설정 수단을 가지는 것을 특징으로 하는 아날로그 변환 장치.
  2. 청구항 1에 있어서,
    상기 오프셋·게인치 설정 수단은, 새로운 오프셋·게인치의 상기 오프셋·게인치 격납 수단으로의 설정 요구를 받으면, 상기 오프셋·게인치 격납 수단에 격납되어 있는 현재의 상기 오프셋·게인치를 상기 전 오프셋·게인치 격납 수단에 격납한 후에, 상기 새로운 오프셋·게인치를 상기 오프셋·게인치 격납 수단에 격납하는 것을 특징으로 하는 아날로그 변환 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 오프셋·게인치 설정 수단은, 과거에 사용한 상기 오프셋·게인치의 복원 요구를 받으면, 상기 전 오프셋·게인치 격납 수단 중에 상기 복원 요구로 지정되는 상기 전 오프셋·게인치를 취득하고, 상기 오프셋·게인치 격납 수단에 격납되어 있는 상기 오프셋·게인치를 상기 전 오프셋·게인치 격납 수단에 격납한 후에, 취득한 상기 전 오프셋·게인치를 새로운 상기 오프셋·게인치로서 상기 오프셋·게인치 격납 수단에 격납하는 것을 특징으로 하는 아날로그 변환 장치.
  4. 청구한 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 전 오프셋·게인치 격납 수단은, 상기 전 오프셋·게인치로서, 과거에 사용한 복수 세대 분의 오프셋·게인치를 격납하는 것을 특징으로 하는 아날로그 변환 장치.
  5. 청구항 4에 있어서,
    상기 전 오프셋·게인치 격납 수단은, 과거에 사용한 세대마다 상기 전 오프셋·게인치를 격납하는 세대 관리 영역을 가지고,
    상기 오프셋·게인치 설정 수단은, 상기 설정 요구 또는 상기 복원 요구를 받으면, 상기 전 오프셋·게인치 격납 수단 중의 1세대 전에서부터 가장 오래된 세대의 하나 전의 세대까지의 상기 세대 관리 영역의 상기 전 오프셋·게인치를, 2세대 전에서부터 가장 오래된 세대까지의 상기 세대 관리 영역에 각각 카피하고, 상기 오프셋·게인치 격납 수단 중의 상기 오프셋·게인치를 상기 전 오프셋·게인치 격납 수단 중의 1세대 전의 상기 세대 관리 영역에 카피하고, 상기 오프셋·게인치 격납 수단에 상기 새로운 오프셋·게인치 또는 상기 과거의 전 오프셋·게인치를 격납하는 것을 특징으로 하는 아날로그 변환 장치.
  6. 아날로그-디지털간 변환시에 이용하는 오프셋·게인치를 격납하는 불휘발성 메모리로 이루어진 오프셋·게인치 격납 수단, 상기 오프셋·게인치 격납 수단 중의 오프셋·게인치를 보간 연산용으로서 이용하여 아날로그-디지털간 변환을 행하는 연산 수단, 및 과거에 사용한 상기 오프셋·게인치 격납 수단 중의 상기 오프셋·게인치를 전 오프셋·게인치로서 격납하는 불휘발성 메모리로 이루어진 전 오프셋·게인치 격납 수단을 구비하는 아날로그 변환 장치와, 상기 아날로그 변환 장치를 포함하는 다른 유닛의 동작을 제어하는 CPU 유닛을 가지는 프로그래머블 컨트롤러와, 상기 CPU 유닛의 유저 프로그램의 설정을 행하는 주변장치가 통신 회선을 통해서 접속되는 프로그래머블 컨트롤러 시스템으로서,
    상기 주변장치는, 상기 아날로그 변환 장치의 상기 오프셋·게인치 격납 수단 중의 상기 오프셋·게인치를 변경하는 요구를 상기 CPU 유닛 경유로 상기 아날로그 변환 장치에 발행하는 오프셋·게인치 설정 변경 수단을 구비하고,
    상기 아날로그 변환 장치의 상기 연산 수단은, 상기 요구를 수신하면, 상기 요구에 따라서 상기 오프셋·게인치 격납 수단으로의 상기 오프셋·게인치의 설정과, 상기 전 오프셋·게인치 격납 수단으로의 상기 전 오프셋·게인치의 격납을 제어하는 오프셋·게인치 설정 수단을 가지는 것을 특징으로 하는 프로그래머블 컨트롤러 시스템.
KR1020147028787A 2012-05-11 2012-05-11 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템 KR101586163B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/062161 WO2013168284A1 (ja) 2012-05-11 2012-05-11 アナログ変換装置およびプログラマブルコントローラシステム

Publications (2)

Publication Number Publication Date
KR20140132772A true KR20140132772A (ko) 2014-11-18
KR101586163B1 KR101586163B1 (ko) 2016-01-15

Family

ID=48189432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147028787A KR101586163B1 (ko) 2012-05-11 2012-05-11 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템

Country Status (7)

Country Link
US (1) US9729161B2 (ko)
JP (1) JP5178964B1 (ko)
KR (1) KR101586163B1 (ko)
CN (1) CN104303116B (ko)
DE (1) DE112012006045B4 (ko)
TW (1) TWI503639B (ko)
WO (1) WO2013168284A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001008U (ko) * 2017-10-11 2019-04-30 한전케이피에스 주식회사 핵연료 이송장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3019958B1 (fr) * 2014-04-14 2017-08-11 Valeo Equip Electr Moteur Procede et dispositif de communication d'un regulateur de tension d'un alternateur de vehicule automobile sur un reseau embarque, regulateur de tension et alternateur correspondants
KR101701691B1 (ko) * 2015-04-20 2017-02-01 미쓰비시덴키 가부시키가이샤 프로그래머블 로직 컨트롤러 시스템 및 연산 유닛
DE112021007305T5 (de) * 2021-07-30 2024-01-25 Fanuc Corporation Schaltungsvorrichtung
CN114447657B (zh) * 2022-02-25 2023-06-20 国网山东省电力公司平原县供电公司 一种电力输电线路断点连接装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662642A (ja) * 1992-08-11 1994-03-08 Kubota Corp コンバインのクローラ走行装置
JPH0778007A (ja) 1993-06-30 1995-03-20 Mitsubishi Electric Corp プログラマブルコントローラ用アナログ信号処理装置
JP2001217713A (ja) * 2000-02-02 2001-08-10 Meidensha Corp Ａ／ｄ変換モジュールのデータ補正装置
JP2005244771A (ja) * 2004-02-27 2005-09-08 Fuji Electric Holdings Co Ltd Ａ／ｄ変換回路、電流計測回路、充放電量計測回路および誤差補正方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256103A (ja) * 1991-02-08 1992-09-10 Hitachi Ltd プログラマブルコントローラ
US5319370A (en) * 1992-08-31 1994-06-07 Crystal Semiconductor, Inc. Analog-to-digital converter with a continuously calibrated voltage reference
JPH0662642U (ja) * 1993-02-09 1994-09-02 日新電機株式会社 Ａｄ変換装置
JP2000349976A (ja) * 1999-03-26 2000-12-15 Canon Inc 画像入力装置及びその制御方法及び記憶媒体
JP3893830B2 (ja) 2000-01-24 2007-03-14 富士電機機器制御株式会社 アナログモジュール
KR100538481B1 (ko) * 2002-01-31 2005-12-22 미쓰비시덴키 가부시키가이샤 아날로그 유닛 시스템
US6901298B1 (en) * 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
JP3915791B2 (ja) 2004-02-24 2007-05-16 ヤマハ株式会社 アナログ・ディジタル変換装置
JP2006165737A (ja) * 2004-12-03 2006-06-22 Keyence Corp アナログ信号処理装置
JP5122000B2 (ja) * 2009-03-23 2013-01-16 三菱電機株式会社 Ａ／ｄ変換装置およびプログラマブルコントローラシステム
CN101968639B (zh) * 2010-11-02 2012-08-22 上海电器科学研究院 用于plc扩展的模拟量采集模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662642A (ja) * 1992-08-11 1994-03-08 Kubota Corp コンバインのクローラ走行装置
JPH0778007A (ja) 1993-06-30 1995-03-20 Mitsubishi Electric Corp プログラマブルコントローラ用アナログ信号処理装置
JP2001217713A (ja) * 2000-02-02 2001-08-10 Meidensha Corp Ａ／ｄ変換モジュールのデータ補正装置
JP2005244771A (ja) * 2004-02-27 2005-09-08 Fuji Electric Holdings Co Ltd Ａ／ｄ変換回路、電流計測回路、充放電量計測回路および誤差補正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001008U (ko) * 2017-10-11 2019-04-30 한전케이피에스 주식회사 핵연료 이송장치

Also Published As

Publication number Publication date
WO2013168284A1 (ja) 2013-11-14
DE112012006045B4 (de) 2016-01-28
CN104303116B (zh) 2016-11-16
TW201346474A (zh) 2013-11-16
CN104303116A (zh) 2015-01-21
JPWO2013168284A1 (ja) 2015-12-24
JP5178964B1 (ja) 2013-04-10
KR101586163B1 (ko) 2016-01-15
TWI503639B (zh) 2015-10-11
US20150066159A1 (en) 2015-03-05
US9729161B2 (en) 2017-08-08
DE112012006045T5 (de) 2014-11-27

Similar Documents

Publication Publication Date Title
KR101586163B1 (ko) 아날로그 변환 장치 및 프로그래머블 컨트롤러 시스템
JP6354178B2 (ja) 画像処理装置、管理システムおよび管理方法
TW201523448A (zh) 工程工具程式及網路系統
WO2012157082A1 (ja) パラメータ設定装置およびパラメータ設定システム
US10018983B2 (en) PLC system and arithmetic-expression-data-creation supporting apparatus
JP6346450B2 (ja) エンジニアリング装置および制御ロジック検証方法
JP2005242682A (ja) グラフィカルプログラミング装置及びプログラマブル表示器
US20160371154A1 (en) Remote control device and control system
JP5725974B2 (ja) 受配電監視制御システム
JP3969391B2 (ja) アナログユニットシステム
JP6664547B1 (ja) プログラマブルロジックコントローラシステムおよびデータ解析方法
JP6243259B2 (ja) プログラマブルコントローラのシーケンスプログラム置き換え方法
JP2006165737A (ja) アナログ信号処理装置
KR102096595B1 (ko) 모니터 지원 장치, 모니터 지원 방법 및 모니터 지원 프로그램
JP6529670B2 (ja) プログラマブルロジックコントローラ
JP2006340042A (ja) キャリブレーション装置及びキャリブレーション方法
KR101961603B1 (ko) 디지털 아날로그 변환 장치, 제어 장치, 및 제어 시스템
US20190187669A1 (en) Control unit, data refresh method, and data refresh program
JP5387705B2 (ja) プログラマブルコントローラのプログラミング装置
JP2016167182A (ja) 制御プログラム作成装置
JP5752187B2 (ja) データ処理装置、エネルギー管理システム、データ処理方法及びプログラム
WO2017208365A1 (ja) 制御装置
JP2013218540A (ja) プログラム自動生成装置
JP2017091125A (ja) 調節計
JP2009217681A (ja) 割込機能を備えたｐｌｃ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 5