JP2006340042A - キャリブレーション装置及びキャリブレーション方法 - Google Patents

Abstract

【課題】 ＡＤ変換器にてゲイン誤差が発生した場合においても符号が欠落する事無く所望のディジタル出力を得る。
【解決手段】 ＡＤ変換器に対して入力された２つの異なるアナログ入力信号に応じて出力された各々のデジタル出力信号を取得し、デジタル出力信号を用いてＡＤ変換器のゲインを補正するゲイン誤差値を算出するゲイン誤差算出手段と、ＡＤ変換器に接続され、ゲイン誤差値をＤＡ変換し、アナログ変換した当該ゲイン誤差値をＡＤ変換器の基準電圧に設定して更新する２の補数表現を用いたＤＡ変換器と、このＤＡ変換器に接続され、ＤＡ変換器の基準電圧をＡＤ変換器で予め初期設定された基準電圧の２倍の値に設定する基準電圧源とを備えた。
【選択図】 図１

Description

本発明は、アナログ−デジタル変換器（以下、ＡＤ変換器という）のキャリブレーションを行うキャリブレーション装置及びキャリブレーション方法に関するものである。

アナログ信号をデジタル信号に変換するＡＤ変換器のキャリブレーションは、例えば、ＡＤ変換器に値の異なる２つのアナログ信号を順次入力し、変換後の２つのデジタル信号に基づいて補正係数を算出し、その補正係数に基づいてＡＤ変換器から出力されるデジタル信号を補正することにより行っていた（例えば、特許文献１参照）。

特開２０００−２９５１０２号公報（第１図）

しかしながら従来のＡＤ変換器のキャリブレーションは、ＡＤ変換器の出力デジタル信号に対してデジタル演算を施す事により、いわゆるゲイン誤差と呼ばれるＡＤ変換器の実際の変換直線に対する理論上の変換直線との傾きの差を補正しているため、ＡＤ変換器内部で発生するゲイン誤差により入力アナログ信号に対して割り当てられる出力デジタル信号の符号数が減少した場合、減少前の符号数に復元する事ができなかった。出力デジタル信号の符号数が減少することにより、ＡＤ変換器の変換精度が粗くなるという課題があった。

本発明は、ＡＤ変換器内部で発生するゲイン誤差により入力アナログ信号に対して割り当てられる出力デジタル信号の符号数が減少した場合においても、減少前の符号数を復元するキャリブレーションを実行することにより、ＡＤ変換器の実際の変換精度を向上させることができるキャリブレーション装置を得ることを目的とする。

この発明によるキャリブレーション装置は、アナログ−デジタル変換器に対して入力された２つの異なるアナログ入力信号に応じて出力された各々のデジタル出力信号を取得し、前記デジタル出力信号を用いて前記アナログ−デジタル変換器のゲインを補正するゲイン誤差値を算出するゲイン誤差算出手段と、前記アナログ−デジタル変換器に接続され、前記ゲイン誤差値をデジタル−アナログ変換し、アナログ変換した当該ゲイン誤差値を前記アナログ−デジタル変換器の基準電圧に設定して更新する２の補数表現を用いたデジタル−アナログ変換器と、前記デジタル−アナログ変換器に接続され、前記デジタル−アナログ変換器の基準電圧を、前記アナログ−デジタル変換器で予め初期設定された基準電圧の２倍の値に設定する基準電圧源とを備えた。

この発明によれば、ＡＤ変換器内部で発生するゲイン誤差により入力アナログ信号に対して割り当てられる出力デジタル信号の符号数が減少した場合においても、減少前の符号数を復元するキャリブレーションを実行することにより、ＡＤ変換器の変換精度を向上させることができるキャリブレーション装置を得ることができる。

実施の形態１．
図１は、本発明の実施の形態１に係るＡＤ変換器のキャリブレーションを示すブロック構成図である。図１はＡＤ変換器２とＡＤ変換器２のゲイン誤差のキャリブレーションを実施するキャリブレーション装置１００とからなり、キャリブレーション装置１００はゲイン誤差算出手段４とＤＡ変換器６とＤＡ基準電圧源８とから構成される。

図１を用いてＡＤ変換器のキャリブレーションの動作を説明する。ＡＤ変換器２は、アナログ信号Ａｉｎ１を入力とし、任意のビット数にて変換されたデジタル出力信号Ｄｓ３を出力とする。基準電圧Ａｒｅｆ７はＡＤ変換器２のアナログ信号Ａｉｎ１に対するデジタル出力信号Ｄｓ３の値を決める基準電圧であり、例えばＡＤ変換ビット数を８ビット、デジタル出力符号を２の補数、Ａｒｅｆ７を１０Ｖとした場合の理想ＡＤ変換器では、アナログ信号Ａｉｎ１がプラスフルスケールの時すなわち１０Ｖと等しくなった場合にデジタル出力信号Ｄｓ３が７Ｆとなり、Ａｉｎ１がマイナスフルスケールすなわち０Ｖと等しくなった場合にデジタル出力信号Ｄｓ３が８０となる動作を有する。このように、ＡＤ変換器２はＡｒｅｆ７を基準電圧として、アナログ入力信号Ａｉｎ１をデジタル出力信号Ｄｓ３に変換して出力する。

しかしながら実際のＡＤ変換器では、ＡＤ変換器内部にてアナログ信号をデジタル信号に変換する際に、理想ＡＤ変換特性に対して実際のＡＤ変換特性の傾きが異なる、いわゆるゲイン誤差が発生しており、これによりデジタル出力信号Ｄｓ３にゲイン誤差が生じる。このＡＤ変換内部で発生したゲイン誤差により、出力されるデジタル出力信号Ｄｓ３の符号数が減少することがある。

図２を用いて符号数の減少について説明する。図２は、一例として、ＡＤ変換ビット数を３ビット、基準電圧Ａｒｅｆ７を１０Ｖとした際のＡＤ変換器のＡＤ変換特性を示す図である。図２で、ＬＩは座標原点を通り、ＡＤ変換器２のＡＤ変換ビット数と基準電圧と
から定まる理想的なＡＤ変換特性である。実際のＡＤ変換器ではＡＤ変換器内部でゲイン誤差が発生するため、図２のＬＨおよびＬＬに示すように、理想的なＡＤ変換特性ＬＩとはその傾きが異なったＡＤ変換特性を示す。ＬＨ、ＬＩ、ＬＬに隣接する階段状の直線は、あるアナログ入力Ａｉｎに対して各ＡＤ変換特性を元に算出されたデジタル信号Ｄｓの変化の様子を示したものである。ＬＨの変換特性の傾きはＬＩの変換特性の傾きよりも大きくなるようなゲイン誤差が発生した場合であり、ＬＬの変換特性の傾きはＬＩの変換特性の傾きよりも小さくなるようなゲイン誤差が発生した場合である。

ここでＡｉｎの変動に対するＤｓの変動に着目すると、ＬＩはＡｉｎが０Ｖから１０．００Ｖまで変動する間に０から７の８ビットの符号が割り当てられるため、８通りの符号が均等に割り当てられた事になる。

ＬＨはＡｉｎが０Ｖから１０．００Ｖまで変動する間に０から７の８ビットの符号が割り当てられるため、８通りの符号が割り当てられた事になる。

一方、ＬＬはＡｉｎが０Ｖから１０．００Ｖまで変動する間に０から３の４ビットの符号が割り当てられるため、４通りの符号が割り当てられた事になる。

ゲイン誤差の無い理想的なＡＤ変換特性ＬＩでは８通りのデジタル出力信号の符号が存在したにも関わらず、変換特性ＬＬではゲイン誤差の影響を受けたことにより４通りの符号数に減少してしまう。このようにして減少した符号は、従来のＡＤ変換器のゲイン誤差キャリブレーションにおいては復元することができない。

この減少した符号数を復元するため、本発明では、ＡＤ変換器から出力されたデジタル出力信号を補正するのではなく、ＡＤ変換器の変換特性を補正する。図３及び図４を用いて、このＡＤ変換器の変換特性を補正する補正内容について説明する。

図３は、この発明の実施の形態１におけるＡＤ変換器の変換特性を補正する補正内容を説明する図である。
図３のＬ１Ｈは、デジタル出力信号の最大符号をＤｍａｘ、最小符号を０、基準電圧Ａｒｅｆ７をＡｒｅｆ＿ａであるとした際の理想的なＡＤ変換特性であり、理想的なＡＤ変換特性Ｌ１Ｈの傾きをｋ１ｈとする。ｋ１ｈは式（１）で表現できる。

Ｌ２Ｈは実際のＡＤ変換器において発生したゲイン誤差により、ＡＤ変換特性の傾きがＬ１Ｈよりも大きくなった場合の変換特性であり、ＡＤ変換特性Ｌ２Ｈの傾きをｋ２ｈとする。Ｌ３Ｈはゲイン誤差キャリブレーションにより補正された変換特性であり、補正された変換特性Ｌ３Ｈの傾きをｋ３ｈとする。図３において、実際に使用されるＡＤ変換器２の変換特性は、理想変換特性Ｌ１Ｈになるべきところがゲイン誤差が生じたため変換特性の傾きが増加しＬ２Ｈとなった。ゲイン誤差Ｄｇｅｒｒ５は図１のゲイン誤差算出手段４にて式（２）の様に算出する。

なお、図３において、ＡｇＨおよびＡｈＬはＡＤ変換器２に入力されるアナログ入力信号Ａｉｎ１の任意の２点の電圧値であり、Ｄｇ２ｈＨおよびＤｈ２ｈＬはＡＤ変換器２から出力されたＡｇＨ及びＡｇＬに対応するＡＤ変換結果である。ゲイン誤差により、実際のＡＤ変換器２のＡＤ変換特性が理想的なＡＤ変換特性Ｌ１Ｈから傾きが増加しＬ２Ｈに成るような場合においては、Ｌ１Ｈの傾きを予め減少させておくことによりゲイン誤差による増加分を補正する事が可能である。すなわち、理想のＡＤ変換特性Ｌ１Ｈの傾きｋ１ｈを予めゲイン誤差値Ｄｇｅｒｒ倍だけ減少させ、Ｌ３Ｈで示した傾きｋ３ｈとなるように補正すれば良い。Ｌ３Ｈの傾きｋ３ｈは式（３）の様に表現できる。

またｋ３ｈは式（４）の様に表現できるため、式（１）〜式（４）を用いると式（５）を得る。

従って、ＡＤ変換器２の基準電圧Ａｒｅｆ７を初期設定したＡｒｅｆ＿ａからＡｒｅｆ＿ｂに変更する事により、理想ＡＤ変換器の変換特性Ｌ１Ｈの傾きｋ１ｈをＬ３Ｈの傾きｋ３ｈに補正することができる。この結果、ＡＤ変換器２の基準電圧Ａｒｅｆ７をＡｒｅｆ＿ｂに変更した後は、実際のＡＤ変換器２で発生するゲイン誤差が補正され、ＡＤ変換器２からは理想的な変換特性Ｌ１Ｈに限りなく近いＡＤ変換特性に基づいたデジタル出力が得られる。このようにして、ＡＤ変換器２内部でゲインが高くなるゲイン誤差が発生した場合においても、理想の変換特性に限りなく近い所望のデジタル出力を得ることができる。

図４は、この発明の実施の形態１におけるＡＤ変換器の変換特性を補正する他の補正内容を説明する図である。
図４のＬ１Ｌは、デジタル出力信号の最大符号をＤｍａｘ、最小符号を０、基準電圧Ａｒｅｆ７をＡｒｅｆ＿ａであるとした際の理想的なＡＤ変換特性であり、理想的なＡＤ変換特性Ｌ１Ｌの傾きをｋ１ｌとする。ｋ１ｌは式（６）で表現できる。

Ｌ２Ｌは実際のＡＤ変換器において発生したゲイン誤差により、ＡＤ変換特性の傾きがＬ１Ｌよりも小さくなった場合の変換特性であり、ＡＤ変換特性Ｌ２Ｌの傾きをｋ２ｌとする。Ｌ３Ｌはゲイン誤差キャリブレーションにより補正された変換特性であり、補正された変換特性Ｌ３Ｌの傾きをｋ３ｌとする。図４において、実際に使用されるＡＤ変換器２の変換特性は、理想変換特性ＬｌＬになるべきところがゲイン誤差が生じたため変換特性の傾きが減少しＬ２Ｌとなった。ゲイン誤差Ｄｇｅｒｒ５は図１のゲイン誤差算出手段４にて式（７）の様に算出する。

なお、図４において、ＡｇＨおよびＡｈＬはＡＤ変換器２に入力されるアナログ入力信号Ａｉｎ１の任意の２点の電圧値であり、Ｄｇ２ｌＨおよびＤｈ２ｌＬはＡＤ変換器２から出力されたＡｇＨ及びＡｇＬに対応するＡＤ変換結果である。ゲイン誤差により、実際のＡＤ変換器２のＡＤ変換特性が理想的なＡＤ変換特性Ｌ１Ｌから傾きが減少しＬ２Ｌに成るような場合においては、Ｌ１Ｌの傾きを予め増加させておくことによりゲイン誤差による減少分を補正する事が可能である。すなわち、理想のＡＤ変換特性Ｌ１Ｌの傾きｋ１ｌを予めゲイン誤差値Ｄｇｅｒｒ倍だけ増加させ、Ｌ３Ｌで示した傾きｋ３ｌとなるように補正すれば良い。Ｌ３Ｌの傾きｋ３ｌは式（８）の様に表現できる。

またｋ３ｌは式（９）の様に表現できるため、式（６）〜式（９）を用いると式（１０）を得る。

従って、ＡＤ変換器２の基準電圧Ａｒｅｆ７を初期設定したＡｒｅｆ＿ａからＡｒｅｆ＿ｃに変更する事により、理想ＡＤ変換器の変換特性Ｌ１Ｌの傾きｋ１ｌをＬ３Ｌの傾きｋ３ｌに補正することができる。この結果、ＡＤ変換器２の基準電圧Ａｒｅｆ７をＡｒｅｆ＿ｃに変更した後は、実際のＡＤ変換器２で発生するゲイン誤差が補正され、ＡＤ変換器２からは理想的な変換特性Ｌ１Ｌに限りなく近いＡＤ変換特性に基づいたデジタル出力が得られる。このようにして、ＡＤ変換器２内部でゲインが小さくなるゲイン誤差が発生した場合においても、理想の変換特性に限りなく近い所望のデジタル出力を得ることができる。

このようなＡＤ変換特性の傾き補正を実現するためには、ゲイン誤差算出手段４において得られたゲイン誤差値Ｄｇｅｒｒ５をデジタル値からアナログ値に変換し、ＡＤ変換器２の基準電圧にフィードバックする必要がある。このため、図１に示すように、ゲイン誤差値Ｄｇｅｒｒ５をＤＡ変換器６へ入力し、アナログ変換された出力をＡＤ変換器２の基準電圧に入力させる構成をとる。
ＤＡ基準電圧源８はＤＡ変換器６の基準電圧を供給する。例えばＤＡ変換ビット数を８ビット、デジタル符号を２の補数、Ｄｒｅｆ９を１０Ｖとした場合の理想ＤＡ変換器では、デジタル信号Ｄｇｅｒｒ５がプラスフルスケールの時すなわち７Ｆと等しくなった場合にアナログ信号Ａｏｕｔ７が１０Ｖとなり、Ｄｇｅｒｒ５マイナスフルスケールすなわち８０と等しくなった場合にＡｏｕｔ７が０Ｖとなる動作を有する。

仮に、ゲイン誤差が無いＡＤ変換器における基準電圧Ａｒｅｆ７を５Ｖとし、ＤＡ変換器のＤＡ変換ビット数を８ビット、デジタル符号を２の補数、Ｄｒｅｆ９を１０Ｖとした場合、ゲイン誤差算出手段４で算出されるＤｇｅｒｒ５は符号０１で表現され、ゲイン誤差が増加した場合のＤｇｅｒｒ５の最大符号は７Ｆで表現され、ゲイン誤差が減少した場合のＤｇｅｒｒ５の最小符号は８０で表現される。これらをＤＡ変換すると、符号０１の時は５Ｖが得られ、符号７Ｆの時は１０×（２５５／２５６）Ｖが得られ、符号８０の時は０Ｖが得られる。従ってＤｇｅｒｒ５が増加した場合においても、減少した場合においてもＡＤ変換器の基準電圧Ａｒｅｆ７が得られる事がわかる。また、符合０１の時の出力電圧はＤｒｅｆ９の半分の電圧値が得られるという特徴がある。

図５は、上記で説明したＡＤ変換器２のキャリブレーションの手順を示すフローチャートである。なお、このフローチャートは初期設定のステップ（Ｓ１０１〜Ｓ１０７）と、実際にＡＤ変換器２のキャリブレーションを実行するステップ（Ｓ１０８〜Ｓ１１８）とからなる。

ステップＳ１０１において、ＡＤ変換器２の基準電圧の初期値Ａｒｅｆ＿ａをゲイン誤差算出手段４へ入力し、ＡＤ基準電圧初期値記憶エリア２０４に格納する。なお、ＡＤ変換器２の基準電圧の初期値は、ＡＤ変換器２を使用する者が入力されるアナログ入力信号の電圧値などを考慮しながら、任意に設定することができる。

ステップＳ１０２において、ＤＡ変換器６のＤＡ変換基準電圧となるＤＡ基準電圧源８から出力されるＤＡ変換基準電圧値Ｄｒｅｆ９をＡｒｅｆ＿ａの２倍の値に設定する。

ステップＳ１０３において、ゲイン誤差算出手段４の初期値としてＤｇ１ｈＨをメモリＡ２００に格納し、同様にステップＳ１０４では初期値としてＤｇ１ｈＬをメモリＢ２０１に格納する。

ステップＳ１０５において、ゲイン誤差算出手段４にてゲイン誤差値Ｄｇｅｒｒ５を算出する。このとき、ステップＳ１０３およびＳ１０４でメモリＡおよびＢに格納した初期値を使用するとゲイン誤差値Ｄｇｅｒｒ５の演算結果は１となる。

ステップＳ１０６おいて、ＤＡ変換器６にゲイン誤差値Ｄｇｅｒｒ５を入力し、ＤＡ変換結果Ａｒｅｆ＿ａを得る。前述の通り、ＤＡ変換器のデジタル符号が２の補数表現であり、ＤＡ変換器の入力すなわちＤｇｅｒｒ５が１である場合、ＤＡ変換器の出力値はＤｒｅｆ９の半分となる特徴をもつため、Ａｒｅｆ７はＤｒｅｆ９／２＝Ａｒｅｆ＿ａを得る。

ステップＳ１０７において、ＡＤ変換器２の基準電圧Ａｒｅｆ７に、ＤＡ変換結果Ａｒｅｆ＿ａが設定される。以上で、キャリブレーション装置１００の初期設定が完了する。

ステップＳ１０８において、ＡＤ変換器２のアナログ入力Ａｉｎ１に任意のアナログ電圧１、例えばＡｇＨを入力する。ステップＳ１０９では、アナログ電圧１ＡｇＨを記憶エリア２３０のメモリ２０３に格納する。ステップＳ１１０では、ＡＤ変換器２はアナログ電圧１（ＡｇＨ）のＡＤ変換結果Ｄｇ２ｈＨを出力する。ステップＳ１１１において、出力されたＡＤ変換結果Ｄｇ２ｈＨを記憶エリア２３０のメモリＡ２００に格納する。

ステップＳ１１２において、ＡＤ変換器２のアナログ入力Ａｉｎ１に任意のアナログ電圧２、例えばＡｇＬを入力する。ステップＳ１１３では、アナログ電圧２（ＡｇＬ）を記憶エリア２０２に格納する。ステップＳ１１４では、アナログ電圧２ＡｇＬのＡＤ変換結果Ｄｇ２ｈＬを出力する。ステップＳ１１５では、ＡＤ変換結果Ｄｇ２ｈＬをメモリＢ２０１に格納する。

ステップＳ１１６において、ゲイン誤差算出手段４はゲイン誤差値Ｄｇｅｒｒ５を算出する（式（２）参照）。このとき、ステップＳ１０１、Ｓ１０９、Ｓ１１１、Ｓ１１３およびＳ１１５で記憶エリア２３０に格納した基準電圧の初期値、ＡＤ変換器２に入力された２つの異なるアナログ電圧の値、アナログ電圧をＡＤ変換したＡＤ変換結果を用いて、ゲイン誤差値Ｄｇｅｒｒ５を算出する。

ステップＳ１１７において、ＤＡ変換器６にゲイン誤差値Ｄｇｅｒｒ５を入力し、ＤＡ変換結果Ａｒｅｆ＿ｂを得る。

ステップＳ１１８では、ＡＤ変換器２の基準電圧Ａｒｅｆ７が、ＤＡ変換結果Ａｒｅｆ＿ｂとなるように設定更新する。

以上のように、任意２点のアナログ入力から導かれるゲイン誤差値Ｄｇｅｒｒ５に基づいてＡＤ変換器の基準電圧Ａｒｅｆ７を調整することにより、ＡＤ変換器２の内部で発生するゲイン誤差により入力アナログ信号に対して割り当てられる出力デジタル信号の符号数の減少を抑える事が可能であり、結果としてＡＤ変換器の実際の変換精度を理論上の変換精度に限りなく近づける事が可能となる。

実施の形態２．
図６は、本発明の実施の形態２に係るＡＤ変換器のキャリブレーション手順を示すフローチャートである。実施の形態２においては、ゲイン誤差補正手段をループさせることにより、ＡＤ変換動作を止めること無くリアルタイムにゲイン誤差補正を行う。図６のフローチャートを用いて実施の形態２の動作を説明する。なお、このフローチャートは初期設定のステップと、実際のキャリブレーションのステップとからなる。

ステップＳ１０１からステップＳ１１８までは、実施の形態１で説明した動作と同じである。

Ｓ２０１では、メモリＡ２００に格納されているアナログ電圧１（ＡｇＨ）に対するＡＤ変換結果（Ｄｇ２ｈＨ）と、メモリＢ２０１に格納されているアナログ電圧２（ＡｇＬ）に対するＡＤ変換結果（Ｄｇ２ｈＬ）と、メモリ２０２に格納されているアナログ入力値１（ＡｇＨ）と、メモリ２０３に格納されているアナログ入力値２（ＡｇＬ）のデータをすべて削除する。ゲイン誤差補正には２点のアナログ電圧１（ＡｇＨ）ならびにアナログ電圧２（ＡｇＬ）が必要であるため、Ｓ１０８ループバックし、再び、アナログ電圧１（ＡｇＨ）ならびにアナログ電圧２（ＡｇＬ）を取得し、ステップＳ１０８〜ステップＳ１１８において、ＡＤ変換器２のキャリブレーションを実施する。

以上のように、ゲイン誤差の補正をループバックによって継続的に行うようにすることで、ゲイン誤差補正のためにＡＤ変換動作を止めること無く、リアルタイムにゲイン誤差補正が可能となる。また、補正を繰り返し実施することで、ＡＤ変換器の変換精度をより向上させることができる。

この発明の実施の形態１に係るキャリブレーション装置の構成図である。 この発明の実施の形態１におけるゲイン誤差によるＡＤ変換器出力符号の減少を説明する図である。 この発明の実施の形態１におけるＡＤ変換器の変換特性を補正する補正内容を説明する図である。 この発明の実施の形態１におけるＡＤ変換器の変換特性を補正する他の補正内容を説明する図である。 この発明の実施の形態１におけるＡＤ変換器のキャリブレーションの手順を示すフローチャート図である。 この発明の実施の形態２におけるＡＤ変換器のキャリブレーションの手順を示すフローチャート図である。

符号の説明

１ アナログ入力信号
２ ＡＤ変換器
３ ＡＤ変換器デジタル出力信号
４ ゲイン誤差算出手段
５ ゲイン誤差値
６ ＤＡ変換器
７ ＡＤ変換器の基準電圧値
８ ＤＡ変換器基準電源
９ ＤＡ変換器の基準電圧値
１０ ＡＤ変換器基準電圧値の２倍値
１００ キャリブレーション装置
２００ メモリＡ
２０１ メモリＢ
２０２ アナログ入力値２
２０３ アナログ入力値１
２０４ ＡＤ基準電圧初期値
２２０ 入力手段
２１０ 演算処理部
２３０ 記憶エリア

Claims (3)

1. アナログ−デジタル変換器を接続して前記アナログ−デジタル変換器をキャリブレーションするキャリブレーション装置であって、
   前記アナログ−デジタル変換器に対して入力された２つの異なるアナログ入力信号に応じて出力された各々のデジタル出力信号を取得し、前記デジタル出力信号を用いて前記アナログ−デジタル変換器のゲインを補正するゲイン誤差値を算出するゲイン誤差算出手段と、
   前記アナログ−デジタル変換器に接続され、前記ゲイン誤差値をデジタル−アナログ変換し、アナログ変換した当該ゲイン誤差値を前記アナログ−デジタル変換器の基準電圧に設定して更新する２の補数表現を用いたデジタル−アナログ変換器と、
   前記デジタル−アナログ変換器に接続され、前記デジタル−アナログ変換器の基準電圧を、前記アナログ−デジタル変換器で予め初期設定された基準電圧の２倍の値に設定する基準電圧源とを備えたことを特徴とするキャリブレーション装置。
2. 前記ゲイン誤差算出手段は演算処理部と記憶エリアを備え、
   前記記憶エリアは、前記アナログ−デジタル変換器に対して入力された２つの異なるアナログ入力信号の電圧値と前記アナログ信号に応じて出力された前記アナログ−デジタル変換器の出力結果と前記アナログ−デジタル変換器の基準電圧の初期値とを前記記憶エリアに一旦記憶し、
   前記処理部は、前記アナログ入力信号の電圧値と前記アナログ−デジタル変換器の出力結果と前記基準電圧の初期値とに基づいて、前記ゲイン誤差値を算出することを特徴とする請求項１記載のキャリブレーション装置。
3. アナログ−デジタル変換器を接続して前記アナログ−デジタル変換器をキャリブレーションするキャリブレーション方法であって、
   キャリブレートすべきアナログ−デジタル変換器に対して２つの異なるアナログ信号を入力するステップと、
   前記アナログ−デジタル変換器に対して入力された２つの異なるアナログ入力信号に応じて出力された各々のデジタル出力信号を取得し、前記アナログ信号と前記デジタル出力信号と前記アナログ−デジタル変換器で予め初期設定された基準電圧の初期値とに基づいて前記アナログ−デジタル変換器のゲインを補正するゲイン誤差値を算出するステップと、
   ２の補数表現を用いたデジタル−アナログ変換器の基準電圧を前記アナログ−デジタル変換器の基準電圧の初期値の２倍の値に設定するステップと、
   前記ゲイン誤差値を前記デジタル−アナログ変換器に入力してアナログ変換し、アナログ変換された前記ゲイン誤差値を前記アナログ−デジタル変換器の基準電圧に設定し更新するステップとを備えたことを特徴とするキャリブレーション方法。

Images