JP4407251B2 - デジタル信号処理装置及びデジタル信号ビット数削減方法 - Google Patents

デジタル信号処理装置及びデジタル信号ビット数削減方法 Download PDF

Info

Publication number
JP4407251B2
JP4407251B2 JP2003390689A JP2003390689A JP4407251B2 JP 4407251 B2 JP4407251 B2 JP 4407251B2 JP 2003390689 A JP2003390689 A JP 2003390689A JP 2003390689 A JP2003390689 A JP 2003390689A JP 4407251 B2 JP4407251 B2 JP 4407251B2
Authority
JP
Japan
Prior art keywords
digital signal
data
bits
bit
hold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003390689A
Other languages
English (en)
Other versions
JP2005159416A (ja
Inventor
勝 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2003390689A priority Critical patent/JP4407251B2/ja
Publication of JP2005159416A publication Critical patent/JP2005159416A/ja
Application granted granted Critical
Publication of JP4407251B2 publication Critical patent/JP4407251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、デジタル信号処理装置及びデジタル信号ビット数削減方法に係り、特に、デジタル信号のビット数を下位ビットの削減により減らすうえで好適なデジタル信号処理装置及びデジタル信号ビット数削減方法に関する。
従来より、半導体センサの出力特性を調整するデジタルトリミングを行うシステムが知られている(例えば、特許文献1参照)。このシステムは、センサ出力特性を調整するためのデータを記憶するデジタルメモリを有し、センサからのアナログ信号をADコンバータ等でデジタル演算処理を行った後、デジタルメモリに書き込まれているトリミングデータに従ってセンサ出力の調整を行う。
特開平10−96743号公報
ところで、上記の如くデジタル演算処理によってデジタル信号が得られた後、そのデジタル信号が下位ビットの削減により所望のビット数へ(例えば13ビットから10ビットへ)変更されることがある。しかしながら、かかる変更が、デジタル演算処理により得られたデジタル信号(以下、元デジタル信号と称す)のデータそのものを基準にして下位ビットの切り捨てや切り上げにより行われるものとすると、その元デジタル信号が切り捨てや切り上げのためのしきい値近傍において小刻みに変動する場合には、ビット数削減後のデジタル信号も頻繁に変化することとなる。このため、かかるビット数の変更手法では、センサ出力が安定せず、リップル変動が生じ、その結果としてセンサ信号を用いたシステム制御が適切に行われない不都合が生じ得る。
本発明は、上述の点に鑑みてなされたものであり、デジタルデータのビット数を所望のビット数へ削減する際、ビット数削減前のデジタルデータが小刻みに変動する場合にも、安定したデジタル出力を得ることが可能なデジタル信号処理装置及びデジタル信号ビット数削減方法を提供することを目的とする。
上記の目的は、請求項1に記載する如く、デジタル信号のビット数を下位ビットの削減により減らすデジタル信号処理装置であって、ビット数削減前の元デジタル信号のデータをホールド値として記憶する記憶手段と、前記記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新することなくそのままの値に保持し、一方、前記記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新するホールド値設定手段と、前記記憶手段に記憶されているホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成手段と、を備えるデジタル信号処理装置により達成される。
また、上記の目的は、請求項3に記載する如く、デジタル信号のビット数を下位ビットの削減により減らすデジタル信号ビット数削減方法であって、ビット数削減前の元デジタル信号のデータをホールド値として記憶する記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新することなくそのままの値に保持し、一方、前記記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新するホールド値設定ステップと、前記記憶手段に記憶されているホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成ステップと、を備えるデジタル信号ビット数削減方法により達成される。
請求項1及び3記載の発明において、記憶手段には、ビット数削減前の元デジタル信号の基準時点におけるデータがホールド値として記憶される。元デジタル信号のデータが記憶手段のホールド値から変動すると、その変動値が所定値に達しない場合は、記憶手段のホールド値はそのままの値に保持され、一方、その変動値が所定値に達した場合は、記憶手段のホールド値はその変動が生じた時点における元デジタル信号のデータに更新される。そして、記憶手段のホールド値に基づいてビット数削減が行われ、ビット数の削減されたデジタル信号データが作成される。かかる構成においては、ビット数の削減されたデジタル信号を作成するうえで基準となる記憶手段のホールド値は更新がなされるまで一の値に維持されるので、ビット数削減前の元デジタル信号が下位ビットにおいて小刻みに変動する場合にも、ビット数削減後のデジタル信号は安定したものとなる。
この場合、請求項2に記載する如く、請求項1記載のデジタル信号処理装置において、前記新データ作成手段は、前記記憶手段に記憶されているホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することとすればよい。
また、請求項4に記載する如く、請求項3記載のデジタル信号ビット数削減方法において、前記新データ作成ステップは、前記記憶手段に記憶されているホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することとすればよい。

請求項1乃至4記載の発明によれば、デジタルデータのビット数を所望のビット数へ削減する際、ビット数削減前のデジタルデータが小刻みに変動する場合にも、安定したデジタル出力を得ることができる。
図1は、本発明の一実施例であるデジタル信号処理装置10のシステム構成図を示す。本実施例のデジタル信号処理装置10は、車両に搭載されており、車両の有するセンサから供給されるセンサ信号をデジタル処理する装置である。
図1に示す如く、本実施例の車載システムは、例えば車体前後或いは車体横方向に生ずる加速度や車両の重心軸回りに生ずるヨーレート,雰囲気温度等のアナログ量に応じた電気的なアナログ信号を接地電圧と電源電圧(例えば“5”V)との範囲で出力するセンサ12を備えている。尚、センサ12は、実用域のアナログ量が所定の電圧範囲(例えば“2”V〜“4”V等)に制限されるようにアナログ電圧を出力する。デジタル信号処理装置10は、マイクロコンピュータ(以下、単にマイコンと称す)14を備えている。センサ12はマイコン14に電気的に接続されており、その出力信号はマイコン14に供給される。
マイコン14は、A/D変換器16を有している。A/D変換器16は、マイコン14に供給されたセンサ12からのアナログ信号を所定のサンプリング周期で例えば13ビットのデジタル信号に変換する機能を有している。マイコン14は、また、補正量演算部18を有している。補正量演算部18は、A/D変換器16による13ビットのデジタル信号を移動平均によりフィルタ処理した結果得られたデータについて、マイコン14に内蔵されたEEPROM等の不揮発性メモリに書き込まれている補償量データ(デジタルトリミングデータ)に基づいて、所定のプログラムに従って感度や温度特性に関するデジタルトリミング演算を実行する。
マイコン14は、更に、丸め部20及びメモリ22を有している。メモリ22は、補正量演算部18においてデジタル処理された結果得られた13ビットのデジタル信号の、所定タイミングにおけるデータを記憶する読み書き可能なメモリである。丸め部20は、後に詳述の如くメモリ22に記憶されるデータの読み書きを実行すると共に、そのデータを用いて、補正量演算部18においてデジタル処理された結果得られたデジタル信号のビット数を所望のビット数へ変更し、そのデジタル信号をマイコン14の周辺機器へ供給する。具体的には、13ビットのデジタル信号を下位ビットの削減により丸めることにより、例えば10ビットのデジタル信号を作成し、周辺機器へ供給する。そして、その周辺機器は、マイコン14から供給されたデジタル信号をセンサ12の出力値として演算に用いて所定の制御を実行する。
図2は、13ビットのデジタル信号を10ビットのデジタル信号に丸める手法を説明するための図を示す。図2(A)には補正量演算部18においてデジタル処理された結果得られた13ビットのデジタル信号(以下、元デジタル信号と称す)のデータの時間変化が、図2(B)には本実施例のデジタル信号処理装置10と対比される手法によりビット数の削減されたデジタル信号のデータの時間変化が、図2(C)には本実施例のデジタル信号処理装置10において用いられるホールド値データの時間変化が、また、図2(D)には本実施例の手法によりビット数の削減されたデジタル信号のデータの時間変化が、それぞれ示されている。尚、A/D変換器16のサンプリング周期およびマイコン14の演算周期はそれぞれ図2に示す横軸において十分に短く(例えば100μSや1mS)、13ビットの元デジタル信号のデータは10ビットのデジタルデータに比較して十分に細かな分解能を有し、A/D変換器16及びマイコン14は13ビットのデジタル信号を処理する能力を有している。
ところで、デジタル信号のビット数を下位ビットの削減により所望のビット数に変更する場合において、かかる変更を元デジタル信号のデータそのものを基準にして下位ビットの切り捨てや切り上げにより行うことが考えられる。しかしながら、かかる手法(以下、対比例による手法と称す)では、元デジタル信号のデータが切り捨てや切り上げのためのしきい値近傍において小刻みに変動する場合、ビットの切り捨てや切り上げが行われた後のデジタル信号も頻繁にビット変化することとなる。例えば13ビットから10ビットへのビット数変更が行われる場合において、その変更が、13ビットデジタル信号データのうち削除される下位3ビットの最上位ビット(13ビットのデジタル信号のLSBからLSBを含めて3つ目のビット)が“0”である場合はその下位3ビットを切り捨てて残りの10ビットデジタルデータをデジタル信号として得、一方、削除される下位3ビットの最上位ビットが“1”である場合はその下位3ビットを切り上げて残りの10ビットデジタルデータに1LSBを加算した値をデジタル信号として得るものであるとすると、13ビットの元デジタル信号のデータが図2(A)に示す如く変動する場合には、ビット数削減後の10ビットデジタル信号が図2(B)に示す如く頻繁に変化することとなる。この点、この対比例によるビット数変更手法では、センサ12による10ビットのセンサ出力が安定せず、かかるリップルの発生に起因してセンサ信号を用いたシステム制御が適切に行われない不都合が生じ得る。
そこで、本実施例のシステムは、デジタル信号のビット数を所望のビット数へ削減する際、ビット削減前の元デジタル信号のデータが小刻みに変動する場合にも、安定したデジタル出力を得る点に特徴を有している。以下、図2及び図3を参照して、本実施例の特徴部について説明する。
すなわち、本実施例のデジタル信号処理装置10においては、ビット数変更を元デジタル信号のデータそのものを基準にしては行わない。具体的には、まず、元デジタル信号の、基準時点における13ビットデジタルデータをホールド値としてメモリ22に記憶する。また、メモリ22のホールド値を元デジタル信号のデータ変動値の大きさに応じて更新する。尚、メモリ22に記憶されるホールド値の初期値は、全ビット“0”であることとすればよい。そして、そのメモリ22に記憶されている一定のホールド値を基準にして下位ビットの切り捨て又は切り上げを行うことによりビット数変更を行う。
例えば元デジタル信号が13ビットのデジタル信号であり、13ビットから10ビットへのビット数変更が行われる構成において、その元デジタル信号が図2(A)に示す如く変動し、13ビットの元デジタル信号の、時刻t1におけるデータ“0011010001101”がホールド値としてメモリ22に記憶された場合には、以後、メモリ22に記憶されるホールド値は、現に記憶されているホールド値“0011010001101”からの13ビットの元デジタル信号のデータ変動値(差分)が10ビットデジタルデータの1LSBに達しない場合はそのままの値に保持され、一方、上記したデータ変動値が10ビットデジタルデータの1LSBに達した場合はその時点(図2において時刻t2)で10ビットデジタルデータの1LSB分だけ加算又は減算した値(図2においてデータ“0011010010101”)に更新される(図2(C))。その後は同様の処理が行われ、メモリ22に記憶されるホールド値は、更新されたホールド値からの元デジタル信号のデータ変動値の大きさに応じて更新される。
また、ビット数変更は、メモリ22に記憶されている13ビットのホールド値データのうち削除される下位3ビットの最上位ビットが“0”である場合はその下位3ビットを切り捨てて残りの10ビットデジタルデータを10ビットデジタル信号として得ることにより、一方、13ビットのホールド値データのうち削除される下位3ビットの最上位ビットが“1”である場合はその下位3ビットを切り上げて残りの10ビットデジタルデータに1LSBを加算した値を10ビットデジタル信号として得ることにより実現される(図2(D))。
このように本実施例の手法においては、デジタル信号のビット数の所望のビット数への変更が、小刻みな変動が生じ得るビット数削減前の元デジタル信号のデータそのものを基準にすることなく、元デジタル信号のデータが所定以上に大きく変動するまでは一定に保持されるホールド値を基準にして行われる。
13ビットの元デジタル信号が図2(A)に示す如く変動するものとした場合は、時刻t1からt2にかけては元デジタル信号のデータがホールド値“0011010001101”から10ビットデジタルデータの1LSB分の範囲内に収まるので、その間はホールド値は“0011010001101”に維持される。この場合には、その13ビットのホールド値データのうち削除される下位3ビットの最上位ビットが“1”であるので、その下位3ビットが切り上げられ、残りの10ビットデジタルデータ“0011010001”に1LSBを加算した値“0011010010”が10ビットデジタル信号として得られる。
また、時刻t2においては元デジタル信号のデータがホールド値“0011010001101”から10ビットデジタルデータの1LSB分だけ離間した値“0011010010101”に達するので、ホールド値は“0011010010101”に更新される。この場合には、その13ビットのホールド値データのうち削除される下位3ビットの最上位ビットが“1”であるので、その下位3ビットが切り上げられ、残りの10ビットデジタルデータ“0011010010”に1LSBを加算した値“0011010011”が10ビットデジタル信号として得られる。時刻t2以降は、元デジタル信号のデータがホールド値“0011010010101”から10ビットデジタルデータの1LSB分の範囲内に収まるので、ホールド値は“0011010010101”に維持され、10ビットデジタル信号のデータは“0011010011”となる。
従って、本実施例のデジタル信号処理装置10によれば、ビット数削減前の元デジタル信号のデータが小刻みに具体的にはホールド値からビット増加方向及びビット減少方向へ10ビットデジタルデータの1LSB分の範囲内で変動しても、一定値に維持されるホールド値を基準にして10ビットデジタル信号が作成されるので、13ビットから10ビットへのデジタル信号のビット数変更により得られるビット数削減後の10ビットのデジタル信号を安定したものとすることができる。
図3は、上記の機能を実現すべく、本実施例においてマイコン14の有する丸め部20が実行する制御ルーチンの一例のフローチャートを示す。図3に示すルーチンは、所定時間ごとに繰り返し起動されるルーチンである。図3に示すルーチンが起動されると、まずステップ100の処理が実行される。
ステップ100では、補正量演算部18においてデジタル処理された結果得られた13ビットの元デジタル信号の、メモリ22に記憶されているホールド値からのデータ変動値が所定のしきい値SH0に達したか否かが判別される。尚、メモリ22に記憶されるホールド値の初期値は全ビット“0”に設定される。また、所定のしきい値SH0は、ビット数の削減により得ようとしている10ビットデジタルデータの1LSB分に設定される。その結果、上記変動値が所定のしきい値SH0に達しない場合は、ステップ102がジャンプされて次にステップ104の処理が実行される。一方、上記変動値が所定のしきい値SH0に達した場合は、次にステップ102の処理が実行される。
ステップ102では、メモリ22に記憶されるホールド値を、現時点のものから10ビットデジタルデータの1LSB分だけ加算又は減算した値に更新する処理が実行される。本ステップ102の処理が終了すると、次にステップ104の処理が実行される。
ステップ104では、メモリ22に記憶されているホールド値に基づいてその下位ビットを切り捨て又は切り上げすることにより13ビットから10ビットへのデジタル信号のビット数変更を行い、10ビットのデジタル信号を作成する処理が実行される。本ステップ104の処理が終了すると、今回のルーチンは終了される。
上記図3に示すルーチンによれば、ビット数削減前の13ビットの元デジタル信号がホールド値から10ビットデジタルデータの1LSB分だけのデータ変動を起こすまでは一定に維持される13ビットのホールド値に基づいて、その下位ビットの切り捨て又は切り上げにより10ビットデジタル信号を作成することができる。従って、本実施例のデジタル信号処理装置10によれば、13ビットから10ビットへのデジタル信号のビット数変更を行う際、ビット数削減前の元デジタル信号のデータが10ビットデジタルデータの1LSB分の範囲内で変動する場合にも、ビット数削減後の10ビットデジタル信号を不用意に変動させることはなく、安定した10ビットデジタル信号を得ることが可能となっている。
このため、本実施例のシステムにおいては、マイコン14のA/D変換後における10ビットのセンサ出力を、13ビットの元デジタル信号のデータの小刻みな変動に対しても安定させることができ、これにより、周辺機器等におけるセンサ12の出力を用いたシステム制御をリップル変動を伴うことなく適切に行うことが可能となっている。
尚、上記の実施例においては、メモリ22が特許請求の範囲に記載した「記憶手段」に相当していると共に、マイコン14の有する丸め部20が、上記図3に示すルーチン中ステップ100及び102の処理を実行することにより特許請求の範囲に記載した「ホールド値設定手段」及びホールド値設定ステップ」が、ステップ104の処理を実行することにより特許請求の範囲に記載した「新データ作成手段」及び「新データ作成ステップ」が、それぞれ実現されている。
ところで、上記の実施例においては、ビット数の削減された10ビットのデジタル信号を、13ビットのホールド値の下位ビットに応じてその切り捨て・切り上げを行うことにより作成することとしているが、具体的には、ホールド値の削除される下位3ビットの最上位ビットが“0”である場合は切り捨てを行い、その最上位ビットが“1”である場合は切り上げを行うことにより作成することとしているが、本発明はこれに限定されるものではなく、13ビットホールド値の下位3ビットに関係なく、単にその下位3ビットを切り捨てることにより作成することとしてもよく、また、単にその下位3ビットを切り上げることにより作成することとしてもよい。
また、上記の実施例においては、メモリ22に記憶されるホールド値の更新を、現状のホールド値からの13ビット元デジタル信号の変動値がビット増加方向又はビット減少方向においてビット数削減後のデジタル信号と同一のビット数である10ビットデジタルデータの1LSB分に達した場合に行うこととしているが、変動値のしきい値は10ビットデジタルデータの1LSBに限定されるものではなく、任意の値に設定することとしてもよい。但し、10ビットのデジタル信号を得るうえでは、その変動値のしきい値を10ビットデジタルデータの1LSB近傍に設定することが望ましい。
また、上記の実施例においては、メモリ22に記憶されるホールド値の更新後データを、更新前データに10ビットデジタルデータの1LSB分だけを加算又は減算した値に設定することとしているが、本発明はこれに限定されるものではなく、ホールド値の更新後データとして、メモリ22に記憶されているホールド値からの13ビット元デジタル信号のデータ変動値そのものを更新前データに加算又は減算した値を用いることとしてもよい。
更に、上記の実施例においては、センサ12の出力するアナログ信号をマイコン14のA/D変換器16でA/D変換することにより得られる13ビットのデジタル信号を10ビットのデジタル信号にビット数変更することとしているが、本発明はセンサ出力に限らず、センサ出力以外のデジタル信号をビット数削減する場合に適用することも可能である。また、本発明は13ビットから10ビットへのビット数変更に限らず、12ビットから10ビットへのビット数変更や10ビットから8ビットへのビット数変更等、他のビット数削減に適用することも可能である。
本発明の一実施例であるデジタル信号処理装置のシステム構成図である。 13ビットのデジタル信号を10ビットのデジタル信号に丸める手法を説明するための図である。 本実施例のデジタル信号処理装置において実行される制御ルーチンのフローチャートである。
符号の説明
10 デジタル信号処理装置
12 センサ
14 マイコン
16 A/D変換器
20 丸め部
22 メモリ

Claims (4)

  1. デジタル信号のビット数を下位ビットの削減により減らすデジタル信号処理装置であって、
    ビット数削減前の元デジタル信号のデータをホールド値として記憶する記憶手段と、
    前記記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新することなくそのままの値に保持し、一方、前記記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新するホールド値設定手段と、
    前記記憶手段に記憶されているホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成手段と、
    を備えることを特徴とするデジタル信号処理装置。
  2. 前記新データ作成手段は、前記記憶手段に記憶されているホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することを特徴とする請求項1記載のデジタル信号処理装置。
  3. デジタル信号のビット数を下位ビットの削減により減らすデジタル信号ビット数削減方法であって、
    ビット数削減前の元デジタル信号のデータをホールド値として記憶する記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達しない場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新することなくそのままの値に保持し、一方、前記記憶手段に記憶されているホールド値からの前記元デジタル信号のデータの変動値が所定値に達した場合は該記憶手段に記憶されるホールド値を該元デジタル信号のデータに更新するホールド値設定ステップと、
    前記記憶手段に記憶されているホールド値に基づいてビット数の削減されたデジタル信号のデータを作成する新データ作成ステップと、
    を備えることを特徴とするデジタル信号ビット数削減方法。
  4. 前記新データ作成ステップは、前記記憶手段に記憶されているホールド値に対して下位ビットの切り捨て又は切り上げを行うことにより、ビット数の削減されたデジタル信号のデータを作成することを特徴とする請求項3記載のデジタル信号ビット数削減方法。
JP2003390689A 2003-11-20 2003-11-20 デジタル信号処理装置及びデジタル信号ビット数削減方法 Expired - Fee Related JP4407251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390689A JP4407251B2 (ja) 2003-11-20 2003-11-20 デジタル信号処理装置及びデジタル信号ビット数削減方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390689A JP4407251B2 (ja) 2003-11-20 2003-11-20 デジタル信号処理装置及びデジタル信号ビット数削減方法

Publications (2)

Publication Number Publication Date
JP2005159416A JP2005159416A (ja) 2005-06-16
JP4407251B2 true JP4407251B2 (ja) 2010-02-03

Family

ID=34717986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390689A Expired - Fee Related JP4407251B2 (ja) 2003-11-20 2003-11-20 デジタル信号処理装置及びデジタル信号ビット数削減方法

Country Status (1)

Country Link
JP (1) JP4407251B2 (ja)

Also Published As

Publication number Publication date
JP2005159416A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US7033071B2 (en) Method and apparatus for correcting sensor signal in temperature
JP5365489B2 (ja) プログラム更新装置
JP2019144669A (ja) 車両制御装置、プログラム更新方法およびプログラム
JP2010174648A (ja) 車両の駆動力制御装置
JP2007040765A (ja) 角速度センサの零点補正装置
US20150066405A1 (en) Parameter and state limiting in model based battery control
US20120188414A1 (en) Adaptive Gain Control Image Processing System and Method
CN112650297B (zh) 用于无人机的控制方法、控制装置、无人机及存储介质
JP4407251B2 (ja) デジタル信号処理装置及びデジタル信号ビット数削減方法
JP2005037286A (ja) バッテリ充放電電流検出装置
US20180241344A1 (en) Circuit device, oscillator, electronic apparatus, vehicle, and manufacturing method for circuit device
JP2006333553A (ja) バッテリ充電状態算出システム、バッテリ充電状態算出方法、及びバッテリ監視装置
US7643956B2 (en) Continuous self-calibration of internal analog signals
EP3730383A1 (en) Turning control system
JP2017079427A (ja) 電子制御装置
CN112327735B (zh) 一种工控系统的保护方法、装置、设备及其存储介质
JP2009284016A (ja) 回路装置の出力値自動調整回路
KR102411521B1 (ko) 풍력발전기 타워의 진동저감 제어시스템
JP2006340042A (ja) キャリブレーション装置及びキャリブレーション方法
CN112733355A (zh) 车辆扭矩响应曲线生成方法、终端及可读存储介质
JP7039946B2 (ja) 回路装置、発振器、電子機器及び移動体
JP2005102453A (ja) 蓄電池の充電制御装置
JP2019144806A (ja) 制御装置
JP4367361B2 (ja) 伝送装置
JP2648080B2 (ja) ディジタル温度補償型発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees