KR20140060515A - 반도체 장치의 제조 방법 및 기판 처리 시스템 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20140060515A
KR20140060515A KR1020147005999A KR20147005999A KR20140060515A KR 20140060515 A KR20140060515 A KR 20140060515A KR 1020147005999 A KR1020147005999 A KR 1020147005999A KR 20147005999 A KR20147005999 A KR 20147005999A KR 20140060515 A KR20140060515 A KR 20140060515A
Authority
KR
South Korea
Prior art keywords
film
insulating film
dielectric constant
constant insulating
high dielectric
Prior art date
Application number
KR1020147005999A
Other languages
English (en)
Inventor
코지 아키야마
히로카즈 히가시지마
치히로 타무라
신타로 아오야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140060515A publication Critical patent/KR20140060515A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

피처리체 상에 제 1 고유전율 절연막을 성막하는 제 1 성막 공정과, 상기 제 1 고유전율 절연막을 650℃ 이상에서 60 초 미만 동안 열 처리하는 결정화 열 처리 공정과, 상기 제 1 고유전율 절연막 상에, 상기 제 1 고유전율 절연막의 금속 원소의 이온 반경보다 작은 이온 반경을 가지는 금속 원소를 가지고, 상기 제 1 고유전율 절연막보다 비유전율이 큰 제 2 고유전율 절연막을 성막하는 제 2 성막 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.

Description

반도체 장치의 제조 방법 및 기판 처리 시스템{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SUBSTRATE TREATMENT SYSTEM}
본 발명은 반도체 장치의 제조 방법 및 기판 처리 시스템에 관한 것이다.
최근, MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 고집적화 및 고성능화의 요구에 수반하여, 게이트 절연막으로서 고유전율막(High-K막)이 이용되고 있다. 그 중에서도, 하프늄 산화물계 재료가 주목받고 있고, 산화 하프늄(HfO2) 등의 재료의 유전율을 향상시켜, 등가 산화 막 두께(Equivalent Oxide Thickness ; EOT)를 저감하는 시도가 이루어지고 있다.
HfO2의 유전율을 높이는 방법으로서는, 예를 들면 이산화 티탄(TiO2) 등의 분극률이 큰 재료를 HfO2 중에 첨가하는 방법, 또는 HfO2막을 고온에서 열 처리하는 방법(예를 들면, 특허문헌 1) 등이 제안되고 있다.
미국특허공개공보 2005/0136690 A1호
그러나 전자의 방법에서는, TiO2 등의 재료는 밴드 갭이 좁은 점에서, 합성한 HfO2 베이스의 절연막의 밴드 갭도 좁아져, 리크 전류가 증가한다고 하는 과제가 있었다. 또한 특허문헌 1 등의 후자의 방법에서도, 고온 열 처리에 의해 고유전율 재료가 결정화되고, 생성된 결정 입계를 개재한 전기 전도에 의해 리크 전류가 증가한다고 하는 과제가 있었다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, EOT의 저감 및 리크 전류의 저감을 양립시킬 수 있는 반도체 장치의 제조 방법 및 기판 처리 시스템을 제공하는 것을 목적으로 한다.
본 발명의 실시예의 예에 따르면, 피처리체 상에 제 1 고유전율 절연막을 성막하는 제 1 성막 공정과, 상기 제 1 고유전율 절연막을, 650℃ 이상에서 60 초 미만 동안 열 처리하는 결정화 열 처리 공정과, 상기 제 1 고유전율 절연막 상에, 상기 제 1 고유전율 절연막의 금속 원소의 이온 반경보다 작은 이온 반경을 가지는 금속 원소를 가지고, 상기 제 1 고유전율 절연막보다 비유전율이 큰 제 2 고유전율 절연막을 성막하는 제 2 성막 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 따르면, EOT의 저감 및 리크 전류의 저감을 양립시킬 수 있는 반도체 장치의 제조 방법 및 기판 처리 시스템을 제공할 수 있다.
도 1은 본 발명의 일실시예의 예에 따른 반도체 제조 장치의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일실시예의 다른 예에 따른 반도체 제조 장치의 제조 방법을 설명하기 위한 순서도이다.
도 3은 본 발명의 일실시예의 반도체 제조 방법을 실시하기 위한, 기판 처리 시스템의 구성예를 도시한 개략도이다.
도 4는 본 발명의 일실시예의 실시예에 따른 성막 장치의 구성예를 도시한 개략도이다.
도 5는 본 발명의 일실시예의 실시예에 따른 플라즈마 처리 장치의 구성예를 도시한 개략도이다.
도 6은 본 발명의 일실시예의 실시예에 따른 결정화 처리 장치의 구성예를 도시한 개략도이다.
도 7은 실험예 및 비교예에서 얻어진 반도체 장치의 EOT, 리크 전류의 값에 기초하여 스파이크 어닐하는 공정 등의 효과를 나타낸 표이다.
도 8a는 실험예에서 얻어진 반도체 장치의 깊이 방향에 대한 각 원소의 농도 분포를 나타낸 개략도이다.
도 8b는 비교예에서 얻어진 반도체 장치의 깊이 방향에 대한 각 원소의 농도 분포를 나타낸 개략도이다.
도 9는 본 발명의 일실시예에 따른 반도체 장치의 예의 X 선 회절(XRD) 분석의 결과를 나타낸다.
도 10은 실험예 및 비교예에서 얻어진 반도체 장치의 EOT, 리크 전류의 값에 기초하여 플라즈마 처리하는 공정의 효과를 나타낸 표이다.
도 11은 실험예 및 비교예에서 얻어진 반도체 장치의 EOT, 리크 전류의 값에 기초하여 제 2 고유전율 절연막으로서 WO3를 성막한 효과를 나타낸 표이다.
이하에, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
먼저, 본 발명의 실시예에 따른 반도체 장치의 제조 방법의 일공정으로서, 실리콘 웨이퍼를 처리하는 방법에 대하여, 도 1을 참조하여 설명한다. 여기서는, 실리콘 웨이퍼를 처리하여, 게이트 절연막을 형성하는 예에 대하여 설명하지만, 이에 한정되지 않는다. 예를 들면, 본 발명의 일실시예에 따른 반도체 장치의 제조 방법은, 커패시터의 용량 절연막(커패시터 용량막)을 형성하는 방법에도 적용할 수 있다.
도 1에, 본 발명의 실시예에 따른 반도체 제조 장치의 제조 방법을 설명하기 위한 순서도를 나타낸다.
먼저, 희불산 등에 의해 실리콘 웨이퍼의 표면을 세정한다. 또한, 필요에 따라 SiO2로 이루어지는 계면층을 형성하는 전처리를 행한다(공정(100)). SiO2로 이루어지는 계면층은, 실리콘 웨이퍼를 염산과수(HCl / H2O2) 세정함으로써 형성할 수 있다. 통상, SiO2로 이루어지는 계면층은 0.3 nm 정도 형성한다.
이 후, 제 1 고유전율 절연막을 성막한다(공정(110)). 제 1 고유전율 절연막으로서는, 산화 하프늄막(HfO2), 산화 지르코늄막(ZrO2), 산화 지르코늄 하프늄막(HfZrOx) 및 이들 막의 적층막(예를 들면, ZrO2 / HfO2 적층막)을 바람직하게는 사용할 수 있다. 본 실시예에서는, 산화 하프늄막을 사용하여 2.5 nm의 막 두께로 성막 했다.
제 1 고유전율 절연막의 성막은, ALD(원자층 퇴적 : Atomic Layer Deposition), CVD(화학 기상 성장 : Chemical Vapor Deposition), PVD(물리 기상 성장 : Physical Vapor Deposition) 등의 방법에 의해 성막할 수 있다. 이 중에서도, 저온에서 성막 가능하며, 단차 피복성이 양호한 ALD로 성막하는 것이 바람직하다.
CVD 또는 ALD에 의해 제 1 고유전율 절연막을 성막할 경우의 원료(프리 커서)는, 본 실시예에서는, HfO2막을 성막할 때의 프리 커서의 일례로서 들지만, 특별히 이에 한정되는 것은 아니다. HfO2막을 성막할 때의 프리 커서의 다른 예로서는, TDEAH(테트라키스 디에틸 아미노 하프늄), TEMAH(테트라키스 에틸 메틸 아미노 하프늄) 등의 아미드계 유기 하프늄 화합물, HTB(하프늄 테트라 터셔리 부톡시드) 등의 알콕시드계 유기 하프늄 화합물 등을 사용할 수 있다. 산화제로서는 O3 가스, O2 가스, H2O 가스, NO2 가스, NO 가스, N2O 가스 등을 이용할 수 있다. 이 때, 산화제를 플라즈마화하여 반응성을 높여도 된다.
ALD에 의해 HfO2막을 성막할 경우에는, Hf 원료를 얇게 흡착시키는 시퀀스와 산화제를 공급하는 시퀀스를 교호로 반복하여 HfO2막을 성막한다. 또한 CVD에 의해 HfO2를 성막할 경우에는, 실리콘 웨이퍼를 가열하면서 Hf 원료와 산화제를 동시에 공급한다. 또한 ALD에 의해 HfO2막을 성막할 때의 성막 온도는 통상 150℃ ~ 350℃정도이며, CVD에 의해 HfO2막을 성막할 때의 성막 온도는 통상 350℃ ~ 600℃ 정도이다.
제 1 고유전율 절연막을 성막한 후, 제 1 고유전율 절연막을 결정화시키기 위하여 결정화 열 처리를 행한다(공정(120)).
공정(120) 전에, 제 1 고유전율 절연막을 플라즈마 처리하는 공정을 추가해도 된다. 도 2에, 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 순서도를 나타낸다. 이 실시예에서는, 공정(110)과 공정(120) 사이에, 플라즈마 처리를 실시하는 공정(115)을 추가하는 것 이외는 제 1 실시예와 동일하다.
플라즈마 처리함으로써, HfO2의 성막 시에서 잔존한 미세 구조를 분쇄할 수 있다. 이 때문에, 공정(120)에 따른 결정화 열 처리 시에서, 후술하는 높은 비유전율을 가지는 Cubic 상 또는 Tetragonal 상을 석출시키기 쉬워진다.
제 1 고유전율 절연막으로서 성막된 HfO2막은, 저온에서의 주 상은 안정 상인 Monoclinic 상이기 때문에, 비유전율(ε)은 16 정도이다. 한편 HfO2막은, 고온에서는 준안정 상인 Cubic 상(비유전율(ε) = 29) 또는 Tetragonal 상(비유전율(ε) = 70)이 존재한다. 이 때문에, HfO2막을 단시간 열 처리(스파이크 어닐)함으로써, 고유전율을 가지는 Cubic 상 또는 Tetragonal 상을 HfO2막에 석출시킬 수 있다. Cubic 상 또는 Tetragonal 상을 석출시킨 HfO2막은, 급냉함으로써, Cubic 상 또는 Tetragonal 상을 가지는 HfO2막을 얻을 수 있다.
통상, HfO2막 및 TiO2막은, 결정화에 의해 결정 입계가 형성되고, 확산 계수가 커져, 상호 확산이 발생하기 쉽다. 특히, 이들의 상호 확산은 고온에서 발생하기 쉽고, 예를 들면 HfO2막과 TiO2막을 형성한 후에 결정화 열 처리를 행하면, HfO2와 TiO2막이 상호 확산되고, HfO2막이 HfTiO막으로 변화하는 경우가 있다. 이 때, HfO막의 밴드 오프셋이 TiO2막의 밴드 오프셋의 값까지 저하되고, 리크 전류가 증가한다. 그러나, 공정(120)의 결정화 열 처리는, 제 2 고유전율 절연막(공정(130))을 성막하기 전에 행하고 있다. 이 때문에, 제 1 고유전율 절연막과 제 2 고유전율 절연막 사이의 상호 확산을 억제할 수 있다.
결정화 열 처리는, 예를 들면 램프 가열 등에 의한 RTP(Rapid Thermal Process) 장치를 이용한 스파이크 어닐에 의해 행할 수 있다. 결정화 열 처리는, 고유전율 절연막의 결정화가 일어나는 온도(통상, 650℃ 이상)에서 행할 필요가 있다. 본 실시예에서는, 700℃(감압 N2 분위기하)에서 행했다. 또한 스파이크 어닐에 의한 열 인가 시간은 60 초 미만인 것이 바람직하고, 0.1 초부터 10 초인 것이 특히 바람직하다. 스파이크 어닐에 의한 열 인가 시간이 60 초 이상일 경우, HfO2막의 안정 상인 Monoclinic 상이 석출되기 쉬워지기 때문이다.
결정화 열 처리의 공정 후, 제 2 고유전율 절연막을 성막한다(공정(130)). 제 2 고유전율 절연으로서는, 제 1 고유전율 절연막보다 고유전율을 가지는 재료(비유전율이 큰 재료)를 사용하는 것이 바람직하다. 또한 제 1 고유전율 절연막의 금속 원소(예를 들면, HfO2의 경우, Hf)보다 이온 반경이 작은 금속 원소를 포함하는 재료를 사용하는 것이 바람직하다. 제 2 고유전율 절연막의 재료로서, 이온 반경이 작은 금속 원소를 포함하는 재료를 사용하는 것이 바람직한 이유로서는, 이온 반경이 작은 금속 원소를 포함하는 재료를 도입함으로써, 제 1 고유전율 절연막(HfO2) 중의 공극이 감소하고, 분자 체적이 수축하기 때문에, 전기적 특성이 양호하게 되기 때문이다.
제 2 고유전율 절연막의 구체적인 예로서는, 이산화 티탄(TiO2)막, 삼산화 텅스텐(WO3막) 및 티탄산염막(예를 들면, TixMeyOz로 나타나는 티탄산염의 막이며, Me로서는, Hf, Zr, Ce, Nb, Ta, Si, Al, Sr 등을 들 수 있음)을 이용할 수 있다. 본 발명의 실시예에서는 TiO2막, WO3막을 사용했지만, 이에 한정되지 않는다.
제 2 고유전율 절연막의 성막은, ALD, CVD, PVD 등의 방법에 의해 성막할 수 있다. 제 2 고유전율 절연막을 성막할 경우, 제 1 고유전율 절연막과 제 2 고유전율 절연막의 사이의 상호 확산을 억제하기 위하여, 제 2 고유전율 절연막의 성막은 가능한 한 저온에서 성막하는 것이 바람직하다. 이 때문에, 비교적 저온에서 성막 가능한 ALD, 저온 PVD를 사용하는 것이 바람직하다.
또한 제 2 고유전율 절연막을 CVD 또는 ALD에 의해 성막할 경우의, 프리 커서는 공지의 것 중에서 적절히 사용할 수 있다. 예를 들면 Ti의 CVD 또는 ALD 원료로서는, 예를 들면, TiCl4, Ti(O-iPr)4 등을 사용할 수 있지만, 프리 커서로서 이들에 한정되지 않고, 그 외에 공지의 프리 커서를 이용해도 된다. 또한 산화제로서는, 전술한 HfO2를 성막할 경우의 산화제를 사용할 수 있다.
제 2 고유전율 절연막의 막 두께로서는, 제 2 고유전율 절연막의 재질에도 의존하지만, 5 nm 이하로 하는 것이 바람직하다. 구체적으로, 제 2 고유전율 절연막으로서 TiO2를 사용할 경우, 제 2 고유전율 절연막의 막 두께는 5 nm 이하인 것이 바람직하다. WO3를 사용할 경우, 제 2 고유전율 절연막의 막 두께는 5 nm 이하인 것이 바람직하고, 0.2 nm ~ 0.5 nm의 범위인 것이 특히 바람직하다. 제 2 고유전율 절연막의 막 두께가 5 nm를 초과할 경우, FIBL(Fringing Induced Barrier Lowering)에 의해, 단채널 특성이 열화되는 경우가 있다.
제 2 고유전율 절연막의 성막 후, TiN 등의 게이트 전극 재료를, 예를 들면 PVD에 의해 형성하고, 반도체 장치를 제조한다(공정(140)). 얻어진 반도체 장치는, 통상 400℃ 정도의 저온에서 소결하고, 절연막과 실리콘 간의 부대(不對) 전자를 전기적으로 불활성화한다.
[본 발명의 실시예를 실현하기 위한 기판 처리 시스템]
이어서, 본 발명의 실시예에 따른 반도체 제조 방법을 실시하기 위한 기판 처리 시스템에 대하여, 도 3을 참조하여 설명한다.
도 3에, 본 발명의 실시예에 따른 반도체 제조 방법을 실시하기 위한, 기판 처리 시스템의 구성예를 도시한 개략도이다. 또한 이 기판 처리 시스템(200)은, 도 1에서의 공정(100)의 전처리 공정을 행한 후의 실리콘 웨이퍼에 대하여, 공정(110) ~ 공정(130)의 처리를 행하여, 게이트 절연막을 형성하는 것이다.
도 3에 도시한 바와 같이, 기판 처리 시스템(200)은, 제 1 고유전율 절연막 및 제 2 고유전율 절연막을 성막하는 2 개의 성막 장치(1, 2)와, 공정(120)에서 제 1 고유전율 절연막을 결정화 열 처리하기 위한 결정화 처리 장치(4)를 가진다. 또한 기판 처리 시스템(200)은, 공정(115)에서 제 1 고유전율 절연막을 플라즈마 처리하기 위한 플라즈마 처리 장치(3)를 가지는 것이 바람직하다.
성막 장치(1, 2), 결정화 처리 장치(4) 및 플라즈마 처리 장치(3)는, 육각형을 이루는 웨이퍼 반송실(5)의 4 개의 변에 각각 대응하여 설치되어 있다. 또한 웨이퍼 반송실(5)의 다른 2 개의 변에는 각각 로드록실(6, 7)이 설치되어 있다. 이들 로드록실(6, 7)의 웨이퍼 반송실(5)과 반대측에는 웨이퍼 반입출실(8)이 설치되어 있다. 웨이퍼 반입출실(8)의 로드록실(6, 7)과 반대측에는, 실리콘 웨이퍼(W)를 수용 가능한 3 개의 풉(Foup)(F)을 장착하는 포트(9, 10, 11)가 설치되어 있다.
성막 장치(1, 2), 결정화 처리 장치(4), 플라즈마 처리 장치(3) 및 로드록실(6, 7)은, 웨이퍼 반송실(5)의 육각형의 각 변에, 게이트 밸브(G)를 개재하여 접속되어 있다. 각 게이트 밸브(G)를 개방함으로써 웨이퍼 반송실(5)과 연통되고, 각 게이트 밸브(G)를 닫음으로써 웨이퍼 반송실(5)로부터 차단된다. 또한, 로드록실(6, 7)의 웨이퍼 반입출실(8)에 접속되는 부분에도 게이트 밸브(G)가 설치되어 있다. 로드록실(6, 7)은, 게이트 밸브(G)를 개방함으로써 웨이퍼 반입출실(8)에 연통되고, 닫음으로써 웨이퍼 반입출실(8)로부터 차단된다.
웨이퍼 반송실(5) 내에는 성막 장치(1, 2), 결정화 처리 장치(4), 플라즈마 처리 장치(3) 및 로드록실(6, 7)에 대하여, 웨이퍼(W)의 반입출을 행하는 웨이퍼 반송 장치(12)가 설치되어 있다. 웨이퍼 반송 장치(12)는 웨이퍼 반송실(5)의 대략 중앙에 설치되어 있고, 회전 및 신축 가능한 회전·신축부(13)의 선단에 웨이퍼(W)를 보지(保持)하는 2 개의 블레이드(14a, 14b)를 가지고 있다. 블레이드(14a, 14b)는 서로 반대 방향을 향하도록 회전·신축부(13)에 장착되어 있다. 또한 이 웨이퍼 반송실(5) 내는 소정의 진공도로 유지되도록 되어 있다.
또한, 웨이퍼 반입출실(8)의 천장부에는 HEPA 필터(미도시)가 설치되어 있다. HEPA 필터를 통과하여 유기물 또는 파티클 등이 제거된 청정한 공기가, 웨이퍼 반입출실(8) 내로 다운 플로우 상태로 공급된다. 이 때문에, 대기압의 청정 공기 분위기에서 웨이퍼(W)의 반입출이 행해진다. 웨이퍼 반입출실(8)의 풉(F) 장착용의 3 개의 포트(9, 10, 11)에는, 각각 셔터(미도시)가 설치되어 있다. 이들 포트(9, 10, 11)에 웨이퍼(W)를 수용한 또는 빈 풉이 직접 장착되고, 장착되었을 시 셔터가 개방되어 외기의 침입을 방지하면서 웨이퍼 반입출실(8)과 연통하는 구성으로 되어 있다. 또한 웨이퍼 반입출실(8)의 측면에는, 얼라이먼트 챔버(15)가 설치되어 있고, 웨이퍼(W)의 얼라이먼트가 행해진다.
웨이퍼 반입출실(8) 내에는 풉(F)으로의 웨이퍼(W)의 반입출 및 로드록실(6, 7)로의 웨이퍼(W)의 반입출을 행하는 웨이퍼 반송 장치(16)가 설치되어 있다. 웨이퍼 반송 장치(16)는 2 개의 다관절 암을 가지고 있고, 풉(F)의 배열 방향을 따라 레일(18) 상을 주행 가능한 구조로 되어 있다. 웨이퍼(W)의 반송은, 선단의 핸드(17) 상에 웨이퍼(W)를 재치하여 실시된다. 또한 도 3에서는, 일방의 핸드(17)가 웨이퍼 반입출실(8)에 존재하고, 타방의 핸드는 풉(F) 내에 삽입되어 있는 상태를 나타내고 있다.
기판 처리 시스템(200)의 구성부(예를 들면 성막 장치(1, 2), 결정화 처리 장치(4), 플라즈마 처리 장치(3), 웨이퍼 반송 장치(12, 16))는, 컴퓨터로 이루어지는 제어부(20)에 접속되어, 제어부(20)에 의해 제어되는 구성으로 되어 있다. 또한 제어부(20)에는, 오퍼레이터가 시스템을 관리하기 위하여 커멘드의 입력 조작 등을 행하는 키보드 및 시스템의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(21)가 접속되어 있다.
제어부(20)에는 또한 시스템에서 실행되는 각종 처리를 제어부(20)의 제어로 실현하기 위한 제어 프로그램, 또는 처리 조건에 따라 각 구성부에 처리를 실행시키기 위한 프로그램(즉 처리 레시피)이 저장된 기억부(22)가 접속되어 있다. 처리 레시피는 기억부(22) 내의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크여도 되고, CDROM, DVD, 플래쉬 메모리 등의 가반성의 것이어도 된다. 또한 다른 장치로부터, 예를 들면 전용 회선을 개재하여 레시피를 적절히 전송시키는 구성이어도 된다.
기판 처리 시스템(200)에서의 처리는, 예를 들면 유저 인터페이스(21)로부터의 지시 등으로 임의의 처리 레시피를 기억부(22)로부터 호출하여 제어부(20)에 실행시킴으로써 실시된다. 또한 제어부(20)는, 각 구성부를 직접 제어하도록 해도 되고, 각 구성부에 개별의 컨트롤러를 설치하고, 이들을 개재하여 제어하도록 해도 된다.
본 발명의 실시예에 따른 기판 처리 시스템(200)에서는, 먼저 전처리가 행해진 웨이퍼(W)를 수용한 풉(F)이 로딩된다. 이어서, 대기압의 청정 공기 분위기로 유지된 웨이퍼 반입출실(8) 내의 웨이퍼 반송 장치(16)에 의해, 풉(F)으로부터 웨이퍼(W)를 1 매 취출하여 얼라이먼트 챔버(15)로 반입하고, 웨이퍼(W)의 위치 조정을 행한다. 이어서, 웨이퍼(W)를 로드록실(6, 7) 중 어느 하나로 반입하고, 로드록실 내를 진공 배기한다. 웨이퍼 반송실(5) 내의 웨이퍼 반송 장치(12)에 의해, 로드록실 내의 웨이퍼를 취출하여, 웨이퍼(W)를 성막 장치(1)에 장입(裝入)하여, 공정(110)의 성막 처리를 행한다. 제 1 고유전율 절연막의 성막 후, 웨이퍼(W)를 웨이퍼 반송 장치(12)에 의해 취출하여, 바람직하게는 공정(115)의 플라즈마 처리 장치(3)로 반입하여, 제 1 고유전율 절연막의 플라즈마 처리를 행한다. 이 후, 웨이퍼 반송 장치(12)에 의해 웨이퍼(W)를 취출하고, 결정화 처리 장치(4)에 삽입하여 공정(120)의 결정화 처리를 실시한다. 이 후, 웨이퍼 반송 장치(12)에 의해 웨이퍼(W)를 취출하고, 웨이퍼(W)를 성막 장치(2)에 장입하여, 공정(130)의 성막 처리를 행한다. 공정(130)의 성막 처리 후, 웨이퍼(W)를 웨이퍼 반송 장치(12)에 의해 로드록실(6, 7) 중 어느 하나로 반입하고, 로드록실 내를 대기압으로 되돌린다. 웨이퍼 반입출실(8) 내의 웨이퍼 반송 장치(16)에 의해 로드록실 내의 웨이퍼(W)를 취출하고, 풉(F) 중 어느 하나에 수용된다. 이상과 같은 동작을 1 로트의 웨이퍼(W)에 대하여 행하고, 1 세트의 처리가 종료된다.
[성막 장치(1, 2)의 구성예]
이어서, 공정(110) 및 공정(130)을 실시하기 위한 성막 장치(1, 2)의 구성에 대하여, 도 4를 참조하여 설명한다. 도 4는, 본 발명의 실시예에 따른 성막 장치(1)(또는 2)의 구성예를 도시한 개략도이다. 또한 성막 장치(1)(및 2)에 의한 제 1(및 제 2) 고유전율 절연막의 바람직한 성막 방법으로서, ALD 또는 CVD에 의해 성막할 경우의 성막 장치의 예에 대하여 설명하지만, 도시하지 않은 PVD에 의해 성막하는 구성이어도 된다.
성막 장치(1)는 기밀하게 구성된 대략 원통 형상의 챔버(31)를 가지고 있고, 그 내부에는 피처리체인 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(32)가 배치되어 있다. 서셉터(32)의 중앙 하부에는 원통 형상의 지지 부재(33)가 설치되고, 서셉터(32)는 지지 부재(33)에 의해 지지되어 있다. 서셉터(32)는 예를 들면 AlN의 세라믹스로 구성되어 있다.
또한 서셉터(32)에는 히터(35)가 매립되어 있고, 이 히터(35)에는 히터 전원(36)이 접속되어 있다. 한편, 서셉터(32)의 상면 근방에는 열전대(37)가 설치되고, 열전대(37)의 신호는 컨트롤러(38)로 전송되도록 되어 있다. 그리고 컨트롤러(38)는, 열전대(37)의 신호에 따라 히터 전원(36)으로 지령을 송신하고, 히터(35)의 가열을 제어하여 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다.
챔버(31)의 내벽, 서셉터(32) 및 지지 부재(33)의 외주에는, 부착물이 퇴적하는 것을 방지하기 위한 석영 라이너(39)가 설치되어 있다. 석영 라이너(39)와 챔버(31)의 벽부의 사이에는, 퍼지 가스(실드 가스)를 흘리도록 되어 있고, 이에 의해 벽부에 부착물이 퇴적하는 것이 방지되어 컨태미네이션이 방지된다. 또한, 석영 라이너(39)는 챔버(31) 내의 메인터넌스가 효율적으로 행해지도록 분리가 가능한 구성으로 되어 있다.
챔버(31)의 천벽(31a)에는 환상(環狀)의 홀(31b)이 형성되어 있고, 그로부터 챔버(31) 내로 돌출하는 샤워 헤드(40)가 갑합되어 있다. 샤워 헤드(40)는, 전술한 성막용의 원료 가스를 챔버(31) 내로 토출하기 위한 것이며, 그 상부에는 원료 가스가 도입되는 제 1 도입로(41)와 산화제가 도입되는 제 2 도입로(42)가 접속되어 있다.
샤워 헤드(40)의 내부에는 상하 2 단으로 공간(43, 44)이 형성되어 있다. 상측의 공간(43)에는 제 1 도입로(41)가 연결되어 있고, 이 공간(43)과 연통하는 제 1 가스 토출로(45)가 샤워 헤드(40)의 저면까지 연장되어 있다. 하측의 공간(44)에는 제 2 도입로(42)가 연결되어 있고, 이 공간(44)과 연통하는 제 2 가스 토출로(46)가 샤워 헤드(40)의 저면까지 연장되어 있다. 즉, 샤워 헤드(40)는 원료 가스와 산화제가 섞이지 않고, 공간(43, 44)에서 균일하게 확산되어, 각각 독립하여 토출로(45 및 46)로부터 토출하는 포스트믹스 타입으로 되어 있다.
또한 서셉터(32)는 도시하지 않은 승강 기구에 의해 승강 가능하게 되어 있고, 원료 가스에 노출되는 공간을 극소화하도록 프로세스 갭이 조정된다.
챔버(31)의 저벽에는, 하방을 향해 돌출하는 배기실(51)이 설치되어 있다. 배기실(51)의 측면에는 배기관(52)이 접속되어 있고, 이 배기관(52)에는 배기 장치(53)가 접속되어 있다. 배기 장치(53)를 작동시킴으로써, 챔버(31) 내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다.
챔버(31)의 측벽에는, 웨이퍼 반송실(5)과의 사이에서 웨이퍼(W)의 반입출을 행하기 위한 반입출구(54)와, 이 반입출구(54)를 개폐하는 게이트 밸브(G)가 설치되어 있다.
또한, 제 1(또는 제 2)의 고유전율 절연막을 CVD에 의해 성막할 경우에는, 전술한 원료 가스가 제 1 도입로(41), 산화제가 제 2 도입로(42)를 통하여 동시에 샤워 헤드(40)로 공급된다. ALD에 의해 성막할 경우에는, 전술한 원료 가스 및 산화제가 교호로 공급된다. 원료 가스는 예를 들면 원료 용기로부터 액체 형상의 원료를 압송하여, 기화기로 기화시켜 공급된다.
이와 같이 구성된 성막 장치에서는, 먼저 챔버(31) 내로 웨이퍼(W)를 반입한 후, 그 내부를 배기하여 소정의 진공 상태로 하고, 히터(35)에 의해 웨이퍼(W)를 소정 온도로 가열한다. 이 상태에서, CVD의 경우는 제 1 도입로(41) 및 제 2 도입로(42)를 거쳐 원료 가스와 산화제를 동시에 샤워 헤드(40)를 거쳐 챔버(31) 내로 도입한다. ALD의 경우에는 이들을 교호로 챔버(31) 내로 도입한다.
이에 의해, 가열된 웨이퍼(W) 상에서 원료 가스와 산화제가 반응하고, 웨이퍼(W) 상에 소정의 고유전율 절연막이 성막된다.
[플라즈마 처리 장치(3)의 구성예]
이어서, 공정(115)을 실시하기 위한 플라즈마 처리 장치(3)에 대하여, 도 5를 참조하여 설명한다. 도 5는, 본 발명의 실시예에 따른 플라즈마 처리 장치(3)의 구성예를 도시한 개략도이다.
또한 여기서는, 마이크로파 플라즈마 장치의 예이며, RLSA(Radial Line Slot Antenna) 마이크로파 플라즈마 방식의 마이크로파 플라즈마 처리 장치의 예를 나타내지만, 이에 한정되지 않는다.
플라즈마 처리 장치(3)는, 대략 원통 형상의 챔버(81)와, 그 내부에 설치된 서셉터(82)와, 챔버(81)의 측벽에 설치된 처리 가스를 도입하는 가스 도입부(83)를 가진다. 또한 플라즈마 처리 장치(3)에는, 챔버(81)의 상부의 개구부에 임하도록 설치되고, 다수의 마이크로파 투과홀(84a)이 형성된 평면 안테나(84)와, 마이크로를 발생시키는 마이크로파 발생부(85)와, 마이크로파 발생부(85)를 평면 안테나(84)로 도입하는 마이크로파 전송 기구(86)가 설치된다.
평면 안테나(84)의 하방에는 유전체로 이루어지는 마이크로파 투과판(91)이 설치되고, 평면 안테나(84) 상에는 실드 부재(92)가 설치되어 있다. 실드 부재(92)는 수냉 구조(도시하지 않음)로 되어 있다. 또한, 평면 안테나(84)의 상면에는 유전체로 이루어지는 지파재가 설치되어 있어도 된다.
마이크로파 전송 기구(86)는, 마이크로파 발생부(85)로부터 마이크로파를 도입하는 수평 방향으로 연장되는 도파관(101)과, 평면 안테나(84)로부터 상방으로 연장되는 내도체(103) 및 외도체(104)로 이루어지는 동축 도파관(102)과, 도파관(101)과 동축 도파관(102)의 사이에 설치된 모드 변환 기구(105)를 가진다. 챔버(81)의 저벽에는 배기관(93)이 설치되어 있고, 이 배기관(93)을 개재하여, 도시하지 않은 배기 장치에 의해 챔버(81) 내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다.
또한 서셉터(82)에는, 이온 인입을 위한 고주파 전원(106)이 접속되어 있어도 된다. 서셉터(82)에는 히터(87)가 매립되어 있고, 이 히터(87)에는 히터 전원(88)이 접속되고, 히터 전원(88)으로부터의 전압에 의해 히터(87)의 가열을 제어하여 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다.
플라즈마 처리 장치(3)는, 마이크로파 발생부(85)에서 발생한 마이크로파를, 마이크로파 전송 기구(86)를 개재하여 소정의 모드로 평면 안테나(84)로 유도하고, 평면 안테나(84)의 마이크로파 투과홀(84a) 및 마이크로파 투과판(91)을 통하여 챔버(81) 내로 균일하게 공급한다. 공급된 마이크로파에 의해, 가스 도입부(83)로부터 공급된 처리 가스는 전리 또는 해리하여 플라즈마를 생성하고, 플라즈마 중의 활성종(예를 들면, 라디칼)에 의해 웨이퍼(W) 상의 제 1 고유전율 절연막은 플라즈마 처리된다. 또한 처리 가스로서는, O2 가스, O2 가스 및 희가스(불활성 가스), 희가스, 희가스 및 N2 가스를 이용할 수 있다.
[결정화 처리 장치(4)의 구성예]
이어서, 공정(120)을 실시하기 위한 결정화 처리 장치(4)에 대하여, 도 6을 참조하여 설명한다. 도 6은, 본 발명의 실시예에 따른 결정화 처리 장치(4)의 구성예를 도시한 개략도이다.
도 6에 도시한 결정화 처리 장치(4)는, 램프 가열을 이용한 RTP 장치로서 구성되고, 제 1 고유전율 절연막에 대하여 스파이크 어닐을 실시하는 것이다. 결정화 처리 장치(4)는 기밀하게 구성된 대략 원통 형상의 챔버(121)를 가지고, 챔버(121) 내에는 웨이퍼(W)를 회전 가능하게 지지하는 지지 부재(122)가 설치되어 있다. 지지 부재(122)의 회전축(123)은 하방으로 연장되고, 챔버(121) 밖의 회전 구동 기구(124)에 의해 회전한다. 이에 의해 웨이퍼(W)가 지지 부재(122)와 함께 회전하도록 되어 있다.
챔버(121)의 외주에는 환상으로 배기 경로(125)가 형성되어 있고, 챔버(121)와 배기 경로(125)는 배기홀(126)을 개재하여 연결되어 있다. 그리고, 배기 경로(125) 중 적어도 1 개소에 진공 펌프 등의 배기 기구(미도시)가 접속되고, 챔버(121) 내가 배기되도록 되어 있다.
챔버(121)의 천벽에는 가스 도입관(128)이 삽입되어 있고, 가스 도입관(128)에는 가스 공급관(129)이 접속되어 있다. 즉, 가스 공급관(129) 및 가스 도입관(128)을 거쳐, 처리 가스가 챔버(121) 내로 도입되도록 되어 있다. 처리 가스로서는 Ar 가스 등의 희가스 또는 N2 가스를 적합하게 이용할 수 있다.
챔버(121)의 저부에는 램프실(130)이 설치되어 있고, 램프실(130)의 상면은 석영 등의 투명 재료로 이루어지는 투광판(131)이 설치되어 있다. 램프실 내에는 복수의 가열 램프(132)가 설치되어 있고, 웨이퍼(W)를 가열하는 것이 가능하게 되어 있다. 또한 램프실(130)의 저면과 회전 구동 기구(124)의 사이에는, 회전축(123)을 둘러싸도록 벨로우즈(133)가 설치되어 있다.
결정화 처리 장치(4)에서는, 먼저 챔버(121) 내로 웨이퍼(W)를 반입한 후, 그 내부를 배기하여 소정의 진공 상태로 한다. 이 후, 챔버(121) 내로 처리 가스를 도입하면서, 회전 구동 기구(124)에 의해 지지 부재(122)를 개재하여 웨이퍼(W)를 회전시키고, 또한 램프실(130)의 램프(132)에 의해 웨이퍼(W)를 급속히 온도 상승하고 소정 온도가 된 시점에서 램프(132)를 오프로 하여 급속히 강온한다. 이에 의해, 단시간 결정화 처리가 가능해진다.
또한 웨이퍼(W)는 반드시 회전시키지 않아도 된다. 또한 램프실(130)을 웨이퍼(W)의 상방에 배치하는 구성이어도 된다. 이 경우, 웨이퍼(W)의 이면측에 냉각 기구를 설치하여, 보다 급속한 강온을 가능하게 하는 구성이어도 된다.
[실시예]
이어서, 본 발명의 실시예에 따른 반도체의 제조 방법을 이용한 효과의 실증에 대하여 설명한다.
≪제 1 실시예≫
먼저, 희불산 등에 의해 실리콘 웨이퍼의 표면을 세정했다. 세정 후의 실리콘 웨이퍼를 염산과수로 세정함으로써, SiO2로 이루어지는 계면층을 형성했다(공정(100)). 형성 후의 실리콘 웨이퍼(W)에 대하여, 제 1 고유전율 절연막으로서 ALD에 의해 2.5 nm의 HfO2를 성막하고(공정(110)), 700℃의 스파이크 어닐 처리를 실시했다(공정(120)). 또한, 제 2 고유전율 절연막으로서 3 nm의 TiO2를 PVD에 의해 성막했다(공정(130)). 이 후, PVD에 의해 게이트 전극으로서 10 nm의 TiN를 형성하고(공정(140)), 10 분간, 400℃의 저온 열 처리를 실시함으로써, 실험예 1의 반도체 장치를 제조했다.
또한 비교예로서, 공정(120)의 스파이크 어닐을 실시하지 않은 예, 공정(130)의 제 2 고유전율 절연막을 성막하지 않은 예, 공정(130) 후에 고온 열 처리를 실시한 예를 나타낸다. 또한 실험예 및 비교예의 상세한 제조 조건을 도 7에 표 1로서 나타낸다.
표 1에, 실험예 및 비교예에서 얻어진 반도체 장치에 대하여, EOT(nm), 리크 전류(A/cm2)를 나타낸다. 또한 표 1에는, 플랫 밴드 전압(VFB ; V)도 나타내고 있다.
표 1로부터 실험예 1에서 얻어진 반도체 장치는, EOT가 가장 작았다. 한편, 리크 전류에 관해서는, 비교예 1의 방법은, 실험예 1의 방법과 비교하여 리크 전류는 작았지만, EOT가 1 nm 이상이었다. 즉, 실험예의 방법은, EOT를 저감하면서, 리크 전류를 억제할 수 있는(EOT와 리크 전류의 특성값을 양립시킬 수 있는) 것을 알 수 있었다.
도 8a 및 도 8b에, 고분해능 러더포드 후방 산란 분석 장치(HR-RBS)에 의한, 실험예 1(도 8a) 및 비교예 2(도 8b)에서 얻어진 반도체 장치의 깊이 방향에 대한, 각 원소의 농도 분포를 나타낸다. 또한 횡축의 축방향은, 실리콘 웨이퍼(W)를 하면으로서 수평인 면에 정치(靜置)했을 경우, TiO2막의 상면을 0 nm로서, TiO2막의 상면으로부터 수직 방향 하향의 방향이다.
도 8b로부터, 비교예의 방법에서 얻어진 반도체 장치는, 제 1 고유전율 절연막(HfO2막)과 제 2 고유전율 절연막(TiO2막)의 계면에서, Hf와 Ti가 상호 확산되어 있는 것을 알 수 있다. 특히, Hf는 TiO2 상의 깊숙이까지 확산되고, 이 점이 리크 전류의 증가 요인 중 하나가 되어 있다. Hf와 Ti의 상호 확산의 증가는, HfO2막 및 TiO2막의 성막 후, 고온(700℃)에서의 결정화 열 처리를 실시했기 때문에, 결정 입계가 형성되고, 확산 계수가 커졌다고 상정된다.
한편 도 8a로부터, 실험예의 방법에서 얻어진 반도체 장치는, 비교예의 방법에서 얻어진 반도체 장치와 비교하여, Hf와 Ti의 상호 확산이 억제되어 있는 것을 알 수 있다. 이는, HfO2막의 성막 후에 결정화 열 처리를 실시하고, 이 후 TiO2막을 성막 하고, TiO2막의 성막 후에는, 고온에서의 열 처리를 실시하지 않았기 때문이라고 상정된다.
≪제 2 실시예≫
이어서, 본 발명의 실시예에 따른 반도체 장치의 제조 방법에서, 스파이크 어닐(단시간 열 처리, 공정(120))의 효과를 실증한 실험에 대하여, 도 9를 참조하여 설명한다.
도 9에, 본 발명의 실시예에 따른 반도체 장치의 제조 방법에서, 성막 후의 막의 X 선 회절(XRD) 분석의 결과를 나타낸다.
먼저, 희불산 등에 의해 실리콘 웨이퍼의 표면을 세정했다. 세정 후의 실리콘 웨이퍼를 염산과수로 세정함으로써, SiO2로 이루어지는 계면층을 형성했다(공정(100)). 형성 후의 실리콘 웨이퍼(W)에 대하여, 제 1 고유전율 절연막으로서, ALD에 의해 2.5 nm의 HfO2를 성막하고(공정(110)), 700℃의 스파이크 어닐 처리를 실시했다(공정(120)). 또한 PVD에 의해 제 2 고유전율 절연막으로서 3 nm의 TiO2를 성막했다(공정(130)). 이와 같이 하여 얻어진 막의 XRD 분석의 결과에 대하여, 도 9에서는 실험예로서 실선으로 나타내고 있다. 또한 도 9에는 비교예로서, 공정(120)에서 900℃에서 10 분간 열 처리하고, 그 후의 처리를 행하지 않은 막의 XRD 분석의 결과에 대하여 파선으로 나타내고 있다.
도 9로부터, 비교예의 방법으로 얻어진 막은, 열 처리에 의해, 안정 상인 Monoclinic 상(비유전율(ε) = 16 정도) 유래의 피크가 관찰되었다. 한편 실험예의 방법에서 얻어진 막은, HfO2막의 성막 후에 단시간의 결정화 열 처리(스파이크 어닐)를 실시하고, 이 후 TiO2막을 성막하고, TiO2막의 성막 후에는, 고온에서의 열 처리를 실시하지 않았기 때문에, 준안정 상인 Cubic 상(비유전율(ε) = 29 정도) 유래의 피크가 관찰되었다. 즉, 본 발명의 실시예에 따른 반도체 장치의 제조 방법에 의해, 비유전율이 높은 HfO2 상(예를 들면, Cubic 상)을, 효율적으로 석출할 수 있었기 때문에, 실험예에서 얻어진 막의 전기적 특성이 향상되었다고 상정된다.
≪제 3 실시예≫
이어서, 본 발명의 실시예에 따른 반도체 장치의 제조 방법에서, 플라즈마 처리하는 공정(공정(115))의 효과 및 제 2 고유전율 절연막의 막 두께를 실증한 실험에 대하여 설명한다.
먼저, 희불산 등에 의해 실리콘 웨이퍼의 표면을 세정했다. 세정 후의 실리콘 웨이퍼를 염산과수로 세정함으로써, SiO2로 이루어지는 계면층을 형성했다(공정(100)). 형성 후의 실리콘 웨이퍼(W)에 대하여, 제 1 고유전율 절연막으로서, ALD에 의해 2.5 nm의 HfO2를 성막하고(공정(110)), HfO2막에 플라즈마 처리를 실시했다. 이 때, 일부의 예에서는 플라즈마 처리를 실시하지 않았다. 이 후, 700℃의 스파이크 어닐 처리를 실시했다(공정(120)). 또한, 제 2 고유전율 절연막으로서 0 ~ 5 nm의 TiO2(0 nm란, TiO2를 성막하지 않은 경우를 가리킴)를 PVD에 의해 성막했다(공정(130)). 이 후, 게이트 전극으로서 10 nm의 TiN를 형성하고(공정(140)), 10 분간, 400℃의 저온 열 처리를 실시함으로써 반도체 장치를 제조했다.
제 3 실시예에서, 실험예 및 비교예의 상세한 제조 조건을 도 10의 표 2에 나타낸다.
표 2에, 실험예 및 비교예에서 얻어진 반도체 장치에 대하여, EOT(nm), 리크 전류(A/cm2)를 나타낸다. 또한 표 2에는, 플랫 밴드 전압(VFB ; V)도 나타내고 있다.
표 2로부터, 플라즈마 처리를 실시함으로써, EOT의 박막화 및 리크 전류의 억제가 달성된 것이 확인되었다. 이는, 플라즈마 처리함으로써, HfO2의 성막 시에서 잔존한 미세 구조가 분쇄되고, 결정화 열 처리 시에서, 높은 비유전율을 가지는 Cubic 상 또는 Tetragonal 상을 석출하기 쉬워졌기 때문이라고 상정된다.
또한 표 2에 의해, 본 실시예의 실시 범위에서는, EOT 및 리크 전류 모두, 제 2 고유전율 절연막의 막 두께 의존성은 작고, 5 nm 이하의 제 2 고유전율 절연막을 성막(적층)함으로써, EOT의 박막화 및 리크 전류의 억제가 달성되었다.
≪제 4 실시예≫
이어서, 본 발명의 실시예에 따른 반도체 장치의 제조 방법에서, 제 2 고유전율 절연막으로서 WO3를 성막한 경우에 대하여 설명한다.
먼저, 희불산 등에 의해 실리콘 웨이퍼의 표면을 세정했다. 세정 후의 실리콘 웨이퍼를 염산과수로 세정함으로써, SiO2로 이루어지는 계면층을 형성했다(공정(100)). 형성 후의 실리콘 웨이퍼(W)에 대하여, 제 1 고유전율 절연막으로서, ALD에 의해 2.5 nm의 HfO2를 성막했다(공정(110)). 이 후, 700℃의 스파이크 어닐 처리를 실시했다(공정(120)). 또한 제 2 고유전율 절연막으로서 0.2 ~ 5 nm의 WO3를 PVD에 의해 성막했다(공정(130)). 이 후, 게이트 전극으로서 10 nm의 TiN를 형성하고(공정(140)), 10 분간, 400℃의 저온 열 처리를 실시함으로써 반도체 장치를 제조했다.
제 4 실시예에서, 실험예의 상세한 제조 조건을 도 11의 표 3에 나타낸다. 표 3에는, 참고로서 표 1의 실험예 1및 비교예 5의 조건 및 결과를 나타내고 있다.
표 3에, 실험예 및 비교예에서 얻어진 반도체 장치에 대하여 EOT(nm)를 나타낸다. 또한 표 3에는, 플랫 밴드 전압(VFB ; V)도 나타내고 있다.
표 3으로부터, 제 2 고유전율 절연막으로서 WO3를 성막한 경우, 0.2 nm ~ 0.5 nm 정도의 WO3를 성막함으로써, EOT의 박막화를 달성할 수 있었다.
또한 본 발명은, 상기 실시예에 한정되지 않고 각종 변형이 가능하다. 예를 들면, 본 발명의 게이트 절연막의 형성 방법은, 커패시터의 용량 절연막(커패시터 용량막)의 형성 방법에도 적용할 수 있다. 또한 상기 실시예에서는, 피처리체로서 실리콘 웨이퍼(실리콘 기판)를 이용했지만, 다른 반도체 기판이어도 된다.
본 국제출원은, 2011년 9월 7일에 출원된 일본특허출원 2011-195246호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 본 국제출원에 원용한다.
1, 2 : 성막 장치
3 : 플라즈마 처리 장치
4 : 결정화 처리 장치
6, 7 : 로드록실
20 : 제어부
22 : 기억부
200 : 기판 처리 시스템
G : 게이트 밸브
W : 반도체 웨이퍼

Claims (10)

  1. 피처리체 상에 제 1 고유전율 절연막을 성막하는 제 1 성막 공정과,
    상기 제 1 고유전율 절연막을 650℃ 이상에서 60 초 미만 동안 열 처리하는 결정화 열 처리 공정과,
    상기 제 1 고유전율 절연막 상에, 상기 제 1 고유전율 절연막의 금속 원소의 이온 반경보다 작은 이온 반경을 가지는 금속 원소를 가지고, 상기 제 1 고유전율 절연막보다 비유전율이 큰 제 2 고유전율 절연막을 성막하는 제 2 성막 공정을 포함하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 결정화 열 처리 공정 전에, 상기 제 1 고유전율 절연막을 플라즈마 처리하는 공정을 포함하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 결정화 열 처리 공정은 스파이크 어닐 장치로 행하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 고유전율 절연막은 산화 하프늄막, 산화 지르코늄막, 산화 지르코늄 하프늄막 또는 이들 막의 적층막인 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2 고유전율 절연막은 산화 티탄막, 삼산화 텅스텐막 또는 티탄산염막인 반도체 장치의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 2 고유전율 절연막의 막 두께는 5 nm 이하인 반도체 장치의 제조 방법.
  7. 피처리체 상에 제 1 고유전율 절연막을 성막하는 제 1 성막 장치와,
    상기 제 1 고유전율 절연막을 650℃ 이상에서 60 초 미만 동안 열 처리하는 결정화 열 처리 장치와,
    상기 결정화 열 처리 장치에 의한 열 처리 후, 상기 제 1 고유전율 절연막 상에, 상기 제 1 고유전율 절연막의 금속 원소의 이온 반경보다 작은 이온 반경을 가지는 금속 원소를 가지고, 상기 제 1 고유전율 절연막보다 비유전율이 큰 제 2 고유전율 절연막을 성막하는 제 2 성막 장치를 가지는 기판 처리 시스템.
  8. 제 7 항에 있어서,
    상기 제 1 성막 장치에 의한 성막 처리, 상기 결정화 열 처리 장치에 의한 결정화 열 처리, 상기 제 2 성막 장치에 의한 제 2 성막 처리가 이 순으로 행해지도록 제어하는 제어부를 더 가지는 기판 처리 시스템.
  9. 피처리체 상에 제 1 고유전율 절연막을 성막하는 제 1 성막 장치와,
    상기 고유전율 절연막을 플라즈마 처리하는 플라즈마 처리 장치와,
    상기 제 1 고유전율 절연막을 650℃ 이상에서 60 초 미만 동안 열 처리하는 결정화 열 처리 장치와,
    상기 결정화 열 처리 장치에 의한 열 처리 후, 상기 제 1 고유전율 절연막 상에, 상기 제 1 고유전율 절연막의 금속 원소의 이온 반경보다 작은 이온 반경을 가지는 금속 원소를 가지고, 상기 제 1 고유전율 절연막보다 비유전율이 큰 제 2 고유전율 절연막을 성막하는 제 2 성막 장치를 가지는 기판 처리 시스템.
  10. 제 9 항에 있어서,
    상기 제 1 성막 장치에 의한 성막 처리, 상기 플라즈마 처리 장치에 의한 플라즈마 처리, 상기 결정화 열 처리 장치에 의한 결정화 열 처리, 상기 제 2 성막 장치에 의한 제 2 성막 처리가 이 순으로 행해지도록 제어하는 제어부를 더 가지는 기판 처리 시스템.
KR1020147005999A 2011-09-07 2012-08-24 반도체 장치의 제조 방법 및 기판 처리 시스템 KR20140060515A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011195246A JP2013058559A (ja) 2011-09-07 2011-09-07 半導体装置の製造方法及び基板処理システム
JPJP-P-2011-195246 2011-09-07
PCT/JP2012/071514 WO2013035561A1 (ja) 2011-09-07 2012-08-24 半導体装置の製造方法及び基板処理システム

Publications (1)

Publication Number Publication Date
KR20140060515A true KR20140060515A (ko) 2014-05-20

Family

ID=47832011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005999A KR20140060515A (ko) 2011-09-07 2012-08-24 반도체 장치의 제조 방법 및 기판 처리 시스템

Country Status (5)

Country Link
US (1) US20140242808A1 (ko)
JP (1) JP2013058559A (ko)
KR (1) KR20140060515A (ko)
TW (1) TWI500084B (ko)
WO (1) WO2013035561A1 (ko)

Families Citing this family (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6120386B2 (ja) * 2013-05-09 2017-04-26 国立研究開発法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
KR102053350B1 (ko) * 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법
JP6616070B2 (ja) * 2013-12-01 2019-12-04 ユージェヌス インコーポレイテッド 誘電性複合体構造の作製方法及び装置
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
CN105932053B (zh) * 2016-06-01 2019-06-11 中国科学院微电子研究所 半导体结构及其形成方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US20190057860A1 (en) * 2017-08-18 2019-02-21 Lam Research Corporation Methods for improving performance in hafnium oxide-based ferroelectric material using plasma and/or thermal treatment
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210024462A (ko) 2018-06-27 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
JP7149794B2 (ja) * 2018-09-28 2022-10-07 東京エレクトロン株式会社 半導体装置の製造方法
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
JP2021022597A (ja) * 2019-07-24 2021-02-18 東京エレクトロン株式会社 キャパシタ形成システム及びキャパシタ形成方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202349456A (zh) * 2020-11-06 2023-12-16 美商應用材料股份有限公司 增強材料結構的處理
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202247412A (zh) * 2021-02-08 2022-12-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
US20230069187A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. High-k gate dielectric and method forming same
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
JP2005150228A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100718839B1 (ko) * 2005-08-31 2007-05-16 삼성전자주식회사 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
JP5119606B2 (ja) * 2006-03-31 2013-01-16 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2010103130A (ja) * 2008-10-21 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
JP2010165705A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011066345A (ja) * 2009-09-18 2011-03-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
JP2011134909A (ja) * 2009-12-24 2011-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理システム
US8765570B2 (en) * 2012-06-12 2014-07-01 Intermolecular, Inc. Manufacturable high-k DRAM MIM capacitor structure

Also Published As

Publication number Publication date
JP2013058559A (ja) 2013-03-28
US20140242808A1 (en) 2014-08-28
TW201327680A (zh) 2013-07-01
TWI500084B (zh) 2015-09-11
WO2013035561A1 (ja) 2013-03-14

Similar Documents

Publication Publication Date Title
KR20140060515A (ko) 반도체 장치의 제조 방법 및 기판 처리 시스템
KR101799146B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 시스템
TWI430368B (zh) 具有較薄之等效氧化層厚度的高介電係數閘極堆疊之形成方法
KR101445927B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US9190281B2 (en) Method of manufacturing semiconductor device
US9224594B2 (en) Surface preparation with remote plasma
US20090209095A1 (en) Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus
US11600642B2 (en) Layer stack for display applications
US20150087160A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US20090124087A1 (en) Vertical plasma processing apparatus and method for using same
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
TWI621218B (zh) 包含鍺之半導體元件及其形成方法
TWI840273B (zh) 用於顯示器應用之堆疊結構
US9224644B2 (en) Method to control depth profiles of dopants using a remote plasma source
TW202309332A (zh) 沉積薄膜的方法

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application