KR20140036277A - 메탈 게이트 반도체의 세정 방법 - Google Patents

메탈 게이트 반도체의 세정 방법 Download PDF

Info

Publication number
KR20140036277A
KR20140036277A KR1020137035003A KR20137035003A KR20140036277A KR 20140036277 A KR20140036277 A KR 20140036277A KR 1020137035003 A KR1020137035003 A KR 1020137035003A KR 20137035003 A KR20137035003 A KR 20137035003A KR 20140036277 A KR20140036277 A KR 20140036277A
Authority
KR
South Korea
Prior art keywords
sulfuric acid
persulfate
cleaning
semiconductor
acid solution
Prior art date
Application number
KR1020137035003A
Other languages
English (en)
Other versions
KR101809927B1 (ko
Inventor
타츠오 나가이
하루요시 야마카와
Original Assignee
쿠리타 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿠리타 고교 가부시키가이샤 filed Critical 쿠리타 고교 가부시키가이샤
Publication of KR20140036277A publication Critical patent/KR20140036277A/ko
Application granted granted Critical
Publication of KR101809927B1 publication Critical patent/KR101809927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Abstract

본 발명은 메탈 게이트의 에칭을 억제하면서, 반도체에 부착된 레지스트를 효과적으로 박리할 수 있는 메탈 게이트 반도체의 세정 방법을 제공한다.
반도체 상의 포토레지스트를 회화하는 에싱 공정(스텝 s1)과, 상기 에싱 공정 후에, 상기 에싱 공정을 거친 상기 반도체에 과황산 함유 황산 용액을 접촉시켜 상기 반도체 상의 포토레지스트를 상기 반도체로부터 박리하는 과황산 세정 공정(스텝 s2)을 갖고, 상기 과황산 세정 공정에 있어서의 상기 과황산 함유 황산 용액은 과산화수소 농도가 16mM as O 이하, 황산 농도가 90질량% 이상 96질량% 이하, 액 온도가 70℃ 이상 130℃ 이하이고, 과황산 농도가 0.50mM as O 이상 25mM as O 이하이다.

Description

메탈 게이트 반도체의 세정 방법{METHOD FOR CLEANING METAL GATE SEMICONDUCTOR}
본 발명은 메탈 게이트를 갖는 반도체의 세정 방법에 관한 것이다.
반도체 제조 공정에서는 레지스트 잔사, 미립자, 금속 및 자연 산화막 등을 박리 세정하는 프로세스가 행해지고 있다. 이들의 프로세스에 있어서의 세정액으로서는 농황산과 과산화수소의 혼합 용액(SPM)이나 농황산에 오존가스를 용해시킨 오존 함유 황산 용액(SOM)이 다용되고 있다.
고농도의 황산에 과산화수소나 오존을 첨가하면 황산이 산화되어 과황산(퍼옥소일황산 및 퍼옥소이황산)이 생성된다. 과황산은 자기분해할 때에 강한 산화력을 발생하기 때문에, 세정능력이 높고 기판 등의 세정에 유효한 것이 알려져 있다. 또한, 과황산의 강한 산화력은 그 자기분해에 의해 생기는 황산 라디칼에 의해 발휘되고 있다고 생각된다.
반도체 제조에 있어서의 포토레지스트 박리에 대해서는 일반적으로 반도체에 사용되고 있는 사용 재료가 폴리실리콘 등의 게이트 전극 재료나 산화실리콘 등의 유전체 재료이기 때문에, 주로 다음의 2종류의 세정 공정으로 처리되는 것이 많다(예를 들면, 특허문헌 1 참조).
하나는 레지스트를 회화하는 에싱 처리 후, SPM 또는 SOM에 의한 세정 및 SC-1(Standard Clean 1)에 의한 세정을 순차로 행하고, 그 후에 필요에 따라서 SC-2(Standard Clean 2)에 의한 세정을 행하는 세정 공정이다.
다른 하나는 에싱 처리를 행하지 않고, SPM 또는 SOM에 의한 세정 및 SC-1에 의한 세정을 순차 행하고, 그 후에 필요에 따라서 SC-2에 의한 세정을 행하는 세정 공정이다. 또한, SC-1은 암모니아와 과산화수소수와의 혼합 용액이고, SC-2는 염산과 과산화수소수의 혼합 용액이다.
전자의 공정은 일반적으로 중 또는 고도즈량으로 도펀트가 도입되고, 박리하기 어려운 레지스트를 대상으로 하고 있다.
후자의 공정은 일반적으로 저도즈량(예를 들면, 5×1013atoms/㎠ 미만)으로 도펀트가 도입되고, 박리하기 쉬운 레지스트를 대상으로 하고 있다.
그러나, 최근에는 선폭 45nm 이하로 한 메탈 게이트를 사용한 반도체가 개발되어 실용화되고 있다. 이런 종류의 반도체에서는 전극으로서 TiN 등으로 이루어지는 메탈 게이트가 사용되고, 유전체로서 HfO2계 등의 고유전율(High-K) 재료를 사용하도록 되어 있다.
메탈 게이트나 High-K 유전체를 사용한 반도체에서도, 제조 공정에서는 포토레지스트를 박리하는 세정을 필요로 한다. 그러나, 이 반도체의 세정에 SPM이나 SOM 등의 지금까지의 황산계 용액을 사용하면, 레지스트를 박리할 뿐만 아니라 메탈 게이트 재료를 에칭하는 것이 알려져 있다(예를 들면, 특허문헌 2, 3 참조).
에싱 후에 잔존하는 레지스트 잔사는 본래, SPM 등의 황산계 용액으로 제거하는 것이 바람직하지만, 상술한 바와 같이 황산계 용액은 메탈 게이트 재료를 에칭하게 된다.
그런데, 황산 용액을 전기분해하여 얻어진 황산 전해액에는 상술한 바와 같이 높은 산화력을 갖는 과황산이 포함되어 있고, 이러한 과황산을 함유하는 황산 전해액을 세정액으로서 반도체 기판 등을 세정하는 기판의 세정 방법이 제안되고 있다(예를 들면 특허문헌 4, 5 참조).
일본 특허 공개 소61-220451호 공보 일본 특허 공개 평8-107144호 공보 일본 특허 공개 2011-9452호 공보 일본 특허 공개 2006-114880호 공보 일본 특허 공개 2006-278687호 공보
상술한 대로, SPM이나 SOM 등을 사용한 세정에서는 레지스트를 박리할 뿐만 아니라 메탈 게이트 재료를 에칭해 버린다. 또한, 과황산을 포함하는 황산 전해액을 사용한 세정에서도 동일한 에칭의 문제가 생기는 경우가 있다. 금후, 고집적화에 의해 메탈 게이트의 미세화가 더 진행했을 경우에는 세정액에 의한 메탈 게이트의 에칭이 디바이스 특성, 제조 제품 수율 등에 큰 영향을 줄 우려가 있다.
본 발명은 상기 사정을 배경으로서 이루어진 것이고, 메탈 게이트의 에칭을 억제하면서 반도체에 부착된 레지스트를 효과적으로 박리할 수 있는 메탈 게이트 반도체의 세정 방법을 제공하는 것을 목적으로 한다.
즉, 본 발명의 메탈 게이트 반도체의 세정 방법 중, 제 1 본 발명은 메탈 게이트를 갖는 반도체를 세정하는 메탈 게이트 반도체의 세정 방법에 있어서,
상기 반도체 상의 포토레지스트를 회화하는 에싱 공정과,
상기 에싱 공정 후에, 상기 에싱 공정을 거친 상기 반도체에 과황산 함유 황산 용액을 접촉시켜 상기 반도체 상의 포토레지스트를 상기 반도체로부터 박리하는 과황산 세정 공정을 갖고,
상기 과황산 세정 공정에 있어서의 상기 과황산 함유 황산 용액은 과산화수소 농도가 16mM as O 이하, 황산 농도가 90질량% 이상 96질량% 이하, 액 온도가 70℃ 이상 130℃ 이하이고, 과황산 농도가 0.50mM as O 이상 25mM as O 이하인 것을 특징으로 한다.
제 2 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 본 발명에 있어서, 상기 과황산 세정 공정에 있어서의 상기 과황산 함유 황산 용액과 상기 반도체와의 접촉 시간이 5분 이내인 것을 특징으로 한다.
제 3 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 또는 제 2 본 발명에 있어서, 상기 과황산 세정 공정 후에, 상기 과황산 세정 공정에서 세정된 상기 반도체를 암모니아와 과산화수소를 포함하는 용액에 접촉시켜 상기 반도체를 세정하는 SC-1 세정 공정을 더 갖는 것을 특징으로 한다.
제 4 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 내지 제 3 본 발명 중 어느 하나에 있어서, 상기 메탈 게이트의 재료가 TiN, NiSi 및 TiAlN으로부터 선택되는 1종 이상인 것을 특징으로 한다.
제 5 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 내지 제 4 본 발명 중 어느 하나에 있어서, 상기 과황산 함유 황산 용액이 황산 용액을 전기분해하여 얻어진 황산 전해액인 것을 특징으로 한다.
제 6 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 내지 제 5 본 발명 중 어느 하나에 있어서, 상기 과황산 함유 황산 용액이 황산 용액에 오존을 함유시킨 것을 특징으로 한다.
제 7 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 내지 제 6 본 발명 중 어느 하나에 있어서, 상기 메탈 게이트의 게이트 폭이 45nm 이하인 것을 특징으로 한다.
제 8 본 발명의 메탈 게이트 반도체의 세정 방법은 상기 제 1 내지 제 7 본 발명 중 어느 하나에 있어서, 상기 과황산 세정 공정이 매엽식 세정에 의해 실시되는 것을 특징으로 한다.
본원 발명자들은 TiN 등의 메탈 게이트 재료의 과황산 함유 황산 용액에 의한 에칭 거동을 실험적으로 밝히고, 과황산 함유 황산 용액을 세정액으로서 사용할 때의 세정 조건을 예의검토했다. 그 결과, 메탈 게이트 재료의 에칭을 억제할 수 있는 세정 조건을 발견했다.
TiN 등의 메탈 게이트 재료의 에칭 거동에 관해서는 이하의 (a)∼(d)에 언급한 점이 밝혀져 있다.
(a) 황산 용액 중에 과산화수소가 존재하면, 메탈 게이트 재료의 에칭 속도는 크다.
(b) 황산 용액 중의 수분의 함유량이 클수록, 메탈 게이트 재료의 에칭 속도는 커진다.
(c) 황산 용액의 액 온도가 높을수록, 메탈 게이트 재료의 에칭 속도는 커진다.
(d) 황산 용액의 산화제 농도(과황산 농도)가 높을수록, 메탈 게이트 재료의 에칭 속도는 커진다. 또한, 메탈 게이트 재료로서는 TiN 이외에 NiSi, TiAlN 등을 들 수 있지만, 이들도 상기 TiN과 동일한 에칭 거동을 나타내는 것이 확인되고 있다.
농황산과 과산화수소의 혼합 용액인 SPM에 의한 세정인 경우, 과산화수소의 첨가를 피할 수 없다. 메탈 게이트 재료의 에칭을 억제할 수 있는 농도까지 과산화수소의 농도를 낮추는 것도 고려되지만, 발생하는 카로산의 농도도 낮아져 에싱 후의 레지스트 잔사를 제거하는 것이 곤란해져 버린다. 만일, 용액 조제 직후의 SPM에서는 메탈 게이트 재료의 에칭을 억제할 수 있었다고 해도, 세정 처리를 반복하기 위해서는 세정배액을 순환하여 과산화수소의 첨가를 행해야 한다. 이 때문에, 메탈 게이트 재료의 에칭을 억제하면서 레지스트를 제거하는 것은 SPM에 의한 세정에서는 곤란하다.
그래서, 본 발명에서는 메탈 게이트 재료의 에칭을 억제하기 위해서 메탈 게이트를 갖는 반도체를 세정하는 과황산 함유 황산 용액으로서 과산화수소 농도가 16mM as O 이하이고, 황산 농도가 90질량% 이상 96질량% 이하이고, 액 온도가 70℃ 이상 130℃ 이하이고, 과황산 농도가 0.50mM as O 이상 25mM as O 이하인 것을 사용한다. 또한, 과산화수소 농도, 과황산 농도의 단위에 사용하는 [mM as O]는 각 농도를 각 물질로부터 발생하는 산소원자의 농도로 환산했을 경우에 있어서의 밀리몰 농도를 나타내고 있다.
이러한 과황산 함유 황산 용액은 황산 용액을 전기분해하여 얻을 수 있다. 또한, 황산 용액에 오존을 함유시켜 오존과 황산의 반응에 의해 과황산을 생성시켜 얻을 수도 있다. 또한, 황산 전해액에 오존을 함유시킨 과황산 함유 황산 용액을 사용하는 것도 가능하다.
단, 상기와 같은 조건의 과황산 함유 황산 용액은 SPM 등과 비교하여 레지스트 박리 성능은 낮다. 그래서, 본 발명에서는 과황산 함유 황산 용액을 세정액으로서 사용한 과황산 세정 공정의 전공정으로서, 레지스트가 부착된 반도체에 에싱 처리를 행하는 에싱 공정을 행하여 레지스트를 회화한다. 이와 같이 하여, 에싱 공정의 후에, 상기 과황산 함유 황산 용액에 의한 과황산 세정 공정을 행함으로써 메탈 게이트 재료의 에칭을 억제하면서 반도체에 부착된 레지스트를 확실하게 박리할 수 있다.
이하, 본 발명의 공정 및 조건에 대해서 설명한다.
(1) 에싱 공정
본 발명에서는 과황산 세정 공정에 앞서 에싱 공정이 행해진다.
에싱 공정은 일반적으로 자외선 등의 광을 조사하여 가스와 레지스트의 화학 반응을 사용하여 레지스트 박리를 하는 광여기 에싱과, 가스를 고주파 등으로 플라즈마화하고 그 플라즈마를 이용하여 레지스트를 박리하는 플라즈마 에싱의 2개로 대별된다. 그러나, 본 발명으로서는 에싱의 방법은 특별히 한정되는 것은 아니다. 요컨대, 포토레지스트를 가열·연소하여 무기화(회화)할 수 있는 것이면 좋다.
또한, 에싱에서는 회화의 정도를 조정하는 것도 가능하지만, 이에 따라서 후술하는 과황산 세정 공정의 조건 범위내에서 과황산 세정의 정도를 조정하는 것이 가능하다.
(2) 과황산 세정 공정
(a) 과산화 수소 농도: 16mM as O 이하
상기와 같이 SPM에서는 과산화수소의 존재를 저지할 수 없고, 16mM as O를 초과해 버린다. SPM 이외에, 예를 들면 황산 전해나 황산에의 오존 취입에 의해 제조한 과산화수소의 함유가 극히 소량(16mM as O 이하)인 과황산 함유 황산 용액이 바람직하다.
(b) 황산 농도: 90질량% 이상 96질량% 이하
메탈 게이트 재료의 에칭을 억제하기 위해서, 황산 용액 중의 수분 함유량이 적은 경우가 바람직하므로 황산 농도를 90질량% 이상으로 한다. 또한, 황산 농도를 높게함으로써 전해에 있어서의 과황산의 생성 효율이 악화하므로 황산 농도를 96질량% 이하로 한다. 이 때문에 황산 농도를 90질량% 이상 96질량% 이하로 정한다.
(c) 과황산 농도: 0.50mM as O 이상 25mM as O 이하
에싱 처리 후의 반도체에 대하여 충분한 레지스트 박리 효과가 있고, 또한 메탈 게이트 재료의 에칭을 막기 위해서 과황산 농도는 중요하다. 박리 효과를 충분히 얻기 위해서는 0.50mM as O 이상의 과황산 농도가 필요하다. 한편, 25mM as O를 초과하는 농도로 과황산을 함유하면, 메탈 게이트 재료의 에칭 속도는 커진다. 따라서, 과황산 농도는 0.50mM as O 이상 25mM as O 이하로 한다. 또한, 동일한 이유로 하한을 5mM as O, 상한을 16mM as O로 하는 것이 바람직하다. 또한, 하한을 5mM as O라고 할 경우에는 황산 전해액을 과황산 함유 황산액으로 하는 것이 과황산 생성 효율의 점에서 바람직하다.
(d) 액 온도: 70℃ 이상 130℃ 이하
과황산 함유 황산 용액의 액온은 너무 낮으면 레지스트 박리 효과는 작아지고, 너무 높으면 산화력이 커져 메탈 게이트 재료의 에칭 속도는 커진다. 이 때문에, 과황산 함유 황산 용액 온도는 70℃ 이상, 130℃ 이하로 정한다.
또한, 액온은 세정시에 필요한 온도로서 규정되는 것이다.
(e) 접촉 시간: 5분 이내
상기한 바와 같이 과산화수소 농도, 황산 농도, 액 온도 및 과황산 농도가 설정된 과황산 함유 황산 용액에 반도체를 접촉시키는 접촉 시간은 5분 이내인 것이 바람직하다. 동일한 조건에서의 에칭 속도는 거의 일정하기 때문에 에칭량은 접촉 시간에 비례한다. 접촉 시간이 5분을 초과하면, 메탈 게이트 재료의 에칭량이 과도하게 많아지기 때문에 바람직하지 못하다.
(f) 세정 장치
또한, 상기 과황산 함유 황산 용액을 사용한 과황산 세정 공정을 실시하는 세정 장치는 매입식이어도 배치식이어도 좋지만, 매입식인 것이 바람직하다. 매입식은 반도체 1매씩에 대하여, 과황산 함유 황산 용액을 적하, 스프레이 등에 의해 접촉시켜 세정을 행하는 것이고, 단시간에 세정을 행하므로 메탈 게이트 재료의 에칭을 저감시키는 것이 가능하다. 또한, 반도체를 과황산 함유 황산 용액에 침지하여 세정하는 배치식을 채용할 경우에도 단시간 세정에 의해 메탈 게이트 재료의 에칭을 억제하면서 레지스트의 박리를 행하는 것은 가능하다.
(3) SC-1 세정
본 발명에서는 상기 과황산 세정 공정 후에는 과황산 세정 공정에서 세정된 반도체에 대하여, 소망에 의해 SC-1 세정 공정을 행해도 좋다. SC-1 세정 공정은 반도체를 암모니아와 과산화수소를 포함하는 용액(SC-1)에 접촉시켜 반도체를 세정하는 것이다. 과황산 세정 공정 후에 SC-1 공정을 행함으로써 반도체 상에 잔존하는 레지스트 잔사를 보다 확실하게 제거할 수 있다.
또한, SC-1 세정 공정에 있어서의 세정 조건은, 예를 들면 NH4OH:H2O2:H2O=1:(1∼2):5(용적비), 처리 온도 70∼80℃, 처리시간 10∼15분이다.
본 발명의 세정 대상이 되는 반도체는 메탈 게이트를 갖는 것이면 특별히 한정되는 것은 아니고, 메탈 게이트가 형성된 반도체 웨이퍼 그 밖에 반도체 기판 등이다.
또한, 메탈 게이트의 재료도 본 발명으로서는 특별히 한정되는 것은 아니다. 예를 들면, TiN, NiSi 및 TiAlN으로 이루어진 군으로부터 선택되는 1종 이상의 것을 들 수 있다. 본 발명은 게이트 폭이 45nm 이하인 메탈 게이트를 갖는 반도체의 세정에 바람직하게 적용할 수 있다.
(발명의 효과)
이상 설명한 바와 같이, 본 발명에 의하면 메탈 게이트를 갖는 반도체를 세정하는 메탈 게이트 반도체의 세정 방법에 있어서,
상기 반도체 상의 상기 포토레지스트를 회화하는 에싱 공정과, 상기 에싱 공정 후에 상기 에싱 공정을 거친 상기 반도체에 과황산 함유 황산 용액을 접촉시켜 상기 반도체 상의 포토레지스트를 상기 반도체로부터 박리하는 과황산 세정 공정을 갖고, 상기 과황산 세정 공정에 있어서의 상기 과황산 함유 황산 용액은 과산화수소 농도가 16mM as O 이하, 황산 농도가 90질량% 이상 96질량% 이하, 액 온도가 70℃ 이상 130℃ 이하이고, 과황산 농도가 0.50mM as O 이상 25mM as O 이하이므로 메탈 게이트의 에칭을 억제하면서 반도체에 부착된 레지스트를 효과적으로 박리할 수 있고, 고집적화에 의해 메탈 게이트의 미세화가 더 진행했을 경우에도 메탈 게이트의 에칭에 의한 영향을 저감시킬 수 있다.
도 1은 본 발명의 일실시형태의 반도체의 세정 방법에 있어서의 각 공정을 나타내는 플로우 차트이다.
도 2는 동일하게, 과황산 세정 공정을 실시하기 위한 세정 시스템을 나타내는 개략도이다.
도 3은 본 발명의 다른 실시형태의 반도체의 세정 방법에 있어서의 과황산 세정 공정을 실시하기 위한 세정 시스템을 나타내는 개략도이다.
도 4는 본 발명의 또 다른 실시형태의 반도체의 세정 방법에 있어서의 과황산 세정 공정을 실시하기 위한 세정 시스템을 나타내는 개략도이다.
도 5는 과황산 함유 황산 용액의 황산 농도와 TiN막의 에칭 속도의 관계를 나타내는 그래프이다.
도 6은 과황산 함유 황산 용액의 액 온도와 TiN막의 에칭 속도의 관계를 나타내는 그래프이다.
도 7은 과황산 함유 황산 용액의 과황산 농도와 TiN막의 에칭 속도의 관계를 나타내는 그래프이다.
(실시형태 1)
본 발명의 일실시형태의 반도체의 세정 방법을 도 1 및 도 2에 기초하여 설명한다. 도 1은 본 실시형태의 반도체의 세정 방법에 있어서의 각 공정을 나타내는 플로우 차트이다. 도 2는 본 실시형태의 반도체의 세정 방법에 있어서의 과황산 세정 공정을 실시하기 위한 세정 시스템을 나타내는 개략도이다.
본 실시형태의 반도체의 세정 방법은 메탈 게이트를 갖는 반도체 웨이퍼를 세정 대상으로 하여, 상기 반도체 웨이퍼 상에 부착된 레지스트를 박리한다. 메탈 게이트는, 예를 들면 TiN, NiSi, TiAlN 등의 금속 재료에 의해 구성되어 있다. 또한, 메탈 게이트의 게이트 폭은, 예를 들면 45nm 이하이다.
박리할 레지스트는, 예를 들면 포토리소그래피에 의한 메탈 게이트 등의 패터닝시에 마스크로서 사용되는 레지스트, 반도체 웨이퍼 등에의 도펀트의 주입시에 마스크로서 사용되는 레지스트 등이다.
본 실시형태의 반도체의 세정 방법은 도 1에 나타낸 바와 같이, 에싱 공정(스텝 s1)과, 과황산 세정 공정(스텝 s2)과, 린싱 공정(스텝 s3)과, SC-1 세정 공정(스텝 s4)과, 린싱 공정(스텝 s5)과, 건조 공정(스텝 s6)을 갖고 있다. 이하, 각 공정에 대해서 상술한다.
우선, 에싱 공정에 의해 반도체 웨이퍼에 대하여 에싱 처리를 실시하여 레지스트를 회화한다(스텝 s1). 에싱 공정은, 예를 들면 광여기 에싱 장치, 플라즈마 에싱 장치 등에 의해 실시할 수 있다.
에싱 공정에 의한 레지스트의 회화 정도는 하지막의 재질이나, 이어서 실시하는 과황산 세정 공정의 세정 조건과의 관계로 결정할 수 있다. 예를 들면, 회화 정도로서는 하지막이 유기막인 경우 풀 에싱하면 하지막이 소실하므로, 하프 또는 쿼터 에싱에 고정시킬 필요가 있다. 또한, 고도즈된 레지스트인 경우, 웨트 세정에서는 제거하기 어려운 표층의 경화층만을 제거하기 위해서 하프 또는 쿼터 에싱이 이용되는 경우도 있다. 하프 또는 쿼터 에싱은 에싱 조건을 변경하는 것보다 처리시간을 짧게 함으로써 행하는 것이 일반적이다.
이어서, 과황산 세정 공정에 의해 상기 에싱 공정에서 에싱 처리를 실시한 반도체 웨이퍼에 과황산 함유 황산 용액을 접촉시켜 반도체 웨이퍼를 세정한다(스텝 s2). 이 공정에서 사용하는 과황산 함유 황산 용액은 과산화수소 농도가 16mM as O 이하, 황산 농도가 90질량% 이상 96질량% 이하이고, 액 온도가 70℃ 이상 130℃ 이하, 과황산 농도가 0.50mM as O 이상 25mM as O 이하이다. 상기 조건의 과황산 함유 황산 용액은 황산 용액을 전기분해함으로써 황산 전해액으로서 얻을 수 있다. 또한, 황산 용액에 오존을 함유시켜 과황산 함유 황산 용액을 얻을 수도 있고, 황산 전해액에 오존을 더 첨가할 수도 있다.
에싱 공정 후에, 상기 황산 농도, 액 온도 및 과황산 농도를 갖는 과황산 함유 황산 용액으로 반도체 웨이퍼를 세정함으로써 메탈 게이트의 에칭을 억지하면서, 반도체 웨이퍼에 부착된 레지스트를 확실하게 박리할 수 있다. 이하에, 과황산 세정 공정에 대해서 상세하게 설명한다.
도 2에, 상기 과황산 세정 공정을 실시하기 위한 세정 시스템의 예를 나타낸다. 상기 세정 시스템은 상기 과황산 세정 공정을 실시하는 세정 장치(30)와, 황산 전해액으로 이루어지는 상기 조건의 과황산 함유 황산 용액의 생성 및 재생을 행하는 전해 장치(1)를 갖고 있다.
전해 장치(1)는 무격막형이고, 적어도 황산 용액과 접액하는 부분을 다이아몬드 전극으로 한 양극(1a) 및 음극(1b)이 격막으로 분리되지 않게 내부에 배치되고 양 전극에는 도시되지 않은 직류전원이 접속되어 있다. 또한, 본 발명으로서는 전해 장치를 격막형에 의해 구성하는 것도 가능하고, 양극성 전극을 구비하는 것도 좋다.
상기 전해 장치(1)에는 전해액 저류조(20)가 전해측 순환 라인(11)을 개재하여 순환 통액 가능하게 접속되어 있다. 이송측의 전해측 순환 라인(11)에는 황산 용액을 순환시키는 제 1 순환 펌프(12)가 개설되어 있다.
전해액 저류조(20)에는 송액 펌프(21)을 개재하여 송액 라인(22)이 접속되어 있다.
송액 라인(22)의 송액측에는 급속 가열기(23)가 개설되어 있고, 송액 라인(22)의 송액 선단측은 세정 개폐 밸브(22a)를 개재하여 매입식 세정 장치(30)의 세정액 노즐(31)에 접속되어 있다. 또한, 전해액 저류조(20)에는 조내의 황산 용액의 과황산 농도를 측정하는 과황산 농도 측정기(20a)가 구비되어 있다.
급속 가열기(23)는 석영제의 관로를 갖고, 예를 들면 근적외선 히터에 의해 황산 용액을 일과식으로 세정 장치(30)의 세정액 노즐(31) 출구에서 70∼130℃의 액온이 얻어지도록 과황산 함유 황산 용액을 급속 가열한다.
송액 라인(22)에는 급속 가열기(23)가 개설된 위치의 하류측에서 송액되는 과황산 함유 황산 용액의 액온을 측정하는 온도계(24)가 설치되어 있다. 온도계(24)는 세정시의 액온을 정확하게 추정할 수 있도록 세정 장치(30)에 가까운 위치에 배치하는 것이 바람직하다.
상기한 매입식 세정 장치(30)에서는 반입된 반도체 웨이퍼(100)를 향한 세정액 노즐(31)과 반도체 웨이퍼(100)를 적재하여 회전시키는 회전대(도시되지 않음)를 구비한다. 세정액 노즐(31)에서, 세정액으로서 산화성 물질로서 과황산을 포함하는 상기 과황산 함유 황산 용액이 스프레이되거나 소량씩 흘러내리고, 회전대에 유지된 반도체 웨이퍼(100)에 공급된다. 또한, 세정 장치(30)에는 세정배액의 공통 배액 라인(40)이 접속되어 있다. 공통 배액 라인(40)은 회수 라인(41)과 폐기 라인(42)으로 분기되고 있고, 각각 회수 개폐 밸브(41a)와 폐기 개폐 밸브(42a)가 개설되어 있다. 폐기 라인(42)의 송액측은 계외로 신장하여 세정배액을 배출한다.
회수 라인(41)의 송액측 단부는 세정배액을 회수하는 세정배액 회수부(44)에 접속되어 있고, 상기 세정배액 회수부(44)의 하류측에는 상류측 환류 라인(46)이 접속되어 있고, 상류측 환류 라인(46)에 제 1 환류 펌프(45)가 개설되어 있다.
상류측 환류 라인(46)의 송액측 단부에는 세정에 사용되는 과황산 함유 황산 용액, 즉 세정배액을 일시적으로 저류하는 분해 저류조(50)가 접속되어 있다. 분해 저류조(50)에는 하류측 순환 라인(52)이 접속되어 있고, 상기 하류측 순환 라인(52)은 제 2 환류 펌프(51), 냉각기(53)를 순차 통하여 송액 선단측이 상기 전해액 저류조(20)에 접속되어 있다. 또한, 송액 라인(22)으로부터는 상기 세정 개폐 밸브(22a)의 상류측에서 분기 송액 라인(47)이 분기되어 있고, 분기 송액 라인(47)은 분기 개폐 밸브(47a)를 개재하여 분해 저류조(50)에 접속되어 있다.
상류측 환류 라인(46) 및 하류측 환류 라인(52)은 양자에 의해 세정액 환류 라인을 구성하고 있다.
상기한 세정 개폐 밸브(22a), 분기 개폐 밸브(47a), 회수 개폐 밸브(41a), 폐기 개폐 밸브(42a)의 동작은 제어부(60)에 의해 제어된다. 제어부(60)는 CPU 및 이것을 동작시키는 프로그램을 주구성으로 하고, 그 밖에 작업 지역이 되는 RAM, 프로그램 등을 격납하는 ROM, 제어 파라미터 등을 격납하는 비휘발 메모리 등을 구비하고 있다.
이어서, 상기 구성으로 이루어지는 과황산 세정 시스템의 동작에 대해서 설명한다.
전해액 저류조(20)에는 황산 농도 90질량% 이상(바람직하게는 94질량% 이상), 96질량% 이하(바람직하게는 95질량% 이하)의 황산 용액이 저류된다. 상기 황산 용액은 제 1 순환 펌프(12)에 의해 전해측 순환 라인(11)을 통하여 송액되고, 전해 장치(1)의 입액측에 도입된다. 전해 장치(1)에서는 직류전원에 의해 양극(1a), 음극(1b)간에 통전되어 전해 장치(1)내에 도입된 황산 용액이 전해된다. 또한, 상기 전해에 의해 전해 장치(1)에서는 양극측에서 과황산을 포함하는 산화성 물질이 생성된다.
산화성 물질은 상기 황산 용액과 혼재한 상태로 전해측 순환 라인(11)을 통하여 전해액 저류조(20)로 반송된다. 황산 용액은 과황산을 포함하고 있고, 전해측 순환 라인(11)을 통하여 전해액 저류조(20)로 반송된 후, 반복 전해 장치(1)로 이송되어 전해에 의해 과황산의 농도를 높일 수 있어 과황산 함유 황산 용액이 생성된다.
전해액 저류조(20)내의 과황산 농도는 과황산 농도 측정기(20a)로 측정되고 전해액 저류조(20)내의 과황산 농도가 소정의 농도가 되도록 전해 장치(1)의 전해 조건이나 제 1 순환 펌프에 의한 순환 조건 등이 조정된다. 또한, 과황산 농도 측정기(20a)의 구성은 본 발명으로서는 특별히 한정되는 것이 아니고, 예를 들면 기지의 것을 사용할 수 있다.
또한, 과황산 농도의 측정은 세정액 노즐(31)에 가까운 송액 라인(22)에서 측정하도록 해도 좋다.
전해액 저류조(20)내의 과황산 농도가 적당해지면, 전해액 저류조(20)내의 과황산 함유 황산 용액의 일부는 송액 펌프(21)에 의해 송액 라인(22)을 통하여 송액된다. 송액 라인(22)을 흐르는 과황산 함유 황산 용액은 급속 가열기(23)에 도달하여 급속 가열되고, 또한 세정 개폐 밸브(22a)를 연 송액 라인(22)을 통하여 세정 장치(30)로 송액된다.
급속 가열기(23)에서는 과황산 함유 황산 용액이 유로를 통과하면서 근적외선 히터에 의해 급속히 가열된다. 급속 가열기(23)에서는 세정 장치(30)로 송액되어 세정액 노즐(31)의 출구에서 70∼130℃의 범위의 액온을 갖도록 가열된다. 급속 가열기(23)를 세정 장치(30)의 근방에 배치함으로써, 가열 온도를 이용시의 온도와 거의 동일하게 할 수 있다. 송액 라인(22)에는 상기한 바와 같이 온도계(24)가 설치되어 있고, 급속 가열기(23)에서 가열된 과황산 함유 황산 용액의 액온이 측정되고, 세정시의 액온이 70℃ 이상 130℃ 이하가 되도록 온도계(24)에 의해 측정되는 액온의 적정값을 결정해 둔다. 이 적정값이 얻어지도록 급속 가열기(23)에서의 가열 조건이나 송액 펌프(21)에 의한 송액 조건을 조정한다.
가열된 과황산 함유 황산 용액은 송액 라인(22)을 통하여 매입식 세정 장치(30)에 세정액으로서 송액되어 반도체 웨이퍼(100)의 세정에 사용된다. 이 때, 상기 과황산 함유 황산 용액은 상기 용액과 반도체 웨이퍼(100)의 접촉 시간이 1초 이내가 되도록 유량 등이 조정되는 것이 바람직하다. 세정 장치(30)에서는 송액 라인(22)에 의해 송액되는 과황산 함유 황산 용액이 세정액 노즐(31)을 통하여 반도체 웨이퍼(100)로 공급된다.
반도체 웨이퍼(100)에 공급된 과황산 함유 황산 용액은 반도체 웨이퍼(100)의 회전에 의한 원심력을 받고, 반도체 웨이퍼(100)의 표면을 주변부로 향하여 넓어진다. 이것에 의해, 반도체 웨이퍼(100)의 표면에 과황산 함유 황산 용액이 널리 퍼지고 반도체 웨이퍼(100)의 세정이 행해진다. 과황산 함유 황산 용액은 반도체 웨이퍼(100)의 회전에 의한 원심력에 의해, 그 주변으로부터 흩어져 측방으로 비산하여 처리컵(32)내에 낙하한다. 처리컵(32)의 저벽에 도달한 세정배액은 공통 배액 라인(40)을 통하여 세정 장치(30)외로 인출된다.
세정배액 회수부(44)에 회수된 세정배액은 제 1 환류 펌프(45)에 의해 상류 환류 라인(46)을 통하여 분해 저류조(50)로 송액된다.
분해 저류조(50)의 액 체류시간은 10∼20분이고, 매입식 세정의 인터벌에 비교하여 길다. 세정 장치(30)에 액을 보내지 않는 사이(예를 들면, 3분-1분=2분)는 세정 개폐 밸브(22a)를 닫고, 분기 개폐 밸브(47a)를 열어서 급속 가열기(23)로부터의 액을 분기 송액 라인(47)을 통하여 직접 분해 저류조(50)로 받아들여, 이것을 산화제로서 미분해 레지스트를 산화 분해할 수 있다. 레지스트 농도가 떨어진 세정배액은 제 2 환류 펌프(51)에 의해 하류측 환류 라인(52)을 통하여 전해액 저류조(20)로 반송된다. 이 때에는 냉각기(53)에 의해 세정배액을 전해에 적합한 온도, 예를 들면 40∼90℃로 냉각한다. 전해액 저류조(20)로 되돌아간 세정배액은 전해측 순환 라인(11)으로 순환하면서 전해 장치(1)에서 다시 전해를 행하여 과황산 농도를 높이고, 세정액으로서 재생하여 세정에 순환 사용한다.
상기 과황산 세정 공정과 린싱 세정 공정 후 SC-1 세정 공정에 있어서, 반도체 웨이퍼를 암모니아와 과산화수소를 포함하는 용액에 접촉시켜 반도체 웨이퍼를 세정한다(스텝 s4). SC-1 세정 공정에 있어서의 세정 조건은, 예를 들면 NH4OH:H2O2:H2O=1:(1∼2):5(용적비), 처리 온도 70∼80℃, 처리시간 10∼15분이다.
이어서, 린싱 공정에 의해 SC-1 세정 공정에서 세정된 반도체 웨이퍼를 순수 등으로 린싱하고(스텝 s5), 이어서 건조 공정에 의해 린싱 공정에서 린싱된 반도체 웨이퍼를 건조한다(스텝 s6).
(실시형태 2)
이어서, 본 발명의 다른 실시형태의 반도체의 세정 방법을 도 3에 근거하여 설명한다. 도 3은 본 실시형태의 반도체의 세정 방법에 있어서의 과황산 세정 공정을 실시하기 위한 세정 시스템을 나타내는 개략도이다. 또한, 상기 실시형태 1과 동일한 구성에 대해서는 동일한 부호를 첨부하여 설명을 생략 또는 간략화한다.
상기 실시형태 1에서는 과황산 세정 공정을 실시하는 세정 장치로서 매입식 세정 장치(30)를 사용하는 경우에 대해서 설명했지만, 배치식 세정 장치를 사용해도 좋다. 본 실시형태의 반도체의 세정 방법은 과황산 세정 공정을 실시하는 세정 장치로서, 매입식 세정 장치(30)에 대신하여 배치식 세정 장치(70)를 사용하는 것이다.
도 3에 나타낸 바와 같이, 배치식 세정 장치(70)는 과황산 함유 황산 용액이 채워진 세정조(70a)와, 세정조(70a)내의 저부에 설치된 히터(70b)를 갖고 있다.
세정조(70a)의 출액측에는 공통 배액 라인(71)이 접속되어 있다. 공통 배액 라인(71)에는 펌프(72)가 개설되어 있다. 또한, 세정조(70a)의 입액측에는 공통 공급 라인(73)이 접속되어 있다. 공통 배액 라인(71)은 하류단에 두개의 라인으로 분기되고, 공통 공급 라인(73)은 상류단에 두개의 라인이 합류하고 있고, 공통 배액 라인(71)의 분기점(71a)과 공통 공급 라인(73)의 합류점(73a)에 이르고, 사용측 순환용 접속 라인(74)이 접속되어 있다.
상기 공통 배액 라인(71), 사용측 순환용 접속 라인(74), 공통 공급 라인(73)에 의해 사용측 순환 라인이 구성되어 있다.
또한, 공통 배액 라인(71)의 분기점(71a)과 공통 공급 라인(73)의 합류 점(73a)에는 사용측 저류부 순환용 접속 라인(75)이 전해액 저류조(20)를 개재하여 접속되고, 세정 장치(70)와 전해액 저류조(20)의 사이에서 과황산 함유 황산 용액의 순환이 가능하게 되어 있다. 공통 배액 라인(71), 사용측 저류부 순환용 접속 라인(75), 공통 공급 라인(73)에 의해 사용측 저류부 순환 라인이 구성되어 있다.
상기한 바와 같이 공통 배액 라인(71)과 공통 공급 라인(73)은 사용측 순환 라인과 사용측 저류부 순환 라인으로 공용되어 있다.
사용측 저류부 순환용 접속 라인(75)의 왕로측에는 냉각기(76)가 개설되고, 하류단에서 전해액 저류조(20)에 접속되어 있다.
또한, 사용측 저류부 순환용 접속 라인(75)의 귀로측에는 펌프(77)가 개설되어 있고, 하류단이 합류점(73a)에 접속되어 있다.
또한, 전해액 저류조(20)의 기타 출액측과 기타 입액측에는 전해 장치(1)를 개재하여 전해측 순환 라인(11)이 접속되고, 전해액 저류조(20)와 전해 장치(1)의 사이에서 황산 용액의 순환이 가능하게 되어 있다. 전해측 순환 라인(11)의 왕로에는 제 1 순환 펌프(12)가 개설되어 있다.
이어서, 상기 도 3에 나타낸 과황산 세정 시스템의 동작에 대해서 설명한다.
세정조(70a)에는 황산 용액이 채워져 사용측 순환 라인, 사용측 저류부 순환 라인 및 전해측 순환 라인(11)을 통하여 황산 용액이 순환된다. 이 때에 전해 장치(1)에서 양극(1a), 음극(1b)간에 통전이 되어, 전해 장치(1)에 통액되는 황산 용액이 전해되어 황산 전해액이 얻어진다. 세정조(70a)에서는 황산 용액의 순환에 의해 상기 소정의 과황산 농도가 된 황산 전해액으로 채워지고 상기 황산 전해액은 히터(70b)에 의해 70∼130℃로 가열된다.
이와 같이 하여 세정조(70a)에 채워진 상기 소정의 조건의 과황산 함유 황산 용액에 복수매의 반도체 웨이퍼(101)가 침지되어 과황산 세정 공정이 실시된다.
세정조(70a)내의 황산 용액은 상기 순환에 따라 펌프(72)에 의해 공통 배액 라인(71)을 통하여 배액된다. 공통 배액 라인(71)으로 배액된 황산 용액은 황산 용액이 분기점(71a)에 도달한다. 또한, 공통 배액 라인(71)에 필터를 개설하고, 상기 필터에 의해 황산 용액 중의 레지스트 등의 고형분을 포착하여 상기 황산 용액으로부터 제거해도 좋다.
분기점(71a)에서는 황산 용액의 일부가 사용측 순환용 접속 라인(74)에 유입하고, 잔부가 사용측 저류부 순환용 접속 라인(75)의 왕로에 유입한다.
분기점(71a)에서 사용측 저류부 순환용 접속 라인(75)의 왕로에 적량 유입한 황산 용액은 냉각기(76)에 의해 강제 냉각되어 전해액 저류조(20)의 입액측에 도입된다. 냉각기(76)에서는, 예를 들면 10∼80℃에 황산 용액을 강제 냉각한다.
또한, 전해액 저류조(20)에서는 제 1 순환 펌프(12)에 의해 전해측 순환 라인(11)을 통하여 황산 용액이 출액되어 냉각기(78)로 전해 장치(1)에 있어서의 전해에 바람직한 온도인, 예를 들면 30℃∼70℃에 황산 용액을 강제 냉각한다.
전해 장치(1)에서는 전원 장치에 의해 통전된 양극(1a)과 음극(1b)의 사이에 황산 용액이 통액되면서 전해되어 상기 황산 용액 중에 과황산이 생성된다. 과황산을 포함하는 황산 용액은 전해 장치(1)의 배액측으로부터 배액되어 전해측 순환 라인(11)의 귀로를 통하여 전해액 저류조(20)로 되돌려진다. 이것을 반복함으로써, 전해액 저류조(20)내의 황산 전해액에 있어서의 과황산 농도는 높아진다.
전해액 저류조(20)내의 황산 전해액은 펌프(77)에 의해 사용측 저류부 순환용 접속 라인(75)의 귀로를 통하여 인출되어 합류점(73a)으로 송액된다. 또한, 사용측 저류부 순환용 접속 라인(75)의 귀로에 필터를 개설하고, 상기 필터에 의해 황산 전해액 중의 미립자나 전해에 의해 생긴 황 석출물 등의 고형물을 포착하여 상기 황산 전해액으로부터 제거해도 좋다.
사용측 저류부 순환용 접속 라인(75)의 귀로를 통하여 합류점(73a)으로 송액된 황산 전해액은 사용측 순환용 접속 라인(74)을 통하여 송액되는 황산 용액과 합류점(73a)에 합류한 후, 공통 공급 라인(73)을 통하여 세정조(70a)에 도입되어 다시 세정에 사용할 수 있다.
이와 같이, 매입식 세정 장치(30)에 대신하여 복수매의 반도체 웨이퍼(101)를 과황산 함유 황산 용액에 침지하여 세정하는 배치식 세정 장치(70)를 사용하여 과황산 세정 공정을 실시할 수도 있다. 배치식 세정 세정 장치(70)를 사용하는 경우에도, 상기한 바와 같이 반도체 웨이퍼(101)와 과황산 함유 황산 용액의 접촉시간은 5분 이내가 되도록 하는 것이 바람직하다.
(실시형태 3)
이어서, 본 실시형태의 또 다른 실시형태의 반도체의 세정 방법을 도 4에 근거하여 설명한다. 도 4는 본 실시형태의 반도체의 세정 방법에 있어서의 과황산 세정 공정을 실시하기 위한 세정 시스템을 나타내는 개략도이다. 또한, 상기 실시형태 1 및 2와 동일한 구성에 대해서는 동일한 부호를 첨부하여 설명을 생략 또는 간략화한다.
상기 실시형태 1에서는 과황산 함유 황산 용액으로서 황산 용액을 전기분해하여 얻어진 황산 전해액을 사용하는 경우에 대해서 설명했지만, 과황산 함유 황산 용액은 다른 방법에 의해 얻어지는 것이어도 좋다. 본 실시형태의 반도체의 세정 방법은 과황산 함유 황산 용액으로서 황산 용액에 오존을 함유시켜 황산과 오존의 반응에 의해 과황산을 생성시켜 얻은 것을 사용한다. 이 때문에, 본 실시형태의 반도체의 세정 방법은 전해 장치(1)에 대신하여 황산 용액에 오존을 함유시켜 과황산 함유 황산 용액을 생성하는 과황산 함유 황산 용액 생성 장치(80)를 사용한다.
도 4에 나타낸 바와 같이, 전해액 저류조(20)에 대신하여 저류조(83)가 설치되어 있다. 저류조(83)에는 상기와 같이 송액 라인(22) 및 하류측 순환 라인(52)이 접속되어 있다.
또한, 저류조(83)에는 상기 각 실시형태와 동일하게 저류조(83)내의 과황산 농도를 측정하는 과황산 농도 측정기(83a)가 설치되어 있다. 또한, 저류조(83)에는 저류조(83)내의 황산 용액에 오존가스를 취입하는 오존 취입부(82a)가 설치되어 있다.
과황산 함유 황산 용액 생성 장치(80)는 황산 농도가 90질량% 이상 96질량% 이하인 황산 용액에 오존을 용해하는 오존 용해부(81)와, 오존 용해부(81)내의 황산 용액에 오존가스를 취입하는 오존 취입부(82b)를 갖고 있다. 오존 용해부(81)에는 저류조(83)가 순환 라인(84)을 개재하여 순환 통액 가능하게 접속되어 있다. 이송측의 순환 라인(84)에는 황산 용액을 순환시키는 제 1 순환 펌프(12)가 개설되어 있다.
과황산 함유 황산 용액 생성 장치(80)에서는 다음과 같이 하여 과황산 함유 황산 용액이 생성된다. 저류조(83)에 저류된 황산 용액이 제 1 순환 펌프(12)에 의해 순환 라인(84)을 통하여 오존 용해부(81)로 송액되고, 오존 취입부(82b)에 의해 오존가스가 취입된다. 이것에 의해, 황산 용액에 오존이 용해하고, 황산과 오존의 반응에 의해 과황산이 생성된다. 오존 용해부(81)내의 과황산을 포함하는 황산 용액은 순환 라인(84)을 통하여 저류조(83)로 되돌려진 후 반복하여 과황산 함유 황산 용액 생성 장치(80)로 보내져 오존가스의 취입에 의해 과황산의 농도를 향상시킨다. 이와 같이 하여, 과황산 함유 황산 용액이 생성된다.
저류조(83)내의 과황산 농도는 과황산 농도 측정기(83a)로 측정되고 있다. 과황산 농도가 적당해지면, 저류조(83)내의 과황산 함유 황산 용액의 일부는 송액 펌프(21)에 의해 송액 라인(22)을 통하여 송액되고, 세정 장치(30)에 있어서 세정액으로서 사용할 수 있다. 이 때에, 세정시에 적온이 얻어지도록 온도계(24)로 과황산 함유 황산 용액의 온도가 측정되고 있다.
또한, 저류조(83)내의 과황산 함유 황산 용액에는 오존 취입부(82a)에 의해 계속적으로 또는 단속적으로 오존가스가 취입되어 오존이 용해된다. 이것에 의해, 저류조(83)내의 과황산 함유 황산 용액의 과황산 농도를 일정하게 유지할 수 있다.
세정 장치(30)에 있어서 생성된 세정배액은 상기 실시형태 1과 동일하게, 회수 라인(41)을 통하여 세정배액 회수부(44)로 회수되고, 또는 폐기 라인(42)을 통하여 계외로 배출된다. 세정배액 회수부(44)에 회수된 세정배액은 상기 실시형태 1과 동일하게 분해 저류조(50)로 송액되어 미분해 레지스트의 산화 분해가 행해지고, 그 후 제 2 환류 펌프(51)에 의해 하류측 환류 라인(52)을 통하여 저류조(83)로 반송된다. 저류조(83)로 되돌아간 세정배액은 순환 라인(84)에서 순환하면서 과황산 함유 황산 용액 생성 장치(80)로 다시 오존가스의 취입을 행하여 과황산 농도를 높이고, 세정액으로서 재생하여 세정에 순환 사용한다.
(실시예)
(실험예 1)
과황산 함유 황산 용액의 황산 농도와 메탈 게이트 재료의 에칭 속도의 관계를 구하기 위해서 이하의 실험을 행했다.
실험에서는 메탈 게이트 재료의 1종인 TiN막을 반도체 웨이퍼 상에 형성한 것을 공시재로 하여 이 공시재를 황산 농도가 다른 황산 전해액에 침지하여 처리하고, TiN막의 에칭 속도를 측정했다. 또한, 황산 전해액의 액 온도는 130℃, 과황산 농도는 15∼21mM as O로 하고, 처리시간은 5분으로 했다. 이 황산 전해액의 과산화수소 농도는 16mM as O 이하이었다.
또한, 에칭 속도는 분광 엘립소미터로 TiN막의 변화를 구하고, 그 감소 막 두께를 처리시간 5분으로 나누어 구했다.
상기 실험 결과를 표 1 및 도 5에 나타낸다.
상기 표 1 및 도 5에 나타낸 실험 결과로부터 명백한 바와 같이, 황산 전해액의 황산 농도가 90질량% 이상이면 TiN막의 에칭 속도는 10nm/분 이하가 되고, 94질량% 이상이면 5nm/분 이하가 되는 것을 알았다.
그래서, 본 발명에서는 과황산 함유 황산 용액의 황산 농도를 90질량% 이상으로 설정했다. 또한, 황산 농도가 매우 높으면, 전해에 의한 과황산의 생성 효율이 악화되기 때문에 황산 농도는 96질량% 이하로 설정했다.
Figure pct00001
(실험예 2)
이어서, 과황산 함유 황산 용액의 액 온도와 메탈 게이트 재료의 에칭 속도의 관계를 실험적으로 구했다. 실험에서는 상기와 동일한 공시재를 액 온도가 다른 황산 전해액에 침지하여 처리하고, TiN막의 에칭 속도를 측정했다. 또한, 황산 전해액의 황산 농도는 92질량%, 과황산 농도는 15∼21mM as O으로 하고, 처리시간은 5분으로 했다. 또한, 에칭 속도는 상기와 동일하게 하여 구했다. 이 황산 전해액의 과산화수소 농도는 16mM as O 이하이었다.
상기 실험 결과를 표 2 및 도 6에 나타낸다.
상기 표 2 및 도 6에 나타낸 실험 결과로부터 명백한 바와 같이, 황산 전해액의 액 온도가 130℃ 이하이면 TiN막의 에칭 속도는 10nm/분 이하가 되고, 125℃ 이하이면 5nm/분 이하가 되는 것을 알았다.
그래서, 본 발명에서는 과황산 함유 황산 용액의 액 온도를 130℃ 이하로 설정했다. 또한, 액 온도가 매우 낮으면, 레지스트 박리 성능이 불충분하게 되기 때문에 액 온도는 70℃ 이상으로 설정했다.
Figure pct00002
(실험예 3)
이어서, 과황산 함유 황산 용액의 과황산 농도와 메탈 게이트 재료의 에칭 속도의 관계를 실험적으로 구했다. 실험에서는 상기와 동일한 공시재를 과황산 농도가 다른 황산 전해액에 침지하여 처리하고, TiN막의 에칭 속도를 측정했다. 또한, 황산 전해액의 황산 농도는 92질량%, 액 온도는 130℃으로 하고, 처리시간은 5분으로 했다. 또한, 에칭 속도는 상기와 동일하게 하여 구했다. 이 황산 전해액의 과산화수소 농도는 16mM as O 이하이었다.
상기 실험 결과를 표 3 및 도 7에 나타낸다.
상기 표 3 및 도 7에 나타낸 실험 결과로부터 명백한 바와 같이, 과황산 농도가 25mM as O 이하이면 TiN막의 에칭 속도는 10nm/분 이하가 되고, 16mM as O 이하이면 5nm/분 이하가 되는 것을 알았다.
그래서, 본 발명에서는 과황산 함유 황산 용액의 과황산 농도를 25mM as O 이하로 설정했다. 또한, 과황산 농도가 매우 낮으면, 레지스트 박리 성능이 불충분하게 되기 때문에 과황산 농도는 0.50mM as O 이상으로 설정했다.
Figure pct00003
세정 처리를 행하는 공시재로서, TiN막으로 이루어지는 메탈 게이트를 형성한 후 에싱 처리를 행하여 레지스트를 회화한 웨이퍼를 준비했다. 준비한 웨이퍼에 대하여, 세정 처리를 소정의 처리 조건으로 행하고 웨이퍼 상의 레지스트 잔사의 잔류의 정도 및 에칭에 의한 TiN막의 로스의 유무를 관찰했다. 또한, 세정 처리에서는 과황산 함유 황산 용액으로서 황산 전해액(과산화수소 농도 5∼16mM as O)을 사용한 과황산 세정 공정 또는 SC-1 세정 공정을 행하고, 또는 양쪽 공정을 순차 행했다. 실시예 1∼8 및 비교예 1∼5의 세정 처리의 처리조건 및 처리결과는 이하의 표 4에 나타낸 바와 같다.
Figure pct00004
상기 표 4에 나타낸 바와 같이, 액 온도 70∼130℃, 황산 농도 90질량% 이상, 과황산 농도 0.52∼25mM as O가 레지스트 잔사 제거와 막 로스의 관점에서 바람직한 것을 알았다.
레지스트 잔사는 목시, 광학현미경 또는 레이저 현미경을 사용하여 에피 일루미네이션(epi-illumination)법으로도 확인되지 않을 때에는 「극미」, 육안으로는 확인되지 않지만 에피 일루미네이션법으로 관찰될 때에는 「아주 적음」, 육안으로 확인될 때에는 「적음」, 육안으로 상당량 확인될 때에는 「중간」이라 판정했다. 또한, 막 로스에 대해서는 분광 엘립소미터를 사용하고, 에칭량이 1.0nm 미만은 「극미」, 1.0nm 이상 2.5nm 미만은 「아주 적음」, 2.5nm 이상 5.0nm 미만은 「적음」, 5.0nm 이상은 「중간」이라 판정했다.
종합 판정에서는 레지스트 잔사와 막 로스가 모두 「극미」이 된 것을 ◎이라 하고, 레지스트 잔사와 막 로스 중 하나가 「극미」, 다른 하나가 「아주 적음」인 것을 ○, 레지스트 잔사와 막 로스가 모두 「아주 적음」인 것을 △, 그 이외의 조합인 것을 ×라고 했다.
상기 실시예 1∼8, 비교예 1∼5의 과황산 함유 황산 용액으로서 황산 용액에 오존을 용해시킨 용액(과산화수소 농도 5∼16mM as O)을 사용한 실시예 9∼16, 비교예 6∼9의 세정 처리의 처리조건 및 처리결과는 이하의 표 5에 나타낸 바와 같다.
레지스트 잔사, 막 로스 및 종합 판정에 대해서는 상기 표 4의 결과와 동일하게 행했다.
Figure pct00005
1: 전해 장치 11: 전해측 순환 라인
20: 전해액 저류조 22: 송액 라인
23: 급속 가열기 30: 세정 장치
31: 세정액 노즐 40: 공통 배액 라인
41: 회수 라인 41a: 회수 개폐 밸브
42: 폐기 라인 42a: 폐기 개폐 밸브
46: 상류측 환류 라인 49: 측정부
50: 분해 저류조 52: 하류측 환류 라인
60: 제어부 70: 세정 장치
80: 과황산 함유 황산 용액 생성 장치

Claims (8)

  1. 메탈 게이트를 갖는 반도체를 세정하는 메탈 게이트 반도체의 세정 방법에 있어서,
    상기 반도체 상의 포토레지스트를 회화하는 에싱 공정과,
    상기 에싱 공정 후에, 상기 에싱 공정을 거친 상기 반도체에 과황산 함유 황산 용액을 접촉시켜 상기 반도체 상의 포토레지스트를 상기 반도체로부터 박리하는 과황산 세정 공정을 갖고,
    상기 과황산 세정 공정에 있어서의 상기 과황산 함유 황산 용액은 과산화수소 농도가 16mM as O 이하, 황산 농도가 90질량% 이상 96질량% 이하, 액 온도가 70℃ 이상 130℃ 이하이고, 과황산 농도가 0.50mM as O 이상 25mM as O 이하인 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  2. 제 1 항에 있어서,
    상기 과황산 세정 공정에 있어서의 상기 과황산 함유 황산 용액과 상기 반도체와의 접촉 시간은 5분 이내인 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 과황산 세정 공정 후에, 상기 과황산 세정 공정에서 세정된 상기 반도체를 암모니아와 과산화수소를 포함하는 용액에 접촉시켜 상기 반도체를 세정하는 SC-1 세정 공정을 더 갖는 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 메탈 게이트의 재료는 TiN, NiSi 및 TiAlN으로부터 선택되는 1종 이상인 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 과황산 함유 황산 용액은 황산 용액을 전기분해하여 얻어진 황산 전해액인 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 과황산 함유 황산 용액은 황산 용액에 오존을 함유시킨 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 메탈 게이트의 게이트 폭은 45nm 이하인 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 과황산 세정 공정은 매엽식 세정에 의해 실시되는 것을 특징으로 하는 메탈 게이트 반도체의 세정 방법.
KR1020137035003A 2011-07-11 2012-06-22 메탈 게이트 반도체의 세정 방법 KR101809927B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011153051 2011-07-11
JPJP-P-2011-153051 2011-07-11
PCT/JP2012/065948 WO2013008605A1 (ja) 2011-07-11 2012-06-22 メタルゲート半導体の洗浄方法

Publications (2)

Publication Number Publication Date
KR20140036277A true KR20140036277A (ko) 2014-03-25
KR101809927B1 KR101809927B1 (ko) 2017-12-18

Family

ID=47505902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137035003A KR101809927B1 (ko) 2011-07-11 2012-06-22 메탈 게이트 반도체의 세정 방법

Country Status (7)

Country Link
US (1) US20140116464A1 (ko)
EP (1) EP2733724B1 (ko)
JP (1) JP5729571B2 (ko)
KR (1) KR101809927B1 (ko)
CN (1) CN103765561B (ko)
TW (1) TWI506683B (ko)
WO (1) WO2013008605A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190096937A (ko) * 2016-12-05 2019-08-20 인터유니버시티 마이크로일렉트로닉스 센터 Ge, SiGe 또는 저마나이드의 세정 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024936B2 (ja) * 2013-07-23 2016-11-16 栗田工業株式会社 全酸化性物質濃度の測定方法、基板洗浄方法および基板洗浄システム
CN104526493A (zh) * 2014-11-18 2015-04-22 天津中环领先材料技术有限公司 一种单晶硅晶圆片边缘抛光工艺
JP6609919B2 (ja) * 2014-12-19 2019-11-27 栗田工業株式会社 半導体基板の洗浄方法
CN104766814A (zh) * 2015-03-31 2015-07-08 上海华力微电子有限公司 一种防止湿法清洗工艺中自然氧化膜生长的装置及方法
JP6592316B2 (ja) 2015-09-24 2019-10-16 エイブリック株式会社 半導体基板処理装置、フォトレジストを剥離する方法、および半導体装置の製造方法
CN111769053A (zh) * 2019-12-31 2020-10-13 保定光为绿色能源科技有限公司 一种硅晶槽式湿法制绒循环过滤处理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220451A (ja) 1985-03-27 1986-09-30 Toshiba Corp 半導体装置の製造方法
JPH08107144A (ja) 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
US6579810B2 (en) * 2001-06-21 2003-06-17 Macronix International Co. Ltd. Method of removing a photoresist layer on a semiconductor wafer
US20050112904A1 (en) * 2003-11-20 2005-05-26 International Business Machines Corporation Clean chemistry for tungsten/tungsten nitride gates
JP2005183937A (ja) * 2003-11-25 2005-07-07 Nec Electronics Corp 半導体装置の製造方法およびレジスト除去用洗浄装置
JP4462146B2 (ja) 2004-09-17 2010-05-12 栗田工業株式会社 硫酸リサイクル型洗浄システムおよび硫酸リサイクル型過硫酸供給装置
JP4600666B2 (ja) * 2005-03-29 2010-12-15 栗田工業株式会社 硫酸リサイクル型枚葉式洗浄システム
JP5148889B2 (ja) * 2007-02-09 2013-02-20 株式会社東芝 洗浄方法及び電子デバイスの製造方法
JP5090030B2 (ja) * 2007-03-16 2012-12-05 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP2009027023A (ja) * 2007-07-20 2009-02-05 Kurita Water Ind Ltd ウェハ洗浄液の製造方法及び装置
US20090152600A1 (en) * 2007-10-22 2009-06-18 Texas Instruments Incorporated Process for removing ion-implanted photoresist
JP5358303B2 (ja) * 2008-06-30 2013-12-04 クロリンエンジニアズ株式会社 電解硫酸による洗浄方法及び半導体装置の製造方法
JP2012146690A (ja) * 2009-03-31 2012-08-02 Kurita Water Ind Ltd 電子材料洗浄方法及び電子材料洗浄装置
JP5326113B2 (ja) 2009-06-25 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の洗浄方法
JP5066152B2 (ja) * 2009-09-25 2012-11-07 株式会社東芝 洗浄システム
JP5106523B2 (ja) * 2009-12-16 2012-12-26 株式会社東芝 エッチング処理方法、微細構造体の製造方法、およびエッチング処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190096937A (ko) * 2016-12-05 2019-08-20 인터유니버시티 마이크로일렉트로닉스 센터 Ge, SiGe 또는 저마나이드의 세정 방법

Also Published As

Publication number Publication date
EP2733724B1 (en) 2017-05-24
KR101809927B1 (ko) 2017-12-18
WO2013008605A1 (ja) 2013-01-17
TW201310510A (zh) 2013-03-01
JP5729571B2 (ja) 2015-06-03
US20140116464A1 (en) 2014-05-01
JPWO2013008605A1 (ja) 2015-02-23
TWI506683B (zh) 2015-11-01
EP2733724A1 (en) 2014-05-21
CN103765561B (zh) 2017-02-15
CN103765561A (zh) 2014-04-30
EP2733724A4 (en) 2015-01-21

Similar Documents

Publication Publication Date Title
KR20140036277A (ko) 메탈 게이트 반도체의 세정 방법
US20130068260A1 (en) Method of cleaning electronic material and cleaning system
JP3883401B2 (ja) 酸化性物質を含むアノード水及び／又は還元性物質を含むカソード水を用いる半導体素子製造の際の湿式方法及びこの方法に使われるアノード水及び／又はカソード水
WO2010113587A1 (ja) 電子材料洗浄方法及び電子材料洗浄装置
JP2008198742A (ja) 洗浄方法及び電子デバイスの製造方法
TWI438305B (zh) 功能性溶液供給系統以及供給方法
JP5761521B2 (ja) 洗浄システムおよび洗浄方法
TW201411716A (zh) 半導體基板的清洗方法與清洗系統
JP4412301B2 (ja) 洗浄システム
JP5499602B2 (ja) 有効酸化性物質の濃度測定方法
JP2002118085A (ja) 基板処理方法および基板処理装置
TWI463008B (zh) 洗淨系統以及洗淨方法
JP6609919B2 (ja) 半導体基板の洗浄方法
JP2012169562A (ja) 窒化物半導体材料の表面処理方法および表面処理システム
Kashkoush et al. Photoresist stripping using ozone/deionized water chemistry
JP2017005142A (ja) Ｇｅ又はＳｉＧｅまたはゲルマニドの洗浄方法
JP5768960B2 (ja) 電子材料洗浄方法および洗浄システム
JP2008095144A (ja) 高温高濃度過硫酸溶液の生成方法および生成装置
JP5126478B2 (ja) 洗浄液製造方法および洗浄液供給装置ならびに洗浄システム
CN110249411B (zh) Ge、SiGe或锗化物的洗涤方法
JP2007103429A (ja) 洗浄装置および洗浄方法
Ahn et al. Electrolyzed sulfuric acid application in semiconductor cleaning processes: An advanced substitution of SPM cleaning
JP4771049B2 (ja) 硫酸リサイクル型洗浄システム
JP2008294020A (ja) 洗浄液供給システムおよび洗浄システム
Philit et al. Advanced photo resist removal using O3 and moist UPW in semiconductor production

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant