KR20130140407A - 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법 - Google Patents

미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법 Download PDF

Info

Publication number
KR20130140407A
KR20130140407A KR1020120063792A KR20120063792A KR20130140407A KR 20130140407 A KR20130140407 A KR 20130140407A KR 1020120063792 A KR1020120063792 A KR 1020120063792A KR 20120063792 A KR20120063792 A KR 20120063792A KR 20130140407 A KR20130140407 A KR 20130140407A
Authority
KR
South Korea
Prior art keywords
solder
paste
sbm
solder bump
pcb substrate
Prior art date
Application number
KR1020120063792A
Other languages
English (en)
Other versions
KR101940237B1 (ko
Inventor
엄용성
최광성
노정현
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120063792A priority Critical patent/KR101940237B1/ko
Priority to US13/760,350 priority patent/US8794502B2/en
Publication of KR20130140407A publication Critical patent/KR20130140407A/ko
Application granted granted Critical
Publication of KR101940237B1 publication Critical patent/KR101940237B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 미세 피치 PCB 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법에 관한 것으로서, 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계; 상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계; 및 상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계를 포함한다.

Description

미세 피치 ＰＣＢ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법{Method for Manufacturing Solder on Pad on Fine Pitch PCB Substrate and Flip Chip Bonding Method of Semiconductor Using The Same}
본 발명은 솔더 범프 형성 방법에 관한 것으로, 더욱 상세하게는 PCB 기판의 미세 피치 금속 패드 위에 형성된 솔더 마스크로 인하여 두께방향의 금속 패드가 PCB 기판의 표면보다 낮은 부분에 위치하여 오목한 형상을 갖는 경우 작은 부피의 솔더 범프를 형성하는 미세 피치 PCB 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법에 관한 것이다.
최근 들어 휴대폰, 노트북 등의 휴대용 단말의 두께가 수 밀리미터 수준으로 얇아지는 등, 전자 기기가 소형화되고 슬림화되어 감에 따라, PCB 기판의 동박 회로 패턴을 미세화하는 기술이 요구되고 있다.
기존에는 PCB 기판의 금속 패드 위에 솔더 범프를 형성하기 위해 각각의 금속 패드와 일대일로 일치하는 형상의 스크린 프린터용 메탈 마스크를 제작한 후 금속 패드 부분에 국한하여 솔더 페이스트를 도포하였다.
이와 같은 경우 금속 패드의 피치가 130um 이하인 경우에는 마스크에서 솔더 페이스트의 빠짐성이 저하되므로 금속 패드 위에 일정량의 솔더 페이스트를 골고루 도포하는 데 어려움이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 130um 이하의 미세 피치를 갖는 PCB 기판에 작은 부피의 솔더 범프(LVSoP)를 형성하는 미세 피치 PCB 기판에 솔더 범프 형성 방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 구리 필러가 형성된 반도체 소자의 플립 칩 본딩을 용이하게 할 수 있는 미세 피치 PCB 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법을 제공한다.
이와 같은 목적을 달성하기 위한, 본 발명의 일실시예에 따르면, 본 발명에 따른 미세 피치 PCB 기판에 솔더 범프 형성 방법은, 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계; 상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계; 및 상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 본 발명에 따른 반도체 소자의 플립 칩 본딩 방법은, 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계; 상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계; 상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계; 상기 솔더 범프가 형성된 PCB 기판 전면에 산화막 제거를 위한 플럭스를 도포하는 단계; 상기 플럭스가 도포된 PCB 기판에 구리 필러가 형성된 반도체 소자를 플립 칩 본딩하는 단계; 및 잔류 플럭스를 제거하는 단계를 포함한다.
본 발명의 또 다른 실시예에 따르면, 본 발명에 따른 반도체 소자의 플립 칩 본딩 방법은, 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계; 상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계; 상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계; 상기 솔더 범프가 형성된 PCB 기판 전면에 산화막 제거 및 언더필 기능을 수행하는 플럭싱 언더필을 도포하는 단계; 및 상기 플럭싱 언더필이 도포된 PCB 기판에 구리 필러가 형성된 반도체 소자를 플립 칩 본딩하는 단계를 포함한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정두께의 SBM 페이스트를 도포한 후, 가열 및 냉각시켜 작은 부피의 솔더 범프를 형성하는 미세 피치 PCB 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법을 제공함으로써, 작은 부피의 솔더 범프를 매우 용이하게 형성할 수 있고, 구리 필러가 형성된 반도체 소자의 플립 칩 본딩 공정시 공정 압력에 의하여 인접한 솔더 범프가 전기적으로 연결되는 현상을 방지할 수 있는 효과가 있다.
도 1 내지 도 3은 본 발명의 일실시예에 따른 미세 피치 PCB 기판에 솔더 범프 형성 방법을 설명하기 위한 공정 흐름도,
도 4 내지 도 6은 본 발명의 다른 실시예에 따른 LVSoP가 형성된 PCB 기판에 반도체 소자의 플립 칩 본딩 방법을 설명하기 위한 공정 흐름도,
도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 LVSoP가 형성된 PCB 기판에 반도체 소자의 플립 칩 본딩 방법을 설명하기 위한 공정 흐름도,
도 9는 70um의 직경 및 130um의 피치를 가지는 금속 패드와 약 10um의 두께를 가지는 솔더 마스크가 형성된 PCB 기판의 SEM 사진,
도 10은 도 9의 PCB 기판에 도 1 내지 도 3의 공정을 통해 LVSoP를 형성한 PCB 기판의 SEM 사진,
도 11은 도 9의 LVSoP의 높이를 측정한 그래프,
도 12는 코이닝 공정을 통하여 솔더 마스크의 높이보다 높이가 높은 LVSoP가 평평하게 된 PCB 기판의 SEM 사진이다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 내지 도 3은 본 발명의 일실시예에 따른 미세 피치 PCB 기판에 솔더 범프 형성 방법을 설명하기 위한 공정 흐름도이다.
도 1을 참조하면, PCB 기판(110)의 표면에 형성된 금속 패드(120)는 고분자 소재를 사용한 솔더 마스크(130)에 의해 일정두께로 덮어져 있어 오목한 형상을 하고 있다. 이러한 금속 패드(120) 및 솔더 마스크(130)를 포함하는 PCB 기판(110) 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트(140)를 도포한다.
SBM 페이스트(140)는 SBM 페이스트 100 중량% 기준으로 15 ~ 25 중량%의 고분자 수지, 1 ~ 10 중량%의 환원제 및 50 ~ 80 중량%의 솔더를 포함한다.
고분자 수지는 온도의 증감에 따라 반응을 나타내지 않는 일원계 소재로서, DGEBA, TGDDM, TriTGDDM, 이소시아네이트(Isocyanate), 비스말레이미드(Bismaleimide), 에폭시 변성 실리콘 오일, 아민변성 실리콘 오일, 카복실 변성실리콘 오일 및 폴리올 등을 포함할 수 있다.
환원제는 글루타르산(Glutaric Acid), 말산(Malic Acid), 아젤라익산(Azelaic Acid), 아비에트산(Abietic Acid), 아디프산(Adipic Acid), 아스코르빈산(Ascorbic Acid), 아크릴산(Acrylic Acid) 및 시트르산(Citric Acid) 등을 포함할 수 있다.
또한, 솔더의 입자 크기는 0.1um ~ 70um이고, 솔더는 Sn, Bi, Ag, Cu, In 및 Pb의 합금, 바람직하게는 60Sn/40Bi, 52In/48Sn, 97In/3Ag, 57Bi/42Sn/1Ag, 58Bi/42Sn, 52Bi/32Pb/16Sn 및 96.5Sn/3Ag/0.5Cu의 조성이 사용되며, 솔벤트와 같은 용제를 사용하지 않는다.
본 발명에서는 금속 패드(120)뿐만 아니라 솔더 마스크(130)를 포함한 PCB 기판(110) 전면에 SBM 페이스트(140)를 일정두께로 도포함으로써, 130um 피치 이하의 PCB 기판에서도 솔더 범프를 용이하게 형성할 수 있다.
도 2를 참조하면, SBM 페이스트(140)를 SBM 페이스트(140)에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시킨다. 따라서, 솔더 입자들이 금속 패드(120) 위에서 젖음 특성을 나타내어 작은 부피의 솔더 범프(Low Volume Solder on Pad, 이하, 'LVSoP')(150)가 형성된다. 이때, SBM 페이스트(140)에 포함된 고분자 수지는 공정 이후에도 상온 상태에서 액체의 특성을 나타내고, 금속 패드(120)의 젖음 특성에 참여하지 않은 솔더 입자는 SBM 페이스트(140)의 고분자 수지 내에 갇혀있게 된다.
도 3을 참조하면, SBM 페이스트(140)의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 이용하여 세척한다.
최종적으로, LVSoP(150)의 높이는 솔더 마스크(130)의 높이와 비슷하다.
도 4 내지 도 6은 본 발명의 다른 실시예에 따른 LVSoP가 형성된 PCB 기판에 반도체 소자의 플립 칩 본딩 방법을 설명하기 위한 공정 흐름도이다.
도 4를 참조하면, LVSoP(150)가 형성된 PCB 기판(110)에 플립 칩 본딩되는 반도체 소자(400)가 도시되어 있다. 반도체 소자(400)의 기판(410)에는 도출된 형상의 구리 필러(Cu Pillar)(420)가 형성되어 있고, 구리 필러(420)의 끝단에는 솔더 캡(Solder Cap) 또는 니켈 캡(Nikel Cap)(430)이 형성될 수 있다. 여기서, 솔더 캡 또는 니켈 캡(430)은 필요에 따라 생략될 수 있다.
도 5를 참조하면, LVSoP(150)가 형성된 PCB 기판(110)의 표면에 산화막 제거를 위한 플럭스(160)를 도포한다.
도 6을 참조하면, 열과 약간의 압력을 가하여 반도체 소자(400)를 플럭스(160)가 도포된 PCB 기판(110)에 플립 칩 본딩한 후, 잔류 플럭스를 제거한다. 이때, LVSoP(150)에 높은 압력을 가하여도 반도체 소자(400)와 PCB 기판(110) 사이에 일정한 거리가 유지됨으로써 솔더(152)가 금속 패드(120)를 벗어나 인접한 금속 패드가 전기적으로 연결되는 현상을 방지할 수 있다. 따라서, 본 발명에 따른 LVSoP(150)를 사용하는 경우 반도체 소자의 플립 칩 본딩시 압력 사용 여부에 상관없이 인접한 금속 패드 간의 전기적 연결을 완벽하게 방지할 수 있다.
도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 LVSoP가 형성된 PCB 기판에 반도체 소자의 플립 칩 본딩 방법을 설명하기 위한 공정 흐름도이다.
도 7을 참조하면, LVSoP(150)가 형성된 PCB 기판(110)의 표면에 산화막 제거 및 언더필 기능을 동시에 수행하는 플럭싱 언더필(170)을 도포한다. 여기서, 플럭싱 언더필(170)은 저융점 솔더를 포함하지 않는 열경화 혼합물이나 광경화 물질 등이 될 수 있다.
도 8을 참조하면, 열과 약간의 압력을 가하여 반도체 소자(400)를 플럭싱 언더필(170)이 도포된 PCB 기판(110)에 플립 칩 본딩한다. 여기서, 플럭싱 언더필(170)은 LVSoP(150)의 산화막을 제거하고, LVSoP(150)가 젖음 특성을 나타낸 이후에 경화되어 액체 상태에서 고체 상태로 변화된다.
따라서, 도 8에 도시된 바와 같이, LVSoP(150)가 형성된 PCB 기판(110)에 플럭싱 언더필(170)을 사용하여 플립 칩 본딩을 수행하는 경우 플럭싱 언더필(170)이 구리 필러(420) 및 솔더(152)를 감싸는 형상을 가짐으로써 매우 우수한 신뢰성을 기대할 수 있다.
도 9는 70um의 직경 및 130um의 피치를 가지는 금속 패드와 약 10um의 두께를 가지는 솔더 마스크가 형성된 PCB 기판의 SEM 사진이다.
도 9에 도시된 바와 같이, PCB 기판의 금속 패드(120)는 오목한 원형 형상을 하고 있다.
이에, 도 1의 공정에 따라 PCB 기판 전면에 SBM 페이스트를 약 30um의 두께로 도포하고, 도 2의 공정에 따라 SBM 페이스트를 200도까지 승온시켜 약 10초간 유지한 후 상온으로 냉각시킨다. 이후에 도 3의 공정에 따라 아세톤과 물을 사용하여 초음파 세척기로 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 세척한다.
결과적으로, 도 10에 도시된 바와 같이, PCB 기판의 금속 패드 위에 LVSoP(150)가 형성된다.
도 11은 PCB 기판의 금속 패드를 기준면으로 하여 측정된 LVSoP의 높이를 나타낸 그래프로서, 약 3 ~ 4개의 LVSoP가 솔더 마스크보다 높고, 대부분의 LVSoP는 5 ~ 10um의 높이로 측정되었다.
따라서, 도 10의 LVSoP가 형성된 PCB 기판에 코이닝 공정을 수행하여 도 12에서와 같이 솔더 마스크보다 높이가 높은 LVSoP(150a)를 평평하게 해줄 수도 있다.
본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
110: PCB 기판 120: 금속 패드
130: 솔더 마스크 140: SBM 페이스트
150: LVSoP

Claims (12)

  1. 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계;
    상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계; 및
    상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계;
    를 포함하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  2. 제1항에 있어서, 상기 솔더 범프를 형성하는 단계에서,
    상기 SBM 페이스트의 솔더 입자들이 상기 금속 패드 위에서 젖음 특성을 나타내어 솔더 범프가 형성되는 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  3. 제1항에 있어서,
    상기 SBM 페이스트는 SBM 페이스트 100 중량% 기준으로 15 ~ 25 중량%의 고분자 수지, 1 ~ 10 중량%의 환원제 및 50 ~ 80 중량%의 솔더를 포함하는 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  4. 제3항에 있어서,
    상기 고분자 수지는 DGEBA, TGDDM, TriTGDDM, 이소시아네이트(Isocyanate), 비스말레이미드(Bismaleimide), 에폭시 변성 실리콘 오일, 아민변성 실리콘 오일, 카복실 변성실리콘 오일 및 폴리올 중 적어도 하나를 포함하는 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  5. 제3항에 있어서,
    상기 환원제는 글루타르산(Glutaric Acid), 말산(Malic Acid), 아젤라익산(Azelaic Acid), 아비에트산(Abietic Acid), 아디프산(Adipic Acid), 아스코르빈산(Ascorbic Acid), 아크릴산(Acrylic Acid) 및 시트르산(Citric Acid) 중 적어도 하나를 포함하는 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  6. 제3항에 있어서,
    상기 솔더의 입자 크기는 0.1um ~ 70um인 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  7. 제3항에 있어서,
    상기 솔더는 Sn, Bi, Ag, Cu, In 및 Pb 중 적어도 하나를 포함하는 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  8. 제1항에 있어서,
    상기 솔더 범프가 형성된 PCB 기판에 코이닝 공정을 수행하는 단계;
    를 더 포함하는 것을 특징으로 하는 미세 피치 PCB 기판에 솔더 범프 형성 방법.
  9. 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계;
    상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계;
    상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계;
    상기 솔더 범프가 형성된 PCB 기판 전면에 산화막 제거를 위한 플럭스를 도포하는 단계;
    상기 플럭스가 도포된 PCB 기판에 구리 필러가 형성된 반도체 소자를 플립 칩 본딩하는 단계; 및
    잔류 플럭스를 제거하는 단계;
    를 포함하는 반도체 소자의 플립 칩 본딩 방법.
  10. 제9항에 있어서,
    상기 구리 필러의 끝단에 솔더 캡 또는 니켈 캡이 형성되어 있는 것을 특징으로 하는 반도체 소자의 플립 칩 본딩 방법.
  11. 금속 패드 및 솔더 마스크를 포함하는 PCB 기판 전면에 일정한 두께의 SBM(Solder Bump Maker) 페이스트를 도포하는 단계;
    상기 SBM 페이스트를 상기 SBM 페이스트에 포함된 솔더의 녹는점보다 높은 온도로 가열한 후 냉각시켜 솔더 범프를 형성하는 단계;
    상기 SBM 페이스트의 잔여 고분자 수지와 잔여 솔더 입자를 솔벤트를 사용하여 세척하는 단계;
    상기 솔더 범프가 형성된 PCB 기판 전면에 산화막 제거 및 언더필 기능을 수행하는 플럭싱 언더필을 도포하는 단계; 및
    상기 플럭싱 언더필이 도포된 PCB 기판에 구리 필러가 형성된 반도체 소자를 플립 칩 본딩하는 단계;
    를 포함하는 반도체 소자의 플립 칩 본딩 방법.
  12. 제11항에 있어서,
    상기 구리 필러의 끝단에 솔더 캡 또는 니켈 캡이 형성되어 있는 것을 특징으로 하는 반도체 소자의 플립 칩 본딩 방법.
KR1020120063792A 2012-06-14 2012-06-14 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법 KR101940237B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120063792A KR101940237B1 (ko) 2012-06-14 2012-06-14 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
US13/760,350 US8794502B2 (en) 2012-06-14 2013-02-06 Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120063792A KR101940237B1 (ko) 2012-06-14 2012-06-14 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법

Publications (2)

Publication Number Publication Date
KR20130140407A true KR20130140407A (ko) 2013-12-24
KR101940237B1 KR101940237B1 (ko) 2019-01-18

Family

ID=49754972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063792A KR101940237B1 (ko) 2012-06-14 2012-06-14 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법

Country Status (2)

Country Link
US (1) US8794502B2 (ko)
KR (1) KR101940237B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210076511A (ko) * 2019-12-16 2021-06-24 주식회사 노피온 열가소성 수지인 폴리우레탄 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더범프의 형성 방법 및 접합구조체의 제조방법
KR20210076619A (ko) * 2019-12-16 2021-06-24 주식회사 노피온 열가소성 수지인 폴리실록산 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법
KR20210076493A (ko) * 2019-12-16 2021-06-24 주식회사 노피온 열가소성 수지를 포함하는 군집형 이방성 도전 접착 필름, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060831B1 (ko) * 2013-02-27 2019-12-30 삼성전자주식회사 플립 칩 패키징 방법, 그리고 상기 플립 칩 패키징 방법에 적용되는 플럭스 헤드 및 그 제조 방법
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US10741482B2 (en) * 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN110557937B (zh) 2018-05-31 2021-08-06 铟泰公司 有效抑制在bga组合件的不润湿开口的助焊剂
US11488841B2 (en) * 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
US11688706B2 (en) * 2020-09-15 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with embossed solder mask having non-planar features and associated methods and systems
KR102272987B1 (ko) * 2021-01-27 2021-07-05 주식회사 프로이천 범프형 프로브카드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107415A (ja) * 1996-10-02 1998-04-24 Furukawa Electric Co Ltd:The 半田供給方法
JP2007227788A (ja) * 2006-02-24 2007-09-06 Kyocer Slc Technologies Corp 配線基板の製造方法および半田ペースト
KR20090011198A (ko) * 2007-07-25 2009-02-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
KR20100007690A (ko) * 2008-07-10 2010-01-22 한국전자통신연구원 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE32309E (en) * 1983-10-31 1986-12-16 Scm Corporation Fusible powdered metal paste
US4619715A (en) * 1984-09-11 1986-10-28 Scm Corporation Fusible powdered metal paste
JPH03165999A (ja) * 1989-11-24 1991-07-17 Nippondenso Co Ltd はんだ付け用水溶性フラックス
JPH06125169A (ja) * 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
US5478700A (en) * 1993-12-21 1995-12-26 International Business Machines Corporation Method for applying bonding agents to pad and/or interconnection sites in the manufacture of electrical circuits using a bonding agent injection head
GB9410128D0 (en) * 1994-05-20 1994-07-06 Burton Chambers Roderick L Post arrangement
JP3224185B2 (ja) * 1994-09-29 2001-10-29 富士通株式会社 はんだ合金及びはんだ粉末及びはんだペースト及びプリント配線板及び電子部品及びはんだ付け方法及びはんだ付け装置
US5868302A (en) * 1995-09-06 1999-02-09 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting electronic component
DE69737281T2 (de) * 1996-12-10 2007-12-20 Matsushita Electric Industrial Co., Ltd., Kadoma Vorrichtung und Verfahren zum Drucken von Lötpaste
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
JP2000062136A (ja) * 1998-08-21 2000-02-29 Matsushita Electric Ind Co Ltd 金属ペーストの印刷方法
US6173887B1 (en) * 1999-06-24 2001-01-16 International Business Machines Corporation Method of making electrically conductive contacts on substrates
JP3831179B2 (ja) * 1999-06-29 2006-10-11 株式会社東芝 半導体装置の製造方法およびパターン形成方法
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
JP2002076589A (ja) * 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
JP2004174538A (ja) * 2002-11-26 2004-06-24 Ricoh Co Ltd はんだ合金材料の製造方法、及びはんだ合金を含むインク組成物
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
US20040219774A1 (en) * 2003-05-02 2004-11-04 Yu-Nung Shen Method for forming conductive bump and device formed with such a conductive bump
JP2005026579A (ja) * 2003-07-04 2005-01-27 Fujitsu Ltd ハンダバンプ付き電子部品の実装方法およびこれに用いるフラックスフィル
US20050058771A1 (en) * 2003-09-16 2005-03-17 International Business Machines Corporation Rolling contact screening method and apparatus
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US7213739B2 (en) * 2004-04-02 2007-05-08 Fry's Metals, Inc. Underfill fluxing curative
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
WO2006033402A1 (ja) * 2004-09-24 2006-03-30 Nihon University セラミック電子部品の製造方法
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
US7910403B2 (en) * 2005-03-09 2011-03-22 Panasonic Corporation Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
EP1873819A4 (en) * 2005-04-06 2012-07-11 Panasonic Corp BALL CONNECTION METHOD AND CONNECTION BALL FORMATION METHOD
KR101257977B1 (ko) * 2006-03-16 2013-04-24 파나소닉 주식회사 범프형성방법 및 범프형성장치
KR100765146B1 (ko) 2006-06-15 2007-10-12 배상준 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
US20080003804A1 (en) * 2006-06-29 2008-01-03 Ravi Nalla Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages
US7906424B2 (en) * 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
JP2009220493A (ja) * 2008-03-18 2009-10-01 Nec Electronics Corp 金属ペースト印刷方法およびメタルマスク
US20100029074A1 (en) 2008-05-28 2010-02-04 Mackay John Maskless Process for Solder Bump Production
US7867842B2 (en) * 2008-07-29 2011-01-11 International Business Machines Corporation Method and apparatus for forming planar alloy deposits on a substrate
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
KR20110036450A (ko) * 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
KR101061048B1 (ko) * 2010-02-17 2011-09-01 (주)덕산테코피아 솔더 잉크 및 이를 이용한 전자소자 패키지
US8921221B2 (en) * 2011-06-20 2014-12-30 International Business Machines Corporation IMS (injection molded solder) with two resist layers forming solder bumps on substrates
JP2014004819A (ja) * 2012-05-28 2014-01-16 Hitachi High-Technologies Corp パターン形成方法及びその形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107415A (ja) * 1996-10-02 1998-04-24 Furukawa Electric Co Ltd:The 半田供給方法
JP2007227788A (ja) * 2006-02-24 2007-09-06 Kyocer Slc Technologies Corp 配線基板の製造方法および半田ペースト
KR20090011198A (ko) * 2007-07-25 2009-02-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
KR20100007690A (ko) * 2008-07-10 2010-01-22 한국전자통신연구원 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210076511A (ko) * 2019-12-16 2021-06-24 주식회사 노피온 열가소성 수지인 폴리우레탄 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더범프의 형성 방법 및 접합구조체의 제조방법
KR20210076619A (ko) * 2019-12-16 2021-06-24 주식회사 노피온 열가소성 수지인 폴리실록산 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법
KR20210076493A (ko) * 2019-12-16 2021-06-24 주식회사 노피온 열가소성 수지를 포함하는 군집형 이방성 도전 접착 필름, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법

Also Published As

Publication number Publication date
US8794502B2 (en) 2014-08-05
KR101940237B1 (ko) 2019-01-18
US20130334291A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
KR101940237B1 (ko) 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
JP2807940B2 (ja) フラックス剤および金属粒子を有する接着剤
KR101156819B1 (ko) 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치
TWI612591B (zh) 迴焊薄膜、焊料凸塊形成方法、焊料接合的形成方法及半導體裝置
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
EP2427036B1 (en) Process for production of circuit board
JP2009158593A (ja) バンプ構造およびその製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP6009350B2 (ja) 電子部品が接合した回路基板の製造方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP4115306B2 (ja) 半導体装置の製造方法
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP2010157693A (ja) 金属バンプを備えた半導体パッケージ基板
JP4453919B2 (ja) バンプ電極付き電子部品の製造方法
JP2006100844A (ja) バンプ電極付き電子部品
JP7480789B2 (ja) 接続構造体及び接続構造体の製造方法
JPWO2009044695A1 (ja) 電子部品の実装方法等
JP2001168140A (ja) 半導体素子の実装方法及び半導体装置
JP6136411B2 (ja) 電子部品の接合方法および電子機器
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2002171055A (ja) 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法
JP2009260068A (ja) 電子部品実装装置及びその製造方法
US20130221074A1 (en) Solder bump stretching method
JP6186884B2 (ja) 電極、電子部品、電子装置および電極の接合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant