JP6009350B2 - 電子部品が接合した回路基板の製造方法 - Google Patents

電子部品が接合した回路基板の製造方法 Download PDF

Info

Publication number
JP6009350B2
JP6009350B2 JP2012288770A JP2012288770A JP6009350B2 JP 6009350 B2 JP6009350 B2 JP 6009350B2 JP 2012288770 A JP2012288770 A JP 2012288770A JP 2012288770 A JP2012288770 A JP 2012288770A JP 6009350 B2 JP6009350 B2 JP 6009350B2
Authority
JP
Japan
Prior art keywords
solder
circuit board
layer
transfer sheet
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012288770A
Other languages
English (en)
Other versions
JP2014130956A (ja
Inventor
浩一 川下
浩一 川下
健夫 齋藤
健夫 齋藤
篤史 池田
篤史 池田
村岡 学
学 村岡
大樹 大嶋
大樹 大嶋
鶴田 加一
加一 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kao Corp
Senju Metal Industry Co Ltd
Original Assignee
Kao Corp
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kao Corp, Senju Metal Industry Co Ltd filed Critical Kao Corp
Priority to JP2012288770A priority Critical patent/JP6009350B2/ja
Priority to CN201380068472.4A priority patent/CN104885580B/zh
Priority to PCT/JP2013/084947 priority patent/WO2014104218A1/ja
Priority to KR1020157014916A priority patent/KR20150102971A/ko
Priority to TW102148870A priority patent/TWI618463B/zh
Publication of JP2014130956A publication Critical patent/JP2014130956A/ja
Application granted granted Critical
Publication of JP6009350B2 publication Critical patent/JP6009350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0485Tacky flux, e.g. for adhering components during mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品が接合した回路基板の製造方法、はんだバンプが形成された回路基板の製造方法、及び、はんだバンプの形成方法に関する。
はんだバンプを回路基板に形成する方法として、特許文献1は、転写シートを用いて、回路基板のはんだ付けすべき部分に選択的に固相拡散接合によってはんだバンプを形成する方法(“固相拡散転写法”)を開示する。
プラスチック除去用洗浄剤として、特許文献2は、芳香族化合物、有機系アルカリ剤、アルキレンオキサイド化合物などを含有する洗浄剤組成物を開示する。
はんだフラックス除去用洗浄剤として、特許文献3は、ベンジルアルコール、アミノアルコール、グリコールエーテルなどを含有する洗浄剤を開示する。
国際公開第2010/093031号 特開平11−170270号公報 国際公開第2005/021700号
電子機器の小型化に対応して、電極ピッチが50μm又はそれ以下と微細な電極を有する回路基板のはんだ付け部(例えば、電極など)にはんだバンプを形成することが求められるようになってきた。この流れに対応するため、転写シートを用いて、回路基板のはんだ付けすべき部分に選択的に固相拡散接合によってはんだバンプを形成する方法(固相拡散転写法)が特許文献1に記載されている。しかし、特許文献1の固相拡散転写法では、ICチップなどの電子部品がはんだ付けされた回路基板が、例えば、長時間の加温加湿条件で絶縁不良を起こすなど、信頼性が損なわれる場合があることが見出された。
本発明は、一態様において、固相拡散転写法により形成されたはんだバンプを有する回路基板から製造される、電子部品がはんだ付けされた回路基板の信頼性を向上できる製造方法、及び/又は、はんだバンプの形成方法を提供する。
本発明は、一態様において、下記工程(a)〜(f)を含む、電子部品が接合した回路基板の製造方法に関する。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの2以上の組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
(f) 工程(e)で得られた回路基板上に電子部品を乗せ、前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
本発明は、その他の態様において、下記工程(a)〜(e)を含む、はんだ付けすべき部分(以下、はんだ付け部という)にはんだバンプが形成された回路基板の製造方法に関する。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
本発明は、その他の態様において、下記工程(a)〜(e)を含む、回路基板の第1の面上のはんだ付けすべき部分(以下、はんだ付け部という)にはんだバンプを形成する方法に関する。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
本開示によれば、一態様において、電子部品が接合した回路基板の信頼性を向上できる。
図1(a)〜(c)は、本発明に係るはんだ粒子層を有するはんだ転写シートの製造方法の工程の一実施形態を示す説明図。 回路基板へのフラックス塗布を示す説明図。 図3(a)〜(c)は、はんだ粒子層を有するはんだ転写シートを用いたはんだ付け部の形成方法の工程の一実施形態を示す説明図。 図4(a)〜(d)は、電子部品を回路基板に搭載する工程の一実施形態を示す説明図。 図5は、本発明の一実施形態における、ICチップが接合した回路基板の製造方法の工程フロー図。
本発明は、一態様において、転写シートを用いた固相拡散接合により回路基板上にはんだバンプを形成する方法(固相拡散転写法)において、特定の工程の後に、特定の溶剤を含む洗浄剤での洗浄工程を採用することで、電子部品が接合した回路基板の信頼性が大きく改善できるという知見に基づく。
すなわち、本発明は、一態様において、下記工程(a)〜(f)を含む、電子部品が接合した回路基板の製造方法に関する。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの2以上の組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
(f) 工程(e)で得られた回路基板上に電子部品を乗せ、前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
本態様の製造方法によれば、信頼性の向上した、電子部品が接合した回路基板を製造することができる。本態様の製造方法により電子部品が接合した回路基板の信頼性が向上するメカニズムは以下のように推察される。すなわち、信頼性が低い電子部品が接合された回路基板、すなわち、長時間の加温加湿後に絶縁不良を起した回路基板では、アンダーフィルに空孔が多数あることが判明した。この空孔が、吸湿などを生じ、絶縁性の悪化の原因である考えられる。この空孔が生じる原因は、アンダーフィル充填する工程より前の段階での回路基板に付着した残渣によるものと推定された。しかし、従来の回路基板の製造工程におけるフラックス残渣洗浄の工程(e)やフラックス洗浄の工程(f3)で、フラックス洗浄剤やそれ以外の洗浄剤で回路基板を洗浄しても空孔は低減されなかった。ところが、フラックスを塗布する前の工程(d)で特定の溶剤で洗浄した場合のみ、この空孔が低減されることが判明した。このことから、空孔の発生原因は、工程(a)〜(c)ではんだ粒子を転写する時に、フラックスよりも水に難溶性の転写シートの粘着剤がなんらかの理由により回路基板上に残留し、工程(e)〜(f2)のフラックス塗布やリフロー時の熱より変質すると推定され、フラックス残渣を洗浄する工程(e)やフラックス洗浄の工程(f3)では、工程(d)で特定の洗浄剤で洗浄することが重要であると推定される。
本開示において、「固相拡散」とは、固体中での熱による原子の移動をいい、本開示の場合には、金属の結晶格子内での原子の移動をいう。したがって、「固相拡散接合」は、接合界面を越えたそのような固相拡散に基づく接合をいう。
[はんだ転写シート]
本開示において、はんだ転写シートは、はんだ層を有する。一又は複数の実施形態において、はんだ転写シートのはんだ層ははんだ粒子を1層に存在させたはんだ粒子層からなる。図1(a)〜(c)は、はんだ粒子層を有するはんだ転写シートの製造方法の一連の工程を示す説明図である。このはんだ転写シートの製造方法は、一又は複数の実施形態において、WO2006/067827に記載されている方法を採用できる。限定されない一又は複数の実施形態において、はんだ転写シートは、支持基材上に粘着剤層を形成する工程(図1(a))、この粘着剤層上にはんだ粒子を散布してはんだ粒子層を粘着剤層に付着させる工程(図1(b))、そして前記粘着剤層に付着していないはんだ粒子を除去する工程(図1(c))を含む製造方法で製造できる。以下、限定されない一又は複数の実施形態にてさらに説明する。
まず、支持基材1上に粘着剤層2を形成する(図1(a))。支持基材1は、固相拡散温度、つまり、はんだの固相線から数℃〜数十℃低い温度に加熱されても形状を保つ耐熱性があり、しかもはんだが付着しにくい材料から製造される。支持基材の材質は、アルミニウム、ステンレスのような金属、ポリイミド、ポリエーテルイミド、ポリエステル(例、ポリエチレンテレフタレート)などの耐熱性のよい樹脂、ガラスエポキシなどの複合材、又はセラミックでよい。支持基材の厚みは、典型的には25〜200μmの範囲内で十分であり、従って、フィルムと呼ばれる厚みのものも使用できる。特に好ましい支持基材は、屈曲性に優れるポリエステル、特にポリエチレンテレフタレートのフィルムであり、その場合の厚みは50μm前後が適している。
支持基材1上に設けた粘着剤層2は、はんだ粒子を一層だけ層状に付着させて支持基材上に固定する作用と、回路基板のはんだ付け部に圧着させた時に回路基板の部材表面の凹凸に追従して塑性変形又は塑性流動し、はんだ粒子をはんだ付け部に密着させる作用とを果たす。また、加圧下での加熱によりはんだ粒子層をはんだ付け部に転写した後に転写シートを剥がすとき、固相拡散接合しなかった非はんだ付け部のはんだ粒子を保持できる粘着力をなお有している必要がある。
粘着剤としては、上述の機能を発揮できるものであれば特に制限はないが、好ましくは、常温もしくは常温以上の温度で粘着性を発現する粘着剤である。例えば、アクリル系粘着剤、ウレタン系粘着剤、ポリエステル系粘着剤、シリコーン系粘着剤、及びフッ素系粘着剤から選ばれた少なくとも1種を使用することができる。性能面でアクリル系粘着剤及びシリコーン系粘着剤が好ましく、アクリル系粘着剤がより好ましい。アクリル系粘着剤としては、例えば、アクリル酸とアクリル酸エステルの共重合体を含む粘着剤が挙げられる。
固相拡散加熱後にはんだ転写シートを剥がす際に、粘着剤が固相拡散接合されていないはんだ層回路基板上へ残留することによる転写不良を抑制する観点から、粘着剤層の粘着力は、JIS Z0237に規定する180°引きはがし粘着力の測定法で3〜20N/25mmであることが好ましい。粘着剤層の厚さは、10〜100μmが好ましく、20〜50μmの範囲がより好ましい。また、第1の態様では、粘着剤層の厚みがはんだ粒子の平均粒径より大きいことも好ましい。粘着剤は接着剤であってもよい。
粘着剤層2は、粘着剤の融液又は溶液を支持基材1上に塗布し、必要に応じて乾燥することにより形成することができる。別の方法として、例えば両面に離型フィルムが被覆された粘着剤シートを用意し、片面の離型フィルムを剥がして支持基材1に貼付し、他方の面の離型フィルムを剥がすことにより粘着剤層2を形成することもできる。また、支持基材の片面に既に粘着剤層を設け、粘着層の表面を離型フィルムで保護した市販の粘着性シート又はフィルムを使用してもよい。
支持基材1と粘着剤層2の大きさは、回路基板に設けた少なくとも隣接する2以上のはんだ付け部を覆う大きさであり、好ましくは回路基板の全てのはんだ付け部を覆う大きさである。支持基材1の大きさは、粘着剤層2と同じでもよいが、少なくとも1方向の寸法を粘着剤層2より大きくして、少なくとも1辺に持ち手を付与してもよい。
また、大きな支持基材1の上に粘着剤層をブロック状に分散させて形成してもよい。各ブロックの大きさは、回路基板上の隣接する少なくとも2以上、好ましくは全部のはんだ付け部を覆う大きさである。回路基板の電極がブロック状に配置している場合には、その電極ブロックに応じた形状に粘着剤層をブロック化してもよい。また、支持基材は長尺シートとし、ブロック状に粘着剤層とはんだ粒子層とを設けたはんだ転写シートをロール状に巻き取って保管してもよい。この場合は、使用時にロール状のはんだ転写シートを巻き出し、ブロックごとに切り離し、又は切り離さずに、はんだバンプ形成に使用することができる。
次に支持基材1上に形成された粘着剤層2の上にはんだ粒子を散布し、粘着剤層に接触したはんだ粒子3を粘着剤層2に、好ましくは密に隙間なく存在させて付着させる(図1(b))。図示のように、粘着剤層2が全体的に隠れるように、過剰のはんだ粒子を散布することが好ましい。その後、粘着剤層2に付着していないはんだ粒子を除去すると、粘着剤層に付着したはんだ粒子を1層に存在させたはんだ転写シートが得られる(図1(c))。この除去は、毛先の柔らかいブラシで軽く掃き均したり、弱い圧縮空気で吹き飛ばしたり、或いは支持基材を逆さまに引っくり返して軽く振動を与えたりする方法がある。除去されたはんだ粒子は再利用可能である。はんだ粒子3は粘着剤層2上に可及的に密に存在させることが好ましい。
はんだ粒子層の形成に使用するはんだ粒子は、はんだバンプの高さや形状を精確に調整できることから、球状粒子、即ち、はんだボールと称される粒子であることが好ましい。ただし、安価な不定形のはんだ粒子でも、固相拡散によりはんだ付け部に接合できる。従って、所定量のはんだがはんだ付け部に供給できれば、粒子形状に特に制限はない。
本開示で使用するはんだ粒子は、例えば、5〜15μmというように、ある範囲内の粒径分布をもつように分級されたはんだ粉末の粒子であることが好ましい。本開示では、1電極上に複数(例えば10個以上)のはんだ粒子が存在するため、はんだ粒子の粒径の多少のバラツキは許容される。形成されるはんだバンプの高さのバラツキ及びコストを考えると、目標粒径の±40%、より好ましくは±30%の粒径分布をもったはんだ粒子を使用することが好ましい。例えば、安価に入手できるガスアトマイズ法により得られたはんだ粉末の球状粒子を適当な篩で分級して使用することができる。
はんだ粒子層は1層のはんだ粒子からなり、この層の厚みによって形成されるはんだバンプの高さが決まる。従って、はんだ粒子の平均粒径が大きいほど、形成されるはんだバンプの高さが大きくなるので、形成したいはんだバンプの高さ及び回路基板のはんだ付け部(電極)の直径に応じて、はんだ粒子の粒径を選択する。はんだ粒子の平均粒径は5〜50μmの範囲内であることが好ましく、かつ電極径の1/2以下が好ましく、1/3以下がより好ましい。不定形粒子を使用する場合、その粒径は体積球相当径とする。
はんだ粒子を構成するはんだ合金は、典型的には錫ベースのはんだ合金であるが、例えば、インジウム系合金などの非錫系はんだ合金も、金又は銅と固相拡散接合が可能であって、本開示において使用できる。従来の一般的な錫−鉛共晶はんだ合金の粒子も使用できるが、好ましくは鉛フリーはんだ合金の粒子を使用する。好ましい鉛フリーはんだ合金としては、錫−銀系、錫−銅系、錫−銀−銅系などが例示される。代表的組成例を挙げると次の通りである(%は質量%):
Sn:残部、Ag:0.3%、Cu:0.5%
Sn:残部、Ag:3.5%、Cu:0.7%
Sn:残部、Ag:3.5%
Sn:残部、Cu:0.7%。
次に、こうして形成された1層のはんだ粒子からなるはんだ層を有するはんだ転写シートを用いて、本開示に従って電子部品が接合した回路基板する方法の限定されない一又は複数の実施形態について、図2及び図3(a)〜(c)を参照して説明する。
[工程(a)]
工程(a)は、支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置することを含む工程である。図2は、回路基板5の限定されない一又は複数の実施形態における模式的断面を示す。回路基板5は、限定されない一又は複数の実施形態において、その少なくとも片面に、多数のはんだ付け部(電極)6を所定パターンで(例、50μmピッチで縦横に複数列状に)有している。はんだ付け部6は、限定されない一又は複数の実施形態において、表面が金めっきにより被覆された電極、又は銅電極もしくは銅配線である。
本開示は電極径が100μm以下、電極ピッチ(隣接する電極の中心間距離)が150μm以下の回路基板におけるはんだバンプの形成に適用できる。特に、電極径が10〜50μm、電極ピッチ20〜100μm、電極高さ5〜20μmといった微細回路基板にもブリッジを発生させずにはんだバンプを形成することができる。
図示の限定されない一又は複数の実施形態では、回路基板5のはんだ付け部6を有する表面のはんだ付け部以外の領域(非はんだ付け部)はソルダレジスト9により被覆されている。ソルダレジストは、溶融はんだに濡れず、はんだ付け温度に耐え、かつフラックスや洗浄用溶剤にも耐性のある樹脂(例、メラミン、エポキシ、アクリル、ポリイミドなど)から形成される。通常は、図示のように、ソルダレジスト9の方がはんだ付け部6より厚みが大きいが、両者が同じ厚みであるか、又ははんだ付け部6がソルダレジストより厚くてもよい。
ソルダレジストは、はんだとは固相拡散接合を生じない。従って、回路基板の非はんだ付け部をソルダレジストで被覆することにより、はんだ付け部において選択的に固相拡散接合を生じさせることができる。しかし、非はんだ付け部をソルダレジストで被覆しなくても、非はんだ付け部に回路基板の支持体を構成する樹脂又は複合材(例、エポキシ樹脂又はガラスエポキシ複合材)が露出し、かつはんだ付け部の表面が金又は銅であれば、はんだはこの非はんだ付け部とは固相拡散接合を生じず、金又は銅とは容易に固相拡散接合を生じるので、やはりはんだ付け部において選択的に固相拡散接合を生じさせることができる。従って、非はんだ付け部のソルダレジストによる被覆は省略可能である。
図示の限定されない一又は複数の実施形態では、回路基板5のはんだ付け部6が形成された面にスプレー式フラクサー7を用いて液状フラックス8を塗布する。その後、必要に応じてはんだ付け部以外のレジスト9のような非はんだ付け部に塗布されたフラックスを除去してもよい。フラックスは、接合表面から酸化物皮膜を除去し、固相拡散接合を容易にする作用を果たす。従って、固相拡散のための加熱条件下でフラックス作用を発揮できるフラックス(本開示では固相接合用フラックスと称する)を使用する。ただし、特にはんだ付け表面が金である場合には、金は酸化物皮膜を形成しにくいため、固相接合用フラックスを塗布しなくても、転写シートのはんだ粒子の表面が何らかの手段によって活性に保持されていれば、固相拡散接合を達成できる。従って、固相接合用フラックスの塗布も必ずしも必須ではない。はんだ付け部の表面が銅である場合や、転写シートのはんだ粒子が表面に酸化物皮膜を有する場合には、固相接合用フラックスを回路基板の少なくともはんだ付け部に塗布して、固相接合界面にこのフラックスが存在するようにしておくことが望ましい。固相接合用フラックスを、回路基板の代わりに、はんだ転写シートのはんだ層の方に塗布することも可能である。
固相拡散接合は、使用するはんだ合金の固相線温度より低温で短時間(例えば、1分以内)の加熱により行われる。このような固相拡散接合条件下でフラックス機能を発揮する固相接合用フラックスの活性成分としては、有機アミンのハロゲン酸塩が最も有効である。別の有効な活性剤としては、有機カルボン酸単体及びカルボン酸のアミン塩が挙げられる。これらの活性成分は水溶性又はアルコール可溶性であることが望ましい。
有効な活性成分の具体例を例示すると次の通りである。有機アミンのハロゲン酸塩としては、エチルアミン臭化水素酸塩、エチルアミン塩化水素酸塩、シクロヘキシルアミン臭化水素酸塩、ジシクロヘキシルアミン臭化水素酸塩、アラニン臭化水素酸塩、などが挙げられる。有機カルボン酸の例としては、ギ酸、酢酸、プロピオン酸、アジピン酸、セバシン酸などの脂肪族カルボン酸類、マロン酸、りんご酸、グリコール酸、ジグリコール酸などのヒドロキシカルボン酸類などが挙げられる。これらのカルボン酸を有機アミンと反応させて塩とすると、水溶性が増して、有効性が高まる。この有機アミンは幅広いものが使用できる。例えば、エチルアミン、プロピルアミン、ブチルアミン、モノエタノールアミン、ジエタノールアミンなどが挙げられる。
固相接合用フラックスは、1種又は2種以上の活性成分と、必要に応じて界面活性剤を溶剤に溶解させることにより調製される。界面活性剤は、例えば、ポリエチレングリコール・ノニルフェノールエーテルなどの非イオン系界面活性剤でよい。固相接合用フラックスの好ましい組成は、活性成分0.1質量%以上、界面活性剤0.5質量%以上、残部溶剤である。溶剤は水系又はアルコール系溶剤を使用できる。
固相接合用フラックスの塗布厚さは、フラックス中の活性成分濃度により異なるが、一般的には数μmから50μmの範囲である。フラックスは、必要な箇所に供給するディスペンス法又は全面に供給するスプレー法などの手段で塗布される。
固相接合用フラックスは、回路基板のはんだ付け部に必要な量が存在し、レジスト面など非はんだ付け部の表面では極力少なくすることが望ましい。回路基板のはんだ付け部は、通常は図2に示すようにレジスト被覆の上面より低くなっているため、回路基板全面にフラックス塗布後、ゴムブレードのようなものでレジスト表面のフラックスをはんだ付け部に掻き落すことにより、スプレー法を用いてはんだ付け部だけに固相接合用フラックスを塗布することができる。
こうしてフラックスを塗布し、又は塗布していない回路基板の上に、図1(c)に示した、支持基材1に粘着剤層2を介して1層のはんだ粒子3からなるはんだ層が粘着しているはんだ転写シートを、そのはんだ層が回路基板5のはんだ付け部6に対向するように、回路基板5に重ね合わせて配置する(図3(a)参照)。この配置は、はんだ転写シートのはんだ層が、回路基板のはんだバンプを形成したいはんだ付け部、好ましくは全てのはんだ付け部を覆うようにすればよく、厳密な位置決めは必要ない。図示とは逆に、回路基板が上になるように配置してもよい。
[工程(b)]
工程(b)は、工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせることを含む工程である。
固相拡散接合の機構を、電極(はんだ付け部)とはんだボール(はんだ粒子)の接合を例にとって説明する。電極にはんだボールを十分に接近させると、電極とはんだボールのそれぞれの表面が、酸化物などの存在がない活性状態のときには、はんだボールの構成元素の原子の一部が電極の金属内に移動し、及び/又は電極の構成元素の原子の一部がはんだボールの金属内に移動するという、接触した二つの物体の一方又は両方の構成元素の原子の接合界面を超えた移動が起こって、固相拡散接合が達成される。この固相拡散が進行するにつれて、はんだボールと電極との間の接合は強固になる。接合面が加熱されると、固相拡散が促進される。原子が接合界面を越えて拡散するためには、そのためのエネルギーが必要であり、本開示では加熱によりエネルギーを供給することが好ましい。室温に加圧下で放置した場合には、固相拡散に非常な長時間を要する。
固相拡散接合のための加熱温度は、はんだ粒子を構成するはんだ合金の固相線温度より低温であり、この固相線温度より5℃以上低い温度が好ましく、10℃以上低い温度がより好ましい。加熱温度の下限は、固相拡散接合が起こる限り特に制限されない。固相線温度(℃)の60%を下回る温度では固相拡散速度の低下を抑制する観点から、加熱温度の下限は固相線温度の60%以上とし、70%以上が好ましく、80%以上よりが好ましい。従って、はんだ合金の固相線温度が220℃前後である場合、加熱温度は155〜215℃とすることが好ましく、175〜210℃がより好ましい。はんだ粒子が固相線温度が160℃前後の低温はんだから構成される場合は、加熱温度は112〜155℃が好ましく、130〜150℃がより好ましい。必要な加熱温度は使用する固相接合用フラックスの活性によっても変動する。
加熱温度の下限は、はんだ層のはんだ付け部への接合強度が弱くなり転写が不安定化されない温度であることが好ましく、上述の温度であることが好ましい。一方、加熱温度の上限は、融点に近くなりすぎて正確な選択的転写が損なわれない温度であることが好ましく、上述の温度であることが好ましい。加熱温度を制御する必要があるので、加熱は正確な温度制御が可能で、かつ加圧が可能な加熱装置により行う。加熱と加圧は、回路基板側と転写シート側のどちらから行ってもよく、また両方から行ってもよい。
加圧によって、図3(a)に示すように、転写シートの粘着剤層2は塑性変形又は塑性流動し、はんだ粒子3は回路基板5の対向するはんだ付け部6又はソルダレジスト9に接触する。それに必要な加圧力は、回路基板の表面形状、粘着剤層の特性などの因子により変動するが、良好な圧着精度を得るための加圧力は0.01〜1.0N/mm2が好ましい。加圧は、はんだ粒子がはんだ付け部に接触することができる圧力とすることが好ましい。
この加圧下での加熱により、回路基板のはんだ付け部に接触しているはんだ粒子は、溶融せずに固体粒子状態を保ちながら、はんだ付け部との接触界面においては相互に固相拡散を生じ、接触界面において両者が接合する。この固相拡散接合は、加熱温度や界面の表面状態にもよるが、典型的には1分以内で起こる。加熱時間は30〜60秒が好ましい。
接合界面を越えた原子の拡散を促進するには、界面が活性である必要がある。界面に酸化物皮膜などが存在する場合には、前述した固相接合用フラックスを界面に存在させて、加熱時に界面の活性化を図ることが好ましい。
固相拡散接合は溶接法の一種として実用化された技術である。溶接の場合、加熱雰囲気は真空や不活性ガス中などの制御された雰囲気である。本開示では、溶接のように高い接合強度は必要なく、固相拡散接合によるはんだ付け部とはんだ粒子層との間の接合強度が粘着剤層とはんだ粒子層との間の接合強度を上回ればよいため、接合界面が活性化されていれば、加熱雰囲気は大気雰囲気でよい。もちろん、コストを考えなければ、真空又は不活性ガス雰囲気を使用することにより、固相拡散接合に要する加熱時間を大幅に短縮でき、また固相接合用フラックスの塗布を不要にできることもある。
このようにして固相拡散接合によりはんだ付け部に付着させたはんだ粒子は、その後に溶融されても、はんだ付け部以外の領域にははんだ粒子が存在しにくいことから、ブリッジ発生の機会が激減する。この効果は、固相拡散接合を利用するかぎり、はんだ粒子の大きさには関係しないので、例えば10μm程度までの比較的大きな粒径のはんだ粒子を用いても、50μmピッチの電極に対してブリッジの発生を生じないはんだバンプの形成が可能となる。
[工程(c)]
工程(c)は、工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得ることを含む工程である。工程(b)において固相拡散接合によってはんだ粒子を下回路基板のはんだ付け部に接合させた後、重ね合わせた回路基板と転写シートを直ちに冷却し、転写シートを回路基板から剥離する。冷却は単に加熱装置から取り出して放冷することにより行うことができるが、冷風を吹き付けてもよい。剥離は、転写シートシートを回路基板から単に引き離すだけで実施できる。それにより、回路基板のはんだ付け部に固相拡散接合されたはんだ粒子がはんだ付け部上に残留して、粒子状のはんだバンプ10となり、残りのはんだ粒子は転写シートに付着したまま回路基板から引き離される(図3(b)参照)。こうして、回路基板のはんだ付け部へのはんだ粒子の選択的転写が達成される。
本開示に係るはんだバンプの形成方法では、形成されたはんだバンプの膜厚を高精度で制御できる。その理由は、はんだ転写シートの粘着剤層に付着するはんだ粒子の量が単位面積当りでバラツキが少ないことにある。転写シートと回路基板とを重ね合わせて圧力をかけたときに、転写シートのはんだ粒子が回路基板のはんだ付け部と接するため、該はんだ粒子が固相拡散接合したときにも、はんだ付け部にはある一定量のはんだ粒子が接合し、膜厚精度が良くなる。はんだ付け部以外のソルダレジスト面に接するはんだ粒子も粒子同士が横方向で固相拡散接合するが、その結合力は電極(はんだ付け部)との固相拡散接合による結合力より弱いと考えられる。転写シートを回路基板から引き剥がすことにより、回路基板のはんだ付け部に固相拡散接合したはんだ粒子は回路基板側に残り、転写が完了する。転写されたはんだ粒子の量がほぼ一定しているため、高精細なはんだ付け部のパターンの場合でもブリッジが発生し難い。
[工程(d)]
工程(d)は、工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの2又は2以上の組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄することを含む工程である。工程(c)で得られた回路基板には、はんだ層の粘着剤の一部と考えられる残渣が付着することがある。限定されない一又は複数の実施形態において、この残渣を工程(e)のリフロー前に洗浄することで、アンダーフィルの空孔を低減でき、また、電子部品が接合した回路基板の信頼性を向上できる。
工程(d)において、工程(c)で得られた回路基板を洗浄剤Aで洗浄する方法としては、超音波洗浄法、スプレー法、浸漬揺動法、浸漬法、手拭き法の各種の洗浄手段が挙げられるが、回路基板の種類にあわせて、これらの手段を単独で又は適宜組み合わせて粘着剤残渣を洗浄することができる。回路基板への影響を抑制する観点と、洗浄性の観点からスプレー法、浸漬揺動法又は浸漬法が好ましい。洗浄剤Aは、希釈することなくそのまま洗浄に使用できる。
工程(d)における洗浄剤Aの温度は、洗浄性の観点から、好ましくは25℃以上、より好ましくは40℃以上であり、また、水分の蒸発を抑制する観点から、90℃以下が好ましく、80℃以下がより好ましい。
工程(d)における洗浄時間は、付着している粘着剤残渣の量及び種類によっても異なるので一概にはいえないが、洗浄性の観点から3分以上が好ましく、5分以上がより好ましく、回路基板の製造の時間を短縮する観点から、30分以下が好ましく、20分以下がより好ましい。
[洗浄剤A]
洗浄剤Aは、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、又は、これらの2若しくは2以上の組み合わせの溶剤を含む。洗浄性向上、アンダーフィル空孔の低減、及び、電子部品接合回路基板の信頼性向上の観点から、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルホルムアミドが好ましく、ベンジルアルコールがより好ましい。また、ポリイミド膜への影響を抑える観点から、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペートが好ましい。また、引火点が高い安全性の観点からベンジルアルコール、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペートが好ましい。これらを総合するとベンジルアルコールとブチルジグリコールアセテートが好ましく、ベンジルアルコールがより好ましい。
[溶剤の含有量]
洗浄剤A中のベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、又は、これらの2又は2以上の組み合わせの溶剤の含有量は、洗浄性向上、アンダーフィル空孔の低減、及び、電子部品接合回路基板の信頼性向上の観点から、50質量%以上が好ましく、60質量%以上がより好ましく、65質量%以上がさらに好ましい。また、洗浄性向上及びすすぎ性向上の観点から100質量%以下が好ましく、90質量%以下がより好ましく、75質量%以下がさらに好ましい。
[アミン化合物]
洗浄剤Aは、洗浄性向上、アンダーフィル空孔の低減、及び、電子部品接合回路基板の信頼性向上の観点から、さらにアミン化合物を含有することが好ましい。アミン化合物としては、一又は複数の実施形態において、アルカノールアミンが挙げられる。洗浄性向上、アンダーフィル空孔の低減、及び、電子部品接合回路基板の信頼性向上の観点から、アルカノールアミンとしては、メチルジエタノールアミン、エチルジエタノールアミン、ブチルジエタノールアミン、メチルモノエタノールアミン、ブチルモノエタノールアミン、又はこれらの2若しくは2以上の組み合わせが好ましく、ブチルジエタノールアミン、メチルモノエタノールアミン、ブチルモノエタノールアミンがより好ましく、ブチルジエタノールアミンがさらに好ましい。又はんだ腐食を抑える観点から、エチルジエタノールアミン、ブチルジエタノールアミン、メチルモノエタノールアミン、ブチルモノエタノールアミンが好ましい。
[アミンの含有量]
洗浄剤Aにおけるアミン化合物の含有量は、洗浄性向上、アンダーフィル空孔の低減、及び、電子部品接合回路基板の信頼性向上の観点から、0.3質量%以上が好ましく、1.0質量%以上がより好ましく、2.0質量%以上がさらに好ましい。また、はんだ等の部材の腐食を抑える観点から、20質量%以下が好ましく、10質量%以下がより好ましく、6.0質量%以下がさらに好ましい。
[グリコールエーテル]
洗浄剤Aは、工程(d)の洗浄のすすぎ性向上の観点から、さらにグリコールエーテルを含有することが好ましい。限定されない一又は複数の実施形態において、グリコールエーテルとして、下記一般式(I)で表されるグリコールエーテルが挙げられる。
1−O−(R2−O)m−R3 (I)
[式(I)中、R1は炭素数1以上8以下のアルキル基、又は、フェニル基を示し、R2は炭素数2以上4以下のアルキレン基を示し、R3は水素原子、炭素数1以上4以下のアルキル基、又は炭素数1以上4以下のアシル基若しくはアリル基を示し、mは1以上8以下の数を示す。]
前記一般式(I)で表される化合物として、限定されない一又は複数の実施形態において、トリエチレングリコールモノブチルエーテル(R1がブチル基、R2がエチレン基、R3が水素原子、m=3)、ジエチレングリコールモノヘキシルエーテル(R1がヘキシル基、R2がエチレン基、R3が水素原子、m=2)、トリエチレングリコールモノフェニルエーテル(R1がフェニル基、R2がエチレン基、R3が水素原子、m=3)又は、これらの2若しくは2以上の組み合わせが挙げられる。
洗浄剤Aにおけるグリコールエーテルの含有量は、すすぎ性向上の観点から、1質量%以上が好ましく、5.0質量%以上がより好ましく、10質量%以上がさらに好ましい。また、洗浄性向上の観点から、35質量%以下が好ましく、30質量%以下がより好ましく、20質量%以下がさらに好ましい。
[水]
洗浄剤Aは、取扱性及び安全性向上の観点から水を含有することが好ましい。水としては、電子部品が接合した回路基板の電気的信頼性向上の観点から、イオン交換水、純水、超純水が好ましい。電子部品が接合した回路基板の生産性向上の観点からイオン交換水がより好ましい。イオン交換水は、イオン交換水製造装置によって得ることができる。
[水の含有量]
洗浄剤Aにおける水の含有量は、取扱性及び安全性向上の観点から、3.0質量%以上が好ましく、5.0質量%以上がより好ましく、7.0質量%以上がさらに好ましい。また、洗浄性向上の観点から、40質量%以下が好ましく、30質量%以下がより好ましく、20質量%以下がさらに好ましい。
さらに、工程(d)は、洗浄処理が終了した後、回路基板上に残存している洗浄剤Aに可溶化した汚れ及び/又は洗浄剤Aの成分を回路基板から取り除く観点から、すすぎ処理を行うことが好ましい。すすぎ処理では、水又はアルコールを用いることが好ましい。さらに洗浄処理又はすすぎ処理が終了した後、回路基板表面に残存している水分を除去するために、乾燥処理を行うことが好ましい。
すすぎ処理の方法としては、浸漬法、超音波洗浄法、浸漬揺動法、スプレー法の各種の方法が挙げられる。すすぎ性の観点から、スプレー法及び浸漬法が好ましく、スプレー法及び浸漬法を併用することがより好ましい。リンス処理の温度は、すすぎ性の観点から、好ましくは25℃以上、より好ましくは40℃以上であり、また、水分の蒸発を抑制する観点から、90℃以下が好ましく、80℃以下がより好ましい。すすぎ処理の時間は、すすぎ性の観点から3分以上が好ましく、5分以上がより好ましく、回路基板の製造の時間を短縮する観点から、30分以下が好ましく、20分以下がより好ましい。
また、乾燥処理における乾燥方法としては、例えば、オーブンや送風乾燥機で乾燥させる方法が挙げられ、その乾燥温度は、乾燥性の観点から80℃以上が好ましく、回路基板への影響を抑制する観点から120℃以下に加熱することが好ましく、100℃以下がより好ましい。
[工程(e)]
工程(e)は、工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄することを含む工程である。すなわち、工程(d)で得られた回路基板、すなわち、はんだ付け部の上に固相拡散接合されたはんだ粒子を有する回路基板にフラックスを塗布した後、回路基板、はんだ粒子を構成するはんだ合金の液相線温度以上に加熱して、はんだ粒子を溶融(リフロー)させることにより、図3(c)に示すように、溶融凝集し、表面張力により中心部が高くなって丸くなったはんだバンプ10’を回路基板のはんだ付け部に形成できる。それにより、回路基板のはんだ付け部へのはんだバンプの接合信頼性が高まる。また、固相拡散接合されたはんだ粒子の状態では回路基板に強い衝撃が加わった場合に一部のはんだ粒子が脱落する可能性があるが、その脱落も防止できる。従って、はんだ粒子をリフローすることにより回路基板の取扱性が改善される。
このはんだ粒子のリフローを行う場合には、加熱前にリフロー用フラックスを回路基板の全体に又はそのはんだ付け部(すなわち、はんだバンプ)に塗布する。また、リフロー後、冷却した回路基板を洗浄してフラックス残渣を除去する。使用するフラックスはリフローはんだ付けに慣用のものでよい。洗浄は、使用したフラックスに応じて、例えば、水溶性フラックスでは温水を用いて、樹脂系フラックスではアルコールなどの有機溶剤を用いて行うことができる。加熱条件は、通常のリフローはんだ付けと同程度でよい。例えば、はんだ合金の液相線温度より5〜40℃高い温度に1〜30秒程度加熱することにより実施できる。
[工程(f)]
工程(f)は、工程(e)で得られた回路基板上に電子部品を乗せ、前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合することを含む工程である。
工程(f)では、その他の一又は複数の実施形態において、工程(e)で得られた回路基板上のはんだ付け部のはんだバンプ10’に、必要に応じてフラックスを塗布した後、その上にはんだ付けすべき電子部品を乗せてリフローすることにより、電子部品の回路基板へのはんだ付けを行う。
工程(f)は、その他の一又は複数の実施形態において、下記(f1)〜(f4)を含む工程である。
(f1) 工程(e)で得られた回路基板上に電子部品を乗せる工程。
(f2) 工程(f1)で得られた電子部品を乗せた回路基板を前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
(f3) 工程(f2)で得られた電子部品と接合された回路基板を洗浄する工程。
(f4) 工程(f3)で得られた、電子部品と接合された回路基板において、電子部品と回路基板の隙間にアンダーフィル(液状硬化樹脂)を充填し、アンダーフィルを硬化させる工程。
工程(f1)の限定されない一又は複数の実施形態を図4(a)に示す。はんだ付け部(電極)42及びはんだバンプ43を有する電子部品41が、工程(e)で得られた基板5の上に配置される。工程(f2)の限定されない一又は複数の実施形態を図4(b)に示す。電子部品41を搭載した回路基板5をリフローすることにより、はんだ44が形成され、はんだ付け部(電極)42とはんだ付け部(電極)6とが接合される。工程(f4)の限定されない一又は複数の実施形態を図4(c)及び(d)に示す。工程(f3)により洗浄された後、ノズル45からアンダーフィル46が供給される(図4(c))。アンダーフィルは、毛管現象で電子部品41と回路基板5との間に充填される。充填後、アンダーフィルを硬化し、電位部品41の搭載が完了する(図4(d))。
本開示において、回路基板に接合する電子部品は、限定されない一又は複数の実施形態において、ICチップが挙げられ、その種類は特に限定されない。また、本開示において電子部品が接合した回路基板は、限定されない一又は複数の実施形態において、半導体パッケージが挙げられ、その種類は特に限定されない。
また、前記工程(a)〜(e)の工程によれば、はんだバンプが形成された回路基板を製造できる。したがって、本発明は、その他の態様において、前記工程(a)〜(e)を含む、はんだ付け部にはんだバンプが形成された回路基板の製造方法に関する。本態様の製造方法における工程(a)〜(e)は前述のとおりとすることができる。本態様の製造方法によれば、一又は複数の実施形態において、電子部品が接合した回路基板の信頼性を向上できる回路基板を製造できる。
さらに、前記工程(a)〜(e)の工程によれば、回路基板上にはんだバンプを形成できる。したがって、本発明は、その他の態様において、前記工程(a)〜(e)を含む、回路基板の第1の面上のはんだ付け部にはんだバンプを形成する方法に関する。本態様の方法における工程(a)〜(e)は前述のとおりとすることができる。本態様の方法によれば、一又は複数の実施形態において、電子部品が接合した回路基板の信頼性を向上できるはんだバンプを形成できる。
上述した実施形態に関し、本開示はさらに以下の組成物、製造方法、或いは用途を開示する。
<1>下記工程(a)〜(f)を含む、電子部品が接合した回路基板の製造方法。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの2以上の組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
(f) 工程(e)で得られた回路基板上に電子部品を乗せ、前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
<2> 下記工程(a)〜(e)を含む、はんだ付けすべき部分(以下、はんだ付け部という)にはんだバンプが形成された回路基板の製造方法。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
<3> 下記工程(a)〜(e)を含む、回路基板の第1の面上のはんだ付けすべき部分(以下、はんだ付け部という)にはんだバンプを形成する方法。
(a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、前記回路基板の第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
(b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
(c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
(d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
(e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
<4> 前記はんだ層が、前記回路基板の全てのはんだ付け部を覆う大きさである、<1>から<3>のいずれかに記載の方法。
<5> 前記はんだが鉛フリーはんだである、<1>から<4>のいずれかに記載の方法。
<6> 前記工程(a)において、前記はんだ層と前記回路基板のはんだ付け部との界面にフラックスを介在させる、<1>から<5>のいずれかに記載の方法。
<7> 前記工程(b)における加熱温度が、前記はんだ合金の固相線温度より少なくとも5℃低い温度である、<1>から<6>のいずれかに記載の方法。
<8> 前記はんだ層が、支持基材上に粘着剤層を形成し、この粘着剤層上にはんだ粒子を散布してはんだ粒子層を粘着剤層に付着させ、前記粘着剤層に付着していないはんだ粒子を除去することにより形成されたものである、<1>から<7>のいずれかに記載の方法。
<9> 粘着剤層の粘着剤が、好ましくは常温もしくは常温以上の温度で粘着性を発現する粘着剤であり、又は、好ましくはアクリル系粘着剤、ウレタン系粘着剤、ポリエステル系粘着剤、シリコーン系粘着剤、及びフッ素系粘着剤から選ばれた少なくとも1種である、<1>から<8>のいずれかに記載の方法。
<10> 前記回路基板のはんだ付け部が金及び白金から選ばれた金属の表面を有する、<1>から<9>のいずれかに記載の方法。
<11> 前記回路基板のはんだ付け部以外の部が、ソルダレジストにより被覆されている表面、及び樹脂が露出している表面から選ばれた表面を有する、<1>から<10>のいずれかに記載の方法。
<12> 工程(d)における洗浄方法が、好ましくは、超音波洗浄法、スプレー法、浸漬揺動法、浸漬法、手拭き法、又はこれらの手段の2以上の組み合わせであり、より好ましくは、スプレー法、浸漬揺動法又は浸漬法である、<1>から<11>のいずれかに記載の方法。
<13> 工程(d)における洗浄剤Aの温度が、好ましくは25℃以上、より好ましくは40℃以上、及び/又は、好ましくは90℃以下、より好ましくは80℃以下である、<1>から<12>のいずれかに記載の方法。
<14> 工程(d)における洗浄時間が、好ましくは3分以上、より好ましくは5分以上であり、及び/又は、好ましくは30分以下、より好ましくは20分以下である、<1>から<13>のいずれかに記載の方法。
<15> 洗浄剤Aが、好ましくはベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート若しくはジメチルホルムアミド、より好ましくはベンジルアルコールであり、又は、好ましくはベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド若しくはジメチルアジペートであり、又は、好ましくはベンジルアルコール、ブチルジグリコールアセテート、ジメチルスルホキシド若しくはジメチルアジペートであり、又は、好ましくはベンジルアルコール若しくはブチルジグリコールアセテート、より好ましくはベンジルアルコールである、<1>から<14>のいずれかに記載の方法。
<16> 洗浄剤A中のベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、又は、これらの2又は2以上の組み合わせの溶剤の含有量が、好ましくは50質量%以上、より好ましくは60質量%以上、さらに好ましくは65質量%以上であり、及び/又は、好ましくは100質量%以下、より好ましくは90質量%以下、さらに好ましくは75質量%以下である、<1>から<15>のいずれかに記載の方法。
<17> 洗浄剤Aが、好ましくはさらにアミン化合物を含有する、<1>から<16>のいずれかに記載の方法。
<18> アミン化合物が、好ましくはアルカノールアミンとしては、メチルジエタノールアミン、エチルジエタノールアミン、ブチルジエタノールアミン、メチルモノエタノールアミン、ブチルモノエタノールアミン、又はこれらの2若しくは2以上の組み合わせ、より好ましくはブチルジエタノールアミン、メチルモノエタノールアミン若しくはブチルモノエタノールアミン、さらに好ましくはブチルジエタノールアミンであり、又は、好ましくはエチルジエタノールアミン、ブチルジエタノールアミン、メチルモノエタノールアミン若しくはブチルモノエタノールアミンである、<17>記載の方法。
<19> 洗浄剤Aにおけるアミン化合物の含有量が、好ましくは0.3質量%以上、より好ましくは1.0質量%以上、さらに好ましくは2.0質量%以上であり、及び/又は、好ましくは20質量%以下、より好ましくは10質量%以下、さらに好ましくは6.0質量%以下である、<17>又は<18>に記載の方法。
<20> 洗浄剤Aが、好ましくはさらにグリコールエーテルを含有する、<1>から<19>のいずれかに記載の方法。
<21> グリコールエーテルが、好ましくは下記一般式(I)で表されるグリコールエーテルである、<20>記載の方法。
1−O−(R2−O)m−R3 (I)
[式(I)中、R1は炭素数1以上8以下のアルキル基、又は、フェニル基を示し、R2は炭素数2以上4以下のアルキレン基を示し、R3は水素原子、炭素数1以上4以下のアルキル基、又は炭素数1以上4以下のアシル基若しくはアリル基を示し、mは1以上8以下の数を示す。]
<22> 前記一般式(I)で表される化合物が、好ましくはトリエチレングリコールモノブチルエーテル(R1がブチル基、R2がエチレン基、R3が水素原子、m=3)、ジエチレングリコールモノヘキシルエーテル(R1がヘキシル基、R2がエチレン基、R3が水素原子、m=2)、トリエチレングリコールモノフェニルエーテル(R1がフェニル基、R2がエチレン基、R3が水素原子、m=3)又は、これらの2若しくは2以上の組み合わせである、<21>記載の方法。
<23> 洗浄剤Aにおけるグリコールエーテルの含有量が、好ましくは1質量%以上、より好ましくは5.0質量%以上、さらに好ましくは10質量%以上であり、及び/又は、好ましくは35質量%以下、より好ましくは30質量%以下、さらに好ましくは20質量%以下である、<20>から<22>のいずれかに記載の方法。
<24> 洗浄剤Aにおける水の含有量が、好ましくは3.0質量%以上、より好ましくは5.0質量%以上、さらに好ましくは7.0質量%以上であり、及び/又は、好ましくは40質量%以下、より好ましくは30質量%以下、さらに好ましくは20質量%以下である、<1>から<23>のいずれかに記載の方法。
<25> 工程(d)は、洗浄処理が終了した後、好ましくはすすぎ処理を行う、<1>から<24>のいずれかに記載の方法。
<26> 回路基板のはんだ付け部が電極であり、回路基板の電極径が好ましくは100μm以下、より好ましくは10〜50μmであり、又は、電極ピッチ(隣接する電極の中心間距離)が好ましくは150μm以下、より好ましくは20〜100μmであり、電極高さが好ましくは5〜20μmである、<1>から<25>のいずれかに記載の方法。
<27> 前記工程(f)が、下記(f1)〜(f4)を含む工程である、<1>から<26>のいずれかに記載の方法。
(f1) 工程(e)で得られた回路基板上に電子部品を乗せる工程。
(f2) 工程(f1)で得られた電子部品を乗せた回路基板を前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
(f3) 工程(f2)で得られた電子部品と接合された回路基板を洗浄する工程、
(f4) 工程(f3)で得られた、電子部品と接合された回路基板において、電子部品と回路基板の隙間にアンダーフィル(液状硬化樹脂)を充填し、アンダーフィルを硬化させる工程。
以下の実施例は本開示の例示を目的とし、本開示をいかなる意味でも制限する意図はない。実施例中、%は特に指定しない限り質量%である。
[実施例1、比較例1〜3]
図5に示すフロー図に従ってICチップが接合した回路基板を製造した。
〔はんだ転写シート〕
50μm厚のポリエステル(ポリエチレンテレフタレート)フィルムの片面に、アクリル系粘着剤を用いて厚み25μmの粘着剤層が形成されている市販の粘着シート(千住金属工業株式会社製、型番SAS−01)を、100×100mmの大きさの切断し、粘着剤層を備えた支持基材として用いた。
錫―銀3.5%共晶はんだ合金(固相線温度と液相線温度は共に221℃)の球状粉末を粒径5μmから10μmの範囲に分級して得たはんだ粒子を、図1(b)および(c)に示すようにして、粘着シートの粘着層に粒子1層分の厚みで付着させ、はんだ転写シートを作製した。はんだ粒子は、付着の直前に5重量%のブタンテトラカルボン酸のイソプロピルアルコール溶液中に1分間浸漬後、水洗乾燥して表面酸化物皮膜を除去してから使用した。
〔回路基板〕
はんだバンプの形成に用いた回路基板は、厚さ300μm、サイズ15mm×15mmのガラスエポキシ基板であった。この基板は、直径25μmの銅表面の電極を、50μmのピッチで1チップあたり3600個有していた。基板表面の電極周囲は、電極より高い高さ15μmのソルダレジストで囲まれていた。
〔はんだ粒子の転写〕
まず、回路基板と同じサイズに切断したはんだ転写シートを、そのはんだ粒子層が回路基板の電極と対向するよう回路基板に重ね合わせ(工程(a))、プレスにより加圧力150N(=0.67N/mm2)で加圧し、加熱手段としてパルスヒーターを用いて200℃の温度設定で回路基板側から60秒間加熱した(工程(b))。加圧下での加熱が終了した後、放冷により室温まで冷却し、転写シートを回路基板から手で剥がしたところ、回路基板の電極だけにはんだ粒子が転写され、粒子状のはんだバンプを形成していた(工程(c))。はんだ粒子の外観は元の球状を維持しており、溶融はしていなかった。また、マイクロスコープで観察したところ、レジストにははんだ粒子は全く付着していなかった。しかし、転写シートの粘着剤は、はんだ粒子の表面、及びレジスト表面に付着していた。
〔洗浄A〕
次に、転写されたはんだ粒子を有する回路基板を下記条件で洗浄した。(工程(d))
<洗浄方法−1>
洗浄Aは、シャワー式洗浄装置を用いて行った。シャワー式洗浄装置は、洗浄する基板をはさんで互いに対向する位置に配置された一対のノズルを備え、基板の両側から基板へ向けて洗浄液を噴射可能とする構成とした。ノズルは、株式会社いけうち製のJ070を用いた。シャワー式洗浄装置は、噴射された洗浄液をバット内に戻してポンプで吸引し再びノズルから噴射する構成とし、洗浄液を循環して使用した。まず、テストピースを60℃の洗浄液でシャワー圧力0.3MPaで15分間シャワー洗浄した後、同装置内で60℃のイオン交換水にてシャワー圧力0.3MPaで5分間シャワーリンス、さらに新たな60℃のイオン交換水に5分間浸漬リンスを行った。次いで85℃の送風乾燥機で15分間乾燥した。洗浄剤Aとして、ベンジルアルコール(100質量%)を使用した。
〔リフローによるはんだバンプ形成〕
形成された粒子状のはんだバンプは、リフロー加熱してはんだ粒子を溶融させてから、はんだ付けに使用した。リフロー時にはんだ粒子が溶融凝集し、電極ピッチが微小でも、ブリッジの生成は見られなかった。
本例では、粒子状のはんだバンプに、リフロー用フラックスとして市販の千住金属工業社製樹脂系フラックス(商品名:ガンマラックス341−30P)を約20μmの厚さに塗布し、窒素雰囲気リフロー炉中で最高温度250℃、加熱時間10秒間でリフローしてはんだ粒子を溶融させた。その後、フラックス残渣を洗浄剤で洗浄除去した(洗浄B)(工程(e))。洗浄Bは、以下の方法で実施した。この洗浄にてはんだバンプ形成が完了し、続いてICチップ搭載の工程を行った。
洗浄B <洗浄方法−2>
洗浄Bは、洗浄Aで使用したシャワー式洗浄装置と同様の構成のシャワー式洗浄装置を用いて行った。洗浄前の基板テストピースに60℃の洗浄剤Bをシャワー圧力0.3MPaで3分間シャワーした後、同装置内で60℃のイオン交換水にてシャワー圧力0.3MPaで5分間シャワーリンスで第1リンスを行い、さらに同装置内で新たな60℃のイオン交換水に5分間浸漬して第2リンスを行った。次いで85℃の送風乾燥機で15分間乾燥した。洗浄剤Bとして、グリコールエーテル系洗浄剤組成(ブチルジグリコール(92質量%)、ジエタノールアミン(1質量%)、水(7質量%))を使用した。
〔ICチップの搭載〕
上述のように形成したはんだバンプとICチップとの接続に際し、前記バンプ上にICチップ−バンプ接続用フラックス(千住金属製、商品名:PO−F−1010S)を約10μの厚さに塗布し、ICチップを搭載した(工程(f1))。ICチップは、10mm角のTEG(Test Element Group)用ICチップを用い、50μmのピッチで3600個の電極を有していた。ICチップの表面にはポリイミドの絶縁膜を有している。窒素雰囲気リフロー炉中で最高温度250℃、加熱時間10秒間でリフローしてはんだ粒子を溶融、ICチップと接合させた(工程(f2))。その後、フラックス残渣を洗浄剤で洗浄除去した(洗浄C)(工程(f3))。洗浄方法は、前記洗浄方法−2と同様であるが、洗浄期間をすべて10分でおこなった。
〔アンダーフィルの充填・硬化〕
その後、基板−ICチップ間にアンダーフィル剤(日立化成工業製、商品名:CEL−C−3720)を充填する。アンダーフィルの充填は、基板を100℃に加温し、ディスペンサーでICチップ-基板の隙間に隙間が十分に満たされる量滴下し、その後、165℃の恒温槽内で、2時間かけて基板-ICチップ間に浸透、硬化させ、ICチップが接合した回路基板を得た(工程(f4))。得られた回路基板について、下記の条件でアンダーフィル充填性評価を行った。その結果を下記表1に示す。なお、比較例として、洗浄Aを行なわず、洗浄Bを実施例1の洗浄剤Aを用いて行った例(比較例1)、洗浄Aを実施例1の洗浄剤Bを用いて行った例(比較例2)、洗浄Aを行わなかった例(比較例3)を行った。それらの結果も下記表1に示す。
<アンダーフィルの充填性評価方法>
ICチップ搭載後基板のアンダーフィル部に空孔がどの程度あるかは、透過型X線検査装置型式TUX−3100を用いて測定した。その結果を、10μm径を空孔1個と換算した個数を、アンダーフィル部の空孔の個数として下記表1に示す。空孔が多いほど製品後の電気信頼性が低いことを表す。よって、電気信頼性の判定の基準として、下記の基準とした。
〔判定基準〕
A(良好)・・アンダーフィル部の空孔個数:0〜3
B(許容)・・アンダーフィル部の空孔個数:4〜19
C(不良)・・アンダーフィル部の空孔個数:20以上
Figure 0006009350
前記表1に示す通り、実施例1は、比較例1〜3に比べて、アンダーフィル特性が向上していた。
[実施例2〜11]
洗浄剤Aの組成を下記表2に示す組成とした他は、実施例1と同様に図5のフローに従いICチップが接合した回路基板を製造し、洗浄Aを行った後の洗浄性評価及びアンダーフィルの充填性評価を行った。実施例4〜8にはアミン化合物が添加され、実施例9〜11では、アミン化合物及びグリコールエーテルが添加されている。すすぎ性評価及び部材への影響評価は、洗浄性評価及びアンダーフィルの充填性評価とは別のテストピースを用いて行った。各評価条件を以下に、その結果を下記表2に示す。
<洗浄性評価方法>
洗浄性評価は、洗浄A後の粘着剤残留個数で行い、指標は、バンプ周辺の200μm角のエリア内の10μmサイズの残留を1個と換算した残留個数で示した。洗浄性評価には、粘着剤付着シートを剥がした後でばらつきがあるが、回路基板の洗浄前の粘着剤付着個数が、100個以上(およそ100〜300個)のものを使用した。観察は、マイクロスコープでおこなった。ソルダレジスト上の残渣は、上記同様にバンプを形成していない200μm角の範囲を観察し10μmサイズの残留を1個と換算した残留個数で示した。
<洗浄剤のすすぎ性評価方法>
すすぎ性の評価は、洗浄Bまで行ったはんだバンプが完成した基板をテストピースとして実施した。基板を60℃の洗浄液に1分間浸漬後、60℃のイオン交換水に5秒間浸漬した。その後イオン交換水への浸漬を繰り返し、表面の洗浄剤をすべてすすげる回数を測定した。すすぎの状態は目視で確認し、水をはじく部分が無くなったときにすすぎ完了と判断した。評価指標は、完全に洗浄剤がすすげる浸漬回数とした。
〔判定基準〕
A(良好)・・3回以下ですすぎ完了。
B(許容)・・4〜7回ですすぎ完了。
C(不良)・・8回以上のすすぎが必要。
<部材への影響評価方法>
使用される可能性が高い部材への影響評価方法は、テストピースを洗浄剤に30分浸漬し、材料の変色、表面あれ、クラックの発生の有無を目視にて判定した。判定は、マイクロスコープ1000倍にて実施し、変色、表面あれ、クラックをチェックし、結果を表2、3に記載した。各種部材のモデルとして、はんだバンプ、ニッケル−金、ポリイミド及びガラスエポキシ基板を使用した。テストピースとして、はんだバンプ、ニッケル−金、ポリイミドは、基板上に形成した材料を用いた。ガラスエポキシ基板は、市販のガラスエポキシ基板(FR−4)をテストピースとして使用した。
Figure 0006009350
前記表2に示す通り、アミン化合物が添加された実施例4〜8では、実施例2及び3に比べて洗浄性が向上した。また、アミン化合物及びグリコールエーテルが添加された実施例9〜11では、実施例2及び3に比べて洗浄性が向上し、さらに、すすぎ性が向上した。
[実施例12〜17、比較例4〜7]
洗浄剤Aの溶剤を下記表3に示す溶剤とした他は、実施例1と同様に図5のフローに従いICチップが接合した回路基板を製造した。洗浄Aを行った後の洗浄性評価及び部材への影響評価を前述と同様の条件で行った。その結果を下記表3に示す。洗浄性評価及び部材への影響評価は、実施例13のテトラヒドロフラン、比較例4のイソプロピルアルコール、比較例5のエタノール及び比較例6のトルエンは室温(20℃)で、実施例15のジメチルスルホオキシドは80℃で、実施例17のジメチルホルムアミドは50℃の温度で洗浄した以外は、実施例2と同様の方法で評価した。
Figure 0006009350
前記表3に示す通り、実施例13〜17のベンジルアルコール以外の溶剤を用いた場合は、実施例12のベンジルアルコールと同等以上の洗浄性であった。実施例13のテトラヒドロフラン及び実施例17のジメチルホルムアミドは、ベンジルアルコール以上の洗浄性を有しているが、テトラヒドロフランは沸点が低いため洗浄温度が制限され、ジメチルホルムアミドはポリイミド膜に対してクラックが観察されたことから、洗浄対象の部材が制限されると考えられる。一方、比較例4〜7の溶剤を用いた場合の粘着剤の洗浄性判定は、洗浄性におけるレジスト上及びバンプ上の粘着剤の残留数を100以上としたが、目視観察では洗浄前の粘着剤付着状態と比較して全く変化が見られず、洗浄効果を示さなかった。

Claims (13)

  1. 下記工程(a)〜(f)を含む、電子部品が接合した回路基板の製造方法。
    (a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
    (b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
    (c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
    (d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの2以上の組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
    (e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
    (f) 工程(e)で得られた回路基板上に電子部品を乗せ、前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
  2. 下記工程(a)〜(e)を含む、はんだ付けすべき部分(以下、はんだ付け部という)にはんだバンプが形成された回路基板の製造方法。
    (a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、回路基板のはんだ付け部を有する第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
    (b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
    (c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
    (d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
    (e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
  3. 下記工程(a)〜(e)を含む、回路基板の第1の面上のはんだ付けすべき部分(以下、はんだ付け部という)にはんだバンプを形成する方法。
    (a) 支持基材の少なくとも片面に付着した、少なくとも隣接する2以上のはんだ付け部を覆う大きさのはんだ層を有するはんだ転写シートを、前記回路基板の第1の面に、前記転写シートのはんだ層を対向させて配置する工程、ここで前記はんだ層は、1層に密に隙間なく存在させたはんだ粒子が粘着剤層を介して前記支持基材に付着している層である。
    (b) 工程(a)で得られた、前記転写シートが配置された前記回路基板を、前記転写シートのはんだ層を構成するはんだ合金の固相線温度より低温に加圧下で加熱して、回路基板のはんだ付け部と転写シートのはんだ層との間で選択的に固相拡散接合を生じさせる工程。
    (c) 工程(b)の後で、前記転写シートと前記回路基板とを剥離して、はんだ付け部に前記はんだ層が付着した回路基板を得る工程。
    (d) 工程(c)で得られた回路基板を、ベンジルアルコール、テトラヒドロフラン、ブチルジグリコールアセテート、ジメチルスルホキシド、ジメチルアジペート、ジメチルホルムアミド、及びこれらの組み合わせからなる群から選ばれる溶剤を含む洗浄剤Aで洗浄する工程。
    (e) 工程(d)で得られた回路基板にフラックスを塗布した後、回路基板を前記はんだ合金の液相線温度以上の温度に加熱してはんだ層を溶融し、はんだを固化させ、回路基板上のフラックス残渣を洗浄する工程。
  4. 前記洗浄剤Aが、さらにアミン化合物を含む、請求項1から3のいずれかに記載の方法。
  5. 前記洗浄剤Aが、さらにグリコールエーテルを含む、請求項1から4のいずれかに記載の方法。
  6. 前記はんだ層が、前記回路基板の全てのはんだ付け部を覆う大きさである、請求項1から5のいずれかに記載の方法。
  7. 前記はんだが鉛フリーはんだである、請求項1から6のいずれかに記載の方法。
  8. 前記工程(a)において、前記はんだ層と前記回路基板のはんだ付け部との界面にフラックスを介在させる、請求項1から7のいずれかに記載の方法。
  9. 前記工程(b)における加熱温度が、前記はんだ合金の固相線温度より少なくとも5℃低い温度である、請求項1から8のいずれかに記載の方法。
  10. 前記はんだ層が、支持基材上に粘着剤層を形成し、この粘着剤層上にはんだ粒子を散布してはんだ粒子層を粘着剤層に付着させ、前記粘着剤層に付着していないはんだ粒子を除去することにより形成されたものである、請求項1から9のいずれかに記載の方法。
  11. 前記回路基板のはんだ付け部が金及び白金から選ばれた金属の表面を有する、請求項1から10のいずれかに記載の方法。
  12. 前記回路基板のはんだ付け部以外の部が、ソルダレジストにより被覆されている表面、及び樹脂が露出している表面から選ばれた表面を有する、請求項1から11のいずれかに記載の方法。
  13. 前記工程(f)が、下記(f1)〜(f4)を含む工程である、請求項1及び4から12のいずれかに記載の方法。
    (f1) 工程(e)で得られた回路基板上に電子部品を乗せる工程。
    (f2) 工程(f1)で得られた電子部品を乗せた回路基板を前記はんだ合金の液相線温度以上の温度に加熱して、電子部品のはんだ付け部と回路基板のはんだ付け部とを接合する工程。
    (f3) 工程(f2)で得られた電子部品と接合された回路基板を洗浄する工程、
    (f4) 工程(f3)で得られた、電子部品と接合された回路基板において、電子部品と回路基板の隙間にアンダーフィル(液状硬化樹脂)を充填し、アンダーフィルを硬化させる工程。
JP2012288770A 2012-12-28 2012-12-28 電子部品が接合した回路基板の製造方法 Active JP6009350B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012288770A JP6009350B2 (ja) 2012-12-28 2012-12-28 電子部品が接合した回路基板の製造方法
CN201380068472.4A CN104885580B (zh) 2012-12-28 2013-12-26 接合有电子部件的电路基板的制造方法
PCT/JP2013/084947 WO2014104218A1 (ja) 2012-12-28 2013-12-26 電子部品が接合した回路基板の製造方法
KR1020157014916A KR20150102971A (ko) 2012-12-28 2013-12-26 전자 부품이 접합된 회로 기판의 제조 방법
TW102148870A TWI618463B (zh) 2012-12-28 2013-12-27 Method for manufacturing circuit board for joining electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012288770A JP6009350B2 (ja) 2012-12-28 2012-12-28 電子部品が接合した回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014130956A JP2014130956A (ja) 2014-07-10
JP6009350B2 true JP6009350B2 (ja) 2016-10-19

Family

ID=51021292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012288770A Active JP6009350B2 (ja) 2012-12-28 2012-12-28 電子部品が接合した回路基板の製造方法

Country Status (5)

Country Link
JP (1) JP6009350B2 (ja)
KR (1) KR20150102971A (ja)
CN (1) CN104885580B (ja)
TW (1) TWI618463B (ja)
WO (1) WO2014104218A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6513950B2 (ja) * 2015-01-07 2019-05-15 ナミックス株式会社 無洗浄フラックス、および半導体パッケージの製造方法
JP2017059654A (ja) * 2015-09-16 2017-03-23 富士通株式会社 回路基板、回路基板の製造方法及び電子デバイス実装装置の製造方法
JP6685014B2 (ja) 2016-05-30 2020-04-22 パナソニックIpマネジメント株式会社 回路部材の接続構造および接続方法
CN109560062B (zh) * 2017-09-26 2023-08-22 京瓷株式会社 接合构造及半导体封装
JP7087853B2 (ja) * 2018-03-06 2022-06-21 荒川化学工業株式会社 洗浄剤及び洗浄方法
CN111048428B (zh) * 2019-11-29 2022-02-22 深圳先进技术研究院 一种植入式医疗器件的制造方法
CN111168183A (zh) * 2020-01-06 2020-05-19 北京新雷能科技股份有限公司 一种腔体产品内元器件的焊接方法
TWI786773B (zh) * 2020-12-30 2022-12-11 致茂電子股份有限公司 助焊劑分布狀況的檢測方法及檢測設備
WO2024127974A1 (ja) * 2022-12-15 2024-06-20 サトーホールディングス株式会社 導電性基材の製造方法、電子デバイスの製造方法、電磁波シールドフィルムの製造方法、面状発熱体の製造方法および導電性基材
JP2024112297A (ja) * 2023-02-07 2024-08-20 花王株式会社 フラックス用洗浄剤組成物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591037A (en) * 1994-05-31 1997-01-07 Lucent Technologies Inc. Method for interconnecting an electronic device using a removable solder carrying medium
JP4495084B2 (ja) * 2003-08-27 2010-06-30 化研テック株式会社 半田フラックス除去用洗浄剤および半田フラックスの洗浄方法
JP2007301575A (ja) * 2006-05-09 2007-11-22 Hitachi Metals Ltd 金属球含有はんだシートの製造方法
JP4865406B2 (ja) * 2006-05-29 2012-02-01 パナソニック株式会社 半導体素子実装構造体
US20080092806A1 (en) * 2006-10-19 2008-04-24 Applied Materials, Inc. Removing residues from substrate processing components
TWI462676B (zh) * 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
JP4978723B2 (ja) * 2010-09-17 2012-07-18 千住金属工業株式会社 はんだ付け装置
JP5536899B2 (ja) * 2010-11-08 2014-07-02 パナソニック株式会社 はんだプリコート方法
US9643221B2 (en) * 2011-01-18 2017-05-09 Denka Company Limited Ultrasonic cleaning method and apparatus

Also Published As

Publication number Publication date
KR20150102971A (ko) 2015-09-09
TW201444438A (zh) 2014-11-16
JP2014130956A (ja) 2014-07-10
CN104885580B (zh) 2018-07-13
TWI618463B (zh) 2018-03-11
WO2014104218A1 (ja) 2014-07-03
CN104885580A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
JP6009350B2 (ja) 電子部品が接合した回路基板の製造方法
JP4962626B2 (ja) 転写シートを用いた回路基板へのはんだバンプ形成
US7780801B2 (en) Flux composition and process for use thereof
JP4631851B2 (ja) はんだプリコート方法および電子機器用ワーク
KR101940237B1 (ko) 미세 피치 pcb 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
JP5129898B1 (ja) 電極溶食防止層を有する部品及びその製造方法
JP5345848B2 (ja) 半導体パッケージに使用されるヒートスプレッダ上へのはんだの堆積を制御する方法
WO2015178374A1 (ja) はんだバンプの形成方法及びはんだボール固定用はんだペースト
KR100836760B1 (ko) 세정 용액 및 이를 이용한 기판 세정 방법
US20090301760A1 (en) Method of Soldering a Module Board
WO2012060022A1 (ja) 鍚またははんだ皮膜の形成方法及びその装置
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2004306092A (ja) 回路基板はんだ付用フラックス及びソルダーペースト
Ryu et al. Novel approaches to current bga packaging challenges
JP6076698B2 (ja) 電極溶食防止層を有する部品
JP6426453B2 (ja) 回路基板の製造方法
JP2013229635A (ja) はんだプリコート法
TWI269393B (en) Process of shaping bumps on wafer by reflowing
JP2010245560A (ja) はんだ粉末付き支持体
Sy et al. Dippable Paste: A Robust Assembly Material and Enabling Technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250