JP6513950B2

JP6513950B2 - 無洗浄フラックス、および半導体パッケージの製造方法

Info

Publication number: JP6513950B2
Application number: JP2015001498A
Authority: JP
Inventors: 有希西迫; 恭夫白井; 鈴木　理; 理鈴木
Original assignee: Namics Corp
Current assignee: Namics Corp
Priority date: 2015-01-07
Filing date: 2015-01-07
Publication date: 2019-05-15
Anticipated expiration: 2035-01-07
Also published as: JP2016124021A; TWI699253B; TW201634168A; WO2016111142A1

Description

本発明は、無洗浄フラックス、および半導体パッケージの製造方法に関する。特に、半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線をはんだ付けした後、室温まで冷却しないで、１００〜１２０℃でアンダーフィル材を充填し、その後、硬化させるパッケージの製造方法でのはんだ付け工法に適した無洗浄フラックス、およびこの無洗浄フラックスを用いる半導体パッケージの製造方法に関する。

近年、電子機器のさらなる配線等の高密度化、高周波化に対応可能な半導体パッケージの実装方式として、フリップチップボンディングが利用されている。一般的に、フリップチップボンディングでは、半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とをはんだ付けした後、半導体チップと基板の間隙を、アンダーフィル材と呼ばれる材料で封止する。

さらなる配線等の高密度化、高周波化に対応するための次世代半導体パッケージでは、はんだバンプや配線の狭ギャップ化に加えて、マルチコア化によるチップの大型化が要求されている。この狭ギャップ化やチップの大型化の際に、はんだ付け時に使用するフラックスの残渣が問題となっている。

この狭ギャップ化の場合には、洗浄不良が発生し易いため、フラックス残渣が発生し易くなってしまう。このため、無残渣フラックスが要求されている。

また、現行の製造工程では、半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とをはんだ付けした後、室温まで冷却した後、半導体チップと基板の間隙を、アンダーフィル材で封止している。現在、チップを大型化する場合には、はんだバンプ近傍を超音波顕微鏡で観察したとき、良好な接合部が灰色に見えるのに対して、接合部が白く見えるホワイトバンプと呼ばれる接合不良が発生し易くなっている。

このホワイトバンプは、はんだ付け後、アンダーフィル材で封止する前に発生しており、半導体チップと基板の熱膨張差に起因する応力が、基板の大型化により促進されている、と考えられる。

このホワイトバンプの発生を抑制するための方法として、はんだ付け後、室温まで冷却せず、１００〜１２０℃まで冷却した後、１００〜１２０℃でアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる製造方法（以下、無洗浄フラックスによる製造方法という）が検討されている（非特許文献１）。この無洗浄フラックスによる製造方法により、はんだ付け後に半導体チップと基板の熱膨張差に起因する応力を減少させることができる、製造工程が短くなる、という利点がある。一方、この無洗浄フラックスによる製造方法では、はんだ付け後にフラックス残渣を洗浄することができないので、無残渣フラックスが要求される。図１に、無洗浄フラックスによる製造方法の一例を説明する図を示す。図１のＡは、従来のプロセスの例であり、Ｂは、無洗浄フラックスによる製造方法の一例である。図１からわかるように、ＡとＢの大きな違いは、リフロー（図１に「Ｒｅｆｌｏｗ」と記載）後の温度である。Ａのように、リフロー後に室温まで冷却すると、冷却時にホワイトバンプが発生し易くなってしまう。これに対して、Ｂのように、リフロー後に室温まで冷却せず、１００〜１２０℃（図１では１１０℃）でアンダーフィル材を充填することにより、ホワイトバンプの発生を抑制することができる。

はんだ付け用の無残渣フラックスとしては、ピメリン酸、ならびに、第１および第２の有機溶剤を含み、上記第２の有機溶剤が上記第１の溶剤より高い沸点を有し、上記ピメリン酸および上記第２の有機溶剤が上記第１の有機溶剤に可溶であることを特徴とするフラックス組成物（特許文献１）が開示されている。

しかしながら、ピメリン酸を含むフラックス組成物を、無洗浄フラックスによる製造方法に使用すると、はんだ付け後にフラックス残渣が残り、アンダーフィル材が適切に注入できない、という問題がある。現在、室温まで冷却しない方法に使用可能な無残渣フラックスは、市販されていない。

また、特定のカルボン酸成分、特定のアミン成分、特定の溶剤を含有する貯蔵安定性のゲル（特許文献２）も開示されている。しかしながら、このゲルは、サイズが１０ｍｍ□以上のフリップチップの半田付けに使用すると、残渣が多く残ってしまう、カルボン酸成分がゲルに完全に溶解しておらず、ゲルが滑らかではない、という問題がある。

特開平０７−３２３３９０号公報特表２００９−５１４６８３号公報

「ＮｏＣｌｅａｎＦｌｕｘＴｅｃｈｎｏｌｏｇｙｆｏｒＬａｒｇｅＤｉｅＦｌｉｐＣｈｉｐＰａｃｋａｇｅｓ」、ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓａｎｄＴｅｃｈｎｏｌｏｇｙＣｏｎｆｅｒｅｎｃｅ（ＥＣＴＣ），２０１３ＩＥＥＥ６３ｒｄ、２０１３年５月２８〜３１日、６８８〜６９３頁

本発明は、はんだ付け後、室温まで冷却せず、１００〜１２０℃まで冷却した後、１００〜１２０℃でアンダーフィル材を充填した後、アンダーフィル材を硬化させる製造方法に使用可能な無残渣フラックスを提供することを目的とする。

本発明は、以下の構成を有することによって上記問題を解決した無洗浄フラックス、および半導体パッケージの製造方法に関する。
〔１〕半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、無洗浄フラックスを室温で塗布し、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けした後、
１００〜１２０℃まで冷却し、
１００〜１２０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる
半導体パッケージ工程で使用される無洗浄フラックスであって、
（Ａ）熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１６０〜２１０℃である溶剤、および
（Ｂ）熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１９０〜３２０℃であるジカルボン酸またはトリカルボン酸
を含有し、（Ｂ）成分を、無洗浄フラックス１００質量部に対して、０．３〜３．０質量部含有することを特徴とする、無洗浄フラックス。
〔２〕さらに、（Ｃ）熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１３０〜１７０℃である第３級アミンを含有する、上記〔１〕記載の無洗浄フラックス。
〔３〕（Ｂ）成分が、脂肪族ジカルボン酸である、上記〔１〕または〔２〕のいずれか記載の無洗浄フラックス。
〔４〕（Ｃ）成分が、トリブチルアミンである、上記〔１〕〜〔３〕のいずれか記載の無洗浄フラックス。
〔５〕半導体チップに形成されたはんだバンプのはんだが、錫銀系である、上記〔１〕〜〔４〕のいずれか記載の無洗浄フラックス。
〔６〕基板に形成されたはんだめっきされた配線のはんだが、錫銀銅系である、上記〔１〕〜〔５〕のいずれか記載の無洗浄フラックス。
〔７〕半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、上記〔１〕〜〔６〕のいずれか記載の無洗浄フラックスを室温で塗布する工程、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程、
１００〜１２０℃まで冷却する工程、および
１００〜１２０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる工程
をこの順に含む、半導体パッケージの製造方法。
〔８〕半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを、昇温速度２．５〜５．０℃／秒で昇温し、２４０〜２７０℃で３０〜７０秒間はんだ付けする工程を含む、上記〔７〕記載の半導体パッケージの製造方法。
〔９〕半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程の後、降温速度１．０〜３．０℃／秒で１００〜１２０℃まで冷却する工程を含む、上記〔７〕または〔８〕記載の半導体パッケージの製造方法。
〔１０〕上記〔７〕〜〔９〕のいずれか記載の半導体パッケージの製造方法で製造された、半導体パッケージ。

本発明〔１〕によれば、はんだ付け後、室温まで冷却せず、１００〜１２０℃まで冷却した後、１００〜１２０℃でアンダーフィル材を充填した後、アンダーフィル材を硬化させる製造方法に使用可能な無残渣フラックスを提供することができる。

本発明〔７〕によれば、はんだバンプや配線の狭ギャップ化や、マルチコア化によるチップの大型化に対応した半導体パッケージを、簡便に製造することができる。

本発明〔１０〕によれば、はんだバンプや配線の狭ギャップ化や、マルチコア化によるチップの大型化に対応した半導体パッケージを提供することができる。

無洗浄フラックスによる製造方法の一例を説明する図である。本発明の半導体パッケージの製造方法を説明するための図である。上段は残渣評価後の写真、下段は接続性評価後の写真である。無洗浄フラックスによる製造方法により作製した比較例４の１０ｍｍ□と２０ｍｍ□チップの超音波顕微鏡（Ｃ−ＳＡＭ）画像である。

〔無洗浄フラックス〕
本発明の無洗浄フラックスは、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、無洗浄フラックスを室温で塗布し、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けした後、
１００〜１２０℃まで冷却し、
１００〜１２０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる
半導体パッケージ工程で使用される無洗浄フラックスであって、
（Ａ）熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度（以下、Ｔ_５０という）が、１６０〜２１０℃である溶剤、および
（Ｂ）熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１９０〜３２０℃であるジカルボン酸またはトリカルボン酸
を含有し、（Ｂ）成分を、無洗浄フラックス１００質量部に対して、０．３〜３．０質量部含有することを特徴とする。本発明者は、はんだバンプ、はんだめっきされた配線への適切な活性力、揮発性を満足させ、かつリフロー後のフラックス残渣が極めて少ないフラックスを得るために、フラックス組成とリフロー条件について鋭意研究を行い、無洗浄フラックスによる製造方法に適合した無残渣フラックスを見出した。ここで、はんだバンプ、はんだめっきされた配線への適切な活性力とは、はんだバンプやはんだメッキされた配線の酸化膜を除去することができ、かつ過剰に気泡を発生させず、はんだのボイドの発生を抑制できることをいう。

（Ａ）成分は、無洗浄フラックス中で、主に、溶剤として作用する。（Ａ）成分は、熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１６０〜２１０℃である溶剤である。（Ａ）成分としては、エチレングリコールモノフェニルエーテル（ＥＰＨ、Ｃ_６Ｈ_５ＯＣＨ_２ＣＨ_２ＯＨ、Ｔ_５０：１８１℃）、２−エチル−１，３−ヘキサンジオール（Ｔ_５０：１８９℃）、２−エチル−１，３−ヘキサンジオール：イソボルニルヘキサノール（日本テルペン化学製テルソルブＭＴＰＨ）＝１：１の混合溶剤（Ｔ_５０：１８６℃）等が挙げられ、エチレングリコールモノフェニルエーテル、２−エチル−１，３−ヘキサンジオール、２−エチル−１，３−ヘキサンジオール：イソボルニルヘキサノール（日本テルペン化学製テルソルブＭＴＰＨ）＝１：１の混合溶剤が好ましい。

また、（Ａ）成分は、熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１６０〜１９０℃である溶剤と、２００〜２４０℃である溶剤（例えば、イソボルニルヘキサノール（Ｔｇ：２３４℃））との混合溶剤であると、はんだの接続性の観点から、好ましい。特に、２０ｍｍ□レベルの大きな半導体チップを用いる場合には、（Ａ）１６０〜１９０℃である溶剤と、２００〜２４０℃である溶剤との混合溶剤との質量比が、１：（２以下）が好ましく、１：（０．１〜２）がより好ましく、１：（０．５〜２）が更に好ましい。なお、１６０〜１９０℃である溶剤と、２００〜２４０℃である溶剤との混合溶剤との質量比が、１：（４〜５）になると、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１９０℃より高くなりやすく（すなわち、（Ａ）成分ではなくなりやすく）、残渣が残りやすくなってしまう。また、（Ａ）成分は、無洗浄フラックス１００質量部に対して、９５〜９９．７質量部であると好ましく、９７〜９９．５質量部であると、より好ましい。

（Ｂ）成分は、無洗浄フラックス中で、主に、活性剤として作用する。（Ｂ）成分は、熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１９０〜３２０℃であるジカルボン酸またはトリカルボン酸である。（Ｂ）成分は、主に、活性剤として機能する。（Ｂ）成分としては、シュウ酸（ＨＯＯＣＣＯＯＨ、Ｔ_５０：１９５℃）、コハク酸（ＨＯＯＣ（ＣＨ_２）_２ＣＯＯＨ、Ｔ_５０：２３０℃）、アジピン酸（ＨＯＯＣ（ＣＨ_２）_４ＣＯＯＨ、Ｔ_５０：２６８℃）、１，２，４−シクロヘキサントリカルボン酸（Ｈ−ＴＭＡ、Ｔ_５０：３１０℃）が挙げられ、シュウ酸、コハク酸、アジピン酸、１，２，４−シクロヘキサントリカルボン酸が好ましい。ここで、（Ｂ）成分として挙げた化合物は、固体であるが、（Ａ）成分に溶解するものが、無洗浄フラックス中への均一な分散性の観点から好ましい。（Ｂ）成分が、脂肪族ジカルボン酸であると、より好ましい。

（Ｂ）成分は、無洗浄フラックス１００質量部に対して、０．３〜３．０質量部含有され、０．５〜３．０質量部であると、好ましい。０．３質量部未満では、接続性が悪くなりやすくなってしまい、３．０質量部を超えると、残渣が残りやすくなってしまう。

無洗浄フラックスは、さらに、（Ｃ）熱重量分析で、昇温速度が１０℃／分で測定したときに質量が５０％に減少する温度が、１３０〜１７０℃である第３級アミンを含有すると、（Ｂ）成分の溶解安定性の観点から、好ましく、トリブチルアミンであると、より好ましい。（Ｃ）成分は、（Ｂ）成分が（Ａ）成分に溶解しにくい場合に、使用されると好ましい。（Ｃ）成分は、主に、活性剤として作用する。

（Ｃ）成分は、（Ｂ）成分の質量に対して、１０倍以下であると好ましく、５倍以下であるとより好ましく、２倍以下であるとさらに好ましい。（Ｃ）成分が、１０倍より多くなると、はんだの接続性が悪化するおそれがある。また、（Ｃ）成分は、（Ｂ）成分の質量に対して、０．５倍以上であると、添加の効果を発揮しやすい。

無洗浄フラックスは、本発明の目的を損なわない範囲で、更に必要に応じ、添加剤等を配合することができる。

無洗浄フラックスは、半導体チップに形成されたはんだバンプのはんだが、錫銀系である場合に適している。また、無洗浄フラックスは、基板に形成されたはんだめっきされた配線のはんだが、錫銀銅系である場合に適している。

〔アンダーフィル材〕
アンダーフィル材は、特に限定されないが、以下、好ましいアンダーフィル材であるエポキシ樹脂組成物について説明する。アンダーフィル材は、少なくとも（ＵＡ）エポキシ樹脂、（ＵＢ）硬化剤を含むと好ましい。

（ＵＡ）成分としては、ビスフェノールＡ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ノボラック型エポキシ樹脂、アミノフェノール系エポキシ樹脂、脂環式エポキシ樹脂、エーテル系またはポリエーテル系エポキシ樹脂、オキシラン環含有エポキシ樹脂等が挙げられ、ビスフェノールＦ型エポキシ樹脂、アミノフェノール系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ナフタレン型エポキシ樹脂が、アンダーフィル材のガラス転移点、耐リフロー性、および耐湿性の観点から好ましい。

ビスフェノールＦ型エポキシ樹脂は、好ましくは、式（１）：

で示され、式中、ｎは平均値を表し、好ましくは０〜６、より好ましくは０〜３である。エポキシ当量は、１５０〜９００ｇ／ｅｑが好ましい。

アミノフェノール系エポキシ樹脂は、好ましくは、式（２）：

で示され、２個の官能基がオルト位、またはパラ位にあるものがより好ましい。

ビスフェノールＡ型エポキシ樹脂は、好ましくは、式（３）：

で示され、式中、ｍは平均値を表し、好ましくは０〜６、特に好ましくは０〜３である、エポキシ樹脂が挙げられる。エポキシ当量は、１７０〜１０００ｇ／ｅｑが好ましい。

（ＵＡ）成分は、単独でも２種以上を併用してもよい。

（ＵＢ）成分としては、アミン系硬化剤、酸無水物系硬化剤、フェノール系硬化剤等が挙げられ、アミン系硬化剤が、アンダーフィル材の耐リフロー性、および耐湿性の観点から好ましい。

アミン系硬化剤は、脂肪族ポリアミン；芳香族アミン；ポリアミノアミド、ポリアミノイミド、ポリアミノエステルおよびポリアミノ尿素等の変成ポリアミン；第三級アミン系；イミダゾール系；ヒドラジド系；ジシアンアミド系；メラミン系の化合物等が挙げられ、芳香族アミン系化合物が好ましい。

芳香族アミン系化合物は、１個の芳香族環を有する芳香族アミン化合物および／または２個の芳香族環を有する芳香族アミン化合物を含むことが、より好ましい。

１個の芳香族環を有する芳香族アミン化合物としては、メタフェニレンジアミン等が挙げられ、式（４）または式（５）：

で示されるものが、好ましい。

２個の芳香族環を有する芳香族アミン化合物としては、ジアミノジフェニルメタン、ジアミノジフェニルスルフォン等が挙げられ、式（６）または式（７）：

（式中、Ｒは、水素、または炭素数１〜５個のアルキル基を表す）で示されるものが好ましく、式（８）または式（９）でＲが炭素数２個のアルキル基であるものが、より好ましい。

（ＵＢ）成分は、単独でも２種以上を併用してもよい。

アンダーフィル材は、さらに、（ＵＣ）フィラーを含むと、硬化後のアンダーフィル材の熱膨張係数の観点から好ましい。（ＵＣ）成分としては、シリカ、アルミナ、窒化ケイ素、マイカ、ホワイトカーボン等が挙げられ、硬化後のアンダーフィル材の熱膨張係数の低下、およびコストの観点から、シリカが好ましい。シリカは、非晶質シリカ、結晶性シリカ、溶融シリカ、粉砕シリカ、ナノシリカ等、当技術分野で使用される各種シリカを使用することができ、硬化後のアンダーフィル材の熱膨張係数低下の点から非晶質シリカが好ましい。（Ｃ）成分の粒径は、半導体チップと基板の間隙への充填性の観点から０．１〜２．０μｍが好ましく、０．１〜１．０μｍがより好ましい。ここで、平均粒径は、レーザー回折式粒度分布測定装置により測定する。また、（Ｃ）成分の形状は、特に限定されず、球状、リン片状、不定形等が挙げられ、封止用液状樹脂組成物の流動性の観点から、球状が好ましい。

（ＵＣ）成分は、単独でも２種以上を併用してもよい。

アンダーフィル材は、成分（ＵＡ）１００質量部に対して、成分（ＵＢ）を２０〜１００質量部、より好ましくは４０〜６０質量部含むことが、アンダーフィル材のガラス転移点、耐リフロー性、および耐湿性の観点から、好ましい。

また、成分（ＵＡ）１００質量部に対して、成分（ＵＣ）を１６０〜４００質量部、より好ましくは２００〜３５０質量部含むことが、アンダーフィル材の流動性、および硬化後のアンダーフィル材の熱膨張係数低下の観点から、好ましい。

アンダーフィル材には、本発明の目的を損なわない範囲で、更に必要に応じ、カーボンブラックなどの顔料、染料、シランカップリング剤、消泡剤、酸化防止剤、その他の添加剤等、更に有機溶剤等を配合することができる。

アンダーフィル材は、例えば、（ＵＡ）成分〜（ＵＣ）成分およびその他の添加剤等を同時にまたは別々に、必要により加熱処理を加えながら、撹拌、溶融、混合、分散させることにより得ることができる。これらの混合、撹拌、分散等の装置としては、特に限定されるものではないが、撹拌、加熱装置を備えたライカイ機、３本ロールミル、ボールミル、プラネタリーミキサー、ビーズミル等を使用することができる。また、これら装置を適宜組み合わせて使用してもよい。

アンダーフィル材は、温度：２５℃での粘度が１〜１００Ｐａ・ｓであると、好ましい。ここで、粘度は、Ｂｒｏｏｋｆｉｅｌｄ社製粘度計（型番：ＤＶ−１）で測定する。

アンダーフィル材の硬化は、１３０〜１６０℃で、９０〜１５０分間行うことが好ましい。

〔半導体パッケージの製造方法〕
本発明の半導体パッケージの製造方法は、半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、上述の無洗浄フラックスを室温で塗布する工程、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程、
１００〜１２０℃まで冷却する工程、および
１００〜１２０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる工程
をこの順に含む。図２に、本発明の半導体パッケージの製造方法を説明するための図を示す。図２に示すように、本発明の半導体パッケージの製造方法は、半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、上述の無洗浄フラックスを室温で塗布する工程、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程（図２の（１））、
１００〜１２０℃まで冷却する工程（図２の（１）と（２）の間）、および
１００〜１２０℃に保持したまま（図２の（２））、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる工程（図２の（３））
をこの順に含む。

半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に塗布する、上述の無洗浄フラックスの量は、０．０２〜０．０８ｍｇ／ｍｍ^２であると好ましく、０．０４ｍｇ／ｍｍ^２であると、最も好ましい。

半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程において、無洗浄フラックスは、はんだ濡れが生じる直前までは存在し、はんだ接合後に揮発することが好ましい。昇温速度２．５〜５．０℃／秒で昇温し、２４０〜２７０℃で３０〜７０秒間はんだ付けする工程であると、無洗浄フラックスの揮発挙動の観点から好ましい。

半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程の後、１００〜１２０℃まで冷却する工程は、降温速度１．０〜３．０℃／秒であると、好ましい。降温速度が１．０℃／秒より遅いと生産性が悪くなり、降温速度が３．０℃／秒より速くなると歩留まりが悪くなるおそれがある。

基板には、エポキシ樹脂、ガラス−エポキシ樹脂、ポリイミド樹脂等が挙げられるが、これらに限定されない。基板に形成されたはんだめっきされた配線のはんだは、環境問題から、鉛フリーハンダ合金である錫銀銅系が好ましい。半導体チップに形成されたバンプには、錫、鉛、銅、ビスマス、銀、亜鉛、インジウム等からなるハンダ合金等を使用することができ、環境問題から、鉛フリーハンダ合金である錫銀系が好ましい。

本発明について、実施例により説明するが、本発明はこれらに限定されるものではない。なお、以下の実施例において、部、％はことわりのない限り、重量部、重量％を示す。

〔実施例１〜１４、比較例１〜４〕
表１〜３に示す配合で、超音波洗浄機を用いて混合し、無洗浄フラックスを調製した。表１、３では、２−エチル−１，３−ヘキサンジオールを「ジオール」と、イソボルニルヘキサノールを「ＭＴＰＨ」と記載した。また、以下のように、アンダーフィル材を調製した。新日鉄住金化学製ビスフェノールＦ型エポキシ樹脂（品名：ＹＤＦ８１７０）：１６．３質量部、三菱化学製アミノフェノール型エポキシ樹脂（品名：ＥＰ６３０）：１０．９質量部、日本化薬製アミン系硬化剤（品名：カヤハードＡ−Ａ）：１２．５質量部、アドマテックス製シリカフィラー（品名：ＳＯ−Ｅ２、平均粒径：０．５μｍ）：６０．０質量部、および信越化学製シランカップリング剤（品名：ＫＢＭ４０３）を、３本ロールミルを用いて混合し、アンダーフィル材を調製した。なお、比較例３で使用したジカルボン酸メチルエステル混合物（ＤＢＥ）は、ＣＨ_３ＯＯＣ（ＣＨ_２）_ｎＣＯＯＣＨ_３（ｎ＝２〜４）であった。

調製した無洗浄フラックス、アンダーフィル材を用い、以下のようにして半導体パッケージを作製した。１０ｍｍ□の半導体チップには、（株）ウォルツ製チップ（品名：ＷＡＬＴＳ−ＴＥＧＦＣ１５０ＪＹ＿ＬＦ（ＰＩ） □１０ｍｍ）、２０ｍｍ□の半導体チップには、（株）ウォルツ製チップ（品名：ＷＡＬＴＳ−ＴＥＧＦＣ１５０ＪＹ＿ＬＦ（ＰＩ） □２０ｍｍ）、１０ｍｍ□の基板には、（株）ウォルツ製基板（品名：ＷＡＬＴＳ−ＫＩＴ０１Ａ１５０Ｐ−１０（ＳＡＣ））、２０ｍｍ□の基板には、（株）ウォルツ製基板（品名：ＷＡＬＴＳ−ＫＩＴＦＣ１５０−０１０３ＪＹ＿２×２（ＳＡＣ））を用いた。

まず、基板をＮ_２雰囲気中、１３０℃で２時間、ベークした。次に、基板の実装部に刷毛で無洗浄フラックスを塗布した。半導体チップは、実装部をＡｒ雰囲気中、４００Ｗで５分間プラズマ処理した。

半導体チップを、基板に実装した。実装には、パナソニックファクトリーソリューションズ（株）製実装機（型番：ＦＣＢ３）を用い、ヘッド温度：２５℃、ステージ温度：２５℃、荷重：３６．５Ｎ（バンプ１個当たり１ｇ）、荷重保持時間：５秒間の条件で行った。次に、Ｎ_２雰囲気で、リフローを行った。リフローは、昇温速度４．０℃／秒で２６０℃まで昇温し、２６０℃で４５秒間はんだ付けする工程、降温速度２．２℃／秒で２００℃まで冷却する工程で行った。

〔残渣の評価〕
実装後、半導体チップと基板を引きはがし、半導体チップ側の残渣、基板側の残渣を、それぞれＣＣＤカメラを用い、２００倍で観察した。図３の上段に、残渣評価後の写真を示す。図３の左側に示すように、残渣物やしみが全く観察されなかった場合を「◎」に、残渣物や染みが非常に多かった場合を「××」にし、「◎」と「××」の間を３段階で、「○」「△」、「×」にした。表１〜３に、結果を示す。なお、図４に、無洗浄フラックスによる製造方法により作製した比較例４の１０ｍｍ□と２０ｍｍ□チップの超音波顕微鏡（Ｃ−ＳＡＭ）画像を示す。こことき、はんだ付けは、上述の条件で行った後、１１０℃まで冷却し、１１０℃に保持したまま、半導体チップと基板の間にアンダーフィル材を充填し、１５０℃で１２０分間硬化させた。図４からわかるように、２０ｍｍ□チップの場合には、１０ｍｍ□チップの場合と比較して、残渣が多く観察された。

〔接続性の評価〕
実装後、ＤＡＧＥ製Ｘ線検査装置（型番：ＸＤ７６００ＮＴ）を用い、半導体チップのバンプと、基板のパッドが接続しているか否かを観察した。図３の下段に、残渣評価後の写真を示す。図３の左側が、接続が良好な場合（実施例１１）であり、図３の右側が、接続が不良な場合である。接続が良好な場合は、はんだが溶融して、バンプとパッドが一体になっていた。これに対して、接続が不良な場合は、バンプとパッドが溶融せず、バンプとパッドが点で接触している状態であった。接続性（％）は、〔（接続バンプ数）／（全バンプ数）×１００〕で計算した。表１〜３に、結果を示す。

表１〜３からわかるように、実施例１〜１４の全てで、残渣がなく、接続性も良好であった。別途、半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２６０℃で４５秒間はんだ付けする工程、１１０℃まで冷却する工程、および１１０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１５０℃でアンダーフィル材を硬化させる工程を、連続して試験した結果、アンダーフィル材を良好に使用することができた。これに対して、（Ｂ）成分が多すぎる比較例１は、２０ｍｍ□チップでの残渣物や染みが多く観察され、（Ｂ）成分が少なすぎる比較例２では、接続性が悪かった。（Ａ）成分の代わりに、ジカルボン酸メチルエステル混合物を使用した比較例３は、接続性が悪く、比較例４は、１０ｍｍ□で残渣物や染みが多く観察され、２０ｍｍ□で残渣物や染みが非常に多く観察された。

特定のカルボン酸成分、特定のアミン成分、特定の溶剤を含有する貯蔵安定性のゲル（特許文献２）の実施例１、３〜６を、本発明の比較試験として行った（比較例５〜９）。なお、鑞等と記載されており、具体的な製品名が不明な原料は、使用しなかった。その結果、合計が９７質量部になる場合があった。また、上記貯蔵安定性ゲルの実施例２の配合は、実施例１と類似していたので、行わなかった。

表４に、これらの結果を示す。表４からわかるように、比較例５〜９の特定のカルボン酸成分、特定のアミン成分、特定の溶剤を含有する貯蔵安定性のゲルは、いずれも残渣が残った。

参考として、表５に、実施例、比較例で使用した材料を、熱重量分析で、昇温速度が１０℃／分で測定したときに質量が、１、５０、９９％減少する温度を示す。表５では、２−エチル−１，３−ヘキサンジオールを「ジオール」と、イソボルニルヘキサノールを「ＭＴＰＨ」と記載した。

以上のように、本発明の無洗浄フラックスは、無残渣であるので、はんだ付け後、室温まで冷却せず、約１１０℃まで冷却した後、同温でアンダーフィル材を充填した後、アンダーフィル材を硬化させることが可能である。

Claims

半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、無洗浄フラックスを室温で塗布し、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けした後、
１００〜１２０℃まで冷却し、
１００〜１２０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる
半導体パッケージ工程で使用される無洗浄フラックスであって、
（Ａ）エチレングリコールモノフェニルエーテル、２−エチル−１，３−ヘキサンジオール、または２−エチル−１，３−ヘキサンジオール：イソボルニルヘキサノール＝１：１（重量比）の混合溶剤、および
（Ｂ）シュウ酸、コハク酸、アジピン酸、または１，２，４−シクロヘキサントリカルボン酸
であり（ただし、（Ａ）２−エチル−１，３−ヘキサンジオールと（Ｂ）アジピン酸との組合せは除く）、（Ｂ）成分を、無洗浄フラックス１００質量部に対して、０．３〜３．０質量部含有することを特徴とする、無洗浄フラックス。
さらに、追加される成分が（Ｃ）トリブチルアミンである、請求項１記載の無洗浄フラックス。
半導体チップに形成されたはんだバンプのはんだが、錫銀系である、請求項１または２記載の無洗浄フラックス。
基板に形成されたはんだめっきされた配線のはんだが、錫銀銅系である、請求項１〜３のいずれか１項記載の無洗浄フラックス。
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線との間に、請求項１〜４のいずれか１項記載の無洗浄フラックスを室温で塗布する工程、
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程、
１００〜１２０℃まで冷却する工程、および
１００〜１２０℃に保持したまま、半導体チップと基板との間にアンダーフィル材を充填し、１３０〜１６０℃でアンダーフィル材を硬化させる工程
をこの順に含む、半導体パッケージの製造方法。
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを、昇温速度２．５〜５．０℃／秒で昇温し、２４０〜２７０℃で３０〜７０秒間はんだ付けする工程を含む、請求項５記載の半導体パッケージの製造方法。
半導体チップに形成されたはんだバンプと、基板に形成されたはんだめっきされた配線とを２４０〜２７０℃ではんだ付けする工程の後、降温速度１．０〜３．０℃／秒で１００〜１２０℃まで冷却する工程を含む、請求項５または６記載の半導体パッケージの製造方法。
請求項５〜７のいずれか１項記載の半導体パッケージの製造方法で製造された、半導体パッケージ。