JP4865406B2 - 半導体素子実装構造体 - Google Patents
半導体素子実装構造体 Download PDFInfo
- Publication number
- JP4865406B2 JP4865406B2 JP2006148140A JP2006148140A JP4865406B2 JP 4865406 B2 JP4865406 B2 JP 4865406B2 JP 2006148140 A JP2006148140 A JP 2006148140A JP 2006148140 A JP2006148140 A JP 2006148140A JP 4865406 B2 JP4865406 B2 JP 4865406B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- specific gravity
- filler
- cured product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
比重の小さい絶縁フィラー < 樹脂成分 < 比重の大きい絶縁フィラー
で表わすことができる。
るフィラー成分と、樹脂粒子からなるフィラー成分との組み合わせが好適である。この場合、無機酸化物からなるフィラー成分の比重は1.5以上であり、樹脂粒子からなるフィラー成分の比重は1.1未満であることが好ましい。
半導体素子実装構造体10は、半導体素子(例えばLSI等のベアチップ)11と、これを搭載した回路基板14とを具備する。半導体素子11は、その下面に、キャリア基材12を備える。キャリア基材12の下面には、はんだバンプ13が設けられている。はんだバンプ13は第1接続用電極部を構成する。
変性アミン化合物としては、エポキシ基にアミン化合物を付加させたエポキシ化合物などを挙げることができる。
変性イミダゾール化合物としては、エポキシ基にイミダゾール化合物を付加させたエポキシ化合物などを挙げることができる。
次に、半導体素子実装構造体の製造方法について、図3を参照しながら説明する。
(i)回路基板31が備える電極ランド32上に、マスク33とスキージ34を用いて、クリームはんだ35を印刷する(図3(a))。クリームはんだ35が溶剤を含む場合は、適宜溶剤を乾燥させる。なお、ここではクリームはんだを用いたが、半導体素子と回路基板との電気的な接続に用いる導電性材料は、クリームはんだに限られることはなく、例えばはんだボール、導電性接着剤、異方性導電性接着剤などを用いてもよい。導電性材料の付与は、回路基板と半導体素子のどちらに行ってもよい。はんだの融点や(異方性)導電性接着剤の軟化温度等は、リペア処理の必要性を考慮して、適宜選択する。
(i)不良を有する半導体素子37aを、はんだが溶融する温度(例えば190〜260℃)で、10秒〜1分間程度、加熱する(図4(a))。加熱手段41は特に制限されないが、不良を有する半導体素子37aだけを加熱できる手段を用いることが好ましい。例えば、不良を有する半導体素子37aに、熱風を当てたり、加熱ツールを接触させたりする。
次に、実施例に基づいて、本発明を更に具体的に説明する。
(i)樹脂組成物の調製
樹脂成分には、主剤であるエポキシ樹脂と、硬化剤と、反応性希釈剤と、硬化促進剤との混合物を用いた。ただし、エポキシ樹脂には、ビスフェノールF型エポキシ樹脂(ジャパンエポキシレジン株式会社、エピコート806、比重1.20)を用いた。硬化剤には、ジシアンジアミド(味の素ファインテクノ株式会社、アミキュアAH−154)を用いた。反応性希釈剤には、アルキルグリシジルエーテル(ジャパンエポキシレジン株式会社、YED216M、比重1.09)を用いた。硬化促進剤には、味の素ファインテクノ株式会社製のアミキュアPN−23(比重1.21)を用いた。
硬化前の樹脂成分全体の比重は1.20であり、250℃における熱膨張率は100ppmであり、ガラス転移温度(Tg)は135℃であった。
なお、樹脂成分および絶縁性フィラーの熱膨張率は、示差走査熱量計(SIIナノテクノロジー(株)製のTMA/SS6100)により測定した。
半導体素子には、チップサイズ13mm角のベアチップと、アルミナからなるキャリア基材と、第1接続用電極部であるはんだバンプ(直径0.5mm、ピッチ0.8mm)とを具備するCSP(chip size package)を用いた。
回路基板には、第2接続用電極部である電極ランドの配線が施された、厚さ1.6mmのガラスエポキシ基板を用いた。
半導体素子と回路基板とを接合する導電性材料には、クリームはんだ(千住金属工業株式会社、M705−221BM5−K、融点238℃)を用いた。
その後、上記の樹脂組成物を、ディスペンサを用いて、CSPの外周から、半導体素子と回路基板との間の空間に充填し、引き続き、80℃で30分間加熱した。その後、加熱温度を150℃に昇温し、更に60分間加熱して、樹脂組成物を硬化させた。このとき、樹脂組成物は、完全に硬化する前に、半導体素子と回路基板との間に十分に浸透した。また、絶縁性フィラーが、若干沈降した状態で硬化した。
得られた硬化物のTgを、動的粘弾性測定装置(ティー・エイ・インスツルメント・ジャパン(株)製のQ800)で測定したところ、141℃であった。
また、1つのCSPの電極部を封止する硬化物を、回路基板に垂直な平面で切断し、得られた断面の面積を、回路基板に平行な直線で、2つの同じ面積を有する領域に分割した。このとき、半導体素子側の領域の単位面積あたりに観測される絶縁性フィラーの面積S1と、回路基板側の領域の単位面積あたりに観測される絶縁性フィラーの面積S2とが、S1<S2を満たしていた。
得られた半導体素子実装構造体の熱衝撃試験(ヒートサイクル)を行った。−40℃×30分〜+85℃×30分を1サイクルとし、1000サイクルに達したときに導通試験を行い、CSPと回路基板との電気的接続を確認した。1000サイクル以上で導通が確認できたCSPは合格とし、1000サイクル未満で非導通となったCSPは不合格とした。本参考例の半導体素子実装構造体では、1000サイクルを越えても、20個のCSPの全てが合格であった。
図4に示した手順に従い、20個のCSPのリペア処理を行った。
回路基板に実装され、樹脂組成物の硬化物で封止されたCSPの上部に、加熱手段を具備する吸引機を押し当て、CSPを250℃で1分間加熱した。その直後に、CSPと回路基板との間に金属片を差し込んだところ、CSPを容易に回路基板から取り外すことができた。
CSPを剥がした後の回路基板をホットプレート上に載置して、約100℃で保温した。その間に、回路基板上の硬化物の残渣を、溶剤(第一工業製薬株式会社製のPS−1またはロックタイト社製の7360)で膨潤させ、へらで掻き取った。また、回路基板上のはんだの残渣を、はんだ吸い取り用の編組線で除去した。リペアに要した時間は5分以内であり、十分に実用的なものであった。
CSPと残渣が取り除かれた回路基板上に、再度、クリームはんだを塗布し、上記と同様に、新たな20個のCSPを実装し、CSPの電極部を封止し、実装構造体を評価した。その結果、電気的接続が確実になされており、熱衝撃試験においても、すべてのCSPが合格であった。
参考例1の樹脂組成物に、更に、熱可塑性樹脂からなる絶縁性フィラーであるアクリル樹脂ビーズ(綜研化学株式会社製のMX−300、平均粒径(体積基準の粒度分布における50%値)3μm、比重1.19、25℃における熱膨張率80ppm、軟化点100℃)を、ビスフェノールF型エポキシ樹脂100重量部あたり、5重量部添加し、混合した。こうして得られた樹脂組成物を用いたこと以外、参考例1と同様の実装構造体を得た。
樹脂組成物をCSPの外周から、半導体素子と回路基板との間の空間に充填した後、樹脂組成物の温度を急激に150℃まで昇温し、60分間加熱して、樹脂組成物を硬化させたこと以外、参考例1と同様にして、半導体素子実装構造体を得た。本比較例では、絶縁性フィラーの沈降が起こる前に、樹脂組成物が硬化したと考えられる。
樹脂組成物の絶縁性フィラーとして、平均粒径5μmのシリカ粉末10重量部の代わりに平均粒径12nmのシリカ粉末(日本アエロジル株式会社、RY−200、比重2.0)を1重量部用いたこと以外、参考例1と同様の実装構造体を得た。本比較例では、絶縁性フィラーの平均粒径が極端に小さいため、絶縁性フィラーの沈降が起こりにくく、偏在しないと考えられる。
樹脂組成物に含ませる反応性希釈剤の量を50重量部に変えたこと以外、参考例1と同様の実装構造体を得た。
1つのCSPの電極部を封止する硬化物を、回路基板に垂直な平面で切断し、得られた断面の面積を、回路基板に平行な直線で、2つの同じ面積を有する領域に分割した。このとき、半導体素子側の領域の単位面積あたりに観測される絶縁性フィラーの面積S1と、回路基板側の領域の単位面積あたりに観測される絶縁性フィラーの面積S2とが、S1<S2を満たしていた。得られた硬化物のTgは100℃であった。
11 半導体素子
12 キャリア基材
13 はんだバンプ
14 回路基板
15 電極ランド
16 導電性材料
17、27 樹脂組成物
17a、27a 樹脂成分
17b 絶縁性フィラー
27b 第1絶縁性フィラー
27c 第2絶縁性フィラー
31 回路基板
32 電極ランド
33 マスク
34 スキージ
35 クリームはんだ
36 吸引機
37 半導体素子
38 端子電極(はんだバンプ)
39 リフロー炉
301 塗布手段
302 樹脂組成物
37a 不良を有する半導体素子
41 加熱手段
42 剥離ツール
43 吸引機
45 ウエス
302a 硬化物の残渣
35a はんだの残渣
Claims (4)
- 第1接続用電極部を有する半導体素子と、第2接続用電極部を有する回路基板と、前記第1接続用電極部と前記第2接続用電極部とを対向させて導電性材料で接合した接合部とを有する半導体素子実装構造体であって、
前記半導体素子と前記回路基板との間で、かつ前記接合部以外の部分に、樹脂組成物の硬化物が充填されており、前記樹脂組成物は、樹脂成分および2種以上の比重の異なる絶縁性フィラーを含み、
前記比重の異なる絶縁性フィラーのうち、前記硬化物の前記半導体素子側には、比重の小さい絶縁性フィラーが分布し、前記硬化物の前記回路基板側には、比重の大きい絶縁性フィラーが分布することを特徴とする半導体素子実装構造体。 - 前記比重の異なる絶縁性フィラーが、無機酸化物からなるフィラーと樹脂粒子からなるフィラーである請求項1に記載の半導体素子実装構造体。
- 前記無機酸化物からなるフィラーの比重は、1.5以上であり、前記樹脂粒子からなるフィラーの比重は、1.1未満である請求項2に記載の半導体素子実装構造体。
- 前記比重の異なる絶縁性フィラー、および前記樹脂成分の比重の関係が、
比重の小さい絶縁フィラー < 樹脂成分 < 比重の大きい絶縁フィラー
で表される請求項2または3に記載の半導体素子実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148140A JP4865406B2 (ja) | 2006-05-29 | 2006-05-29 | 半導体素子実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148140A JP4865406B2 (ja) | 2006-05-29 | 2006-05-29 | 半導体素子実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007317996A JP2007317996A (ja) | 2007-12-06 |
JP4865406B2 true JP4865406B2 (ja) | 2012-02-01 |
Family
ID=38851576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148140A Expired - Fee Related JP4865406B2 (ja) | 2006-05-29 | 2006-05-29 | 半導体素子実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4865406B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5282431B2 (ja) * | 2008-03-31 | 2013-09-04 | 富士通株式会社 | 回路基板及びその製造方法 |
JP2012039045A (ja) * | 2010-08-11 | 2012-02-23 | Nec Embedded Products Ltd | パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法 |
JP6009350B2 (ja) * | 2012-12-28 | 2016-10-19 | 花王株式会社 | 電子部品が接合した回路基板の製造方法 |
KR102315983B1 (ko) * | 2020-03-09 | 2021-10-20 | 고오 가가쿠고교 가부시키가이샤 | 반도체 소자 칩의 제조 방법 및 보호용 조성물 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187424A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4609617B2 (ja) * | 2000-08-01 | 2011-01-12 | 日本電気株式会社 | 半導体装置の実装方法及び実装構造体 |
JP3446731B2 (ja) * | 2000-09-26 | 2003-09-16 | 松下電工株式会社 | エポキシ樹脂組成物及び半導体装置 |
JP3894097B2 (ja) * | 2002-10-25 | 2007-03-14 | 松下電器産業株式会社 | 半導体装置 |
-
2006
- 2006-05-29 JP JP2006148140A patent/JP4865406B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007317996A (ja) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5581576B2 (ja) | フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置 | |
US7341642B2 (en) | Manufacturing method for electric device | |
JP3613367B2 (ja) | 熱硬化性樹脂組成物 | |
JP5143019B2 (ja) | 封止材料、実装方法、リペア方法および実装構造体 | |
JP2007157373A (ja) | 電子部品実装用接合材料 | |
KR20120064701A (ko) | 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치 | |
TWI512076B (zh) | 絕緣性樹脂薄膜、以及使用其之接合體及其製造方法 | |
JP6800140B2 (ja) | フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物 | |
JP4887850B2 (ja) | アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置 | |
WO2004059721A1 (ja) | 電子部品装置 | |
JP2007009022A (ja) | シート状接着剤、電子部品装置の製造方法及び電子部品装置 | |
JP4865406B2 (ja) | 半導体素子実装構造体 | |
JP3868179B2 (ja) | 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置 | |
JP5721203B2 (ja) | アンダーフィル封止剤として有用でありかつリワーク可能な低発熱性の熱硬化性樹脂組成物 | |
JP3644340B2 (ja) | エポキシ樹脂組成物 | |
JP5493327B2 (ja) | 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法 | |
WO2014041709A1 (ja) | 回路装置の製造方法、半導体部品の実装構造および回路装置 | |
JP2004204047A (ja) | 液状エポキシ樹脂組成物 | |
JPH10209342A (ja) | 半導体装置の実装構造および実装方法 | |
EP1153980B1 (en) | Epoxy resin composition | |
JP2004273809A (ja) | 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置 | |
JP4083592B2 (ja) | 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置 | |
JP2006057021A (ja) | 電子部品装置 | |
JP2006143795A (ja) | 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置 | |
JP2004090021A (ja) | 硬化性フラックス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4865406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |