KR20130089185A

KR20130089185A - 촬상 장치, ｘ선 검출기, 및 촬상 방법

Info

Publication number: KR20130089185A
Application number: KR1020130007900A
Authority: KR
Inventors: 가나코 도와키
Original assignee: 캐논 가부시끼가이샤
Priority date: 2012-02-01
Filing date: 2013-01-24
Publication date: 2013-08-09
Also published as: CN103248840A; US20130193334A1; JP5955007B2; EP2624539A2; CN103248840B; US9354184B2; EP2624539A3; JP2013162164A; KR101548794B1; EP2624539B1

Abstract

촬상 장치는 2차원 패턴으로 배치된 복수의 화소들과, 각 화소로부터 획득된 신호를 샘플 홀드하도록 구성된 샘플 홀드 유닛과, 1행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하고 다음 행의 화소들을 판독하도록 주사를 수행한 후에, 샘플 홀드 유닛에 의해 샘플 홀드된 신호를 판독하기 위해 행 방향 및 열 방향으로 주사를 수행하도록 구성된 판독 유닛을 포함하는 센서, 판독 유닛에 의해 판독된 신호에 아날로그/디지털 변환 처리를 수행하도록 구성된 A/D 변환 유닛, A/D 변환 유닛에 의해 아날로그/디지털 변환된 신호의 평균 처리를 각 화소에 수행하도록 구성된 평균 처리 유닛, 및 평균 처리 유닛에 의해 처리된 신호를 사용하여 비닝 처리를 수행하도록 구성된 디지털 비닝 유닛을 포함한다.

Description

촬상 장치, Ｘ선 검출기, 및 촬상 방법{IMAGING APPARATUS, Ｘ-RAY DETECTOR, AND IMAGING METHOD}

본 발명은 촬상 장치, X선 검출기, 및 촬상 방법에 관한 것이다.

디지털 방사선 촬상 장치들의 분야에서, 이미지 인텐시파이어를 사용하는 대신에, 해상도를 향상시키거나, 사이즈를 감소시키거나, 화상의 왜곡을 억제하기 위해 광전 변환 소자를 이용한 등배 광학계 대면적 플랫 패널식 센서가 광범위하게 사용되고 있다.

일본 특허 출원 공개 제2002-344809호 공보에서 논의된 바와 같이, 실리콘 반도체 웨이퍼로부터 절단될 수 있는 복수의 직사각형 반도체 기판들을 타일링(tile)함으로써 플랫 패널식 센서의 충분한 대면적을 실현하는 것이 종래에 제안되어 있다. 복수의 CMOS(complementary metal oxide semiconductor)형 화상 센서들은 획득된 직사각형 반도체 기판에 광전 변환 소자들로서 형성된다. CMOS형 화상 센서는 아모퍼스 실리콘형 센서에 비해서 미세 가공 기법이 사용될 때, 고속 판독을 실현할 수 있다. 게다가, CMOS형 화상 센서는 고감도를 갖는다. CMOS형 화상 센서는 CCD(charge coupled device)형 화상 센서가 사용되는 경우에 비해서 대면적을 획득하는 것이 용이하다.

게다가, 일본 특허 출원 공개 제2006-319529호 공보에서 논의된 바와 같이, 촬상 장치는 비닝 처리를 수행하여 복수의 인접하는 화소들로부터의 신호들을 1화소의 신호로서 가산하기 위한 화소 가산 기능을 갖도록 구성될 수 있는 것이 종래에 공지되어 있다. 비닝 처리에 기초하여 축소 처리가 수행될 때, 축소 처리된 화상은 결함 화소의 존재로 인해 악화될 수 있다. 이 문제를 해결하기 위해, 결함 화소의 임의의 화소 신호를 포함하지 않고 처리를 수행하는 것이 유용하다.

게다가, 화상 센서로부터의 신호는 화상 센서로부터 신호를 판독하는 증폭기의 열잡음들 및 전자 기기들의 외란 노이즈들과 같은 랜덤 노이즈들을 포함한다. 상술한 랜덤 노이즈들을 저감할 수 있는 방법으로서, 랜덤하게 발생하는 노이즈들을 저감하기 위해 비파괴 신호 판독 동작을 실현하는 능력을 갖는 화상 센서를 사용해서 단일 노광 동작 동안 축적된 신호를 복수회 판독하여 판독된 신호들의 평균을 획득하는 것이 종래에 공지되어 있다.

일본 특허 출원 공개 제2002-344809호 공보 일본 특허 출원 공개 제2006-319529호 공보

복수의 비파괴 판독 동작들로 획득된 신호들의 가산 처리와 함께 결함 화소들의 존재를 고려한 비닝 처리를 수행하는 것이 가능해질 수 있다. 이 경우에, 결함 화소들의 존재를 고려한 비닝 처리의 완료 후에 각 화소들의 평균 처리가 수행되면, 비파괴적으로 판독된 프레임들만큼 비닝 처리를 수행하는 것이 요구된다. 예를 들어, 비닝 처리에서 참조되는 결함 화소 위치 정보가 비닝 처리와 병행하여 외부 메모리로부터 판독되는 경우에, 비닝 처리가 수행되는 횟수에 더하여 메모리가 액세스되는 횟수의 증가 때문에 처리 속도가 감소하는 경향이 있다.

본 발명은 촬상 장치에 관한 것이다.

본 발명의 일부 실시예들에 따르면, 촬상 장치는 2차원 패턴으로 배치된 복수의 화소들과, 복수의 화소들 각각으로부터 획득된 신호를 샘플 홀드하도록 구성된 샘플 홀드 유닛과, 1행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하고 다음 행의 화소들을 판독하도록 주사를 수행한 후에, 샘플 홀드 유닛에 의해 샘플 홀드된 신호를 판독하기 위해 행 방향 및 열 방향으로 주사를 수행하도록 구성된 판독 유닛을 포함하는 센서, 판독 유닛에 의해 판독된 신호에 아날로그/디지털 변환 처리를 수행하도록 구성된 A/D 변환 유닛, A/D 변환 유닛에 의해 아날로그/디지털 변환된 신호의 평균 처리를 각 화소에 수행하도록 구성된 평균 처리 유닛 및 평균 처리 유닛에 의해 평균 처리된 신호를 사용하여 비닝 처리를 수행하도록 구성된 디지털 비닝 유닛을 포함한다.

본 발명의 추가 특징들 및 양태들은 첨부 도면들을 참조하면서 예시적 실시예들의 이하의 상세한 설명으로부터 명백해질 것이다.

명세서의 일부에 포함되고 명세서의 일부를 구성하는 첨부 도면들은 본 발명의 예시적 실시예들, 특징들, 및 양태들을 예시하고, 설명과 함께 본 발명의 원리들을 설명하는 역할을 한다.
도 1은 본 발명의 예시적 실시예에 따른 촬상 장치를 포함하는 촬상 시스템의 구성 예를 도시하는 도면.
도 2는 본 예시적 실시예에 따른 화소 회로의 구성 예를 도시하는 도면.
도 3은 도 2에 예시된 화소 회로의 구동 타이밍을 예시하는 타이밍 차트.
도 4는 본 예시적 실시예에 따른 직사각형 반도체 기판의 구성 예를 도시하는 도면.
도 5는 직사각형 반도체 기판의 화소 데이터가 판독되는 타이밍 차트를 도시하는 도면.
도 6은 직사각형 반도체 기판의 화소 데이터가 판독되는 타이밍 차트를 도시하는 도면.
도 7은 직사각형 반도체 기판의 화소 데이터가 판독된 타이밍 차트를 도시하는 도면.
도 8의 (a)와 (b)는 본 예시적 실시예에 따른 직사각형 반도체 기판에 포함되는 화소 가산 회로의 일례를 도시하는 도면.
도 9는 본 예시적 실시예에 따른 플랫 패널 센서 및 촬영 제어 유닛의 구성 예를 도시하는 도면.
도 10a, 도 10b, 및 도 10c는 본 예시적 실시예에 따라 수행될 수 있는 처리의 순서도들을 도시하는 도면.

본 발명의 다양한 예시적 실시예들, 특징들, 및 양태들은 도면들을 참조하여 아래에 상세히 설명될 것이다.

도 1은 본 발명의 예시적 실시예에 따른 촬상 장치를 포함하는 촬상 시스템의 구성 예를 예시하는 블록도이다. 도 1은 대면적 플랫 패널식 방사선 동화상 촬상 시스템의 전체 구성을 개략적으로 예시한다.

도 1에 예시된 촬상 시스템은 방사선 촬상 장치(100), 화상 처리 유닛을 포함하는 시스템 제어 장치(101), 화상 표시 장치(102), 방사선 발생 장치(103), 및 방사선원(104)을 포함한다. 도 1에 예시된 촬상 시스템에 의해 수행되는 촬영 동작 시에, 방사선 촬상 장치(100) 및 방사선 발생 장치(103)는 시스템 제어 장치(101)에 의해 동기 제어된다.

피사체를 관통한 방사선은 신틸레이터(도시되지 않음)에 의해 가시광으로 변환된 다음에 광전 변환된다. 그 다음, 광량을 나타내는 광전 변환된 신호가 아날로그/디지털(A/D) 변환된다. 게다가, A/D 변환된 신호는 조사된 방사선에 대응하는 프레임 화상 데이터로서 방사선 촬상 장치(100)로부터 시스템 제어 장치(101) 내의 화상 처리 유닛으로 전송된다. 방사선 화상은, 화상 처리된 후에, 화상 표시 장치(102)에 실시간으로 표시될 수 있다. 본 예시적 실시예에 있어서, 방사선 촬상 장치(100)는 X선 검출기로서 기능적으로 동작가능하다.

방사선 촬상 장치(100)는 플랫 패널 센서(105)를 포함한다. 플랫 패널 센서(105)는 2차원 패턴으로 배치된 복수의 화소들을 포함한다. 각 화소는 광전 변환 소자 및 샘플 홀드 회로를 포함한다. 샘플 홀드 회로는 광전 변환 소자로부터 수신된 신호를 샘플 홀드할 수 있다. 플랫 패널 센서(105)는 평면 기판(도시되지 않음) 상에 매트릭스 패턴으로 타일링된 복수의 직사각형 반도체 기판들(106)을 포함한다. 실리콘 반도체 웨이퍼로부터 절단될 수 있는 CMOS형 화상 센서(광전 변환 소자의 역할을 함)는 각 직사각형 반도체 기판(106)에 형성된다. 각 직사각형 반도체 기판(106)은 연결 에어리어 센서로서 사용가능하고, 2차원 패턴을 형성하기 위해 등피치들로 배치되어 있는 복수의 CMOS형 화상 센서들을 포함한다.

플랫 패널 센서(105) 및 상술한 신틸레이터는 검출된 X선에 기초하여 화상을 획득할 수 있는 X선 화상 센서를 협력적으로 구성한다. 게다가, 2개의 인접하는 직사각형 반도체 기판들(106)은 직사각형 반도체 기판들(106) 사이의 경계를 넘어서 광전 변환 소자들이 등피치들로 배치되는 방식으로 평면 기판에 타일링된다.

도 1에 예시된 플랫 패널 센서(105)는 2열 × 2행의 매트릭스 패턴으로 타일링된 4개의 직사각형 반도체 기판들(106)을 포함한다. 그러나, 플랫 패널 센서(105)는 상술한 예에 제한되지 않는다. 행 방향으로 타일링되는 직사각형 반도체 기판들(106)의 수 및 열 방향으로 타일링되는 직사각형 반도체 기판들(106)의 수는 임의이다.

도면에 예시되지 않았을지라도, 매트릭스 패턴으로 배열된 직사각형 반도체 기판들(106)의 외부 단자들(전극 패드들)은 플랫 패널 센서(105)의 상부 주변 및 하부 주변을 따라 배치된다. 직사각형 반도체 기판들(106)의 전극 패드들은 플라잉 리드식 프린트 배선판(도시되지 않음)을 통해서 외부 회로에 연결된다. 아날로그 출력의 인에이블/디스에이블 상태를 각각 전환할 수 있는 아날로그 스위치 소자들 등의 전환 소자들은 각 직사각형 반도체 기판(106) 상에 제공된다.

아날로그 출력 스위치 소자들이 제공될 때, 칩 셀렉트 제어 신호에 기초한 직사각형 반도체 기판(106)의 출력 제어가 실현될 수 있다. 직사각형 반도체 기판(106)의 아날로그 출력 라인들은 함께 결합되고 증폭기(107)에 직접 연결될 수 있다. 플랫 패널 센서(105)에 타일링된 단일 직사각형 반도체 기판(106)은 하나의 A/D 변환기(108)의 변환 영역의 역할을 하고, 화소로부터의 신호가 아날로그/디지털 변환될 수 있다.

촬영 제어 유닛(109)은 제어 커맨드들 및 동기 신호들에 대해 시스템 제어 장치(101)와 통신할 수 있고, 시스템 제어 장치(101) 내의 화상 처리 유닛에 화상 데이터를 송신할 수 있다. 촬영 제어 유닛(109)은 플랫 패널 센서(105)를 제어하는 능력을 갖는다. 예를 들어, 촬영 제어 유닛(109)은 플랫 패널 센서(105)의 구동 제어 및 촬영 모드 제어를 수행할 수 있다.

예를 들어, 촬영 제어 유닛(109)은 1행의 광전 변환 소자들로부터 샘플 홀드된 신호들에 대해 복수의 비파괴 판독 동작들을 수행하고 그 후에 다음 행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하는 제어를 수행한다. 게다가, 촬영 제어 유닛(109)은 방사선 촬상 장치(100)에 제공되는 복수의 A/D 변환기들(108)에 의해 A/D 변환된 각 블록의 디지털 화상 데이터를 프레임 데이터에 합성하고, 합성된 데이터를 시스템 제어 장치(101) 내의 화상 처리 유닛에 전송한다.

커맨드 제어 전용 인터페이스(110)는 촬영 제어 유닛(109)이 시스템 제어 장치(101)와 통신하여 촬영 모드 설정, 다양한 파라미터 설정들, 촬영 개시 설정, 및 촬영 종료 설정을 수신할 수 있게 한다. 게다가, 촬영 제어 유닛(109)은 커맨드 제어 전용 인터페이스(110)를 통해서 시스템 제어 장치(101)에 방사선 촬상 장치(100)의 동작 상태를 송신할 수 있다.

화상 데이터 인터페이스(111)는 화상 데이터가 촬영 동작 시에 획득되었다면 촬영 제어 유닛(109)이 화상 데이터를 시스템 제어 장치(101)에 송신할 수 있게 한다. 촬영 제어 유닛(109)은 방사선 촬상 장치(100)가 촬영 동작을 수행할 준비가 된 것을 지시하는 READY 신호(112)를 시스템 제어 장치(101)에 송신할 수 있다.

촬영 제어 유닛(109)으로부터의 READY 신호(112)의 수신에 응답하여, 시스템 제어 장치(101)는 방사선 폭사(exposure) 타이밍을 통지하는 외부 동기 신호(113)를 촬영 제어 유닛(109)에 송신할 수 있다. 촬영 제어 유닛(109)은 폭사 허가 신호(exposure allowance signal; 114)를 시스템 제어 장치(101)에 송신할 수 있다. 폭사 신호는 폭사 허가 신호(114)가 인에이블 상태에 있을 때 시스템 제어 장치(101)로부터 방사선 발생 장치(103)로 송신될 수 있다. 방사선원(104)으로 방출된 방사선은 유효한 방사선으로서 축적되고, X선 화상이 형성될 수 있다.

도 2는 화소 회로의 구성 예를 예시한다. 도 2에 예시된 화소 회로는 직사각형 반도체 기판(106)에 2차원 패턴으로 배치된 복수의 화소들 중 하나에 대응한다.

도 2에 예시된 화소 회로에서, 포토다이오드(PD)는 광전 변환을 수행할 수 있다. 리셋 MOS 트랜지스터(M2)는 플로팅 디퓨전(즉, 부유 확산 영역) 커패시터(Cfd)에 축적된 전하들을 방전시킬 수 있는 리셋 스위치로서 동작가능하다.

게다가, 감도 전환 MOS 트랜지스터(M1)는 고다이나믹 레인지 모드 또는 고감도 모드를 선택할 수 있는 감도 선택 스위치로서 동작가능하다. 다이나믹 레인지 확대 커패시터(C1)는 감도 선택 스위치(M1)가 온될 때 전하들을 축적할 수 있다. 플로팅 노드 영역의 용량은 감도 선택 스위치(M1)가 온될 때 실질적으로 증가한다. 그러므로, 다이나믹 레인지는 확대될 수 있지만 감도는 낮아진다.

따라서, 예를 들어, 감도 선택 스위치(M1)는 고감도가 요구되기 때문에 투시 촬영 동작에서 오프된다. 다른 한편, 감도 선택 스위치(M1)는 고다이나믹 레인지가 요구되기 때문에 DSA(digital subtraction angiography) 촬영 동작 시에 온된다.

증폭 MOS 트랜지스터(M4)는 소스 폴로어의 역할을 할 수 있는 제1 화소 증폭기로서 동작가능하다. 선택 MOS 트랜지스터(M3)는 제1 화소 증폭기(M4)를 동작 상태로 할 수 있는 제1 선택 스위치로서 동작가능하다.

광전 변환 영역들로부터 발생되는 kTC 노이즈들을 제거할 수 있는 클램프 회로는 제1 화소 증폭기(M4)의 뒤에 있게 하는 방법으로 제공된다. 클램프 회로는 클램프 커패시터(Ccl) 및 클램프 스위치로서 동작가능한 클램프 전용 MOS 트랜지스터(M5)를 포함한다. 증폭 MOS 트랜지스터(M7)는 소스 폴로어의 역할을 할 수 있는 제2 화소 증폭기로서 동작가능하다. 선택 MOS 트랜지스터(M6)는 제2 화소 증폭기(M7)를 동작 상태로 할 수 있는 제2 선택 스위치로서 동작가능하다.

광 신호 전용 샘플 홀드 회로 및 노이즈 신호 전용 샘플 홀드 회로 제2 화소 증폭기(M7)의 뒤에 있게 하는 방법으로 제공된다. 샘플 홀드 MOS 트랜지스터(M8)는 광 신호 축적 샘플 홀드 회로를 구성하는 광 신호 전용 샘플 홀드 스위치로서 동작가능하다. 광 신호 전용 샘플 홀드 회로는 광 신호 홀드 커패시터(CS)를 포함한다.

샘플 홀드 MOS 트랜지스터(M11)는 노이즈 신호 축적 샘플 홀드 회로를 구성하는 노이즈 신호 전용 샘플 홀드 스위치(N)로서 동작가능하다. 노이즈 신호 전용 샘플 홀드 회로는 노이즈 신호 홀드 커패시터(CN)를 포함한다.

광 신호 증폭 MOS 트랜지스터(M10)는 소스 폴로어의 역할을 할 수 있는 광 신호 전용 화소 증폭기로서 동작가능하다. 아날로그 스위치(M9)는 광 신호 전용 화소 증폭기(M10)에 의해 증폭된 광 신호를 S 신호 출력 라인에 출력할 수 있는 광 신호 전송 스위치로서 동작가능하다.

노이즈 신호 증폭 MOS 트랜지스터(M13)는 소스 폴로어의 역할을 할 수 있는 노이즈 신호 전용 화소 증폭기로서 동작가능하다. 아날로그 스위치(M12)는 노이즈 신호 전용 화소 증폭기(M13)에 의해 증폭된 노이즈 신호를 N 신호 출력 라인에 출력할 수 있는 노이즈 신호 전송 스위치로서 동작가능하다.

인에이블 신호(EN)는 제1 선택 스위치(M3)의 게이트 및 제2 선택 스위치(M6)의 게이트에 연결된다. 인에이블 신호(EN)는 제1 화소 증폭기(M4) 및 제2 화소 증폭기(M7) 각각을 동작 상태로 할 수 있는 제어 신호이다. 인에이블 신호(EN)가 하이 레벨 신호일 때, 제1 화소 증폭기(M4) 및 제2 화소 증폭기(M7)는 동시에 동작가능하다.

제어 신호(WIDE)는 감도 선택 스위치(M1)의 게이트에 연결된다. 제어 신호(WIDE)는 감도의 전환을 제어할 수 있다. 제어 신호(WIDE)가 로우 레벨 신호일 때, 감도 선택 스위치(M1)는 고감도 모드를 선택하기 위해 오프된다.

리셋 신호(PRES)는 포토다이오드(PD)에 축적된 전하들을 방전시키기 위해 리셋 스위치(M2)를 온시킬 수 있다. 클램프 신호(PCL)는 클램프 스위치(M5)를 제어할 수 있다. 클램프 신호(PCL)가 하이 레벨 신호일 때, 클램프 스위치(M5)는 클램프 커패시터(Ccl)를 기준 전압(VCL)에 세트하기 위해 온된다.

신호(TS)는 광 신호 샘플 홀드 제어 신호이다. 신호(TS)가 하이 레벨 신호일 때, 광 신호 전용 샘플 홀드 스위치(M8)는 제2 화소 증폭기(M7)를 통해서 커패시터(CS)에 광 신호의 일괄 전송을 수행하기 위해 온된다. 그 다음, 모든 화소들을 일괄해서 신호(TS)를 로우 레벨로 하고 광 신호 전용 샘플 홀드 스위치(M8)를 오프하여 샘플 홀드 회로로의 광 신호 전하들의 보존을 완료한다.

신호(TN)는 노이즈 신호 샘플 홀드 제어 신호이다. 신호(TN)가 하이 레벨 신호일 때, 노이즈 신호 전용 샘플 홀드 스위치(M11)는 제2 화소 증폭기(M7)를 통해서 커패시터(CN)에 노이즈 신호의 일괄 전송을 수행하기 위해 온된다. 그 다음, 모든 화소들을 일괄해서 신호(TN)를 로우 레벨로 하고 노이즈 신호 전용 샘플 홀드 스위치(M11)를 오프하여 샘플 홀드 회로로의 노이즈 신호 전하들의 보존을 완료한다.

광 신호 전용 샘플 홀드 스위치(M8) 및 노이즈 신호 전용 샘플 홀드 스위치(M11)는 커패시터(CS) 및 커패시터(CN)의 샘플 홀드 처리 후에 오프된다. 커패시터(CS) 및 커패시터(CN)는 전단 축적 회로로부터 전기적으로 분리된다. 그러므로, 샘플링 동작이 다시 수행되기 전에 축적된 광 신호 및 노이즈 신호를 비파과로 판독하는 것이 가능하다.

도 3은 고정 프레임 레이트로 도 2에 예시된 화소 회로에 의해 수행될 수 있고 X선 윈도우의 제한이 있는 동화상 촬영 동작 시에 예시적 구동 타이밍을 예시하는 타이밍 차트이다. 이하에, 전하들이 동화상 촬영 동작에 있어서 광 신호 홀드 커패시터(CS) 및 노이즈 신호 홀드 커패시터(CN)에 샘플 홀드될 때까지 공급되는 제어 신호들의 타이밍은 도 3을 참조하여 아래에 설명될 것이다.

도 3에 예시된 타이밍 차트에서, 화소 회로는 시각 t50에서 촬영 모드를 설정하고 시각 t51에서 촬영 구동 동작을 개시한다. 화소 회로는 아래에 상세히 설명되는 바와 같이 시각 t51에서 리셋 구동(R1)을 개시한다.

리셋 구동(R1)은 리셋 및 클램프 처리를 수행하는 것을 포함한다. 우선, 시각 t51에서, 화소 회로는 제1 화소 증폭기(M4) 및 제2 화소 증폭기(M7)를 활성화하기 위해 인에이블 신호(EN)를 하이 레벨로 한다. 그 다음, 시각 t52에서, 화소 회로는 포토다이오드(PD)를 기준 전압(VRES)에 연결하기 위해 리셋 신호(PRES)를 하이 레벨로 한다.

그 다음, 시각 t53에서, 화소 회로는 클램프 스위치(M5)를 온하기 위해 클램프 신호(PCL)를 하이 레벨로 한다. 이 때에, 기준 전압(VCL)은 클램프 커패시터(Ccl)의 제2 화소 증폭기(M7)에 연결된다.

시각 t54에서, 화소 회로는 리셋 처리를 종료하기 위해 리셋 신호(PRES)를 로우 레벨로 한다. 이 때에, 리셋 전압은 클램프 커패시터(Ccl)의 제1 화소 증폭기(M4)에 세트될 수 있다.

시각 t55에서, 화소 회로는 클램프 스위치(M5)를 오프한다. 이 때에, 기준 전압(VCL)과 기준 전압(VRES) 사이의 차이에 대응하는 전하는 클램프 커패시터(Ccl)에 축적될 수 있다. 화소 회로는 클램프 처리를 종료한다. 그 다음, 상술한 리셋 구동(R1)을 시각 t55에서 종료한 후에, 화소 회로는 포토다이오드(PD) 및 플로팅 디퓨전 커패시터(Cfd)의 광전 변환 영역의 축적 처리를 개시한다.

더 구체적으로, 시각 t56에서, 화소 회로는 제1 화소 증폭기(M4) 및 제2 화소 증폭기(M7)를 비활성화하기 위해 인에이블 신호(EN)를 로우 레벨로 한다. 게다가, 축적 상태에 도달한 후에, 화소 회로는 X선 폭사를 요구하기 위해 폭사 허가 신호(114)를 인에이블 상태로 한다. 상술한 타이밍은 후속 리셋 구동의 제어에 적용가능하다.

상술한 바와 같이 타일링된 직사각형 반도체 기판들(106)은 동화상 촬영 동작 시에 화상 센서들 사이 또는 주사 라인들 사이의 시간적 스위칭 차이로 인해 발생할 수 있는 임의의 화상 어긋남을 제거하기 위해 동일한 타이밍 및 동일한 주기에서 각 화상 센서의 모든 화소들의 일괄 리셋 구동을 수행한다. 그 후에, 1회 노광에 기초한 축적이 수행되어 각 화소 회로의 포토다이오드(PD)에 의해 발생된 광전하가 커패시터(Cfd)에 축적된다.

리셋 노이즈(즉, kTC 노이즈)는 리셋 구동(R1)의 시각 t52로부터 시각 t54로의 지속 기간에 기준 전압(VRES)이 포토다이오드(PD)에 인가될 때 광전 변환 영역에서 발생한다. 그러나, 리셋 노이즈는 클램프 회로의 클램프 커패시터(Ccl)의 제2 화소 증폭기(M7)에 기준 전압(VCL)을 세트함으로써 제거될 수 있다.

샘플링 구동(S1)은 아래에 상세히 설명되는 바와 같이 시각 t60에서 개시된다.

시각 t60에서, 화소 회로는 제1 선택 스위치(M3) 및 제2 선택 스위치(M6)를 온하기 위해 인에이블 신호(EN)를 하이 레벨로 한다. 따라서, 커패시터(Cfd)에 축적된 전하들은 전하/전압 변환되어 소스 폴로어로서 동작하는 제1 화소 증폭기(M4)에 의해 전압으로서 클램프 커패시터(Ccl)에 출력될 수 있다.

제1 화소 증폭기(M4)의 출력은 리셋 노이즈들을 포함한다. 그러나, 클램프 회로는 리셋 동작 시에 제2 화소 증폭기(M7)를 기준 전압(VCL)에 세트한다. 그러므로, 어떤 리셋 노이즈들도 포함하지 않는 광 신호는 제2 화소 증폭기(M7)에 출력될 수 있다.

시각 t61에서, 화소 회로는 광 신호 전용 샘플 홀드 스위치(M8)를 온하기 위해 신호(TS)를 하이 레벨로 한다. 이 때에, 광 신호의 일괄 전송은 제2 화소 증폭기(M7)를 통해서 광 신호 홀드 커패시터(CS)에 수행될 수 있다. 샘플 홀드 처리가 개시되었으므로, 시각 t62에서, 화소 회로는 X선 폭사를 정지하기 위해 폭사 허가 신호(114)를 디스에이블 상태로 한다.

시각 t63에서, 화소 회로는 광 신호 전용 샘플 홀드 스위치(M8)를 오프하기 위해 신호(TS)를 로우 레벨로 한다. 따라서, 광 신호는 광 신호 홀드 커패시터(CS)에 의해 샘플 홀드될 수 있다.

시각 t64에서, 화소 회로는 리셋 스위치(M2)를 온하고 커패시터(Cfd)를 기준 전압(VRES)에 리셋하기 위해 리셋 신호(PRES)를 하이 레벨로 한다. 다음에, 시각 t65에서, 화소 회로는 클램프 신호(PCL)로 하이 레벨로 한다. 따라서, 리셋 노이즈 성분이 기준 전압(VCL)과 기준 전압(VRES)의 차분 전압에 중첩된 전하는 클램프 커패시터(Ccl)에 축적될 수 있다.

시각 t66에서, 화소 회로는 리셋 처리를 완료하기 위해 리셋 신호(PRES)를 로우 레벨로 한다. 시각 t67에서, 화소 회로는 노이즈 신호 전용 샘플 홀드 스위치(M11)를 온하기 위해 신호(TN)를 하이 레벨로 한다. 기준 전압(VCL)이 세트된 때의 노이즈 신호는 노이즈 신호 홀드 커패시터(CN)에 전송될 수 있다.

그 후에, 시각 t68에서, 화소 회로는 노이즈 신호 전용 샘플 홀드 스위치(M11)를 오프하기 위해 신호(TN)를 로우 레벨로 한다. 따라서, 노이즈 신호는 노이즈 신호 홀드 커패시터(CN)에 샘플 홀드될 수 있다. 시각 t69에서, 화소 회로는 클램프 신호(PCL)를 로우 레벨로 한다. 시각 t70에서, 화소 회로는 샘플링 구동(S1)을 종료하기 위해 인에이블 신호(EN)를 로우 레벨로 한다. 화소 회로는 모든 화소들을 일괄해서 샘플링 구동(S1)을 수행한다.

상술한 타이밍은 후속 샘플링 구동의 제어에 적용가능하다. 샘플링 구동(S1)을 완료한 후에, 시각 t81에서, 화소 회로는 다음 프레임의 포토다이오드(PD)에서의 축적을 개시하기 위해 리셋 구동(R1)을 다시 수행한다.

화소 회로는 광 신호 홀드 커패시터(CS) 및 노이즈 신호 홀드 커패시터(CN)에 보존된 광 신호 및 노이즈 신호의 주사를 각 화소에 수행한다. 광 신호 전송 스위치(M9)가 온될 때, 광 신호 홀드 커패시터(CS)의 전압은 광 신호 전용 화소 증폭기(M10)를 통해서 광 신호 출력 라인에 전송될 수 있다.

게다가, 노이즈 신호 전송 스위치(M12)가 온될 때, 노이즈 신호 홀드 커패시터(CN)의 전압은 노이즈 신호 전용 화소 증폭기(M13)를 통해서 노이즈 신호 출력 라인에 전송될 수 있다.

광 신호 출력 라인 및 노이즈 신호 출력 라인에 전송된 신호들은 광 신호 출력 라인 및 노이즈 신호 출력 라인이 연결되는 차동 입력 증폭기(도시되지 않음)에 공급된다. 차동 입력 증폭기는 화소 증폭기들에서 발생될 수 있는 열잡음들, 1/f 노이즈들, 온도차들, 및 프로세스 변동으로부터 유도된 고정 패턴 노이즈들(FPN)을 제거하기 위해 광 신호 출력 라인 및 노이즈 신호 출력 라인 각각을 통해서 수신된 신호들에 감산 처리를 수행한다.

센서로부터의 판독이 가능한 기간은 시각 t68(즉, 샘플 홀드 종료 타이밍)로부터 시각 t91(즉, 광 신호 홀드 커패시터(CS) 및 노이즈 신호 홀드 커패시터(CN)에서 다음 프레임의 광전하 신호의 샘플 홀드 재개시 타이밍)로의 지속 기간이다. 화소 회로는 샘플링 구동(S1)을 종료한 후에 화소 판독 처리(RD1)를 수행한다. 더 구체적으로, 화소 회로는 화상 표시까지의 지연이 가능한 한 많이 감소될 수 있도록 샘플 홀드 처리를 종료한 직후에 판독 처리를 수행한다.

도 2에 예시된 화소 회로에서, 포토다이오드(PD)의 축적 개시 타이밍은 도 3에 예시된 시각 t55 및 시각 t69이며, 즉 리셋 처리를 완료한 후에 클램프를 종료하기 위해 신호(PCL)가 로우 레벨로 된 때의 시점이다. 게다가, 축적 종료 타이밍은 시각 t63이며, 즉 광 신호를 샘플 홀드하기 위해 신호(TS)가 로우 레벨로 된 때의 시점이다.

상술한 바와 같이, 축적 시간은 샘플링 구동(S1)과 샘플링 구동(S1)(광 신호 및 노이즈 신호를 샘플 홀드하기 위해 수행됨) 사이에 리셋 구동(R1) 또는 샘플링 구동(S1)(축적 시간을 개시하기 위해 수행됨)을 삽입함으로써 제한될 수 있다.

도 3에서, 시각 t81에서 개시되는 리셋 구동(R1)은 시각 t60에서 개시되는 샘플링 구동(S1)과 시각 t90에서 개시되는 샘플링 구동(S1) 사이에 삽입된다. 따라서, X선 윈도우(즉, 실질적인 축적 시간)는 시각 t85부터 시각 t93까지의 기간 T에 제한될 수 있다.

도 4는 본 예시적 실시예에 따른 직사각형 반도체 기판의 내부 구조의 일례를 개략적으로 예시한다.

도 4에 예시된 직사각형 반도체 기판(301)은 칩 셀렉트 신호 단자(CS), 광 신호 출력 단자(S), 노이즈 신호 출력 단자(N), 수직 주사 스타트 신호 단자(VST), 수직 주사 클록 단자(CLKV), 수평 주사 스타트 신호 단자(HST), 및 수평 주사 클록 단자(CLKH)를 포함한다.

수직 주사 회로(303)는 수평 방향으로 배치된 복수의 화소들의 그룹을 선택하고, 수직 주사 클록(CLKV)에 동기하여 화소 그룹을 수직 방향(즉, 부주사 방향)으로 순차 주사할 수 있다. 수평 주사 회로(304)는 수직 주사 회로(303)에 의해 선택된 수평 방향(즉, 주주사 방향)으로 배치된 화소 그룹의 열 신호 라인들을 수평 주사 클록(CLKH)에 동기하여 1화소씩 순차 선택할 수 있다.

화소 회로(302)는 도 2에 예시된 화소 회로이다. 행 신호 라인(305)(즉, 수직 주사 회로(303)의 출력 라인)이 인에이블 상태에 있을 때, 샘플 홀드된 광 신호 전압 신호(S) 및 노이즈 전압 신호(N)는 열 신호 라인들(307 및 306) 각각에 출력될 수 있다.

수평 주사 회로(304)는 열 신호 라인들(306 및 307)에 출력된 전압 신호들을 순차 선택한다. 따라서, 각 화소들의 전압 신호들은 아날로그 출력 라인들(308 및 309)에 순차 출력될 수 있다.

상술한 바와 같이, 직사각형 반도체 기판(301)은 화소 선택을 수행하기 위해 수직 주사 회로(303) 및 수평 주사 회로(304)를 사용한 XY 어드레스 스위칭 동작을 수행한다. 그 다음, 선택된 화소로부터의 트랜지스터에 의해 증폭된 각 화소의 광 신호(S) 및 노이즈 신호(N)의 전압 신호들은 열 신호 라인들(306 및 307) 및 아날로그 출력 라인들(308 및 309)을 통해서 아날로그 출력 단자들(S 및 N)에 출력될 수 있다.

칩 셀렉트 신호 단자(CS)는 칩 셀렉트 신호의 입력 단자이다. 칩 셀렉트 신호가 하이 레벨에 있을 때, 내부 주사를 반영하는 화상 센서의 광 전압 신호(S) 및 노이즈 전압 신호(N)는 아날로그 출력 단자들(S 및 N)을 통해서 출력될 수 있다.

광 신호 및 노이즈 신호에 관한 샘플 홀드 회로들 다음의 출력 전환 아날로그 스위치들, 열 신호 라인들(306 및 307), 및 열 신호 라인들을 수평 주사 회로(304)의 출력에 따라 전환하는 스위치 트랜지스터들은 판독 및 주사 전송 회로를 협력적으로 구성한다.

수직 주사 클록 단자(CLKV)는 수직 주사 회로(303)에 공급되는 클록의 입력 단자이다. 수직 주사 스타트 신호 단자(VST)는 수직 주사 회로(303)에 공급되는 스타트 신호의 입력 단자이다. 행 선택 신호는 수직 주사 스타트 신호(VST)가 하이 레벨로 된 후에 수직 주사 클록(CLKV)이 입력될 때 V1, V2, ㆍㆍㆍ, 및 Vm의 순서로 순차 인에이블될 수 있다.

수직 주사가 개시되면, 수직 주사 스타트 신호(VST)는 로우 레벨로 된다. 수평 주사 클록 단자(CLKH)는 수평 주사 회로(304)에 공급되는 클록의 입력 단자이다. 수평 주사 스타트 신호 단자(HST)는 수평 주사 회로(304)에 공급되는 스타트 신호의 입력 단자이다.

열 선택 신호는 수평 주사 스타트 신호(HST)가 하이 레벨로 된 후에 수평 주사 클록(CLKH)이 입력될 때 H1, H2, ㆍㆍㆍ, 및 Hn의 순서로 순차 인에이블될 수 있다. 수평 주사가 개시되면, 수평 주사 스타트 신호(HST)는 로우 레벨로 된다.

수직 주사 회로(303)의 행 신호 라인(V1)의 출력이 인에이블 상태로 되면, 행 신호 라인(V1)에 연결된 수평 확장 화소 그룹((1, 1) 내지 (n, 1))이 선택된다. 광 전압 신호(S) 및 노이즈 전압 신호(N)는 수평 확장 화소 그룹의 각 화소로부터 각 열 신호 라인들(307 및 306)로 출력될 수 있다.

수평 확장 행의 광 전압 신호(S) 및 노이즈 전압 신호(N)는 수평 주사 회로(304)의 열 선택 신호의 인에이블 상태를 H1, H2, ㆍㆍㆍ, 및 Hn의 순서로 순차 전환함으로써 아날로그 출력 라인들(308 및 309)을 통해서 아날로그 출력 단자들(S 및 N)에 순차 출력될 수 있다. 모든 화소들의 화소 출력들은 나머지 행 신호 라인들(V2 내지 Vm)에 대해 유사한 수평 주사를 수행함으로써 획득될 수 있다.

도 5는 직사각형 반도체 기판의 화소 데이터가 판독되는 예시적 타이밍 차트를 예시한다. 도 5에서, 타이밍 차트는 1회 수직 주사 동작 및 1회 수평 주사 동작이 수행되는 동안 직사각형 반도체 기판의 화소 데이터의 판독을 예시한다.

도 5에서, 신호(CS)는 직사각형 반도체 기판의 아날로그 신호의 출력을 제어하는 칩 셀렉트 신호이다. 신호(CS)가 하이 레벨 신호일 때, 아날로그 출력은 유효해지고 다음단 증폭기(107)에 출력될 수 있다.

수직 주사 스타트 신호(VST)가 하이 레벨에 있는 상태에서 수직 주사 클록(CLKV)이 발생하면, 도 4에 예시된 수직 주사 회로(303)의 행 신호 라인(V1)이 인에이블된다. 그 다음, 행 신호 라인(V1)에 의해 선택되는 화소 그룹의 각 화소들((1, 1) 내지 (n, 1))의 출력들이 유효해진다. 화소 그룹의 각 화소들((1, 1) 내지 (n, 1))의 광 전압 신호(S) 및 노이즈 전압 신호(N)가 열 신호 라인들에 출력될 수 있다.

그 후에, 수평 주사 스타트 신호(HST)가 하이 레벨에 있는 상태에서 수평 주사 클록(CLKH)이 발생하면, 수평 주사 회로(304)의 열 선택 신호(H1)가 인에이블된다. 수평 주사 회로(304)의 열 선택 신호는 화소들((1, 1) 내지 (n, 1))을 연속적으로 선택하기 위해 수평 주사 클록(CLKH)의 발생과 동기하여 H2, ㆍㆍㆍ, 및 Hn의 순서로 순차 인에이블된다. 따라서, 칩 셀렉트 신호(CS)에 의해 선택된 직사각형 반도체 기판의 수평 방향으로 확장되는 화소 그룹의 주사가 종료된다. 모든 화소들의 화소 출력들은 나머지 행 신호 라인들(V2 내지 Vm) 각각에 연결된 화소 그룹에 대해 수평 주사를 유사하게 수행함으로써 획득될 수 있다.

예를 들어, 도 5에서, 행 신호 라인(V1)에 연결된 화소 그룹에 속하는 화소들((1, 1) 내지 (n, 1))로부터의 신호들의 판독은 기간 T101에서 수행될 수 있고, 행 신호 라인(V2)에 연결된 화소 그룹에 속하는 화소들((1, 2) 내지 (n, 2))로부터의 신호들의 판독은 기간 T102에서 수행될 수 있다.

유사하게, 행 신호 라인(V3)에 연결된 화소 그룹의 화소들로부터의 신호들의 판독은 기간 T103에서 수행될 수 있고, 행 신호 라인(V4)에 연결된 화소 그룹의 화소들로부터의 신호들의 판독은 기간 T104에서 수행될 수 있다. 게다가, 행 신호 라인(V5)에 연결된 화소 그룹의 화소들로부터의 신호들의 판독은 기간 T105에서 수행될 수 있다. A/D 변환기(108)는 수평 주사 클록(CLKH)과 동기된 클록(CLKAD)에 기초하여 A/D 변환 처리를 수행한다.

도 6은 직사각형 반도체 기판의 모든 화소 데이터를 4회 판독하기 위해 수평 주사가 각 행에 대해 4회 수행되고 수직 주사가 1회 수행되는 타이밍 차트를 예시한다.

칩 셀렉트 신호(CS)가 하이 레벨되고 수직 주사 스타트 신호(VST)가 하이 레벨에 있는 상태에서 수직 주사 클록(CLKV)이 발생하면, 도 4에 예시된 수직 주사 회로(303)의 행 신호 라인(V1)이 인에이블된다.

그 후에, 수평 주사 스타트 신호(HST)가 하이 레벨에 있는 상태에서 수평 주사 클록(CLKH)이 발생한다. 수평 주사 회로(304)의 열 선택 신호는 H1, H2, ㆍㆍㆍ, 및 Hn의 순서로 순차 인에이블된다. 따라서, 수평 방향으로 확장되는 화소 그룹의 주사가 종료된다.

그 후에, 칩 셀렉트 신호(CS)는 하이 레벨로 다시 되는 한편, 수직 주사 클록(CLKV)은 수직 주사 회로(303)의 행 신호 라인을 전환하지 않는다. 이 상태에서, 수평 주사는 행 신호 라인(V1)에 연결된 화소들에 대해 유사하게 반복된다. 상술한 동작들은 2회 더 반복된다. 따라서, 도 4에 예시된 수직 주사 회로(303)의 행 신호 라인(V1)이 인에이블인 상태에서, 수평 방향으로 확장되는 화소 그룹의 주사를 4회 수행하는 것이 가능하다.

예를 들어, 도 6에서, 제1 판독 동작은 행 신호 라인(V1)에 연결된 화소 그룹에 속하는 화소들((1, 1) 내지 (n, 1))로부터의 신호들을 판독하기 위해 기간 T201에서 수행된다. 제2 판독 동작은 기간 T202에서 수행된다. 게다가, 제3 판독 동작은 기간 T203에서 수행된다. 제4 판독 동작은 기간 T204에서 수행된다.

그 후에, 수직 주사 클록(CLKV)은 수직 주사 회로(303)의 행 신호 라인의 인에이블 상태를 순차 전환환다. 수평 주사는 나머지 행 신호 라인들(V2 내지 Vm) 각각에 연결된 화소 그룹에 대한 처리를 완료하기 위해 각 행에 대해 유사하게 4회 수행된다. 따라서, 직사각형 반도체 기판에 제공된 모든 화소들의 신호들은 수직 주사가 1회 수행되는 동안 4회 판독될 수 있다.

예를 들어, 도 6에서, 기간 T205에서 수행되는 판독 동작은 행 신호 라인(V2)에 연결된 화소 그룹에 속하는 화소들((1, 2) 내지 (n, 2))에 대한 제1 판독 동작이다.

수직 주사 클록(CLKV)의 클록 주기는 예를 들어 1㎲ec이다. 그러므로, 직사각형 반도체 기판에 제공된 모든 화소들에 대해 판독 동작이 4회 수행되는 경우에, 수직 주사가 제1 내지 제m 행 각각에 대해 4회 수행되기 때문에 도 5에 예시된 판독 방법에 따른 수직 주사 처리를 완료하는데 4m(㎲ec)가 걸린다.

그러나, 도 6에 예시된 판독 방법은 수직 방향으로 1회 주사 동작을 필요로 한다. 그러므로, 수직 주사에 요구된 시간은 1m(㎲ec)이다. 더 구체적으로, 도 6에 예시된 판독 방법은 도 5에 예시된 판독 방법에 비해서 판독 처리를 고속으로 완료할 수 있다. 완료 타이밍은 더 이른 3m(㎲ec)이다. 예를 들어, 20 MHz의 화소 클록은 수평 주사를 수행하는데 사용가능하다. 이 경우에, 제1열 내지 제n열의 수평 주사를 완료하는데 필요한 시간은 0.05n(㎲ec)이다.

게다가, 수직 주사 회로(303)의 행 신호 라인(V1)이 인에이블인 상태에서, 및 수평 주사 회로(304)의 열 선택 신호(H1)를 인에이블함으로써 화소(1, 1)가 선택될 때, 화소 데이터를 4회 연속해서 판독하는 것이 가능하다. 도 7은 판독 방법의 일례를 예시하는 타이밍 차트이다. 칩 셀렉트 신호(CS)가 하이 레벨로 되고 수직 주사 스타트 신호(VST)가 하이 레벨에 있는 상태에서 수직 주사 클록(CLKV)이 발생하면, 도 4에 예시된 수직 주사 회로(303)의 행 신호 라인(V1)은 인에이블된다.

그 후에, 수평 주사 스타트 신호(HST)가 하이 레벨에 있는 상태에서 수평 주사 클록(CLKH)이 발생하면, 수평 주사 회로(304)의 열 선택 신호(H1)가 인에이블된다. 이 상태에서, 클록(CLKAD)은 화소(1, 1)로부터의 신호를 4회 연속해서 판독하기 위해 4회 발생한다(기간 T301 참조).

이하에, 4개의 연속 판독 동작들은 수평 주사 클록(CLKH) 및 수직 주사 클록(CLKV)을 사용하여 수평 주사 회로(304)의 열 선택 신호 및 수직 주사 회로(303)의 행 신호 라인을 순차 전환하면서 각 화소에 대해 수행될 수 있다. 따라서, 직사각형 반도체 기판에 제공된 모든 화소들 각각에 대한 4회 판독 동작은 1회 수직 주사 동작 및 1회 수평 주사 동작이 수행되는 동안 수행될 수 있다.

그러나, 판독 처리가 각 화소에 대해 복수 회 반복되는 경우에, 평균 처리가 각 화소에 대해 수행될 때에도 저주파 노이즈 성분들을 제거하는 것이 곤란하다. 그러므로, 본 예시적 실시예에 있어서, 도 7에 예시된 판독 방법을 사용하는 것보다는 오히려, 도 6에 예시된 판독 방법을 사용하여 복수의 비파괴 판독 동작들을 수행하는 것이 바람직하다. 이하의 설명에서, 복수의 비파괴 판독 동작들을 수행하기 위해 도 6에 예시된 판독 방법이 이용되는 것으로 가정된다.

도 8의 (a)와 (b)는 본 예시적 실시예에 따른 직사각형 반도체 기판에 포함되는 화소 가산 회로의 예시적 회로 구성을 예시한다.

도 8의 (a)는 도 2에 각각 예시되어 있는 2개의 간략화된 화소 회로들을 포함하는 회로에 삽입된 회로의 일례를 예시한다.

실제 회로는 광 신호 및 노이즈 신호 각각에 제공되는 화소 가산 회로들을 포함한다. 그러나, 설명을 간략화하기 위해, 도 8의 (a)와 (b)는 광 신호 및 노이즈 신호의 샘플 홀드 회로들 중 하나만을 예시한다.

각 회로들은 도 2에 예시된 포토다이오드(PD)에 대응하는 포토다이오드들(160 및 161)을 포함한다. 각 회로들은 소스 폴로어들로서 동작하는 증폭 MOS 트랜지스터들(즉, 화소 증폭기들)(162, 163, 166, 167, 172, 및 173)을 더 포함한다. 증폭 MOS 트랜지스터들(162 및 163)은 도 2에 예시된 제1 화소 증폭기(M4)에 대응한다. 증폭 MOS 트랜지스터들(166 및 167)은 도 2에 예시된 제2 화소 증폭기(M7)에 대응한다. 증폭 MOS 트랜지스터들(172 및 173)은 도 2에 예시된 광 신호 전용 화소 증폭기(M10) 또는 노이즈 신호 전용 화소 증폭기(M13)에 대응한다.

각 회로들은 도 2에 예시된 클램프 커패시터(Ccl)에 대응하는 클램프 커패시터들(164 및 165)을 더 포함한다. 2개의 샘플 MOS 트랜지스터들(즉, 샘플 홀드 스위치들)(168 및 169)은 광 신호 축적 샘플 홀드 회로 또는 노이즈 신호 축적 샘플 홀드 회로를 구성한다. 샘플 MOS 트랜지스터들(168 및 169)은 도 2에 예시된 광 신호 전용 샘플 홀드 스위치(M8) 또는 노이즈 신호 전용 샘플 홀드 스위치(M11)에 대응한다.

각 회로들은 도 2에 예시된 광 신호 홀드 커패시터(CS) 또는 노이즈 신호 홀드 커패시터(CN)에 대응하는 광 신호 전용 홀드 커패시터 또는 노이즈 신호 전용 홀드 커패시터(170 또는 171 참조)를 더 포함한다. 2개의 가산 전용 MOS 트랜지스터들(즉, 가산 스위치들)(150 및 151)은 화소 가산 회로를 협력적으로 구성한다.

도 8의 (b)는 직사각형 반도체 기판의 1화소를 협력적으로 구성하는 화소 회로(180) 및 화소 가산 회로(153)의 예시적 연결을 예시한다. 도 8의 (a)의 점선으로 지시된 회로부(153)는 도 8의 (b)의 점선으로 지시된 회로부(153)에 대응한다.

도 8의 (b)에 예시된 바와 같이, 화소 가산은 인접하는 화소들의 광 신호(또는 노이즈 신호) 전용 홀드 커패시터들을 연결함으로써 실현될 수 있다. 따라서, 주사되는 화소들의 수는 화소 정보를 폐기하지 않고 감소될 수 있다. 신호 판독 처리는 고속 프레임 레이트로 수행될 수 있다.

도 8의 (b)에서, 신호(ADD0)가 하이 레벨로 되고 신호(ADD1)가 로우 레벨로 될 때, 2 × 2 화소들의 가산이 실현될 수 있다. 게다가, 신호(ADD0)가 하이 레벨로 되고 신호(ADD1)가 하이 레벨로 될 때, 4 × 4 화소들의 가산이 실현될 수 있다. 게다가, 상술한 화소 가산 회로는 감도의 전환을 실현하기 위해 도 2에 예시된 감도 선택 스위치(M1)와 조합될 수 있다.

예를 들어, 가산 처리 또는 평균 처리가 2 × 2 화소들의 화소 정보에 수행되면, 화상은 1화소의 화소 정보를 축소하는 처리가 수행되는 경우에 도 8의 (a)와 (b)에 예시된 아날로그 신호들의 단순한 가산 판독을 수행함으로써 고속으로 획득될 수 있다.

그러나, 2 × 2 화소들의 적어도 하나가 결함이 있는 경우에, 가산 처리된 화소들은 결함 화소들로서 간주된다. 더 구체적으로, 이 경우에, 축소 처리된 화상은 결함 화소들의 존재로 인해 크게 악화된다. 그러므로, 본 예시적 실시예에 따른 처리는 축소 처리된 화상이 악화되는 것을 방지하기 위해 결함 화소들의 임의의 화소 정보를 포함하지 않고 상술한 축소 처리를 수행하는 것을 포함한다.

본 예시적 실시예에 따른 처리는 화소 정보에 A/D 변환를 수행함으로써 획득가능한 디지털 값을 획득하는 것 및 그 다음 결함 화소 위치 정보에 기초하여 정상 화소들의 화소 정보를 선택하는 것을 포함한다. 본 예시적 실시예에 따른 처리는 임의의 결함 화소들을 포함하지 않는 화소 가산 결과를 획득하기 위해 선택된 화소 정보를 사용하여 가산 처리(즉, 디지털 비닝 처리)를 수행하는 것을 더 포함한다.

대안으로, 본 예시적 실시예에 따른 처리는 아날로그 신호 기반 화소 가산 처리된 화상 데이터를 나타내는 디지털 값을 획득하는 것, 그 후 결함 화소 위치 정보에 기초하여 정상 화소들의 화소 정보를 선택하는 것, 및 선택된 화소 정보를 사용하여 디지털 비닝 처리를 최종적으로 수행하는 것을 포함할 수 있다. 이 경우에, 신호 판독 처리가 고속 프레임 레이트로 수행될 수 있고 결함 화소들이 없는 화소 가산 결과가 획득될 수 있도록 주사되는 화소들의 수를 감소시키는 것이 가능하다.

본래, 결함 화소가 아날로그 신호 기반 화소 가산 처리되는 경우에 및 인접하는 화소들의 값들이 평균화될 때, 화소의 결함이 제거될 수 있다. 다른 한편, 새로운 결함 화소는 도 8의 (a)와 (b)에 예시된 화소 가산 회로의 오동작으로 인해 발생될 수 있다. 게다가, 결함 화소는 화소 회로의 감도에 따라 변동된다. 그러므로, 고체 상태 촬상 장치에 따라 촬영 동작을 수행할 수 있는 모든 촬영 모드들(예를 들어, 화상 사이즈 및 감도)에 대응한 결함 화소 위치 정보를 준비할 필요가 있다.

게다가, 화상 센서에 의해 획득된 판독 신호는 랜덤 노이즈들을 포함한다. 본 예시적 실시예에서 이용되는 센서는 비파괴 판독 동작을 수행할 수 있는 고체 상태 화상 센서이다. 따라서, 단일 노광 동안 축적된 신호를 복수회 판독하여 평균값을 획득함으로써 랜덤하게 발생하는 노이즈들을 저감하여 신호 대 노이즈비(S/N)를 개선하는 것이 가능하다.

도 9는 본 예시적 실시예에 따른 플랫 패널 센서(105) 및 촬영 제어 유닛(109)의 구성 예를 예시한다. 도 9에서, 도 1에 예시된 블록도의 것과 유사한 기능 블록은 동일한 참조 숫자에 의해 표시되고 그의 설명은 반복되지 않는다.

촬영 제어 유닛(109)은 구동 회로(127), 비파괴 다수 판독 평균 회로(121), 디지털 비닝 회로(122), 결함 정보 보존 버퍼(128), 및 화상 전송전 버퍼(123)를 포함한다. 구동 회로(127)은 플랫 패널 센서(105)의 구동 제어 및 촬영 모드 제어를 수행할 수 있다.

비파괴 다수 판독 평균 회로(121)는 복수의 비파괴 판독 동작들을 통해서 획득된 화소(즉, 광전 변환 소자) 신호들에 평균 처리를 수행할 수 있다. 디지털 비닝 회로(122)는 가산된 신호들을 공간적으로 비닝하는 디지털 비닝 처리를 수행할 수 있다.

결함 정보 보존 버퍼(128)는 디지털 비닝 처리에 사용되는 결함 화소 위치 정보를 일시적으로 보존할 수 있다. 촬영 제어 유닛(109)은 비닝 처리된 신호에 기초하여 화상 데이터를 출력할 수 있다. 결함 정보 보존 버퍼(128)에 보존되는 결함 화소 위치 정보는 예를 들어 촬상 장치의 설정 상태에 따라 변경가능하다.

화상 전송전 버퍼(123)는 시스템 제어 장치(101)에 전송되는 화상을 일시적으로 기억할 수 있다. 본 예시적 실시예에 있어서, 촬영 제어 유닛(109)은 회로 구성이 프로그램가능한 반도체 장치(예를 들어, FPGA(Field Programmable Gate Array))에 의해 실현될 수 있다. 비파괴 다수 판독 평균 회로(121) 및 디지털 비닝 회로(122)는 동일한 반도체 장치(예를 들어, FPGA)에 배치된다.

게다가, 비파괴 다수 판독 평균 회로(121) 및 디지털 비닝 회로(122)가 제공된 복수의 반도체 장치들(예를 들어, FPGA들)을 제공하는 것이 유용하다. 이 경우에, 각 반도체 장치들은 플랫 패널 센서(105)의 화상 영역의 상호 다른 부분 영역들에 처리를 수행할 수 있다. 예를 들어, 처리를 수행하기 위해 플랫 패널 센서(105)의 각 직사각형 반도체 기판(106)에 대하여 비파괴 다수 판독 평균 회로(121) 및 디지털 비닝 회로(122)가 제공된 복수의 반도체 장치들(예를 들어, FPGA들)을 제공하는 것이 유용하다.

비파괴 다수 판독 평균 회로(121)는 비파괴 다수 판독 평균 처리 버퍼(129)를 포함한다. 디지털 비닝 회로(122)는 디지털 비닝 처리 버퍼(130)를 포함한다.

도 9에서, 선택 회로(131)는 비파괴 다수 판독 평균 회로(121)에 의해 수행되는 처리의 존재를 선택할 수 있다. 선택 회로(132)는 디지털 비닝 회로(122)에 의해 수행되는 처리의 존재를 선택할 수 있다.

디지털 비닝 처리에 사용되는 결함 화소 위치 정보는 예를 들어 촬영 제어 유닛(109)의 외부에 제공된 메모리(124)(예를 들어, DDR(double-data-rate) 동적 랜덤 액세스 메모리)에 보존되어 있다. 결함 화소 위치 정보는 예를 들어 다양한 촬영 모드들(예를 들어, 화상 사이즈 및 감도, 다시 말하면 비닝 처리 및 게인)에 대응하고, 메모리(124)에 보존되어 있는 복수의 정보이다. 메모리(124)로부터 결함 정보 보존 버퍼(128)로의 결함 화소 위치 정보의 판독은 예를 들어 촬영 모드가 설정될 때 또는 전원이 온될 때 수행될 수 있다.

플랫 패널 센서(105)는 아날로그 비닝 유닛으로서의 화소 가산 회로(120)를 포함한다. 화소 가산 회로(120)는 도 8의 (a)와 (b)에 예시된 화소 가산 회로 에 대응한다. CPU(central processing unit)(126)는 촬영 제어 유닛(109)을 제어하도록 구성된 제어 유닛으로서 동작가능하다. 프로그램 메모리(125)는 상술한 제어를 수행하는데 용구되는 프로그램을 기억하고 있다.

본 예시적 실시예에 따른 처리는 복수의 비파괴 판독 동작들을 통해서 획득된 화소 신호들에 적용되는 조합된 평균 및 디지털 비닝 처리를 포함한다. 본 예시적 실시예에 있어서, 화소 가산 회로(120)는 비닝 처리를 수행하지 않고 1화소에 수행되는 비파괴 판독 동작들의 수는 4회인 것으로 가정되고, 디지털 비닝 처리된 화소 그룹이 2 × 2 화소들인 것으로 더 가정된다.

도 6에 예시된 바와 같이, 본 예시적 실시예에 따른 처리는 샘플링된 화소 데이터의 각 행에 수평 주사 동작을 4회 반복적으로 수행하는 것, 및 직사각형 반도체 기판으로부터의 모든 화소 데이터를 4회 판독하는 것을 포함한다. 판독된 화소 데이터는 A/D 변환기(108)에 의해 연속적으로 A/D 변환되고 선택 회로(131)를 통해서 비파괴 다수 판독 평균 회로(121)에 공급된다.

본 예시적 실시예에 있어서, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L1)는 행 신호 라인(V1)이 수직 주사 회로(303)에 의해 인에이블될 때 제1 수평 주사 동작으로 판독되어 A/D 변환될 수 있다. 그 다음, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L2)는 제2 수평 주사 동작으로 판독되어 A/D 변환될 수 있다. 유사하게, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L3)는 제3 수평 주사 동작으로 판독되어 A/D 변환될 수 있다. 그 다음, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L4)는 제4 수평 주사 동작으로 판독되어 A/D 변환될 수 있다.

게다가, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L5)는 행 신호 라인(V2)이 수직 주사 회로(303)에 의해 인에이블될 때 제1 수평 주사 동작으로 판독되어 A/D 변환될 수 있다. 그 다음, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L6)는 제2 수평 주사 동작으로 판독되어 A/D 변환될 수 있다. 유사하게, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L7)는 제3 수평 주사 동작으로 판독되어 A/D 변환될 수 있다. 그 다음, 수평 방향으로 확장되는 화소 그룹의 화소 데이터(L8)는 제4 수평 주사 동작으로 판독되어 A/D 변환될 수 있다.

비파괴 다수 판독 평균 회로(121)에 입력되는 화소 데이터(L1)는 비파괴 다수 판독 평균 처리 버퍼(129)에 보존될 수 있다. 그 다음, 비파괴 다수 판독 평균 회로(121)는 계속 입력된 화소 데이터(L2)와 버퍼(129)에 보존된 화소 데이터(L1)를 각 화소에 가산한다. 가산 결과, 즉 화소 데이터(L1 + L2)는 버퍼(129)에 보존될 수 있다.

게다가, 비파괴 다수 판독 평균 회로(121)는 계속 입력된 화소 데이터(L3)와 버퍼(129)에 보존된 화소 데이터(L1 + L2)를 각 화소에 가산한다. 가산 결과, 즉 화소 데이터(L1 + L2 + L3)는 버퍼(129)에 보존될 수 있다.

그 후에, 비파괴 다수 판독 평균 회로(121)는 입력된 화소 데이터(L4)와 버퍼(129)에 보존된 화소 데이터(L1 + L2 + L3)를 각 화소에 가산한다.

그 다음, 비파괴 다수 판독 평균 회로(121)는 수평 방향으로 확장되는 화소 그룹의 평균된 화소 데이터(D1) = ((L1 + L2 + L3 + L4)/4)를 획득하기 위해 가산 결과, 즉 화소 데이터(L1 + L2 + L3 + L4)를 각 화소에 4로 분할한다.

그 다음, 화소 데이터(D1)는 디지털 비닝 회로(122)에 입력된다. 평균된 화소 데이터(D2) = ((L5 + L6 + L7 + L8)/4)를 획득하기 위해 유사한 평균 처리가 수행된다. 화소 데이터(D2)는 또한 디지털 비닝 회로(122)에 입력된다. 비파괴 다수 판독 평균 회로(121)에 의해 획득된 화소 데이터(D1, ㆍㆍㆍ, 및 Dn)는 디지털 비닝 회로(122)에 순차 입력된다.

상술한 처리를 수행하기 위해, 판독된 화상 사이즈의 1행의 화소 데이터를 기억할 수 있는 충분한 용량을 갖는 라인 버퍼에 의해 비파괴 다수 판독 평균 회로(121)의 버퍼(129)를 구성하는 것이 바람직하다.

디지털 비닝 회로(122)에 입력된 수평 방향으로 확장되는 화소 그룹의 화소 데이터(D1)는 어드레스들((1, 1) 내지 (n, 1))을 갖는 합계 n개의 화소들로 구성된다. 디지털 비닝 회로(122)는 수평 방향으로 수행된 비닝 처리되는 화소들의 세트를 획득하기 위해 입력된 화소 데이터를 사용하여 가산 처리를 수행한다. 이 경우에, 디지털 비닝 회로(122)는 결함 정보 보존 버퍼(128)에 보존되어 있는 결함 화소 위치 정보에 기초하여 정상 화소들의 화소 정보만을 선택함으로써 가산 처리를 수행한다.

본 예시적 실시예에 있어서, 처리되는 각 화소 그룹은 2 × 2 화소들로 구성된다. 그러므로, 디지털 비닝 회로(122)는 2개의 화소들의 가산을 반복한다. 더 구체적으로, 디지털 비닝 회로(122)는 화소 데이터(D1)로부터 (1, 1) 및 (2, 1)의 가산, (3, 1) 및 (4, 1)의 가산, ㆍㆍㆍ, 및 (n-1, 1) 및 (n, 1)의 가산을 획득한다. 그 다음, 합계 (n/2)개의 화소들을 포함하는 화소 데이터(D1')는 디지털 비닝 처리 버퍼(130)에 보존된다. 유사하게, 디지털 비닝 회로(122)는 화소 데이터(D2)로부터 (1, 2) 및 (2, 2)의 가산, ㆍㆍㆍ, 및 (n-1, 2) 및 (n, 2)의 가산을 획득한다.

그 다음, 디지털 비닝 회로(122)는 유효 화소들의 기초하여 평균을 획득하기 위해 획득된 가산 결과(즉, 화소 데이터(D2'))와 버퍼(130)에 보존된 화소 데이터(D1')를 각 화소에 가산한다. 그 결과, 예를 들어 (1, 1) 및 (2, 1), 및, (1, 2) 및 (2, 2) 화소들로 구성된 2 × 2 화소들의 화소 정보를 평균화함으로써 임의의 결함 화소들을 포함하지 않는 화소 가산 결과를 획득하는 것이 가능하다. 상술한 처리를 수행하기 위해, 디지털 비닝 처리된 화상 사이즈의 1행의 화소 데이터를 보존하는 능력을 갖는 라인 버퍼에 의해 디지털 비닝 회로(122)의 버퍼(130)를 구성하는 것이 바람직하다.

본 예시적 실시예에 따른 처리는 디지털 비닝 처리가 수행될 때마다 디지털 비닝 처리되는 화소 부분의 결함 화소 위치 정보를 메모리(124)로부터 판독하는 것 및 판독된 결함 화소 위치 정보를 촬영 제어 유닛(109)의 결함 정보 보존 버퍼(128)를 보존하는 것을 포함한다.

도 10a는 본 예시적 실시예에 따른 처리의 순서도를 예시한다.

단계 S11에서, 촬상 장치의 전원이 온된다. 그 다음, 단계 S12에서, 촬영 모드가 설정된다. 그 후에, 단계 S13에서, 디지털 비닝 처리를 포함하는 촬영 동작이 수행된다. 동시에, 단계 S14에서, 촬영 모드에 바람직한 결함 화소 위치 정보는 메모리(124)로부터 판독된다. 판독된 결함 화소 위치 정보는 촬영 제어 유닛(109)의 결함 정보 보존 버퍼(128)에 보존된다.

디지털 비닝 처리와 병행하여 메모리(124)로부터의 결함 화소 위치 정보를 판독하는 상술한 처리를 수행하는 것은 결함 정보 보존 버퍼(128)의 용량을 최소화할 수 있는 회로를 실현하는데 유용하다. 촬영 제어 유닛(109)은 디지털 비닝 처리를 수행하면서 외부에 제공된 메모리(124)에 액세스할 때에도, 본 예시적 실시예에 따른 디지털 비닝 처리가 각 프레임에 1회 수행되기 때문에 회로의 처리 속도에 악영향을 미치는 것이 없다.

디지털 비닝 회로(122)에서 디지털 비닝 처리된 화상 데이터는 화상 전송전 버퍼(123)에 순차 입력된다. 화상 전송전 버퍼(123)에 보존된 화상 데이터는 그 후 시스템 제어 장치(101)의 화상 처리 유닛에 전송된다.

화상 전송전 버퍼(123)는 촬영 제어 유닛(109)의 외부에 제공된 외부 메모리(예를 들어, DDR)에 의해 대체될 수 있다. 예를 들어, 상술한 메모리는 메모리(124)이며, 메모리(124)는 결함 화소 위치 정보의 판독 및 전송될 화상의 기록/판독 액세스를 동시에 수행한다. 그러나, 본 예시적 실시예에 있어서, 디지털 비닝 처리는 1프레임에 1회 수행된다. 그러므로, 회로의 처리 속도가 효과적으로 유지될 수 있다.

본 예시적 실시예에 따른 처리는 디지털 비닝 처리를 더 수행하기 위해 샘플링된 화소 데이터를 각 행에 4회 수평 주사하는 것 및 각 행의 주사된 결과들을 평균하는 것을 포함한다. 그러므로, 판독 시간을 증가시키지 않고 랜덤 노이즈들을 저감하는 것이 가능하다.

게다가, 결함 화소 위치 정보를 참조하여 정상 화소들의 화소 정보만을 이용하여 디지털 비닝 처리가 수행되기 때문에 임의의 결함 화소들의 존재로 인해 화질이 악화되는 것을 방지하는 것이 가능하다. 게다가, 본 예시적 실시예에 따른 상술한 처리를 수행할 시에 최소 필요한 라인 버퍼가 각 회로의 버퍼로서 사용가능하기 때문에 회로 규모를 감소시키는 것이 가능하다.

게다가, 1프레임을 4회 반복적으로 판독하는 것에 특징이 있는 방법에 비해서, 수평 주사 동작을 4회 수행함으로써 각 행을 연속 판독하는 방법은 판독 시간이 단축되기 때문에 프레임 레이트를 증가시키는데 유용하다.

게다가, 본 예시적 실시예에 따른 처리는 디지털 비닝 처리를 1프레임에 1회 수행하는 것을 포함한다. 그러므로, 회로의 처리 속도는 결함 화소 위치 정보가 메모리(124)로부터 판독되는 횟수(즉, 메모리가 액세스되는 횟수)를 증가시키기 않고 효과적으로 증가될 수 있다. 상술한 효과는 결함 화소 위치 정보를 격납한 메모리가 촬영 제어 유닛(109)의 외부에 제공된 메모리(예를 들어, DDR)이면 더욱 증대될 수 있다.

화소 신호가 플랫 패널 센서로부터 비파괴적으로 판독되는 횟수는 상술한 예에 제한되지 않는다. 게다가, 디지털 비닝 처리되는 매트릭스의 사이즈는 상술한 예에 제한되지 않는다. 그러므로, 임의의 다른 n × n 매트릭스(n은 자연수임)가 사용가능하다. 게다가, 디지털 비닝 처리 중에 임의의 결함 화소 위치 정보를 판독하지 않고 상술한 처리를 수행하는 것이 또한 가능하다.

게다가, 화소 가산 회로(120), 비파괴 다수 판독 평균 회로(121), 및 디지털 비닝 회로(122)는 독립 회로들이고 서로 임의로 조합될 수 있다. 센서(105)로부터 판독된 데이터는 화소 가산 회로(120)에 의해 획득된 데이터일 수 있다. 센서 내의 화소 가산 처리 및 디지털 비닝 처리를 수행하는 것이 가능하다.

예를 들어, 화소 가산 회로(120)에 의해 2 × 2 화소들에 수행된 비닝 처리의 처리 결과에 2 × 2 디지털 비닝 처리가 수행되면, 시스템 제어 장치(101)에 최종적으로 전송된 화상은 4 × 4 비닝 처리를 통해서 획득된 결과이다.

예를 들어, 4 × 4 화소들에 수행되는 비닝 처리가 단지 디지털 비닝 처리인 경우에, 화소 가산 회로(120)는 임의의 비닝 처리없이 1 × 1 화상을 판독하고, 디지털 비닝 회로(122)는 4 × 4 디지털 비닝 처리를 수행한다. 이 경우에, A/D 변환, 평균 처리, 및 디지털 비닝 처리 각각에서 처리되는 화소들의 수가 1 × 1이기 때문에 상당한 처리 시간이 요구된다.

다른 한편, 센서(105) 내의 아날로그 신호 기반 화소 가산 처리와 2 × 2 비닝 처리의 처리 결과에 대하여 2 × 2 디지털 비닝 처리가 수행되는 경우에, 센서 내에서 주사되는 화소들의 수가 감소될 수 있다. 그러므로, 고속 프레임 레이트로 신호들을 판독하는 것이 가능해진다. 게다가, 판독된 화소 신호는 이미 2 × 2 비닝 처리되어 있다. 그러므로, A/D 변환, 평균 처리, 및 디지털 비닝 처리 각각에서 나중에 처리되는 화소들의 수는 상술한 1 × 1 경우에 비해서 1/4 레벨로 감소될 수 있다. 처리 속도가 고속으로 되고 고속 프레임 레이트가 실현될 수 있다.

일반적으로, 아날로그 신호 기반 화소 가산 처리에서, 예를 들어, 2 × 2 화소들 중 어느 하나가 결함이 있다면 또는 화소 가산 회로(120)가 오동작될 때, 가산 처리되는 화소들은 결함 화소들로서 간주된다. 그러나, 본 예시적 실시예에 따르면, 센서 내의 아날로그 신호 기반 화소 가산 및 결함 화소 위치 정보에 기초하여 정상 화소들의 화소 정보만을 사용하는 디지털 비닝이 둘 다 수행된다. 그러므로, 고속 판독을 실현하지 않고 임의의 결함 화소를 포함하지 않는 화소 가산 결과를 획득하는 것이 가능하다.

본 예시적 실시예는 상술한 예에 제한되지 않는다. 예를 들어, 결함 화소 위치 정보를 메모리로부터 판독하고 판독 정보를 버퍼에 보존하는 방법 또는 타이밍을 변경하는 것이 유용하다.

도 10b는 본 예시적 실시예에 따른 처리 순서도의 다른 예를 예시한다.

도 10b에 예시된 예에 따르면, 단계 S21에서, 촬상 정치의 전원이 온된다. 그 다음, 단계 S22에서, 촬영 모드가 설정된다. 그 후에, 단계 S23에서, 촬영 모드에 바람직한 1프레임의 결함 화소 위치 정보는 메모리(124)로부터 판독된다. 판독된 결함 화소 위치 정보는 촬영 제어 유닛(109)의 결함 정보 보존 버퍼(128)에 보존된다.

단계 S24에서, 디지털 비닝 처리를 포함하는 촬영 동작이 수행된다. 이 경우에, 결함 화소 위치 정보는 결함 정보 보존 버퍼(128)로부터 판독되고, 디지털 비닝 처리가 수행된다.

상술한 처리가 수행되는 경우에, 촬영 제어 유닛(109)은 촬영 모드가 전환될 때에만 외부에 제공되는 메모리(124)에 액세스하고 메모리(124)로의 어떤 액세스도 디지털 비닝 처리 동안 수행되지 않는다. 따라서, 촬영 동작 중에 회로의 처리 속도를 증가시키는 것이 가능하다.

그러나, 도 10b에 예시된 예에 따르면, 촬영 제어 유닛(109) 내에 적어도 1프레임의 결함 화소 위치 정보를 보존할 수 있는 결함 정보 보존 버퍼(128)를 준비하는 것이 필요하다. 게다가, 촬영 모드가 변경될 때 결함 화소 위치 정보를 판독하기 위해 상당한 시간이 요구된다. 그러므로, 도 10a에 예시된 예에 비해서, 촬영 동작을 완료한 후 촬영 모드를 변경하고 새로운 촬영 동작을 개시할 때까지의 시간이 오래 걸린다.

도 10c는 본 예시적 실시예에 따른 처리 순서도의 다른 예를 예시한다.

도 10c에 예시된 예에 따르면, 단계 S31에서, 촬상 장치의 전원이 온된다. 그 다음, 단계 S32에서, 모든 촬영 모드들에 대응하는 결함 화소 위치 정보는 메모리(124)로부터 판독된다. 판독된 결함 화소 위치 정보는 촬영 제어 유닛(109)의 결함 정보 보존 버퍼(128)에 보존된다.

단계 S33에서, 촬영 모드가 설정된다. 그 다음, 단계 S34에서, 디지털 비닝 처리를 포함하는 촬영 동작이 수행된다. 이 경우에, 결함 화소 위치 정보는 결함 정보 보존 버퍼(128)로부터 판독되고, 디지털 비닝 처리가 수행된다.

상술한 처리에 따르면, 메모리(124)로의 어떤 액세스도 디지털 비닝 처리 중에 수행되지 않는다. 그러므로, 촬영 동작 중에 회로의 처리 속도를 증가시키는 것이 가능하다. 게다가, 촬영 모드가 변경될 때 어떤 메모리 액세스도 요구되지 않는다. 그러므로, 촬영 동작를 완료한 후 촬영 모드를 변경하고 새로운 촬영 동작을 개시하는데 요구되는 시간이 단축될 수 있다. 그러나, 촬영 제어 유닛(109) 내에 모든 촬영 모드들에 대응한 결함 정보를 보존할 수 있는 결함 정보 보존 버퍼(128)를 준비하는 요구되기 때문에 회로 규모가 커진다.

게다가, 본 발명은 이하의 처리에 의해 실현될 수 있다. 더 구체적으로, 처리는 상술한 예시적 실시예의 기능들을 실현할 수 있는 소프트웨어 프로그램을 네트워크 또는 적절한 기억 매체를 통해서 시스템 또는 장치에 제공하는 것 및 시스템 또는 장치의 컴퓨터(또는 CPU 또는 MPU(micro-processing unit))가 프로그램을 판독하여 실행하게 하는 것을 포함한다.

상술한 예시적 실시예들은 본 발명을 실현할 수 있는 단지 예들이다. 본 발명의 기술적 범위는 상술한 실시예들에 제한되지 않아야 한다. 더 구체적으로, 본 발명은 기술 사상 또는 그의 본질적인 특징들로부터 벗어나지 않고 다양한 방법들로 수정될 수 있다.

본 발명의 예시적 실시예는 비파괴적으로 판독된 평균 처리 및 디지털 비닝 처리를 각 화소에 효율적으로 실행할 수 있는 촬상 장치 및 촬상 방법을 제공하는 목적을 갖는다. 상술한 예시적 실시예에 따르면, 판독 시간 또는 처리 시간을 증가시키지 않고 작은 회로 규모로 복수회 판독된 화소 신호들의 평균 처리 및 디지털 비닝 처리를 각 화소에 효율적으로 실행할 수 있는 촬상 장치 및 촬상 방법을 제공하는 것이 가능하다.

본 발명의 양태들은 상술한 실시예들의 기능들을 수행하기 위해 메모리 디바이스(컴퓨터 판독가능 매체)에 기록된 프로그램을 판독 및 실행하는 시스템 또는 장치(또는 CPU 또는 MPU와 같은 디바이스들)의 컴퓨터, 및 방법에 의해 실현될 수도 있으며, 그의 단계들은 예를 들어 상술한 실시예들의 기능들을 수행하기 위해 메모리 디바이스에 기록된 프로그램을 판독 및 실행함으로써 시스템 또는 장치의 컴퓨터에 의해 수행된다. 이 때문에, 프로그램은 컴퓨터에 예를 들어 네트워크를 통해서 또는 메모리 디바이스(예를 들어, 컴퓨터 판독가능 매체)의 역할을 하는 다양한 타입들의 기록 매체로부터 제공된다. 그러한 경우에, 시스템 또는 장치, 및 프로그램이 기억되는 기록 매체는 본 발명의 범위 내에 있는 것으로 포함된다.

본 발명이 예시적 실시예들을 참조하여 설명되었을지라도, 본 발명은 개시된 예시적 실시예들에 제한되지 않는 것이 이해되어야 한다. 이하의 청구범위의 범위는 모든 수정들, 등가 구조들, 및 기능들을 포함하도록 가장 넓은 해석을 허용해야 한다.

Claims

촬상 장치로서,
2차원 패턴으로 배치된 복수의 화소들과, 상기 복수의 화소들 각각으로부터 획득된 신호를 샘플 홀드하도록 구성된 샘플 홀드 유닛과, 1행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하고 다음 행의 화소들을 판독하도록 주사를 수행한 후에, 상기 샘플 홀드 유닛에 의해 샘플 홀드된 신호를 판독하기 위해 행 방향 및 열 방향으로 주사를 수행하도록 구성된 판독 유닛을 포함하는 센서;
상기 판독 유닛에 의해 판독된 상기 신호에 아날로그/디지털 변환 처리를 수행하도록 구성된 A/D 변환 유닛;
상기 A/D 변환 유닛에 의해 아날로그/디지털 변환된 상기 신호의 평균 처리를 각 화소에 수행하도록 구성된 평균 처리 유닛; 및
상기 평균 처리 유닛에 의해 평균 처리된 상기 신호를 사용하여 비닝(binning) 처리를 수행하도록 구성된 디지털 비닝 유닛
을 포함하는, 촬상 장치.
제1항에 있어서,
결함 화소 위치 정보를 일시적으로 보존하도록 구성된 보존 유닛을 더 포함하고,
상기 디지털 비닝 유닛은, 상기 보존 유닛에 보존되어 있는 상기 결함 화소 위치 정보에 기초하여, 상기 결함 화소 위치 정보에 의해 지시되는 결함 화소 신호들을 포함하지 않는 화소들을 사용해서 상기 비닝 처리를 수행하도록 구성된, 촬상 장치.
제2항에 있어서,
상기 보존 유닛에 보존되어 있는 상기 결함 화소 위치 정보는 외부 메모리에 격납되어 있는, 촬상 장치.
제3항에 있어서,
상기 보존 유닛에 보존되어 있는 상기 결함 화소 위치 정보는 상기 촬상 장치의 설정 상태에 따라 변경가능한, 촬상 장치.
제3항에 있어서,
상기 촬상 장치의 각 촬영 모드들에 대응하는 복수의 상기 결함 화소 위치 정보는 상기 외부 메모리에 격납되어 있는, 촬상 장치.
제3항에 있어서,
상기 결함 화소 위치 정보는 상기 디지털 비닝 유닛이 상기 비닝 처리를 수행할 때마다 상기 외부 메모리로부터 판독되는, 촬상 장치.
제3항에 있어서,
상기 결함 화소 위치 정보는 상기 촬상 장치의 촬영 모드가 설정될 때 상기 외부 메모리로부터 판독되는, 촬상 장치.
제3항에 있어서,
복수의 상기 결함 화소 위치 정보는 상기 촬상 장치의 전원이 온될 때 상기 외부 메모리로부터 판독되는, 촬상 장치.
제1항에 있어서,
상기 평균 처리 유닛 및 상기 디지털 비닝 유닛은 동일한 반도체 장치에 제공되어 있는, 촬상 장치.
제9항에 있어서,
상기 평균 처리 유닛 및 상기 디지털 비닝 유닛이 제공된 복수의 반도체 장치들을 더 포함하고,
상기 복수의 반도체 장치들은 상기 복수의 화소들이 제공된 촬상 영역의 서로 다른 부분 영역들에 각각 할당되는, 촬상 장치.
제1항에 있어서,
상기 센서는 1행에서의 상기 열 방향으로 수행되는 주사에 비해 상기 행 방향으로 수행되는 주사에 전환 시간을 필요로 하는, 촬상 장치.
제1항에 있어서,
상기 평균 처리 유닛은 1행의 입력되는 신호들을 보존할 수 있는 용량을 갖는 버퍼를 포함하는, 촬상 장치.
제1항에 있어서,
상기 센서는 복수의 화소들을 각각 포함하는 복수의 반도체 기판들에 의해 구성된, 촬상 장치.
제1항에 있어서,
상기 센서는 상기 판독 유닛에 의해 판독된 신호를 사용하여 상기 비닝 처리를 수행하도록 구성된 아날로그 비닝 유닛을 포함하고,
상기 A/D 변환 유닛은 상기 아날로그 비닝 유닛에 의해 비닝 처리된 신호에 상기 아날로그/디지털 변환 처리를 수행하도록 구성된, 촬상 장치.
제1항에 있어서,
상기 센서는,
선택된 화소로부터 획득되고 상기 선택된 화소에서 증폭된 신호를 사용하여 상기 비닝 처리를 수행하도록 구성된 아날로그 비닝 유닛; 및
상기 아날로그 비닝 유닛에 의해 처리된 신호를 증폭하도록 구성된 증폭 유닛을 포함하고,
상기 A/D 변환 유닛은 상기 증폭 유닛에 의해 증폭된 신호에 상기 아날로그/디지털 변환 처리를 수행하도록 구성된, 촬상 장치.
촬상 장치로서,
2차원 패턴으로 배치된 복수의 화소들과, 상기 복수의 화소들 각각으로부터 획득된 신호를 샘플 홀드하도록 구성된 샘플 홀드 유닛과, 1행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하고 다음 행의 화소들을 판독하도록 주사를 수행한 후에, 상기 샘플 홀드 유닛에 의해 샘플 홀드된 신호를 판독하기 위해 행 방향 및 열 방향으로 주사를 수행하도록 구성된 판독 유닛을 포함하는 센서;
상기 판독 유닛에 의해 판독된 상기 신호에 아날로그/디지털 변환 처리를 수행하도록 구성된 A/D 변환 유닛;
상기 A/D 변환 유닛에 의해 아날로그/디지털 변환된 상기 신호의 평균 처리를 각 화소에 수행하도록 구성된 평균 처리 유닛;
결함 화소 위치 정보를 일시적으로 보존하도록 구성된 보존 유닛; 및
상기 평균 처리 유닛에 의해 평균 처리된 신호들 중, 상기 보존 유닛에 보존되어 있는 상기 결함 화소 위치 정보에 기초하여, 상기 결함 화소 위치 정보에 의해 지시되는 결함 화소 신호들을 포함하지 않는 화소들을 사용해서 비닝 처리를 수행하도록 구성된 디지털 비닝 유닛을 포함하고,
상기 센서는 복수의 화소들을 각각 포함하는 복수의 반도체 기판들에 의해 구성되고,
상기 촬상 장치의 각 촬영 모드들에 대응하는 복수의 상기 결함 화소 위치 정보는 외부 메모리에 격납되어 있는, 촬상 장치.
2차원 패턴으로 배치된 복수의 화소들과, 상기 복수의 화소들 각각으로부터 획득된 신호를 샘플 홀드하도록 구성된 샘플 홀드 유닛과, 1행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하고 다음 행의 화소들을 판독하도록 주사를 수행한 후에, 상기 샘플 홀드 유닛에 의해 샘플 홀드된 신호를 판독하기 위해 행 방향 및 열 방향으로 주사를 수행하도록 구성된 판독 유닛을 포함하는 센서를 포함하는 촬상 장치의 촬상 방법으로서,
상기 판독 유닛에 의해 판독된 신호에 아날로그/디지털 변환 처리를 수행하는 단계;
아날로그/디지털 변환된 상기 신호의 평균 처리를 각 화소에 수행하는 단계; 및
평균 처리된 상기 신호를 사용하여 디지털 비닝 처리를 수행하는 단계
를 포함하는, 촬상 방법.
촬상 장치로서,
2차원 패턴으로 배치된 복수의 화소들과, 화소로부터 획득된 신호를 샘플 홀드하도록 구성된 샘플 홀드 유닛과, 1행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하고 다음 행의 화소들을 판독하도록 주사를 수행한 후에, 상기 샘플 홀드 유닛에 의해 샘플 홀드된 신호를 판독하기 위해 행 방향 및 열 방향으로 주사를 수행하도록 구성된 판독 유닛을 포함하는 센서;
상기 판독 유닛에 의해 판독된 상기 신호에 아날로그/디지털 변환 처리를 수행하도록 구성된 A/D 변환 유닛;
상기 A/D 변환 유닛에 의해 아날로그/디지털 변환된 상기 신호의 평균 처리를 각 화소에 수행하도록 구성된 평균 처리 유닛;
결함 화소 위치 정보를 일시적으로 보존하도록 구성된 보존 유닛; 및
상기 평균 처리 유닛에 의해 평균 처리된 신호들 중, 상기 보존 유닛에 보존되어 있는 상기 결함 화소 위치 정보에 기초하여, 상기 결함 화소 위치 정보에 의해 지시되는 결함 화소 신호들을 포함하지 않는 화소들을 사용해서 비닝 처리를 수행하도록 구성된 디지털 비닝 유닛을 포함하고,
상기 촬상 장치의 각 촬영 모드들에 대응하는 복수의 상기 결함 화소 위치 정보는 외부 메모리에 격납되어 있고,
상기 촬상 장치에서의 촬영 모드 설정에 대응한 상기 결함 화소 위치 정보는 상기 외부 메모리로부터 상기 보존 유닛으로 판독되는, 촬상 장치.
X선 검출기로서,
2차원 패턴으로 배치된 복수의 화소들을 포함하는 X선 화상 센서 - 상기 복수의 화소들 각각은 광전 변환 소자 및 상기 광전 변환 소자의 신호를 샘플 홀드하는 샘플 홀드 회로를 포함함 -;
1행의 상기 광전 변환 소자들로부터 샘플 홀드된 신호에 대해 복수의 비파괴 판독 동작들을 수행한 후에, 다음 행의 화소들에 대해 복수의 비파괴 판독 동작들을 수행하도록 구성된 제어 유닛;
복수회 판독된 신호를 각 화소에 가산하도록 구성된 가산 처리 유닛;
가산된 상기 신호에 비닝 처리를 공간적으로 수행하도록 구성된 비닝 유닛; 및
비닝 처리된 상기 신호에 기초하여 화상 데이터를 출력하도록 구성된 출력 유닛을 포함하는, X선 검출기.