JP2016152542A - 放射線撮像装置及びその制御方法 - Google Patents

Abstract

【課題】画像切り出しモードの際に、画素からの電荷信号の読み出し時に遅延が生じることを回避する仕組みを提供する。【解決手段】入射したＸ線を電荷信号に変換する変換素子を含む画素２０１が行列状に複数設けられた放射線検出部と、画素２０１を行方向に接続する行信号線２０４に対して、当該行信号線２０４に接続されている画素２０１を駆動させるための駆動信号を順次出力する走査を行う垂直走査回路２０２と、画像切り出しモードの際に、画素２０１のリセット駆動の開始から画素２０１のサンプリング駆動の開始までの期間中に、垂直走査回路２０２に対して、画像切り出しモードにおける画像切り出し開始位置の手前までの位置に相当する行信号線２０４に駆動信号を順次出力する走査を行わせる走査制御部を備える。【選択図】図２

Description

本発明は、被写体を放射線撮像する放射線撮像装置及びその制御方法に関するものである。

近年、デジタルＸ線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的として、光電変換素子を用いた等倍光学系の大面積フラットパネル式の放射線撮像装置が普及している。光電変換素子を用いた撮像装置には、アモルファスシリコン型、ＣＣＤ型やＣＭＯＳ型がある。

アモルファスシリコン型の撮像装置は、大画面のものを作製しやすい。しかしながら、その反面、高速動作に対して半導体特性が十分ではない。また、アモルファスシリコン半導体は、単結晶シリコン半導体に比べてガラス基板上の半導体基板としての微細加工が難しく、その結果、出力信号線の容量が大きくなり、いわゆるｋＴＣノイズの原因となる。

ＣＣＤ型の撮像装置は、完全空乏型で高感度であるが、大画面化には不向きである。ＣＣＤは電荷転送型であるため、大面積になり、電荷転送の転送段数が増加すると、駆動電圧が駆動端と中心付近では異なり完全転送が困難になる。また、消費電力は、ＣＶｆ²（Ｃは基板とウエルとの間の容量、Ｖはパルス振幅、ｆはパルス周波数）で表されるが、大面積である程、ＣとＶが大きくなり、消費電力がＣＭＯＳ型の撮像装置と比較して１０倍以上大きくなる。

下記の特許文献１には、大面積フラットパネル式のセンサとしてＣＭＯＳ型の撮像装置を適用し、シリコン半導体ウエハからＣＭＯＳ型の光電変換素子を矩形状に切り出した矩形半導体基板をタイリングすることにより、大面積を実現したものが開示されている。ＣＭＯＳ型の撮像装置は、微細加工によりアモルファスシリコン型の撮像装置よりも高速読み出しが可能で、さらに高感度が得られる。また、ＣＭＯＳ型の撮像装置は、ＣＣＤ型の撮像装置のような電荷転送の転送段数や消費電力に問題が無く大面積化が容易であり、大面積フラットパネル式のセンサの特に動画像撮像装置として、優位性が高いことが知られている。

一方で、Ｘ線撮像装置のユーザは、撮影対象部位やＸ線照射野に応じて、任意の画像サイズ指定・画素数指定でのＸ線画像の取得が可能となっている。例えば、下記の特許文献２には、診断に最適なＸ線画像を得るために、ユーザの設定に応じて、撮影装置の全画素領域のうちの一部の画素領域に基づく画像を切り出して画像出力する技術が開示されている。

特開２００２−３４４８０９号公報 特開２００７−２８２７７２号公報

Ｘ線撮影装置で用いるフラットパネルセンサは、例えば、１１ｉｎｃｈ×１１ｉｎｃｈ等の大画面サイズの撮影領域を有するが、Ｘ線撮影装置は、システム制御装置等からの設定により、この撮影領域を任意のサイズに切り出して画像出力する機能を有している。これにより、ユーザは、撮影対象部位やＸ線照射野に応じて、任意のサイズの画像取得が可能となっている。

撮影画像を任意のサイズに切り出す際、フラットパネルセンサ内で扱う画像データ容量を初段にて小さくするために、フラットパネルセンサからの画素信号（電荷信号）の読み出し時に、切り出す任意のサイズの画像における電荷信号のみを読み出す処理が行われる。この際、読み出し走査開始位置や読み出し走査停止位置を指定し、任意の領域のみの電荷信号を読み出す駆動方式のセンサである「デコード式読み出しセンサ」の利用が考えられる。しかしながら、この「デコード式読み出しセンサ」は、読み出し位置選択信号をパルス転送により順次走査を行う駆動方式の「シフトレジスタ式読み出しセンサ」に比べると、回路規模が大きくなり、センサのパターンデザインやコストに影響を及ぼしていた。

一方、「シフトレジスタ式読み出しセンサ」は、回路規模やコストの面で優位なものの、画素からの電荷信号の読み出し開始時に、画像切り出しサイズに従った指定の読み出し開始位置まで順次走査を行う必要がある。このため、画素からの電荷信号の読み出し時に遅延が生じるという問題があった。

本発明は、このような問題点に鑑みてなされたものであり、画像切り出しモードの際に、画素からの電荷信号の読み出し時に遅延が生じることを回避する仕組みを提供することを目的とする。

本発明の放射線撮像装置は、入射した放射線を電荷信号に変換する変換素子を含む画素が行列状に複数設けられた放射線検出手段と、前記画素のリセット駆動を制御するリセット駆動制御手段と、前記画素のサンプリング駆動を制御するサンプリング駆動制御手段と、前記行列状に設けられた前記画素を行方向および列方向のうちの一方の方向に接続する複数の第１の信号線に対して、当該第１の信号線に接続されている前記画素を駆動させるための駆動信号を順次出力する走査を行う走査手段と、画像切り出しモードの際に、前記リセット駆動の開始から前記サンプリング駆動の開始までの期間中に、前記走査手段に対して、前記画像切り出しモードにおける画像切り出し開始位置の手前までの位置に相当する前記第１の信号線に前記駆動信号を順次出力する第１の走査を行わせる走査制御手段とを有する。
また、本発明は、上述した放射線撮像装置の制御方法を含む。

本発明によれば、画像切り出しモードの際に、画素からの電荷信号の読み出し時に遅延が生じることを回避することができる。

本発明の実施形態に係るＸ線撮影システム（放射線撮影システム）の概略構成の一例を模式的に示す図である。 図１に示す矩形半導体基板の内部構造の一例を模式的に示す図である。 図２に示す１つの画素の内部回路の一例を示す図である。 比較例に係るＸ線撮像装置（放射線撮像装置）の制御方法の一例を示すタイミングチャートである。 本発明の実施形態に係るＸ線撮像装置（放射線撮像装置）の制御方法の一例を示すタイミングチャートである。 図５に示す画像切り出し事前走査（第１の走査）による駆動方法の一例を示すタイミングチャートである。 本発明の実施形態を示し、図２に示す垂直走査回路において行われる読み出し回路による読み出しを伴う画像切り出し実行中走査（第２の走査）による駆動方法の一例を示すタイミングチャートである。

以下に、図面を参照しながら、本発明を実施するための形態（実施形態）について説明する。なお、以下の本発明の実施形態の説明では、本発明に係る放射線撮像装置として、放射線の一種であるＸ線を用いて被写体の撮影（撮像）を行うＸ線撮像装置を適用した場合について説明を行う。また、本発明においては、このＸ線撮像装置に限らず、例えば、他の放射線（例えば、α線、β線、γ線等）を用いて被写体の撮像を行う放射線撮像装置に適用することも可能である。

図１は、本発明の実施形態に係るＸ線撮影システム（放射線撮影システム）１００の概略構成の一例を模式的に示す図である。図１において、１１０はＸ線撮像装置（放射線撮像装置）、１２０はＸ線管（放射線管）、１３０は画像処理・システム制御装置、１４０はＸ線発生装置（放射線発生装置）、１５０は画像表示装置である。ここで、被写体（不図示）は、Ｘ線管１２０とＸ線撮像装置１１０との間の空間に配置される。また、Ｘ線撮像装置１１０は、画像処理・システム制御装置１３０と通信可能に構成され、Ｘ線画像を撮影（撮像）する装置である。

被写体（不図示）の撮影時には、画像処理・システム制御装置１３０により、Ｘ線撮像装置１１０とＸ線発生装置１４０が同期制御される。撮影時に、Ｘ線発生装置１４０によりＸ線管１２０から照射され、被写体（不図示）を透過したＸ線（放射線）は、Ｘ線撮像装置１１０に入射する。そして、Ｘ線撮像装置１１０に入射したＸ線は、シンチレータ（不図示）により可視光に変換される。そして、Ｘ線撮像装置１１０では、光電変換により可視光の光量に応じた電荷信号をアナログの電気信号として蓄積し、その後、蓄積した電荷信号を読み出してＡ／Ｄ変換を行う。これにより、Ｘ線照射に対応したＸ線画像データ（放射線画像データ）が生成される。そして、このＸ線画像データは、Ｘ線撮像装置１１０から画像処理・システム制御装置１３０に転送され、画像処理・システム制御装置１３０において画像処理が行われる。その後、画像表示装置１５０に、画像処理が行われたＸ線画像データに基づくＸ線画像がリアルタイムで表示される。

Ｘ線撮像装置１１０において、１１１は、矩形半導体基板である。この矩形半導体基板１１１は、例えば、入射したＸ線を電荷信号に変換する変換素子（例えば上述したシンチレータ、及び光電変換素子からなる）を含む画素が行列状に複数設けられたＸ線検出部（放射線検出部）を備えて構成されている。この矩形半導体基板１１１は、例えば、ＣＭＯＳ型の撮像素子で構成されている。１１２は、フラットパネルセンサである。このフラットパネルセンサ１１２は、矩形半導体基板１１１が、平面基台（不図示）上に１２行×２列にタイリングされて構成されている。この際、矩形半導体基板１１１は、つなぎ用エリアセンサとして設けられている。そして、矩形半導体基板１１１上に形成される画素は、等ピッチで行列状に並んでおり、上述した平面基台上で隣接する矩形半導体基板１１１は、その境界を挟んで画素が矩形半導体基板上と同じピッチになるようにタイリングされている。

フラットパネルセンサ１１２の上辺と下辺部には、行列状に並んだ矩形半導体基板１１１の不図示の外部端子（電極パット）が一列に並んでいる。この矩形半導体基板１１１の電極パットは、フライングリード式プリント配線板（不図示）で外部の回路と接続される。また、矩形半導体基板１１１上には、アナログ出力のイネーブル／ディセーブルを切り換えるアナログスイッチ素子等の切り換え素子が構成されている。アナログ出力用スイッチ素子を構成することにより、チップセレクト制御信号による矩形半導体基板１１１の出力制御が可能であり、矩形半導体基板１１１のアナログ出力線同士をまとめて接続し直接増幅器１１３に接続することができる。

Ｘ線撮像装置１１０は、フラットパネルセンサ１１２にタイリングされた３枚の矩形半導体基板１１１からのアナログの電気信号を、１つの増幅器１１３を介して１つのＡ／Ｄ変換部１１４でアナログ・デジタル変換（Ａ／Ｄ変換）してデジタルの電気信号を得る。そして、各Ａ／Ｄ変換部１１４から、デジタル信号のＸ線画像データが出力される。

Ｘ線撮像装置１１０において、１１５は、撮像装置内制御部である。この撮像装置内制御部１１５は、画像処理・システム制御装置１３０との間で制御コマンドの通信、同期信号の通信、Ｘ線画像データの通信、及び、各種の情報通信を行う。また、撮像装置内制御部１１５は、フラットパネルセンサ１１２の制御機能も兼ね備えており、フラットパネルセンサ１１２の駆動制御や撮影モード制御を行う。そして、撮像装置内制御部１１５は、複数のＡ／Ｄ変換部１１４からＡ／Ｄ変換されたブロックごとのデジタルＸ線画像データを合成してフレームＸ線画像データとし、これを画像処理・システム制御装置１３０に転送する。

図１において、１６１は、コマンド制御用インターフェースである。このコマンド制御用インターフェース１６１を介して、画像処理・システム制御装置１３０からは、撮像装置内制御部１１５に対して、撮影モードの設定情報、各種パラメータの設定情報、撮影開始設定情報、撮影終了設定情報などが送信される。また、このコマンド制御用インターフェース１６１を介して、撮像装置内制御部１１５からは、画像処理・システム制御装置１３０に対して、Ｘ線撮像装置１１０の状態情報などが送信される。

図１において、１６２は、画像データインターフェースである。この画像データインターフェース１６２を介して、撮像装置内制御部１１５から画像処理・システム制御装置１３０に対して、Ｘ線画像データが送信される。図１において、１６３は、ＲＥＡＤＹ信号であり、Ｘ線撮像装置１１０が撮影可能状態になったことを撮像装置内制御部１１５から画像処理・システム制御装置１３０に伝える信号である。図１において、１６４は、外部同期信号であり、画像処理・システム制御装置１３０が撮像装置内制御部１１５からＲＥＡＤＹ信号１６３を受け、撮像装置内制御部１１５にＸ線曝射のタイミングを知らせる信号である。図１において、１６５は、曝射許可信号である。この曝射許可信号１６５がイネーブルの間に画像処理・システム制御装置１３０からＸ線発生装置１４０に曝射信号が送信され、Ｘ線管１２０から曝謝されたＸ線が有効なＸ線として取り扱われ、Ｘ線撮像装置１１０においてＸ線画像データが生成される。

図２は、図１に示す矩形半導体基板１１１の内部構造の一例を模式的に示す図である。矩形半導体基板１１１は、チップセレクト端子ＣＳ、光信号出力端子Ｓ、ノイズ信号出力端子Ｎ、垂直走査回路スタート信号端子ＶＳＴ、垂直走査回路クロック端子ＣＬＫＶ、水平走査回路スタート信号端子ＨＳＴ、水平走査回路クロック端子ＣＬＫＨを有する。

図２において、２０１は、入射したＸ線を電荷信号に変換する変換素子を含む画素である。矩形半導体基板１１１には、この画素２０１が行列状に複数設けられた放射線検出部が設けられている。図２において、２０２は、行方向の画素２０１の集合である画素群を行信号線２０４を介して順次選択し、垂直走査クロックＣＬＫＶに同期してそれぞれの画素群を副走査方向である垂直方向に順次走査する垂直走査回路である。図２において、２０３は、垂直走査回路２０２により選択された主査方向である行方向の画素群を、列信号線２０５及び２０６を介して、水平走査クロックＣＬＫＨに同期して１画素ずつ順次選択する水平走査回路である。図２において、２０４は、行列状に設けられた画素２０１を行方向（一方の方向）に接続する行信号線である。この行信号線２０４がイネーブルになることにより、画素２０１にサンプルホールドされた光電圧信号Ｓ及びノイズ電圧信号Ｎが、それぞれ、列信号線２０５及び２０６に出力される。ここで、光電圧信号Ｓは、例えば、Ｘ線が照射された際に変換素子で生成された電荷信号に基づくものであり、ノイズ電圧信号Ｎは、例えば、Ｘ線が非照射の際に変換素子で生成された電荷信号に基づくものである。図２において、２０５及び２０６は、行列状に設けられた画素２０１を列方向（他方の方向）に接続する列信号線である。列信号線２０５及び２０６に出力された各種の電圧信号を水平走査回路２０３が順次選択することにより、それぞれ、アナログ信号出力線２０７及び２０８に各画素２０１の電圧信号が順次出力される。

このように、矩形半導体基板１１１は、垂直走査回路２０２及び水平走査回路２０３を使用したＸＹアドレス方式によるスイッチング動作によって画素２０１の選択走査が行われる。そして、この選択走査により、トランジスタで増幅された各画素２０１の光電圧信号Ｓ及びノイズ電圧信号Ｎは、それぞれ、列信号線２０５及び２０６、アナログ信号出力線２０７及び２０８を介して、光信号出力端子Ｓ及びノイズ信号出力端子Ｎに出力される。

図２において、ＣＳは、チップセレクト端子であり、このチップセレクト端子ＣＳをオンすることにより、電荷信号読み出し走査に従った画素２０１の光電圧信号Ｓ及びノイズ電圧信号Ｎが、光信号出力端子Ｓ及びノイズ信号出力端子Ｎから出力される。ここで、画素２０１の内部のサンプルホールド回路の後段のＳ信号出力切り換えアナログスイッチ（転送スイッチＳ）及びＮ信号出力切り換えアナログスイッチ（転送スイッチＮ）、列信号線２０５及び２０６、列信号線２０５及び２０６を水平走査回路２０３の出力により切り換えるスイッチングトランジスタは、読み出し回路を構成している。

図２において、ＣＬＫＶは、垂直走査回路クロック端子である。図２において、ＶＳＴは、垂直走査回路スタート信号端子である。垂直走査スタート信号端子ＶＳＴをハイにした後、垂直走査クロック端子ＣＬＫＶから垂直走査クロックを入力することにより、Ｖ１，Ｖ２，・・・Ｖｍと行選択信号が順次イネーブルに入れ替わる。ここで、行選択信号Ｖ１，Ｖ２，・・・Ｖｍは、それぞれの行信号線２０４に接続されている画素２０１を駆動させるための駆動信号に相当する。次いで、垂直走査が開始されたら、垂直走査スタート信号端子ＶＳＴをローにする。

図２において、ＣＬＫＨは、水平走査回路クロック端子である。図２において、ＨＳＴは、水平走査回路スタート信号端子である。水平走査スタート信号端子ＨＳＴをハイにし、水平走査クロック端子ＣＬＫＨから水平走査クロックを入力することにより、Ｈ１，Ｈ２，・・・Ｈｎと列選択信号が順次イネーブルに入れ替わる。次いで、水平走査が開始されたら、水平走査スタート信号端子ＨＳＴをローにする。

垂直走査回路２０２の行選択信号Ｖ１の出力がイネーブルになると、行選択信号Ｖ１が出力された行信号線２０４に接続する横１行の画素群（１，１）〜（ｎ、１）が選択される。そして、当該横１行の各画素２０１から、それぞれの列信号線２０５及び２０６に、光電圧信号Ｓ及びノイズ電圧信号Ｎが出力される。そして、水平走査回路２０３の列選択信号のイネーブルをＨ１，Ｈ２，・・・Ｈｎと順次切り換えることにより、横１行の画素２０１の光電圧信号Ｓ及びノイズ電圧信号Ｎが順次アナログ信号出力線２０７及び２０８を経由して、光信号出力端子Ｓ及びノイズ信号出力端子Ｎに出力される。行選択信号Ｖｍまで同様な水平走査を行うことにより、全画素の画素信号の出力が得られる。

図３は、図２に示す１つの画素２０１の内部回路の一例を示す図である。図３において、ＰＤは、光電変換を行う光電変換素子であるフォトダイオードである。図３において、Ｍ２は、フローティングディフュージョンに蓄積された電荷信号を放電させるためのリセットＭＯＳトランジスタ（リセットスイッチ）であり、Ｃｆｄは、電荷信号を蓄積するフローティングディフュージョン（浮遊拡散領域）の容量である。図３において、Ｍ１は、高ダイナミックレンジモードと高感度モードを切り換えるための感度切り換え用ＭＯＳトランジスタ（感度切り換えスイッチ）である。図３において、Ｃ１は、ダイナミックレンジ拡大用の容量であり、感度切り換えスイッチ（Ｍ１）をオンすると電荷信号の蓄積が可能となる。また、感度切り換えスイッチ（Ｍ１）をオンすると、フローティングノード部の容量が実質的に増え、感度は低くなるがダイナミックレンジを拡大することができる。よって、例えば、高感度が必要な透視撮影時には、感度切り換えスイッチ（Ｍ１）をオフし、高ダイナミックレンジが必要なＤＳＡ撮影時などには、感度切り換えスイッチ（Ｍ１）をオンする。図３において、Ｍ４は、ソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ１）である。図３において、Ｍ３は、画素アンプ１（Ｍ４）を動作状態とさせるための選択ＭＯＳトランジスタ（選択スイッチ１）である。

図３において、画素アンプ１（Ｍ４）の後段には、フォトダイオードＰＤで発生するｋＴＣノイズを除去するクランプ回路が設けられている。図３において、Ｃｃｌは、クランプ容量であり、Ｍ５は、クランプ用ＭＯＳトランジスタ（クランプスイッチ）である。図３において、Ｍ７は、ソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ２）である。図３において、Ｍ６は、画素アンプ２（Ｍ７）を動作状態とするための選択ＭＯＳトランジスタ（選択スイッチ２）である。

図３において、画素アンプ２（Ｍ７）の後段には、２つのサンプルホールド回路が設けられている。図３において、Ｍ８は、光電圧信号蓄積用のサンプルホールド回路を構成する、サンプルホールド用ＭＯＳトランジスタ（サンプルホールドスイッチＳ）である。図３において、ＣＳは、光電圧信号用ホールド容量である。図３において、Ｍ１１は、ノイズ電圧信号蓄積用のサンプルホールド回路を構成する、サンプルホールドＭＯＳトランジスタ（サンプルホールドスイッチＮ）である。図３において、ＣＮは、ノイズ電圧信号用ホールド容量である。図３において、Ｍ１０は、ソースフォロアとして動作する光電圧信号の増幅ＭＯＳトランジスタ（画素アンプＳ）である。図３において、Ｍ９は、画素アンプＳ（Ｍ１０）で増幅された光電圧信号を列信号線２０５に出力するためのアナログスイッチ（転送スイッチＳ）である。図３において、Ｍ１３は、ソースフォロアとしての動作するノイズ電圧信号の増幅ＭＯＳトランジスタ（画素アンプＮ）である。図３において、Ｍ１２は、画素アンプＮ（Ｍ１３）で増幅されたノイズ電圧信号を列信号線２０６に出力するためのアナログスイッチ（転送スイッチＮ）である。

図３において、ＥＮ信号は、選択スイッチ１（Ｍ３）、選択スイッチ２（Ｍ６）のゲートに接続され、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態とさせるための制御信号である。このＥＮ信号がハイレベルの時、画素アンプ１（Ｍ４）及び画素アンプ２（Ｍ７）は、同時に動作状態となる。図３において、ＷＩＤＥ信号は、感度切り換えスイッチ（Ｍ１）のゲートに接続され感度の切換を制御する。このＷＩＤＥ信号がローレベルの時は、感度切り換えスイッチがオフし高感度モードとなる。図３において、ＰＲＥＳ信号は、リセットスイッチ（Ｍ２）をオンしてフォトダイオードＰＤに蓄積された電荷信号を放電させるリセット信号である。図３において、ＰＣＬ信号は、クランプスイッチ（Ｍ５）を制御する信号であり、ＰＣＬ信号がハイレベルの時にクランプスイッチ（Ｍ５）がオンし、クランプ容量（Ｃｃｌ）を基準電圧ＶＣＬに設定する。図３において、ＴＳ信号は、光電圧信号サンプルホールド制御信号であり、ＴＳ信号をハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで光電圧信号が画素アンプ２（Ｍ７）を通して光電圧信号用ホールド容量ＣＳに一括転送される。次いで、全画素一括でＴＳ信号をローレベルとし、サンプルスイッチＳ（Ｍ８）をオフすることで、サンプルホールド回路への光電圧信号の保持が完了する。図３において、ＴＮ信号は、ノイズ電圧信号サンプルホールド制御信号であり、ＴＮ信号をハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることでノイズ電圧信号が画素アンプ２（Ｍ７）を通してノイズ電圧信号用ホールド容量ＣＮに一括転送される。次いで、全画素一括でＴＮ信号をローレベルとし、サンプルスイッチＮ（Ｍ１１）をオフすることで、サンプルホールド回路へのノイズ電圧信号の保持が完了する。図３において、光電圧信号用ホールド容量ＣＳ及びノイズ電圧信号用ホールド容量ＣＮへのサンプルホールド後は、サンプルホールドスイッチＳ（Ｍ８）及びサンプルホールドスイッチＮ（Ｍ１１）がオフとなる。そして、光電圧信号用ホールド容量ＣＳ及びノイズ電圧信号用ホールド容量ＣＮは、前段の蓄積回路と切り離されるため、再度サンプルホールドされるまで蓄積した光電圧信号を非破壊で読み出すことが可能である。

図４は、比較例に係るＸ線撮像装置（放射線撮像装置）の制御方法の一例を示すタイミングチャートである。具体的に、図４は、固定フレームレートでＸ線ウィンドウ制限のある動画撮影時の制御方法の一例を示すタイミングチャートである。以下、動画像撮影において、光電圧信号用ホールド容量ＣＳ及びノイズ電圧信号用ホールド容量に電荷信号がサンプルホールドされ、読み出されるまでのタイミングについて説明する。なお、図４の以下の説明では、上述した図１〜図３に示された構成を用いて説明を行う。

図４において、時刻ｔ５０で撮影モードが設定され、時刻ｔ５１から当該撮影モードにおける撮影のための駆動が開始される。

まず、図４の時刻ｔ５１で始まるリセット駆動Ｒ１について説明する。リセット駆動Ｒ１は、リセットとクランプを行う駆動である。まず、時刻ｔ５１でＥＮ信号をハイレベルにし、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態にする。続いて、時刻ｔ５２でＰＲＥＳ信号をハイレベルにし、フォトダイオードＰＤを基準電圧ＶＲＥＳに接続する。続いて、時刻ｔ５３でＰＣＬ信号をハイレベルにすることによりクランプスイッチ（Ｍ５）をオンし、クランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬが接続される。続いて、時刻ｔ５４でＰＲＥＳ信号をローレベルにしてリセットを終了し、クランプ容量（Ｃｃｌ）の画素アンプ１（Ｍ４）側にリセット電圧がセットされる。続いて、時刻ｔ５５でクランプスイッチ（Ｍ５）をオフし、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧に応じた電荷信号がクランプ容量（Ｃｃｌ）に蓄積されクランプが終了する。リセット駆動Ｒ１を終了し、時刻ｔ５５からフォトダイオードＰＤ、フローティングディフュージョン容量（Ｃｆｄ）の蓄積が開始される。続いて、時刻ｔ５６でＥＮ信号をローレベルとし、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を非動作状態にする。蓄積状態になったので、撮像装置内制御部１１５は、曝射許可信号１６５をイネーブルにしてＸ線の曝射を要求する。後に続くリセット駆動Ｒ１もこのタイミングで制御される。

矩形半導体基板では、動画撮影時に矩形半導体基板間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各矩形半導体基板の全ての画素を一括して同一のタイミング、同一の期間でリセット駆動Ｒ１が行われる。その後、一括露光による蓄積が行われ、各画素のフォトダイオードＰＤで発生した電荷信号が容量（Ｃｆｄ）に蓄積される。リセット駆動Ｒ１の時刻ｔ５２〜時刻ｔ５４のフォトダイオードＰＤへの基準電圧ＶＲＥＳの印加においてフォトダイオードＰＤでリセットノイズ（ｋＴＣノイズ）が発生するが、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることによりリセットノイズが除去される。

次に、図４の時刻ｔ６０で始まるサンプリング駆動Ｓ１について説明する。時刻ｔ６０）でＥＮ信号をハイレベルにして選択スイッチ１（Ｍ３）及び選択スイッチ２（Ｍ６）をオンする。これにより、容量（Ｃｆｄ）に蓄積されている電荷信号は、電荷／電圧変換され、ソースフォロアとして動作する画素アンプ１（Ｍ４）により電圧信号としてクランプ容量（Ｃｃｌ）に出力される。ここで、画素アンプ１（Ｍ４）の出力は、リセットノイズを含むが、クランプ回路によりリセット時に画素アンプ２（Ｍ７）側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光電圧信号となって画素アンプ２（Ｍ７）に出力される。続いて、時刻ｔ６１でサンプルホールド制御信号ＴＳをハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで、光電圧信号は、画素アンプ２（Ｍ７）を通して光電圧信号用ホールド容量（ＣＳ）に一括転送される。サンプルホールドを開始したので、続いて、時刻ｔ６２で曝射許可信号１６５をディセーブルとし、Ｘ線曝射を禁止する。続いて、時刻ｔ６３でＴＳ信号をローレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオフすることで、光電圧信号用ホールド容量（ＣＳ）に光電圧信号がサンプルホールドされる。続いて、時刻ｔ６４でリセット信号ＰＲＥＳをハイレベルとし、リセットスイッチ（Ｍ２）をオンし、容量（Ｃｆｄ）を基準電圧ＶＲＥＳにリセットする。続いて、時刻ｔ６５でＰＣＬ信号をハイレベルとする。これにより、クランプ容量（Ｃｃｌ）には、電圧ＶＣＬと電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷信号が蓄積される。続いて、時刻ｔ６６でリセット信号ＰＲＥＳをローレベルとし、リセットを完了する。続いて、時刻ｔ６７でＴＮ信号をハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることで、基準電圧ＶＣＬにセットされた時のノイズ電圧信号をノイズ電圧信号用ホールド容量（ＣＮ）に転送する。続いて、時刻ｔ６８でＴＮ信号をローレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオフすることで、ノイズ電圧信号用ホールド用容量（ＣＮ）にノイズ電圧信号がサンプルホールドされる。続いて、時刻ｔ６９でＰＣＬ信号をローレベルとし、さらに、時刻ｔ７０でＥＮ信号をローレベルとし、サンプリング駆動Ｓ１を終了する。このサンプリング駆動Ｓ１は、全画素を一括して行う。後に続くサンプリング駆動Ｓ１もこのタイミングで制御される。このサンプリング駆動Ｓ１の後、時刻ｔ９１において再びリセット駆動Ｒ１が行われ、次のフレームのフォトダイオードＰＤでの蓄積を開始する。

光電圧信号及びノイズ電圧信号の走査は、画素ごとに行われる。転送スイッチＳ（Ｍ９）及び転送スイッチＮ（Ｍ１２）をオンすることで、光電圧信号用ホールド容量（ＣＳ）及びノイズ電圧信号用ホールド用容量（ＣＮ）の電圧信号が、それぞれ、画素アンプＳ（Ｍ１０）及び画素アンプＮ（Ｍ１３）を通して、それぞれ、列信号線２０５及び２０６に転送される。列信号線２０５及び２０６に転送された電圧信号は、これらの列信号線に接続された作動入力アンプ（不図示）で減算される。これにより、画素アンプでの熱ノイズ、１／ｆノイズ、温度差、プロセスばらつきによるＦＰＮを除去している。なお、センサからの読み出しが可能な期間は、時刻ｔ６８のサンプルホールド終了時から、光電圧信号用ホールド容量（ＣＳ）及びノイズ電圧信号用ホールド容量（ＣＮ）に、次フレームの電荷信号のサンプルホールドが再び開始される時刻ｔ９１までの間である。

そして、図４では、サンプリング駆動Ｓ１の終了後に、画素からの電荷信号の読み出し処理ＲＤが行われる。この読み出し処理は、画像表示までの遅延をできる限り短くするようにサンプルホールド直後に行われる。

図３に示す画素の内部回路において、フォトダイオードＰＤの蓄積開始のタイミングは、図４に示すリセット完了後にＰＣＬ信号をローレベルにしてクランプが完了した時刻ｔ５５や時刻ｔ６９である。また、蓄積終了のタイミングは、ＴＳ信号をローレベルにして光電圧信号をサンプルホールドした時刻ｔ６３である。これにより、光電圧信号及びノイズ電圧信号をサンプルホールドするサンプリング駆動Ｓ１とサンプリング駆動Ｓ１との間に、蓄積時間開始のためのリセット駆動Ｒ１またはサンプリング駆動Ｓ１を挿入することで、蓄積時間を制限している。図４においては、時刻ｔ６０で始まるサンプリング駆動Ｓ１と時刻ｔ９０で始まるサンプリング駆動Ｓ１との間に、時刻ｔ８１で始まるリセット駆動Ｒ１を挿入して、実質的な蓄積時間であるＸ線ウィンドウを時刻ｔ８５〜時刻ｔ９３の期間Ｔに制限している。

図５は、本発明の実施形態に係るＸ線撮像装置（放射線撮像装置）１１０の制御方法の一例を示すタイミングチャートである。具体的に、図５は、外部同期信号に基づき、画像切り出しモードの撮影モードでの制御方法の一例を示すタイミングチャートである。図５において、Ｒ２はリセット駆動、Ｓ１はサンプリング駆動である。図４の比較例に係るＸ線撮像装置の制御方法のタイミングチャートで説明したように、本実施形態においては、サンプリング駆動Ｓ１間にリセット駆動Ｒ２を挿入して、有効な光電圧信号の蓄積時間であるＸ線ウィンドウをリセット駆動Ｒ２からサンプリング駆動Ｓ１の期間Ｔとする。なお、図５の以下の説明では、上述した図１〜図３に示された構成を用いて説明を行う。

フラットパネルセンサ１１２は、リセット駆動Ｒ２により全画素同時リセットが行われ、また、サンプリング駆動Ｓ１により全画素同時サンプリングが行われる。なお、サンプリング駆動Ｓ１は、図４に示すサンプリング駆動Ｓ１と同等である。この図５に示す、画素２０１のサンプリング駆動Ｓ１を制御する撮像装置内制御部１１５は、サンプリング駆動制御手段を構成する。

図５において、時刻ｔ１５０で画像処理・システム制御装置１３０と撮像装置内制御部１１５との間でコマンド制御用インターフェース１６１によりコマンド通信が行われ、撮影モードが設定される。ここで、この撮影モードの設定には、ゲイン設定情報や、画像切り出しサイズ設定情報等が含まれる。そして、この画像切り出しサイズ設定情報に基づき、後述する垂直走査回路２０２による走査制御が行われるので、画像切り出しサイズ設定情報は、撮像装置内制御部１１５のＦＰＧＡレジスタ等に保持される。そして、撮影モード設定後、外部同期信号を受信すると、リセット駆動Ｒ２が実施される。この図５に示す、画素２０１のリセット駆動Ｒ２を制御する撮像装置内制御部１１５は、リセット駆動制御手段を構成する。

リセット駆動Ｒ２は、リセット・クランプ駆動とサンプリング駆動とを兼ねる駆動である。まず、時刻ｔ１５１でＥＮ信号をハイレベルにし、画素アンプ１（Ｍ４）及び画素アンプ２（Ｍ７）を動作状態にする。続いて、時刻ｔ１５２でＰＲＥＳ信号をハイレベルにし、フォトダイオードＰＤを基準電圧ＶＲＥＳに接続する。続いて、時刻ｔ１５３でＰＣＬ信号をハイレベルにすることによりクランプスイッチ（Ｍ５）をオンし、クランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬが接続される。続いて、時刻ｔ１５４でＴＳ信号とＴＮ信号をハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）とスイッチＮ（Ｍ１１）とをオンする。これにより、基準電圧ＶＣＬが供給された状態で、電荷信号が、光電圧信号用ホールド容量（ＣＳ）とノイズ電圧信号用ホールド容量（ＣＮ）に蓄積される。

本実施形態では、このリセット駆動Ｒ２中に、撮影モードで設定された画像切り出しサイズ設定情報に基づく、垂直走査回路２０２による画像切り出し事前走査（第１の走査）を行う。この垂直走査回路２０２による画像切り出し事前走査（第１の走査）を制御する撮像装置内制御部１１５は、走査制御手段を構成する。ここで、垂直走査回路２０２は、行列状に設けられた画素２０１を行方向に接続する複数の行信号線２０４（第１の信号線）に対して、当該行信号線２０４に接続されている画素２０１を駆動させるための駆動信号を順次出力する走査を行う走査手段である。そして、図５に示す画像切り出し事前走査は、画像切り出しモードの際に、リセット駆動Ｒ２の開始からサンプリング駆動Ｓ１の開始までの期間中に、垂直走査回路２０２において行われる、画像切り出しモードにおける画像切り出し開始位置の手前までの位置に相当する行信号線２０４に駆動信号を順次出力する走査である。具体的に、図５に示す画像切り出し事前走査は、リセット駆動Ｒ２の開始からリセット駆動Ｒ２の終了までの期間中に行われる。より詳細には、図５に示す画像切り出し事前走査は、当該リセット駆動中の、画素２０１にクランプ用基準電圧が供給されている期間中（ＰＣＬ信号がハイレベルの期間中）に行われる。

図６は、図５に示す画像切り出し事前走査（第１の走査）による駆動方法の一例を示すタイミングチャートである。図５に示す例では、垂直走査クロックＣＬＫＶが入力されても水平走査クロックＣＬＫＨが入力されないため、画像切り出し事前走査（第１の走査）は、読み出し回路による読み出しを伴わない走査である。

初期電位印加動作は読み出し回路内の走査であり、図５の画像切り出し事前走査は上述したように読み出し回路による読み出しを伴わない走査であるため、チップセレクト信号ＣＳ０，ＣＳ１，ＣＳ２はディセーブルのままで、Ａ／Ｄ変換部１１４への出力は行わない。撮像装置内制御部１１５は、図６の時刻ｔ２５０で垂直走査スタート信号ＶＳＴをハイにした後、垂直走査クロックＣＬＫＶを連続して入力し、行信号線２０４を順次走査しながら、所望の画像切り出し開始位置Ｖｋの１行手前のＶｋ−１まで事前走査を行う。図５に示す例では、画像切り出し事前走査として水平方向の走査を行わない分、垂直方向の走査を高速で行うことが可能である（例えば１ｕｓ以下）。例えば、図５に示す画像切り出し事前走査は、例えば後述する図７に示す、垂直走査回路２０２において行われる読み出し回路による読み出しを伴う画像切り出し実行中走査（第２の走査）に比べて、高速である。このように、画像切り出し事前走査（第１の走査）を画像切り出し実行中走査（第２の走査）に比べて高速に実施することにより、画像切り出し実行中走査の準備期間を短縮することができる。

垂直走査回路２０２の出力は非選択時にオープンとなり、垂直走査回路２０２に接続される行信号線２０４はフローティングになる。矩形半導体基板１１１上の伝送路である信号線は半導体素子よりも大きな容量を有し、不定な電荷信号が蓄積する。即ち、非読み出し時には走査回路内にフローティング箇所が生じ、行信号線２０４に不定電位が発生する。読み出し回路内に残留電荷や不定電位が存在した状態で画像の読み出しを行うと、それらがノイズとしてオフセットに重畳し画質に影響する。そして、本実施形態では、図５に示すように、画像切り出し事前走査を、リセット駆動Ｒ２の期間中のクランプ電圧が出力された状態で実施することにより、電位が固定化された状態で走査を行うので、画像への悪影響も発生しない。なお、画像切り出しサイズ設定情報により、画像切り出し事前走査の時間が異なるので、それに応じて、リセット駆動Ｒ２の時間が異なるような形態としてもよい。或いは、画像切り出し最小サイズの仕様に応じて、予め固定のリセット駆動時間を設定しておき、画像切り出し事前走査が設定された固定リセット時間内に実施されるような形態としてもよい。

ここで、再び、図５の説明に戻る。画像切り出し事前走査が終了すると、時刻ｔ１５７からフォトダイオードＰＤ、フローティングディフュージョン容量（Ｃｆｄ）の蓄積が開始される。続いて、時刻ｔ１５８でＥＮ信号をローレベルとし、画素アンプ１（Ｍ４）及び画素アンプ２（Ｍ７）を非動作状態にする。そして、蓄積状態になったので、曝射許可信号１６５をイネーブルにしてＸ線の曝射を要求する。後に続くリセット駆動Ｒ２もこのタイミングで制御される。

所望のＸ線曝射が行われた後、サンプリング駆動Ｓ１を実施する。まず、時刻ｔ１６０でＥＮ信号をハイレベルにして選択スイッチ１（Ｍ３）及び選択スイッチ２（Ｍ６）をオンする。これにより、容量（Ｃｆｄ）に蓄積されている電荷信号は、電荷／電圧変換され、ソースフォロアとして動作する画素アンプ１（Ｍ４）により電圧信号としてクランプ容量（Ｃｃｌ）に出力される。ここで、画素アンプ１（Ｍ４）の出力は、リセットノイズを含むが、クランプ回路によりリセット時に画素アンプ２（Ｍ７）側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光電圧信号となって画素アンプ２（Ｍ７）に出力される。続いて、時刻ｔ１６１でサンプルホールド制御信号ＴＳをハイレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで、光電圧信号は、画素アンプ２（Ｍ７）を通して光電圧信号用ホールド容量（ＣＳ）に一括転送される。サンプルホールドを開始したので、続いて、時刻ｔ１６２で曝射許可信号１６５をディセーブルとし、Ｘ線曝射を禁止する。続いて、時刻ｔ１６３でＴＳ信号をローレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオフすることで、光電圧信号用ホールド容量（ＣＳ）に光電圧信号がサンプルホールドされる。続いて、時刻ｔ１６４でリセット信号ＰＲＥＳをハイレベルとし、リセットスイッチ（Ｍ２）をオンし、容量（Ｃｆｄ）を基準電圧ＶＲＥＳにリセットする。続いて、時刻ｔ１６５でＰＣＬ信号をハイレベルとする。これにより、クランプ容量（Ｃｃｌ）には、電圧ＶＣＬと電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷信号が蓄積される。続いて、時刻ｔ１６６でリセット信号ＰＲＥＳをローレベルとし、リセットを完了する。続いて、時刻ｔ１６７でＴＮ信号をハイレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることで、基準電圧ＶＣＬにセットされた時のノイズ電圧信号をノイズ電圧信号用ホールド容量（ＣＮ）に転送する。続いて、時刻ｔ１６８でＴＮ信号をローレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオフすることで、ノイズ電圧信号用ホールド用容量（ＣＮ）にノイズ電圧信号がサンプルホールドされる。続いて、時刻ｔ１６９でＰＣＬ信号をローレベルとし、さらに、時刻ｔ１７０でＥＮ信号をローレベルとし、サンプリング駆動Ｓ１を終了する。このサンプリング駆動Ｓ１は、全画素を一括して行う。後に続くサンプリング駆動Ｓ１もこのタイミングで制御される。このサンプリング駆動Ｓ１の後、再びリセット駆動Ｒ２が行われ、次のフレームのフォトダイオードＰＤでの蓄積を開始する。

本実施形態において、光電圧信号及びノイズ電圧信号の走査は、画素ごとに行われる。転送スイッチＳ（Ｍ９）及び転送スイッチＮ（Ｍ１２）をオンすることで、光電圧信号用ホールド容量（ＣＳ）及びノイズ信号用ホールド用容量（ＣＮ）の電圧信号が、それぞれ、画素アンプＳ（Ｍ１０）及び画素アンプＮ（Ｍ１３）を通して、それぞれ、列信号線２０５及び２０６に転送される。列信号線２０５及び２０６に転送された電圧信号は、これらの列信号線に接続された作動入力アンプ（不図示）で減算される。これにより、画素アンプでの熱ノイズ、１／ｆノイズ、温度差、プロセスばらつきによるＦＰＮを除去している。なお、センサからの読み出しが可能な期間は、時刻ｔ１６８のサンプルホールド終了時から、光電圧信号用ホールド容量（ＣＳ）及びノイズ電圧信号用ホールド容量（ＣＮ）に、次フレームの電荷信号のサンプルホールドが再び開始されるまでの間である。

そして、図５では、サンプリング駆動Ｓ１の終了後に、画素２０１からの電荷信号の読み出し処理ＲＤが行われる。この読み出し処理は、画像表示までの遅延をできる限り短くするようにサンプルホールド直後に行われる。

図７は、本発明の実施形態を示し、図２に示す垂直走査回路２０２において行われる読み出し回路による読み出しを伴う画像切り出し実行中走査（第２の走査）による駆動方法の一例を示すタイミングチャートである。具体的に、図７は、フラットパネルセンサ１１２にタイリングされた３枚の矩形半導体基板１１１からのアナログの電気信号を１つのＡ／Ｄ変換部１１４でアナログ・デジタル変換（Ａ／Ｄ変換）して読み出すためのタイミングチャートである。

図７において、ＣＳ０〜ＣＳ２は、矩形半導体基板１１１のアナログ信号の出力を制御するチップセレクト信号である。図１の矩形半導体基板１１１のアナログ出力信号に振られている番号は、図７に示すチップセレクト信号ＣＳの番号と１対１で対応している。例えば、チップセレクト信号ＣＳ０が"Ｈ"の時は矩形半導体基板１１１のアナログ出力信号の番号"０"のアナログ出力が有効になり、次段の増幅器１１３に出力される。また、チップセレクト信号ＣＳ１が"Ｈ"の時は矩形半導体基板１１１のアナログ出力信号の番号"１"のアナログ出力が有効になり、次段の増幅器１１３に出力される。

チップセレクト信号ＣＳ０は、アナログ出力信号の番号"０"の矩形半導体基板１１１に接続される。また、チップセレクト信号ＣＳ１は、アナログ出力信号の番号"１"の矩形半導体基板１１１に接続される。また、チップセレクト信号ＣＳ２は、アナログ出力信号の番号"２"の矩形半導体基板１１１に接続される。画像の読み出しの際には、まず、チップセレクト信号Ｃ０が選択される。

読み出し処理の開始時には、上述したとおり、画像切り出しサイズ設定情報に基づき、予め、所望の画像切り出し開始位置Ｖｋの１行手前のＶｋ−１まで、図５の画像切り出し事前走査が実施されている。この状態で、図７の垂直走査クロックＣＬＫＶが立ち上がると、画像切り出し開始行である行信号線Ｖｋがイネーブルとなり、行信号線Ｖｋで選択される画素群（１，ｋ）から（ｎ，ｋ）の出力が有効になり、列信号線に画素群（１，ｋ）から（ｎ，ｋ）の各画素２０１の電圧信号が出力される。

そして、水平走査スタート信号ＨＳＴがハイの状態で、水平走査クロックＣＬＫＨが立ち上がると、水平走査回路２０３の列選択信号Ｈ１がイネーブルとなる。水平走査クロックＣＬＫＨの立ち上がりに同期して、水平走査回路２０３の列選択信号がＨ２，・・Ｈｎと切り換わる。そして、画素２０１を（１，ｋ）から順番に（ｎ，ｋ）まで選択し、水平方向のチップセレクト信号Ｃ０で選択された矩形半導体基板１１１の行方向の画素群の走査を終了する。

Ａ／Ｄ変換部１１４によるＡ／Ｄ変換は、水平走査クロックＣＬＫＨに同期して行われる。続いて、チップセレクト信号ＣＳ１に切り換えて同様に水平走査を行い、チップセレクト信号ＣＳ２も同様に水平走査を行うことにより、３枚の矩形半導体基板１１１の、横１行に配設された画像群の読み出しを終了する。以降、垂直走査クロックＣＬＫＶにより垂直走査回路２０２による行信号線２０４を順次切り換え走査しながら、同様に水平走査をＶｍまで行うことにより、画像切り出しサイズ設定情報に応じた、３枚の矩形半導体基板１１１の全画素２０１の読み出しが完了する。

本実施形態によれば、画像切り出し事前走査（第１の走査）を行うようにしたので、画像切り出しモードの際に、画素からの電荷信号の読み出し時に遅延が生じることを回避することができる。また、画像切り出し事前走査時に、電位が固定化された状態で走査を行うようにしたので、画像への悪影響も発生しない。

なお、本実施形態では、画像切り出し事前走査をリセット期間中に実施する例を示したが、画像や動作に二次的な不具合が無ければ、リセット駆動Ｒ２の開始からサンプリング駆動Ｓ１の開始までの期間中に、画像切り出し事前走査を実施するようにしてもよい。また、本実施形態では、画像切り出し事前走査を、画像切り出し開始行の１行手前まで実施する例を示したが、画像や動作に二次的な不具合が無ければ、切り出し開始行まで事前に画像切り出し事前走査を行ってもよい。

また、本実施形態では、画像切り出し事前走査を行う走査手段として、行列状に設けられた画素２０１を一方の方向である行方向に接続する行信号線２０４を走査する垂直走査回路２０２に適用した例について説明を行ったが、本発明においてはこの形態に限定されるものではない。例えば、矩形半導体基板１１１の内部構成上、水平走査回路において、列信号線に接続されている画素を駆動させるための駆動信号を順次出力する走査を行う形態であれば、当該水平走査回路において上述した画像切り出し事前走査を行うようにした形態も本発明に含まれる。

また、上述した本発明の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。即ち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１１１ 矩形半導体基板、２０１ 画素、２０２ 垂直走査回路、２０３ 水平走査回路、２０４ 行信号線、２０５，２０６ 列信号線、２０７，２０８ アナログ信号出力線

Claims (7)

1. 入射した放射線を電荷信号に変換する変換素子を含む画素が行列状に複数設けられた放射線検出手段と、
   前記画素のリセット駆動を制御するリセット駆動制御手段と、
   前記画素のサンプリング駆動を制御するサンプリング駆動制御手段と、
   前記行列状に設けられた前記画素を行方向および列方向のうちの一方の方向に接続する複数の第１の信号線に対して、当該第１の信号線に接続されている前記画素を駆動させるための駆動信号を順次出力する走査を行う走査手段と、
   画像切り出しモードの際に、前記リセット駆動の開始から前記サンプリング駆動の開始までの期間中に、前記走査手段に対して、前記画像切り出しモードにおける画像切り出し開始位置の手前までの位置に相当する前記第１の信号線に前記駆動信号を順次出力する第１の走査を行わせる走査制御手段と
   を有することを特徴とする放射線撮像装置。
2. 前記行列状に設けられた前記画素を前記一方の方向とは異なる他方の方向に接続する複数の第２の信号線を介して、当該第２の信号線に接続されている前記画素から前記電荷信号を読み出す読み出し手段を更に有し、
   前記第１の走査は、前記読み出し手段による読み出しを伴わない走査であり、前記走査手段において行われる前記読み出し手段による読み出しを伴う第２の走査に比べて、高速であることを特徴とする請求項１に記載の放射線撮像装置。
3. 前記第１の走査は、前記リセット駆動の開始から前記リセット駆動の終了までの期間中に行われることを特徴とする請求項１または２に記載の放射線撮像装置。
4. 前記第１の走査は、前記リセット駆動中の、前記画素にクランプ用基準電圧が供給されている期間中に行われることを特徴とする請求項１乃至３のいずれか１項に記載の放射線撮像装置。
5. 前記第１の走査の前に、基準電圧が供給された状態で、前記画素の内部の容量に前記電荷信号の蓄積が行われることを特徴とする請求項１乃至４のいずれか１項に記載の放射線撮像装置。
6. 入射した放射線を電荷信号に変換する変換素子を含む画素が行列状に複数設けられた放射線検出手段と、前記画素のリセット駆動を制御するリセット駆動制御手段と、前記画素のサンプリング駆動を制御するサンプリング駆動制御手段と、前記行列状に設けられた前記画素を行方向および列方向のうちの一方の方向に接続する複数の第１の信号線に対して、当該第１の信号線に接続されている前記画素を駆動させるための駆動信号を順次出力する走査を行う走査手段とを有する放射線撮像装置の制御方法であって、
   画像切り出しモードの際に、前記リセット駆動の開始から前記サンプリング駆動の開始までの期間中に、前記走査手段に対して、前記画像切り出しモードにおける画像切り出し開始位置の手前までの位置に相当する前記第１の信号線に前記駆動信号を順次出力する第１の走査を行わせることを特徴とする放射線撮像装置の制御方法。
7. 前記放射線撮像装置は、前記行列状に設けられた前記画素を前記一方の方向とは異なる他方の方向に接続する複数の第２の信号線を介して、当該第２の信号線に接続されている前記画素から前記電荷信号を読み出す読み出し手段を更に有し、
   前記第１の走査は、前記読み出し手段による読み出しを伴わない走査であり、前記走査手段において行われる前記読み出し手段による読み出しを伴う第２の走査に比べて、高速であることを特徴とする請求項６に記載の放射線撮像装置の制御方法。

Images