JP6159062B2 - 撮影装置およびその制御方法 - Google Patents

Description

本発明は、撮影装置及びその制御方法に関し、特に放射線を被写体に照射して撮影する場合の画像アーチファクトを低減するための技術に関する。

近年デジタルＸ線撮影装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的に光電変換素子を用いた等倍光学系の大面積フラットパネル式の放射線撮影装置が普及している。

放射線撮影装置に用いられる等倍光学系のフラットパネルセンサの一つとして、シリコン半導体ウエハ上にＣＭＯＳ半導体製造プロセスにより生成された光電変換素子を二次元につなぎ合わせて構成した大面積フラットパネルセンサがある。特許文献１には、シリコン半導体ウエハから光電変換素子を短冊状に切り出した矩形撮影素子である矩形半導体基板を複数枚タイリングして大面積フラットパネルセンサとすることが記載されている。この手法によれば、シリコン半導体ウエハサイズ以上の大面積フラットパネルセンサの撮影領域が実現される。

光電変換素子を短冊状に切り出した矩形半導体基板の回路構成は、特許文献２に記載されている。この回路構成は、短冊状に切り出した矩形半導体基板上に、二次元に整列した光電変換素子、及び、読み出し制御回路として垂直シフトレジスタと水平シフトレジスタを備えている。また、水平シフトレジスタの近傍には外部端子（電極パット）が設けられている。外部端子から入力される制御信号、クロック信号により矩形半導体基板上の垂直シフトレジスタと水平シフトレジスタが制御され、クロック信号に同期して各シフトレジスタから順次各画素列が出力される。

特許文献３には、複数の矩形半導体基板をタイリングして構成されたフラットパネルセンサにおいて、光電変換に係るサンプリング動作をすべての画素で同時に行うことが記載されている。この構成は、一括電子シャッターを実現し、各画素の蓄積時間を同一にすることで、矩形半導体基板の貼り合わせによる画素値不連続性を防止している。

特開２００２−０２６３０２号公報 特開２００２−３４４８０９号公報 特開２００２−３４５７９７号公報

しかしながら、上記のようなフラットパネルセンサを構成する、矩形半導体基板、Ａ／Ｄ変換器、差動増幅器等の半導体は、一般的にショットノイズ、熱ノイズ、及び１／ｆ（フリッカ）ノイズを発生することが知られている。特に、ＭＯＳプロセスで製造される半導体は低周波数領域において、１／ｆノイズが支配的である。複数の矩形半導体基板をタイリングして構成されたフラットパネルセンサにおいては、この１／ｆノイズにより、Ａ／Ｄ変換器でＡ／Ｄ変換されたブロックごとのデジタル画像データ上に、１／ｆノイズが重畳される。このため、フラットパネルセンサの撮影画像にブロック状のアーチファクトが発生してしまう。

例えば、ＦＰＮ（固定パターンノイズ）補正を施した、放射線を曝射していない時のダーク画像では、１／ｆノイズが発生しなければ、図１１（ａ）のような非常にフラット画像が得られる。しかし、矩形半導体基板、差動増幅器、及びＡ／Ｄ変換器の各々に低周波の１／ｆノイズが発生すると、図１１（ｂ）に見られるような、Ａ／Ｄ変換器単位でブロック状のアーチファクトが見られるようになる。特に、放射線撮影装置は広いダイナミックレンジが必要なため、放射線撮影装置に用いられる読み出し回路には低ノイズ性が求められる。

本発明は上記課題に鑑みなされたものであり、放射線撮影装置において、１／ｆノイズによるアーチファクトの低減を可能にする技術を提供することを目的とする。

上記目的を達成するため、本発明によれば、
放射線管から被写体に向けて照射されて前記被写体を透過した放射線の強度を検知して、当該強度に対応する電気信号を出力する、マトリクス状に配置された複数の光電変換素子と、
所定のクロックに同期して、前記光電変換素子のマトリクスのライン単位で前記電気信号を読み出す読出手段と、
読み出した前記電気信号を増幅する増幅手段と、
増幅した前記電気信号を前記被写体の測定値として出力する出力手段と
を備えた撮影装置であって、
前記読出手段が１ラインの前記光電変換素子の読み出しをしてから、次の１ラインの前記光電変換素子の読み出しをするまでの間に、前記増幅手段に一定の値の電気信号を入力して出力値を測定する測定手段と、
測定された前記出力値と所定の基準値との差分を算出する算出手段と、
前記被写体の１ライン分の測定値を前記差分だけ増減して補正する補正手段と
を備えることを特徴とする撮影装置が提供される。

本発明によれば、放射線撮影装置において、１／ｆノイズによるアーチファクトの低減を可能にする技術を提供することができる。

放射線動画撮影装置システム全体を模式的に表すブロック図 矩形半導体基板の内部構造を模式的に示す図 画像読み出しの手順の一例を示すタイミング図 矩形半導体基板１画素分の等価回路を模式的に示した回路図 矩形半導体基板制御信号のタイミング図 矩形半導体基板の制御手順を示すフロー図 パルス状の放射線を断続的に被写体に照射して動画像を撮影する場合のサンプリング動作を表すタイミング図 放射線撮影装置の構成の一部を模式的に表すブロック図 放射線を連続的に被写体に照射して動画像を撮影する場合のサンプリング動作を表すタイミング図 矩形半導体基板制御信号のタイミング図 １／ｆノイズが発生した場合の画像の一例を示す図

以下、添付図面を参照して本発明の実施の形態を詳細に説明する。

＜＜実施形態１＞＞
（放射線動画撮影装置）
図１は、大面積フラットパネル式の放射線動画撮影装置のシステム全体を模式的に表すブロック図である。１００は放射線撮影装置、１０１はシステム制御装置（画像処理装置）、１０２は画像表示装置、１０３はＸ線発生装置、１０４はＸ線管（放射線管）である。撮影時にはシステム制御装置１０１により、放射線撮影装置１００とＸ線発生装置１０３が同期制御される。Ｘ線発生装置１０３の制御に基づきＸ線管１０４からＸ線（放射線）が照射されると、Ｘ線は被写体（不図示）を透過して放射線撮影装置１００に到達する。被写体を透過した放射線は、放射線撮影装置１００において、不図示のシンチレータにより可視光に変換され、光量に応じた光電変換がなされた後にＡ／Ｄ変換が行われる。そして、Ｘ線照射に対応したフレーム画像データが放射線撮影装置１００からシステム制御装置１０１に転送され、画像処理が行われた後、画像表示装置１０２に放射線画像がリアルタイムに表示される。

放射線撮影装置１００内部の１０６はフラットパネルセンサである。図１の例では、フラットパネルセンサ１０６は、シリコン半導体ウエハから二次元の光電変換素子を短冊状に切り出した矩形半導体基板１０７を、不図示の平面基台上に１４列×２行のマトリクス状にタイリングして構成されている。光電変換素子は、被写体を透過した放射線の強度を検知して、当該強度に対応する電気信号を出力する素子である。矩形半導体基板１０７には、複数の光電変換素子がマトリクス状に配置されている。フラットパネルセンサ１０６の上辺と下辺部には、マトリクス状に並んだ矩形半導体基板１０７の不図示の外部端子（電極パット）が一列に並んでいる。矩形半導体基板１０７の電極パットは不図示のフライングリード式プリント配線板で外部の回路と接続される。１３１〜１３８はアナログマルチプレクサであり、撮影部制御部１０８の制御信号により接続された矩形半導体基板の画素出力を選択し、それぞれ接続される差動増幅器１４１〜１４８に出力する。差動増幅器１４１〜１４８は、入力された電気信号（本実施形態では電圧）を増幅して出力する。１５１〜１５８はＡ／Ｄ変換器であり、撮影部制御部１０８から出力される同期クロックに従い、それぞれ接続される差動増幅器１４１〜１４８のアナログ信号をデジタル化し、撮影部制御部１０８に出力する。撮影部制御回路はＡ／Ｄ変換器１５１〜１５８によりＡ／Ｄ変換されたブロックごとのデジタル画像データをフレームデータに合成し、システム制御装置１０１に転送する。このようにして、差動増幅器１４１〜１４８から出力された電気信号は、被写体の撮影画像の測定値として出力される。

短冊状に切り出した矩形半導体基板１０７は、横約２０ｍｍ、縦約１４０ｍｍで、１４列×２行のマトリクス状にタイリングされて構成されたフラットパネルセンサ１０６の大きさは、縦約２８０ｍｍ、横約２８０ｍｍの約１１インチ角の正方形をなしている。もっとも、矩形半導体基板１０７の大きさや個数、フラットパネルセンサ１０６の大きさはこれに限られない。

（一般的なサンプリング動作）
次に、上記構成を用いて画像を読み出す一般的な手順について、図２、図３を参照して説明する。図２は、矩形半導体基板１０７の内部構造を模式的に示した図である。図３は、矩形半導体基板１０７がタイリングされたフラットパネルセンサ１０６からの画像読み出しの一例を示すタイムチャートである。

図２において、矩形半導体基板１０７上には、二次元に整列した光電変換素子を含む画素回路２０１と、読み出し制御回路として垂直シフトレジスタ２０２及び水平シフトレジスタ２０３と、が構成されている。外部端子から水平シフトレジスタスタート信号ＨＳＴ、垂直シフトレジスタスタートＶＳＴ、水平シフトクロック信号ＣＬＫＨ、垂直シフトクロック信号ＣＬＫＶが入力される。

図３において、ＶＳＴの“Ｈ”の状態でＣＬＫＶが立ち上がると、垂直シフトレジスタ２０２は内部の回路がリセットされ、垂直シフトレジスタ２０２の出力Ｖ０に“Ｈ”が出力されて行制御信号２０４で制御される１ラインの画素出力が有効となる。ＨＳＴの“Ｈ”の状態でＣＬＫＨが立ち上がると、水平シフトレジスタ２０３は内部の回路がリセットされ、水平シフトレジスタ２０３の出力Ｈ０に“Ｈ”が出力される。そして、行制御信号２０４により有効になっている１ラインの画素のうちＨ０で選択される画素回路２０１の出力がアナログ出力端子に出力される。順次ＣＬＫＨパルスが入力され、水平シフトレジスタ２０３の“Ｈ”出力は、順次Ｈ０、Ｈ１、・・、Ｈ１２６、Ｈ１２７へとシフトしてＶ０に対応する１ライン分の画素の読み出しを終了する。次に、垂直シフトクロック信号ＣＬＫＶが入力され垂直シフトレジスタ２０２の“Ｈ”出力はＶ１に切り替わる。その後、Ｖ１に対応する１ライン分の画素の読み出しを行う。これらの動きを順次繰り返し、矩形半導体基板１０７の画素の読み出しが行われる。このようにして、所定のクロックに同期して、前記光電変換素子のマトリクスのライン単位で前記電気信号を読み出す読出処理が行われる。

ＣＬＫＨのクロックに同期して矩形半導体基板１０７の画素出力が順次外部アナログ出力端子に出力されるので、Ａ／Ｄ変換器はＣＬＫＨのクロックに同期するＡ／Ｄ変換クロックＣＬＫＡＤによりＡ／Ｄ変換を行う。

図４は、タイリングされた矩形半導体基板１０７の１画素分の回路図である。図４において、３０１、３０３、３０４、３０６、３０７、３１３は、スイッチ用ＭＯＳトランジスタ（以下、「スイッチ」という）である。スイッチ３０１は、リセット電圧ＶＲＥＳを印加して、フォトダイオード部３０２及びフローティング・ディフュージョン容量（コンデンサ）３１０をリセットさせる。スイッチ３０３はフローティング・ディフュージョンアンプとして機能するＭＯＳトランジスタ３１４を起動し、スイッチ３１３はソースフォロワアンプとして機能するＭＯＳトランジスタ３１５を起動する。スイッチ３０４は、クランプ容量（コンデンサ）３０５と組み合わせることでクランプ回路構成し、フォトダイオード部３０２で発生するｋＴＣノイズ（リセットノイズ）を除去することができる。スイッチ３０６は光量に応じた信号電圧のサンプルホールドを行い、スイッチ３０７はクランプ電圧ＶＣＬのサンプルホールドを行う。

スイッチ３０６がＯＮになると、コンデンサ３０８に電荷が蓄積される。スイッチ３０７がＯＮになると、コンデンサ３０９に電荷が蓄積される。コンデンサ３０９にはクランプ電圧ＶＣＬ、すなわちノイズ成分や暗電流成分の電荷が蓄積し、コンデンサ３０８にはフォトダイオード部３０２の電圧にノイズ成分や暗電流成分を加えた電荷が蓄積する。すなわちコンデンサ３０９に蓄積した電荷からコンデンサ３０８に蓄積した電荷を減算することにより、フォトダイオード部３０２の光量に応じた電圧を得ることができる。この減算は、図１の差動増幅器１４１〜１４８で行われる。

もっとも、矩形半導体基板１０７から得られた画素値データは、コンデンサ３０８に蓄積した電荷からコンデンサ３０９に蓄積した電荷の減算では排除できないフォトダイオード部３０２のノイズ成分を含む。そのため、放射線を当てずに撮影された画素値データを固定パターンノイズ（ＦＰＮ：Fixed Pattern Noise）とし、ＦＰＮ画像により補正を行う。

ここで、パルス状の放射線を断続的に被写体に照射して動画像を撮影する場合のサンプリング動作について、図４及び図５を用いて説明する。まず、時刻ｔ１でシステム制御装置１０１から入力される同期信号ＳＹＮＣが入力されると、放射線の蓄積を開始するため、時刻ｔ２でスイッチ３０３及びスイッチ３１３をＯＮの状態にし、センサチップ上の画素回路を起動する。同時に、ＰＲＥＳ信号をＨｉｇｈとすることによってスイッチ３０１をＯＮとし、フローティング・ディフュージョン容量３１０にリセット電圧ＶＲＥＳを印加し、センサをリセットする。この同期信号ＳＹＮＣの入力される間隔が動画像の撮影間隔ＦＴとなる。

続いて、時刻ｔ３でスイッチ３０１をＯＦＦとすることによりリセットを解除したのち、ＰＣＬ信号をＨｉｇｈとすることによりスイッチ３０４をＯＮにし、コンデンサ３０５にクランプ電圧ＶＣＬの電圧を印加する。時刻ｔ４でスイッチ３０４をＯＦＦ及びスイッチ３０１をＯＦＦすることにより、画素のリセット動作を終了し、フォトダイオード部３０２の蓄積が開始され、放射線の曝射が放射線撮影装置１００に検出されることになる。

放射線は所定時間のパルスで被写体に照射されるので、フォトダイオード部３０２のノイズ成分の影響を最小限にするため、その照射時間に対応した時間が経過したら、蓄積を終了させる。そこで、時刻ｔ５でＥＮ信号をＨｉｇｈとすることによりスイッチ３０３及びスイッチ３１３をＯＮの状態にし、センサチップ上の画素回路を起動する。同時に、スイッチ３０６をＯＮにし、コンデンサ３０８にフォトダイオード部３０２の電圧をサンプルホールドする。時刻ｔ６でスイッチ３０６をＯＦＦにするとサンプルホールドが終了し、放射線曝射が無効になる。続いて、スイッチ３０１をＯＮにし、フローティング・ディフュージョン容量３１０にリセット電圧ＶＲＥＳを印加し、センサをリセットする。時刻ｔ７でスイッチ３０１をＯＦＦにした後、スイッチ３０４をＯＮにし、コンデンサ３０５にクランプ電圧ＶＣＬの電圧を印加する。続いて、スイッチ３０７をＯＮにしてコンデンサ３０９にクランプ電圧ＶＣＬをサンプルホールドする。

時刻ｔ８で、スイッチ３０７、スイッチ３０４、スイッチ３０３、及びスイッチ３１３をいずれもＯＦＦにすることにより、サンプルホールドを終了する。そして、垂直シフトレジスタ及び水平シフトレジスタを走査することによって、コンデンサ３０８とコンデンサ３０９にサンプルホールドされた電圧を順次外部に出力する。

これらの駆動タイミングは設定によって変更可能だが、撮影中は設定した駆動を繰り返すことにより、制御の簡略化を図っている。すなわち、時刻ｔ９で再度同期信号ＳＹＮＣを検出すると、時刻ｔ１０でスイッチ３０３をＯＮの状態にし、センサチップ上の画素回路を起動して、上記の動作を繰り返している。

特許文献３の構成のように、以上のサンプリング動作をすべての画素で同時に行うことにより、一括電子シャッターを実現し、各画素の蓄積時間を同一にすることで、矩形半導体基板の貼り合わせによる画素値不連続性を防止することができる。また、サンプルホールドされた電圧は、矩形半導体基板ごとに水平方向及び垂直方向のシフトレジスタにより走査することによって、アナログ信号として読みだされる。このアナログ信号をＡ／Ｄ変換器でデジタル信号に変換することにより、デジタル画像信号が生成される。放射線曝射を行っている時に走査するように構成すると、放射線の蓄積及び走査が同じタイミングで行えるため、動画撮影時の高速なフレームレートに対応することができる。

（サンプリング動作）
しかし、前述のように、上記のような一般的な画像サンプリング動作によっては、放射線撮影装置１００を構成する半導体が発生させる１／ｆノイズ（フリッカノイズ）に起因するブロック状のアーチファクトに対処することができない。そこで、本実施形態では、被写体の撮影前に差動増幅器１４１〜１４８に基準電圧信号を入力したときの当該増幅器の出力を予め求めておき、当該出力と、これらの増幅器に基準電圧信号を入力したときの出力との差分により、撮影画像を補正する。もっとも、この１／ｆノイズは時間経過により変化していくので、画像取得のタイミングと近接したタイミングに測定されたサンプルに基づいて、測定値の補正を行うことが求められる。そこで、本実施形態では、撮影間隔に含まれる本来撮影に不要な時間の中で、オフセットのサンプリングをライン単位で行う。これにより、本実施形態によれば、１／ｆノイズの緩和を効果的かつ効率的に実現することが可能である。

これを具体的に説明すると、センサ外の回路即ちマルチプレクサから差動増幅器からＡ／Ｄ変換器を通って制御部までの回路におけるオフセットのサンプリングには、マルチプレクサにおけるスイッチング処理が必要となる。本実施形態では、このスイッチング処理をブランキング期間内に行うことができるため、スイッチング処理による読み出しの遅延の影響はほぼないか、非常に小さくなる。例えば画素単位でオフセットのサンプリングを行えば、補正値は精度良く得られる一方で、スイッチング処理が読み出し時間に影響を与えることとなる。上述の実施例に係るライン単位でのオフセットのサンプリング処理は、読み出し時間の遅延を抑えつつ、ノイズの影響を効率的に抑えることができるという効果を有する。

以下、パルス状の放射線を断続的に被写体に照射して動画像を撮影する場合のサンプリング動作について、図４及び図６〜図８を用いて説明する。

図６のＳ１〜Ｓ６において、被写体がない状態で放射線を曝射して、オフセット補正用の目標値を生成するための処理を行う。Ｓ１〜Ｓ６の各処理は、同一の撮影モードで撮影する場合は、被写体の撮影を行う前に予め１回実行しておけばよく、被写体の撮影を行うたびに実行する必要はない。

まず、図６のＳ１において、放射線撮影装置１００は、システム制御装置１０１から撮影モードを設定され動作を開始する。この撮影モードには、撮影間隔を示すフレームレート、放射線を蓄積するための蓄積時間、出力画像のサイズ情報などが含まれている。

Ｓ２では、設定された撮影モードから撮影サイクル中の無駄となっている時間（無駄時間ＴＳ）を算出する。無駄時間ＴＳとは、撮影間隔の中で撮影のために必要な処理を行っていない時間をいう。図５では、無駄時間ＴＳはｔ９〜ｔ１０の時間に相当する。無駄時間ＴＳは、例えば、図７（ａ）において、撮影間隔ＦＴから、以下の値を減算することにより算出することができる。
・リセットのためのｔ２〜ｔ４の時間。
・放射線を蓄積するための曝射時間ＸＴ。
・センサチップ内の画素データをサンプリングするためのｔ６〜ｔ８。
・（各差動増幅器１３１〜１３８でサンプリングされる画素データ数）×（Ａ／Ｄ変換器に入力されるクロックの周期ＴＡＤ）。

Ｓ３では、無駄時間ＴＳが所定時間ＴＡより大きいか否かを判定し、オフセット補正用のデータがサンプリング可能であるモードか否かを確認する。ＴＳがＴＡよりも大きくない場合、すなわち、撮影間隔内に所定時間ＴＡが確保できない場合（Ｓ３でＮＯ）は、高速な撮影間隔（フレームレート）であると判定し、Ｓ７に進む。この場合、オフセットデータのサンプリングは行わず、画像内に発生するオフセットは補正されないが、撮影間隔が短く、画像表示が高速となるので、画像アーチファクトとしてあまり目立たない。これは、１／ｆノイズは、雑音電力が周波数に反比例する性質を有するためである。

ＴＳがＴＡよりも大きい場合（Ｓ３でＹＥＳ）はＳ４に進む。Ｓ４では、算出されたＴＳを、画像サイズに基づき定まる垂直方向のライン数（図２の例では、８９６）で割り算を行い、１ラインあたりにオフセットデータをサンプリングする時間ＴＮを算出する。Ｓ５では、算出された１ラインあたりのサンプリング時間ＴＮをＡ／Ｄ変換器に入力されるクロックの周期で割り算し、この算出結果に基づいて、１ラインあたりにオフセットデータをサンプリングするデータ数Ｎを決定する。以下、１ラインあたりにサンプリングするデータ数Ｎを、ＴＮをクロック周期で割り算した値そのものとするが、当該割り算した結果の値以下の値をサンプリングデータ数Ｎとしてもよい。

Ｓ６では、撮影前にオフセット補正時の目標値とするためのデータ生成動作を行う。なお、本実施形態では、放射線の曝射がない状態でオフセット補正用の目標値を生成するが、実施形態２で述べるように、放射線の曝射がなされているときに行うことも可能である。データ生成動作に関して、図８を用いて説明する。図８はオフセット補正回路を追加した放射線撮影装置の構成例を示した模式図である。図８では、図１に例示した放射線撮影装置１００の構成に対して、マルチプレクサ４２１〜４２８、Ｄ／Ａ変換器４１１〜４１８、及び、増幅器４０１〜４０８で構成されるオフセット補正回路が追加されている。

図２を参照して前述したように、放射線撮影装置１００は、
・矩形半導体基板１０７の出力信号のうちの１つの信号を撮影部制御部１０８の指示に基づき出力するマルチプレクサ１３１〜１３８。
・差動増幅器１４１〜１４８。
・Ａ／Ｄ変換器１５１〜１５８。
をそれぞれ備えた複数のブロックを有する。各ブロックにおいて、マルチプレクサ４２１〜４２８は、マルチプレクサ１３１〜１３８の出力信号と所定の電圧である基準電圧信号Ｖｒｅｆとからいずれか一方の信号を選択する。Ｄ／Ａ変換器４１１〜４１８は、撮影部制御部１０８で計算されたオフセット補正データをアナログ信号に変換し、増幅器４０１〜４０８は当該アナログ信号を増幅する。

なお、図８は、フラットパネルセンサ１０６を見やすいように、マルチプレクサ、Ｄ／Ａ変換器、増幅器等により構成されるブロックを縦方向に並べた回路を示しているが、実際は図１のような配置となる。

オフセット補正用の目標値を生成するためには、まず、撮影部制御部１０８はマルチプレクサ４２１〜４２８が基準電圧信号Ｖｒｅｆを出力するように制御する。マルチプレクサ４２１〜４２８が基準電圧信号Ｖｒｅｆを出力し始めると、撮影部制御部１０８は、Ａ／Ｄ変換器１５１〜１５８が出力するデータをＳ５で算出したサンプル数Ｎ個サンプリングする。そして、各Ａ／Ｄ変換器１５１〜１５８に対してそれぞれＮ個の目標値データＤＴｎの和ΣＤＴｎを計算しておく。

サンプリングされたデータには、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８及びＡ／Ｄ変換器１５１〜１５８で発生するノイズにより、値がばらつく。このため、統計的にサンプリング数が多いほど平均値の精度がよくなることが知られている。そこで、サンプリングする個数は、Ｎの整数Ｍ倍となるように取得し、合計値をＭで割り算して目標値を求めてもよい。

次に、Ｓ７〜Ｓ９において、一般的なサンプリング動作と同様の手順に従って、放射線の曝射、光電変換、電荷の蓄積及びホールドを行う。Ｓ７では、まずシステム制御装置１０１から入力される最初の１枚目の画像に対する同期信号の検出を行う。図７（ａ）の時刻ｔ１でシステム制御装置１０１から最初の同期信号ＳＹＮＣが入力されると、放射線の蓄積を開始するため、時刻ｔ１で図４のスイッチ３０３及びスイッチ３１３をＯＮの状態にし、センサチップ上の画素回路を起動する。同時に、ＰＲＥＳ信号をＨｉｇｈとすることによってスイッチ３０１をＯＮとする。さらに、フォトダイオード部３０２及びフローティング・ディフュージョン容量３１０にリセット電圧ＶＲＥＳを印加し、センサをリセットする（Ｓ８）。

続いて、時刻ｔ３でスイッチ３０１をＯＦＦとすることによりリセットを解除したのち、ＰＣＬ信号をＨｉｇｈとすることにより、スイッチ３０４をＯＮにし、クランプ容量（コンデンサ）３０５にクランプ電圧ＶＣＬの電圧を印加する。時刻ｔ４でスイッチ３０４をＯＦＦ及びスイッチ３０１をＯＦＦして、画素のリセット動作を終了する。これにより、フォトダイオード部３０２の蓄積が開始され、放射線の曝射が放射線撮影装置１００に検出されることになる。

放射線は所定時間のパルスで被写体に照射されるので、その照射時間に対応した時間が経過したら、蓄積を終了させるため、時刻ｔ５でＥＮ信号をＨｉｇｈとする。これによりスイッチ３０３及びスイッチ３１３をＯＮの状態にし、センサチップ上の画素回路を起動するとともに、スイッチ３０６をＯＮにし、コンデンサ３０８にフォトダイオード部３０２の電圧をサンプルホールドする。時刻ｔ６でスイッチ３０６をＯＦＦにするとサンプルホールドが終了し、放射線曝射が無効になる。続いて、スイッチ３０１をＯＮにし、フローティング・ディフュージョン容量３１０にリセット電圧ＶＲＥＳを印加し、センサをリセットする。時刻ｔ７でスイッチ３０１をＯＦＦにした後、スイッチ３０４をＯＮにし、コンデンサ３０５にクランプ電圧ＶＣＬの電圧を印加する。続いて、スイッチ３０７をＯＮにしてコンデンサ３０９にクランプ電圧ＶＣＬをサンプルホールドする。時刻ｔ８でスイッチ３０７をＯＦＦ、スイッチ３０４をＯＦＦ及びスイッチ３０３とスイッチ３１３をＯＦＦすることにより、サンプルホールドを終了する（Ｓ９）。

次に、Ｓ１０〜Ｓ１５において、垂直シフトレジスタ及び水平シフトレジスタを走査することによって、コンデンサ３０８と３０９にサンプルホールドされた電圧を順次外部に出力ながらオフセット補正のためのデータを取得する。この動作を図６と図７を用いて説明する。図７（ｂ）は、図７（ａ）のｔ８〜ｔ９までの動作を詳細に表した図である。

まず、図６のＳ１０で撮影部制御部１０８はＳＥＬを“Ｈ”の状態として、マルチプレクサ４２１〜４２８の入力として、基準電圧信号Ｖｒｅｆを選択する。基準電圧信号Ｖｒｅｆを選択することによって、マルチプレクサ４２１〜４２８、差動増幅器１４１〜１４８及びＡ／Ｄ変換器１５１〜１５８で発生する１／ｆノイズを目標値からの変動値として測定することができる。

次に、Ｓ１１に進み、Ａ／Ｄ変換器１５１〜１５８の出力データＤＯｎを所定数Ｎ個サンプリングし、和＝ΣＤＯｎを求める。そして、図６のＳ１２で、撮影部制御部１０８は、Ｓ６で求めた目標値の和ΣＤＴｎからΣＤＯｎを引いて、サンプリング数Ｎで割り、補正値を求める。求められた補正値は、目標値からの変動分を表し、撮影部制御部１０８は、求められた補正値をＤ／Ａ変換器４１１〜４１８に出力する。出力された補正値はデジタルデータであるが、各Ｄ／Ａ変換器４１１〜４１８によって、アナログ信号に変換され、増幅器４０１〜４０８を介して、所定のアナログ信号処理が施される。増幅器４０１〜４０８の出力信号は、加算回路４３１〜４３８でマルチプレクサ４２１〜４２８の出力信号に加算され、オフセットが補正される。例えば、１／ｆノイズが発生し、オフセットが大きくなると、目標値ΣＤＴｎに対して、測定値ΣＤＯｎが大きくなるので、Ｓ１２の結果がマイナスとなり、最終的にマルチプレクサ４２１〜４２８の出力信号に重畳するオフセットを減じる方向に印加される。

そして、撮影部制御部１０８は、ＳＥＬを“Ｌ”の状態として、マルチプレクサ１３１〜１３８を選択し、最初の１行目であるので図７（ｂ）でＶＳＴを“Ｈ”の状態として、Ｓ１３でＣＬＫＶを立ち上げる。ＣＬＫＶを立ち上げると、図２の垂直シフトレジスタ２０２は内部の回路がリセットされ、垂直シフトレジスタ２０２の出力Ｖ０に“Ｈ”が出力され行制御信号２０４で制御される１ラインが選択され、画素出力が有効となる。ＨＳＴが“Ｈ”の状態でＣＬＫＨが立ち上がると、水平シフトレジスタ２０３は内部の回路がリセットされ、水平シフトレジスタ２０３の出力Ｈ０に“Ｈ”が出力される。これにより、行制御信号２０４により有効になっている１ラインの画素のうちＨ０で選択される画素回路２０１の出力がアナログ出力端子に出力される。順次ＣＬＫＨパルスが入力され、水平シフトレジスタ２０３の“Ｈ”出力は、順次Ｈ０、Ｈ１、・・、Ｈ１２６、Ｈ１２７へとシフトして１ラインの読み出しを終了する。Ｓ１４で撮影部制御部１０８は、図７（ｂ）のようにＣＳ０〜３を順次“Ｈ”とすることにより、マルチプレクサ１３１〜１３８に接続されている矩形半導体基板１０７の出力を切り替え、画素データを読み出し動作を行う。

さらに、図６のＳ１５で撮影部制御部１０８が最終ラインか否かを判定し、最終ラインの場合は、Ｓ１６に進む。今回は、１ライン目であるので、Ｓ１０に進み、再度、次のラインのオフセット補正動作を開始する。これらの動きを順次繰り返し、矩形半導体基板１０７の画素の読み出しが行われる。Ｓ１６では、撮影終了か否かを確認し、撮影終了でない場合は、Ｓ１０に進み、引き続き、次の画像の撮影動作を行い、撮影終了と判定した場合はＳ１７に進み、撮影動作を終了する。これらの動作により、図７（ａ）で従来、ｔ９で読み出しが終了していたが、無駄であったｔ９〜ｔ１０の時間を各ライン毎にオフセット補正用のデータをサンプリング時間に割り当てることにより、時刻ｔ１０で、すべての画素データの読み出し動作が終了する。

上記のように、本実施形態においては、１ラインの光電変換素子の読み出しをしてから、次の１ラインの光電変換素子の読み出しをするまでの間に、差動増幅器１４１〜１４８に一定の値の電気信号を入力して出力値を測定する。そして、測定された出力値とＳ６で取得された目標値（基準値）との差分を算出し、被写体の１ライン分の測定値をこの差分だけ増減して補正する。このため、本実施形態によれば、ラインごとに効果的に１／ｆノイズの影響を低減することが可能となる。

また、本実施形態では、１ラインごとに複数のサンプリングを行い、当該サンプリングの結果の平均値を用いて補正を行うので、精度よく画像補正を行うことが可能となる。さらに、本実施形態では、被写体の撮影に係るフレーム間隔に含まれる被写体の撮影に不要な時間（無駄時間）と、光電変換素子のマトリクスのラインの数とに基づいて、測定する出力値の個数を決定する。このように、本実施形態では、撮影間隔に含まれる本来撮影に不要な時間の中で、オフセットのサンプリングをライン単位で行うので、精度の高い１／ｆノイズの低減を効率的に行うことを可能にしている。

例えば、図１の構成で、矩形半導体基板１０７の画素数を１２８×８９６＝１１４６８８画素とし、水平シフトクロック信号ＣＬＫＨを２０ＭＨｚとする。図１の構成では、１つのマルチプレクサ１３１〜１３８に対して３枚または４枚の矩形半導体基板１０７が接続されているので、読み出し時間ＴＲは、矩形半導体基板１０７を４枚分走査するために必要な時間になる。よって、
ＴＲ＝１１４６８８×１／２０Ｍ×４＝約２３ｍｓ
と算出される。フレームレートが１５ＦＰＳの場合の撮影間隔ＦＴは
ＦＴ＝１／１５＝６６．７ｍｓ
と算出される。放射線信号の蓄積時間ＸＴを１６ｍｓ、ｔ１〜ｔ４までの時間を１ｍｓ、ｔ６〜ｔ８までの時間を１ｍｓとすると
ＸＴ＋ＴＲ＝１６ｍｓ＋１ｍｓ＋１ｍｓ＋２３ｍｓ＝４１ｍｓ＜ＦＴ＝６６．７ｍｓ
となる。このため、無駄時間ｔ９〜ｔ１０は６６．７ｍｓ−４１ｍｓ＝２５．７ｍｓになる。
１ラインあたりのオフセット補正用のデータサンプル時間は、ライン数８９６で割って
２５．７ｍｓ÷８９６ライン＝０．０２９ｍｓとなる。
Ａ／Ｄ変換器のクロックを２０ＭＨｚとすると、周期は５０ｎｓであるから、上記のデータサンプリング時間内にサンプリングできるデータ数は約５８０個となる。そして、フレームレートを１０ＦＰＳとすると、１ラインごとにサンプリングできるデータ数は約１３００個となる。

このように、このデータ数は、フレームレートが遅くなればなるほど、大きくすることができるので、統計的に平均値の確度を上げることができる。補正データの精度を上げることによって、さらにアーチファクトを低減することができ、高画質な放射線画像を出力することが可能である。

さらに、オフセットの補正値を求める際、ΣＤＴｎ−ΣＤをＮで割って、平均値を補正値として出力するようにしたが、増幅器４０１〜４０８に１／Ｎのゲインを持たせて増幅器で平均をとるようにしてもよい。これにより、Ａ／Ｄ変換器１５１〜１５８の分解能以下まで有効となり、さらに高精度な補正が可能となる。

加えて、本実施形態では、３個又は４個の矩形半導体基板１０７をマルチプレクサ１３１〜１３８で順次選択するようにしていたが、１個の矩形半導体基板１０７に対して、差動増幅器、Ａ／Ｄ変換器、オフセット補正回路をそれぞれ１つ設けてもよい。このような構成により、高速なフレームレートの動画像においても、１／ｆノイズを低減することが可能となる。

＜＜実施形態２＞＞
実施形態１では、パルス状の放射線を断続的に被写体に照射して動画像を撮影する場合のサンプリング動作について説明したが、同様の手法は、放射線を連続的に被写体に照射して動画像を撮影する場合にも適用することができる。

図９は、放射線を連続的に被写体に照射して動画像を撮影する場合のタイミングチャートである。図９では、放射線をパルス状に断続的に被写体に照射して動画像を撮影する場合の図７（ａ）のｔ２からｔ５までのセンサをリセットしてからサンプリングを開始するまでの動作がなく、ｔ５からｔ１０までの動作を繰り返すことにより、連続的に画像を撮影する。このため、同じ撮影間隔であれば、放射線をパルス状に断続的に被写体に照射して動画像を撮影する場合に比べて、オフセットを測定するためのサンプリングデータ数Ｎを大幅に増やすことが可能となる。さらに、アーチファクトを低減することが可能になる。

＜＜実施形態３＞＞
上記実施形態１では、目標値及びオフセット測定時にマルチプレクサ４２１〜４２８で基準電圧信号を選択するようにした。これに対して、目標値及びオフセット測定時にマルチプレクサ４２１〜４２８でマルチプレクサ１３１〜１３８を選択して、矩形半導体基板１０７の出力値に基づき補正値を算出してもよい。ここで、本実施形態の矩形半導体基板１０７には、いわゆるオプティカルブラック部を有する。オプティカルブラック部は、入力放射線に対して感度を有しない画素又はその集まりである。かかるオプティカルブラック部は、矩形半導体基板１０７の入射面側にアルミ等の可視光を遮る物質を蒸着させることで形成される。この上に蛍光体が蒸着されることとなる。これにより、放射線が蛍光体で可視光に変換されても、可視光はアルミを透過しないため、アルミの下側にある画素には光が届かない。なお、蛍光体は蒸着されていなくてもよい。かかるオプティカルブラック部は、例えばセンサ周辺部、例えば各ラインの１画素目を含む領域に形成することとするのが、製造上効率的である。

具体的には、図１０に示すように、ＣＬＫＶを立ち上げたのち、ＣＳ０とＨＳＴをサンプリング時間だけ長くして、オプティカルブラック部に含まれる画素、例えばセンサの各ラインの１画素目の画素データを所定数サンプリングし、オフセットを補正する。かかる画素は入力放射線によらない値を出力することとなるため、上述の実施形態にかかる基準電位と同様の働きをすることとなる。この場合、目標値としてサンプリングした各ラインのデータは、不図示のメモリにライン単位で格納し、ライン毎に不図示のメモリから読み出して、補正値を算出する。これによって、矩形半導体基板１０７で発生する１／ｆノイズによるオフセット変動を含めて測定することが可能となり、さらに、アーチファクトを低減することが可能になる。

以上のように、本発明の各実施形態においては、撮影モードで決まる撮影間隔からオフセットを補正するためのサンプリング数を決定する。このため、撮影中の時間を有効に利用して、各種半導体で発生する１／ｆノイズによるアーチファクトを低減した画像を生成することが可能である。

＜＜その他の実施形態＞＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims (53)

1. 放射線管から被写体に向けて照射されて前記被写体を透過した放射線の強度を検知して、当該強度に対応する電気信号を出力する、マトリクス状に配置された複数の光電変換素子と、
   所定のクロックに同期して、前記光電変換素子のマトリクスのライン単位で前記電気信号を読み出す読出手段と、
   読み出した前記電気信号を増幅する増幅手段と、
   増幅した前記電気信号を前記被写体の測定値として出力する出力手段と
   を備えた撮影装置であって、
   前記読出手段が１ラインの前記光電変換素子の読み出しをしてから、次の１ラインの前記光電変換素子の読み出しをするまでの間に、前記増幅手段に一定の値の電気信号を入力して出力値を測定する測定手段と、
   測定された前記出力値と所定の基準値との差分を算出する算出手段と、
   前記被写体の１ライン分の測定値を前記差分だけ増減して補正する補正手段と
   を備えることを特徴とする撮影装置。
2. 前記測定手段は、前記読出手段が１ラインの前記光電変換素子の読み出しをしてから、次の１ラインの前記光電変換素子の読み出しをするまでの間に、複数の前記出力値を測定し、
   前記算出手段は、前記複数の出力値の平均値と前記基準値との差分を算出する
   ことを特徴とする請求項１に記載の撮影装置。
3. 前記測定手段は、前記被写体の撮影に係るフレーム間隔に含まれる前記被写体の撮影に不要な時間と、前記光電変換素子のマトリクスのラインの数とに基づいて、測定する前記出力値の個数を決定することを特徴とする請求項２に記載の撮影装置。
4. 前記放射線管は、パルス状の放射線を断続的に前記被写体に照射することを特徴とする請求項１から３のいずれか１項に記載の撮影装置。
5. 前記放射線管は、一定の放射線を連続的に前記被写体に照射することを特徴とする請求項１から３のいずれか１項に記載の撮影装置。
6. 前記基準値は、被写体の撮影の前に予め測定されることを特徴とする請求項５に記載の撮影装置。
7. 放射線管から被写体に向けて照射されて前記被写体を透過した放射線の強度を検知して、当該強度に対応する電気信号を出力する、マトリクス状に配置された複数の光電変換素子と、
   所定のクロックに同期して、前記光電変換素子のマトリクスのライン単位で前記電気信号を読み出す読出手段と、
   読み出した前記電気信号を増幅する増幅手段と、
   増幅した前記電気信号を前記被写体の測定値として出力する出力手段と
   を備えた撮影装置の制御方法であって、
   測定手段が、前記読出手段が１ラインの前記光電変換素子の読み出しをしてから、次の１ラインの前記光電変換素子の読み出しをするまでの間に、前記増幅手段に一定の値の電気信号を入力して出力値を測定する測定工程と、
   算出手段が、測定された前記出力値と所定の基準値との差分を算出する算出工程と、
   補正手段が、前記被写体の１ライン分の測定値を前記差分だけ増減して補正する補正工程と
   を有することを特徴とする撮影装置の制御方法。
8. Ｘ線管から照射され被写体を透過したＸ線に基づいて前記被写体の撮影を行うための撮影装置であって、
   各々が、Ｘ線に対応するアナログ信号を出力する、マトリクス状に配置された複数の画素回路と、
   前記複数の画素回路からライン単位で前記アナログ信号を読み出す読出処理の制御を行う読出制御回路と、
   前記アナログ信号に応じた測定値又はアナログ基準信号に応じた基準値を出力する出力回路と、
   前記読出制御回路がある１ラインの複数の画素回路に対する読出処理をしてから別の１ラインの複数の画素回路に対する読出処理をするまでの間に前記アナログ基準信号に応じて前記出力回路から出力された基準値と、所定の基準値と、に基づいて求められた前記アナログ信号を変更するためのアナログ補正値信号を、前記出力回路に供給する補正回路と、
   を含むことを特徴とする撮影装置。
9. 前記複数の画素回路は夫々、フォトダイオード部と、前記Ｘ線に応じた前記フォトダイオード部の電圧に応じた前記アナログ信号のサンプルホールドを行うスイッチ及びコンデンサと、を含むことを特徴とする請求項８に記載の撮影装置。
10. 前記出力回路は、前記読出制御回路がある１ラインの複数の画素回路に対する読出処理をしてから別の１ラインの複数の画素回路に対する読出処理をするまでの間に前記基準値を複数回出力し、
    前記補正回路は、複数回の前記基準値の平均値と前記所定の基準値との差分に基づいて前記アナログ補正値信号を算出することを特徴とする請求項９に記載の撮影装置。
11. 前記出力回路及び前記補正回路を制御する制御部を更に含むことを特徴とする請求項９に記載の撮影装置。
12. 前記制御部は、前記被写体の撮影に係るフレーム間隔に基づいて前記出力回路が前記基準値を出力する数を決定することを特徴とする請求項１１に記載の撮影装置。
13. 前記制御部は、前記被写体の撮影に係るフレーム間隔に含まれる前記被写体の撮影に不要な時間と、前記複数の画素回路のライン数と、に基づいて、前記出力回路が前記基準値を出力する数を決定することを特徴とする請求項１２に記載の撮影装置。
14. 前記複数の画素回路は夫々、前記フォトダイオード部をリセットするためのリセット用のスイッチを更に含み、
    前記制御部は、前記リセットのための時間と、前記Ｘ線が照射される時間と、前記サンプルホールドを行う時間と、前記読出処理の時間と、を前記フレーム間隔から減算することで、前記不要な時間を算出することを特徴とする請求項１３に記載の撮影装置。
15. 前記制御部は、前記所定の基準値が前記出力回路によって前記被写体の撮影の前に予め出力されるように、前記出力回路を制御することを特徴とする請求項１１に記載の撮影装置。
16. 前記出力回路は、前記アナログ信号に基づいてＡ／Ｄ変換された前記測定値又は前記アナログ基準信号に基づいてＡ／Ｄ変換された前記基準値を出力するＡ／Ｄ変換器を含み、
    前記補正回路は、前記基準値と前記所定の基準値とに基づいて求められ、且つ、Ｄ／Ａ変換された前記アナログ補正値信号を、前記Ａ／Ｄ変換器の入力に供給するＤ／Ａ変換器を含むことを特徴とする請求項８に記載の撮影装置。
17. 前記Ｘ線管を更に含むことを特徴とする請求項８に記載の撮影装置。
18. Ｘ線管から照射され被写体を透過したＸ線に基づいて前記被写体の撮影を行うための撮影装置であって、
    各々が、Ｘ線に対応するアナログ信号を出力する、マトリクス状に配置された複数の画素回路と、
    前記複数の画素回路からライン単位で前記アナログ信号を読み出す読出処理の制御を行う読出制御回路と、
    Ａ／Ｄ変換器を含み、前記アナログ信号に基づいて前記Ａ／Ｄ変換器でＡ／Ｄ変換されたデジタル測定値、又は、アナログ基準信号に基づいて前記Ａ／Ｄ変換器でＡ／Ｄ変換されたデジタル基準値を出力する出力回路と、
    前記読出制御回路がある１ラインの複数の画素回路に対する読出処理をしてから別の１ラインの複数の画素回路に対する読出処理をするまでの間に前記アナログ基準信号に応じて前記出力回路から出力されたデジタル基準値と、所定のデジタル基準値と、に基づいて求められた前記アナログ信号を変更するためのアナログ補正値信号を前記Ａ／Ｄ変換器の入力に供給する補正回路と、
    を含むことを特徴とする撮影装置。
19. 前記複数の画素回路は夫々、フォトダイオード部と、前記Ｘ線に応じた前記フォトダイオード部の電圧に応じた前記アナログ信号のサンプルホールドを行うスイッチ及びコンデンサと、を含むことを特徴とする請求項１８に記載の撮影装置。
20. 前記出力回路は、前記読出制御回路がある１ラインの複数の画素回路に対する読出処理をしてから別の１ラインの複数の画素回路に対する読出処理をするまでの間に前記デジタル基準値を複数回出力し、
    前記補正回路は、複数回の前記デジタル基準値の平均値と前記所定のデジタル基準値との差分に基づいて前記アナログ補正値信号を算出することを特徴とする請求項１９に記載の撮影装置。
21. 前記出力回路及び前記補正回路を制御する制御部を更に含むことを特徴とする請求項１９に記載の撮影装置。
22. 前記制御部は、前記被写体の撮影に係るフレーム間隔に基づいて前記出力回路が前記デジタル基準値を出力する数を決定することを特徴とする請求項２１に記載の撮影装置。
23. 前記制御部は、前記被写体の撮影に係るフレーム間隔に含まれる前記被写体の撮影に不要な時間と、前記複数の画素回路のライン数と、に基づいて、前記出力回路が前記デジタル基準値を出力する数を決定することを特徴とする請求項２２に記載の撮影装置。
24. 前記複数の画素回路は夫々、前記フォトダイオード部をリセットするためのリセット用のスイッチを更に含み、
    前記制御部は、前記リセットのための時間と、前記Ｘ線が照射される時間と、前記サンプルホールドを行う時間と、前記読出処理の時間と、を前記フレーム間隔から減算することで、前記不要な時間を算出することを特徴とする請求項２３に記載の撮影装置。
25. 前記制御部は、前記所定のデジタル基準値が前記出力回路によって前記被写体の撮影の前に予め出力されるように、前記出力回路を制御することを特徴とする請求項２１に記載の撮影装置。
26. 前記補正回路は、前記デジタル基準値と前記所定のデジタル基準値とに基づいて求められ、且つ、Ｄ／Ａ変換された前記アナログ補正値信号を、前記Ａ／Ｄ変換器の入力に供給するＤ／Ａ変換器を含むことを特徴とする請求項１８に記載の撮影装置。
27. 前記Ｘ線管を更に含むことを特徴とする請求項１８に記載の撮影装置。
28. 前記出力回路は、前記Ａ／Ｄ変換器を複数含み、
    前記補正回路は、複数の前記Ａ／Ｄ変換器に応じて複数の前記Ｄ／Ａ変換器を含むことを特徴とする請求項２６に記載の撮影装置。
29. 前記複数の画素回路は、複数の半導体基板にわたって設けられており、
    複数の前記Ａ／Ｄ変換器は、前記複数の半導体基板に対応して設けられていることを特徴とする請求項２８に記載の撮影装置。
30. 前記出力回路は、前記Ａ／Ｄ変換器を複数含み、
    前記補正回路は、複数の前記Ａ／Ｄ変換器に応じて複数の前記Ｄ／Ａ変換器を含むことを特徴とする請求項１６に記載の撮影装置。
31. 前記複数の画素回路は、複数の半導体基板にわたって設けられており、
    複数の前記Ａ／Ｄ変換器は、前記複数の半導体基板に対応して設けられていることを特徴とする請求項３０に記載の撮影装置。
32. 前記出力回路は、前記アナログ信号及び前記アナログ基準信号を増幅する増幅器と、前記増幅器で増幅されたアナログ信号に基づいてＡ／Ｄ変換された前記測定値又は前記増幅器で増幅されたアナログ基準信号に基づいてＡ／Ｄ変換された前記基準値を出力するＡ／Ｄ変換器と、を含み、
    前記補正回路は、前記基準値と前記所定の基準値とに基づいて求められ、且つ、Ｄ／Ａ変換された前記アナログ補正値信号を、前記増幅器の入力に供給するＤ／Ａ変換器を含むことを特徴とする請求項８に記載の撮影装置。
33. 前記出力回路は、前記増幅器及び前記Ａ／Ｄ変換器を夫々複数含み、
    前記補正回路は、複数の前記Ａ／Ｄ変換器に応じて複数の前記Ｄ／Ａ変換器を含むことを特徴とする請求項３２に記載の撮影装置。
34. 前記複数の画素回路は、複数の半導体基板にわたって設けられており、
    複数の前記増幅器及び複数の前記Ａ／Ｄ変換器は、前記複数の半導体基板に対応して設けられていることを特徴とする請求項３３に記載の撮影装置。
35. 前記出力回路は、前記アナログ信号及び前記アナログ基準信号を増幅する増幅器を更に含み、
    前記Ａ／Ｄ変換器は、前記増幅器で増幅されたアナログ信号に基づいてＡ／Ｄ変換された前記デジタル測定値又は前記増幅器で増幅されたアナログ基準信号に基づいてＡ／Ｄ変換された前記デジタル基準値を出力し、
    前記補正回路は、前記デジタル基準値と前記所定のデジタル基準値とに基づいて求められ、且つ、Ｄ／Ａ変換された前記アナログ補正値信号を、前記増幅器の入力に供給するＤ／Ａ変換器を含むことを特徴とする請求項１８に記載の撮影装置。
36. 前記複数の画素回路は、複数の半導体基板にわたって設けられており、
    複数の前記増幅器及び複数の前記Ａ／Ｄ変換器は、前記複数の半導体基板に対応して設けられていることを特徴とする請求項３５に記載の撮影装置。
37. 前記出力回路は、前記増幅器及び前記Ａ／Ｄ変換器を夫々複数含み、
    前記補正回路は、複数の前記Ａ／Ｄ変換器に応じて複数の前記Ｄ／Ａ変換器を含むことを特徴とする請求項３６に記載の撮影装置。
38. Ｘ線管から照射され被写体を透過したＸ線に基づいて前記被写体の撮影を行うための撮影装置であって、
    各々が、Ｘ線に対応するアナログ信号を出力する、マトリクス状に配置された複数の画素回路と、
    前記アナログ信号に応じたデジタル測定値を出力する出力回路と、
    前記出力回路の１／ｆノイズを低減するために前記アナログ信号に加算されることにより前記アナログ信号を変更するためのアナログ補正値信号を前記出力回路に供給する補正回路と、
    を含むことを特徴とする撮影装置。
39. 前記複数の画素回路からライン単位で前記アナログ信号を読み出す読出処理の制御を行う読出制御回路を更に含み、
    前記出力回路は、アナログ基準信号に応じたデジタル基準信号を更に出力し、
    前記補正回路は、前記読出制御回路がある１ラインの複数の画素回路に対する読出処理をしてから別の１ラインの複数の画素回路に対する読出処理をするまでの間に前記アナログ基準信号に応じて前記出力回路から出力されたデジタル基準値と、所定のデジタル基準値と、に基づいて求められた前記アナログ補正値信号を前記出力回路に供給することを特徴とする請求項３８に記載の撮影装置。
40. 前記複数の画素回路は夫々、フォトダイオード部と、前記Ｘ線に応じた前記フォトダイオード部の電圧に応じた前記アナログ信号のサンプルホールドを行うスイッチ及びコンデンサと、を含むことを特徴とする請求項３９に記載の撮影装置。
41. 前記出力回路は、前記読出制御回路がある１ラインの複数の画素回路に対する読出処理をしてから別の１ラインの複数の画素回路に対する読出処理をするまでの間に前記デジタル基準値を複数回出力し、
    前記補正回路は、複数回の前記デジタル基準値の平均値と前記所定のデジタル基準値との差分に基づいて前記アナログ補正値信号を算出することを特徴とする請求項４０に記載の撮影装置。
42. 前記出力回路及び前記補正回路を制御する制御部を更に含むことを特徴とする請求項４０に記載の撮影装置。
43. 前記制御部は、前記被写体の撮影に係るフレーム間隔に基づいて前記出力回路が前記デジタル基準値を出力する数を決定することを特徴とする請求項４２に記載の撮影装置。
44. 前記制御部は、前記被写体の撮影に係るフレーム間隔に含まれる前記被写体の撮影に不要な時間と、前記複数の画素回路のライン数と、に基づいて、前記出力回路が前記デジタル基準値を出力する数を決定することを特徴とする請求項４３に記載の撮影装置。
45. 前記複数の画素回路は夫々、前記フォトダイオード部をリセットするためのリセット用のスイッチを更に含み、
    前記制御部は、前記リセットのための時間と、前記Ｘ線が照射される時間と、前記サンプルホールドを行う時間と、前記読出処理の時間と、を前記フレーム間隔から減算することで、前記不要な時間を算出することを特徴とする請求項４４に記載の撮影装置。
46. 前記制御部は、前記所定のデジタル基準値が前記出力回路によって前記被写体の撮影の前に予め出力されるように、前記出力回路を制御することを特徴とする請求項４２に記載の撮影装置。
47. 前記出力回路は、前記アナログ信号に基づいてＡ／Ｄ変換された前記デジタル測定値又は前記アナログ基準信号に基づいてＡ／Ｄ変換された前記デジタル基準値を出力するＡ／Ｄ変換器を含み、
    前記補正回路は、前記デジタル基準値と前記所定のデジタル基準値とに基づいて求められ、且つ、Ｄ／Ａ変換された前記アナログ補正値信号を、前記Ａ／Ｄ変換器の入力に供給するＤ／Ａ変換器を含むことを特徴とする請求項３９に記載の撮影装置。
48. 前記出力回路は、前記Ａ／Ｄ変換器を複数含み、
    前記補正回路は、複数の前記Ａ／Ｄ変換器に応じて複数の前記Ｄ／Ａ変換器を含むことを特徴とする請求項４７に記載の撮影装置。
49. 前記複数の画素回路は、複数の半導体基板にわたって設けられており、
    複数の前記Ａ／Ｄ変換器は、前記複数の半導体基板に対応して設けられていることを特徴とする請求項４８に記載の撮影装置。
50. 前記出力回路は、前記アナログ信号及び前記アナログ基準信号を増幅する増幅器と、前記増幅器で増幅されたアナログ信号に基づいてＡ／Ｄ変換された前記デジタル測定値又は前記増幅器で増幅されたアナログ基準信号に基づいてＡ／Ｄ変換された前記デジタル基準値を出力するＡ／Ｄ変換器と、を含み、
    前記補正回路は、前記デジタル基準値と前記所定のデジタル基準値とに基づいて求められ、且つ、Ｄ／Ａ変換された前記アナログ補正値信号を、前記増幅器の入力に供給するＤ／Ａ変換器を含むことを特徴とする請求項３９に記載の撮影装置。
51. 前記出力回路は、前記増幅器及び前記Ａ／Ｄ変換器を夫々複数含み、
    前記補正回路は、複数の前記Ａ／Ｄ変換器に応じて複数の前記Ｄ／Ａ変換器を含むことを特徴とする請求項５０に記載の撮影装置。
52. 前記複数の画素回路は、複数の半導体基板にわたって設けられており、
    複数の前記増幅器及び複数の前記Ａ／Ｄ変換器は、前記複数の半導体基板に対応して設けられていることを特徴とする請求項５１に記載の撮影装置。
53. 前記Ｘ線管を更に含むことを特徴とする請求項３８に記載の撮影装置。