JP2022131603A - 撮像装置及び撮像パネル - Google Patents

Abstract

【課題】本発明によれば、撮像装置で発生するノイズを低減するのに有利な技術を提供すること。【解決手段】複数の行及び複数の列を形成するように画素が配置された第１画素領域と、基準となる信号を出力する基準画素が配置された第２画素領域と、前記第１画素領域と前記第２画素領域とから信号を読み出す読出部と、が配置される。前記第２画素領域は前記第１画素領域と前記読出部との間に配置される。前記第１画素領域には、被写体を透過した放射線の強度に応じた電荷を発生する有効画素と基準となる信号を出力する基準画素とが配置される。【選択図】図５

Description

本発明は、撮像装置及び撮像パネルに関する。

放射線撮像装置に用いられるフラットパネルセンサの一つとして、シリコンウエハーなどの半導体基板に半導体製造プロセスにより生成された変換素子を生成し、この半導体基板を二次元につなぎ合わせて構成したフラットパネルセンサがある。

上記のようなフラットパネルセンサを構成する、半導体基板、Ａ／Ｄ変換器、差動増幅器等の増幅回路といった半導体デバイスは、一般的にショットノイズ、熱ノイズ、および１／ｆノイズを発生することが知られている。

また、複数の半導体基板をタイリングして構成されたフラットパネルセンサにおいては、半導体基板ごとに設けられた増幅回路及びＡ／Ｄ変換器でＡ／Ｄ変換されたブロックごとのデジタル画像データ上に、１／ｆノイズが重畳される。このため、フラットパネルセンサの撮像画像に、半導体基板毎のブロック状のアーチファクトが発生することがある。

特許文献１では、フレームごとに増幅回路の入力を基準電源に切り替え、増幅回路のオフセットを測定することにより画素からの信号を補正している。さらに、撮像動作の最初にセンサが形成された半導体基板ごとのオフセット値を測定し、その測定値と目標値の差分とで補正することにより、半導体基板ごとのブロック状のアーチファクトを低減する技術が記載されている。

特開２０１４－３０１４７号公報

しかしながら、上記の補正方法では増幅回路で発生する１／ｆノイズを低減することはできたが、半導体基板上で発生する１／ｆノイズは十分には低減がされていなかった。また、センサの構造上、列信号出力線ごとの特性が異なることに起因するライン状のアーチファクトが発生することがあった。

本発明は上記課題に鑑みなされたものであり、撮像装置で発生するノイズを低減するのに有利な技術を提供することを目的とする。

本発明の撮像装置は、複数の行及び複数の列を形成するように画素が配置された第１画素領域と、基準となる信号を出力する基準画素が配置された第２画素領域と、前記第１画素領域と前記第２画素領域とから信号を読み出す読出部と、を備えた撮像装置であって、前記第２画素領域は前記第１画素領域と前記読出部との間に配置され、前記第１画素領域には、被写体を透過した放射線の強度に応じた電荷を発生する有効画素と基準となる信号を出力する基準画素とが配置されていることを特徴とする。

本発明によれば、撮像装置で発生するノイズを低減するのに有利な技術を提供することができる。

放射線撮像装置のシステム全体を模式的に表すブロック図。 画素の回路の一例。 （Ａ）、（Ｂ）基準画素の回路の一例。 （Ａ）放射線撮像装置の回路の一例。（Ｂ）放射線撮像装置の信号読出回路の一例。 画素の配置の一例。 制御フローの一例。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。また、本発明における放射線には、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギを有するビーム、例えばＸ線や粒子線、宇宙線なども含みうる。

（放射線撮像装置）
図１～図４により放射線撮像装置について説明する。図１は、フラットパネル式の放射線撮像装置のシステム全体を模式的に表すブロック図である。１００は放射線撮像装置、１０１はシステム制御装置、１０２は画像表示装置、１０３はＸ線発生装置、１０４はＸ線管（放射線管）である。撮像時にはシステム制御装置１０１により、放射線撮像装置１００とＸ線発生装置１０３が同期制御される。Ｘ線発生装置１０３の制御に基づきＸ線管１０４からＸ線（放射線）が照射されると、Ｘ線は被写体（不図示）を透過して放射線撮像装置１００に到達する。

被写体を透過した放射線は、放射線撮像装置１００の変換部により電荷に変換される。変換部に光電変換素子を使う場合は、不図示のシンチレータにより対象物を透過した放射線は可視光に変換され、変換部により光量に応じた光電変換がなされた後にＡ／Ｄ変換が行われる。そして、Ｘ線照射に対応した画像データが放射線撮像装置１００からシステム制御装置１０１に転送され、画像処理が行われた後、画像表示装置１０２に放射線画像がリアルタイムに表示される。なお、放射線を光に変換するシンチレータを使う例を説明したが、放射線を電荷に変換する変換部には放射線を直接電荷に変換する素子を用いてもよい。

放射線撮像装置１００の内部にはフラットパネルセンサ１０６が配置されている。この例では、フラットパネルセンサ１０６は、シリコン半導体ウエハから短冊状に切り出した、半導体基板１０７を、基台１２０上に２０列×２行のマトリクス状にタイリングして撮像パネルが構成されている。基台１２０は例えば剛性のある平面の板である。半導体基板１０７には二次元に配置された、変換部を含む画素が形成されている。変換部は、被写体を透過した放射線の強度を検知して、当該強度に対応する電気信号を出力する素子である。

フラットパネルセンサ１０６の上辺と下辺部には、マトリクス状に並んだ半導体基板１０７の不図示の外部端子（電極パット）が一列に並んでいる。半導体基板１０７の電極パットは不図示のフライングリード式プリント配線板で外部の回路と接続される。

短冊状に切り出した半導体基板１０７は、横２０ｍｍ、縦１５０ｍｍの大きさでもよい。半導体基板１０７が２０列×２行のマトリクス状にタイリングされて構成されたフラットパネルセンサ１０６の大きさは、縦３００ｍｍ、横４００ｍｍであって対角約２０インチの長方形にできる。もっとも、半導体基板１０７の大きさやタイリングされる半導体基板１０７の個数、フラットパネルセンサ１０６の大きさはこれに限られない。

図２は、半導体基板１０７における１つの画素Ｐの概略回路を説明する等価回路図である。画素Ｐは、被写体を透過した放射線の強度に応じた電荷を発生する変換部ＣＰと出力回路である増幅部ＡＰとリセット部ＲＰと保持部ＳＨ１～ＳＨ３と出力部ＯＰ１～ＯＰ３とを含む。以下の例では、これらの構成のそれぞれが回路で構成される。例えば、変換部ＣＰは変換回路によって構成される。なお、放射線の強度に応じた電荷を発生する変換部を有し、画像の生成に供される信号を出力する画素を有効画素と称しうる。

変換部ＣＰは、フォトダイオードＰＤと、トランジスタＭ１と、フローティングディフュージョン容量Ｃｆｄ（以下、ＦＤ容量Ｃｆｄ）と、感度切り替え用の付加容量Ｃｆｄ１とを有する。フォトダイオードＰＤは変換部の一例であり、波長変換体であるシンチレータに入射した放射線に応じて生じた光を電荷に変換する。すなわち、放射線を光に変換する波長変換体と、光を電荷に変換する光電変換素子とによって、放射線を電荷に変換する変換素子の例である。これに代えて、変換素子として、放射線を直接電荷に変換する素子が用いられてもよい。

被写体を透過した放射線はシンチレータで光に変換される。この光に応じた量の電荷がフォトダイオードＰＤで発生し、発生した電荷量に応じたＦＤ容量Ｃｆｄの電圧が増幅部ＡＰに出力される。また、感度切り替え用の容量Ｃｆｄ１は、放射線に対する画素Ｐの感度を切り替えるために用いられ、トランジスタＭ１（スイッチ素子）を介してフォトダイオードＰＤに接続されている。ＷＩＤＥ信号が活性化されることによってトランジスタＭ１が導通状態になり、ＦＤ容量Ｃｆｄと容量Ｃｆｄ１との合成容量の電圧が増幅部ＡＰに出力される。すなわち、トランジスタＭ１の導通状態を制御することにより、高感度の変換部ＣＰで変換された電荷に応じた電圧である高感度信号と、低感度の変換部ＣＰで変換された電荷に応じた電圧である低感度信号との何れかが出力されうる。図２では、トランジスタＭ１と容量Ｃｆｄ１により高感度、低感度の２つの切り替えを示したが、さらにトランジスタと感度切り替え用の容量を追加し、多段階の感度切り替えができるとなおよい。

増幅部ＡＰは、制御トランジスタＭ３と増幅トランジスタＭ４とクランプ容量Ｃｃｌと制御トランジスタＭ６と増幅トランジスタＭ７と各定電流源とを有する。制御トランジスタＭ３と増幅トランジスタＭ４と定電流源（例えばカレントミラー構成のトランジスタ）とは電流経路を形成するように直列に接続されている。制御トランジスタＭ３のゲートに入力されるイネーブル信号ＥＮが活性化されることによって、変換部ＣＰからの電圧を受ける増幅トランジスタＭ４が動作状態となる。このようにしてソースフォロワ回路が形成され、変換部ＣＰからの電圧を増幅した電圧が増幅トランジスタＭ４から出力される。増幅トランジスタＭ４から出力された電圧は、クランプ容量Ｃｃｌを介して増幅トランジスタＭ７に入力される。

制御トランジスタＭ６と増幅トランジスタＭ７と定電流源とは電流経路を形成するように直列に接続されている。制御トランジスタＭ６のゲートに入力されるイネーブル信号ＥＮが活性化されることによって、増幅トランジスタＭ４からの電圧を受ける増幅トランジスタＭ７が動作状態となる。このようにしてソースフォロワ回路が形成され、増幅トランジスタＭ４からの電圧を増幅した電圧が増幅トランジスタＭ７から出力される。クランプ容量Ｃｃｌは増幅トランジスタＭ４と増幅トランジスタＭ７との間に直列に配置されている。クランプ容量Ｃｃｌによるクランプ動作については、後に説明するリセット部ＲＰの動作と併せて説明する。

リセット部ＲＰは、リセットトランジスタＭ２とリセットトランジスタＭ５とを含む。リセットトランジスタＭ２は、リセット信号ＰＲＥＳが活性化されるとフォトダイオードＰＤに所定の電位を供給し、それによってフォトダイオードＰＤの電荷をリセット（初期化）し、増幅部ＡＰに出力される電圧をリセットする。リセットトランジスタＭ５は、クランプ容量Ｃｃｌと増幅トランジスタＭ７との間の接続ノードに所定の電位を供給することにより、増幅トランジスタＭ７から出力される電圧をリセットする。リセットトランジスタＭ２によるリセット時の変換部ＣＰからの電圧に応じた電圧がクランプ容量Ｃｃｌの入力端子ｎ１に入力される。

また、クランプ信号ＰＣＬが活性化されることによりリセットトランジスタＭ５が導通状態になり、所定の電位であるクランプ電圧ＶＣＬがクランプ容量Ｃｃｌの出力端子ｎ２に入力される。このようにして、クランプ容量Ｃｃｌの両端子間で生じた電位差をノイズ成分としてクランプし、その後のフォトダイオードＰＤでの電荷の発生および蓄積に伴い変化した電圧を信号成分として出力する。これがクランプ容量Ｃｃｌを用いたクランプ動作であり、クランプ動作により変換部ＣＰで生じるｋＴＣノイズや増幅トランジスタＭ４のオフセット等のノイズ成分が抑制される。

変換部ＣＰと増幅部ＡＰとによって、放射線を電荷に変換し、変換部ＣＰに蓄積された電荷に基づく信号を生成する信号生成部が構成される。蓄積された電荷に基づく信号を蓄積信号と呼ぶ。放射線が曝射されたときに変換部ＣＰに蓄積された電荷は、放射線に応じて発生した電荷と、放射線によらずに発生した電荷（いわゆる暗電荷）とを含む。

蓄積信号は、上述の高感度信号又は低感度信号に基づいて電圧が変更されうる。また、変換部ＣＰに放射線を曝射しないときに発生したノイズ等が蓄積された電荷に基づく信号を暗電流信号と呼ぶ。信号生成部をリセット部ＲＰが電荷蓄積前の状態にリセットすることによって信号生成部が生成する信号をリセット信号と呼ぶ。信号生成部のリセットは、上述のように、光電変換素子ＰＤの電位とクランプ容量Ｃｃｌの出力端子ｎ２の電位とをリセットすることによって行われる。

蓄積信号を、リセット信号を含めた総称として画素信号と呼ぶ。変換部ＣＰに電荷が蓄積された後に信号生成部が出力する画素信号は画像生成に供される画像信号を含む。信号生成部がリセット状態である場合に出力する画素信号はリセット信号である。

保持部ＳＨ１は、増幅部ＡＰから出力された画素信号を保持可能な部分であり、転送トランジスタＭ８と保持容量ＣＳ１とを含むサンプルホールド回路である。具体的には、サンプルホールド制御信号ＴＳ１を用いて転送トランジスタＭ８の状態（導通状態または非導通状態）を切り替えることにより、画素信号を保持容量ＣＳ１に転送して保持するサンプリングを行う。出力部ＯＰ１は、信号増幅トランジスタＭ１０と出力スイッチＳＷ９とを含む。

信号増幅トランジスタＭ１０は、保持容量ＣＳ１に保持された画素信号を増幅して出力するためのトランジスタであり、出力スイッチＳＷ９は信号増幅トランジスタＭ１０によって出力された画素信号を転送するスイッチである。具体的には、出力スイッチＳＷ９に入力される垂直走査信号ＶＳＲによって出力スイッチＳＷ９が導通状態となる。これにより、後述の図４（Ａ）にて示される列信号線４０６で接続される後段の定電流源ＣＣＳｐと信号増幅トランジスタＭ１０とでソースフォロワ回路が形成される。これにより、出力部ＯＰ１によって、保持部ＳＨ１に保持された画素信号が増幅されて画素Ｐから出力される。

以下では、出力部ＯＰ１から出力された増幅後の画素信号を画素信号Ｓ１と呼ぶ。また、画素信号が画像信号である場合は画像信号Ｓ１、暗電流信号である場合は暗電流信号Ｓ１、リセット信号である場合はリセット信号Ｓ１と呼ぶ。

保持部ＳＨ２は、増幅部ＡＰから出力された画素信号を保持可能な部分であり、転送トランジスタＭ１１と保持容量ＣＳ２とを含むサンプルホールド回路である。具体的には、サンプルホールド制御信号ＴＳ２を用いて転送トランジスタＭ１１の状態（導通状態または非導通状態）を切り替えることにより、画素信号を保持容量ＣＳ２に転送して保持するサンプリングを行う。

出力部ＯＰ２は、信号増幅トランジスタＭ１３と出力スイッチＳＷ１２とを含む。信号増幅トランジスタＭ１３は、保持容量ＣＳ２に保持された画素信号を増幅して出力するためのトランジスタであり、出力スイッチＳＷ１２は信号増幅トランジスタＭ１３によって出力された画素信号を転送するスイッチである。具体的には、出力スイッチＳＷ１２に入力される垂直走査信号ＶＳＲによって出力スイッチＳＷ１２が導通状態となる。これにより、図４（Ａ）にて示される列信号線４０７で接続される後段の定電流源ＣＣＳｐと信号増幅トランジスタＭ１３とでソースフォロワ回路が形成される。これにより、出力部ＯＰ２によって、保持部ＳＨ２に保持された画素信号が増幅されて画素Ｐから出力される。

以下では、出力部ＯＰ２から出力された増幅後の画素信号を画素信号Ｓ２と呼ぶ。また、画素信号が画像信号である場合は画像信号Ｓ２、暗電流信号である場合は暗電流信号Ｓ２、リセット信号である場合はリセット信号Ｓ２と呼ぶ。

保持部ＳＨ３は、増幅部ＡＰから出力された画素信号を保持可能な部分であり、転送トランジスタＭ１４と保持容量ＣＳ３とを含むサンプルホールド回路である。具体的には、サンプルホールド制御信号ＴＳ３を用いて転送トランジスタＭ１４の状態（導通状態または非導通状態）を切り替えることにより、画素信号を保持容量ＣＳ３に転送して保持するサンプリングを行う。出力部ＯＰ３は、信号増幅トランジスタＭ１６と出力スイッチＳＷ１５とを含む。

信号増幅トランジスタＭ１６は、保持容量ＣＳ３に保持された画素信号を増幅して出力するためのトランジスタであり、出力スイッチＳＷ１５は信号増幅トランジスタＭ１６によって出力された画素信号を転送するスイッチである。具体的には、出力スイッチＳＷ１５に入力される垂直走査信号ＶＳＲによって出力スイッチＳＷ１５が導通状態となる。これにより、図４（Ａ）にて示される列信号線４０８で接続される後段の定電流源ＣＣＳｐと信号増幅トランジスタＭ１６とでソースフォロワ回路が形成される。こうして出力部ＯＰ３から保持部ＳＨ３に保持された画素信号が増幅され、画素信号が画素Ｐから出力される。

以下では、出力部ＯＰ３から出力された増幅後の画素信号を画素信号Ｓ３と呼ぶ。また、画素信号が画像信号である場合は画像信号Ｓ３、暗電流信号である場合は暗電流信号Ｓ３、リセット信号である場合はリセット信号Ｓ３と呼ぶ。

保持容量ＣＳ１、保持容量ＣＳ２および保持容量ＣＳ３によるサンプルホールド後は、転送トランジスタＭ８、転送トランジスタＭ１１および転送トランジスタＭ１４がオフとなる。これによって保持容量ＣＳ１、保持容量ＣＳ２および保持容量ＣＳ３は前段の増幅部ＡＰから切り離される。このため、保持された画素信号（画像信号、暗電流信号、あるいはリセット信号）は、再度サンプルホールドされるまで非破壊で読み出すことが可能である。したがって放射線を曝射し、その後、一斉に画素信号をサンプルホールドした後で、行毎に画素信号を読み出すことによりグローバルシャッターを実現しうる。

これまで放射線又は光の強度に応じた被写体の画像生成に供される画素信号を発生する有効画素である画素Ｐについて説明した。次に図３を用いて、アーチファクトを補正するための基準信号を発生する基準画素Ｐ´について説明する。図３（Ａ）に示す画素は基準画素の一例である。ここでは放射線又は光の強度に応じた信号を発生しない画素を例に説明する。図３（Ａ）の構成と図２の構成の違いはフォトダイオードＰＤの接続である。その他の回路は図２と同一の構成とする。図３（Ａ）の回路では、フォトダイオードＰＤはＦＤ容量Ｃｆｄから切り離され、リセット電圧に接続されており、リセット電圧が印加されている。さらに切り離した箇所にはフォトダイオードＰＤと等価の容量Ｃｆｄｐｄを接続している、このような構成とすることによって、放射線や光の照射に依存しない基準信号となる暗電流信号を出力することができる。このように図３（Ａ）に例示の画素は、有効画素からの信号を補正するための基準信号を発生する基準画素として使用できる。

図３（Ａ）の構成の画素は、放射線又は光に対して無感度となるため、有効画素が配置された第１画素領域に配置されると欠損画素となってしまうので補間などにより欠損についての画像処理が必要になることがある。そこで、図３（Ｂ）の構成のようにフォトダイオードＰＤとＦＤ容量Ｃｆｄの間にトランジスタＭ１７を追加し、制御信号ＥＮＰＤによってトランジスタＭ１７をオン、オフして有感と無感を切り替えることができると有用である。トランジスタＭ１７をオフにすればフォトダイオードＰＤは出力回路である増幅回路ＡＰから切断されるので、無感度の画素として扱うことができる。なお、図３（Ａ）、（Ｂ）では、フォトダイオードＰＤの接続を変更することにより、基準画素とする例を示した。しかし、後述するように基準画素には、放射線や光に対する感度が、被写体の画像生成に使用する信号を出力する有効画素よりも低減されているものであれば使用しうる。

次に図４（Ａ）及び図４（Ｂ）により放射線撮像装置１００の半導体基板１０７及び信号読出部２０について説明する。半導体基板１０７には、図２に示す有効画素Ｐおよび図３に示す基準画素Ｐ′が二次元アレイ状に複数配列されている。有効画素Ｐ及び基準画素Ｐ’の配置については図５により説明する。図１に示す１３０～１３９はアナログマルチプレクサであり、撮像部制御部１０８の制御信号により、タイリングされた複数の半導体基板１０７のうちから１個の半導体基板の画素出力を選択する。半導体基板１０７からの信号は信号読出部２０によって読み出される。まず、放射線撮像装置１００の半導体基板１０７の概略構成を、等価回路図である図４（Ａ）を用いて説明する。

半導体基板１０７は、複数の画素Ｐと、各画素Ｐを駆動するための垂直走査回路４０３と、各画素Ｐから順次信号読み出しを行うための水平走査回路４０４と、を備える。なお、図４では基準画素Ｐ’は省略されている。垂直走査回路４０３および水平走査回路４０４は、例えばシフトレジスタで構成されており、システム制御装置１０１からの制御信号に基づいて動作する。垂直走査回路４０３は、制御線４０５を介して各画素Ｐに垂直走査信号ＶＳＲを供給し、当該垂直走査信号ＶＳＲに基づいて各画素Ｐを行単位で駆動する。すなわち、垂直走査回路４０３は行選択部として機能し、信号読み出しを行うべき画素Ｐを行単位で選択する。

また、水平走査回路４０４は列選択部として機能し、水平走査信号ＨＳＲに基づいて各画素Ｐを列単位で選択して、各画素Ｐからの信号を順に出力させる（水平転送）。ここで、行選択部（垂直走査回路４０３）の動作周波数は、列選択部（水平走査回路４０４）の動作周波数に比べて低く、即ち、行選択部（垂直走査回路４０３）は列選択部（水平走査回路４０４）に比べて動作が遅い。

また、半導体基板１０７は、各画素Ｐの保持容量ＣＳ１～ＣＳ３に保持された画素信号を読み出すための端子Ｅｓ１～Ｅｓ３を有する。端子Ｅｓ１は保持容量ＣＳ１に保持された画素信号を読み出すための端子である。端子Ｅｓ２は保持容量ＣＳ２に保持された画素信号を読み出すための端子である。端子Ｅｓ３は保持容量ＣＳ３に保持された画素信号を読み出すための端子である。また、半導体基板１０７はセレクト端子Ｅｃｓをさらに有し、端子Ｅｃｓが活性化されることによって、当該半導体基板１０７の各画素Ｐの画素信号が、端子Ｅｓ１、Ｅｓ２及びＥｓ３を介して読み出される。

画素Ｐの画素信号Ｓ１、画素信号Ｓ２及び画素信号Ｓ３は、各端子に対応する列信号線４０６～４０８に供給される。列信号線４０６～４０８はそれぞれ対応する増幅トランジスタＡｖの入力に接続される。制御トランジスタＳＷｃｈと増幅トランジスタＡｖと定電流源ＣＣＳｖとは電流経路を形成するように直列に接続されている。増幅トランジスタＡｖの出力は、水平走査回路４０４からの水平走査信号ＨＳＲに応答して導通状態になる転送トランジスタＳＷａｈを介して、アナログ信号線４０９～４１１に接続されている。

制御トランジスタＳＷｃｈのゲートに入力される水平走査信号ＨＳＲが活性化されることによって、列信号線４０６～４０８からの電圧をそれぞれに受ける増幅トランジスタＡｖが動作状態になる。このようにしてソースフォロワ回路が形成され、列信号線４０６～４０８からの電圧を増幅した電圧が、水平走査信号ＨＳＲに応答して導通状態になる転送トランジスタＳＷａｈを介してアナログ信号線４０９～４１１に出力される。

アナログ信号線４０９～４１１はそれぞれ対応する増幅トランジスタＡoutの入力に接続される。増幅トランジスタＡｏｕｔと定電流源ＣＣＳｏｕｔとは電流経路を形成するように直列に接続され、動作状態のソースフォロワ回路が形成されている。これによりアナログ信号線４０９～４１１からの電圧を増幅した電圧が、端子Ｅｃｓが受ける信号に応答して導通状態になる転送トランジスタＳＷｃｓを介して、端子Ｅｓ１、Ｅｓ２及びＥｓ３から出力される。

また、半導体基板１０７は、垂直走査回路４０３および水平走査回路４０４を制御するための各制御信号を受ける端子ＨＳＴ、ＣＬＫＨ、ＶＳＴおよびＣＬＫＶをさらに有する。端子ＨＳＴは、水平走査回路４０４に入力されるスタートパルスを受ける。端子ＣＬＫＨは、水平走査回路４０４に入力されるクロック信号を受ける。端子ＶＳＴは、垂直走査回路４０３に入力されるスタートパルスを受ける。端子ＣＬＫＶは、垂直走査回路４０３に入力されるクロック信号を受ける。これらの各制御信号は、システム制御装置１０１から入力される。

水平走査回路４０４は入力されたスタートパルスとクロック信号とに基づいて水平走査信号ＨＳＲを生成して出力し、垂直走査回路４０３は入力されたスタートパルスとクロック信号とに基づいて垂直走査信号ＶＳＲを生成して出力する。これにより、画素信号Ｓ１、画素信号Ｓ２及び画素信号Ｓ３が、各画素からＸ-Ｙアドレス方式で順次に読み出される。すなわち、半導体基板１０７では、各画素Ｐは行単位で制御され、各保持部に保持された信号が列単位で出力される（水平転送される）ことによって、信号が読み出される。

次に、図４（Ｂ）を用いて本実施形態の放射線撮像装置の信号読出回路２００を説明する。信号読出部２０にはこの信号読出回路２００がマルチプレクサ１３０～１３９に対応して複数配置されている。図４（Ｂ）は、本実施形態の放射線撮像装置のマルチプレクサ１３０に対して配置された信号読出回路２００の概略構成を説明するための等価回路図である。信号読出回路２００は、例えば差動増幅器等を含む信号増幅部１４０とＡＤ変換を行うＡＤ変換部１５０とを有する。

端子Ｅｓ３からの画素信号Ｓ３は信号増幅部１４０の非反転入力端子ＡＭＰ＋に入力される。また、端子Ｅｓ１からの画素信号Ｓ１は、制御端子に入力される制御信号ＴＲＯ１に応答して導通状態になるスイッチＭ５１を介して、信号増幅部１４０の反転入力端子ＡＭＰ－に入力される。また、端子Ｅｓ２からの画素信号Ｓ２は、制御端子に入力される制御信号ＴＲＯ２に応答して導通状態になるスイッチＭ５２を介して、反転入力端子ＡＭＰ－に入力される。スイッチＭ５１及びＭ５２は、端子Ｅｓ１及び端子Ｅｓ２の一方の信号が反転入力端子ＡＭＰ－に入力されるように制御される。スイッチＭ５１及びＭ５２並びに信号増幅部１０７は、信号ＡＤＣＬＫの周期に追従可能な応答特性を有するように設計される。

信号増幅部１４０では、端子Ｅｓ１からの信号と端子Ｅｓ３からの信号との差分、又は端子Ｅｓ２からの信号と端子Ｅｓ３からの信号との差分が増幅される。この差分はＡＤ変換部１５０で、端子ＡＤＣＬＫを介して入力されるクロック信号に基づいてＡＤ変換される。このような構成により、半導体基板１０７の画像データ（デジタルデータ）が得られ、端子ＡＤＯＵＴを介してシステム制御装置１０１に出力される。

以上のような半導体基板１０７及び信号読出部２０を用いて、放射線撮像装置１００及び放射線撮像システムが構成される。

被写体の撮像前に信号増幅部１４０に基準電圧信号を入力したときの当該増幅器の出力を予め求めておき、その後に曝射して撮像を行う。サンプリングした画素の信号を行単位で読みだすときに、予め求めた出力と、これらの増幅器に基準電圧信号を入力して得た増幅器の出力との差分により撮像画像を補正することができる。このとき１／ｆノイズは時間経過により変化していくので、画像取得のタイミングと近接したタイミングに測定されたサンプルに基づいて、画像の補正を行うことが求められる。この補正はＡＤ変換器１５０への入力に補正係数を加算することで行うことができる。

図４（Ａ）で示される回路では、画素信号Ｓ１、Ｓ２、Ｓ３はそれぞれ列方向の定電流源ＣＣＳｐとのソースフォロアで形成される。ここで、定電流源はそれぞれが特性の異なった１／ｆノイズの影響を受けうる。画素は列方向に多数配置されているため、配線抵抗により定電流源の近傍から逆の端までは数ｋΩの抵抗値となる。これらのことから、定電流源の近傍で測定した基準電圧信号による補正では、半導体基板上で発生するノイズに対しての補正が不十分だった。

そこで、以下に基準画素Ｐ´によって、列方向のオフセットを算出し、画像補正を行って、ノイズを低減することについて説明する。

（画素の配置）
図５は本実施例の放射線撮像装置１００の半導体基板１０７の概略構成を説明する図である。半導体基板１０７には画素がｍ行ｎ列配置されているとして説明する。この例では、画素はそれぞれが図２に示される有効画素Ｐ又は図３の基準画素Ｐ’の構造を有し、放射線の曝射に対してグローバルシャッター動作で信号が蓄積される。画素からの画素信号は図４に関して説明したように行毎に読み出されるものとする。図５の例では、有効画素Ｐと基準画素Ｐ’とが配置された第１画素領域６２と、信号読出部６０の近傍にｍ行～ｍ－２行、１～ｎ列に渡って３行の基準画素Ｐ´が配置された第２画素領域６１が配置されている。なお、基準画素を３行にわたり配置することは一例にすぎない。第２画素領域６１は信号読出部６０と第１画素領域６２の間に配置されている。信号読出部６０は例えば、増幅トランジスタＡｖや増幅トランジスタＡｏｕｔなどの読み出しのための回路が配置された部分である。１行からｍ－３行にわたる第１画素領域６２には、有効画素Ｐと基準画素Ｐ’とが配置されている。第１画素領域６２では、基準画素Ｐ’は複数の列の全部又は一部に最低１個配置されている。

このとき、第１画素領域６２の基準画素Ｐ´は複数の行に分散されて配置されていてもよい。同一の行に配置されていると線欠損になってしまうが、補正処理がしやすい。基準画素Ｐ’を複数の列の全部又は一部に１個だけ配置する場合は図５で示す１行目に近い位置に配置すると列方向のオフセットの補正を良好に行うことができる。言い換えると、第１画素領域６２に配置される基準画素Ｐ’は、第１画素領域６２のうちの第２画素領域６１から離れた位置に配置されると補正処理するのに都合がよい。つまり複数の画素が列に配置されたうちの信号読出部６０に近い位置に第２画素領域６１が配置され、信号読出部６０から離れた、第１画素領域６２内の位置に基準画素Ｐ’を配置すると補正処理をする上でよい。なお、図５では基準画素Ｐ’を１行～５行の間に配置した例を示しているが、これに限らない。

また、第１画素領域６２の基準画素Ｐ’は、各列１個ではなく、各列に複数個配置した方が、補正のためのデータが増えるので、より精度よく補正しうる。基準画素Ｐ’を列に配置する場合、列に沿って配置された画素の数や列信号線の配線長に応じて配置する位置を決めてもよい。列方向に配置された画素の行数（図５の例では１からｍ－３行）に応じても基準画素Ｐ’を配置する位置は適宜に決めることができる。例としては、基準画素Ｐ’を、第１画素領域６２の列に配置された画素数の中間の領域や、画素の数が１／３や２／３になる領域にも配置するとよい。また図３（Ｂ）により説明した有感と無感が切り替えられる画素を使う場合は、どこに配置しても画像データの欠損にならないので、適宜、列に複数個配置することにより補正の精度を向上しうる。

半導体基板上の配線抵抗によるノイズの量は信号読出部からの距離に概ね比例することがわかっている。そのため、列毎に、第２画素領域６１の基準画素Ｐ’からの画素信号（基準信号）と第１画素領域６２に配置された基準画素Ｐ’からの画素信号（基準信号）とから各列の各行の位置に対応する画素を補正するための補正係数を求める。一つの列に第２画素領域６１と、第１画素領域６２に配置された基準画素Ｐ’が有る場合は、それらの基準画素Ｐ’の出力の差を求める。この出力の差と、第１画素領域６２と第２画素領域６１とに配置された基準画素Ｐ’の間の距離とに応じた勾配から列の画素の位置に応じて補正係数を算出できる。複数の基準画素Ｐ’を第１画素領域６２の所定の列に配置した場合は、第１画素領域の各基準画素Ｐ’の出力と第２画素領域６１の基準画素Ｐ’の出力とそれぞれの間の間隔から補正曲線を求めて、列の画素からの画素信号を曲線に応じて補正することができる。補正は折れ線近似を使って行ってもよい。

ここで、動画像の撮像において、撮像毎に補正係数を求め画像補正を行ってから出力していたのでは、１フレーム以上の表示遅れとなりさらに負荷が大きくなってしまう恐れがある。そこで、１／ｆノイズは比較的長い時間での変化であることに注目し、列方向の補正係数は数フレームに１度の割合で補正係数を更新するようにしてもよい。この場合は予め決めた所定数のフレームを撮像したときに、第１画素領域６２と第２画素領域６１とに配置された基準画素Ｐ’から読み出した値の違いを使って、各撮像したフレームについての補正を行うことができる。補正は所定数のフレーム毎に算出された補正係数を使って、撮像した所定数のフレームに対して行ってもよい。その場合は、所定数のフレームを記憶し、所定数のフレームに対して補正処理を行ってもよい。補正係数は所定数のフレームの撮像の前や撮像の終了後に基準画素Ｐ’を読み出して行ってもよいし、所定数のフレームの内のあるフレームの撮像の際に読み出した基準画素Ｐ’に基づいて行ってもよい。

また、行単位で読み出しをするときに、第２画素領域に配置された基準画素Ｐ’から読み出した値を利用して有効画素の信号を補正することができる。具体的には、撮像を開始する前の、曝射の開始前に第２画素領域の基準信号をサンプリングしておく（ΣＤＴｎ）。次に、撮像後に行毎に有効画素から信号を読み出すときに、行毎の読み出しの間の空いている時間に、第２画素領域の基準画素Ｐ’から基準信号を読み出してサンプリングしておく（ΣＤｏｎ）。最初にサンプリングした基準信号と行毎の読み出しの際にサンプリングした基準信号の差に基づいて、行毎に読み出した信号を補正することにより行毎の読み出し時の時間経過に伴うノイズを低減することができる。

この例では基準画素Ｐ’には図３に示した無感の画素を列の補正に使ったが、有効画素よりも感度を低減した画素であれば基準画素として使用しうる。その場合は、例えば、被写体を撮像する前に第１画素領域６２と第２画素領域６１とに配置された基準画素Ｐ’から信号を取得し、差分を得ることで、オフセット成分は低減されるので、列に沿った傾斜のノイズ分を取得できる。したがって、無感度の基準画素を使うときと同様に、列に沿って配置された有効画素の画素信号を補正することができる。

（オフセット補正）
具体的な補正について、図６に示すフローチャートを使って動画像の撮影を説明する。動作が開始されるとシステム制御装置１０１から放射線撮像装置１００に対して撮影モードが設定される（Ｓ１）。撮影モードにはフレームレートや放射線の蓄積時間、撮影する画像のサイズなどが含まれる。次にシステム制御装置１０１は放射線撮像装置１００を制御して、被写体を撮影する前に有効画素Ｐと基準画素Ｐ’をリセットする。その後、画素から信号を行毎に読み出すときに補正処理の目標値となる基準信号ＤＴｎを読み出す（Ｓ２）。このとき第２画素領域６１の無効画素Ｐ’から信号をＮ個サンプリングする。図５に示す配置例では、ｍ行目の無効画素Ｐ’読み出してもよいし、ｍ－２からｍ行にわたる無効画素Ｐ’からＤＴｎを読み出してもよい。Ｎ回サンプリングした値を用いることで統計的な値の確度が上がるので、補正の精度を向上しうる。なお、基準信号ＤＴｎを読み出すに際して、基準画素Ｐ’だけでリセット及びサンプリングしても良く、全ての画素の一部を選択してリセット及びサンプリングしても良い。

次に、システム制御装置１０１は撮影のための同期信号の検出を行う（Ｓ３）。同期信号の周期はフレーム単位での撮影間隔に対応する。同期信号が検出されるとフレーム単位の撮影を開始し、グローバルシャッター動作が実行され、サンプリングされた信号を行毎に読み出す動作が行われる（Ｓ３～Ｓ１１）。以下に具体的に説明する。

システム制御装置１０１は第１画素領域６２と第２画素領域６１に配置された画素をリセットする。これにより画素のフォトダイオードＰＤとフローティングディフュージョンはリセットされる（Ｓ４）。リセットに基づく画素信号はリセット信号として、例えば保持容量ＣＳ１にサンプルホールドされものとする。また曝射前に読み出された画素信号は暗電流信号として、例えば保持容量ＣＳ２にサンプルホールドされるものとする。次にシステム制御装置１０１はＸ線発生装置１０３を制御してＸ線管から放射線を曝射して撮影を行う。所定の蓄積時間が経過すると、システム制御部１０１は放射線撮像装置１００を制御して、一斉に撮像されて蓄積された画素信号を、例えば保持容量ＣＳ３に蓄積するものとする。保持容量ＣＳ１、ＣＳ２，ＣＳ３はそれぞれの信号をサンプルホールドする（Ｓ５）。

次に第２画素領域６１を選択し、第２画素領域６１の基準画素Ｐ’から出力値ＤｏをＮ個求める（Ｓ６、Ｓ７）。システム制御装置１０１は放射線撮像装置１００を制御して、行単位での画素からの画像信号の所定の読み出し期間と次の行単位の読み出し期間との空き期間を利用してＮ回にわたりＤｏを読み出し、ΣＤｏｎを求めるようにする。システム制御装置１０１は読み出された列毎のΣＤｏｎを記憶する。ここで空き期間は例えば、行単位の読み出しの周期から、リセットに要する時間、放射線を蓄積する時間、画素信号をサンプリングする処理に要する時間、ＡＤ変換に要する期間などの撮像に必要な時間を除いた期間である。

次に、システム制御装置１０１は先に読み出した各列の第２画素領域６１のΣＤＴｎと対応する列のΣＤｏｎとの差分をＮで割って補正係数を求めることができる。また、ΣＤＴｎとΣＤｏｎの差分をＮで割った値を補正係数にしてもよい。この補正係数を行単位で読み出した画素信号に対する補正処理をするためにＤ／Ａ変換器へ出力する（Ｓ８）。Ｄ／Ａ変換された補正係数を画像信号に演算することにより画像信号を補正しうる。

行単位で有効画素から画素信号を読み出すために、画素の所定の行を選択して（Ｓ９）、サンプルホールドされた画素信号を読み出す（Ｓ１０）。行単位で読み出した画素信号を、Ｓ８で求めた補正係数により行毎に補正する。システム制御装置１０１は最終行まで画素信号を読み出したかを判断し、最終行ではなかったときはＳ６へ戻り、再び行からの画素信号の読み出しを繰り返す（Ｓ１１）。行単位での読み出し時には第１画素領域６２に配置された基準画素Ｐ’の読み出しも行われる。基準画素Ｐ’の配置は分かっているので、基準画素Ｐ’から読み出された値は後の補正で利用するための基準信号の値としてシステム制御装置１０１に記憶されてもよい。

最終行まで読み出されると、撮影枚数が設定された枚数になったかどうか判断される（Ｓ１２）。規定の撮影枚数になった場合は、第１画素領域６１と第２画素領域とから基準信号を読み出して列に沿った画素からの信号を補正する。このとき第１画素領域６２からの基準信号の読み出しに近いタイミングの行単位の読み出しで得られた第２画素領域６１の基準画素Ｐ’を補正に使うとよい。補正は、第１画素領域６２と第２画素領域６１とから読み出された基準信号の値に応じて、列における有効画素の位置の基づいた補正係数を求めて列毎に行われる（Ｓ１３）。補正処理は、例えば、補正係数を、補正係数に対応する位置の画像信号に対して演算して行う。

上記の列の補正の例では、第１画素領域６２から得る基準信号は通常の行単位の読み出し時に得られた画素信号としたが、所定枚数の撮像が終了後に複数回、第１画素領域６２の基準画素Ｐ’から基準となる信号を読み出してもよい。所定数のフレームの撮像の最初に読み出して記憶した信号であってよい。第１画素領域の所定の同一行に基準画素Ｐ’を並べて配置しておくと読み出しと補正係数の算出が簡単になる。また、第１画素領域と第２画素領域からの基準信号の読み出し回数をＮ回とすると、Ｎが多いほど統計的な確度が上がるので精度も向上しうる。

補正係数は、システム制御装置１０１により、Ｎ回求めた第１画素領域６２の基準信号と第２画素領域６１の基準信号との差分をＮで割って、列に配置された画素の位置に応じて按分した値や、差分に基づいて列に対する補正曲線を求めて得ることができる。システム制御装置１０１は得られた補正係数を用いて、撮影された画像に対する補正処理を行う。

システム制御装置１０１は設定された撮影が終了したかどうか判断し（Ｓ１５）、終了していないときはＳ３へ戻り撮影を続ける。

以上のようにして、フレーム毎に変化する半導体基板１０７のオフセット量の変化であるブロックノイズと、基準電圧の変化によるフリッカノイズは、毎フレーム、第２画素領域６１の読み取りを行い、第１画素領域６２の行単位の読み取り時に補正をおこなう。縦方向のラインノイズに関してのみ数フレームに１度、補正係数を更新する。補正処理は、ＦＰＧＡなどのハードウェアに構成することができる。

なお、画像の補正はＦＰＧＡに限らない。上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。システム制御装置１０１上のソフトウェアや、別途接続された不図示の装置で行ってもよい。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

６０：信号読出部、６１：第２画素領域、６２：第１画素領域、１０７：半導体基板、Ｐ：有効画素、Ｐ’：基準画素

Claims (13)

1. 複数の行及び複数の列を形成するように画素が配置された第１画素領域と、基準となる信号を出力する基準画素が配置された第２画素領域と、前記第１画素領域と前記第２画素領域とから信号を読み出す読出部と、を備えた撮像装置であって、
   前記第２画素領域は前記第１画素領域と前記読出部との間に配置され、
   前記第１画素領域には、被写体を透過した放射線の強度に応じた電荷を発生する有効画素と基準となる信号を出力する基準画素とが配置されていることを特徴とする撮像装置。
2. 前記基準画素は放射線又は光を電荷に変換する変換部と、前記電荷に基づく信号を出力する出力回路とを備え、前記基準となる信号を出力するときは、前記変換部に所定の電位が印加されることを特徴とする請求項１に記載の撮像装置。
3. 前記基準画素は放射線又は光を電荷に変換する変換部と、前記電荷に基づく信号を出力する出力回路と、前記変換部と前記出力回路を接続するスイッチと備えることを特徴とする請求項１に記載の撮像装置。
4. 前記第１画素領域において、少なくとも２つの基準画素が同一行に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記第２画素領域には、複数の行及び複数の列を形成するように前記基準画素が配置されたことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記第１画素領域に配置された前記基準画素からの信号と、前記第２画素領域に配置された前記基準画素からの信号に基づいて、前記第１画素領域に配置された有効画素からの信号を補正する第１補正処理を行う制御部をさらに備えることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記第１補正処理は所定の列に配置された前記基準画素からの信号に基づいて、前記所定の列に配置された前記有効画素からの信号を補正することを含む請求項６に記載の撮像装置。
8. 前記第１補正処理は所定枚数の撮像毎に行われることを特徴とする請求項６又は７に記載の撮像装置。
9. 前記第１補正処理は前記第１画素領域に配置された前記基準画素と前記第２画素領域に配置された前記基準画素との間の間隔に基づいておこなわれることを特徴とする請求項６乃至８のいずれか１項に記載の撮像装置。
10. 前記制御部は、前記第２画素領域に配置された前記基準画素からの信号に基づいて前記有効画素からの信号を補正する第２補正処理をおこなうことを特徴とする請求項６ないし８のいずれか１項に記載の撮像装置。
11. 前記第２補正処理は前記第１画素領域から行毎に信号を読み出す毎におこなわれることを特徴とする請求項１０に記載の撮像装置。
12. 前記第２補正処理は、行毎の信号の読み出しの間に読み出された前記第２画素領域に配置された前記基準画素からの信号に基づいておこなわれることを特徴とする請求項１０又は１１に記載の撮像装置。
13. 基台と、
    請求項１から１２のいずれか１項に記載の撮像装置を前記基台に複数個配置した
    ことを特徴とする撮像パネル。

Images