JP2013153857A - 放射線撮像システム及びその制御方法 - Google Patents

Abstract

【課題】撮影１枚目のＸ線画像から診断画像として好適な画像とする仕組みを提供する。
【解決手段】被写体に対してＸ線を発生させるＸ線発生装置１０３と、複数の画素を備え、被写体を透過したＸ線をＸ線画像として検出するフラットパネルセンサ１０５と、前記画素の第１のリセット駆動の期間を前記画素のサンプリング駆動の期間よりも長くするとともに、前記Ｘ線画像を得るためにＸ線発生装置１０３から発生させる放射線の曝射許可期間を前記Ｘ線画像ごとに同一とする制御を行う撮影制御部１０９を備える。
【選択図】図４

Description

本発明は、放射線を用いて被写体の撮像を行う放射線撮像システム及びその制御方法に関するものである。

近年、デジタル放射線撮像装置の分野では、イメージ・インテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的として、光電変換素子を用いた等倍光学系の大面積フラットパネル式のセンサが普及している。

光電変換素子を用いた撮像装置には、アモルファスシリコン型、ＣＣＤ型やＣＭＯＳ型がある。ガラス基板上にアモルファスシリコン半導体を使った撮像素子は、大画面のものが作製しやすい。しかしながら、その反面、アモルファスシリコン半導体は、単結晶シリコン半導体基板に比べてガラス基板上の半導体基板の微細加工が難しく、その結果、出力信号線の容量が大きくなるなど、動作に対して半導体特性が十分ではない。ＣＣＤ型の撮像装置については、完全空乏型で高感度であるが、大画面の撮像装置としては電荷転送の転送段数が増加する、消費電力がＣＭＯＳ型の撮像装置と比較して１０倍以上大きくなるなど大画面化には不向きである。

ここで、大面積フラットパネル式のセンサとして、光電変換素子にＣＭＯＳ型撮像素子を使用し、シリコン半導体ウエハからＣＭＯＳ型の光電変換素子を矩形状に切り出した矩形半導体基板をタイリングして大面積を実現したものが、特許文献１に開示されている。ＣＭＯＳ型撮像素子は、微細加工によりアモルファスシリコン型撮像素子よりも高速読み出しが可能で、さらに高感度が得られる。また、ＣＭＯＳ型撮像素子は、ＣＣＤ型撮像素子のような電荷転送の転送段数や消費電力に問題が無く大面積化が容易であり、大面積フラットパネル式のセンサの特に動画像撮像装置として、優位性が高いことが知られている。

図１は、一般的なタイリングに用いられるＣＭＯＳ型矩形半導体基板に２次元状に構成される画素回路の、１画素分の画素回路の一例を示す図である。

図１において、ＰＤは、光電変換を行うフォトダイオードである。Ｍ２は、フローティングディフュージョン（浮遊拡散領域）に蓄積された電荷を放電させるためのリセットＭＯＳトランジスタ（リセットスイッチ）、Ｃｆｄは、電荷を蓄積するフローティングディフュージョンの容量である。

Ｍ１は、高ダイナミックレンジモードと高感度モードとを切り換えるための感度切り換え用ＭＯＳトランジスタ（感度切り換えスイッチ）である。Ｃ１は、ダイナミックレンジ拡大用の容量であり、感度切り換えスイッチ（Ｍ１）をオンすると電荷の蓄積が可能となる。感度切り換えスイッチ（Ｍ１）をオンすると、フローティングノード部の容量が実質増え、感度は低くなるがダイナミックレンジを拡大することができる。よって、例えば、高感度が必要な透視撮影時には感度切り換えスイッチ（Ｍ１）をオフし、高ダイナミックレンジが必要なＤＳＡ撮影時などには感度切り換えスイッチ（Ｍ１）をオンする。

Ｍ４は、ソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ１）である。Ｍ３は、画素アンプ１（Ｍ４）を動作状態とさせるための選択ＭＯＳトランジスタ（選択スイッチ１）である。画素アンプ１（Ｍ４）の後段には、光電変換部で発生するｋＴＣノイズを除去するクランプ回路が設けられている。Ｃｃｌは、クランプ容量であり、Ｍ５は、クランプ用ＭＯＳトランジスタ（クランプスイッチ）である。

Ｍ７は、ソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ２）である。Ｍ６は、画素アンプ２（Ｍ７）を動作状態とするための選択ＭＯＳトランジスタ（選択スイッチ２）である。画素アンプ２（Ｍ７）の後段には、２つのサンプルホールド回路が設けられている。Ｍ８は、光信号蓄積用のサンプルホールド回路を構成する、サンプルホールド用ＭＯＳトランジスタ（サンプルホールドスイッチＳ）である。ＣＳは、光信号用ホールド容量である。Ｍ１１は、ノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルホールドＭＯＳトランジスタ（サンプルホールドスイッチＮ）である。ＣＮは、ノイズ信号用ホールド容量である。Ｍ１０は、ソースフォロアとして動作する光信号の増幅ＭＯＳトランジスタ（画素アンプＳ）である。Ｍ９は、画素アンプＳ（Ｍ１０）で増幅された光信号をＳ信号出力線へ出力するためのアナログスイッチ（転送スイッチＳ）である。Ｍ１３は、ソースフォロアとしての動作するノイズ信号の増幅ＭＯＳトランジスタ（画素アンプＮ）である。Ｍ１２は、画素アンプＮ（Ｍ１３）で増幅されたノイズ信号をＮ信号出力線へ出力するためのアナログスイッチ（転送スイッチＮ）である。

ＥＮ信号は、選択スイッチ１（Ｍ３）、選択スイッチ２（Ｍ６）のゲートに入力され、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）を動作状態とさせるための制御信号である。ＥＮ信号がＨｉレベルの時、画素アンプ１（Ｍ４）、画素アンプ２（Ｍ７）は同時に動作状態となる。

ＷＩＤＥ信号は、感度切り換えスイッチ（Ｍ１）のゲートに入力され、感度の切り換えを制御する。ＷＩＤＥ信号がＬｏレベルの時は、感度切り換えスイッチ（Ｍ１）がオフし、高感度モードとなる。

ＰＲＥＳ信号は、リセットスイッチ（Ｍ２）をオンしてフォトダイオードＰＤに蓄積された電荷を放電させるリセット信号である。

ＰＣＬ信号は、クランプスイッチ（Ｍ５）を制御する信号であり、ＰＣＬ信号がＨｉレベルの時にクランプスイッチ（Ｍ５）がオンし、クランプ容量（Ｃｃｌ）を基準電圧ＶＣＬにセットする。

ＴＳ信号は、光信号サンプルホールド制御信号であり、ＴＳ信号をＨｉレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで、光信号が画素アンプ２（Ｍ７）を通して容量ＣＳに一括転送される。次いで、全画一括でＴＳ信号をＬｏレベルとし、サンプルスイッチＳ（Ｍ８）をオフすることで、サンプルホールド回路への光信号電荷の保持が完了する。

ＴＮ信号は、ノイズ信号サンプルホールド制御信号であり、ＴＮ信号をＨｉレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることで、ノイズ信号が画素アンプ２（Ｍ７）を通して容量ＣＮに一括転送される。次いで、全画一括でＴＮ信号をＬｏレベルとし、サンプルスイッチＮ（Ｍ１１）をオフすることで、サンプルホールド回路へのノイズ信号電荷の保持が完了する。

容量ＣＳ及び容量ＣＮのサンプルホールド後は、サンプルホールドスイッチＳ（Ｍ８）及びサンプルホールドスイッチＮ（Ｍ１１）がオフとなる。これにより、容量ＣＳ及び容量ＣＮは、前段の蓄積回路と切り離されるため、再度、サンプルホールドされるまで蓄積した光信号を非破壊で読み出すことが可能である。

図２は、図１の画素回路における、動画撮影時の駆動制御の一例を示すタイミングチャートである。以下、動画像撮影において、光信号用ホールド容量ＣＳ及びノイズ信号用ホールド容量ＣＮに電荷がサンプルホールドされるまでの制御信号のタイミングについて図２を用いて説明する。

図２のタイミングチャートにおいて、（ｔ５０）で撮影モードが設定され、（ｔ５１）から撮影のための駆動が開始される。（ｔ５１）から（ｔ５６）までは、リセットとクランプを行うリセット駆動Ｒ１である。

まず、（ｔ５１）でＥＮ信号をＨｉレベルにし、画素アンプ１（Ｍ４）及び画素アンプ２（Ｍ７）を動作状態にする。次に、（ｔ５２）でＰＲＥＳ信号をＨｉレベルにし、フォトダイオードＰＤを基準電圧ＶＲＥＳに接続してリセットを行う。その後、（ｔ５４）でＰＲＥＳ信号をＬｏレベルにしてリセットを終了し、クランプ容量（Ｃｃｌ）の画素アンプ１（Ｍ４）側にリセット電圧がセットされる。

また、（ｔ５３）でＰＣＬ信号をＨｉレベルにすることによりクランプスイッチ（Ｍ５）をオンし、クランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬがセットされる。その後、（ｔ５５）でＰＣＬ信号をＬｏレベルにすることによりクランプスイッチ（Ｍ５）をオフし、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧に応じた電荷がクランプ容量（Ｃｃｌ）に蓄積されてクランプが終了する。

その後、（ｔ５６）でＥＮ信号をＬｏレベルしてリセット駆動Ｒ１を終了し、（ｔ５６）からフォトダイオードＰＤ、フローティングディフュージョン容量（Ｃｆｄ）の光電変換部の蓄積が開始される。

タイリングされたＣＭＯＳ型撮像素子は、動画撮影時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各撮像素子の全ての画素を一括して同一のタイミング、同一の期間で蓄積開始駆動が行われる。その後、一括してフォトダイオードＰＤで発生した電荷がフローティングディフュージョン容量（Ｃｆｄ）に蓄積される。

（ｔ５１）から（ｔ５６）までのリセット駆動Ｒ１において光電変換部でリセットノイズ（ｋＴＣノイズ）が発生するが、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることにより、リセットノイズが除去される。

（ｔ６０）から（ｔ７０）は、サンプリング駆動Ｓ１である。

まず、（ｔ６０）でＥＮ信号をＨｉレベルにし、選択スイッチ１（Ｍ３）及び選択スイッチ２（Ｍ６）をオンする。これにより、フローティングディフュージョン容量（Ｃｆｄ）に蓄積されている電荷が電荷／電圧変換され、ソースフォロアとして動作する画素アンプ１（Ｍ４）により電圧としてクランプ容量（Ｃｃｌ）に出力される。画素アンプ１（Ｍ４）の出力はリセットノイズを含むが、クランプ回路によりリセット時に画素アンプ２（Ｍ７）側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光信号となって画素アンプ２（Ｍ７）に出力される。

次に、（ｔ６１）でＴＳ信号をＨｉレベルにし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで、光信号は、画素アンプ２（Ｍ７）を通して光信号用ホールド容量（ＣＳ）に一括転送される。そして、（ｔ６２）で曝射許可信号をディセーブルとし、放射線曝射を禁止する。その後、（ｔ６３）でＴＳ信号をＬｏレベルにし、サンプルホールドスイッチＳ（Ｍ８）をオフすることで、光信号用ホールド容量（ＣＳ）に光信号電荷がサンプルホールドされる。

次に、（ｔ６４）でＰＲＥＳ信号をＨｉレベルにし、リセットスイッチ（Ｍ２）をオンし、フローティングディフュージョン容量（Ｃｆｄ）を基準電圧ＶＲＥＳにリセットする。その後、（ｔ６６）でＰＲＥＳ信号をＬｏレベルにしてリセットを終了する。

また、（ｔ６５）でＰＣＬ信号をＨｉレベルとする。これにより、クランプ容量（Ｃｃｌ）には、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷が蓄積される。

その後、（ｔ６７）でＴＮ信号をＨｉレベルにし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることで、基準電圧ＶＣＬにセットされた時のノイズ信号をノイズ信号用ホールド容量（ＣＮ）に転送する。続いて、（ｔ６８）でＴＮ信号をＬｏレベルにし、サンプルホールドスイッチＮ（Ｍ１１）をオフにすることで、ノイズ信号のノイズ信号用ホールド用容量（ＣＮ）にノイズ信号がサンプルホールドされる。

その後、（ｔ６９）でＰＣＬ信号をＬｏレベルにするとともに、（ｔ７０）でＥＮ信号をＬｏレベルにし、サンプリング駆動Ｓ１を終了する。このサンプリング駆動Ｓ１は、全画素を一括して行う。

図３は、一般的なＣＭＯＳ型矩形半導体基板の内部構成の一例を模式的に示す図である。

図３において、３０１は、矩形半導体基板である。この矩形半導体基板３０１は、チップセレクト端子ＣＳ、光信号出力端子Ｓ、ノイズ信号出力端子Ｎ、垂直走査回路スタート信号端子ＶＳＴ、垂直走査回路クロック端子ＣＬＫＶ、水平走査回路スタート信号端子ＨＳＴ、水平走査回路クロック端子ＣＬＫＨを有する。

３０３は、横方向（主走査方向）の画素群を選択し、垂直走査クロック端子ＣＬＫＶから入力される垂直走査クロックに同期して画素群を行信号線３０５を介して順次副走査方向である垂直方向に走査する垂直走査回路である。

３０４は、垂直走査回路３０３により選択された主走査方向である横方向の画素群を列信号線３０６及び３０７を介して水平走査クロック端子ＣＬＫＨから入力される水平走査クロックに同期して順次１画素ずつ選択する水平走査回路である。

３０２は、図１に示した画素回路が構成された画素である。この画素３０２は、垂直走査回路３０３の出力線である行信号線３０５がイネーブルになることにより、列信号線３０６及び３０７にサンプルホールドされた光信号（電圧信号）Ｓ及びノイズ信号（電圧信号）Ｎを出力する。列信号線３０６及び３０７に出力された各電圧信号を水平走査回路３０４が順次選択することにより、アナログ出力線３０８及び３０９に各画素３０２の電圧信号が順次出力される。

以上のように、矩形半導体基板は、垂直走査回路３０３及び水平走査回路３０４を使用したＸＹアドレス方式によるスイッチング動作によって画素選択が行われ、トランジスタで増幅された各画素の光信号Ｓ，ノイズ信号Ｎの電圧信号は、列信号線３０６，３０７、アナログ出力線３０８，３０９を通して、アナログ出力端子Ｓ，Ｎに出力される。端子ＣＳは、チップセレクト信号入力端子であり、端子ＣＳをオンすることにより内部走査に従った撮像素子の光信号Ｓ、ノイズ信号Ｎがアナログ出力端子Ｓ、Ｎから出力される。

サンプルホールド回路後段のＳ信号出力切り換えアナログスイッチ（転送スイッチＳ）、Ｎ信号出力切り換えアナログスイッチ（転送スイッチＮ）、光信号Ｓ及びノイズ信号Ｎの伝送路である列信号線３０６及び３０７、当該列信号線を水平走査回路３０４の出力により切り換えるスイッチングトランジスタは、読み出し走査の伝送回路を構成している。

端子ＣＬＫＶは、垂直走査回路３０３のクロック端子、端子ＶＳＴは、垂直走査回路３０３のスタート信号端子である。垂直走査回路スタート信号端子ＶＳＴをＨｉにした後、垂直走査回路クロック端子ＣＬＫＶからクロック信号を入力することにより、行信号線Ｖ１，Ｖ２，・・・Ｖｍの行選択信号が順次イネーブルに入れ替わる。垂直走査が開始されたら、垂直走査回路スタート信号端子ＶＳＴをＬｏにする。

端子ＣＬＫＨは、水平走査回路３０４のクロック端子、端子ＨＳＴは、水平走査回路３０４のスタート信号端子である。水平走査回路スタート信号端子ＨＳＴをＨｉにした後、水平走査回路クロック端子ＣＬＫＨからクロック信号を入力することにより、Ｈ１，Ｈ２，・・・Ｈｎの列選択信号が順次イネーブルに入れ替わる。水平走査が開始されたら、水平走査回路スタート信号端子ＨＳＴをＬｏにする。

垂直走査回路３０３の行信号線Ｖ１の出力がイネーブルになると、行信号線Ｖ１に接続する横１行の画素群（１，１）〜（ｎ、１）が選択され、横１行の各画素からそれぞれの列信号線３０６，３０７に、Ｓ電圧信号，Ｎ電圧信号が出力される。そして、水平走査回路３０４の列選択信号のイネーブルをＨ１，Ｈ２，・・・Ｈｎと順次切り換えることにより、横１行の画素３０２のＳ電圧信号，Ｎ電圧信号が順次アナログ出力線３０８，３０９を経由してアナログログ出力端子Ｓ，Ｎに出力される。行信号線Ｖｍまで同様な水平走査を行うことにより、全画素の画素出力が得られる。

特開２００２−３４４８０９号公報

撮影開始時、或いは、撮影モード切替時には、前述したリセット駆動を実施し、画像取得１枚目から有効な画像を得る工夫をしているが、安定した出力の画像を得るためには、十分長い時間、フォトダイオードを基準電圧に接続したり、クランプ容量の画素アンプ側に基準電圧ＶＣＬを接続したりする必要がある。

しかしながら、リセット駆動の時間を長くすると、放射線画像取得１枚目の放射線曝射許可期間（放射線ウインドウ幅）が放射線画像取得２枚目以降よりも短い期間（ウインドウ幅）となるため、１枚目の放射線画像は診断画像として有効でなくなっていた。そのため、無効画像として読み出された画像データを読み捨てる処理を行う方法が取られているが、読み捨てを行うことにより無効な放射線の照射や撮影開始にディレイが発生するなどの問題があった。

本発明は、このような問題点に鑑みてなされたものであり、撮影１枚目の放射線画像から診断画像として好適な画像とする仕組みを提供することを目的とする。

本発明の放射線撮像システムは、放射線を用いて被写体の撮像を行う放射線撮像システムであって、前記被写体に対して放射線を発生させる放射線発生手段と、複数の画素を備え、前記被写体を透過した放射線を放射線画像として検出する放射線検出手段と、前記画素の第１のリセット駆動の期間を前記画素のサンプリング駆動の期間よりも長くするとともに、前記放射線画像を得るために前記放射線発生手段から発生させる放射線の曝射許可期間を前記放射線画像ごとに同一とする制御を行う制御手段とを有する。
また、本発明は、上述した放射線撮像システムによる制御方法を含む。

本発明によれば、撮影１枚目の放射線画像から診断画像として好適な画像とすることができる。

一般的なタイリングに用いられるＣＭＯＳ型矩形半導体基板に２次元状に構成される画素回路の、１画素分の画素回路の一例を示す図である。 図１の画素回路における、動画撮影時の駆動制御の一例を示すタイミングチャートである。 一般的なＣＭＯＳ型矩形半導体基板の内部構成の一例を模式的に示す図である。 第１の実施形態に係る放射線撮像システム（Ｘ線撮像システム）の概略構成の一例を模式的に示す図である。 第１の実施形態を示し、図４に示すタイリングされた３枚の矩形半導体基板の画素データを１つのＡ／Ｄ変換部で読み出すためのタイミングチャートである。 第１の実施形態を示し、ＣＭＯＳ型矩形半導体基板内の画素加算回路の回路図及び模式的構成図である。 第１の実施形態に係る放射線撮像システム（Ｘ線撮像システム）における動画撮影時の駆動制御の一例を示すタイミングチャートである。 第２の実施形態に係る放射線撮像システム（Ｘ線撮像システム）における動画撮影時の駆動制御の一例を示すタイミングチャートである。

以下に、図面を参照しながら、本発明を実施するための形態（実施形態）について説明する。なお、以下に示す本発明の実施形態においては、放射線としてＸ線を適用した場合を例に挙げて説明するが、放射線は、Ｘ線に限らず、例えば、電磁波やα線、β線、γ線などであってもよい。

（第１の実施形態）
まず、本発明の第１の実施形態について説明する。
図４は、第１の実施形態に係る放射線撮像システム（Ｘ線撮像システム）の概略構成の一例を模式的に示す図である。図４に示す放射線撮像システムは、大面積のフラットパネル式であって放射線動画像を撮像するための放射線撮像装置を有するシステムである。また、図４に示す矩形半導体基板１０６は、例えば、上述した図３に示す矩形半導体基板３０１に相当し、その内部構成を有する。

図４において、１００は放射線撮像装置（Ｘ線撮像装置）、１０１は画像処理装置及びシステム制御装置、１０２は画像表示装置、１０３は放射線発生装置（Ｘ線発生装置）、１０４は放射線管（Ｘ線管）である。

撮影時には、画像処理装置及びシステム制御装置１０１により、Ｘ線撮像装置１００とＸ線発生装置１０３が同期制御される。ここで、被写体（不図示）は、Ｘ線管１０４とＸ線撮像装置１００との間の空間に配置される。Ｘ線発生装置１０３によりＸ線管１０４から照射され、被写体（不図示）を透過したＸ線は、Ｘ線撮像装置１００に入射する。そして、Ｘ線撮像装置１００に入射したＸ線は、シンチレータ（不図示）により可視光に変換される。そして、Ｘ線撮像装置１００では、光電変換により可視光の光量に応じた電荷をアナログの電気信号として蓄積し、その後、蓄積した電荷を読み出してＡ／Ｄ変換を行う。これにより、Ｘ線照射に対応したフレームＸ線画像データが生成される。そして、このフレームＸ線画像データは、Ｘ線撮像装置１００から画像処理装置及びシステム制御装置１０１に転送され、画像処理装置及びシステム制御装置１０１において画像処理が行われる。その後、画像表示装置１０２に、画像処理が行われたフレームＸ線画像データに基づくＸ線画像がリアルタイムで表示される。

Ｘ線撮像装置１００において、１０９は撮影制御部であり、画像処理装置及びシステム制御装置１０１と制御コマンドの通信、同期信号の通信、画像処理装置及びシステム制御装置１０１へのＸ線画像データの送信等を行う。また、撮影制御部１０９は、フラットパネルセンサ１０５の制御機能も兼ね備えており、フラットパネルセンサ１０５の駆動制御、撮影モード制御、Ｘ線撮像装置１００内の複数のＡ／Ｄ変換部１０８からＡ／Ｄ変換されたブロックごとのデジタル画像データを合成してフレームＸ線画像データとし、これを画像処理装置及びシステム制御装置１０１に転送する。

１１０は、コマンド制御用インターフェースである。このコマンド制御用インターフェース１１０は、画像処理装置及びシステム制御装置１０１から撮影制御部１０９へは、撮影制御部１０９への撮影モードの設定、各種パラメータの設定、撮影開始設定、撮影終了設定などが通信される。また、コマンド制御用インターフェース１１０は、撮影制御部１０９から画像処理装置及びシステム制御装置１０１へは、Ｘ線撮像装置１００の状態等が通信される。

１１１は、画像データインターフェースである。画像データインターフェース１１１は、Ｘ線撮像装置１００での撮影により得られたＸ線画像データが、撮影制御部１０９から画像処理装置及びシステム制御装置１０１へ送られる。

１１２は、ＲＥＡＤＹ信号である。このＲＥＡＤＹ信号１１２は、Ｘ線撮像装置１００が撮影可能状態になったことを撮影制御部１０９から画像処理装置及びシステム制御装置１０１へ伝える信号である。

１１３は、外部同期信号である。この外部同期信号１１３は、画像処理装置及びシステム制御装置１０１が撮影制御部１０９からＲＥＡＤＹ信号１１２を受け、撮影制御部１０９にＸ線曝射のタイミングを知らせる信号である。

１１４は、曝射許可信号である。この曝射許可信号１１４がイネーブルの間に、画像処理装置及びシステム制御装置１０１からＸ線発生装置１０３に曝射信号が送信され、Ｘ線管１０４から曝謝されたＸ線が有効なＸ線として被写体（不図示）を介してＸ線撮像装置１００に入射する。その後、Ｘ線撮像装置１００では、入射したＸ線に基づくＸ線画像データが生成される。

Ｘ線撮像装置１００において、１０５はフラットパネルセンサである。このフラットパネルセンサ１０５は、シリコン半導体ウエハから光電変換素子を含む２次元状の画素を短冊状に切り出した、ＣＭＯＳ型撮像素子である矩形半導体基板１０６が、１２列×２行にマトリクス状（行列状）にタイリングされて構成されている。また、フラットパネルセンサ１０５は、被写体を透過したＸ線（放射線）をＸ線画像データ（放射線画像データ）として検出するＸ線検出手段（放射線検出手段）を構成する。

ここで、横約２０ｍｍ、縦約１４０ｍｍの短冊状に切り出した矩形半導体基板１０６には、約１６０μｍピッチで、横方向に画素が１２８画素、縦方向に画素が８９６画素形成されている場合を例に説明する。

フラットパネルセンサ１０５は、タイリングされた３枚の矩形半導体基板１０６を、１つの増幅部１０７を介して１つのＡ／Ｄ変換部１０８の変換領域としてデジタル変換する。ここで、矩形半導体基板１０６の読み出しのＡ／Ｄ変換部１０８の変換クロックを２０ＭＨｚとする。

Ａ／Ｄ変換部１０８は、矩形半導体基板１０６が３枚で構成される１つのＡ／Ｄ変換領域を、チップセレクトを切り換えながら領域内の矩形半導体基板１０６を横方向に１ラインのＡ／Ｄ変換を行う。Ａ／Ｄ変換部１０８は、このＡ／Ｄ変換を順次、フラットパネルセンサ１０５の外側から中心部に向かって行い、更に縦方向に繰り返す。

図５は、第１の実施形態を示し、図４に示すタイリングされた３枚の矩形半導体基板１０６の画素データを１つのＡ／Ｄ変換部１０８で読み出すためのタイミングチャートである。

図５において、端子ＣＳ０〜ＣＳ２は、矩形半導体基板１０６からのアナログ信号の出力を制御するチップセレクト信号の入力端子である。図４に示す矩形半導体基板１０６のアナログ出力信号に付されている番号は、図５に示すタイミングチャートのチップセレクト信号入力端子ＣＳから入力されるチップセレクト信号の数字と１対１で対応している。

例えば、チップセレクト信号入力端子ＣＳ０から入力されるチップセレクト信号が"Ｈｉ"の時は、矩形半導体基板１０６のアナログ出力信号の番号"０"のアナログ出力が有効になり、次段の増幅部１０７に出力される。また、チップセレクト信号入力端子ＣＳ１から入力されるチップセレクト信号が"Ｈｉ"の時は、矩形半導体基板１０６のアナログ出力信号の番号"１"のアナログ出力が有効になり、次段の増幅部１０７に出力される。また、チップセレクト信号入力端子ＣＳ２から入力されるチップセレクト信号が"Ｈｉ"の時は、矩形半導体基板１０６のアナログ出力信号の番号"２"のアナログ出力が有効になり、次段の増幅部１０７に出力される。チップセレクト信号入力端子ＣＳ０は、アナログ出力信号の番号"０"の矩形半導体基板１０６に接続され、チップセレクト信号入力端子ＣＳ１は、アナログ出力信号の番号"１"の矩形半導体基板１０６に接続され、チップセレクト信号入力端子ＣＳ２は、アナログ出力信号の番号"２"の矩形半導体基板１０６に接続される。

画像信号の読み出しは、まず、チップセレクト信号入力端子ＣＳ０が接続される矩形半導体基板１０６から行われる。

垂直走査回路スタート信号端子ＶＳＴがＨｉの状態で、垂直走査回路クロック端子ＣＬＫＶからクロック信号が入力されると（クロック信号が立ち上がると）、図３の垂直走査回路３０３の行信号線Ｖ１の行選択信号がイネーブルとなる。これにより、行信号線Ｖ１に接続された画素群（１，１）〜（ｎ，１）の出力が有効になり、列信号線３０６，３０７に画素群（１，１）〜（ｎ，１）の各画素の電圧信号が出力される。

水平走査回路スタート信号端子ＨＳＴがＨｉの状態で、水平走査回路クロック端子ＣＬＫＨからクロック信号が入力されると（クロック信号が立ち上がると）、水平走査回路３０４の信号線Ｈ１の列選択信号がイネーブルとなる。水平走査回路クロック端子ＣＬＫＨからのクロック信号の立ち上がりに同期して、水平走査回路３０４の列選択信号がＨ２，・・，Ｈｎと切り換わり、画素が（１，１）から順番に（ｎ，１）まで選択される。そして、選択された各画素の電圧信号が、列信号線３０６，３０７を介して、アナログ出力線３０８，３０９に順次出力される。そして、チップセレクト信号入力端子ＣＳ０からのチップセレクト信号で選択された矩形半導体基板１０６の横方向画素群の走査を終了する。

Ａ／Ｄ変換部１０８によるＡ／Ｄ変換は、Ａ／Ｄ変換クロック端子ＣＬＫＡＤからのクロック信号に同期して行われる。

次に、チップセレクト信号を入力するチップセレクト信号入力端子をチップセレクト信号入力端子ＣＳ１に切り換えて同様に水平走査を行う。さらに、チップセレクト信号を入力するチップセレクト信号入力端子をチップセレクト信号入力端子ＣＳ２に切り換えて同様に水平走査を行うことにより、３枚の矩形半導体基板１０６の、横１ラインに配列した画像群の読み出しを終了する。

以降、垂直走査回路クロック端子ＣＬＫＶからのクロック信号により、垂直走査回路３０３の行信号線３０５を順次切り換えながら、同様に水平走査をＶｍまで行うことにより、矩形半導体基板１０６の３枚の全画素の読み出しが完了する。

図６は、第１の実施形態を示し、ＣＭＯＳ型矩形半導体基板内の画素加算回路の回路図及び模式的構成図である。

図６（ａ）は、図１に示す画素回路を２回路分簡略化した回路に画素加算回路を挿入した回路例である。実際の回路は、Ｓ信号及びＮ信号それぞれのサンプルホールド回路が構成されているが、図６では、Ｓ信号及びＮ信号のサンプルホールド回路は、説明簡略化のため片方のみ記載している。

１６０及び１６１は、それぞれの画素回路のフォトダイオードであり、図１のフォトダイオードＰＤに相当する。

１６２、１６３、１６６、１６７、１７２及び１７３は、それぞれの画素回路のソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ）である。１６２及び１６３は図１の画素アンプ１（Ｍ４）に相当し、１６６及び１６７は図１の画素アンプ２（Ｍ７）に相当し、１７２及び１７３は図１の画素アンプＳ（Ｍ１０）もしくは画素アンプＮ（Ｍ１３）に相当する。

１６４及び１６５は、それぞれの画素回路のクランプ容量であり、図１のクランプ容量（Ｃｃｌ）に相当する。

１６８及び１６９は、それぞれの画素回路の光信号蓄積用もしくはノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルＭＯＳトランジスタ（サンプルスイッチ）である。１６８及び１６９は、図１のサンプルホールドスイッチＳ（Ｍ８）もしくはサンプルホールドスイッチＮ（Ｍ１１）に相当する。

１７０及び１７１は、光信号用もしくはノイズ信号用のホールド容量であり、図１の光信号用ホールド容量（ＣＳ）もしくはノイズ信号用ホールド容量（ＣＮ）に相当する。

１５０及び１５１は、画素加算回路を構成する加算用ＭＯＳトランジスタ（加算スイッチ）である。

図６（ｂ）は、矩形半導体基板の１画素分の画素回路を"□"で表した画素加算回路を示す。図６（ａ）の点線で囲まれた部分と図６（ｂ）の点線で囲まれた部分は同じ回路部を示している。

図６（ｂ）に示すように、隣り合う画素ごとに光信号信号用もしくはノイズ信号用のホールド容量を接続し、画素加算を行う。これにより、画素情報を捨てることなく走査する画素を減らし、より高速なフレームレートでの信号の読み出しを可能としている。

図６（ｂ）では、信号ＡＤＤ０をＨｉレベル、信号ＡＤＤ１をＬｏレベルにすると、２×２の画素加算が行われる。また、信号ＡＤＤ０をＨｉレベル、信号ＡＤＤ１をＨｉレベルにすると、４×４の画素加算が行われる。

ＣＭＯＳ型撮像素子においては、撮影のための光が照射されていない期間においても暗電流が発生する。このため、ＣＭＯＳ型撮像素子では、蓄積後の出力にオフセット値を持ち、光を照射しなくともゼロでない値を各画素が光信号として出力する。ある蓄積期間に光を照射しないで取得した光信号データをＣＭＯＳ型撮像素子のオフセットパターンとして取得し、前記蓄積期間と同じ蓄積期間の動画像を取得する際に得た光信号データから、事前に取得した前記蓄積期間のオフセットパターンを減算してオフセット補正をする方法がある。

図７は、第１の実施形態に係る放射線撮像システム（Ｘ線撮像システム）における動画撮影時の駆動制御の一例を示すタイミングチャートである。

図７において、Ｒ１１はリセット駆動（第１のリセット駆動）、Ｓ１１及びＳ１２はサンプリング駆動である。矩形半導体基板１０６（３０１）のＥＮ信号，ＴＳ信号，ＰＲＥＳ信号，ＰＣＬ信号，ＴＮ信号の制御における信号のタイミングについて、サンプリング駆動Ｓ１１及び１２は、図２のサンプリング駆動Ｓ１と同様である。図４のフラットパネルセンサ１０５は、リセット駆動Ｒ１１により全画素同時リセットが行われ、サンプリング駆動Ｓ１１及びＳ１２により全画素同時サンプリングが行われる。

図７のタイミングチャートにおいて、画像処理装置及びシステム制御装置１０１と撮影制御部１０９との間でコマンド制御用インターフェース１１０によりコマンド通信が行われ、（ｔ１５０）で撮影モード設定がなされる。

Ｘ線撮影は、Ｘ線発生装置１０３から出力される撮影パルスに従って実施される。（ｔ１０１）において、最初の撮影パルスが入力されると、それをトリガにして、（ｔ１５１）から撮影のためのリセット駆動Ｒ１１が開始される。

以下に、（ｔ１５１）で始まるリセット駆動Ｒ１１について説明する。
リセット駆動Ｒ１１は、各画素回路内のフローティング状態の電荷蓄積素子をリチャージするために、リセットとクランプを行う駆動である。

まず、（ｔ１５１）でＥＮ信号をＨｉレベルにし、画素アンプ１（Ｍ４）及び画素アンプ２（Ｍ７）を動作状態にする。次に、（ｔ１５２）でＰＲＥＳ信号をＨｉレベルにし、フォトダイオードＰＤを基準電圧ＶＲＥＳに接続してリセットを行う。その後、（ｔ１５３）でＰＣＬ信号をＨｉレベルにすることによりクランプスイッチ（Ｍ５）をオンし、クランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬが接続される。

続いて、（ｔ１５４）でＰＲＥＳ信号をＬｏレベルにしてリセットを終了し、クランプ容量（Ｃｃｌ）の画素アンプ１（Ｍ４）側にリセット電圧がセットされる。また、（ｔ１５５）でＰＣＬ信号をＬｏレベルにすることによりクランプスイッチ（Ｍ５）をオフし、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧に応じた電荷がクランプ容量（Ｃｃｌ）に蓄積されてクランプが終了する。（ｔ１５５）からフォトダイオードＰＤ、フローティングディフュージョン容量（Ｃｆｄ）の光電変換部の蓄積が開始されるので、このタイミングで曝射許可信号をアサートする。続いて、（ｔ１５６）でＥＮ信号をＬｏレベルとし、画素アンプ１（Ｍ４）及び画素アンプ２（Ｍ７）を非動作状態にし、リセット駆動Ｒ１１を終了する。

タイリングされた矩形半導体基板は、動画撮影時に撮像素子間、走査線間の時間的なスイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各撮像素子の全ての画素を一括して同一のタイミング、同一の期間でリセット駆動が行われる。その後、一括露光による電荷の蓄積が行われ、各画素回路のフォトダイオードＰＤで発生した光電荷が容量（Ｃｆｄ）に蓄積される。

リセット駆動Ｒ１１の（ｔ１５２）から（ｔ１５４）のフォトダイオードＰＤへの基準電圧ＶＲＥＳの印加において、光電変換部でリセットノイズ（ｋＴＣノイズ）が発生するが、クランプ回路のクランプ容量（Ｃｃｌ）の画素アンプ２（Ｍ７）側に基準電圧ＶＣＬをセットすることにより、リセットノイズが除去される。

続いて、２つ目の撮影パルスが入力されると、それをトリガにして、画像読み出しのためのサンプリング駆動Ｓ１１を開始する。なお、２つ目の撮影パルス以降は、同様なサンプリング駆動（Ｓ１１，Ｓ１２，・・・）を実施する。

次に、（ｔ１６０）で始まるサンプリング駆動Ｓ１１について説明する。
まず、（ｔ１６０）でＥＮ信号をＨｉレベルにし、選択スイッチ１（Ｍ３）及び選択スイッチ２（Ｍ６）をオンする。これにより、フローティングディフュージョン容量（Ｃｆｄ）に蓄積されている電荷が電荷／電圧変換され、ソースフォロアとして動作する画素アンプ１（Ｍ４）により電圧としてクランプ容量（Ｃｃｌ）に出力される。画素アンプ１（Ｍ４）の出力はリセットノイズを含むが、クランプ回路によりリセット時に画素アンプ２（Ｍ７）側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光信号となって画素アンプ２（Ｍ７）に出力される。

次に、（ｔ１６１）でサンプルホールド制御信号であるＴＳ信号をＨｉレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオンすることで、光信号は、画素アンプ２（Ｍ７）を通して光信号用ホールド容量（ＣＳ）に一括転送される。サンプルホールドを開始したので、（ｔ１６１）で曝射許可信号をディセーブルとし、Ｘ線曝射を禁止する。その後、（ｔ１６３）でＴＳ信号をＬｏレベルとし、サンプルホールドスイッチＳ（Ｍ８）をオフすることで、光信号用ホールド容量（ＣＳ）に光信号電荷がサンプルホールドされる。

次に、（ｔ１６４）でリセット信号であるＰＲＥＳ信号をＨｉレベルとし、リセットスイッチ（Ｍ２）をオンし、フローティングディフュージョン容量（Ｃｆｄ）を基準電圧ＶＲＥＳにリセットする。その後、（ｔ１６５）でＰＣＬ信号をＨｉレベルとする。これにより、クランプ容量（Ｃｃｌ）には、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷が蓄積される。

続いて、（ｔ１６６）でリセット信号であるＰＲＥＳ信号をＬｏレベルとし、リセットを終了する。その後、（ｔ１６７）でＴＮ信号をＨｉレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオンすることで、基準電圧ＶＣＬにセットされた時のノイズ信号をノイズ信号用ホールド容量（ＣＮ）に転送する。続いて、（ｔ１６８）でＴＮ信号をＬｏレベルとし、サンプルホールドスイッチＮ（Ｍ１１）をオフすることで、ノイズ信号のノイズ信号用ホールド用容量（ＣＮ）にノイズ信号がサンプルホールドされる。

その後、（ｔ１６９）でＰＣＬ信号をＬｏレベルにするとともに、（ｔ１７０）でＥＮ信号をＬｏレベルとし、サンプリング駆動Ｓ１１を終了する。このサンプリング駆動Ｓ１１は、全画素を一括して行う。後に続く、サンプリング駆動Ｓ１２も、このタイミングで制御される。

光信号及びノイズ信号の走査は、画素３０２ごとに行われる。転送スイッチＳ（Ｍ９）及び転送スイッチＮ（Ｍ１２）をオンすることで、それぞれ、光信号用ホールド容量（ＣＳ）の電圧及びノイズ信号用ホールド用容量（ＣＮ）の電圧が、画素アンプＳ（Ｍ１０）及び画素アンプＮ（Ｍ１３）を通して、光信号出力線とノイズ信号出力線に転送される。そして、光信号出力線とノイズ信号出力線に転送された信号は、光信号出力線とノイズ信号出力線に接続された不図示の作動入力アンプで減算される。これにより、画素アンプでの熱ノイズ、１／ｆノイズ、温度差、プロセスばらつきによるＦＰＮを除去している。なお、センサからの読み出しが可能な期間は、（ｔ１６８）のサンプルホールド終了時から、光信号用ホールド容量（ＣＳ）及びノイズ信号用ホールド容量（ＣＮ）に、次フレームの信号のサンプルホールドが再び開始されるまでの間である。

また、サンプリング駆動Ｓ１１の終了後に画素３０２の読み出し処理ＲＤ１１が行われる。この読み出し処理ＲＤ１１は、画像表示までのディレイをできる限り短くするよう、サンプルホールド直後に行われる。

前述のように、図１の画素回路において、フォトダイオードＰＤの蓄積開始のタイミングは、図７に示すリセット終了後にＰＣＬ信号をＬｏレベルにしてクランプが完了した時点（ｔ１５５）である。また、フォトダイオードＰＤの蓄積終了のタイミングは、ＴＳ信号をＨｉレベルとし、光信号をサンプルホールド開始した時点（ｔ１６１）である。そして、この蓄積時間と同時間である、曝射許可信号がアサートされている期間（Ｘ１１、Ｘ１２及びＸ１３で示す期間）が、Ｘ線曝射許可期間（Ｘ線ウインドウ幅）となる。

（ＲＤ１）で読み出されるＸ線画像取得１枚目から安定した出力の画像を得るためには、十分長い時間、フォトダイオードＰＤを基準電圧に接続したり、クランプ容量の画素アンプ側に基準電圧ＶＣＬを接続したりする必要がある。すなわち、リセット駆動Ｒ１１の期間を、サンプリング駆動Ｓ１１及び１２の期間に比べて十分長くする必要がある。

しかしながら、単にリセット駆動Ｒ１１の期間を長くすると、（ｔ１０１）の撮影パルス入力時間から（ｔ１５５）のリセット駆動クランプ終了時間が、（ｔ１０２）の撮影パルス入力時間から（ｔ１６９）のサンプリング駆動クランプ終了時間に比べて長くなる。そうすると、（Ｘ１１）の１枚目のＸ線曝射許可期間（Ｘ線ウインドウ幅）が、（Ｘ１２，Ｘ１３，・・・）の２枚目以降のＸ線曝射許可期間（Ｘ線ウインドウ幅）に比べて短くなってしまう。

良好なオフセット補正を行うためには、オフセット画像取得時の蓄積時間と、各Ｘ線画像におけるＸ線曝射許可期間（Ｘ線ウインドウ幅）が同一である必要がある。

これを解決するために、例えば、リセット駆動Ｒ１１の期間に合わせてサンプリング駆動Ｓ１１及びＳ１２の期間を延ばすと、センサ通電時間が長くなってしまい、電力消費や発熱が懸念事項となる。

そこで、本実施形態では、各読み出し画像におけるＸ線曝射許可期間（Ｘ線ウインドウ幅）が同一となるように、（ｔ１０２）の撮影パルスの入力開始から、（ｔ１６０）のサンプリング駆動Ｓ１１の開始までの時間（Ｕ１１）を設定する。Ｕ１１時間の設定は、駆動信号生成用ＦＰＧＡに対するレジスタ設定によって実現する。設定値は、ファームがリセット駆動Ｒ１１の時間設定を元に計算してもよいし、コントロールソフトからの指示に基づいて設定されてもよい。その結果、リセット駆動Ｒ１１後のＸ線曝射許可期間（Ｘ１１）と、サンプリング駆動Ｓ１１後のＸ線曝射許可期間（Ｘ１２）とが同一の長さになる。２枚目以降の各Ｘ線撮影においても、Ｕ１２時間，Ｕ１３時間と、同様の制御を行うことにより、各Ｘ線撮影でのＸ線曝射許可期間を同一にする。

これにより、必要十分なリセット駆動Ｒ１１の時間を確保した上で、各読み出し画像におけるＸ線曝射許可期間が同一となり、1枚目の画像から診断画像として有用な画像が取得できる。また、撮影モード切替時には、毎回、撮影モード設定（ｔ１５０）に続く本実施形態を実施することにより、撮影モード切替後の１枚目から診断画像として有用な画像が取得できる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
第２の実施形態に係る放射線撮像システム（Ｘ線撮像システム）の概略構成は、図４に示す第１の実施形態に係る放射線撮像システム（Ｘ線撮像システム）の概略構成と同様である。

図８は、第２の実施形態に係る放射線撮像システム（Ｘ線撮像システム）における動画撮影時の駆動制御の一例を示すタイミングチャートである。以降の図８の説明においては、上述した図７の説明の内容と異なる内容を主として説明を行う。

図８における各信号は、図７における各信号と同じであり、Ｒ２１はリセット駆動（第１のリセット駆動）、Ｓ２１及びＳ２２はサンプリング駆動である。矩形半導体基板１０６（３０１）のＥＮ信号，ＴＳ信号，ＰＲＥＳ信号，ＰＣＬ信号，ＴＮ信号の制御における信号のタイミングについて、リセット駆動Ｒ２１は図７のリセット駆動Ｒ１１と同様であり、サンプリング駆動Ｓ２１は図７のサンプリング駆動Ｓ１１と同様である。図４のフラットパネルセンサ１０５は、リセット駆動Ｒ２１により全画素同時リセットが行われ、サンプリング駆動Ｓ２１及びＳ２２により全画素同時サンプリングが行われる。

図７に示す第１の実施形態では、Ｘ線曝射許可期間（Ｘ線ウインドウ幅）がフルウインドウモードとなっている。そのため、特に、低フレームレート撮影では、余分なダーク信号が長時間蓄積するとともに、ウインドウオープン（Ｘ線曝射許可タイミング）から画像出力までの期間が長くなってしまう。

一方、図８に示す第２の実施形態では、主に、低フレームレート撮影を想定し、Ｘ線曝射許可期間（Ｘ線ウインドウ幅）及び画像出力のディレイを低減した制御方法である。

本実施形態では、リセット駆動Ｒ２１或いはサンプリング駆動Ｓ２１及びＳ２２の後、再び、第２のリセット駆動であるリセット駆動Ｒ１２１、１２２及び１２３が行われ、次のフレームのフォトダイオードＰＤでの蓄積を開始させる。その結果、Ｘ線曝射許可期間（Ｘ線ウインドウ幅）は、図８のＸ２１、Ｘ２２及びＸ２３で示されるように、図７で示すＸ線曝射許可期間（Ｘ線ウインドウ幅）よりも短くすることができる。これにより、余分なダーク信号の蓄積を制限できる。

リセット駆動Ｒ１２１、１２２及び１２３の開始タイミングは、Ｘ線照射設定時間に応じて、ファームからセンサ駆動信号生成用ＦＰＧＡレジスタに設定される。また、リセット駆動Ｒ１２１、１２２及び１２３は、リセット駆動Ｒ２１の期間よりも短くなるように制御されている。

センサからの読み出しが可能な期間は、（ｔ２６８）のサンプルホールド終了時から、光信号用ホールド容量（ＣＳ）及びノイズ信号用ホールド容量（ＣＮ）に、次フレームの信号のサンプルホールドが再び開始されるまでの間である。

サンプリング駆動Ｓ２１の終了後に画素３０２の読み出し処理ＲＤ２１が行われる。この読み出し処理ＲＤ２１は、画像表示までのディレイをできる限り短くするよう、サンプルホールド直後に行われ、ウインドウオープン（Ｘ線曝射許可タイミング）から画像出力までの期間を短縮可能である。

なお、上述した第１の実施形態及び第２の実施形態におけるリセット駆動やサンプリング駆動において、各信号をアサート及びネゲートする順番や対象信号の選択は一例であり、センサの特性に応じて最適化してもよい。また、撮影パルス信号は、Ｘ線発生装置１０３（或いは画像処理装置及びシステム制御装置１０１）からＸ線撮像装置１００に入力される形態でなく、Ｘ線撮像装置１００内部で生成する形態でもよい。

また、上述した第１の実施形態及び第２の実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００ 放射線撮像装置（Ｘ線撮像装置）、１０１ 画像処理装置及びシステム制御装置、１０２ 画像表示装置、１０３ 放射線発生装置（Ｘ線発生装置）、１０４ 放射線管（Ｘ線管）、１０５ フラットパネルセンサ、１０６ 矩形半導体基板、１０７ 増幅部、１０８ Ａ／Ｄ変換部、１０９ 撮影制御部、１１０ コマンド制御用インターフェース、１１１ 画像データインターフェース、１１２ ＲＥＡＤＹ信号、１１３ 外部同期信号、１１４ 曝射許可信号

Claims (5)

1. 放射線を用いて被写体の撮像を行う放射線撮像システムであって、
   前記被写体に対して放射線を発生させる放射線発生手段と、
   複数の画素を備え、前記被写体を透過した放射線を放射線画像として検出する放射線検出手段と、
   前記画素の第１のリセット駆動の期間を前記画素のサンプリング駆動の期間よりも長くするとともに、前記放射線画像を得るために前記放射線発生手段から発生させる放射線の曝射許可期間を前記放射線画像ごとに同一とする制御を行う制御手段と
   を有することを特徴とする放射線撮像システム。
2. 前記制御手段は、前記曝射許可期間を前記放射線画像ごとに同一とするために、当該放射線画像の撮影パルスの入力開始から前記サンプリング駆動の開始までの時間を制御することを特徴とする請求項１に記載の放射線撮像システム。
3. 前記第１のリセット駆動は、前記複数の画素における各画素に含まれるフローティング状態の電荷蓄積素子をリチャージすることを特徴とする請求項１または２に記載の放射線撮像システム。
4. 前記制御手段は、前記曝射許可期間を短くするために、前記サンプリング駆動の前に、更に、前記第１のリセット駆動の期間よりも短い第２のリセット駆動を行う制御をすることを特徴とする請求項１乃至３のいずれか１項に記載の放射線撮像システム。
5. 被写体に対して放射線を発生させる放射線発生手段と、複数の画素を備え、前記被写体を透過した放射線を放射線画像として検出する放射線検出手段とを備える放射線撮像システムの制御方法であって、
   前記画素の第１のリセット駆動の期間を前記画素のサンプリング駆動の期間よりも長くするとともに、前記放射線画像を得るために前記放射線発生手段から発生させる放射線の曝射許可期間を前記放射線画像ごとに同一とする制御を行うことを特徴とする放射線撮像システムの制御方法。

Images