JP2010130238A

JP2010130238A - 欠陥補正回路及びそれを備えた撮像装置

Info

Publication number: JP2010130238A
Application number: JP2008301626A
Authority: JP
Inventors: Hide Itsunoi; 秀五ノ井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-11-26
Filing date: 2008-11-26
Publication date: 2010-06-10

Abstract

【課題】固体撮像素子の読み出し方法を区別することなく、読み出し画素の配列で同色画素の欠陥が連続しているかどうかを局所的に判別し、適切な欠陥画素補正処理を行うことができる欠陥補正回路及びそれを備えた撮像装置を提供する。
【解決手段】固体撮像素子からの読み出し画素配列を基準として同色の欠陥画素が連続しているかどうかを判別する判別手段４０と、この判別手段４０により連続している欠陥画素が出力する画素信号を、欠陥ではない画素であって当該連続する欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する補正手段４１とを設けた。
【選択図】図２１

Description

本発明は、固体撮像素子の欠陥画素から出力される画素信号を補正する欠陥補正回路及びそれを備えた撮像装置に関する。

近年、デジタルスチルカメラやデジタルビデオカメラなど、撮像素子を用いて画像を撮像して保存できる撮像装置が広く普及している。このような撮像装置に用いる撮像素子としては、半導体で構成されるＣＣＤ型の固体撮像素子やＣＭＯＳ型の固体撮像素子が用いられている。

これらの固体撮像素子では、近年高解像度化が進んでおり、そのため固体撮像素子は全画素すべてを読み出すのに、多くの時間を有するようになった。そして、このことは読み出しフレームレートが遅くなることを意味する。

そこで、デジタルスチルカメラなどの撮像装置においては、動画やビューファインダー用など用途的に高解像度の必要のない場合には、画素の間引き読み出しや加算読み出しなどで読み出し時間の短縮を図ってフレームレートを速くするものが多くなってきた。

しかし、画素を間引いたり、加算したりして読み出す場合、全画素を読み出す場合に適用するアルゴリズムと同じアルゴリズムによって処理を実行したのでは適切な補正処理が行われなくなってしまう問題がある。

そこで、特許文献１には、読み出しモードに対応して補正方法を切り替える技術が提案されている。また、特許文献２には、全画素読み出しで検出して補正時に画素配列に対応する技術が提案されている。
特開２００３−５１９９０号公報特開２００７−５３６３４号公報

しかしながら、従来においては読み出しモードに対応して補正方法を設け、さらにこれらの切り替えを適切に行わなければならず、処理が複雑になっていた。

そこで、本発明は、固体撮像素子の読み出し方法を区別することなく、読み出し画素の配列で同色画素の欠陥が連続しているかどうかを局所的に判別し、適切な欠陥画素補正処理を行うことができる欠陥補正回路及びそれを備えた撮像装置を提供することをその目的とする。

かかる目的を達成するために、請求項１に記載の発明は、欠陥画素のアドレスを記憶する記憶部と、前記固体撮像素子から読み出す画素信号に対応した画素のアドレスと欠陥画素のアドレスを比較し、アドレスが一致した画素が出力する画素信号を補正する欠陥画素補正部と、を備え、前記欠陥画素補正部は、前記固体撮像素子からの読み出し画素配列を基準として同色の欠陥画素が連続しているかどうかを判別する判別手段と、前記判別手段により連続している欠陥画素が出力する画素信号を、欠陥ではない画素であって前記連続する欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する補正手段と、を有する欠陥補正回路とした。

また、請求項２に記載の発明は、請求項１に記載の欠陥補正回路において、前記補正手段は、前記判別手段により連続していないと判定された欠陥画素が出力する画素信号を、欠陥ではない画素であって前記欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正することとした。

また、請求項３に記載の発明は、請求項２に記載の欠陥補正回路において、前記判別手段は、前記記憶部に記憶した欠陥画素のアドレスに基づいて、前記固体撮像素子から読み出す画素信号に対応した画素が欠陥画素であるとき前記補正手段へ第１信号を出力し、欠陥画素でないとき前記補正手段へ第２信号を出力する手段と、同色の欠陥画素が連続していないときに前記補正手段へ第１フラグを出力し、同色の欠陥画素が連続しているときに前記補正手段へ第２フラグを出力する手段と、を有し、前記補正手段は、前記第１信号が入力され、かつ前記第１フラグが入力されると、前記固体撮像素子から出力されている画素信号を、当該画素信号に対応した画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正し、前記第１信号が入力され、かつ前記第２フラグが入力されると、前記固体撮像素子から読み出した画素信号を、当該画素信号に対応した画素を含む連続する欠陥画素群に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正することとした。

また、請求項４に記載の発明は、請求項１〜３のいずれか１項に記載の欠陥補正回路において、前記固体撮像素子は、垂直方向の同色ｋ画素で加算出力可能とし、前記記憶部は、前記同色ｋ画素のそれぞれに対応して欠陥画素のアドレスを記憶する記憶素子をｋ個設けることとした。

また、請求項５に記載の発明は、請求項１〜３のいずれか１項に記載の欠陥補正回路において、前記固体撮像素子は、複数の画素のうち水平方向又は垂直方向で間引いて一部の画素からの画素信号を出力可能とし、前記欠陥画素補正部は、前記固体撮像素子から読み出した画素信号に対応した画素のアドレスと欠陥画素のアドレスを比較し、一致しなかった場合は欠陥画素が前記固体撮像素子の読み出しの際に間引かれたと判別し、その欠陥画素のアドレスに対応する画素から出力される画素信号の補正を行わず、さらに、前記記憶部の記憶領域を一定の区間の基準点によって区切り、その基準点における欠陥画素のアドレスとこれから読み出される画素のアドレスを定期的に比較することにより、前記記憶部に記憶している欠陥アドレスを順次読み出さず、一部読み飛ばす欠陥補正回路とした。

また、請求項６に記載の発明は、固体撮像素子と、前記固体撮像素子の欠陥画素を検出する欠陥補正回路とを有し、欠陥画素のアドレスを記憶する記憶部を有し、前記固体撮像素子から読み出す画素信号に対応した画素のアドレスと欠陥画素のアドレスを比較し、アドレスが一致した画素が出力する画素信号を補正する欠陥画素補正部を備え、前記欠陥画素補正部は、前記固体撮像素子からの読み出し画素配列を基準として同色の欠陥画素が連続しているかどうかを判別する判別手段と、前記判別手段により連続している欠陥画素が出力する画素信号を、欠陥ではない画素であって前記連続する欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する補正手段と、を有する撮像装置とした。

本発明によれば、固体撮像素子の読み出し方法を区別することなく、読み出し画素の配列で同色画素の欠陥が連続しているかどうかを局所的に判別し、適切な欠陥画素補正処理を行うことができる欠陥補正回路及びそれを備えた撮像装置を提供することができる。

以下、発明を実施するための最良の形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．撮像装置の全体構成
２．固体撮像素子の構成
３．固体撮像素子からの画素信号の読み出し処理
４.欠陥検出処理及び欠陥補正処理

［１.撮像装置の全体構成］
まず、本実施形態おける撮像装置の構成について図面を用いて説明する。図１は本実施形態における撮像装置の構成を示す図である。

図１に示すように、撮像装置１は、固体撮像素子１０、Ａ／Ｄ（アナログ／デジタル）変換回路１１、信号処理回路１２、システムコントローラ１３、入力部１４、光学ブロック１５を具備している。また、この撮像装置１には、光学ブロック１５内の機構を駆動するためのドライバ１６、固体撮像素子１０を駆動するためのタイミングジェネレータ（ＴＧ）１７などが設けられている。

光学ブロック１５は、被写体からの光を固体撮像素子１０へ集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、メカシャッタ、絞りなどを具備している。ドライバ１６は、システムコントローラ１３からの制御信号に応じて、光学ブロック１５内の機構の駆動を制御する。

固体撮像素子１０は、ＴＧ１７から出力されるタイミング信号に基づいて駆動され、被写体からの入射光を電気信号に変換する。ＴＧ１７は、システムコントローラ１３の制御の下でタイミング信号を出力する。

Ａ／Ｄ変換回路１１は、固体撮像素子１０から出力された画像信号をＡ／Ｄ変換してデジタル画像信号を出力する。画像信号は、固体撮像素子１０の各画素から出力される画素信号から構成される。

信号処理回路１２は、Ａ／Ｄ変換回路１１からのデジタル画像信号に対するＡＦ（Auto Focus）、ＡＥ（Auto Exposure）、欠陥画素の検出処理及び補正処理、ホワイトバランス調整、マトリクス処理などの各種カメラ信号処理を実行する。

システムコントローラ１３は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などから構成される。ＣＰＵはＲＯＭに記憶されたプログラムを実行することにより、この撮像装置１の各部を統括的に制御し、また、その制御のための各種演算を実行する。入力部１４は、ユーザの操作入力を受け付ける操作キー、ダイアル、レバーなどを含み、操作入力に応じた制御信号をシステムコントローラ１３に出力する。

この撮像装置１では、固体撮像素子１０の各受光素子で受光され、光電変換された画素信号が、順次Ａ／Ｄ変換回路１１に供給されてデジタル信号に変換され、信号処理回路１２により欠陥補正処理などが行われて、画像データとして出力される。

信号処理回路１２から出力された画像データは、図示しないグラフィックインタフェース回路に供給されて表示用の画像信号に変換され、これにより図示しないモニタにカメラスルー画像が表示される。また、入力部１４へのユーザの入力操作などによりシステムコントローラ１３に対して画像の記録が指示されると、信号処理回路１２からの画像データはＣＯＤＥＣ（enCOder,DECoder）に供給され、圧縮符号化処理が施されて記録媒体に記録される。静止画像の記録の際には、信号処理回路１２からは１フレーム分の画像データがＣＯＤＥＣに供給され、動画像の記録の際には、処理された画像データがＣＯＤＥＣに連続的に供給される。

［２.固体撮像素子の構成］
次に、本実施形態おける固体撮像素子１０の構成について図面を用いて説明する。図２は固体撮像素子１０の構成を示す図、図３は固体撮像素子１０の画素配列の説明図である。なお、本実施形態においては、説明の便宜上、画素を数十個としているが、実際には水平方向（Ｈ方向）及び垂直方向（Ｖ方向）に数百個から数千個の画素が配列される。

図２に示すように、固体撮像素子１０は、半導体基板２１上に撮像領域２２、定電流部２３、列信号処理部２４、垂直選択手段２５、水平選択手段２６、水平信号線２７、出力処理部２８、タイミングジェネレータ（ＴＧ）２９等を設けたものである。

撮像領域２２は、受光素子を有する多数の画素２２ａ（図３参照）を備えており、各画素２２ａにおいて受光量に応じた画素信号が生成される。各画素２２ａの画素信号は、各画素列毎に垂直信号線（図示せず）を通して列信号処理部２４に出力される。定電流部２３には各画素２２ａにバイアス電流を供給するための定電流源（図示せず）が各画素列毎に配置されている。また、垂直選択手段２５は、撮像領域２２の各画素２２ａを１行（１水平ライン）ずつ選択し、各画素２２ａの読み出し動作などを駆動制御するものである。

列信号処理部２４は、垂直信号線を通して得られる画素信号を１行分ずつ（１水平ライン毎に）受け取り、所定の信号処理を行い、その信号を一時保持する。例えば、ＣＤＳ（画素トランジスタの閾値のばらつきに起因する固定パターンノイズを除去する）処理、ＡＧＣ（オートゲインコントロール）処理等を適宜行う。

水平選択手段２６は、列信号処理部２４の信号を一つずつ選択し、水平信号線２７に導く。出力処理部２８は、水平信号線２７からの信号に所定の処理を行い、外部に出力するものであり、例えばゲインコントロール回路を有している。タイミングジェネレータ２９は、基準クロックに基づいて各部の動作に必要な各種のパルス信号等を供給する。

撮像領域２２に設けられた各画素２２ａは、受光量に応じた信号電荷を生成するフォトダイオードなどの受光素子を有しており、受光素子上に分光特性の異なる例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のカラーフィルタが形成される。ここでは、図３に示すように、Ｒ、Ｇ、Ｂのカラーフィルタが１：２：１の比率で配設されてなるベイヤー配列としている。各画素２２ａには、画素トランジスタ（図示せず）が設けられており、受光素子での受光量に応じた信号電荷を、受光素子上に形成されたカラーフィルタに応じた色成分のアナログの電気信号に変換し、Ｒ、Ｇ、Ｂ各色の画像信号として出力する。なお、図３において、例えば、「１Ｒ１」は第１水平ライン（Ｒ第１ライン）の１番目のＲの画素２２ａであり、「２Ｇｂ２」は第４水平ライン（Ｂ第２ライン）の３番目のＧの画素２２ａである。

［３.固体撮像素子からの画素信号の読み出し処理］
次に、固体撮像素子１０からの画素信号の読み出し処理について図面を参照して説明する。図４〜図１１は固体撮像素子１０からの画素信号の読み出し処理の説明図である。

システムコントローラ１３は、固体撮像素子１０へ制御信号を出力して、固体撮像素子１０からの画素信号を読み出す。画素信号を読み出す方式としては、「全画素読み出し」、「水平方向間引き読み出し」、「水平方向加算全読み出し」、「水平方向加算間引き読み出し」、「垂直方向間引き読み出し」、「垂直方向加算全読み出し」、「垂直方向加算間引き読み出し」がある。さらに、「水平垂直方向加算全読み出し」、「水平垂直方向加算間引き読み出し」もある。システムコントローラ１３は、撮像装置１の動作に応じた読み出し方式で固体撮像素子１０から画素信号を出力させる。

「全画素読み出し」は、固体撮像素子１０の全ての画素２２ａから画素信号を出力させる読み出し方法であり、システムコントローラ１３は、他の読み出し方法と同様に、水平ライン単位で画素２２ａから順次画素信号を出力させる。この読み出し方法では、図３に示す撮像領域２２上の画素２２ａ配列を読み出し画素配列としており、第１水平ラインから最終水平ラインにかけて画素２２ａから順次画素信号を出力する。

「水平方向間引き読み出し」は、図４に示すように、水平ライン毎に、一部の画素２２ａを間引いて残りの画素２２ａからのみ画素信号を出力させる読み出し方法である。この読み出し方法では、図４に示す撮像領域２２上の画素２２ａの一部を除く配列を読み出し画素配列としており、第１水平ラインから最終水平ラインにかけて画素２２ａから順次画素信号を出力する。なお、ここでの「間引く」とは読み出さないことを意味する。このことは以下においても同様である。

「水平方向加算全読み出し」は、図５に示すように、水平ライン毎に、画素２２ａを間引くことなく、全ての画素２２ａから画素信号を出力させ、同色かつ水平方向に隣接する画素２２ａ同士の画素信号を加算して合成画素信号として出力させる読み出し方法である。この読み出し方法では、図５に示す撮像領域２２上の画素２２ａ配列（同色かつ水平方向に隣接する複数の画素２２ａが同時に読み出される）を読み出し画素配列としており、第１水平ラインから最終水平ラインにかけて画素２２ａから順次画素信号を出力する。

「水平方向加算間引き読み出し」は、図６に示すように、水平ライン毎に、画素２２ａを間引いて一部の画素２２ａから画素信号を出力させ、かつ同色かつ隣接する画素同士の画素信号を加算して出力させる読み出し方法である。この読み出し方法では、図６に示す撮像領域２２上の一部を除く画素２２ａ配列（同色かつ水平方向に隣接する複数の画素２２ａが同時に読み出される）を読み出し画素配列としている。そして、第１水平ラインから最終水平ラインにかけて画素２２ａから順次画素信号を出力する。

「垂直方向間引き読み出し」は、図７に示すように、水平ライン単位で画素２２ａを間引いて一部の水平ラインの画素２２ａから画素信号のみを出力させる読み出し方法である。この読み出し方法では、図７に示す撮像領域２２上の一部の水平ラインを除く画素２２ａ配列を読み出し画素配列とし、先頭水平ラインの画素２２ａから順次画素信号を出力する。

「垂直方向加算全読み出し」は、図８に示すように、画素２２ａを間引くことなく、全ての画素２２ａから画素信号を出力させ、同色かつ垂直方向に隣接する画素同士の画素信号を加算して出力させる読み出し方法である。この読み出し方法では、図８に示す撮像領域２２上の画素２２ａ配列（同色かつ垂直方向に隣接する複数の画素２２ａが同時に読み出される）を読み出し画素配列としており、第１水平ラインの画素２２ａから順次画素信号を出力する。

「垂直方向加算間引き読み出し」は、図９に示すように、水平ライン単位で画素２２ａを間引いて一部の画素２２ａから画素信号を出力させ、かつ同色かつ垂直方向に隣接する画素同士の画素信号を加算して出力させる読み出し方法である。この読み出し方法では、図９に示す撮像領域２２上の一部の水平ラインを除く画素２２ａ配列（同色かつ垂直方向に隣接する複数の画素２２ａが同時に読み出される）を読み出し画素配列としており、先頭水平ラインの画素２２ａから順次画素信号を出力する。

また、「水平垂直方向加算全読み出し」は、図１０に示すように、画素２２ａを間引くことなく、全ての画素２２ａから画素信号を出力させ、同色かつ水平方向又は垂直方向に隣接する画素同士の画素信号を加算して出力させる読み出し方法である。例えば、「１Ｇｒ１」の画素２２ａから出力させる画素信号は、「１Ｇｒ１」の画素２２ａと同色でかつ水平方向に隣接する画素（以下、「水平同色隣接画素」とする）である「１Ｇｒ２」の画素２２ａから出力される画素信号に加算される。また、「１Ｇｒ１」の画素２２ａから出力させる画素信号は、「１Ｇｒ１」の画素２２ａと同色でかつ垂直方向に隣接する画素（以下、「垂直同色隣接画素」とする）である「２Ｇｒ１」の画素２２ａから出力させる画素信号に加算される。この読み出し方法では、図１０に示す撮像領域２２上の画素２２ａ配列（同色かつ水平方向又は垂直方向に隣接する複数の画素２２ａが同時に読み出される）を読み出し画素配列としている。そして、第１水平ラインの画素２２ａから順次画素信号を出力する。

また、「水平垂直方向加算間引き読み出し」は、図１１に示すように、水平ライン単位及び垂直ライン毎に、画素２２ａを間引いて一部の画素２２ａから画素信号のみを出力させる読み出し方法である。この読み出し方法では、図１１に示す撮像領域２２上の一部の水平ライン及び垂直ラインを除く画素２２ａ配列（同色かつ水平方向又は垂直方向に隣接する複数の画素２２ａが同時に読み出される）を読み出し画素配列としている。そして、第１水平ラインの画素２２ａから順次画素信号を出力する。

以上のように、本実施形態における撮像装置１では、固体撮像素子１０から画素信号を読み出す方式としては、「全画素読み出し」に加え、「水平方向間引き読み出し」など（以下、「全画素読み出し以外」とも呼ぶ。）の読み出し方式で読み出し可能としている。「全画素読み出し以外」は、固体撮像素子１０から１フレーム分の画素信号を出力させる時間を短縮することができ、これによりフレームレートを速くすることができる。

本実施形態における撮像装置１では、用途に応じて読み出し方法を切り換えるようにしている。例えば、「全画素読み出し」は本来の記録の対象とする画像を得るときのモードであり、「全画素読み出し以外」は構図や被写体を選択するべく電子ビューファインダにより動画で継続的にモニタリングするときのモードである。

［４.欠陥検出処理及び欠陥補正処理］
次に、本実施形態における撮像装置１における欠陥検出処理及び欠陥補正処理について説明する。図１２は撮像装置１の信号処理回路１２において欠陥検出及び欠陥補正の処理を行う構成を示す図、図１３は信号処理回路１２内のアドレス検出器の構成図である。

図１２に示すように、信号処理回路１２は、第１欠陥検出部３１、第２欠陥検出部３２、アドレス生成器３３、アドレス検出器３４、揮発性メモリ部３５、不揮発性メモリ３６、補正コンパレータ３７、欠陥補正部３８を有している。この信号処理回路１２は、欠陥検出回路及び欠陥補正回路として機能することになる。なお、補正コンパレータ３７と欠陥補正部３８とで欠陥画素補正部３９が構成される。

以下においては、まず欠陥検出処理について具体的に説明した後、欠陥補正処理を具体的に説明する。

［４.１．欠陥検出処理］
まず、欠陥検出処理について図面を参照して具体的に説明する。

（欠陥検出処理の概要）
ＣＯＭＳ型などの固体撮像素子は、半導体の局部的な結晶欠陥や画素表面への微小ゴミの付着などによって、異常な画素信号を出力する欠陥画素が生じる。このような場合、その欠陥画素が画質を劣化させる原因となることが知られている。そこで、従来から、固体撮像素子を用いた撮像装置においては、固体撮像素子の欠陥画素を検出し、欠陥画素から出力される画素信号を補正することによって欠陥画素に起因する画質劣化を改善するようにしている。

欠陥画素の検出は、一般に、欠陥検出対象画素とその隣接画素との信号レベル差が閾値を越えるか否かで判定される。そして、信号レベル差が閾値を越えると欠陥検出対象画素を欠陥画素と判定する。そして、欠陥画素の位置情報であるアドレス（以下、「欠陥アドレス」とする）がＳＲＡＭなどの揮発性の記憶部（以下、「揮発性メモリ」とする）に保持され、さらにＥＥＰＲＯＭなどの不揮発性の記憶部（以下、「不揮発性メモリ」とする）に記憶される。また、欠陥画素から出力される画素信号の補正は、起動時にあらかじめ不揮発性メモリに記憶されてあった欠陥アドレスが揮発性メモリに展開されており、読み出している画素のアドレスと揮発性メモリ内の欠陥アドレスとを比較する。そして、それらのアドレスが一致すれば欠陥画素に隣接する同色の複数の画素（以下、「同色隣接画素」という。）の平均値などにより欠陥画素から出力される画素信号を補正する（特開平０６−２２３２２号公報参照）。

また、近年では、固体撮像素子の高解像度化や小型化に伴って画素が微細化し、微小ゴミが複数画素に跨って付着する事も多くなってきており、これが固体撮像素子の歩留まり低下に大きな影響を与えている。そのため、上述した単独の欠陥画素（単独欠陥）だけではなく、複数画素に跨る連続欠陥、すなわち同色隣接画素が連続して欠陥画素である場合についての検出も重要となってきており、種々の欠陥検出方法が提案されている（特開平０７−１５６７０号公報参照）。

しかしながら、従来の連続欠陥の検出では、周辺画素も欠陥であることを想定し閾値を設定することが必要となり、調整が非常に難しい。

そこで、本実施形態における撮像装置１では、単独欠陥の検出であっても連続欠陥の検出であっても容易に検出することができるようにしている。

本実施形態における撮像装置１のシステムコントローラ１３は、欠陥検出処理を開始すると、まず、固体撮像素子１０に制御信号を出力して、固体撮像素子１０から全画素読み出しで画素信号を読み出す。すなわち、システムコントローラ１３は、固体撮像素子１０の２次元配列順を読み出し画素配列として、第１水平ラインの先頭画素（「１Ｒ１」の画素）から水平ライン順に最終水平ラインの最終画素まで画素２２ａから画素信号を出力させる。

固体撮像素子１０から読み出された画素信号は、Ａ／Ｄ変換回路１１でデジタル信号に変換され、第１欠陥検出部３１と第２欠陥検出部３２に入力される。各欠陥検出部３１，３２では、入力される画素信号の信号レベルを欠陥検出用の基準閾値と比較し、その比較結果に応じた欠陥補正信号を出力する。例えば、入力される画素信号の信号レベルが基準閾値を超え、欠陥画素であると判定した時は欠陥補正信号としてＨｉｇｈレベルの欠陥補正イネーブル信号（第１信号）を生成して、アドレス検出器３４に出力する。一方、入力される画素信号の信号レベルが基準閾値を超えず、欠陥画素ではないと判定した時は欠陥補正信号としてＬｏｗレベルの欠陥ディセーブル信号（第２信号）を生成して、アドレス検出器３４に出力する。

アドレス検出器３４は、アドレス生成器３３で生成されたアドレスと、各欠陥検出部３１，３２から出力される欠陥補正信号を入力する。アドレス検出器３４は、欠陥補正信号がイネーブル信号のときにアドレス生成器３３から出力されるアドレスを欠陥画素に対応したアドレスと判定し、このアドレス（以下、「欠陥アドレス」とする）を揮発性メモリ部３５に順次記憶する。揮発性メモリ部３５は、「垂直方向加算全読み出し」、「垂直方向加算間引き読み出し」などの垂直方向加算読み出し時に加算する垂直方向に隣接する同色の画素数ｋに応じた個数の記憶素子である揮発性メモリ３５−１〜３５−ｋを有している。換言すれば、垂直方向加算読み出し時に加算する垂直方向に隣接する同色のｋ画素のそれぞれの画素に対応して欠陥画素のアドレスを記憶するための記憶素子が揮発性メモリ３５−１〜３５−ｋである。

その後、揮発性メモリ部３５に記憶した欠陥アドレスを内部にある不揮発性メモリ３６に書き込むことで一連の動作を終了する。なお、不揮発性メモリ３６は、信号処理回路１２の外部に設けることもできる。

以下、第１欠陥検出部３１、第２欠陥検出部３２、アドレス生成器３３、アドレス検出器３４、揮発性メモリ部３５、不揮発性メモリ３６、補正コンパレータ３７、欠陥補正部３８のそれぞれについて具体的に説明する。図１４は第１欠陥検出部３１の検出動作を説明するための図、図１５は第２欠陥検出部３２の検出動作を説明するための図、図１６は第１欠陥検出部３１及び第２欠陥検出部３２の検出動作を説明するための図である。なお、以下においては、水平方向の複数の画素２２ａに跨るようなゴミの付着による黒点欠陥を検出するものとして説明するが、白点欠陥の検出にも適応することが可能である。また、白点欠陥と黒点欠陥が混在しているときにもこれらの欠陥を検出することが可能である。

（第１欠陥検出部３１）
第１欠陥検出部３１は、固体撮像素子１０における複数の画素２２ａのうち１個の画素２２ａを欠陥検出対象として欠陥画素の検出を行う。すなわち、単独の欠陥の検出を狙った欠陥検出部である。第１欠陥検出部３１は、欠陥検出対象の画素（以下、「欠陥検出対象画素」とする）からの画素信号とこの欠陥検出対象画素と水平方向に隣接する同色の少なくとも２以上の画素（以下、「水平隣接同色画素」とする）からの画素信号との信号レベル差を検出する。そして、この信号レベル差が基準閾値αを超えるとき、第１欠陥検出部３１は、欠陥検出対象画素を欠陥画素と判定する。

例えば、図１４に示すように、第２水平ラインの画素２２ａのうち、「１Ｇｂ２」と「１Ｂ３」の画素２２ａが欠陥画素であるとする。「１Ｇｂ２」の画素２２ａを欠陥検出対象画素としたとき、第１欠陥検出部３１は、この欠陥検出対象画素と同色の隣接する水平隣接同色画素である「１Ｇｂ１」及び「１Ｇｂ３」の画素２２ａからそれぞれ出力される画素信号の信号レベルを検出する。

その後、第１欠陥検出部３１は、これらの水平隣接同色画素から出力される画素信号の信号レベルの平均値を算出し、この平均値と欠陥検出対象画素から出力される画素信号の信号レベルとの差が基準閾値αを超えるか否かを判定する。そして、このレベル差が基準閾値αを超えるときに、第１欠陥検出部３１は、欠陥検出対象画素が欠陥画素であると判定する。

図１４に示す例では、欠陥検出対象画素である「１Ｇｂ２」の画素２２ａが欠陥画素であるときの様子を示している。すなわち、水平隣接同色画素（「１Ｇｂ１」及び「１Ｇｂ３」の画素２２ａ）から出力される画素信号の信号レベルの平均値と欠陥検出対象画素（「１Ｇｂ２」の画素２２ａ）から出力される画素信号の信号レベルとの差が基準閾値αを超えている状態を示している。

なお、ここでの「隣接」とは、物理的に欠陥検出対象画素と隣接することを意味するものではなく、欠陥検出対象画素と同色かつ同一水平ラインの画素であって、欠陥検出対象画素に最も近い画素を意味する。換言すれば、欠陥検出対象画素と異なる色の画素を除いたときに欠陥検出対象画素と物理的に隣接することとなる画素が水平隣接同色画素である。

（第２欠陥検出部３２）
第２欠陥検出部３２は、固体撮像素子１０の複数の画素２２ａのうち同色の水平方向に隣接する２個の画素２２ａ（以下、「欠陥検出対象画素群」とする）を欠陥検出対象として欠陥画素の検出を行う。すなわち、水平同色２連続欠陥の検出を狙った欠陥検出部である。第２欠陥検出部３２は、欠陥検出対象画素群の各画素２２ａからの画素信号の信号レベルとこの欠陥検出対象画素群と水平方向に隣接する同色の２以上の水平隣接同色画素からの画素信号の信号レベルを検出する。そして、欠陥検出対象画素群の複数の画素２２ａの画素から出力される画素信号の信号レベルと水平隣接同色画素から出力される画素信号の信号レベルの平均値との差が基準閾値βを超える欠陥検出対象画素群の画素２２ａを欠陥画素と判定する。

例えば、図１５に示すように、「１Ｇｂ２」及び「１Ｇｂ３」の画素２２ａを欠陥検出対象画素としたとき、第２欠陥検出部３２は、この欠陥検出対象画素から出力される画素信号の信号レベルを検出する。また、第２欠陥検出部３２は、この欠陥検出対象画素と同色の隣接する水平隣接同色画素である「１Ｇｂ１」及び「１Ｇｂ４」の画素２２ａとからそれぞれ出力される画素信号のレベルを検出する。

その後、第２欠陥検出部３２は、これらの水平隣接同色画素から出力される画素信号のレベルの平均値を算出し、この平均値と欠陥検出対象画素から出力される画素信号の信号レベルとの差が基準閾値βを超えるか否かを判定する。そして、第２欠陥検出部３２は、このレベル差が基準閾値βを超えるときに、欠陥検出対象画素が欠陥画素であると判定する。

図１５に示す例では、欠陥検出対象画素である「１Ｇｂ２」の画素２２ａが欠陥画素であるときの様子を示している。このとき、水平隣接同色画素（「１Ｇｂ１」及び「１Ｇｂ３」の画素２２ａ）から出力される画素信号の信号レベルの平均値と欠陥検出対象画素（「１Ｇｂ２」の画素２２ａ）から出力される画素信号の信号レベルとの差が基準閾値βを超える。

一方、水平隣接同色画素（「１Ｇｂ１」及び「１Ｇｂ３」の画素２２ａ）から出力される画素信号の信号レベルの平均値と欠陥検出対象画素（「１Ｇｂ３」の画素２２ａ）から出力される画素信号の信号レベルとの差は基準閾値βを超えない。従って、欠陥検出対象画素のうち「１Ｇｂ２」の画素２２ａを欠陥画素と判定し、欠陥検出対象画素のうち「１Ｇｂ３」の画素２２ａを欠陥画素でないと判定する。

このよう実施形態における撮像装置１では、第１欠陥検出部３１のみならず第２欠陥検出部３２を設けていることから、第１欠陥検出部３１で検出することができない欠陥画素も検出することができるようになる。

例えば、図１６に示すように、欠陥検出対象画素である「１Ｇｂ２」と「１Ｇｂ３」の画素２２ａが欠陥画素とする。このとき、第１欠陥検出部３１において、欠陥検出対象画素を「１Ｇｂ２」の画素２２ａとすると、水平隣接同色画素から出力される画素信号の信号レベルの平均値と欠陥検出対象画素から出力される画素信号の信号レベルとの差は基準閾値αを超えない。これは、図１６に示すように、「１Ｇｂ３」の画素２２ａの画素も欠陥画素であり、２つの水平隣接同色画素（「１Ｇｂ１」と「１Ｇｂ３」の画素２２ａ）から出力される画素信号の信号レベルの平均値が下がるためである。

一方、第２欠陥検出部３２において、欠陥検出対象画素を「１Ｇｂ２」及び「１Ｇｂ３」の画素２２ａとすると、「１Ｇｂ２」の画素２２ａは欠陥画素として判定される。これは、水平隣接同色画素（「１Ｇｂ１」及び「１Ｇｂ４」の画素２２ａ）から出力される画素信号の信号レベルの平均値と「１Ｇｂ２」の画素から出力される画素信号の信号レベルとの差が基準閾値βを超えるからである。これは、図１６に示すように、水平隣接同色画素である「１Ｇｂ４」の画素２２ａが欠陥画素でなく、水平隣接同色画素から出力される画素信号の信号レベルの平均値が下がらないためである。

このように第２欠陥検出部３２では、第１欠陥検出部３１で検出することができない欠陥画素を検出することができるようになる。なお、本実施形態においては、固体撮像素子１０の複数の画素２２ａのうち水平方向に隣接する同色の２個の画素２２ａを欠陥検出対象画素群としたが、水平方向に隣接するｎ個（ｎは２以上の整数）の画素２２ａを欠陥検出対象画素群としたものであればよい。また、上記第２欠陥検出部３２以外に、３個の画素２２ａを欠陥検出対象画素群として欠陥検出を行う第３欠陥検出部、４個の画素２２ａを欠陥検出対象画素群として欠陥検出を行う第４欠陥検出部などを設けるようにしてもよい。

また、第１欠陥検出部３１の処理も第２欠陥検出部３２の処理も、ｘ個（ｘは自然数）の欠陥検出対象画素（群）の画素信号の信号レベルと水平隣接同色画素からの画素信号の信号レベルの平均値との差が基準閾値を超えるか否かにより欠陥画素を判定する点は同じである。従って、従来のように周辺画素も欠陥であることを想定し閾値を設定する必要がなく処理が複雑ならずに済む。

（アドレス生成器３３）
アドレス生成器３３は、固体撮像素子１０から読み出している画素信号を出力した画素２２ａのアドレス（固体撮像素子１０における画素２２ａの位置情報）を生成する。本実施形態では、画素２２ａの水平方向の位置及び垂直方向の位置の情報を画素２２ａのアドレスとする。例えば、図３に示す撮像領域２２において、「２Ｂ１」の画素２２ａは、水平方向の左から２番目の位置で、かつ垂直方向の上から４番目の位置であり、アドレス「ｘ２ｖ４」とする。

このアドレス生成器３３は、固体撮像素子１０から信号処理回路１２へ出力されている画素信号を出力した画素のアドレスを生成して、アドレス検出器３４へ出力する。これにより、欠陥検出部３１，３２から検出結果が出力されている画素２２ａのアドレスがアドレス検出器３４へ出力されることになる。

（アドレス検出器３４）
アドレス検出器３４は、セレクト回路３４ａとアドレス取り込み回路３３ｂとを有している。

セレクト回路３４ａは、第１欠陥検出部３１による検出結果の情報と第２欠陥検出部３２による検出結果の情報とを入力し、アドレス検出器３４に設定されているパラメータに応じた出力をアドレス取り込み回路３３ｂに対して行う。このパラメータはシステムコントローラ１３から変更することができ、また、撮像装置１に設けられた入力部１４への入力により変更することができる。

例えば、パラメータが第１パラメータに設定されているとき、セレクト回路３４ａは、第１欠陥検出部３１による検出結果の情報に応じた信号をアドレス取り込み回路３３ｂへ出力する。具体的には、第１欠陥検出部３１による検出結果の情報が欠陥画素を示す情報であるとき、セレクト回路３４ａは、Ｈｉｇｈレベルの制御信号を出力し、第１欠陥検出部３１による検出結果の情報が欠陥画素を示す情報でないとき、Ｌｏｗレベルの制御信号を出力する。

また、パラメータが第２パラメータに設定されているとき、セレクト回路３４ａは、第２欠陥検出部３２による検出結果の情報に応じた信号をアドレス取り込み回路３３ｂへ出力する。具体的には、第２欠陥検出部３２による検出結果の情報が欠陥画素を示す情報であるとき、セレクト回路３４ａは、Ｈｉｇｈレベルの制御信号を出力し、第２欠陥検出部３２による検出結果の情報が欠陥画素を示す情報でないとき、Ｌｏｗレベルの制御信号を出力する。

さらに、パラメータが第３パラメータに設定されているとき、セレクト回路３４ａは、第１欠陥検出部３１による検出結果の情報と第２欠陥検出部３２による検出結果の情報とに応じた信号をアドレス取り込み回路３３ｂへ出力する。具体的には、第１欠陥検出部３１による検出結果の情報と第２欠陥検出部３２による検出結果の情報とが共に欠陥画素を示す情報であるときには、セレクト回路３４ａは、Ｈｉｇｈレベルの制御信号を出力する。また、第１欠陥検出部３１による検出結果の情報と第２欠陥検出部３２による検出結果の情報とが異なるとき、セレクト回路３４ａは、いずれかの欠陥検出部３１，３２による検出結果の情報が欠陥画素を示す情報であるときには、Ｈｉｇｈレベルの制御信号を出力する。

また、パラメータが第４パラメータに設定されているとき、第１欠陥検出部３１の優先度を高くし、パラメータが第５パラメータに設定されているとき、第２欠陥検出部３２の優先度を高くする。セレクト回路３４ａは、欠陥検出部３１，３２による検出結果の情報が異なるとき、優先する欠陥検出部の検出結果に重きを置いた信号を出力する。すなわち、各欠陥検出部３１，３２で基準閾値との差分をセレクト回路３４ａへ出力させる。セレクト回路３４ａでは、優先度が高い欠陥検出部が出力する差分に重み付けを大きく、優先度が低い欠陥検出部が出力する差分に重み付けを小さく、その加算値がプラスであれば欠陥画素であると判定してＨｉｇｈレベルの制御信号を出力する。また、加算値がマイナスであれば欠陥画素ではないと判定してＬｏｗレベルの制御信号を出力する。

このように、第１欠陥検出部３１及び第２欠陥検出部３２のうちいずれか一方を選択的に動作させることができる。また、第１欠陥検出部３１及び第２欠陥検出部３２のうち少なくともいずれか一方で欠陥画素と判定した画素を欠陥画素として検出することもできる。従って、撮像装置１の動作モードなどに応じた所望の欠陥検出処理が可能となる。

アドレス取り込み回路３３ｂは、アドレス生成器３３からアドレスを入力し、セレクト回路３４ａから制御信号を入力する。セレクト回路３４ａから出力される制御信号がＨｉｇｈレベルの信号であるとき、アドレス生成器３３から入力しているアドレスを揮発性メモリ部３５に出力して、揮発性メモリ部３５に欠陥画素のアドレスを欠陥アドレスとして記憶させる。

（揮発性メモリ部３５）
次に、揮発性メモリ部３５について説明する。この揮発性メモリ部３５は上述したように複数の揮発性メモリ３５−１〜３５−ｋから構成されている。このように記憶素子である揮発性メモリが複数設けられるのは、固体撮像素子１０から画素信号を読み出す方式が、「垂直方向加算全読み出し」や「垂直方向加算間引き読み出し」のときに揮発性メモリ部３５からの読み出し速度を向上させるためである。なお、ここでは、「垂直方向加算全読み出し」や「垂直方向加算間引き読み出し」として読み出し画素配列で水平方向に隣接する同色の２画素を加算するものであるため、ｋ＝２とするが、同色で隣接する３画素を加算する場合には、ｋ＝３となる。また、同色で隣接する４画素を加算する場合には、ｋ＝４となる。

まず、このように揮発性メモリ部３５を複数の揮発性メモリ３５−１〜３５−ｋで構成する理由について説明する。

従来の撮像装置では、固体撮像素子１０の画素２２ａの欠陥検出は全画素読み出しで行っている。従って、揮発性メモリ部３５への記憶方法も、第１水平ラインの先頭画素から最終水平ラインの最終画素にかけて順次欠陥アドレスを保持していくことになる。

このように撮像領域２２の先頭画素から最終画素にかけて順番に欠陥アドレスが保持されることになるため、一部の画素２２ａが間引かれて読み出されたり、画素２２ａの読み出し順序が入れ替わったりすると参照する欠陥アドレスの順番も入れ換える必要がある。

しかし、欠陥画素の個数は固体撮像素子１０毎に異なる。また水平ライン毎でも個数が異なるため必要な欠陥アドレスが揮発性メモリ部３５のどこに入っているかを瞬時に探すのが困難である。

例えば、ＣＭＯＳ型の固体撮像素子１０から垂直方向に隣接する同色の画素を加算して読み出す場合（図８，図９，図１０参照）、全画素読み出し時と異なる順番で画素２２ａから画素信号を読み出さなければならないことがある。

例えば、図１７に示す垂直方向加算全読み出しの場合に、加算対象の水平ライン（例えば、第１水平ラインと第３水平ライン）の間に欠陥画素が存在する水平ライン（第２水平ライン）があるとする。このとき、図１８に示すように、欠陥アドレスを揮発性メモリ部３５から先に読み出して一時的に回路上で保持しておく必要がある。

さらに、２次元配列順では後に読み出される加算対象の画素２２ａがある水平ライン（例えば、第１水平ラインと第３水平ラインとの間の加算時では第３水平ライン）側の欠陥アドレスも予め揮発性メモリ部３５から先読みし一時的に回路上で保持しておく必要がある。そして、２次元配列順で先に読み出されるのと同じタイミングで参照していく必要が出てくる。

このように垂直方向に隣接する同色の画素を加算して読み出す場合、一時的に欠陥アドレスを保持するためのバッファが必要となることから回路規模が増大し、揮発性メモリ部３５へのアクセス制御も複雑となる問題がある。

そこで、本実施形態における揮発性メモリ部３５は、固体撮像素子１０からの多彩な読み出しを可能とすべく、垂直方向で加算される画素２２ａの欠陥アドレスを水平ライン毎に予め別々の記憶素子に記憶できるように、複数の揮発性メモリ３５−１〜３５−ｋを設けている。

すなわち、加算する水平ラインの数ｋとした場合に、撮像領域２２を予めｋ個の領域に分割しておき、分割した同じ領域の欠陥アドレスを同じ揮発性メモリに順次保持するようにしている。ここではｋ＝２の例を示しているが、加算する水平ラインの数はｋ＝３でもｋ＝４でもよい。

これにより垂直方向で加算される画素２２ａの欠陥アドレスは分割した各々の揮発性メモリ３５−１,３５−２内で順次保持された状態（図１９，図２０参照）となるので、これらの揮発性メモリ３５−１,３５−２から順次読み出すことが可能となる。従って、「垂直方向加算読み出し」のとき、揮発性メモリ３５−１と揮発性メモリ３５−２から水平ライン単位で交互に欠陥アドレスを読み出す。このように構成することにより、欠陥補正時に一時的に保持するバッファも必要なく揮発性メモリ部３５へのアクセス制御も容易となる。

［４.２．欠陥補正処理］
次に、欠陥補正処理について図面を参照して具体的に説明する。

（欠陥補正処理の概要）
以下に、その欠陥補正処理について具体的に説明する。

本実施形態における撮像装置１のシステムコントローラ１３は、欠陥補正処理を開始すると、内部にある不揮発性メモリ３６に書き込まれている欠陥アドレスを読み出し、揮発性メモリ部３５に再び書き込む処理を行う。

システムコントローラ１３は、欠陥検出処理を開始すると、まず、固体撮像素子１０に制御信号を出力して、固体撮像素子１０から画素信号を順次読み出す。アドレス生成器３３は読み出されている画素信号を出力した画素２２ａのアドレスを順次出力しており、補正コンパレータ３７は、アドレス生成器３３が出力するアドレスと揮発性メモリ部３５で読み出した欠陥アドレスとを比較する。

アドレス生成器３３が出力するアドレスと揮発性メモリ部３５から読み出された欠陥アドレスとが一致したとき、補正コンパレータ３７はそのアドレスの画素を欠陥と認識して欠陥補正イネーブル信号を発生し、その後次の欠陥アドレスを読み出しへと遷移する。

欠陥補正イネーブル信号は、欠陥補正部３８へ入力される。欠陥補正部３８は欠陥補正イネーブル信号が入力されたとき、固体撮像素子１０から出力されている画素に対して欠陥補正処理を行う。この欠陥補正処理は、読み出し画素配列を基準として水平同色欠陥画素がｍ個連続しているかどうかを判別し、欠陥ではない水平同色隣接２画素の信号レベルの平均値を用いて補正するものである。

一方、アドレス生成器３３が出力するアドレスと揮発性メモリ部３５で読み出した欠陥アドレスとが一致しない場合、固体撮像素子１０から読み出されている画素２２ａのアドレスと揮発性メモリ部３５のアドレス保持している欠陥のアドレスとの大小比較を行う。

固体撮像素子１０から読み出されている画素２２ａのアドレスの方が大きい場合は
上の対象欠陥アドレスは捨てられ、次の欠陥アドレスを記憶メモリから読み出す。

（欠陥補正部３８）
欠陥補正部３８は、図２１に示すように、判別手段４０と、補正手段４１とを備えている。そして、この欠陥補正部３８は、読み出し画素配列を基準としてｍ個連続する欠陥画素（ｍは自然数）と水平方向に隣接する同色の２画素（以下「水平同色隣接２画素」とする）から出力される画素信号の信号レベルの平均値を用いて欠陥画素の画素信号を補正する。

判別手段４０は、遅延回路５０〜５２，５４、論理積（ＡＮＤ）回路５３を有しており、読み出し画素配列を基準として水平同色欠陥画素が連続しているかどうかを判別しフラグ信号｛Ｋ，Ｊ｝をセレクタ６９に出力する。なお、遅延回路５０〜５２，５４は、入力される画素信号を２クロック分遅延させる回路である。

フラグ信号｛Ｋ，Ｊ｝は、補正手段４１内の遅延回路６２から出力されている画素信号（図２１のＢ位置の信号）が欠陥画素から出力されたものであるときに、この画素信号をどのような補正信号で置き換えるかをセレクタ６９に指示する信号である。

補正手段４１内の遅延回路６２から出力されている画素信号が欠陥画素から出力されているときには、２つ後に入力される画素信号（図２１のＡ位置の信号）が欠陥画素から出力されているか否かを判定する。すなわち、判別手段４０内の遅延回路５２から出力されている欠陥補正信号（図２１のＩ位置の信号）がＨｉｇｈレベルのときに、遅延回路５１から出力されている欠陥補正信号（図２１のＨ位置の信号）がＬｏｗレベルであるかＨｉｇｈレベルであるかを判定する。なお、以下においては、Ｈｉｇｈレベルを「Ｈ」とし、Ｌｏｗレベルを「Ｌ」とする。

遅延回路５２から出力されている欠陥補正信がＨｉｇｈレベルのときに、遅延回路５１から出力されている欠陥補正信号が「Ｌ」のときには、２つ後に入力される画素信号が欠陥画素から出力されていないと判定してＡＮＤ回路５３から「Ｌ」の信号を出力する。一方、遅延回路５１から出力されている欠陥補正信号が「Ｈ」のときには、２つ後に入力される画素信号が欠陥画素から出力されていると判定してＡＮＤ回路５３から「Ｈ」の信号を出力する。ＡＮＤ回路５３から出力される信号がフラグ信号｛Ｋ，Ｊ｝のうちの「Ｊ」の信号であり、ＡＮＤ回路５３の出力を遅延回路５４で遅延させた信号がフラグ信号｛Ｋ，Ｊ｝のうちの「Ｋ」の信号である。フラグ信号｛Ｋ，Ｊ｝は、｛Ｌ，Ｌ｝，｛Ｌ，Ｈ｝,｛Ｈ，Ｌ｝，｛１，１｝の４種類からなり、｛Ｌ，Ｌ｝が単独欠陥補正を指示する第１フラグ信号、｛Ｌ，Ｈ｝,｛Ｈ，Ｌ｝，｛Ｈ，Ｈ｝が連続欠陥補正を指示する第２フラグである。「単独欠陥補正」とは、水平方向に隣接する同色の画素が欠陥画素ではない欠陥画素を補正することを意味し、「連続欠陥補正」とは、水平方向に隣接する同色の複数の欠陥画素を補正することを意味する。

また、判別手段４０の遅延回路５２は、補正手段４１内の遅延回路６２から出力されている画素信号（図２１のＢ位置の信号）と同時に、判別手段４０に入力される欠陥補正信号（図２１のＩ位置の信号）をセレクタ７０に入力する。補正手段４１のセレクタ７０は、入力されている欠陥補正信号が欠陥補正イネーブル信号（第１信号）であるときに、セレクタ６９から入力される信号を出力する。また、セレクタ７０は、入力されている欠陥補正信号が欠陥補正ディセーブル信号（第２信号）であるときに、遅延回路６２から入力される信号を出力する。

補正手段４１は、遅延回路６０〜６４、加算器６５，６６、１／２増幅器６７，６８、セレクタ６９，７０を有し、Ａ／Ｄ変換回路１１から出力された画素信号を入力する。そして、判別手段４０から入力されたフラグ信号｛Ｋ，Ｊ｝に基づいて欠陥ではない水平同色隣接２画素からの画素信号の信号レベルの平均値を用いて欠陥画素から出力される画素信号を補正する。なお、遅延回路６０〜６４は、入力される画素信号を２クロック分遅延させる回路である。

セレクタ６９に入力される信号は、以下の３つである。
（ａ）遅延回路６１の出力と遅延回路６３の出力とを加算器６５で加算し、１／２増幅器６７で信号レベルを１／２にした信号（図２１のＣ位置の信号：以下「第１補正信号」とする）
（ｂ）遅延回路６０の出力と遅延回路６３の出力とを加算器６６で加算し、１／２増幅器６８で信号レベルを１／２にした信号（図２１のＤ位置の信号：以下「第２補正信号」とする）
（ｃ）遅延回路６０の出力と遅延回路６３の出力とを加算器６６で加算し、１／２増幅器６８で信号レベルを１／２にした信号をさらに遅延回路６４で遅延させた信号（図２１のＥ位置の信号：以下「第３補正信号」とする）

セレクタ６９は、判別手段４０から入力されるフラグ信号｛Ｋ，Ｊ｝に基づき、入力される第１補正信号〜第３補正信号の中からいずれかを選択する。具体的には、フラグ信号が｛０，０｝のとき第１補正信号を選択して出力し、フラグ信号｛Ｋ，Ｊ｝が｛０，１｝及び｛１，１｝のとき第２補正信号を選択して出力し、フラグ信号｛Ｋ，Ｊ｝が｛１，０｝のとき第３補正信号を選択して出力する。

セレクタ７０は、判別手段４０の遅延回路５２から出力される信号に基づいて、２つの入力信号のいずれかを選択的に出力する。すなわち、セレクタ７０は、遅延回路５２から
欠陥補正信号として欠陥補正イネーブル信号（第１信号）が出力されたときにはセレクタ６９から入力される信号を出力する。一方、遅延回路５２から欠陥補正信号として欠陥補正ディセーブル信号（第２信号）が出力されたときには遅延回路６２から入力される信号を出力する。

以上のように補正手段４１が構成されているので、ｍ個連続する欠陥画素（ｍは自然数）があるときに、水平同色隣接２画素から出力される画素信号の信号レベルの平均値を用いて欠陥画素の画素信号を補正することができる。すなわち、画素信号を出力した欠陥画素に対し読み出し画素配列で水平方向に隣接する同色の画素（水平隣接同色画素）が欠陥画素でないときには、当該欠陥画素から出力される画素信号を、水平隣接同色画素から出力される画素信号の信号レベルの平均値の信号レベルの補正信号に置き換える。また、読み出し画素配列で２個連続する同色の欠陥画素（以下、「隣接同色欠陥画素群」）があるときには、当該隣接同色欠陥画素群の各欠陥画素から出力される画素信号を、当該隣接同色欠陥画素群に対し水平に隣接する同色の画素（水平隣接同色画素）から出力される画素信号の信号レベルの平均値の信号レベルの補正信号で補正する。

以下、補正手段４１の動作を図面を参照して説明する。図２２〜図２８は補正手段４１の動作を説明するための図である。以下においては、固体撮像素子１０に図２２に示すように欠陥があるものとして説明する。

（全画素読み出し時の欠陥補正）
まず、システムコントローラ１３が固体撮像素子１０から全画素読み出しを行ったときの欠陥補正処理について、図２３を参照して説明する。図２３（ａ）は図２１に示すＡの位置の状態を示す図、図２３（ｂ）は図２１に示すＢの位置の状態を示す図、図２３（ｃ）は図２１に示すＧの位置の状態を示す図である。

図２３（ａ）に示す例では、固体撮像素子１０から第１水平ラインの「１Ｒ１」、・・・、「１Ｇｒ１０」、・・・の画素２２ａから出力される画素信号が順次欠陥補正部３８へ入力される。また、固体撮像素子１０から出力される画素信号に応じた信号が補正コンパレータ３７から順次欠陥補正部３８へ入力される。

欠陥補正部３８は、図２３（ｃ）に示すように、「１Ｇｒ４」、「１Ｇｒ５」の欠陥画素から出力された画素信号を、「１Ｇｒ３」、「１Ｇｒ６」の画素２２ａから出力される画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。また、「１Ｒ７」の欠陥画素から出力された画素信号を、「１Ｒ６」、「１Ｒ８」の画素２２ａから出力される画素信号の信号レベルの平均値の補正信号に置き換え、単独欠陥補正を行う。さらに、「１Ｒ９」の欠陥画素から出力された画素信号を、「１Ｒ８」、「１Ｒ１０」の画素２２ａから出力される画素信号の信号レベルの平均値の補正信号に置き換え、単独欠陥補正を行う。このように、全画素読み出し時において、単独欠陥補正及び連続欠陥補正を行うことができる。

（水平方向間引き読み出し時の欠陥補正）
次に、システムコントローラ１３が固体撮像素子１０から水平方向間引き読み出しを行ったときの欠陥補正処理について、図２４を参照して説明する。図２４（ａ）は図２１に示すＡの位置の状態を示す図、図２４（ｂ）は図２１に示すＢの位置の状態を示す図、図２４（ｃ）は図２１に示すＧの位置の状態を示す図である。

図２４（ａ）に示す例では、固体撮像素子１０から第１水平ラインの「１Ｒ１」、・・・、「１Ｇｒ１０」、・・・の画素２２ａから出力される画素信号が出力され、順次欠陥補正部３８へ入力される。また、固体撮像素子１０から出力される画素信号に応じた信号が補正コンパレータ３７から順次欠陥補正部３８へ入力される。

欠陥補正部３８は、図２４（ｃ）に示すように、「１Ｒ７」、「１Ｒ９」の欠陥画素から出力された画素信号を、「１Ｒ５」、「１Ｒ１１」の画素から出力される画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。また、「１Ｇｒ５」の欠陥画素から出力された画素信号を、「１Ｇｒ３」、「１Ｇｒ７」の画素から出力される画素信号の信号レベルの平均値の補正信号に置き換え、単独欠陥補正を行う。

このように、正常な「１Ｒ８」の画素２２ａが間引かれて、「１Ｒ７」の画素２２ａと「１Ｒ９」の画素２２ａとが読み出し画素配列において同色で隣接することになる。このような場合であっても、連続欠陥補正を行うことができ、欠陥補正の精度を向上させることができる。例えば、単独欠陥補正だけを行った場合、図２５に示すように、「１Ｒ３」及び「１Ｒ５」が欠陥画素のときには欠陥画素が出力した画素信号で補正することになることから、欠陥補正を正常に行うことができない。一方、本実施形態における欠陥補正部３８では、正常な画素が出力した画素信号で補正が可能となり、欠陥補正の精度を向上させることができる。

（水平方向加算読み出し時の欠陥補正）
次に、システムコントローラ１３が固体撮像素子１０から水平方向加算読み出しを行ったときの欠陥補正処理について、図２６及び図２７を参照して説明する。図２６（ａ），図２７（ａ）は図２１に示すＡの位置の状態を示す図、図２６（ｂ），図２７（ｂ）は図２１に示すＢの位置の状態を示す図、図２６（ｃ），図２７（ｃ）は図２１に示すＧの位置の状態を示す図である。

図２６（ａ）に示す例では、固体撮像素子１０から第１水平ラインの「１Ｒ（１＋２）」、「１Ｇｒ（１＋２）」、・・・、「１Ｇｒ（１１＋１２）」、・・・の画素２２ａから出力される画素信号が出力され、順次欠陥補正部３８へ入力される。また、固体撮像素子１０から出力される画素信号に応じた信号が補正コンパレータ３７から順次欠陥補正部３８へ入力される。なお、図２６（ａ）において、例えば、「１Ｇｒ（１＋２）」は「１Ｇｒ１」の画素と「１Ｇｒ２」の画素から出力され、加算された合成画素信号を意味し、「１Ｒ（１＋２）」は、「１Ｒ１」の画素と「１Ｒ２」の画素から出力され、加算された合成画素信号を意味する。

欠陥補正部３８は、図２６（ｃ）に示すように、「１Ｇｒ（３＋４）」及び「１Ｇｒ（５＋６）」の合成画素信号を、「１Ｇｒ（１＋２）」、「１Ｇｒ（７＋８）」の合成画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。また、欠陥補正部３８は、「１Ｒ（７＋８）」及び「１Ｒ（９＋１０）」の合成画素信号を、「１Ｒ（５＋６）」、「１Ｇｒ（１１＋１２）」の合成画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。

第１水平ラインでは、全画素読み出しではＧｒ系の欠陥画素は連続している。しかも、分割して各々別の画素と加算されるため、加算後も欠陥は連続している。よって、読み出し配列では同色で隣接する事となり、同色連続欠陥と認識され、連続欠陥補正方法で置換することができる。

また、第２水平ラインを水平方向加算読み出しするときには、次のように行われる。すなわち、図２７（ａ）に示すように、固体撮像素子１０から第１水平ライン（Ｂ第１ライン）の「１Ｇｂ（１＋２）」、「１Ｂ（１＋２）」、・・・、「１Ｂ（１１＋１２）」、・・・の画素２２ａから出力される画素信号が出力され、順次欠陥補正部３８へ入力される。また、固体撮像素子１０から出力される画素信号に応じた信号が補正コンパレータ３７から順次欠陥補正部３８へ入力される。なお、図２７（ａ）において、例えば、「１Ｇｂ（１＋２）」は「１Ｇｂ１」の画素と「１Ｇｂ２」の画素から出力され、加算された画素信号を意味し、「１Ｂ（１＋２）」は、「１Ｂ１」の画素と「１Ｂ２」の画素から出力され、加算された画素信号を意味する。

欠陥補正部３８は、図２７（ｃ）に示すように、「１Ｂ（５＋６）」の画素信号を、「１Ｂ（３＋４）」、「１Ｂ（７＋８）」の画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。「１Ｇｂ（９＋１０）」の合成画素信号を、「１Ｂ（７＋８）」、「１Ｂ（１１＋１２）」の合成画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。

図２２に示すように、第２水平ラインでは、全画素読み出し時の読み出し画素配列ではＢ系の欠陥画素は連続している。しかも、分割して各々別の画素と加算されるため、加算後も欠陥は連続している。よって、水平方向加算読み出し時の読み出し画素配列では同色で隣接することとなり、同色連続欠陥と認識され、連続欠陥補正方法で置換することができる。また、Ｇｂ系は全画素読み出し時も水平方向加算読み出し時も読み出し画素配列で欠陥画素は連続しておらず、単独欠陥補正方法で置換を行うことができる。

（水平方向加算読み出し時の欠陥補正）
次に、システムコントローラ１３が固体撮像素子１０から垂直方向加算読み出しを行ったときの欠陥補正処理について、図２８を参照して説明する。図２８（ａ）は図２１に示すＡの位置の状態を示す図、図２８（ｂ）は図２１に示すＢの位置の状態を示す図、図２８（ｃ）は図２１に示すＧの位置の状態を示す図である。

図２８（ａ）に示す例では、固体撮像素子１０から第２及び第４水平ラインの画素を加算して得られた「（１＋２）Ｇｂ１」、「（１＋２）Ｂ１」、・・・、「（１＋２）Ｂ１１」、・・・の合成画素信号が出力され、順次欠陥補正部３８へ入力される。また、固体撮像素子１０から出力される合成画素信号に応じた信号が補正コンパレータ３７から順次欠陥補正部３８へ入力される。なお、図２８（ａ）において、例えば、「（１＋２）Ｇｂ１」は「１Ｇｂ１」の画素と「２Ｇｂ１」の画素から出力され、加算された画素信号を意味し、「（１＋２）Ｂ１」は、「１Ｂ１」の画素と「２Ｂ１」の画素から出力され、加算された合成画素信号を意味する。

欠陥補正部３８は、図２８（ｃ）に示すように、「（１＋２）Ｂ５」及び「（１＋２）Ｂ６」の合成画素信号を、「（１＋２）Ｂ４」、「（１＋２）Ｂ７」の合成画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。また、欠陥補正部３８は、「（１＋２）Ｇｂ９」及び「（１＋２）Ｇｂ１０」の合成画素信号を、「（１＋２）Ｇｂ８」、「（１＋２）Ｇｂ１０」の合成画素信号の信号レベルの平均値の補正信号に置き換え、連続欠陥補正を行う。

このように、Ｂ系は「Ｂ５」の画素２２ａと「Ｂ６」の画素２２ａとは同じ水平ライン上で連続しているので連続欠陥であり、連続欠陥補正方法で置換えを行っている。一方、Ｇｂ系は全画素では各々単独欠陥であるが垂直方向の画素加算を行うことで補正時は読み出し画素配列で欠陥が連続するので連続欠陥補正方法で置換を行うことで欠陥補正を精度よく行っている。

また、上述では、間引き方法や加算方法を限定して説明したが、基本的に垂直、水平方向各々独立に全画素読み出し、加算全読み出し、間引き読み出し、加算間引き読み出しを組み合わせた多彩な読み出し方法にも適応することができ仕様に応じて適宜変更可能である。

（揮発性メモリ部３５から読み出し方法について）
上述のように間引き処理が行われると、揮発性メモリ部３５には不要な欠陥アドレスが存在することになり、水平ライン単位で欠陥アドレスの読み飛ばしを行う必要がある。

水平ライン単位での欠陥アドレスの読み飛ばしは、水平ブランキング期間中に行い、次の水平ラインの画素信号の出力期間（以下、「有効期間」とする）以降で使用する欠陥アドレスまで不要な欠陥アドレスを順次読み飛ばし、使用するデータまで到達したら、有効期間の開始を待機する。なお、ここで「水平ブランキング期間」とは、読み出し画素配列で１水平ラインの画素信号の出力が終了して、読み出し画素配列で次の水平ラインの画素信号の出力が開始されるまでの期間である。

この読み飛ばしは、水平ブランキング期間中に１データずつ行うため、従来においては、水平ブランキングのサイクル数は欠陥アドレスを保持する揮発性メモリ部３５のｗｏｒｄ数（欠陥アドレスの格納数）より大きくなければならなかった。もし、水平ブランキングのサイクル数が揮発性メモリ部３５のｗｏｒｄ数より大きくない場合、水平ブランキング期間内に読み飛ばしが終了せず、途中で読み出しが停止、破綻してしまい、途中で補正ができなくなる可能性があるからである。

そこで、本実施形態における撮像装置１では、欠陥アドレスを保持する揮発性メモリ部３５の内部を任意の区間の基準点で区切ることで、一部を順次読み出しではなく、基準点から基準点へ、データの読み飛ばしを行うようにしている。

まず、補正機能がＯＮに設定された時に各基準点における欠陥アドレスを読み出しておく。その読み出しておいた各基準点における欠陥アドレスを保持しておき、処理中の画素アドレスと比較し、読み飛ばしが可能であるか判断する。読み飛ばしが可能である場合は、可能な基準点の位置まで読み出しアドレス（メモリアドレス）を飛ばし、そこから順次読み出しを再開する。

この読み飛ばしを行うことによって、水平ブランキングのサイクル数と、欠陥アドレスを保持するための記憶メモリのｗｏｒｄ数との関係に従来のような制限がなくなる。従って、保持することができる欠陥アドレス数の増加が見込まれ、より多くの画素欠陥を補正することが可能になる。

また、不要な欠陥画素位置アドレス信号を全て読み出す必要がなくなるため、読み出しに必要となる電力の削減を行うことができる（最大で“基準点数／基準点数＋１”）。

ここで、揮発性メモリ部３５における上記基準点を１２８ｗｏｒｄ目においたときの処理の例について図２９及び図３０を参照して説明する。図２９は揮発性メモリ部３５の欠陥アドレスの記憶状態のイメージ図、図３０は揮発性メモリ部３５からの読み出し処理を説明するための図である。以下の説明においては、揮発性メモリ部３５は２５６個の欠陥アドレスを記憶することができるものとし、アドレスが０〜２５５であるとする。

図３０に示すように、補正機能がＯＮに設定された時、信号処理回路１２は、基準点である１２８ｗｏｒｄ目における欠陥アドレスを揮発性メモリ部３５から予め読み出し、図示しない記憶部に保持しておく。また、欠陥アドレスが記憶されている揮発性メモリ部３５の読み出しアドレスであるＲＡＤＲを"０”にセットする（ステップＳ１０）。

次に、信号処理回路１２は、ＳＧアドレスが１２８ｗｏｒｄ目の欠陥アドレスよりも大きいか否かを判定する（ステップＳ１１）。ここでＳＧアドレスとは、アドレス生成器３３から出力されるアドレスであって、処理中の画素信号を出力した画素のアドレスである。

ステップＳ１１の処理において、ＳＧアドレスが１２８ｗｏｒｄ目の欠陥アドレスよりも大きくないと判定すると（ステップＳ１１：Ｎｏ）、信号処理回路１２は、ＲＡＤＲを＋１だけインクリメントする（ステップＳ１２）。一方、ＳＧアドレスが１２８ｗｏｒｄ目の欠陥アドレスよりも大きいと判定すると（ステップＳ１１：Ｙｅｓ）、信号処理回路１２は、ＲＡＤＲが１２８よりも大きいか否かを判定する（ステップＳ１３）。

ステップＳ１３の処理において、ＲＡＤＲが１２８よりも大きいと判定すると（ステップＳ１３：Ｙｅｓ）、信号処理回路１２は、処理をステップＳ１２へ移行する。一方、ＲＡＤＲが１２８よりも大きくはないと判定すると（ステップＳ１３：Ｎｏ）、信号処理回路１２は、ＲＡＤＲを１２９にセットする（ステップＳ１４）。

ステップＳ１２、Ｓ１４の処理が終了すると、信号処理回路１２は、揮発性メモリ部３５から読み出す欠陥アドレスがないか否か（ＲＤＡＴＡ＝＝Ａｌｌ１）、さらには、ＲＡＤＲが２５５以上であるか否かを判定する（ステップＳ１５）。

ステップＳ１５の処理において、揮発性メモリ部３５から読み出す欠陥アドレスがあると判定したとき、或は、ＲＡＤＲが２５５以上でないと判定したとき（ステップＳ１５：Ｎｏ）、信号処理回路１２は、処理をステップＳ１１に戻す。一方、揮発性メモリ部３５から読み出す欠陥アドレスがないと判定したとき、或はＲＡＤＲが２５５以上であると判定したとき（ステップＳ１５：Ｙｅｓ）、信号処理回路１２は処理を終了する。

なお、図２９では基準点を１２８ｗｏｒｄ目のみに設定したが、図３１に示すように、６４ｗｏｒｄ目、１２８ｗｏｒｄ目、１９２ｗｏｒｄ目に設定することもでき、さらに細かく設定することもできる。

以上のように本実施形態における欠陥画素補正部３９では、固体撮像素子１０から読み出した画素信号に対応した画素のアドレスと欠陥画素のアドレス（欠陥アドレス）を比較する。このとき、一致しなかった場合は欠陥画素が固体撮像素子１０の読み出しの際に間引かれたと判別し、その欠陥アドレスに対応する画素から出力される画素信号の補正を行わないようにしている。さらに、揮発性メモリ部３５の記憶領域を一定の区間の基準点によって区切り、その基準点における欠陥アドレスとこれから読み出される画素アドレスを定期的に比較することにより、揮発性メモリ部３５に記憶している欠陥アドレスを順次読み出さず、一部読み飛ばすようにしている。

従って、水平ブランキングのサイクル数と、欠陥アドレスを保持するための揮発性メモリ部３５のｗｏｒｄ数との関係に従来のような制限がなくなる。従って、保持することができる欠陥アドレス数の増加が見込まれ、より多くの画素欠陥を補正することが可能になる。また、不要な欠陥画素位置アドレス信号を全て読み出す必要がなくなるため、読み出しに必要となる電力の削減を行うことができる。

また、揮発性メモリ部３５は、揮発性メモリ３５−１,３５−２から構成され、上述したように、各揮発性メモリ３５−１,３５−２には、水平ライン単位で交互に欠陥アドレスが記憶される。従って、例えば、垂直方向加算読み出しの場合には、揮発性メモリ３５−１と揮発性メモリ３５−２とから水平ライン単位で交互に欠陥アドレスを読み出すことができる。このように構成することにより、欠陥補正時に一時的に保持するバッファも必要なく揮発性メモリ部３５へのアクセス制御も容易となる。

以上、本発明の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。

例えば、上記実施形態においては、固体撮像素子としてＣＭＯＳ型の固体撮像素子をその一例に挙げて説明したがこれに限られず、ＣＣＤ型の固体撮像素子であってもよい。

本発明の一実施形態における撮像装置の構成を示す図である。本発明の一実施形態における固体撮像素子の構成を示す図である。固体撮像素子の画素配列の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。固体撮像素子からの画素信号の読み出し処理の説明図である。撮像装置の信号処理回路において欠陥検出及び欠陥補正の処理を行う構成を示す図である。信号処理回路内のアドレス検出器の構成図である。第１欠陥検出部の検出動作を説明するための図である。第２欠陥検出部の検出動作を説明するための図である。第１欠陥検出部及び第２欠陥検出部の検出動作を説明するための図である。揮発性メモリ部への記憶方法を説明するための図である。揮発性メモリ部への記憶方法を説明するための図である。揮発性メモリ部への記憶方法を説明するための図である。揮発性メモリ部への記憶方法を説明するための図である。欠陥補正回路の構成図である。補正手段の動作を説明するための図である。補正手段の動作を説明するための図である。補正手段の動作を説明するための図である。補正手段の動作を説明するための図である。補正手段の動作を説明するための図である。補正手段の動作を説明するための図である。補正手段の動作を説明するための図である。揮発性メモリ部の欠陥アドレスの記録状態のイメージ図である。揮発性メモリ部の読み出し処理の説明図である。揮発性メモリ部の読み出し処理の説明図である。

符号の説明

１撮像装置
１０固体撮像素子
１１Ａ／Ｄ変換回路
１２信号処理回路
１３システムコントローラ
１４入力部
１５光学ブロック
１６ドライバ
３１第１欠陥検出部
３２第２欠陥検出部
３３アドレス生成器
３４アドレス検出器
３５揮発性メモリ部
３５−１〜３５−ｋ揮発性メモリ
３６不揮発性メモリ
３７補正コンパレータ
３８欠陥補正回路
３９欠陥画素補正部
４０判別手段
４１補正手段

Claims

欠陥画素のアドレスを記憶する記憶部と、
前記固体撮像素子から読み出す画素信号に対応した画素のアドレスと欠陥画素のアドレスを比較し、アドレスが一致した画素が出力する画素信号を補正する欠陥画素補正部と、を備え、
前記欠陥画素補正部は、
前記固体撮像素子からの読み出し画素配列を基準として同色の欠陥画素が連続しているかどうかを判別する判別手段と、
前記判別手段により連続している欠陥画素が出力する画素信号を、欠陥ではない画素であって前記連続する欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する補正手段と、を有する欠陥補正回路。
前記補正手段は、
前記判別手段により連続していないと判定された欠陥画素が出力する画素信号を、欠陥ではない画素であって前記欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する請求項１に記載の欠陥補正回路。
前記判別手段は、
前記記憶部に記憶した欠陥画素のアドレスに基づいて、前記固体撮像素子から読み出す画素信号に対応した画素が欠陥画素であるとき前記補正手段へ第１信号を出力し、欠陥画素でないとき前記補正手段へ第２信号を出力する手段と、
同色の欠陥画素が連続していないときに前記補正手段へ第１フラグを出力し、同色の欠陥画素が連続しているときに前記補正手段へ第２フラグを出力する手段と、を有し、
前記補正手段は、
前記第１信号が入力され、かつ前記第１フラグが入力されると、前記固体撮像素子から出力されている画素信号を、当該画素信号に対応した画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正し、
前記第１信号が入力され、かつ前記第２フラグが入力されると、前記固体撮像素子から読み出した画素信号を、当該画素信号に対応した画素を含む連続する欠陥画素群に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する請求項２に記載の欠陥補正回路。
前記固体撮像素子は、垂直方向の同色ｋ画素で加算出力可能とし、
前記記憶部は、前記同色ｋ画素のそれぞれに対応して欠陥画素のアドレスを記憶する記憶素子をｋ個設けた請求項１〜３のいずれか１項に記載の欠陥補正回路。
前記固体撮像素子は、複数の画素のうち水平方向又は垂直方向で間引いて一部の画素からの画素信号を出力可能とし、
前記欠陥画素補正部は、
前記固体撮像素子から読み出した画素信号に対応した画素のアドレスと欠陥画素のアドレスを比較し、一致しなかった場合は欠陥画素が前記固体撮像素子の読み出しの際に間引かれたと判別し、その欠陥画素のアドレスに対応する画素から出力される画素信号の補正を行わず、さらに、前記記憶部の記憶領域を一定の区間の基準点によって区切り、その基準点における欠陥画素のアドレスとこれから読み出される画素のアドレスを定期的に比較することにより、前記記憶部に記憶している欠陥アドレスを順次読み出さず、一部読み飛ばす請求項１〜３のいずれか１項に記載の欠陥補正回路。
固体撮像素子と、前記固体撮像素子の欠陥画素を検出する欠陥補正回路とを有し、
欠陥画素のアドレスを記憶する記憶部を有し、前記固体撮像素子から読み出す画素信号に対応した画素のアドレスと欠陥画素のアドレスを比較し、アドレスが一致した画素が出力する画素信号を補正する欠陥画素補正部を備え、
前記欠陥画素補正部は、
前記固体撮像素子からの読み出し画素配列を基準として同色の欠陥画素が連続しているかどうかを判別する判別手段と、
前記判別手段により連続している欠陥画素が出力する画素信号を、欠陥ではない画素であって前記連続する欠陥画素に隣接する同色の少なくとも２つの隣接同色画素の信号レベルの平均値を用いて補正する補正手段と、を有する撮像装置。