KR20130018377A - 연마슬러리 - Google Patents

연마슬러리 Download PDF

Info

Publication number
KR20130018377A
KR20130018377A KR1020137001729A KR20137001729A KR20130018377A KR 20130018377 A KR20130018377 A KR 20130018377A KR 1020137001729 A KR1020137001729 A KR 1020137001729A KR 20137001729 A KR20137001729 A KR 20137001729A KR 20130018377 A KR20130018377 A KR 20130018377A
Authority
KR
South Korea
Prior art keywords
polishing
film
slurry
silica
colloidal silica
Prior art date
Application number
KR1020137001729A
Other languages
English (en)
Other versions
KR101371853B1 (ko
Inventor
요시하루 오다
리카 다나카
히로시 니타
요시타카 모리오카
Original Assignee
니타 하스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니타 하스 인코포레이티드 filed Critical 니타 하스 인코포레이티드
Publication of KR20130018377A publication Critical patent/KR20130018377A/ko
Application granted granted Critical
Publication of KR101371853B1 publication Critical patent/KR101371853B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C23F3/06—Heavy metals with acidic solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Abstract

본 발명의 하나의 목적은 연마되어야 할 반도체 웨이퍼의 디싱 및 침식을 감소시킬 수 있는 연마슬러리를 제공하는 것이다. 상기 연마슬러리는 산화제 및 2종 또는 그 이상의 연마를 위한 연마입자들 즉, 흄드 실리카와 콜로이드성 실리카를 포함한다. 흄드 실리카와 콜로이드성 실리카 사이의 혼합비율을 변화시키는 것에 의하여 텅스텐막과 같은 금속막의 연마속도와 이산화규소막 등과 같은 유전막(산화막)의 연마속도 사이의 비율(선택비)이 조절될 수 있으며, 그에 따라 반도체 웨이퍼의 디싱 및 침식이 감소될 수 있다.

Description

연마슬러리 {Polishing slurry}
본 발명은 화학기계적연마(CMP ; chemical mechanical polishing)에서 사용하기 위한 연마슬러리에 관한 것이다.
오늘날, 화학기계적연마는 층간 절연막의 평탄화, 비아홀(via hole) 내부에의 플러그의 형성, 임베디드 금속배선의 형성 등에서 없어서는 안될 기술의 하나가 되고 있다(예를 들면, 일본국 출원공개 제JP-A 2004-193495호를 참조하시오).
화학기계적연마 공정을 포함하는 임베디드 금속배선의 형성을 도 14를 참조하여 설명한다.
도 14A에 나타낸 바와 같이, 배선의 형성을 위한 오목한 홈이 반도체 서브스트레이트 상에 형성된 산화막 등과 같은 유전막(10) 내에 형성되고, 그리고 계속해서 질화티타늄(TiN) 등으로 만들어진 장벽금속막(11)이 상기 유전막(10)의 전체 표면 상에 퇴적되고, 그 후에 상기 장벽금속막(11) 상에 금속막(12)이 퇴적되어 텅스텐(W) 등으로 만들어진 배선이 상기 전체 표면 상으로 형성되어 상기 홈을 채우도록 한다.
계속해서, 도 14B에 나타낸 바와 같이, 배선을 형성하기 위한 상기 화학기계적연마가 상기 금속막(12)에 적용되어 불필요한 영역 내의 배선을 형성하기 위한 상기 금속막(12) 및 그들 아래에 놓여지는 상기 장벽금속막(11)들이 연마되고, 그에 의해 제거되게 되며, 그에 따라 단지 상기 홈 내에만 상기 배선을 형성하기 위한 금속막(12)이 잔류하게 된다. 따라서 상기 금속배선이 형성된다.
그러나 이러한 화학기계적연마를 금속배선을 형성하는 데 적용시킴에 있어서, 연마시간을 단축시켜 생산성을 증가시키기 위하여 상기 연마는 연마슬러리로서 연마속도가 높은 연마용 슬러리, 예를 들면 연마를 위한 입자들로서 흄드 실리카(humed silica)를 포함하는 슬러리를 사용하여 수행하며, 그에 따라, 도 15에 나타낸 바와 같이, 상기 홈이 넓은 영역 내에서는 넓은 임베디드 배선(12)의 중앙부분이 연마되는 소위 디싱(dishing)이 일어나고, 그리고 상기 홈이 좁은 영역 내에서는 좁은 임베디드 배선(12) 및 그들 주변의 상기 유전막(10)들이 동시에 연마되는 소위 침식(erosion)이 일어나게 된다.
이러한 디싱 및 침식 등에 의해 형성되는 불균일한 표면은 쉽게 다층 배선의 최상층 내에서의 유전막의 수준에서의 차이의 원인이 되고, 따라서 상기상부층 상에 배선막이 형성된 경우, 상기 연마 후 잔류하는 배선의 형성을 위한 금속막으로 인한 전기적으로 단락된 회로 등과 같은 문제를 부여하게 된다.
본 발명은 당해 기술분야에서 앞서 언급한 문제점들을 숙고하여 완성되었으며, 본 발명의 목적은 디싱 및 침식을 감소시킬 수 있는 연마슬러리를 제공하는 것이다.
본 발명은 앞서 언급한 목적을 달성하기 위하여 이하의 구조적 특징을 갖는다.
즉, 본 발명의 연마슬러리는 화학기계적연마에 사용되는 연마슬러리이며, 이는 산화제 및 2종 또는 그 이상의 연마를 위한 연마입자들을 포함한다.
상기 연마입자들이 실리카 연마입자들인 것이 바람직하며, 앞서 언급한 2종 또는 그 이상의 연마를 위한 연마입자들로서 흄드 실리카 및 콜로이드성 실리카들이 포함된다.
또한, 콜로이드성 실리카가 1차입자들을 형성하는 한편 흄드 실리카가 2차입자들을 형성하는 것이 바람직하다.
앞서의 구조적 특징에 따르면, 흄드 실리카 및 콜로이드성 실리카 등과 같은 연마를 위한 2종 또는 그 이상의 상기 연마입자들이 포함되는 한편으로 상기 산화제가 포함되어, 그 결과, 금속막에 대한 연마속도의 비율(선택비)이 선택될 수 있으며, 또한 상기 금속막에 대한 연마속도가 높은 흄드 실리카와 상기 유전막(산화막)에 대한 연마속도가 높은 콜로이드성 실리카의 혼합비율을 선택하며, 그에 의하여 통상의 실시예들에 비교하여 디싱 및 침식의 감소를 허용한다.
바람직한 하나의 실시예에 있어서, 상기 연마슬러리는 산을 포함하며, 1 내지 6의 pH를 갖는다. 상기 연마슬러리가 2 내지 4의 pH를 갖는 것이 보다 바람직하다.
상기 실시예에 따르면, 상기 유전막에 대한 콜로이드성 실리카의 연마능력이 충분히 발휘될 수 있다.
다른 실시예에 있어서, 상기 2종의 실리카들 즉, 상기 흄드 실리카와 상기 콜로이드성 실리카의 총량에 대한 상기 콜로이드성 실리카의 혼합비율은 1 내지 99%의 범위 이내이다. 상기 혼합비율은 바람직하게는 10 내지 90%의 범위 이내이고, 더욱 바람직하게는 20 내지 70%의 범위 이내이다. 더욱이, 상기 혼합비율의 하한은 50% 또는 그 이상이 될 수 있다.
상기 실시예에 따르면, 연마속도의 비율(선택비)은 흄드 실리카에 대한 콜로이드성 실리카의 혼합비에 기초하여 선택될 수 있으며, 따라서 상기 금속막 및 상기 유전막에 대한 연마속도의 제어를 허용한다.
또 다른 실시예에 있어서, 상기 연마슬러리는 그 위에 유전막 및 금속막들이 형성된 서브스트레이트를 연마하는데 사용된다.
상기 실시예에 따르면, 상기 연마슬러리는 그 위에 유전막 및 금속막들이 형성된 서브스트레이트를 연마하는데 사용되며, 그에 의해 통상의 실시예들에 비교하여 디싱 및 침식의 감소를 가능하게 한다.
본 발명에 따르면, 연마를 위한 2종 또는 그 이상의 연마입자들, 즉 흄드 실리카와 콜로이드성 실리카 사이의 혼합비에 기초하여 금속막 및 유전막(산화막)에 따른 연마속도의 비(선택비)를 선택하는 것이 가능하며, 그에 의하여 통상의 연마슬러리들에 비해 디싱 및 침식에서 감소가 가능하도록 한다.
본 발명은 반도체 웨이퍼, 광학렌즈(optical component lens) 등의 연마에 유용하다.
본 발명의 목적들, 특징들 및 이점들이 첨부된 도면들을 참조하여 이하의 상세한 설명에서 보다 명확하게 될 것이다.
도 1은 본 발명의 하나의 실시예에 따른 화학기계적연마방법을 수행하기 위한 화학기계적연마장치의 계통도이다.
도 2A 내지 도 2C들은 도 1에 나타낸 반도체 웨이퍼를 부분적으로 확대한 단면도들이다.
도 3은 본 발명의 하나의 실시예에 따른 연마슬러리의 연마 특성들을 나타내는 그래프이다.
도 4는 pH와 연마속도 간의 관계를 나타내는 그래프이다.
도 5는 실시예 2의 각 연마슬러리를 사용하는 경우에서 얻어지는 연마속도를 나타내는 그래프이다.
도 6은 실시예 2의 연마슬러리로의 산화막(이산화규소(SiO2) 막)의 연마에 있어서 발생되는 결점들(파티클과 스크래치들)의 수를 나타내는 그래프이다.
도 7은 실시예 2의 각 연마슬러리들을 사용하는 것에 의해 연마된 경우에 얻어지는 텅스텐막의 균일성을 나타내는 그래프이다.
도 8은 연마속도와 웨이퍼의 중심으로부터의 거리 사이의 관계를 나타내는 그래프이다.
도 9는 실시예 및 비교예가 사용된 경우에 수득되는 연마속도를 나타내는 그래프이다.
도 10은 실시예 및 비교예가 사용된 경우에 계수되는 결점들의 수를 나타내는 그래프이다.
도 11은 실시예 및 비교예가 사용된 경우에서의 디싱량을 나타내는 그래프이다.
도 12는 실시예 및 비교예가 사용된 경우에서의 침식량을 나타내는 그래프이다.
도 13은 실시예 및 비교예가 사용된 경우에서의 리세스량을 나타내는 그래프이다.
도 14A 및 도 14B들은 화학기계적연마방법을 통한 임베디드 금속 배선의 형성을 설명하기 위하여 반도체 웨이퍼를 부분적으로 절개하여 확대도시한 단면도이다.
도 15는 디싱 및 침식을 나타내는 단면도이다.
발명을 수행하기 위한 최량의 모드
도면들을 참조하여, 본 발명의 바람직한 실시예들을 이하에서 상세히 설명한다.
본 발명의 실시예들은 이하에서 도면들을 참조하여 상세하게 설명될 것이다.
도 1은 본 발명의 실시예에 따른 연마슬러리를 사용하는 화학기계적연마장치를 계통적으로 도시하는 블록다이아그램이다.
테이블(platen)(1)의 표면에 부착된 연마패드(2)에 본 발명에 따른 연마슬러리(3)를 노즐(4)로부터 연속적으로 공급하여 슬러리를 공급한다. 연마될 대상인 반도체 웨이퍼(5)가 등받침필름(backing film)(7)을 경유하여 연마헤드(6)에 고정된다. 상기 연마헤드(6)에 하중을 적용시키는 것에 의하여, 상기 반도체 웨이퍼(5)가 상기 연마패드(2)에 대해 압착된다.
상기 연마패드(2) 상으로 공급된 상기 연마슬러리(3)가 상기 연마패드(2) 상으로 확산되고, 그에 따라 상기 반도체 웨이퍼(5)에 다다르게 된다. 상기 테이블(1)과 상기 연마헤드(6)가 화살표(A)로 나타낸 바와 같은 동일한 방향으로 회전하고, 그에 따라 상대적으로 가변시켜 상기 연마슬러리(3)가 상기 연마패드(2)와 상기 반도체 웨이퍼(5) 사이에 놓여지게 되고 그에 의해 연마를 수행하도록 한다. 숫자 8은 상기 연마패드(2)의 표면을 날카롭게 하기 위한 드레서(dresser)를 나타낸다.
도 2A는 연마되어야 할 대상인 반도체 웨이퍼(5)의 하나의 예를 나타내는 부분단면도이다. 상기 반도체 웨이퍼(5)에 있어서, 이산화규소로 이루어진 유전막(10) 즉, 산화막이 웨이퍼 서브스트레이트 상에 형성되고, 홈(또는 비어홀)이 선택적으로 형성된 상기 유전막(10) 상에 티타늄(Ti) 및 질화티타늄(TiN)으로 이루어진 장벽금속막(11)이 퇴적된다. 계속해서, 상기 장벽금속막(11) 상에 배선을 형성하기 위한 금속인 텅스텐(W)으로 이루어진 배선금속막(12)이 상기 홈을 채우도록 하여 퇴적된다.
앞서 기술한 바와 같이 형성된 상기 반도체 웨이퍼(5)는 도 1에 나타낸 바와 같이 상기 배선금속막(12)이 아래로 향하도록 하여 상기 연마헤드(6)에 부착된다. 계속해서 연마가 수행된다.
이제, 본 실시예에서 사용되는 연마슬러리를 이하에서 상세하게 기술한다.
본 실시예에 따른 상기 연마슬러리는 산화제 및 2종 또는 그 이상의 연마입자들 즉, 흄드 실리카와 콜로이드성 실리카를 포함하는 수계 매질(water-based medium)의 슬러리이다.
상기 산화제에는 과산화수소 및 과염소산암모늄 등과 같은 과산화물 화합물 ; 및 요오드산(iodic acid), 요오드산칼륨(potassium iodate) 및 요오드산나트륨 등과 같은 요오드산염 화합물들이 포함될 수 있다. 상기 산화제의 함량은 상기 연마슬러리에 대하여 바람직하게는 0.1 내지 7중량%, 더욱 바람직하게는 0.5 내지 4중량%의 범위 이내이다.
상기 연마슬러리는 바람직하게는 그의 pH를 조절하기 위한 산을 포함한다. 상기 산은 특정의 산으로 한정되는 것은 아니며, 지금까지 공지된 무기산 및 유기산이 사용될 수 있다. 이러한 산들 중에는 상기 연마슬러리의 연마능력을 더욱 향상시키기 위하여, 염산, 질산, 황산, 불산 및 탄산 등과 같은 무기산 및 아세트산, 시트르산, 말론산 및 아디프산 등과 같은 유기산들이 바람지갛며, 보다 바람직하게는 염산이다. 상기 무기산 및 유기산 중의 어느 하나가 단독으로 사용될 수 있으며, 상기 무기산 및 유기산의 2 또는 그 이상이 조합되어 사용될 수도 있다. 더욱이, 하나 또는 2 또는 그 이상의 상기 무기산 및 하나 또는 2 또는 그 이상의 상기 유기산들이 조합되어 사용될 수 있다.
상기 연마슬러리는 바람직하게는 1 내지 6, 보다 바람직하게는 2 내지 4, 더욱 바람직하게는 2 내지 3의 pH를 나타낸다. pH가 1 내지 6의 산의 범위 이내에 들어가는 경우, 콜로이드성 실리카의 최대 연마능력이 나타난다. 상기 pH 범위는 상기 산의 함량을 적절하게 변경하는 것에 의해 쉽게 얻어질 수 있다.
흄드 실리카와 콜로이드성 실리카 둘 다를 포함하는 연마를 위한 상기 연마입자들의 함량은 상기 연마슬러리에 대해 바람직하게는 1 내지 50중량%, 보다 바람직하게는 1 내지 40중량%, 더욱 바람직하게는 2 내지 15중량%의 범위 이내에 들어간다.
더욱이, 2종의 실리카 즉, 흄드 실리카와 콜로이드성 실리카의 총량에 대한 상기 콜로이드성 실리카의 혼합비율(중량비)은 1 내지 99%, 바람직하게는 10 내지 90%, 더욱 바람직하게는 20 내지 70%의 범위 이내에 들어간다. 더욱이, 상기 혼합비율의 하한은 50% 또는 그 이상이 될 수 있다.
실리카를 제외하고, 알루미나, 세리아(ceria) 및 티타니아(titania) 등과 같은 연마를 위한 다른 연마입자들이 첨가될 수 있다.
더욱이, 연마를 위한 상기 연마입자들이 응집되는 것을 방지하기 위하여, 인산칼륨 등과 같은 완충물질이 첨가될 수 있다.
상기 연마슬러리는 화학기계적연마 공정에서 통상적으로 사용되는 연마슬러리에 상용적으로 사용되는 1 또는 2 이상의 여러 첨가제들을 연마슬러리의 바람직한 특성들이 손상되지 않는 정도까지 포함할 수 있다. 상기 첨가제들의 특정의 예들에는 폴리카르복실산암모늄(polycarboxylic ammonium) 등과 같은 분산제; 에탄올, 프로판올, 이소프로판올, 에틸렌글리콜 및 글리세린 등과 같은 수용성 알코올; 게면활성제; 점도조절제; 및 질산철(iron nitrate); 들이 포함된다.
상기 연마슬러리는 상기 산화제 및 연마를 위한 연마입자들로서 흄드 실리카를 포함하며, 그에 따라 텅스텐, 구리 등으로 만들어진 금속막에 대해 높은 연마속도를 나타내는 한편으로 상기 연마슬러리는 연마를 위한 연마입자들로서 콜로이드성 실리카를 포함하며, 그에 따라 이산화규소막(SiO2 film) 등과 같은 유전막에 대해 높은 연마속도를 나타낸다. 흄드 실리카와 콜로이드성 실리카 사이의 혼합비율을 적절히 선택하는 것에 의하여, 예를 들면, 실질적으로 연마속도의 비율(선택비)은 1(one)이 될 수 있으며, 그에 의해 상기 절연막과 비교하여 배선을 위한 금속에 대한 금속막을 과도하게 연마하는 것에 의해 야기되는 디싱 및 침식의 감소를 허용한다.
실시예
이하의 방법으로 흄드 실리카와 콜로이드성 실리카 사이의 혼합비율에 의해 주어지는 연마특성들에 대한 효과를 검사하였다.
실시예 1
이하에서는 산화제로서 과산화수소를 사용하는 실시예들을 나타낸다.
특히, 5중량%의 고형분 함량을 갖는 흄드 실리카 수용액 및 5중량%의 고형분 함량을 갖는 콜로이드성 실리카 수용액들이 각각 3:1, 2:1, 1:1 및 1:2의 비율로 서로 혼합된 연마슬러리들이 제조되었다. 또한, 각각 연마를 위한 연마입자들로서 앞서 언급한 수용액들을 혼합하지 않은, 단지 흄드 실리카 만이 사용된 연마슬러리와 콜로이드성 실리카 만이 사용된 연마슬러리들이 제조되었다. 계속해서 그 표면이 텅스텐막(W film) 및 이산화규소막(SiO2 film)이 형성된 웨이퍼에 대해 개별적인 연마 시험들이 수행되었다.
상기 각 연마슬러리들이 산화제로서 4중량%의 과산화수소와 1%의 1(몰/ℓ)의 염산을 포함하며, 2로 설정된 pH를 갖는다는 것에 주목하여야 한다.
연마조건들은 다음과 같이 설정되었다.
하중은 300g/㎠, 테이블 회전 속도는 50rpm, 연마헤드(캐리어) 회전 속도는 50rpm, 그리고 연마슬러리의 유속은 300㎖/분으로 설정되었다.
더욱이, 상기 텅스텐막의 연마속도는 저항맵핑시스템(resistivity mapping system ; 텐코 컴파니(Tencor Co., Ltd)에 의해 생산된 RS35C)을 사용하는 것에 의해 복수의 지점들에서 측정을 수행하고, 그리고 수득된 데이터의 평균값들에 기초하여 상기 텅스텐막의 막두께를 계산하고 그리고 막두께의 변화를 사용하는 방법으로 결정하였다. 상기 이산화규소막의 연마속도는 광학적막두께측정시스템(나노메트릭스사(Nanometrics Inc.)에 의해 생산된 Nano spec/AFT5100)을 사용하는 것에 의해 복수의 지점들에서 측정을 수행하고, 그리고 수득된 데이터의 평균값들에 기초하여 상기 이산화규소막의 막두께를 계산하고 그리고 막두께의 변화를 사용하는 방법으로 결정하였다. 상기 측정결과들을 도 3에 나타내었다. 도 3에 있어서, 수평축은 흄드 실리카와 콜로이드성 실리카의 전체 실리카 연마입자들에 대한 콜로이드성 실리카의 혼합비율(%)을 나타내는 한편 좌측의 수직축은 연마속도(㎚/분)를 나타내고 그리고 우측의 수직축은 선택비(텅스텐의 연마속도/이산화규소의 연마속도)를 나타낸다.
도 3에 나타난 바와 같이, 흄드 실리카와 콜로이드성 실리카가 3:1로 준비되었을 경우, 즉, 전체 실리카 연마입자들에 대한 콜로이드성 실리카의 혼합비가 25%로 결정된 경우, 그 선택비는 4이고, 흄드 실리카와 콜로이드성 실리카가 2:1로 준비되었을 경우, 즉, 전체 실리카 연마입자들에 대한 콜로이드성 실리카의 혼합비가 66.7%로 결정된 경우, 그 선택비는 2이다. 방금 언급된 바와 같이, 전체 실리카 연마입자들에 대한 콜로이드성 실리카의 혼합비율을 25 내지 66.7% 사이에서 변화시키는 것에 의하여 상기 선택비를 4 내지 2로 변화시킬 수 있다.
더욱이, 하기 나타낸 표 1은 흄드 실리카 만을 포함하는 연마슬러리로 연마를 수행한 경우에서와 흄드 실리카 및 콜로이드성 실리카들이 1:2로 혼합, 즉 전체 실리카 연마입자들에 대한 콜로이드성 실리카의 혼합비율이 67%로 설정된 연마슬러리로 연마를 수행한 경우에서의 침식의 측정결과들을 나타내고 있다.
흄드 실리카 / 콜로이드성 실리카 1:0 1:2
콜로이드성 실리카 / 실리카 연마입자들 0 67
침식(㎚) 60 30
표 1에 나타난 바와 같이, 50㎚를 초과하는 침식이 30㎚ 또는 그 이하로 감소될 수 있다.
도 4에 나타난 바와 같이, 산성 영역 내, 특히 pH=2 부근에서는 흄드 실리카 보다 콜로이드성 실리카가 유전막으로서 기능하는 이산화규소막에 대한 연마속도에서 더 높다. 따라서, 상기 이산화규소막은 약 30㎚로 연마되고 그에 의해 텅스텐막과 같은 금속막의 과도한 마모에 의해 야기되는 50㎚ 또는 그 이상의 침식 차이를 감소시킨다.
도 4가 pH에 대한 관계에서 상기 이산화규소막에 대한 흄드 실리카 및 콜로이드성 실리카의 연마속도를 나타냄을 주목하라.
앞서 기술한 바와 같이, 본 실시예에 따른 상기 연마슬러리를 사용하는 경우에, 상기 텅스텐 드응로 이루어진 금속막에 대한 연마속도와 유전막(산화막)에 대한 연마속도 사이의 선택비가 조절될 수 있으며, 그에 따라 상기 유전막에 비해 상기 금속막이 너무 연마되는 것에 의해 야기되는 디싱 및 침식을 감소시키는 것을 가능하게 한다. 이는 상층의 배선막의 형성 시, 배선을 형성하는 상기 금속막의 연마 후에 잔류하여 배선을 형성하는 상기 금속막이 일어나는 것에 기인하는 회로의 전기적 단락을 효과적으로 방지하고 고품질의 반도체 장치를 얻는 것을 가능하게 한다.
더욱이, 상기 실리카 연마입자들의 사용은 알루미나 연마입자들을 사용하는 경우에서 발생되는 스크래치 등이 없이 평탄한 연마를 가능하게 한다.
실시예 2
산화제로서 요오드산칼륨이 사용되는 실시예를 이하에서 기술한다.
(연마슬러리)
본 실시예에서 사용하기 위한 연마슬러리를 다음과 같이 제조하였다.
흄드 실리카 및 물을 서로 혼합하고 그에 의하여 20중량%의 고형분 함량을 갖는 고도로 분산된 흄드 실리카 분산액을 제조하는 한편으로 콜로이드성 실리카 및 물을 서로 혼합하고 그에 의하여 20중량%의 고형분 함량을 갖는 고도로 분산된 콜로이드성 실리카 분산액을 제조하였다. 계속해서, 상기 흄드 실리카 분산액과 콜로이드성 실리카 분산액을 각각 9:1, 8:2, 7:3, 6:4, 5:5 및 1:3의 비율로 서로 혼합하고, 그에 의하여 실리카 연마입자들에 대한 콜로이드성 실리카의 혼합비율(이하에서는 간단하게 "혼합비"라 칭한다)이 10%, 20%, 30%, 40%, 50% 및 75%인 연마입자 분산액을 제조하였다. 상기 흄드 실리카 분산액이 혼합비가 0%인 연마입자 분산액이고 그리고 콜로이드성 실리카 분산액이 혼합비가 100%인 연마입자 분산액임을 주의하여야 한다.
산화제로서 작용하는 요오드산칼륨을 물에 용해시키고, 그에 의하여 요오드산칼륨 농도가 4중량%인 산화제용액을 제조하였다. 계속해서, 상기 용액의 제조에서 상기 산화제용액에 염산을 첨가하는 것에 의하여 상기 산화제용액의 pH를 2로 조절하였다.
10%의 혼합비를 갖는 상기 연마입자 분산액과 상기 산화제용액을 1:3의 비율로 서로 혼합하고, 그에 의하여 5중량%의 실리카 연마입자들과 3중량%의 요오드산칼륨을 포함하며, 2.2의 pH와 10%의 혼합비를 갖는 연마슬러리를 제조하였다.
계속해서, 10%의 혼합비를 갖는 상기 연마입자 분산액을 대신하여 20%, 30%, 40%, 50% 및 75%의 혼합비를 갖는 상기 연마입자 분산액을 사용하는 것을 제외하고는 10%의 혼합비를 갖는 연마슬러리의 제조에서와 동일한 방법으로 각각 20%, 30%, 40%, 50% 및 75%의 혼합비를 갖는 연마슬러리들을 제조하였다. 10%의 혼합비를 갖는 상기 연마입자 분산액을 대신하여 상기 흄드 실리카 분산액을 사용하는 것을 제외하고는 10%의 혼합비를 갖는 연마슬러리의 제조에서와 동일한 방법으로 상기 실리카 연마입자들로서 단지 흄드 실리카 만을 포함하는 연마슬러리(흄드 실리카 단독 조성의 슬러리)를 제조하였다. 10%의 혼합비를 갖는 상기 연마입자 분산액을 대신하여 상기 콜로이드성 실리카 분산액을 사용하는 것을 제외하고는 10%의 혼합비를 갖는 연마슬러리의 제조에서와 동일한 방법으로 상기 실리카 연마입자들로서 단지 콜로이드성 실리카 만을 포함하는 연마슬러리(콜로이드성 실리카 단독 조성의 슬러리)를 제조하였다.
상기 언급한 농도가 연마 시에서의 농도이며, 따라서 상기 연마입자 분산액과 상기 산화제 분산액의 혼합 시에 이들이 미리 서로 혼합되거나 또는 연마 직전에 혼합될 수 있음을 주목하여야 한다.
(연마평가)
앞서 언급한 각 연마슬러리들을 연마평가(연마속도에 대한 평가, 표면조건에 대한 평가 및 균일성에 대한 평가)와 관련하여 다음과 같은 방법으로 검사하였다. 앞서 언급한 각 연마슬러리들을 사용하여, 다음의 연마조건들에 따라 그 표면에 금속막 즉, 텅스텐막과 티타늄막 및 이산화규소막들이 형성된 웨이퍼에 대하여 연마절차들을 수행하였다.
상기 연마조건들은 연마장치(스피드팸 코포레이션(SpeedFAM)에서 제조된 SH-24), 연마패드(니타 하스 인코포레이티드(Nitta Haas Incorporated)에서 제조된 IC1400), 60초의 연마시간, 5.0프사이(psi)(약 34450파스칼(Pa))의 하중, 65rpm의 테이블 회전속도, 65rpm의 연마헤드(캐리어) 회전속도 및 125㎖/분의 연마슬러리 흐름속도들이다. 연마의 대상체들은 8인치-이산화규소막이 형성된 웨이퍼 및 상기 웨이퍼 상에 텅스텐막 및 티타늄막을 형성시키는 것에 의해 수득된 웨이퍼들이다.
도 5는 상기 실시예 2의 각 연마슬러리들이 사용되는 경우에서 얻어진 연마속도들을 나타내고 있다. 도 5의 그래프의 수평축은 혼합비(%)를 나타내는 한편으로 상기 그래프의 수직축은 연마속도(Å/분)를 나타낸다. 텅스텐막의 연마속도는 저항맵핑시스템(텐코 컴파니에 의해 생산된 RS35C)을 사용하는 것에 의해 복수의 지점들에서 측정을 수행하고, 그리고 수득된 데이터의 평균값들에 기초하여 상기 텅스텐막의 막두께를 계산하고 그리고 막두께의 변화를 사용하는 방법으로 결정하였다. 티타늄막의 연마속도는 저항맵핑시스템(텐코 컴파니에 의해 생산된 RS35C)을 사용하는 것에 의해 복수의 지점들에서 측정을 수행하고, 그리고 수득된 데이터의 평균값들에 기초하여 상기 티타늄막의 막두께를 계산하고 그리고 막두께의 변화를 사용하는 방법으로 결정하였다. 상기 이산화규소막의 연마속도는 광학적막두께측정시스템(나노메트릭스사에 의해 생산된 Nano spec/AFT5100)을 사용하는 것에 의해 복수의 지점들에서 측정을 수행하고, 그리고 수득된 데이터의 평균값들에 기초하여 상기 이산화규소막의 막두께를 계산하고 그리고 막두께의 변화를 사용하는 방법으로 결정하였다.
도 5에서 알 수 있는 바와 같이, 상기 결과는 혼합비가 높을수록 산화막 즉, 상기 이산화규소막 및 상기 장벽금속막 즉, 상기 티타늄막에 대한 연마속도가 높아진다는 것을 나타내고 있다.
더욱이, 10%의 혼합비를 갖는 연마슬러리가 사용된 경우, 텅스텐막에 대한 연마속도는 흄드 실리카 단독 조성의 슬러리를 사용하는 경우의 연마속도 보다 약간 더 높다. 10% 보다 더 높은 혼합비를 갖는 연마슬러리가 사용되는 경우, 혼합비가 높을수록 상기 텅스텐막의 연마속도가 더 낮아지는 결과를 나타내었다.
따라서, 선택비 즉, 이산화규소막의 연마속도에 대한 텅스텐막의 연마속도의 비율은 상기 혼합비를 선택하는 것에 의해 조절될 수 있다.
도 6은 실시예 2의 연마슬러리로의 산화막(이산화규소(SiO2) 막)의 연마에 있어서 발생되는 결점들(파티클과 스크래치들)의 수를 나타내는 그래프이다. 도 6의 그래프의 수평축은 혼합비(%)를 나타내는 한편 그래프의 수직축은 웨이퍼 한 장 당 0.2㎛ 또는 그 이상의 결점들을 계수한 수를 나타낸다. 상기 결점들은 웨이퍼표면검사기(히다치하이테크놀로지스 코포레이션(Hitachi High-Technologies Corporation)에 의해 제조된 LS6600)를 사용하는 것에 의하여 계수되었다.
도 6으로부터 알 수 있는 바와 같이, 상기 결과는 혼합된 흄드 실리카와 콜로이드성 실리카를 포함하는 연마슬러리로 이산화규소막을 연마하는 경우, 입자들(연마입자들)로 인한 결점들의 개수 및 스크래치(흠)들로 인한 결점들의 개수 모두 작아졌다.
상기 이산화규소막이 흄드 실리카 단독 조성의 슬러리를 사용하는 것에 의하여 연마되는 경우, 그 결과는 연마된 이산화규소막이 큰 수의 흠들을 가지며 따라서 스크래치들로 인한 결점들의 개수가 커진다는 것을 나타내고 있다. 이러한 결과들은 상기 흄드 실리카 단독 조성의 슬러리가 흠들을 생성하고 그에 따라 연마를 위해서 아주 좋지는 않다는 것을 나타낸다.
상기 이산화규소막이 상기 콜로이드성 실리카 단독 조성의 슬러리를 사용하는 것에 의해 연마되는 경우에 있어서, 그 결과는 상기 연마된 이산화규소막이 큰 수의 흠들 및 연마입자들을 가지며, 따라서 스크래치들 및 상기 입자들로 인한 큰 수의 결점들을 갖는다는 것이 나타났다. 이는 상기 콜로이드성 실리카 단독 조성의 슬러리가 양성 쪽으로 전이된 제타전위를 가지며, 따라서 상기 연마입자들이 쉽게 이산화규소막의 표면에 흡착되어 그에 따라 그 위에 잔류하게 되어 상기 연마입자들로 인한 흠들을 생성하게 된다.
더욱이, 도 6으로부터 알 수 있는 바와 같이, 20% 내지 50%의 혼합비를 갖는 연마슬러리는 특히 작은 개수의 상기 입자들로 인한 결점들 및 상기 스크래치들로 인한 결점들을 가지며, 따라서 특별히 바람직한 것이다.
도 7은 실시예 2의 각 연마슬러리들을 사용하는 것에 의해 연마된 경우에 얻어지는 텅스텐막의 균일성을 나타내는 그래프이다. 도 7의 그래프의 수평축은 혼합비(%)를 나타내는 한편 그래프의 수직축은 연마된 텅스텐막의 균일성을 나타낸다. 상기 균일성은 여러 지점들, 예를 들면 49위치들에서 상기 연마된 실리콘 웨이퍼의 막두께를 측정하고 상기 실리콘 웨이퍼의 두께에서의 평균값에 대한 최대치와 최소치 사이의 차이를 백분율로 나타낸 것이다. 상기 값이 작을수록 연마되어야 할 대상체의 두께의 균일성은 더욱 우수하다.
도 7에 나타난 바와 같이, 상기 결과는 혼합된 흄드 실리카와 콜로이드성 실리카를 포함하는 상기 연마슬러리를 사용하여 상기 텅스텐막을 연마하였을 때, 연마된 텅스텐막의 균일성은 높아졌다는 것을 나타냈다.
더욱이, 도 7은 20%의 혼합비를 갖는 연마슬러리를 사용하는 것에 의하여 텅스텐막을 연마하였을 때, 연마된 텅스텐막의 균일성이 가장 높았다는 것을 나타내고 있다.
다음으로, 상기 흄드 실리카 단독 조성의 슬러리 및 상기 콜로이드성 실리카 단독 조성의 슬러리와 마찬가지로 그 균일성이 가장 높은 20%의 혼합비를 갖는 연마슬러리의 연마속도를 검사하였다.
도 8은 연마속도와 웨이퍼의 중심으로부터의 거리 사이의 관계를 나타내는 그래프이다. 도 8의 그래프의 수평축은 웨이퍼의 중심으로부터의 거리(측정 위치)(㎜)를 나타내는 한편 그래프의 수직축은 연마속도(Å/분)를 나타낸다. 완만한 곡선(21)은 20%의 혼합비를 갖는 연마슬러리를 사용하는 경우에서 수득된 프로파일이다. 완만한 곡선(22)은 흄드 실리카 단독 조성의 슬러리를 사용하는 경우에서 수득된 프로파일이다. 완만한 곡선(23)은 콜로이드성 실리카 단독 조성의 슬러리를 사용하는 경우에서 수득된 프로파일이다.
도 8은 20%의 혼합비의 연마슬러리를 사용하는 경우에서 연마속도가 측정위치와 무관하게 실질적으로 일정하다는 것을 나타내고 있다. 흄드 실리카 단독 조성의 슬러리를 사용하는 경우에서 그 연마속도가 웨이퍼의 중앙 주변에서 상대적으로 더 높은 한편으로 웨이퍼의 모서리들 주위에서는 상대적으로 낮다는 것이 발견되었다. 콜로이드성 실리카 단독 조성의 슬러리를 사용하는 경우에서 그 연마속도가 웨이퍼의 중앙 주변에서 상대적으로 더 낮은 한편으로 웨이퍼의 모서리들 주위에서는 상대적으로 더 높다는 것 또한 발견되었다.
앞서의 관점에 있어서, 흄드 실리카와 콜로이드성 실리카가 서로 혼합된, 20%의 혼합비를 갖는 연마슬러리를 사용하는 경우에 있어서, 상기 연마속도는 측정위치에 불구하고 실질적으로 일정하여 상기 연마된 웨이퍼의 균일성이 높다는 것이 발견되었다.
앞서 기술한 바와 같이, 본 실시예에 따른 상기 연마슬러리를 사용하는 경우, 이산화규소막의 연마속도에 대한 텅스텐막의 연마속도의 비율인 선택비를 조절하는 것이 가능하다. 더욱이, 연마 후 입자들 및 스크래치들이 잔류하는 것이 방지될 수 있으며, 그에 의하여 고도로 균일한 웨이퍼를 수득하게 된다. 따라서 금속막 즉, 텅스텐막이 유전막 즉, 이산화규소막에 비해 너무 많이 마모되는 것에 의해 야기되는 디싱 및 침식을 감소시키는 것이 가능하게 된다. 이는 상층의 배선막의 형성 시, 배선을 형성하는 상기 금속막의 연마 후에 잔류하여 배선을 형성하는 상기 금속막이 일어나는 것에 기인하는 회로의 전기적 단락을 효과적으로 방지하고 고품질의 반도체 장치를 얻는 것을 가능하게 한다.
다음으로, 본 실시예에 따른 상기 연마슬러리 및 통상적인 설계의 금속연마 슬러리(비교예)를 서로 비교하여 검사하였다.
(실시예)
실시예는 상기 실시예 2에서 사용된, 20%의 혼합비를 갖는 연마슬러리이다.
(비교예)
비교예는 4중량%의 과산화수소, 0.05중량%의 철 촉매(옥살산철(ferric oxalate)) 및 5중량%의 흄드 실리카를 포함하는 연마슬러리(카봇 코포레이션(Cabot Corporation)에 의해 제조된 SSW2000)이다.
실시예 및 비교예들은 연마평가(연마속도에 대한 평가, 표면조건에 대한 평가, 디싱에 대한 평가, 침식에 대한 평가 및 리세스(recess ; 움푹 들어간 곳)에 대한 평가)와 관련하여 하기의 방법으로 검사하였다. 앞서 언급한 개개 연마슬러리들을 사용하여, 그 표면에 금속막들 즉, 텅스텐막과 티타늄막 및 산화막 즉, 이산화규소막들이 형성된 웨이퍼에 대해 다음의 연마조건 하에서 연마공정들이 수행되었다.
연마조건들은 연마장치(스피드팸 코포레이션에서 제조된 SH-24), 연마패드(니타 하스 인코포레이티드에서 제조된 IC1400), 60초의 연마시간, 4.5프사이(psi)(약 31000파스칼(Pa))의 하중, 65rpm의 테이블 회전속도, 65rpm의 연마헤드(캐리어) 회전속도 및 125㎖/분의 연마슬러리 흐름속도들이다. 연마의 대상체들은 8인치-이산화규소막이 형성된 웨이퍼 및 상기 웨이퍼 상에 텅스텐막 및 티타늄막을 형성시키는 것에 의해 수득된 웨이퍼들이다.
도 9는 실시예 및 비교예가 사용된 경우에 수득되는 연마속도를 나타내는 그래프이다. 도 9의 그래프의 수직축은 연마속도(Å/분)를 나타낸다. 상기 연마속도는 텅스텐막에 대하여 저항맵핑시스템(텐코 컴파니에 의해 생산된 RS35C), 티타늄막에 대하여 저항맵핑시스템(텐코 컴파니에 의해 생산된 RS35C)으로 그리고 이산화규소막에 대하여 광학적막두께측정시스템(나노메트릭스사에 의해 생산된 Nano spec/AFT5100)을 사용하는 것에 의해 복수의 지점들에서 측정을 수행하여 그의 평균값들을 수득하였다.
도 9로부터 알 수 있는 바와 같이, 실시예에서의 텅스텐막과 이산화규소막의 연마속도들이 비교예의 연마속도들 보다 더 높다는 것이 확인되었다.
실시예는 식각속도가 낮은 요오드산칼륨을 포함하나, 실리카 연마입자들로서 흄드 실리카 뿐만 아니라 기계적인 연마력이 우수한 콜로이드성 실리카를 포함하며, 텅스텐막의 연마속도와 이산화규소막의 연마속도가 높아진다고 가정된다.
도 10은 실시예 및 비교예가 사용된 경우에 계수되는 결점들의 수를 나타내는 그래프이다. 도 10의 그래프의 수직축은 웨이퍼 1장 당 계수된 결점들의 개수를 나타낸다. 막대(31)는 이산화규소막이 연마되었을 경우에 웨이퍼 1장 당 0.50㎛ 이상의 입자들로 인한 계수된 결점들의 개수를 나타낸다. 막대(32)는 이산화규소막이 연마되었을 경우에 웨이퍼 1장 당 0.35㎛ 이상 0.50㎛ 이하의 입자들로 인한 계수된 결점들의 개수를 나타낸다. 막대(33)는 이산화규소막이 연마되었을 경우에 웨이퍼 1장 당 0.20㎛ 이상 0.35㎛ 이하의 입자들로 인한 계수된 결점들의 개수를 나타낸다. 막대(34)는 이산화규소막이 연마되었을 경우에 웨이퍼 1장 당 0.5㎛ 이상의 스크래치들로 인한 계수된 결점들의 개수를 나타낸다. 막대(35)는 이산화규소막이 연마되었을 경우에 웨이퍼 1장 당 0.35㎛ 이상 0.50㎛ 이하의 스크래치들로 인한 계수된 결점들의 개수를 나타낸다. 막대(36)는 이산화규소막이 연마되었을 경우에 웨이퍼 1장 당 0.20㎛ 이상 0.35㎛ 이하의 스크래치들로 인한 계수된 결점들의 개수를 나타낸다. 상기 결점들은 웨이퍼표면검사기(히다치하이테크놀로지스 코포레이션에 의해 제조된 LS6600)를 사용하는 것에 의하여 계수되었다.
도 10으로부터 알 수 있는 바와 같이, 상기 결과는 실시예에서 이산화규소막이 연마된 경우에서 생성된 결점들의 개수가 비교예에서의 그것보다 작다는 것을 나타내고 있다. 더욱이, 실시예에 있어서, 0.20㎛ 이상 0.35㎛ 이하의 결점들의 개수가 특별히 작으며, 이는 보다 적은 수의 흠들 및 연마입자들이 남게 된다는 것을 나타내고 있다. 이는 비교예가 단지 흠들 만을 생성하며 따라서 연마에 아주 유용하지는 않다는 것을 나타내고 있다.
도 11은 실시예 및 비교예가 사용된 경우에서의 디싱량을 나타내는 그래프이다. 도 11의 그래프의 수직축은 디싱량(Å)을 나타낸다. 상기 디싱량은 이산화규소막 상에 각 배선폭이 10㎛, 50㎛ 및 100㎛를 갖는 텅스텐막으로 형성된 배선들이 형성된 서브스트레이트에 대해 연마를 수행하였을 경우에 측정된 디싱량이다. 상기 디싱량은 스타일러스 종단측정기(stylus profilometer ; 텐코 컴퍼니 리미티드에 의해 제조된 P-12)를사용하여 측정하였다.
도 11은 텅스텐막들로 형성된 배선들의 배선폭과 무관하게 실시예가 비교예 보다 더 적은 디싱량을 생성하는 것을 보여주고 있다. 이는 요오드산칼륨의 식각 작용이 약하다는 것을 의미한다.
도 12는 실시예 및 비교예가 사용된 경우에서의 침식량을 나타내는 그래프이다. 도 12의 그래프의 수직축은 침식량(Å)을 나타낸다. 상기 침식량은 이산화규소막 상에 각각 50%, 70% 및 90%의 배선밀도를 갖는, 텅스텐막으로 형성된 배선들이 형성되어 있는 서브스트레이트에 대해 연마를 수행하였을 때 측정된 침식량이다. 상기 침식량은 원자현미경(atomic force microscopy ; 세이코 인스트루먼트 인코포레이티드(Seico Instruments Inc.)에 의해 제조된 AFM-SPA465)에 의해 측정되었다.
도 12는 텅스텐막들로 형성된 배선들의 배선밀도와 무관하게 실시예가 비교예 보다 더 적은 침식량을 생성하는 것을 보여주고 있다. 이는 요오드산칼륨의 식각 작용이 약하다는 것을 의미한다.
도 13은 실시예 및 비교예가 사용된 경우에서의 리세스량을 나타내는 그래프이다. 도 13의 그래프의 수직축은 리세스량(Å)을 나타낸다. 상기 리세스량은 이산화규소막 상에 각각 10%, 30%, 50%, 70% 및 90%의 배선밀도를 갖는, 텅스텐막으로 형성된 배선들이 형성되어 있는 서브스트레이트에 대해 연마를 수행하였을 때 측정된 리세스량이다. 상기 리세스량은 원자현미경(atomic force microscopy ; 세이코 인스트루먼트 인코포레이티드에 의해 제조된 AFM-SPA465)에 의해 측정되었다.
도 13은 텅스텐막들로 형성된 배선들의 배선밀도와 무관하게 실시예가 비교예 보다 더 적은 침식량을 생성하는 것을 보여주고 있다. 이는 요오드산칼륨의 식각 작용이 약하다는 것을 의미한다.
앞서 기술한 바와 같이, 산화제 및 실리카 연마입자들을 포함하는 연마슬러리가 상기 실리카 연마입자들이 콜로이드성 실리카 및 흄드 실리카를 포함하는 경우에 디싱, 침식 및 리세스를 감소시킬 수 있다.
본 발명은 본 발명의 정신 또는 필수적인 특징들로부터 벗어남이 없이 다른 특정의 형태로 구체화될 수 있는 것이다. 따라서 상기 실시예들은 설명을 위한 것이며, 제한을 위한 것이 아니며, 앞서의 설명에 의해서라기 보다는 첨부된 특허청구범위들에 의해 나타나는 본 발명의 관점이 나타는 것으로 고려되어야 하며, 상기 청구범위들의 의미 및 이들과 동일성이 있는 범위 내에서 모든 변형들이 가능하며, 이러한 변형들은 본 발명의 범주에 포함되는 것으로 고려되어야 한다.

Claims (6)

  1. 산화제 및 2종 또는 그 이상의 연마입자들을 포함하는 것을 특징으로 하는 화학기계적 연마용의 연마슬러리.
  2. 제 1 항에 있어서,
    상기 연마입자들이 실리카 연마입자들임을 특징으로 하는 화학기계적 연마용의 연마슬러리.
  3. 제 2 항에 있어서,
    2종 또는 그 이상의 연마입자들로서 흄드 실리카 및 콜로이드성 실리카들이 포함되는 것을 특징으로 하는 화학기계적 연마용의 연마슬러리.
  4. 제 3 항에 있어서,
    1 내지 6의 pH를 갖는 것을 특징으로 하는 화학기계적 연마용의 연마슬러리.
  5. 제 3 항 또는 제 4 항에 있어서,
    흄드 실리카와 콜로이드성 실리카의 2종의 실리카의 총량에 대한 콜로이드성 실리카의 혼합비가 1 내지 99%의 범위 이내에 속하는 것을 특징으로 하는 화학기계적 연마용의 연마슬러리.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    그 위에 유전막 및 금속막들을 갖는 서브스트레이트를 연마하는 데 사용되는 것을 특징으로 하는 화학기계적 연마용의 연마슬러리.
KR1020137001729A 2005-01-05 2006-01-05 연마슬러리 KR101371853B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005000846 2005-01-05
JPJP-P-2005-000846 2005-01-05
PCT/JP2006/300036 WO2006073156A1 (ja) 2005-01-05 2006-01-05 研磨用スラリー

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077017308A Division KR20070090265A (ko) 2005-01-05 2006-01-05 연마슬러리

Publications (2)

Publication Number Publication Date
KR20130018377A true KR20130018377A (ko) 2013-02-20
KR101371853B1 KR101371853B1 (ko) 2014-03-07

Family

ID=36647632

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077017308A KR20070090265A (ko) 2005-01-05 2006-01-05 연마슬러리
KR1020137001729A KR101371853B1 (ko) 2005-01-05 2006-01-05 연마슬러리

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077017308A KR20070090265A (ko) 2005-01-05 2006-01-05 연마슬러리

Country Status (5)

Country Link
US (1) US8062548B2 (ko)
JP (1) JP5319887B2 (ko)
KR (2) KR20070090265A (ko)
TW (1) TWI403574B (ko)
WO (1) WO2006073156A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091573A (ja) * 2006-09-29 2008-04-17 Fujifilm Corp 研磨用組成物及び研磨方法
JP2008135453A (ja) * 2006-11-27 2008-06-12 Fujimi Inc 研磨用組成物及び研磨方法
JP2008135452A (ja) * 2006-11-27 2008-06-12 Fujimi Inc 研磨用組成物及び研磨方法
JP5132820B2 (ja) * 2010-02-03 2013-01-30 ニッタ・ハース株式会社 研磨用組成物
JP6459489B2 (ja) * 2014-03-11 2019-01-30 三菱マテリアル株式会社 シリカ多孔質膜形成用液組成物及びその液組成物から形成されたシリカ多孔質膜
KR101673692B1 (ko) * 2014-11-07 2016-11-07 현대자동차주식회사 건식 실리카 입자를 포함하는 상변이 현탁 유체 조성물 및 이의 제조방법
JP6737894B2 (ja) * 2016-03-01 2020-08-12 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド ケミカルメカニカルポリッシング方法
JP2020017668A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693239A (en) 1995-10-10 1997-12-02 Rodel, Inc. Polishing slurries comprising two abrasive components and methods for their use
US5759917A (en) * 1996-12-30 1998-06-02 Cabot Corporation Composition for oxide CMP
JP2000160139A (ja) * 1998-12-01 2000-06-13 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP3840343B2 (ja) 1999-01-18 2006-11-01 株式会社東芝 半導体装置の製造に用いる化学機械研磨用水系分散体及び半導体装置の製造方法
KR100472882B1 (ko) 1999-01-18 2005-03-07 가부시끼가이샤 도시바 수계 분산체, 이를 이용한 화학 기계 연마용 수계 분산체조성물, 웨이퍼 표면의 연마 방법 및 반도체 장치의 제조방법
JP4105838B2 (ja) * 1999-03-31 2008-06-25 株式会社トクヤマ 研磨剤及び研磨方法
KR100574259B1 (ko) 1999-03-31 2006-04-27 가부시끼가이샤 도꾸야마 연마제 및 연마 방법
US6350393B2 (en) * 1999-11-04 2002-02-26 Cabot Microelectronics Corporation Use of CsOH in a dielectric CMP slurry
US6409781B1 (en) * 2000-05-01 2002-06-25 Advanced Technology Materials, Inc. Polishing slurries for copper and associated materials
US6599173B1 (en) * 2000-06-30 2003-07-29 International Business Machines Corporation Method to prevent leaving residual metal in CMP process of metal interconnect
US6468913B1 (en) * 2000-07-08 2002-10-22 Arch Specialty Chemicals, Inc. Ready-to-use stable chemical-mechanical polishing slurries
KR100481651B1 (ko) 2000-08-21 2005-04-08 가부시끼가이샤 도시바 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
JP4253141B2 (ja) * 2000-08-21 2009-04-08 株式会社東芝 化学機械研磨用スラリおよび半導体装置の製造方法
JP2003193038A (ja) * 2001-12-28 2003-07-09 Nippon Aerosil Co Ltd 高濃度シリカスラリー
JP2004193495A (ja) 2002-12-13 2004-07-08 Toshiba Corp 化学的機械的研磨用スラリーおよびこれを用いた半導体装置の製造方法
US20050090104A1 (en) * 2003-10-27 2005-04-28 Kai Yang Slurry compositions for chemical mechanical polishing of copper and barrier films
US7563383B2 (en) * 2004-10-12 2009-07-21 Cabot Mircroelectronics Corporation CMP composition with a polymer additive for polishing noble metals

Also Published As

Publication number Publication date
KR101371853B1 (ko) 2014-03-07
WO2006073156A1 (ja) 2006-07-13
JP5319887B2 (ja) 2013-10-16
US8062548B2 (en) 2011-11-22
TWI403574B (zh) 2013-08-01
KR20070090265A (ko) 2007-09-05
US20090278080A1 (en) 2009-11-12
TW200639242A (en) 2006-11-16
JPWO2006073156A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性ＣＭＰスラリーにおけるＣｓＯＨの使用
US6896591B2 (en) Mixed-abrasive polishing composition and method for using the same
KR101371853B1 (ko) 연마슬러리
KR100367957B1 (ko) 금속배선 형성방법
KR100402442B1 (ko) 화학적 기계적 연마용 슬러리
KR101349437B1 (ko) 실리콘막 연마용 ｃｍｐ 슬러리 및 연마방법
TWI454561B (zh) A polishing composition for planarizing the metal layer
KR20100031530A (ko) 금속막용 연마액 및 연마방법
KR100578596B1 (ko) 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법
KR20050021533A (ko) 반도체용 연마제, 그 제조 방법 및 연마 방법
US20020197935A1 (en) Method of polishing a substrate
TWI629324B (zh) 研磨基板之方法
KR20050057209A (ko) 연마제 조성물, 그 제조 방법 및 연마 방법
JP5516594B2 (ja) Ｃｍｐ研磨液、並びに、これを用いた研磨方法及び半導体基板の製造方法
JP2004165424A (ja) 研磨剤組成物とそれによる研磨方法
JP2001223216A (ja) 半導体装置の製造方法
JP2002184734A (ja) 半導体装置の製造方法
JP4152218B2 (ja) 化学的機械的研磨用スラリー
JP2006049479A (ja) 化学的機械研磨方法
JP2003297779A (ja) 研磨用組成物並びに研磨方法
JP2003286477A (ja) 研磨用組成物並びに研磨方法
KR102544609B1 (ko) 텅스텐 막 연마 슬러리 조성물
JP2004059825A (ja) 研磨用組成物
JP2004059824A (ja) 研磨用組成物
JP2004149654A (ja) 研磨用組成物

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 7