KR20130009799A - 반도체 장치의 제조 방법 - Google Patents

Abstract

반도체 칩을 양호하게 웨이퍼 가공용 테이프로부터 박리하여, 픽업 성공률을 높인다. 반도체 웨이퍼(13)에 웨이퍼 가공용 테이프(10)를 부착한 후, 반도체 웨이퍼(13)를 복수의 반도체 칩(11)으로 다이싱하는 공정과, 웨이퍼 가공용 테이프(10)에 부착된 반도체 칩(11)을 웨이퍼 가공용 테이프(10)로부터 픽업하는 공정을 구비하고, 다이싱 홈(M)의 박리의 대상이 되는 반도체 칩(11)을 둘러싸는 영역에 대하여 그의 전체 또는 일부분을 웨이퍼 가공용 테이프(10)의 배면측으로부터 가압한 후에 반도체 칩(11)을 웨이퍼 가공용 테이프(10)로부터 픽업한다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}

본 발명은, 다이싱 시에 보유 지지하고 있던 웨이퍼 가공용 테이프로부터의 반도체 칩의 양호한 픽업을 실현하기 위한 반도체 장치의 제조 방법에 관한 것이다.

IC 등의 반도체 장치의 제조 공정에서는, 회로 패턴이 형성된 반도체 웨이퍼의 이면에 점착성 및 신축성이 있는 반도체 가공용 테이프를 부착한 후, 반도체 웨이퍼를 칩 단위로 절단(다이싱)하는 공정, 절단된 칩을 픽업하는 공정, 또한 픽업된 칩을 리드 프레임이나 패키지 기판 등에 접착하거나, 혹은 스택드 패키지에 있어서는, 반도체 칩끼리를 적층, 접착하는 다이 본딩(마운트) 공정이 실시된다.

이러한 반도체 장치의 제조 공정에 사용되는 웨이퍼 가공용 테이프로서, 점착 테이프와, 에폭시 수지 성분을 포함하는 열경화성의 접착제층이 적층된 다이싱ㆍ다이 본딩 필름이 사용되고 있다.

상기 점착 테이프는, 반도체 웨이퍼를 다이싱하는 공정에서 절단된 칩이 비산하지 않도록 웨이퍼를 고정하기 위한 것이기 때문에, 웨이퍼를 고정하는 높은 점착력을 갖는 것이지만, 개개의 칩을 픽업하는 공정에서는, 이 점착 테이프로부터 접착제층이 부착된 칩을 박리시켜야만 한다.

따라서, 종래는 웨이퍼 가공용 테이프를 웨이퍼의 직경 방향과 둘레 방향으로 잡아늘린 상태에서 웨이퍼의 주위를 익스팬드 링으로 보유 지지하고, 이러한 상태에서 픽업하고자 하는 칩에 대하여, 점착 테이프의 배면을 흡착 스테이지에 의해 흡착시키면서 승강 가능한 핀에 의해 밀어올려, 점착 테이프와 접착제층 사이에서 박리시켜 픽업을 행하고 있었다(예를 들어, 특허문헌 1 참조).

또한, 점착 테이프의 배면을 흡착구의 상면에 의해 흡착하고, 흡착구의 상면으로부터 돌출 가능하며, 동심원 상에 배치된 복수의 밀어올림 블록에 의해 픽업 대상의 칩만을 밀어올려 지지함과 함께 당해 칩을 상방으로부터 흡착 콜릿에 의해 상방으로 흡인하고, 최종적으로 중심의 밀어올림 블록이 가장 돌출된 상태로 되도록 내측의 블록을 서서히 상승시킴으로써 웨이퍼 가공용 테이프의 박리를 행하고 있었다(예를 들어, 특허문헌 2 참조).

WO2006/104151 팸플릿 일본 특허 공개 제2005-117019호 공보

그러나, 특허문헌 1에 기재된 픽업 방식에서는, 웨이퍼를 다이싱하는 공정에서 발생한 접착제층(T3)의 더스트(D)가 분리되어야 할 점착제층(T2)과 접착제층(T3)에 걸친 상태로 부착되어, 픽업 불량이 발생하는 문제가 있었다.

특허문헌 2에 기재된 픽업 방식은, 특허문헌 1의 픽업 방식에 의한 픽업 불량을 개선한 것이지만, 웨이퍼 가공용 테이프(T)의 접착제층(T3)은, 칩(W1)의 다단층화의 요구에 따라서 연화되는 경향이 있고, 그 결과 웨이퍼를 다이싱하는 공정에서 접착제층(T3)의 더스트(D)가 주위로 비산하기 쉬워져, 픽업의 성공률이 저하되는 문제가 발생하였다.

본 발명은, 웨이퍼 가공용 테이프로부터 반도체 칩을 양호하게 박리하는 것을 그 목적으로 한다.

발명자들은, 상기 문제를 해결하기 위해서 예의 검토한 결과, 웨이퍼 가공용 테이프로부터 반도체 칩을 픽업하기 전에, 당해 반도체 칩을 다이싱 홈이 둘러싸는 영역의 전부 또는 일부분을 웨이퍼 가공용 테이프의 배면측으로부터 가압하는 것에 주목하였다. 이러한 가압을 행함으로써, 각 부에 부착된 더스트가 박리되기 쉬워지는 것을 발견한 것이다.

즉 본 발명은,

(1) 반도체 웨이퍼에 웨이퍼 가공용 테이프를 부착한 후, 상기 반도체 웨이퍼를 다이싱하여 복수의 반도체 칩으로 분할하는 공정과, 상기 웨이퍼 가공용 테이프에 부착된 상기 복수의 반도체 칩 중, 박리의 대상이 되는 반도체 칩을 상기 웨이퍼 가공용 테이프로부터 픽업하는 공정을 구비하고, 다이싱 홈의 박리 대상이 되는 상기 반도체 칩을 둘러싸는 영역에 대하여 그의 전체 또는 일부분을 상기 웨이퍼 가공용 테이프의 배면측으로부터 가압한 후에 상기 반도체 칩을 상기 웨이퍼 가공용 테이프로부터 픽업하는 것을 특징으로 하는 반도체 장치의 제조 방법,

(2) 상기 다이싱 홈의 반도체 칩을 둘러싸는 영역의 가압을, 당해 영역을 따른 형상의 프레임에 의해 행하는 것을 특징으로 하는 청구항 1에 기재된 반도체 장치의 제조 방법,

(3) 상기 다이싱 홈의 반도체 칩을 둘러싸는 영역의 가압을, 당해 영역을 따라서 배치된 복수의 핀에 의해 행하는 것을 특징으로 하는 청구항 1에 기재된 반도체 장치의 제조 방법,

(4) 상기 다이싱 홈의 반도체 칩을 둘러싸는 영역의 가압을, 복수개의 반도체 칩 단위로 행하는 것을 특징으로 하는 청구항 1 내지 3 중 어느 한 항에 기재된 반도체 장치의 제조 방법

에 의해, 본원 발명의 과제의 해결을 도모하는 것이다.

또한, 상기 「다이싱 홈의 박리 대상이 되는 상기 반도체 칩을 둘러싸는 영역」이란, 다이싱 홈에 둘러싸인 영역의 의미가 아니라, 웨이퍼 전체의 다이싱 홈 전체 중, 박리 대상의 반도체 칩을 둘러싸고 있는 다이싱 홈의 일부분을 나타내고 있다.

본원 발명에 의하면, 웨이퍼 가공용 테이프로부터 반도체 칩을 박리하기 전에, 당해 반도체 칩의 주위의 다이싱 홈의 전부 또는 일부를 웨이퍼 가공용 테이프측으로부터 가압함으로써, 각 부에 부착된 더스트가 박리되기 쉬워지고, 그 결과 웨이퍼 가공용 테이프에 대한 반도체 칩의 픽업 시에 더스트에 의한 저해가 억제되어, 픽업 작업의 성공률이 향상된다.

도 1은 다이싱ㆍ다이 본딩 필름에 반도체 웨이퍼와 다이싱용 링 프레임이 접합된 모습을 도시하는 도면이다.
도 2는 다이싱 공정을 도시하는 설명도이다.
도 3은 방사선 조사 공정을 설명하기 위한 도면이다.
도 4는 픽업 장치의 주요부를 도시하는 부분 단면도이다.
도 5는 제1 가압 부재에 있어서의 핀의 상방으로부터 본 배치를 도시하는 평면도이다.
도 6은 4개의 핀이 가압 대상의 직사각형 반도체 칩을 가압하는 위치를 도시하는 평면도이다.
도 7은 가압 부재를 상승시킨 상태를 도시하는 동작 설명도이다.
도 8a는 제2 가압 부재의 각 핀에 의한 반도체 칩의 가압 전의 상태를 도시하는 확대 단면도이다.
도 8b는 반도체 칩의 가압 후의 상태를 도시하는 확대 단면도이다.
도 9는 다른 실시 형태 [1]에 있어서의 픽업 장치의 단면도이다.
도 10은 흡착 헤드의 평면도이다.
도 11은 흡착 헤드의 수직면을 따른 단면도이다.
도 12는 가동 덮개를 개방한 상태에 있어서의 흡착 헤드의 수직면을 따른 단면도이다.
도 13은 다른 실시 형태 [2]에 있어서의 픽업 장치의 흡착 헤드의 평면도이다.
도 14는 흡착 헤드의 수직면을 따른 단면도이다.
도 15a는 복수의 반도체 칩에 대응하는 핀을 사용한 가압 부재의 평면도이다.
도 15b는 복수의 반도체 칩에 대응하는 프레임 구조를 사용한 가압 부재의 평면도이다.
도 16은 하나의 핀으로 가압을 행하는 가압 부재의 설명도이다.
도 17은 종래 기술에 있어서의 다이싱에 의한 더스트의 발생 상태를 도시하는 다이싱ㆍ다이 본딩 필름 및 반도체 칩의 단면도이다.

[발명의 실시 형태]

본 발명의 실시 형태인 반도체 장치의 제조 방법에 대하여 도 1 내지 도 8b에 기초하여 설명한다.

이 실시 형태에서는, 반도체 웨이퍼의 이면(집적 회로 형성면의 반대측의 면)에 웨이퍼 가공용 테이프로서의 다이싱ㆍ다이 본딩 필름을 접합하여 다이싱을 행하고, 그 후 반도체 칩을 개개로 픽업하는 공정에 특징을 갖는 것이며, 이러한 공정에 대하여 주로 설명을 행하는 것으로 한다.

[다이싱ㆍ다이 본딩 필름]

반도체 장치의 제조 방법의 설명을 행하기 전에, 우선 다이싱ㆍ다이 본딩 필름(10)의 구성에 대하여 설명을 행한다. 도 1은 다이싱ㆍ다이 본딩 필름에 반도체 웨이퍼와 다이싱용 링 프레임이 접합된 모습을 도시하는 도면이다.

이 다이싱ㆍ다이 본딩 필름(10)은 기재 필름(1) 위에 중간 수지층(2), 그 위에 점착제층(3), 그 위에 접착제층(4)이 적층되어 형성되어 있고, 다이싱 시에는, 접착제층(4) 위에 반도체 웨이퍼(11)가 부착된다. 또한, 도 1에서는 다이싱ㆍ다이 본딩 필름(10)의 각 구성에 대하여 설명의 편의를 위해서 실제보다 두껍게 도시하고 있다.

기재 필름(1)으로서는, 다이싱ㆍ다이 본딩 필름으로서 공지의 플라스틱, 고무 등을 사용할 수 있고, 여기서는 기재 필름으로서는 열가소성의 플라스틱 필름이 사용되고 있다.

또한, 방사선 투과성인 것이 바람직하고, 특히 점착제층에 방사선 경화성의 점착제를 사용하는 경우에는 그 점착제가 경화되는 파장에서의 방사선 투과성이 양호한 것을 선택할 필요가 있다. 기재 필름의 두께는, 강신도 특성, 방사선 투과성의 관점에서 통상 30 내지 300㎛가 적당하다.

중간 수지층(2)은 특별히 제한은 없으며 점착제층(3)보다 단단한 것이면 된다. 다이싱 시의 칩의 깨짐ㆍ절결(칩핑)을 억제하기 위해서, 중간 수지층(2)은 적정한 탄성률의 것이 사용된다. 중간 수지층(2)은 점착 성분과 경화 성분을 포함하는 혼합물을 기재 필름 위에 도포 시공한 후, 경화시킴으로써 형성된다. 점착 성분은, 아크릴계, 폴리에스테르계, 우레탄계, 실리콘계, 천연 고무계 등의 다양한 범용 점착제를 사용할 수 있다. 경화제로서는 폴리이소시아네이트류, 멜라민ㆍ포름알데히드 수지 및 에폭시 수지로부터 선택되는 화합물이며, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다.

또한, 중간 수지층(2)에 방사선 경화성을 갖게 함으로써, 다이싱 후에 방사선 경화에 의해 중간 수지층(2)을 경화 수축시켜 칩의 픽업성을 향상시켜도 된다.

중간 수지층(2)의 두께는 적어도 5㎛, 보다 바람직하게는 10㎛ 이상인 것이 바람직하다.

점착제층(3)은 특별히 제한은 없으며 다이싱 시에는 접착제층(4)과의 칩 비산 등의 불량이 발생하지 않을 정도의 보유 지지성이나, 픽업 시에는 접착제층(4)과 박리가 용이한 특성을 갖는 것이면 된다. 다이싱 후의 픽업성을 향상시키기 위해서, 점착제층(3)은 방사선 경화성의 것이 바람직하고, 특히 다이싱ㆍ다이 본딩 필름에 있어서는 접착제층(4)과의 박리가 용이한 재료인 것이 바람직하다. 점착제층(3)으로서는, 예를 들어 분자 중에 요오드가 0.5 내지 20의 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물과, 폴리이소시아네이트류, 멜라민ㆍ포름알데히드 수지, 및 에폭시 수지로부터 선택되는 화합물을 포함하는 아크릴계 점착제를 사용할 수 있다.

점착제층(3)의 형성은, 통상의 다이싱 테이프와 마찬가지로 기재 필름에 형성된 중간 수지층 위에 점착제를 도포 시공하여 제조해도 되고, 점착제의 도포 시공은, 중간 수지층이 도포 시공된 후이면 되지만, 중간 수지층이 방사선 조사에 의해 저장 탄성률이 조정되는 것이면, 중간 수지층이 방사선에 의해 경화된 후에 도포 시공하는 것이 필요하다.

접착제층(4)은 반도체 웨이퍼 등이 접합되어 다이싱된 후, 칩을 픽업할 때에, 점착제층(3)과 박리되어 칩에 부착되어 있으며, 칩을 기판이나 리드 프레임에 고정할 때의 접착제로서 사용되는 것이다. 접착제층(4)은, 특별히 한정되는 것은 아니지만, 다이싱ㆍ다이 본딩 필름에 일반적으로 사용되는 필름 형상 접착제이면 되고, 예를 들어 접착제에 사용되는 공지의 폴리이미드 수지, 폴리아미드 수지, 폴리에테르이미드 수지, 폴리아미드이미드 수지, 폴리에스테르 수지, 폴리에스테르이미드 수지, 페녹시 수지, 폴리술폰 수지, 폴리에테르술폰 수지, 폴리페닐렌술피드 수지, 폴리에테르케톤 수지, 염소화 폴리프로필렌 수지, 아크릴 수지, 폴리우레탄 수지, 에폭시 수지, 폴리아크릴아미드 수지, 멜라민 수지 등이나 그의 혼합물을 사용할 수 있다. 또한, 칩이나 리드 프레임에 대한 접착력을 강화하기 위해서, 실란 커플링제 또는 티타늄 커플링제를 첨가제로서 상기 재료나 그의 혼합물에 첨가하는 것이 바람직하다. 또한, 에폭시 수지의 일부 또는 전부는 킬레이트 변성 에폭시 수지를 사용해도 된다. 그의 두께는 적절히 설정해도 되지만, 5 내지 100㎛ 정도가 바람직하다.

[전공정]

이하, 반도체 장치의 제조 방법에 대하여 순서대로 설명한다.

우선, 단결정 실리콘으로 이루어지는 반도체 웨이퍼(11)의 주면에 주지의 제조 프로세스에 따라서 집적 회로를 형성한 후, 반도체 웨이퍼(11)의 이면을 그라인더로 연삭하고, 데미지층을, 에칭에 의해 제거하여, 예를 들어 20㎛ 내지 50㎛ 정도까지 얇게 한다.

[다이싱 공정]

도 2는 다이싱 공정을 도시하는 설명도이다. 다이싱 시에는, 미리 반도체 웨이퍼(11)의 배면(집적 회로 형성면의 반대측의 면)에 다이싱ㆍ다이 본딩 필름(10)을 부착한다. 또한, 다이싱ㆍ다이 본딩 필름(10)의 외주는 링 프레임(5)으로 고정하여, 다이싱ㆍ다이 본딩 필름(10)의 휨을 방지한다.

그리고, 다이싱ㆍ다이 본딩 필름(10)의 배면[반도체 칩(13)의 반대측]을 흡착 테이블(14)의 상면에 흡착시킨 상태에서, 다이싱 블레이드(12)에 의해 반도체 웨이퍼(11)의 상면을 다이싱하여, 격자 형상으로 배열된 복수의 직사각형의 반도체 칩(13)으로 분할한다. 이때, 다이싱ㆍ다이 본딩 필름(10)은, 그의 두께 방향의 절반 정도만큼 절단을 행하여, 분할된 각각의 반도체 칩(13)의 배열 상태를 유지한다.

또한, 도 2에서는 다이싱ㆍ다이 본딩 필름(10)의 각 구성 및 반도체 칩(13)을 설명의 편의상 실제보다 두껍게 도시하고 있다. 또한, 반도체 칩(13)의 개체수도 실제보다 적게 도시하여, 간략화하고 있다.

[방사선 조사 공정]

중간 수지층(2) 또는 점착제층(3)에 방사선 경화성의 것을 사용하고 있는 경우에는, 도 3에 도시한 바와 같이 다이싱ㆍ다이 본딩 필름(10)의 배면측으로부터 방사선 조사를 행한다.

이에 의해, 중간 수지층(2)의 경화 또는 점착제층(3)의 점착성의 저하를 도모하여, 반도체 칩(13)의 박리성을 높인다.

[다이싱ㆍ다이 본딩 필름의 장설(張設) 공정]

이어서, 다이싱ㆍ다이 본딩 필름(10)의 배면측으로부터 링 프레임(5)의 내측에 들어가도록 익스팬드 링(8)(도 9 참조)이 장착된다. 이에 의해, 다이싱ㆍ다이 본딩 필름(10)은 웨이퍼 장착 위치를 중심으로 하여 방사선 방향으로 장력을 받아서 수평 방향으로 느슨해짐없이 잡아 늘려진다.

[반도체 칩의 가압 공정]

다이싱ㆍ다이 본딩 필름(10) 위의 각 반도체 칩(13)은, 픽업이 행해지기 전에 그의 배면측으로부터 다이싱ㆍ다이 본딩 필름(10)을 통하여 개개로 가압 작업이 행해진다.

이 각 반도체 칩(13)의 가압 작업은 반도체 칩(13)의 픽업 장치(20)에 의해 실행된다.

도 4는 픽업 장치(20)의 주요부를 도시하는 부분 단면도이다. 이 픽업 장치(20)는, 상면에 무수한 흡인구(21a)가 형성되어, 적재된 다이싱ㆍ다이 본딩 필름(10)을 흡착하는 흡인 테이블(21)과, 흡인 테이블(21)의 바로 아래에서 진공화가 행해져 흡인구(21a)로부터 하방으로의 흡인을 행하는 진공 챔버(도시 생략)와, 진공 챔버 내에 있어서 수평면 상의 임의의 위치에 이동 위치 결정 가능한 헤드(22)와, 헤드(22)에 탑재되며 다이싱ㆍ다이 본딩 필름(10)을 하방으로부터 가압하는 핀(23, 24)을 구비한 제1 및 제2 가압 부재(25, 26)와, 각 반도체 칩(13)을 상방으로부터 흡착하여 픽업을 행하는 흡착 콜릿(27)을 구비하고 있다.

흡인 테이블(21)은, 수평으로 향하여진 상태로 진공 챔버의 상부에 형성되며, 진공 챔버 내를 진공화함으로써 흡인 테이블(21)에 형성된 무수한 흡인구(21a)로부터 하방을 향하여 흡인이 행해져, 흡인 테이블(21)의 상면에 적재된 다이싱ㆍ다이 본딩 필름(10)의 흡착 보유 지지를 가능하게 하고 있다. 다이싱ㆍ다이 본딩 필름(10)은, 흡인 테이블(21)의 상면에 있어서, 반도체 칩(13)의 접합면을 위로 향하게 하고, 배면측을 아래로 향하게 하여 적재된다.

흡착 콜릿(27)은, 흡착 테이블(21)의 상방에 있어서 수평면 상의 임의의 위치에 위치 결정 가능한 도시하지 않은 헤드에 상하 이동 가능하게 장비되고, 액추에이터에 의해 상하 이동이 행해진다. 이 흡착 콜릿(27)은 부압원에 접속되고, 도시하지 않은 하단부의 흡착구를 반도체 칩(13)의 상면에 흡착하고, 상방으로 끌어올림으로써 반도체 칩(13)을 다이싱ㆍ다이 본딩 필름(10)으로부터 박리시켜 픽업을 행한다.

제1 가압 부재(25)는, X축과 Y축의 서보 모터에 의해 임의로 이동 가능한 헤드(22)에 의해 흡착 콜릿(27)과 동일 위치에 위치 결정되고, 도시하지 않은 액추에이터에 의해 상승되어 다이싱ㆍ다이 본딩 필름(10)을 통하여 반도체 칩(13)을 하방으로부터 가압하여, 반도체 칩(13)의 박리를 촉진하고 있다. 도 5는 제1 가압 부재(25)에 있어서의 핀(23)의 상방으로부터 본 배치를 도시하는 평면도이다. 도시와 같이, 제1 가압 부재(25)는, 반도체 칩(13)의 외측 테두리부보다 내측의 범위 내에서 접촉하는 20개의 핀(23)을 구비하고(도 4는 생략하여 적게 도시하고 있음), 픽업의 대상이 되는 반도체 칩(13)을 다이싱ㆍ다이 본딩 필름(10)을 통하여 하방으로부터 가압한다. 다이싱ㆍ다이 본딩 필름(10) 전체적으로 흡착 테이블(21)에 흡착되어 있기 때문에, 하나의 반도체 칩(13)만이 하방으로부터 가압되면, 다이싱ㆍ다이 본딩 필름(10)에 있어서의 반도체 칩(13)의 주위 부분은 하방으로 장력을 받으므로, 서서히 박리가 촉진되게 되어, 용이하고 또한 원활한 박리가 실현되도록 되고 있다.

또한, 각 가압 부재(25, 26)는 모두 핀(23, 24)을 이용하여 다이싱ㆍ다이 본딩 필름의 배면측을 가압하지만, 그 때에는 흡착 테이블(21)에 형성된 무수한 흡착 구(21a)를 이용하여, 당해 각 흡착구(21a)에 각 핀(23, 24)을 삽입 관통시켜 그 상측의 다이싱ㆍ다이 본딩 필름(10)을 가압하고 있다. 또한, 도 4에서는 각 흡착 구(21a)는 적게 도시하고 있으며, 실제로는 반도체 칩(13)의 폭에 대하여 보다 많은 흡착구(21a)가 형성되어 있다. 따라서, 다이싱ㆍ다이 본딩 필름(10)의 임의의 위치를 가압하는 경우라도 적절한 흡착구(21a)를 이용할 수 있다.

제2 가압 부재(26)는, 제1 가압 부재(25)와는 달리 흡착 콜릿(27)과 동시에 작동하는 것이 아니라, 반도체 칩(13)의 픽업보다 먼저 실행되어, 반도체 칩(13)의 박리를 저해하는 다이싱 시의 더스트의 제거를 행하기 위한 것이다.

이러한 제2 가압 부재(26)는, 헤드(22)에 의해 목표로 하는 반도체 칩(13)의 바로 아래에 위치 결정되며, 도시하지 않은 액추에이터에 의해 상방 하여 다이싱ㆍ다이 본딩 필름(10)을 통하여 반도체 칩(13)을 하방으로부터 가압한다.

이 제2 가압 부재(26)도, 상방을 향한 4개의 핀(24)을 보유 지지하고 있고, 목표의 반도체 칩(13)에 대하여 하방으로부터 소정 위치의 가압을 행한다. 도 6은 4개의 핀(24)이 가압 대상의 직사각형 반도체 칩(13)을 가압하는 위치를 도시하는 평면도이다. 도시와 같이, 각 핀(24)은 가압 대상의 반도체 칩(13)에 대하여, 그 주위를 둘러싸는 다이싱 홈(M)의 4개의 교점의 위치를 하방으로부터 가압하는 배치로 되어 있다. 또한, 도 7은 가압 부재(22)를 상승시킨 상태를 도시하는 동작 설명도이며, 각 핀(24)은 흡인 테이블(21)의 흡인구(21a)를 통하여 테이블 상면의 다이싱ㆍ다이 본딩 필름(10)의 가압을 가능하게 하고 있다.

도 8a는 제2 가압 부재(26)에 의한 각 핀(24)을 통한 반도체 칩(13)의 가압 전의 상태를 도시하는 확대 단면도이고, 도 8b는 반도체 칩(13)의 가압 후의 상태를 도시하는 확대 단면도이다.

다이싱 홈(M)에는, 절삭에 의해 다이싱ㆍ다이 본딩 필름(10)의 각 층으로부터 더스트(D)가 발생되어 홈 내에 부착된다. 그 중에서도 접착제층(3)[또한 점착제층(2)]에 있어서의 더스트(D)는, 홈 내에서 점착층(2)과 접착제층(3)에 걸쳐서 부착된 경우에, 반도체 칩(13)의 픽업을 저해한다.

따라서, 픽업을 실행하기 전에, 대상이 되는 반도체 칩(13)의 주위의 다이싱 홈, 이 실시 형태에서는 직사각형의 반도체 칩(13)을 둘러싸는 4변으로 되는 다이싱 홈(M)의 4개의 정점 위치에 4개의 핀(24)을 압박으로써 더스트(D)에 가압의 충격을 부여 혹은 가압에 의한 진동을 부여하고 있다.

또한, 둥근 막대 형상의 각 핀(24)의 중심 위치와 다이싱 홈(M)의 각 교점의 중심 위치가 일치하도록 제2 가압 부재(26)의 위치 결정이 행해진다.

또한, 각 부의 치수를 예시하면, 반도체 칩(13)의 1변은 10 내지 16[㎜], 핀(24)의 직경은 200 내지 350[㎛], 다이싱 홈의 폭은 50[㎛], 각 핀(24)에 의한 다이싱ㆍ다이 본딩 필름(10)의 밀어올림량은 10[㎛] 정도이다.

이에 의해, 도 8b에 도시한 바와 같이, 부착되어 있는 더스트(D)를 흔들어 떨어뜨리거나, 혹은 점착층(2)과 접착제층(3)에 걸쳐 있던 더스트(D)를 분단시킬 수 있다.

또한, 제1 가압 부재(25)와 제2 가압 부재(26)는, 그의 상하 이동의 구동원으로서 동일한 사양의 액추에이터를 사용하고 있기 때문에, 각 핀(24)의 압박 이동 속도는, 반도체 칩의 박리 시에 핀(23)이 다이싱ㆍ다이 본딩 필름의 배면측을 가압할 때의 상승 속도와 변함없다.

더스트(D)를 제거하기 위한 가압은, 다이싱 홈(M)을 따라서 반도체 칩(13)의 주위 전체를 가압해도 되지만, 이 가압 부재(26)와 같이 부분적으로 가압해도 된다. 제2 가압 부재(26)는, 가로 방향의 다이싱 홈(M)과 세로 방향의 다이싱 홈(M)의 교점 부분을 가압하지만, 다이싱 홈(M)의 교차하는 부분은 더스트(D)의 발생 및 부착이 발생하기 쉽고, 이러한 포인트를 가압함으로써 더욱 효과적으로 부착 제거를 행할 수 있다.

또한, 제2 가압 부재(26)의 각 핀(24)은, 그의 외경이 다이싱 홈(M)의 폭보다 커서, 가압 시에는 반도체 칩(13)의 외측 테두리부도 포함하여 가압하는 것으로 되지만, 이와 같이 다이싱 홈(M)과 함께 반도체 칩(13)의 외측 테두리부를 포함하여 가압해도 된다. 또한, 반도체 칩(13)에 겹치지 않도록, 좁은 폭에서 다이싱 홈(M)만을 가압해도 된다.

상기 제2 가압 부재(26)에 의해 반도체 칩(13)의 주위의 4점의 가압이 행해지면, 헤드(22)는 제1 가압 부재(25)를 동일한 반도체 칩(13)에 위치 결정하고, 동시에 흡착 콜릿(27)을 동일한 반도체 칩(13)의 바로 위에 위치 결정하고, 흡착 콜릿(27)을 하강시켜 반도체 칩(13)을 흡착시킨다. 그리고, 흡착 콜릿(27)을 상승시키고, 동시에 제1 가압 부재(25)를 상승시켜 하방으로부터 반도체 칩(13)을 가압한다. 다이싱 홈(M) 내의 더스트(D)는 전술한 제2 가압 부재(26)에 의한 가압에 의해, 제거 혹은 접착제층(4)과 점착제층(3)의 경계에 걸치는 상태로부터 분리되므로, 반도체 칩(13)은 박리의 경계선(K)(도 8b 참조)인 점착제층(3)과 접착제층(4)의 경계면으로부터 양호하게 박리되고, 반도체 칩(13)이 흡착 콜릿(27)에 픽업된다.

또한, 여기서는 하나의 반도체 칩(13)에 대하여 더스트 제거를 위한 제2 가압 부재(25)에 의한 가압과 픽업을 연속하여 행하는 동작예를 예시하였지만, 이에 한정되지 않고, 예를 들어 모든 반도체 칩(13)에 대하여 먼저 더스트 제거를 위한 제2 가압 부재(25)에 의한 가압을 완료시키고 나서, 각 반도체 칩(13)의 픽업을 실행해도 된다.

[기판 실장 공정 공정]

픽업된 반도체 칩(13)은, 기판 실장 공정으로 반송되어, 접착제 등을 통하여 배선 기판 위에 실장되고, Au 와이어를 통하여 배선 기판의 전극과 전기적으로 접속된다.

그리고, 반도체 칩이 실장된 배선 기판은 몰드 수지로 밀봉되고, 패키지화되어 제조의 공정이 종료된다.

[실시 형태의 효과]

이상과 같이, 상술한 반도체 장치의 제조 방법에서는, 픽업 공정에 있어서, 다이싱ㆍ다이 본딩 필름(10)으로부터 반도체 칩을 박리하는 픽업 공정 전에, 당해 반도체 칩(13)의 주위의 다이싱 홈(M)의 4개의 정점 위치를 하방으로부터 가압함으로써, 다이싱 홈(M) 내의 각 부에 부착된 더스트(D)가 제거되거나, 혹은 접착제층(4)과 점착제층(3)에 걸친 상태의 더스트(D)가 분리되고, 그 결과 접착제층(4)과 점착제층(3)의 경계에서 반도체 칩(13)이 박리될 때에 더스트(D)에 의한 저해가 억제되어, 픽업 작업의 성공률이 향상된다.

[다른 실시 형태 [1]]

픽업의 방법은, 상술한 바와 같이, 제1 가압 수단(25)의 각 핀(23)에 의해 반도체 칩(13)의 중앙부를 가압하면서 상방으로부터 픽업을 행하는 방법에 한정되는 것은 아니다.

예를 들어, 도 9에 도시한 바와 같이, 익스팬드 링(8)이 장착된 반도체 칩(13) 및 다이싱ㆍ다이 본딩 필름(10)을 보유 지지하고, 그 하방에 있어서, 수평면을 따라서 임의로 이동 위치 결정 가능하고 또한 승강 가능한 흡착 헤드(31)를 구비하고, 반도체 칩(13)의 상방에는 도시하지 않은 흡착 콜릿을 구비하는 픽업 장치(30)를 사용해도 된다.

도 10은 흡착 헤드(31)의 평면도, 도 11은 흡착 헤드(31)의 수직면을 따른 단면도이다.

픽업 장치(30)의 흡착 헤드(31)는 내부가 진공화됨과 함께 그의 상면에 흡인구(32)가 6개 형성되어 있다.

또한, 흡착 헤드(31)의 상면에는 오목부(33)가 형성됨과 함께 당해 오목부(33)에 끼워 맞춤과 함께 헤드 상면을 따라서 슬라이드 이동함으로써 오목부(33)를 개폐하는 가동 덮개(34)를 구비하고 있다.

도 10에 있어서 픽업 대상이 되는 반도체 칩(13)에 대하여 흡착 헤드(31)를 적정하게 위치 결정한 경우에 있어서의 반도체 칩(13)의 위치를 이점쇄선으로 나타낸다. 도시와 같이, 오목부(32) 및 가동 덮개(34)는 반도체 칩(13)보다 약간 폭이 좁게 설정되어 있다. 그리고, 각 흡인구(32)는, 오목부(33)의 외측 테두리부를 따라서 당해 오목부(33)의 대략 내측으로 되도록 배치되어 있다.

반도체 칩(13)의 픽업을 행하기 위해서 다이싱ㆍ다이 본딩 필름(10)을 대상이 되는 반도체 칩(13)으로부터 박리시킬 때에는, 가동 덮개(34)를 폐쇄한 상태에서 흡착 콜릿과 흡착 헤드(31)를 반도체 칩(13)의 바로 아래에 위치 결정하고, 흡착 콜릿과 흡착 헤드(31)에 의해 상하에서 흡인을 행한다. 가동 덮개(34)를 폐쇄한 상태에서도, 각 흡인구(32)는 약간 개구된 상태에 있고, 이에 의해 흡착 헤드(31)의 상면에 다이싱ㆍ다이 본딩 필름(10)의 배면을 흡착한다. 그리고, 가동 덮개(34)를 서서히 슬라이드시키면, 도 12에 도시한 바와 같이 오목부(33)가 서서히 개구되고, 또한 당해 오목부(33)의 내부 공간은 흡인구(32)에 의해 감압되어 있으므로, 가동 덮개(34)의 개방량에 따라서 반도체 칩(13)의 배면측으로부터 박리시킨다. 또한, 접착제층(4) 및 점착제층(3)은 도시를 생략하고 있지만, 이들의 경계가 박리된다. 그리고, 가동 덮개(34)를 반도체 칩(13)의 폭까지 개방함으로써 반도체 칩(13)의 배면 전체에 대하여 박리를 실시하는 것이 가능하게 되어 있다.

또한, 이 흡착 헤드(30) 내에는, 전술한 제2 가압 부재(24)와 동일한 구조의 가압 부재(35)가 설치되어 있다. 이 가압 부재(35)도 반도체 칩(13)의 주위의 다이싱 홈(M)에 있어서의 4개의 교차 위치를 가압하는 4개의 핀(36)을 구비하고, 액추에이터(37)에 의해 상하 이동이 부여되는 구조로 되어 있다. 또한, 흡착 헤드(31)의 상면에는, 도 10에 도시한 바와 같이 반도체 칩(13)에 대하여 4개의 코너부에 상당하는 위치에 관통 구멍(38)이 형성되어 있고, 당해 관통 구멍(38)으로부터 가압 부재(35)의 각 핀(36)을 돌출시키는 것을 가능하게 하고 있다.

즉, 흡착 헤드(31)의 상면에 다이싱ㆍ다이 본딩 필름(10)의 배면을 흡착시키고 나서 가동 덮개(34)를 개방하기 전에, 가압 부재(35)를 상승시켜, 각 핀(36)에 의해 반도체 칩(13)의 4코너 근방을 하방으로부터 가압한다. 이에 의해, 다이싱 홈(M) 내의 더스트(D)를 제거 또는 2층(3, 4)에 걸쳐 있는 상태로부터 분리시킨다.

그리고, 가동 덮개(34)를 개방함으로써 반도체 칩(13)에 대하여 다이싱ㆍ다이 본딩 필름(10)의 점착제층(3)과 접착제층(4)의 박리를 행한다. 그 후, 흡착 콜릿이 반도체 칩(13)을 픽업하고, 그 이후에는 전술과 동일한 공정이 실행된다.

[다른 실시 형태 [2]]

픽업의 방법에 대하여, 또 다른 실시 형태를 나타낸다.

전술한 도 9의 예와 같이, 익스팬드 링(8)이 장착된 반도체 칩(13) 및 다이싱ㆍ다이 본딩 필름(10)을 보유 지지하고, 그 하방에 있어서 수평면을 따라서 임의로 이동 위치 결정 가능하고 또한 승강 가능한 흡착 헤드(41)를 구비하고, 반도체 칩(13)의 상방에는 도시하지 않은 흡착 콜릿을 구비하는 픽업 장치(40)를 사용하여 픽업 및 더스트(D)의 제거를 행해도 된다.

도 13은 흡착 헤드(41)의 평면도, 도 14는 흡착 헤드(41)의 수직면을 따른 단면도이다.

픽업 장치(40)의 흡착 헤드(41)는 내부가 진공화됨과 함께 그의 상면에 흡인구(42)가 복수 형성되어 있다.

또한, 흡착 헤드(41)는, 그의 상면 중앙에 동심으로 되도록 직사각 형상의 돌출 블록(43, 44, 45)이 형성되어 있다. 중심의 돌출 블록(43)은, 사각 기둥 형상이며, 그 외측의 돌출 블록(44)은, 돌출 블록(43)의 주위를 둘러싸도록 네모난 프레임 형상으로 형성되어 있고, 또한 그 외측의 돌출 블록(45)은 돌출 블록(44)을 둘러싸도록 네모난 프레임 형상으로 형성되어 있다. 그리고, 돌출 블록(45)은, 픽업의 대상이 되는 반도체 칩(13)과 거의 동일한 크기로 설정되어 있다.

이들 3개의 돌출 블록(43, 44, 45)은, 각각의 상단면을 일치시킨 상태에서 동시에 상방으로 돌출을 개시하고, 어떤 일정한 돌출량으로 가장 외측의 돌출 블록(45)이 상승을 정지하고, 더 상승하여 일정한 돌출량으로 2번째의 돌출 블록(44)이 정지하고, 중심의 돌출 블록(43)이 가장 돌출된 상태에서 정지한다. 그 결과, 돌출 블록(43 내지 45)은, 돌출 상태에 있어서, 도 14의 이점쇄선으로 나타내는 바와 같이, 중앙부가 가장 돌출된 대략 피라미드 형상으로 되어 돌출되는 것이 가능하게 되어 있다. 이러한 상태에서 순서대로 돌출 동작을 행함으로써, 반도체 칩(13)으로부터 다이싱ㆍ다이 본딩 필름(10)[정확하게는, 다이싱ㆍ다이 본딩 필름(10)의 점착제층(3)과 접착제층(4)]을 박리시킬 때에, 반도체 칩(13)의 외측으로부터 순서대로 박리시킬 수 있어, 서서히 박리를 촉진하기 때문에, 반도체 칩의 보호를 도모하는 것이 가능하게 된다.

또한, 3개의 블록(43 내지 45)은, 상기 순서로 동작하는 것이면 각 블록마다 상하 이동시키는 3개의 액추에이터를 장비해도 되고, 기계적으로 연동하도록 각 블록간에 연동 구조를 실시해도 된다.

또한, 이 흡착 헤드(41)에는, 전술한 각 가압 부재(24, 35)와 마찬가지로 더스트(D)의 처리를 행하기 위한 가압 부재(46)가 설치되어 있다. 이 가압 부재(46)는, 반도체 칩(13)의 주위를 둘러싸는 다이싱 홈(M)의 직사각 형상의 범위 전체를 가압하는 사각 형상의 프레임체이며, 도시하지 않은 액추에이터에 의해 상하 이동이 부여되는 구조로 되어 있다.

이 직사각형 프레임 형상의 가압 부재(46)는, 그 내측에 전술한 돌출 블록(43 내지 45)을 갖고, 이들 블록(43 내지 45)을 둘러싸도록 흡착 헤드(41)에 배치되어 있다.

즉, 헤드(41) 내를 진공 상태로 하여, 흡착 헤드(41)의 상면에 다이싱ㆍ다이 본딩 필름(10)의 배면을 흡착시키고 나서 각 돌출 블록(43 내지 45)의 상승 동작을 개시하기 전에, 가압 부재(46)만을 상승시켜, 반도체 칩(13)의 주위를 하방으로부터 가압한다. 이에 의해, 다이싱 홈(M) 내의 더스트(D)를 제거 또는 2층(3, 4)에 걸쳐 있는 상태로부터 분리시킨다.

그리고, 전술한 바와 같이 각 돌출 블록(43 내지 45)을 상승시켜, 반도체 칩(13)에 대하여 다이싱ㆍ다이 본딩 필름(10)의 점착제층(3)과 접착제층(4)의 박리를 행한다. 그 후, 흡착 콜릿이 반도체 칩(13)을 픽업하고, 그 이후에는 전술과 동일한 공정이 실행된다.

또한, 상술한 바와 같이, 가압 부재(46)는 각 돌출 블록(43 내지 45)과는 별도로 동작을 행하므로, 이들과는 별도로 독립된 구동원을 설치할 필요가 있다.

[기타]

또한, 전술한 각 실시 형태에서는, 다이싱의 더스트(D)의 처리를 행하기 위한 가압 부재(24, 35, 46)에 대하여, 모두 픽업 장치에 탑재하는 예를 예시하였지만, 이것에 한정되는 것은 아니다. 즉, 픽업 장치와는 별도로 더스트(D)의 처리를 행하기 위한 전용의 처리 장치를 독립적으로 설치하고, 당해 처리 장치에 의해 더스트(D)의 처리를 행하고 나서, 픽업 장치에 다이싱ㆍ다이 본딩 필름(10) 및 반도체 칩(13)을 반송하고, 픽업 동작을 행하도록 구성해도 된다.

또한, 전술한 가압 부재(24, 35, 46)는, 모두 하나의 반도체 칩(13)에 대하여 더스트(D)의 처리를 행하고 있지만, 도 15a의 평면도에 도시한 가압 부재(51)의 예와 같이, 인접하는 복수(여기서는 4개를 예시)의 반도체 칩(13)에 대하여 동시에 그 주위의 다이싱 홈의 교점 위치를 가압 가능한 핀(52)을 구비하는 구성으로 해도 된다.

또한, 도 15b의 평면도에 도시한 가압 부재(53)의 예와 같이, 인접하는 복수(여기서는 4개를 예시)의 반도체 칩(13)에 대하여 동시에 그 주위의 다이싱 홈의 전체를 가압 가능한 프레임 형상으로 하는 구성으로 해도 된다.

또한, 더스트 처리를 행하기 위한 가압 부재를 하나의 핀으로 구성하고, 도 16에 도시한 예와 같이, 대상이 되는 반도체 칩(13)의 주위의 다이싱 홈을 따라서 가압 위치를 이동시켜, 직사각 형상으로 덧그리듯이 하여 가압해도 된다.

[실시예]

이어서, 각종 다이싱ㆍ다이 본딩 필름을 사용하여 반도체 칩의 픽업 및 사전의 반도체 칩 주위의 가압을 행한 경우의 각 실시예 1 내지 5와, 각 실시 형태 1 내지 5와 조건을 동일하게 하면서 반도체 칩 주위의 가압을 행하지 않은 비교예 1 내지 5에 대하여, 픽업의 성공률의 비교 시험을 행하였다.

당해 비교 시험의 결과에 대하여, 이하에 설명한다.

상기 비교 시험의 적용 조건은, 상기의 표 1에 나타내는 대로이다.

또한, 표 1의 접착제층, 점착제층, 중간 수지층의 종별에 대해서는 이하와 같다.

〔접착제층의 에폭시계(1)〕

에폭시 수지로서 크레졸 노볼락형 에폭시 수지(에폭시 당량 197, 분자량 1200, 연화점 70℃) 50질량부, 실란 커플링제로서 γ-머캅토프로필 트리메톡시실란 1.5질량부, γ-우레이도 프로필트리에톡시실란 3질량부, 평균 입경 16㎚의 실리카 필러 30질량부로 이루어지는 조성물에, 시클로헥사논을 첨가하여 교반 혼합하고, 또한 비즈 밀을 사용하여 90분 혼련하였다.

이것에 아크릴 수지(질량 평균 분자량: 80만, 유리 전이 온도 -17℃) 100질량부, 6관능 아크릴레이트 단량체로서 디펜타에리트리톨 헥사아크릴레이트 5부, 경화제로서 헥사메틸렌 디이소시아네이트의 어덕트체 0.5부, 큐어졸 2PZ(시꼬꾸 가세(주)제, 상품명: 2-페닐이미다졸) 2.5부를 첨가하고, 교반 혼합하고, 진공 탈기하여, 접착제를 얻었다.

접착제를 두께 25㎛의 이형 처리한 폴리에틸렌테레프탈레이트 필름 위에 건조 후의 두께가 표 1에 나타내는 두께로 되도록 도포하고, 110℃에서 1분간 가열 건조하여, 접착 필름을 제작하였다.

〔접착제층의 에폭시계(2)〕

에폭시 수지로서 EP-49-23[(주)아데카(ADEKA)제 상품명, 킬레이트 변성 비스페놀 F형 에폭시 수지, 에폭시 당량 175g/eq] 50질량부, 페놀 수지로서 미렉스 XLC-LL[미쯔이 가가꾸(주)제 상품명, 수산기 당량 175g/eq, 흡수율 1.8％, 350℃에 있어서의 가열 중량 감소율 4％] 50질량부, 경화 촉진제로서 큐어졸 2PZ(시꼬꾸 가세(주)제 상품명, 2-페닐이미다졸) 0.4질량부, 아크릴 수지는, SG-708-6(나가세 켐텍스(주)제 상품명, 중량 평균 분자량 70만, 유리 전이 온도 6℃) 200질량부로 이루어지는 접착제 조성물에, 메틸에틸케톤을 첨가하고 교반 혼합하여 접착제 바니시를 제작하였다. 제작한 접착제 조성물의 접착제 바니시를 이형 필름 위에, 건조 후의 두께가 20㎛로 되도록 도포 시공하고, 110℃에서 3분간 건조시켜, 접착 필름을 제작하였다.

〔점착제층(1)〕

용매인 톨루엔 400g 중에, n-부틸아크릴레이트 128g, 2-에틸헥실아크릴레이트 307g, 메틸 메타크릴레이트 67g, 메타크릴산 1.5g, 중합 개시제로서 벤조일퍼옥시드의 혼합액을 적절히 적하량을 조정하고, 반응 온도 및 반응 시간을 조정하여, 관능기를 갖는 화합물(1)의 용액을 얻었다.

이어서 이 중합체 용액에, 방사선 경화성 탄소-탄소 이중 결합 및 관능기를 갖는 화합물(2)로서, 별도로 메타크릴산과 에틸렌글리콜로부터 합성한 2-히드록시에틸메타크릴레이트 2.5g, 중합 금지제로서 히드로퀴논을 적절히 적하량을 조정하여 첨가하고 반응 온도 및 반응 시간을 조정하여, 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물(A)의 용액을 얻었다. 계속해서, 화합물(A) 용액 중의 화합물(A) 100질량부에 대하여 폴리이소시아네이트(B)로서 닛본 폴리우레탄사제: 코로네이트 L을 1질량부를 첨가하고, 광중합 개시제로서 닛본 시바가이기사제: 이르가큐어 184를 0.5질량부, 용매로서 아세트산에틸 150질량부를 화합물(A) 용액에 첨가하고 혼합하여, 방사선 경화성의 점착제 조성물을 얻었다.

〔중간 수지층(1)〕

아크릴 수지(질량 평균 분자량: 60만, 유리 전이 온도 -20℃) 100질량부, 경화제로서 폴리이소시아네이트 화합물(닛본 폴리우레탄(주)제, 상품명: 코로네이트 L) 10질량부를 혼합하여 중간 수지층 조성물을 얻었다.

기재 필름으로서, 두께 100㎛의 에틸렌-아세트산비닐 공중합체 필름에, 중간 수지층 조성물을 건조막 두께가 10㎛로 되도록 도포 시공하고, 110℃에서 3분간 건조하고, 또한 점착제층 조성물을 건조막 두께가 10㎛로 되도록 도포 시공하고, 110℃에서 3분간 건조하여, 점착 테이프를 제작하였다. 중간 수지층이 없는 것에 대해서는, 기재 필름에 직접 점착제층 조성물을 도포 시공하여 건조시켰다. 점착 테이프의 점착제층 위에 접착 필름을 접합하고, 표 1에 나타내는 실시예 1 내지 5 및 비교예 1 내지 5에 관한 다이싱ㆍ다이 본딩 필름을 얻었다.

또한, 실시예 1 내지 5 및 비교예 1 내지 5에 대하여, 픽업의 방식을 도 4, 12, 14의 각각의 방식을 사용한 경우에서 시험을 행하였다. 실시예 1 내지 4 및 비교예 1 내지 4는 도 12, 도 14의 방식만으로 픽업 시험을 행하였다. 픽업에는, 5㎛ 이상의 더스트가 1개당 표 2에 각각 나타내는 개수 부착되어 있는 칩을 사용하였다.

그리고, 비교 시험의 결과를 하기의 표 2에 나타낸다. 또한, 각각의 픽업 방식에 있어서, 도 6에 도시한 바와 같이 4개의 핀으로 가압한 경우, 사각형의 프레임 위의 핀으로 가압한 경우 및 1개의 핀으로 칩의 주위를 다이싱 홈을 따라서 가압 위치를 이동시켜 가압한 경우의 각각에 대하여 픽업 시험을 행하였지만, 모두 동일한 결과로 되었기 때문에, 표 2에는 통합하여 나타냈다.

표 2에 나타내는 바와 같이, 비교예 1 내지 4는, 반도체 칩의 주위에 대한 사전의 가압을 행하지 않은 것 이외의 점에 대해서는 동일한 조건에서 픽업을 행하였지만, 픽업 방식을 막론하고, 대부분이 픽업을 양호하게 행할 수 없었다.

또한, 실시예 5 및 비교예 5는, 도 12, 도 14의 방식에서는, 모두 높은 픽업의 성공률을 얻을 수 있었지만, 도 4의 방식에서는, 비교예 5는 픽업을 행할 수 없었다.

웨이퍼 가공용 테이프를 사용하여 반도체 장치의 제조를 행하는 분야에 있어서 이용 가능성이 있다.

1: 기재 필름
2: 중간 수지층
3: 점착제층
4: 접착제층
10: 다이싱ㆍ다이 본딩 필름(웨이퍼 가공용 테이프)
11: 반도체 웨이퍼
13: 반도체 칩
20, 30, 40: 픽업 장치
24, 52: 핀
26: 제2 가압 부재
35, 46, 51, 53: 가압 부재
36: 핀
D: 더스트
M: 다이싱 홈

Claims (4)

1. 반도체 웨이퍼에 웨이퍼 가공용 테이프를 부착한 후, 상기 반도체 웨이퍼를 다이싱하여 복수의 반도체 칩으로 분할하는 공정과,
   상기 웨이퍼 가공용 테이프에 부착된 상기 복수의 반도체 칩 중, 박리의 대상이 되는 반도체 칩을 상기 웨이퍼 가공용 테이프로부터 픽업하는 공정을 구비하고,
   박리의 대상이 되는 상기 반도체 칩을 둘러싸는 다이싱 홈 또는 당해 다이싱 홈 및 반도체 칩의 외측 테두리부의 전체 또는 일부분을 상기 웨이퍼 가공용 테이프의 배면측으로부터 가압한 후에 상기 반도체 칩을 상기 웨이퍼 가공용 테이프로부터 픽업하는 것을 특징으로 하는 반도체 장치의 제조 방법.
2. 제1항에 있어서, 상기 다이싱 홈의 반도체 칩을 둘러싸는 영역의 가압을, 당해 영역을 따른 형상의 프레임에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
3. 제1항에 있어서, 상기 다이싱 홈의 반도체 칩을 둘러싸는 영역의 가압을, 당해 영역을 따라서 배치된 복수의 핀에 의해 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 다이싱 홈의 반도체 칩을 둘러싸는 영역의 가압을, 복수개의 반도체 칩 단위로 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.

Images