KR20120091173A - 광전자 소자 - Google Patents

광전자 소자 Download PDF

Info

Publication number
KR20120091173A
KR20120091173A KR1020127011272A KR20127011272A KR20120091173A KR 20120091173 A KR20120091173 A KR 20120091173A KR 1020127011272 A KR1020127011272 A KR 1020127011272A KR 20127011272 A KR20127011272 A KR 20127011272A KR 20120091173 A KR20120091173 A KR 20120091173A
Authority
KR
South Korea
Prior art keywords
carrier
optoelectronic
semiconductor chip
optoelectronic semiconductor
major surface
Prior art date
Application number
KR1020127011272A
Other languages
English (en)
Inventor
클라우스 뮐러
귄터 슈파트
지크프리트 헤르만
에발트 칼 미하엘 귄터
헤르베르트 브루너
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20120091173A publication Critical patent/KR20120091173A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광전자 소자와 관련이 있으며,
본 발명에 따른 광전자 소자는
- 제 1 주 표면(1a)을 구비하는 캐리어(1),
- 기판이 없는 적어도 하나의 광전자 반도체 칩(2), 그리고
- 접촉 금속 증착부(3a, 3b)(contact metallization)를 구비하며,
이 경우
- 캐리어(1)는 전기적으로 절연성이고,
- 적어도 하나의 광전자 반도체 칩(2)은 본딩 물질(4)에 의해서, 특히 납땜 물질에 의해서 캐리어(1)의 제 1 주 표면(1a)에 고정되어 있으며,
- 접촉 금속 증착부(3a, 3b)는 광전자 반도체 칩(2)이 없는 상기 제 1 주 표면(1a)의 적어도 하나의 영역을 덮으며, 그리고
- 접촉 금속 증착부(3a, 3b)는 광전자 반도체 칩(2)에 도전 접속되어 있다.

Description

광전자 소자 {OPTOELECTRONIC COMPONENT}
본 발명은 광전자 소자에 관한 것이다. 더 나아가 본 발명은 이와 같은 광전자 소자를 갖춘 광전자 부품과도 관련이 있다. 또한, 본 발명은 광전자 소자를 제조하기 위한 방법과도 관련이 있다.
간행물 DE 10 2007 022 947 A1호는 광전자 반도체 몸체를 기술하고 있다.
본 발명의 과제는 크기가 특히 간단하게 스케일링(scaling) 될 수 있는 광전자 소자를 제공하는 것이다.
본 출원서에 기재된 광전자 소자는 예를 들어 발광 다이오드 또는 방사선 검출기이다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 캐리어를 포함한다. 상기 캐리어는 임의의 형태를 가질 수 있고, 예를 들어 직육면체의 형상으로 형성되었다. 상기 캐리어는 적어도 하나의 반도체 칩을 지지하되 기계적으로 지지할 수 있을 정도로 충분히 기계적으로 안정적이다. 이 목적을 위하여 상기 캐리어는 예를 들어 강성의 재료로 이루어진 완전 몸체로서 형성될 수 있거나 또는 박막으로서도 형성될 수 있다. 상기 캐리어는 제 1 주 표면을 가지며, 상기 제 1 주 표면은 예를 들어 캐리어의 주 연장 방향을 따라서 연장된다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 기판이 없는 적어도 하나의 광전자 반도체 칩을 포함한다. 이때 "기판이 없는"이라는 표현은 광전자 반도체 칩이 예를 들어 작동 중에 전자기 방사선을 발생 또는 검출할 목적으로 제공된 그리고 에피택셜 성장 방식으로 제조된 층 시퀀스를 포함한다는 의미이다. 반도체 칩의 에피택셜 성장 방식으로 제조된 층 시퀀스로부터 성장 기판이 제거되었다. 이와 같은 방식으로 성장 기판이 없는 그리고 그로 인해 기판이 없는 광전자 반도체 칩이 구현되었다. 상기 광전자 반도체 칩은 바람직하게 20 ㎛ 미만의 두께를 가지며, 예컨대 2 ㎛(2 ㎛ 포함) 내지 6 ㎛의 두께를 갖는다. 기판이 없는 광전자 반도체 칩으로서는 예를 들어 발광 다이오드 칩, 레이저 다이오드 칩 또는 광 검출기 칩이 취급될 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 접촉 금속 증착부를 포함한다. 상기 접촉 금속 증착부는 적어도 하나의 광전자 반도체 칩을 콘택팅할 목적으로 제공되었다. 상기 접촉 금속 증착부는 예컨대 다음과 같은 금속들 중에 적어도 한 가지 금속을 함유하거나 또는 이와 같은 금속으로 이루어진다: 금, 백금, 은, 알루미늄. 접촉 금속 증착부를 형성하기 위한 금속들은 예를 들어 진공 증착에 의해 적어도 캐리어의 부분들 상에 증착된 다음에 이어서 예컨대 포토 리소그래픽 방법들을 사용하여 접촉 금속 증착부로 패턴화된다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 캐리어는 전기 절연성으로 형성되었다. 이 목적을 위하여 캐리어는 바람직하게 전기 절연성 재료 또는 전기 전도성이 나쁜 재료로 이루어진다. 캐리어는 예컨대 다음과 같은 물질들 중에 하나의 물질을 함유하거나 또는 다음과 같은 물질들 중에 한 가지 물질로 이루어진다: 세라믹, 규소, 플라스틱. 캐리어가 세라믹 물질로 형성되면, 캐리어는 예컨대 Al2O3, AlN 및/또는 BN(예컨대 다결정의 입방 정계 질화 붕소(polycrystalline cubic boron nitride), PCBN)을 함유하거나 또는 상기 물질들 중에 한 가지 물질로 이루어질 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 반도체 칩은 본딩 물질에 의해서 캐리어의 제 1 주 표면에 고정되어 있다. 이때 예를 들어 광전자 반도체 칩은 본딩 물질에 의해서 또한 광전자 소자의 접촉 금속 증착부와도 도전 접속된다. 광전자 반도체 칩은 예를 들어 납땜 물질에 의해서 캐리어와 기계적으로 연결될 수 있는데, 상기 납땜 물질은 광전자 반도체 칩과 캐리어의 제 1 주 표면 사이에 배치되어 있다. 다른 말로 말하자면 광전자 반도체 칩은 제 1 주 표면에서 캐리어 상에 납땜 될 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 접촉 금속 증착부는 광전자 반도체 칩이 없는 상기 캐리어의 제 1 주 표면의 적어도 하나의 영역을 덮는다. 다시 말하자면 캐리어의 제 1 주 표면에서는 광전자 반도체 칩에 의해서 덮이지 않는 장소들이 접촉 금속 증착부에 의해서 덮여 있다. 다른 말로 말하자면 캐리어는 적어도 제 1 주 표면에 대하여 평행한 방향으로, 더 상세하게 말하자면 가로 방향으로, 제 1 주 표면에서 캐리어 상에 고정되어 있는 광전자 반도체 칩(들)보다 더 큰 연장부를 갖는다. 다시 말해 캐리어는 가로 방향으로 다른 연장부, 바람직하게는 칩보다 더 큰 연장부를 가질 수 있다. 따라서 캐리어에 의해서는 칩의 유효 표면이 확대되며, 이와 같은 사실은 광전자 반도체 칩의 취급을 용이하게 할 수 있다. 상기 추가의 표면은 예를 들어 광전자 반도체 칩과 바람직하게는 도전성으로 접속된 접촉 금속 증착부를 위해서 이용될 수 있다. 이때 상기 접촉 금속 증착부는 광전자 반도체 칩의 외부 전기 접속을 위하여 이용될 수 있다. 예를 들어 접촉 금속 증착부는 소자 접속부들에 또는 소자의 외부 접속 장소들에 도전 접속될 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 제 1 주 표면을 갖는 캐리어, 기판이 없는 적어도 하나의 광전자 반도체 칩 그리고 접촉 금속 증착부를 포함한다. 이때 상기 캐리어는 전기 절연성으로 형성되었고, 상기 적어도 하나의 광전자 반도체 칩은 본딩 물질에 의해서, 특히 납땜 물질에 의해서 캐리어의 제 1 주 표면에 고정되어 있다. 상기 접촉 금속 증착부는 광전자 반도체 칩이 없는 상기 제 1 주 표면의 적어도 하나의 영역을 덮고, 광전자 반도체 칩과 도전 접속되어 있다.
본 출원서에 기재된 광전자 소자는 다른 무엇보다도 다음과 같은 장점들을 갖는다: 캐리어 위에 기판이 없는 광전자 반도체 칩이 열적으로 매우 우수하게 연결될 수 있는데, 그 이유는 캐리어가 예를 들어 열적인 연결이 이루어지는 하나의 표면을 확대시키기 때문이다. 또한, 캐리어 자체가 반도체 칩의 작동 중에 발생하는 열을 흡수하기 위한 히트 싱크(heat sink)로서 이용될 수도 있다. 캐리어의 설계에 의해서는 또한 광전자 소자의 외부 치수가 상대적으로 자유롭게, 다시 말하자면 사용된 기판 없는 광전자 반도체 칩의 크기와 무관하게 최대 치수로 형성될 수 있는 가능성도 얻어진다. 다시 말해 광전자 소자의 크기는 스케일링이 가능하다. 기판 없는 다수의 광전자 반도체 칩을 캐리어 상에 제공함으로써 특별하게 큰 방사선 관통 면을 갖는 광전자 소자가 만들어질 수 있으며, 이때 상기 방사선 관통 면을 통해서는 전자기 방사선이 소자로부터 방출되거나 또는 소자 내부로 유입된다. 광전자 소자 자체는 재차 종래의 광전자 반도체 칩의 방식을 따라서 예를 들어 사전에 제작된 하우징 기본 몸체 내부에 삽입될 수 있거나 또는 심지어는 예를 들어 표면 장착 가능한 광전자 소자를 형성한다. 기판이 없는 적어도 하나의 광전자 반도체 칩을 위한 캐리어를 사용함으로써, 캐리어 내부에 집적시키는 방식으로 추가의 전기 및 전자 기능부들을 광전자 소자 내부에 집적시키는 것도 가능해진다. 따라서 캐리어는 예를 들어 저항 소자들, ESD-보호 소자들 또는 트리거링 회로들을 포함할 수 있다. 이 경우에는 특히 캐리어 자체가 기판이 없는 적어도 하나의 광전자 반도체 칩을 트리거링 하기 위한 집적 회로일 수도 있다. 이때 캐리어로서는 예를 들어 CMOS-칩이 사용되는데, 상기 CMOS-칩 상에는 기판이 없는 적어도 하나의 광전자 반도체 칩이 고정되어 전기적으로 접속되어 있다. 이 경우 상기 CMOS-칩은 광전자 반도체 칩을 트리거링 하기 위하여 사용될 수 있다. 광전자 소자 내부에 기판이 없는 광전자 반도체 칩을 사용하는 경우에는 또한 캐리어를 사용하였음에도 불구하고 충분한 기계적인 안정성을 갖는 특히 평평한 광전자 소자를 제작하는 것도 가능해진다. 본 출원서에 기재된 광전자 소자는 종래의 광전자 반도체 칩의 방식에 따라서 이미 통상적으로 구입할 수 있는 상이한 타입들의 하우징 내부에 사용될 수 있다. 마지막으로 본 출원서에 기재된 광전자 소자에 의해서는 기판이 없는 동일한 형태의 광전자 반도체 칩을 하나의 동일한 소자 내부에 집적할 수 있는 가능성이 얻어진다. 예를 들어 기판이 없는 광전자 반도체 칩으로서는 기판이 없는 발광 다이오드 칩이 사용될 수 있는데, 상기 기판이 없는 발광 다이오드 칩은 작동 중에 예를 들어 2 nm 미만의 허용 오차로써 동일한 피크 파장을 갖는 전자기 방사선을 발생한다. 더 나아가 상기 기판이 없는 발광 다이오드 칩은 공급 전력이 동일한 경우에 예를 들어 최대 10%의 허용 오차로써 동일한 세기의 전자기 방사선을 방출할 수 있다. 다른 말로 말하자면 캐리어 상에서는 사전에 미리 분류된 동일한 형태의 반도체 칩이 사용될 수 있다. 이와 같은 가능성은 예를 들어 특별하게 크고 균일하게 보이는 방출 면을 갖는 광전자 소자들을 가능하게 한다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 두 개 이상의 접촉 금속 증착부는 광전자 반도체 칩이 없는 제 1 주 표면의 하나의 영역을 덮고 있다. 이때 적어도 하나의 접촉 금속 증착부는 광전자 반도체 칩의 n-측 접속을 위해서 이용되고, 다른 하나의 접촉 금속 증착부는 광전자 반도체 칩의 p-측 접속을 위해서 이용된다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 반사 작용을 하는 캐스팅 물질을 구비한다. '반사 작용을 한다.'라는 표현은 캐스팅 물질이 가시 스펙트럼 범위 안에 있는 방사선에 대하여 특히 80% 이상의 또는 90% 이상의, 바람직하게는 94% 이상의 반사율을 갖는다는 것을 의미한다. 상기 캐스팅 물질은 바람직하게 확산 방식으로 반사 작용을 한다. 관찰자에게는 캐스팅 물질이 바람직하게 백색으로 보인다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 반사 작용을 하는 캐스팅 물질은 광전자 반도체 칩을 가로 방향으로 둘러싼다. 특히 상기 캐스팅 물질은 둘레에서 적어도 국부적으로 광전자 반도체 칩에 직접 접촉하고 있다. 예컨대 반사 작용을 하는 캐스팅 물질은 캐리어의 제 1 주 표면을 완전히 덮으며, 이 경우에는 단지 캐리어로부터 떨어져서 마주한 상기 광전자 반도체 칩의 상부 면에만 반사 작용을 하는 캐스팅 물질이 없다. 이때에는 상기 반사 작용을 하는 캐스팅 물질이 바람직하게 접촉 금속 증착부도 완전히 덮음으로써, 결과적으로 상기 접촉 금속 증착부는 캐리어에 대한 평면도 상으로는 확인할 수 없다.
반사 작용을 하는 캐스팅 물질로서는 바람직하게 폴리머가 사용되며, 상기 폴리머 내부에는 반사 작용을 하는 입자들이 채워져 있다. 입자를 위한 매트릭스를 형성하는 상기 캐스팅 물질의 폴리머는 예컨대 실리콘, 에폭시드 또는 실리콘-에폭시드-하이브리드 물질이다. 반사 작용을 하는 입자는 예컨대 알루미늄 산화물 또는 티타늄 산화물과 같은 금속 산화물로부터 제조되거나 또는 이와 같은 금속 산화물로 이루어지거나, 칼슘 플루오르화물과 같은 금속 플루오르화물로부터 제조되거나 또는 이와 같은 금속 플루오르화물로 이루어지거나, 또는 규소 산화물로부터 제조되거나 또는 규소 산화물로 이루어진다. 입자의 평균 직경, 예를 들어 Q0로 나타낸 중간-직경(d50)은 바람직하게 0.3 ㎛(0.3 ㎛ 포함) 내지 5 ㎛이다. 전체 캐스팅 물질에서 입자의 중량부는 바람직하게 5%(5% 포함) 내지 50%, 특히 10%(10% 포함) 내지 30%이다. 상기 입자는 바람직하게 자체 백색으로 인해서 그리고/또는 매트릭스 물질에 대한 자체 굴절 지수 차로 인해서 반사 작용을 한다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 캐리어는 적어도 하나의 개구를 가지며, 상기 개구는 제 1 주 표면으로부터 캐리어를 관통하여 상기 제 1 주 표면에 마주 놓인 제 2 주 표면까지 연장된다. 상기 개구는 예를 들어 캐리어 물질 안에 홀 또는 관통구로서 형성되어 있다. 상기 개구는 도전성 물질로 적어도 국부적으로 채워져 있으며, 상기 도전성 물질은 도전 경로가 도전성 물질에 의해서 개구를 관통하여 제 2 주 표면으로부터 캐리어의 제 1 주 표면까지 연장되도록 개구 안에 삽입되어 있다. 이 목적을 위하여 캐리어 쪽을 향하고 있는 내부 면들에 있는 개구는 도전성 물질로 코팅될 수 있다. 하지만, 전체 개구가 도전성 물질로 완전히 채워진 경우도 생각할 수 있다.
상기 실시예에서는 도전성 물질이 바람직하게 광전자 소자의 접촉 금속 증착부와 연결됨으로써, 결과적으로 도전성 물질을 통해서는 개구 안에서 기판이 없는 적어도 하나의 광전자 반도체 칩의 전기적인 콘택팅이 이루어질 수 있게 된다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 개구들 중에 적어도 하나의 개구는 가로 방향으로, 다시 말해 캐리어의 제 1 주 표면에 대하여 평행한 방향으로 캐리어에 의해서 완전히 둘러싸여 있다. 다른 말로 말하자면 개구는 캐리어 내부에서 연장되고, 적어도 거의 실린더, 원뿔대 또는 직육면체와 같은 3차원적인 몸체의 형상을 갖는다. 이때 개구 안에 있는 도전성 물질은 캐리어에 인접한다. 이와 같은 방식으로 개구 안에 있는 도전성 물질은 캐리어에 의하여 외부 영향으로부터 보호된다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 적어도 하나의 개구의 도전성 물질에는 가로 방향으로 국부적으로 캐리어가 없다. 이 경우에 개구는 예를 들어 가로 방향으로 캐리어에 의해서 완전히 둘러싸여 있지 않고, 오히려 외부로 개방되어 있다. 이때 개구는 예를 들어 절반 실린더 또는 1/4 실린더의 형상을 갖는다. 이와 같은 개구 형상은 예를 들어 캐리어가 상기 개구를 관통하여 양단됨으로써 이루어질 수 있다. 이때 광전자 소자는 접속 물질로 습윤 될 수 있는 관통 플레이팅 결합부들을 에지에 가질 수 있다. 이와 같은 방식에 의해서는 예컨대 광전자 소자를 SMT-조립할 때에 개구 영역에서 납땜 메니스커스(meniscus)가 형성될 수 있다.
상기 실시예에서는 광전자 소자가 가로 방향으로 캐리어에 의해서 완전히 둘러싸인 적어도 하나의 개구 그리고 도전성 물질에 대하여 가로 방향으로 국부적으로 접근이 이루어질 수 있는 적어도 하나의 개구를 갖는 것도 가능하다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 캐리어의 제 2 주 표면에는 적어도 하나의 소자 접속부가 배치되어 있다. 상기 소자 접속부는 적어도 하나의 개구의 도전성 물질과 도전성으로 접속되어 있다. 이때 상기 소자 접속부 및 개구 안에 있는 도전성 물질을 통해서는 접촉 금속 증착부 및 그와 더불어 광전자 반도체 칩이 전기적으로 접속될 수 있다. 예를 들어 광전자 소자는 캐리어의 제 2 주 표면에 두 개 이상의 소자 접속부를 포함한다. 이때 광전자 소자로서는 표면 장착 가능한 광전자 소자가 사용될 수 있으며, 이와 같은 광전자 소자는 추가적인 부품 하우징을 사용하지 않고서도 자체적으로 이미 예를 들어 발광 다이오드와 같은 광전자 부품이 된다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 두 개 이상의 동일한 형태의 광전자 반도체 칩을 포함하고, 상기 광전자 반도체 칩들은 캐리어의 제 1 주 표면에 고정되어 있다. 예를 들어 동일한 형태로 형성된 광전자 반도체 칩으로서는 특정 허용 오차 안에서 동일한 세기 및 동일한 파장의 전자기 방사선을 방출하고 동일한 형태로 형성된 발광 다이오드가 사용된다. 또한, 광전자 소자는 적어도 하나의 변환 소자를 구비하며, 상기 변환 소자는 제 1 주 표면으로부터 떨어져서 마주한 자신의 측에서 상기 동일한 형태의 광전자 반도체 칩에 오버래핑(overlapping) 된다. 변환 소자로서는 예를 들어 매트릭스 물질 안에 삽입된 발광 물질이 사용된다. 또한, 변환 소자로서는 세라믹 발광 물질로부터 형성된 소형 플레이트도 사용될 수 있다. 광전자 반도체 칩이 동일한 형태로 구성되었기 때문에, 단 하나의 변환 소자가 동일한 형태로 구성된 광전자 반도체 칩들을 오버래핑할 목적으로 사용될 수 있다. 예를 들어 광전자 반도체 칩들로부터 방출된 광 및 변환 소자에 의하여 파장 변환된 광으로 구성된 혼색 광은 균일하게 방출되며, 이 경우에는 상이한 광전자 반도체 칩들 사이에서 나타나는 색 위치 변동 또는 색 온도 변동 또는 방출된 혼색 광의 세기 변동이 확인되지 않는다.
상기 실시예에서는 반사 작용을 하는 캐스팅 물질이 변환 소자의 측면들을 덮을 수 있음으로써, 결과적으로 단지 광전자 반도체 칩으로부터 떨어져서 마주한 상부 면에만 반사 작용을 하는 캐스팅 물질이 없다. 이때 상기 캐스팅 물질은 캐리어의 제 1 주 표면도 국부적으로 또는 완전히 덮을 수 있다. 캐리어의 남아 있는 외부 면에는 캐스팅 물질이 없을 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 변환 소자는 두 개의 이웃하는 동일한 형태의 광전자 반도체 칩 사이의 중간 공간도 오버래핑한다. 이 경우에 상기 변환 소자는 두 개의 이웃하는 동일한 형태의 광전자 반도체 칩 사이의 중간 공간 ? 이 중간 공간은 방사선을 방출하는 반도체 칩의 경우에는 어둡게 나타남 ? 이 광전자 소자의 방사선 방출 면 안에 있는 어두운 장소 이상으로는 거의 인식되지 않도록 하기 위하여 또는 전혀 인식되지 않도록 하기 위하여 사용될 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 광전자 반도체 칩을 적어도 국부적으로 변형시키는 캐스팅 몸체를 포함하며, 이 경우 상기 캐스팅 몸체는 캐리어의 제 1 주 표면에 인접하고, 캐스팅 몸체의 적어도 하나의 측면을 상기 캐리어의 적어도 하나의 측면과 동일한 높이에서 종료시킨다. 예를 들어 캐스팅 몸체의 모든 측면은 캐리어의 해당 측면과 동일한 높이에서 끝난다. 다시 말하자면 캐스팅 몸체는 가로 방향으로 캐리어 위로 돌출하지 않으며 그리고 그 역도 마찬가지다. 예를 들어 캐스팅 몸체는 캐리어가 다수의 캐리어로 구성된 하나의 캐리어 결합체로 존재하는 한 상기 캐리어 상에 제공될 수 있다. 이때 캐리어 결합체가 개별 캐리어들로 개별화되는 경우에는 캐스팅 몸체에 의해서도 개별화가 이루어짐으로써, 결과적으로 캐스팅 몸체 및 캐리어의 측면들은 동일한 처리 단계에서 형성될 수 있다. 이 경우 캐스팅 몸체는 자신의 측면에 예를 들어 톱질 홈과 같은 개별화 흔적을 갖는다. 이 경우에는 캐리어도 자신의 측면에 예를 들어 톱질 홈과 같은 개별화 흔적을 가질 수 있다. 캐스팅 몸체가 국부적으로는 예를 들어 렌즈의 형태를 따라서 형성될 수 있음으로써, 결과적으로 상기 캐스팅 몸체는 작동 중에 광전자 반도체 칩에 의해서 방출되는 전자기 방사선의 빔을 형성할 목적으로 이용될 수 있다. 예를 들어 캐스팅 몸체는 실리콘 물질, 에폭시드 물질 또는 실리콘-에폭시드-하이브리드 물질에 의해서 형성된다.
더 나아가 광전자 부품이 설명된다. 광전자 부품은 하우징 기본 몸체를 포함한다. 상기 하우징 기본 몸체는 예를 들어 프린트 회로 기판으로 형성될 수 있거나 또는 프린트 회로 기판을 포함할 수 있다. 더 나아가서는 하우징 기본 몸체가 세라믹 물질 또는 플라스틱 물질에 의해서 형성될 수도 있으며, 상기 세라믹 물질 또는 플라스틱 물질 안에는 광전자 소자를 수용하기 위한 공동부가 형성되어 있다. 어떤 경우에든지 광전자 부품은 전술된 적어도 한 가지 실시예에 기재된 바와 같은 적어도 하나의 광전자 소자를 포함한다. 이때 광전자 소자는 하우징 기본 몸체 안에 또는 하우징 기본 몸체에 고정되어 있다. 예를 들어 광전자 소자는 하우징 기본 몸체 안에 또는 하우징 기본 몸체에 고정된 하우징 기본 몸체의 부분들 또는 전기 접속 장소들과 추가로 도전 접속될 수 있다.
광전자 소자의 적어도 한 가지 실시예에 따르면, 광전자 소자는 캐스팅 몸체에 의해서 적어도 국부적으로 변형되었으며, 이 경우 캐스팅 몸체는 캐리어, 광전자 반도체 칩 및 하우징 기본 몸체에 인접한다. 예를 들어 광전자 소자는 하우징 기본 몸체의 공동부 안에 삽입되어 있다. 이때 광전자 소자는 상기 공동부 안에서 캐스팅 몸체를 형성하는 그리고 방사선을 투과시킬 수 있는 캐스팅 물질로 캐스팅될 수 있다. 다시 말하자면, 캐리어 그리고 상기 캐리어 상에 있는 적어도 하나의 광전자 반도체 칩을 구비하는 광전자 소자는 종래의 광전자 반도체 칩의 방식에 따라서 하우징 기본 몸체 안에 고정되고, 캐스팅 몸체로 캐스팅된다. 이와 같은 방식에 의해서 이미 통상적인 방식으로 구입할 수 있는 공지된 하우징 기본 몸체는 본 출원서에 기재된 광전자 소자용으로 사용될 수 있다.
또한, 광전자 소자를 제조하기 위한 방법도 설명된다. 예를 들어 본 출원서에 기재된 방법에 의해서 본 발명에 따른 광전자 소자가 제조될 수 있다. 다시 말해 광전자 소자에 대하여 기술된 모든 특징은 이와 같은 광전자 소자를 제조하기 위한 방법에도 적용되며, 그 역도 역시 마찬가지다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 상기 제조 방법은 다수의 캐리어와 결합된 캐리어 결합체를 준비하는 단계를 포함한다. 예를 들어 캐리어 결합체로서는 캐리어를 형성하는 물질로 이루어진 대형 디스크가 사용된다. 예컨대 세라믹 물질, 규소, 플라스틱으로 이루어진 대형 디스크 또는 박막이 사용될 수 있다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 하나의 기판상에 배치된 다수의 광전자 반도체 칩이 또한 준비된다. 이때 반도체 칩들은 연속하는 활성의 층 시퀀스로서 기판상에 존재할 수 있는데, 다시 말하자면 상기 반도체 칩들은 아직 개별 칩들로 개별화되지는 않았다. 기판으로서는 예를 들어 성장 기판이 사용되며, 상기 성장 기판상에는 광전자 반도체 칩, 다시 말해 상기 활성 층 시퀀스가 에피택셜 성장 방식으로 증착되어 있다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 광전자 반도체 칩들이 기판으로부터 분리된다. 이때 상기 분리 과정은 활성의 층 시퀀스를 개별 광전자 반도체 칩으로 개별화하기 전에 또는 개별화한 후에 이루어질 수 있다. 다시 말하자면, 분리 과정 중에는 광전자 반도체 칩들이 여전히 다수의 광전자 반도체 칩으로 구성된 하나의 결합체 안에 존재할 수 있다. 분리 과정은 예를 들어 레이저-리프트-오프(Laser-Lift-Off)-방법에 의해서 이루어질 수 있다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 광전자 반도체 칩들 중에 적어도 하나의 광전자 반도체 칩이 상기 캐리어 결합체의 캐리어들 중에 적어도 하나의 캐리어 상에 제공되어 고정된다. 이와 같은 과정은 예를 들어 납땜 본딩에 의해서 이루어질 수 있다. 다시 말해 적어도 하나의 광전자 반도체 칩이 캐리어 결합체의 적어도 하나의 캐리어 상에 납땜 된다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 광전자 반도체 칩을 캐리어 상에 제공하기 전에 상기 광전자 반도체 칩을 작동시켜서 기능 통제가 실시된다. 다시 말하자면, 광전자 반도체 칩은 예를 들어 전자기 방사선을 발생하기 위하여 작동된다. 이때 발생하는 전자기 방사선이 측정될 수 있다. 기능을 하지 않는 광전자 반도체 칩이 캐리어 결합체의 캐리어 상에 고정되지 않음으로써, 결과적으로는 어떤 캐리어도 기능적으로 적합하지 않은 반도체 칩으로 덮이지 않게 된다. 또한, 광전자 반도체 칩들은 사전에 분류되어 캐리어 결합체의 캐리어 상에 제공될 수 있다. 다시 말해 예를 들어 동일한 형태의 광전자 반도체 칩들이 캐리어 결합체의 이웃하는 캐리어 상에 제공될 수 있거나 또는 상기 캐리어 결합체의 동일한 캐리어 상에 제공될 수 있다. 더 상세하게 말하자면 광전자 소자를 완성하기 전에 미리 광전자 반도체 칩의 사전 분류가 이루어질 수 있다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 광전자 반도체 칩은 캐리어 결합체의 하나의 캐리어 상에 제공되기 전에 하나의 보조 캐리어 상에 제공된다. 그 다음에 상기 보조 캐리어 상에서 기능 통제가 실시될 수 있다. 이때 광전자 반도체 칩들은 바람직하게 상기 광전자 반도체 칩들이 보조 캐리어로부터 재차 파괴 없이 분리될 수 있도록 상기 보조 캐리어 상에 고정된다. 그 다음에 보조 캐리어로부터 분리된 후에는 광전자 반도체 칩들이 상황에 따라 캐리어 결합체의 하나의 캐리어 상에 고정된다. 사전에 설정될 수 있는 파라미터 범위 안에서 기능을 하지 않는 반도체 칩들이 보조 캐리어 상에 그대로 남아 있음으로써, 결과적으로 값비싼 캐리어 물질이 소비되지 않게 된다. 이와 같은 방식에 의해서는 기능에 적합한 반도체 칩들의 수득률이 소자 비용에 덜 강한 영향을 미치게 된다.
광전자 반도체 칩들을 캐리어 결합체의 캐리어들 상에 제공한 후에는 상기 캐리어 결합체가 개별 소자들로 개별화될 수 있다. 이와 같은 과정은 예를 들어 광전자 반도체 칩의 개별화를 위한 경우에서와 다른 방법들로 이루어질 수 있는데, 그 이유는 반도체 칩의 개별화와 캐리어 결합체의 개별화가 상호 분리되어 있기 때문이다. 예를 들면 "스텔스 다이싱(Stealth Dicing)" 또는 "다이싱 바이 그라인딩(Dicing by Grinding)"과 같은 캐리어 결합체를 개별화하기 위한 특히 효율적인 방법들이 사용될 수 있으며, 이와 같은 방법들에 의해서는 광전자 반도체 소자를 제조할 때의 작업 처리율 및/또는 표면 이용률이 증가하게 된다.
광전자 소자를 제조하기 위한 방법의 적어도 한 가지 실시예에 따르면, 금속 증착부가 캐리어 결합체의 적어도 하나의 캐리어의 제 1 주 표면에 제공된다. 이때 상기 금속 증착부는 광전자 반도체 칩을 캐리어 상에 제공하기 전에 또는 제공한 후에 제공될 수 있다. 또한, 금속 증착부의 한 부분은 반도체 칩의 제공 전에 제공되고, 상기 금속 증착부의 다른 한 부분은 반도체 칩의 제공 후에 제공될 수도 있다. 상기 금속 증착부는 제공된 후에 포토 리소그래픽 방법을 사용해서 하나의 접촉 금속 증착부로 패턴화된다. 다시 말하자면, 예를 들어 상기 금속 증착부의 전기적으로 상호 분리된 두 개의 영역이 캐리어의 제 1 주 표면에서 발생하고, 상기 두 개의 영역에 의하여 방사선을 방출하는 반도체 칩이 n-측에 그리고 p-측에 콘택팅 될 수 있다.
본 출원서에 기재된 광전자 소자, 본 출원서에 기재된 광전자 부품 그리고 본 출원서에 기재된 광전자 소자를 제조하기 위한 방법은 실시예들 및 해당 도면들을 참조하여 아래에서 상세하게 설명된다.
도 1, 도 2, 도 3, 도 4 및 도 9의 개략적인 사시도를 참조해서는 본 출원서에 기재된 광전자 소자의 실시예들이 상세하게 설명된다.
도 5 및 도 6의 개략적인 단면도를 참조해서는 본 출원서에 기재된 광전자 부품의 실시예들이 상세하게 설명된다.
도 7a, 도 7b, 도 7c 및 도 7d를 참조해서는 본 출원서에 기재된 방법에 따른 광전자 소자를 제조하기 위한 공정 흐름(process flows)이 상세하게 설명된다.
도 8a, 도 8b, 도 8c 및 도 8d를 참조해서는 본 출원서에 기재된 광전자 소자를 제조하기 위한 방법의 처리 단계들이 개략적인 단면도로 상세하게 설명된다.
동일한, 동일한 형태의 또는 동일한 작용을 하는 소자들은 도면들에서 동일한 도면 부호를 갖는다. 도면들 그리고 이 도면들에 도시된 소자들의 상호 크기 비율은 척도에 맞는 것으로 간주 될 수 없다. 오히려 개별 소자들은 개관을 명확히 할 목적으로 그리고/또는 이해를 돕기 위하여 과도하게 크게 도시될 수 있다.
도 1은 본 출원서에 기재된 광전자 소자의 한 가지 실시예를 개략적인 사시도로 보여준다. 광전자 소자(100)는 캐리어(1)를 포함한다. 캐리어(1)는 본 경우에 직육면체의 형상으로 형성되었다. 캐리어(1)는 예를 들어 플라스틱, 규소 또는 세라믹 물질로부터 형성된 완전 몸체이다. 캐리어(1)는 제 1 주 표면(1a) 그리고 상기 제 1 주 표면에 마주 놓인 제 2 주 표면(1b)을 포함한다. 또한, 캐리어(1)는 상기 제 1 주 표면(1a) 및 제 2 주 표면(1b)을 서로 연결하는 측면(1c)도 포함한다.
광전자 소자(100)는 또한 기판이 없는 광전자 반도체 칩(2)도 포함한다. 본 경우에 반도체 칩(2)으로서는 기판이 없는 발광 다이오드가 취급된다. 기판이 없는 발광 다이오드(2)는 본딩 물질(4)에 의해서, 예컨대 납땜 물질에 의해서 캐리어(1) 상에서 제 1 주 표면(1a)에 고정되어 있다. 상기 반도체 칩(2)의 캐리어(1) 쪽을 향하고 있는 측은 접촉 금속 증착부(3b)와 도전 접속되어 있다. 상기 반도체 칩(2)의 캐리어(1)로부터 떨어져서 마주한 측은 접촉 금속 증착부(3a)와 도전 접속되어 있다. 반도체 칩(2)은 예를 들어 상기 반도체 칩(2)의 방사선 통과 면(2b)을 측면에서 둘러싸는 도전성 접촉 프레임(2a)을 포함한다. 접촉 금속 증착부(3a)가 상기 접촉 프레임(2a)에 도전 접속되어 있다.
접촉 금속 증착부(3a, 3b)는 캐리어의 제 1 주 표면(1a)에 제공되어 있다. 예를 들어 상기 접촉 금속 증착부(3a, 3b)는 제조를 위하여 캐리어의 제 1 주 표면(1a)에 광범위하게 제공되는데, 예컨대 진공 증착된 후에 이어서 포토 리소그래픽 방식으로 패턴화된다.
광전자 소자(100)는 또한 제 1 주 표면(1a)으로부터 제 2 주 표면(1b)까지의 캐리어(1)를 관통하는 개구(5)도 포함한다. 본 경우에 상기 개구(5)는 실린더의 형태로 형성되었다. 접촉 금속 증착부(3a, 3b) 당 하나의 개구(5)가 존재한다. 개구(5) 안에는 각각 하나의 도전성 물질(6), 예컨대 금속이 삽입되며, 상기 도전성 물질은 캐리어(1)의 제 2 주 표면(1b)에 형성된 소자 접속부(8)와 접촉 금속 증착부(3a, 3b) 사이에서 도전성 접속을 중개한다. 이때 개구(5)는 도전성 물질(6)로 완전히 채워질 수 있다. 또한, 단지 상기 개구(5)의 캐리어(1) 쪽을 향하는 내부 면만 도전성 물질(6)로, 예컨대 금속으로 코팅될 수도 있다.
전체적으로 볼 때 상기 방식에 의해서는 표면 장착 가능한 광전자 소자(100)가 제공된다. 상기 광전자 소자는 광전자 부품을 제조하기 위하여 하우징 기본 몸체 안에 장착될 수 있다(이와 관련해서는 예를 들어 도 5 및 도 6을 참조할 것). 또한, 광전자 소자 자체가 광전자 부품의 형태로 이용될 수도 있고, 광전자 소자(100)를 추가의 하우징으로 감싸거나 캡슐화하는 과정이 이루어지지 않을 수도 있다.
도 2와 연관해서는 본 출원서에 기재된 광전자 소자(100)의 추가의 한 가지 실시예가 상세하게 설명된다. 도 1에 따른 실시예와 달리 캐리어는 절단 선(7)을 따라서 둘로 나누어진다. 다시 말하자면, 예를 들어 캐리어 결합체를 개별화할 때에 개구(5)를 관통해서 개별화가 이루어짐으로써, 결과적으로 개구(5) 안에 있는 도전성 물질(6)에는 캐리어(1)의 한 측면(1c)으로부터 자유롭게 접근할 수 있게 된다. 이와 같은 방식에 의해서는 개구(5)에 의해 형성된 관통 플레이트 결합부들이 습윤될 수 있다. 광전자 소자(100)의 납땜 본딩시에는 납땜 메니스커스가 형성되며, 상기 납땜 메니스커스는 도전성 물질(6)의 영역에서는 캐리어(1)의 측면(1c)에 있는 개구(5) 내부까지 연장될 수 있다. 이와 같은 상태는 한 편으로는 광전자 소자(100)의 콘택팅을 개선할 목적으로 이용되고, 다른 한 편으로는 이와 같은 방식으로 상기 광전자 소자의 납땜 결합이 신뢰할만한지의 여부를 시각적으로 통제할 수 있게 되는데, 그 이유는 측면들이 습윤되면 소자 접속부(8)도 납땜 물질로 습윤될 수 있기 때문이다.
도 3과 연관해서는 본 출원서에 기재된 광전자 소자(100)의 추가의 한 가지 실시예가 상세하게 설명되며, 본 실시예에서는 도 1에 따른 소자와 달리 캐스팅 몸체(11)가 존재하고, 상기 캐스팅 몸체는 반도체 칩(2) 및 캐리어(1)와 상기 캐리어의 제 1 주 표면(1a)에서 직접 접촉한다. 캐스팅 몸체(11)는 예를 들어 캐리어(1)가 아직 캐리어 결합체로 존재할 때에 제공될 수 있다. 그 후에 캐리어 결합체가 개별 캐리어(1)로 개별화될 때에 캐스팅 몸체도 함께 개별화된다. 이와 같은 방식에 의해서는 캐스팅 몸체(11)의 측면(11c)과 캐리어(1)의 측면(1c)이 서로 동일한 높이에서 끝나게 된다. 이때 두 개의 측면(1c, 11c)은 개별화 공정의 흔적, 예컨대 파괴 흔적 또는 톱질 홈을 갖게 된다.
캐스팅 몸체(11)는 또한 렌즈(11a)로 형성되어 예를 들어 빔을 형성할 목적으로 이용되거나 또는 광전자 소자(100)로부터의 방사선 방출 가능성을 확대시키는 영역도 포함할 수 있다. 상기 캐스팅 몸체는 예컨대 실리콘으로 형성되고, 확산 방식으로 분산되는 입자 및/또는 발광 변환 물질의 입자(각각 도시되어 있지 않음)를 함유할 수 있다.
도 4와 연관해서는 본 출원서에 기재된 광전자 소자의 추가의 한 가지 실시예가 상세하게 설명된다. 본 실시예에서 광전자 소자(100)는 다수의, 본 경우에는 다섯 개의 기판 없는 광전자 반도체 칩(2)을 포함한다. 각각의 광전자 반도체 칩(2)은 한 쌍의 접촉 금속 증착부(3a, 3b)를 통해서 도전 접속될 수 있다. 또한, 광전자 반도체 칩(2)들이 직렬로 접속될 수도 있다. 더 나아가서는 관통 플레이트 결합부를 형성하기 위하여 개구(5)가 존재할 수도 있는데, 상기 개구를 통해서는 광전자 반도체 칩(2)이 제 2 주 표면(1b)으로부터 소자 접속부(8) 위에 전기적으로 콘택팅될 수 있다.
본 실시예에서 광전자 반도체 칩(2)으로서는 예를 들어 기판이 없는 동일한 형태의 발광 다이오드가 사용된다. 반도체 칩(2)은 기능 검사 후에 의도한 바대로 캐리어(1) 상에 제공된다. 이때 방출된 광의 피크 파장 및 방출된 광의 세기와 같은 물리적인 특성 측면에서 우수하게 서로 일치하는 반도체 칩(2)들은 동일 캐리어(1) 상에 제공되어 하나의 공통된 변환기 층(9)으로 덮일 수 있다. 이 경우 광전자 소자(100)는 방사 면을 갖게 되는데, 상기 방사 면은 캐리어(1)로부터 떨어져서 마주한 상기 변환 소자(9)의 측에 의해서 형성되었으며, 상기 방사 면으로부터는 광이 균일하게 방출된다. 변환 소자로서는 예를 들어 발광 변환 물질의 입자들이 그 내부에 삽입된 매트릭스 물질 또는 박막이 사용될 수 있다. 더 나아가 변환 소자(9)는 세라믹 발광 변환 물질로 이루어진 소형 플레이트에 의해서 형성될 수도 있다. 이 경우 변환 소자(9)는 이웃하는 반도체 칩(2)들 사이에 형성된 중간 공간(10)까지도 오버래핑한다.
도 5의 개략적인 단면도와 연관해서는 본 출원서에 기재된 광전자 부품의 제 1 실시예가 상세하게 설명된다. 상기 광전자 부품은 하우징 기본 몸체(12)를 포함한다. 하우징 기본 몸체(12)는 예를 들어 플라스틱 물질 또는 세라믹 물질로 형성되었다. 하우징 기본 몸체(12)는 본 출원서에 기재된 광전자 소자(100)를 수용하기 위하여 제공된 공동부(3)를 구비한다. 본 실시예에서 광전자 소자(100)는 열 저항이 낮고 전위가 없는 히트 싱크(15) 상에 제공된다. 이때 히트 싱크(15)의 표면 품질에 대한 요구 조건들은 많지 않은데, 그 이유는 캐리어(1)의 상대적으로 크기가 큰 제 2 주 표면(1b)을 통한 열 확산이 우수하고 접착제(16)를 이용한 조립이 허용되기 때문이다. 다시 말해 캐리어(1)가 작동 중에 반도체 칩(2)에 의해서 발생하는 열을 확산시키기 위하여 이용되고, 발생 된 열이 제 2 주 표면(1b)을 통하여 히트 싱크(15)로 특히 광범위하게 방출됨으로써, 결과적으로 히트 싱크(15)와 캐리어(1) 간의 열적 결합이 특별히 우수할 필요가 없기 때문이다. 그렇기 때문에 캐리어(1)는 예를 들어 납땜 본딩 대신에 접착 방식에 의해서도 히트 싱크(15) 상에 제공될 수 있다. 본 발명에 따른 광전자 부품은 또한 접속 장소(14)를 더 포함하고, 상기 접속 장소를 통해서 광전자 부품이 외부로부터 콘택팅 될 수 있다. 접속 장소(14)는 본딩 와이어(17)를 통해서 캐리어의 제 1 주 표면(1a)에 있는 접촉 금속 증착부(3a, 3b)에 도전 접속된다. 광전자 소자, 다시 말해 캐리어 및 반도체 칩(2)은 캐스팅 몸체(11)에 의해서 캐스팅될 수 있는데, 상기 캐스팅 몸체는 또한 하우징 기본 몸체(12) 및 히트 싱크(15)와도 직접 접촉하고 있다. 더 상세하게 말하자면, 광전자 소자(100)는 종래의 광전자 반도체 칩의 방식을 따라 하우징 기본 몸체의 공동부(13) 안에서 캐스팅될 수 있다.
도 6의 개략적인 단면도와 연관해서는 본 출원서에 기재된 광전자 부품의 추가의 한 가지 실시예가 상세하게 설명된다. 도 5에 따른 실시예와 달리 본 실시예에서는 본딩 와이어(17)가 생략되어 있다. 반도체 칩(2)과 광전자 부품의 접속 장소(14) 간의 콘택팅은 도 1 및 도 2와 연관해서 상세하게 기술된 바와 같이 예를 들어 관통 플레이트 결합을 통해서 이루어진다. 본 실시예에서 상기 관통 플레이트 결합부의 도전성 물질(6)은 예를 들어 도 2와 연관해서 상세하게 설명된 바와 같이 캐리어(1)의 측면(1c)에서 노출된다. 전체적으로 볼 때 상기와 같은 방식에 의해서는 도 5에 따른 와이어 콘택팅에 비해 특히 평평하면서도 신뢰할만한 구조적 형상이 구현되었다.
도 7a, 도 7b, 도 7c 및 도 7d와 연관해서는 본 출원서에 기재된 광전자 소자를 제조하기 위한 공정 흐름의 다양한 변형 예들이 상세하게 설명된다. 도 8a, 도 8b, 도 8c 및 도 8d와 연관해서는 본 출원서에 기재된 광전자 소자를 제조하기 위한 방법의 개별적인 처리 단계들이 개략적인 단면도를 참조하여 설명된다.
도 7a에 기재된 공정 흐름에 따르면, 본 출원서에 기재된 광전자 소자를 제조하기 위한 방법은 다음과 같은 단계들을 포함한다:
A: 제일 먼저 활성의 층 시퀀스(21)를 기판(20) 상에 준비한다(이와 관련해서는 도 8a도 참조 될 수 있다). 활성의 층 시퀀스(21)로서는 예를 들어 전자기 방사선을 검출 또는 발생하기 위하여 적어도 하나의 활성 층을 구비하는 그리고 에피택셜 성장 방식으로 제조된 활성의 층 시퀀스가 취급된다. 활성 층 시퀀스(21)는 에피택셜 성장 방식으로 예를 들어 성장 기판(20) 상에 증착된다.
B: 후속하는 처리 단계에서는 기판(20)으로부터 떨어져서 마주한 상기 활성 층 시퀀스(21)의 측에 반사 작용을 하는 층이 제조될 수 있으며, 상기 층은 미러로서 이용된다. 또한, 예를 들어 추후에 제조되는 반도체 칩(2)의 접촉 장소들을 규정하기 위해서 이용되는 패시베이션(passivation)도 형성될 수 있다.
C: 본 단계에서는 상기 활성 층 시퀀스(21)가 추후에 반도체 칩(2)이 되는 개별 세그먼트로 개별화될 수 있다.
D: 그 다음에 이어서 기판(20)으로부터 떨어져서 마주한 상기 활성 층 시퀀스(21)의 측에 납땜 층이 제공될 수 있다.
E: 후속하는 한 가지 처리 단계에서는 상기 개별 세그먼트들, 다시 말해 칩들이 예를 들어 본딩 물질(23)에 의해서 보조 캐리어(22) 상으로 이송되며, 이 경우 상기 본딩 물질과 관련해서는 도 8b를 참조할 수 있다. 그 다음에 이어서 기판(20)이 활성 층 시퀀스(21)로부터 분리되는데, 이와 관련해서는 도 8c가 참조 될 수 있다.
F: 기판(20)으로부터 멀리 떨어진 활성 층 시퀀스(21)의 측에 반도체 칩(2)의 상부 면 콘택을 제조한다.
G: 본 단계에서는 광전자 반도체 칩의 기능 통제가 이루어진다. 본 경우에는 보조 캐리어(22) 상에서 기능 통제가 이루어진다. 이와 같은 기능 통제를 할 때에 반도체 칩(2)의 전기-광학적인 특성화(characterizing)가 이루어짐으로써, 결과적으로 상기 반도체 칩들은 추후에 자신의 물리적인 특성들에 상응하게 분류될 수 있다. 다시 말하자면, 개별 반도체 칩(2)을 개별 부류(소위 저장용 통(Bins))에 편입시키는 웨이퍼-매핑(Wafer-Mapping)이 이루어진다.
H: 다음 처리 단계에서는 다수의 캐리어(1)로 구성된 캐리어 결합체 상에서 반도체 칩(2)의 조립이 이루어지는데, 이와 관련해서는 도 8d도 참조 될 수 있다.
I: 그 다음에 이어서 반도체 칩(2)의 상부 면 콘택들이 예를 들어 금속 증착 및 후속하는 포토 기술에 의해서 콘택팅 된다.
J: 경우에 따라서는 본 단계에서 변환 소자(9)의 적층 및/또는 캐스팅 몸체(11)를 이용한 캐스팅이 이루어진다.
K: 다수의 캐리어(1)로 구성된 캐리어 결합체를 캐리어(1)의 측면(1c)을 따라서 개별적인 광전자 소자(100)로 개별화한다. 예를 들어 도 1, 도 2, 도 3 및 도 4와 연관해서 기술된 바와 같이(단계 X) 표면 장착 가능한 완전한 부품이 생성되거나 또는 예를 들어 도 5 및 도 6과 연관해서 기술된 바와 같이(단계 Y) 하우징 기본 몸체 내부에 소자가 조립된다.
도 7b와 연관해서는 한 가지 대안적인 공정 흐름이 기술된다. 도 7a와 연관해서 기술된 공정 흐름과 달리 본 공정 흐름에서는 상기 공정 흐름 D와 C가 교체되었다. 다시 말하자면, 활성 층 시퀀스(21)를 개별화하기 이전에 납땜 층이 개별 세그먼트 내부에 제공된다.
도 7c와 연관해서는 본 출원서에 기재된 제조 방법을 위한 한 가지 공정 흐름의 추가의 한 가지 변형 예가 상세하게 설명된다. 도 7b와 연관해서 기술된 공정 흐름과 달리 본 공정 흐름에서는 공정 단계 C에서 이루어지는 활성 층 시퀀스(21)의 개별 세그먼트로의 개별화 과정이 공정 단계 F 이후에, 다시 말해 상부면 콘택을 제조한 이후에 이루어진다. 더 상세하게 말하자면, 본 경우에 상기 상부 면 콘택에 의해서는 추후에 형성되는 반도체 칩(2)의 위치가 규정될 수 있다.
도 7d와 연관해서는 본 출원서에 기재된 제조 방법의 추가의 한 가지 변형 예가 상세하게 설명된다. 도 7d와 연관해서 기술된 공정 흐름은 보조 캐리어(22)를 필요로 하지 않는 방법이 기술된다. 다시 말해 상기 처리 단계 E가 생략된다. 상기 처리 단계 D(납땜 층을 제공하는 단계) 이후에는 여전히 기판(20) 상에 제공되어 있는 광 활성 소자들의 전기-광학적인 특성화가 이루어진다(처리 단계 G1). 처리 단계 H에서는 광 활성 소자, 다시 말해 추후의 반도체 칩(2)이 기판(20)으로부터의 분리 작용에 의해서 다수의 캐리어(1)로 구성된 캐리어 결합체 상에 장착된다.
예컨대 변환 소자(9) 또는 캐스팅 소자(11)를 제공한 후에 처리 단계 J에서 실시될 수 있는 처리 단계 G2에서는 다수의 캐리어(1)로 구성된 캐리어 결합체가 개별 광전자 소자(100)로 개별화되기 전에, 이미 캐리어(1) 상에 장착되어 있는 반도체 칩(2)의 전기-광학적인 특성화가 추가로 이루어진다.
도 9와 연관해서는 본 출원서에 기재된 광전자 소자(100)의 추가의 한 가지 실시예가 개략적인 단면도를 참조하여 상세하게 설명된다. 도 1과 연관해서 기술된 실시예와 달리 도 9에 따른 실시예에서 광전자 반도체 칩(2)은 콘택이 내부에 분포된 표면 장착 가능한 반도체 칩으로서 형성되었다. 다시 말하자면, 칩(2)이 관통 플레이트 결합부(2c)를 포함하고, 상기 결합부를 통해서는 반도체 칩이 예를 들어 n-측에 콘택팅 될 수 있다. 이때 상기 관통 플레이트 결합부(2c)는 예를 들어 p-도핑 된 층들 그리고 반도체 칩(2)의 활성 구역을 관통한다. 하지만, 상기 관통 플레이트 결합부(2c)가 반도체 칩(2)의 p-측에 콘택팅 되는 것도 생각할 수 있다. 이 경우에는 관통 플레이트 결합부(2c)가 n-도핑된 영역들 그리고 반도체 칩(2)의 활성 구역을 관통하게 된다. 또한, 도 9에 따른 광전자 소자(100)는 도 1, 도 2, 도 3 및 도 4와 연관해서 기술된 바와 같은 형상으로 형성될 수 있다. 단 한 가지 차이점은 표면 장착 가능한 반도체 칩이 사용된다는 것이다.
본 특허 출원서는 독일 특허 출원서 102009047878.7호 및 102009051746.4호를 우선권으로 주장하며, 상기 우선권 서류들의 공개 내용은 인용의 방식으로 본 출원서에 수용된다.
본 발명은 실시예들을 참조하는 상세한 설명으로 인해 상기 실시예들에만 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 상기 특징들의 각각의 조합을 포함하며, 상기 특징 또는 특징 조합 자체가 특허청구범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도, 특히 상기 각각의 특징 조합은 특허청구범위에 포함된 것으로 간주한다.

Claims (14)

  1. 광전자 소자로서,
    제 1 주 표면(1a)을 갖는 캐리어(1),
    기판이 없는 적어도 하나의 광전자 반도체 칩(2), 그리고
    접촉 금속 증착부(3a, 3b)를 포함하며, 이때
    상기 캐리어(1)는 전기 절연성으로 형성되었으며,
    상기 적어도 하나의 광전자 반도체 칩(2)은 본딩 물질(4), 특히 납땜 물질에 의해서 상기 캐리어(1)의 제 1 주 표면(1a)에 고정되며,
    상기 접촉 금속 증착부(3a, 3b)는 광전자 반도체 칩(2)이 없는 상기 제 1 주 표면(1a)의 적어도 하나의 영역을 덮으며, 그리고
    상기 접촉 금속 증착부(3a, 3b)가 상기 광전자 반도체 칩(2)과 도전 접속된,
    광전자 소자.
  2. 제 1 항에 있어서,
    상기 캐리어(1)가 적어도 하나의 개구(5)를 구비하고, 상기 개구는 제 1 주 표면(1a)으로부터 캐리어(1)를 관통하여 상기 제 1 주 표면(1a)에 마주 놓인 제 2 주 표면(1b)까지 연장되며, 이때
    상기 개구(5)는 도전성 물질(6)로 적어도 국부적으로 채워져 있으며, 그리고
    상기 도전성 물질(6)이 상기 접촉 금속 증착부(3a, 3b)와 도전 접속된,
    광전자 소자.
  3. 제 2 항에 있어서,
    적어도 하나의 개구(5)가 캐리어(1)에 의해서 가로 방향으로 완전히 둘러싸인,
    광전자 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 하나의 개구(5)의 도전성 물질(6)에 가로 방향으로 캐리어(1)가 없는,
    광전자 소자.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 캐리어(1)의 제 2 주 표면(1b)에 적어도 하나의 소자 접속부(8)가 배치되어 있으며, 이때
    상기 소자 접속부(8)는 적어도 하나의 개구(5)의 도전성 물질(6)과 도전 접속된,
    광전자 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 캐리어(1)의 제 1 주 표면(1a)에 고정된 동일한 형태의 두 개 이상의 광전자 반도체 칩(2), 그리고
    상기 제 1 주 표면(1a)으로부터 떨어져서 마주한 측에서 상기 동일한 형태의 광전자 반도체 칩(2)을 오버래핑하는 적어도 하나의 변환 소자(9)를 구비하는,
    광전자 소자.
  7. 제 6 항에 있어서,
    상기 변환 소자(9)가 두 개의 이웃하는 동일한 형태의 광전자 반도체 칩(2) 사이에 형성된 중간 공간(10)을 오버래핑하는,
    광전자 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 광전자 반도체 칩(2)을 적어도 국부적으로 변형시키는 캐스팅 몸체(11)를 구비하며, 이때
    상기 캐스팅 몸체(11)는 캐리어(1)의 제 1 주 표면(1a)에 인접하고,
    상기 캐스팅 몸체의 적어도 하나의 측면(11c)이 캐리어(1)의 적어도 하나의 측면(1c)과 동일한 높이에서 종료되는,
    광전자 소자.
  9. 광전자 부품으로서,
    하우징 기본 몸체(12) 그리고
    제 1 항 내지 제 8 항 중 어느 한 항에 따른 적어도 하나의 광전자 소자(100)를 구비하며, 이때
    상기 광전자 소자(100)가 상기 하우징 기본 몸체(12) 내부에 또는 상기 하우징 기본 몸체(12) 상에 고정된,
    광전자 부품.
  10. 제 9 항에 있어서,
    상기 광전자 소자(100)가 상기 캐스팅 몸체(11)에 의해서 적어도 국부적으로 변형되며, 이때
    상기 캐스팅 몸체(11)는 캐리어(1), 광전자 반도체 칩(2) 그리고 하우징 기본 몸체(12)에 인접하는,
    광전자 부품.
  11. 광전자 소자를 제조하기 위한 방법으로서,
    다수의 캐리어(1)로 구성된 캐리어 결합체를 준비하는 단계,
    다수의 광전자 반도체 칩(2)을 기판(20) 상에 준비하는 단계,
    상기 광전자 반도체 칩(2)을 기판(20)으로부터 분리하는 단계, 그리고
    납땜 본딩 방식을 이용해서 상기 광전자 반도체 칩(2)들 중에 적어도 하나의 광전자 반도체 칩을 상기 캐리어 결합체의 적어도 하나의 캐리어(1) 상에 제공하는 단계를 포함하며, 이 경우에는
    캐리어(1) 상에 상기 광전자 반도체 칩(2)을 제공하기 전에 상기 광전자 반도체 칩(2)을 작동시켜서 기능 통제를 실시하는,
    광전자 소자를 제조하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 캐리어 결합체의 하나의 캐리어(1) 상에 상기 광전자 반도체 칩(2)을 제공하기 전에 상기 광전자 반도체 칩(2)을 보조 캐리어(22) 상에 제공하며, 그리고
    상기 보조 캐리어(22) 상에서 상기 기능 통제를 실시하는,
    광전자 소자를 제조하기 위한 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 캐리어 결합체의 적어도 하나의 캐리어(1)의 제 1 주 표면(1a) 상에 금속 증착부를 제공하며, 그리고
    그 다음에 이어서 포토 리소그래픽 방법을 사용하여 상기 금속 증착부를 하나의 접촉 금속 증착부(3a, 3b)로 패턴화하는,
    광전자 소자를 제조하기 위한 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    제 1 항 내지 제 8 항 중 어느 한 항에 따른 광전자 소자를 제조하는,
    광전자 소자를 제조하기 위한 방법.
KR1020127011272A 2009-09-30 2010-08-31 광전자 소자 KR20120091173A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102009047878.7 2009-09-30
DE102009047878 2009-09-30
DE102009051746.4 2009-11-03
DE102009051746A DE102009051746A1 (de) 2009-09-30 2009-11-03 Optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
KR20120091173A true KR20120091173A (ko) 2012-08-17

Family

ID=43662656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011272A KR20120091173A (ko) 2009-09-30 2010-08-31 광전자 소자

Country Status (8)

Country Link
US (1) US8853732B2 (ko)
EP (1) EP2483937B1 (ko)
JP (1) JP2013506976A (ko)
KR (1) KR20120091173A (ko)
CN (1) CN102576790B (ko)
DE (1) DE102009051746A1 (ko)
TW (1) TW201126775A (ko)
WO (1) WO2011039023A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011105010A1 (de) * 2011-06-20 2012-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012200416B4 (de) 2012-01-12 2018-03-01 Osram Opto Semiconductors Gmbh Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls
DE102012101463A1 (de) 2012-02-23 2013-08-29 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und derart hergestelltes optoelektronisches Bauelement
DE102012108160A1 (de) 2012-09-03 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102014101492A1 (de) 2014-02-06 2015-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014101489B4 (de) * 2014-02-06 2023-03-02 Pictiva Displays International Limited Verfahren zur Herstellung einer optoelektronischen Anordnung
DE102015208704A1 (de) * 2015-05-11 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102015114010A1 (de) * 2015-08-24 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Verfahren zum Betrieb eines optoelektronischen Bauelements
DE102015118433A1 (de) * 2015-10-28 2017-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR102487685B1 (ko) * 2015-11-10 2023-01-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 조명 장치
DE102016104383A1 (de) * 2016-03-10 2017-09-14 Osram Opto Semiconductors Gmbh Verfahren und optoelektronische Leuchtvorrichtung zum Beleuchten eines Gesichts einer Person sowie Kamera und mobiles Endgerät
DE102016108682A1 (de) 2016-05-11 2017-11-16 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102018101582B4 (de) * 2018-01-24 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierende Vorrichtung
KR102567568B1 (ko) * 2018-04-06 2023-08-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
JP2002335020A (ja) * 2001-05-10 2002-11-22 Nichia Chem Ind Ltd 発光装置
JP4876356B2 (ja) 2001-09-05 2012-02-15 ソニー株式会社 回路素子内蔵基板の製造方法、並びに電気回路装置の製造方法
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
DE10233050B4 (de) * 2002-07-19 2012-06-14 Osram Opto Semiconductors Gmbh Lichtquelle auf LED-Basis für die Erzeugung von Licht unter Ausnutzung des Farbmischprinzips
JP2004363279A (ja) * 2003-06-04 2004-12-24 Sony Corp 光電変換装置の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
US7919787B2 (en) 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
JP4458804B2 (ja) * 2003-10-17 2010-04-28 シチズン電子株式会社 白色ｌｅｄ
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
US8482663B2 (en) 2004-06-30 2013-07-09 Osram Opto Semiconductors Gmbh Light-emitting diode arrangement, optical recording device and method for the pulsed operation of at least one light-emitting diode
US7329905B2 (en) * 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
JP2006100787A (ja) * 2004-08-31 2006-04-13 Toyoda Gosei Co Ltd 発光装置および発光素子
CN100433383C (zh) 2004-08-31 2008-11-12 丰田合成株式会社 光发射装置及其制造方法和光发射元件
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
TW200637033A (en) * 2004-11-22 2006-10-16 Matsushita Electric Ind Co Ltd Light-emitting device, light-emitting module, display unit, lighting unit and method for manufacturing light-emitting device
JP2006313825A (ja) * 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
CN100472830C (zh) * 2005-08-25 2009-03-25 夏普株式会社 半导体发光器件制造方法
TWI307178B (en) 2006-03-24 2009-03-01 Advanced Optoelectronic Tech Package structure of led
US20080035942A1 (en) * 2006-08-08 2008-02-14 Lg Electronics Inc. Light emitting device package and method for manufacturing the same
KR101271225B1 (ko) * 2006-10-31 2013-06-03 삼성디스플레이 주식회사 발광 다이오드 칩 및 발광 다이오드 광원 모듈의 제조 방법
TWI320608B (en) * 2006-12-06 2010-02-11 Chipmos Technologies Inc Light emitting chip package and light source module
KR100947454B1 (ko) * 2006-12-19 2010-03-11 서울반도체 주식회사 다단 구조의 열전달 슬러그 및 이를 채용한 발광 다이오드패키지
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5158472B2 (ja) 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
JP2009117536A (ja) * 2007-11-05 2009-05-28 Towa Corp 樹脂封止発光体及びその製造方法
KR101517644B1 (ko) * 2007-11-29 2015-05-04 니치아 카가쿠 고교 가부시키가이샤 발광장치 및 그 제조방법
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
CN102954401B (zh) * 2011-08-23 2015-01-14 松下电器产业株式会社 Led单元以及使用该led单元的照明装置

Also Published As

Publication number Publication date
CN102576790A (zh) 2012-07-11
EP2483937B1 (de) 2019-01-09
US20120248492A1 (en) 2012-10-04
CN102576790B (zh) 2016-08-03
US8853732B2 (en) 2014-10-07
TW201126775A (en) 2011-08-01
EP2483937A1 (de) 2012-08-08
JP2013506976A (ja) 2013-02-28
DE102009051746A1 (de) 2011-03-31
WO2011039023A1 (de) 2011-04-07

Similar Documents

Publication Publication Date Title
KR20120091173A (ko) 광전자 소자
EP3454372B1 (en) Light emitting diode
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
JP5727784B2 (ja) オプトエレクトロニクス部品の製造方法
TWI396309B (zh) 照明裝置
CN108987546B (zh) 发光二极管、发光二极管模块和制造发光二极管的方法
JP5355536B2 (ja) 光電素子および光電素子の製造方法
JP5615433B2 (ja) 発光素子、及び、発光素子の製造方法
TWI389328B (zh) 光電半導體構件及其製造方法
KR101642867B1 (ko) 광전자 반도체 컴포넌트
US20060118800A1 (en) Light emitting device package
JP6862556B2 (ja) 半導体素子
US20160087161A1 (en) Lighting apparatus including an optoelectronic component
KR101403639B1 (ko) 반도체 발광소자
JP2021518666A (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
JP2012507157A (ja) 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法
US8017968B2 (en) Light-emitting diode chip package body and method for manufacturing same
JP2013529841A (ja) オプトエレクトロニクス素子
CN110197864B (zh) 半导体发光器件及其制造方法
JP2019536280A (ja) 半導体素子パッケージ及びその製造方法
JP2012523108A (ja) オプトエレクトロニクス部品
KR100866879B1 (ko) 발광 소자 패키지 및 그 제조방법
EP2930749B1 (en) Light-emitting device and method of producing the same
KR102329776B1 (ko) 금속 벌크를 포함하는 발광 소자
TWI407603B (zh) 發光元件封裝結構及其製程

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid