JP6862556B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6862556B2
JP6862556B2 JP2019536302A JP2019536302A JP6862556B2 JP 6862556 B2 JP6862556 B2 JP 6862556B2 JP 2019536302 A JP2019536302 A JP 2019536302A JP 2019536302 A JP2019536302 A JP 2019536302A JP 6862556 B2 JP6862556 B2 JP 6862556B2
Authority
JP
Japan
Prior art keywords
light emitting
dbr layer
electrode
layer
emitting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019536302A
Other languages
English (en)
Other versions
JP2020504908A (ja
Inventor
イ，クォンファ
パク，スイク
イ，ヨンギョン
キム，ペクジュン
キム，ミョンソプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170012006A external-priority patent/KR102722845B1/ko
Priority claimed from KR1020170040524A external-priority patent/KR102308692B1/ko
Priority claimed from KR1020170040526A external-priority patent/KR102327777B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2020504908A publication Critical patent/JP2020504908A/ja
Application granted granted Critical
Publication of JP6862556B2 publication Critical patent/JP6862556B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

実施例は、半導体素子、半導体素子の製造方法、半導体素子パッケージ、半導体素子パッケージを含むオブジェクト検出装置に関するものである。
GaN、AlGaN等の化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有する等の多様な長所を有することから、発光素子、受光素子及び各種ダイオード等に多様に用いられている。
特に、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用した発光ダイオード(Light Emitting Diode)やレーザダイオード(Laser Diode)のような発光素子は、薄膜成長技術及び素子材料の開発により赤色、緑色、青色及び紫外線等多様な波長帯域の光を具現できる長所がある。また、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用した発光ダイオードやレーザダイオードのような発光素子は、蛍光物質を利用したり色を組合わせることで、効率のよい白色光源も具現可能である。このような発光素子は、蛍光灯、白熱灯等既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の長所を有する。
さらに、光検出器や太陽電池のような受光素子も、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することで、ガンマ線からラジオ波長領域まで多様な波長領域の光を利用することができる。また、このような受光素子は、速い応答速度、安全性、環境親和性及び素子材料の容易な調節といった長所を有することで、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
従って、半導体素子は、光通信手段の送信モジュール、LCD(Liquid Crystal Display)表示装置のバックライトを構成する冷陰極管(CCFL：Cold Cathode Fluorescence Lamp)を代替できる発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯及びガスや火災を感知するセンサ等にまで応用が拡散している。また、半導体素子は、高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大されつつある。
発光素子(Light Emitting Device)は、例えば周期律表上のＩＩＩ族‐Ｖ族元素またはＩＩ族‐ＶＩ族元素を利用して電気エネルギーが光エネルギーに変換される特性のｐ‐ｎ接合ダイオードとして提供され、化合物半導体の組成比を調節することで、多様な波長を具現することができる。
一方、半導体素子は、応用分野が多様になってくることにつれて、高出力、高電圧駆動が求められている。半導体素子の高出力、高電圧駆動により半導体素子から発生する熱によって、半導体素子パッケージの温度が高くなりつつある。ところが、半導体素子における熱を効率的に放出できない場合に、温度上昇によって光出力が低下し、電力変換効率(PCE：Power Conversion Efficiency)が低下することができる。従って、半導体素子で発生する熱を効率的に放出し、電力変換効率を向上させるための方案が求められている。
実施例は、放熱特性が優れる半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置を提供しようとする。
実施例は、光抽出効率を高めて高出力の光を提供できる半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置を提供しようとする。
実施例は、電力変換効率を向上させることができる半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置を提供しようとする。
実施例に係る半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１DBR層および前記第３DBR層と電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第１発光構造物および前記第２発光構造物と離隔して配置され、前記第１電極と電気的に連結された第１ボンディングパッドと、前記第１ボンディングパッドと離隔して配置され、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２ボンディングパッドと、を含むことができる。
実施例に係る半導体素子は、前記第１DBR層と前記第３DBR層を物理的に連結する第１導電型DBR層をさらに含み、前記第１電極は、前記第１導電型DBR層の上部面に接触して配置されてもよい。
実施例によれば、前記第１電極は、前記第１発光構造物の周りと前記第２発光構造物の周りに配置され、前記第１発光構造物と前記第２発光構造物を露出させる開口部を含むことができる。
実施例に係る半導体素子は、前記第１発光構造物および前記第２発光構造物と離隔して配置され、第１導電型DBR層と第２導電型DBR層を含むダミー発光構造物と、前記第１電極と電気的に連結され、前記ダミー発光構造物の上に配置されたパッド電極と、を含み、前記第１ボンディングパッドは、前記パッド電極の上に配置されてもよい。
実施例によれば、前記パッド電極は、前記ダミー発光構造物の前記第１導電型DBR層および前記第２導電型DBR層と電気的に連結されてもよい。
実施例によれば、前記ダミー発光構造物は、前記第２ボンディングパッドの少なくとも一面に配置され、前記第２ボンディングパッドの側面に沿って離隔して配置されてもよい。
実施例によれば、前記第２ボンディングパッドの下部面と前記第２DBR層の上部面が直接接触して配置され、前記第２ボンディングパッドの下部面と第４DBR層の上部面が直接接触して配置されてもよい。
実施例に係る半導体素子は、前記第１発光構造物の側面と前記第２発光構造物の側面をカバーし、前記第１発光構造物の上部面と前記第２発光構造物の上部面を露出させ、前記第１発光構造物と前記第２発光構造物の間の領域で前記第１電極の上に配置される絶縁層を含むことができる。
実施例によれば、前記絶縁層は、前記第１発光構造物の周りと第２発光構造物の周りで、前記第１電極の上部面と前記第２ボンディングパッドの下部面の間に配置されてもよい。
実施例によれば、前記絶縁層はDBR層であってもよい。
実施例に係る半導体素子は、前記第１発光構造物の前記第１DBR層から延長され、前記第２発光構造物の前記第３DBR層から延長された第１導電型DBR層と、前記第１導電型DBR層の上に配置され、前記第１電極と電気的に連結されたパッド電極と、を含み、前記第１ボンディングパッドは、前記パッド電極の上に配置されてもよい。
実施例に係る半導体素子は、前記第２DBR層の上部面と前記第２ボンディングパッドの間に配置され、前記第４DBR層の上部面と前記第２ボンディングパッドの間に配置された第２電極を含むことができる。
実施例に係る半導体素子によれば、前記第１発光構造物と前記第２発光構造物の下に配置された基板をさらに含み、前記基板は、真性半導体基板であってもよい。
実施例によれば、前記第１DBR層の反射率が前記第２DBR層の反射率より小さく、前記第３DBR層の反射率が前記第４DBR層の反射率より小さくてもよい。
実施例に係る半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１DBR層および前記第３DBR層と電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第１発光構造物および前記第２発光構造物と離隔して配置され、前記第１電極と電気的に連結された第１ボンディングパッドと、前記第１ボンディングパッドと離隔して配置され、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係るオブジェクト検出装置は、半導体素子パッケージと前記半導体素子パッケージから放出された光の反射した光が入射する受光部を含み、前記半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１DBR層および前記第３DBR層と電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第１発光構造物および前記第２発光構造物と離隔して配置され、前記第１電極と電気的に連結された第１ボンディングパッドと、前記第１ボンディングパッドと離隔して配置され、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２ボンディングパッドと、を含むことができる。
実施例に係る半導体素子の製造方法は、基板上に第１導電型DBR層、活性層、第２導電型DBR層を形成するステップと、前記第２導電型DBR層、前記活性層に対するメサエッチングを行って相互離隔して配置された複数の発光構造物を形成し、前記複数の発光構造物が形成された領域の側面にダミー発光構造物を形成するステップと、前記複数の発光構造物の間に露出された前記第１導電型DBR層の上に第１電極を形成し、前記ダミー発光構造物の上に配置されたパッド電極を形成するステップと、前記第１電極の上に配置され、前記複数の発光構造物の上部面を露出させる絶縁層を形成するステップと、前記パッド電極の上に配置され、前記第１電極と電気的に連結される第１ボンディングパッドと、前記絶縁層の上に配置され、前記複数の発光構造物の前記第２導電型DBR層と電気的に連結される第２ボンディングパッドを形成するステップと、を含むことができる。
実施例に係る半導体素子は、下部面に提供された凹凸構造を含む基板と、前記基板上に配置され、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含み、前記第１活性層で生成した光を前記第１DBR層の下部面に垂直方向に放出する第１発光アパーチャーを含む第１発光構造物と、前記基板上に配置され、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含み、前記第２活性層で生成した光を前記第３DBR層の下部面に垂直方向に放出する第２発光アパーチャーを含む第２発光構造物と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２電極と、前記第２発光構造物の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第１発光構造物の上に配置され、前記第２電極に電気的に連結された第２ボンディングパッドと、を含むことができる。
実施例によれば、前記凹凸構造は、前記基板の下部面から上部方向にリセスされた第１凹部と第２凹部を含み、前記第１凹部と前記第１発光構造物は、前記基板の上部面に垂直する方向に相互重なって配置され、前記第２凹部と前記第２発光構造物は、前記基板の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部の幅は、前記第１発光構造物に提供された前記第１発光アパーチャーの幅に対応し、前記第２凹部の幅は、前記第２発光構造物に提供された前記第２発光アパーチャーの幅に対応してもよい。
実施例によれば、前記第１凹部の上部面と前記第２凹部の上部面は、平面形状、凸レンズ形状、凹レンズ形状のいずれか一つを有することができる。
実施例によれば、前記第１凹部と前記第２凹部の深さは、数μｍ〜数十μｍに提供され、前記第１凹部と前記第２凹部の幅は、数μｍ〜数十μｍに提供されてもよい。
実施例によれば、前記第２電極は、前記第２DBR層の上部面と前記第４DBR層の上部面に接触して配置された上部電極と、前記第１発光構造物と前記第２発光構造物の間で前記第１電極の上に配置された連結電極を含むことができる。
実施例に係る半導体素子は、前記第１DBR層と前記第３DBR層を物理的に連結する第１導電型DBR層をさらに含み、前記第１電極は、前記第１導電型DBR層の上部面に接触して配置されてもよい。
実施例に係る半導体素子は、前記第１発光構造物の側面と前記第２発光構造物の側面をカバーし、前記第１発光構造物と前記第２発光構造物の間に配置された前記第１電極を露出させる第１絶縁層を含むことができる。
実施例に係る半導体素子は、下部面に提供された凹凸構造を含む基板と、前記基板上に配置され、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含み、前記第１活性層で生成した光を前記第１DBR層の下部面に垂直方向に放出する第１発光アパーチャーを含む第１発光構造物と、前記基板上に配置され、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含み、前記第２活性層で生成した光を前記第３DBR層の下部面に垂直方向に放出する第２発光アパーチャーを含む第２発光構造物と、前記第１DBR層および前記第３DBR層と電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第１発光構造物および前記第２発光構造物と離隔して配置され、前記第１電極と電気的に連結された第１ボンディングパッドと、前記第１ボンディングパッドと離隔して配置され、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２ボンディングパッドと、を含むことができる。
実施例によれば、前記凹凸構造は、前記基板の下部面から上部方向にリセスされた第１凹部と第２凹部を含み、前記第１凹部と前記第１発光構造物は、前記基板の上部面に垂直する方向に相互重なって配置され、前記第２凹部と前記第２発光構造物は、前記基板の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部の幅は、前記第１発光構造物に提供された前記第１発光アパーチャーの幅に対応し、前記第２凹部の幅は、前記第２発光構造物に提供された前記第２発光アパーチャーの幅に対応してもよい。
実施例によれば、前記第１凹部の上部面と前記第２凹部の上部面は、平面形状、凸レンズ形状、凹レンズ形状のいずれか一つを有することができる。
実施例によれば、前記第１凹部と前記第２凹部の深さは、数μｍ〜数十μｍに提供され、前記第１凹部と前記第２凹部の幅は、数十μｍに提供されてもよい。
実施例に係る半導体素子は、前記第１DBR層と前記第３DBR層を物理的に連結する第１導電型DBR層をさらに含み、前記第１電極は、前記第１導電型DBR層の上部面に接触して配置されてもよい。
実施例によれば、前記第１電極は、前記第１発光構造物の周りと前記第２発光構造物の周りに配置され、前記第１発光構造物と前記第２発光構造物を露出させる開口部を含むことができる。
実施例に係る半導体素子は、前記第１発光構造物および前記第２発光構造物と離隔して配置され、第１導電型DBR層と第２導電型DBR層を含むダミー発光構造物と、前記第１電極と電気的に連結され、前記ダミー発光構造物の上に配置されたパッド電極と、を含み、前記第１ボンディングパッドは、前記パッド電極の上に配置されてもよい。
実施例に係る半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、下部面に提供された凹凸構造を含む基板と、前記基板上に配置され、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含み、前記第１活性層で生成した光を前記第１DBR層の下部面に垂直方向に放出する第１発光アパーチャーを含む第１発光構造物と、前記基板上に配置され、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含み、前記第２活性層で生成した光を前記第３DBR層の下部面に垂直方向に放出する第２発光アパーチャーを含む第２発光構造物と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２電極と、前記第２発光構造物の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第１発光構造物の上に配置され、前記第２電極に電気的に連結された第２ボンディングパッドと、を含むことができる。
実施例に係る半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、下部面に提供された凹凸構造を含む基板と、前記基板上に配置され、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含み、前記第１活性層で生成した光を前記第１DBR層の下部面に垂直方向に放出する第１発光アパーチャーを含む第１発光構造物と、前記基板上に配置され、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含み、前記第２活性層で生成した光を前記第３DBR層の下部面に垂直方向に放出する第２発光アパーチャーを含む第２発光構造物と、前記第１DBR層および前記第３DBR層と電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第１発光構造物および前記第２発光構造物と離隔して配置され、前記第１電極と電気的に連結された第１ボンディングパッドと、前記第１ボンディングパッドと離隔して配置され、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２ボンディングパッドと、を含むことができる。
実施例に係るオブジェクト検出装置は、半導体素子パッケージと前記半導体素子パッケージから放出された光の反射した光が入射する受光部を含み、前記半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、下部面に提供された凹凸構造を含む基板と、前記基板上に配置され、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含み、前記第１活性層で生成した光を前記第１DBR層の下部面に垂直方向に放出する第１発光アパーチャーを含む第１発光構造物と、前記基板上に配置され、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含み、前記第２活性層で生成した光を前記第３DBR層の下部面に垂直方向に放出する第２発光アパーチャーを含む第２発光構造物と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２電極と、前記第２発光構造物の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第１発光構造物の上に配置され、前記第２電極に電気的に連結された第２ボンディングパッドと、を含むことができる。
実施例に係るオブジェクト検出装置は、半導体素子パッケージと前記半導体素子パッケージから放出された光の反射した光が入射する受光部と、を含み、前記半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、下部面に提供された凹凸構造を含む基板と、前記基板上に配置され、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含み、前記第１活性層で生成した光を前記第１DBR層の下部面に垂直方向に放出する第１発光アパーチャーを含む第１発光構造物と、前記基板上に配置され、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含み、前記第２活性層で生成した光を前記第３DBR層の下部面に垂直方向に放出する第２発光アパーチャーを含む第２発光構造物と、前記第１DBR層および前記第３DBR層と電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第１発光構造物および前記第２発光構造物と離隔して配置され、前記第１電極と電気的に連結された第１ボンディングパッドと、前記第１ボンディングパッドと離隔して配置され、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２ボンディングパッドと、を含むことができる。
実施例に係る半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２電極と、前記第２発光構造物の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第１発光構造物の上に配置され、前記第２電極に電気的に連結された第２ボンディングパッドと、を含むことができる。
実施例によれば、前記第２電極は、前記第２DBR層の上部面と前記第４DBR層の上部面に接触して配置された上部電極と、前記第１発光構造物と前記第２発光構造物の間で前記第１電極の上に配置された連結電極を含むことができる。
実施例に係る半導体素子は、前記第１DBR層と前記第３DBR層を物理的に連結する第１導電型DBR層をさらに含み、前記第１電極は、前記第１導電型DBR層の上部面に接触して配置されてもよい。
実施例によれば、前記第１ボンディングパッドは、前記第１電極の上部面に接触して配置されてもよい。
実施例に係る半導体素子は、前記第１発光構造物と前記第２発光構造物の下に配置された基板をさらに含み、前記基板は、真性半導体基板であってもよい。
実施例によれば、前記第１DBR層の反射率が前記第２DBR層の反射率より小さく、前記第３DBR層の反射率が前記第４DBR層の反射率より小さくてもよい。
実施例に係る半導体素子は、前記第１発光構造物の側面と前記第２発光構造物の側面をカバーし、前記第１発光構造物と前記第２発光構造物の間に配置された前記第１電極を露出させる第１絶縁層を含むことができる。
実施例によれば、前記第１絶縁層は、前記第２発光構造物の周辺に配置された前記第１電極の上部面を露出させることができる。
実施例によれば、前記第１絶縁層は、前記第１発光構造物の周辺で前記第１電極の上部面と前記第２電極の下部面の間に配置されてもよい。
実施例によれば、前記第１絶縁層はDBR層からなることができる。
実施例に係る半導体素子は、前記第１発光構造物の側面に配置され、前記第２発光構造物の側面と上部面の上に配置され、前記第１発光構造物の上部面の上に配置された前記第２電極の上部面を露出させる第２絶縁層を含むことができる。
実施例によれば、前記第２絶縁層は、前記第４DBR層の上部面に配置された前記第２電極の上部面と前記第２ボンディングパッドの間に配置されてもよい。
実施例によれば、前記第２絶縁層はDBR層からなることができる。
実施例に係る半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１発光構造物の側面、前記第２発光構造物の側面、前記第１発光構造物と前記第２発光構造物の間に配置され、前記第２DBR層の上部面と前記第４DBR層の上部面を露出させる第１絶縁層と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間で前記第１絶縁層の下に配置された第１電極と、前記第２DBR層の上部面と前記第４DBR層の上部面に直接接触して配置され、前記第１発光構造物と前記第２発光構造物の間で前記第１絶縁層の上に配置された第２電極と、前記第２電極の上に配置され、前記第１発光構造物の周りと前記第２発光構造物の周りに配置され、前記第１発光構造物の上部面に配置された前記第２電極の上部面を露出させ、前記第２発光構造物の上部面に配置された前記第２電極の上部面を露出させる第２絶縁層と、前記第２絶縁層の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第２絶縁層の上に配置され、前記第１発光構造物の上部面に配置された前記第２電極と直接接触して配置され、前記第２発光構造物の上部面に配置された前記第２電極と直接接触して配置された第２ボンディングパッドと、を含むことができる。
実施例に係る半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１DBR層から前記第１発光構造物の周りの方向に延長されて配置された第１導電型DBR層と、前記第１導電型DBR層の上に配置され、前記第１DBR層に電気的に連結された第１電極と、前記第１発光構造物の側面と前記第１電極の上に配置され、前記第２DBR層の上部面を露出させ、前記第１導電型DBR層の上に配置された前記第１電極の上部面を露出させる第１絶縁層と、前記第２DBR層の上部面に直接接触して配置された第２電極と、前記第２電極と前記第１絶縁層の上に配置され、前記第１発光構造物の周りに配置され、前記第１導電型DBR層の上に配置された前記第１電極の上部面を露出させる第２絶縁層と、前記第２絶縁層と前記第１発光構造物の上に配置され、前記第１導電型DBR層の上に配置された前記第１電極の上部面に直接接触して配置された第１ボンディングパッドと、前記第２絶縁層の上に配置され、前記第２電極と電気的に連結された第２ボンディングパッドと、を含むことができる。
実施例に係る半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２電極と、前記第２発光構造物の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第１発光構造物の上に配置され、前記第２電極に電気的に連結された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係る半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１発光構造物の側面、前記第２発光構造物の側面、前記第１発光構造物と前記第２発光構造物の間に配置され、前記第２DBR層の上部面と前記第４DBR層の上部面を露出させる第１絶縁層と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間で前記第１絶縁層の下に配置された第１電極と、前記第２DBR層の上部面と前記第４DBR層の上部面に直接接触して配置され、前記第１発光構造物と前記第２発光構造物の間で前記第１絶縁層の上に配置された第２電極と、前記第２電極の上に配置され、前記第１発光構造物の周りと前記第２発光構造物の周りに配置され、前記第１発光構造物の上部面に配置された前記第２電極の上部面を露出させ、前記第２発光構造物の上部面に配置された前記第２電極の上部面を露出させる第２絶縁層と、前記第２絶縁層の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第２絶縁層の上に配置され、前記第１発光構造物の上部面に配置された前記第２電極と直接接触して配置され、前記第２発光構造物の上部面に配置された前記第２電極と直接接触して配置された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係る半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１DBR層から前記第１発光構造物の周りの方向に延長されて配置された第１導電型DBR層と、前記第１導電型DBR層の上に配置され、前記第１DBR層に電気的に連結された第１電極と、前記第１発光構造物の側面と前記第１電極の上に配置され、前記第２DBR層の上部面を露出させ、前記第１導電型DBR層の上に配置された前記第１電極の上部面を露出させる第１絶縁層と、前記第２DBR層の上部面に直接接触して配置された第２電極と、前記第２電極と前記第１絶縁層の上に配置され、前記第１発光構造物の周りに配置され、前記第１導電型DBR層の上に配置された前記第１電極の上部面を露出させる第２絶縁層と、前記第２絶縁層と前記第１発光構造物の上に配置され、前記第１導電型DBR層の上に配置された前記第１電極の上部面に直接接触して配置された第１ボンディングパッドと、前記第２絶縁層の上に配置され、前記第２電極と電気的に連結された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係るオブジェクト検出装置は、半導体素子パッケージと前記半導体素子パッケージから放出された光の反射した光が入射する受光部を含み、前記半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間に配置された第１電極と、前記第２DBR層と前記第４DBR層に電気的に連結され、前記第２DBR層の上部面と前記第４DBR層の上部面に配置された第２電極と、前記第２発光構造物の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第１発光構造物の上に配置され、前記第２電極に電気的に連結された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係るオブジェクト検出装置は、半導体素子パッケージと前記半導体素子パッケージから放出された光の反射した光が入射する受光部と、を含み、前記半導体素子パッケージは、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１発光構造物と離隔して配置され、第１導電型の第３DBR層、前記第３DBR層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４DBR層を含む第２発光構造物と、前記第１発光構造物の側面、前記第２発光構造物の側面、前記第１発光構造物と前記第２発光構造物の間に配置され、前記第２DBR層の上部面と前記第４DBR層の上部面を露出させる第１絶縁層と、前記第１DBR層と前記第３DBR層に電気的に連結され、前記第１発光構造物と前記第２発光構造物の間で前記第１絶縁層の下に配置された第１電極と、前記第２DBR層の上部面と前記第４DBR層の上部面に直接接触して配置され、前記第１発光構造物と前記第２発光構造物の間で前記第１絶縁層の上に配置された第２電極と、前記第２電極の上に配置され、前記第１発光構造物の周りと前記第２発光構造物の周りに配置され、前記第１発光構造物の上部面に配置された前記第２電極の上部面を露出させ、前記第２発光構造物の上部面に配置された前記第２電極の上部面を露出させる第２絶縁層と、前記第２絶縁層の上に配置され、前記第１電極に電気的に連結された第１ボンディングパッドと、前記第２絶縁層の上に配置され、前記第１発光構造物の上部面に配置された前記第２電極と直接接触して配置され、前記第２発光構造物の上部面に配置された前記第２電極と直接接触して配置された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係るオブジェクト検出装置は、半導体素子パッケージと前記半導体素子パッケージから放出された光の反射した光が入射する受光部と、を含み、サブマウントと、前記サブマウントの上に配置された半導体素子と、を含み、前記半導体素子は、第１導電型の第１DBR層、前記第１DBR層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２DBR層を含む第１発光構造物と、前記第１DBR層から前記第１発光構造物の周りの方向に延長されて配置された第１導電型DBR層と、前記第１導電型DBR層の上に配置され、前記第１DBR層に電気的に連結された第１電極と、前記第１発光構造物の側面と前記第１電極の上に配置され、前記第２DBR層の上部面を露出させ、前記第１導電型DBR層の上に配置された前記第１電極の上部面を露出させる第１絶縁層と、前記第２DBR層の上部面に直接接触して配置された第２電極と、前記第２電極と前記第１絶縁層の上に配置され、前記第１発光構造物の周りに配置され、前記第１導電型DBR層の上に配置された前記第１電極の上部面を露出させる第２絶縁層と、前記第２絶縁層と前記第１発光構造物の上に配置され、前記第１導電型DBR層の上に配置された前記第１電極の上部面に直接接触して配置された第１ボンディングパッドと、前記第２絶縁層の上に配置され、前記第２電極と電気的に連結された第２ボンディングパッドと、を含み、前記半導体素子は、前記第１ボンディングパッドと前記第２ボンディングパッドが配置された第１面と、前記第１面と反対方向に配置された第２面を含み、前記第１ボンディングパッドと前記第２ボンディングパッドは、前記サブマウントに電気的に連結され、前記半導体素子で生成した光は、前記第２面を介して外部に放出されてもよい。
実施例に係る半導体素子の製造方法は、基板上に第１導電型DBR層、活性層、第２導電型DBR層を形成するステップと、前記第２導電型DBR層、前記活性層に対するメサエッチングを行って相互離隔して配置された複数の発光構造物を形成するステップと、前記第１導電型DBR層の上に配置され、前記複数の発光構造物を露出させる第１電極を形成するステップと、前記第１電極の上に配置され、前記複数の発光構造物の上部面を露出させる第１絶縁層を形成するステップと、前記第１絶縁層によって露出された前記複数の発光構造物の上部面に配置された上部電極と、前記第１絶縁層の上に配置され、前記上部電極を連結する連結電極を含む第２電極を形成するステップと、前記複数の発光構造物の間の領域の下部に配置された前記第１電極を露出させる第１開口部と、前記第２電極の前記上部電極を露出させる第２開口部を含む第２絶縁層を形成するステップと、前記第１開口部上に配置され、前記第１電極と電気的に連結される第１ボンディングパッドと、前記第２開口部上に配置され、前記第２電極と電気的に連結される第２ボンディングパッドを形成するステップと、を含むことができる。
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、優れた放熱特性を提供できる長所がある。
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、光抽出効率を高めて高出力の光を提供できる長所がある。
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、電力変換効率を向上させることができる長所がある
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、製造コストを低減し、信頼性を向上させることができる長所がある。
本発明の実施例に係る半導体素子を示した図面である。 図１に示された実施例に係る半導体素子のＡ‐Ａ線断面図である。 本発明の実施例に係る半導体素子の製造方法において複数の発光構造物とダミー発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において複数の発光構造物とダミー発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 図１０に示された実施例に係る半導体素子のＡ‐Ａ線断面図である。 図１０に示された実施例に係る半導体素子のＢ‐Ｂ線断面図である。 図１０に示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 図２４に示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。 本発明の実施例に係る半導体素子の製造方法において複数の発光構造物とダミー発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において複数の発光構造物とダミー発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子のさらに別の例を示した図面である。 本発明の実施例に係る半導体素子を示した図面である。 図３２に示された実施例に係る半導体素子のＡ‐Ａ線断面図である。 図３２に示された実施例に係る半導体素子のＢ‐Ｂ線断面図である。 図３２に示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。 本発明の実施例に係る半導体素子パッケージを示した図面である。 本発明の実施例に係る半導体素子パッケージの別の例を示した図面である。 本発明の実施例に係る半導体素子パッケージを含む自動焦点装置が適用された移動端末機の斜視図である。
以下、添付された図面を参照して実施例を説明する。実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものも含む。また、各層の上または下に対する基準は、図面を基準に説明するが、実施例がこれに限定されるものではない。
以下、添付された図面を参照して、本発明の実施例に係る半導体素子、半導体素子の製造方法、半導体素子パッケージ、半導体素子パッケージを含むオブジェクト検出装置に対して詳しく説明する。
本発明の実施例に係る半導体素子は、発光ダイオード素子、レーザーダイオード素子を含む発光素子のうちのいずれか一つからなることができる。例えば、実施例に係る半導体素子は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子であってもよい。VCSEL半導体素子は、上部面に垂直する方向にビームを放出することができる。VCSEL半導体素子は、例えば５度〜３０度のビーム画角で上部面に垂直する方向にビームを放出することができる。VCSEL半導体素子は、より具体的には１５度〜２５度のビーム画角で上部面に垂直する方向にビームを放出することができる。VCSEL半導体素子は、円形のビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。前記発光アパーチャーは、例えば数μｍ〜数十μｍの直径で提供されてもよい。例えば、前記発光アパーチャーは、半導体素子の上部面に垂直する方向に光が放出される領域と定義することができる。
次に、図１および図２を参照して、本発明の実施例に係る半導体素子を説明する。図１は本発明の実施例に係る半導体素子を示した図面であり、図２は図１に示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
一方、理解を助けるために、図１の図示において、下部に位置した構成要素の配置関係を容易に把握できるように、上部に配置された第１ボンディングパッド１５５と第２ボンディングパッド１６５は透明に処理された。
本発明の実施例に係る半導体素子２００は、図１および図２に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…、第１電極１５０、第１ボンディングパッド１５５、第２ボンディングパッド１６５を含むことができる。
実施例に係る半導体素子２００は、VCSELからなることができ、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光を、例えば５度〜３０度のビーム画角で放出することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…のそれぞれは、第１導電型DBR(Distributed Bragg Reflector)層、活性層、第２導電型DBR層を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…のそれぞれは、類似する構造を有することができ、図１に示されたＡ‐Ａ線断面を参照して実施例に係る半導体素子２００を説明する。
実施例に係る半導体素子２００は、図１および図２に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が配置された領域の上部には、前記第２ボンディングパッド１６５が配置されてもよい。
前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に配置されてもよい。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる複数の第１開口部を含むことができる。
前記第１電極１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を露出させることができる。前記第１電極１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面を露出させることができる。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層と電気的に連結されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる複数の第１開口部は、実施例に係る半導体素子の製造方法を説明する際にまた説明する。
前記第１ボンディングパッド１５５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と離隔して配置されてもよい。前記第１ボンディングパッド１５５は、前記第１電極１５０と電気的に連結されてもよい。前記第１ボンディングパッド１５５は、前記第２ボンディングパッド１６５の側面に沿って配置されてもよい。前記第１ボンディングパッド１５５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が提供された領域の外縁側面に沿って配置されてもよい。例えば、前記第１ボンディングパッド１５５は、図１に示されたように、前記第２ボンディングパッド１６５の両側面に配置されてもよい。
前記第２ボンディングパッド１６５は、前記第１ボンディングパッド１５５と離隔して配置されてもよい。前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に連結されてもよい。例えば、前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に配置されてもよい。
また、実施例に係る半導体素子２００は、図１に示されたように、複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４を含むことができる。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、第１導電型DBR層、活性層、第２導電型DBR層を含むことができる。また、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４のうち前記第１ダミー発光構造物Ｄ１の上部と前記第２ダミー発光構造物Ｄ２の上部には、前記第１ボンディングパッド１５５が配置されてもよい。
次に、図１および図２を参照して、前記第２ボンディングパッド１６５の下に配置されたＰ１発光構造物とＰ２発光構造物を中心に実施例に係る半導体素子２００をより詳しく説明する。
実施例に係る半導体素子２００は、前記第２ボンディングパッド１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、光を放出する発光アパーチャー１３０ａ、１３０ｂ、…をそれぞれ含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、相互離隔して配置されてもよい。例えば、前記発光アパーチャー１３０ａ、１３０ｂ、…は、数μｍ〜数十μｍの直径で提供されてもよい。
前記Ｐ１発光構造物は、第１導電型の第１DBR層１１０ａ、第２導電型の第２DBR層１２０ａ、第１活性層１１５ａを含むことができる。前記第１活性層１１５ａは、前記第１DBR層１１０ａと前記第２DBR層１２０ａの間に配置されてもよい。例えば、前記第１活性層１１５ａが前記第１DBR層１１０ａの上に配置され、前記第２DBR層１２０ａが前記第１活性層１１５ａの上に配置されてもよい。前記Ｐ１発光構造物は、前記第１活性層１１５ａと前記第２DBR層１２０ａの間に配置された第１アパーチャー層１１７ａをさらに含むことができる。
前記Ｐ２発光構造物は、第１導電型の第３DBR層１１０ｂ、第２導電型の第４DBR層１２０ｂ、第２活性層１１５ｂを含むことができる。前記第２活性層１１５ｂは、前記第３DBR層１１０ｂと前記第４DBR層１２０ｂの間に配置されてもよい。例えば、前記第２活性層１１５ｂが前記第３DBR層１１０ｂの上に配置され、前記第４DBR層１２０ｂが前記第２活性層１１５ｂの上に配置されてもよい。前記Ｐ２発光構造物は、前記第２活性層１１５ｂと前記第４DBR層１２０ｂの間に配置された第２アパーチャー層１１７ｂをさらに含むことができる。
また、前記Ｐ１発光構造物の前記第１DBR層１１０ａと前記Ｐ２発光構造物の前記第３DBR層１１０ｂの間に第１導電型DBR層１１３が配置されてもよい。前記第１DBR層１１０ａと前記第３DBR層１１０ｂは、前記第１導電型DBR層１１３によって物理的に連結されてもよい。例えば、前記第１導電型DBR層１１３の上部面と前記第１DBR層１１０ａの上部面が同一水平面に配置されてもよい。前記第１導電型DBR層１１３の上部面と前記第３DBR層１１０ｃの上部面が同一水平面に配置されてもよい。
また、前記Ｐ１発光構造物の前記第１活性層１１５ａと前記Ｐ２発光構造物の前記第２活性層１１５ｂは、相互離隔して配置されてもよい。また、前記Ｐ１発光構造物の前記第２DBR層１２０ａと前記Ｐ２発光構造物の前記第４DBR層１２０ｂは、相互離隔して配置されてもよい。
実施例に係る半導体素子２００は、図１および図２に示されたように、絶縁層１４０を含むことができる。前記絶縁層１４０は、前記Ｐ１発光構造物の側面に配置されてもよい。前記絶縁層１４０は、前記Ｐ１発光構造物の側面の周りをカバーするように配置されてもよい。前記絶縁層１４０は、前記Ｐ２発光構造物の側面に配置されてもよい。前記絶縁層１４０は、前記Ｐ２発光構造物の側面の周りをカバーするように配置されてもよい。
また、前記絶縁層１４０は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間に配置されてもよい。前記絶縁層１４０は、前記第１導電型DBR層１１３の上に配置されてもよい。
前記絶縁層１４０は、前記Ｐ１発光構造物の上部面を露出させることができる。前記絶縁層１４０は、前記Ｐ１発光構造物の前記第２DBR層１２０ａの上部面を露出させることができる。前記絶縁層１４０は、前記Ｐ２発光構造物の上部面を露出させることができる。前記絶縁層１４０は、前記Ｐ２発光構造物の前記第４DBR層１２０ｂの上部面を露出させることができる。前記絶縁層１４０は、前記Ｐ１発光構造物の上部面と前記Ｐ２発光構造物の上部面を露出させる第２開口部を含むことができる。前記Ｐ１発光構造物の上部面と前記Ｐ２発光構造物の上部面を露出させる第２開口部については、実施例に係る半導体素子の製造方法を説明する際にまた説明する。
実施例に係る半導体素子２００は、図１および図２に示されたように、第１電極１５０を含むことができる。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に配置されてもよい。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる複数の第１開口部を含むことができる。
前記第１電極１５０は、前記第１導電型DBR層１１３の上に配置されてもよい。前記第１電極１５０は、前記第１DBR層１１０ａと電気的に連結されてもよい。前記第１電極１５０は、前記第３DBR層１１０ｂと電気的に連結されてもよい。前記第１電極１５０は、前記絶縁層１４０の下に配置されてもよい。前記第１電極１５０は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間の領域で前記絶縁層１４０の下に配置されてもよい。前記第１電極１５０は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間の領域で前記絶縁層１４０と前記第１導電型DBR層１１３の間に配置されてもよい。
例えば、前記第１電極１５０の下部面が前記第１導電型DBR層１１３の上部面に直接接触して配置されてもよい。前記第１電極１５０の上部面が前記絶縁層１４０の下部面に直接接触して配置されてもよい。前記第１電極１５０は、前記第１DBR層１１０ａと前記第３DBR層１１０ｂと電気的に共通連結されてもよい。
実施例に係る半導体素子２００は、図１および図２に示されたように、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を含むことができる。
実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第２ボンディングパッド１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に共通連結されてもよい。
実施例に係る半導体素子２００は、図１および図２に示されたように、複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４を含むことができる。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と離隔して配置されてもよい。
前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記第２ボンディングパッド１６５から離隔して配置されてもよい。例えば、第１ダミー発光構造物Ｄ１の上部領域に前記第１ボンディングパッド１５５が配置されてもよい。また、前記第２ダミー発光構造物Ｄ２の上部領域に前記第１ボンディングパッド１５５が配置されてもよい。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、類似する構造を有することができる。
前記第１ダミー発光構造物Ｄ１は、第１導電型DBR層１１３、第２導電型DBR層１１９を含むことができる。また、前記第１ダミー発光構造物Ｄ１は、活性層１１６とアパーチャー層１１８を含むことができる。
実施例に係る半導体素子２００は、図１および図２に示されたように、パッド電極１５３を含むことができる。前記パッド電極１５３は、前記第１電極１５０と電気的に連結されてもよい。前記パッド電極１５３は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置された前記第１電極１５０から延長されて配置されてもよい。前記パッド電極１５３と前記第１電極１５０の連結関係については、実施例に係る半導体素子の製造方法を説明する際にまた説明する。
前記パッド電極１５３は、前記第１導電型DBR層１１３に電気的に連結されてもよい。前記パッド電極１５３は、前記活性層１１６に電気的に連結されてもよい。前記パッド電極１５３は、前記第２導電型DBR層１１９に電気的に連結されてもよい。前記パッド電極１５３は、前記第１導電型DBR層１１３と前記第２導電型DBR層１１９に電気的に共通連結されてもよい。これによって、前記第１ダミー発光構造物Ｄ１は、光を生成しなくてもよい。
前記パッド電極１５３は、前記第１ダミー発光構造物Ｄ１と前記第２ダミー発光構造物Ｄ２の上に配置されてもよい。前記パッド電極１５３は、前記第１ダミー発光構造物Ｄ１の上部面の上に配置されてもよい。前記パッド電極１５３は、前記第２ダミー発光構造物Ｄ２の上部面の上に配置されてもよい。前記パッド電極１５３は、前記第１ダミー発光構造物Ｄ１と前記第２ダミー発光構造物Ｄ２に提供された前記第２導電型DBR層１１９の上に配置されてもよい。
実施例によれば、前記パッド電極１５３の上に前記第１ボンディングパッド１５５が配置されてもよい。前記パッド電極１５３の側面に前記絶縁層１４０が配置されてもよい。前記絶縁層１４０によって露出された前記パッド電極１５３の上部面に前記第１ボンディングパッド１５５が配置されてもよい。
一方、実施例に係る半導体素子２００は、図１および図２に示されたように、基板１０５をさらに含むことができる。前記基板１０５の上に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４が配置されてもよい。例えば、前記基板１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４が成長できる成長基板であってもよい。例えば、前記基板１０５は、真性半導体基板であってもよい。
実施例に係る半導体素子２００によれば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に電源が提供されてもよい。前記第１ボンディングパッド１５５が前記パッド電極１５３を介して前記第１電極１５０に電気的に連結されてもよい。そして、前記第１電極１５０が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に連結されてもよい。また、前記第２ボンディングパッド１６５が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面の上に配置されてもよい。例えば、前記第２ボンディングパッド１６５の下部面が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に直接接触して配置されてもよい。
従って、実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に電源が提供される際に、前記基板１０５の下部面を介して電源が印加される必要がない。従来の半導体素子において、前記基板の下部面を介して電源が印加される必要がある場合、前記基板１０５が必ず導電性基板から提供されなければならない。ところが、実施例に係る半導体素子２００によれば、前記基板１０５は、導電性基板であってもよく、絶縁性基板であってもよい。例えば、実施例に係る前記基板１０５は、真性半導体基板から提供されてもよい。
また、前記基板１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が成長基板から成長した後、成長基板が除去され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に付着された基板であってもよい。例えば、前記支持基板は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が透過できる透明基板であってもよい。
一方、実施例に係る半導体素子２００は、図１および図２に示されたように、前記半導体素子２００の下部方向に光が放出されるように具現されてもよい。即ち、実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす活性層から第１導電型DBR層が配置された方向に光が放出されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす活性層から前記基板１０５が配置された方向に光が放出されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に前記第２ボンディングパッド１６５が接触して配置される。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に前記第１電極１５０が連結されて配置され、前記第１電極１５０から延長された前記パッド電極１５３の上に前記第１ボンディングパッド１５５が接触して配置される。これによって、前記第１ボンディングパッド１５５および前記第２ボンディングパッド１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子２００によれば、以上で説明したように、前記半導体素子２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択されてもよい。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が前記半導体素子２００の基板１０５の方向に放出されることになる。
また、実施例に係る半導体素子２００によれば、前記絶縁層１４０がDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が上部に配置された前記絶縁層１４０に反射されて下部方向に効果的に抽出される。
例えば、前記絶縁層１４０は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子２００によれば、以上で説明したように、前記基板１０５が導電性基板である必要がないので、前記基板１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板１０５にドーパントが添加されなくてもよいので、前記基板１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子２００は、前記基板１０５の下部面に提供された無反射層をさらに含むことができる。前記無反射層は、前記半導体素子２００から放出される光が前記基板１０５の表面で反射されることを防止し透過させることで、反射による光損失を改善することができる。
また、実施例に係る半導体素子２００によれば、前記第１ボンディングパッド１５５に連結された前記第１電極１５０と前記第２ボンディングパッド１６５によって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に電流拡散が効率的に行われる。これによって、実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…において電流の密集なく電流が効率的に拡散され、光抽出効率が向上する。
一方、図１および図２を参照して説明した実施例に係る半導体素子２００は、第１ダミー発光構造物Ｄ１と第２ダミー発光構造物Ｄ２の上に前記第１ボンディングパッド１５５が提供された場合をベースに説明した。
ところが、別の実施例に係る半導体素子によれば、前記第１ボンディングパッド１５５は、一つのダミー発光構造物の上のみに提供されてもよい。また、前記第１ボンディングパッド１５５は、３つのダミー発光構造物の上または４つのダミー発光構造物の上に提供されてもよい。
前記第１ボンディングパッド１５５が提供される領域は、半導体素子の大きさ、求められる電流拡散(current spreading)の程度等を考慮して、弾力的に選択することができる。例えば、半導体素子のサイズが大きいか、電流拡散の必要性が大きい半導体素子の場合にも、半導体素子の４つの側面に前記第１ボンディングパッド１５５が配置される。
次に、本発明の実施例に係る半導体素子の製造方法を図面を参照して説明する。実施例に係る半導体素子の製造方法の説明において、図１および図２を参照して説明した内容と重なる事項に対しては、その説明を省略することがある。
まず、図３ａおよび図３ｂは、本発明の実施例に係る半導体素子の製造方法において複数の発光構造物とダミー発光構造物が形成された例を示した図面である。図３ａは実施例に係る半導体素子の製造方法によって複数の発光構造物とダミー発光構造物が形成されたステップを示した平面図であり、図３ｂは図３ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
実施例に係る半導体素子の製造方法によれば、図３ａおよび図３ｂに示されたように、基板１０５に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成される。また、前記基板１０５に複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４が形成される。例えば、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…周辺に形成される。
前記基板１０５は、真性半導体基板、導電性基板、絶縁性基板から選択されたいずれか一つからなることができる。例えば、前記基板１０５は、GaAs真性半導体基板であってもよい。また、前記基板１０５は、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅-タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、AlN、GaAs、ZnO、SiC等)を含む導電性物質から選択された少なくとも一つからなることができる。
例えば、前記基板１０５に、第１導電型DBR層、活性層、第２導電型DBR層が順に形成される。そして、第２導電型DBR層と活性層に対するメサエッチングによって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成されてもよい。また、第２導電型DBR層と活性層に対するメサエッチングによって前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４が形成される。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成された領域の側面に形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、…は、第１導電型DBR層１１０ａ、１１０ｂ、…、活性層１１５ａ、１１５ｂ、…、アパーチャー層１１７ａ、１１７ｂ、…、第２導電型DBR層１２０ａ、１２０ｂ、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４…の周りに第１導電型DBR層１１３が提供されてもよい。前記第１導電型DBR層１１３は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間の領域に配置されてもよい。
また、実施例に係る前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、第１導電型DBR層１１３、活性層１１６、アパーチャー層１１８、第２導電型DBR層１１９を含むことができる。例えば、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成された領域の側面に沿って幅を有するライン状に提供されてもよい。
例えば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、複数の化合物半導体層に成長することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、電子ビーム蒸着装置、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等によって形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、…をなす前記第１導電型DBR層１１０ａ、１１０ｂ、…は、第１導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４をなす前記第１導電型DBR層１１３は、第１導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。
例えば、前記第１導電型DBR層１１３、１１０ａ、１１０ｂ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第１導電型DBR層１１３、１１０ａ、１１０ｂ、…は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体物質から提供されてもよい。前記第１導電型DBR層１１３３、１１０ａ、１１０ｂ、…は、第１導電型のドーパント、例えばSi、Ge、Sn、Se、Te等のｎ型ドーパントがドーピングされたｎ型半導体層となることができる。前記第１導電型DBR層１１３、１１０ａ、１１０ｂ、…は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR層であってもよい。
前記複数の発光構造物Ｐ１、Ｐ２、…をなす前記活性層１１５ａ、１１５ｂ、…は、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４をなす前記活性層１１６は、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。
例えば、前記活性層１１６、１１５ａ、１１５ｂ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記活性層１１６、１１５ａ、１１５ｂ、…は、多重井戸構造にて具現された場合、前記活性層１１６、１１５ａ、１１５ｂ、…は、交互に配置された複数の井戸層と複数の障壁層を含むことができる。前記複数の井戸層は、例えば、InpGa1-pAs(0≦≦p≦≦1)の組成式を有する半導体材料から提供されてもよい。前記障壁層は、例えばInqGa1-qAs(0≦≦q≦≦1)の組成式を有する半導体材料から配置されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、…をなす前記アパーチャー層１１７ａ、１１７ｂ、…は、前記活性層１１５ａ、１１５ｂ、…の上に配置されてもよい。前記アパーチャー層１１７ａ、１１７ｂ、…は、中心部に円形の開口部が含むことができる。前記アパーチャー層１１７ａ、１１７ｂ、…は、前記活性層１１５ａ、１１５ｂ、…の中心部に電流が集中するように電流移動を制限する機能を含むことができる。即ち、前記アパーチャー層１１７ａ、１１７ｂ、…は、共振波長を調整し、前記活性層１１５ａ、１１５ｂ、…から垂直方向に発光するビームの角を調節することができる。前記アパーチャー層１１７ａ、１１７ｂ、…は、SiO2またはAl2O3のような絶縁物質を含むことができる。また、前記アパーチャー層１１７ａ、１１７ｂ、…は、前記活性層１１５ａ、１１５ｂ、…、第１導電型DBR層１１０ａ、１１０ｂ、…および第２導電型DBR層１２０ａ、１２０ｂ、…より高いバンドギャップエネルギーを有することができる。
前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４をなすアパーチャー層１１８は、前記活性層１１６の上に配置されてもよい。ただし、図１および図２を参照して説明したように、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４に配置された前記アパーチャー層１１８は、前記複数の発光構造物Ｐ１、Ｐ２、…に提供された前記アパーチャー層１１７ａ、１１７ｂの機能とは異なり、前記活性層１１６の中心部に電流が集中するように電流移動を制限する機能はしない。実施例によれば、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４に配置された前記第１導電型DBR層１１３と前記第２導電型DBR層１１９の間に共通電圧が印加されるからである。
前記複数の発光構造物Ｐ１、Ｐ２、…をなす前記第２導電型DBR層１２０ａ、１２０ｂ、…は、第２導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４をなす前記第２導電型DBR層１１９は、第２導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。
例えば、前記第２導電型DBR層１１９、１２０ａ、１２０ｂ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第２導電型DBR層１１９、１２０ａ、１２０ｂ、…は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体材料からなることができる。前記第２導電型DBR層１１９、１２０ａ、１２０ｂ、…は、第２導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなｐ型ドーパントを有するｐ型半導体層であってもよい。前記第２導電型DBR層１１９、１２０ａ、１２０ｂ、…は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR層であってもよい。
例えば、前記第２導電型DBR層１２０ａ、１２０ｂ、…は、前記第１導電型DBR層１１０ａ、１１０ｂ、…より大きい反射率を有することができる。例えば、前記第２導電型DBR層１２０ａ、１２０ｂ、…と前記第１導電型DBR層１１０ａ、１１０ｂ、…は、９０％以上の反射率によって垂直方向に共振キャビティを形成することができる。このとき、生成された光は、前記第２導電型DBR層１２０ａ、１２０ｂ、…の反射率より低い前記第１導電型DBR層１１０ａ、１１０ｂ、…を介して外部に放出されてもよい。
次に、図４ａおよび４ｂに示されたように、実施例に係る第１電極１５０と電極パッド１５３が形成される。
図４ａおよび図４ｂは、本発明の実施例に係る半導体素子の製造方法において第１電極と電極パッドが形成された例を示した図面である。図４ａは実施例に係る半導体素子の製造方法によって第１電極と電極パッドが形成されたステップを示した平面図であり、図４ｂは図４ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
実施例によれば、図４ａおよび図４ｂに示されたように、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の周りに前記第１電極１５０が形成される。前記第１電極１５０は、前記第１導電型DBR層１１３の上に形成され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる第１開口部Ｈ１を含むことができる。前記第１電極１５０は、前記前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間の領域に形成されてもよい。
例えば、前記第１電極１５０の面積Aeが前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amより大きく提供されてもよい。ここで、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amとは、メサエッチングによってエッチングされず残っている前記活性層１１５ａ、１１５ｂ、…の面積を意味することができる。前記第１電極１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amの比率Am/Aeは、例えば２５％より大きく提供されてもよい。実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の個数および直径は、応用例に応じて多様に変形することができる。
実施例によれば、前記第１電極１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amの比率Am/Aeは、例えば２５％〜７０％に提供されてもよい。別の実施例によれば、前記第１電極１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amの比率Am/Aeは、例えば３０％〜６０％に提供されてもよい。
実施例に係る半導体素子２００の適用例に応じて、前記半導体素子２００に配置された前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の個数および直径は、多様に変更することができる。次の表１は、一例として６２１個の発光構造物が提供された半導体素子に対するデータを示したものである。
Figure 0006862556
また、実施例に係る半導体素子の製造方法によれば、図４ａおよび図４ｂに示されたように、前記ダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４の上に配置されたパッド電極１５３が形成される。前記パッド電極１５３は、前記第１電極１５０から延長されて形成されてもよい。前記パッド電極１５３は、前記ダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４の前記第２導電型DBR層１１９の上に形成されてもよい。
実施例によれば、前記第１電極１５０と前記パッド電極１５３に共通で電圧が供給される。前記第１電極１５０と前記パッド電極１５３は、等電位面を提供することができる。
例えば、前記第１電極１５０と前記電極パッド１５３は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１電極１５０と前記電極パッド１５３は、一つの層または複数の層に形成されてもよい。前記第１電極１５０と前記電極パッド１５３は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第１電極１５０と前記電極パッド１５３は、Cr/Al/Ni/Au/Ti層からなることができる。
続いて、図５ａおよび図５ｂに示されたように、実施例に係る前記第１電極１５０の上に絶縁層１４０が形成される。
図５ａおよび図５ｂは、本発明の実施例に係る半導体素子の製造方法において絶縁層が形成された例を示した図面である。図５ａは実施例に係る半導体素子の製造方法によって絶縁層が形成されたステップを示した平面図であり、図５ｂは図５ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
実施例によれば、図５ａおよび図５ｂに示されたように、前記第１電極１５０の上に前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を露出させる前記絶縁層１４０が形成される。前記絶縁層１４０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の側面に形成されてもよい。前記絶縁層１４０は、前記第１導電型DBR層１１３の上に形成されてもよい。前記絶縁層１４０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間の領域に形成されてもよい。
前記絶縁層１４０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を露出させる複数の第２開口部Ｈ２を含むことができる。前記第２開口部Ｈ２の大きさは、前記第１開口部Ｈ１の大きさより小さく提供されてもよい。例えば、前記複数の第２開口部Ｈ２は、前記複数の第１開口部Ｈ１が提供された領域に整列して配置されてもよい。
実施例によれば、前記絶縁層１４０は、前記電極パッド１５３の上部面を露出させることができる。前記絶縁層１４０は、前記第３ダミー発光構造物Ｄ３の上に形成されてもよい。また、前記絶縁層１４０は、前記第４ダミー発光構造物Ｄ４の上に形成されてもよい。
前記絶縁層１４０は、絶縁物質から提供されてもよい。例えば、前記絶縁層１４０は、SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも一つの物質からなることができる。また、前記絶縁層１４０は、DBR層から形成されてもよい。実施例によれば、前記絶縁層１４０がDBR層から提供されることで、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光が効率的に反射されて下部方向に抽出される。例えば、前記絶縁層１４０は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
そして、図６ａおよび図６ｂに示されたように、実施例に係る前記パッド電極１５３の上に第１ボンディングパッド１５５が形成され、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上に第２ボンディングパッド１６５が形成される。
図６ａおよび図６ｂは、本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。図６ａは実施例に係る半導体素子の製造方法によって第１ボンディングパッドと第２ボンディングパッドが形成されたステップを示した平面図であり、図６ｂは図６ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
実施例によれば、図６ａおよび図６ｂに示されたように、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５が離隔して形成されてもよい。
前記第１ボンディングパッド１５５は、前記第１ダミー発光構造物Ｄ１と前記第２ダミー発光構造物Ｄ２の上に形成されてもよい。前記第１ボンディングパッド１５５は、前記第１ダミー発光構造物Ｄ１の上に配置され、前記パッド電極１５３と電気的に連結されてもよい。例えば、前記第１ボンディングパッド１５５は、前記パッド電極１５３の上部面に直接接触して配置されてもよい。前記第１ボンディングパッド１５５は、前記第２ダミー発光構造物Ｄ２の上に配置されてもよい。また、前記第１ボンディングパッド１５５は、前記第２ダミー発光構造物Ｄ２に提供されたパッド電極に直接接触して配置されてもよい。
実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上に形成されてもよい。前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層１２０ａ、１２０ｂ、…の上に形成されてもよい。また、前記第２ボンディングパッド１６５は、前記絶縁層１４０の上に形成されてもよい。
前記第２ボンディングパッド１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第２ボンディングパッド１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド１６５は、前記絶縁層１４０に提供された前記第２開口部Ｈ２の上に配置されてもよい。例えば、前記第２ボンディングパッド１６５の下部面が前記第２開口部Ｈ２を介して前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層１２０ａ、１２０ｂ、…の上部面に直接接触して配置されてもよい。
例えば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cuおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５は、一つの層または複数の層に形成されてもよい。前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５は、例えばソルダーボンディング(solder bonding)からSn拡散を防止するために、Cr、Cu等の拡散バリアー金属を含むことができる。例えば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１７２は、Ti、Ni、Cu、Cr、Auを含む複数の層に形成されてもよい。
実施例に係る半導体素子２００によれば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に電源が提供されてもよい。
従って、実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に電源が提供される際に、前記基板１０５の下部面を介して電源が印加される必要がない。従来の半導体素子において、前記基板の下部面を介して電源が印加される必要がある場合、前記基板１０５が必ず導電性基板から提供されなければならない。ところが、実施例に係る半導体素子２００によれば、前記基板１０５は、導電性基板であってもよく、絶縁性基板であってもよい。例えば、実施例に係る前記基板１０５は、真性半導体基板から提供されてもよい。
また、前記基板１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が成長基板から成長した後、成長基板が除去され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に付着された基板であってもよい。例えば、前記支持基板は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が透過できる透明基板であってもよい。
一方、実施例に係る半導体素子２００は、前記半導体素子２００の下部方向に光が放出されるように具現されてもよい。即ち、実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす活性層から第１導電型DBR層が配置された方向に光が放出されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす活性層から前記基板１０５が配置された方向に光が放出されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に前記第２ボンディングパッド１６５が接触して配置される。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に前記第１電極１５０が連結されて配置され、前記第１電極１５０から延長された前記パッド電極１５３の上に前記第１ボンディングパッド１５５が接触して配置される。これによって、前記第１ボンディングパッド１５５および前記第２ボンディングパッド１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子２００によれば、以上で説明したように、前記半導体素子２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択されてもよい。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が前記半導体素子２００の基板１０５の方向に放出されることになる。
また、実施例に係る半導体素子２００によれば、前記絶縁層１４０がDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が上部に配置された前記絶縁層１４０に反射されて下部方向に効果的に抽出される。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子２００によれば、以上で説明したように、前記基板１０５が導電性基板である必要がないので、前記基板１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板１０５にドーパントが添加されなくてもよいので、前記基板１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子２００によれば、前記第１ボンディングパッド１５５に連結された前記第１電極１５０と前記第２ボンディングパッド１６５によって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に電流拡散が効率的に行われる。これによって、実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…において電流の密集なく電流が効率的に拡散され、光抽出効率が向上する。
一方、図７は本発明の実施例に係る半導体素子の別の例を示した図面である。以下、図７を参照して実施例に係る半導体素子の別の例を説明する際に、以上の図１〜図６ａおよび図６ｂを参照して説明した半導体素子の内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子２００は、図７に示されたように、図１および図２を参照して説明した実施例に係る半導体素子に比べて、第２電極１６０をさらに含むことができる。
本発明の実施例に係る半導体素子２００は、図７に示されたように、複数の発光構造物Ｐ１、Ｐ２、…、第１電極１５０、第２電極１６０、第１ボンディングパッド１５５、第２ボンディングパッド１６５を含むことができる。
前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の間に配置されてもよい。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…を露出させる複数の第１開口部を含むことができる。
前記第１電極１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、…の上部面を露出させることができる。前記第１電極１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面を露出させることができる。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層と電気的に連結されてもよい。
前記第２電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に連結されてもよい。前記第２電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に共通連結されてもよい。前記第２電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に配置されてもよい。例えば、前記第２電極１５０の下部面が前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に直接接触して配置されてもよい。
前記第１ボンディングパッド１５５は、前記複数の発光構造物Ｐ１、Ｐ２、…と離隔して配置されてもよい。前記第１ボンディングパッド１５５は、前記第１電極１５０と電気的に連結されてもよい。
実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド１６５は、前記第１ボンディングパッド１５５と離隔して配置されてもよい。前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド１６５は、複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に共通連結されてもよい。例えば、前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に配置されてもよい。
実施例によれば、前記第２電極１６０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面と前記第２ボンディングパッド１６５の間に配置されてもよい。前記第２電極１６０は、前記第２ボンディングパッド１６５と前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の間のオーミック特性を向上させることができる。
例えば、前記第２電極１６０は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第２電極１６０は、一つの層または複数の層に形成されてもよい。
また、実施例に係る半導体素子２００は、図１に示されたように、複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４を含むことができる。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、第１導電型DBR層、活性層、第２導電型DBR層を含むことができる。また、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４のうち前記第１ダミー発光構造物Ｄ１の上部と前記第２ダミー発光構造物Ｄ２の上部には、前記第１ボンディングパッド１５５が配置されてもよい。
前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記第２ボンディングパッド１６５から離隔して配置されてもよい。例えば、第１ダミー発光構造物Ｄ１の上部領域に前記第１ボンディングパッド１５５が配置されてもよい。
前記第１ダミー発光構造物Ｄ１は、第１導電型DBR層１１３、第２導電型DBR層１１９を含むことができる。また、前記第１ダミー発光構造物Ｄ１は、活性層１１６とアパーチャー層１１８を含むことができる。
実施例に係る半導体素子２００は、図７に示されたように、パッド電極１５３を含むことができる。前記パッド電極１５３は、前記第１電極１５０と電気的に連結されてもよい。前記パッド電極１５３は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置された前記第１電極１５０から延長されて配置されてもよい。
前記パッド電極１５３は、前記第１導電型DBR層１１３に電気的に連結されてもよい。前記パッド電極１５３は、前記活性層１１６に電気的に連結されてもよい。前記パッド電極１５３は、前記第２導電型DBR層１１９に電気的に連結されてもよい。前記パッド電極１５３は、前記第１導電型DBR層１１３と前記第２導電型DBR層１１９に電気的に共通連結されてもよい。これによって、前記第１ダミー発光構造物Ｄ１は、光を生成しなくてもよい。
実施例によれば、前記パッド電極１５３の上に前記第１ボンディングパッド１５５が配置されてもよい。前記パッド電極１５３の側面に前記絶縁層１４０が配置されてもよい。前記絶縁層１４０によって露出された前記パッド電極１５３の上部面に前記第１ボンディングパッド１５５が配置されてもよい。
また、前記絶縁層１４０は、前記第１発光構造物Ｐ１の周りと第２発光構造物Ｐ２の周りで、前記第１電極１５０の上部面と前記第２ボンディングパッド１６５の下部面の間に配置されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に前記第２ボンディングパッド１６５が接触して配置されてもよい。また、前記複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層に前記第１電極１５０が連結されて配置され、前記第１電極１５０から延長された前記パッド電極１５３の上に前記第１ボンディングパッド１５５が接触して配置されてもよい。これによって、前記第１ボンディングパッド１５５および前記第２ボンディングパッド１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子２００によれば、以上で説明したように、前記半導体素子２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択されてもよい。これによって、前記複数の発光構造物Ｐ１、Ｐ２、…で生成した光が前記半導体素子２００の基板１０５の方向に放出されることになる。
また、実施例に係る半導体素子２００によれば、前記絶縁層１４０がDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、…で生成した光が上部に配置された前記絶縁層１４０に反射されて下部方向に効果的に抽出される。
例えば、前記絶縁層１４０は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子２００によれば、以上で説明したように、前記基板１０５が導電性基板である必要がないので、前記基板１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板１０５にドーパントが添加されなくてもよいので、前記基板１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子２００によれば、前記第１ボンディングパッド１５５に連結された前記第１電極１５０と前記第２ボンディングパッド１６５に連結された前記第２電極１６０によって前記複数の発光構造物Ｐ１、Ｐ２、…の間に電流拡散が効率的に行われる。これによって、実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、…において電流の密集なく電流が効率的に拡散され、光抽出効率が向上する。
一方、図８は本発明の実施例に係る半導体素子のさらに別の例を示した図面である。以下、図８を参照して実施例に係る半導体素子のさらに別の例を説明する際に、以上の図１〜図７を参照して説明した半導体素子の内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子２００は、図８に示されたように、図１および図２を参照して説明した実施例に係る半導体素子に比べて、第１ボンディングパッド１５５が提供された領域において、構成要素間の配置に差異点がある。
本発明の実施例に係る半導体素子２００は、図８に示されたように、複数の発光構造物Ｐ１、Ｐ２、…、第１電極１５０、第１ボンディングパッド１５５、第２ボンディングパッド１６５を含むことができる。
前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の間に配置されてもよい。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…を露出させる複数の第１開口部を含むことができる。
前記第１電極１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、…の上部面を露出させることができる。前記第１電極１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面を露出させることができる。前記第１電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層と電気的に連結されてもよい。
前記第２電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に連結されてもよい。前記第２電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に共通連結されてもよい。前記第２電極１５０は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に配置されてもよい。例えば、前記第２電極１５０の下部面が前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に直接接触して配置されてもよい。
前記第１ボンディングパッド１５５は、前記複数の発光構造物Ｐ１、Ｐ２、…と離隔して配置されてもよい。前記第１ボンディングパッド１５５は、前記第１電極１５０と電気的に連結されてもよい。
実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第１ボンディングパッド１５５は、複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド１６５は、前記第１ボンディングパッド１５５と離隔して配置されてもよい。前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド１６５は、複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層に電気的に共通連結されてもよい。例えば、前記第２ボンディングパッド１６５は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に配置されてもよい。
実施例に係る半導体素子２００は、図８に示されたように、パッド電極１５３を含むことができる。前記パッド電極１５３は、前記第１電極１５０と電気的に連結されてもよい。前記パッド電極１５３は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置された前記第１電極１５０から延長されて配置されてもよい。
前記パッド電極１５３は、前記第１導電型DBR層１１３に電気的に連結されてもよい。前記パッド電極１５３は、前記第１導電型DBR層１１３の上に配置されてもよい。例えば、前記パッド電極１５３の下部面が前記第１導電型DBR層１１３の上部面の上に直接接触して配置されてもよい。
実施例に係る半導体素子２００によれば、図８に示されたように、前記パッド電極１５３の上部面が前記第１電極１５０の上部面と同一平面に配置されてもよい。即ち、前記パッド電極１５３と前記第１電極１５０が段差なく配置されてもよい。従って、実施例によれば、段差領域で発生し得る前記パッド電極１５３または前記第１電極１５０の損傷を防止できる。
実施例によれば、前記パッド電極１５３の上に前記第１ボンディングパッド１５５が配置されてもよい。例えば、前記パッド電極１５３の一部領域上に前記絶縁層１４０が配置されてもよい。前記絶縁層１４０によって露出された前記パッド電極１５３の上部面に前記第１ボンディングパッド１５５が配置されてもよい。
また、前記絶縁層１４０は、前記第１発光構造物Ｐ１の周りと第２発光構造物Ｐ２の周りで、前記第１電極１５０の上部面と前記第２ボンディングパッド１６５の下部面の間に配置されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上部面に前記第２ボンディングパッド１６５が接触して配置されてもよい。また、前記複数の発光構造物Ｐ１、Ｐ２、…の第１導電型DBR層に前記第１電極１５０が連結されて配置され、前記第１電極１５０から延長された前記パッド電極１５３の上に前記第１ボンディングパッド１５５が接触して配置されてもよい。これによって、前記第１ボンディングパッド１５５および前記第２ボンディングパッド１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド１５５と前記第２ボンディングパッド１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子２００によれば、以上で説明したように、前記半導体素子２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択されてもよい。これによって、前記複数の発光構造物Ｐ１、Ｐ２、…で生成した光が前記半導体素子２００の基板１０５の方向に放出されることになる。
また、実施例に係る半導体素子２００によれば、前記絶縁層１４０がDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、…で生成した光が上部に配置された前記絶縁層１４０に反射されて下部方向に効果的に抽出される。
例えば、前記絶縁層１４０は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層１４０は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子２００によれば、以上で説明したように、前記基板１０５が導電性基板である必要がないので、前記基板１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板１０５にドーパントが添加されなくてもよいので、前記基板１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子２００によれば、前記第１ボンディングパッド１５５に連結された前記第１電極１５０と前記第２ボンディングパッド１６５によって前記複数の発光構造物Ｐ１、Ｐ２、…の間に電流拡散が効率的に行われる。これによって、実施例に係る半導体素子２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、…において電流の密集なく電流が効率的に拡散され、光抽出効率が向上する。
一方、図９は本発明の実施例に係る半導体素子のさらに別の例を示した図面である。以下、図９を参照して実施例に係る半導体素子の別の例を説明する際に、以上の図１〜図８を参照して説明した半導体素子の内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子２００は、図９に示されたように、図１および図２を参照して説明した実施例に係る半導体素子に比べて、第１ボンディングパッド１５５の提供位置に差がある。実施例によれば、図９に示されたように、前記第１ボンディングパッド１５５が第２ボンディングパッド１６５の一面にのみ配置されてもよい。
図１および図２を参照して説明した半導体素子の場合、前記第２ボンディングパッド１６５の両側面に第１ボンディングパッド１５５が提供された。これによって、第１ボンディングパッド１５５が配置される領域だけ発光構造物が形成されない損失が発生する。
ところが、実施例に係る半導体素子２００によれば、図９に示されたように、前記第１ボンディングパッド１５５が前記第２ボンディングパッド１６５の一面にのみ提供されるので、基板上部の外縁領域に第１ボンディングパッド１５５を形成するための空間が縮小する。これによって、実施例に係る半導体素子２００によれば、半導体素子が形成される基板の面積を減らすことができるので、ウェハの同一面積における製造できる半導体素子の個数を増やすことができる。
次に、図１０〜図１３を参照して、本発明の実施例に係る半導体素子のさらに別の例を説明する。図１０は本発明の実施例に係る半導体素子を示した図面であり、図１１は図１０に示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１２は図１０に示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１３は図１０に示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
図１０〜図１３を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
一方、理解を助けるために、図１０の図示において、下部に位置した構成要素の配置関係を容易に把握できるように、上部に配置された第１ボンディングパッド１１５５と第２ボンディングパッド１１６５は透明に処理された。
本発明の実施例に係る半導体素子１２００は、図１０〜図１３に示されたように、基板１１０５、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…、第１電極１１５０、第２電極１１６０、第１ボンディングパッド１１５５、第２ボンディングパッド１１６５を含むことができる。
実施例に係る半導体素子１２００は、VCSELからなることができ、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で生成した光を、例えば１５度〜２５度程度のビーム画角で放出することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれは、第１導電型DBR(Distributed Bragg Reflector)層、活性層、第２導電型DBR層を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれは、類似する構造を有することができ、図１０に示されたＡ‐Ａ線、Ｂ‐Ｂ線、Ｃ‐Ｃ線断面を参照して実施例に係る半導体素子１２００を説明する。
実施例に係る半導体素子１２００は、図１０〜図１３に示されたように、前記基板１１０５を含むことができる。前記基板１１０５は下部面に提供された凹凸構造を含むことができる。前記基板１１０５の上に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が配置されてもよい。
例えば、前記基板１１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が成長できる成長基板であってもよい。例えば、前記基板１１０５は、真性半導体基板であってもよい。
実施例によれば、前記基板１１０５に提供された凹凸構造は、前記基板１１０５の下部面から上部方向にリセスされた複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…を含むことができる。前記基板１１０５に提供された凹凸構造に対しては、後でさらに説明する。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のうち一部発光構造物Ｐ３、Ｐ４、…が配置された領域の上部には、前記第１ボンディングパッド１１５５が配置されてもよい。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のうち一部発光構造物Ｐ１、Ｐ２、Ｐ５、…が配置された領域の上部には、前記第２ボンディングパッド１１６５が配置されてもよい。
前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５は、相互離隔して配置されてもよい。前記第１ボンディングパッド１１５５は、前記第１電極１１５０に電気的に連結されてもよい。前記第１ボンディングパッド１１５５の下に前記第１電極１１５０が配置されてもよい。例えば、前記第１ボンディングパッド１１５５の下部面が前記第１電極１１５０の上部面に直接接触して配置されてもよい。前記第１電極１１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。
前記第２ボンディングパッド１１６５は、前記第２電極１１６０に電気的に連結されてもよい。前記第２ボンディングパッド１１６５の下に前記第２電極１１６０が配置されてもよい。例えば、前記第２ボンディングパッド１１６５の下部面が前記第２電極１１６０の上部面に直接接触して配置されてもよい。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
実施例によれば、前記第１電極１１５０は、前記第１ボンディングパッド１１５５の下と前記第２ボンディングパッド１１６５の下に両方とも配置されてもよい。また、前記第２電極１１６０は、前記第１ボンディングパッド１１５５の下と前記第２ボンディングパッド１１６５の下に両方とも配置されてもよい。前記第１電極１１５０と前記第１ボンディングパッド１１５５の間の電気的連結関係および前記第２電極１１６０と前記第２ボンディングパッド１１６５の間の電気的連結関係は、後でさらに説明する。
まず、図１０および図１１を参照して、前記第２ボンディングパッド１１６５の下に配置された第１発光構造物Ｐ１と第２発光構造物Ｐ２を中心に実施例に係る半導体素子１２００を説明する。図１１は図１０に示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
実施例に係る半導体素子１２００は、前記第２ボンディングパッド１１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、光を放出する発光アパーチャー１１３０ａ、１１３０ｂ、…をそれぞれ含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、相互離隔して配置されてもよい。例えば、前記発光アパーチャー１１３０ａ、１１３０ｂ、…は、数μｍ〜数十μｍの直径で提供されてもよい。
前記第１発光構造物Ｐ１は、第１導電型の第１DBR層１１１０ａ、第２導電型の第２DBR層１１２０ａ、第１活性層１１１５ａを含むことができる。前記第１活性層１１１５ａは、前記第１DBR層１１１０ａと前記第２DBR層１１２０ａの間に配置されてもよい。例えば、前記第１活性層１１１５ａが前記第１DBR層１１１０ａの上に配置され、前記第２DBR層１１２０ａが前記第１活性層１１１５ａの上に配置されてもよい。前記第１発光構造物Ｐ１は、前記第１活性層１１１５ａと前記第２DBR層１１２０ａの間に配置された第１アパーチャー層１１１７ａをさらに含むことができる。
前記第２発光構造物Ｐ２は、第１導電型の第３DBR層１１１０ｂ、第２導電型の第４DBR層１１２０ｂ、第２活性層１１１５ｂを含むことができる。前記第２活性層１１１５ｂは、前記第３DBR層１１１０ｂと前記第４DBR層１１２０ｂの間に配置されてもよい。例えば、前記第２活性層１１１５ｂが前記第３DBR層１１１０ｂの上に配置され、前記第４DBR層１１２０ｂが前記第２活性層１１１５ｂの上に配置されてもよい。前記第２発光構造物Ｐ２は、前記第２活性層１１１５ｂと前記第４DBR層１１２０ｂの間に配置された第２アパーチャー層１１１７ｂをさらに含むことができる。
また、前記第１発光構造物Ｐ１の前記第１DBR層１１１０ａと前記第２発光構造物Ｐ２の前記第３DBR層１１１０ｂの間に第１導電型DBR層１１１３が配置されてもよい。前記第１DBR層１１１０ａと前記第３DBR層１１１０ｂは、前記第１導電型DBR層１１１３によって物理的に連結されてもよい。例えば、前記第１導電型DBR層１１１３の上部面と前記第１DBR層１１１０ａの上部面が同一水平面に配置されてもよい。前記第１導電型DBR層１１１３の上部面と前記第３DBR層１１１０ｃの上部面が同一水平面に配置されてもよい。
また、前記第１発光構造物Ｐ１の前記第１活性層１１１５ａと前記第２発光構造物Ｐ２の前記第２活性層１１１５ｂは、相互離隔して配置されてもよい。また、前記第１発光構造物Ｐ１の前記第２DBR層１１２０ａと前記第２発光構造物Ｐ２の前記第４DBR層１１２０ｂは、相互離隔して配置されてもよい。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、下部面に凹凸構造が提供された基板１１０５を含むことができる。前記基板１１０５は、例えば第１凹部Ｒ１と第２凹部Ｒ２を含むことができる。
前記第１凹部Ｒ１は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１と重なって配置されてもよい。前記第１凹部Ｒ１と前記第１発光構造物Ｐ１は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第２凹部Ｒ２は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２と重なって配置されてもよい。前記第２凹部Ｒ２と前記第２発光構造物Ｐ２は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー１１３０ａの幅に対応して提供されてもよい。また、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー１１３０ａの直径に対応して提供されてもよい。例えば、前記第１発光アパーチャー１１３０ａは、前記第１発光構造物Ｐ１の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。例えば、前記第２発光アパーチャー１１３０ｂは、前記第２発光構造物Ｐ２の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板１１０５の厚さｔ１は、数十μｍ〜数百μｍに提供されてもよい。前記基板１１０５の厚さｔ１は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記基板１１０５の厚さｔ１が１００μｍより小さい場合には、前記基板１１０５の上に配置された構成要素を安定的に支持できず、半導体素子の信頼性が低下することになる。また、前記基板１１０５の厚さｔ１が１１０μｍより大きい場合には、半導体素子の大きさが厚くなる短所がある。
前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ２は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ２は５μｍ〜２０μｍに提供されてもよい。
前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ２が５μｍより小さい場合には、前記第１凹部Ｒ１および前記第２凹部Ｒ２によって提供される光抽出効果の増加が微小となる。前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ２が２０μｍより大きい場合には、前記第１凹部Ｒ１および前記第２凹部Ｒ２によって提供される光抽出効果は著しくなるが、工程時間が増加する短所がある。前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ２が２０μｍより大きい場合には、前記基板１１０５の上に配置された構成要素を安定的に支持できず、半導体素子の信頼性が低下することになる。
また、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ１は、数十μｍに提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ１は、例えば６μｍ〜１５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ１は、前記第１発光アパーチャー１１３０ａの幅と前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２から放出される光は、下部方向に方向性を持って放出される。従って、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ１は、光が伝播する領域に提供されるように形成されてもよい。
別の実施例によれば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ１は、前記第１発光アパーチャー１１３０ａおよび前記第２発光アパーチャー１１３０ｂの直径より数μｍ大きく提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の形成に対する工程誤差を考慮して、複数の凹部Ｒ１、Ｒ２、…と複数の発光構造物Ｐ１、Ｐ２の間の整列が安定的に行われるようにするためである。例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ１は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１の下部に円形の水平断面を有するホール状に提供されてもよい。また、前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２の下部に円形の水平断面を有するホール状に提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の上部面は、例えば平面形状に提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の上部面は、例えば前記基板１１０５の上部面に平行するように提供されてもよい。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、第１絶縁層１１４１を含むことができる。前記第１絶縁層１１４１は、前記第１発光構造物Ｐ１の側面に配置されてもよい。前記第１絶縁層１１４１は、前記第１発光構造物Ｐ１の側面の周りをカバーするように配置されてもよい。前記第１絶縁層１１４１は、前記第２発光構造物Ｐ２の側面に配置されてもよい。前記第１絶縁層１１４１は、前記第２発光構造物Ｐ２の側面の周りをカバーするように配置されてもよい。
また、前記第１絶縁層１１４１は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置されてもよい。前記第１絶縁層１１４１は、前記第１導電型DBR層１１１３の上に配置されてもよい。
前記第１絶縁層１１４１は、前記第１発光構造物Ｐ１の上部面を露出させることができる。前記第１絶縁層１１４１は、前記第１発光構造物Ｐ１の前記第２DBR層１１２０ａの上部面を露出させることができる。前記第１絶縁層１１４１は、前記第２発光構造物Ｐ２の上部面を露出させることができる。前記第１絶縁層１１４１は、前記第２発光構造物Ｐ２の前記第４DBR層１１２０ｂの上部面を露出させることができる。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、第１電極１１５０を含むことができる。前記第１電極１１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の周りに配置されてもよい。前記第１電極１１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる複数の開口部を含むことができる。前記第１電極１１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５…をなす複数の第１導電型DBR層に共通で連結されてもよい。
前記第１電極１１５０は、前記第１導電型DBR層１１１３の上に配置されてもよい。前記第１電極１１５０は、前記第１DBR層１１１０ａと電気的に連結されてもよい。前記第１電極１１５０は、前記第３DBR層１１１０ｂと電気的に連結されてもよい。前記第１電極１１５０は、前記第１絶縁層１１４１の下に配置されてもよい。前記第１電極１１５０は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間の領域で前記第１絶縁層１１４１の下に配置されてもよい。前記第１電極１１５０は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間の領域で前記第１絶縁層１１４１と前記第１導電型DBR層１１１３の間に配置されてもよい。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、第２電極１１６０を含むことができる。前記第２電極１１６０は、前記第１絶縁層１１４１の上に配置されてもよい。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極１１６０ａと、前記上部電極１１６０ａを連結する連結電極１１６０ｂを含むことができる。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす複数の第２導電型DBR層に共通で連結されてもよい。
前記第２電極１１６０は、前記第１発光構造物Ｐ１の側面に配置されてもよい。前記第２電極１１６０は、前記第１発光構造物Ｐ１の上部面の上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第１発光構造物Ｐ１の前記第２DBR層１１２０ａの上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第２DBR層１１２０ａの上部面に直接接触して配置されてもよい。
また、前記第２電極１１６０は、前記第２発光構造物Ｐ２の側面に配置されてもよい。前記第２電極１１６０は、前記第２発光構造物Ｐ２の上部面の上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第２発光構造物Ｐ２の前記第４DBR層１１２０ｂの上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第４DBR層１１２０ｂの上部面に直接接触して配置されてもよい。
前記第２電極１１６０は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置されてもよい。前記第２電極１１６０の前記連結電極１１６０ｂは、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間の領域で前記第１絶縁層１１４１の上に配置されてもよい。
実施例に係る前記第２電極１１６０は、図１０に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を連結させることができる。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…のそれぞれの第２導電型DBR層に物理的に連結されてもよい。即ち、前記第２電極１１６０は、前記第２ボンディングパッド１１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…の上部面のみならず、前記第１ボンディングパッド１１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…の上部面にも物理的に連結されてもよい。
例えば、前記第２電極１１６０の前記連結電極１１６０ｂは、図１０に示されたように、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極１１６０の前記連結電極１１６０ｂの形状は多様に変形することができる。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、第２絶縁層１１４２を含むことができる。前記第２絶縁層１１４２は、前記第２電極１１６０の上に配置されてもよい。
前記第２絶縁層１１４２は、前記第１発光構造物Ｐ１の周りに配置されてもよい。前記第２絶縁層１１４２は、前記第１発光構造物Ｐ１の周りで、前記第２電極１１６０の上に配置されてもよい。前記第２絶縁層１１４２は、前記第２発光構造物Ｐ２の周りに配置されてもよい。前記第２絶縁層１１４２は、前記第２発光構造物Ｐ２の周りで、前記第２電極１１６０の上に配置されてもよい。
また、前記第２絶縁層１１４２は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置されてもよい。前記第２絶縁層１１４２は、前記第１導電型DBR層１１１３の上に配置されてもよい。前記第２絶縁層１１４２は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間で前記第２電極１１６０の前記連結電極１１６０ｂの上に配置されてもよい。
前記第２絶縁層１１４２は、前記第１発光構造物Ｐ１の上部面に配置された前記第２電極１１６０の上部面を露出させることができる。前記第２絶縁層１１４２は、前記第２DBR層１１２０ａの上部面に配置された前記上部電極１１６０ａの上部面を露出させることができる。前記第２絶縁層１１４２は、前記第２発光構造物Ｐ２の上部面に配置された前記第２電極１１６０の上部面を露出させることができる。前記第２絶縁層１１４２は、前記第４DBR層１１２０ｂの上部面に配置された前記上部電極１１６０ａの上部面を露出させることができる。
実施例に係る前記第２絶縁層１１４２は、図１０に示されたように、前記第１ボンディングパッド１１５５が配置された領域では、複数の発光構造物Ｐ３、Ｐ４、…の間に配置された前記第１電極１１５０の上部面が露出するように提供されてもよい。また、前記第２絶縁層１１４２は、前記第２ボンディングパッド１１６５が配置された領域では、複数の発光構造物Ｐ１、Ｐ２、…の上に配置された前記第２電極１１６０の上部面が露出するように提供されてもよい。
また、実施例によれば、前記第２絶縁層１１４２は、前記第２ボンディングパッド１１６５が配置された領域で、複数の発光構造物を物理的に連結する前記第２電極１１６０の上部面が露出するように配置されてもよい。このとき、前記第１導電型DBR層１１１３の上部に配置された線状の前記第２電極１１６０の前記連結電極１１６０ｂが選択的に露出されるように、前記第２絶縁層１１４２が配置されてもよい。例えば、第１発光構造物Ｐ１と第２発光構造物Ｐ２を連結する前記連結電極１１６０ｂの上部面の上には、前記第２電極１１６０が露出しないように、前記第２絶縁層１１４２が配置されてもよい。また、第１発光構造物Ｐ１と第５発光構造物Ｐ５を連結する前記連結電極１１６０ｂの上部面が露出するように、前記第２絶縁層１１４２が配置されてもよい。前記第２絶縁層１１４２の形成については、実施例に係る半導体素子の製造方法を説明しながら、さらに説明するようにする。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、第１ボンディングパッド１１５５と第２ボンディングパッド１１６５を含むことができる。実施例によれば、前記第１ボンディングパッド１１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド１１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
前記第１ボンディングパッド１１５５は、前記第２絶縁層１１４２の上に配置されてもよい。前記第１ボンディングパッド１１５５は、前記第１電極１１５０に電気的に連結されてもよい。前記第１ボンディングパッド１１５５は、図１０に示されたように、前記第１絶縁層１１４１と前記第２絶縁層１１４２を介して露出した前記第１電極１１５０に連結されてもよい。前記第１ボンディングパッド１１５５は、第３発光構造物Ｐ３の周辺と第４発光構造物Ｐ４の周辺で、前記第１絶縁層１１４１と前記第２絶縁層１１４２を介して露出した前記第１電極１１５０の上部面に直接接触することができる。
前記第２ボンディングパッド１１６５は、前記第２絶縁層１１４２の上に配置されてもよい。前記第２ボンディングパッド１１６５は、前記第１発光構造物Ｐ１の上部面に配置された前記第２電極１１６０に電気的に連結されてもよい。前記第２ボンディングパッド１１６５は、前記第２DBR層１１２０ａの上に配置された前記上部電極１１６０ａの上部面に直接接触して配置されてもよい。また、前記第２ボンディングパッド１１６５は、前記第２発光構造物Ｐ２の上部面に配置された前記第２電極１１６０に電気的に連結されてもよい。前記第２ボンディングパッド１１６５は、前記第４DBR層１１２０ｂの上に配置された前記上部電極１１６０ａの上部面に直接接触して配置されてもよい。
次に、図１０および図１２を参照して、前記第１ボンディングパッド１１５５の下に配置された第３発光構造物Ｐ３と第４発光構造物Ｐ４を中心に実施例に係る半導体素子１２００をより詳しく説明する。図１２は図１０に示された実施例に係る半導体素子のＢ‐Ｂ線断面図である。図１０および図１２を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。実施例に係る半導体素子１２００は、前記第１ボンディングパッド１１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…を含むことができる。前記複数の発光構造物Ｐ３、Ｐ４、…は、光を放出する発光アパーチャー１１３０ｃ、１１３０ｄ、…をそれぞれ含むことができる。前記複数の発光構造物Ｐ３、Ｐ４、…は、相互離隔して配置されてもよい。例えば、前記発光アパーチャー１１３０ｃ、１１３０ｄ、…は、数μｍ〜数十μｍの直径で提供されてもよい。
前記第３発光構造物Ｐ３は、第１導電型の第５DBR層１１１０ｃ、第２導電型の第６DBR層１１２０ｃ、第３活性層１１１５ｃを含むことができる。前記第３活性層１１１５ｃは、前記第５DBR層１１１０ｃと前記第６DBR層１１２０ｃの間に配置されてもよい。例えば、前記第３活性層１１１５ｃが前記第５DBR層１１１０ｃの上に配置され、前記第６DBR層１１２０ｃが前記第３活性層１１１５ｃの上に配置されてもよい。前記第３発光構造物Ｐ３は、前記第３活性層１１１５ｃと前記第６DBR層１１２０ｃの間に配置された第３アパーチャー層１１１７ｃをさらに含むことができる。
前記第４発光構造物Ｐ４は、第１導電型の第７DBR層１１１０ｄ、第２導電型の第８DBR層１１２０ｄ、第４活性層１１１５ｄを含むことができる。前記第４活性層１１１５ｄは、前記第７DBR層１１１０ｄと前記第８DBR層１１２０ｄの間に配置されてもよい。例えば、前記第４活性層１１１５ｄが前記第７DBR層１１１０ｄの上に配置され、前記第８DBR層１１２０ｄが前記第４活性層１１１５ｄの上に配置されてもよい。前記第４発光構造物Ｐ４は、前記第４活性層１１１５ｄと前記第８DBR層１１２０ｄの間に配置された第４アパーチャー層１１１７ｄをさらに含むことができる。
また、前記第３発光構造物Ｐ３の前記第５DBR層１１１０ｃと前記第４発光構造物Ｐ４の前記第７DBR層１１１０ｄの間に前記第１導電型DBR層１１１３が配置されてもよい。前記第５DBR層１１１０ｃと前記第７DBR層１１１０ｄは、前記第１導電型DBR層１１１３によって物理的に連結されてもよい。例えば、前記第１導電型DBR層１１１３の上部面と前記第５DBR層１１１０ｃの上部面が同一水平面に配置されてもよい。前記第１導電型DBR層１１１３の上部面と前記第７DBR層１１１０ｄの上部面が同一水平面に配置されてもよい。
また、前記第３発光構造物Ｐ３の前記第３活性層１１１５ｃと前記第４発光構造物Ｐ４の前記第４活性層１１１５ｄは、相互離隔して配置されてもよい。また、前記第３発光構造物Ｐ３の前記第６DBR層１１２０ｃと前記第４発光構造物Ｐ４の前記第８DBR層１１２０ｄは、相互離隔して配置されてもよい。
実施例に係る半導体素子１２００は、図１０および図１２に示されたように、下部面に凹凸構造が提供された基板１１０５を含むことができる。前記基板１１０５は、例えば第３凹部Ｒ３と第４凹部Ｒ４を含むことができる。
前記第３凹部Ｒ３は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第３凹部Ｒ３は、前記第３発光構造物Ｐ３と重なって配置されてもよい。前記第３凹部Ｒ３と前記第３発光構造物Ｐ３は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第４凹部Ｒ４は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第４凹部Ｒ４は、前記第４発光構造物Ｐ４と重なって配置されてもよい。前記第４凹部Ｒ４と前記第４発光構造物Ｐ４は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第３凹部Ｒ３の幅は、前記第３発光構造物Ｐ３に提供された前記第３発光アパーチャー１１３０ｃの幅に対応して提供されてもよい。また、前記第３凹部Ｒ３の幅は、前記第３発光構造物Ｐ３に提供された前記第３発光アパーチャー１１３０ｃの直径に対応して提供されてもよい。例えば、前記第３発光アパーチャー１１３０ｃは、前記第３発光構造物Ｐ３の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第４凹部Ｒ４の幅は、前記第４発光構造物Ｐ４に提供された前記第４発光アパーチャー１１３０ｄの幅に対応して提供されてもよい。また、前記第４凹部Ｒ４の幅は、前記第４発光構造物Ｐ４に提供された前記第４発光アパーチャー１１３０ｄの直径に対応して提供されてもよい。例えば、前記第４発光アパーチャー１１３０ｄは、前記第４発光構造物Ｐ４の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板１１０５の厚さｔ１は、数十μｍ〜数百μｍに提供されてもよい。前記基板１１０５の厚さｔ１は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記第３凹部Ｒ３と前記第４凹部Ｒ４の深さｔ２は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第３凹部Ｒ３と前記第４凹部Ｒ４の深さｔ２は５μｍ〜２０μｍに提供されてもよい。
また、前記第３凹部Ｒ３と前記第４凹部Ｒ４の幅ｗ１は、数十μｍに提供されてもよい。前記第３凹部Ｒ３と前記第４凹部Ｒ４の幅ｗ１は、例えば６μｍ〜１５μｍに提供されてもよい。
別の実施例によれば、前記第３凹部Ｒ３と前記第４凹部Ｒ４の幅ｗ１は、前記第３発光アパーチャー１１３０ｃおよび前記第４発光アパーチャー１１３０ｄの直径より数μｍ大きく提供されてもよい。例えば、前記第３凹部Ｒ３と前記第４凹部Ｒ４の幅ｗ１は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第３凹部Ｒ３は、前記第３発光構造物Ｐ３の下部に円形の水平断面を有するホール状に提供されてもよい。また、前記第４凹部Ｒ４は、前記第４発光構造物Ｐ４の下部に円形の水平断面を有するホール状に提供されてもよい。前記第３凹部Ｒ３と前記第４凹部Ｒ４の上部面は、例えば平面形状に提供されてもよい。前記第３凹部Ｒ３と前記第４凹部Ｒ４の上部面は、例えば前記基板１１０５の上部面に平行するように提供されてもよい。
実施例に係る半導体素子１２００は、図１０および図１２に示されたように、第１絶縁層１１４１を含むことができる。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の側面に配置されてもよい。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の側面の周りをカバーするように配置されてもよい。前記第１絶縁層１１４１は、前記第４発光構造物Ｐ４の側面に配置されてもよい。前記第１絶縁層１１４１は、前記第４発光構造物Ｐ４の側面の周りをカバーするように配置されてもよい。
また、前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間に配置されてもよい。前記第１絶縁層１１４１は、前記第１導電型DBR層１１１３の上に配置されてもよい。
前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の上部面を露出させることができる。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の前記第６DBR層１１２０ｃの上部面を露出させることができる。前記第１絶縁層１１４１は、前記第４発光構造物Ｐ４の上部面を露出させることができる。前記第１絶縁層１１４１は、前記第４発光構造物Ｐ４の前記第８DBR層１１２０ｄの上部面を露出させることができる。
実施例に係る半導体素子１２００は、図１０および図１２に示されたように、第１電極１１５０を含むことができる。前記第１電極１１５０は、前記複数の発光構造物Ｐ３、Ｐ４、…の周りに配置されてもよい。前記第１電極１１５０は、前記複数の発光構造物Ｐ３、Ｐ４、…を露出させる複数の開口部を含むことができる。
前記第１電極１１５０は、前記第１導電型DBR層１１１３の上に配置されてもよい。前記第１電極１１５０は、前記第５DBR層１１１０ｃと電気的に連結されてもよい。前記第１電極１１５０は、前記第７DBR層１１１０ｄと電気的に連結されてもよい。前記第１電極１１５０は、前記第１絶縁層１１４１の下に配置されてもよい。前記第１電極１１５０は、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間の領域で前記第１絶縁層１１４１の下に配置されてもよい。前記第１電極１１５０は、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間の領域で前記第１絶縁層１１４１と前記第１導電型DBR層１１１３の間に配置されてもよい。
実施例に係る半導体素子１２００は、図１０および図１２に示されたように、第２電極１１６０を含むことができる。前記第２電極１１６０は、前記第１絶縁層１１４１の上に配置されてもよい。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極１１６０ａと、前記上部電極１１６０ａを連結する連結電極１１６０ｂを含むことができる。
前記第２電極１１６０は、前記第３発光構造物Ｐ３の側面に配置されてもよい。前記第２電極１１６０は、前記第３発光構造物Ｐ３の上部面の上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第３発光構造物Ｐ３の前記第６DBR層１１２０ｃの上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第６DBR層１１２０ｃの上部面に直接接触して配置されてもよい。
また、前記第２電極１１６０は、前記第４発光構造物Ｐ４の側面に配置されてもよい。前記第２電極１１６０は、前記第４発光構造物Ｐ４の上部面の上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第４発光構造物Ｐ４の前記第６DBR層１１２０ｄの上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第６DBR層１１２０ｄの上部面に直接接触して配置されてもよい。
前記第２電極１１６０は、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間に配置されてもよい。前記第２電極１１６０の前記連結電極１１６０ｂは、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間の領域で前記第１絶縁層１１４１の上に配置されてもよい。
実施例に係る前記第２電極１１６０は、図１０に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面を連結させることができる。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれの第２導電型DBR層に物理的に連結されてもよい。即ち、前記第２電極１１６０は、前記第２ボンディングパッド１１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…の上部面のみならず、前記第１ボンディングパッド１１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…の上部面にも物理的に連結されてもよい。
例えば、前記第２電極１１６０の前記連結電極１１６０ｂは、図１０に示されたように、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極１１６０の前記連結電極１１６０ｂの形状は多様に変形することができる。
実施例に係る半導体素子１２００は、図１０および図１２に示されたように、第２絶縁層１１４２を含むことができる。前記第２絶縁層１１４２は、前記第２電極１１６０の上に配置されてもよい。前記第２絶縁層１１４２は、前記第１絶縁層１１４１の上に配置されてもよい。
前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の周りに配置されてもよい。前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の周りで、前記第２電極１１６０の上に配置されてもよい。前記第２絶縁層１１４２は、前記第４発光構造物Ｐ４の周りに配置されてもよい。前記第２絶縁層１１４２は、前記第４発光構造物Ｐ４の周りで、前記第２電極１１６０の上に配置されてもよい。
また、前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間に配置されてもよい。前記第２絶縁層１１４２は、前記第１導電型DBR層１１１３の上に配置されてもよい。前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３と前記第４発光構造物Ｐ４の間で前記第２電極１１６０の前記連結電極１１６０ｂの上に配置されてもよい。
前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の上部面に配置された前記第２電極１１６０の上部面の上にも配置されてもよい。前記第２絶縁層１１４２は、前記第６DBR層１１２０ｃの上部面に配置された前記上部電極１１６０ａの上部面の上にも配置されてもよい。前記第２絶縁層１１４２は、前記第４発光構造物Ｐ４の上部面に配置された前記第２電極１１６０の上部面の上にも配置されてもよい。前記第２絶縁層１１４２は、前記第８DBR層１１２０ｄの上部面に配置された前記上部電極１１６０ａの上部面の上にも配置されてもよい。
実施例に係る前記第２絶縁層１１４２は、図１０に示されたように、前記第１ボンディングパッド１１５５が配置された領域では、複数の発光構造物Ｐ３、Ｐ４、…の間に配置された前記第１電極１１５０の上部面が露出するように提供されてもよい。また、前記第２絶縁層１１４２は、前記第２ボンディングパッド１１６５が配置された領域では、複数の発光構造物Ｐ１、Ｐ２、…の上に配置された前記第２電極１１６０の上部面が露出するように提供されてもよい。
また、実施例によれば、前記第２絶縁層１１４２は、前記第２ボンディングパッド１１６５が配置された領域で、複数の発光構造物を物理的に連結する前記第２電極１１６０の上部面が露出するように配置されてもよい。このとき、前記第１導電型DBR層１１１３の上部に配置された線状の前記第２電極１１６０の連結電極１１６０ｂが選択的に露出されるように、前記第２絶縁層１１４２が配置されてもよい。例えば、第１発光構造物Ｐ１と第２発光構造物Ｐ２を連結する前記連結電極１１６０ｂの上部面の上には、前記第２電極１１６０が露出しないように、前記第２絶縁層１１４２が配置されてもよい。また、第１発光構造物Ｐ１と第５発光構造物Ｐ５を連結する前記連結電極１１６０ｂの上部面が露出するように、前記第２絶縁層１１４２が配置されてもよい。前記第２絶縁層１１４２の形成については、実施例に係る半導体素子の製造方法を説明しながら、さらに説明するようにする。
実施例に係る半導体素子１２００は、図１０および図１２に示されたように、第１ボンディングパッド１１５５と第２ボンディングパッド１１６５を含むことができる。実施例によれば、前記第１ボンディングパッド１１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド１１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
前記第１ボンディングパッド１１５５は、前記第２絶縁層１１４２の上に配置されてもよい。前記第１ボンディングパッド１１５５は、前記第１電極１１５０に電気的に連結されてもよい。前記第１ボンディングパッド１１５５は、図１０に示されたように、前記第１絶縁層１１４１と前記第２絶縁層１１４２を介して露出した前記第１電極１１５０に連結されてもよい。実施例に係る前記第１ボンディングパッド１１５５と前記第１電極１１５０の間の電気的な連結に対しては、後で図４を参照してさらに説明することにする。
前記第２ボンディングパッド１１６５は、前記第２絶縁層１１４２の上に配置されてもよい。前記第２ボンディングパッド１１６５は、前記第３発光構造物Ｐ３の上部面と前記第４発光構造物Ｐ４の上部面に配置された前記第２電極１１６０に電気的に連結されてもよい。
次に、図１０および図１３を参照して、前記第１ボンディングパッド１１５５の下に配置された第３発光構造物Ｐ３を中心に実施例に係る半導体素子１２００をより詳しく説明する。図１３は図１０に示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。図１０および図１３を参照して実施例に係る半導体素子を説明する際に、図１０〜図１２を参照して説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子１２００は、前記第１ボンディングパッド１１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…を含むことができる。実施例に係る第３発光構造物Ｐ３は、第１導電型の第５DBR層１１１０ｃ、第２導電型の第６DBR層１１２０ｃ、第３活性層１１１５ｃを含むことができる。
実施例に係る半導体素子１２００は、図１３に示されたように、前記第５DBR層１１１０ｃから前記第３発光構造物Ｐ３の周りの方向に延長されて配置された第１導電型DBR層１１１３を含むことができる。前記第１導電型DBR層１１１３は、前記第５DBR層１１１０ｃと物理的に連結されてもよい。例えば、前記第１導電型DBR層１１１３の上部面と前記第５DBR層１１１０ｃの上部面が同一水平面に配置されてもよい。
また、実施例に係る半導体素子１２００は、図１０および図１３に示されたように、第１電極１１５０を含むことができる。前記第１電極１１５０は第３発光構造物Ｐ３の周りと第４発光構造物Ｐ４の周りに配置されてもよい。前記第１電極１１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる複数の開口部を含むことができる。
前記第１電極１１５０は、前記第１導電型DBR層１１１３の上に配置されてもよい。前記第１電極１１５０は、前記第５DBR層１１１０ｃと電気的に連結されてもよい。前記第１電極１１５０は、前記第３発光構造物Ｐ３の周りで前記第１導電型DBR層１１１３の上に配置されてもよい。
実施例に係る半導体素子１２００は、図１０および図１３に示されたように、第１絶縁層１１４１を含むことができる。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の側面に配置されてもよい。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の側面の周りをカバーするように配置されてもよい。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の上部面を露出させることができる。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の前記第６DBR層１１２０ｃの上部面を露出させることができる。前記第１絶縁層１１４１は、前記第１電極１１５０の上に配置されてもよい。
一方、実施例に係る半導体素子１２００によれば、図１３に示されたように、前記第１絶縁層１１４１は、前記第１電極１１５０の一部領域を露出させることができる。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の周辺で前記第１電極１１５０の上部面を露出させる開口部を含むことができる。前記第１絶縁層１１４１は、前記第３発光構造物Ｐ３の周辺で前記第１導電型DBR層１１１３の上に配置された前記第１電極１１５０の上部面を露出させることができる。
実施例に係る半導体素子１２００は、図１０および図１３に示されたように、第２電極１１６０を含むことができる。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極１１６０ａと、前記上部電極１１６０ａを連結する連結電極１１６０ｂを含むことができる。
前記第２電極１１６０は、前記第３発光構造物Ｐ３の上部面の上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第３発光構造物Ｐ３の前記第６DBR層１１２０ｃの上に配置されてもよい。前記第２電極１１６０の前記上部電極１１６０ａは、前記第６DBR層１１２０ｃの上部面に直接接触して配置されてもよい。
実施例に係る前記第２電極１１６０の前記連結電極１１６０ｂは、図１０に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面を連結させることができる。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれの第２導電型DBR層に物理的に連結されてもよい。即ち、前記第２電極１１６０は、前記第２ボンディングパッド１１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…の上部面のみならず、前記第１ボンディングパッド１１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…の上部面にも物理的に連結されてもよい。
例えば、前記第２電極１１６０の前記連結電極１１６０ｂは、図１０に示されたように、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極１１６０の前記連結電極１１６０ｂの形状は多様に変形することができる。
実施例に係る半導体素子１２００は、図１０および図１３に示されたように、第２絶縁層１１４２を含むことができる。前記第２絶縁層１１４２は、前記第２電極１１６０の上に配置されてもよい。前記第２絶縁層１１４２は、前記第１絶縁層１１４１の上に配置されてもよい。
前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の周りに配置されてもよい。前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の周りで、前記第１絶縁層１１４１の上に配置されてもよい。前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の上に配置されてもよい。前記第２絶縁層１１４２は、前記第６DBR層１１２０ｃの上に配置された前記第２電極１１６０の上に配置されてもよい。
一方、実施例に係る半導体素子１２００によれば、図１３に示されたように、前記第２絶縁層１１４２は、前記第１電極１１５０の一部領域を露出させる開口部を含むことができる。前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の周辺で前記第１電極１１５０の上部面を露出させることができる。前記第２絶縁層１１４２は、前記第３発光構造物Ｐ３の周辺で前記第１導電型DBR層１１１３の上に配置された前記第１電極１１５０の上部面を露出させることができる。例えば、前記第２絶縁層１１４２によって提供される前記開口部は、前記連結電極１１６０ｂの間の領域上に配置されてもよい。
実施例に係る前記第２絶縁層１１４２は、図１０および図１３に示されたように、前記第１ボンディングパッド１１５５が配置された領域では、複数の発光構造物Ｐ３、Ｐ４、…の間に配置された前記第１電極１１５０の上部面が露出するように提供される。また、前記第２絶縁層１１４２は、前記第２ボンディングパッド１１６５が配置された領域では、複数の発光構造物Ｐ１、Ｐ２、…の上に配置された前記第２電極１１６０の上部面が露出するように提供される。
また、実施例によれば、前記第２絶縁層１１４２は、前記第２ボンディングパッド１１６５が配置された領域で、複数の発光構造物を物理的に連結する前記第２電極１１６０の上部面が露出するように配置されてもよい。このとき、前記第１導電型DBR層１１１３の上部に配置された線状の前記第２電極１１６０の前記連結電極１１６０ｂが選択的に露出されるように、前記第２絶縁層１１４２が配置されてもよい。例えば、第１発光構造物Ｐ１と第２発光構造物Ｐ２を連結する前記連結電極１１６０ｂの上部面の上には、前記第２電極１１６０が露出しないように、前記第２絶縁層１１４２が配置されてもよい。また、第１発光構造物Ｐ１と第５発光構造物Ｐ５を連結する前記連結電極１１６０ｂの上部面が露出するように、前記第２絶縁層１１４２が配置されてもよい。前記第２絶縁層１１４２の形成については、実施例に係る半導体素子の製造方法を説明しながら、さらに説明するようにする。
実施例に係る半導体素子１２００は、図１０および図１３に示されたように、第１ボンディングパッド１１５５と第２ボンディングパッド１１６５を含むことができる。実施例によれば、前記第１ボンディングパッド１１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド１１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
前記第１ボンディングパッド１１５５は、前記第２絶縁層１１４２の上に配置されてもよい。前記第１ボンディングパッド１１５５は、前記第１電極１１５０に電気的に連結されてもよい。前記第１ボンディングパッド１１５５は、図１０および図１３に示されたように、前記第３発光構造物Ｐ３の上に配置されてもよい。前記第１ボンディングパッド１１５５は、前記第１絶縁層１１４１と前記第２絶縁層１１４２によって提供された開口部を介して前記第１電極１１５０に連結されてもよい。例えば、前記第１絶縁層１１４１と前記第２絶縁層１１４２によって提供される開口部は、前記連結電極１１６０ｂの間の領域に配置されてもよい。
前記第１ボンディングパッド１１５５は、前記第３発光構造物Ｐ３の周辺で前記第１導電型DBR層１１１３の上に配置された前記第１電極１１５０に連結されてもよい。前記第１ボンディングパッド１１５５は、前記第１導電型DBR層１１１３の上に配置された前記第１電極１１５０の上部面に直接接触して配置されてもよい。例えば、前記第１ボンディングパッド１１５５の下部面が前記第１導電型DBR層１１１３の上に配置された前記第１電極１１５０の上部面に直接接触して配置されてもよい。
前記第２ボンディングパッド１１６５は、前記第２絶縁層１１４２の上に配置されてもよい。前記第２ボンディングパッド１１６５は、前記第３発光構造物Ｐ３の上部面に配置された前記第２電極１１６０に電気的に連結されてもよい。例えば、前記第２ボンディングパッド１１６５の下部面が前記第３発光構造物Ｐ３の上に配置された前記上部電極１１６０ａの上部面に直接接触して配置されてもよい。
次に、図１０、図１１および図１３を参照して、前記第１ボンディングパッド１１５５の下に配置された第３発光構造物Ｐ３と前記第２ボンディングパッド１１６５の下に配置された第１発光構造物Ｐ１を中心に実施例に係る半導体素子１２００をより詳しく説明する。以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子１２００は、図１０および図１３に示されたように、前記第１ボンディングパッド１１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…を含むことができる。実施例に係る前記第３発光構造物Ｐ３は、第１導電型の第５DBR層１１１０ｃ、第２導電型の第６DBR層１１２０ｃ、第３活性層１１１５ｃを含むことができる。
実施例に係る半導体素子１２００は、図１０および図１１に示されたように、前記第２ボンディングパッド１１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…を含むことができる。実施例に係る前記第１発光構造物Ｐ１は、第１導電型の第１DBR層１１１０ａ、第２導電型の第２DBR層１１２０ａ、第１活性層１１１５ａを含むことができる。
また、実施例に係る半導体素子１２００は、第１電極１１５０と第２電極１１６０を含むことができる。前記第１電極１１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる複数の開口部を含むことができる。前記第２電極１１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極１１６０ａと、前記上部電極１１６０ａを連結する連結電極１１６０ｂを含むことができる。
前記第１電極１１５０は、前記第１DBR層１１１０ａと前記第５DBR層１１１０ｃに電気的に連結されてもよい。前記第１電極１１５０は、前記第１発光構造物Ｐ１の周りに配置されてもよい。前記第１電極１１５０は、前記第３発光構造物Ｐ３の周りに配置されてもよい。前記第１電極１１５０は、前記第１発光構造物Ｐ１と前記第３発光構造物Ｐ３の間に配置されてもよい。
前記第２電極１１６０は、前記第２DBR層１１２０ａと前記第６DBR層１１２０ｃに電気的に連結されてもよい。前記第２電極１１６０は、前記第１発光構造物Ｐ１の側面に配置されてもよい。前記第２電極１１６０は、前記第２DBR層１１２０ａの上部面に配置されてもよい。例えば、前記上部電極１１６０ａの下部面が前記第２DBR層１１２０ａの上部面に直接接触して配置されてもよい。前記第２電極１１６０は、前記第６DBR層１１２０ｃの上部面に配置されてもよい。例えば、前記上部電極１１６０ａの下部面が前記第６DBR層１１２０ｃの上部面に直接接触して配置されてもよい。
実施例に係る前記第１ボンディングパッド１１５５は、図１０および図１３に示されたように、前記第３発光構造物Ｐ３の上に配置されてもよい。前記第１ボンディングパッド１１５５は、前記第１電極１１５０に電気的に連結されてもよい。例えば、前記第１ボンディングパッド１１５５の下部面が前記第１電極１１５０の上部面に直接接触して配置されてもよい。
実施例に係る前記第２ボンディングパッド１１６５は、図１０および図１１に示されたように、前記第１発光構造物Ｐ１の上に配置されてもよい。前記第２ボンディングパッド１１６５は、前記第２電極１１６０に電気的に連結されてもよい。例えば、前記第２ボンディングパッド１１６５の下部面が前記第２電極１１６０の上部面に直接接触して配置されてもよい。
一方、実施例に係る前記第２電極１１６０は、図１１に示されたように、前記第２DBR層１１２０ａの上部面に接触して配置されてもよい。例えば、前記第２電極１１６０の前記上部電極１１６０ａの下部面が前記第２DBR層１１２０ａの上部面に直接接触して配置されてもよい。また、実施例に係る前記第２電極１１６０は、図１３に示されたように、前記第６DBR層１１２０ｃの上部面に接触して配置されてもよい。例えば、前記第２電極１１６０の前記上部電極１１６０ａの下部面が前記第６DBR層１１２０ｃの上部面に直接接触して配置されてもよい。
また、前記第２電極１１６０は、図１０および図１１に示されたように、前記第１発光構造物Ｐ１と前記第３発光構造物Ｐ３の間で前記第１電極１１５０の上に配置されてもよい。前記第２電極１１６０は、前記第１発光構造物Ｐ１の周辺で前記第１電極１１５０の上に配置されてもよい。前記連結電極１１６０ｂは、前記第１発光構造物Ｐ１の周辺で前記第１電極１１５０の上に配置されてもよい。前記第２電極１１６０は、前記第１発光構造物Ｐ１の周辺で前記第１導電型DBR層１１１３の上に配置されてもよい。前記連結電極１１６０ｂは、前記第１発光構造物Ｐ１の周辺で前記第１導電型DBR層１１１３の上に配置されてもよい。
前記第１導電型DBR層１１１３は、前記第１DBR層１１１０ａと前記第５DBR層１１１０ｃを物理的に連結することができる。前記第１電極１１５０は、前記第１導電型DBR層１１１３の上部面に接触して配置されてもよい。例えば、前記第１電極１１５０の下部面が前記第１導電型DBR層１１１３の上部面に直接接触して配置されてもよい。
実施例によれば、前記第１導電型DBR層１１１３が提供された領域で、前記第１ボンディングパッド１１５５は、前記第１電極１１５０の上部面に接触して配置されてもよい。例えば、前記第１導電型DBR層１１１３が提供された領域で、前記第１ボンディングパッド１１５５の下部面が前記第１電極１１５０の上部面に直接接触して配置されてもよい。
前記第１ボンディングパッド１１５５は、前記第１絶縁層１１４１と前記第２絶縁層１１４２によって提供された開口部を介して前記第１電極１１５０の上部面に直接接触することができる。例えば、前記第１絶縁層１１４１と前記第２絶縁層１１４２によって提供される開口部は、前記連結電極１１６０ｂの間の領域に配置されてもよい。
実施例に係る半導体素子１２００によれば、前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…に電源が提供されてもよい。そして、前記第１電極１１５０が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層の上部面の上に配置されてもよい。また、前記第２電極１１６０が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層の上部面の上に配置されてもよい。
従って、実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…に電源が提供される際に、前記基板１１０５の下部面を介して電源が印加される必要がない。従来の半導体素子において、前記基板の下部面を介して電源が印加される必要がある場合、前記基板１１０５が必ず導電性基板から提供されなければならない。ところが、実施例に係る半導体素子１２００によれば、前記基板１１０５は、導電性基板であってもよく、絶縁性基板であってもよい。例えば、実施例に係る前記基板１１０５は、真性半導体基板から提供されてもよい。
また、前記基板１１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が成長基板から成長した後、成長基板が除去され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…に付着された基板であってもよい。
一方、実施例に係る半導体素子１２００は、図１０〜図１３に示されたように、前記半導体素子１２００の下部方向に光が放出されるように具現されてもよい。即ち、実施例に係る半導体素子１２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす活性層から第１導電型DBR層が配置された方向に光が放出されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす活性層から前記基板１１０５が配置された方向に光が放出されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層の上部面に前記第２電極１１６０が配置され、前記第２電極１１６０の上に前記第２ボンディングパッド１１６５が接触して配置される。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層の上部面に前記第１電極１１５０が配置され、前記第１電極１１５０の上に前記第１ボンディングパッド１１５５が接触して配置される。これによって、前記第１ボンディングパッド１１５５および前記第２ボンディングパッド１１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子１２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子１２００によれば、以上で説明したように、前記半導体素子１２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子１２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択した。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で生成した光が前記半導体素子１２００の基板１１０５の方向に放出されることになる。
また、実施例に係る半導体素子１２００によれば、前記第１絶縁層１１４１がDBR層からなることができる。実施例に係る半導体素子１２００によれば、前記第２絶縁層１１４２がDBR層からなることができる。実施例によれば、前記第１絶縁層１１４１と前記第２絶縁層１１４２の少なくとも一つがDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で生成した光が上部に配置された前記第１絶縁層１１４１と前記第２絶縁層１１４２に反射されて下部方向に効果的に抽出される。
例えば、前記第１絶縁層１１４１と前記第２絶縁層１１４２の少なくとも一つは、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層１１４１と前記第２絶縁層１１４２の少なくとも一つは、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層１１４１と前記第２絶縁層１１４２の少なくとも一つは、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子１２００によれば、以上で説明したように、前記基板１１０５が導電性基板である必要がないので、前記基板１１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板１１０５にドーパントが添加されなくてもよいので、前記基板１１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子１２００によれば、前記基板１１０５の下部面に提供された凹凸構造を介して光が放出されることになる。即ち、実施例によれば、前記基板１１０５の下部方向に光が放出される際に、前記基板１１０５を透過する光の光経路の長さが短縮される。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光が前記基板１１０５を透過しながら吸収および散乱が発生する現象を減らすことができるようになる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子１２００は、前記基板１１０５の下部面に提供された無反射層１１７０をさらに含むことができる。前記無反射層１１７０は、前記半導体素子１２００から放出される光が前記基板１１０５の表面で反射されることを防止し透過させることで、反射による光損失を改善することができる。
前記無反射層１１７０は、例えば無反射コーティングフィルムから形成され、前記基板１１０５の表面に付着されてもよい。また、前記無反射層１１７０は、前記基板１１０５の表面にスピンコーティングまたはスプレーコーティング等によって形成されてもよい。例えば、前記無反射層１１７０は、TiO2、SiO2、Al2O3、Ta2O3、ZrO2、MgF2を含むグループのうち少なくとも一つを含む単一層または多層構造を有することができる。
一方、従来の半導体素子の場合、複数の発光構造物に電源を提供するための方案として、基板上部の外縁領域にボンディングパッドが配置される。これによって、ボンディングパッドが配置される領域だけ発光構造物が形成されない損失が発生する。
ところが、実施例に係る半導体素子によれば、発光構造物が形成された領域上にボンディングパッドが提供されるので、基板上部の外縁領域にボンディングパッドを形成するための別途の空間が提供されなくてもよい。これによって、実施例に係る半導体素子によれば、半導体素子が形成される基板の面積を減らすことができるので、ウェハの同一面積における製造できる半導体素子の個数を増やすことができる。
次に、本発明の実施例に係る半導体素子の製造方法を図面を参照して説明する。実施例に係る半導体素子の製造方法の説明において、図１０〜図１３を参照して説明した内容と重なる事項に対しては、その説明を省略することがある。
まず、図１４ａ〜図１４ｄは本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。図１４ａは実施例に係る半導体素子の製造方法によって発光構造物が形成されたステップを示した平面図であり、図１４ｂは図１４ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１４ｃは図１４ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１４ｄは図１４ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例に係る半導体素子の製造方法によれば、図１４ａ〜図１４ｄに示されたように、基板１１０５に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が形成される。
前記基板１１０５は、真性半導体基板、導電性基板、絶縁性基板から選択されたいずれか一つからなることができる。例えば、前記基板１１０５は、GaAs真性半導体基板であってもよい。また、前記基板１１０５は、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅-タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、AlN、GaAs、ZnO、SiC等)を含む導電性物質から選択された少なくとも一つからなることができる。
例えば、前記基板１１０５に第１導電型DBR層、活性層、第２導電型DBR層が順に形成される。そして、第２導電型DBR層と活性層に対するメサエッチングによって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…は、第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…、活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…、アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…、第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の周りに第１導電型DBR層１１１３が提供されてもよい。前記第１導電型DBR層１１１３は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に配置されてもよい。
例えば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…は、複数の化合物半導体層に成長することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…は、電子ビーム蒸着装置、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等によって形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…は、第１導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。例えば、前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体物質から提供されてもよい。前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…は、第１導電型のドーパント、例えばSi、Ge、Sn、Se、Te等のｎ型ドーパントがドーピングされたｎ型半導体層となることができる。前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR層であってもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…は、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。例えば、前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…は、多重井戸構造にて具現された場合、前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…は、交互に配置された複数の井戸層と複数の障壁層を含むことができる。前記複数の井戸層は、例えば、InpGa1-pAs(0≦≦p≦≦1)の組成式を有する半導体材料から提供されてもよい。前記障壁層は、例えばInqGa1-qAs(0≦≦q≦≦1)の組成式を有する半導体材料から配置されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…は、前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…の上に配置されてもよい。前記アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…は、中心部に円形の開口部が含むことができる。前記アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…は、前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…の中心部に電流が集中するように電流移動を制限する機能を含むことができる。即ち、前記アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…は、共振波長を調整し、前記活性層１１５ａ、１１５ｂ、１１５ｃ、１１７５、…から垂直方向に発光するビームの角を調節することができる。前記アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…は、SiO2またはAl2O3のような絶縁物質を含むことができる。また、前記アパーチャー層１１１７ａ、１１１７ｂ、１１１７ｃ、１１１７ｄ、…は、前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…、第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…および第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…より高いバンドギャップを有することができる。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…は、第２導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。例えば、前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体材料からなることができる。前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…は、第２導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなｐ型ドーパントを有するｐ型半導体層であってもよい。前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR層であってもよい。
例えば、前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…は、前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…より大きい反射率を有することができる。例えば、前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…と前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…は、９０％以上の反射率によって垂直方向に共振キャビティを形成することができる。このとき、生成された光は、前記第２導電型DBR層１１２０ａ、１１２０ｂ、１１２０ｃ、１１２０ｄ、…の反射率より低い前記第１導電型DBR層１１１０ａ、１１１０ｂ、１１１０ｃ、１１１０ｄ、…を介して外部に放出されてもよい。
次に、図１５ａ〜図１５ｄに示されたように、第１電極１１５０が形成される。
図１５ａ〜図１５ｄは本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。図１５ａは実施例に係る半導体素子の製造方法によって第１電極が形成されたステップを示した平面図であり、図１５ｂは図１５ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１５ｃは図１５ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１５ｄは図１５ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図１５ａ〜図１５ｄに示されたように、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の周りに前記第１電極１１５０が形成される。前記第１電極１１５０は、前記第１導電型DBR層１１１３の上に形成され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる開口部を含むことができる。前記第１電極１１５０は、前記前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に形成されてもよい。
例えば、前記第１電極１１５０の面積Aeが前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amより大きく提供されてもよい。ここで、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amとは、メサエッチングによってエッチングされず残っている前記活性層１１１５ａ、１１１５ｂ、１１１５ｃ、１１１５ｄ、…の面積を意味することができる。前記第１電極１１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amの比率Am/Aeは、例えば２５％より大きく提供されてもよい。実施例に係る半導体素子１２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の個数および直径は、応用例に応じて多様に変形することができる。
実施例によれば、前記第１電極１１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amの比率Am/Aeは、例えば２５％〜７０％に提供されてもよい。別の実施例によれば、前記第１電極１１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amの比率Am/Aeは、例えば３０％〜６０％に提供されてもよい。
実施例に係る半導体素子１２００の適用例に応じて、前記半導体素子１２００に配置された前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の個数および直径は、多様に変更することができる。前述した表１は、一例として６２１個の発光構造物が提供された半導体素子に対するデータを示したものである。
例えば、前記第１電極１１５０は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１電極１１５０は、一つの層または複数の層に形成されてもよい。前記第１電極１１５０は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第１電極１１５０は、Cr/Al/Ni/Au/Ti層からなることができる。
続いて、図１６ａ〜図１６ｄに示されたように、前記第１電極１１５０の上に第１絶縁層１１４１が形成される。
図１６ａ〜図１６ｄは本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。図１６ａは実施例に係る半導体素子の製造方法によって第１絶縁層が形成されたステップを示した平面図であり、図１６ｂは図１６ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１６ｃは図１６ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１６ｄは図１６ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図１６ａ〜図１６ｄに示されたように、前記第１電極１１５０の上に前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面を露出させる前記第１絶縁層１１４１が形成される。前記第１絶縁層１１４１は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の側面に形成されてもよい。前記第１絶縁層１１４１は、前記第１導電型DBR層１１１３の上に形成されてもよい。前記第１絶縁層１１４１は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に形成されてもよい。
前記第１絶縁層１１４１は、絶縁物質から提供されてもよい。例えば、前記第１絶縁層１１４１は、SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも一つの物質からなることができる。また、前記第１絶縁層１１４１は、DBR層から形成されてもよい。実施例によれば、前記第１絶縁層１１４１がDBR層から提供されることで、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光が効率的に反射されて下部方向に抽出される。例えば、前記第１絶縁層１１４１は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層１１４１は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層１１４１は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
そして、図１７ａ〜図１７ｄに示されたように、前記第１絶縁層１１４１の上に第２電極１１６０が形成される。
図１７ａ〜図１７ｄは本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。図１７ａは実施例に係る半導体素子の製造方法によって第２電極が形成されたステップを示した平面図であり、図１７ｂは図１７ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１７ｃは図１７ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１７ｄは図１７ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図１７ａ〜図１７ｄに示されたように、前記第１絶縁層１１４１の上に、上部電極１１６０ａと連結電極１１６０ｂを含む前記第２電極１１６０が形成される。前記上部電極１１６０ａは、前記第１絶縁層１１４１によって露出された前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に形成されてもよい。前記連結電極１１６０ｂは、前記上部電極１１６０ａを連結させることができる。
前記上部電極１１６０ａは、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす第２導電型DBR層の上部面の上に形成されてもよい。前記連結電極１１６０ｂは、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上に配置された前記上部電極１１６０ａを相互連結させることができる。前記連結電極１１６０ｂは、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に形成されてもよい。
例えば、前記第２電極１１６０の前記連結電極１１６０ｂは、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極１１６０の前記連結電極１１６０ｂの形状は多様に変形することができる。
例えば、前記第２電極１１６０は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第２電極１１６０は、一つの層または複数の層に形成されてもよい。前記第２電極１１６０は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第２電極１１６０は、Cr/Al/Ni/Au/Ti層からなることができる。
次に、図１８ａ〜図１８ｄに示されたように、前記第２電極１１６０の上に第２絶縁層１１４２が形成される。
図１８ａ〜図１８ｄは本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。図１８ａは実施例に係る半導体素子の製造方法によって第２絶縁層が形成されたステップを示した平面図であり、図１８ｂは図１８ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１８ｃは図１８ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１８ｄは図１８ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図１８ａ〜図１８ｄに示されたように、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域の下部に配置された前記第１電極１１５０を露出させる第２絶縁層１１４２が形成される。前記第２絶縁層１１４２は、前記第１電極１１５０を露出させる第１開口部を含むことができる。また、前記第２絶縁層１１４２は、前記第２電極１１６０の前記上部電極１１６０ａを露出させる第２開口部を含むことができる。
また、前記第２絶縁層１１４２は、前記第１導電型DBR層１１１３の上部に配置された線状の前記第２電極１１６０の前記連結電極１１６０ｂが選択的に露出されるように形成されてもよい。例えば、第１発光構造物Ｐ１と第２発光構造物Ｐ２を連結する前記連結電極１１６０ｂの上部面の上には、前記第２電極１１６０が露出しないように、前記第２絶縁層１１４２が形成される。また、第１発光構造物Ｐ１と第５発光構造物Ｐ５を連結する前記連結電極１１６０ｂの上部面が露出するように、前記第２絶縁層１１４２が形成される。
前記第２絶縁層１１４２は、絶縁物質から提供されてもよい。例えば、前記第２絶縁層１１４２は、SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも一つの物質からなることができる。また、前記第２絶縁層１１４２は、DBR層から形成されてもよい。実施例によれば、前記第２絶縁層１１４２がDBR層から提供されることで、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光が効率的に反射されて下部方向に抽出される。例えば、前記第２絶縁層１１４２は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第２絶縁層１１４２は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第２絶縁層１１４２は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
続いて、図１９ａ〜図１９ｄに示されたように、前記第２絶縁層１１４２の上に第１ボンディングパッド１１５５と第２ボンディングパッド１１６５が形成される。
図１９ａ〜図１９ｄは本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。図１９ａは実施例に係る半導体素子の製造方法によって第１ボンディングパッドと第２ボンディングパッドが形成されたステップを示した平面図であり、図１９ｂは図１９ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図１９ｃは図１９ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図１９ｄは図１９ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図１９ａ〜図１９ｄに示されたように、前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５が前記第２絶縁層１１４２の上に離隔して形成されてもよい。
前記第１ボンディングパッド１１５５は、前記第１開口部上に配置され、前記第１電極１１５０と電気的に連結されてもよい。例えば、前記第１ボンディングパッド１１５５の下部面が前記第１開口部を介して前記第１電極１１５０の上部面に直接接触して配置されてもよい。
前記第２ボンディングパッド１１６５は、前記第２開口部上に配置され、前記第２電極１１６０と電気的に連結されてもよい。例えば、前記第２ボンディングパッド１１６５の下部面が前記第２開口部を介して前記第２電極１１６０の上部面に直接接触して配置されてもよい。
例えば、前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cuおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５は、一つの層または複数の層に形成されてもよい。前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１１６５は、例えばソルダーボンディング(solder bonding)からSn拡散を防止するために、Cr、Cu等の拡散バリアー金属を含むことができる。例えば、前記第１ボンディングパッド１１５５と前記第２ボンディングパッド１７２は、Ti、Ni、Cu、Cr、Auを含む複数の層に形成されてもよい。
そして、図１９ａ〜図１９ｄに示されたように、前記基板１１０５の下部面に凹凸構造が形成される。
実施例によれば、前記基板１１０５に提供された凹凸構造は、前記基板１１０５の下部面から上部方向にリセスされた複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…を含むことができる。前記基板１１０５は、例えば第１凹部Ｒ１、第２凹部Ｒ２、第３凹部Ｒ３、第４凹部Ｒ４を含むことができる。
前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…は、例えばエッチング工程によって形成されてもよい。前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…は乾式エッチング工程または湿式エッチング工程によって形成されてもよい。
また、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…はレーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって形成されてもよい。前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…がレーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって形成される場合、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…が早く形成され、工程時間を短縮できる長所がある。
実施例に係る半導体素子の製造方法によれば、レーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって前記基板１１０５に凹凸構造を形成する場合に、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の深さｔ２を数十μｍまで深く形成することができ、容易に調節することができる。
前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…がレーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって形成される場合、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…側面にラフネス(roughness)が形成されてもよい。このとき、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…側面にラフネス(roughness)が形成される場合には、追加エッチング工程によって前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…に形成されたラフネス(roughness)を除去することもできる。
一方、図２０および図２１は本発明の実施例に係る半導体素子の別の例を示した図面である。図２０は図１０に示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図２１は図１０に示された実施例に係る半導体素子のＢ‐Ｂ線断面図である。
次に、図２０および図２１を参照して実施例に係る半導体素子の別の例を説明する。図２０および図２１を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子は、図２０および図２１に示されたように、下部面に凹凸構造が提供された基板１１０５を含むことができる。前記基板１１０５は下部面に提供された複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…を含むことができる。前記基板１１０５は、例えば第１凹部Ｒ１、第２凹部Ｒ２、第３凹部Ｒ３、第４凹部Ｒ４を含むことができる。
前記第１凹部Ｒ１は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１と重なって配置されてもよい。前記第１凹部Ｒ１と前記第１発光構造物Ｐ１は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第２凹部Ｒ２は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２と重なって配置されてもよい。前記第２凹部Ｒ２と前記第２発光構造物Ｐ２は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第３凹部Ｒ３は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第３凹部Ｒ３は、前記第３発光構造物Ｐ３と重なって配置されてもよい。前記第３凹部Ｒ３と前記第３発光構造物Ｐ３は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第４凹部Ｒ４は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記第４凹部Ｒ４は、前記第４発光構造物Ｐ４と重なって配置されてもよい。前記第４凹部Ｒ４と前記第４発光構造物Ｐ４は、前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー１１３０ａの幅に対応して提供されてもよい。また、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー１１３０ａの直径に対応して提供されてもよい。例えば、前記第１発光アパーチャー１１３０ａは、前記第１発光構造物Ｐ１の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。例えば、前記第２発光アパーチャー１１３０ｂは、前記第２発光構造物Ｐ２の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第３凹部Ｒ３の幅は、前記第３発光構造物Ｐ３に提供された前記第３発光アパーチャー１１３０ｃの幅に対応して提供されてもよい。前記第３凹部Ｒ３の幅は、前記第３発光構造物Ｐ３に提供された前記第３発光アパーチャー１１３０ｃの幅に対応して提供されてもよい。例えば、前記第３発光アパーチャー１１３０ｃは、前記第３発光構造物Ｐ３の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第４凹部Ｒ４の幅は、前記第４発光構造物Ｐ４に提供された前記第４発光アパーチャー１１３０ｄの幅に対応して提供されてもよい。前記第４凹部Ｒ４の幅は、前記第４発光構造物Ｐ４に提供された前記第４発光アパーチャー１１３０ｄの幅に対応して提供されてもよい。例えば、前記第４発光アパーチャー１１３０ｄは、前記第４発光構造物Ｐ４の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板１１０５の厚さｔ１は、数十μｍ〜数百μｍに提供されてもよい。前記基板１１０５の厚さｔ１は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の深さｔ３は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の深さｔ３は５μｍ〜２０μｍに提供されてもよい。
また、前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の幅ｗ２は、数十μｍに提供されてもよい。前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の幅ｗ２は、例えば６μｍ〜１５μｍに提供されてもよい。
別の実施例によれば、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の幅ｗ２は、前記複数の発光アパーチャー１１３０ａ、１１３０ｂ、１１３０ｃ、１１３０ｄ、…の直径より数μｍ大きく提供されてもよい。例えば、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の幅ｗ２は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１の下部に円形の水平断面を有するホール状に提供されてもよい。また、前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２の下部に円形の水平断面を有するホール状に提供されてもよい。前記第３凹部Ｒ３は、前記第３発光構造物Ｐ３の下部に円形の水平断面を有するホール状に提供されてもよい。前記第４凹部Ｒ４は、前記第４発光構造物Ｐ４の下部に円形の水平断面を有するホール状に提供されてもよい。
実施例によれば、図２０および図２１に示されたように、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の上部面は、例えば凸レンズ形状に提供されてもよい。前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の上部面は、例えば前記基板１１０５の上部面に対して凸レンズ形状に提供されてもよい。これによって、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…は、前記複数の発光アパーチャー１１３０ａ、１１３０ｂ、１１３０ｃ、１１３０ｄ、…から放出される光を拡散させることができるようになる。
実施例に係る半導体素子はIR加熱機(heater)等に好ましく適用することができる。また、実施例に係る半導体素子はCCTV用IR照明(illumination)等に好ましく適用することができる。実施例に係る半導体素子は、広い領域に照射が必要な製品に好ましく適用することができる。
一方、図２２および図２３は本発明の実施例に係る半導体素子のさらに別の例を示した図面である。図２２は図１０に示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図２３は図１０に示された実施例に係る半導体素子のＢ‐Ｂ線断面図である。
次に、図２２および図２３を参照して実施例に係る半導体素子の別の例を説明する。図２２および図２３を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子は、図２２および図２３に示されたように、下部面に凹凸構造が提供された基板１１０５を含むことができる。前記基板１１０５は下部面に提供された複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…を含むことができる。前記基板１１０５は、例えば第１凹部Ｒ１、第２凹部Ｒ２、第３凹部Ｒ３、第４凹部Ｒ４を含むことができる。
前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…は、前記基板１１０５の下部面から上部方向にリセスされて提供されてもよい。前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…はそれぞれ対応する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と重なって配置されてもよい。前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…はそれぞれ対応する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と前記基板１１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー１１３０ａの幅に対応して提供されてもよい。また、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー１１３０ａの直径に対応して提供されてもよい。例えば、前記第１発光アパーチャー１１３０ａは、前記第１発光構造物Ｐ１の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー１１３０ｂの幅に対応して提供されてもよい。例えば、前記第２発光アパーチャー１１３０ｂは、前記第２発光構造物Ｐ２の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第３凹部Ｒ３の幅は、前記第３発光構造物Ｐ３に提供された前記第３発光アパーチャー１１３０ｃの幅に対応して提供されてもよい。前記第３凹部Ｒ３の幅は、前記第３発光構造物Ｐ３に提供された前記第３発光アパーチャー１１３０ｃの幅に対応して提供されてもよい。例えば、前記第３発光アパーチャー１１３０ｃは、前記第３発光構造物Ｐ３の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第４凹部Ｒ４の幅は、前記第４発光構造物Ｐ４に提供された前記第４発光アパーチャー１１３０ｄの幅に対応して提供されてもよい。前記第４凹部Ｒ４の幅は、前記第４発光構造物Ｐ４に提供された前記第４発光アパーチャー１１３０ｄの幅に対応して提供されてもよい。例えば、前記第４発光アパーチャー１１３０ｄは、前記第４発光構造物Ｐ４の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板１１０５の厚さｔ１は、数十μｍ〜数百μｍに提供されてもよい。前記基板１１０５の厚さｔ１は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の深さｔ４は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の深さｔ４は５μｍ〜２０μｍに提供されてもよい。
また、前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の幅ｗ３は、数十μｍに提供されてもよい。前記第１凹部Ｒ１、前記第２凹部Ｒ２、前記第３凹部Ｒ３、前記第４凹部Ｒ４の幅ｗ３は、例えば６μｍ〜１５μｍに提供されてもよい。
別の実施例によれば、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の幅ｗ３は、前記複数の発光アパーチャー１１３０ａ、１１３０ｂ、１１３０ｃ、１１３０ｄ、…の直径より数μｍ大きく提供されてもよい。例えば、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の幅ｗ３は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１の下部に円形の水平断面を有するホール状に提供されてもよい。また、前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２の下部に円形の水平断面を有するホール状に提供されてもよい。前記第３凹部Ｒ３は、前記第３発光構造物Ｐ３の下部に円形の水平断面を有するホール状に提供されてもよい。前記第４凹部Ｒ４は、前記第４発光構造物Ｐ４の下部に円形の水平断面を有するホール状に提供されてもよい。
実施例によれば、図２２および図２３に示されたように、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の上部面は、例えば凹レンズ形状に提供されてもよい。前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…の上部面は、例えば前記基板１１０５の上部面に対して凹レンズ形状に提供されてもよい。これによって、前記複数の凹部Ｒ１、Ｒ２、Ｒ３、Ｒ４、…は、前記複数の発光アパーチャー１１３０ａ、１１３０ｂ、１１３０ｃ、１１３０ｄ、…から放出される光を集光させることができる。
実施例に係る半導体素子は、下部に光学系が配置される製品に好ましく適用することができる。例えば、半導体素子の下部に回折光学素子(DOE)またはマイクロレンズ(micro lens)等の光学系が配置される場合、半導体素子から放出されるビームの角度(angle)を小さく提供できるので、光学系とのマッチング(matching)効率が向上する。実施例に係る半導体素子は、一定な画角の具現が必要な３次元動き認識製品等に好ましく適用することができる。
一方、図２４および図２５は本発明の実施例に係る半導体素子のさらに別の例を示した図面である。
図２４および図２５に示された実施例に係る半導体素子２２００は図１０〜図２３を参照して説明した実施例に係る半導体素子に比べて、ボンディングパッドの配置等に差がある。
次に、図２４および図２５を参照して、本発明の実施例に係る半導体素子を説明する。図２４は本発明の実施例に係る半導体素子を示した図面であり、図２５は図２４に示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
図２４および図２５を参照して実施例に係る半導体素子を説明する際に、図１０〜図２３を参照して説明した内容と重なる事項に対しては、その説明を省略することがある。
一方、理解を助けるために、図２４の図示において、下部に位置した構成要素の配置関係を容易に把握できるように、上部に配置された第１ボンディングパッド２１５５と第２ボンディングパッド２１６５は透明に処理された。
本発明の実施例に係る半導体素子２２００は、図２４および図２５に示されたように、基板２１０５、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…、第１電極２１５０、第１ボンディングパッド２１５５、第２ボンディングパッド２１６５を含むことができる。
実施例に係る半導体素子２２００は、VCSELからなることができ、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光を、例えば５度〜３０度のビーム画角で放出することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…のそれぞれは、第１導電型DBR層、活性層、第２導電型DBR層を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…のそれぞれは、類似する構造を有することができ、図２４に示されたＤ‐Ｄ線断面を参照して実施例に係る半導体素子２２００を説明する。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が配置された領域の上部には、前記第２ボンディングパッド２１６５が配置されてもよい。
前記第１電極２１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に配置されてもよい。前記第１電極２１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる複数の第１開口部を含むことができる。
前記第１電極２１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を露出させることができる。前記第１電極２１５０に提供された前記複数の第１開口部は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面を露出させることができる。前記第１電極２１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層と電気的に連結されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる複数の第１開口部は、実施例に係る半導体素子の製造方法を説明する際にまた説明する。
前記第１ボンディングパッド２１５５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と離隔して配置されてもよい。前記第１ボンディングパッド２１５５は、前記第１電極２１５０と電気的に連結されてもよい。前記第１ボンディングパッド２１５５は、前記第２ボンディングパッド２１６５の側面に沿って配置されてもよい。前記第１ボンディングパッド２１５５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が提供された領域の外縁側面に沿って配置されてもよい。例えば、前記第１ボンディングパッド２１５５は、前記第２ボンディングパッド２１６５の両側面に配置されてもよい。
前記第２ボンディングパッド２１６５は、前記第１ボンディングパッド２１５５と離隔して配置されてもよい。前記第２ボンディングパッド２１６５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に連結されてもよい。例えば、前記第２ボンディングパッド２１６５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に配置されてもよい。
また、実施例に係る半導体素子２２００は、図２４に示されたように、複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４を含むことができる。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、第１導電型DBR層、活性層、第２導電型DBR層を含むことができる。また、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４のうち前記第１ダミー発光構造物Ｄ１の上部と前記第２ダミー発光構造物Ｄ２の上部には、前記第１ボンディングパッド２１５５が配置されてもよい。
次に、図２４および図２５を参照して、前記第２ボンディングパッド２１６５の下に配置された第１発光構造物Ｐ１と第２発光構造物Ｐ２を中心に実施例に係る半導体素子２２００をより詳しく説明する。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、前記基板２１０５を含むことができる。前記基板２１０５は下部面に提供された凹凸構造を含むことができる。前記基板２１０５の上に複数の発光構造物Ｐ１、Ｐ２、…が配置されてもよい。
例えば、前記基板２１０５は、前記複数の発光構造物Ｐ１、Ｐ２、…が成長できる成長基板であってもよい。例えば、前記基板２１０５は、真性半導体基板であってもよい。
実施例によれば、前記基板２１０５に提供された凹凸構造は、前記基板２１０５の下部面から上部方向にリセスされた複数の凹部Ｒ１、Ｒ２、…を含むことができる。前記基板２１０５に提供された凹凸構造に対しては、後でさらに説明する。
実施例に係る半導体素子２２００は、前記第２ボンディングパッド２１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、光を放出する発光アパーチャー２１３０ａ、２１３０ｂ、…をそれぞれ含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、相互離隔して配置されてもよい。例えば、前記発光アパーチャー２１３０ａ、２１３０ｂ、…は、数μｍ〜数十μｍの直径で提供されてもよい。例えば、前記発光アパーチャー２１３０ａ、２１３０ｂ、…は、前記発光構造物Ｐ１、Ｐ２、…の下部面に垂直する方向に光が放出される領域と定義することができる。
前記第１発光構造物Ｐ１は、第１導電型の第１DBR層２１１０ａ、第２導電型の第２DBR層２１２０ａ、第１活性層２１１５ａを含むことができる。前記第１活性層２１１５ａは、前記第１DBR層２１１０ａと前記第２DBR層２１２０ａの間に配置されてもよい。例えば、前記第１活性層２１１５ａが前記第１DBR層２１１０ａの上に配置され、前記第２DBR層２１２０ａが前記第１活性層２１１５ａの上に配置されてもよい。前記第１発光構造物Ｐ１は、前記第１活性層２１１５ａと前記第２DBR層２１２０ａの間に配置された第１アパーチャー層２１１７ａをさらに含むことができる。
前記第２発光構造物Ｐ２は、第１導電型の第３DBR層２１１０ｂ、第２導電型の第４DBR層２１２０ｂ、第２活性層２１１５ｂを含むことができる。前記第２活性層２１１５ｂは、前記第３DBR層２１１０ｂと前記第４DBR層２１２０ｂの間に配置されてもよい。例えば、前記第２活性層２１１５ｂが前記第３DBR層２１１０ｂの上に配置され、前記第４DBR層２１２０ｂが前記第２活性層２１１５ｂの上に配置されてもよい。前記第２発光構造物Ｐ２は、前記第２活性層２１１５ｂと前記第４DBR層２１２０ｂの間に配置された第２アパーチャー層２１１７ｂをさらに含むことができる。
また、前記第１発光構造物Ｐ１の前記第１DBR層２１１０ａと前記第２発光構造物Ｐ２の前記第３DBR層２１１０ｂの間に第１導電型DBR層２１１３が配置されてもよい。前記第１DBR層２１１０ａと前記第３DBR層２１１０ｂは、前記第１導電型DBR層２１１３によって物理的に連結されてもよい。例えば、前記第１導電型DBR層２１１３の上部面と前記第１DBR層２１１０ａの上部面が同一水平面に配置されてもよい。前記第１導電型DBR層２１１３の上部面と前記第３DBR層１１１０ｃの上部面が同一水平面に配置されてもよい。
また、前記第１発光構造物Ｐ１の前記第１活性層２１１５ａと前記第２発光構造物Ｐ２の前記第２活性層２１１５ｂは、相互離隔して配置されてもよい。また、前記第１発光構造物Ｐ１の前記第２DBR層２１２０ａと前記第２発光構造物Ｐ２の前記第４DBR層２１２０ｂは、相互離隔して配置されてもよい。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、下部面に凹凸構造が提供された基板２１０５を含むことができる。前記基板２１０５は、例えば第１凹部Ｒ１と第２凹部Ｒ２を含むことができる。
前記第１凹部Ｒ１は、前記基板２１０５の下部面から上部方向にリセスされて提供されてもよい。前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１と重なって配置されてもよい。前記第１凹部Ｒ１と前記第１発光構造物Ｐ１は、前記基板２１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第２凹部Ｒ２は、前記基板２１０５の下部面から上部方向にリセスされて提供されてもよい。前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２と重なって配置されてもよい。前記第２凹部Ｒ２と前記第２発光構造物Ｐ２は、前記基板２１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー２１３０ａの幅に対応して提供されてもよい。また、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー２１３０ａの直径に対応して提供されてもよい。例えば、前記第１発光アパーチャー２１３０ａは、前記第１発光構造物Ｐ１の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。例えば、前記第２発光アパーチャー２１３０ｂは、前記第２発光構造物Ｐ２の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板２１０５の厚さｔ５は、数十μｍ〜数百μｍに提供されてもよい。前記基板２１０５の厚さｔ５は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記基板２１０５の厚さｔ５が１００μｍより小さい場合には、前記基板２１０５の上に配置された構成要素を安定的に支持できず、半導体素子の信頼性が低下することになる。また、前記基板２１０５の厚さｔ５が１１０μｍより大きい場合には、半導体素子の大きさが厚くなる短所がある。
前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ６は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ６は５μｍ〜２０μｍに提供されてもよい。
前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ６が５μｍより小さい場合には、前記第１凹部Ｒ１および前記第２凹部Ｒ２によって提供される光抽出効果の増加が微小となる。前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ６が２０μｍより大きい場合には、前記第１凹部Ｒ１および前記第２凹部Ｒ２によって提供される光抽出効果は著しくなるが、工程時間が増加する短所がある。前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ６が２０μｍより大きい場合には、前記基板２１０５の上に配置された構成要素を安定的に支持できず、半導体素子の信頼性が低下することになる。
また、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ４は、数十μｍに提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ４は、例えば６μｍ〜１５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ４は、前記第１発光アパーチャー２１３０ａの幅と前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２から放出される光は、下部方向に方向性を持って放出される。従って、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ４は、光が伝播する領域に提供されるように形成されてもよい。
別の実施例によれば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ４は、前記第１発光アパーチャー２１３０ａおよび前記第２発光アパーチャー２１３０ｂの直径より数μｍ大きく提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の形成に対する工程誤差を考慮して、複数の凹部Ｒ１、Ｒ２、…と複数の発光構造物Ｐ１、Ｐ２の間の整列が安定的に行われるようにするためである。例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ４は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１の下部に円形の水平断面を有するホール状に提供されてもよい。また、前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２の下部に円形の水平断面を有するホール状に提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の上部面は、例えば平面形状に提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の上部面は、例えば前記基板２１０５の上部面に平行するように提供されてもよい。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、絶縁層２１４０を含むことができる。前記絶縁層２１４０は、前記第１発光構造物Ｐ１の側面に配置されてもよい。前記絶縁層２１４０は、前記第１発光構造物Ｐ１の側面の周りをカバーするように配置されてもよい。前記絶縁層２１４０は、前記第２発光構造物Ｐ２の側面に配置されてもよい。前記絶縁層２１４０は、前記第２発光構造物Ｐ２の側面の周りをカバーするように配置されてもよい。
また、前記絶縁層２１４０は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置されてもよい。前記絶縁層２１４０は、前記第１導電型DBR層２１１３の上に配置されてもよい。
前記絶縁層２１４０は、前記第１発光構造物Ｐ１の上部面を露出させることができる。前記絶縁層２１４０は、前記第１発光構造物Ｐ１の前記第２DBR層２１２０ａの上部面を露出させることができる。前記絶縁層２１４０は、前記第２発光構造物Ｐ２の上部面を露出させることができる。前記絶縁層２１４０は、前記第２発光構造物Ｐ２の前記第４DBR層２１２０ｂの上部面を露出させることができる。前記絶縁層２１４０は、前記第１発光構造物Ｐ１の上部面と前記第２発光構造物Ｐ２の上部面を露出させる第２開口部を含むことができる。前記第１発光構造物Ｐ１の上部面と前記第２発光構造物Ｐ２の上部面を露出させる第２開口部については、実施例に係る半導体素子の製造方法を説明する際にまた説明する。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、第１電極２１５０を含むことができる。前記第１電極２１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に配置されてもよい。前記第１電極２１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる複数の第１開口部を含むことができる。
前記第１電極２１５０は、前記第１導電型DBR層２１１３の上に配置されてもよい。前記第１電極２１５０は、前記第１DBR層２１１０ａと電気的に連結されてもよい。前記第１電極２１５０は、前記第３DBR層２１１０ｂと電気的に連結されてもよい。前記第１電極２１５０は、前記絶縁層２１４０の下に配置されてもよい。前記第１電極２１５０は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間の領域で前記絶縁層２１４０の下に配置されてもよい。前記第１電極２１５０は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間の領域で前記絶縁層２１４０と前記第１導電型DBR層２１１３の間に配置されてもよい。
例えば、前記第１電極２１５０の下部面が前記第１導電型DBR層２１１３の上部面に直接接触して配置されてもよい。前記第１電極２１５０の上部面が前記絶縁層２１４０の下部面に直接接触して配置されてもよい。前記第１電極２１５０は、前記第１DBR層２１１０ａと前記第３DBR層２１１０ｂと電気的に共通連結されてもよい。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５を含むことができる。
実施例によれば、前記第１ボンディングパッド２１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第１ボンディングパッド２１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド２１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第２ボンディングパッド２１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に共通連結されてもよい。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４を含むことができる。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と離隔して配置されてもよい。
前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記第２ボンディングパッド２１６５から離隔して配置されてもよい。例えば、第１ダミー発光構造物Ｄ１の上部領域に前記第１ボンディングパッド２１５５が配置されてもよい。また、前記第２ダミー発光構造物Ｄ２の上部領域に前記第１ボンディングパッド２１５５が配置されてもよい。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、類似する構造を有することができる。
前記第１ダミー発光構造物Ｄ１は、第１導電型DBR層２１１３、第２導電型DBR層２１１９を含むことができる。また、前記第１ダミー発光構造物Ｄ１は、活性層２１１６とアパーチャー層２１１８を含むことができる。
実施例に係る半導体素子２２００は、図２４および図２５に示されたように、パッド電極２１５３を含むことができる。前記パッド電極２１５３は、前記第１電極２１５０と電気的に連結されてもよい。前記パッド電極２１５３は、前記第１発光構造物Ｐ１と前記第２発光構造物Ｐ２の間に配置された前記第１電極２１５０から延長されて配置されてもよい。前記パッド電極２１５３と前記第１電極２１５０の連結関係については、実施例に係る半導体素子の製造方法を説明する際にまた説明する。
前記パッド電極２１５３は、前記第１導電型DBR層２１１３に電気的に連結されてもよい。前記パッド電極２１５３は、前記活性層２１１６に電気的に連結されてもよい。前記パッド電極２１５３は、前記第２導電型DBR層２１１９に電気的に連結されてもよい。前記パッド電極２１５３は、前記第１導電型DBR層２１１３と前記第２導電型DBR層２１１９に電気的に共通連結されてもよい。これによって、前記第１ダミー発光構造物Ｄ１は、光を生成しなくてもよい。
前記パッド電極２１５３は、前記第１ダミー発光構造物Ｄ１と前記第２ダミー発光構造物Ｄ２の上に配置されてもよい。前記パッド電極２１５３は、前記第１ダミー発光構造物Ｄ１の上部面の上に配置されてもよい。前記パッド電極２１５３は、前記第２ダミー発光構造物Ｄ２の上部面の上に配置されてもよい。前記パッド電極２１５３は、前記第１ダミー発光構造物Ｄ１と前記第２ダミー発光構造物Ｄ２に提供された前記第２導電型DBR層２１１９の上に配置されてもよい。
実施例によれば、前記パッド電極２１５３の上に前記第１ボンディングパッド２１５５が配置されてもよい。前記パッド電極２１５３の側面に前記絶縁層２１４０が配置されてもよい。前記絶縁層２１４０によって露出された前記パッド電極２１５３の上部面に前記第１ボンディングパッド２１５５が配置されてもよい。
実施例に係る半導体素子２２００によれば、前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に電源が提供されてもよい。前記第１ボンディングパッド２１５５が前記パッド電極２１５３を介して前記第１電極２１５０に電気的に連結されてもよい。そして、前記第１電極２１５０が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に連結されてもよい。また、前記第２ボンディングパッド２１６５が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面の上に配置されてもよい。例えば、前記第２ボンディングパッド２１６５の下部面が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に直接接触して配置されてもよい。
従って、実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に電源が提供される際に、前記基板２１０５の下部面を介して電源が印加される必要がない。従来の半導体素子において、前記基板の下部面を介して電源が印加される必要がある場合、前記基板２１０５が必ず導電性基板から提供されなければならない。ところが、実施例に係る半導体素子２２００によれば、前記基板２１０５は、導電性基板であってもよく、絶縁性基板であってもよい。例えば、実施例に係る前記基板２１０５は、真性半導体基板から提供されてもよい。
また、前記基板２１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が成長基板から成長した後、成長基板が除去され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…に付着された基板であってもよい。例えば、前記支持基板は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が透過できる透明基板であってもよい。
一方、実施例に係る半導体素子２２００は、図２４および図２５に示されたように、前記半導体素子２２００の下部方向に光が放出されるように具現されてもよい。即ち、実施例に係る半導体素子２２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす活性層から第１導電型DBR層が配置された方向に光が放出されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす活性層から前記基板２１０５が配置された方向に光が放出されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層の上部面に前記第２ボンディングパッド２１６５が接触して配置される。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に前記第１電極２１５０が連結されて配置され、前記第１電極２１５０から延長された前記パッド電極２１５３の上に前記第１ボンディングパッド２１５５が接触して配置される。これによって、前記第１ボンディングパッド２１５５および前記第２ボンディングパッド２１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子２２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子２２００によれば、以上で説明したように、前記半導体素子２２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子２２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択されてもよい。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が前記半導体素子２２００の基板２１０５の方向に放出されることになる。
また、実施例に係る半導体素子２２００によれば、前記絶縁層２１４０がDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で生成した光が上部に配置された前記絶縁層２１４０に反射されて下部方向に効果的に抽出される。
例えば、前記絶縁層２１４０は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層２１４０は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層２１４０は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子２２００によれば、以上で説明したように、前記基板２１０５が導電性基板である必要がないので、前記基板２１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板２１０５にドーパントが添加されなくてもよいので、前記基板２１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子２２００によれば、前記基板２１０５の下部面に提供された凹凸構造を介して光が放出されることになる。即ち、実施例によれば、前記基板２１０５の下部方向に光が放出される際に、前記基板２１０５を透過する光の光経路の長さが短縮される。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光が前記基板２１０５を透過しながら吸収および散乱が発生する現象を減らすことができるようになる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子２２００は、前記基板２１０５の下部面に提供された無反射層２１７０をさらに含むことができる。前記無反射層２１７０は、前記半導体素子２２００から放出される光が前記基板２１０５の表面で反射されることを防止し透過させることで、反射による光損失を改善することができる。
前記無反射層２１７０は、例えば無反射コーティングフィルムから形成され、前記基板２１０５の表面に付着されてもよい。また、前記無反射層２１７０は、前記基板２１０５の表面にスピンコーティングまたはスプレーコーティング等によって形成されてもよい。例えば、前記無反射層２１７０は、TiO2、SiO2、Al2O3、Ta2O3、ZrO2、MgF2を含むグループのうち少なくとも一つを含む単一層または多層構造を有することができる。
また、実施例に係る半導体素子２２００によれば、前記第１ボンディングパッド２１５５に連結された前記第１電極２１５０と前記第２ボンディングパッド２１６５によって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間に電流拡散が効率的に行われる。これによって、実施例に係る半導体素子２２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…において電流の密集なく電流が効率的に拡散され、光抽出効率が向上する。
一方、図２４および図２５を参照して説明した実施例に係る半導体素子２２００は、第１ダミー発光構造物Ｄ１と第２ダミー発光構造物Ｄ２の上に前記第１ボンディングパッド２１５５が提供された場合をベースに説明した。
ところが、別の実施例に係る半導体素子によれば、前記第１ボンディングパッド２１５５は、一つのダミー発光構造物の上のみに提供されてもよい。また、前記第１ボンディングパッド２１５５は、３つのダミー発光構造物の上または４つのダミー発光構造物の上に提供されてもよい。
前記第１ボンディングパッド２１５５が提供される領域は、半導体素子の大きさ、求められる電流拡散(current spreading)の程度等を考慮して、弾力的に選択することができる。例えば、半導体素子のサイズが大きいか、電流拡散の必要性が大きい半導体素子の場合にも、半導体素子の４つの側面に前記第１ボンディングパッド２１５５が配置される。
次に、添付された図面を参照して、本発明の実施例に係る半導体素子の製造方法を説明する。実施例に係る半導体素子の製造方法の説明において、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
まず、図２６ａおよび図２６ｂは、本発明の実施例に係る半導体素子の製造方法において複数の発光構造物とダミー発光構造物が形成された例を示した図面である。図２６ａは実施例に係る半導体素子の製造方法によって複数の発光構造物とダミー発光構造物が形成されたステップを示した平面図であり、図２６ｂは図２６ａに示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
実施例に係る半導体素子の製造方法によれば、図２６ａおよび図２６ｂに示されたように、基板２１０５に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成される。また、前記基板２１０５に複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４が形成される。例えば、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…周辺に形成される。
前記基板２１０５は、真性半導体基板、導電性基板、絶縁性基板から選択されたいずれか一つからなることができる。例えば、前記基板２１０５は、GaAs真性半導体基板であってもよい。また、前記基板２１０５は、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅-タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、AlN、GaAs、ZnO、SiC等)を含む導電性物質から選択された少なくとも一つからなることができる。
例えば、前記基板２１０５に第１導電型DBR層、活性層、第２導電型DBR層が順に形成される。そして、第２導電型DBR層と活性層に対するメサエッチングによって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成されてもよい。また、第２導電型DBR層と活性層に対するメサエッチングによって前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４が形成される。前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成された領域の側面に形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、…は、第１導電型DBR層２１１０ａ、２１１０ｂ、…、活性層２１１５ａ、２１１５ｂ、…、アパーチャー層２１１７ａ、２１１７ｂ、…２１１７ａ、２１１７ｂ、…、第２導電型DBR層２１２０ａ、２１２０ｂ、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４…の周りに第１導電型DBR層２１１３が提供されてもよい。前記第１導電型DBR層２１１３は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間の領域に配置されてもよい。
また、実施例に係る前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、第１導電型DBR層２１１３、活性層２１１６、アパーチャー層２１１８、第２導電型DBR層２１１９を含むことができる。例えば、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…が形成された領域の側面に沿って幅を有するライン状に提供されてもよい。
例えば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、複数の化合物半導体層に成長することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…と前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４は、電子ビーム蒸着装置、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等によって形成されてもよい。
前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４をなすアパーチャー層２１１８は、前記活性層２１１６の上に配置されてもよい。ただし、図２４および図２５を参照して説明したように、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４に配置された前記アパーチャー層２１１８は、前記複数の発光構造物Ｐ１、Ｐ２、…に提供された前記アパーチャー層２１１７ａ、２１１７ｂの機能とは異なり、前記活性層２１１６の中心部に電流が集中するように電流移動を制限する機能はしない。実施例によれば、前記複数のダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４に配置された前記第１導電型DBR層２１１３と前記第２導電型DBR層２１１９の間に共通電圧が印加されるからである。
例えば、前記第２導電型DBR層２１２０ａ、２１２０ｂ、…は、前記第１導電型DBR層２１１０ａ、２１１０ｂ、…より大きい反射率を有することができる。例えば、前記第２導電型DBR層２１２０ａ、２１２０ｂ、…と前記第１導電型DBR層２１１０ａ、２１１０ｂ、…は、９０％以上の反射率によって垂直方向に共振キャビティを形成することができる。このとき、生成された光は、前記第２導電型DBR層２１２０ａ、２１２０ｂ、…の反射率より低い前記第１導電型DBR層２１１０ａ、２１１０ｂ、…を介して外部に放出されてもよい。
次に、図２７ａおよび２７ｂに示されたように、実施例に係る第１電極２１５０と電極パッド２１５３が形成される。
図２７ａおよび図２７ｂは、本発明の実施例に係る半導体素子の製造方法において第１電極と電極パッドが形成された例を示した図面である。図２７ａは実施例に係る半導体素子の製造方法によって第１電極と電極パッドが形成されたステップを示した平面図であり、図２７ｂは図２７ａに示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
実施例によれば、図２７ａおよび図２７ｂに示されたように、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の周りに前記第１電極２１５０が形成される。前記第１電極２１５０は、前記第１導電型DBR層２１１３の上に形成され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…を露出させる第１開口部Ｈ１を含むことができる。前記第１電極２１５０は、前記前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間の領域に形成されてもよい。
例えば、表１を参照して説明したように、前記第１電極２１５０の面積Aeが前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amより大きく提供されてもよい。ここで、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amとは、メサエッチングによってエッチングされず残っている前記活性層２１１５ａ、２１１５ｂ、…の面積を意味することができる。前記第１電極２１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amの比率Am/Aeは、例えば２５％より大きく提供されてもよい。実施例に係る半導体素子２２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の個数および直径は、応用例に応じて多様に変形することができる。
実施例によれば、表１を参照して説明したように、前記第１電極２１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amの比率Am/Aeは、例えば２５％〜７０％に提供されてもよい。別の実施例によれば、前記第１電極２１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の面積Amの比率Am/Aeは、例えば３０％〜６０％に提供されてもよい。
実施例に係る半導体素子２２００の適用例に応じて、前記半導体素子２２００に配置された前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の個数および直径は、多様に変更することができる。
また、実施例に係る半導体素子の製造方法によれば、図２７ａおよび図２７ｂに示されたように、前記ダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４の上に配置されたパッド電極２１５３が形成される。前記パッド電極２１５３は、前記第１電極２１５０から延長されて形成されてもよい。前記パッド電極２１５３は、前記ダミー発光構造物Ｄ１、Ｄ２、Ｄ３、Ｄ４の前記第２導電型DBR層２１１９の上に形成されてもよい。
実施例によれば、前記第１電極２１５０と前記パッド電極２１５３に共通で電圧が供給される。前記第１電極２１５０と前記パッド電極２１５３は、等電位面を提供することができる。
例えば、前記第１電極２１５０と前記電極パッド２１５３は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１電極２１５０と前記電極パッド２１５３は、一つの層または複数の層に形成されてもよい。前記第１電極２１５０と前記電極パッド２１５３は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第１電極２１５０と前記電極パッド２１５３は、Cr/Al/Ni/Au/Ti層からなることができる。
続いて、図２８ａおよび図２８ｂに示されたように、実施例に係る前記第１電極２１５０の上に絶縁層２１４０が形成される。
図２８ａおよび図２８ｂは、本発明の実施例に係る半導体素子の製造方法において絶縁層が形成された例を示した図面である。図２８ａは実施例に係る半導体素子の製造方法によって絶縁層が形成されたステップを示した平面図であり、図２８ｂは図２８ａに示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
実施例によれば、図２８ａおよび図２８ｂに示されたように、前記第１電極２１５０の上に前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を露出させる前記絶縁層２１４０が形成される。前記絶縁層２１４０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の側面に形成されてもよい。前記絶縁層２１４０は、前記第１導電型DBR層２１１３の上に形成されてもよい。前記絶縁層２１４０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の間の領域に形成されてもよい。
前記絶縁層２１４０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を露出させる複数の第２開口部Ｈ２を含むことができる。前記第２開口部Ｈ２の大きさは、前記第１開口部Ｈ１の大きさより小さく提供されてもよい。例えば、前記複数の第２開口部Ｈ２は、前記複数の第１開口部Ｈ１が提供された領域に整列して配置されてもよい。
実施例によれば、前記絶縁層２１４０は、前記電極パッド２１５３の上部面を露出させることができる。前記絶縁層２１４０は、前記第３ダミー発光構造物Ｄ３の上に形成されてもよい。また、前記絶縁層２１４０は、前記第４ダミー発光構造物Ｄ４の上に形成されてもよい。
前記絶縁層２１４０は、絶縁物質から提供されてもよい。例えば、前記絶縁層２１４０は、SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも一つの物質からなることができる。また、前記絶縁層２１４０は、DBR層から形成されてもよい。実施例によれば、前記絶縁層２１４０がDBR層から提供されることで、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…で発生した光が効率的に反射されて下部方向に抽出される。例えば、前記絶縁層２１４０は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層２１４０は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記絶縁層２１４０は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
そして、図２９ａおよび図２９ｂに示されたように、実施例に係る前記パッド電極２１５３の上に第１ボンディングパッド２１５５が形成され、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層の上に第２ボンディングパッド２１６５が形成される。
図２９ａおよび図２９ｂは、本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。図２９ａは実施例に係る半導体素子の製造方法によって第１ボンディングパッドと第２ボンディングパッドが形成されたステップを示した平面図であり、図２９ｂは図２９ａに示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
実施例によれば、図２９ａおよび図２９ｂに示されたように、前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５が離隔して形成されてもよい。
前記第１ボンディングパッド２１５５は、前記第１ダミー発光構造物Ｄ１と前記第２ダミー発光構造物Ｄ２の上に形成されてもよい。前記第１ボンディングパッド２１５５は、前記第１ダミー発光構造物Ｄ１の上に配置され、前記パッド電極２１５３と電気的に連結されてもよい。例えば、前記第１ボンディングパッド２１５５は、前記パッド電極２１５３の上部面に直接接触して配置されてもよい。前記第１ボンディングパッド２１５５は、前記第２ダミー発光構造物Ｄ２の上に配置されてもよい。また、前記第１ボンディングパッド２１５５は、前記第２ダミー発光構造物Ｄ２に提供されたパッド電極に直接接触して配置されてもよい。
実施例によれば、前記第１ボンディングパッド２１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第１ボンディングパッド２１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第１導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド２１６５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上に形成されてもよい。前記第２ボンディングパッド２１６５は、前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層２１２０ａ、２１２０ｂ、…の上に形成されてもよい。また、前記第２ボンディングパッド２１６５は、前記絶縁層２１４０の上に形成されてもよい。
前記第２ボンディングパッド２１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に連結されてもよい。実施例によれば、前記第２ボンディングパッド２１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の第２導電型DBR層に電気的に共通連結されてもよい。
前記第２ボンディングパッド２１６５は、前記絶縁層２１４０に提供された前記第２開口部Ｈ２の上に配置されてもよい。例えば、前記第２ボンディングパッド２１６５の下部面が前記第２開口部Ｈ２を介して前記複数の発光構造物Ｐ１、Ｐ２、…の第２導電型DBR層２１２０ａ、２１２０ｂ、…の上部面に直接接触して配置されてもよい。
例えば、前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cuおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５は、一つの層または複数の層に形成されてもよい。前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５は、例えばソルダーボンディング(solder bonding)からSn拡散を防止するために、Cr、Cu等の拡散バリアー金属を含むことができる。例えば、前記第１ボンディングパッド２１５５と前記第２ボンディングパッド２１６５はTi、Ni、Cu、Cr、Auを含む複数の層に形成されてもよい。
次に、図２９ａおよび図２９ｂに示されたように、前記基板２１０５の下部面に凹凸構造が形成される。
実施例によれば、前記基板２１０５に提供された凹凸構造は、前記基板２１０５の下部面から上部方向にリセスされた複数の凹部Ｒ１、Ｒ２、…を含むことができる。前記基板２１０５は、例えば第１凹部Ｒ１、第２凹部Ｒ２を含むことができる。
前記複数の凹部Ｒ１、Ｒ２、…は、例えばエッチング工程によって形成されてもよい。前記複数の凹部Ｒ１、Ｒ２、…は乾式エッチング工程または湿式エッチング工程によって形成されてもよい。
また、前記複数の凹部Ｒ１、Ｒ２、…はレーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって形成されてもよい。前記複数の凹部Ｒ１、Ｒ２、…がレーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって形成される場合、前記複数の凹部Ｒ１、Ｒ２、…が早く形成され、工程時間を短縮できる長所がある。
実施例に係る半導体素子の製造方法によれば、レーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって前記基板２１０５に凹凸構造を形成する場合に、前記複数の凹部Ｒ１、Ｒ２、…の深さｔ６を数十μｍまで深く形成することができ、容易に調節することができる。
前記複数の凹部Ｒ１、Ｒ２、…がレーザーアブレーション(laser ablation)工程またはソーイング(sawing)工程によって形成される場合、前記複数の凹部Ｒ１、Ｒ２、…側面にラフネス(roughness)が形成されてもよい。このとき、前記複数の凹部Ｒ１、Ｒ２、…側面にラフネス(roughness)が形成される場合には、追加エッチング工程によって前記複数の凹部Ｒ１、Ｒ２、…に形成されたラフネス(roughness)を除去することもできる。
一方、図３０は本発明の実施例に係る半導体素子のさらに別の例を示した図面である。図３０は図２４に示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
次に、図３０を参照して実施例に係る半導体素子のさらに別の例を説明する。図３０を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子は、図３０に示されたように、下部面に凹凸構造が提供された基板２１０５を含むことができる。前記基板２１０５は下部面に提供された複数の凹部Ｒ１、Ｒ２、…を含むことができる。前記基板２１０５は、例えば第１凹部Ｒ１、第２凹部Ｒ２を含むことができる。
前記第１凹部Ｒ１は、前記基板２１０５の下部面から上部方向にリセスされて提供されてもよい。前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１と重なって配置されてもよい。前記第１凹部Ｒ１と前記第１発光構造物Ｐ１は、前記基板２１０５の上部面に垂直する方向に相互重なって配置されてもよい。
前記第２凹部Ｒ２は、前記基板２１０５の下部面から上部方向にリセスされて提供されてもよい。前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２と重なって配置されてもよい。前記第２凹部Ｒ２と前記第２発光構造物Ｐ２は、前記基板２１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー２１３０ａの幅に対応して提供されてもよい。また、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー２１３０ａの直径に対応して提供されてもよい。例えば、前記第１発光アパーチャー２１３０ａは、前記第１発光構造物Ｐ１の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。例えば、前記第２発光アパーチャー２１３０ｂは、前記第２発光構造物Ｐ２の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板２１０５の厚さｔ５は、数十μｍ〜数百μｍに提供されてもよい。前記基板２１０５の厚さｔ５は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ７は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ７は５μｍ〜２０μｍに提供されてもよい。
また、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ５は、数十μｍに提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ５は、例えば６μｍ〜１５μｍに提供されてもよい。
別の実施例によれば、前記複数の凹部Ｒ１、Ｒ２、…の幅ｗ５は、前記複数の発光アパーチャー２１３０ａ、２１３０ｂ、…の直径より数μｍ大きく提供されてもよい。例えば、前記複数の凹部Ｒ１、Ｒ２、…の幅ｗ５は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１の下部に円形の水平断面を有するホール状に提供されてもよい。また、前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２の下部に円形の水平断面を有するホール状に提供されてもよい。
実施例によれば、図３０に示されたように、前記複数の凹部Ｒ１、Ｒ２、…の上部面は、例えば凸レンズ形状に提供されてもよい。前記複数の凹部Ｒ１、Ｒ２、…の上部面は、例えば前記基板２１０５の上部面に対して凸レンズ形状に提供されてもよい。これによって、前記複数の凹部Ｒ１、Ｒ２、…は、前記複数の発光アパーチャー２１３０ａ、２１３０ｂ、…から放出される光を拡散させることができるようになる。
実施例に係る半導体素子はIR加熱機(heater)等に好ましく適用することができる。また、実施例に係る半導体素子はCCTV用IR照明(illumination)等に好ましく適用することができる。実施例に係る半導体素子は、広い領域に照射が必要な製品に好ましく適用することができる。
一方、図３１は本発明の実施例に係る半導体素子のさらに別の例を示した図面である。図３１は図２４に示された実施例に係る半導体素子のＤ‐Ｄ線断面図である。
次に、図３１を参照して実施例に係る半導体素子のさらに別の例を説明する。図３１を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子は、図３１に示されたように、下部面に凹凸構造が提供された基板２１０５を含むことができる。前記基板２１０５は下部面に提供された複数の凹部Ｒ１、Ｒ２、…を含むことができる。前記基板２１０５は、例えば第１凹部Ｒ１、第２凹部Ｒ２を含むことができる。
前記複数の凹部Ｒ１、Ｒ２、…は、前記基板２１０５の下部面から上部方向にリセスされて提供されてもよい。前記複数の凹部Ｒ１、Ｒ２、…はそれぞれ対応する前記複数の発光構造物Ｐ１、Ｐ２、…と重なって配置されてもよい。前記複数の凹部Ｒ１、Ｒ２、…はそれぞれ対応する前記複数の発光構造物Ｐ１、Ｐ２、…と前記基板２１０５の上部面に垂直する方向に相互重なって配置されてもよい。
実施例によれば、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー２１３０ａの幅に対応して提供されてもよい。また、前記第１凹部Ｒ１の幅は、前記第１発光構造物Ｐ１に提供された前記第１発光アパーチャー２１３０ａの直径に対応して提供されてもよい。例えば、前記第１発光アパーチャー２１３０ａは、前記第１発光構造物Ｐ１の下部面に垂直する方向に光が放出される領域と定義することができる。
また、前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。前記第２凹部Ｒ２の幅は、前記第２発光構造物Ｐ２に提供された前記第２発光アパーチャー２１３０ｂの幅に対応して提供されてもよい。例えば、前記第２発光アパーチャー２１３０ｂは、前記第２発光構造物Ｐ２の下部面に垂直する方向に光が放出される領域と定義することができる。
前記基板２１０５の厚さｔ５は、数十μｍ〜数百μｍに提供されてもよい。前記基板２１０５の厚さｔ５は、例えば１００μｍ〜１１０μｍに提供されてもよい。
前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ８は、数μｍ〜数十μｍに提供されてもよい。例えば、前記第１凹部Ｒ１と前記第２凹部Ｒ２の深さｔ８は５μｍ〜２０μｍに提供されてもよい。
また、前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ６は、数十μｍに提供されてもよい。前記第１凹部Ｒ１と前記第２凹部Ｒ２の幅ｗ６は、例えば６μｍ〜１５μｍに提供されてもよい。
別の実施例によれば、前記複数の凹部Ｒ１、Ｒ２、…の幅ｗ６は、前記複数の発光アパーチャー２１３０ａ、２１３０ｂ、…の直径より数μｍ大きく提供されてもよい。例えば、前記複数の凹部Ｒ１、Ｒ２、…の幅ｗ６は８μｍ〜２５μｍに提供されてもよい。
例えば、前記第１凹部Ｒ１は、前記第１発光構造物Ｐ１の下部に貫通ホールの形状に提供されてもよい。また、前記第２凹部Ｒ２は、前記第２発光構造物Ｐ２の下部に貫通ホールの形状に提供されてもよい。
実施例によれば、図３１に示されたように、前記複数の凹部Ｒ１、Ｒ２、…の上部面は、例えば凹レンズ形状に提供されてもよい。前記複数の凹部Ｒ１、Ｒ２、…の上部面は、例えば前記基板２１０５の上部面に対して凹レンズ形状に提供されてもよい。これによって、前記複数の凹部Ｒ１、Ｒ２、…は、前記複数の発光アパーチャー２１３０ａ、２１３０ｂ、…から放出される光を集光させることができる。
実施例に係る半導体素子は、下部に光学系が配置される製品に好ましく適用することができる。例えば、半導体素子の下部に回折光学素子(DOE)またはマイクロレンズ(micro lens)等の光学系が配置される場合、半導体素子から放出されるビームの角度(angle)を小さく提供できるので、光学系とのマッチング(matching)効率が向上する。実施例に係る半導体素子は、一定な画角の具現が必要な３次元動き認識製品等に好ましく適用することができる。
次に、図３２〜図３５を参照して、本発明の実施例に係る半導体素子を説明する。図３２は本発明の実施例に係る半導体素子を示した図面であり、図３３は図３２に示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図３４は図３２に示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図３５は図３２に示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
一方、理解を助けるために、図３２の図示において、下部に位置した構成要素の配置関係を容易に把握できるように、上部に配置された第１ボンディングパッド３１５５と第２ボンディングパッド３１６５は透明に処理された。
本発明の実施例に係る半導体素子３２００は、図３２〜図３５に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…、第１電極３１５０、第２電極３１６０、第１ボンディングパッド３１５５、第２ボンディングパッド３１６５を含むことができる。
実施例に係る半導体素子３２００は、VCSELからなることができ、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で生成した光を、例えば１５度〜２５度程度のビーム画角で放出することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれは、第１導電型DBR(Distributed Bragg Reflector)層、活性層、第２導電型DBR層を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれは、類似する構造を有することができ、図３２に示されたＡ‐Ａ線、Ｂ‐Ｂ線、Ｃ‐Ｃ線断面を参照して実施例に係る半導体素子３２００を説明する。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のうち一部発光構造物Ｐ３、Ｐ４、…が配置された領域の上部には、前記第１ボンディングパッド３１５５が配置されてもよい。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のうち一部発光構造物Ｐ１、Ｐ２、Ｐ５、…が配置された領域の上部には、前記第２ボンディングパッド３１６５が配置されてもよい。
前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５は、相互離隔して配置されてもよい。前記第１ボンディングパッド３１５５は、前記第１電極３１５０に電気的に連結されてもよい。前記第１ボンディングパッド３１５５の下に前記第１電極３１５０が配置されてもよい。例えば、前記第１ボンディングパッド３１５５の下部面が前記第１電極３１５０の上部面に直接接触して配置されてもよい。前記第１電極３１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。
前記第２ボンディングパッド３１６５は、前記第２電極３１６０に電気的に連結されてもよい。前記第２ボンディングパッド３１６５の下に前記第２電極３１６０が配置されてもよい。例えば、前記第２ボンディングパッド３１６５の下部面が前記第２電極３１６０の上部面に直接接触して配置されてもよい。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
実施例によれば、前記第１電極３１５０は、前記第１ボンディングパッド３１５５の下と前記第２ボンディングパッド３１６５の下に両方とも配置されてもよい。また、前記第２電極３１６０は、前記第１ボンディングパッド３１５５の下と前記第２ボンディングパッド３１６５の下に両方とも配置されてもよい。前記第１電極３１５０と前記第１ボンディングパッド３１５５の間の電気的連結関係および前記第２電極３１６０と前記第２ボンディングパッド３１６５の間の電気的連結関係は、後でさらに説明する。
まず、図３２および図３３を参照して、前記第２ボンディングパッド３１６５の下に配置されたＰ１発光構造物とＰ２発光構造物を中心に実施例に係る半導体素子３２００を説明する。図３３は図３２に示された実施例に係る半導体素子のＡ‐Ａ線断面図である。
実施例に係る半導体素子３２００は、前記第２ボンディングパッド３１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、光を放出する発光アパーチャー３１３０ａ、３１３０ｂ、…をそれぞれ含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、…は、相互離隔して配置されてもよい。例えば、前記発光アパーチャー３１３０ａ、３１３０ｂ、…は、数μｍ〜数十μｍの直径で提供されてもよい。
前記Ｐ１発光構造物は、第１導電型の第１DBR層３１１０ａ、第２導電型の第２DBR層３１２０ａ、第１活性層３１１５ａを含むことができる。前記第１活性層３１１５ａは、前記第１DBR層３１１０ａと前記第２DBR層３１２０ａの間に配置されてもよい。例えば、前記第１活性層３１１５ａが前記第１DBR層３１１０ａの上に配置され、前記第２DBR層３１２０ａが前記第１活性層３１１５ａの上に配置されてもよい。前記Ｐ１発光構造物は、前記第１活性層３１１５ａと前記第２DBR層３１２０ａの間に配置された第１アパーチャー層３１１７ａをさらに含むことができる。
前記Ｐ２発光構造物は、第１導電型の第３DBR層３１１０ｂ、第２導電型の第４DBR層３１２０ｂ、第２活性層３１１５ｂを含むことができる。前記第２活性層３１１５ｂは、前記第３DBR層３１１０ｂと前記第４DBR層３１２０ｂの間に配置されてもよい。例えば、前記第２活性層３１１５ｂが前記第３DBR層３１１０ｂの上に配置され、前記第４DBR層３１２０ｂが前記第２活性層３１１５ｂの上に配置されてもよい。前記Ｐ２発光構造物は、前記第２活性層３１１５ｂと前記第４DBR層３１２０ｂの間に配置された第２アパーチャー層３１１７ｂをさらに含むことができる。
また、前記Ｐ１発光構造物の前記第１DBR層３１１０ａと前記Ｐ２発光構造物の前記第３DBR層３１１０ｂの間に第１導電型DBR層３１１３が配置されてもよい。前記第１DBR層３１１０ａと前記第３DBR層３１１０ｂは、前記第１導電型DBR層３１１３によって物理的に連結されてもよい。例えば、前記第１導電型DBR層３１１３の上部面と前記第１DBR層３１１０ａの上部面が同一水平面に配置されてもよい。前記第１導電型DBR層３１１３の上部面と前記第３DBR層３１１０ｃの上部面が同一水平面に配置されてもよい。
また、前記Ｐ１発光構造物の前記第１活性層３１１５ａと前記Ｐ２発光構造物の前記第２活性層３１１５ｂは、相互離隔して配置されてもよい。また、前記Ｐ１発光構造物の前記第２DBR層３１２０ａと前記Ｐ２発光構造物の前記第４DBR層３１２０ｂは、相互離隔して配置されてもよい。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、第１絶縁層３１４１を含むことができる。前記第１絶縁層３１４１は、前記Ｐ１発光構造物の側面に配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ１発光構造物の側面の周りをカバーするように配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ２発光構造物の側面に配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ２発光構造物の側面の周りをカバーするように配置されてもよい。
また、前記第１絶縁層３１４１は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間に配置されてもよい。前記第１絶縁層３１４１は、前記第１導電型DBR層３１１３の上に配置されてもよい。
前記第１絶縁層３１４１は、前記Ｐ１発光構造物の上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ１発光構造物の前記第２DBR層３１２０ａの上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ２発光構造物の上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ２発光構造物の前記第４DBR層３１２０ｂの上部面を露出させることができる。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、第１電極３１５０を含むことができる。前記第１電極３１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の周りに配置されてもよい。前記第１電極３１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる複数の開口部を含むことができる。前記第１電極３１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５…をなす複数の第１導電型DBR層に共通で連結されてもよい。
前記第１電極３１５０は、前記第１導電型DBR層３１１３の上に配置されてもよい。前記第１電極３１５０は、前記第１DBR層３１１０ａと電気的に連結されてもよい。前記第１電極３１５０は、前記第３DBR層３１１０ｂと電気的に連結されてもよい。前記第１電極３１５０は、前記第１絶縁層３１４１の下に配置されてもよい。前記第１電極３１５０は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間の領域で前記第１絶縁層３１４１の下に配置されてもよい。前記第１電極３１５０は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間の領域で前記第１絶縁層３１４１と前記第１導電型DBR層３１１３の間に配置されてもよい。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、第２電極３１６０を含むことができる。前記第２電極３１６０は、前記第１絶縁層３１４１の上に配置されてもよい。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極３１６０ａと、前記上部電極３１６０ａを連結する連結電極３１６０ｂを含むことができる。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす複数の第２導電型DBR層に共通で連結されてもよい。
前記第２電極３１６０は、前記Ｐ１発光構造物の側面に配置されてもよい。前記第２電極３１６０は、前記Ｐ１発光構造物の上部面の上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記Ｐ１発光構造物の前記第２DBR層３１２０ａの上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記第２DBR層３１２０ａの上部面に直接接触して配置されてもよい。
また、前記第２電極３１６０は、前記Ｐ２発光構造物の側面に配置されてもよい。前記第２電極３１６０は、前記Ｐ２発光構造物の上部面の上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記Ｐ２発光構造物の前記第４DBR層３１２０ｂの上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記第４DBR層３１２０ｂの上部面に直接接触して配置されてもよい。
前記第２電極３１６０は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間に配置されてもよい。前記第２電極３１６０の前記連結電極３１６０ｂは、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間の領域で前記第１絶縁層３１４１の上に配置されてもよい。
実施例に係る前記第２電極３１６０は、図３２に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…の上部面を連結させることができる。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…のそれぞれの第２導電型DBR層に物理的に連結されてもよい。即ち、前記第２電極３１６０は、前記第２ボンディングパッド３１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…の上部面のみならず、前記第１ボンディングパッド３１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…の上部面にも物理的に連結されてもよい。
例えば、前記第２電極３１６０の前記連結電極３１６０ｂは、図３２に示されたように、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極３１６０の前記連結電極３１６０ｂの形状は多様に変形することができる。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、第２絶縁層３１４２を含むことができる。前記第２絶縁層３１４２は、前記第２電極３１６０の上に配置されてもよい。
前記第２絶縁層３１４２は、前記Ｐ１発光構造物の周りに配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ１発光構造物の周りで、前記第２電極３１６０の上に配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ２発光構造物の周りに配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ２発光構造物の周りで、前記第２電極３１６０の上に配置されてもよい。
また、前記第２絶縁層３１４２は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間に配置されてもよい。前記第２絶縁層３１４２は、前記第１導電型DBR層３１１３の上に配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ１発光構造物と前記Ｐ２発光構造物の間で前記第２電極３１６０の前記連結電極３１６０ｂの上に配置されてもよい。
前記第２絶縁層３１４２は、前記Ｐ１発光構造物の上部面に配置された前記第２電極３１６０の上部面を露出させることができる。前記第２絶縁層３１４２は、前記第２DBR層３１２０ａの上部面に配置された前記上部電極３１６０ａの上部面を露出させることができる。前記第２絶縁層３１４２は、前記Ｐ２発光構造物の上部面に配置された前記第２電極３１６０の上部面を露出させることができる。前記第２絶縁層３１４２は、前記第４DBR層３１２０ｂの上部面に配置された前記上部電極３１６０ａの上部面を露出させることができる。
実施例に係る前記第２絶縁層３１４２は、図３２に示されたように、前記第１ボンディングパッド３１５５が配置された領域では、複数の発光構造物Ｐ３、Ｐ４、…の間に配置された前記第１電極３１５０の上部面が露出するように提供されてもよい。また、前記第２絶縁層３１４２は、前記第２ボンディングパッド３１６５が配置された領域では、複数の発光構造物Ｐ１、Ｐ２、…の上に配置された前記第２電極３１６０の上部面が露出するように提供されてもよい。
また、実施例によれば、前記第２絶縁層３１４２は、前記第２ボンディングパッド３１６５が配置された領域で、複数の発光構造物を物理的に連結する前記第２電極３１６０の上部面が露出するように配置されてもよい。このとき、前記第１導電型DBR層３１１３の上部に配置された線状の前記第２電極３１６０の前記連結電極３１６０ｂが選択的に露出されるように、前記第２絶縁層３１４２が配置されてもよい。例えば、Ｐ１発光構造物とＰ２発光構造物を連結する前記連結電極３１６０ｂの上部面の上には、前記第２電極３１６０が露出しないように、前記第２絶縁層３１４２が配置されてもよい。また、Ｐ１発光構造物とＰ５発光構造物を連結する前記連結電極３１６０ｂの上部面が露出するように、前記第２絶縁層３１４２が配置されてもよい。前記第２絶縁層３１４２の形成については、実施例に係る半導体素子の製造方法を説明しながら、さらに説明するようにする。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、第１ボンディングパッド３１５５と第２ボンディングパッド３１６５を含むことができる。実施例によれば、前記第１ボンディングパッド３１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド３１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
前記第１ボンディングパッド３１５５は、前記第２絶縁層３１４２の上に配置されてもよい。前記第１ボンディングパッド３１５５は、前記第１電極３１５０に電気的に連結されてもよい。前記第１ボンディングパッド３１５５は、図３２に示されたように、前記第１絶縁層３１４１と前記第２絶縁層３１４２を介して露出した前記第１電極３１５０に連結されてもよい。前記第１ボンディングパッド３１５５は、Ｐ３発光構造物の周辺とＰ４発光構造物の周辺で、前記第１絶縁層３１４１と前記第２絶縁層３１４２を介して露出した前記第１電極３１５０の上部面に直接接触することができる。
前記第２ボンディングパッド３１６５は、前記第２絶縁層３１４２の上に配置されてもよい。前記第２ボンディングパッド３１６５は、前記Ｐ１発光構造物の上部面に配置された前記第２電極３１６０に電気的に連結されてもよい。前記第２ボンディングパッド３１６５は、前記第２DBR層３１２０ａの上に配置された前記上部電極３１６０ａの上部面に直接接触して配置されてもよい。また、前記第２ボンディングパッド３１６５は、前記Ｐ２発光構造物の上部面に配置された前記第２電極３１６０に電気的に連結されてもよい。前記第２ボンディングパッド３１６５は、前記第４DBR層３１２０ｂの上に配置された前記上部電極３１６０ａの上部面に直接接触して配置されてもよい。
次に、図３２および図３５を参照して、前記第１ボンディングパッド３１５５の下に配置されたＰ３発光構造物とＰ４発光構造物を中心に実施例に係る半導体素子３２００をより詳しく説明する。図３４は図３２に示された実施例に係る半導体素子のＢ‐Ｂ線断面図である。図３２および図３４を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子３２００は、前記第１ボンディングパッド３１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…を含むことができる。前記複数の発光構造物Ｐ３、Ｐ４、…は、光を放出する発光アパーチャー３１３０ｃ、３１３０ｄ、…をそれぞれ含むことができる。前記複数の発光構造物Ｐ３、Ｐ４、…は、相互離隔して配置されてもよい。例えば、前記発光アパーチャー３１３０ｃ、３１３０ｄ、…は、数μｍ〜数十μｍの直径で提供されてもよい。
前記Ｐ３発光構造物は、第１導電型の第５DBR層３１１０ｃ、第２導電型の第６DBR層３１２０ｃ、第３活性層３１１５ｃを含むことができる。前記第３活性層３１１５ｃは、前記第５DBR層３１１０ｃと前記第６DBR層３１２０ｃの間に配置されてもよい。例えば、前記第３活性層３１１５ｃが前記第５DBR層３１１０ｃの上に配置され、前記第６DBR層３１２０ｃが前記第３活性層３１１５ｃの上に配置されてもよい。前記Ｐ３発光構造物は、前記第３活性層３１１５ｃと前記第６DBR層３１２０ｃの間に配置された第３アパーチャー層３１１７ｃをさらに含むことができる。
前記Ｐ４発光構造物は、第１導電型の第７DBR層３１１０ｄ、第２導電型の第８DBR層３１２０ｄ、第４活性層３１１５ｄを含むことができる。前記第４活性層３１１５ｄは、前記第７DBR層３１１０ｄと前記第８DBR層３１２０ｄの間に配置されてもよい。例えば、前記第４活性層３１１５ｄが前記第７DBR層３１１０ｄの上に配置され、前記第８DBR層３１２０ｄが前記第４活性層３１１５ｄの上に配置されてもよい。前記Ｐ４発光構造物は、前記第４活性層３１１５ｄと前記第８DBR層３１２０ｄの間に配置された第４アパーチャー層３１１７ｄをさらに含むことができる。
また、前記Ｐ３発光構造物の前記第５DBR層３１１０ｃと前記Ｐ４発光構造物の前記第７DBR層３１１０ｄの間に前記第１導電型DBR層３１１３が配置されてもよい。前記第５DBR層３１１０ｃと前記第７DBR層３１１０ｄは、前記第１導電型DBR層３１１３によって物理的に連結されてもよい。例えば、前記第１導電型DBR層３１１３の上部面と前記第５DBR層３１１０ｃの上部面が同一水平面に配置されてもよい。前記第１導電型DBR層３１１３の上部面と前記第７DBR層３１１０ｄの上部面が同一水平面に配置されてもよい。
また、前記Ｐ３発光構造物の前記第３活性層３１１５ｃと前記Ｐ４発光構造物の前記第４活性層３１１５ｄは、相互離隔して配置されてもよい。また、前記Ｐ３発光構造物の前記第６DBR層３１２０ｃと前記Ｐ４発光構造物の前記第８DBR層３１２０ｄは、相互離隔して配置されてもよい。
実施例に係る半導体素子３２００は、図３２および図３４に示されたように、第１絶縁層３１４１を含むことができる。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の側面に配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の側面の周りをカバーするように配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ４発光構造物の側面に配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ４発光構造物の側面の周りをカバーするように配置されてもよい。
また、前記第１絶縁層３１４１は、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間に配置されてもよい。前記第１絶縁層３１４１は、前記第１導電型DBR層３１１３の上に配置されてもよい。
前記第１絶縁層３１４１は、前記Ｐ３発光構造物の上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の前記第６DBR層３１２０ｃの上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ４発光構造物の上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ４発光構造物の前記第８DBR層３１２０ｄの上部面を露出させることができる。
実施例に係る半導体素子３２００は、図３２および図３４に示されたように、第１電極３１５０を含むことができる。前記第１電極３１５０は、前記複数の発光構造物Ｐ３、Ｐ４、…の周りに配置されてもよい。前記第１電極３１５０は、前記複数の発光構造物Ｐ３、Ｐ４、…を露出させる複数の開口部を含むことができる。
前記第１電極３１５０は、前記第１導電型DBR層３１１３の上に配置されてもよい。前記第１電極３１５０は、前記第５DBR層３１１０ｃと電気的に連結されてもよい。前記第１電極３１５０は、前記第７DBR層３１１０ｄと電気的に連結されてもよい。前記第１電極３１５０は、前記第１絶縁層３１４１の下に配置されてもよい。前記第１電極３１５０は、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間の領域で前記第１絶縁層３１４１の下に配置されてもよい。前記第１電極３１５０は、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間の領域で前記第１絶縁層３１４１と前記第１導電型DBR層３１１３の間に配置されてもよい。
実施例に係る半導体素子３２００は、図３２および図３４に示されたように、第２電極３１６０を含むことができる。前記第２電極３１６０は、前記第１絶縁層３１４１の上に配置されてもよい。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極３１６０ａと、前記上部電極３１６０ａを連結する連結電極３１６０ｂを含むことができる。
前記第２電極３１６０は、前記Ｐ３発光構造物の側面に配置されてもよい。前記第２電極３１６０は、前記Ｐ３発光構造物の上部面の上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記Ｐ３発光構造物の前記第６DBR層３１２０ｃの上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記第６DBR層３１２０ｃの上部面に直接接触して配置されてもよい。
また、前記第２電極３１６０は、前記Ｐ４発光構造物の側面に配置されてもよい。前記第２電極３１６０は、前記Ｐ４発光構造物の上部面の上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記Ｐ４発光構造物の前記第６DBR層３１２０ｄの上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記第６DBR層３１２０ｄの上部面に直接接触して配置されてもよい。
前記第２電極３１６０は、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間に配置されてもよい。前記第２電極３１６０の前記連結電極３１６０ｂは、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間の領域で前記第１絶縁層３１４１の上に配置されてもよい。
実施例に係る前記第２電極３１６０は、図３２に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面を連結させることができる。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれの第２導電型DBR層に物理的に連結されてもよい。即ち、前記第２電極３１６０は、前記第２ボンディングパッド３１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…の上部面のみならず、前記第１ボンディングパッド３１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…の上部面にも物理的に連結されてもよい。
例えば、前記第２電極３１６０の前記連結電極３１６０ｂは、図３２に示されたように、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極３１６０の前記連結電極３１６０ｂの形状は多様に変形することができる。
実施例に係る半導体素子３２００は、図３２および図３４に示されたように、第２絶縁層３１４２を含むことができる。前記第２絶縁層３１４２は、前記第２電極３１６０の上に配置されてもよい。前記第２絶縁層３１４２は、前記第１絶縁層３１４１の上に配置されてもよい。
前記第２絶縁層３１４２は、前記Ｐ３発光構造物の周りに配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ３発光構造物の周りで、前記第２電極３１６０の上に配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ４発光構造物の周りに配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ４発光構造物の周りで、前記第２電極３１６０の上に配置されてもよい。
また、前記第２絶縁層３１４２は、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間に配置されてもよい。前記第２絶縁層３１４２は、前記第１導電型DBR層３１１３の上に配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ３発光構造物と前記Ｐ４発光構造物の間で前記第２電極３１６０の前記連結電極３１６０ｂの上に配置されてもよい。
前記第２絶縁層３１４２は、前記Ｐ３発光構造物の上部面に配置された前記第２電極３１６０の上部面の上にも配置されてもよい。前記第２絶縁層３１４２は、前記第６DBR層３１２０ｃの上部面に配置された前記上部電極３１６０ａの上部面の上にも配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ４発光構造物の上部面に配置された前記第２電極３１６０の上部面の上にも配置されてもよい。前記第２絶縁層３１４２は、前記第８DBR層３１２０ｄの上部面に配置された前記上部電極３１６０ａの上部面の上にも配置されてもよい。
実施例に係る前記第２絶縁層３１４２は、図３２に示されたように、前記第１ボンディングパッド３１５５が配置された領域では、複数の発光構造物Ｐ３、Ｐ４、…の間に配置された前記第１電極３１５０の上部面が露出するように提供されてもよい。また、前記第２絶縁層３１４２は、前記第２ボンディングパッド３１６５が配置された領域では、複数の発光構造物Ｐ１、Ｐ２、…の上に配置された前記第２電極３１６０の上部面が露出するように提供されてもよい。
また、実施例によれば、前記第２絶縁層３１４２は、前記第２ボンディングパッド３１６５が配置された領域で、複数の発光構造物を物理的に連結する前記第２電極３１６０の上部面が露出するように配置されてもよい。このとき、前記第１導電型DBR層３１１３の上部に配置された線状の前記第２電極３１６０の連結電極３１６０ｂが選択的に露出されるように、前記第２絶縁層３１４２が配置されてもよい。例えば、Ｐ１発光構造物とＰ２発光構造物を連結する前記連結電極３１６０ｂの上部面の上には、前記第２電極３１６０が露出しないように、前記第２絶縁層３１４２が配置されてもよい。また、Ｐ１発光構造物とＰ５発光構造物を連結する前記連結電極３１６０ｂの上部面が露出するように、前記第２絶縁層３１４２が配置されてもよい。前記第２絶縁層３１４２の形成については、実施例に係る半導体素子の製造方法を説明しながら、さらに説明するようにする。
実施例に係る半導体素子３２００は、図３２および図３４に示されたように、第１ボンディングパッド３１５５と第２ボンディングパッド３１６５を含むことができる。実施例によれば、前記第１ボンディングパッド３１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド３１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
前記第１ボンディングパッド３１５５は、前記第２絶縁層３１４２の上に配置されてもよい。前記第１ボンディングパッド３１５５は、前記第１電極３１５０に電気的に連結されてもよい。前記第１ボンディングパッド３１５５は、図３２に示されたように、前記第１絶縁層３１４１と前記第２絶縁層３１４２を介して露出した前記第１電極３１５０に連結されてもよい。実施例に係る前記第１ボンディングパッド３１５５と前記第１電極３１５０の間の電気的な連結に対しては、後で図３５を参照してさらに説明することにする。
前記第２ボンディングパッド３１６５は、前記第２絶縁層３１４２の上に配置されてもよい。前記第２ボンディングパッド３１６５は、前記Ｐ３発光構造物の上部面と前記Ｐ４発光構造物の上部面に配置された前記第２電極３１６０に電気的に連結されてもよい。
次に、図３２および図３５を参照して、前記第１ボンディングパッド３１５５の下に配置されたＰ３発光構造物を中心に実施例に係る半導体素子３２００をより詳しく説明する。図３５は図３２に示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。図３２および図３５を参照して実施例に係る半導体素子を説明する際に、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子３２００は、前記第１ボンディングパッド３１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…を含むことができる。実施例に係るＰ３発光構造物は、第１導電型の第５DBR層３１１０ｃ、第２導電型の第６DBR層３１２０ｃ、第３活性層３１１５ｃを含むことができる。
実施例に係る半導体素子３２００は、図３５に示されたように、前記第５DBR層３１１０ｃから前記Ｐ３発光構造物の周りの方向に延長されて配置された第１導電型DBR層３１１３を含むことができる。前記第１導電型DBR層３１１３は、前記第５DBR層３１１０ｃと物理的に連結されてもよい。例えば、前記第１導電型DBR層３１１３の上部面と前記第５DBR層３１１０ｃの上部面が同一水平面に配置されてもよい。
また、実施例に係る半導体素子３２００は、図３２および図３５に示されたように、第１電極３１５０を含むことができる。前記第１電極３１５０はＰ３発光構造物の周りとＰ４発光構造物の周りに配置されてもよい。前記第１電極３１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる複数の開口部を含むことができる。
前記第１電極３１５０は、前記第１導電型DBR層３１１３の上に配置されてもよい。前記第１電極３１５０は、前記第５DBR層３１１０ｃと電気的に連結されてもよい。前記第１電極３１５０は、前記Ｐ３発光構造物の周りで、前記第１導電型DBR層３１１３の上に配置されてもよい。
実施例に係る半導体素子３２００は、図３２および図３５に示されたように、第１絶縁層３１４１を含むことができる。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の側面に配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の側面の周りをカバーするように配置されてもよい。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の上部面を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の前記第６DBR層３１２０ｃの上部面を露出させることができる。前記第１絶縁層３１４１は、前記第１電極３１５０の上に配置されてもよい。
一方、実施例に係る半導体素子３２００によれば、図３５に示されたように、前記第１絶縁層３１４１は、前記第１電極３１５０の一部領域を露出させることができる。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の周辺で前記第１電極３１５０の上部面を露出させる開口部を含むことができる。前記第１絶縁層３１４１は、前記Ｐ３発光構造物の周辺で前記第１導電型DBR層３１１３の上に配置された前記第１電極３１５０の上部面を露出させることができる。
実施例に係る半導体素子３２００は、図３２および図３５に示されたように、第２電極３１６０を含むことができる。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極３１６０ａと、前記上部電極３１６０ａを連結する連結電極３１６０ｂを含むことができる。
前記第２電極３１６０は、前記Ｐ３発光構造物の上部面の上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記Ｐ３発光構造物の前記第６DBR層３１２０ｃの上に配置されてもよい。前記第２電極３１６０の前記上部電極３１６０ａは、前記第６DBR層３１２０ｃの上部面に直接接触して配置されてもよい。
実施例に係る前記第２電極３１６０の前記連結電極３１６０ｂは、図３２に示されたように、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面を連結させることができる。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…のそれぞれの第２導電型DBR層に物理的に連結されてもよい。即ち、前記第２電極３１６０は、前記第２ボンディングパッド３１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…の上部面のみならず、前記第１ボンディングパッド３１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…の上部面にも物理的に連結されてもよい。
例えば、前記第２電極３１６０の前記連結電極３１６０ｂは、図３２に示されたように、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極３１６０の前記連結電極３１６０ｂの形状は多様に変形することができる。
実施例に係る半導体素子３２００は、図３２および図３５に示されたように、第２絶縁層３１４２を含むことができる。前記第２絶縁層３１４２は、前記第２電極３１６０の上に配置されてもよい。前記第２絶縁層３１４２は、前記第１絶縁層３１４１の上に配置されてもよい。
前記第２絶縁層３１４２は、前記Ｐ３発光構造物の周りに配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ３発光構造物の周りで、前記第１絶縁層３１４１の上に配置されてもよい。前記第２絶縁層３１４２は、前記Ｐ３発光構造物の上に配置されてもよい。前記第２絶縁層３１４２は、前記第６DBR層３１２０ｃの上に配置された前記第２電極３１６０の上に配置されてもよい。
一方、実施例に係る半導体素子３２００によれば、図３５に示されたように、前記第２絶縁層３１４２は、前記第１電極３１５０の一部領域を露出させる開口部を含むことができる。前記第２絶縁層３１４２は、前記Ｐ３発光構造物の周辺で前記第１電極３１５０の上部面を露出させることができる。前記第２絶縁層３１４２は、前記Ｐ３発光構造物の周辺で前記第１導電型DBR層３１１３の上に配置された前記第１電極３１５０の上部面を露出させることができる。例えば、前記第２絶縁層３１４２によって提供される前記開口部は、前記連結電極３１６０ｂの間の領域上に配置されてもよい。
実施例に係る前記第２絶縁層３１４２は、図３２および図３５に示されたように、前記第１ボンディングパッド３１５５が配置された領域では、複数の発光構造物Ｐ３、Ｐ４、…の間に配置された前記第１電極３１５０の上部面が露出するように提供される。また、前記第２絶縁層３１４２は、前記第２ボンディングパッド３１６５が配置された領域では、複数の発光構造物Ｐ１、Ｐ２、…の上に配置された前記第２電極３１６０の上部面が露出するように提供される。
また、実施例によれば、前記第２絶縁層３１４２は、前記第２ボンディングパッド３１６５が配置された領域で、複数の発光構造物を物理的に連結する前記第２電極３１６０の上部面が露出するように配置されてもよい。このとき、前記第１導電型DBR層３１１３の上部に配置された線状の前記第２電極３１６０の前記連結電極３１６０ｂが選択的に露出されるように、前記第２絶縁層３１４２が配置されてもよい。例えば、Ｐ１発光構造物とＰ２発光構造物を連結する前記連結電極３１６０ｂの上部面の上には、前記第２電極３１６０が露出しないように、前記第２絶縁層３１４２が配置されてもよい。また、Ｐ１発光構造物とＰ５発光構造物を連結する前記連結電極３１６０ｂの上部面が露出するように、前記第２絶縁層３１４２が配置されてもよい。前記第２絶縁層３１４２の形成については、実施例に係る半導体素子の製造方法を説明しながら、さらに説明するようにする。
実施例に係る半導体素子３２００は、図３２および図３５に示されたように、第１ボンディングパッド３１５５と第２ボンディングパッド３１６５を含むことができる。実施例によれば、前記第１ボンディングパッド３１５５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層に電気的に連結されてもよい。前記第２ボンディングパッド３１６５は、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層に電気的に連結されてもよい。
前記第１ボンディングパッド３１５５は、前記第２絶縁層３１４２の上に配置されてもよい。前記第１ボンディングパッド３１５５は、前記第１電極３１５０に電気的に連結されてもよい。前記第１ボンディングパッド３１５５は、図３２および図３５に示されたように、前記Ｐ３発光構造物の上に配置されてもよい。前記第１ボンディングパッド３１５５は、前記第１絶縁層３１４１と前記第２絶縁層３１４２によって提供された開口部を介して前記第１電極３１５０に連結されてもよい。例えば、前記第１絶縁層３１４１と前記第２絶縁層３１４２によって提供される開口部は、前記連結電極３１６０ｂの間の領域に配置されてもよい。
前記第１ボンディングパッド３１５５は、前記Ｐ３発光構造物の周辺で前記第１導電型DBR層３１１３の上に配置された前記第１電極３１５０に連結されてもよい。前記第１ボンディングパッド３１５５は、前記第１導電型DBR層３１１３の上に配置された前記第１電極３１５０の上部面に直接接触して配置されてもよい。例えば、前記第１ボンディングパッド３１５５の下部面が前記第１導電型DBR層３１１３の上に配置された前記第１電極３１５０の上部面に直接接触して配置されてもよい。
前記第２ボンディングパッド３１６５は、前記第２絶縁層３１４２の上に配置されてもよい。前記第２ボンディングパッド３１６５は、前記Ｐ３発光構造物の上部面に配置された前記第２電極３１６０に電気的に連結されてもよい。例えば、前記第２ボンディングパッド３１６５の下部面が前記Ｐ３発光構造物の上に配置された前記上部電極３１６０ａの上部面に直接接触して配置されてもよい。
次に、図３２、図３３および図３５を参照して、前記第１ボンディングパッド３１５５の下に配置されたＰ３発光構造物と前記第２ボンディングパッド３１６５の下に配置されたＰ１発光構造物を中心に実施例に係る半導体素子３２００をより詳しく説明する。以下の説明において、以上で説明した内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子３２００は、図３２および図３５に示されたように、前記第１ボンディングパッド３１５５の下に配置された複数の発光構造物Ｐ３、Ｐ４、…を含むことができる。実施例に係る前記Ｐ３発光構造物は、第１導電型の第５DBR層３１１０ｃ、第２導電型の第６DBR層３１２０ｃ、第３活性層３１１５ｃを含むことができる。
実施例に係る半導体素子３２００は、図３２および図３３に示されたように、前記第２ボンディングパッド３１６５の下に配置された複数の発光構造物Ｐ１、Ｐ２、…を含むことができる。実施例に係る前記Ｐ１発光構造物は、第１導電型の第１DBR層３１１０ａ、第２導電型の第２DBR層３１２０ａ、第１活性層３１１５ａを含むことができる。
また、実施例に係る半導体素子３２００は、第１電極３１５０と第２電極３１６０を含むことができる。前記第１電極３１５０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる複数の開口部を含むことができる。前記第２電極３１６０は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に配置された上部電極３１６０ａと、前記上部電極３１６０ａを連結する連結電極３１６０ｂを含むことができる。
前記第１電極３１５０は、前記第１DBR層３１１０ａと前記第５DBR層３１１０ｃに電気的に連結されてもよい。前記第１電極３１５０は、前記Ｐ１発光構造物の周りに配置されてもよい。前記第１電極３１５０は、前記Ｐ３発光構造物の周りに配置されてもよい。前記第１電極３１５０は、前記Ｐ１発光構造物と前記Ｐ３発光構造物の間に配置されてもよい。
前記第２電極３１６０は、前記第２DBR層３１２０ａと前記第６DBR層３１２０ｃに電気的に連結されてもよい。前記第２電極３１６０は、前記Ｐ１発光構造物の側面に配置されてもよい。前記第２電極３１６０は、前記第２DBR層３１２０ａの上部面に配置されてもよい。例えば、前記上部電極３１６０ａの下部面が前記第２DBR層３１２０ａの上部面に直接接触して配置されてもよい。前記第２電極３１６０は、前記第６DBR層３１２０ｃの上部面に配置されてもよい。例えば、前記上部電極３１６０ａの下部面が前記第６DBR層３１２０ｃの上部面に直接接触して配置されてもよい。
実施例に係る前記第１ボンディングパッド３１５５は、図３２および図３５に示されたように、前記Ｐ３発光構造物の上に配置されてもよい。前記第１ボンディングパッド３１５５は、前記第１電極３１５０に電気的に連結されてもよい。例えば、前記第１ボンディングパッド３１５５の下部面が前記第１電極３１５０の上部面に直接接触して配置されてもよい。
実施例に係る前記第２ボンディングパッド３１６５は、図３２および図３４に示されたように、前記Ｐ１発光構造物の上に配置されてもよい。前記第２ボンディングパッド３１６５は、前記第２電極３１６０に電気的に連結されてもよい。例えば、前記第２ボンディングパッド３１６５の下部面が前記第２電極３１６０の上部面に直接接触して配置されてもよい。
一方、実施例に係る前記第２電極３１６０は、図３３に示されたように、前記第２DBR層３１２０ａの上部面に接触して配置されてもよい。例えば、前記第２電極３１６０の前記上部電極３１６０ａの下部面が前記第２DBR層３１２０ａの上部面に直接接触して配置されてもよい。また、実施例に係る前記第２電極３１６０は、図３５に示されたように、前記第６DBR層３１２０ｃの上部面に接触して配置されてもよい。例えば、前記第２電極３１６０の前記上部電極３１６０ａの下部面が前記第６DBR層３１２０ｃの上部面に直接接触して配置されてもよい。
また、前記第２電極３１６０は、図３２および図３３に示されたように、前記Ｐ１発光構造物と前記Ｐ３発光構造物の間で前記第１電極３１５０の上に配置されてもよい。前記第２電極３１６０は、前記Ｐ１発光構造物の周辺で前記第１電極３１５０の上に配置されてもよい。前記連結電極３１６０ｂは、前記Ｐ１発光構造物の周辺で前記第１電極３１５０の上に配置されてもよい。前記第２電極３１６０は、前記Ｐ１発光構造物の周辺で前記第１導電型DBR層３１１３の上に配置されてもよい。前記連結電極３１６０ｂは、前記Ｐ１発光構造物の周辺で前記第１導電型DBR層３１１３の上に配置されてもよい。
前記第１導電型DBR層３１１３は、前記第１DBR層３１１０ａと前記第５DBR層３１１０ｃを物理的に連結することができる。前記第１電極３１５０は、前記第１導電型DBR層３１１３の上部面に接触して配置されてもよい。例えば、前記第１電極３１５０の下部面が前記第１導電型DBR層３１１３の上部面に直接接触して配置されてもよい。
実施例によれば、前記第１導電型DBR層３１１３が提供された領域で、前記第１ボンディングパッド３１５５は、前記第１電極３１５０の上部面に接触して配置されてもよい。例えば、前記第１導電型DBR層３１１３が提供された領域で、前記第１ボンディングパッド３１５５の下部面が前記第１電極３１５０の上部面に直接接触して配置されてもよい。
前記第１ボンディングパッド３１５５は、前記第１絶縁層３１４１と前記第２絶縁層３１４２によって提供された開口部を介して前記第１電極３１５０の上部面に直接接触することができる。例えば、前記第１絶縁層３１４１と前記第２絶縁層３１４２によって提供される開口部は、前記連結電極３１６０ｂの間の領域に配置されてもよい。
一方、実施例に係る半導体素子３２００は、図３２〜図３５に示されたように、基板３１０５をさらに含むことができる。前記基板３１０５の上に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が配置されてもよい。例えば、前記基板３１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が成長できる成長基板であってもよい。例えば、前記基板３１０５は、真性半導体基板であってもよい。
実施例に係る半導体素子３２００によれば、前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…に電源が提供されてもよい。そして、前記第１電極３１５０が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層の上部面の上に配置されてもよい。また、前記第２電極３１６０が前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層の上部面の上に配置されてもよい。
従って、実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…に電源が提供される際に、前記基板３１０５の下部面を介して電源が印加される必要がない。従来の半導体素子において、前記基板の下部面を介して電源が印加される必要がある場合、前記基板３１０５が必ず導電性基板から提供されなければならない。ところが、実施例に係る半導体素子３２００によれば、前記基板３１０５は、導電性基板であってもよく、絶縁性基板であってもよい。例えば、実施例に係る前記基板３１０５は、真性半導体基板から提供されてもよい。
また、前記基板３１０５は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が成長基板から成長した後、成長基板が除去され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…に付着された基板であってもよい。
一方、実施例に係る半導体素子３２００は、図３２〜図３５に示されたように、前記半導体素子３２００の下部方向に光が放出されるように具現されてもよい。即ち、実施例に係る半導体素子３２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす活性層から第１導電型DBR層が配置された方向に光が放出されてもよい。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす活性層から前記基板３１０５が配置された方向に光が放出されてもよい。
実施例によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第２導電型DBR層の上部面に前記第２電極３１６０が配置され、前記第２電極３１６０の上に前記第２ボンディングパッド３１６５が接触して配置される。また、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の第１導電型DBR層の上部面に前記第１電極３１５０が配置され、前記第１電極３１５０の上に前記第１ボンディングパッド３１５５が接触して配置される。これによって、前記第１ボンディングパッド３１５５および前記第２ボンディングパッド３１６５を介して前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した熱が外部に効果的に放出される。
一方、一般的な半導体素子の場合、発光構造物で発生した熱によって電力変換効率(PCE：Power Conversion Efficiency)が著しく低下すると知られている。そして、下部に配置された基板を介して発光構造物に電源が提供される場合、一般的に基板を介して熱放出がなされる。ところが、基板の熱伝導率が低いので、発光構造物で発生した熱を外部に放出され難くなる。例えば、GaAs基板の場合、熱伝導率が５２W/(m*K)として低いと知られている。
ところが、実施例によれば、前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５を介して外部の放熱基板等に連結されるので、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した熱を外部に効果的に放出できるようになる。従って、実施例によれば、半導体素子３２００で発生した熱を外部に効果的に排出できるので、電力変化効率(PCE)が向上する。
一方、実施例に係る半導体素子３２００によれば、以上で説明したように、前記半導体素子３２００の下部方向に光が放出されるように具現されてもよい。実施例に係る半導体素子３２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の下部領域に提供された第１導電型DBR層の反射率が上部領域に提供された第２導電型DBR層の反射率より小さく選択した。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で生成した光が前記半導体素子３２００の基板３１０５の方向に放出されることになる。
また、実施例に係る半導体素子３２００によれば、前記第１絶縁層３１４１がDBR層からなることができる。実施例に係る半導体素子３２００によれば、前記第２絶縁層３１４２がDBR層からなることができる。実施例によれば、前記第１絶縁層３１４１と前記第２絶縁層３１４２の少なくとも一つがDBR層からなることができる。これによって、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で生成した光が上部に配置された前記第１絶縁層３１４１と前記第２絶縁層３１４２に反射されて下部方向に効果的に抽出される。
例えば、前記第１絶縁層３１４１と前記第２絶縁層３１４２の少なくとも一つは、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層３１４１と前記第２絶縁層３１４２の少なくとも一つは、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層３１４１と前記第２絶縁層３１４２の少なくとも一つは、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
一方、従来の半導体素子において、基板を介して発光構造物に電源を提供する場合、基板が導電性である必要がある。これによって、導電性半導体基板が適用される場合、導電性を向上させるために基板にドーパントが添加される。ところが、基板に添加されたドーパントは、放出される光に対する吸収および散乱(Absorption and Scattering)現象を生じさせるので、電力変換効率(PCE)を低下させる原因となる。
ところが、実施例に係る半導体素子３２００によれば、以上で説明したように、前記基板３１０５が導電性基板である必要がないので、前記基板３１０５に別途のドーパントが添加されなくてもよい。これによって、実施例に係る前記基板３１０５にドーパントが添加されなくてもよいので、前記基板３１０５においてドーパントによる吸収および散乱が発生する現象を減らすことができる。従って、実施例によれば、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光を下部方向に効果的に提供することができ、電力変換効率(PCE)が向上する。
また、実施例に係る半導体素子３２００は、前記基板３１０５の下部面に提供された無反射層をさらに含むことができる。前記無反射層は、前記半導体素子３２００から放出される光が前記基板３１０５の表面で反射されることを防止し透過させることで、反射による光損失を改善することができる。
一方、従来の半導体素子の場合、複数の発光構造物に電源を提供するための方案として、基板上部の外縁領域にボンディングパッドが配置される。これによって、ボンディングパッドが配置される領域だけ発光構造物が形成されない損失が発生する。
ところが、実施例に係る半導体素子によれば、発光構造物が形成された領域上にボンディングパッドが提供されるので、基板上部の外縁領域にボンディングパッドを形成するための別途の空間が提供されなくてもよい。これによって、実施例に係る半導体素子によれば、半導体素子が形成される基板の面積を減らすことができるので、ウェハの同一面積における製造できる半導体素子の個数を増やすことができる。
次に、本発明の実施例に係る半導体素子の製造方法を図面を参照して説明する。実施例に係る半導体素子の製造方法の説明において、図３２〜図３５を参照して説明した内容と重なる事項に対しては、その説明を省略することがある。
まず、図３６ａ〜図３６ｄは本発明の実施例に係る半導体素子の製造方法において発光構造物が形成された例を示した図面である。図３６ａは実施例に係る半導体素子の製造方法によって発光構造物が形成されたステップを示した平面図であり、図３６ｂは図３６ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図３６ｃは図３６ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図３６ｄは図３６ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例に係る半導体素子の製造方法によれば、図３６ａ〜図３６ｄに示されたように、基板３１０５に複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が形成される。
前記基板３１０５は、真性半導体基板、導電性基板、絶縁性基板から選択されたいずれか一つからなることができる。例えば、前記基板３１０５は、GaAs真性半導体基板であってもよい。また、前記基板３１０５は、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅-タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、AlN、GaAs、ZnO、SiC等)を含む導電性物質から選択された少なくとも一つからなることができる。
例えば、前記基板３１０５に第１導電型DBR層、活性層、第２導電型DBR層が順に形成される。そして、第２導電型DBR層と活性層に対するメサエッチングによって前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…が形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…は、第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…、活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…、アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…、第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…を含むことができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の周りに第１導電型DBR層３１１３が提供されてもよい。前記第１導電型DBR層３１１３は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に配置されてもよい。
例えば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…は、複数の化合物半導体層に成長することができる。前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…は、電子ビーム蒸着装置、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等によって形成されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…は、第１導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。例えば、前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体物質から提供されてもよい。前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…は、第１導電型のドーパント、例えばSi、Ge、Sn、Se、Te等のｎ型ドーパントがドーピングされたｎ型半導体層となることができる。前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR層であってもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…は、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。例えば、前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…は、多重井戸構造にて具現された場合、前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…は、交互に配置された複数の井戸層と複数の障壁層を含むことができる。前記複数の井戸層は、例えば、InpGa1-pAs(0≦≦p≦≦1)の組成式を有する半導体材料から提供されてもよい。前記障壁層は、例えばInqGa1-qAs(0≦≦q≦≦1)の組成式を有する半導体材料から配置されてもよい。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…は、前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…の上に配置されてもよい。前記アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…は、中心部に円形の開口部が含むことができる。前記アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…は、前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…の中心部に電流が集中するように電流移動を制限する機能を含むことができる。即ち、前記アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…は、共振波長を調整し、前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…から垂直方向に発光するビームの角を調節することができる。前記アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…は、SiO2またはAl2O3のような絶縁物質を含むことができる。また、前記アパーチャー層３１１７ａ、３１１７ｂ、３１１７ｃ、３１１７ｄ、…は、前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…、第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…および第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…より高いバンドギャップを有することができる。
前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、…をなす前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…は、第２導電型のドーパントがドーピングされたＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族の化合物半導体のうち少なくとも一つから提供されてもよい。例えば、前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体材料からなることができる。前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…は、第２導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなｐ型ドーパントを有するｐ型半導体層であってもよい。前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR層であってもよい。
例えば、前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…は、前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…より大きい反射率を有することができる。例えば、前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…と前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…は、９０％以上の反射率によって垂直方向に共振キャビティを形成することができる。このとき、生成された光は、前記第２導電型DBR層３１２０ａ、３１２０ｂ、３１２０ｃ、３１２０ｄ、…の反射率より低い前記第１導電型DBR層３１１０ａ、３１１０ｂ、３１１０ｃ、３１１０ｄ、…を介して外部に放出されてもよい。
次に、図３７ａ〜図３７ｄに示されたように、第１電極３１５０が形成される。
図３７ａ〜図３７ｄは本発明の実施例に係る半導体素子の製造方法において第１電極が形成された例を示した図面である。図３７ａは実施例に係る半導体素子の製造方法によって第１電極が形成されたステップを示した平面図であり、図３７ｂは図３７ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図３７ｃは図３７ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図３７ｄは図３７ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図３７ａ〜図３７ｄに示されたように、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の周りに前記第１電極３１５０が形成される。前記第１電極３１５０は、前記第１導電型DBR層３１１３の上に形成され、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…を露出させる開口部を含むことができる。前記第１電極３１５０は、前記前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に形成されてもよい。
例えば、前記第１電極３１５０の面積Aeが前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amより大きく提供されてもよい。ここで、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amとは、メサエッチングによってエッチングされず残っている前記活性層３１１５ａ、３１１５ｂ、３１１５ｃ、３１１５ｄ、…の面積を意味することができる。前記第１電極３１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amの比率Am/Aeは、例えば２５％より大きく提供されてもよい。実施例に係る半導体素子３２００によれば、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の個数および直径は、応用例に応じて多様に変形することができる。
実施例によれば、前記第１電極３１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amの比率Am/Aeは、例えば２５％〜７０％に提供されてもよい。別の実施例によれば、前記第１電極３１５０の面積Aeに対する前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の面積Amの比率Am/Aeは、例えば３０％〜６０％に提供されてもよい。
実施例に係る半導体素子３２００の適用例に応じて、前記半導体素子３２００に配置された前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の個数および直径は、多様に変更することができる。以上で説明した表１は、一例として６２１個の発光構造物が提供された半導体素子に対するデータを示したものである。
例えば、前記第１電極３１５０は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１電極３１５０は、一つの層または複数の層に形成されてもよい。前記第１電極３１５０は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第１電極３１５０は、Cr/Al/Ni/Au/Ti層からなることができる。
続いて、図３８ａ〜図３８ｄに示されたように、前記第１電極３１５０の上に第１絶縁層３１４１が形成される。
図３８ａ〜図３８ｄは本発明の実施例に係る半導体素子の製造方法において第１絶縁層が形成された例を示した図面である。図３８ａは実施例に係る半導体素子の製造方法によって第１絶縁層が形成されたステップを示した平面図であり、図３８ｂは図３８ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図３８ｃは図３８ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図３８ｄは図３８ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図３８ａ〜図３８ｄに示されたように、前記第１電極３１５０の上に前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面を露出させる前記第１絶縁層３１４１が形成される。前記第１絶縁層３１４１は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の側面に形成されてもよい。前記第１絶縁層３１４１は、前記第１導電型DBR層３１１３の上に形成されてもよい。前記第１絶縁層３１４１は、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に形成されてもよい。
前記第１絶縁層３１４１は、絶縁物質から提供されてもよい。例えば、前記第１絶縁層３１４１は、SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも一つの物質からなることができる。また、前記第１絶縁層３１４１は、DBR層から形成されてもよい。実施例によれば、前記第１絶縁層３１４１がDBR層から提供されることで、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光が効率的に反射されて下部方向に抽出される。例えば、前記第１絶縁層３１４１は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層３１４１は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第１絶縁層３１４１は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
そして、図３９ａ〜図３９ｄに示されたように、前記第１絶縁層３１４１の上に第２電極３１６０が形成される。
図３９ａ〜図３９ｄは本発明の実施例に係る半導体素子の製造方法において第２電極が形成された例を示した図面である。図３９ａは実施例に係る半導体素子の製造方法によって第２電極が形成されたステップを示した平面図であり、図３９ｂは図３９ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図３９ｃは図３９ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図３９ｄは図３９ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図３９ａ〜図３９ｄに示されたように、前記第１絶縁層３１４１の上に、上部電極３１６０ａと連結電極３１６０ｂを含む前記第２電極３１６０が形成される。前記上部電極３１６０ａは、前記第１絶縁層３１４１によって露出された前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上部面に形成されてもよい。前記連結電極３１６０ｂは、前記上部電極３１６０ａを連結させることができる。
前記上部電極３１６０ａは、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…をなす第２導電型DBR層の上部面の上に形成されてもよい。前記連結電極３１６０ｂは、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の上に配置された前記上部電極３１６０ａを相互連結させることができる。前記連結電極３１６０ｂは、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域に形成されてもよい。
例えば、前記第２電極３１６０の前記連結電極３１６０ｂは、一定線幅を有する線状に提供されてもよい。勿論、適用される実施例に応じて、前記第２電極３１６０の前記連結電極３１６０ｂの形状は多様に変形することができる。
例えば、前記第２電極３１６０は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Crおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第２電極３１６０は、一つの層または複数の層に形成されてもよい。前記第２電極３１６０は、例えば反射金属として複数の金属層を適用することができ、接着層としてCrまたはTi等を適用することができる。例えば、前記第２電極３１６０は、Cr/Al/Ni/Au/Ti層からなることができる。
次に、図４０ａ〜図４０ｄに示されたように、前記第２電極３１６０の上に第２絶縁層３１４２が形成される。
図４０ａ〜図４０ｄは本発明の実施例に係る半導体素子の製造方法において第２絶縁層が形成された例を示した図面である。図４０ａは実施例に係る半導体素子の製造方法によって第２絶縁層が形成されたステップを示した平面図であり、図４０ｂは図４０ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図４０ｃは図４０ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図４０ｄは図４０ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図４０ａ〜図４０ｄに示されたように、前記複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…の間の領域の下部に配置された前記第１電極３１５０を露出させる第２絶縁層３１４２が形成される。前記第２絶縁層３１４２は、前記第１電極３１５０を露出させる第１開口部を含むことができる。また、前記第２絶縁層３１４２は、前記第２電極３１６０の前記上部電極３１６０ａを露出させる第２開口部を含むことができる。
また、前記第２絶縁層３１４２は、前記第１導電型DBR層３１１３の上部に配置された線状の前記第２電極３１６０の前記連結電極３１６０ｂが選択的に露出されるように形成されてもよい。例えば、Ｐ１発光構造物とＰ２発光構造物を連結する前記連結電極３１６０ｂの上部面の上には、前記第２電極３１６０が露出しないように、前記第２絶縁層３１４２が形成される。また、Ｐ１発光構造物とＰ５発光構造物を連結する前記連結電極３１６０ｂの上部面が露出するように、前記第２絶縁層３１４２が形成される。
前記第２絶縁層３１４２は、絶縁物質から提供されてもよい。例えば、前記第２絶縁層３１４２は、SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、Al2O3を含むグループから選択された少なくとも一つの物質からなることができる。また、前記第２絶縁層３１４２は、DBR層から形成されてもよい。実施例によれば、前記第２絶縁層３１４２がDBR層から提供されることで、複数の発光構造物Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、…で発生した光が効率的に反射されて下部方向に抽出される。例えば、前記第２絶縁層３１４２は、SiO2とTiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第２絶縁層３１４２は、Ta2O3とSiO2が複数の層に積層されて形成されたDBR層からなることができる。また、前記第２絶縁層３１４２は、SiO2とSi3N4が複数の層に積層されて形成されたDBR層からなることができる。
続いて、図４１ａ〜図４１ｄに示されたように、前記第２絶縁層３１４２の上に第１ボンディングパッド３１５５と第２ボンディングパッド３１６５が形成される。
図４１ａ〜図４１ｄは本発明の実施例に係る半導体素子の製造方法において第１ボンディングパッドと第２ボンディングパッドが形成された例を示した図面である。図４１ａは実施例に係る半導体素子の製造方法によって第１ボンディングパッドと第２ボンディングパッドが形成されたステップを示した平面図であり、図４１ｂは図４１ａに示された実施例に係る半導体素子のＡ‐Ａ線断面図であり、図４１ｃは図４１ａに示された実施例に係る半導体素子のＢ‐Ｂ線断面図であり、図４１ｄは図４１ａに示された実施例に係る半導体素子のＣ‐Ｃ線断面図である。
実施例によれば、図４１ａ〜図４１ｄに示されたように、前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５が前記第２絶縁層３１４２の上に離隔して形成されてもよい。
前記第１ボンディングパッド３１５５は、前記第１開口部上に配置され、前記第１電極３１５０と電気的に連結されてもよい。例えば、前記第１ボンディングパッド３１５５の下部面が前記第１開口部を介して前記第１電極３１５０の上部面に直接接触して配置されてもよい。
前記第２ボンディングパッド３１６５は、前記第２開口部上に配置され、前記第２電極３１６０と電気的に連結されてもよい。例えば、前記第２ボンディングパッド３１６５の下部面が前記第２開口部を介して前記第２電極３１６０の上部面に直接接触して配置されてもよい。
例えば、前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cuおよびこれらのうち２以上の合金から構成された物質を含むグループから選択された物質からなることができる。前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５は、一つの層または複数の層に形成されてもよい。前記第１ボンディングパッド３１５５と前記第２ボンディングパッド３１６５は、例えばソルダーボンディング(solder bonding)からSn拡散を防止するために、Cr、Cu等の拡散バリアー金属を含むことができる。例えば、前記第１ボンディングパッド３１５５と前記第２ボンディングパッド１７２は、Ti、Ni、Cu、Cr、Auを含む複数の層に形成されてもよい。
一方、以上で説明した実施例に係る半導体素子は、サブマウントに付着されて半導体素子パッケージ形態で供給されてもよい。
図４２は本発明の実施例に係る半導体素子パッケージを示した図面である。図４２を参照して実施例に係る半導体素子パッケージを説明する際に、以上で説明した半導体素子に関連した内容は、説明を省略することがある。
実施例に係る半導体素子パッケージ６０００は、図４２に示されたように、サブマウント６３００と、前記サブマウント６３００の上に配置された半導体素子６２００を含むことができる。
前記半導体素子６２００は、第１ボンディングパッド６１５５と第２ボンディングパッド６１６５を含むことができる。前記第１ボンディングパッド６１５５と前記第２ボンディングパッド６１６５は、前記半導体素子６２００の第１面Ｓ１に配置されてもよい。また、前記半導体素子６２００は、前記第１面Ｓ１と反対方向に配置された第２面Ｓ２を含むことができる。
実施例によれば、前記半導体素子６２００は、前記第１ボンディングパッド６１５５と前記第２ボンディングパッド６１６５を介して前記サブマウント６３００の上に配置されてもよい。前記第１ボンディングパッド６１５５と前記第２ボンディングパッド６１６５は、前記サブマウント６３００に電気的に連結されてもよい。前記サブマウント６３００は、前記半導体素子６２００に電源を提供する回路基板を含むことができる。
実施例に係る半導体素子６２００は、以上で説明したように、前記第２面Ｓ２を介して生成された光を放出することができる。前記半導体素子６２００は、前記第１ボンディングパッド６１５５と前記第２ボンディングパッド６１６５が形成された前記第１面Ｓ１の反対面である前記第２面Ｓ２を介して外部にビームを提供することができる。
実施例に係る半導体素子パッケージ６０００によれば、前記サブマウント６３００を介して前記半導体素子６２００に電源を供給することができる。また、前記半導体素子パッケージ６０００は、前記サブマウント６３００を介して前記半導体素子６２００で発生した熱を効果的に放熱させることができる。
実施例によれば、前記サブマウント６３００は、前記半導体素子６２００と電気的に連結される回路を含むことができる。例えば、前記サブマウント６３００は、シリコン(Si)または窒化アルミニウム(AlN)のような物質をベースとして形成されてもよい。
一方、図４３は本発明の実施例に係る半導体素子パッケージの別の例を示した図面である。図４３を参照して実施例に係る半導体素子パッケージを説明する際に、以上で説明した半導体素子および半導体素子パッケージの内容と重なる事項に対しては、その説明を省略することがある。
実施例に係る半導体素子パッケージ７０００は、図４３に示されたように、サブマウント７３００と、前記サブマウント７３００の上に配置された半導体素子７２００を含むことができる。
前記半導体素子７２００は、第１ボンディングパッド７１５５と第２ボンディングパッド７１６５を含むことができる。前記第１ボンディングパッド７１５５と前記第２ボンディングパッド７１６５は、前記半導体素子７２００の第１面Ｓ１に配置されてもよい。また、前記半導体素子７２００は、前記第１面Ｓ１と反対方向に配置された第２面Ｓ２を含むことができる。
実施例によれば、前記半導体素子７２００は、前記第１ボンディングパッド７１５５と前記第２ボンディングパッド７１６５を介して前記サブマウント７３００の上に配置されてもよい。前記第１ボンディングパッド７１５５と前記第２ボンディングパッド７１６５は、前記サブマウント７３００に電気的に連結されてもよい。前記サブマウント７３００は、前記半導体素子７２００に電源を提供する回路基板を含むことができる。
実施例に係る半導体素子７２００は、以上で説明したように、前記第２面Ｓ２を介して生成された光を放出することができる。前記半導体素子７２００は、前記第１ボンディングパッド７１５５と前記第２ボンディングパッド７１６５が形成された前記第１面Ｓ１の反対面である前記第２面Ｓ２を介して外部にビームを提供することができる。
実施例に係る半導体素子パッケージ７０００によれば、前記サブマウント７３００を介して前記半導体素子７２００に電源を供給することができる。また、前記半導体素子パッケージ７０００は、前記サブマウント７３００を介して前記半導体素子７２００で発生した熱を効果的に放熱させることができる。
実施例によれば、前記サブマウント７３００は、前記半導体素子７２００と電気的に連結される回路を含むことができる。例えば、前記サブマウント７３００は、シリコン(Si)または窒化アルミニウム(AlN)のような物質をベースとして形成されてもよい。
一方、以上で説明した半導体素子および半導体素子パッケージは、オブジェクト検出、３次元動き認識、IR照明分野に適用することができる。また、以上で説明した半導体素子および半導体素子パッケージは、自律走行のためのLiDAR(Light Detection and Ranging)、BSD(Blind Spot Detection)、ADAS(Advanced Driver Assistance System)分野にも適用することができる。また、以上で説明した半導体素子および半導体素子パッケージは、HMI(Human Machine Interface)分野にも適用することができる。
実施例に係る半導体素子および半導体素子パッケージは、オブジェクト検出(Object Detection)装置に対する例として、近接センサー、自動焦点装置等に適用することができる。例えば、実施例に係るオブジェクト検出装置は、光を発光する発光部と光を受光する受光部を含むことができる。前記発光部の例として、図１５および図２４を参照して説明した半導体素子パッケージのうちのいずれか一つが適用されてもよい。前記受光部の例として、フォトダイオードが適用されてもよい。前記受光部は、前記発光部から放出された光がオブジェクト(Object)にて反射される光が入射される。
また、自動焦点装置は、移動端末機、カメラ、車両用センサー、光通信用装置等に多様に適用することができる。前記自動焦点装置は、被写体の位置を検出するマルチ位置検出のための多様な分野に適用することができる。
図４４は本発明の実施例に係る半導体素子パッケージを含む自動焦点装置が適用された移動端末機の斜視図である。
図４４に示されたように、実施例の移動端末機８５００は、後面に提供されたカメラモジュール８５２０、フラッシュモジュール８５３０、自動焦点装置８５１０を含むことができる。ここで、前記自動焦点装置８５１０は、発光部として、以上で説明した実施例に係る半導体素子パッケージのうちのいずれか一つを含むことができる。
前記フラッシュモジュール８５３０は、内部に光を発光する発光素子を含むことができる。前記フラッシュモジュール８５３０は、移動端末機のカメラ作動または使用者の制御によって作動する。前記カメラモジュール８５２０は、イメージ撮影機能および自動焦点機能を含むことができる。例えば、前記カメラモジュール８５２０は、イメージを利用した自動焦点機能を含むことができる。
前記自動焦点装置８５１０は、レーザーを利用した自動焦点機能を含むことができる。前記自動焦点装置８５１０は、前記カメラモジュール８５２０のイメージを利用した自動焦点機能が低下する条件、例えば１０ｍ以下の近接または暗い環境で主に使用される。前記自動焦点装置８５１０は、VCSEL半導体素子を含む発光部と、フォトダイオードのような光エネルギーを電気エネルギーに変換する受光部を含むことができる。
以上の実施例で説明された特徴、構造、効果等は少なくとも１つの実施例に含まれ、必ず１つの実施例のみに限定されるものではない。さらに、各実施例で例示された特徴、構造、効果等は、実施例が属する分野で通常の知識を有する者によって別の実施例に組合せまたは変形して実施可能である。従って、そのような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上、実施例を中心に説明したが、これは単なる例示にすぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であろう。例えば、実施例に具体的に示された各構成要素は変形して実施可能であり、そしてそのような変形と応用に係る差異点は、添付された特許請求の範囲で設定する実施例の範囲に含まれると解釈されるべきである。
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、優れた放熱特性を提供できる長所がある。
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、光抽出効率を高めて高出力の光を提供できる長所がある。
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、電力変換効率を向上させることができる長所がある
実施例に係る半導体素子およびその製造方法、半導体素子パッケージ、オブジェクト検出装置によれば、製造コストを低減し、信頼性を向上させることができる長所がある。

Claims (13)

  1. 第１導電型の第１ＤＢＲ層、前記第１ＤＢＲ層の上に配置された第１活性層、前記第１活性層の上に配置された第２導電型の第２ＤＢＲ層を含む第１発光構造物と、
    第１導電型の第３ＤＢＲ層、前記第３ＤＢＲ層の上に配置された第２活性層、前記第２活性層の上に配置された第２導電型の第４ＤＢＲ層を含む第２発光構造物と、
    前記第２ＤＢＲ層および前記第４ＤＢＲ層と離隔して配置され、第１導電型ＤＢＲ層と前記第１導電型ＤＢＲ層の上に配置された第２導電型ＤＢＲ層を含むダミー構造物と、
    を含み、
    前記ダミー構造物は、前記第１導電型ＤＢＲ層と前記第２導電型ＤＢＲ層との間に配置されたアパーチャー層を含み、
    前記第１ＤＢＲ層、前記第３ＤＢＲ層、前記第１導電型ＤＢＲ層が一体連結されて配置され、
    前記第１ＤＢＲ層、前記第３ＤＢＲ層、前記第１導電型ＤＢＲ層と電気的に連結された第１電極を含み、
    前記第２ＤＢＲ層、前記第４ＤＢＲ層と電気的に連結された第２電極を含み、
    前記第２電極は、前記ダミー構造物の前記第２導電型ＤＢＲ層と電気的に絶縁され、
    前記第１および第２発光構造物から放出される光の光軸方向から見たとき、前記第１および第２発光構造物は第１領域に配置され、前記ダミー構造物は光を生成せず、前記第１領域の周りに前記第１領域を取り囲むように閉ループ状に前記第１および第２発光構造物と離隔して配置される、ＶＣＳＥＬ半導体素子。
  2. 前記光軸方向から見たとき、前記第１電極は複数の開口部を含み、前記第１発光構造物の前記第２ＤＢＲ層と前記第２発光構造物の前記第４ＤＢＲ層は、前記複数の開口部内に配置される、請求項１に記載のＶＣＳＥＬ半導体素子。
  3. 前記第１電極は、前記第１ＤＢＲ層の上面および前記第３ＤＢＲ層の上面に直接接触して配置される、請求項１または２に記載のＶＣＳＥＬ半導体素子。
  4. 第１ボンディングパッドをさらに含み、
    前記第１ボンディングパッドは、前記ダミー構造物の前記第１導電型ＤＢＲ層と電気的に連結され、
    前記第１ボンディングパッドは、前記第２ＤＢＲ層および前記第４ＤＢＲ層と離隔して配置される、請求項１から３のいずれかに記載のＶＣＳＥＬ半導体素子。
  5. 第２ボンディングパッドをさらに含み、
    前記第２ボンディングパッドは、前記第２ＤＢＲ層および前記第４ＤＢＲ層と電気的に連結され、
    前記第２ボンディングパッドは、前記第１ボンディングパッドと離隔して配置される、請求項４に記載のＶＣＳＥＬ半導体素子。
  6. 前記第１発光構造物、前記第２発光構造物、前記ダミー構造物のそれぞれの間に配置される絶縁層を含む、請求項１から５のいずれかに記載のＶＣＳＥＬ半導体素子。
  7. 前記第２ＤＢＲ層、前記第４ＤＢＲ層、前記第２導電型ＤＢＲ層のそれぞれの間に配置される絶縁層を含む、請求項１から５のいずれかに記載のＶＣＳＥＬ半導体素子。
  8. 前記第１ＤＢＲ層、前記第３ＤＢＲ層、前記第１導電型ＤＢＲ層は、前記光軸に垂直する方向に相互物理的に連結される、請求項１から７のいずれかに記載のＶＣＳＥＬ半導体素子。
  9. 前記第１ボンディングパッドは、前記光軸方向において、前記第１導電型ＤＢＲ層と重なって配置される、請求項４に記載のＶＣＳＥＬ半導体素子。
  10. 前記第２ボンディングパッドは、前記光軸方向において、前記第２ＤＢＲ層および前記第４ＤＢＲ層と重なって配置される、請求項５に記載のＶＣＳＥＬ半導体素子。
  11. 前記ダミー構造物の前記第１導電型ＤＢＲ層と前記第２導電型ＤＢＲ層は、電気的に共通連結される、請求項１から１０のいずれかに記載のＶＣＳＥＬ半導体素子。
  12. サブマウントと、
    前記サブマウントの上に配置され、請求項１から１１のいずれかに記載のＶＣＳＥＬ半導体素子と、を含むＶＣＳＥＬ半導体素子パッケージ。
  13. 請求項１２に記載のＶＣＳＥＬ半導体素子パッケージと、
    前記ＶＣＳＥＬ半導体素子パッケージから放出された光の反射した光が入射する受光部と、を含むオブジェクト検出装置。
JP2019536302A 2017-01-25 2018-01-25 半導体素子 Active JP6862556B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2017-0012006 2017-01-25
KR1020170012006A KR102722845B1 (ko) 2017-01-25 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR1020170040524A KR102308692B1 (ko) 2017-03-30 2017-03-30 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR10-2017-0040524 2017-03-30
KR1020170040526A KR102327777B1 (ko) 2017-03-30 2017-03-30 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR10-2017-0040526 2017-03-30
PCT/KR2018/001131 WO2018139877A1 (ko) 2017-01-25 2018-01-25 반도체 소자

Publications (2)

Publication Number Publication Date
JP2020504908A JP2020504908A (ja) 2020-02-13
JP6862556B2 true JP6862556B2 (ja) 2021-04-21

Family

ID=62979689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019536302A Active JP6862556B2 (ja) 2017-01-25 2018-01-25 半導体素子

Country Status (5)

Country Link
US (1) US11637227B2 (ja)
EP (1) EP3576166A4 (ja)
JP (1) JP6862556B2 (ja)
CN (1) CN110214380B (ja)
WO (1) WO2018139877A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018221042A1 (ja) * 2017-05-31 2020-04-02 ソニー株式会社 発光素子および発光素子の製造方法
JP7078045B2 (ja) * 2017-07-18 2022-05-31 ソニーグループ株式会社 発光素子及び発光素子アレイ
JP7079106B2 (ja) * 2018-01-24 2022-06-01 シャープ株式会社 画像表示素子、及び画像表示素子の製造方法
US20190237629A1 (en) 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
US11462888B2 (en) * 2018-10-12 2022-10-04 Lumentum Operations Llc Emitter array with multiple groups of interspersed emitters
CN115473120A (zh) * 2022-11-02 2022-12-13 苏州立琻半导体有限公司 表面发射激光器器件、封装结构和发光器件
WO2024135784A1 (ja) * 2022-12-21 2024-06-27 旭化成株式会社 窒化物半導体発光素子

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114858A (ja) 1998-09-30 2000-04-21 Fujitsu General Ltd スロット給電型マイクロストリップアンテナ
US6658041B2 (en) 2002-03-20 2003-12-02 Agilent Technologies, Inc. Wafer bonded vertical cavity surface emitting laser systems
EP1357648B1 (en) 2002-04-25 2006-10-11 Avalon Photonics AG High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
CN100461561C (zh) * 2004-01-07 2009-02-11 浜松光子学株式会社 半导体发光元件及其制造方法
JP4632690B2 (ja) 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP4359263B2 (ja) 2005-05-18 2009-11-04 ローム株式会社 半導体発光装置
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
JP2009246291A (ja) * 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
US7949024B2 (en) * 2009-02-17 2011-05-24 Trilumina Corporation Multibeam arrays of optoelectronic devices for high frequency operation
US8995493B2 (en) * 2009-02-17 2015-03-31 Trilumina Corp. Microlenses for multibeam arrays of optoelectronic devices for high frequency operation
JP5515445B2 (ja) 2009-06-19 2014-06-11 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP5527714B2 (ja) 2009-11-18 2014-06-25 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
CN102074893B (zh) * 2009-11-24 2013-03-13 株式会社村田制作所 面发光元件
US8416821B2 (en) * 2010-06-11 2013-04-09 Ricoh Company, Ltd. Surface emitting laser element, surface emitting laser array, optical scanning unit, image forming apparatus and method of manufacturing surface emitting laser element
JP5754173B2 (ja) 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
US20130163627A1 (en) * 2011-12-24 2013-06-27 Princeton Optronics Laser Illuminator System
US8675706B2 (en) 2011-12-24 2014-03-18 Princeton Optronics Inc. Optical illuminator
TWI572054B (zh) * 2012-03-16 2017-02-21 晶元光電股份有限公司 高亮度發光二極體結構與其製造方法
KR102027301B1 (ko) * 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드
JP6339665B2 (ja) 2013-04-22 2018-06-06 トリルミナ コーポレーション 高周波動作のための光電子装置のマルチビームアレイ用マイクロレンズ
CN105874662B (zh) 2013-04-22 2019-02-22 三流明公司 用于高频率操作的光电器件的多光束阵列的微透镜
US20150311673A1 (en) 2014-04-29 2015-10-29 Princeton Optronics Inc. Polarization Control in High Peak Power, High Brightness VCSEL
KR20160027875A (ko) 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
JP6539980B2 (ja) 2014-10-22 2019-07-10 富士ゼロックス株式会社 面発光型半導体レーザ素子および面発光型半導体レーザ素子の製造方法
KR20160081075A (ko) * 2014-12-30 2016-07-08 일진엘이디(주) 개선된 접촉층을 갖는 발광소자
JP2016146417A (ja) * 2015-02-09 2016-08-12 パナソニックＩｐマネジメント株式会社 半導体発光装置及びそれを用いた距離計測装置並びに距離計測装置の駆動方法
KR102434778B1 (ko) 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
JP2017084899A (ja) 2015-10-26 2017-05-18 株式会社リコー 面発光レーザアレイ及び面発光レーザアレイの製造方法

Also Published As

Publication number Publication date
CN110214380A (zh) 2019-09-06
EP3576166A1 (en) 2019-12-04
US20190386189A1 (en) 2019-12-19
JP2020504908A (ja) 2020-02-13
US11637227B2 (en) 2023-04-25
WO2018139877A1 (ko) 2018-08-02
EP3576166A4 (en) 2020-12-16
CN110214380B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
JP6862556B2 (ja) 半導体素子
CN109075184B (zh) 发光二极管
JP6781838B2 (ja) 半導体素子パッケージ及びその製造方法
KR20120091173A (ko) 광전자 소자
KR102569576B1 (ko) 반도체 소자 패키지
KR102623614B1 (ko) 수직 캐비티 표면 방출 레이저 반도체 소자, 광 전송 모듈 및 광 전송 장치
US10998694B2 (en) Laser diode
KR20190041749A (ko) 반도체소자 패키지 및 자동 초점 장치
KR102093816B1 (ko) 반도체 소자
KR20180052265A (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
KR102327777B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102385937B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR102308692B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102212952B1 (ko) 반도체 소자
KR102250471B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102250479B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102722845B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102620728B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102311599B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지
KR102331621B1 (ko) 광전소자
KR20180087679A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102595923B1 (ko) 광 전송 모듈 및 광 전송 장치
KR20210102869A (ko) 광전소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R150 Certificate of patent or registration of utility model

Ref document number: 6862556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250