以下、添付された図面を参照して実施例を説明する。実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものも含む。また、各層の上または下に対する基準は、図面を基準に説明するが、実施例がこれに限定されるものではない。
以下、添付された図面を参照して、本発明の実施例に係る半導体素子パッケージ、半導体素子パッケージの製造方法、半導体素子パッケージを含む自動焦点装置に対して詳しく説明する。
まず、図1〜図3を参照して、本発明の実施例に係る半導体素子パッケージを説明する。図1は本発明の実施例に係る半導体素子パッケージを示した分解斜視図であり、図2は本発明の実施例に係る半導体素子パッケージを示した平面図であり、図3は図2に示された半導体素子パッケージのA‐A線断面図である。
実施例に係る半導体素子パッケージは、パッケージ本体110、前記パッケージ本体110の上に配置された半導体素子130を含むことができる。前記パッケージ本体110は、支持部111、第1側壁112、第2側壁113を含むことができる。前記半導体素子130は、例えば前記支持部111の上に配置される。
実施例によれば、前記支持部111、前記第1側壁112、前記第2側壁113は同一物質で形成される。また、前記支持部111、前記第1側壁112、前記第2側壁113は一体形成される。例えば、前記パッケージ本体110は、前記第1側壁112によって提供される第1キャビティC1と前記第2側壁113によって提供される第2キャビティC2を含むことができる。前記第1キャビティC1と前記第2キャビティC2は、例えばドリルのような道具を利用した機械的な加工によって形成されるが、これに限定されるものではない。
実施例によれば、前記パッケージ本体110は、金属を含むことができる。前記パッケージ本体110は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体110は、単一金属で形成されてもよく、合金で形成されてもよい。また、前記パッケージ本体110の表面に前記半導体素子130から発光される光を反射させることができるメッキ層がさらに配置されてもよい。このとき、メッキ層は、前記半導体素子130から発光される光の波長帯域に対して反射特性が良い物質からなることができる。例えば、前記半導体素子130から発光される光が赤外線領域の波長帯域である場合に、前記パッケージ本体110がアルミニウム(Al)またはアルミニウム合金から形成され、その表面に金(Au)がメッキ層として形成される。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体110が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体110は、前記半導体素子130で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体110内に前記半導体素子130が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子130が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部120を含むことができる。前記拡散部120は、前記半導体素子130の上に配置される。前記拡散部120は、前記パッケージ本体110の上に配置される。前記拡散部120は、前記パッケージ本体110によって支持される。前記拡散部120は、前記パッケージ本体110の第1側壁112によって支持される。前記拡散部120は、前記第2側壁113によって囲まれた前記第2キャビティC2内に配置される。前記拡散部120は、前記半導体素子130から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部120は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
また、前記拡散部120は無反射(anti-reflective)機能を含むことができる。例えば、前記拡散部120は、前記半導体素子130と対向する一面に配置された無反射層を含むことができる。前記拡散部120は、前記半導体素子130と対向する下部面に配置された無反射層を含むことができる。前記無反射層は、前記半導体素子130から入射する光が前記拡散部120の表面で反射されることを防止して透過させることで、反射による光損失を改善することができる。
前記無反射層は、例えば無反射コーティングフィルムから形成され、前記拡散部120の表面に付着することができる。また、前記無反射層は、前記拡散部120の表面にスピンコーティングまたはスプレーコーティング等によって形成される。例えば、前記無反射層は、TiO2、SiO2、Al2O3、Ta2O3、ZrO2、MgF2を含むグループのうち少なくとも一つを含む単一層または多層構造を有することができる。
実施例に係る前記半導体素子130は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子130は、 VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば15度〜25度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
実施例に係る半導体素子パッケージは、図1〜図3に示されたように、第1キャビティC1と第2キャビティC2を含む前記パッケージ本体110、前記パッケージ本体110の前記第1キャビティC1に配置された前記半導体素子130を含むことができる。また、実施例に係る半導体素子パッケージは、前記パッケージ本体110の前記第2キャビティC2に配置された前記拡散部120をさらに含むことができる。
前記パッケージ本体110は、前記支持部111、前記支持部111の上に配置された第1側壁112、前記第1側壁112の上に配置された前記第2側壁113を含むことができる。
前記第1側壁112は、前記支持部111の上部面の端部領域に配置される。前記第1側壁112は、前記支持部111の上部面の外縁周りの領域に配置される。前記第1側壁112は、前記支持部111の上部面の端部領域において第1厚さt2で突出して配置される。前記第1側壁112によって前記支持部111の上部面の中心領域に前記第1キャビティC1が形成される。前記第1側壁112は、前記支持部111の上部面から上部方向の第1厚さt2で突出して第1幅w2の第1上部面を含むことができる。
実施例によれば、前記第1側壁112の第1上部面の第1幅w2と前記第1側壁112の下部面の幅が同一に形成される。このように形成される場合、前記拡散部120を支持できる前記第1側壁112の前記第1上部面の第1幅w2が安定的に形成される。前記第1側壁112の前記第1上部面領域のうち、前記拡散部120と垂直方向に重なって前記拡散部120を支持する領域の幅w4は、接着力及び機構的安定性等を考慮して、例えば200μm以上に形成される。前記拡散部120を支持する領域の幅w4は、前記拡散部120の幅に対して18%〜22%程度に形成される。前記拡散部120を支持する領域の幅w4が前記拡散部120の幅に対して18%より小さい場合には、前記拡散部120を安定的に支持できないことがある。また、前記拡散部120を支持する領域の幅w4が前記拡散部120の幅に対して22%より大きい場合には、前記拡散部120の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。前記拡散部120を支持する領域の幅w4は、前記拡散部120と前記パッケージ本体110と間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第1側壁112の第1上部面の第1幅w2が前記第1側壁112の下部面の幅より小さく形成される。このように形成される場合、前記第1側壁112の内側面と前記支持部111の上部面がなす角度は、90度より大きい鈍角で形成され、前記パッケージ本体110の形成工程の自由度が向上する。実施例によれば、前記第1側壁112の傾斜角度は、前記半導体素子130の大きさ、前記拡散部120の大きさ、前記パッケージ本体110の加工条件等を考慮して選択的に決定される。
前記第2側壁113は、前記第1側壁112の上に配置される。前記第2側壁113は、前記第1側壁112の前記第1上部面の上に上部方向の第2厚さt3で突出して配置される。前記第2側壁113は、前記第1側壁112の前記第1上部面の端部領域に配置される。前記第2側壁113は、前記第1側壁112の上部面の端部領域で上部方向の第2厚さt3で突出して配置される。前記第2側壁113によって囲まれた前記第2キャビティC2が形成される。前記第2側壁113は、第2幅w3の第2上部面を含むことができる。前記第2側壁113の下部面は、前記第2幅w3より広く形成される。前記第2側壁113の下部面は、前記第1側壁112の前記第1上部面の前記第1幅w2より小さく形成される。これによって、前記第1側壁112が上部面の上に前記拡散部120が配置されることになる。前記第2側壁113の前記第2幅w3は、前記パッケージ本体110をなす物質の強度特性、機構的加工条件等を考慮して、例えば50μm〜250μmに形成される。前記第2側壁113の前記第2幅w3が50μmより小さく形成される場合には、前記第2側壁113の強度が弱いので、半導体素子パッケージの機構的安定性が低くなることがある。そして、前記第2側壁113の前記第2幅w3が250μmより大きく形成される場合には、半導体素子パッケージが大きくなる短所がある。
前記拡散部120は、前記第1側壁112の前記第1上部面によって支持される。前記拡散部120は、前記第2側壁113によって囲まれる。前記拡散部120は、前記第2側壁113によって形成された前記第2キャビティC2内に配置される。前記拡散部120の下部面の端部領域が前記第1側壁112の前記第1上部面によって支持される。前記拡散部120の厚さは、前記第2側壁113の第2厚さt3と同一に形成される。また、前記拡散部120の厚さは、前記第2側壁113の第2厚さt3より小さく形成される。このように、前記拡散部120の厚さが前記第2側壁113の第2厚さt3と同一またはより小さく形成されることで、前記拡散部120が前記第2側壁113によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部120が損傷することを防止できる。
前記半導体素子130は、前記支持部111の上に配置される。前記半導体素子130は、前記支持部111の上部面の上に配置される。前記半導体素子130は、前記拡散部120の下に配置される。前記半導体素子130は、前記支持部111の上部面の中央領域に配置されて前記第1キャビティC1内に配置される。前記半導体素子130の厚さは、前記第1側壁112の前記第1厚さt2より小さく形成される。前記半導体素子130の上部面は、前記拡散部120の下部面から離隔して配置される。
実施例によれば、前記支持部111の外側面111S、前記第1側壁112の外側面112S、前記第2側壁113の外側面113Sは段差なく形成される。前記支持部111の外側面111S、前記第1側壁112の外側面112S、前記第2側壁113の外側面113Sは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部111の外側面111Sの間の距離d1と、前記第1側壁112の外側面112Sの間の距離d2と、前記第2側壁113の外側面113Sの間の距離d3が同一に形成される。実施例に係る半導体素子パッケージは、単一パッケージで製作されるのではなく、複数の半導体素子パッケージがマトリックス形態に連結されるように一括的に製造された後、ダイシングのような切断工程によって、個別半導体素子パッケージとして形成される。これによって、実施例に係る半導体素子パッケージは、効率的に大量生産され、その外側面は切断ラインによって段差なく同一平面に形成される。
実施例に係る半導体素子パッケージは、前記拡散部120と前記第2側壁113との間に提供された第1接着層150を含むことができる。前記第1接着層150は、前記第2側壁113と前記拡散部120の側面の間に配置される。また、前記第1接着層150は、前記拡散部120の下部面と前記第1側壁112の前記第1上部面の間にも配置される。前記第1接着層150は、前記拡散部120の下部面と前記第1側壁112の前記第1上部面の間に数μm〜数十μmの厚さで配置される。例えば、前記第1接着層150は5μm〜30μmにて提供される。前記第1接着層150が5μmより小さく形成される場合には、接着力が弱いので、前記拡散部120と前記第1側壁112が安定的に固定されないことがある。また、前記第1接着層150が30μmより大きく形成される場合には、前記第1接着層150の厚さが厚い分前記第2側壁113の厚さが大きくならなければならないので、半導体素子パッケージの小型化の制約となる。
前記第1接着層150は、前記拡散部120が前記第2キャビティC2内に安定的に固定されるようにする。前記第1接着層150は、前記拡散部120が前記第1側壁112によって安定的に支持されるようにする。前記第1接着層150は、前記拡散部120が前記第2側壁113内に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部120と前記本体100によって形成される空間が前記第1接着層150によって密封され、外部から湿気または異質物等が前記半導体素子130が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第1接着層150は有機物を含むことができる。前記第1接着層150はエポキシ系の樹脂を含むことができる。前記第1接着層150はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部111は、第1支持部111aと第2支持部111bを含むことができる。前記第1支持部111aと前記第2支持部111bは、相互離隔して配置される。前記第1支持部111aと前記第2支持部111bは、電気的に絶縁されて配置される。前記半導体素子130は、前記第1支持部111aまたは前記第2支持部111bの上に配置される。
実施例に係る半導体素子パッケージは、前記第1支持部111aと前記第2支持部111bとの間に配置された第2接着層160を含むことができる。前記第2接着層160は、前記第1支持部111aと前記第2支持部111bを電気的に絶縁させることができる。また、前記第2接着層160は、前記第1支持部111aと前記第2支持部111bを物理的に安定的に結合できる機能を提供する。前記第2接着層160は、前記第1支持部111aと前記第2支持部111bとの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体110は、前記第2接着層160によって結合された第1パッケージ本体110aと第2パッケージ本体110bを含むことができる。
例えば、前記第2接着層160は有機物を含むことができる。前記第2接着層160はエポキシ系の樹脂を含むことができる。前記第2接着層160はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子130と前記支持部111との間に提供された金属層140をさらに含むことができる。例えば、前記半導体素子130は、ワイヤー170を通じたワイヤーボンディングによって、前記第1支持部111aに電気的に連結される。また、前記半導体素子130は、前記第2支持部111bにダイボンディングを通じて電気的に連結される。前記金属層140は、前記半導体素子130と前記第2支持部111bとの間に配置される。例えば、前記金属層140は、前記半導体素子130と前記第2支持部111bとの間のダイボンディング領域に配置される。前記金属層140は、前記半導体素子130、ダイボンディングのためのダイペースト(die paste)、前記第2支持部111bの間の接着力を向上させることができる。前記金属層140は、前記ダイペースト物質、前記半導体素子130のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層140は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層140は、単一金属または合金で形成される。例えば、前記金属層240は、メッキ工程等によって形成される。
前記金属層140は、前記半導体素子130と前記支持部111との間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子130で発生する熱が前記支持部111に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部111を通じて前記半導体素子130に印加される電流の注入特性が向上する。例えば、前記金属層140の厚さは、0.04μm〜0.4μmの範囲に形成される。前記金属層140の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層140の厚さは、共晶接合(eutectic bonding)が適用される場合には、0.2μm〜0.4μmに形成される。また、前記金属層140の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、0.04μm〜0.06μmに形成される。
実施例によれば、図2に示されたように、上部方向から見たとき、前記パッケージ本体110は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体110の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体110の外側面は、前記支持部111の上部面を基準に垂直に形成される。即ち、前記支持部111の外側面111S、前記第1側壁112の外側面112S、前記第2側壁113の外側面113Sは、相互段差なく同一平面上に配置される。
前記パッケージ本体110は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第1側壁112の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第1側壁112によって提供される前記第1キャビティC1の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。また、前記第2側壁113の隣接する二つの辺が会う領域でも直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第2側壁113によって形成される前記第2キャビティC2の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。
実施例によれば、図3に示されたように、パッケージ本体110は、前記支持部111、前記第1側壁112、前記第2側壁113を含む厚さで形成される。このとき、前記パッケージ本体110に対する加工性及び機構的な安定性等を考慮して各構成要素の個別厚さが選択される。
例えば、前記支持部111の厚さt1は、全体厚さの40%〜60%の厚さで形成される。そして、加工性及び機構的な安定性等を考慮して前記支持部111の厚さは、0.4mm以上となるように形成される。前記支持部111の厚さt1が0.4mmより小さい場合には、工程の進行過程または半導体素子パッケージが完成された以後の製品適用過程ないし使用過程で、前記支持部111が破損する問題点がある。また、前記支持部111の厚さt1の最大範囲は制限されないが、製品の小型化を具現するために、例えば1mm以下に形成される。
また、前記第1側壁112の厚さt2は、前記半導体素子130の厚さ、ワイヤーボンディングが適用される場合に必要な高さ等が考慮して選択される。前記第2側壁113の厚さt3は、前記拡散部120の厚さ等が考慮して選択される。前記拡散部120は、取扱い時の破損等を考慮すると、少なくとも0.3mmの厚さで形成される。これによって、前記第2側壁113の厚さt3は0.3mm以上の厚さで形成される。また、前記第2側壁113厚さt3の最大範囲は、製品の小型化を具現するために、例えば0.5mm以下に形成される。
実施例に係る半導体素子パッケージに適用された前記パッケージ本体110は、横長、縦長、厚さが全て数mmである小さい体積で形成される。例えば、前記パッケージ本体110の横長及び縦長がそれぞれ3mm〜4mmに形成され、全体厚さは1mm〜2mmに形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子130が前記第2支持部111bにダイボンディングによって連結され、前記第1支持部111aにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子130と前記支持部111との間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子130がフリップチップボンディング方式によって前記支持部111に電気的に連結されてもよい。また、前記半導体素子130が前記第1支持部111aと前記第2支持部111bの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第1支持部111aと前記第2支持部111bは、外部から電源が提供されるように配置される。例えば、前記支持部111の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体110の上に配置された絶縁層をさらに含むことができる。例えば、前記パッケージ本体110の上にフォトソルダーレジスト(PSR)が配置される。前記パッケージ本体110の前記第2側壁113の上部面にフォトソルダーレジスト(PSR)が配置される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体110の最上部面に形成され、前記拡散部120が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部120によって露出された前記第1接着層150の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部120によって露出された前記第2接着層160の上にも形成される。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で形成されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
一方、実施例に係る半導体素子パッケージによれば、前記半導体素子130は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子から形成される。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向に円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が一つの発光アパーチャーを有する場合、半導体素子の横長及び縦長は、例えばそれぞれ100μm〜150μmに形成される。そして、高出力の半導体素子が必要な場合には、複数の発光アパーチャーを含むVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が適用され、半導体素子の大きさは、発光アパーチャーの数の増加に対応するように大きくなる。また、半導体素子の横長及び縦長が増加すると、これに対応して拡散部の横長及び縦長も増加する必要がある。即ち、半導体素子の大きさの増加に応じて拡散部の大きさも増加する必要がある。このとき、パッケージ本体が一程大きさ以下に制限される場合、半導体素子の大きさの増加に対応して、パッケージ本体をなす第1側壁の厚さと第2側壁の厚さが薄くなる。これによって、拡散部を支持する第1側壁の上部面領域も小さくなり、拡散部と第2側壁の間の空間も縮小し、拡散部とパッケージ本体の間の接着力が弱まることがある。
このような点を改善するための一つの方案として、図4〜図6に示された実施例に係る半導体素子パッケージが提示される。
以下、図4〜図6を参照して、実施例に係る半導体素子パッケージの別の例を説明する。
図4は本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図であり、図5は図4に示された半導体素子パッケージの平面図であり、図6は図5に示された半導体素子パッケージのB‐B線断面図である。図4〜図6を参照して、実施例に係る半導体素子パッケージを説明することにおいて、図1〜図3を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
実施例に係る半導体素子パッケージは、図4〜図6に示されたように、パッケージ本体210、前記パッケージ本体210の上に配置された半導体素子230を含むことができる。前記パッケージ本体210は、支持部211、第1側壁212、第2側壁213を含むことができる。前記半導体素子230は、例えば前記支持部211の上に配置される。
実施例によれば、前記支持部211、前記第1側壁212、前記第2側壁213は同一物質で形成される。また、前記支持部211、前記第1側壁212、前記第2側壁213は一体形成される。例えば、前記パッケージ本体210は、前記第1側壁212によって形成される第1キャビティC1と前記第2側壁213によって形成される第2キャビティC2を含むことができる。前記第1キャビティC1と前記第2キャビティC2は、例えばドリルのような道具を利用した機械的な加工によって形成される。
実施例によれば、前記パッケージ本体210は、金属で形成される。前記パッケージ本体210は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体210は、単一金属で形成されてもよく、合金で形成されてもよい。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体210が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体210は、前記半導体素子230で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体210内に前記半導体素子230が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子230が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部220を含むことができる。前記拡散部220は、前記半導体素子230の上に配置される。前記拡散部220は、前記パッケージ本体210の上に配置される。前記拡散部220は、前記パッケージ本体210によって支持される。前記拡散部220は、前記パッケージ本体210の第1側壁212によって支持される。前記拡散部220は、前記第2側壁213によって囲まれた前記第2キャビティC2内に配置される。前記拡散部220は、前記半導体素子230から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部220は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
実施例に係る前記半導体素子230は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子230は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば15度〜25度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
前記パッケージ本体210は、前記支持部211、前記支持部211の上に配置された第1側壁212、前記第1側壁212の上に配置された前記第2側壁213を含むことができる。
前記第1側壁212は、前記支持部211の上部面の端部領域に配置される。前記第1側壁212は、前記支持部211の上部面の外縁周りの領域に配置される。前記第1側壁212は、前記支持部211の上部面の端部領域において第1厚さt2で突出して配置される。前記第1側壁212によって前記支持部211の上部面の中心領域に前記第1キャビティC1が形成される。前記第1側壁212は、前記支持部211の上部面から上部方向の第1厚さt2で突出して第1幅w2の第1上部面を含むことができる。
実施例によれば、前記第1側壁212の第1上部面の第1幅w2と前記第1側壁212の下部面の幅が同一に形成される。このように形成される場合、前記拡散部220を支持できる前記第1側壁212の前記第1上部面の第1幅w2が安定的に形成される。前記第1側壁212の前記第1上部面領域のうち、前記拡散部220と垂直方向に重なって前記拡散部220を支持する領域の幅w4は、接着力及び機構的安定性等を考慮して200μm以上に形成される。前記拡散部220を支持する領域の幅w4は、前記拡散部220の幅に対して18%〜22%程度に形成される。前記拡散部220を支持する領域の幅w4が前記拡散部220の幅に対して18%より小さい場合には、前記拡散部220を安定的に支持できないことがある。また、前記拡散部220を支持する領域の幅w4が前記拡散部220の幅に対して22%より大きい場合には、前記拡散部220の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。前記拡散部220を支持する領域の幅w4は、前記拡散部220と前記パッケージ本体210との間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第1側壁212の第1上部面の第1幅w2が前記第1側壁212の下部面の幅より小さく形成される。このように形成される場合、前記第1側壁212の内側面と前記支持部211の上部面がなす角度は、90度より大きい鈍角で形成され、前記パッケージ本体210の形成工程の自由度が向上する。実施例によれば、前記第1側壁212の傾斜角度は、前記半導体素子230の大きさ、前記拡散部220の大きさ、前記パッケージ本体210の加工条件等を考慮して選択的に決定される。
前記第2側壁213は、図4〜図7に示されたように、前記第1側壁212の上に配置される。前記第2側壁213は、前記第1側壁212の前記第1上部面の上に上部方向の第2厚さt3で突出して配置される。前記第2側壁213は、前記第1側壁212の前記第1上部面の端部領域に配置される。前記第2側壁213は、前記第1側壁212の上部面の端部領域で上部方向の第2厚さt3で突出して配置される。前記第2側壁213によって囲まれた前記第2キャビティC2が形成される。
前記第2側壁213は、図7に示されたように、複数の階段状に形成された内側面を含むことができる。図7は図6のP領域に対する拡大図である。前記第2側壁213は、上部から下部へ行くほど幅が漸増する複数の階段状に形成される。例えば、前記第2側壁213は、第1厚さt31と第1幅w31を有する第1層213a、第2厚さt32と第2幅w32を有する第2層213b、第3厚さt33と第3幅w33を有する第3層213cを含むことができる。前記第3層213cの下部面は、前記第1側壁212の前記第1上部面の前記第1幅w2より小さく形成される。前記第2側壁213の前記第1幅w31、前記第2幅w32、前記第3幅w33は、前記パッケージ本体210をなす物質の強度特性、機構的加工条件等を考慮して選択される。
例えば、前記第2側壁213の前記第1厚さt31、前記第2厚さt32、前記第3厚さt33は、それぞれ130μm〜170μmに形成される。また、前記第2側壁213の前記第1幅w31は、例えば150μm〜170μmに形成され、前記第2幅w32は、例えば100μm〜120μmに形成され、前記第3幅w33は、例えば50μm〜70μmに形成される。
図7を参照して説明した実施例では、前記第2側壁213の内側面が3階の階段状に形成された場合を説明したが、前記第2側壁213の内側面は2階の階段状に形成されてもよく、4階以上の階段状に形成されてもよい。
前記拡散部220は、前記第1側壁212の前記第1上部面によって支持される。前記拡散部220は、前記第2側壁213によって囲まれる。前記拡散部220は、前記第2側壁213によって形成された前記第2キャビティC2内に配置される。前記拡散部220の下部面の端部領域が前記第1側壁212の前記第1上部面によって支持される。前記拡散部220の厚さは、前記第2側壁213の第2厚さt3と同一に形成される。また、前記拡散部220の厚さは、前記第2側壁213の第2厚さt3より小さく形成される。このように、前記拡散部220の厚さが前記第2側壁213の第2厚さt3と同一またはより小さく形成されることで、前記拡散部220が前記第2側壁213によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部220が損傷することを防止できる。
前記半導体素子230は、前記支持部211の上に配置される。前記半導体素子230は、前記支持部211の上部面の上に配置される。前記半導体素子230は、前記拡散部220の下に配置される。前記半導体素子230は、前記支持部211の上部面の中央領域に配置されて前記第1キャビティC1内に配置される。前記半導体素子230の厚さは、前記第1側壁212の前記第1厚さt2より小さく形成される。前記半導体素子230の上部面は、前記拡散部220の下部面から離隔して配置される。
実施例によれば、前記支持部211の外側面211S、前記第1側壁212の外側面212S、前記第2側壁213の外側面213Sは段差なく形成される。前記支持部211の外側面211S、前記第1側壁212の外側面212S、前記第2側壁213の外側面213Sは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部211の外側面211Sの間の距離d1と、前記第1側壁212の外側面211Sの間の距離d2と、前記第2側壁213の外側面211Sの間の距離d3が同一に形成される。
実施例に係る半導体素子パッケージは、前記拡散部220と前記第2側壁213の間に提供された第1接着層250を含むことができる。前記第1接着層250は、前記第2側壁213と前記拡散部220の側面の間に配置される。前記第1接着層250は、複数の階段状に提供された前記第2側壁213の内側面と前記拡散部220の側面の間に配置される。前記第1接着層250は、前記第2側壁213の第1層213aの内側面と前記拡散部220の間に配置される。前記第1接着層250は、前記第2側壁213の第2層213bの内側面と前記拡散部220の間に配置される。前記第1接着層250は、前記第2側壁213の第3層213cの内側面と前記拡散部220の間に配置される。このように、前記第2側壁213の内側面が複数の階段状に形成されることで、前記第2側壁213と前記拡散部220の間に配置された前記第1接着層250と第2側面213の間の接触面積が増加し、機構的な安定性及び充分な接着力を提供できることになる。また、前記第1接着層250は、前記拡散部220の下部面と前記第1側壁212の前記第1上部面の間にも配置される。
前記第1接着層250は、前記拡散部220が前記第2キャビティC2内に安定的に固定されるようにする。前記第1接着層250は、前記拡散部220が前記第2側壁213内に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部220と前記本体200によって形成される空間が前記第1接着層250によって密封され、外部から湿気または異質物等が前記半導体素子230が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第1接着層250は有機物を含むことができる。前記第1接着層250はエポキシ系の樹脂を含むことができる。前記第1接着層250はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部211は、第1支持部211aと第2支持部211bを含むことができる。前記第1支持部211aと前記第2支持部211bは、相互離隔して配置される。前記第1支持部211aと前記第2支持部211bは、電気的に絶縁されて配置される。前記半導体素子230は、前記第1支持部211aまたは前記第2支持部211bの上に配置される。
実施例に係る半導体素子パッケージは、前記第1支持部211aと前記第2支持部211bの間に配置された第2接着層260を含むことができる。前記第2接着層260は、前記第1支持部211aと前記第2支持部211bを電気的に絶縁させることができる。また、前記第2接着層260は、前記第1支持部211aと前記第2支持部211bを物理的に安定的に結合できる機能を提供する。前記第2接着層260は、前記第1支持部211aと前記第2支持部211bの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体210は、前記第2接着層260によって結合された第1パッケージ本体210aと第2パッケージ本体210bを含むことができる。
例えば、前記第2接着層260は有機物を含むことができる。前記第2接着層260はエポキシ系の樹脂を含むことができる。前記第2接着層260はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子230と前記支持部211の間に提供された金属層240をさらに含むことができる。例えば、前記半導体素子230は、ワイヤー270を通じたワイヤーボンディングによって、前記第1支持部211aに電気的に連結される。また、前記半導体素子230は、前記第2支持部211bにダイボンディングを通じて電気的に連結される。前記金属層240は、前記半導体素子230と前記第2支持部211bの間に配置される。例えば、前記金属層240は、前記半導体素子230と前記第2支持部211bのダイボンディング領域に提供される。前記金属層240は、前記半導体素子230、ダイボンディングのためのダイペースト(die paste)、前記第2支持部211bの間の接着力を向上させることができる。前記金属層240は、前記ダイペースト物質、前記半導体素子130のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層240は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層240は、単一金属または合金で形成される。例えば、前記金属層240は、メッキ工程等によって形成される。
前記金属層240は、前記半導体素子230と前記支持部211の間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子230で発生する熱が前記支持部211に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部211を通じて前記半導体素子230に印加される電流の注入特性が向上する。例えば、前記金属層240の厚さは、0.04μm〜0.4μmの範囲に形成される。前記金属層240の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層240の厚さは、共晶接合(eutectic bonding)が適用される場合には、0.2μm〜0.4μmに形成される。また、前記金属層240の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、0.04μm〜0.06μmに形成される。
実施例によれば、図5に示されたように、上部方向から見たとき、前記パッケージ本体210は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体210の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体210の外側面は、前記支持部211の上部面を基準に垂直に形成される。即ち、前記支持部211の外側面211S、前記第1側壁212の外側面212S、前記第2側壁213の外側面213Sは、相互段差なく同一平面上に配置される。
前記パッケージ本体210は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第1側壁212の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第1側壁212によって形成される前記第1キャビティC1の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。また、前記第2側壁213の隣接する二つの辺が会う領域でも直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第2側壁213によって形成される前記第2キャビティC2の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子230が前記第2支持部211bにダイボンディングによって連結され、前記第1支持部211aにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子230と前記支持部211の間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子230がフリップチップボンディング方式によって前記支持部211に電気的に連結されてもよい。また、前記半導体素子230が前記第1支持部211aと前記第2支持部211bの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第1支持部211aと前記第2支持部211bは、外部から電源が提供されるように配置される。例えば、前記支持部211の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体210の上に提供された絶縁層をさらに含むことができる。例えば、前記パッケージ本体210の上にフォトソルダーレジスト(PSR)が配置される。前記パッケージ本体210の前記第2側壁213の上部面にフォトソルダーレジスト(PSR)が配置される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体210の最上部面に形成され、前記拡散部220が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部220によって露出された前記第1接着層250の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部220によって露出された前記第2接着層260の上にも形成される。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で提供されるので、小型で提供されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
一方、実施例に係る半導体素子パッケージによれば、前記半導体素子130は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子から形成される。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向に円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が一つの発光アパーチャーを有する場合、半導体素子の横長及び縦長は、例えばそれぞれ100μm〜150μmに形成される。そして、高出力の半導体素子が必要な場合には、複数の発光アパーチャーを含むVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が適用され、半導体素子の大きさは、発光アパーチャーの数の増加に対応するように大きくなる。そして、半導体素子の大きさの増加に応じて拡散部の大きさも増加する必要がある。
ところが、図2及び図5を参照して説明したように、実施例に係るパッケージ本体をなす内側面の辺領域は直線形状に形成されるが、内側面の角領域は曲率を有するラウンド状に形成される。このとき、パッケージ本体が一程大きさ以下に制限される場合、パッケージ本体の内側面の角領域の曲率形状によって拡散部の大きさが制限される。即ち、パッケージ本体の内側面の辺領域と拡散部の側面の間には離隔空間が形成されるにもかかわらず、拡散部の角部分とパッケージ本体の内側面の角部分が当接するほどまで拡散部の大きさが増加しえる制限がある。
このような点を解決するための一つの方案として、前記拡散部の角部分にも曲率を形成することで、パッケージ本体の内側面の辺領域と拡散部の側面の間に離隔空間が生じないほどまで拡散部の大きさを拡張させることができる。しかし、このように拡散部を製造する場合、パッケージ本体の内側面の曲率に合わせて拡散部の角領域も曲率を有するように追加加工をしなければならないので、工程速度及び収率が低下する短所がある。
このような点を考慮して、図8〜図10に示された実施例に係る半導体素子パッケージが提示される。
以下、図8〜図10を参照して、実施例に係る半導体素子パッケージの別の例を説明する。
図8は本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図であり、図9は図8に示された半導体素子パッケージの平面図であり、図10は図9に示された半導体素子パッケージのC‐C線断面図である。図8〜図10を参照して、実施例に係る半導体素子パッケージを説明することにおいて、図1〜図7を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
実施例に係る半導体素子パッケージは、図8〜図10に示されたように、パッケージ本体310、前記パッケージ本体310の上に配置された半導体素子330を含むことができる。前記パッケージ本体310は、支持部311、第1側壁312、第2側壁313を含むことができる。前記半導体素子330は、例えば前記支持部311の上に配置される。
実施例によれば、前記支持部311、前記第1側壁312、前記第2側壁313は同一物質で形成される。また、前記支持部311、前記第1側壁312、前記第2側壁313は一体形成される。例えば、前記パッケージ本体310は、前記第1側壁312によって形成される第1キャビティC1と前記第2側壁313によって定義される第2キャビティC2を含むことができる。前記第1キャビティC1と前記第2キャビティC2は、例えばドリルのような道具を利用した機械的な加工によって形成される。また、前記第2キャビティC2はリセス領域と称することもできる。
実施例によれば、前記パッケージ本体310は、金属で形成される。前記パッケージ本体310は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体310は、単一金属で形成されてもよく、合金で形成されてもよい。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体310が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体310は、前記半導体素子330で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体310内に前記半導体素子330が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子330が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部320を含むことができる。前記拡散部320は、前記半導体素子330の上に配置される。前記拡散部320は、前記パッケージ本体310の上に配置される。前記拡散部320は、前記パッケージ本体310によって支持される。前記拡散部320は、前記パッケージ本体310の第1側壁312によって支持される。前記拡散部320は、前記第2側壁313によって定義された前記第2キャビティC2内に配置される。前記拡散部320は、前記半導体素子330から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部320は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
実施例に係る前記半導体素子330は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子330は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば15度〜25度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
前記パッケージ本体310は、前記支持部311、前記支持部311の上に配置された第1側壁312、前記第1側壁312の上に配置された前記第2側壁313を含むことができる。
前記第1側壁312は、前記支持部311の上部面の端部領域に配置される。前記第1側壁312は、前記支持部311の上部面の外縁周りの領域に配置される。前記第1側壁312は、前記支持部311の上部面の端部領域において第1厚さt2で突出して配置される。前記第1側壁312によって前記支持部311の上部面の中心領域に前記第1キャビティC1が形成される。前記第1側壁312は、前記支持部311の上部面から上部方向の第1厚さt2で突出して第1幅w2の第1上部面を含むことができる。
実施例によれば、前記第1側壁312の第1上部面の第1幅w2と前記第1側壁312の下部面の幅が同一に形成される。このように提供される場合、前記拡散部320を支持できる前記第1側壁312の前記第1上部面の第1幅w2が安定的に形成される。前記第1側壁312の前記第1上部面領域のうち、前記拡散部320と垂直方向に重なって前記拡散部320を支持する領域の幅w4は、接着力及び機構的安定性等を考慮して200μm以上に形成される。前記拡散部320を支持する領域の幅w4は、前記拡散部320の幅に対して18%〜22%程度に提供される。前記拡散部320を支持する領域の幅w4が前記拡散部320の幅に対して18%より小さい場合には、前記拡散部320を安定的に支持できないことがある。また、前記拡散部320を支持する領域の幅w4が前記拡散部320の幅に対して22%より大きい場合には、前記拡散部320の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。
前記拡散部320を支持する領域の幅w4は、前記拡散部320と前記パッケージ本体310との間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第1側壁312の第1上部面の第1幅w2が前記第1側壁312の下部面の幅より小さく形成される。このように形成される場合、前記第1側壁312の内側面と前記支持部311の上部面がなす角度は、90度より大きい鈍角で形成され、前記パッケージ本体310の形成工程の自由度が向上する。実施例によれば、前記第1側壁312の傾斜角度は、前記半導体素子330の大きさ、前記拡散部320の大きさ、前記パッケージ本体310の加工条件等を考慮して選択的に決定される。
前記第2側壁313は、前記第1側壁312の上に形成される。前記第2側壁313は、前記第1側壁312の前記第1上部面の上に第2厚さt3で突出して配置される。前記第2側壁313は、前記第1側壁312の前記第1上部面の端部領域に配置される。前記第2側壁313は、前記第1側壁312の上部面の端部領域で上部方向の第2厚さt3で突出して配置される。前記第2側壁313によって定義された前記第2キャビティC2が形成される。前記第2側壁313は、第2幅w3の第2上部面を含むことができる。前記第2側壁313の下部面は、前記第2幅w3より広く形成される。前記第2側壁313の下部面は、前記第1側壁312の前記第1上部面の前記第1幅w2より小さく形成される。前記第2側壁313の前記第2幅w3は、前記パッケージ本体310をなす物質の強度特性、機構的加工条件等を考慮して、例えば50μm〜250μmに形成される。例えば、前記第2側壁313の前記第2幅w3は、前記第1側壁312の前記第1幅w2の1/3程度に形成される。
実施例によれば、図8及び図9に示されたように、前記第2側壁313は、第1ガイド313a、第2ガイド313b、第3ガイド313c、第4ガイド313dを含むことができる。前記第1ガイド313a、前記第2ガイド313b、前記第3ガイド313c、前記第4ガイド313dは、前記第1側壁312の上に配置される。前記第1ガイド313aと前記第3ガイド313cは相互対向するように配置される。前記第2ガイド313bと前記第4ガイド313dは相互対向するように配置される。
前記第1側壁312は、図9に示されたように、上部方向から見たとき、例えば四角形形状に形成される。前記第1側壁312は、第1角領域X1、第2角領域X2、第3角領域X3、第4角領域X4を含むことができる。前記第1角領域X1、第2角領域X2、第3角領域X3、第4角領域X4には、前記第2側壁313が形成されなくてもよい。前記第2側壁313は、前記第1側壁312の隣接する角領域の間の辺に配置され、角領域には配置されなくてもよい。
例えば、前記第1ガイド313aは、前記第1角領域X1と前記第4角領域X4の間に配置される。前記第1ガイド313aは、前記第1角領域X1と前記第4角領域X4の間に配置された前記第1側壁312の上部面に配置される。前記第1角領域X1と前記第4角領域X4は、前記第1側壁312をなす一つの辺の両端に配置される。
前記第2ガイド313bは、前記第1角領域X1と前記第2角領域X2の間に配置される。前記第2ガイド313bは、前記第1角領域X1と前記第2角領域X2の間に配置された前記第1側壁312の上部面に配置される。前記第1角領域X1と前記第2角領域X2は、前記第1側壁312をなす一つの辺の両端に配置される。
前記第3ガイド313cは、前記第2角領域X2と前記第3角領域X3の間に配置される。前記第3ガイド313cは、前記第2角領域X2と前記第3角領域X3の間に配置された前記第1側壁312の上部面に配置される。前記第2角領域X2と前記第3角領域X3は、前記第1側壁312をなす一つの辺の両端に配置される。
前記第4ガイド313dは、前記第3角領域X3と前記第4角領域X4の間に配置される。前記第4ガイド313dは、前記第3角領域X3と前記第4角領域X4の間に配置された前記第1側壁312の上部面に配置される。前記第3角領域X3と前記第4角領域X4は、前記第1側壁312をなす一つの辺の両端に配置される。
前記拡散部320は、前記第1側壁312の前記第1上部面によって支持される。前記拡散部320は、前記第2側壁313によって囲まれる。前記拡散部320は、前記第2側壁313によって定義された前記第2キャビティC2内に配置される。前記拡散部320の下部面の端部領域が前記第1側壁312の前記第1上部面によって支持される。
前記拡散部320は、前記第2側壁313の内側面に結合される。前記拡散部320は、前記第2側壁313の内側面から隣接する両端に提供された角領域方向に延長されて配置される。前記拡散部320は、前記第1ガイド313a、前記第2ガイド313b、前記第3ガイド313c、前記第4ガイド313dによって囲まれるように配置される。
前記拡散部320は、前記第1ガイド313aの内側面に結合される。前記拡散部320は、前記第1ガイド313aの内側面から前記第1角領域X1方向及び前記第4角領域X4方向に延長されて配置される。
前記拡散部320は、前記第2ガイド313bの内側面に結合される。前記拡散部320は、前記第2ガイド313bの内側面から前記第1角領域X1方向及び前記第2角領域X2方向に延長されて配置される。
前記拡散部320は、前記第3ガイド313cの内側面に結合される。前記拡散部320は、前記第3ガイド313cの内側面から前記第2角領域X2方向及び前記第3角領域X3方向に延長されて配置される。
前記拡散部320は、前記第4ガイド313dの内側面に結合される。前記拡散部320は、前記第4ガイド313dの内側面から前記第1角領域X1方向及び前記第3角領域X3方向に延長されて配置される。
実施例によれば、前記拡散部320が前記第1側壁312及び第2側壁313と結合される際に、前記第1側壁313の上部面角領域で前記拡散部320が前記第2側壁313の制約を受けることなく延長されて配置される。これによって、半導体素子330の大きさが増加する場合にも、前記拡散部320の大きさが増加できる設計自由度が高くなる。
前記拡散部320の厚さは、前記第2側壁313の第2厚さt3と同一に形成される。また、前記拡散部320の厚さは、前記第2側壁313の第2厚さt3より小さく形成される。このように、前記拡散部320の厚さが前記第2側壁313の第2厚さt3と同一またはより小さく形成されることで、前記拡散部320が前記第2側壁313によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部320が損傷することを防止できる。
前記半導体素子330は、前記支持部311の上に配置される。前記半導体素子330は、前記支持部311の上部面の上に配置される。前記半導体素子330は、前記拡散部320の下に配置される。前記半導体素子330は、前記支持部311の上部面の中央領域に配置されて前記第1キャビティC1内に配置される。前記半導体素子330の厚さは、前記第1側壁312の前記第1厚さt2より小さく形成される。前記半導体素子330の上部面は、前記拡散部320の下部面から離隔して配置される。
実施例によれば、前記支持部311の外側面311S、前記第1側壁312の外側面312S、前記第2側壁313の外側面313Sは段差なく形成される。前記支持部311の外側面311S、前記第1側壁312の外側面312S、前記第2側壁313の外側面313Sは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部311の外側面311Sの間の距離d1と、前記第1側壁312の外側面312Sの間の距離d2と、前記第2側壁313の外側面313Sの間の距離d3が同一に形成される。
実施例に係る半導体素子パッケージは、前記拡散部320と前記第2側壁313の間に配置された第1接着層350を含むことができる。前記第1接着層350は、前記第2側壁313と前記拡散部320の側面の間に配置される。前記第1接着層350は、前記第1ガイド313aの内側面と前記第1ガイド313aに対向する前記拡散部320の側面の間に配置される。前記第1接着層350は、前記第2ガイド313bの内側面と前記第2ガイド313bに対向する前記拡散部320の側面の間に配置される。前記第1接着層350は、前記第3ガイド313cの内側面と前記第3ガイド313cに対向する前記拡散部320の側面の間に配置される。前記第1接着層350は、前記第4ガイド313dの内側面と前記第4ガイド313dに対向する前記拡散部320の側面の間に配置される。また、前記第1接着層350は、前記拡散部320の下部面と前記第1側壁312の前記第1上部面の間にも配置される。
前記第1接着層350は、前記拡散部320が前記第2キャビティC2内に安定的に固定されるようにする。前記第1接着層350は、前記拡散部320が前記第2側壁313に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部320と前記本体300によって形成される空間が前記第1接着層350によって密封され、外部から湿気または異質物等が前記半導体素子330が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第1接着層350は有機物を含むことができる。前記第1接着層350はエポキシ系の樹脂を含むことができる。前記第1接着層350はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部311は、第1支持部311aと第2支持部311bを含むことができる。前記第1支持部311aと前記第2支持部311bは、相互離隔して配置される。前記第1支持部311aと前記第2支持部311bは、電気的に絶縁されて配置される。前記半導体素子330は、前記第1支持部311aまたは前記第2支持部311bの上に配置される。
実施例に係る半導体素子パッケージは、前記第1支持部311aと前記第2支持部311bの間に配置された第2接着層360を含むことができる。前記第2接着層360は、前記第1支持部311aと前記第2支持部311bを電気的に絶縁させることができる。また、前記第2接着層360は、前記第1支持部311aと前記第2支持部311bを物理的に安定的に結合できる機能を提供する。前記第2接着層360は、前記第1支持部311aと前記第2支持部311bの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体310は、前記第2接着層360によって結合された第1パッケージ本体310aと第2パッケージ本体310bを含むことができる。
例えば、前記第2接着層360は有機物を含むことができる。前記第2接着層360はエポキシ系の樹脂を含むことができる。前記第2接着層360はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子330と前記支持部311の間に提供された金属層340をさらに含むことができる。例えば、前記半導体素子330は、ワイヤー370を通じたワイヤーボンディングによって、前記第1支持部311aに電気的に連結される。また、前記半導体素子330は、前記第2支持部311bにダイボンディングを通じて電気的に連結される。前記金属層340は、前記半導体素子330と前記第2支持部311bの間に配置される。例えば、前記金属層340は、前記半導体素子330と前記第2支持部311bのダイボンディング領域に提供される。前記金属層340は、前記半導体素子330、ダイボンディングのためのダイペースト(die paste)、前記第2支持部311bの間の接着力を向上させることができる。前記金属層340は、前記ダイペースト物質、前記半導体素子330のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層340は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層340は、単一金属または合金で形成される。例えば、前記金属層240は、メッキ工程等によって形成される。
前記金属層340は、前記半導体素子330と前記支持部311の間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子330で発生する熱が前記支持部311に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部311を通じて前記半導体素子330に印加される電流の注入特性が向上する。例えば、前記金属層340の厚さは、0.04μm〜0.4μmの範囲に形成される。前記金属層340の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層340の厚さは、共晶接合(eutectic bonding)が適用される場合には、0.2μm〜0.4μmに形成される。また、前記金属層340の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、0.04μm〜0.06μmに形成される。
実施例によれば、図9に示されたように、上部方向から見たとき、前記パッケージ本体310は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体310の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体310の外側面は、前記支持部311の上部面を基準に垂直に形成される。即ち、前記支持部311の外側面311S、前記第1側壁312の外側面312S、前記第2側壁313の外側面313Sは、相互段差なく同一平面上に配置される。
前記パッケージ本体310は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第1側壁312の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第1側壁312によって形成される前記第1キャビティC1の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。即ち、前記第1側壁312の第1角領域X1、第2角領域X2、第3角領域X3、第4角領域X4は曲率を有する内側面として形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子330が前記第2支持部311bにダイボンディングによって連結され、前記第1支持部311aにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子330と前記支持部311の間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子330がフリップチップボンディング方式によって前記支持部311に電気的に連結されてもよい。また、前記半導体素子330が前記第1支持部311aと前記第2支持部311bの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第1支持部311aと前記第2支持部311bは、外部から電源が提供されるように配置される。例えば、前記支持部311の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体310の上に提供された絶縁層をさらに含むことができる。例えば、前記パッケージ本体310の上にフォトソルダーレジスト(PSR)が配置される。前記パッケージ本体310の前記第2側壁313の上部面にフォトソルダーレジスト(PSR)が配置される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体310の最上部面に形成され、前記拡散部320が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部320によって露出された前記第1接着層350の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部320によって露出された前記第2接着層360の上にも形成される。
一方、図8〜図10を参照して、実施例に係る半導体素子パッケージを説明することにおいて、前記第2側壁313の内側面が平面に形成された場合を基準に説明した。しかし、図4〜図7を参照して説明したように、前記第2側壁313の内側面が複数の階段状に形成される。即ち、前記第1ガイド313a、第2ガイド313b、第3ガイド313c、第4ガイド313dのうち少なくとも一つの内側面が複数の階段状に形成される。このように、前記第2側壁313の内側面が複数の階段状に形成される場合には、前記拡散部320と前記第2側壁313の間に前記第1接着層350が配置される空間が充分に確保される。これによって、前記拡散部320と前記パッケージ本体310との間の結合力がさらに向上する。
また、実施例によれば、前記拡散部320の厚さが前記第2側壁313の第2厚さt3より厚く形成される。このように形成される場合、パッケージ本体310の厚さを小さく形成しながら前記拡散部320の厚さを大きく選択できる設計自由度が高くなる。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で形成されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、拡散部が第1側壁及び第2側壁と結合される際に、第1側壁の上部面角領域で拡散部が第2側壁の制約を受けることなく延長されて配置される。これによって、高出力を具現するために半導体素子の大きさが増加する場合にも、パッケージ本体を小型で具現しながらも拡散部の大きさを増加させることができる設計自由度が高くなる。
次に、図11〜図13を参照して、パッケージ本体を小型で具現しながら拡散部とパッケージ本体の間の結合力を向上させることができる実施例に係る半導体素子パッケージの別の例を説明する。
図11は本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図であり、図12は図11に示された半導体素子パッケージの平面図であり、図13は図12に示された半導体素子パッケージのD‐D線断面図である。図11〜図13を参照して、実施例に係る半導体素子パッケージを説明することにおいて、図1〜図10を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
実施例に係る半導体素子パッケージは、図11〜図13に示されたように、パッケージ本体410、前記パッケージ本体410の上に配置された半導体素子430を含むことができる。前記パッケージ本体410は、支持部411、第1側壁412、第2側壁413を含むことができる。前記半導体素子430は、例えば前記支持部411の上に配置される。
実施例によれば、前記支持部411、前記第1側壁412、前記第2側壁413は同一物質で形成される。また、前記支持部411、前記第1側壁412、前記第2側壁413は一体形成される。例えば、前記パッケージ本体410は、前記第1側壁412によって形成される第1キャビティC1と前記第2側壁413によって定義される第2キャビティC2を含むことができる。前記第1キャビティC1と前記第2キャビティC2は、例えばドリルのような道具を利用した機械的な加工によって形成される。また、前記第2キャビティC2はリセス(recess)領域と称することもできる。
実施例によれば、前記パッケージ本体410は、金属で形成される。前記パッケージ本体410は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体410は、単一金属で形成されてもよく、合金で形成されてもよい。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体410が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体410は、前記半導体素子430で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体410内に前記半導体素子430が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子430が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部420を含むことができる。前記拡散部420は、前記半導体素子430の上に配置される。前記拡散部420は、前記パッケージ本体410の上に配置される。前記拡散部420は、前記パッケージ本体410によって支持される。前記拡散部420は、前記パッケージ本体410の第1側壁412によって支持される。前記拡散部420は、前記第2側壁413によって定義された前記第2キャビティC2内に配置される。前記拡散部420は、前記半導体素子430から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部420は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
実施例に係る前記半導体素子430は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子430は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば15度〜25度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
前記パッケージ本体410は、前記支持部411、前記支持部411の上に配置された前記第1側壁412、前記第1側壁412の上に配置された前記第2側壁413を含むことができる。
前記第1側壁412は、前記支持部411の上部面の端部領域に配置される。前記第1側壁412は、前記支持部411の上部面の外縁周りの領域に配置される。前記第1側壁412は、前記支持部411の上部面の端部領域において第1厚さt2で突出して配置される。前記第1側壁412によって前記支持部411の上部面の中心領域に前記第1キャビティC1が形成される。前記第1側壁412は、前記支持部411の上部面から上部方向の第1厚さt2で突出して第1幅w2の第1上部面を含むことができる。
実施例によれば、前記第1側壁412の第1上部面の第1幅w2と前記第1側壁412の下部面の幅が同一に形成される。このように提供される場合、前記拡散部420を支持できる前記第1側壁412の前記第1上部面の第1幅w2が安定的に形成される。前記第1側壁412の前記第1上部面領域のうち、前記拡散部420と垂直方向に重なって前記拡散部420を支持する領域の幅w4は、接着力及び機構的安定性等を考慮して、例えば200μm以上に形成される。前記拡散部420を支持する領域の幅w4は、前記拡散部420の幅に対して18%〜22%程度に形成される。前記拡散部420を支持する領域の幅w4が前記拡散部420の幅に対して18%より小さい場合には、前記拡散部420を安定的に支持できないことがある。また、前記拡散部420を支持する領域の幅w4が前記拡散部420の幅に対して22%より大きい場合には、前記拡散部420の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。前記拡散部420を支持する領域の幅w4は、前記拡散部420と前記パッケージ本体410の間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第1側壁412の第1上部面の第1幅w2が前記第1側壁412の下部面の幅より小さく形成される。このように形成される場合、前記第1側壁412の内側面と前記支持部411の上部面がなす角度は、90度より大きい鈍角で形成され、前記パッケージ本体410の形成工程の自由度が向上する。実施例によれば、前記第1側壁412の傾斜角度は、前記半導体素子430の大きさ、前記拡散部420の大きさ、前記パッケージ本体410の加工条件等を考慮して選択的に決定される。
前記第2側壁413は、前記第1側壁412の上に配置される。前記第2側壁413は、前記第1側壁412の前記第1上部面の上に第2厚さt3で突出して配置される。前記第2側壁413は、前記第1側壁412の前記第1上部面の端部領域に配置される。前記第2側壁413は、前記第1側壁412の上部面の端部領域で上部方向の第2厚さt3で突出して配置される。前記第2側壁413によって定義された前記第2キャビティC2が形成される。前記第2側壁413は、第2幅w3の第2上部面を含むことができる。前記第2側壁413の下部面は、前記第2幅w3より広く形成される。前記第2側壁413の下部面は、前記第1側壁412の前記第1上部面の前記第1幅w2より小さく形成される。前記第2側壁413の前記第2幅w3は、前記パッケージ本体410をなす物質の強度特性、機構的加工条件等を考慮して、例えば50μm〜250μmに形成される。
実施例によれば、図11及び図12に示されたように、前記第2側壁413は、第1ガイド413a、第2ガイド413b、第3ガイド413c、第4ガイド413dを含むことができる。前記第1ガイド413a、前記第2ガイド413b、前記第3ガイド413c、前記第4ガイド413dは、前記第1側壁412の上に配置される。前記第1ガイド413aと前記第3ガイド413cは相互対向するように配置される。前記第2ガイド413bと前記第4ガイド413dは相互対向するように配置される。
前記第1側壁412は、図12に示されたように、上部方向から見たとき、例えば四角形形状に形成される。前記第1側壁412は、第1角領域X1、第2角領域X2、第3角領域X3、第4角領域X4を含むことができる。前記第1角領域X1、第2角領域X2、第3角領域X3、第4角領域X4には、前記第2側壁413が形成されなくてもよい。前記第2側壁413は、前記第1側壁412の隣接する角領域との間に配置され、角領域には配置されなくてもよい。
例えば、前記第1ガイド413aは、前記第1角領域X1と前記第4角領域X4の間に配置される。前記第1ガイド413aは、前記第1角領域X1と前記第4角領域X4の間に配置された前記第1側壁412の上部面に配置される。前記第1角領域X1と前記第4角領域X4は、前記第1側壁412をなす一つの辺の両端に配置される。
前記第2ガイド413bは、前記第1角領域X1と前記第2角領域X2の間に配置される。前記第2ガイド413bは、前記第1角領域X1と前記第2角領域X2の間に配置された前記第1側壁412の上部面に配置される。前記第1角領域X1と前記第2角領域X2は、前記第1側壁412をなす一つの辺の両端に配置される。
前記第3ガイド413cは、前記第2角領域X2と前記第3角領域X3の間に配置される。前記第3ガイド413cは、前記第2角領域X2と前記第3角領域X3の間に配置された前記第1側壁412の上部面に配置される。前記第2角領域X2と前記第3角領域X3は、前記第1側壁412をなす一つの辺の両端に配置される。
前記第4ガイド413dは、前記第3角領域X3と前記第4角領域X4の間に配置される。前記第4ガイド413dは、前記第3角領域X3と前記第4角領域X4の間に配置された前記第1側壁412の上部面に配置される。前記第3角領域X3と前記第4角領域X4は、前記第1側壁412をなす一つの辺の両端に配置される。
前記拡散部420は、前記第1側壁412の前記第1上部面によって支持される。前記拡散部420は、前記第2側壁413によって囲まれる。前記拡散部420は、前記第2側壁413によって定義された前記第2キャビティC2内に配置される。前記拡散部420の下部面の端部領域が前記第1側壁412の前記第1上部面によって支持される。
前記拡散部420は、前記第2側壁413の内側面に結合される。前記拡散部420は、前記第2側壁413の内側面から隣接する両端に提供された角領域方向に延長されて配置される。前記拡散部420は、前記第1ガイド413a、前記第2ガイド413b、前記第3ガイド413c、前記第4ガイド413dによって囲まれるように配置される。
前記拡散部420は、前記第1ガイド413aの内側面に結合される。前記拡散部420は、前記第1ガイド413aの内側面から前記第1角領域X1方向及び前記第4角領域X4方向に延長されて配置される。
前記拡散部420は、前記第2ガイド413bの内側面に結合される。前記拡散部420は、前記第2ガイド413bの内側面から前記第1角領域X1方向及び前記第2角領域X2方向に延長されて配置される。
前記拡散部420は、前記第3ガイド413cの内側面に結合される。前記拡散部420は、前記第3ガイド413cの内側面から前記第2角領域X2方向及び前記第3角領域X3方向に延長されて配置される。
前記拡散部420は、前記第4ガイド413dの内側面に結合される。前記拡散部420は、前記第4ガイド413dの内側面から前記第1角領域X1方向及び前記第3角領域X3方向に延長されて配置される。
実施例によれば、前記拡散部420が前記第1側壁412及び第2側壁413と結合される際に、前記第1側壁413の上部面角領域で前記拡散部420が前記第2側壁413の制約を受けることなく延長されて配置される。これによって、半導体素子430の大きさが増加する場合にも、前記拡散部420の大きさが増加できる設計自由度が高くなる。
前記拡散部420の厚さは、前記第2側壁413の第2厚さt3と同一に形成される。また、前記拡散部420の厚さは、前記第2側壁413の第2厚さt3より小さく形成される。このように、前記拡散部420の厚さが前記第2側壁413の第2厚さt3と同一またはより小さく形成されることで、前記拡散部420が前記第2側壁413によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部420が損傷することを防止できる。
前記半導体素子430は、前記支持部411の上に配置される。前記半導体素子430は、前記支持部411の上部面の上に配置される。前記半導体素子430は、前記拡散部420の下に配置される。前記半導体素子430は、前記支持部411の上部面の中央領域に配置されて前記第1キャビティC1内に配置される。前記半導体素子430の厚さは、前記第1側壁412の前記第1厚さt2より小さく形成される。前記半導体素子430の上部面は、前記拡散部420の下部面から離隔して配置される。
実施例によれば、前記支持部411の外側面411S、前記第1側壁412の外側面412S、前記第2側壁413の外側面413Sは段差なく形成される。前記支持部411の外側面411S、前記第1側壁412の外側面412S、前記第2側壁413の外側面413Sは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部411の外側面411Sの間の距離d1と、前記第1側壁412の外側面412Sの間の距離d2と、前記第2側壁413の外側面413Sの間の距離d3が同一に形成される。
実施例に係る半導体素子パッケージは、前記拡散部420と前記第2側壁413の間に配置された第1接着層450を含むことができる。前記第1接着層450は、前記第2側壁413と前記拡散部420の側面の間に配置される。前記第1接着層450は、前記第1ガイド413aの内側面と前記第1ガイド413aに対向する前記拡散部420の側面の間に配置される。前記第1接着層450は、前記第2ガイド413bの内側面と前記第2ガイド413bに対向する前記拡散部420の側面の間に配置される。前記第1接着層450は、前記第3ガイド413cの内側面と前記第3ガイド413cに対向する前記拡散部420の側面の間に配置される。前記第1接着層450は、前記第4ガイド413dの内側面と前記第4ガイド413dに対向する前記拡散部420の側面の間に配置される。
また、前記第1接着層450は、前記拡散部420の下部面と前記第1側壁412の前記第1上部面の間にも配置される。実施例によれば、図13及び図14に示されたように、前記第1側壁412の上部面に凹部480が形成される。前記凹部480は、前記第1側壁412の上部面に少なくとも一つ形成される。前記凹部480は、前記拡散部420と前記第1側壁412の上部面の間に形成される。前記凹部480内に前記第1接着層450が配置されるにつれ前記拡散部420と前記第1側壁412間の結合力が向上する。
前記凹部480の断面は、多角形、円形、楕円形を含むグループのうち少なくとも一つを含むことができる。図14は、一例として前記凹部460の断面が三角形形状で提供された場合を示したものである。
凹部480の厚さh1、凹部480の幅h2、凹部480の間の間隔h3は、前記第1側壁412の上部面の幅w2、前記第1側壁412の上部面に垂直方向に重なって支持される前記拡散部420の幅w4、前記第1接着層450の接着力等を考慮して選択される。例えば、前記凹部480の厚さh1は45μm〜55μmに形成される。前記凹部480の幅h2は45μm〜55μmに形成される。前記凹部480が複数形成される場合、隣接する凹部480の間の間隔h3は80μm〜120μmに形成される。
このように、前記第1接着層450は、前記拡散部420が前記第2キャビティC2内に安定的に固定されるようにする。前記第1接着層450は、前記拡散部420が前記第2側壁413に安定的に配置されるようにする。前記第1接着層450は、前記拡散部420が前記第1側壁412の上部面に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部420と前記本体400によって形成される空間が前記第1接着層450によって密封され、外部から湿気または異質物等が前記半導体素子430が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第1接着層450は有機物を含むことができる。前記第1接着層450はエポキシ系の樹脂を含むことができる。前記第1接着層450はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部411は、第1支持部411aと第2支持部411bを含むことができる。前記第1支持部411aと前記第2支持部411bは、相互離隔して配置される。前記第1支持部411aと前記第2支持部411bは、電気的に絶縁されて配置される。前記半導体素子430は、前記第1支持部411aまたは前記第2支持部411bの上に配置される。
実施例に係る半導体素子パッケージは、前記第1支持部411aと前記第2支持部411bの間に配置された第2接着層460を含むことができる。前記第2接着層460は、前記第1支持部411aと前記第2支持部411bを電気的に絶縁させることができる。また、前記第2接着層460は、前記第1支持部411aと前記第2支持部411bを物理的に安定的に結合できる機能を提供する。前記第2接着層460は、前記第1支持部411aと前記第2支持部411bの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体410は、前記第2接着層460によって結合された第1パッケージ本体410aと第2パッケージ本体410bを含むことができる。
例えば、前記第2接着層460は有機物を含むことができる。前記第2接着層460はエポキシ系の樹脂を含むことができる。前記第2接着層460はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子430と前記支持部411の間に提供された金属層440をさらに含むことができる。例えば、前記半導体素子430は、ワイヤー470を通じたワイヤーボンディングによって、前記第1支持部411aに電気的に連結される。また、前記半導体素子430は、前記第2支持部411bにダイボンディングを通じて電気的に連結される。前記金属層440は、前記半導体素子430と前記第2支持部411bの間に配置される。例えば、前記金属層440は、前記半導体素子430と前記第2支持部411bのダイボンディング領域に提供される。前記金属層440は、前記半導体素子430、ダイボンディングのためのダイペースト(die paste)、前記第2支持部411bの間の接着力を向上させることができる。前記金属層440は、前記ダイペースト物質、前記半導体素子430のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層440は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層440は、単一金属または合金で形成される。例えば、前記金属層240は、メッキ工程等によって形成される。
前記金属層440は、前記半導体素子430と前記支持部411の間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子430で発生する熱が前記支持部411に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部411を通じて前記半導体素子430に印加される電流の注入特性が向上する。例えば、前記金属層440の厚さは、0.04μm〜0.4μmの範囲に形成される。前記金属層440の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層440の厚さは、共晶接合(eutectic bonding)が適用される場合には、0.2μm〜0.4μmに形成される。また、前記金属層440の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、0.04μm〜0.06μmに形成される。
実施例によれば、図12に示されたように、上部方向から見たとき、前記パッケージ本体410は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体410の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体410の外側面は、前記支持部411の上部面を基準に垂直に形成される。即ち、前記支持部411の外側面411S、前記第1側壁412の外側面412S、前記第2側壁413の外側面413Sは、相互段差なく同一平面上に配置される。
前記パッケージ本体410は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第1側壁412の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第1側壁412によって形成される前記第1キャビティC1の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。即ち、前記第1側壁412の第1角領域X1、第2角領域X2、第3角領域X3、第4角領域X4は曲率を有する内側面として形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子430が前記第2支持部411bにダイボンディングによって連結され、前記第1支持部411aにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子430と前記支持部411の間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子430がフリップチップボンディング方式によって前記支持部411に電気的に連結されてもよい。また、前記半導体素子430が前記第1支持部411aと前記第2支持部411bの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第1支持部411aと前記第2支持部411bは、外部から電源が提供されるように配置される。例えば、前記支持部411の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体410の上に提供された絶縁層をさらに含むことができる。例えば、前記パッケージ本体410の上にフォトソルダーレジスト(PSR)が提供される。前記パッケージ本体410の前記第2側壁413の上部面にフォトソルダーレジスト(PSR)が提供される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体410の最上部面に形成され、前記拡散部420が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部420によって露出された前記第1接着層450の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部420によって露出された前記第2接着層460の上にも形成されることができる
一方、図11〜図14を参照して説明した前記凹部480は、図1〜図7を参照して説明した半導体素子パッケージにも適用することができる。即ち、前記凹部480は、図1〜図3を参照して説明した半導体素子パッケージの前記第1側壁112の上部面にも形成される。また、前記凹部480は、図4〜図7を参照して説明した前記第1側壁212の上部面にも形成される。このように、前記第1側壁112、212の上部面に凹部が形成される場合には、前記拡散部120、220と前記第1側壁112、212の間に前記第1接着層150、250が配置される空間が充分に確保される。これによって、前記拡散部120、220と前記パッケージ本体110、210の間の結合力がさらに向上する。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で提供されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、拡散部が第1側壁及び第2側壁と結合される際に、第1側壁の上部面角領域で拡散部が第2側壁の制約を受けることなく延長されて配置される。これによって、高出力を具現するために半導体素子の大きさが増加する場合にも、パッケージ本体を小型で具現しながらも拡散部の大きさを増加させることができる設計自由度が高くなる。
以下、図15〜図17を参照して、本発明の実施例に係る半導体素子パッケージの製造方法を説明する。
図15〜図17は本発明の実施例に係る半導体素子パッケージの製造方法を示した図面である。図15〜図17を参照して、実施例に係る半導体素子パッケージの製造方法を説明することにおいて、図1〜図14を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
まず、本発明の実施例に係る半導体素子パッケージの製造方法によれば、図15に示されたように複数のパッケージ本体P1、P2、P3、P4がアレイされた基板が提供される。図15及び図16にはP1、P2、P3、P4のパッケージ本体が図示されたが、実施例に係るアレイ基板は、横方向、縦方向にそれぞれ3つ以上のマトリックス形態に配列された複数のパッケージ本体を含むことができる。前記複数のパッケージ本体P1、P2、P3、P4のそれぞれは、図1〜図14を参照して説明した半導体素子パッケージに適用されたいずれか一つのパッケージ本体110、210、310、410に対応することができる。図15〜図17には、前記複数のパッケージ本体P1、P2、P3、P4が図8〜図10を参照して説明したパッケージ本体310に対応する場合に対して示した。
実施例によれば、前記アレイ基板は、金属で形成される。前記アレイ基板は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記アレイ基板は、単一金属で形成されてもよく、合金で形成されてもよい。前記複数のパッケージ本体P1、P2、P3、P4のそれぞれは、第1キャビティC1と第2キャビティC2を含むように加工される。前記第1キャビティC1と前記第2キャビティC2は、例えばドリル(drill)等の道具による機械的加工によって形成される。前記第2キャビティC2はリセス領域と称することもできる。前記第2キャビティC2は、第1ガイド313a、第2ガイド313b、第3ガイド313c、第4ガイド313dによってその周りが定義される。前記第1ガイド313a、前記第2ガイド313b、前記第3ガイド313c、前記第4ガイド313dは、第1側壁312の上部面の上に形成される。前記複数のパッケージ本体P1、P2、P3、P4のそれぞれは、第2接着層360を含むことができる。
そして、前記複数のパッケージ本体P1、P2、P3、P4のそれぞれの前記第1キャビティC1に半導体素子330がそれぞれ配置される。前記半導体素子330のそれぞれは、対応する前記複数のパッケージ本体P1、P2、P3、P4にそれぞれ電気的に連結される。
このとき、図16に示されたように、前記半導体素子330は、ワイヤー370ボンディングまたはダイボンディングを通じてパッケージ本体310に電気的に連結される。例えば、前記半導体素子330は、ウェハレベルの素子として形成される。また、前記半導体素子330は、例えばVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。
続いて、図16に示されたように、前記半導体素子330の上部に拡散部320が配置される。前記拡散部320は、前記第1ガイド313a、前記第2ガイド313b、前記第3ガイド313c、前記第4ガイド313dによって結合される。前記拡散部320は、前記第1ガイド313a、前記第2ガイド313b、前記第3ガイド313c、前記第4ガイド313dに第1接着層350によって接着される。前記拡散部320は、前記第1側面312の上部面に支持される。前記拡散部320は、例えばアレイ基板の大きさに対応する大きさで形成された後、各パッケージ本体に結合できる大きさに切断されて配置される。
次に、図16に示された切断ライン(DL)による切断工程によって複数のパッケージ本体P1、P2、P3、P4が個別パッケージ本体に分離される。これによって、図17に示されたように、個別半導体素子パッケージが形成される。
以上で説明したように、実施例に係る半導体素子パッケージの製造方法によれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で提供されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージの製造方法によれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージの製造方法によれば、拡散部が第1側壁及び第2側壁と結合される際に、第1側壁の上部面角領域で拡散部が第2側壁の制約を受けることなく延長されて配置される。これによって、高出力を具現するために半導体素子の大きさが増加する場合にも、パッケージ本体を小型で具現しながらも拡散部の大きさを増加させることができる設計自由度が高くなる。
また、実施例に係る半導体素子製造方法によれば、複数のパッケージ本体を一括的に形成し、ウェハレベルの半導体素子を実装することで、製造工程を簡素化し、製造費用を減らすことができる長所がある。
以下、図18及び図19を参照して、実施例に係る半導体素子パッケージに適用される半導体素子の例を説明する。図18は本発明の実施例に係る半導体素子を示した平面図であり、図19は図18に示された半導体素子のE‐E線断面図である。
実施例に係る半導体素子1100は、図18及び図19に示されたように、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。
前記半導体素子1100は、発光構造物1110、第1電極1120、第2電極1160を含むことができる。
前記第1電極1120は、接着層1121、基板1123、第1導電層1125を含むことができる。
前記接着層1121は、共晶接合が可能な物質を含むことができる。例えば、前記接着層1121は、AuSn、NiSnまたはInAuの少なくとも一つを含むことができる。
前記基板1123は、導電性基板として提供される。前記基板1123は、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅-タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、AlN、GaAs、ZnO、SiC等)を含む導電性物質から選択された少なくとも一つからなることができる。前記基板1123は、別の例として導電性シートからなることができる。
一方、前記基板1123がGaAsのような適切なキャリアウェハからなる場合、前記基板1123において前記発光構造物110が成長することができる。このような場合、前記接着層1121は省略される。
前記第1導電層1125は、前記基板1123の下に配置される。前記第1導電層1125は、Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag及びAuとこれらの選択的な合金から選択され、単層または多層構造を有することができる。
前記発光構造物1110は、第1電極1120の上に配置された第1半導体層1111、活性層1113、アパーチャー層1114、第2半導体層1115を含むことができる。前記発光構造物1110は、複数の化合物半導体層として成長することができる。前記複数の化合物半導体層は、電子ビーム蒸着装置、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等によって形成される。
前記第1半導体層1111は、第1導電型のドーパントがドーピングされたIII族-V族またはII族-VI族の化合物半導体のうち少なくとも一つからなることができる。例えば、前記第1半導体層1111は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第1半導体層1111は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体物質からなることができる。前記第1半導体層1111は、第1導電型のドーパント、例えばSi、Ge、Sn、Se、Te等のn型ドーパントがドーピングされたn型半導体層となることができる。前記第1半導体層1111は、異なる半導体層を交互に配置してλ/4nの厚さを有するDBR(Distributed Bragg Reflector)であってもよい。
前記活性層1113は、III族-V族またはII族-VI族の化合物半導体のうち少なくとも一つからなることができる。例えば、前記活性層1113は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記活性層1113は、多重井戸構造にて具現された場合、前記活性層1113は交互に配置された複数の井戸層と複数の障壁層を含むことができる。前記複数の井戸層は、例えばInpGa1-pAs(0≦p≦1)の組成式を有する半導体材料からなることができる。前記障壁層は、例えばInqGa1-qAs(0≦q≦1)の組成式を有する半導体材料からなることができる。
前記アパーチャー層1114は、前記活性層1113の上に配置される。前記アパーチャー層1114は、中心部に円形の開口部を含むことがある。前記アパーチャー層1114は、活性層1113の中心部に電流が集中するように電流移動を制限する機能を含むことができる。即ち、前記アパーチャー層114は、共振波長を調整し、活性層1113から垂直方向に発光するビームの角を調節することができる。前記アパーチャー層1114は、SiO2または、Al2O3のような絶縁物質を含むことができる。また、前記アパーチャー層1114は、前記活性層1113、第1及び第2半導体層1111、1115より高いバンドギャップを有することができる。
前記第2半導体層1115は、第2導電型のドーパントがドーピングされたIII族-V族またはII族-Vi族の化合物半導体のうち少なくとも一つからなることができる。例えば、前記第2半導体層1115は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第2半導体層1115は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体材料から形成される。前記第2半導体層1115は、第2導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなp型ドーパントを有するp型半導体層であってもよい。前記第2半導体層1115は、異なる半導体層を交互に配置してλ/4nの厚さを有するDBRであってもよい。前記第2半導体層1115は、前記第1半導体層1111より低い反射率を有することができる。例えば、前記第1及び第2半導体層1111、1115は、90%以上の反射率によって垂直方向に共振キャビティを形成することができる。このとき、光は前記第1半導体層1111の反射率より低い前記第2半導体層1115を通じて外部に放出される。
実施例の半導体素子1100は、発光構造物1110の上に提供された第2導電層1140を含むことができる。前記第2導電層1140は、第2半導体層1115の上に配置され、発光領域(EA))の縁部に沿って配置される。前記第2導電層1140は、上部方向から見たとき、円形リング状を有することができる。前記第2導電層1140は、オーミック接触機能を含むことができる。前記第2導電層1140は、第2導電型のドーパントがドーピングされたIII族-V族またはII族-VI族の化合物半導体のうち少なくとも一つから具現される。例えば、前記第2導電層1140は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第2導電層1140は、第2導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなp型ドーパントを有するp型半導体層であってもよい。
実施例の半導体素子1100は、発光構造物1110の上に提供された保護層1150を含むことができる。前記保護層1150は、前記第2半導体層1115の上に配置される。前記保護層1150は、前記発光領域(EA)と垂直方向に重なる。
実施例の半導体素子1100は、絶縁層1130を含むことができる。前記絶縁層1130は、前記発光構造物1110の上に配置される。前記絶縁層1130は、Al、Cr、Si、Ti、Zn、Zrを含むグループから選択された物質の酸化物、窒化物、フッ化物、硫化物等の絶縁物質または絶縁性樹脂を含むことができる。前記絶縁層1130は、例えばSiO2、Si3N4、Al2O3、TiO2を含むグループから選択された少なくとも一つの物質からなることができる。前記絶縁層1130は、単層または多層構造を有することができる。
前記第2電極1160は、前記第2導電層1140及び前記絶縁層1130の上に配置される。前記第2電極1160は、前記第2導電層1140と電気的に連結される。前記第2電極1160は、Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Auを含むグループから選択された単一物質またはこれらの合金からなることができる。また、前記第2電極1160は、単層または多層構造を有することができる。
一方、以上で説明した実施例に係る半導体素子パッケージは、近接センサー、自動焦点装置等に適用することができる。例えば、実施例に係る自動焦点装置は、光を発光する発光部と光を受光する受光部を含むことができる。前記発光部の例として、図1〜図14を参照して説明した半導体素子パッケージのうち少なくとも一つを適用することができる。前記受光部の例として、フォトダイオードを適用することができる。前記受光部は、前記発光部から放出された光が物体に反射される光が入射する。
前記自動焦点装置は、移動端末機、カメラ、車両用センサー、光通信用装置等に多様に適用することができる。前記自動焦点装置は、被写体の位置を検出するマルチ位置検出のための多様な分野に適用することができる。
図20は本発明の実施例に係る半導体素子パッケージを含む自動焦点装置が適用された移動端末機の斜視図である。
図20に示されたように、実施例の移動端末機1500は、後面に提供されたカメラモジュール1520、フラッシュモジュール1530、自動焦点装置1510を含むことができる。ここで、前記自動焦点装置1510は、発光部として、図1〜図14を参照して説明した実施例に係る半導体素子パッケージのうちの一つを含むことができる。
前記フラッシュモジュール1530は、内部に光を発光する発光素子を含むことができる。前記フラッシュモジュール1530は、移動端末機のカメラ作動または使用者の制御によって作動する。前記カメラモジュール1520は、イメージ撮影機能及び自動焦点機能を含むことができる。例えば、前記カメラモジュール1520は、イメージを利用した自動焦点機能を含むことができる。
前記自動焦点装置1510は、レーザーを利用した自動焦点機能を含むことができる。前記自動焦点装置1510は、前記カメラモジュール1520のイメージを利用した自動焦点機能が低下する条件、例えば10m以下の近接または暗い環境で主に使用される。前記自動焦点装置1510は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子を含む発光部と、フォトダイオードのような光エネルギーを電気エネルギーに変換する受光部を含むことができる。
以上の実施例で説明された特徴、構造、効果等は少なくとも1つの実施例に含まれ、必ず1つの実施例のみに限定されるものではない。さらに、各実施例で例示された特徴、構造、効果等は、実施例が属する分野で通常の知識を有する者によって別の実施例に組合せまたは変形して実施可能である。従って、そのような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上、実施例を中心に説明したが、これは単なる例示にすぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であろう。例えば、実施例に具体的に示された各構成要素は変形して実施可能であり、そしてそのような変形と応用に係る差異点は、添付された特許請求の範囲で設定する発明の範囲に含まれると解釈されるべきである。