JP2019536280A - 半導体素子パッケージ及びその製造方法 - Google Patents

半導体素子パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2019536280A
JP2019536280A JP2019525846A JP2019525846A JP2019536280A JP 2019536280 A JP2019536280 A JP 2019536280A JP 2019525846 A JP2019525846 A JP 2019525846A JP 2019525846 A JP2019525846 A JP 2019525846A JP 2019536280 A JP2019536280 A JP 2019536280A
Authority
JP
Japan
Prior art keywords
side wall
semiconductor device
disposed
sidewall
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019525846A
Other languages
English (en)
Other versions
JP6781838B2 (ja
Inventor
キム，ベクジュン
カン，ホジェ
カン，ヒュイソン
イ，キオンハ
イ，ヨンギョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2019536280A publication Critical patent/JP2019536280A/ja
Application granted granted Critical
Publication of JP6781838B2 publication Critical patent/JP6781838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18363—Structure of the reflectors, e.g. hybrid mirrors comprising air layers
    • H01S5/18366—Membrane DBR, i.e. a movable DBR on top of the VCSEL
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

実施例は、半導体素子パッケージ、半導体素子パッケージの製造方法、半導体素子パッケージを含む自動焦点装置に関するものである。実施例に係る半導体素子パッケージは、パッケージ本体、拡散部、支持部の上に配置され、拡散部の下に配置されたVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子を含むことができる。実施例によれば、パッケージ本体は、支持部、支持部の上部面の端部領域において第１厚さで突出して第１幅の第１上部面を有する第１側壁、第１側壁の第１上部面において第２厚さで突出して第２幅の第２上部面を有する第２側壁を含み、支持部、第１側壁、第２側壁は同一物質で一体形成される。拡散部は、第１側壁の第１上部面の上に配置され、第２側壁によって囲まれるように配置される。【選択図】図１

Description

実施例は、半導体素子パッケージ、半導体素子パッケージの製造方法、半導体素子パッケージを含む自動焦点装置に関するものである。
GaN、AlGaN等の化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有する等の多様な長所を有することから、発光素子、受光素子及び各種ダイオード等に多様に用いられている。
特に、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用した発光ダイオード(Light Emitting Diode)やレーザダイオード(Laser Diode)のような発光素子は、薄膜成長技術及び素子材料の開発により赤色、緑色、青色及び紫外線等多様な波長帯域の光を具現できる長所がある。また、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用した発光ダイオードやレーザダイオードのような発光素子は、蛍光物質を利用したり色を組合わせることで、効率のよい白色光源も具現可能である。このような発光素子は、蛍光灯、白熱灯等既存の光源に比べて、低消費電力、半永久的な寿命、速い応答速度、安全性、環境親和性の長所を有する。
さらに、光検出器や太陽電池のような受光素子も、ＩＩＩ族‐Ｖ族またはＩＩ族‐ＶＩ族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することで、ガンマ線からラジオ波長領域まで多様な波長領域の光を利用することができる。また、このような受光素子は、速い応答速度、安全性、環境親和性及び素子材料の容易な調節といった長所を有することで、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
従って、半導体素子は、光通信手段の送信モジュール、LCD(Liquid Crystal Display)表示装置のバックライトを構成する冷陰極管(CCFL：Cold Cathode Fluorescence Lamp)を代替できる発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯及びガスや火災を感知するセンサ等にまで応用が拡散している。また、半導体素子は、高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大されつつある。
発光素子(Light Emitting Device)は、例えば周期律表上のＩＩＩ族‐Ｖ族元素またはＩＩ族‐ＶＩ族元素を利用して電気エネルギーが光エネルギーに変換される特性のｐ‐ｎ接合ダイオードとして提供され、化合物半導体の組成比を調節することで、多様な波長を具現することができる。
半導体素子は、応用分野が多様になることにつれて、高出力、高電圧駆動が求められている。半導体素子の高出力、高電圧駆動により半導体素子から発生する熱によって、半導体素子パッケージの温度が高くなりつつある。これによって、半導体素子パッケージで発生する熱を効率的に放出するための方案が求められている。また、製品の小型化のために半導体素子パッケージに対する小型化も強く求められている。従って、小型で提供されながらも半導体素子で発生する熱を効率的に放出できる半導体素子パッケージに対する要請が増えている。
実施例は、小型で提供され、放熱特性が優れた半導体素子パッケージ及びその製造方法を提供しようとする。
実施例は、機構的な安定性が優れ、内部に配置された素子を外部衝撃から安全に保護できる半導体素子パッケージ及びその製造方法を提供しようとする。
実施例は、高出力の光を提供し、内部に湿気が浸透することを防止できる半導体素子パッケージ及びその製造方法を提供しようとする。
実施例は、小型で提供され、放熱特性が優れ、高出力の光を提供できる半導体素子パッケージを含む自動焦点装置を提供しようとする。
実施例に係る半導体素子パッケージは、支持部、前記支持部の上部面の端部領域において第１厚さで突出して第１幅の第１上部面を有する第１側壁、前記第１側壁の前記第１上部面において第２厚さで突出して第２幅の第２上部面を有する第２側壁を含み、前記支持部、前記第１側壁、前記第２側壁は同一物質で一体形成されるパッケージ本体と、前記第１側壁の前記第１上部面の上に配置され、前記第２側壁によって囲まれた拡散部と、前記支持部の上に配置され、前記拡散部の下に配置されたVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子と、を含むことができる。
実施例によれば、前記支持部の外側面、前記第１側壁の外側面、前記第２側壁の外側面は、段差なく一つの平面をなすように提供されてもよい。
実施例によれば、前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の厚さは、前記第１側壁の前記第１厚さより小さく提供されてもよい。
実施例によれば、前記拡散部の厚さは、前記第２側壁の厚さと同一であるかより小さく提供されてもよい。
実施例に係る半導体素子パッケージは、前記拡散部と前記第２側壁との間に提供される接着層を含むことができる。
実施例によれば、前記支持部は、相互離隔して配置されて電気的に絶縁された第１支持部と第２支持部とを含み、前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、前記第１支持部または前記第２支持部の上に配置され、前記半導体素子パッケージは、前記第１支持部と前記第２支持部との間に提供される接着層をさらに含むことができる。
実施例に係る半導体素子パッケージは、前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子と前記支持部との間に配置される金属層を含むことができる。
実施例によれば、前記パッケージ本体は、金属で形成される。
実施例によれば、前記第２側壁の内側面は複数の階段状に形成される。
実施例によれば、前記第１側壁の上部面の幅と前記第１側壁の下部面の幅が同一に提供される。
実施例によれば、前記第２側壁は、前記第１側壁の第１角領域と前記第１角領域に隣接する第２角領域との間に配置され、前記第１側壁の前記第１角領域と前記第２角領域には配置されず、前記拡散部は、前記第２側壁の内側面に対向して配置され、前記第２側壁の内側面から前記第１角領域方向及び前記第２角領域方向に延長されて配置される。
実施例によれば、前記拡散部を支持する前記第１側壁の前記第１上部面に提供された凹部を含むことができる。
実施例によれば、前記凹部と前記拡散部の下部面との間に配置される接着層を含むことができる。
実施例によれば、前記第２側壁は、前記第２幅を有する前記第２上部面を含み、前記第２側壁の下部面は、前記第２幅より広く提供され、前記第１側壁の前記第１上部面の前記第１幅より小さく提供される。
実施例に係る半導体素子パッケージは、支持部、前記支持部の上部面の周り領域に配置されて第１キャビティを提供する第１側壁、前記第１側壁の上に配置されて第２キャビティを提供する第２側壁を含み、前記支持部、前記第１側壁、前記第２側壁が同一物質で一体形成されたパッケージ本体と、前記支持部の中央領域に配置されて前記第１キャビティ内に提供された半導体素子と、前記半導体素子の上に配置され、前記第１側壁の上部面の上に配置され、前記第２側壁によって囲まれた前記第２キャビティ内に提供された拡散部とを含み、前記支持部の外側面、前記第１側壁の外側面、前記第２側壁の外側面は、段差なく一つの平面をなすように提供される。
実施例によれば、前記支持部は、相互離隔して配置されて電気的に絶縁された第１支持部と第２支持部とを含み、前記半導体素子は、前記第１支持部または前記第２支持部の上に提供され、前記半導体素子パッケージは、前記第１支持部と前記第２支持部との間に配置された接着層をさらに含むことができる。
実施例によれば、前記第２側壁は、前記第１側壁の第１角領域と前記第１角領域に隣接する第２角領域との間に配置され、前記第１側壁の前記第１角領域と前記第２角領域には配置されず、前記拡散部は、前記第２側壁の内側面に対向して配置され、前記第２側壁の内側面から前記第１角領域方向及び前記第２角領域方向に延長されて配置される。
実施例に係る自動焦点装置は、支持部、前記支持部の上部面の端部領域において第１厚さで突出して第１幅の第１上部面を有する第１側壁、前記第１側壁の前記第１上部面において第２厚さで突出して第２幅の第２上部面を有する第２側壁を含み、前記支持部、前記第１側壁、前記第２側壁は同一物質で一体提供されたパッケージ本体と、前記第１側壁の前記第１上部面によって支持され、前記第２側壁によって囲まれた拡散部と、前記支持部の上に配置され、前記拡散部の下に配置されたVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子を含む半導体素子パッケージと、前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子パッケージから放出された光の反射された光が入射する受光部と、を含むことができる。
実施例に係る自動焦点装置は、支持部、前記支持部の上部面の周り領域に配置されて第１キャビティを提供する第１側壁、前記第１側壁の上に提供された第２側壁を含み、前記支持部、前記第１側壁、前記第２側壁が同一物質で一体提供されたパッケージ本体と、前記支持部の中央領域に配置されて前記キャビティ内に配置された半導体素子と、前記半導体素子の上に配置され、前記第１側壁の上部面によって支持され、前記第２側壁によって囲まれた拡散部と、を含み、前記支持部の外側面、前記第１側壁の外側面、前記第２側壁の外側面は、段差なく一つの平面をなす半導体素子パッケージと、前記半導体素子パッケージから放出された光の反射された光が入射する受光部と、を含むことができる。
実施例に係る半導体素子パッケージの製造方法は、金属基板を提供するステップと、前記金属基板に対する加工により複数のパッケージ本体を形成し、前記複数のパッケージ本体のそれぞれは、支持部、前記支持部の上部面の端部領域において第１厚さで突出して第１幅の第１上部面を有する第１側壁、前記第１側壁の前記第１上部面において第２厚さで突出して第２幅の第２上部面を有する第２側壁を含むように形成されるステップと、前記それぞれのパッケージ本体の前記第１側壁によって囲まれた領域の前記支持部の上にVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子をそれぞれ提供するステップと、前記それぞれのパッケージ本体の前記第１側壁の前記第１上部面によって支持され、前記第２側壁によって囲まれた領域に拡散部をそれぞれ提供するステップと、前記金属基板をダイシング(dicing)して、前記パッケージ本体、前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子、前記拡散部を含むそれぞれの半導体素子パッケージに分離するステップと、を含むことができる。
実施例に係る半導体素子パッケージによれば、小型で提供されながらも放熱特性が良い長所がある。
実施例に係る半導体素子パッケージによれば、機構的な安定性が優れ、内部に配置された素子を外部衝撃から安全に保護できる長所がある。
実施例に係る半導体素子パッケージによれば、高出力の光を提供し、内部に湿気が浸透することを防止できる長所がある。
実施例に係る半導体素子パッケージの製造方法によれば、小型で提供され、放熱特性が優れ、高出力の光を提供する半導体素子パッケージを迅速かつ安定的に製造できる長所がある。
実施例に係る半導体素子パッケージの製造方法によれば、製造工程を簡素化し、製造費用を減らすことができる長所がある。
実施例に係る自動焦点装置によれば、小型で提供され、放熱特性が優れ、高出力の光を提供できる長所がある。
本発明の実施例に係る半導体素子パッケージを示した分解斜視図である。 本発明の実施例に係る半導体素子パッケージを示した平面図である。 図２に示された半導体素子パッケージのＡ‐Ａ線断面図である。 本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図である。 本発明の実施例に係る半導体素子パッケージの別の例を示した平面図である。 図５に示された半導体素子パッケージのＢ‐Ｂ線断面図である。 図６のＰ領域に対する拡大図である。 本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図である。 本発明の実施例に係る半導体素子パッケージの別の例を示した平面図である。 図９に示された半導体素子パッケージのＣ‐Ｃ線断面図である。 本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図である。 本発明の実施例に係る半導体素子パッケージの別の例を示した平面図である。 図１２に示された半導体素子パッケージのＤ‐Ｄ線断面図である。 図１３に示されたＱ領域に対する拡大図である。 本発明の実施例に係る半導体素子パッケージの製造方法を示した図面である。 本発明の実施例に係る半導体素子パッケージの製造方法を示した図面である。 本発明の実施例に係る半導体素子パッケージの製造方法を示した図面である。 本発明の実施例に係る半導体素子を示した平面図である。 図１８に示された半導体素子のＥ‐Ｅ線断面図である。 本発明の実施例に係る半導体素子パッケージを含む自動焦点装置が適用された移動端末機の斜視図である。
以下、添付された図面を参照して実施例を説明する。実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの「上」または「下」に形成されると記載される場合、「上」と「下」は「直接」または「他の層を介して」形成されるものも含む。また、各層の上または下に対する基準は、図面を基準に説明するが、実施例がこれに限定されるものではない。
以下、添付された図面を参照して、本発明の実施例に係る半導体素子パッケージ、半導体素子パッケージの製造方法、半導体素子パッケージを含む自動焦点装置に対して詳しく説明する。
まず、図１〜図３を参照して、本発明の実施例に係る半導体素子パッケージを説明する。図１は本発明の実施例に係る半導体素子パッケージを示した分解斜視図であり、図２は本発明の実施例に係る半導体素子パッケージを示した平面図であり、図３は図２に示された半導体素子パッケージのＡ‐Ａ線断面図である。
実施例に係る半導体素子パッケージは、パッケージ本体１１０、前記パッケージ本体１１０の上に配置された半導体素子１３０を含むことができる。前記パッケージ本体１１０は、支持部１１１、第１側壁１１２、第２側壁１１３を含むことができる。前記半導体素子１３０は、例えば前記支持部１１１の上に配置される。
実施例によれば、前記支持部１１１、前記第１側壁１１２、前記第２側壁１１３は同一物質で形成される。また、前記支持部１１１、前記第１側壁１１２、前記第２側壁１１３は一体形成される。例えば、前記パッケージ本体１１０は、前記第１側壁１１２によって提供される第１キャビティＣ１と前記第２側壁１１３によって提供される第２キャビティＣ２を含むことができる。前記第１キャビティＣ１と前記第２キャビティＣ２は、例えばドリルのような道具を利用した機械的な加工によって形成されるが、これに限定されるものではない。
実施例によれば、前記パッケージ本体１１０は、金属を含むことができる。前記パッケージ本体１１０は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体１１０は、単一金属で形成されてもよく、合金で形成されてもよい。また、前記パッケージ本体１１０の表面に前記半導体素子１３０から発光される光を反射させることができるメッキ層がさらに配置されてもよい。このとき、メッキ層は、前記半導体素子１３０から発光される光の波長帯域に対して反射特性が良い物質からなることができる。例えば、前記半導体素子１３０から発光される光が赤外線領域の波長帯域である場合に、前記パッケージ本体１１０がアルミニウム(Al)またはアルミニウム合金から形成され、その表面に金(Au)がメッキ層として形成される。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体１１０が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体１１０は、前記半導体素子１３０で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体１１０内に前記半導体素子１３０が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子１３０が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部１２０を含むことができる。前記拡散部１２０は、前記半導体素子１３０の上に配置される。前記拡散部１２０は、前記パッケージ本体１１０の上に配置される。前記拡散部１２０は、前記パッケージ本体１１０によって支持される。前記拡散部１２０は、前記パッケージ本体１１０の第１側壁１１２によって支持される。前記拡散部１２０は、前記第２側壁１１３によって囲まれた前記第２キャビティＣ２内に配置される。前記拡散部１２０は、前記半導体素子１３０から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部１２０は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
また、前記拡散部１２０は無反射(anti-reflective)機能を含むことができる。例えば、前記拡散部１２０は、前記半導体素子１３０と対向する一面に配置された無反射層を含むことができる。前記拡散部１２０は、前記半導体素子１３０と対向する下部面に配置された無反射層を含むことができる。前記無反射層は、前記半導体素子１３０から入射する光が前記拡散部１２０の表面で反射されることを防止して透過させることで、反射による光損失を改善することができる。
前記無反射層は、例えば無反射コーティングフィルムから形成され、前記拡散部１２０の表面に付着することができる。また、前記無反射層は、前記拡散部１２０の表面にスピンコーティングまたはスプレーコーティング等によって形成される。例えば、前記無反射層は、TiO2、SiO2、Al2O3、Ta2O3、ZrO2、MgF2を含むグループのうち少なくとも一つを含む単一層または多層構造を有することができる。
実施例に係る前記半導体素子１３０は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子１３０は、 VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば１５度〜２５度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
実施例に係る半導体素子パッケージは、図１〜図３に示されたように、第１キャビティＣ１と第２キャビティＣ２を含む前記パッケージ本体１１０、前記パッケージ本体１１０の前記第１キャビティＣ１に配置された前記半導体素子１３０を含むことができる。また、実施例に係る半導体素子パッケージは、前記パッケージ本体１１０の前記第２キャビティＣ２に配置された前記拡散部１２０をさらに含むことができる。
前記パッケージ本体１１０は、前記支持部１１１、前記支持部１１１の上に配置された第１側壁１１２、前記第１側壁１１２の上に配置された前記第２側壁１１３を含むことができる。
前記第１側壁１１２は、前記支持部１１１の上部面の端部領域に配置される。前記第１側壁１１２は、前記支持部１１１の上部面の外縁周りの領域に配置される。前記第１側壁１１２は、前記支持部１１１の上部面の端部領域において第１厚さｔ２で突出して配置される。前記第１側壁１１２によって前記支持部１１１の上部面の中心領域に前記第１キャビティＣ１が形成される。前記第１側壁１１２は、前記支持部１１１の上部面から上部方向の第１厚さｔ２で突出して第１幅ｗ２の第１上部面を含むことができる。
実施例によれば、前記第１側壁１１２の第１上部面の第１幅ｗ２と前記第１側壁１１２の下部面の幅が同一に形成される。このように形成される場合、前記拡散部１２０を支持できる前記第１側壁１１２の前記第１上部面の第１幅ｗ２が安定的に形成される。前記第１側壁１１２の前記第１上部面領域のうち、前記拡散部１２０と垂直方向に重なって前記拡散部１２０を支持する領域の幅ｗ４は、接着力及び機構的安定性等を考慮して、例えば２００μｍ以上に形成される。前記拡散部１２０を支持する領域の幅ｗ４は、前記拡散部１２０の幅に対して１８％〜２２％程度に形成される。前記拡散部１２０を支持する領域の幅ｗ４が前記拡散部１２０の幅に対して１８％より小さい場合には、前記拡散部１２０を安定的に支持できないことがある。また、前記拡散部１２０を支持する領域の幅ｗ４が前記拡散部１２０の幅に対して２２％より大きい場合には、前記拡散部１２０の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。前記拡散部１２０を支持する領域の幅ｗ４は、前記拡散部１２０と前記パッケージ本体１１０と間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第１側壁１１２の第１上部面の第１幅ｗ２が前記第１側壁１１２の下部面の幅より小さく形成される。このように形成される場合、前記第１側壁１１２の内側面と前記支持部１１１の上部面がなす角度は、９０度より大きい鈍角で形成され、前記パッケージ本体１１０の形成工程の自由度が向上する。実施例によれば、前記第１側壁１１２の傾斜角度は、前記半導体素子１３０の大きさ、前記拡散部１２０の大きさ、前記パッケージ本体１１０の加工条件等を考慮して選択的に決定される。
前記第２側壁１１３は、前記第１側壁１１２の上に配置される。前記第２側壁１１３は、前記第１側壁１１２の前記第１上部面の上に上部方向の第２厚さｔ３で突出して配置される。前記第２側壁１１３は、前記第１側壁１１２の前記第１上部面の端部領域に配置される。前記第２側壁１１３は、前記第１側壁１１２の上部面の端部領域で上部方向の第２厚さｔ３で突出して配置される。前記第２側壁１１３によって囲まれた前記第２キャビティＣ２が形成される。前記第２側壁１１３は、第２幅ｗ３の第２上部面を含むことができる。前記第２側壁１１３の下部面は、前記第２幅ｗ３より広く形成される。前記第２側壁１１３の下部面は、前記第１側壁１１２の前記第１上部面の前記第１幅ｗ２より小さく形成される。これによって、前記第１側壁１１２が上部面の上に前記拡散部１２０が配置されることになる。前記第２側壁１１３の前記第２幅ｗ３は、前記パッケージ本体１１０をなす物質の強度特性、機構的加工条件等を考慮して、例えば５０μｍ〜２５０μｍに形成される。前記第２側壁１１３の前記第２幅ｗ３が５０μｍより小さく形成される場合には、前記第２側壁１１３の強度が弱いので、半導体素子パッケージの機構的安定性が低くなることがある。そして、前記第２側壁１１３の前記第２幅ｗ３が２５０μｍより大きく形成される場合には、半導体素子パッケージが大きくなる短所がある。
前記拡散部１２０は、前記第１側壁１１２の前記第１上部面によって支持される。前記拡散部１２０は、前記第２側壁１１３によって囲まれる。前記拡散部１２０は、前記第２側壁１１３によって形成された前記第２キャビティＣ２内に配置される。前記拡散部１２０の下部面の端部領域が前記第１側壁１１２の前記第１上部面によって支持される。前記拡散部１２０の厚さは、前記第２側壁１１３の第２厚さｔ３と同一に形成される。また、前記拡散部１２０の厚さは、前記第２側壁１１３の第２厚さｔ３より小さく形成される。このように、前記拡散部１２０の厚さが前記第２側壁１１３の第２厚さｔ３と同一またはより小さく形成されることで、前記拡散部１２０が前記第２側壁１１３によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部１２０が損傷することを防止できる。
前記半導体素子１３０は、前記支持部１１１の上に配置される。前記半導体素子１３０は、前記支持部１１１の上部面の上に配置される。前記半導体素子１３０は、前記拡散部１２０の下に配置される。前記半導体素子１３０は、前記支持部１１１の上部面の中央領域に配置されて前記第１キャビティＣ１内に配置される。前記半導体素子１３０の厚さは、前記第１側壁１１２の前記第１厚さｔ２より小さく形成される。前記半導体素子１３０の上部面は、前記拡散部１２０の下部面から離隔して配置される。
実施例によれば、前記支持部１１１の外側面１１１Ｓ、前記第１側壁１１２の外側面１１２Ｓ、前記第２側壁１１３の外側面１１３Ｓは段差なく形成される。前記支持部１１１の外側面１１１Ｓ、前記第１側壁１１２の外側面１１２Ｓ、前記第２側壁１１３の外側面１１３Ｓは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部１１１の外側面１１１Ｓの間の距離ｄ１と、前記第１側壁１１２の外側面１１２Ｓの間の距離ｄ２と、前記第２側壁１１３の外側面１１３Ｓの間の距離ｄ３が同一に形成される。実施例に係る半導体素子パッケージは、単一パッケージで製作されるのではなく、複数の半導体素子パッケージがマトリックス形態に連結されるように一括的に製造された後、ダイシングのような切断工程によって、個別半導体素子パッケージとして形成される。これによって、実施例に係る半導体素子パッケージは、効率的に大量生産され、その外側面は切断ラインによって段差なく同一平面に形成される。
実施例に係る半導体素子パッケージは、前記拡散部１２０と前記第２側壁１１３との間に提供された第１接着層１５０を含むことができる。前記第１接着層１５０は、前記第２側壁１１３と前記拡散部１２０の側面の間に配置される。また、前記第１接着層１５０は、前記拡散部１２０の下部面と前記第１側壁１１２の前記第１上部面の間にも配置される。前記第１接着層１５０は、前記拡散部１２０の下部面と前記第１側壁１１２の前記第１上部面の間に数μｍ〜数十μｍの厚さで配置される。例えば、前記第１接着層１５０は５μｍ〜３０μｍにて提供される。前記第１接着層１５０が５μｍより小さく形成される場合には、接着力が弱いので、前記拡散部１２０と前記第１側壁１１２が安定的に固定されないことがある。また、前記第１接着層１５０が３０μｍより大きく形成される場合には、前記第１接着層１５０の厚さが厚い分前記第２側壁１１３の厚さが大きくならなければならないので、半導体素子パッケージの小型化の制約となる。
前記第１接着層１５０は、前記拡散部１２０が前記第２キャビティＣ２内に安定的に固定されるようにする。前記第１接着層１５０は、前記拡散部１２０が前記第１側壁１１２によって安定的に支持されるようにする。前記第１接着層１５０は、前記拡散部１２０が前記第２側壁１１３内に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部１２０と前記本体１００によって形成される空間が前記第１接着層１５０によって密封され、外部から湿気または異質物等が前記半導体素子１３０が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第１接着層１５０は有機物を含むことができる。前記第１接着層１５０はエポキシ系の樹脂を含むことができる。前記第１接着層１５０はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部１１１は、第１支持部１１１ａと第２支持部１１１ｂを含むことができる。前記第１支持部１１１ａと前記第２支持部１１１ｂは、相互離隔して配置される。前記第１支持部１１１ａと前記第２支持部１１１ｂは、電気的に絶縁されて配置される。前記半導体素子１３０は、前記第１支持部１１１ａまたは前記第２支持部１１１ｂの上に配置される。
実施例に係る半導体素子パッケージは、前記第１支持部１１１ａと前記第２支持部１１１ｂとの間に配置された第２接着層１６０を含むことができる。前記第２接着層１６０は、前記第１支持部１１１ａと前記第２支持部１１１ｂを電気的に絶縁させることができる。また、前記第２接着層１６０は、前記第１支持部１１１ａと前記第２支持部１１１ｂを物理的に安定的に結合できる機能を提供する。前記第２接着層１６０は、前記第１支持部１１１ａと前記第２支持部１１１ｂとの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体１１０は、前記第２接着層１６０によって結合された第１パッケージ本体１１０ａと第２パッケージ本体１１０ｂを含むことができる。
例えば、前記第２接着層１６０は有機物を含むことができる。前記第２接着層１６０はエポキシ系の樹脂を含むことができる。前記第２接着層１６０はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子１３０と前記支持部１１１との間に提供された金属層１４０をさらに含むことができる。例えば、前記半導体素子１３０は、ワイヤー１７０を通じたワイヤーボンディングによって、前記第１支持部１１１ａに電気的に連結される。また、前記半導体素子１３０は、前記第２支持部１１１ｂにダイボンディングを通じて電気的に連結される。前記金属層１４０は、前記半導体素子１３０と前記第２支持部１１１ｂとの間に配置される。例えば、前記金属層１４０は、前記半導体素子１３０と前記第２支持部１１１ｂとの間のダイボンディング領域に配置される。前記金属層１４０は、前記半導体素子１３０、ダイボンディングのためのダイペースト(die paste)、前記第２支持部１１１ｂの間の接着力を向上させることができる。前記金属層１４０は、前記ダイペースト物質、前記半導体素子１３０のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層１４０は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層１４０は、単一金属または合金で形成される。例えば、前記金属層２４０は、メッキ工程等によって形成される。
前記金属層１４０は、前記半導体素子１３０と前記支持部１１１との間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子１３０で発生する熱が前記支持部１１１に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部１１１を通じて前記半導体素子１３０に印加される電流の注入特性が向上する。例えば、前記金属層１４０の厚さは、０.０４μｍ〜０.４μｍの範囲に形成される。前記金属層１４０の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層１４０の厚さは、共晶接合(eutectic bonding)が適用される場合には、０.２μｍ〜０.４μｍに形成される。また、前記金属層１４０の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、０.０４μｍ〜０.０６μｍに形成される。
実施例によれば、図２に示されたように、上部方向から見たとき、前記パッケージ本体１１０は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体１１０の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体１１０の外側面は、前記支持部１１１の上部面を基準に垂直に形成される。即ち、前記支持部１１１の外側面１１１Ｓ、前記第１側壁１１２の外側面１１２Ｓ、前記第２側壁１１３の外側面１１３Ｓは、相互段差なく同一平面上に配置される。
前記パッケージ本体１１０は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第１側壁１１２の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第１側壁１１２によって提供される前記第１キャビティＣ１の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。また、前記第２側壁１１３の隣接する二つの辺が会う領域でも直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第２側壁１１３によって形成される前記第２キャビティＣ２の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。
実施例によれば、図３に示されたように、パッケージ本体１１０は、前記支持部１１１、前記第１側壁１１２、前記第２側壁１１３を含む厚さで形成される。このとき、前記パッケージ本体１１０に対する加工性及び機構的な安定性等を考慮して各構成要素の個別厚さが選択される。
例えば、前記支持部１１１の厚さｔ１は、全体厚さの４０％〜６０％の厚さで形成される。そして、加工性及び機構的な安定性等を考慮して前記支持部１１１の厚さは、０.４mm以上となるように形成される。前記支持部１１１の厚さｔ１が０.４mmより小さい場合には、工程の進行過程または半導体素子パッケージが完成された以後の製品適用過程ないし使用過程で、前記支持部１１１が破損する問題点がある。また、前記支持部１１１の厚さｔ１の最大範囲は制限されないが、製品の小型化を具現するために、例えば１mm以下に形成される。
また、前記第１側壁１１２の厚さｔ２は、前記半導体素子１３０の厚さ、ワイヤーボンディングが適用される場合に必要な高さ等が考慮して選択される。前記第２側壁１１３の厚さｔ３は、前記拡散部１２０の厚さ等が考慮して選択される。前記拡散部１２０は、取扱い時の破損等を考慮すると、少なくとも０.３mmの厚さで形成される。これによって、前記第２側壁１１３の厚さｔ３は０.３mm以上の厚さで形成される。また、前記第２側壁１１３厚さｔ３の最大範囲は、製品の小型化を具現するために、例えば０.５mm以下に形成される。
実施例に係る半導体素子パッケージに適用された前記パッケージ本体１１０は、横長、縦長、厚さが全て数mmである小さい体積で形成される。例えば、前記パッケージ本体１１０の横長及び縦長がそれぞれ３mm〜４mmに形成され、全体厚さは１mm〜２mmに形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子１３０が前記第２支持部１１１ｂにダイボンディングによって連結され、前記第１支持部１１１ａにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子１３０と前記支持部１１１との間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子１３０がフリップチップボンディング方式によって前記支持部１１１に電気的に連結されてもよい。また、前記半導体素子１３０が前記第１支持部１１１ａと前記第２支持部１１１ｂの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第１支持部１１１ａと前記第２支持部１１１ｂは、外部から電源が提供されるように配置される。例えば、前記支持部１１１の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体１１０の上に配置された絶縁層をさらに含むことができる。例えば、前記パッケージ本体１１０の上にフォトソルダーレジスト(PSR)が配置される。前記パッケージ本体１１０の前記第２側壁１１３の上部面にフォトソルダーレジスト(PSR)が配置される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体１１０の最上部面に形成され、前記拡散部１２０が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部１２０によって露出された前記第１接着層１５０の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部１２０によって露出された前記第２接着層１６０の上にも形成される。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で形成されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
一方、実施例に係る半導体素子パッケージによれば、前記半導体素子１３０は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子から形成される。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向に円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が一つの発光アパーチャーを有する場合、半導体素子の横長及び縦長は、例えばそれぞれ１００μｍ〜１５０μｍに形成される。そして、高出力の半導体素子が必要な場合には、複数の発光アパーチャーを含むVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が適用され、半導体素子の大きさは、発光アパーチャーの数の増加に対応するように大きくなる。また、半導体素子の横長及び縦長が増加すると、これに対応して拡散部の横長及び縦長も増加する必要がある。即ち、半導体素子の大きさの増加に応じて拡散部の大きさも増加する必要がある。このとき、パッケージ本体が一程大きさ以下に制限される場合、半導体素子の大きさの増加に対応して、パッケージ本体をなす第１側壁の厚さと第２側壁の厚さが薄くなる。これによって、拡散部を支持する第１側壁の上部面領域も小さくなり、拡散部と第２側壁の間の空間も縮小し、拡散部とパッケージ本体の間の接着力が弱まることがある。
このような点を改善するための一つの方案として、図４〜図６に示された実施例に係る半導体素子パッケージが提示される。
以下、図４〜図６を参照して、実施例に係る半導体素子パッケージの別の例を説明する。
図４は本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図であり、図５は図４に示された半導体素子パッケージの平面図であり、図６は図５に示された半導体素子パッケージのＢ‐Ｂ線断面図である。図４〜図６を参照して、実施例に係る半導体素子パッケージを説明することにおいて、図１〜図３を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
実施例に係る半導体素子パッケージは、図４〜図６に示されたように、パッケージ本体２１０、前記パッケージ本体２１０の上に配置された半導体素子２３０を含むことができる。前記パッケージ本体２１０は、支持部２１１、第１側壁２１２、第２側壁２１３を含むことができる。前記半導体素子２３０は、例えば前記支持部２１１の上に配置される。
実施例によれば、前記支持部２１１、前記第１側壁２１２、前記第２側壁２１３は同一物質で形成される。また、前記支持部２１１、前記第１側壁２１２、前記第２側壁２１３は一体形成される。例えば、前記パッケージ本体２１０は、前記第１側壁２１２によって形成される第１キャビティＣ１と前記第２側壁２１３によって形成される第２キャビティＣ２を含むことができる。前記第１キャビティＣ１と前記第２キャビティＣ２は、例えばドリルのような道具を利用した機械的な加工によって形成される。
実施例によれば、前記パッケージ本体２１０は、金属で形成される。前記パッケージ本体２１０は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体２１０は、単一金属で形成されてもよく、合金で形成されてもよい。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体２１０が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体２１０は、前記半導体素子２３０で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体２１０内に前記半導体素子２３０が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子２３０が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部２２０を含むことができる。前記拡散部２２０は、前記半導体素子２３０の上に配置される。前記拡散部２２０は、前記パッケージ本体２１０の上に配置される。前記拡散部２２０は、前記パッケージ本体２１０によって支持される。前記拡散部２２０は、前記パッケージ本体２１０の第１側壁２１２によって支持される。前記拡散部２２０は、前記第２側壁２１３によって囲まれた前記第２キャビティＣ２内に配置される。前記拡散部２２０は、前記半導体素子２３０から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部２２０は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
実施例に係る前記半導体素子２３０は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子２３０は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば１５度〜２５度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
前記パッケージ本体２１０は、前記支持部２１１、前記支持部２１１の上に配置された第１側壁２１２、前記第１側壁２１２の上に配置された前記第２側壁２１３を含むことができる。
前記第１側壁２１２は、前記支持部２１１の上部面の端部領域に配置される。前記第１側壁２１２は、前記支持部２１１の上部面の外縁周りの領域に配置される。前記第１側壁２１２は、前記支持部２１１の上部面の端部領域において第１厚さｔ２で突出して配置される。前記第１側壁２１２によって前記支持部２１１の上部面の中心領域に前記第１キャビティＣ１が形成される。前記第１側壁２１２は、前記支持部２１１の上部面から上部方向の第１厚さｔ２で突出して第１幅ｗ２の第１上部面を含むことができる。
実施例によれば、前記第１側壁２１２の第１上部面の第１幅ｗ２と前記第１側壁２１２の下部面の幅が同一に形成される。このように形成される場合、前記拡散部２２０を支持できる前記第１側壁２１２の前記第１上部面の第１幅ｗ２が安定的に形成される。前記第１側壁２１２の前記第１上部面領域のうち、前記拡散部２２０と垂直方向に重なって前記拡散部２２０を支持する領域の幅ｗ４は、接着力及び機構的安定性等を考慮して２００μｍ以上に形成される。前記拡散部２２０を支持する領域の幅ｗ４は、前記拡散部２２０の幅に対して１８％〜２２％程度に形成される。前記拡散部２２０を支持する領域の幅ｗ４が前記拡散部２２０の幅に対して１８％より小さい場合には、前記拡散部２２０を安定的に支持できないことがある。また、前記拡散部２２０を支持する領域の幅ｗ４が前記拡散部２２０の幅に対して２２％より大きい場合には、前記拡散部２２０の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。前記拡散部２２０を支持する領域の幅ｗ４は、前記拡散部２２０と前記パッケージ本体２１０との間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第１側壁２１２の第１上部面の第１幅ｗ２が前記第１側壁２１２の下部面の幅より小さく形成される。このように形成される場合、前記第１側壁２１２の内側面と前記支持部２１１の上部面がなす角度は、９０度より大きい鈍角で形成され、前記パッケージ本体２１０の形成工程の自由度が向上する。実施例によれば、前記第１側壁２１２の傾斜角度は、前記半導体素子２３０の大きさ、前記拡散部２２０の大きさ、前記パッケージ本体２１０の加工条件等を考慮して選択的に決定される。
前記第２側壁２１３は、図４〜図７に示されたように、前記第１側壁２１２の上に配置される。前記第２側壁２１３は、前記第１側壁２１２の前記第１上部面の上に上部方向の第２厚さｔ３で突出して配置される。前記第２側壁２１３は、前記第１側壁２１２の前記第１上部面の端部領域に配置される。前記第２側壁２１３は、前記第１側壁２１２の上部面の端部領域で上部方向の第２厚さｔ３で突出して配置される。前記第２側壁２１３によって囲まれた前記第２キャビティＣ２が形成される。
前記第２側壁２１３は、図７に示されたように、複数の階段状に形成された内側面を含むことができる。図７は図６のＰ領域に対する拡大図である。前記第２側壁２１３は、上部から下部へ行くほど幅が漸増する複数の階段状に形成される。例えば、前記第２側壁２１３は、第１厚さｔ３１と第１幅ｗ３１を有する第１層２１３ａ、第２厚さｔ３２と第２幅ｗ３２を有する第２層２１３ｂ、第３厚さｔ３３と第３幅ｗ３３を有する第３層２１３ｃを含むことができる。前記第３層２１３ｃの下部面は、前記第１側壁２１２の前記第１上部面の前記第１幅ｗ２より小さく形成される。前記第２側壁２１３の前記第１幅ｗ３１、前記第２幅ｗ３２、前記第３幅ｗ３３は、前記パッケージ本体２１０をなす物質の強度特性、機構的加工条件等を考慮して選択される。
例えば、前記第２側壁２１３の前記第１厚さｔ３１、前記第２厚さｔ３２、前記第３厚さｔ３３は、それぞれ１３０μｍ〜１７０μｍに形成される。また、前記第２側壁２１３の前記第１幅ｗ３１は、例えば１５０μｍ〜１７０μｍに形成され、前記第２幅ｗ３２は、例えば１００μｍ〜１２０μｍに形成され、前記第３幅ｗ３３は、例えば５０μｍ〜７０μｍに形成される。
図７を参照して説明した実施例では、前記第２側壁２１３の内側面が３階の階段状に形成された場合を説明したが、前記第２側壁２１３の内側面は２階の階段状に形成されてもよく、４階以上の階段状に形成されてもよい。
前記拡散部２２０は、前記第１側壁２１２の前記第１上部面によって支持される。前記拡散部２２０は、前記第２側壁２１３によって囲まれる。前記拡散部２２０は、前記第２側壁２１３によって形成された前記第２キャビティＣ２内に配置される。前記拡散部２２０の下部面の端部領域が前記第１側壁２１２の前記第１上部面によって支持される。前記拡散部２２０の厚さは、前記第２側壁２１３の第２厚さｔ３と同一に形成される。また、前記拡散部２２０の厚さは、前記第２側壁２１３の第２厚さｔ３より小さく形成される。このように、前記拡散部２２０の厚さが前記第２側壁２１３の第２厚さｔ３と同一またはより小さく形成されることで、前記拡散部２２０が前記第２側壁２１３によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部２２０が損傷することを防止できる。
前記半導体素子２３０は、前記支持部２１１の上に配置される。前記半導体素子２３０は、前記支持部２１１の上部面の上に配置される。前記半導体素子２３０は、前記拡散部２２０の下に配置される。前記半導体素子２３０は、前記支持部２１１の上部面の中央領域に配置されて前記第１キャビティＣ１内に配置される。前記半導体素子２３０の厚さは、前記第１側壁２１２の前記第１厚さｔ２より小さく形成される。前記半導体素子２３０の上部面は、前記拡散部２２０の下部面から離隔して配置される。
実施例によれば、前記支持部２１１の外側面２１１Ｓ、前記第１側壁２１２の外側面２１２Ｓ、前記第２側壁２１３の外側面２１３Ｓは段差なく形成される。前記支持部２１１の外側面２１１Ｓ、前記第１側壁２１２の外側面２１２Ｓ、前記第２側壁２１３の外側面２１３Ｓは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部２１１の外側面２１１Ｓの間の距離ｄ１と、前記第１側壁２１２の外側面２１１Ｓの間の距離ｄ２と、前記第２側壁２１３の外側面２１１Ｓの間の距離ｄ３が同一に形成される。
実施例に係る半導体素子パッケージは、前記拡散部２２０と前記第２側壁２１３の間に提供された第１接着層２５０を含むことができる。前記第１接着層２５０は、前記第２側壁２１３と前記拡散部２２０の側面の間に配置される。前記第１接着層２５０は、複数の階段状に提供された前記第２側壁２１３の内側面と前記拡散部２２０の側面の間に配置される。前記第１接着層２５０は、前記第２側壁２１３の第１層２１３ａの内側面と前記拡散部２２０の間に配置される。前記第１接着層２５０は、前記第２側壁２１３の第２層２１３ｂの内側面と前記拡散部２２０の間に配置される。前記第１接着層２５０は、前記第２側壁２１３の第３層２１３ｃの内側面と前記拡散部２２０の間に配置される。このように、前記第２側壁２１３の内側面が複数の階段状に形成されることで、前記第２側壁２１３と前記拡散部２２０の間に配置された前記第１接着層２５０と第２側面２１３の間の接触面積が増加し、機構的な安定性及び充分な接着力を提供できることになる。また、前記第１接着層２５０は、前記拡散部２２０の下部面と前記第１側壁２１２の前記第１上部面の間にも配置される。
前記第１接着層２５０は、前記拡散部２２０が前記第２キャビティＣ２内に安定的に固定されるようにする。前記第１接着層２５０は、前記拡散部２２０が前記第２側壁２１３内に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部２２０と前記本体２００によって形成される空間が前記第１接着層２５０によって密封され、外部から湿気または異質物等が前記半導体素子２３０が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第１接着層２５０は有機物を含むことができる。前記第１接着層２５０はエポキシ系の樹脂を含むことができる。前記第１接着層２５０はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部２１１は、第１支持部２１１ａと第２支持部２１１ｂを含むことができる。前記第１支持部２１１ａと前記第２支持部２１１ｂは、相互離隔して配置される。前記第１支持部２１１ａと前記第２支持部２１１ｂは、電気的に絶縁されて配置される。前記半導体素子２３０は、前記第１支持部２１１ａまたは前記第２支持部２１１ｂの上に配置される。
実施例に係る半導体素子パッケージは、前記第１支持部２１１ａと前記第２支持部２１１ｂの間に配置された第２接着層２６０を含むことができる。前記第２接着層２６０は、前記第１支持部２１１ａと前記第２支持部２１１ｂを電気的に絶縁させることができる。また、前記第２接着層２６０は、前記第１支持部２１１ａと前記第２支持部２１１ｂを物理的に安定的に結合できる機能を提供する。前記第２接着層２６０は、前記第１支持部２１１ａと前記第２支持部２１１ｂの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体２１０は、前記第２接着層２６０によって結合された第１パッケージ本体２１０ａと第２パッケージ本体２１０ｂを含むことができる。
例えば、前記第２接着層２６０は有機物を含むことができる。前記第２接着層２６０はエポキシ系の樹脂を含むことができる。前記第２接着層２６０はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子２３０と前記支持部２１１の間に提供された金属層２４０をさらに含むことができる。例えば、前記半導体素子２３０は、ワイヤー２７０を通じたワイヤーボンディングによって、前記第１支持部２１１ａに電気的に連結される。また、前記半導体素子２３０は、前記第２支持部２１１ｂにダイボンディングを通じて電気的に連結される。前記金属層２４０は、前記半導体素子２３０と前記第２支持部２１１ｂの間に配置される。例えば、前記金属層２４０は、前記半導体素子２３０と前記第２支持部２１１ｂのダイボンディング領域に提供される。前記金属層２４０は、前記半導体素子２３０、ダイボンディングのためのダイペースト(die paste)、前記第２支持部２１１ｂの間の接着力を向上させることができる。前記金属層２４０は、前記ダイペースト物質、前記半導体素子１３０のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層２４０は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層２４０は、単一金属または合金で形成される。例えば、前記金属層２４０は、メッキ工程等によって形成される。
前記金属層２４０は、前記半導体素子２３０と前記支持部２１１の間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子２３０で発生する熱が前記支持部２１１に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部２１１を通じて前記半導体素子２３０に印加される電流の注入特性が向上する。例えば、前記金属層２４０の厚さは、０.０４μｍ〜０.４μｍの範囲に形成される。前記金属層２４０の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層２４０の厚さは、共晶接合(eutectic bonding)が適用される場合には、０.２μｍ〜０.４μｍに形成される。また、前記金属層２４０の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、０.０４μｍ〜０.０６μｍに形成される。
実施例によれば、図５に示されたように、上部方向から見たとき、前記パッケージ本体２１０は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体２１０の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体２１０の外側面は、前記支持部２１１の上部面を基準に垂直に形成される。即ち、前記支持部２１１の外側面２１１Ｓ、前記第１側壁２１２の外側面２１２Ｓ、前記第２側壁２１３の外側面２１３Ｓは、相互段差なく同一平面上に配置される。
前記パッケージ本体２１０は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第１側壁２１２の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第１側壁２１２によって形成される前記第１キャビティＣ１の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。また、前記第２側壁２１３の隣接する二つの辺が会う領域でも直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第２側壁２１３によって形成される前記第２キャビティＣ２の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子２３０が前記第２支持部２１１ｂにダイボンディングによって連結され、前記第１支持部２１１ａにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子２３０と前記支持部２１１の間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子２３０がフリップチップボンディング方式によって前記支持部２１１に電気的に連結されてもよい。また、前記半導体素子２３０が前記第１支持部２１１ａと前記第２支持部２１１ｂの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第１支持部２１１ａと前記第２支持部２１１ｂは、外部から電源が提供されるように配置される。例えば、前記支持部２１１の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体２１０の上に提供された絶縁層をさらに含むことができる。例えば、前記パッケージ本体２１０の上にフォトソルダーレジスト(PSR)が配置される。前記パッケージ本体２１０の前記第２側壁２１３の上部面にフォトソルダーレジスト(PSR)が配置される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体２１０の最上部面に形成され、前記拡散部２２０が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部２２０によって露出された前記第１接着層２５０の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部２２０によって露出された前記第２接着層２６０の上にも形成される。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で提供されるので、小型で提供されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
一方、実施例に係る半導体素子パッケージによれば、前記半導体素子１３０は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子から形成される。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向に円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が一つの発光アパーチャーを有する場合、半導体素子の横長及び縦長は、例えばそれぞれ１００μｍ〜１５０μｍに形成される。そして、高出力の半導体素子が必要な場合には、複数の発光アパーチャーを含むVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子が適用され、半導体素子の大きさは、発光アパーチャーの数の増加に対応するように大きくなる。そして、半導体素子の大きさの増加に応じて拡散部の大きさも増加する必要がある。
ところが、図２及び図５を参照して説明したように、実施例に係るパッケージ本体をなす内側面の辺領域は直線形状に形成されるが、内側面の角領域は曲率を有するラウンド状に形成される。このとき、パッケージ本体が一程大きさ以下に制限される場合、パッケージ本体の内側面の角領域の曲率形状によって拡散部の大きさが制限される。即ち、パッケージ本体の内側面の辺領域と拡散部の側面の間には離隔空間が形成されるにもかかわらず、拡散部の角部分とパッケージ本体の内側面の角部分が当接するほどまで拡散部の大きさが増加しえる制限がある。
このような点を解決するための一つの方案として、前記拡散部の角部分にも曲率を形成することで、パッケージ本体の内側面の辺領域と拡散部の側面の間に離隔空間が生じないほどまで拡散部の大きさを拡張させることができる。しかし、このように拡散部を製造する場合、パッケージ本体の内側面の曲率に合わせて拡散部の角領域も曲率を有するように追加加工をしなければならないので、工程速度及び収率が低下する短所がある。
このような点を考慮して、図８〜図１０に示された実施例に係る半導体素子パッケージが提示される。
以下、図８〜図１０を参照して、実施例に係る半導体素子パッケージの別の例を説明する。
図８は本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図であり、図９は図８に示された半導体素子パッケージの平面図であり、図１０は図９に示された半導体素子パッケージのＣ‐Ｃ線断面図である。図８〜図１０を参照して、実施例に係る半導体素子パッケージを説明することにおいて、図１〜図７を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
実施例に係る半導体素子パッケージは、図８〜図１０に示されたように、パッケージ本体３１０、前記パッケージ本体３１０の上に配置された半導体素子３３０を含むことができる。前記パッケージ本体３１０は、支持部３１１、第１側壁３１２、第２側壁３１３を含むことができる。前記半導体素子３３０は、例えば前記支持部３１１の上に配置される。
実施例によれば、前記支持部３１１、前記第１側壁３１２、前記第２側壁３１３は同一物質で形成される。また、前記支持部３１１、前記第１側壁３１２、前記第２側壁３１３は一体形成される。例えば、前記パッケージ本体３１０は、前記第１側壁３１２によって形成される第１キャビティＣ１と前記第２側壁３１３によって定義される第２キャビティＣ２を含むことができる。前記第１キャビティＣ１と前記第２キャビティＣ２は、例えばドリルのような道具を利用した機械的な加工によって形成される。また、前記第２キャビティＣ２はリセス領域と称することもできる。
実施例によれば、前記パッケージ本体３１０は、金属で形成される。前記パッケージ本体３１０は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体３１０は、単一金属で形成されてもよく、合金で形成されてもよい。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体３１０が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体３１０は、前記半導体素子３３０で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体３１０内に前記半導体素子３３０が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子３３０が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部３２０を含むことができる。前記拡散部３２０は、前記半導体素子３３０の上に配置される。前記拡散部３２０は、前記パッケージ本体３１０の上に配置される。前記拡散部３２０は、前記パッケージ本体３１０によって支持される。前記拡散部３２０は、前記パッケージ本体３１０の第１側壁３１２によって支持される。前記拡散部３２０は、前記第２側壁３１３によって定義された前記第２キャビティＣ２内に配置される。前記拡散部３２０は、前記半導体素子３３０から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部３２０は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
実施例に係る前記半導体素子３３０は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子３３０は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば１５度〜２５度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
前記パッケージ本体３１０は、前記支持部３１１、前記支持部３１１の上に配置された第１側壁３１２、前記第１側壁３１２の上に配置された前記第２側壁３１３を含むことができる。
前記第１側壁３１２は、前記支持部３１１の上部面の端部領域に配置される。前記第１側壁３１２は、前記支持部３１１の上部面の外縁周りの領域に配置される。前記第１側壁３１２は、前記支持部３１１の上部面の端部領域において第１厚さｔ２で突出して配置される。前記第１側壁３１２によって前記支持部３１１の上部面の中心領域に前記第１キャビティＣ１が形成される。前記第１側壁３１２は、前記支持部３１１の上部面から上部方向の第１厚さｔ２で突出して第１幅ｗ２の第１上部面を含むことができる。
実施例によれば、前記第１側壁３１２の第１上部面の第１幅ｗ２と前記第１側壁３１２の下部面の幅が同一に形成される。このように提供される場合、前記拡散部３２０を支持できる前記第１側壁３１２の前記第１上部面の第１幅ｗ２が安定的に形成される。前記第１側壁３１２の前記第１上部面領域のうち、前記拡散部３２０と垂直方向に重なって前記拡散部３２０を支持する領域の幅ｗ４は、接着力及び機構的安定性等を考慮して２００μｍ以上に形成される。前記拡散部３２０を支持する領域の幅ｗ４は、前記拡散部３２０の幅に対して１８％〜２２％程度に提供される。前記拡散部３２０を支持する領域の幅ｗ４が前記拡散部３２０の幅に対して１８％より小さい場合には、前記拡散部３２０を安定的に支持できないことがある。また、前記拡散部３２０を支持する領域の幅ｗ４が前記拡散部３２０の幅に対して２２％より大きい場合には、前記拡散部３２０の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。
前記拡散部３２０を支持する領域の幅ｗ４は、前記拡散部３２０と前記パッケージ本体３１０との間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第１側壁３１２の第１上部面の第１幅ｗ２が前記第１側壁３１２の下部面の幅より小さく形成される。このように形成される場合、前記第１側壁３１２の内側面と前記支持部３１１の上部面がなす角度は、９０度より大きい鈍角で形成され、前記パッケージ本体３１０の形成工程の自由度が向上する。実施例によれば、前記第１側壁３１２の傾斜角度は、前記半導体素子３３０の大きさ、前記拡散部３２０の大きさ、前記パッケージ本体３１０の加工条件等を考慮して選択的に決定される。
前記第２側壁３１３は、前記第１側壁３１２の上に形成される。前記第２側壁３１３は、前記第１側壁３１２の前記第１上部面の上に第２厚さｔ３で突出して配置される。前記第２側壁３１３は、前記第１側壁３１２の前記第１上部面の端部領域に配置される。前記第２側壁３１３は、前記第１側壁３１２の上部面の端部領域で上部方向の第２厚さｔ３で突出して配置される。前記第２側壁３１３によって定義された前記第２キャビティＣ２が形成される。前記第２側壁３１３は、第２幅ｗ３の第２上部面を含むことができる。前記第２側壁３１３の下部面は、前記第２幅ｗ３より広く形成される。前記第２側壁３１３の下部面は、前記第１側壁３１２の前記第１上部面の前記第１幅ｗ２より小さく形成される。前記第２側壁３１３の前記第２幅ｗ３は、前記パッケージ本体３１０をなす物質の強度特性、機構的加工条件等を考慮して、例えば５０μｍ〜２５０μｍに形成される。例えば、前記第２側壁３１３の前記第２幅ｗ３は、前記第１側壁３１２の前記第１幅ｗ２の１／３程度に形成される。
実施例によれば、図８及び図９に示されたように、前記第２側壁３１３は、第１ガイド３１３ａ、第２ガイド３１３ｂ、第３ガイド３１３ｃ、第４ガイド３１３ｄを含むことができる。前記第１ガイド３１３ａ、前記第２ガイド３１３ｂ、前記第３ガイド３１３ｃ、前記第４ガイド３１３ｄは、前記第１側壁３１２の上に配置される。前記第１ガイド３１３ａと前記第３ガイド３１３ｃは相互対向するように配置される。前記第２ガイド３１３ｂと前記第４ガイド３１３ｄは相互対向するように配置される。
前記第１側壁３１２は、図９に示されたように、上部方向から見たとき、例えば四角形形状に形成される。前記第１側壁３１２は、第１角領域Ｘ１、第２角領域Ｘ２、第３角領域Ｘ３、第４角領域Ｘ４を含むことができる。前記第１角領域Ｘ１、第２角領域Ｘ２、第３角領域Ｘ３、第４角領域Ｘ４には、前記第２側壁３１３が形成されなくてもよい。前記第２側壁３１３は、前記第１側壁３１２の隣接する角領域の間の辺に配置され、角領域には配置されなくてもよい。
例えば、前記第１ガイド３１３ａは、前記第１角領域Ｘ１と前記第４角領域Ｘ４の間に配置される。前記第１ガイド３１３ａは、前記第１角領域Ｘ１と前記第４角領域Ｘ４の間に配置された前記第１側壁３１２の上部面に配置される。前記第１角領域Ｘ１と前記第４角領域Ｘ４は、前記第１側壁３１２をなす一つの辺の両端に配置される。
前記第２ガイド３１３ｂは、前記第１角領域Ｘ１と前記第２角領域Ｘ２の間に配置される。前記第２ガイド３１３ｂは、前記第１角領域Ｘ１と前記第２角領域Ｘ２の間に配置された前記第１側壁３１２の上部面に配置される。前記第１角領域Ｘ１と前記第２角領域Ｘ２は、前記第１側壁３１２をなす一つの辺の両端に配置される。
前記第３ガイド３１３ｃは、前記第２角領域Ｘ２と前記第３角領域Ｘ３の間に配置される。前記第３ガイド３１３ｃは、前記第２角領域Ｘ２と前記第３角領域Ｘ３の間に配置された前記第１側壁３１２の上部面に配置される。前記第２角領域Ｘ２と前記第３角領域Ｘ３は、前記第１側壁３１２をなす一つの辺の両端に配置される。
前記第４ガイド３１３ｄは、前記第３角領域Ｘ３と前記第４角領域Ｘ４の間に配置される。前記第４ガイド３１３ｄは、前記第３角領域Ｘ３と前記第４角領域Ｘ４の間に配置された前記第１側壁３１２の上部面に配置される。前記第３角領域Ｘ３と前記第４角領域Ｘ４は、前記第１側壁３１２をなす一つの辺の両端に配置される。
前記拡散部３２０は、前記第１側壁３１２の前記第１上部面によって支持される。前記拡散部３２０は、前記第２側壁３１３によって囲まれる。前記拡散部３２０は、前記第２側壁３１３によって定義された前記第２キャビティＣ２内に配置される。前記拡散部３２０の下部面の端部領域が前記第１側壁３１２の前記第１上部面によって支持される。
前記拡散部３２０は、前記第２側壁３１３の内側面に結合される。前記拡散部３２０は、前記第２側壁３１３の内側面から隣接する両端に提供された角領域方向に延長されて配置される。前記拡散部３２０は、前記第１ガイド３１３ａ、前記第２ガイド３１３ｂ、前記第３ガイド３１３ｃ、前記第４ガイド３１３ｄによって囲まれるように配置される。
前記拡散部３２０は、前記第１ガイド３１３ａの内側面に結合される。前記拡散部３２０は、前記第１ガイド３１３ａの内側面から前記第１角領域Ｘ１方向及び前記第４角領域Ｘ４方向に延長されて配置される。
前記拡散部３２０は、前記第２ガイド３１３ｂの内側面に結合される。前記拡散部３２０は、前記第２ガイド３１３ｂの内側面から前記第１角領域Ｘ１方向及び前記第２角領域Ｘ２方向に延長されて配置される。
前記拡散部３２０は、前記第３ガイド３１３ｃの内側面に結合される。前記拡散部３２０は、前記第３ガイド３１３ｃの内側面から前記第２角領域Ｘ２方向及び前記第３角領域Ｘ３方向に延長されて配置される。
前記拡散部３２０は、前記第４ガイド３１３ｄの内側面に結合される。前記拡散部３２０は、前記第４ガイド３１３ｄの内側面から前記第１角領域Ｘ１方向及び前記第３角領域Ｘ３方向に延長されて配置される。
実施例によれば、前記拡散部３２０が前記第１側壁３１２及び第２側壁３１３と結合される際に、前記第１側壁３１３の上部面角領域で前記拡散部３２０が前記第２側壁３１３の制約を受けることなく延長されて配置される。これによって、半導体素子３３０の大きさが増加する場合にも、前記拡散部３２０の大きさが増加できる設計自由度が高くなる。
前記拡散部３２０の厚さは、前記第２側壁３１３の第２厚さｔ３と同一に形成される。また、前記拡散部３２０の厚さは、前記第２側壁３１３の第２厚さｔ３より小さく形成される。このように、前記拡散部３２０の厚さが前記第２側壁３１３の第２厚さｔ３と同一またはより小さく形成されることで、前記拡散部３２０が前記第２側壁３１３によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部３２０が損傷することを防止できる。
前記半導体素子３３０は、前記支持部３１１の上に配置される。前記半導体素子３３０は、前記支持部３１１の上部面の上に配置される。前記半導体素子３３０は、前記拡散部３２０の下に配置される。前記半導体素子３３０は、前記支持部３１１の上部面の中央領域に配置されて前記第１キャビティＣ１内に配置される。前記半導体素子３３０の厚さは、前記第１側壁３１２の前記第１厚さｔ２より小さく形成される。前記半導体素子３３０の上部面は、前記拡散部３２０の下部面から離隔して配置される。
実施例によれば、前記支持部３１１の外側面３１１Ｓ、前記第１側壁３１２の外側面３１２Ｓ、前記第２側壁３１３の外側面３１３Ｓは段差なく形成される。前記支持部３１１の外側面３１１Ｓ、前記第１側壁３１２の外側面３１２Ｓ、前記第２側壁３１３の外側面３１３Ｓは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部３１１の外側面３１１Ｓの間の距離ｄ１と、前記第１側壁３１２の外側面３１２Ｓの間の距離ｄ２と、前記第２側壁３１３の外側面３１３Ｓの間の距離ｄ３が同一に形成される。
実施例に係る半導体素子パッケージは、前記拡散部３２０と前記第２側壁３１３の間に配置された第１接着層３５０を含むことができる。前記第１接着層３５０は、前記第２側壁３１３と前記拡散部３２０の側面の間に配置される。前記第１接着層３５０は、前記第１ガイド３１３ａの内側面と前記第１ガイド３１３ａに対向する前記拡散部３２０の側面の間に配置される。前記第１接着層３５０は、前記第２ガイド３１３ｂの内側面と前記第２ガイド３１３ｂに対向する前記拡散部３２０の側面の間に配置される。前記第１接着層３５０は、前記第３ガイド３１３ｃの内側面と前記第３ガイド３１３ｃに対向する前記拡散部３２０の側面の間に配置される。前記第１接着層３５０は、前記第４ガイド３１３ｄの内側面と前記第４ガイド３１３ｄに対向する前記拡散部３２０の側面の間に配置される。また、前記第１接着層３５０は、前記拡散部３２０の下部面と前記第１側壁３１２の前記第１上部面の間にも配置される。
前記第１接着層３５０は、前記拡散部３２０が前記第２キャビティＣ２内に安定的に固定されるようにする。前記第１接着層３５０は、前記拡散部３２０が前記第２側壁３１３に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部３２０と前記本体３００によって形成される空間が前記第１接着層３５０によって密封され、外部から湿気または異質物等が前記半導体素子３３０が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第１接着層３５０は有機物を含むことができる。前記第１接着層３５０はエポキシ系の樹脂を含むことができる。前記第１接着層３５０はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部３１１は、第１支持部３１１ａと第２支持部３１１ｂを含むことができる。前記第１支持部３１１ａと前記第２支持部３１１ｂは、相互離隔して配置される。前記第１支持部３１１ａと前記第２支持部３１１ｂは、電気的に絶縁されて配置される。前記半導体素子３３０は、前記第１支持部３１１ａまたは前記第２支持部３１１ｂの上に配置される。
実施例に係る半導体素子パッケージは、前記第１支持部３１１ａと前記第２支持部３１１ｂの間に配置された第２接着層３６０を含むことができる。前記第２接着層３６０は、前記第１支持部３１１ａと前記第２支持部３１１ｂを電気的に絶縁させることができる。また、前記第２接着層３６０は、前記第１支持部３１１ａと前記第２支持部３１１ｂを物理的に安定的に結合できる機能を提供する。前記第２接着層３６０は、前記第１支持部３１１ａと前記第２支持部３１１ｂの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体３１０は、前記第２接着層３６０によって結合された第１パッケージ本体３１０ａと第２パッケージ本体３１０ｂを含むことができる。
例えば、前記第２接着層３６０は有機物を含むことができる。前記第２接着層３６０はエポキシ系の樹脂を含むことができる。前記第２接着層３６０はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子３３０と前記支持部３１１の間に提供された金属層３４０をさらに含むことができる。例えば、前記半導体素子３３０は、ワイヤー３７０を通じたワイヤーボンディングによって、前記第１支持部３１１ａに電気的に連結される。また、前記半導体素子３３０は、前記第２支持部３１１ｂにダイボンディングを通じて電気的に連結される。前記金属層３４０は、前記半導体素子３３０と前記第２支持部３１１ｂの間に配置される。例えば、前記金属層３４０は、前記半導体素子３３０と前記第２支持部３１１ｂのダイボンディング領域に提供される。前記金属層３４０は、前記半導体素子３３０、ダイボンディングのためのダイペースト(die paste)、前記第２支持部３１１ｂの間の接着力を向上させることができる。前記金属層３４０は、前記ダイペースト物質、前記半導体素子３３０のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層３４０は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層３４０は、単一金属または合金で形成される。例えば、前記金属層２４０は、メッキ工程等によって形成される。
前記金属層３４０は、前記半導体素子３３０と前記支持部３１１の間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子３３０で発生する熱が前記支持部３１１に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部３１１を通じて前記半導体素子３３０に印加される電流の注入特性が向上する。例えば、前記金属層３４０の厚さは、０.０４μｍ〜０.４μｍの範囲に形成される。前記金属層３４０の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層３４０の厚さは、共晶接合(eutectic bonding)が適用される場合には、０.２μｍ〜０.４μｍに形成される。また、前記金属層３４０の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、０.０４μｍ〜０.０６μｍに形成される。
実施例によれば、図９に示されたように、上部方向から見たとき、前記パッケージ本体３１０は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体３１０の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体３１０の外側面は、前記支持部３１１の上部面を基準に垂直に形成される。即ち、前記支持部３１１の外側面３１１Ｓ、前記第１側壁３１２の外側面３１２Ｓ、前記第２側壁３１３の外側面３１３Ｓは、相互段差なく同一平面上に配置される。
前記パッケージ本体３１０は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第１側壁３１２の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第１側壁３１２によって形成される前記第１キャビティＣ１の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。即ち、前記第１側壁３１２の第１角領域Ｘ１、第２角領域Ｘ２、第３角領域Ｘ３、第４角領域Ｘ４は曲率を有する内側面として形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子３３０が前記第２支持部３１１ｂにダイボンディングによって連結され、前記第１支持部３１１ａにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子３３０と前記支持部３１１の間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子３３０がフリップチップボンディング方式によって前記支持部３１１に電気的に連結されてもよい。また、前記半導体素子３３０が前記第１支持部３１１ａと前記第２支持部３１１ｂの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第１支持部３１１ａと前記第２支持部３１１ｂは、外部から電源が提供されるように配置される。例えば、前記支持部３１１の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体３１０の上に提供された絶縁層をさらに含むことができる。例えば、前記パッケージ本体３１０の上にフォトソルダーレジスト(PSR)が配置される。前記パッケージ本体３１０の前記第２側壁３１３の上部面にフォトソルダーレジスト(PSR)が配置される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体３１０の最上部面に形成され、前記拡散部３２０が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部３２０によって露出された前記第１接着層３５０の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部３２０によって露出された前記第２接着層３６０の上にも形成される。
一方、図８〜図１０を参照して、実施例に係る半導体素子パッケージを説明することにおいて、前記第２側壁３１３の内側面が平面に形成された場合を基準に説明した。しかし、図４〜図７を参照して説明したように、前記第２側壁３１３の内側面が複数の階段状に形成される。即ち、前記第１ガイド３１３ａ、第２ガイド３１３ｂ、第３ガイド３１３ｃ、第４ガイド３１３ｄのうち少なくとも一つの内側面が複数の階段状に形成される。このように、前記第２側壁３１３の内側面が複数の階段状に形成される場合には、前記拡散部３２０と前記第２側壁３１３の間に前記第１接着層３５０が配置される空間が充分に確保される。これによって、前記拡散部３２０と前記パッケージ本体３１０との間の結合力がさらに向上する。
また、実施例によれば、前記拡散部３２０の厚さが前記第２側壁３１３の第２厚さｔ３より厚く形成される。このように形成される場合、パッケージ本体３１０の厚さを小さく形成しながら前記拡散部３２０の厚さを大きく選択できる設計自由度が高くなる。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で形成されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、拡散部が第１側壁及び第２側壁と結合される際に、第１側壁の上部面角領域で拡散部が第２側壁の制約を受けることなく延長されて配置される。これによって、高出力を具現するために半導体素子の大きさが増加する場合にも、パッケージ本体を小型で具現しながらも拡散部の大きさを増加させることができる設計自由度が高くなる。
次に、図１１〜図１３を参照して、パッケージ本体を小型で具現しながら拡散部とパッケージ本体の間の結合力を向上させることができる実施例に係る半導体素子パッケージの別の例を説明する。
図１１は本発明の実施例に係る半導体素子パッケージの別の例を示した分解斜視図であり、図１２は図１１に示された半導体素子パッケージの平面図であり、図１３は図１２に示された半導体素子パッケージのＤ‐Ｄ線断面図である。図１１〜図１３を参照して、実施例に係る半導体素子パッケージを説明することにおいて、図１〜図１０を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
実施例に係る半導体素子パッケージは、図１１〜図１３に示されたように、パッケージ本体４１０、前記パッケージ本体４１０の上に配置された半導体素子４３０を含むことができる。前記パッケージ本体４１０は、支持部４１１、第１側壁４１２、第２側壁４１３を含むことができる。前記半導体素子４３０は、例えば前記支持部４１１の上に配置される。
実施例によれば、前記支持部４１１、前記第１側壁４１２、前記第２側壁４１３は同一物質で形成される。また、前記支持部４１１、前記第１側壁４１２、前記第２側壁４１３は一体形成される。例えば、前記パッケージ本体４１０は、前記第１側壁４１２によって形成される第１キャビティＣ１と前記第２側壁４１３によって定義される第２キャビティＣ２を含むことができる。前記第１キャビティＣ１と前記第２キャビティＣ２は、例えばドリルのような道具を利用した機械的な加工によって形成される。また、前記第２キャビティＣ２はリセス(recess)領域と称することもできる。
実施例によれば、前記パッケージ本体４１０は、金属で形成される。前記パッケージ本体４１０は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記パッケージ本体４１０は、単一金属で形成されてもよく、合金で形成されてもよい。
実施例に係る半導体素子パッケージによれば、前記パッケージ本体４１０が放熱特性が優れる金属から形成されることで、熱放出効果が向上する。前記パッケージ本体４１０は、前記半導体素子４３０で発生する熱を外部に効率的に排出できる。また、金属物質で一体形成されて機構的な安定性を有する前記パッケージ本体４１０内に前記半導体素子４３０が配置されることで、半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記半導体素子４３０が損傷することを防止できる。
また、実施例に係る半導体素子パッケージは、拡散部４２０を含むことができる。前記拡散部４２０は、前記半導体素子４３０の上に配置される。前記拡散部４２０は、前記パッケージ本体４１０の上に配置される。前記拡散部４２０は、前記パッケージ本体４１０によって支持される。前記拡散部４２０は、前記パッケージ本体４１０の第１側壁４１２によって支持される。前記拡散部４２０は、前記第２側壁４１３によって定義された前記第２キャビティＣ２内に配置される。前記拡散部４２０は、前記半導体素子４３０から発光された光のビームの画角を拡張させる機能を含むことができる。前記拡散部４２０は、例えばマイクロレンズ、凹凸パターン等を含むことができる。
実施例に係る前記半導体素子４３０は、発光ダイオード素子、レーザーダイオード素子を含む発光素子から選択される。例えば、前記半導体素子４３０は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、上部面から上部方向にビームを放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、例えば１５度〜２５度程度のビームの画角でビームを上部方向に放出することができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、円形ビームを放出する単一発光アパーチャー(aperture)または複数の発光アパーチャーを含むことができる。VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の例は、後で再説明する。
前記パッケージ本体４１０は、前記支持部４１１、前記支持部４１１の上に配置された前記第１側壁４１２、前記第１側壁４１２の上に配置された前記第２側壁４１３を含むことができる。
前記第１側壁４１２は、前記支持部４１１の上部面の端部領域に配置される。前記第１側壁４１２は、前記支持部４１１の上部面の外縁周りの領域に配置される。前記第１側壁４１２は、前記支持部４１１の上部面の端部領域において第１厚さｔ２で突出して配置される。前記第１側壁４１２によって前記支持部４１１の上部面の中心領域に前記第１キャビティＣ１が形成される。前記第１側壁４１２は、前記支持部４１１の上部面から上部方向の第１厚さｔ２で突出して第１幅ｗ２の第１上部面を含むことができる。
実施例によれば、前記第１側壁４１２の第１上部面の第１幅ｗ２と前記第１側壁４１２の下部面の幅が同一に形成される。このように提供される場合、前記拡散部４２０を支持できる前記第１側壁４１２の前記第１上部面の第１幅ｗ２が安定的に形成される。前記第１側壁４１２の前記第１上部面領域のうち、前記拡散部４２０と垂直方向に重なって前記拡散部４２０を支持する領域の幅ｗ４は、接着力及び機構的安定性等を考慮して、例えば２００μｍ以上に形成される。前記拡散部４２０を支持する領域の幅ｗ４は、前記拡散部４２０の幅に対して１８％〜２２％程度に形成される。前記拡散部４２０を支持する領域の幅ｗ４が前記拡散部４２０の幅に対して１８％より小さい場合には、前記拡散部４２０を安定的に支持できないことがある。また、前記拡散部４２０を支持する領域の幅ｗ４が前記拡散部４２０の幅に対して２２％より大きい場合には、前記拡散部４２０の大きさが過大となって、結果的に半導体素子パッケージの大きさが大きくなる短所がある。前記拡散部４２０を支持する領域の幅ｗ４は、前記拡散部４２０と前記パッケージ本体４１０の間の接着程度(bondability)に応じて、接着領域の面積が調節される。または、前記第１側壁４１２の第１上部面の第１幅ｗ２が前記第１側壁４１２の下部面の幅より小さく形成される。このように形成される場合、前記第１側壁４１２の内側面と前記支持部４１１の上部面がなす角度は、９０度より大きい鈍角で形成され、前記パッケージ本体４１０の形成工程の自由度が向上する。実施例によれば、前記第１側壁４１２の傾斜角度は、前記半導体素子４３０の大きさ、前記拡散部４２０の大きさ、前記パッケージ本体４１０の加工条件等を考慮して選択的に決定される。
前記第２側壁４１３は、前記第１側壁４１２の上に配置される。前記第２側壁４１３は、前記第１側壁４１２の前記第１上部面の上に第２厚さｔ３で突出して配置される。前記第２側壁４１３は、前記第１側壁４１２の前記第１上部面の端部領域に配置される。前記第２側壁４１３は、前記第１側壁４１２の上部面の端部領域で上部方向の第２厚さｔ３で突出して配置される。前記第２側壁４１３によって定義された前記第２キャビティＣ２が形成される。前記第２側壁４１３は、第２幅ｗ３の第２上部面を含むことができる。前記第２側壁４１３の下部面は、前記第２幅ｗ３より広く形成される。前記第２側壁４１３の下部面は、前記第１側壁４１２の前記第１上部面の前記第１幅ｗ２より小さく形成される。前記第２側壁４１３の前記第２幅ｗ３は、前記パッケージ本体４１０をなす物質の強度特性、機構的加工条件等を考慮して、例えば５０μｍ〜２５０μｍに形成される。
実施例によれば、図１１及び図１２に示されたように、前記第２側壁４１３は、第１ガイド４１３ａ、第２ガイド４１３ｂ、第３ガイド４１３ｃ、第４ガイド４１３ｄを含むことができる。前記第１ガイド４１３ａ、前記第２ガイド４１３ｂ、前記第３ガイド４１３ｃ、前記第４ガイド４１３ｄは、前記第１側壁４１２の上に配置される。前記第１ガイド４１３ａと前記第３ガイド４１３ｃは相互対向するように配置される。前記第２ガイド４１３ｂと前記第４ガイド４１３ｄは相互対向するように配置される。
前記第１側壁４１２は、図１２に示されたように、上部方向から見たとき、例えば四角形形状に形成される。前記第１側壁４１２は、第１角領域Ｘ１、第２角領域Ｘ２、第３角領域Ｘ３、第４角領域Ｘ４を含むことができる。前記第１角領域Ｘ１、第２角領域Ｘ２、第３角領域Ｘ３、第４角領域Ｘ４には、前記第２側壁４１３が形成されなくてもよい。前記第２側壁４１３は、前記第１側壁４１２の隣接する角領域との間に配置され、角領域には配置されなくてもよい。
例えば、前記第１ガイド４１３ａは、前記第１角領域Ｘ１と前記第４角領域Ｘ４の間に配置される。前記第１ガイド４１３ａは、前記第１角領域Ｘ１と前記第４角領域Ｘ４の間に配置された前記第１側壁４１２の上部面に配置される。前記第１角領域Ｘ１と前記第４角領域Ｘ４は、前記第１側壁４１２をなす一つの辺の両端に配置される。
前記第２ガイド４１３ｂは、前記第１角領域Ｘ１と前記第２角領域Ｘ２の間に配置される。前記第２ガイド４１３ｂは、前記第１角領域Ｘ１と前記第２角領域Ｘ２の間に配置された前記第１側壁４１２の上部面に配置される。前記第１角領域Ｘ１と前記第２角領域Ｘ２は、前記第１側壁４１２をなす一つの辺の両端に配置される。
前記第３ガイド４１３ｃは、前記第２角領域Ｘ２と前記第３角領域Ｘ３の間に配置される。前記第３ガイド４１３ｃは、前記第２角領域Ｘ２と前記第３角領域Ｘ３の間に配置された前記第１側壁４１２の上部面に配置される。前記第２角領域Ｘ２と前記第３角領域Ｘ３は、前記第１側壁４１２をなす一つの辺の両端に配置される。
前記第４ガイド４１３ｄは、前記第３角領域Ｘ３と前記第４角領域Ｘ４の間に配置される。前記第４ガイド４１３ｄは、前記第３角領域Ｘ３と前記第４角領域Ｘ４の間に配置された前記第１側壁４１２の上部面に配置される。前記第３角領域Ｘ３と前記第４角領域Ｘ４は、前記第１側壁４１２をなす一つの辺の両端に配置される。
前記拡散部４２０は、前記第１側壁４１２の前記第１上部面によって支持される。前記拡散部４２０は、前記第２側壁４１３によって囲まれる。前記拡散部４２０は、前記第２側壁４１３によって定義された前記第２キャビティＣ２内に配置される。前記拡散部４２０の下部面の端部領域が前記第１側壁４１２の前記第１上部面によって支持される。
前記拡散部４２０は、前記第２側壁４１３の内側面に結合される。前記拡散部４２０は、前記第２側壁４１３の内側面から隣接する両端に提供された角領域方向に延長されて配置される。前記拡散部４２０は、前記第１ガイド４１３ａ、前記第２ガイド４１３ｂ、前記第３ガイド４１３ｃ、前記第４ガイド４１３ｄによって囲まれるように配置される。
前記拡散部４２０は、前記第１ガイド４１３ａの内側面に結合される。前記拡散部４２０は、前記第１ガイド４１３ａの内側面から前記第１角領域Ｘ１方向及び前記第４角領域Ｘ４方向に延長されて配置される。
前記拡散部４２０は、前記第２ガイド４１３ｂの内側面に結合される。前記拡散部４２０は、前記第２ガイド４１３ｂの内側面から前記第１角領域Ｘ１方向及び前記第２角領域Ｘ２方向に延長されて配置される。
前記拡散部４２０は、前記第３ガイド４１３ｃの内側面に結合される。前記拡散部４２０は、前記第３ガイド４１３ｃの内側面から前記第２角領域Ｘ２方向及び前記第３角領域Ｘ３方向に延長されて配置される。
前記拡散部４２０は、前記第４ガイド４１３ｄの内側面に結合される。前記拡散部４２０は、前記第４ガイド４１３ｄの内側面から前記第１角領域Ｘ１方向及び前記第３角領域Ｘ３方向に延長されて配置される。
実施例によれば、前記拡散部４２０が前記第１側壁４１２及び第２側壁４１３と結合される際に、前記第１側壁４１３の上部面角領域で前記拡散部４２０が前記第２側壁４１３の制約を受けることなく延長されて配置される。これによって、半導体素子４３０の大きさが増加する場合にも、前記拡散部４２０の大きさが増加できる設計自由度が高くなる。
前記拡散部４２０の厚さは、前記第２側壁４１３の第２厚さｔ３と同一に形成される。また、前記拡散部４２０の厚さは、前記第２側壁４１３の第２厚さｔ３より小さく形成される。このように、前記拡散部４２０の厚さが前記第２側壁４１３の第２厚さｔ３と同一またはより小さく形成されることで、前記拡散部４２０が前記第２側壁４１３によって保護される。即ち、実施例に係る半導体素子パッケージが落下または外部から衝撃を受けた場合にも、前記拡散部４２０が損傷することを防止できる。
前記半導体素子４３０は、前記支持部４１１の上に配置される。前記半導体素子４３０は、前記支持部４１１の上部面の上に配置される。前記半導体素子４３０は、前記拡散部４２０の下に配置される。前記半導体素子４３０は、前記支持部４１１の上部面の中央領域に配置されて前記第１キャビティＣ１内に配置される。前記半導体素子４３０の厚さは、前記第１側壁４１２の前記第１厚さｔ２より小さく形成される。前記半導体素子４３０の上部面は、前記拡散部４２０の下部面から離隔して配置される。
実施例によれば、前記支持部４１１の外側面４１１Ｓ、前記第１側壁４１２の外側面４１２Ｓ、前記第２側壁４１３の外側面４１３Ｓは段差なく形成される。前記支持部４１１の外側面４１１Ｓ、前記第１側壁４１２の外側面４１２Ｓ、前記第２側壁４１３の外側面４１３Ｓは、段差なく一つの平面をなすように形成される。別の表現として、前記支持部４１１の外側面４１１Ｓの間の距離ｄ１と、前記第１側壁４１２の外側面４１２Ｓの間の距離ｄ２と、前記第２側壁４１３の外側面４１３Ｓの間の距離ｄ３が同一に形成される。
実施例に係る半導体素子パッケージは、前記拡散部４２０と前記第２側壁４１３の間に配置された第１接着層４５０を含むことができる。前記第１接着層４５０は、前記第２側壁４１３と前記拡散部４２０の側面の間に配置される。前記第１接着層４５０は、前記第１ガイド４１３ａの内側面と前記第１ガイド４１３ａに対向する前記拡散部４２０の側面の間に配置される。前記第１接着層４５０は、前記第２ガイド４１３ｂの内側面と前記第２ガイド４１３ｂに対向する前記拡散部４２０の側面の間に配置される。前記第１接着層４５０は、前記第３ガイド４１３ｃの内側面と前記第３ガイド４１３ｃに対向する前記拡散部４２０の側面の間に配置される。前記第１接着層４５０は、前記第４ガイド４１３ｄの内側面と前記第４ガイド４１３ｄに対向する前記拡散部４２０の側面の間に配置される。
また、前記第１接着層４５０は、前記拡散部４２０の下部面と前記第１側壁４１２の前記第１上部面の間にも配置される。実施例によれば、図１３及び図１４に示されたように、前記第１側壁４１２の上部面に凹部４８０が形成される。前記凹部４８０は、前記第１側壁４１２の上部面に少なくとも一つ形成される。前記凹部４８０は、前記拡散部４２０と前記第１側壁４１２の上部面の間に形成される。前記凹部４８０内に前記第１接着層４５０が配置されるにつれ前記拡散部４２０と前記第１側壁４１２間の結合力が向上する。
前記凹部４８０の断面は、多角形、円形、楕円形を含むグループのうち少なくとも一つを含むことができる。図１４は、一例として前記凹部４６０の断面が三角形形状で提供された場合を示したものである。
凹部４８０の厚さｈ１、凹部４８０の幅ｈ２、凹部４８０の間の間隔ｈ３は、前記第１側壁４１２の上部面の幅ｗ２、前記第１側壁４１２の上部面に垂直方向に重なって支持される前記拡散部４２０の幅ｗ４、前記第１接着層４５０の接着力等を考慮して選択される。例えば、前記凹部４８０の厚さｈ１は４５μｍ〜５５μｍに形成される。前記凹部４８０の幅ｈ２は４５μｍ〜５５μｍに形成される。前記凹部４８０が複数形成される場合、隣接する凹部４８０の間の間隔ｈ３は８０μｍ〜１２０μｍに形成される。
このように、前記第１接着層４５０は、前記拡散部４２０が前記第２キャビティＣ２内に安定的に固定されるようにする。前記第１接着層４５０は、前記拡散部４２０が前記第２側壁４１３に安定的に配置されるようにする。前記第１接着層４５０は、前記拡散部４２０が前記第１側壁４１２の上部面に安定的に配置されるようにする。これによって、実施例に係る半導体素子パッケージによれば、前記拡散部４２０と前記本体４００によって形成される空間が前記第１接着層４５０によって密封され、外部から湿気または異質物等が前記半導体素子４３０が配置された空間に浸透することを効果的に防止でき、信頼性が向上する。
例えば、前記第１接着層４５０は有機物を含むことができる。前記第１接着層４５０はエポキシ系の樹脂を含むことができる。前記第１接着層４５０はシリコーン系の樹脂を含むことができる。
実施例によれば、前記支持部４１１は、第１支持部４１１ａと第２支持部４１１ｂを含むことができる。前記第１支持部４１１ａと前記第２支持部４１１ｂは、相互離隔して配置される。前記第１支持部４１１ａと前記第２支持部４１１ｂは、電気的に絶縁されて配置される。前記半導体素子４３０は、前記第１支持部４１１ａまたは前記第２支持部４１１ｂの上に配置される。
実施例に係る半導体素子パッケージは、前記第１支持部４１１ａと前記第２支持部４１１ｂの間に配置された第２接着層４６０を含むことができる。前記第２接着層４６０は、前記第１支持部４１１ａと前記第２支持部４１１ｂを電気的に絶縁させることができる。また、前記第２接着層４６０は、前記第１支持部４１１ａと前記第２支持部４１１ｂを物理的に安定的に結合できる機能を提供する。前記第２接着層４６０は、前記第１支持部４１１ａと前記第２支持部４１１ｂの間の電気的な絶縁及び接着機能を提供する。実施例に係るパッケージ本体４１０は、前記第２接着層４６０によって結合された第１パッケージ本体４１０ａと第２パッケージ本体４１０ｂを含むことができる。
例えば、前記第２接着層４６０は有機物を含むことができる。前記第２接着層４６０はエポキシ系の樹脂を含むことができる。前記第２接着層４６０はシリコーン系の樹脂を含むことができる。
実施例に係る半導体素子パッケージは、前記半導体素子４３０と前記支持部４１１の間に提供された金属層４４０をさらに含むことができる。例えば、前記半導体素子４３０は、ワイヤー４７０を通じたワイヤーボンディングによって、前記第１支持部４１１ａに電気的に連結される。また、前記半導体素子４３０は、前記第２支持部４１１ｂにダイボンディングを通じて電気的に連結される。前記金属層４４０は、前記半導体素子４３０と前記第２支持部４１１ｂの間に配置される。例えば、前記金属層４４０は、前記半導体素子４３０と前記第２支持部４１１ｂのダイボンディング領域に提供される。前記金属層４４０は、前記半導体素子４３０、ダイボンディングのためのダイペースト(die paste)、前記第２支持部４１１ｂの間の接着力を向上させることができる。前記金属層４４０は、前記ダイペースト物質、前記半導体素子４３０のダイボンディング領域の物質を考慮して選択される。例えば、前記金属層４４０は、金(Au)、アルミニウム(Al)、銅(Cu)、銀(Ag)を含む金属のうち少なくとも一つを含む単一層または多層構造を有することができる。前記金属層４４０は、単一金属または合金で形成される。例えば、前記金属層２４０は、メッキ工程等によって形成される。
前記金属層４４０は、前記半導体素子４３０と前記支持部４１１の間に金属結合を提供することができる。これによって、実施例によれば、前記半導体素子４３０で発生する熱が前記支持部４１１に伝達される放熱特性が向上する。また、電気的な面においても、前記支持部４１１を通じて前記半導体素子４３０に印加される電流の注入特性が向上する。例えば、前記金属層４４０の厚さは、０.０４μｍ〜０.４μｍの範囲に形成される。前記金属層４４０の厚さは、ダイボンディングの工程方式に応じて選択的に変更できる。例えば、前記金属層４４０の厚さは、共晶接合(eutectic bonding)が適用される場合には、０.２μｍ〜０.４μｍに形成される。また、前記金属層４４０の厚さは、ピックアンドプレースボンディング(pick and place bonding)が適用される場合には、０.０４μｍ〜０.０６μｍに形成される。
実施例によれば、図１２に示されたように、上部方向から見たとき、前記パッケージ本体４１０は、四角形状に形成される。実施例に係る半導体パッケージの製造方法の例は、後で再説明するが、前記パッケージ本体４１０の外側面は、ダイシング(dicing)のような切断工程によって形成される。これによって、前記パッケージ本体４１０の外側面は、前記支持部４１１の上部面を基準に垂直に形成される。即ち、前記支持部４１１の外側面４１１Ｓ、前記第１側壁４１２の外側面４１２Ｓ、前記第２側壁４１３の外側面４１３Ｓは、相互段差なく同一平面上に配置される。
前記パッケージ本体４１０は、例えばドリル(drill)等の道具による機械的加工によって形成される。これによって、前記第１側壁４１２の隣接する二つの辺が会う領域では直線ではなく曲率を有するラウンド状の内側面が形成される。別の表現として、前記第１側壁４１２によって形成される前記第１キャビティＣ１の辺領域は直線形状に形成され、隣接する二つの辺の間の角領域は曲率を有する形状に形成される。即ち、前記第１側壁４１２の第１角領域Ｘ１、第２角領域Ｘ２、第３角領域Ｘ３、第４角領域Ｘ４は曲率を有する内側面として形成される。
以上で説明した実施例に係る半導体素子パッケージは、前記半導体素子４３０が前記第２支持部４１１ｂにダイボンディングによって連結され、前記第１支持部４１１ａにワイヤーボンディングによって連結される場合を基準に説明したが、前記半導体素子４３０と前記支持部４１１の間の電気的な連結は、多様に変形して適用することができる。例えば、前記半導体素子４３０がフリップチップボンディング方式によって前記支持部４１１に電気的に連結されてもよい。また、前記半導体素子４３０が前記第１支持部４１１ａと前記第２支持部４１１ｂの両方にワイヤーボンディング方式によって電気的に連結されてもよい。
実施例によれば、前記第１支持部４１１ａと前記第２支持部４１１ｂは、外部から電源が提供されるように配置される。例えば、前記支持部４１１の下に電源を提供するための回路基板が配置されてもよい。実施例に係る半導体素子パッケージが回路基板に直接実装されてもよい。
また、実施例に係る半導体素子パッケージは、外部異質物による電気的断線が発生することを防止するために、前記パッケージ本体４１０の上に提供された絶縁層をさらに含むことができる。例えば、前記パッケージ本体４１０の上にフォトソルダーレジスト(PSR)が提供される。前記パッケージ本体４１０の前記第２側壁４１３の上部面にフォトソルダーレジスト(PSR)が提供される。前記フォトソルダーレジスト(PSR)は、前記パッケージ本体４１０の最上部面に形成され、前記拡散部４２０が配置されていない領域に形成される。また、前記フォトソルダーレジスト(PSR)は、前記拡散部４２０によって露出された前記第１接着層４５０の上にも形成される。前記フォトソルダーレジスト(PSR)は、前記拡散部４２０によって露出された前記第２接着層４６０の上にも形成されることができる
一方、図１１〜図１４を参照して説明した前記凹部４８０は、図１〜図７を参照して説明した半導体素子パッケージにも適用することができる。即ち、前記凹部４８０は、図１〜図３を参照して説明した半導体素子パッケージの前記第１側壁１１２の上部面にも形成される。また、前記凹部４８０は、図４〜図７を参照して説明した前記第１側壁２１２の上部面にも形成される。このように、前記第１側壁１１２、２１２の上部面に凹部が形成される場合には、前記拡散部１２０、２２０と前記第１側壁１１２、２１２の間に前記第１接着層１５０、２５０が配置される空間が充分に確保される。これによって、前記拡散部１２０、２２０と前記パッケージ本体１１０、２１０の間の結合力がさらに向上する。
以上で説明したように、実施例に係る半導体素子パッケージによれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で提供されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージによれば、拡散部が第１側壁及び第２側壁と結合される際に、第１側壁の上部面角領域で拡散部が第２側壁の制約を受けることなく延長されて配置される。これによって、高出力を具現するために半導体素子の大きさが増加する場合にも、パッケージ本体を小型で具現しながらも拡散部の大きさを増加させることができる設計自由度が高くなる。
以下、図１５〜図１７を参照して、本発明の実施例に係る半導体素子パッケージの製造方法を説明する。
図１５〜図１７は本発明の実施例に係る半導体素子パッケージの製造方法を示した図面である。図１５〜図１７を参照して、実施例に係る半導体素子パッケージの製造方法を説明することにおいて、図１〜図１４を参照して説明した内容と重なる事項に対しては、説明を省略することがある。
まず、本発明の実施例に係る半導体素子パッケージの製造方法によれば、図１５に示されたように複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４がアレイされた基板が提供される。図１５及び図１６にはＰ１、Ｐ２、Ｐ３、Ｐ４のパッケージ本体が図示されたが、実施例に係るアレイ基板は、横方向、縦方向にそれぞれ３つ以上のマトリックス形態に配列された複数のパッケージ本体を含むことができる。前記複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４のそれぞれは、図１〜図１４を参照して説明した半導体素子パッケージに適用されたいずれか一つのパッケージ本体１１０、２１０、３１０、４１０に対応することができる。図１５〜図１７には、前記複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４が図８〜図１０を参照して説明したパッケージ本体３１０に対応する場合に対して示した。
実施例によれば、前記アレイ基板は、金属で形成される。前記アレイ基板は、例えばアルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)等を含む金属のうち少なくとも一つを含むことができる。前記アレイ基板は、単一金属で形成されてもよく、合金で形成されてもよい。前記複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４のそれぞれは、第１キャビティＣ１と第２キャビティＣ２を含むように加工される。前記第１キャビティＣ１と前記第２キャビティＣ２は、例えばドリル(drill)等の道具による機械的加工によって形成される。前記第２キャビティＣ２はリセス領域と称することもできる。前記第２キャビティＣ２は、第１ガイド３１３ａ、第２ガイド３１３ｂ、第３ガイド３１３ｃ、第４ガイド３１３ｄによってその周りが定義される。前記第１ガイド３１３ａ、前記第２ガイド３１３ｂ、前記第３ガイド３１３ｃ、前記第４ガイド３１３ｄは、第１側壁３１２の上部面の上に形成される。前記複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４のそれぞれは、第２接着層３６０を含むことができる。
そして、前記複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４のそれぞれの前記第１キャビティＣ１に半導体素子３３０がそれぞれ配置される。前記半導体素子３３０のそれぞれは、対応する前記複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４にそれぞれ電気的に連結される。
このとき、図１６に示されたように、前記半導体素子３３０は、ワイヤー３７０ボンディングまたはダイボンディングを通じてパッケージ本体３１０に電気的に連結される。例えば、前記半導体素子３３０は、ウェハレベルの素子として形成される。また、前記半導体素子３３０は、例えばVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。
続いて、図１６に示されたように、前記半導体素子３３０の上部に拡散部３２０が配置される。前記拡散部３２０は、前記第１ガイド３１３ａ、前記第２ガイド３１３ｂ、前記第３ガイド３１３ｃ、前記第４ガイド３１３ｄによって結合される。前記拡散部３２０は、前記第１ガイド３１３ａ、前記第２ガイド３１３ｂ、前記第３ガイド３１３ｃ、前記第４ガイド３１３ｄに第１接着層３５０によって接着される。前記拡散部３２０は、前記第１側面３１２の上部面に支持される。前記拡散部３２０は、例えばアレイ基板の大きさに対応する大きさで形成された後、各パッケージ本体に結合できる大きさに切断されて配置される。
次に、図１６に示された切断ライン(DL)による切断工程によって複数のパッケージ本体Ｐ１、Ｐ２、Ｐ３、Ｐ４が個別パッケージ本体に分離される。これによって、図１７に示されたように、個別半導体素子パッケージが形成される。
以上で説明したように、実施例に係る半導体素子パッケージの製造方法によれば、パッケージ本体が放熱特性が優れる金属で形成されるので、小型で提供されながらも、熱放出効果が向上し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージの製造方法によれば、パッケージ本体が金属物質で一体形成されて機構的な安定性が提供されるので、半導体素子パッケージが落下または外部から衝撃を受ける場合にも、パッケージ本体内に配置された半導体素子と拡散部が損傷することを防止し、信頼性を向上させることができる。
また、実施例に係る半導体素子パッケージの製造方法によれば、拡散部が第１側壁及び第２側壁と結合される際に、第１側壁の上部面角領域で拡散部が第２側壁の制約を受けることなく延長されて配置される。これによって、高出力を具現するために半導体素子の大きさが増加する場合にも、パッケージ本体を小型で具現しながらも拡散部の大きさを増加させることができる設計自由度が高くなる。
また、実施例に係る半導体素子製造方法によれば、複数のパッケージ本体を一括的に形成し、ウェハレベルの半導体素子を実装することで、製造工程を簡素化し、製造費用を減らすことができる長所がある。
以下、図１８及び図１９を参照して、実施例に係る半導体素子パッケージに適用される半導体素子の例を説明する。図１８は本発明の実施例に係る半導体素子を示した平面図であり、図１９は図１８に示された半導体素子のＥ‐Ｅ線断面図である。
実施例に係る半導体素子１１００は、図１８及び図１９に示されたように、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子からなることができる。
前記半導体素子１１００は、発光構造物１１１０、第１電極１１２０、第２電極１１６０を含むことができる。
前記第１電極１１２０は、接着層１１２１、基板１１２３、第１導電層１１２５を含むことができる。
前記接着層１１２１は、共晶接合が可能な物質を含むことができる。例えば、前記接着層１１２１は、AuSn、NiSnまたはInAuの少なくとも一つを含むことができる。
前記基板１１２３は、導電性基板として提供される。前記基板１１２３は、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅-タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、AlN、GaAs、ZnO、SiC等)を含む導電性物質から選択された少なくとも一つからなることができる。前記基板１１２３は、別の例として導電性シートからなることができる。
一方、前記基板１１２３がGaAsのような適切なキャリアウェハからなる場合、前記基板１１２３において前記発光構造物１１０が成長することができる。このような場合、前記接着層１１２１は省略される。
前記第１導電層１１２５は、前記基板１１２３の下に配置される。前記第１導電層１１２５は、Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag及びAuとこれらの選択的な合金から選択され、単層または多層構造を有することができる。
前記発光構造物１１１０は、第１電極１１２０の上に配置された第１半導体層１１１１、活性層１１１３、アパーチャー層１１１４、第２半導体層１１１５を含むことができる。前記発光構造物１１１０は、複数の化合物半導体層として成長することができる。前記複数の化合物半導体層は、電子ビーム蒸着装置、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重型熱蒸着器(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等によって形成される。
前記第１半導体層１１１１は、第１導電型のドーパントがドーピングされたＩＩＩ族-Ｖ族またはＩＩ族-ＶＩ族の化合物半導体のうち少なくとも一つからなることができる。例えば、前記第１半導体層１１１１は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第１半導体層１１１１は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体物質からなることができる。前記第１半導体層１１１１は、第１導電型のドーパント、例えばSi、Ge、Sn、Se、Te等のn型ドーパントがドーピングされたn型半導体層となることができる。前記第１半導体層１１１１は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBR(Distributed Bragg Reflector)であってもよい。
前記活性層１１１３は、ＩＩＩ族-Ｖ族またはＩＩ族-ＶＩ族の化合物半導体のうち少なくとも一つからなることができる。例えば、前記活性層１１１３は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記活性層１１１３は、多重井戸構造にて具現された場合、前記活性層１１１３は交互に配置された複数の井戸層と複数の障壁層を含むことができる。前記複数の井戸層は、例えばInpGa1-pAs(0≦p≦1)の組成式を有する半導体材料からなることができる。前記障壁層は、例えばInqGa1-qAs(0≦q≦1)の組成式を有する半導体材料からなることができる。
前記アパーチャー層１１１４は、前記活性層１１１３の上に配置される。前記アパーチャー層１１１４は、中心部に円形の開口部を含むことがある。前記アパーチャー層１１１４は、活性層１１１３の中心部に電流が集中するように電流移動を制限する機能を含むことができる。即ち、前記アパーチャー層１１４は、共振波長を調整し、活性層１１１３から垂直方向に発光するビームの角を調節することができる。前記アパーチャー層１１１４は、SiO2または、Al2O3のような絶縁物質を含むことができる。また、前記アパーチャー層１１１４は、前記活性層１１１３、第１及び第２半導体層１１１１、１１１５より高いバンドギャップを有することができる。
前記第２半導体層１１１５は、第２導電型のドーパントがドーピングされたＩＩＩ族-Ｖ族またはＩＩ族-Ｖｉ族の化合物半導体のうち少なくとも一つからなることができる。例えば、前記第２半導体層１１１５は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第２半導体層１１１５は、例えばAlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)の組成式を有する半導体材料から形成される。前記第２半導体層１１１５は、第２導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなp型ドーパントを有するp型半導体層であってもよい。前記第２半導体層１１１５は、異なる半導体層を交互に配置してλ/４nの厚さを有するDBRであってもよい。前記第２半導体層１１１５は、前記第１半導体層１１１１より低い反射率を有することができる。例えば、前記第１及び第２半導体層１１１１、１１１５は、９０％以上の反射率によって垂直方向に共振キャビティを形成することができる。このとき、光は前記第１半導体層１１１１の反射率より低い前記第２半導体層１１１５を通じて外部に放出される。
実施例の半導体素子１１００は、発光構造物１１１０の上に提供された第２導電層１１４０を含むことができる。前記第２導電層１１４０は、第２半導体層１１１５の上に配置され、発光領域(EA))の縁部に沿って配置される。前記第２導電層１１４０は、上部方向から見たとき、円形リング状を有することができる。前記第２導電層１１４０は、オーミック接触機能を含むことができる。前記第２導電層１１４０は、第２導電型のドーパントがドーピングされたＩＩＩ族-Ｖ族またはＩＩ族-ＶＩ族の化合物半導体のうち少なくとも一つから具現される。例えば、前記第２導電層１１４０は、GaAs、GaAl、InP、InAs、GaPを含むグループのうちの一つからなることができる。前記第２導電層１１４０は、第２導電型のドーパント、例えばMg、Zn、Ca、Sr、Baのようなp型ドーパントを有するp型半導体層であってもよい。
実施例の半導体素子１１００は、発光構造物１１１０の上に提供された保護層１１５０を含むことができる。前記保護層１１５０は、前記第２半導体層１１１５の上に配置される。前記保護層１１５０は、前記発光領域(EA)と垂直方向に重なる。
実施例の半導体素子１１００は、絶縁層１１３０を含むことができる。前記絶縁層１１３０は、前記発光構造物１１１０の上に配置される。前記絶縁層１１３０は、Al、Cr、Si、Ti、Zn、Zrを含むグループから選択された物質の酸化物、窒化物、フッ化物、硫化物等の絶縁物質または絶縁性樹脂を含むことができる。前記絶縁層１１３０は、例えばSiO2、Si3N4、Al2O3、TiO2を含むグループから選択された少なくとも一つの物質からなることができる。前記絶縁層１１３０は、単層または多層構造を有することができる。
前記第２電極１１６０は、前記第２導電層１１４０及び前記絶縁層１１３０の上に配置される。前記第２電極１１６０は、前記第２導電層１１４０と電気的に連結される。前記第２電極１１６０は、Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Auを含むグループから選択された単一物質またはこれらの合金からなることができる。また、前記第２電極１１６０は、単層または多層構造を有することができる。
一方、以上で説明した実施例に係る半導体素子パッケージは、近接センサー、自動焦点装置等に適用することができる。例えば、実施例に係る自動焦点装置は、光を発光する発光部と光を受光する受光部を含むことができる。前記発光部の例として、図１〜図１４を参照して説明した半導体素子パッケージのうち少なくとも一つを適用することができる。前記受光部の例として、フォトダイオードを適用することができる。前記受光部は、前記発光部から放出された光が物体に反射される光が入射する。
前記自動焦点装置は、移動端末機、カメラ、車両用センサー、光通信用装置等に多様に適用することができる。前記自動焦点装置は、被写体の位置を検出するマルチ位置検出のための多様な分野に適用することができる。
図２０は本発明の実施例に係る半導体素子パッケージを含む自動焦点装置が適用された移動端末機の斜視図である。
図２０に示されたように、実施例の移動端末機１５００は、後面に提供されたカメラモジュール１５２０、フラッシュモジュール１５３０、自動焦点装置１５１０を含むことができる。ここで、前記自動焦点装置１５１０は、発光部として、図１〜図１４を参照して説明した実施例に係る半導体素子パッケージのうちの一つを含むことができる。
前記フラッシュモジュール１５３０は、内部に光を発光する発光素子を含むことができる。前記フラッシュモジュール１５３０は、移動端末機のカメラ作動または使用者の制御によって作動する。前記カメラモジュール１５２０は、イメージ撮影機能及び自動焦点機能を含むことができる。例えば、前記カメラモジュール１５２０は、イメージを利用した自動焦点機能を含むことができる。
前記自動焦点装置１５１０は、レーザーを利用した自動焦点機能を含むことができる。前記自動焦点装置１５１０は、前記カメラモジュール１５２０のイメージを利用した自動焦点機能が低下する条件、例えば１０m以下の近接または暗い環境で主に使用される。前記自動焦点装置１５１０は、VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子を含む発光部と、フォトダイオードのような光エネルギーを電気エネルギーに変換する受光部を含むことができる。
以上の実施例で説明された特徴、構造、効果等は少なくとも１つの実施例に含まれ、必ず１つの実施例のみに限定されるものではない。さらに、各実施例で例示された特徴、構造、効果等は、実施例が属する分野で通常の知識を有する者によって別の実施例に組合せまたは変形して実施可能である。従って、そのような組合せと変形に係る内容は、実施例の範囲に含まれると解釈されるべきである。
以上、実施例を中心に説明したが、これは単なる例示にすぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上に例示されていない多様な変形と応用が可能であろう。例えば、実施例に具体的に示された各構成要素は変形して実施可能であり、そしてそのような変形と応用に係る差異点は、添付された特許請求の範囲で設定する発明の範囲に含まれると解釈されるべきである。
実施例に係る半導体素子パッケージによれば、小型で提供されながらも放熱特性が良い長所がある。
実施例に係る半導体素子パッケージによれば、機構的な安定性が優れ、内部に配置された素子を外部衝撃から安全に保護できる長所がある。
実施例に係る半導体素子パッケージによれば、高出力の光を提供し、内部に湿気が浸透することを防止できる長所がある。
実施例に係る半導体素子パッケージの製造方法によれば、小型で提供され、放熱特性が優れ、高出力の光を提供する半導体素子パッケージを迅速かつ安定的に製造できる長所がある。
実施例に係る半導体素子パッケージ製造方法によれば、製造工程を簡素化し、製造費用を減らすことができる長所がある。
実施例に係る自動焦点装置によれば、小型で提供され、放熱特性が優れ、高出力の光を提供できる長所がある。

Claims (15)

  1. 支持部、前記支持部の上部面の端部領域において第１厚さで突出して第１幅の第１上部面を有する第１側壁、前記第１側壁の前記第１上部面において第２厚さで突出して第２幅の第２上部面を有する第２側壁を含み、前記支持部、前記第１側壁、前記第２側壁は同一物質で一体形成されるパッケージ本体と、
    前記第１側壁の前記第１上部面の上に配置され、前記第２側壁によって囲まれた拡散部と、
    前記支持部の上に配置され、前記拡散部の下に配置されたVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子と、
    を含む、半導体素子パッケージ。
  2. 前記支持部の外側面、前記第１側壁の外側面、前記第２側壁の外側面は、段差なく一つの平面をなす、請求項１に記載の半導体素子パッケージ。
  3. 前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子の厚さは、前記第１側壁の前記第１厚さより小さい、請求項１に記載の半導体素子パッケージ。
  4. 前記拡散部の厚さは、前記第２側壁の厚さと同一であるかより小さい、請求項１に記載の半導体素子パッケージ。
  5. 前記拡散部と前記第２側壁との間に提供される接着層を含む、請求項１に記載の半導体素子パッケージ。
  6. 前記支持部は、相互離隔して配置されて電気的に絶縁された第１支持部と第２支持部とを含み、
    前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子は、前記第１支持部または前記第２支持部の上に配置され、
    前記第１支持部と前記第２支持部との間に提供される接着層をさらに含む、請求項１に記載の半導体素子パッケージ。
  7. 前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子と前記支持部との間に配置される金属層を含む、請求項１に記載の半導体素子パッケージ。
  8. 前記パッケージ本体は、金属で形成される、請求項１に記載の半導体素子パッケージ。
  9. 前記第２側壁の内側面は複数の階段状に形成される、請求項１に記載の半導体素子パッケージ。
  10. 前記第１側壁の上部面の幅と前記第１側壁の下部面の幅が同一である、請求項１に記載の半導体素子パッケージ。
  11. 前記第２側壁は、前記第１側壁の第１角領域と前記第１角領域に隣接する第２角領域との間に配置され、前記第１側壁の前記第１角領域と前記第２角領域には配置されず、
    前記拡散部は、前記第２側壁の内側面に対向して配置され、前記第２側壁の内側面から前記第１角領域方向及び前記第２角領域方向に延長されて配置される、請求項１に記載の半導体素子パッケージ。
  12. 前記拡散部を支持する前記第１側壁の前記第１上部面に提供された凹部を含む、請求項１に記載の半導体素子パッケージ。
  13. 前記凹部と前記拡散部の下部面との間に配置される接着層を含む、請求項１２に記載の半導体素子パッケージ。
  14. 前記第２側壁は、前記第２幅を有する前記第２上部面を含み、
    前記第２側壁の下部面は、前記第２幅より広く提供され、前記第１側壁の前記第１上部面の前記第１幅より小さく提供される、請求項１に記載の半導体素子パッケージ。
  15. 金属基板を提供するステップと、
    前記金属基板に対する加工により複数のパッケージ本体を形成し、前記複数のパッケージ本体のそれぞれは、支持部、前記支持部の上部面の端部領域において第１厚さで突出して第１幅の第１上部面を有する第１側壁、前記第１側壁の前記第１上部面において第２厚さで突出して第２幅の第２上部面を有する第２側壁を含むように形成されるステップと、
    前記それぞれのパッケージ本体の前記第１側壁によって囲まれた領域の前記支持部の上にVCSEL(Vertical Cavity Surface Emitting Laser)半導体素子をそれぞれ提供するステップと、
    前記それぞれのパッケージ本体の前記第１側壁の前記第１上部面によって支持され、前記第２側壁によって囲まれた領域に拡散部をそれぞれ提供するステップと、
    前記金属基板をダイシング(dicing)して、前記パッケージ本体、前記VCSEL(Vertical Cavity Surface Emitting Laser)半導体素子、前記拡散部を含むそれぞれの半導体素子パッケージに分離するステップと、
    を含む、半導体素子パッケージの製造方法。
JP2019525846A 2016-12-15 2017-12-13 半導体素子パッケージ及びその製造方法 Active JP6781838B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160171467A KR102588807B1 (ko) 2016-12-15 2016-12-15 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치
KR10-2016-0171467 2016-12-15
PCT/KR2017/014664 WO2018110982A1 (ko) 2016-12-15 2017-12-13 반도체 소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2019536280A true JP2019536280A (ja) 2019-12-12
JP6781838B2 JP6781838B2 (ja) 2020-11-04

Family

ID=62558926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019525846A Active JP6781838B2 (ja) 2016-12-15 2017-12-13 半導体素子パッケージ及びその製造方法

Country Status (6)

Country Link
US (1) US10910790B2 (ja)
EP (1) EP3557705B1 (ja)
JP (1) JP6781838B2 (ja)
KR (1) KR102588807B1 (ja)
CN (1) CN110050395A (ja)
WO (1) WO2018110982A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031168A (ja) * 2018-08-24 2020-02-27 ローム株式会社 半導体発光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019216724A1 (ko) * 2018-05-11 2019-11-14 엘지이노텍 주식회사 표면발광레이저 패키지 및 이를 포함하는 발광장치
JP7184599B2 (ja) * 2018-11-06 2022-12-06 ローム株式会社 半導体発光装置
CN109980497A (zh) * 2019-04-15 2019-07-05 上海灿瑞科技股份有限公司 雷射光发光装置
CN110491912A (zh) * 2019-07-31 2019-11-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
CN112968004A (zh) * 2021-02-09 2021-06-15 池州昀冢电子科技有限公司 封装结构及其制备方法
US20230062454A1 (en) * 2021-08-30 2023-03-02 Apple Inc. Recessed Lid and Ring Designs and Lid Local Peripheral Reinforcement Designs

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313896A (ja) * 2005-05-02 2006-11-16 Samsung Electro Mech Co Ltd 発光素子パッケージ
JP2007142425A (ja) * 2005-11-22 2007-06-07 Palo Alto Research Center Inc 集積化ハイブリッドマイクロレンズアレイを有するフォトニックデバイス
JP2008227232A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール
US20120104436A1 (en) * 2010-10-28 2012-05-03 Keat Chuan Ng Light emitting package with a mechanical latch
JP2012244170A (ja) * 2011-05-13 2012-12-10 Lg Innotek Co Ltd 発光素子パッケージ及びこれを備える紫外線ランプ
US20120313717A1 (en) * 2011-06-13 2012-12-13 Honeywell International Inc. Vapor cell atomic clock physics package
KR20140063539A (ko) * 2014-03-31 2014-05-27 서울반도체 주식회사 Ｌｅｄ패키지
US20160306265A1 (en) * 2014-07-23 2016-10-20 Heptagon Micro Optics Pte. Ltd. Light emitter and light detector modules including vertical alignment features
US20160352071A1 (en) * 2015-05-28 2016-12-01 Vixar Vcsels and vcsel arrays designed for improved performance as illumination sources and sensors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124541A (ja) * 2009-11-12 2011-06-23 Ricoh Co Ltd 光デバイス、光走査装置及び画像形成装置、並びに光デバイスの製造方法
KR101090991B1 (ko) * 2010-04-07 2011-12-08 (주) 아모엘이디 엘이디 패키지 및 이의 제조방법
CN102270725A (zh) * 2010-06-01 2011-12-07 展晶科技(深圳)有限公司 发光二极管封装结构
TWM403609U (en) * 2010-12-02 2011-05-11 Nexgen Mediatech Inc Illumination device and lamp housing having both heat-dissipation and light source diffusion functions
KR101789825B1 (ko) * 2011-04-20 2017-11-20 엘지이노텍 주식회사 자외선 발광 다이오드를 이용한 발광소자 패키지
KR101933022B1 (ko) * 2011-05-13 2018-12-27 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 자외선 램프
KR101976531B1 (ko) * 2011-12-22 2019-08-28 엘지이노텍 주식회사 발광 모듈
US8773006B2 (en) 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
KR20140090418A (ko) * 2013-01-09 2014-07-17 서울바이오시스 주식회사 광소자용 기판 및 이를 포함하는 발광 다이오드 패키지
KR101516358B1 (ko) * 2012-03-06 2015-05-04 삼성전자주식회사 발광 장치
CN203036275U (zh) * 2012-09-06 2013-07-03 群光电能科技股份有限公司 灯泡
KR101612862B1 (ko) * 2014-05-19 2016-04-15 엘지전자 주식회사 이동 단말기
KR102145208B1 (ko) * 2014-06-10 2020-08-19 삼성전자주식회사 발광소자 패키지 제조방법
US20160111581A1 (en) * 2014-10-16 2016-04-21 Semiconductor Components Industries, Llc Packaged semiconductor devices and related methods
JP6481349B2 (ja) * 2014-12-02 2019-03-13 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法
US9608142B2 (en) 2015-02-27 2017-03-28 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules with optics integrated into a cap
CN204962452U (zh) * 2015-08-07 2016-01-13 浙江机电职业技术学院 卡突式卡夹固定工作灯

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313896A (ja) * 2005-05-02 2006-11-16 Samsung Electro Mech Co Ltd 発光素子パッケージ
JP2007142425A (ja) * 2005-11-22 2007-06-07 Palo Alto Research Center Inc 集積化ハイブリッドマイクロレンズアレイを有するフォトニックデバイス
JP2008227232A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール
US20120104436A1 (en) * 2010-10-28 2012-05-03 Keat Chuan Ng Light emitting package with a mechanical latch
JP2012244170A (ja) * 2011-05-13 2012-12-10 Lg Innotek Co Ltd 発光素子パッケージ及びこれを備える紫外線ランプ
US20120313717A1 (en) * 2011-06-13 2012-12-13 Honeywell International Inc. Vapor cell atomic clock physics package
KR20140063539A (ko) * 2014-03-31 2014-05-27 서울반도체 주식회사 Ｌｅｄ패키지
US20160306265A1 (en) * 2014-07-23 2016-10-20 Heptagon Micro Optics Pte. Ltd. Light emitter and light detector modules including vertical alignment features
US20160352071A1 (en) * 2015-05-28 2016-12-01 Vixar Vcsels and vcsel arrays designed for improved performance as illumination sources and sensors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031168A (ja) * 2018-08-24 2020-02-27 ローム株式会社 半導体発光装置
JP7219565B2 (ja) 2018-08-24 2023-02-08 ローム株式会社 電子機器

Also Published As

Publication number Publication date
EP3557705A1 (en) 2019-10-23
US20200036161A1 (en) 2020-01-30
CN110050395A (zh) 2019-07-23
EP3557705B1 (en) 2023-08-02
KR102588807B1 (ko) 2023-10-13
US10910790B2 (en) 2021-02-02
WO2018110982A1 (ko) 2018-06-21
EP3557705A4 (en) 2020-07-29
KR20180069361A (ko) 2018-06-25
JP6781838B2 (ja) 2020-11-04

Similar Documents

Publication Publication Date Title
JP6781838B2 (ja) 半導体素子パッケージ及びその製造方法
EP3605620B1 (en) Semiconductor element package
US11637227B2 (en) Semiconductor device including multiple distributed bragg reflector layers
KR102569576B1 (ko) 반도체 소자 패키지
KR102623614B1 (ko) 수직 캐비티 표면 방출 레이저 반도체 소자, 광 전송 모듈 및 광 전송 장치
CN110651404B (zh) 激光二极管
KR102607412B1 (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
KR102385937B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR102093816B1 (ko) 반도체 소자
KR102212952B1 (ko) 반도체 소자
KR102595923B1 (ko) 광 전송 모듈 및 광 전송 장치
KR102308692B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR20180087679A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102250471B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102250479B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102327777B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102311599B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지
KR102334644B1 (ko) 반도체 소자 패키지 및 자동 초점 장치
KR20200113464A (ko) 발광소자 패키지 및 광원 모듈
KR20200107683A (ko) 발광소자 패키지 및 광원 모듈
KR20180091209A (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201016

R150 Certificate of patent or registration of utility model

Ref document number: 6781838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250