KR20180069361A - 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치 - Google Patents

반도체 소자 패키지 및 그 제조방법, 자동 초점 장치 Download PDF

Info

Publication number
KR20180069361A
KR20180069361A KR1020160171467A KR20160171467A KR20180069361A KR 20180069361 A KR20180069361 A KR 20180069361A KR 1020160171467 A KR1020160171467 A KR 1020160171467A KR 20160171467 A KR20160171467 A KR 20160171467A KR 20180069361 A KR20180069361 A KR 20180069361A
Authority
KR
South Korea
Prior art keywords
sidewall
semiconductor device
disposed
support portion
diffusion
Prior art date
Application number
KR1020160171467A
Other languages
English (en)
Other versions
KR102588807B1 (ko
Inventor
김백준
강호재
강희성
이건화
이용경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160171467A priority Critical patent/KR102588807B1/ko
Priority to CN201780076443.0A priority patent/CN110050395A/zh
Priority to JP2019525846A priority patent/JP6781838B2/ja
Priority to EP17881890.2A priority patent/EP3557705B1/en
Priority to PCT/KR2017/014664 priority patent/WO2018110982A1/ko
Priority to US16/465,461 priority patent/US10910790B2/en
Publication of KR20180069361A publication Critical patent/KR20180069361A/ko
Application granted granted Critical
Publication of KR102588807B1 publication Critical patent/KR102588807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18363—Structure of the reflectors, e.g. hybrid mirrors comprising air layers
    • H01S5/18366—Membrane DBR, i.e. a movable DBR on top of the VCSEL
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02257—Out-coupling of light using windows, e.g. specially adapted for back-reflecting light to a detector inside the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02218—Material of the housings; Filling of the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 반도체 소자 패키지, 반도체 소자 패키지 제조방법, 반도체 소자 패키지를 포함하는 자동 초점 장치에 관한 것이다.
실시 예에 따른 반도체 소자 패키지는, 패키지 몸체, 확산부, 지지부 위에 배치되며 확산부 아래 배치된 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함할 수 있다. 패키지 몸체는, 지지부, 지지부의 상부 면 가장자리 영역에서 제1 두께로 돌출되어 제1 폭의 제1 상부 면을 갖는 제1 측벽, 제1 측벽의 제1 상부 면에서 제2 두께로 돌출되어 제2 폭의 제2 상부 면을 갖는 제2 측벽을 포함하고, 지지부, 제1 측벽, 제2 측벽은 동일 물질로 일체로 형성될 수 있다. 확산부는 제1 측벽의 제1 상부 면 위에 배치되며, 제2 측벽에 의해 둘러 싸여지게 배치될 수 있다.

Description

반도체 소자 패키지 및 그 제조방법, 자동 초점 장치{SEMICONDUCTOR DEVICE PACKAGE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE PACKAGE, AND AUTO FOCUSING APPARATUS}
실시 예는 반도체 소자 패키지, 반도체 소자 패키지 제조방법, 반도체 소자 패키지를 포함하는 자동 초점 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있다. 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 반도체 소자 패키지의 온도가 많이 올라가고 있다. 이에 따라, 반도체 소자 패키지에서 발생되는 열을 효율적으로 방출하기 위한 방안이 요청되고 있다. 또한, 제품의 소형화를 위해 반도체 소자 패키지에 대한 소형화도 강하게 요청되고 있다. 따라서, 소형으로 제공되면서도 반도체 소자에서 발생되는 열을 효율적으로 방출할 수 있는 반도체 소자 패키지에 대한 요청이 증대되고 있다.
실시 예는 소형으로 제공되며 방열 특성이 우수한 반도체 소자 패키지 및 그 제조방법을 제공할 수 있다.
실시 예는 기구적인 안정성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지 및 그 제조방법을 제공할 수 있다.
실시 예는 고출력의 빛을 제공하고 내부로 습기가 침투되는 것을 방지할 수 있는 반도체 소자 패키지 및 그 제조방법을 제공할 수 있다.
실시 예는 소형으로 제공되며 방열 특성이 우수하고 고출력의 빛을 제공할 수 있는 반도체 소자 패키지를 포함하는 자동 초점 장치를 제공할 수 있다.
실시 예에 따른 반도체 소자 패키지는, 지지부, 상기 지지부의 상부 면 가장자리 영역에서 제1 두께로 돌출되어 제1 폭의 제1 상부 면을 갖는 제1 측벽, 상기 제1 측벽의 상기 제1 상부 면에서 제2 두께로 돌출되어 제2 폭의 제2 상부 면을 갖는 제2 측벽을 포함하고, 상기 지지부, 상기 제1 측벽, 상기 제2 측벽은 동일 물질로 일체로 형성된 패키지 몸체; 상기 제1 측벽의 상기 제1 상부 면 위에 배치되며, 상기 제2 측벽에 의해 둘러 싸여진 확산부; 상기 지지부 위에 배치되며 상기 확산부 아래 배치된 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자; 를 포함할 수 있다.
실시 예에 의하면, 상기 지지부의 외측면, 상기 제1 측벽의 외측면, 상기 제2 측벽의 외측면은 단차 없이 하나의 평면을 이루게 제공될 수 있다.
실시 예에 의하면, 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 두께는 상기 제1 측벽의 상기 제1 두께에 비해 작게 제공될 수 있다.
실시 예에 의하면, 상기 확산부의 두께는 상기 제2 측벽의 두께와 같거나 작게 제공될 수 있다.
실시 예에 따른 반도체 소자 패키지는 상기 확산부와 상기 제2 측벽 사이에 제공된 접착층을 포함할 수 있다.
실시 예에 의하면, 상기 지지부는 서로 이격되어 배치되고 전기적으로 절연된 제1 지지부와 제2 지지부를 포함하고, 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상기 제1 지지부 또는 상기 제2 지지부 위에 배치되고, 상기 반도체 소자 패키지는 상기 제1 지지부와 상기 제2 지지부 사이에 제공된 접착층을 더 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자와 상기 지지부 사이에 배치된 금속층을 포함할 수 있다.
실시 예에 의하면, 상기 패키지 몸체는 금속으로 형성될 수 있다.
실시 예에 의하면, 상기 제2 측벽의 내측 면은 복수의 계단 형상으로 형성될 수 있다.
실시 예에 의하면, 상기 제1 측벽의 상부 면의 폭과 상기 제1 측벽의 하부 면 의 폭이 같게 제공될 수 있다.
실시 예에 의하면, 상기 제2 측벽은 상기 제1 측벽의 제1 모서리 영역과 상기 제1 모서리 영역에 이웃하는 제2 모서리 영역 사이에 배치되고, 상기 제1 측벽의 상기 제1 모서리 영역과 상기 제2 모서리 영역에는 배치되지 않고, 상기 확산부는 상기 제2 측벽의 내측면에 마주보며 배치되고 상기 제2 측벽의 내측면으로부터 상기 제1 모서리 영역 방향 및 상기 제2 모서리 영역 방향으로 연장되어 배치될 수 있다.
실시 예에 의하면, 상기 확산부를 지지하는 상기 제1 측벽의 상기 제1 상부 면에 제공된 오목부를 포함할 수 있다.
실시 예에 의하면, 상기 오목부와 상기 확산부의 하부 면 사이에 배치된 접착층을 포함할 수 있다.
실시 예에 의하면, 상기 제2 측벽은 상기 제2 폭을 갖는 상기 제2 상부 면을 포함하고, 상기 제2 측벽의 하부 면은 상기 제2 폭에 비해 더 넓게 제공되고 상기 제1 측벽의 상기 제1 상부 면의 상기 제1 폭에 비해 작게 제공될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 지지부, 상기 지지부의 상부 면 둘레 영역에 배치되어 제1 캐비티를 제공하는 제1 측벽, 상기 제1 측벽 위에 배치되어 제2 캐비티를 제공하는 제2 측벽을 포함하고, 상기 지지부, 상기 제1 측벽, 상기 제2 측벽이 동일 물질로 일체로 형성된 패키지 몸체; 상기 지지부의 중앙 영역에 배치되며 상기 제1 캐비티 내에 제공된 반도체 소자; 상기 반도체 소자 위에 배치되며, 상기 제1 측벽의 상부 면 위에 배치되고 상기 제2 측벽에 의해 둘러 싸여진 상기 제2 캐비티 내에 제공된 확산부; 를 포함하고, 상기 지지부의 외측면, 상기 제1 측벽의 외측면, 상기 제2 측벽의 외측면은 단차 없이 하나의 평면을 이루게 제공될 수 있다.
실시 예에 의하면, 상기 지지부는 서로 이격되어 배치되고 전기적으로 절연된 제1 지지부와 제2 지지부를 포함하고, 상기 반도체 소자는 상기 제1 지지부 또는 상기 제2 지지부 위에 제공되고, 상기 반도체 소자 패키지는 상기 제1 지지부와 상기 제2 지지부 사이에 배치된 접착층을 더 포함할 수 있다.
실시 예에 의하면, 상기 제2 측벽은 상기 제1 측벽의 제1 모서리 영역과 상기 제1 모서리 영역에 이웃하는 제2 모서리 영역 사이에 배치되고, 상기 제1 측벽의 상기 제1 모서리 영역과 상기 제2 모서리 영역에는 배치되지 않고, 상기 확산부는 상기 제2 측벽의 내측면에 마주보며 배치되고 상기 제2 측벽의 내측면으로부터 상기 제1 모서리 영역 방향 및 상기 제2 모서리 영역 방향으로 연장되어 배치될 수 있다.
실시 예에 따른 자동 초점 장치는, 지지부, 상기 지지부의 상부 면 가장자리 영역에서 제1 두께로 돌출되어 제1 폭의 제1 상부 면을 갖는 제1 측벽, 상기 제1 측벽의 상기 제1 상부 면에서 제2 두께로 돌출되어 제2 폭의 제2 상부 면을 갖는 제2 측벽을 포함하고, 상기 지지부, 상기 제1 측벽, 상기 제2 측벽은 동일 물질로 일체로 제공된 패키지 몸체; 상기 제1 측벽의 상기 제1 상부 면에 의해 지지되며, 상기 제2 측벽에 의해 둘러 싸여진 확산부; 상기 지지부 위에 배치되며 상기 확산부 아래 배치된 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 반도체 소자 패키지: 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부: 를 포함할 수 있다.
실시 예에 따른 자동 초점 장치는, 지지부, 상기 지지부의 상부 면 둘레 영역에 배치되어 제1 캐비티를 제공하는 제1 측벽, 상기 제1 측벽 위에 제공된 제2 측벽을 포함하고, 상기 지지부, 상기 제1 측벽, 상기 제2 측벽이 동일 물질로 일체로 제공된 패키지 몸체; 상기 지지부의 중앙 영역에 배치되며 상기 캐비티 내에 배치된 반도체 소자; 상기 반도체 소자 위에 배치되며, 상기 제1 측벽의 상부 면에 의해 지지되고 상기 제2 측벽에 의해 둘러 싸여진 확산부; 를 포함하고, 상기 지지부의 외측면, 상기 제1 측벽의 외측면, 상기 제2 측벽의 외측면은 단차 없이 하나의 평면을 이루는 반도체 소자 패키지: 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부: 를 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지 제조방법은, 금속기판을 제공하는 단계; 상기 금속기판에 대한 가공을 통하여 복수의 패키지 몸체를 형성하고, 상기 복수의 패키지 몸체 각각은, 지지부, 상기 지지부의 상부 면 가장자리 영역에서 제1 두께로 돌출되어 제1 폭의 제1 상부 면을 갖는 제1 측벽, 상기 제1 측벽의 상기 제1 상부 면에서 제2 두께로 돌출되어 제2 폭의 제2 상부 면을 갖는 제2 측벽을 포함하게 형성되는 단계; 상기 각각의 패키지 몸체의 상기 제1 측벽에 의해 둘러 싸여진 영역의 상기 지지부 위에 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 각각 제공하는 단계; 상기 각각의 패키지 몸체의 상기 제1 측벽의 상기 제1 상부 면에 의해 지지되며, 상기 제2 측벽에 의해 둘러 싸여진 영역에 확산부를 각각 제공하는 단계; 상기 금속기판을 다이싱(dicing)하여, 상기 패키지 몸체, 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자, 상기 확산부를 포함하는 각각의 반도체 소자 패키지로 분리하는 단계; 를 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 소형으로 제공되면서도 방열 특성이 좋은 장점이 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 기구적인 안정성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 고출력의 빛을 제공하고 내부로 습기가 침투되는 것을 방지할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 제조방법에 의하면, 소형으로 제공되며 방열 특성이 우수하고 고출력의 빛을 제공하는 반도체 소자 패키지를 빠르고 안정적으로 제조할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 패키지 제조방법에 의하면, 제조 공정을 간소화하고 제조 비용을 줄일 수 있는 장점이 있다.
실시 예에 따른 자동 초점 장치에 의하면, 소형으로 제공되며 방열 특성이 우수하고 고출력의 빛을 제공할 수 있는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 평면도이다.
도 3은 도 2에 도시된 반도체 소자 패키지의 A-A 선에 따른 단면도이다.
도 4는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 분해 사시도이다.
도 5는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 평면도이다.
도 6은 도 5에 도시된 반도체 소자 패키지의 B-B 선에 따른 단면도이다.
도 7은 도 6의 P 영역에 대한 확대도이다.
도 8은 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 분해 사시도이다.
도 9는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 평면도이다.
도 10은 도 9에 도시된 반도체 소자 패키지의 C-C 선에 따른 단면도이다.
도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 분해 사시도이다.
도 12는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 평면도이다.
도 13은 도 12에 도시된 반도체 소자 패키지의 D-D 선에 따른 단면도이다.
도 14는 도 13에 도시된 Q 영역에 대한 확대도이다.
도 15 내지 도 17은 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법을 나타낸 도면이다.
도 18은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이다.
도 19는 도 18에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.
도 20은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지, 반도체 소자 패키지 제조방법, 반도체 소자 패키지를 포함하는 자동 초점 장치에 대해 상세히 설명하도록 한다.
먼저, 도 1 내지 도 3을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지를 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 분해 사시도이고, 도 2는 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 평면도이고, 도 3은 도 2에 도시된 반도체 소자 패키지의 A-A 선에 따른 단면도이다.
실시 예에 따른 반도체 소자 패키지는, 패키지 몸체(110), 상기 패키지 몸체(110) 위에 배치된 반도체 소자(130)를 포함할 수 있다. 상기 패키지 몸체(110)는 지지부(111), 제1 측벽(112), 제2 측벽(113)을 포함할 수 있다. 상기 반도체 소자(130)는 예로서 상기 지지부(111) 위에 배치될 수 있다.
실시 예에 의하면, 상기 지지부(111), 상기 제1 측벽(112), 상기 제2 측벽(113)은 동일 물질로 형성될 수 있다. 또한, 상기 지지부(111), 상기 제1 측벽(112), 상기 제2 측벽(113)은 일체로 형성될 수 있다. 예로서, 상기 패키지 몸체(110)는 상기 제1 측벽(112)에 의하여 제공되는 제1 캐비티(C1)와 상기 제2 측벽(113)에 의하여 제공되는 제2 캐비티(C2)를 포함할 수 있다. 상기 제1 캐비티(C1)와 상기 제2 캐비티(C2)는 예로서 드릴(drill)과 같은 도구를 이용한 기계적인 가공에 의하여 형성될 수 있으나 이에 한정하지 않는다.
실시 예에 의하면, 상기 패키지 몸체(110)는 금속을 포함할 수 있다. 상기 패키지 몸체(110)는 예로서 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 등을 포함하는 금속 중에서 적어도 하나를 포함할 수 있다. 상기 패키지 몸체(110)는 단일 금속으로 형성될 수도 있으며, 합금으로 형성될 수도 있다. 또한, 상기 패키지 몸체(110)의 표면에 상기 반도체 소자(130)로부터 발광되는 빛을 반사시킬 수 있는 도금층이 더 배치될 수도 있다. 이때, 도금층은 상기 반도체 소자(130)로부터 발광되는 빛의 파장 대역에 대해 반사 특성이 좋은 물질로 형성될 수 있다, 예로서, 상기 반도체 소자(130)로부터 발광되는 빛이 적외선 영역의 파장 대역인 경우에 상기 패키지 몸체(110)가 알루미늄(Al) 또는 알루미늄 합금으로 형성되고, 그 표면에 금(Au)이 도금층으로 형성될 수도 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 상기 패키지 몸체(110)가 방열 특성이 우수한 금속으로 형성됨으로써 열 방출 효과가 향상될 수 있게 된다. 상기 패키지 몸체(110)는 상기 반도체 소자(130)에서 발생되는 열을 외부로 효율적으로 배출할 수 있게 된다. 또한, 금속 물질로 일체로 형성되어 기구적인 안정성을 갖는 상기 패키지 몸체(110) 내에 상기 반도체 소자(130)가 배치됨에 따라, 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 상기 반도체 소자(130)가 손상되는 것을 방지할 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지는 확산부(120)를 포함할 수 있다. 상기 확산부(120)는 상기 반도체 소자(130) 위에 배치될 수 있다. 상기 확산부(120)는 상기 패키지 몸체(110) 위에 배치될 수 있다. 상기 확산부(120)는 상기 패키지 몸체(110)에 의하여 지지될 수 있다. 상기 확산부(120)는 상기 패키지 몸체(110)의 제1 측벽(112)에 의하여 지지될 수 있다. 상기 확산부(120)는 상기 제2 측벽(113)에 의해 둘러 싸여진 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(120)는 상기 반도체 소자(130)로부터 발광된 빛의 빔 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(120)는 예로서 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다.
또한, 상기 확산부(120)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예로서, 상기 확산부(120)는 상기 반도체 소자(130)와 대향되는 일면에 배치된 무반사층을 포함할 수 있다. 상기 확산부(120)는 상기 반도체 소자(130)와 마주보는 하부 면에 배치된 무반사층을 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(130)로부터 입사되는 빛이 상기 확산부(120)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.
상기 무반사층은 예로서 무반사 코팅 필름으로 형성되어 상기 확산부(120)의 표면에 부착될 수 있다. 또한, 상기 무반사층은 상기 확산부(120)의 표면에 스핀 코팅 또는 스프레이 코팅 등을 통하여 형성될 수도 있다. 예로서, 상기 무반사층은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2를 포함하는 그룹 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다.
실시 예에 따른 상기 반도체 소자(130)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(130)는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에서 상부 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.
실시 예에 따른 반도체 소자 패키지는, 도 1 내지 도 3에 도시된 바와 같이, 제1 캐비티(C1)와 제2 캐비티(C2)를 포함하는 상기 패키지 몸체(110), 상기 패키지 몸체(110)의 상기 제1 캐비티(C1)에 배치된 상기 반도체 소자(130)를 포함할 수 있다. 또한, 실시 예에 따른 반도체 소자 패키지는, 상기 패키지 몸체(110)의 상기 제2 캐비티(C2)에 배치된 상기 확산부(120)를 더 포함할 수 있다.
상기 패키지 몸체(110)는 상기 지지부(111), 상기 지지부(111) 위에 배치된 제1 측벽(112), 상기 제1 측벽(112) 위에 배치된 상기 제2 측벽(113)을 포함할 수 있다.
상기 제1 측벽(112)은 상기 지지부(111)의 상부 면 가장자리 영역에 배치될 수 있다. 상기 제1 측벽(112)은 상기 지지부(111)의 상부 면 외곽 둘레 영역에 배치될 수 있다. 상기 제1 측벽(112)은 상기 지지부(111)의 상부 면 가장자리 영역에서 제1 두께(t2)로 돌출되어 배치될 수 있다. 상기 제1 측벽(112)에 의하여 상기 지지부(111)의 상부 면 중심 영역에 상기 제1 캐비티(C1)가 형성될 수 있다. 상기 제1 측벽(112)은 상기 지지부(111)의 상부 면으로부터 상부 방향으로 제1 두께(t2)로 돌출되며 제1 폭(w2)의 제1 상부 면을 포함할 수 있다.
실시 예에 의하면, 상기 제1 측벽(112)의 제1 상부 면의 제1 폭(w2)과 상기 제1 측벽(112)의 하부 면의 폭이 같게 형성될 수 있다. 이와 같이 형성되는 경우, 상기 확산부(120)를 지지할 수 있는 상기 제1 측벽(112)의 상기 제1 상부 면의 제1 폭(w2)이 안정적으로 형성될 수 있게 된다. 상기 제1 측벽(112)의 상기 제1 상부 면 영역 중에서, 상기 확산부(120)와 수직 방향으로 중첩되어 상기 확산부(120)를 지지하는 영역의 폭(w4)은 접착력 및 기구적 안정성 등을 고려하여 예로서 200 마이크로 미터 이상으로 형성될 수 있다. 상기 확산부(120)를 지지하는 영역의 폭(w4)은 상기 확산부(120)의 폭 대비하여 18% 내지 22% 정도로 형성될 수 있다. 상기 확산부(120)를 지지하는 영역의 폭(w4)이 상기 확산부(120)의 폭 대비하여 18% 보다 작은 경우에는 상기 확산부(120)를 안정적으로 지지하지 못할 수 있다. 또한, 상기 확산부(120)를 지지하는 영역의 폭(w4)이 상기 확산부(120)의 폭 대비하여 22% 보다 큰 경우에는 상기 확산부(120)의 크기가 과하게 커지게 되어 결과적으로 반도체 소자 패키지의 크기가 커지게 되는 단점이 있다. 상기 확산부(120)를 지지하는 영역의 폭(w4)은 상기 확산부(120)와 상기 패키지 몸체(110) 간의 접착 정도(bondability)에 따라 접착영역의 면적이 조절될 수 있다. 또는, 상기 제1 측벽(112)의 제1 상부 면의 제1 폭(w2)이 상기 제1 측벽(112)의 하부 면의 폭에 비해 더 작게 형성될 수도 있다. 이와 같이 형성되는 경우, 상기 제1 측벽(112)의 내측면과 상기 지지부(111)의 상부 면이 이루는 각도는 90도 보다 큰 둔각으로 형성될 수 있으며, 상기 패키지 몸체(110) 형성에 대한 공정 자유도가 향상될 수 있다. 실시 예에 의하면, 상기 제1 측벽(112)의 경사 각도는 상기 반도체 소자(130)의 크기, 상기 확산부(120)의 크기, 상기 패키지 몸체(110)의 가공 조건 등을 고려하여 선택적으로 결정될 수 있다.
상기 제2 측벽(113)은 상기 제1 측벽(112) 위에 배치될 수 있다. 상기 제2 측벽(113)은 상기 제1 측벽(112)의 상기 제1 상부 면 위에 상부방향으로 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(113)은 상기 제1 측벽(112)의 상기 제1 상부 면 가장자리 영역에 배치될 수 있다. 상기 제2 측벽(113)은 상기 제1 측벽(112)의 상부 면 가장자리 영역에서 상부방향으로 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(113)에 의하여 둘러 싸여진 상기 제2 캐비티(C2)가 형성될 수 있다. 상기 제2 측벽(113)은 제2 폭(w3)의 제2 상부 면을 포함할 수 있다. 상기 제2 측벽(113)의 하부 면은 상기 제2 폭(w3)에 비해 더 넓게 형성될 수 있다. 상기 제2 측벽(113)의 하부 면은 상기 제1 측벽(112)의 상기 제1 상부 면의 상기 제1 폭(w2)에 비해 작게 형성될 수 있다. 이에 따라, 상기 제1 측벽(112)이 상부 면 위에 상기 확산부(120)가 배치될 수 있게 된다. 상기 제2 측벽(113)의 상기 제2 폭(w3)은 상기 패키지 몸체(110)를 이루는 물질의 강도 특성, 기구적 가공 조건 등을 고려하여 예로서 50 마이크로 미터 내지 250 마이크로 미터로 형성될 수 있다. 상기 제2 측벽(113)의 상기 제2 폭(w3)이 50 마이크로 미터 보다 작게 형성되는 경우에는 상기 제2 측벽(113)의 강도가 약해서 반도체 소자 패키지의 기구적 안정성이 낮아질 수 있다. 그리고, 상기 제2 측벽(113)의 상기 제2 폭(w3)이 250 마이크로 미터 보다 크게 형성되는 경우에는 반도체 소자 패키지가 커지게 되는 단점이 있다.
상기 확산부(120)는 상기 제1 측벽(112)의 상기 제1 상부 면에 의해 지지될 수 있다. 상기 확산부(120)는 상기 제2 측벽(113)에 의해 둘러 싸여질 수 있다. 상기 확산부(120)는 상기 제2 측벽(113)에 의하여 형성된 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(120)의 하부 면의 가장자리 영역이 상기 제1 측벽(112)의 상기 제1 상부 면에 의해 지지될 수 있다. 상기 확산부(120)의 두께는 상기 제2 측벽(113)의 제2 두께(t3)와 같게 형성될 수 있다. 또한, 상기 확산부(120)의 두께는 상기 제2 측벽(113)의 제2 두께(t3)에 비해 더 작게 형성될 수도 있다. 이와 같이, 상기 확산부(120)의 두께가 상기 제2 측벽(113)의 제2 두께(t3)에 비해 같거나 작게 형성됨으로써, 상기 확산부(120)가 상기 제2 측벽(113)에 의해 보호 받을 수 있게 된다. 즉, 실시 예에 따른 반도체 소자 패키지가 떨어지거나 외부로부터 충격을 받는 경우에도 상기 확산부(120)가 손상되는 것을 방지할 수 있게 된다.
상기 반도체 소자(130)는 상기 지지부(111) 위에 배치될 수 있다. 상기 반도체 소자(130)는 상기 지지부(111)의 상부 면 위에 배치될 수 있다. 상기 반도체 소자(130)는 상기 확산부(120) 아래에 배치될 수 있다. 상기 반도체 소자(130)는 상기 지지부(111)의 상부 면의 중앙 영역에 배치되며 상기 제1 캐비티(C1) 내에 배치될 수 있다. 상기 반도체 소자(130)의 두께는 상기 제1 측벽(112)의 상기 제1 두께(t2)에 비해 작게 형성될 수 있다. 상기 반도체 소자(130)의 상부 면은 상기 확산부(120)의 하부 면으로부터 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 지지부(111)의 외측면(111S), 상기 제1 측벽(112)의 외측면(112S), 상기 제2 측벽(113)의 외측면(113S)은 단차 없이 형성될 수 있다. 상기 지지부(111)의 외측면(111S), 상기 제1 측벽(112)의 외측면(112S), 상기 제2 측벽(113)의 외측면(113S)은 서로 단차 없이 하나의 평면을 이루도록 형성될 수 있다. 다른 표현으로서, 상기 지지부(111)의 외측면(111S) 사이의 거리(d1)와, 상기 제1 측벽(112)의 외측면(112S) 사이의 거리(d2)와, 상기 제2 측벽(113)의 외측면(113S) 사이의 거리(d3)가 동일하게 형성될 수 있다. 실시 예에 따른 반도체 소자 패키지는 단일 패키지로 제작되는 것이 아니라, 복수의 반도체 소자 패키지가 매트릭스 형태로 연결되게 일괄적으로 제조된 후에 다이싱과 같은 절단 공정을 통하여 개별 반도체 소자 패키지로 형성될 수 있다. 이에 따라, 실시 예에 따른 반도체 소자 패키지는 효율적으로 대량 생산될 수 있으며, 그 외측면은 절단 라인에 따라 단차 없이 동일 평면으로 형성될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 확산부(120)와 상기 제2 측벽(113) 사이에 제공된 제1 접착층(150)을 포함할 수 있다. 상기 제1 접착층(150)은 상기 제2 측벽(113)과 상기 확산부(120)의 측면 사이에 배치될 수 있다. 또한, 상기 제1 접착층(150)은 상기 확산부(120)의 하부 면과 상기 제1 측벽(112)의 상기 제1 상부 면 사이에도 배치될 수 있다. 상기 제1 접착층(150)은 상기 확산부(120)의 하부 면과 상기 제1 측벽(112)의 상기 제1 상부 면 사이에 수 마이크로 미터 내지 수십 마이크로 미터의 두께로 배치될 수 있다. 예로서, 상기 제1 접착층(150)은 5 마이크로 미터 내지 30 마이크로 미터로 제공될 수 있다. 상기 제1 접착층(150)이 5 마이크로 미터 보다 작게 형성되는 경우에는 접착력이 약해서 상기 확산부(120)와 상기 제1 측벽(112)이 안정적으로 고정되지 않을 수 있다. 또한, 상기 제1 접착층(150)이 30 마이크로 미터 보다 크게 형성되는 경우에는 상기 제1 접착층(150)의 두께가 두꺼운 만큼 상기 제2 측벽(113)의 두께가 더 커져야 하므로 반도체 소자 패키지를 소형화하는데 제약이 될 수 있다.
상기 제1 접착층(150)은 상기 확산부(120)가 상기 제2 캐비티(C2) 내에 안정적으로 고정될 수 있게 한다. 상기 제1 접착층(150)은 상기 확산부(120)가 상기 제1 측벽(112)에 의하여 안정적으로 지지될 수 있게 한다. 상기 제1 접착층(150)은 상기 확산부(120)가 상기 제2 측벽(113) 내에 안정적으로 배치될 수 있게 한다. 이에 따라, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 확산부(120)와 상기 몸체(100)에 의하여 형성되는 공간이 상기 제1 접착층(150)에 의하여 밀봉될 수 있으며, 외부로부터 습기 또는 이물질 등이 상기 반도체 소자(130)가 배치된 공간으로 침투되는 것을 효과적으로 방지할 수 있게 되며 신뢰성이 향상될 수 있게 된다.
예로서, 상기 제1 접착층(150)은 유기물을 포함할 수 있다. 상기 제1 접착층(150)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제1 접착층(150)은 실리콘계 레진을 포함할 수 있다.
실시 예에 의하면, 상기 지지부(111)는 제1 지지부(111a)와 제2 지지부(111b)를 포함할 수 있다. 상기 제1 지지부(111a)와 상기 제2 지지부(111b)는 서로 이격되어 배치될 수 있다. 상기 제1 지지부(111a)와 상기 제2 지지부(111b)는 서로 전기적으로 절연되어 배치될 수 있다. 상기 반도체 소자(130)는 상기 제1 지지부(111a) 또는 상기 제2 지지부(111b) 위에 배치될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 제1 지지부(111a)와 상기 제2 지지부(111b) 사이에 배치된 제2 접착층(160)을 포함할 수 있다. 상기 제2 접착층(160)은 상기 제1 지지부(111a)와 상기 제2 지지부(111b)를 전기적으로 절연시킬 수 있다. 또한, 상기 제2 접착층(160)은 상기 제1 지지부(111a)와 상기 제2 지지부(111b)를 물리적으로 안정적으로 결합할 수 있는 기능을 제공한다. 상기 제2 접착층(160)은 상기 제1 지지부(111a)와 상기 제2 지지부(111b) 간의 전기적인 절연 및 접착 기능을 제공한다. 실시 예에 따른 패키지 몸체(110)는 상기 제2 접착층(160)에 의하여 결합된 제1 패키지 몸체(110a)와 제2 패키지 몸체(110b)를 포함할 수 있다.
예로서, 상기 제2 접착층(160)은 유기물을 포함할 수 있다. 상기 제2 접착층(160)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제2 접착층(160)은 실리콘계 레진을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(130)와 상기 지지부(111) 사이에 제공된 금속층(140)을 더 포함할 수 있다. 예로서, 상기 반도체 소자(130)는 와이어(170)를 통한 와이어 본딩으로 상기 제1 지지부(111a)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(130)는 상기 제2 지지부(111b)에 다이 본딩을 통해 전기적으로 연결될 수 있다. 상기 금속층(140)은 상기 반도체 소자(130)와 상기 제2 지지부(111b) 사이에 배치될 수 있다. 예를 들어 상기 금속층(140)은 상기 반도체 소자(130)와 상기 제2 지지부(111b) 사이의 다이 본딩 영역에 배치될 수 있다. 상기 금속층(140)은 상기 반도체 소자(130), 다이 본딩을 위한 다이 페이스트(die paste), 상기 제2 지지부(111b) 간의 접착력을 향상시킬 수 있다. 상기 금속층(140)은 상기 다이 페이스트 물질, 상기 반도체 소자(130)의 다이 본딩 영역 물질을 고려하여 선택될 수 있다. 예로서, 상기 금속층(140)은 금(Au), 알루미늄(Al), 구리(Cu), 은(Ag)을 포함하는 금속 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다. 상기 금속층(140)은 단일 금속 또는 합금으로 형성될 수 있다. 예로서, 상기 금속층(240)은 도금 공정 등으로 형성될 수 있다.
상기 금속층(140)은 상기 반도체 소자(130)와 상기 지지부(111) 간에 금속 결합을 제공할 수 있다. 이에 따라, 실시 예에 의하면 상기 반도체 소자(130)에서 발생되는 열이 상기 지지부(111)로 전달되는 방열 특성이 향상될 수 있다. 또한, 전기적인 면에 있어서도, 상기 지지부(111)를 통해 상기 반도체 소자(130)에 인가되는 전류 주입 특성이 향상될 수 있다. 예로서, 상기 금속층(140)의 두께는 0.04 마이크로 미터 내지 0.4 마이크로 미터의 범위로 형성될 수 있다. 상기 금속층(140)의 두께는 다이 본딩의 공정 방식에 따라 선택적으로 변경될 수 있다. 예로서, 상기 금속층(140)의 두께는 유테틱 본딩(eutectic bonding)이 적용되는 경우에는 0.2 마이크로 미터 내지 0.4 마이크로 미터로 형성될 수 있다. 또한, 상기 금속층(140)의 두께는 픽 앤 플레이스 본딩(pick and place bonding)이 적용되는 경우에는 0.04 마이크로 미터 내지 0.06 마이크로 미터로 형성될 수 있다.
실시 예에 의하면, 도 2에 도시된 바와 같이, 상부 방향에서 보았을 때, 상기 패키지 몸체(110)는 사각 형상으로 형성될 수 있다. 실시 예에 따른 반도체 패키지 제조방법의 예는 뒤에서 다시 설명될 것이지만, 상기 패키지 몸체(110)의 외측면은 다이싱(dicing)과 같은 절단 공정에 의하여 형성될 수 있다. 이에 따라, 상기 패키지 몸체(110)의 외측면은 상기 지지부(111)의 상부 면을 기준으로 수직하게 형성될 수 있다. 즉, 상기 지지부(111)의 외측면(111S), 상기 제1 측벽(112)외 외측면(112S), 상기 제2 측벽(113)의 외측면(113S)은 서로 단차 없이 동일 평면 상에 배치될 수 있다.
상기 패키지 몸체(110)는 예로서 드릴(drill) 등의 도구에 의한 기계적 가공에 의하여 형성될 수 있다. 이에 따라, 상기 제1 측벽(112)의 이웃하는 두 변이 만나는 영역에서는 직선이 아닌 곡률을 갖는 라운드된 형상의 내측면이 형성될 수 있다. 다른 표현으로서, 상기 제1 측벽(112)에 의하여 제공되는 상기 제1 캐비티(C1)의 변 영역은 직선 형상으로 형성되고, 이웃하는 두 변 사이의 모서리 영역은 곡률을 갖는 형상으로 형성될 수 있다. 또한, 상기 제2 측벽(113)의 이웃하는 두 변이 만나는 영역에서도 직선이 아닌 곡률을 갖는 라운드된 형상의 내측면이 형성될 수 있다. 다른 표현으로서, 상기 제2 측벽(113)에 의하여 형성되는 상기 제2 캐비티(C2)의 변 영역은 직선 형상으로 형성되고, 이웃하는 두 변 사이의 모서리 영역은 곡률을 갖는 형상으로 형성될 수 있다.
실시 예에 의하면, 도 3에 도시된 바와 같이, 패키지 몸체(110)는 상기 지지부(111), 상기 제1 측벽(112), 상기 제2 측벽(113)을 포함하는 두께로 형성될 수 있다. 이때, 상기 패키지 몸체(110)에 대한 가공성 및 기구적인 안정성 등을 고려하여 각 구성요소의 개별 두께가 선택될 수 있다.
예를 들어, 상기 지지부(111)의 두께(t1)는 전체 두께의 40% 내지 60% 두께로 형성될 수 있다. 그리고, 가공성 및 기구적인 안정성 등을 고려하여 상기 지지부(111)의 두께는 0.4 밀리미터 이상이 되도록 형성될 수 있다. 상기 지지부(111)의 두께(t1)가 0.4 밀리미터 보다 작은 경우에는 공정 진행 과정에서 또는 반도체 소자 패키지가 완성된 이후에 제품 적용 과정 내지 사용 과정에서 상기 지지부(111)가 파손 될 수 있는 문제점이 있다. 또한, 상기 지지부(111)의 두께(t1)의 최대 범위는 제한되지 않을 수 있으나, 제품의 소형화를 구현하기 위해서 예로서 1 밀리미터 이하로 형성될 수 있다.
또한, 상기 제1 측벽(112)의 두께(t2)는 상기 반도체 소자(130)의 두께, 와이어 본딩이 적용되는 경우에 필요한 높이 등이 고려되어 선택될 수 있다. 상기 제2 측벽(113)의 두께(t3)는 상기 확산부(120)의 두께 등이 고려되어 선택될 수 있다. 상기 확산부(120)는 취급 시에 파손 등을 고려하면 적어도 0.3 밀리미터의 두께로 형성될 수 있다. 이에 따라, 상기 제2 측벽(113)의 두께(t3)는 0.3 밀리미터 이상의 두께로 형성될 수 있다. 또한, 상기 제2 측벽(113) 두께(t3)의 최대 범위는 제품의 소형화를 구현하기 위해서 예로서 0.5 밀리미터 이하로 형성될 수 있다.
실시 예에 따른 반도체 소자 패키지에 적용된 상기 패키지 몸체(110)는 가로 길이, 세로 길이, 두께가 모두 수 밀리 미터인 작은 체적으로 형성될 수 있다. 예로서, 상기 패키지 몸체(110)의 가로 길이 및 세로 길이가 각각 3 밀리미터 내지 4 밀리미터로 형성될 수 있으며, 전체 두께는 1 밀리미터 내지 2 밀리미터로 형성될 수 있다.
이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(130)가 상기 제2 지지부(111b)에 다이 본딩으로 연결되고 상기 제1 지지부(111a)에 와이어 본딩으로 연결되는 경우를 기준으로 설명되었다. 그러나, 상기 반도체 소자(130)와 상기 지지부(111) 간의 전기적인 연결은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(130)가 플립칩 본딩 방식에 의하여 상기 지지부(111)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(130)가 상기 제1 지지부(111a)와 상기 제2 지지부(111b)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.
실시 예에 의하면, 상기 제1 지지부(111a)와 상기 제2 지지부(111b)는 외부로부터 전원을 제공받을 수 있도록 배치될 수 있다. 예로서, 상기 지지부(111) 아래에 전원 제공을 위한 회로기판이 배치될 수도 있다. 실시 예에 따른 반도체 소자 패키지가 회로기판에 직접 실장 될 수 있다.
또한, 실시 예에 따른 반도체 소자 패키지는, 외부 이물질에 의한 전기적 단선이 발생되는 것을 방지하기 위하여 상기 패키지 몸체(110) 위에 배치된 절연층을 더 포함할 수 있다. 예로서, 상기 패키지 몸체(110) 위에 포토 솔더 레지스트(PSR)가 배치될 수 있다. 상기 패키지 몸체(110)의 상기 제2 측벽(113)의 상부 면에 포토 솔더 레지스트(PSR)가 배치될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 패키지 몸체(110)의 최상부 면에 형성될 수 있으며, 상기 확산부(120)가 배치되지 않은 영역에 형성될 수 있다. 또한, 상기 포토 솔더 레지스트(PSR)는 상기 확산부(120)에 의하여 노출된 상기 제1 접착층(150) 위에도 형성될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 확산부(120)에 의하여 노출된 상기 제2 접착층(160) 위에도 형성될 수 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 방열 특성이 우수한 금속으로 형성될 수 있으므로 소형으로 형성되면서도 열 방출 효과가 향상되고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 금속 물질로 일체로 형성되어 기구적인 안정성이 제공될 수 있으므로 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 패키지 몸체 내에 배치된 반도체 소자와 확산부가 손상되는 것을 방지하고 신뢰성을 향상시킬 수 있게 된다.
한편, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 반도체 소자(130)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자로 형성될 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에서 상부 방향으로 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자가 하나의 발광 애퍼쳐를 갖는 경우, 반도체 소자의 가로 길이 및 세로 길이는 예로서 각각 100 마이크로 미터 내지 150 마이크로 미터로 형성될 수 있다. 그리고, 고출력의 반도체 소자가 필요한 경우에는, 복수의 발광 애퍼쳐를 포함하는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자가 적용될 수 있으며, 반도체 소자의 크기는 발광 애퍼쳐 수의 증가에 대응되도록 커지게 된다. 또한, 반도체 소자의 가로 길이 및 세로 길이가 증가되면 이에 대응되어 확산부의 가로 길이 및 세로 길이도 증가될 필요가 있다. 즉, 반도체 소자의 크기 증가에 따라 확산부의 크기도 증가되어야 한다. 이때, 패키지 몸체가 일정 크기 이하로 제한되는 경우, 반도체 소자의 크기 증가에 대응되어 패키지 몸체를 이루는 제1 측벽의 두께와 제2 측벽의 두께가 얇아지게 될 수 있다. 이에 따라, 확산부를 지지하는 제1 측벽의 상부 면 영역도 작아지고 확산부와 제2 측벽 사이의 공간도 축소될 수 있으며, 확산부와 패키지 몸체 간의 접착력이 약화될 수 있다.
이러한 점을 개선하기 위한 하나의 방안으로서 도 4 내지 도 6에 도시된 실시 예에 따른 반도체 소자 패키지가 제시될 수 있다.
그러면, 도 4 내지 도 6을 참조하여 실시 예에 따른 반도체 소자 패키지의 다른 예를 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 분해 사시도이고, 도 5는 도 4에 도시된 반도체 소자 패키지의 평면도이고, 도 6은 도 5에 도시된 반도체 소자 패키지의 B-B 선에 따른 단면도이다. 도 4 내지 도 6을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 3을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 도 4 내지 도 6에 도시된 바와 같이, 패키지 몸체(210), 상기 패키지 몸체(210) 위에 배치된 반도체 소자(230)를 포함할 수 있다. 상기 패키지 몸체(210)는 지지부(211), 제1 측벽(212), 제2 측벽(213)을 포함할 수 있다. 상기 반도체 소자(230)는 예로서 상기 지지부(211) 위에 배치될 수 있다.
실시 예에 의하면, 상기 지지부(211), 상기 제1 측벽(212), 상기 제2 측벽(213)은 동일 물질로 형성될 수 있다. 또한, 상기 지지부(211), 상기 제1 측벽(212), 상기 제2 측벽(213)은 일체로 형성될 수 있다. 예로서, 상기 패키지 몸체(210)는 상기 제1 측벽(212)에 의하여 형성되는 제1 캐비티(C1)와 상기 제2 측벽(213)에 의하여 형성되는 제2 캐비티(C2)를 포함할 수 있다. 상기 제1 캐비티(C1)와 상기 제2 캐비티(C2)는 예로서 드릴(drill)과 같은 도구를 이용한 기계적인 가공에 의하여 형성될 수 있다.
실시 예에 의하면, 상기 패키지 몸체(210)는 금속으로 형성될 수 있다. 상기 패키지 몸체(210)는 예로서 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 등을 포함하는 금속 중에서 적어도 하나를 포함할 수 있다. 상기 패키지 몸체(210)는 단일 금속으로 형성될 수도 있으며, 합금으로 형성될 수도 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 상기 패키지 몸체(210)가 방열 특성이 우수한 금속으로 형성으로써 열 방출 효과가 향상될 수 있게 된다. 상기 패키지 몸체(210)는 상기 반도체 소자(230)에서 발생되는 열을 외부로 효율적으로 배출할 수 있게 된다. 또한, 금속 물질로 일체로 형성되어 기구적인 안정성을 갖는 상기 패키지 몸체(210) 내에 상기 반도체 소자(230)가 배치됨에 따라, 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 상기 반도체 소자(230)가 손상되는 것을 방지할 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지는 확산부(220)를 포함할 수 있다. 상기 확산부(220)는 상기 반도체 소자(230) 위에 배치될 수 있다. 상기 확산부(220)는 상기 패키지 몸체(210) 위에 배치될 수 있다. 상기 확산부(220)는 상기 패키지 몸체(210)에 의하여 지지될 수 있다. 상기 확산부(220)는 상기 패키지 몸체(210)의 제1 측벽(212)에 의하여 지지될 수 있다. 상기 확산부(220)는 상기 제2 측벽(213)에 의해 둘러 싸여진 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(220)는 상기 반도체 소자(230)로부터 발광된 빛의 빔 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(220)는 예로서 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다.
실시 예에 따른 상기 반도체 소자(230)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(230)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에서 상부 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.
상기 패키지 몸체(210)는 상기 지지부(211), 상기 지지부(211) 위에 배치된 제1 측벽(212), 상기 제1 측벽(212) 위에 배치된 상기 제2 측벽(213)을 포함할 수 있다.
상기 제1 측벽(212)은 상기 지지부(211)의 상부 면 가장자리 영역에 배치될 수 있다. 상기 제1 측벽(212)은 상기 지지부(211)의 상부 면 외곽 둘레 영역에 배치될 수 있다. 상기 제1 측벽(212)은 상기 지지부(211)의 상부 면 가장자리 영역에서 제1 두께(t2)로 돌출되어 배치될 수 있다. 상기 제1 측벽(212)에 의하여 상기 지지부(211)의 상부 면 중심 영역에 상기 제1 캐비티(C1)가 형성될 수 있다. 상기 제1 측벽(212)은 상기 지지부(211)의 상부 면으로부터 상부 방향으로 제1 두께(t2)로 돌출되며 제1 폭(w2)의 제1 상부 면을 포함할 수 있다.
실시 예에 의하면, 상기 제1 측벽(212)의 제1 상부 면의 제1 폭(w2)과 상기 제1 측벽(212)의 하부 면의 폭이 같게 형성될 수 있다. 이와 같이 형성되는 경우, 상기 확산부(220)를 지지할 수 있는 상기 제1 측벽(212)의 상기 제1 상부 면의 제1 폭(w2)이 안정적으로 형성될 수 있게 된다. 상기 제1 측벽(212)의 상기 제1 상부 면 영역 중에서, 상기 확산부(220)와 수직 방향으로 중첩되어 상기 확산부(220)를 지지하는 영역의 폭(w4)은 접착력 및 기구적 안정성 등을 고려하여 200 마이크로 미터 이상으로 형성될 수 있다. 상기 확산부(220)를 지지하는 영역의 폭(w4)은 상기 확산부(220)의 폭 대비하여 18% 내지 22% 정도로 형성될 수 있다. 상기 확산부(220)를 지지하는 영역의 폭(w4)이 상기 확산부(220)의 폭 대비하여 18% 보다 작은 경우에는 상기 확산부(220)를 안정적으로 지지하지 못할 수 있다. 또한, 상기 확산부(220)를 지지하는 영역의 폭(w4)이 상기 확산부(220)의 폭 대비하여 22% 보다 큰 경우에는 상기 확산부(220)의 크기가 과하게 커지게 되어 결과적으로 반도체 소자 패키지의 크기가 커지게 되는 단점이 있다. 상기 확산부(220)를 지지하는 영역의 폭(w4)은 상기 확산부(220)와 상기 패키지 몸체(210) 간의 접착 정도(bondability)에 따라 접착영역의 면적이 조절될 수 있다. 또는, 상기 제1 측벽(212)의 제1 상부 면의 제1 폭(w2)이 상기 제1 측벽(212)의 하부 면의 폭에 비해 더 작게 형성될 수도 있다. 이와 같이 형성되는 경우, 상기 제1 측벽(212)의 내측면과 상기 지지부(211)의 상부 면이 이루는 각도는 90도 보다 큰 둔각으로 형성될 수 있으며, 상기 패키지 몸체(210) 형성에 대한 공정 자유도가 향상될 수 있다. 실시 예에 의하면, 상기 제1 측벽(212)의 경사 각도는 상기 반도체 소자(230)의 크기, 상기 확산부(220)의 크기, 상기 패키지 몸체(210)의 가공 조건 등을 고려하여 선택적으로 결정될 수 있다.
상기 제2 측벽(213)은, 도 4 내지 도 7에 도시된 바와 같이, 상기 제1 측벽(212) 위에 배치될 수 있다. 상기 제2 측벽(213)은 상기 제1 측벽(212)의 상기 제1 상부 면 위에 상부방향으로 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(213)은 상기 제1 측벽(212)의 상기 제1 상부 면 가장자리 영역에 배치될 수 있다. 상기 제2 측벽(213)은 상기 제1 측벽(212)의 상부 면 가장자리 영역에서 상부방향으로 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(213)에 의하여 둘러 싸여진 상기 제2 캐비티(C2)가 형성될 수 있다.
상기 제2 측벽(213)은, 도 7에 도시된 바와 같이, 복수의 계단 형상으로 형성된 내측면을 포함할 수 있다. 도 7은 도 6의 P 영역에 대한 확대도이다. 상기 제2 측벽(213)은 상부에서 하부로 가면서 폭이 점점 증가되는 복수의 계단 형상으로 형성될 수 있다. 예로서, 상기 제2 측벽(213)은, 제1 두께(t31)와 제1 폭(w31)을 갖는 제1층(213a), 제2 두께(t32)와 제2 폭(w32)을 갖는 제2층(213b), 제3 두께(t33)와 제3 폭(w33)을 갖는 제3층(213c)을 포함할 수 있다. 상기 제3층(213c)의 하부 면은 상기 제1 측벽(212)의 상기 제1 상부 면의 상기 제1 폭(w2)에 비해 작게 형성될 수 있다. 상기 제2 측벽(213)의 상기 제1 폭(w31), 상기 제2 폭(w32), 상기 제3 폭(w33)은 상기 패키지 몸체(210)를 이루는 물질의 강도 특성, 기구적 가공 조건 등을 고려하여 선택될 수 있다.
예로서, 상기 제2 측벽(213)의 상기 제1 두께(t31), 상기 제2 두께(t32), 상기 제3 두께(t33)는 각각 130 마이크로 미터 내지 170 마이크로 미터로 형성될 수 있다. 또한, 상기 제2 측벽(213)의 상기 제1 폭(w31)은 예로서 150 마이크로 미터 내지 170 마이크로 미터로 형성되고, 상기 제2 폭(w32)은 예로서 100 마이크로 미터 내지 120 마이크로 미터로 형성되고, 상기 제3 폭(w33)은 예로서 50 마이크로 미터 내지 70 마이크로 미터로 형성될 수 있다.
도 7을 참조하여 설명된 실시 예에서는 상기 제2 측벽(213)의 내측면이 3층의 계단 형상으로 형성된 경우를 기반으로 설명하였으나, 상기 제2 측벽(213)의 내측면은 2층의 계단 형상으로 형성될 수도 있으며, 4층 이상의 계단 형상으로 형성될 수도 있다.
상기 확산부(220)는 상기 제1 측벽(212)의 상기 제1 상부 면에 의해 지지될 수 있다. 상기 확산부(220)는 상기 제2 측벽(213)에 의해 둘러 싸여질 수 있다. 상기 확산부(220)는 상기 제2 측벽(213)에 의하여 형성된 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(220)의 하부 면의 가장자리 영역이 상기 제1 측벽(212)의 상기 제1 상부 면에 의해 지지될 수 있다. 상기 확산부(220)의 두께는 상기 제2 측벽(213)의 제2 두께(t3)와 같게 형성될 수 있다. 또한, 상기 확산부(220)의 두께는 상기 제2 측벽(213)의 제2 두께(t3)에 비해 더 작게 형성될 수도 있다. 이와 같이, 상기 확산부(220)의 두께가 상기 제2 측벽(213)의 제2 두께(t3)에 비해 같거나 작게 형성됨으로써, 상기 확산부(220)가 상기 제2 측벽(213)에 의해 보호 받을 수 있게 된다. 즉, 실시 예에 따른 반도체 소자 패키지가 떨어지거나 외부로부터 충격을 받는 경우에도 상기 확산부(220)가 손상되는 것을 방지할 수 있게 된다.
상기 반도체 소자(230)는 상기 지지부(211) 위에 배치될 수 있다. 상기 반도체 소자(230)는 상기 지지부(211)의 상부 면 위에 배치될 수 있다. 상기 반도체 소자(230)는 상기 확산부(220) 아래에 배치될 수 있다. 상기 반도체 소자(230)는 상기 지지부(211)의 상부 면의 중앙 영역에 배치되며 상기 제1 캐비티(C1) 내에 배치될 수 있다. 상기 반도체 소자(230)의 두께는 상기 제1 측벽(212)의 상기 제1 두께(t2)에 비해 작게 형성될 수 있다. 상기 반도체 소자(230)의 상부 면은 상기 확산부(220)의 하부 면으로부터 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 지지부(211)의 외측면(211S), 상기 제1 측벽(212)의 외측면(212S), 상기 제2 측벽(213)의 외측면(213S)은 단차 없이 형성될 수 있다. 상기 지지부(211)의 외측면(211S), 상기 제1 측벽(212)의 외측면(212S), 상기 제2 측벽(213)의 외측면(213S)은 서로 단차 없이 하나의 평면을 이루도록 형성될 수 있다. 다른 표현으로서, 상기 지지부(211)의 외측면(211S) 사이의 거리(d1)와, 상기 제1 측벽(212)의 외측면(211S) 사이의 거리(d2)와, 상기 제2 측벽(213)의 외측면(211S) 사이의 거리(d3)가 동일하게 형성될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 확산부(220)와 상기 제2 측벽(213) 사이에 제공된 제1 접착층(250)을 포함할 수 있다. 상기 제1 접착층(250)은 상기 제2 측벽(213)과 상기 확산부(220)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(250)은 복수의 계단 형상으로 제공된 상기 제2 측벽(213)의 내측면과 상기 확산부(220)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(250)은 상기 제2 측벽(213)의 제1층(213a)의 내측면과 상기 확산부(220) 사이에 배치될 수 있다. 상기 제1 접착층(250)은 상기 제2 측벽(213)의 제2층(213b)의 내측면과 상기 확산부(220) 사이에 배치될 수 있다. 상기 제1 접착층(250)은 상기 제2 측벽(213)의 제3층(213c)의 내측면과 상기 확산부(220) 사이에 배치될 수 있다. 이와 같이, 상기 제2 측벽(213)의 내측면이 복수의 계단 형상으로 형성됨으로써, 상기 제2 측벽(213)과 상기 확산부(220) 사이에 배치된 상기 제1 접착층(250)과 제2 측면(213)사이의 접촉면적이 증가하여 기구적인 안정성 및 충분한 접착력을 제공할 수 있게 된다. 또한, 상기 제1 접착층(250)은 상기 확산부(220)의 하부 면과 상기 제1 측벽(212)의 상기 제1 상부 면 사이에도 배치될 수 있다.
상기 제1 접착층(250)은 상기 확산부(220)가 상기 제2 캐비티(C2) 내에 안정적으로 고정될 수 있게 한다. 상기 제1 접착층(250)은 상기 확산부(220)가 상기 제2 측벽(213)내에 안정적으로 배치될 수 있게 한다. 이에 따라, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 확산부(220)와 상기 몸체(200)에 의하여 형성되는 공간이 상기 제1 접착층(250)에 의하여 밀봉될 수 있으며, 외부로부터 습기 또는 이물질 등이 상기 반도체 소자(230)가 배치된 공간으로 침투되는 것을 효과적으로 방지할 수 있게 되며 신뢰성이 향상될 수 있게 된다.
예로서, 상기 제1 접착층(250)은 유기물을 포함할 수 있다. 상기 제1 접착층(250)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제1 접착층(250)은 실리콘계 레진을 포함할 수 있다.
실시 예에 의하면, 상기 지지부(211)는 제1 지지부(211a)와 제2 지지부(211b)를 포함할 수 있다. 상기 제1 지지부(211a)와 상기 제2 지지부(211b)는 서로 이격되어 배치될 수 있다. 상기 제1 지지부(211a)와 상기 제2 지지부(211b)는 서로 전기적으로 절연되어 배치될 수 있다. 상기 반도체 소자(230)는 상기 제1 지지부(211a) 또는 상기 제2 지지부(211b) 위에 배치될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 제1 지지부(211a)와 상기 제2 지지부(211b) 사이에 배치된 제2 접착층(260)을 포함할 수 있다. 상기 제2 접착층(260)은 상기 제1 지지부(211a)와 상기 제2 지지부(211b)를 전기적으로 절연시킬 수 있다. 또한, 상기 제2 접착층(260)은 상기 제1 지지부(211a)와 상기 제2 지지부(211b)를 물리적으로 안정적으로 결합할 수 있는 기능을 제공한다. 상기 제2 접착층(260)은 상기 제1 지지부(211a)와 상기 제2 지지부(211b) 간의 전기적인 절연 및 접착 기능을 제공한다. 실시 예에 따른 패키지 몸체(210)는 상기 제2 접착층(260)에 의하여 결합된 제1 패키지 몸체(210a)와 제2 패키지 몸체(210b)를 포함할 수 있다.
예로서, 상기 제2 접착층(260)은 유기물을 포함할 수 있다. 상기 제2 접착층(260)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제2 접착층(260)은 실리콘계 레진을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(230)와 상기 지지부(211) 사이에 제공된 금속층(240)을 더 포함할 수 있다. 예로서, 상기 반도체 소자(230)는 와이어(270)를 통한 와이어 본딩으로 상기 제1 지지부(211a)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(230)는 상기 제2 지지부(211b)에 다이 본딩을 통해 전기적으로 연결될 수 있다. 상기 금속층(240)은 상기 반도체 소자(230)와 상기 제2 지지부(211b) 사이에 배치될 수 있다. 예를 들어 상기 금속층(240)은 상기 반도체 소자(230)와 상기 제2 지지부(211b)의 다이 본딩 영역에 제공될 수 있다. 상기 금속층(240)은 상기 반도체 소자(230), 다이 본딩을 위한 다이 페이스트(die paste), 상기 제2 지지부(211b) 간의 접착력을 향상시킬 수 있다. 상기 금속층(240)은 상기 다이 페이스트 물질, 상기 반도체 소자(130)의 다이 본딩 영역 물질을 고려하여 선택될 수 있다. 예로서, 상기 금속층(240)은 금(Au), 알루미늄(Al), 구리(Cu), 은(Ag)을 포함하는 금속 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다. 상기 금속층(240)은 단일 금속 또는 합금으로 형성될 수 있다. 예로서, 상기 금속층(240)은 도금 공정 등으로 형성될 수 있다.
상기 금속층(240)은 상기 반도체 소자(230)와 상기 지지부(211) 간에 금속 결합을 제공할 수 있다. 이에 따라, 실시 예에 의하면 상기 반도체 소자(230)에서 발생되는 열이 상기 지지부(211)로 전달되는 방열 특성이 향상될 수 있다. 또한, 전기적인 면에 있어서도, 상기 지지부(211)를 통해 상기 반도체 소자(230)에 인가되는 전류 주입 특성이 향상될 수 있다. 예로서, 상기 금속층(240)의 두께는 0.04 마이크로 미터 내지 0.4 마이크로 미터의 범위로 형성될 수 있다. 상기 금속층(240)의 두께는 다이 본딩의 공정 방식에 따라 선택적으로 변경될 수 있다. 예로서, 상기 금속층(240)의 두께는 유테틱 본딩(eutectic bonding)이 적용되는 경우에는 0.2 마이크로 미터 내지 0.4 마이크로 미터로 형성될 수 있다. 또한, 상기 금속층(240)의 두께는 픽 앤 플레이스 본딩(pick and place bonding)이 적용되는 경우에는 0.04 마이크로 미터 내지 0.06 마이크로 미터로 형성될 수 있다.
실시 예에 의하면, 도 5에 도시된 바와 같이, 상부 방향에서 보았을 때, 상기 패키지 몸체(210)는 사각 형상으로 형성될 수 있다. 실시 예에 따른 반도체 패키지 제조방법의 예는 뒤에서 다시 설명될 것이지만, 상기 패키지 몸체(210)의 외측면은 다이싱(dicing)과 같은 절단 공정에 의하여 형성될 수 있다. 이에 따라, 상기 패키지 몸체(210)의 외측면은 상기 지지부(211)의 상부 면을 기준으로 수직하게 형성될 수 있다. 즉, 상기 지지부(211)의 외측면(211S), 상기 제1 측벽(212)외 외측면(212S), 상기 제2 측벽(213)의 외측면(213S)은 서로 단차 없이 동일 평면 상에 배치될 수 있다.
상기 패키지 몸체(210)는 예로서 드릴(drill) 등의 도구에 의한 기계적 가공에 의하여 형성될 수 있다. 이에 따라, 상기 제1 측벽(212)의 이웃하는 두 변이 만나는 영역에서는 직선이 아닌 곡률을 갖는 라운드된 형상의 내측면이 형성될 수 있다. 다른 표현으로서, 상기 제1 측벽(212)에 의하여 형성되는 상기 제1 캐비티(C1)의 변 영역은 직선 형상으로 형성되고, 이웃하는 두 변 사이의 모서리 영역은 곡률을 갖는 형상으로 형성될 수 있다. 또한, 상기 제2 측벽(213)의 이웃하는 두 변이 만나는 영역에서도 직선이 아닌 곡률을 갖는 라운드된 형상의 내측면이 형성될 수 있다. 다른 표현으로서, 상기 제2 측벽(213)에 의하여 형성되는 상기 제2 캐비티(C2)의 변 영역은 직선 형상으로 형성되고, 이웃하는 두 변 사이의 모서리 영역은 곡률을 갖는 형상으로 형성될 수 있다.
이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(230)가 상기 제2 지지부(211b)에 다이 본딩으로 연결되고 상기 제1 지지부(211a)에 와이어 본딩으로 연결되는 경우를 기준으로 설명되었다. 그러나, 상기 반도체 소자(230)와 상기 지지부(211) 간의 전기적인 연결은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(230)가 플립칩 본딩 방식에 의하여 상기 지지부(211)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(230)가 상기 제1 지지부(211a)와 상기 제2 지지부(211b)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.
실시 예에 의하면, 상기 제1 지지부(211a)와 상기 제2 지지부(211b)는 외부로부터 전원을 제공받을 수 있도록 배치될 수 있다. 예로서, 상기 지지부(211) 아래에 전원 제공을 위한 회로기판이 배치될 수도 있다. 실시 예에 따른 반도체 소자 패키지가 회로기판에 직접 실장 될 수 있다.
또한, 실시 예에 따른 반도체 소자 패키지는, 외부 이물질에 의한 전기적 단선이 발생되는 것을 방지하기 위하여 상기 패키지 몸체(210) 위에 제공된 절연층을 더 포함할 수 있다. 예로서, 상기 패키지 몸체(210) 위에 포토 솔더 레지스트(PSR)가 배치될 수 있다. 상기 패키지 몸체(210)의 상기 제2 측벽(213)의 상부 면에 포토 솔더 레지스트(PSR)가 배치될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 패키지 몸체(210)의 최상부 면에 형성될 수 있으며, 상기 확산부(220)가 배치되지 않은 영역에 형성될 수 있다. 또한, 상기 포토 솔더 레지스트(PSR)는 상기 확산부(220)에 의하여 노출된 상기 제1 접착층(250) 위에도 형성될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 확산부(220)에 의하여 노출된 상기 제2 접착층(260) 위에도 형성될 수 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 방열 특성이 우수한 금속으로 제공될 수 있으므로 소형으로 제공되면서도 열 방출 효과가 향상되고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 금속 물질로 일체로 형성되어 기구적인 안정성이 제공될 수 있으므로 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 패키지 몸체 내에 배치된 반도체 소자와 확산부가 손상되는 것을 방지하고 신뢰성을 향상시킬 수 있게 된다.
한편, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 반도체 소자(130)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자로 형성될 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에서 상부 방향으로 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자가 하나의 발광 애퍼쳐를 갖는 경우, 반도체 소자의 가로 길이 및 세로 길이는 예로서 각각 100 마이크로 미터 내지 150 마이크로 미터로 형성될 수 있다. 그리고, 고출력의 반도체 소자가 필요한 경우에는, 복수의 발광 애퍼쳐를 포함하는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자가 적용될 수 있으며, 반도체 소자의 크기는 발광 애퍼쳐 수의 증가에 대응되도록 커지게 된다. 그리고, 반도체 소자의 크기가 증가됨에 따라 확산부의 크기도 증가될 필요가 있다.
그런데, 도 2 및 도 5를 참조하여 설명된 바와 같이, 실시 예에 따른 패키지 몸체를 이루는 내측면의 변 영역은 직선 형상으로 형성되지만, 내측면의 모서리 영역은 곡률을 갖는 라운드된 형상으로 형성될 수 있다. 이때, 패키지 몸체가 일정 크기 이하로 제한되는 경우, 패키지 몸체 내측면의 모서리 영역의 곡률 형상에 의하여 확산부의 크기가 제한될 수 있다. 즉, 패키지 몸체 내측면의 변 영역과 확산부의 측면 사이에는 이격 공간이 형성됨에도 불구하고, 확산부의 모서리 부분과 패키지 몸체 내측면의 모서리 부분이 맞닿을 정도까지만 확산부의 크기가 증가될 수 있는 제한이 있다.
이러한 점을 해결하기 위한 하나의 방안으로서, 상기 확산부의 모서리 부분에도 곡률을 형성함으로써, 패키지 몸체 내측면의 변 영역과 확산부의 측면 사이에 이격 공간이 발생되지 않을 정도까지 확산부의 크기를 확장시킬 수 있다. 그러나, 이와 같이 확산부를 제조하는 경우, 패키지 몸체 내측면의 곡률에 맞추어 확산부의 모서리 영역도 곡률을 갖도록 추가 가공이 되어야 하므로 공정 속도 및 수율이 떨어질 수 있는 단점이 있다.
이러한 점을 고려하여 도 8 내지 도 10에 도시된 실시 예에 따른 반도체 소자 패키지가 제시될 수 있다.
그러면, 도 8 내지 도 10을 참조하여 실시 예에 따른 반도체 소자 패키지의 다른 예를 설명하기로 한다.
도 8은 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 분해 사시도이고, 도 9는 도 8에 도시된 반도체 소자 패키지의 평면도이고, 도 10은 도 9에 도시된 반도체 소자 패키지의 C-C 선에 따른 단면도이다. 도 8 내지 도 10을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 7을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 도 8 내지 도 10에 도시된 바와 같이, 패키지 몸체(310), 상기 패키지 몸체(310) 위에 배치된 반도체 소자(330)를 포함할 수 있다. 상기 패키지 몸체(310)는 지지부(311), 제1 측벽(312), 제2 측벽(313)을 포함할 수 있다. 상기 반도체 소자(330)는 예로서 상기 지지부(311) 위에 배치될 수 있다.
실시 예에 의하면, 상기 지지부(311), 상기 제1 측벽(312), 상기 제2 측벽(313)은 동일 물질로 형성될 수 있다. 또한, 상기 지지부(311), 상기 제1 측벽(312), 상기 제2 측벽(313)은 일체로 형성될 수 있다. 예로서, 상기 패키지 몸체(310)는 상기 제1 측벽(312)에 의하여 형성되는 제1 캐비티(C1)와 상기 제2 측벽(313)에 의하여 정의되는 제2 캐비티(C2)를 포함할 수 있다. 상기 제1 캐비티(C1)와 상기 제2 캐비티(C2)는 예로서 드릴(drill)과 같은 도구를 이용한 기계적인 가공에 의하여 형성될 수 있다. 또한, 상기 제2 캐비티(C2)는 리세스 영역으로 지칭될 수도 있다.
실시 예에 의하면, 상기 패키지 몸체(310)는 금속으로 형성될 수 있다. 상기 패키지 몸체(310)는 예로서 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 등을 포함하는 금속 중에서 적어도 하나를 포함할 수 있다. 상기 패키지 몸체(310)는 단일 금속으로 형성될 수도 있으며, 합금으로 형성될 수도 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 상기 패키지 몸체(310)가 방열 특성이 우수한 금속으로 형성됨으로써 열 방출 효과가 향상될 수 있게 된다. 상기 패키지 몸체(310)는 상기 반도체 소자(330)에서 발생되는 열을 외부로 효율적으로 배출할 수 있게 된다. 또한, 금속 물질로 일체로 형성되어 기구적인 안정성을 갖는 상기 패키지 몸체(310) 내에 상기 반도체 소자(330)가 배치됨에 따라, 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 상기 반도체 소자(330)가 손상되는 것을 방지할 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지는 확산부(320)를 포함할 수 있다. 상기 확산부(320)는 상기 반도체 소자(330) 위에 배치될 수 있다. 상기 확산부(320)는 상기 패키지 몸체(310) 위에 배치될 수 있다. 상기 확산부(320)는 상기 패키지 몸체(310)에 의하여 지지될 수 있다. 상기 확산부(320)는 상기 패키지 몸체(310)의 제1 측벽(312)에 의하여 지지될 수 있다. 상기 확산부(320)는 상기 제2 측벽(313)에 의해 정의된 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(320)는 상기 반도체 소자(330)로부터 발광된 빛의 빔 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(320)는 예로서 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다.
실시 예에 따른 상기 반도체 소자(330)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(330)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에서 상부 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.
상기 패키지 몸체(310)는 상기 지지부(311), 상기 지지부(311) 위에 배치된 제1 측벽(312), 상기 제1 측벽(312) 위에 배치된 상기 제2 측벽(313)을 포함할 수 있다.
상기 제1 측벽(312)은 상기 지지부(311)의 상부 면 가장자리 영역에 배치될 수 있다. 상기 제1 측벽(312)은 상기 지지부(311)의 상부 면 외곽 둘레 영역에 배치될 수 있다. 상기 제1 측벽(312)은 상기 지지부(311)의 상부 면 가장자리 영역에서 제1 두께(t2)로 돌출되어 배치될 수 있다. 상기 제1 측벽(312)에 의하여 상기 지지부(311)의 상부 면 중심 영역에 상기 제1 캐비티(C1)가 형성될 수 있다. 상기 제1 측벽(312)은 상기 지지부(311)의 상부 면으로부터 상부 방향으로 제1 두께(t2)로 돌출되며 제1 폭(w2)의 제1 상부 면을 포함할 수 있다.
실시 예에 의하면, 상기 제1 측벽(312)의 제1 상부 면의 제1 폭(w2)과 상기 제1 측벽(312)의 하부 면의 폭이 같게 형성될 수 있다. 이와 같이 제공되는 경우, 상기 확산부(320)를 지지할 수 있는 상기 제1 측벽(312)의 상기 제1 상부 면의 제1 폭(w2)이 안정적으로 형성될 수 있게 된다. 상기 제1 측벽(312)의 상기 제1 상부 면 영역 중에서, 상기 확산부(320)와 수직 방향으로 중첩되어 상기 확산부(320)를 지지하는 영역의 폭(w4)은 접착력 및 기구적 안정성 등을 고려하여 200 마이크로 미터 이상으로 형성될 수 있다. 상기 확산부(320)를 지지하는 영역의 폭(w4)은 상기 확산부(320)의 폭 대비하여 18% 내지 22% 정도로 제공될 수 있다. 상기 확산부(320)를 지지하는 영역의 폭(w4)이 상기 확산부(320)의 폭 대비하여 18% 보다 작은 경우에는 상기 확산부(320)를 안정적으로 지지하지 못할 수 있다. 또한, 상기 확산부(320)를 지지하는 영역의 폭(w4)이 상기 확산부(320)의 폭 대비하여 22% 보다 큰 경우에는 상기 확산부(320)의 크기가 과하게 커지게 되어 결과적으로 반도체 소자 패키지의 크기가 커지게 되는 단점이 있다.
상기 확산부(320)를 지지하는 영역의 폭(w4)은 상기 확산부(320)와 상기 패키지 몸체(310) 간의 접착 정도(bondability)에 따라 접착영역의 면적이 조절될 수 있다. 또는, 상기 제1 측벽(312)의 제1 상부 면의 제1 폭(w2)이 상기 제1 측벽(312)의 하부 면의 폭에 비해 더 작게 형성될 수도 있다. 이와 같이 형성되는 경우, 상기 제1 측벽(312)의 내측면과 상기 지지부(311)의 상부 면이 이루는 각도는 90도 보다 큰 둔각으로 형성될 수 있으며, 상기 패키지 몸체(310) 형성에 대한 공정 자유도가 향상될 수 있다. 실시 예에 의하면, 상기 제1 측벽(312)의 경사 각도는 상기 반도체 소자(330)의 크기, 상기 확산부(320)의 크기, 상기 패키지 몸체(310)의 가공 조건 등을 고려하여 선택적으로 결정될 수 있다.
상기 제2 측벽(313)은 상기 제1 측벽(312) 위에 형성될 수 있다. 상기 제2 측벽(313)은 상기 제1 측벽(312)의 상기 제1 상부 면 위에 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(313)은 상기 제1 측벽(312)의 상기 제1 상부 면 가장자리 영역에 배치될 수 있다. 상기 제2 측벽(313)은 상기 제1 측벽(312)의 상부 면 가장자리 영역에서 상부방향으로 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(313)에 의하여 정의된 상기 제2 캐비티(C2)가 형성될 수 있다. 상기 제2 측벽(313)은 제2 폭(w3)의 제2 상부 면을 포함할 수 있다. 상기 제2 측벽(313)의 하부 면은 상기 제2 폭(w3)에 비해 더 넓게 형성될 수 있다. 상기 제2 측벽(313)의 하부 면은 상기 제1 측벽(312)의 상기 제1 상부 면의 상기 제1 폭(w2)에 비해 작게 형성될 수 있다. 상기 제2 측벽(313)의 상기 제2 폭(w3)은 상기 패키지 몸체(310)를 이루는 물질의 강도 특성, 기구적 가공 조건 등을 고려하여 예로서 50 마이크로 미터 내지 250 마이크로 미터로 형성될 수 있다. 예로서, 상기 제2 측벽(313)의 상기 제2 폭(w3)은 상기 제1 측벽(312)의 상기 제1 폭(w2)에 비해 1/3 정도로 형성될 수 있다.
실시 예에 의하면, 도 8 및 도 9에 도시된 바와 같이, 상기 제2 측벽(313)은 제1 가이드(313a), 제2 가이드(313b), 제3 가이드(313c), 제4 가이드(313d)를 포함할 수 있다. 상기 제1 가이드(313a), 상기 제2 가이드(313b), 상기 제3 가이드(313c), 상기 제4 가이드(313d)는 상기 제1 측벽(312) 위에 배치될 수 있다. 상기 제1 가이드(313a)와 상기 제3 가이드(313c)는 서로 마주 보게 배치될 수 있다. 상기 제2 가이드(313b)와 상기 제4 가이드(313d)는 서로 마주 보게 배치될 수 있다.
상기 제1 측벽(312)은, 도 9에 도시된 바와 같이, 상부 방향에서 보았을 때, 예로서 사각형 형상으로 형성될 수 있다. 상기 제1 측벽(312)은 제1 모서리 영역(X1), 제2 모서리 영역(X2), 제3 모서리 영역(X3), 제4 모서리 영역(X4)을 포함할 수 있다. 상기 제1 모서리 영역(X1), 제2 모서리 영역(X2), 제3 모서리 영역(X3), 제4 모서리 영역(X4)에는 상기 제2 측벽(313)이 형성되지 않을 수 있다. 상기 제2 측벽(313)은 상기 제1 측벽(312)의 이웃하는 모서리 영역들 사이의 변에 배치되고, 모서리 영역들에는 배치되지 않을 수 있다.
예로서, 상기 제1 가이드(313a)는 상기 제1 모서리 영역(X1)과 상기 제4 모서리 영역(X4) 사이에 배치될 수 있다. 상기 제1 가이드(313a)는 상기 제1 모서리 영역(X1)과 상기 제4 모서리 영역(X4) 사이에 배치된 상기 제1 측벽(312)의 상부 면에 배치될 수 있다. 상기 제1 모서리 영역(X1)과 상기 제4 모서리 영역(X4)은 상기 제1 측벽(312)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 제2 가이드(313b)는 상기 제1 모서리 영역(X1)과 상기 제2 모서리 영역(X2) 사이에 배치될 수 있다. 상기 제2 가이드(313b)는 상기 제1 모서리 영역(X1)과 상기 제2 모서리 영역(X2) 사이에 배치된 상기 제1 측벽(312)의 상부 면에 배치될 수 있다. 상기 제1 모서리 영역(X1)과 상기 제2 모서리 영역(X2)은 상기 제1 측벽(312)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 제3 가이드(313c)는 상기 제2 모서리 영역(X2)과 상기 제3 모서리 영역(X3) 사이에 배치될 수 있다. 상기 제3 가이드(313c)는 상기 제2 모서리 영역(X2)과 상기 제3 모서리 영역(X3) 사이에 배치된 상기 제1 측벽(312)의 상부 면에 배치될 수 있다. 상기 제2 모서리 영역(X2)과 상기 제3 모서리 영역(X3)은 상기 제1 측벽(312)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 제4 가이드(313d)는 상기 제3 모서리 영역(X3)과 상기 제4 모서리 영역(X4) 사이에 배치될 수 있다. 상기 제4 가이드(313d)는 상기 제3 모서리 영역(X3)과 상기 제4 모서리 영역(X4) 사이에 배치된 상기 제1 측벽(312)의 상부 면에 배치될 수 있다. 상기 제3 모서리 영역(X3)과 상기 제4 모서리 영역(X4)은 상기 제1 측벽(312)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 확산부(320)는 상기 제1 측벽(312)의 상기 제1 상부 면에 의해 지지될 수 있다. 상기 확산부(320)는 상기 제2 측벽(313)에 의해 둘러 싸여질 수 있다. 상기 확산부(320)는 상기 제2 측벽(313)에 의하여 정의된 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(320)의 하부 면의 가장자리 영역이 상기 제1 측벽(312)의 상기 제1 상부 면에 의해 지지될 수 있다.
상기 확산부(320)는 상기 제2 측벽(313)의 내측면에 결합될 수 있다. 상기 확산부(320)는 상기 제2 측벽(313)의 내측면으로부터 이웃하는 양 끝단에 제공된 모서리 영역 방향으로 연장되어 배치될 수 있다. 상기 확산부(320)는 상기 제1 가이드(313a), 상기 제2 가이드(313b), 상기 제3 가이드(313c), 상기 제4 가이드(313d)에 의하여 둘러 싸이게 배치될 수 있다.
상기 확산부(320)는 상기 제1 가이드(313a)의 내측면에 결합될 수 있다. 상기 확산부(320)는 상기 제1 가이드(313a)의 내측면으로부터 상기 제1 모서리 영역(X1) 방향 및 상기 제4 모서리 영역(X4) 방향으로 연장되어 배치될 수 있다.
상기 확산부(320)는 상기 제2 가이드(313b)의 내측면에 결합될 수 있다. 상기 확산부(320)는 상기 제2 가이드(313b)의 내측면으로부터 상기 제1 모서리 영역(X1) 방향 및 상기 제2 모서리 영역(X2) 방향으로 연장되어 배치될 수 있다.
상기 확산부(320)는 상기 제3 가이드(313c)의 내측면에 결합될 수 있다. 상기 확산부(320)는 상기 제3 가이드(313c)의 내측면으로부터 상기 제2 모서리 영역(X2) 방향 및 상기 제3 모서리 영역(X3) 방향으로 연장되어 배치될 수 있다.
상기 확산부(320)는 상기 제4 가이드(313d)의 내측면에 결합될 수 있다. 상기 확산부(320)는 상기 제4 가이드(313d)의 내측면으로부터 상기 제1 모서리 영역(X1) 방향 및 상기 제3 모서리 영역(X3) 방향으로 연장되어 배치될 수 있다.
실시 예에 의하면, 상기 확산부(320)가 상기 제1 측벽(312) 및 제2 측벽(313)과 결합됨에 있어, 상기 제1 측벽(313)의 상부 면 모서리 영역에서 상기 확산부(320)가 상기 제2 측벽(313)의 제약을 받지 않고 연장되어 배치될 수 있게 된다. 이에 따라, 반도체 소자(330)의 크기가 증가되는 경우에도, 상기 확산부(320)의 크기가 증가될 수 있는 설계의 자유도가 높아질 수 있게 된다.
상기 확산부(320)의 두께는 상기 제2 측벽(313)의 제2 두께(t3)와 같게 형성될 수 있다. 또한, 상기 확산부(320)의 두께는 상기 제2 측벽(313)의 제2 두께(t3)에 비해 더 작게 형성될 수도 있다. 이와 같이, 상기 확산부(320)의 두께가 상기 제2 측벽(313)의 제2 두께(t3)에 비해 같거나 작게 형성됨으로써, 상기 확산부(320)가 상기 제2 측벽(313)에 의해 보호 받을 수 있게 된다. 즉, 실시 예에 따른 반도체 소자 패키지가 떨어지거나 외부로부터 충격을 받는 경우에도 상기 확산부(320)가 손상되는 것을 방지할 수 있게 된다.
상기 반도체 소자(330)는 상기 지지부(311) 위에 배치될 수 있다. 상기 반도체 소자(330)는 상기 지지부(311)의 상부 면 위에 배치될 수 있다. 상기 반도체 소자(330)는 상기 확산부(320) 아래에 배치될 수 있다. 상기 반도체 소자(330)는 상기 지지부(311)의 상부 면의 중앙 영역에 배치되며 상기 제1 캐비티(C1) 내에 배치될 수 있다. 상기 반도체 소자(330)의 두께는 상기 제1 측벽(312)의 상기 제1 두께(t2)에 비해 작게 형성될 수 있다. 상기 반도체 소자(330)의 상부 면은 상기 확산부(320)의 하부 면으로부터 이격되어 배치될 수 있다.
실시 예에 의하면, 상기 지지부(311)의 외측면(311S), 상기 제1 측벽(312)의 외측면(312S), 상기 제2 측벽(313)의 외측면(313S)은 단차 없이 형성될 수 있다. 상기 지지부(311)의 외측면(311S), 상기 제1 측벽(312)의 외측면(312S), 상기 제2 측벽(313)의 외측면(313S)은 서로 단차 없이 하나의 평면을 이루도록 형성될 수 있다. 다른 표현으로서, 상기 지지부(311)의 외측면(311S) 사이의 거리(d1)와, 상기 제1 측벽(312)의 외측면(312S) 사이의 거리(d2)와, 상기 제2 측벽(313)의 외측면(313S) 사이의 거리(d3)가 동일하게 형성될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 확산부(320)와 상기 제2 측벽(313) 사이에 배치된 제1 접착층(350)을 포함할 수 있다. 상기 제1 접착층(350)은 상기 제2 측벽(313)과 상기 확산부(320)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(350)은 상기 제1 가이드(313a)의 내측면과 상기 제1 가이드(313a)에 대향되는 상기 확산부(320)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(350)은 상기 제2 가이드(313b)의 내측면과 상기 제2 가이드(313b)에 대향되는 상기 확산부(320)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(350)은 상기 제3 가이드(313c)의 내측면과 상기 제3 가이드(313c)에 대향되는 상기 확산부(320)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(350)은 상기 제4 가이드(313d)의 내측면과 상기 제4 가이드(313d)에 대향되는 상기 확산부(320)의 측면 사이에 배치될 수 있다. 또한, 상기 제1 접착층(350)은 상기 확산부(320)의 하부 면과 상기 제1 측벽(312)의 상기 제1 상부 면 사이에도 배치될 수 있다.
상기 제1 접착층(350)은 상기 확산부(320)가 상기 제2 캐비티(C2) 내에 안정적으로 고정될 수 있게 한다. 상기 제1 접착층(350)은 상기 확산부(320)가 상기 제2 측벽(313)에 안정적으로 배치될 수 있게 한다. 이에 따라, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 확산부(320)와 상기 몸체(300)에 의하여 형성되는 공간이 상기 제1 접착층(350)에 의하여 밀봉될 수 있으며, 외부로부터 습기 또는 이물질 등이 상기 반도체 소자(330)가 배치된 공간으로 침투되는 것을 효과적으로 방지할 수 있게 되며 신뢰성이 향상될 수 있게 된다.
예로서, 상기 제1 접착층(350)은 유기물을 포함할 수 있다. 상기 제1 접착층(350)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제1 접착층(350)은 실리콘계 레진을 포함할 수 있다.
실시 예에 의하면, 상기 지지부(311)는 제1 지지부(311a)와 제2 지지부(311b)를 포함할 수 있다. 상기 제1 지지부(311a)와 상기 제2 지지부(311b)는 서로 이격되어 배치될 수 있다. 상기 제1 지지부(311a)와 상기 제2 지지부(311b)는 서로 전기적으로 절연되어 배치될 수 있다. 상기 반도체 소자(330)는 상기 제1 지지부(311a) 또는 상기 제2 지지부(311b) 위에 배치될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 제1 지지부(311a)와 상기 제2 지지부(311b) 사이에 배치된 제2 접착층(360)을 포함할 수 있다. 상기 제2 접착층(360)은 상기 제1 지지부(311a)와 상기 제2 지지부(311b)를 전기적으로 절연시킬 수 있다. 또한, 상기 제2 접착층(360)은 상기 제1 지지부(311a)와 상기 제2 지지부(311b)를 물리적으로 안정적으로 결합할 수 있는 기능을 제공한다. 상기 제2 접착층(360)은 상기 제1 지지부(311a)와 상기 제2 지지부(311b) 간의 전기적인 절연 및 접착 기능을 제공한다. 실시 예에 따른 패키지 몸체(310)는 상기 제2 접착층(360)에 의하여 결합된 제1 패키지 몸체(310a)와 제2 패키지 몸체(310b)를 포함할 수 있다.
예로서, 상기 제2 접착층(360)은 유기물을 포함할 수 있다. 상기 제2 접착층(360)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제2 접착층(360)은 실리콘계 레진을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(330)와 상기 지지부(311) 사이에 제공된 금속층(340)을 더 포함할 수 있다. 예로서, 상기 반도체 소자(330)는 와이어(370)를 통한 와이어 본딩으로 상기 제1 지지부(311a)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(330)는 상기 제2 지지부(311b)에 다이 본딩을 통해 전기적으로 연결될 수 있다. 상기 금속층(340)은 상기 반도체 소자(330)와 상기 제2 지지부(311b) 사이에 배치될 수 있다. 예를 들어 상기 금속층(340)은 상기 반도체 소자(330)와 상기 제2 지지부(311b)의 다이 본딩 영역에 제공될 수 있다. 상기 금속층(340)은 상기 반도체 소자(330), 다이 본딩을 위한 다이 페이스트(die paste), 상기 제2 지지부(311b) 간의 접착력을 향상시킬 수 있다. 상기 금속층(340)은 상기 다이 페이스트 물질, 상기 반도체 소자(330)의 다이 본딩 영역 물질을 고려하여 선택될 수 있다. 예로서, 상기 금속층(340)은 금(Au), 알루미늄(Al), 구리(Cu), 은(Ag)을 포함하는 금속 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다. 상기 금속층(340)은 단일 금속 또는 합금으로 형성될 수 있다. 예로서, 상기 금속층(240)은 도금 공정 등으로 형성될 수 있다.
상기 금속층(340)은 상기 반도체 소자(330)와 상기 지지부(311) 간에 금속 결합을 제공할 수 있다. 이에 따라, 실시 예에 의하면 상기 반도체 소자(330)에서 발생되는 열이 상기 지지부(311)로 전달되는 방열 특성이 향상될 수 있다. 또한, 전기적인 면에 있어서도, 상기 지지부(311)를 통해 상기 반도체 소자(330)에 인가되는 전류 주입 특성이 향상될 수 있다. 예로서, 상기 금속층(340)의 두께는 0.04 마이크로 미터 내지 0.4 마이크로 미터의 범위로 형성될 수 있다. 상기 금속층(340)의 두께는 다이 본딩의 공정 방식에 따라 선택적으로 변경될 수 있다. 예로서, 상기 금속층(340)의 두께는 유테틱 본딩(eutectic bonding)이 적용되는 경우에는 0.2 마이크로 미터 내지 0.4 마이크로 미터로 형성될 수 있다. 또한, 상기 금속층(340)의 두께는 픽 앤 플레이스 본딩(pick and place bonding)이 적용되는 경우에는 0.04 마이크로 미터 내지 0.06 마이크로 미터로 형성될 수 있다.
실시 예에 의하면, 도 9에 도시된 바와 같이, 상부 방향에서 보았을 때, 상기 패키지 몸체(310)는 사각 형상으로 형성될 수 있다. 실시 예에 따른 반도체 패키지 제조방법의 예는 뒤에서 다시 설명될 것이지만, 상기 패키지 몸체(310)의 외측면은 다이싱(dicing)과 같은 절단 공정에 의하여 형성될 수 있다. 이에 따라, 상기 패키지 몸체(310)의 외측면은 상기 지지부(311)의 상부 면을 기준으로 수직하게 형성될 수 있다. 즉, 상기 지지부(311)의 외측면(311S), 상기 제1 측벽(312)외 외측면(312S), 상기 제2 측벽(313)의 외측면(313S)은 서로 단차 없이 동일 평면 상에 배치될 수 있다.
상기 패키지 몸체(310)는 예로서 드릴(drill) 등의 도구에 의한 기계적 가공에 의하여 형성될 수 있다. 이에 따라, 상기 제1 측벽(312)의 이웃하는 두 변이 만나는 영역에서는 직선이 아닌 곡률을 갖는 라운드된 형상의 내측면이 형성될 수 있다. 다른 표현으로서, 상기 제1 측벽(312)에 의하여 형성되는 상기 제1 캐비티(C1)의 변 영역은 직선 형상으로 형성되고, 이웃하는 두 변 사이의 모서리 영역은 곡률을 갖는 형상으로 형성될 수 있다. 즉, 상기 제1 측벽(312)의 제1 모서리 영역(X1), 제2 모서리 영역(X2), 제3 모서리 영역(X3), 제4 모서리 영역(X4)은 곡률을 갖는 내측면으로 형성될 수 있다.
이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(330)가 상기 제2 지지부(311b)에 다이 본딩으로 연결되고 상기 제1 지지부(311a)에 와이어 본딩으로 연결되는 경우를 기준으로 설명되었다. 그러나, 상기 반도체 소자(330)와 상기 지지부(311) 간의 전기적인 연결은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(330)가 플립칩 본딩 방식에 의하여 상기 지지부(311)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(330)가 상기 제1 지지부(311a)와 상기 제2 지지부(311b)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.
실시 예에 의하면, 상기 제1 지지부(311a)와 상기 제2 지지부(311b)는 외부로부터 전원을 제공받을 수 있도록 배치될 수 있다. 예로서, 상기 지지부(311) 아래에 전원 제공을 위한 회로기판이 배치될 수도 있다. 실시 예에 따른 반도체 소자 패키지가 회로기판에 직접 실장 될 수 있다.
또한, 실시 예에 따른 반도체 소자 패키지는, 외부 이물질에 의한 전기적 단선이 발생되는 것을 방지하기 위하여 상기 패키지 몸체(310) 위에 제공된 절연층을 더 포함할 수 있다. 예로서, 상기 패키지 몸체(310) 위에 포토 솔더 레지스트(PSR)가 배치될 수 있다. 상기 패키지 몸체(310)의 상기 제2 측벽(313)의 상부 면에 포토 솔더 레지스트(PSR)가 배치될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 패키지 몸체(310)의 최상부 면에 형성될 수 있으며, 상기 확산부(320)가 배치되지 않은 영역에 형성될 수 있다. 또한, 상기 포토 솔더 레지스트(PSR)는 상기 확산부(320)에 의하여 노출된 상기 제1 접착층(350) 위에도 형성될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 확산부(320)에 의하여 노출된 상기 제2 접착층(360) 위에도 형성될 수 있다.
한편, 도 8 내지 도 10를 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 상기 제2 측벽(313)의 내측면이 평면으로 형성된 경우를 기반으로 설명되었다. 그러나, 도 4 내지 도 7을 참조하여 설명된 바와 같이, 상기 제2 측벽(313)의 내측면이 복수의 계단 형상으로 형성될 수도 있다. 즉, 상기 제1 가이드(313a), 제2 가이드(313b) 제3 가이드(313c), 제4 가이드(313d) 중에서 적어도 하나의 내측면이 복수의 계단 형상으로 형성될 수 있다. 이와 같이, 상기 제2 측벽(313)의 내측면이 복수의 계단 형상으로 형성되는 경우에는, 상기 확산부(320)와 상기 제2 측벽(313) 간의 사이에 상기 제1 접착층(350)이 배치될 수 있는 공간이 충분하게 확보될 수 있다. 이에 따라, 상기 확산부(320)와 상기 패키지 몸체(310) 간의 결합력이 더 향상될 수 있게 된다.
또한, 실시 예에 의하면, 상기 확산부(320)의 두께가 상기 제2 측벽(313)의 제2 두께(t3)에 비해 더 두껍게 형성될 수도 있다. 이와 같이 형성되는 경우, 패키지 몸체(310)의 두께를 작게 형성하면서 상기 확산부(320)의 두께를 크게 선택할 수 설계의 자유도가 발생될 수 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 방열 특성이 우수한 금속으로 형성될 수 있으므로 소형으로 형성되면서도 열 방출 효과가 향상되고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 금속 물질로 일체로 형성되어 기구적인 안정성이 제공될 수 있으므로 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 패키지 몸체 내에 배치된 반도체 소자와 확산부가 손상되는 것을 방지하고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지에 의하면, 확산부가 제1 측벽 및 제2 측벽과 결합됨에 있어, 제1 측벽의 상부 면 모서리 영역에서 확산부가 제2 측벽의 제약을 받지 않고 연장되어 배치될 수 있게 된다. 이에 따라, 고출력을 구현하기 위하여 반도체 소자의 크기가 증가되는 경우에도, 패키지 몸체를 소형으로 구현하면서 확산부의 크기를 증가시킬 수 있는 설계의 자유도가 높아질 수 있게 된다.
다음으로, 도 11 내지 도 13을 참조하여, 패키지 몸체를 소형으로 구현하면서 확산부와 패키지 몸체 간의 결합력을 향상시킬 수 있는 실시 예에 따른 반도체 소자 패키지의 다른 예에 대해 설명하기로 한다.
도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지의 다른 예를 나타낸 분해 사시도이고, 도 12는 도 11에 도시된 반도체 소자 패키지의 평면도이고, 도 13은 도 12에 도시된 반도체 소자 패키지의 D-D 선에 따른 단면도이다. 도 11 내지 도 13을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 10을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 도 11 내지 도 13에 도시된 바와 같이, 패키지 몸체(410), 상기 패키지 몸체(410) 위에 배치된 반도체 소자(430)를 포함할 수 있다. 상기 패키지 몸체(410)는 지지부(411), 제1 측벽(412), 제2 측벽(413)을 포함할 수 있다. 상기 반도체 소자(430)는 예로서 상기 지지부(411) 위에 배치될 수 있다.
실시 예에 의하면, 상기 지지부(411), 상기 제1 측벽(412), 상기 제2 측벽(413)은 동일 물질로 형성될 수 있다. 또한, 상기 지지부(411), 상기 제1 측벽(412), 상기 제2 측벽(413)은 일체로 형성될 수 있다. 예로서, 상기 패키지 몸체(410)는 상기 제1 측벽(412)에 의하여 형성되는 제1 캐비티(C1)와 상기 제2 측벽(413)에 의하여 정의되는 제2 캐비티(C2)를 포함할 수 있다. 상기 제1 캐비티(C1)와 상기 제2 캐비티(C2)는 예로서 드릴(drill)과 같은 도구를 이용한 기계적인 가공에 의하여 형성될 수 있다. 또한, 상기 제2 캐비티(C2)는 리세스(recess) 영역으로 지칭될 수도 있다.
실시 예에 의하면, 상기 패키지 몸체(410)는 금속으로 형성될 수 있다. 상기 패키지 몸체(410)는 예로서 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 등을 포함하는 금속 중에서 적어도 하나를 포함할 수 있다. 상기 패키지 몸체(410)는 단일 금속으로 형성될 수도 있으며, 합금으로 형성될 수도 있다.
실시 예에 따른 반도체 소자 패키지에 의하면, 상기 패키지 몸체(410)가 방열 특성이 우수한 금속으로 형성됨으로써 열 방출 효과가 향상될 수 있게 된다. 상기 패키지 몸체(410)는 상기 반도체 소자(430)에서 발생되는 열을 외부로 효율적으로 배출할 수 있게 된다. 또한, 금속 물질로 일체로 형성되어 기구적인 안정성을 갖는 상기 패키지 몸체(410) 내에 상기 반도체 소자(430)가 배치됨에 따라, 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 상기 반도체 소자(430)가 손상되는 것을 방지할 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지는 확산부(420)를 포함할 수 있다. 상기 확산부(420)는 상기 반도체 소자(430) 위에 배치될 수 있다. 상기 확산부(420)는 상기 패키지 몸체(410) 위에 배치될 수 있다. 상기 확산부(420)는 상기 패키지 몸체(410)에 의하여 지지될 수 있다. 상기 확산부(420)는 상기 패키지 몸체(410)의 제1 측벽(412)에 의하여 지지될 수 있다. 상기 확산부(420)는 상기 제2 측벽(413)에 의해 정의된 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(420)는 상기 반도체 소자(430)로부터 발광된 빛의 빔 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(420)는 예로서 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다.
실시 예에 따른 상기 반도체 소자(430)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(430)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에서 상부 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.
상기 패키지 몸체(410)는 상기 지지부(411), 상기 지지부(411) 위에 배치된 상기 제1 측벽(412), 상기 제1 측벽(412) 위에 배치된 상기 제2 측벽(413)을 포함할 수 있다.
상기 제1 측벽(412)은 상기 지지부(411)의 상부 면 가장자리 영역에 배치될 수 있다. 상기 제1 측벽(412)은 상기 지지부(411)의 상부 면 외곽 둘레 영역에 배치될 수 있다. 상기 제1 측벽(412)은 상기 지지부(411)의 상부 면 가장자리 영역에서 제1 두께(t2)로 돌출되어 배치될 수 있다. 상기 제1 측벽(412)에 의하여 상기 지지부(411)의 상부 면 중심 영역에 상기 제1 캐비티(C1)가 형성될 수 있다. 상기 제1 측벽(412)은 상기 지지부(411)의 상부 면으로부터 상부 방향으로 제1 두께(t2)로 돌출되며 제1 폭(w2)의 제1 상부 면을 포함할 수 있다.
실시 예에 의하면, 상기 제1 측벽(412)의 제1 상부 면의 제1 폭(w2)과 상기 제1 측벽(412)의 하부 면의 폭이 같게 형성될 수 있다. 이와 같이 제공되는 경우, 상기 확산부(420)를 지지할 수 있는 상기 제1 측벽(412)의 상기 제1 상부 면의 제1 폭(w2)이 안정적으로 형성될 수 있게 된다. 상기 제1 측벽(412)의 상기 제1 상부 면 영역 중에서, 상기 확산부(420)와 수직 방향으로 중첩되어 상기 확산부(420)를 지지하는 영역의 폭(w4)은 접착력 및 기구적 안정성 등을 고려하여 예로서 200 마이크로 미터 이상으로 형성될 수 있다. 상기 확산부(420)를 지지하는 영역의 폭(w4)은 상기 확산부(420)의 폭 대비하여 18% 내지 22% 정도로 형성될 수 있다. 상기 확산부(420)를 지지하는 영역의 폭(w4)이 상기 확산부(420)의 폭 대비하여 18% 보다 작은 경우에는 상기 확산부(420)를 안정적으로 지지하지 못할 수 있다. 또한, 상기 확산부(420)를 지지하는 영역의 폭(w4)이 상기 확산부(420)의 폭 대비하여 22% 보다 큰 경우에는 상기 확산부(420)의 크기가 과하게 커지게 되어 결과적으로 반도체 소자 패키지의 크기가 커지게 되는 단점이 있다. 상기 확산부(420)를 지지하는 영역의 폭(w4)은 상기 확산부(420)와 상기 패키지 몸체(410) 간의 접착 정도(bondability)에 따라 접착영역의 면적이 조절될 수 있다. 또는, 상기 제1 측벽(412)의 제1 상부 면의 제1 폭(w2)이 상기 제1 측벽(412)의 하부 면의 폭에 비해 더 작게 형성될 수도 있다. 이와 같이 형성되는 경우, 상기 제1 측벽(412)의 내측면과 상기 지지부(411)의 상부 면이 이루는 각도는 90도 보다 큰 둔각으로 형성될 수 있으며, 상기 패키지 몸체(410) 형성에 대한 공정 자유도가 향상될 수 있다. 실시 예에 의하면, 상기 제1 측벽(412)의 경사 각도는 상기 반도체 소자(430)의 크기, 상기 확산부(420)의 크기, 상기 패키지 몸체(410)의 가공 조건 등을 고려하여 선택적으로 결정될 수 있다.
상기 제2 측벽(413)은 상기 제1 측벽(412) 위에 배치될 수 있다. 상기 제2 측벽(413)은 상기 제1 측벽(412)의 상기 제1 상부 면 위에 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(413)은 상기 제1 측벽(412)의 상기 제1 상부 면 가장자리 영역에 배치될 수 있다. 상기 제2 측벽(413)은 상기 제1 측벽(412)의 상부 면 가장자리 영역에서 상부방향으로 제2 두께(t3)로 돌출되어 배치될 수 있다. 상기 제2 측벽(413)에 의하여 정의된 상기 제2 캐비티(C2)가 형성될 수 있다. 상기 제2 측벽(413)은 제2 폭(w3)의 제2 상부 면을 포함할 수 있다. 상기 제2 측벽(413)의 하부 면은 상기 제2 폭(w3)에 비해 더 넓게 형성될 수 있다. 상기 제2 측벽(413)의 하부 면은 상기 제1 측벽(412)의 상기 제1 상부 면의 상기 제1 폭(w2)에 비해 작게 형성될 수 있다. 상기 제2 측벽(413)의 상기 제2 폭(w3)은 상기 패키지 몸체(410)를 이루는 물질의 강도 특성, 기구적 가공 조건 등을 고려하여 예로서 50 마이크로 미터 내지 250 마이크로 미터로 형성될 수 있다.
실시 예에 의하면, 도 11 및 도 12에 도시된 바와 같이, 상기 제2 측벽(413)은 제1 가이드(413a), 제2 가이드(413b), 제3 가이드(413c), 제4 가이드(413d)를 포함할 수 있다. 상기 제1 가이드(413a), 상기 제2 가이드(413b), 상기 제3 가이드(413c), 상기 제4 가이드(413d)는 상기 제1 측벽(412) 위에 배치될 수 있다. 상기 제1 가이드(413a)와 상기 제3 가이드(413c)는 서로 마주 보게 배치될 수 있다. 상기 제2 가이드(413b)와 상기 제4 가이드(413d)는 서로 마주 보게 배치될 수 있다.
상기 제1 측벽(412)은, 도 12에 도시된 바와 같이, 상부 방향에서 보았을 때, 예로서 사각형 형상으로 형성될 수 있다. 상기 제1 측벽(412)은 제1 모서리 영역(X1), 제2 모서리 영역(X2), 제3 모서리 영역(X3), 제4 모서리 영역(X4)을 포함할 수 있다. 상기 제1 모서리 영역(X1), 제2 모서리 영역(X2), 제3 모서리 영역(X3), 제4 모서리 영역(X4)에는 상기 제2 측벽(413)이 형성되지 않을 수 있다. 상기 제2 측벽(413)은 상기 제1 측벽(412)의 이웃하는 모서리 영역들 사이에 배치되고, 모서리 영역들에는 배치되지 않을 수 있다.
예로서, 상기 제1 가이드(413a)는 상기 제1 모서리 영역(X1)과 상기 제4 모서리 영역(X4) 사이에 배치될 수 있다. 상기 제1 가이드(413a)는 상기 제1 모서리 영역(X1)과 상기 제4 모서리 영역(X4) 사이에 배치된 상기 제1 측벽(412)의 상부 면에 배치될 수 있다. 상기 제1 모서리 영역(X1)과 상기 제4 모서리 영역(X4)은 상기 제1 측벽(412)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 제2 가이드(413b)는 상기 제1 모서리 영역(X1)과 상기 제2 모서리 영역(X2) 사이에 배치될 수 있다. 상기 제2 가이드(413b)는 상기 제1 모서리 영역(X1)과 상기 제2 모서리 영역(X2) 사이에 배치된 상기 제1 측벽(412)의 상부 면에 배치될 수 있다. 상기 제1 모서리 영역(X1)과 상기 제2 모서리 영역(X2)은 상기 제1 측벽(412)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 제3 가이드(413c)는 상기 제2 모서리 영역(X2)과 상기 제3 모서리 영역(X3) 사이에 배치될 수 있다. 상기 제3 가이드(413c)는 상기 제2 모서리 영역(X2)과 상기 제3 모서리 영역(X3) 사이에 배치된 상기 제1 측벽(412)의 상부 면에 배치될 수 있다. 상기 제2 모서리 영역(X2)과 상기 제3 모서리 영역(X3)은 상기 제1 측벽(412)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 제4 가이드(413d)는 상기 제3 모서리 영역(X3)과 상기 제4 모서리 영역(X4) 사이에 배치될 수 있다. 상기 제4 가이드(413d)는 상기 제3 모서리 영역(X3)과 상기 제4 모서리 영역(X4) 사이에 배치된 상기 제1 측벽(412)의 상부 면에 배치될 수 있다. 상기 제3 모서리 영역(X3)과 상기 제4 모서리 영역(X4)은 상기 제1 측벽(412)을 이루는 하나의 변의 양단에 배치될 수 있다.
상기 확산부(420)는 상기 제1 측벽(412)의 상기 제1 상부 면에 의해 지지될 수 있다. 상기 확산부(420)는 상기 제2 측벽(413)에 의해 둘러 싸여질 수 있다. 상기 확산부(420)는 상기 제2 측벽(413)에 의하여 정의된 상기 제2 캐비티(C2) 내에 배치될 수 있다. 상기 확산부(420)의 하부 면의 가장자리 영역이 상기 제1 측벽(412)의 상기 제1 상부 면에 의해 지지될 수 있다.
상기 확산부(420)는 상기 제2 측벽(413)의 내측면에 결합될 수 있다. 상기 확산부(420)는 상기 제2 측벽(413)의 내측면으로부터 이웃하는 양 끝단에 제공된 모서리 영역 방향으로 연장되어 배치될 수 있다. 상기 확산부(420)는 상기 제1 가이드(413a), 상기 제2 가이드(413b), 상기 제3 가이드(413c), 상기 제4 가이드(413d)에 의하여 둘러 싸이게 배치될 수 있다.
상기 확산부(420)는 상기 제1 가이드(413a)의 내측면에 결합될 수 있다. 상기 확산부(420)는 상기 제1 가이드(413a)의 내측면으로부터 상기 제1 모서리 영역(X1) 방향 및 상기 제4 모서리 영역(X4) 방향으로 연장되어 배치될 수 있다.
상기 확산부(420)는 상기 제2 가이드(413b)의 내측면에 결합될 수 있다. 상기 확산부(420)는 상기 제2 가이드(413b)의 내측면으로부터 상기 제1 모서리 영역(X1) 방향 및 상기 제2 모서리 영역(X2) 방향으로 연장되어 배치될 수 있다.
상기 확산부(420)는 상기 제3 가이드(413c)의 내측면에 결합될 수 있다. 상기 확산부(420)는 상기 제3 가이드(413c)의 내측면으로부터 상기 제2 모서리 영역(X2) 방향 및 상기 제3 모서리 영역(X3) 방향으로 연장되어 배치될 수 있다.
상기 확산부(420)는 상기 제4 가이드(413d)의 내측면에 결합될 수 있다. 상기 확산부(420)는 상기 제4 가이드(413d)의 내측면으로부터 상기 제1 모서리 영역(X1) 방향 및 상기 제3 모서리 영역(X3) 방향으로 연장되어 배치될 수 있다.
실시 예에 의하면, 상기 확산부(420)가 상기 제1 측벽(412) 및 제2 측벽(413)과 결합됨에 있어, 상기 제1 측벽(413)의 상부 면 모서리 영역에서 상기 확산부(420)가 상기 제2 측벽(413)의 제약을 받지 않고 연장되어 배치될 수 있게 된다. 이에 따라, 반도체 소자(430)의 크기가 증가되는 경우에도, 상기 확산부(420)의 크기가 증가될 수 있는 설계의 자유도가 높아질 수 있게 된다.
상기 확산부(420)의 두께는 상기 제2 측벽(413)의 제2 두께(t3)와 같게 형성될 수 있다. 또한, 상기 확산부(420)의 두께는 상기 제2 측벽(413)의 제2 두께(t3)에 비해 더 작게 형성될 수도 있다. 이와 같이, 상기 확산부(420)의 두께가 상기 제2 측벽(413)의 제2 두께(t3)에 비해 같거나 작게 형성됨으로써, 상기 확산부(420)가 상기 제2 측벽(413)에 의해 보호 받을 수 있게 된다. 즉, 실시 예에 따른 반도체 소자 패키지가 떨어지거나 외부로부터 충격을 받는 경우에도 상기 확산부(420)가 손상되는 것을 방지할 수 있게 된다.
상기 반도체 소자(430)는 상기 지지부(411) 위에 배치될 수 있다. 상기 반도체 소자(430)는 상기 지지부(411)의 상부 면 위에 배치될 수 있다. 상기 반도체 소자(430)는 상기 확산부(420) 아래에 배치될 수 있다. 상기 반도체 소자(430)는 상기 지지부(411)의 상부 면의 중앙 영역에 배치되며 상기 제1 캐비티(C1) 내에 배치될 수 있다. 상기 반도체 소자(430)의 두께는 상기 제1 측벽(412)의 상기 제1 두께(t2)에 비해 작게 형성될 수 있다. 상기 반도체 소자(430)의 상부 면은 상기 확산부(420)의 하부 면으로부터 이격되어 배치될 수 있다.실시 예에 의하면, 상기 지지부(411)의 외측면(411S), 상기 제1 측벽(412)의 외측면(412S), 상기 제2 측벽(413)의 외측면(413S)은 단차 없이 형성될 수 있다. 상기 지지부(411)의 외측면(411S), 상기 제1 측벽(412)의 외측면(412S), 상기 제2 측벽(413)의 외측면(413S)은 서로 단차 없이 하나의 평면을 이루도록 형성될 수 있다. 다른 표현으로서, 상기 지지부(411)의 외측면(411S) 사이의 거리(d1)와, 상기 제1 측벽(412)의 외측면(412S) 사이의 거리(d2)와, 상기 제2 측벽(413)의 외측면(413S) 사이의 거리(d3)가 동일하게 형성될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 확산부(420)와 상기 제2 측벽(413) 사이에 배치된 제1 접착층(450)을 포함할 수 있다. 상기 제1 접착층(450)은 상기 제2 측벽(413)과 상기 확산부(420)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(450)은 상기 제1 가이드(413a)의 내측면과 상기 제1 가이드(413a)에 대향되는 상기 확산부(420)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(450)은 상기 제2 가이드(413b)의 내측면과 상기 제2 가이드(413b)에 대향되는 상기 확산부(420)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(450)은 상기 제3 가이드(413c)의 내측면과 상기 제3 가이드(413c)에 대향되는 상기 확산부(420)의 측면 사이에 배치될 수 있다. 상기 제1 접착층(450)은 상기 제4 가이드(413d)의 내측면과 상기 제4 가이드(413d)에 대향되는 상기 확산부(420)의 측면 사이에 배치될 수 있다.
또한, 상기 제1 접착층(450)은 상기 확산부(420)의 하부 면과 상기 제1 측벽(412)의 상기 제1 상부 면 사이에도 배치될 수 있다. 실시 예에 의하면, 도 13 및 도 14에 도시된 바와 같이, 상기 제1 측벽(412)의 상부 면에 오목부(480)가 형성될 수 있다. 상기 오목부(480)는 상기 제1 측벽(412)의 상부 면에 적어도 하나 형성될 수 있다. 상기 오목부(480)는 상기 확산부(420)와 상기 제1 측벽(412)의 상부 면 사이에 형성될 수 있다. 상기 오목부(480) 내에 상기 제1 접착증(450)이 배치됨에 따라 상기 확산부(420)와 상기 제1 측벽(412) 간의 결합력이 향상될 수 있게 된다.
상기 오목부(480)의 단면은 다각형, 원형, 타원형을 포함하는 그룹 중에서 적어도 하나를 포함할 수 있다. 도 14는 하나의 예로서 상기 오목부(460)의 단면이 삼각형 형상으로 제공된 경우를 나타낸 것이다.
오목부(480)의 두께(h1), 오목부(480)의 폭(h2), 오목부(480) 간의 간격(h3)은 상기 제1 측벽(412)의 상부 면의 폭(w2), 상기 제1 측벽(412)의 상부 면에 수직 방향으로 중첩되어 지지되는 상기 확산부(420)의 폭(w4), 상기 제1 접착층(450)의 접착력 등을 고려하여 선택될 수 있다. 예로서, 상기 오목부(480)의 두께(h1)는 45 마이크로 미터 내지 55 마이크로 미터로 형성될 수 있다. 상기 오목부(480)의 폭(h2)은 45 마이크로 미터 내지 55 마이크로 미터로 형성될 수 있다. 상기 오목부(480)가 복수로 형성되는 경우, 이웃하는 오목부(480) 간의 간격(h3)은 80 마이크로 미터 내지 120 마이크로 미터로 형성될 수 있다.
이와 같이, 상기 제1 접착층(450)은 상기 확산부(420)가 상기 제2 캐비티(C2) 내에 안정적으로 고정될 수 있게 한다. 상기 제1 접착층(450)은 상기 확산부(420)가 상기 제2 측벽(413)에 안정적으로 배치될 수 있게 한다. 상기 제1 접착층(450)은 상기 확산부(420)가 상기 제1 측벽(412)의 상부 면에 안정적으로 배치될 수 있게 한다. 이에 따라, 실시 예에 따른 반도체 소자 패키지에 의하면, 상기 확산부(420)와 상기 몸체(400)에 의하여 형성되는 공간이 상기 제1 접착층(450)에 의하여 밀봉될 수 있으며, 외부로부터 습기 또는 이물질 등이 상기 반도체 소자(430)가 배치된 공간으로 침투되는 것을 효과적으로 방지할 수 있게 되며 신뢰성이 향상될 수 있게 된다.
예로서, 상기 제1 접착층(450)은 유기물을 포함할 수 있다. 상기 제1 접착층(450)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제1 접착층(450)은 실리콘계 레진을 포함할 수 있다.
실시 예에 의하면, 상기 지지부(411)는 제1 지지부(411a)와 제2 지지부(411b)를 포함할 수 있다. 상기 제1 지지부(411a)와 상기 제2 지지부(411b)는 서로 이격되어 배치될 수 있다. 상기 제1 지지부(411a)와 상기 제2 지지부(411b)는 서로 전기적으로 절연되어 배치될 수 있다. 상기 반도체 소자(430)는 상기 제1 지지부(411a) 또는 상기 제2 지지부(411b) 위에 배치될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 상기 제1 지지부(411a)와 상기 제2 지지부(411b) 사이에 배치된 제2 접착층(460)을 포함할 수 있다. 상기 제2 접착층(460)은 상기 제1 지지부(411a)와 상기 제2 지지부(411b)를 전기적으로 절연시킬 수 있다. 또한, 상기 제2 접착층(460)은 상기 제1 지지부(411a)와 상기 제2 지지부(411b)를 물리적으로 안정적으로 결합할 수 있는 기능을 제공한다. 상기 제2 접착층(460)은 상기 제1 지지부(411a)와 상기 제2 지지부(411b) 간의 전기적인 절연 및 접착 기능을 제공한다. 실시 예에 따른 패키지 몸체(410)는 상기 제2 접착층(460)에 의하여 결합된 제1 패키지 몸체(410a)와 제2 패키지 몸체(410b)를 포함할 수 있다.
예로서, 상기 제2 접착층(460)은 유기물을 포함할 수 있다. 상기 제2 접착층(460)은 에폭시 계열의 레진을 포함할 수 있다. 상기 제2 접착층(460)은 실리콘계 레진을 포함할 수 있다.
실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(430)와 상기 지지부(411) 사이에 제공된 금속층(440)을 더 포함할 수 있다. 예로서, 상기 반도체 소자(430)는 와이어(470)를 통한 와이어 본딩으로 상기 제1 지지부(411a)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(430)는 상기 제2 지지부(411b)에 다이 본딩을 통해 전기적으로 연결될 수 있다. 상기 금속층(440)은 상기 반도체 소자(430)와 상기 제2 지지부(411b) 사이에 배치될 수 있다. 예를 들어 상기 금속층(440)은 상기 반도체 소자(430)와 상기 제2 지지부(411b)의 다이 본딩 영역에 제공될 수 있다. 상기 금속층(440)은 상기 반도체 소자(430), 다이 본딩을 위한 다이 페이스트(die paste), 상기 제2 지지부(411b) 간의 접착력을 향상시킬 수 있다. 상기 금속층(440)은 상기 다이 페이스트 물질, 상기 반도체 소자(430)의 다이 본딩 영역 물질을 고려하여 선택될 수 있다. 예로서, 상기 금속층(440)은 금(Au), 알루미늄(Al), 구리(Cu), 은(Ag)을 포함하는 금속 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다. 상기 금속층(440)은 단일 금속 또는 합금으로 형성될 수 있다. 예로서, 상기 금속층(240)은 도금 공정 등으로 형성될 수 있다.
상기 금속층(440)은 상기 반도체 소자(430)와 상기 지지부(411) 간에 금속 결합을 제공할 수 있다. 이에 따라, 실시 예에 의하면 상기 반도체 소자(430)에서 발생되는 열이 상기 지지부(411)로 전달되는 방열 특성이 향상될 수 있다. 또한, 전기적인 면에 있어서도, 상기 지지부(411)를 통해 상기 반도체 소자(430)에 인가되는 전류 주입 특성이 향상될 수 있다. 예로서, 상기 금속층(440)의 두께는 0.04 마이크로 미터 내지 0.4 마이크로 미터의 범위로 형성될 수 있다. 상기 금속층(440)의 두께는 다이 본딩의 공정 방식에 따라 선택적으로 변경될 수 있다. 예로서, 상기 금속층(440)의 두께는 유테틱 본딩(eutectic bonding)이 적용되는 경우에는 0.2 마이크로 미터 내지 0.4 마이크로 미터로 형성될 수 있다. 또한, 상기 금속층(440)의 두께는 픽 앤 플레이스 본딩(pick and place bonding)이 적용되는 경우에는 0.04 마이크로 미터 내지 0.06 마이크로 미터로 형성될 수 있다.
실시 예에 의하면, 도 12에 도시된 바와 같이, 상부 방향에서 보았을 때, 상기 패키지 몸체(410)는 사각 형상으로 형성될 수 있다. 실시 예에 따른 반도체 패키지 제조방법의 예는 뒤에서 다시 설명될 것이지만, 상기 패키지 몸체(410)의 외측면은 다이싱(dicing)과 같은 절단 공정에 의하여 형성될 수 있다. 이에 따라, 상기 패키지 몸체(410)의 외측면은 상기 지지부(411)의 상부 면을 기준으로 수직하게 형성될 수 있다. 즉, 상기 지지부(411)의 외측면(411S), 상기 제1 측벽(412)외 외측면(412S), 상기 제2 측벽(413)의 외측면(413S)은 서로 단차 없이 동일 평면 상에 배치될 수 있다.
상기 패키지 몸체(410)는 예로서 드릴(drill) 등의 도구에 의한 기계적 가공에 의하여 형성될 수 있다. 이에 따라, 상기 제1 측벽(412)의 이웃하는 두 변이 만나는 영역에서는 직선이 아닌 곡률을 갖는 라운드된 형상의 내측면이 형성될 수 있다. 다른 표현으로서, 상기 제1 측벽(412)에 의하여 형성되는 상기 제1 캐비티(C1)의 변 영역은 직선 형상으로 형성되고, 이웃하는 두 변 사이의 모서리 영역은 곡률을 갖는 형상으로 형성될 수 있다. 즉, 상기 제1 측벽(412)의 제1 모서리 영역(X1), 제2 모서리 영역(X2), 제3 모서리 영역(X3), 제4 모서리 영역(X4)은 곡률을 갖는 내측면으로 형성될 수 있다.
이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(430)가 상기 제2 지지부(411b)에 다이 본딩으로 연결되고 상기 제1 지지부(411a)에 와이어 본딩으로 연결되는 경우를 기준으로 설명되었다. 그러나, 상기 반도체 소자(430)와 상기 지지부(411) 간의 전기적인 연결은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(430)가 플립칩 본딩 방식에 의하여 상기 지지부(411)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(430)가 상기 제1 지지부(411a)와 상기 제2 지지부(411b)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.
실시 예에 의하면, 상기 제1 지지부(411a)와 상기 제2 지지부(411b)는 외부로부터 전원을 제공받을 수 있도록 배치될 수 있다. 예로서, 상기 지지부(411) 아래에 전원 제공을 위한 회로기판이 배치될 수도 있다. 실시 예에 따른 반도체 소자 패키지가 회로기판에 직접 실장 될 수 있다.
또한, 실시 예에 따른 반도체 소자 패키지는, 외부 이물질에 의한 전기적 단선이 발생되는 것을 방지하기 위하여 상기 패키지 몸체(410) 위에 제공된 절연층을 더 포함할 수 있다. 예로서, 상기 패키지 몸체(410) 위에 포토 솔더 레지스트(PSR)가 제공될 수 있다. 상기 패키지 몸체(410)의 상기 제2 측벽(413)의 상부 면에 포토 솔더 레지스트(PSR)가 제공될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 패키지 몸체(410)의 최상부 면에 형성될 수 있으며, 상기 확산부(420)가 배치되지 않은 영역에 형성될 수 있다. 또한, 상기 포토 솔더 레지스트(PSR)는 상기 확산부(420)에 의하여 노출된 상기 제1 접착층(450) 위에도 형성될 수 있다. 상기 포토 솔더 레지스트(PSR)는 상기 확산부(420)에 의하여 노출된 상기 제2 접착층(460) 위에도 형성될 수 있다
한편, 도 11 내지 도 14를 참조하여 설명된 상기 오목부(480)는 도 1 내지 도 7을 참조하여 설명된 반도체 소자 패키지에도 적용될 수 있다. 즉, 상기 오목부(480)는 도 1 내지 도 3을 참조하여 설명된 반도체 소자 패키지의 상기 제1 측벽(112)의 상부 면에도 형성될 수 있다. 또한, 상기 오목부(480)는 도 4 내지 도 7을 참조하여 설명된 상기 제1 측벽(212)의 상부 면에도 형성될 수 있다. 이와 같이, 상기 제1 측벽(112, 212)의 상부면에 오목부가 형성되는 경우에는, 상기 확산부(120, 220)와 상기 제1 측벽(112, 212) 간의 사이에 상기 제1 접착층(150, 250)이 배치될 수 있는 공간이 충분하게 확보될 수 있다. 이에 따라, 상기 확산부(120, 220)와 상기 패키지 몸체(110, 210) 간의 결합력이 더 향상될 수 있게 된다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 방열 특성이 우수한 금속으로 형성될 수 있으므로 소형으로 제공되면서도 열 방출 효과가 향상되고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지에 의하면, 패키지 몸체가 금속 물질로 일체로 형성되어 기구적인 안정성이 제공될 수 있으므로 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 패키지 몸체 내에 배치된 반도체 소자와 확산부가 손상되는 것을 방지하고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지에 의하면, 확산부가 제1 측벽 및 제2 측벽과 결합됨에 있어, 제1 측벽의 상부 면 모서리 영역에서 확산부가 제2 측벽의 제약을 받지 않고 연장되어 배치될 수 있게 된다. 이에 따라, 고출력을 구현하기 위하여 반도체 소자의 크기가 증가되는 경우에도, 패키지 몸체를 소형으로 구현하면서 확산부의 크기를 증가시킬 수 있는 설계의 자유도가 높아질 수 있게 된다.
그러면, 도 15 내지 도 17을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법을 설명하기로 한다.
도 15 내지 도 17은 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법을 나타낸 도면이다. 도 15 내지 도 17을 참조하여 실시 예에 따른 반도체 소자 패키지 제조방법을 설명함에 있어, 도 1 내지 도 14를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
먼저, 본 발명의 실시 예에 따른 반도체 소자 패키지 제조방법에 의하면, 도 15에 도시된 바와 같이 복수의 패키지 몸체(P1, P2, P3, P4)가 어레이된 기판이 제공될 수 있다. 도 15 및 도 16에는 P1, P2, P3, P4의 패키지 몸체가 도시되었으나, 실시 예에 따른 어레이 기판은 가로 방향, 세로 방향으로 각각 3개 이상의 매트릭스 형태로 배열된 복수의 패키지 몸체를 포함할 수 있다. 상기 복수의 패키지 몸체(P1, P2, P3, P4) 각각은 도 1 내지 도 14를 참조하여 설명된 반도체 소자 패키지에 적용된 어느 하나의 패키지 몸체(110, 210, 310, 410)에 대응될 수 있다. 도 15 내지 도 17에는 상기 복수의 패키지 몸체(P1, P2, P3, P4)가 도 8 내지 도 10을 참조하여 설명된 패키지 몸체(310)에 대응되는 경우에 대하여 나타내었다.
실시 예에 의하면, 상기 어레이 기판은 금속으로 형성될 수 있다. 상기 어레이 기판은 예로서 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 등을 포함하는 금속 중에서 적어도 하나를 포함할 수 있다. 상기 어레이 기판은 단일 금속으로 형성될 수도 있으며, 합금으로 형성될 수도 있다. 상기 복수의 패키지 몸체(P1, P2, P3, P4) 각각은 제1 캐비티(C1)와 제2 캐비티(C2)를 포함하도록 가공될 수 있다. 상기 제1 캐비티(C1)와 상기 제2 캐비티(C2)는 예로서 드릴(drill) 등의 도구에 의한 기계적 가공에 의하여 형성될 수 있다. 상기 제2 캐비티(C2)는 리세스 영역으로 지칭될 수도 있다. 상기 제2 캐비티(C2)는 제1 가이드(313a), 제2 가이드(313b), 제3 가이드(313c), 제4 가이드(313d)에 의하여 그 둘레가 정의될 수 있다. 상기 제1 가이드(313a), 상기 제2 가이드(313b), 상기 제3 가이드(313c), 상기 제4 가이드(313d)는 제1 측벽(312)의 상부 면 위에 형성될 수 있다. 상기 복수의 패키지 몸체(P1, P2, P3, P4) 각각은 제2 접착층(360)을 포함할 수 있다.
그리고, 상기 복수의 패키지 몸체(P1, P2, P3, P4) 각각의 상기 제1 캐비티(C1)에 반도체 소자(330)가 각각 배치될 수 있다. 상기 반도체 소자(330) 각각은 대응되는 상기 복수의 패키지 몸체(P1, P2, P3, P4)에 각각 전기적으로 연결될 수 있다.
이때, 도 16에 도시된 바와 같이, 상기 반도체 소자(330)는 와이어(370) 본딩 또는 다이 본딩을 통해 패키지 몸쳬(310)에 전기적으로 연결될 수 있다. 예로서, 상기 반도체 소자(330)는 웨이퍼 레벨 소자로 형성될 수 있다. 또한, 상기 반도체 소자(330)는 예로서 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다.
이어서, 도 16에 도시된 바와 같이, 상기 반도체 소자(330)의 상부에 확산부(320)가 배치될 수 있다. 상기 확산부(320)는 상기 제1 가이드(313a), 상기 제2 가이드(313b), 상기 제3 가이드(313c), 상기 제4 가이드(313d)에 의하여 결합될 수 있다. 상기 확산부(320)는 상기 제1 가이드(313a), 상기 제2 가이드(313b), 상기 제3 가이드(313c), 상기 제4 가이드(313d)에 제1 접착층(350)에 의하여 접착될 수 있다. 상기 확산부(320)는 상기 제1 측면(312)의 상부 면에 지지될 수 있다. 상기 확산부(320)는 예로서 어레이 기판의 크기에 대응되는 크기로 형성된 후, 각 패키지 몸체에 결합될 수 있는 크기로 절단되어 배치될 수 있다.
다음으로, 도 16에 도시된 절단 라인(DL)에 따른 절단 공정에 의하여 복수의 패키지 몸체(P1, P2, P3, P4)가 개별 패키지 몸체로 분리될 수 있다. 이에 따라, 도 17에 도시된 바와 같이, 개별 반도체 소자 패키지가 형성될 수 있다.
이상에서 설명된 바와 같이, 실시 예에 따른 반도체 소자 패키지 제조방법에 의하면, 패키지 몸체가 방열 특성이 우수한 금속으로 형성될 수 있으므로 소형으로 제공되면서도 열 방출 효과가 향상되고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지 제조방법에 의하면, 패키지 몸체가 금속 물질로 일체로 형성되어 기구적인 안정성이 제공될 수 있으므로 반도체 소자 패키지가 낙하되거나 외부로부터 충격을 받는 경우에도 패키지 몸체 내에 배치된 반도체 소자와 확산부가 손상되는 것을 방지하고 신뢰성을 향상시킬 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 패키지 제조방법에 의하면, 확산부가 제1 측벽 및 제2 측벽과 결합됨에 있어, 제1 측벽의 상부 면 모서리 영역에서 확산부가 제2 측벽의 제약을 받지 않고 연장되어 배치될 수 있게 된다. 이에 따라, 고출력을 구현하기 위하여 반도체 소자의 크기가 증가되는 경우에도, 패키지 몸체를 소형으로 구현하면서 확산부의 크기를 증가시킬 수 있는 설계의 자유도가 높아질 수 있게 된다.
또한, 실시 예에 따른 반도체 소자 제조방법에 의하면, 복수의 패키지 몸체를 일괄적으로 형성하고, 웨이퍼 레벨의 반도체 소자를 실장함으로써 제조 공정을 간소화하고 제조 비용을 줄일 수 있는 장점이 있다.
그러면, 도 18 및 도 19를 참조하여 실시 예에 따른 반도체 소자 패키지에 적용되는 반도체 소자의 예를 설명하기로 한다. 도 18은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이고, 도 19는 도 18에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.
실시 예에 따른 반도체 소자(1100)는, 도 18 및 도 19에 도시된 바와 같이, 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다.
상기 반도체 소자(1100)는 발광구조물(1110), 제1 전극(1120), 제2 전극(1160)을 포함할 수 있다.
상기 제1 전극(1120)은 접착층(1121), 기판(1123), 제1 도전층(1125)을 포함할 수 있다.
상기 접착층(1121)은 유테틱 본딩이 가능한 물질을 포함할 수 있다. 예를 들어, 상기 접착층(1121)은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함할 수 있다.
상기 기판(1123)은 전도성 기핀으로 제공될 수 있다. 상기 기판(1123)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다. 상기 기판(1123)은 다른 예로서, 전도성 시트로 제공될 수 있다.
한편, 상기 기판(1123)이 GaAs와 같은 적절한 캐리어 웨이퍼로 제공될 경우, 상기 기판(1123)에서 상기 발광구조물(110)이 성장될 수 있다. 이와 같은 경우에, 상기 접착층(1121)은 생략될 수 있다.
상기 제1 도전층(1125)은 상기 기판(1123) 아래에 배치될 수 있다. 상기 제1 도전층(1125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 제공될 수 있다.
상기 발광구조물(1110)은 제1 전극(1120) 상에 배치된 제1 반도체층(1111), 활성층(1113), 애퍼쳐층(1114), 제2 반도체층(1115)을 포함할 수 있다. 상기 발광구조물(1110)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 화합물 반도체층은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.
상기 제1 반도체층(1111)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제1 반도체층(1111)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 반도체층(1111)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 반도체층(1111)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(1111)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(Distributed Bragg Reflector)일 수 있다.
상기 활성층(1113)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 활성층(1113)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(1113)은 다중 우물 구조로 구현된 경우, 상기 활성층(1113)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs (0≤≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs (0≤≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.
상기 애퍼쳐층(1114)은 상기 활성층(1113) 상에 배치될 수 있다. 상기 애퍼쳐층(1114)은 중심부에 원형의 개구부가 포함될 수 있 다. 상기 애퍼쳐층(1114)은 활성층(1113)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(114)은 공진 파장을 조정하고, 활성층(1113)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(1114)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(1114)은 상기 활성층(1113), 제1 및 제2 반도체층(1111, 1115)보다 높은 밴드 갭을 가질 수 있다.
상기 제2 반도체층(1115)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 반도체층(1115)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 반도체층(1115)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(1115)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(1115)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 상기 제2 반도체층(1115)은 상기 제1 반도체층(1111) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1 및 제2 반도체층(1111, 1115)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(1111)의 반사율보다 낮은 상기 제2 반도체층(1115)을 통해서 외부로 방출될 수 있다.
실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 제2 도전층(1140)을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 반도체층(1115) 상에 배치되고, 발광영역(EA) 의 가장자리를 따라 배치될 수 있다. 상기 제2 도전층(1140)은 상부 방향에서 보았을 때 원형 링 타입일 수 있다. 상기 제2 도전층(1140)은 오믹 접촉 기능을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 도전층(1140)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다.
실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 보호층(1150)을 포함할 수 있다. 상기 보호층(1150)은 상기 제2 반도체층(1115) 상에 배치될 수 있다. 상기 보호층(1150)은 상기 발광영역(EA)과 수직 방향으로 중첩될 수 있다.
실시 예의 반도체 소자(1100)는 절연층(1130)을 포함할 수 있다. 상기 절연층(1130)은 상기 발광구조물(1110) 상에 배치될 수 있다. 상기 절연층(1130)은 Al, Cr, Si, Ti, Zn, Zr를 포함하는 그룹 중에서 선택된 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(1130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 제공될 수 있다. 상기 절연층(1130)은 단층 또는 다층으로 제공될 수 있다.
상기 제2 전극(1160)은 상기 제2 도전층(1140) 및 상기 절연층(1130) 상에 배치될 수 있다. 상기 제2 전극(1160)은 상기 제2 도전층(1140)과 전기적으로 연결될 수 있다. 상기 제2 전극(1160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au를 포함하는 그룹 중에서 선택된 단일 물질 또는 이들의 합금으로 제공될 수 있다. 또한 상기 제2 전극(1160)은 단층 또는 다층으로 제공될 수 있다.
한편, 이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 자동 초점 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 1 내지 도 14를 참조하여 설명된 반도체 소자 패키지 중에서 적어도 하나가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 물체에서 반사되는 빛을 입사 받을 수 있다.
상기 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.
도 20은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.
도 20에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 1 내지 도 14를 참조하여 설명된 실시 예에 따른 반도체 소자 패키지 중의 하나를 포함할 수 있다.
상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.
상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
110, 210, 310, 410 패키지 몸체
110a, 210a, 310a, 410a 제1 패키지 몸체
110b, 210b, 310b, 410b 제2 패키지 몸체
111, 211, 311, 411 지지부
111a, 211a, 311a, 411a 제1 지지부
111b, 211b, 311b, 411b 제2 지지부
112, 212, 312, 412 제1 측벽
113, 213, 313, 413 제2 측벽
120, 220, 320, 420 확산부
130, 230, 330, 430 반도체 소자
140, 240, 340, 440 금속층
150, 250, 350, 450 제1 접착층
160, 260, 360, 460 제2 접착층
170, 270, 370, 470 와이어
313a, 413a 제1 가이드
313b, 413b 제2 가이드
313c, 413c 제3 가이드
313d, 413d 제4 가이드
480 오목부

Claims (20)

  1. 지지부, 상기 지지부의 상부 면 가장자리 영역에서 제1 두께로 돌출되어 제1 폭의 제1 상부 면을 갖는 제1 측벽, 상기 제1 측벽의 상기 제1 상부 면에서 제2 두께로 돌출되어 제2 폭의 제2 상부 면을 갖는 제2 측벽을 포함하고, 상기 지지부, 상기 제1 측벽, 상기 제2 측벽은 동일 물질로 일체로 형성된 패키지 몸체;
    상기 제1 측벽의 상기 제1 상부 면 위에 배치되며, 상기 제2 측벽에 의해 둘러 싸여진 확산부;
    상기 지지부 위에 배치되며 상기 확산부 아래 배치된 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자;
    를 포함하는 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 지지부의 외측면, 상기 제1 측벽의 외측면, 상기 제2 측벽의 외측면은 단차 없이 하나의 평면을 이루는 반도체 소자 패키지.
  3. 제1항에 있어서,
    상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 두께는 상기 제1 측벽의 상기 제1 두께에 비해 작은 반도체 소자 패키지.
  4. 제1항에 있어서,
    상기 확산부의 두께는 상기 제2 측벽의 두께와 같거나 작은 반도체 소자 패키지.
  5. 제1항에 있어서,
    상기 확산부와 상기 제2 측벽 사이에 제공된 접착층을 포함하는 반도체 소자 패키지.
  6. 제1항에 있어서,
    상기 지지부는 서로 이격되어 배치되고 전기적으로 절연된 제1 지지부와 제2 지지부를 포함하고, 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상기 제1 지지부 또는 상기 제2 지지부 위에 배치되고,
    상기 제1 지지부와 상기 제2 지지부 사이에 제공된 접착층을 더 포함하는 반도체 소자 패키지.
  7. 제1항에 있어서,
    상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자와 상기 지지부 사이에 배치된 금속층을 포함하는 반도체 소자 패키지.
  8. 제1항에 있어서,
    상기 패키지 몸체는 금속으로 형성된 반도체 소자 패키지.
  9. 제1항에 있어서,
    상기 제2 측벽의 내측 면은 복수의 계단 형상으로 형성된 반도체 소자 패키지.
  10. 제1항에 있어서,
    상기 제1 측벽의 상부 면의 폭과 상기 제1 측벽의 하부 면의 폭이 같은 반도체 소자 패키지.
  11. 제1항에 있어서,
    상기 제2 측벽은 상기 제1 측벽의 제1 모서리 영역과 상기 제1 모서리 영역에 이웃하는 제2 모서리 영역 사이에 배치되고, 상기 제1 측벽의 상기 제1 모서리 영역과 상기 제2 모서리 영역에는 배치되지 않고,
    상기 확산부는 상기 제2 측벽의 내측면에 마주보며 배치되고 상기 제2 측벽의 내측면으로부터 상기 제1 모서리 영역 방향 및 상기 제2 모서리 영역 방향으로 연장되어 배치된 반도체 소자 패키지.
  12. 제1항에 있어서,
    상기 확산부를 지지하는 상기 제1 측벽의 상기 제1 상부 면에 제공된 오목부를 포함하는 반도체 소자 패키지.
  13. 제12항에 있어서,
    상기 오목부와 상기 확산부의 하부 면 사이에 배치된 접착층을 포함하는 반도체 소자 패키지.
  14. 제1항에 있어서,
    상기 제2 측벽은 상기 제2 폭을 갖는 상기 제2 상부 면을 포함하고, 상기 제2 측벽의 하부 면은 상기 제2 폭에 비해 더 넓게 제공되고 상기 제1 측벽의 상기 제1 상부 면의 상기 제1 폭에 비해 작게 제공된 반도체 소자 패키지.
  15. 지지부, 상기 지지부의 상부 면 둘레 영역에 배치되어 제1 캐비티를 제공하는 제1 측벽, 상기 제1 측벽 위에 배치되어 제2 캐비티를 제공하는 제2 측벽을 포함하고, 상기 지지부, 상기 제1 측벽, 상기 제2 측벽이 동일 물질로 일체로 형성된 패키지 몸체;
    상기 지지부의 중앙 영역에 배치되며 상기 제1 캐비티 내에 제공된 반도체 소자;
    상기 반도체 소자 위에 배치되며, 상기 제1 측벽의 상부 면 위에 배치되고 상기 제2 측벽에 의해 둘러 싸여진 상기 제2 캐비티 내에 제공된 확산부;
    를 포함하고,
    상기 지지부의 외측면, 상기 제1 측벽의 외측면, 상기 제2 측벽의 외측면은 단차 없이 하나의 평면을 이루는 반도체 소자 패키지.
  16. 제15항에 있어서,
    상기 지지부는 서로 이격되어 배치되고 전기적으로 절연된 제1 지지부와 제2 지지부를 포함하고, 상기 반도체 소자는 상기 제1 지지부 또는 상기 제2 지지부 위에 배치되고,
    상기 제1 지지부와 상기 제2 지지부 사이에 배치된 접착층을 더 포함하는 반도체 소자 패키지.
  17. 제15항에 있어서,
    상기 제2 측벽은 상기 제1 측벽의 제1 모서리 영역과 상기 제1 모서리 영역에 이웃하는 제2 모서리 영역 사이에 배치되고, 상기 제1 측벽의 상기 제1 모서리 영역과 상기 제2 모서리 영역에는 배치되지 않고,
    상기 확산부는 상기 제2 측벽의 내측면에 마주보며 배치되고 상기 제2 측벽의 내측면으로부터 상기 제1 모서리 영역 방향 및 상기 제2 모서리 영역 방향으로 연장되어 배치된 반도체 소자 패키지.
  18. 제1항 내지 제17항 중의 어느 한 항에 의한 반도체 소자 패키지;
    상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부;
    를 포함하는 자동 초점 장치.
  19. 금속기판을 제공하는 단계;
    상기 금속기판에 대한 가공을 통하여 복수의 패키지 몸체를 형성하고, 상기 복수의 패키지 몸체 각각은, 지지부, 상기 지지부의 상부 면 가장자리 영역에서 제1 두께로 돌출되어 제1 폭의 제1 상부 면을 갖는 제1 측벽, 상기 제1 측벽의 상기 제1 상부 면에서 제2 두께로 돌출되어 제2 폭의 제2 상부 면을 갖는 제2 측벽을 포함하게 형성되는 단계;
    상기 각각의 패키지 몸체의 상기 제1 측벽에 의해 둘러 싸여진 영역의 상기 지지부 위에 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 각각 제공하는 단계;
    상기 각각의 패키지 몸체의 상기 제1 측벽의 상기 제1 상부 면에 의해 지지되며, 상기 제2 측벽에 의해 둘러 싸여진 영역에 확산부를 각각 제공하는 단계;
    상기 금속기판을 다이싱(dicing)하여, 상기 패키지 몸체, 상기 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자, 상기 확산부를 포함하는 각각의 반도체 소자 패키지로 분리하는 단계;
    를 포함하는 반도체 소자 패키지 제조방법.
  20. 제19항에 있어서,
    상기 지지부의 외측면, 상기 제1 측벽의 외측면, 상기 제2 측벽의 외측면은 던처 없이 하나의 평면을 이루고,
    상기 제2 측벽은 상기 제1 측벽의 제1 모서리 영역과 상기 제1 모서리 영역에 이웃하는 제2 모서리 영역 사이에 배치되고, 상기 제1 측벽의 상기 제1 모서리 영역과 상기 제2 모서리 영역에는 배치되지 않고,
    상기 확산부는 상기 제2 측벽에 마주보머 배치되고 상기 제2 측벽의 내측면으로부터 상기 제1 모서리 영역 방향 및 상기 제2 모서리 영역 방향으로 연장되어 배치된 반도체 소자 패키지 제조방법.
KR1020160171467A 2016-12-15 2016-12-15 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치 KR102588807B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160171467A KR102588807B1 (ko) 2016-12-15 2016-12-15 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치
CN201780076443.0A CN110050395A (zh) 2016-12-15 2017-12-13 半导体器件封装以及用于生产该半导体器件封装的方法
JP2019525846A JP6781838B2 (ja) 2016-12-15 2017-12-13 半導体素子パッケージ及びその製造方法
EP17881890.2A EP3557705B1 (en) 2016-12-15 2017-12-13 Semiconductor device package and method for producing same
PCT/KR2017/014664 WO2018110982A1 (ko) 2016-12-15 2017-12-13 반도체 소자 패키지 및 그 제조방법
US16/465,461 US10910790B2 (en) 2016-12-15 2017-12-13 Semiconductor device package and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160171467A KR102588807B1 (ko) 2016-12-15 2016-12-15 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치

Publications (2)

Publication Number Publication Date
KR20180069361A true KR20180069361A (ko) 2018-06-25
KR102588807B1 KR102588807B1 (ko) 2023-10-13

Family

ID=62558926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160171467A KR102588807B1 (ko) 2016-12-15 2016-12-15 반도체 소자 패키지 및 그 제조방법, 자동 초점 장치

Country Status (6)

Country Link
US (1) US10910790B2 (ko)
EP (1) EP3557705B1 (ko)
JP (1) JP6781838B2 (ko)
KR (1) KR102588807B1 (ko)
CN (1) CN110050395A (ko)
WO (1) WO2018110982A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968004A (zh) * 2021-02-09 2021-06-15 池州昀冢电子科技有限公司 封装结构及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112425015A (zh) * 2018-05-11 2021-02-26 Lg伊诺特有限公司 表面发射激光器封装件和包括其的发光装置
JP7219565B2 (ja) * 2018-08-24 2023-02-08 ローム株式会社 電子機器
JP7184599B2 (ja) * 2018-11-06 2022-12-06 ローム株式会社 半導体発光装置
CN109980497A (zh) * 2019-04-15 2019-07-05 上海灿瑞科技股份有限公司 雷射光发光装置
CN110491912A (zh) * 2019-07-31 2019-11-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法、显示装置
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
US20230062454A1 (en) * 2021-08-30 2023-03-02 Apple Inc. Recessed Lid and Ring Designs and Lid Local Peripheral Reinforcement Designs

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110112539A (ko) * 2010-04-07 2011-10-13 (주) 아모엘이디 엘이디 패키지 및 이의 제조방법
US20110291135A1 (en) * 2010-06-01 2011-12-01 Advanced Optoelectronic Technology, Inc. Light emitting diode package
JP2012227511A (ja) * 2011-04-20 2012-11-15 Lg Innotek Co Ltd 紫外線発光素子パッケージ
KR20120127184A (ko) * 2011-05-13 2012-11-21 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 자외선 램프
KR20140090418A (ko) * 2013-01-09 2014-07-17 서울바이오시스 주식회사 광소자용 기판 및 이를 포함하는 발광 다이오드 패키지
KR20150133048A (ko) * 2014-05-19 2015-11-27 엘지전자 주식회사 이동 단말기
KR20150142110A (ko) * 2014-06-10 2015-12-22 삼성전자주식회사 발광소자 패키지 제조방법
KR20160036555A (ko) * 2014-07-23 2016-04-04 헵타곤 마이크로 옵틱스 피티이. 리미티드 수직 정렬 피처들을 포함하는 광 방출기 및 광 검출기 모듈들

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425083B2 (en) 2005-05-02 2008-09-16 Samsung Electro-Mechanics Co., Ltd. Light emitting device package
US7324717B2 (en) * 2005-11-22 2008-01-29 Palo Alto Research Center Incorporated Photonic device with integrated hybrid microlens array
JP2008227232A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール
JP2011124541A (ja) * 2009-11-12 2011-06-23 Ricoh Co Ltd 光デバイス、光走査装置及び画像形成装置、並びに光デバイスの製造方法
US8232574B2 (en) * 2010-10-28 2012-07-31 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emitting package with a mechanical latch
TWM403609U (en) * 2010-12-02 2011-05-11 Nexgen Mediatech Inc Illumination device and lamp housing having both heat-dissipation and light source diffusion functions
JP5968674B2 (ja) 2011-05-13 2016-08-10 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを備える紫外線ランプ
US8624682B2 (en) * 2011-06-13 2014-01-07 Honeywell International Inc. Vapor cell atomic clock physics package
KR101976531B1 (ko) 2011-12-22 2019-08-28 엘지이노텍 주식회사 발광 모듈
US8773006B2 (en) 2011-08-22 2014-07-08 Lg Innotek Co., Ltd. Light emitting device package, light source module, and lighting system including the same
KR101516358B1 (ko) * 2012-03-06 2015-05-04 삼성전자주식회사 발광 장치
CN203036275U (zh) * 2012-09-06 2013-07-03 群光电能科技股份有限公司 灯泡
KR101660018B1 (ko) 2014-03-31 2016-09-26 서울반도체 주식회사 Ｌｅｄ패키지
US20160111581A1 (en) 2014-10-16 2016-04-21 Semiconductor Components Industries, Llc Packaged semiconductor devices and related methods
JP6481349B2 (ja) * 2014-12-02 2019-03-13 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法
US9608142B2 (en) 2015-02-27 2017-03-28 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules with optics integrated into a cap
WO2016191717A1 (en) * 2015-05-28 2016-12-01 Vixar Vcsels and vcsel arrays designed for improved performance as illumination sources and sensors
CN204962452U (zh) * 2015-08-07 2016-01-13 浙江机电职业技术学院 卡突式卡夹固定工作灯

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110112539A (ko) * 2010-04-07 2011-10-13 (주) 아모엘이디 엘이디 패키지 및 이의 제조방법
US20110291135A1 (en) * 2010-06-01 2011-12-01 Advanced Optoelectronic Technology, Inc. Light emitting diode package
JP2012227511A (ja) * 2011-04-20 2012-11-15 Lg Innotek Co Ltd 紫外線発光素子パッケージ
KR20120127184A (ko) * 2011-05-13 2012-11-21 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 자외선 램프
KR20140090418A (ko) * 2013-01-09 2014-07-17 서울바이오시스 주식회사 광소자용 기판 및 이를 포함하는 발광 다이오드 패키지
KR20150133048A (ko) * 2014-05-19 2015-11-27 엘지전자 주식회사 이동 단말기
KR20150142110A (ko) * 2014-06-10 2015-12-22 삼성전자주식회사 발광소자 패키지 제조방법
KR20160036555A (ko) * 2014-07-23 2016-04-04 헵타곤 마이크로 옵틱스 피티이. 리미티드 수직 정렬 피처들을 포함하는 광 방출기 및 광 검출기 모듈들

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112968004A (zh) * 2021-02-09 2021-06-15 池州昀冢电子科技有限公司 封装结构及其制备方法

Also Published As

Publication number Publication date
JP6781838B2 (ja) 2020-11-04
CN110050395A (zh) 2019-07-23
WO2018110982A1 (ko) 2018-06-21
US20200036161A1 (en) 2020-01-30
KR102588807B1 (ko) 2023-10-13
JP2019536280A (ja) 2019-12-12
EP3557705A1 (en) 2019-10-23
US10910790B2 (en) 2021-02-02
EP3557705B1 (en) 2023-08-02
EP3557705A4 (en) 2020-07-29

Similar Documents

Publication Publication Date Title
EP3557705B1 (en) Semiconductor device package and method for producing same
CN110214380B (zh) 半导体器件
KR102569576B1 (ko) 반도체 소자 패키지
KR102623614B1 (ko) 수직 캐비티 표면 방출 레이저 반도체 소자, 광 전송 모듈 및 광 전송 장치
KR20190041749A (ko) 반도체소자 패키지 및 자동 초점 장치
KR102607412B1 (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
CN110651404B (zh) 激光二极管
KR20190031087A (ko) 발광소자 패키지
KR102385937B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR102093816B1 (ko) 반도체 소자
KR20180087679A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102327777B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102212952B1 (ko) 반도체 소자
KR102308692B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102250479B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102311599B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지
KR102595923B1 (ko) 광 전송 모듈 및 광 전송 장치
KR102556816B1 (ko) 표면방출발광레이저 패키지 및 이를 포함하는 광 모듈
KR20180126955A (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102620728B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR20200113464A (ko) 발광소자 패키지 및 광원 모듈
KR20200107683A (ko) 발광소자 패키지 및 광원 모듈
KR20180106692A (ko) 반도체 소자 패키지 및 자동 초점 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant