CN110214380B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110214380B
CN110214380B CN201880008015.9A CN201880008015A CN110214380B CN 110214380 B CN110214380 B CN 110214380B CN 201880008015 A CN201880008015 A CN 201880008015A CN 110214380 B CN110214380 B CN 110214380B
Authority
CN
China
Prior art keywords
light emitting
disposed
electrode
dbr layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880008015.9A
Other languages
English (en)
Other versions
CN110214380A (zh
Inventor
李建和
朴修益
李容京
金伯俊
金明燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
Suzhou Liyu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170012006A external-priority patent/KR20180087679A/ko
Priority claimed from KR1020170040526A external-priority patent/KR102327777B1/ko
Priority claimed from KR1020170040524A external-priority patent/KR102308692B1/ko
Application filed by Suzhou Liyu Semiconductor Co ltd filed Critical Suzhou Liyu Semiconductor Co ltd
Publication of CN110214380A publication Critical patent/CN110214380A/zh
Application granted granted Critical
Publication of CN110214380B publication Critical patent/CN110214380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses

Abstract

根据实施例的半导体器件可以包括多个发光结构；布置在多个发光结构周围的第一电极；布置在多个发光结构的上表面处的第二电极、电连接到第一电极的第一结合焊盘以及电连接到第二电极的第二结合焊盘。多个发光结构可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；以及第二发光结构，该第二发光结构包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层。第一电极可以电连接到第一DBR层和第三DBR层，并且布置在第一发光结构和第二发光结构之间。第二电极可以电连接到第二DBR层和第四DBR层，并且布置在第二DBR层的上表面和第四DBR层的上表面上。

Description

半导体器件
技术领域
实施例涉及一种半导体器件、制造半导体器件的方法、半导体器件封装和包括半导体器件封装的物体检测装置。
背景技术
包括诸如GaN和AlGaN的化合物的半导体器件具有许多优点，例如宽且易于调节的带隙能，因此该器件能够以各种方式用作发光器件、光接收器件和各种二极管。
特别地，由于薄膜生长技术和器件材料的发展，通过使用III-V族或II-VI族化合物半导体物质获得的诸如发光二极管和激光二极管的发光器件能够实现具有各种波段的光，例如红光、绿光、蓝光和紫外线。另外，通过使用III-V族或II-VI族化合物半导体物质获得的诸如发光二极管和激光二极管的发光器件能够通过使用荧光物质或组合颜色来实现具有高效率的白光源。与诸如荧光灯和白炽灯的传统光源相比，这种发光器件具有诸如低功耗、半永久寿命、响应速度快、安全和环保的优点。
此外，随着器件材料的发展，当使用III-V族或II-VI族化合物半导体物质来制造诸如光电探测器或太阳能电池的光接收器件时，通过吸收具有各种波长域的光来生成光电流，使得能够使用具有各种波长域的光，例如从伽马射线到无线电波。另外，上述光接收器件具有诸如响应速度快、安全、环保和易于控制器件材料等的优点，使得光接收器件能够方便地用于功率控制、超高频电路或通信模块。
因此，半导体器件已经应用并且扩展到光通信工具的传输模块、替代构成液晶显示器(LCD)的背光的冷阴极荧光灯(CCFL)的发光二极管背光源、可替代荧光灯或白炽灯泡的白色发光二极管照明设备、车辆前照灯、交通灯和用于检测天然气或火灾的传感器。另外，半导体器件的应用能够扩展到高频应用电路、功率控制设备或通信模块。
例如，发光器件可以被设置为具有通过使用元素周期表中的III-V族元素或II-VI族元素将电能转换成光能的特性的pn结二极管，并且能够通过调节化合物半导体物质的组分比来实现各种波长。
同时，随着半导体器件的应用领域变得多样化，半导体器件需要具有高输出和高电压驱动。由于半导体器件的高输出和高电压驱动，半导体器件中产生的热量使温度升高。然而，当半导体器件的散热不充分时，可能降低光输出并且随着温度升高可能降低功率转换效率(PCE)。因此，需要一种有效地散发半导体器件中产生的热量并增加功率转换效率的方法。
发明内容
技术问题
实施例能够提供一种具有优异散热特性的半导体器件、制造半导体器件的方法、半导体器件封装以及物体检测装置。
实施例能够提供一种能够提高光提取效率并且提供具有高输出的光的半导体器件、制造半导体器件的方法、半导体器件封装以及物体检测装置。
实施例能够提供一种能够增加功率转换效率的半导体器件、制造半导体器件的方法、半导体器件封装以及物体检测装置。
技术方案
根据实施例的半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构被布置成与第一发光结构间隔开，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并且被布置在第一发光结构和第二发光结构之间；第一结合焊盘，该第一结合焊盘被布置成与第一发光结构和第二发光结构间隔开，并且被电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置成与第一结合焊盘间隔开，被电连接到第二DBR层和第四DBR层，并且被布置在第二DBR层的上表面和第四DBR层的上表面上。
根据实施例的半导体器件还可以包括物理地连接第一DBR层和第三DBR层的第一导电类型DBR层，其中第一电极可以布置为与第一导电类型DBR层的上表面接触。
根据实施例，第一电极可以布置在第一发光结构和第二发光结构周围，并且可以包括暴露第一发光结构和第二发光结构的开口。
根据实施例的半导体器件可以包括与第一发光结构和第二发光结构间隔开布置的虚设发光结构(dummy light emitting structure)，并且包括第一导电类型DBR层和第二导电类型DBR层以及焊盘电极，该焊盘电极电连接第一电极，并布置在虚设发光结构上，其中第一结合焊盘可以布置在焊盘电极上。
根据实施例，其中焊盘电极可以电连接到虚设发光结构的第一导电类型DBR层和第二导电类型DBR层。
根据实施例，其中虚设发光结构可以布置在第二结合焊盘的至少一个侧表面上，并且可以布置为与第二结合焊盘的侧表面间隔开并沿着第二结合焊盘的侧表面布置。
根据实施例，其中第二结合焊盘的下表面和第二DBR层的上表面可以彼此直接接触，并且第二结合焊盘的下表面和第四DBR层的上表面可以彼此直接接触。
根据实施例的半导体器件可以包括绝缘层，其围绕第一发光结构的侧表面和第二发光结构的侧表面，暴露第一发光结构的上表面和第二发光结构的上表面，并且被布置在第一发光结构和第二发光结构之间的区域中的第一电极上。
根据实施例，其中绝缘层可以布置在第一电极的上表面和第二结合焊盘的下表面之间，布置在第一发光结构和第二发光结构的外围。
根据实施例，绝缘层可以是DBR层。
根据实施例的半导体器件可以包括第一导电类型DBR层，其从第一发光结构的第一DBR层延伸并且从第二发光结构的第三DBR层延伸；焊盘电极，该布置在第一导电类型DBR层上并电连接到第一电极；以及其中第一结合焊盘可以布置在焊盘电极上。
根据实施例的半导体器件可以包括第二电极，该第二电极被布置在第二DBR层的上表面和第二结合焊盘之间，并且被布置在第四DBR层的上表面和第二结合焊盘之间。
根据实施例的半导体器件还可以包括布置在第一发光结构和第二发光结构下面的衬底，并且其中衬底可以是本征半导体衬底。
根据实施例，其中第一DBR层的反射率可以小于第二DBR层的反射率，并且其中第三DBR层的反射率可以小于第四DBR层的反射率。
根据实施例的半导体器件封装可以包括子基台(submount)和布置在子基台上的半导体器件：其中半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层；第一有源层，该第一有源层被布置在第一DBR层上；以及第二导电类型的第二DBR层，该第二导电类型的第二DBR层被布置在第一有源层上；第二发光结构，该第二发光结构与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一电极，该第一电极电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第一结合焊盘，该第一结合焊盘与第一发光结构和第二发光结构间隔开布置，并且被电连接到第一电极；以及第二结合焊盘，该第二结合焊盘与第一结合焊盘间隔开布置，电连接第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上，其中半导体器件可以包括其上布置有第一结合焊盘和第二结合焊盘的第一表面以及与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的物体检测装置可以包括半导体器件封装和接收从半导体器件封装发射的光的反射光的光接收单元；其中半导体器件封装可以包括子基台和布置在子基台上的半导体器件；其中半导体器件可以包括第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第一结合焊盘，该第一结合焊盘与第一发光结构和第二发光结构间隔开布置，并且被电连接到第一电极；以及第二结合焊盘，该第二结合焊盘与第一结合焊盘间隔开布置，电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上。
根据实施例的制造半导体器件的方法可以包括在衬底上形成第一导电类型DBR层、有源层和第二导电类型DBR层；在第二导电类型DBR层和有源层上执行台面蚀刻工艺；形成彼此间隔开的多个发光结构；以及在形成多个发光结构的区域的侧面上形成虚设发光结构；在所述多个发光结构之间暴露的第一导电类型DBR层上形成第一电极并且形成布置在虚设发光结构上的焊盘电极；形成布置在第一电极上并且暴露多个发光结构的上表面的绝缘层；形成布置在焊盘电极上并电连接到第一电极的第一结合焊盘，以及布置在绝缘层上并电连接到多个发光结构的第二导电类型DBR层的第二结合焊盘。
根据实施例的半导体器件可以包括：衬底，该衬底包括设置在下表面上的凹凸结构；第一发光结构，该第一发光结构被布置在衬底上并包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、布置在第一有源层上的第二导电类型的第二DBR层、以及第一发光孔径，该第一发光孔径在垂直于第一DBR层的下表面的方向中发射在第一有源层中产生的光；第二发光结构，该第二发光结构布置在衬底上，与第一发光结构间隔开布置，并包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、布置在第二有源层上的第二导电类型的第四DBR层、以及第二发光孔径，该第二发光孔径在垂直于第三DBR层的下表面的方向中发射在第二有源层中产生的光；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第二电极，该第二电极被电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上；第一结合焊盘，该第一结合焊盘被布置在第二发光结构上并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第一发光结构上并电连接到第二电极。
根据实施例，其中凹凸结构可以包括在衬底的下表面中向上凹进的第一凹部和第二凹部，其中第一凹部和第一发光结构可以在垂直于衬底的上表面的方向彼此重叠，以及其中第二凹部和第二发光结构可以在垂直于衬底的上表面的方向中彼此重叠。
根据实施例，其中第一凹部的宽度可以对应于设置在第一发光结构中的第一发光孔径的宽度，并且其中第二凹部的宽度可以对应于设置在第二发光结构中的第二发光孔径的宽度。
根据实施例，其中第一凹部的上表面和第二凹部的上表面可以设置成平面形状、凸透镜形状和凹透镜形状中的任何一种。
根据实施例，其中第一凹部和第二凹部的深度可以设置在几微米到几十微米的范围内，并且其中第一凹部和第二凹部的宽度可以设置在几微米到几十微米的范围内。
根据实施例，其中第二电极可以包括上电极，布置为与第二DBR层的上表面和第四DBR层的上表面接触；以及连接电极，布置在第一发光结构和第二发光结构之间的区域中的第一电极上。
根据实施例的半导体器件还可以包括物理地连接第一DBR层和第三DBR层的第一导电类型DBR层。
根据实施例的半导体器件可以包括第一绝缘层，其围绕第一发光结构的侧表面和第二发光结构的侧表面，并且暴露布置在第一发光结构和第二发光结构之间的第一电极。
根据实施例的半导体器件可以包括：衬底，该衬底包括设置在下表面上的凹凸结构；第一发光结构，该第一发光结构布置在衬底上，并包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、布置在第一有源层上的第二导电类型的第二DBR层、以及第一发光孔径，该第一发光孔径在垂直于第一DBR层的下表面的方向中发射在第一有源层中产生的光；第二发光结构，该第二发光结构被布置在衬底上，与第一发光结构间隔开布置，并包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、布置在第二有源层上的第二导电类型的第四DBR层、以及第二发光孔径，该第二发光孔径在垂直于第三DBR层的下表面的方向中发射在第二有源层中产生的光；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第一结合焊盘，该第一结合焊盘与第一发光结构和第二发光结构间隔开布置，并且被电连接到第一电极；以及第二结合焊盘，该第二结合焊盘与第一结合焊盘间隔开布置，电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上。
根据实施例，其中凹凸结构可以包括在衬底的下表面中向上凹进的第一凹部和第二凹部，其中第一凹部和第一发光结构可以在垂直于衬底的上表面的方向中彼此重叠，并且其中第二凹部和第二发光结构可以在垂直于衬底的上表面的方向中彼此重叠。
根据实施例，其中第一凹部的宽度可以对应于设置在第一发光结构中的第一发光孔径的宽度，并且其中第二凹部的宽度可以对应于设置在第二发光结构中的第二发光孔径的宽度。
根据实施例，其中第一凹部的上表面和第二凹部的上表面可以设置成平面形状、凸透镜形状和凹透镜形状中的任何一种。
根据实施例，其中第一凹部和第二凹部的深度可以设置在几微米到几十微米的范围内，并且其中第一凹部和第二凹部的宽度可以被设置有几十微米。
根据实施例的半导体器件还可以包括物理地连接第一DBR层和第三DBR层的第一导电类型DBR层，其中第一电极可以布置为与第一导电类型DBR层的上表面接触。
根据实施例，其中第一电极可以布置在第一发光结构和第二发光结构周围，并且可以包括暴露第一发光结构和第二发光结构的开口。
根据实施例的半导体器件可以包括与第一发光结构和第二发光结构间隔开布置的虚设发光结构，并且包括第一导电类型DBR层和第二导电类型DBR层，以及焊盘电极，该焊盘电极被电连接到第一电极并布置在虚设发光结构上，其中第一结合焊盘可以布置在焊盘电极上。
根据实施例的半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：衬底，该衬底包括设置在下表面上的凹凸结构；第一发光结构，该第一发光结构被布置在衬底上，并包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、布置在第一有源层上的第二导电类型的第二DBR层、以及第一发光孔径，该第一发光孔径在垂直于第一DBR层的下表面的方向中发射在第一有源层中产生的光；第二发光结构，该第二发光结构被布置在衬底上，与第一发光结构间隔开布置，并包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、布置在第二有源层上的第二导电类型的第四DBR层、以及第二发光孔径，该第二发光孔径在垂直于第三DBR层的下表面的方向中发射在第二有源层中产生的光；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第二电极，该第二电极被电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上；第一结合焊盘，该第一结合焊盘被布置在第二发光结构上并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第一发光结构上并电连接到第二电极。
根据实施例的半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：衬底，该衬底包括设置在下表面上的凹凸结构；第一发光结构，该第一发光结构被布置在衬底上，并包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、布置在第一有源层上的第二导电类型的第二DBR层、以及第一发光孔径，该第一发光孔径在垂直于第一DBR层的下表面的方向中发射在第一有源层中产生的光；第二发光结构，该第二发光结构被布置在衬底上，与第一发光结构间隔开布置，并包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、布置在第二有源层上的第二导电类型的第四DBR层、以及第二发光孔径，该第二发光孔径在垂直于第三DBR层的下表面的方向中发射在第二有源层中产生的光；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第一结合焊盘，该第一结合焊盘与第一发光结构和第二发光结构间隔开布置，并且被电连接到第一电极；以及第二结合焊盘，该第二结合焊盘与第一结合焊盘间隔开布置，电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上。
根据实施例的物体检测装置可以包括半导体器件封装和接收从半导体器件封装发射的光的反射光的光接收单元，其中半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：衬底，该衬底包括设置在下表面上的凹凸结构；第一发光结构，该第一发光结构被布置在衬底上，并包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、布置在第一有源层上的第二导电类型的第二DBR层、以及第一发光孔径，该第一发光孔径在垂直于第一DBR层的下表面的方向中发射在第一有源层中产生的光；第二发光结构，该第二发光结构被布置在衬底上，与第一发光结构间隔开布置，并包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、布置在第二有源层上的第二导电类型的第四DBR层、以及第二发光孔径，该第二发光孔径在垂直于第三DBR层的下表面的方向中发射在第二有源层中产生的光；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第二电极，该第二电极被电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上；第一结合焊盘，该第一结合焊盘被布置在第二发光结构上并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第一发光结构上并电连接到第二电极。
根据实施例的物体检测装置可以包括半导体器件封装和接收从半导体器件封装发射的光的反射光的光接收单元，其中半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括衬底，该衬底包括设置在下表面上的凹凸结构；第一发光结构，该第一发光结构被布置在衬底上，并包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、布置在第一有源层上的第二导电类型的第二DBR层、以及第一发光孔径，该第一发光孔径在垂直于第一DBR层的下表面的方向中发射在第一有源层中产生的光；第二发光结构，该第二发光结构被布置在衬底上，与第一发光结构间隔开布置，并包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、布置在第二有源层上的第二导电类型的第四DBR层、以及第二发光孔径，该第二发光孔径在垂直于第三DBR层的下表面的方向中发射在第二有源层中产生的光；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第一结合焊盘，该第一结合焊盘与第一发光结构和第二发光结构间隔开布置，并且被电连接到第一电极；以及第二结合焊盘，该第二结合焊盘与第一结合焊盘间隔开布置，电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上。
根据实施例的半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第二电极，该第二电极被电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上；第一结合焊盘，该第一结合焊盘被布置在第二发光结构上并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第一发光结构上并电连接到第二电极。
根据实施例，其中第二电极可以包括：上电极，该上电极被布置为与第二DBR层的上表面和第四DBR层的上表面接触；以及连接电极，该连接电极被布置在第一发光结构和第二发光结构之间的区域中的第一电极上。
根据实施例的半导体器件还可以包括物理地连接第一DBR层和第三DBR层的第一导电类型DBR层，并且其中第一电极可以布置为与第一导电类型DBR层的上表面接触。
根据实施例，其中第一结合焊盘可以布置为与第一电极的上表面接触。
根据实施例的半导体器件还可以包括布置在第一发光结构和第二发光结构下面的衬底，并且其中衬底可以是本征半导体衬底。
根据实施例，其中第一DBR层的反射率可以小于第二DBR层的反射率，并且其中第三DBR层的反射率可以小于第四DBR层的反射率。
根据实施例的半导体器件可以包括绝缘层，其围绕第一发光结构的侧表面和第二发光结构的侧表面，并且暴露布置在第一发光结构和第二发光结构之间的第一电极。
根据实施例，其中第一绝缘层可以暴露布置在第二发光结构周围的第一电极的上表面。
根据实施例，其中第一绝缘层可以布置在第一电极的上表面和第二电极的下表面之间，布置在第一发光结构周围处。
根据实施例，其中第一绝缘层可以被设置为DBR层。
根据实施例的半导体器件还可以包括第二绝缘层，该第二绝缘层被布置在第一发光结构的侧表面上，布置在第二发光结构的侧表面和上表面上，并暴露布置在第一发光结构的上表面上的第二电极的上表面。
根据实施例，其中第二绝缘层可以布置在第四DBR层的上表面上布置的第二电极的上表面和第二结合焊盘之间。
根据实施例，其中第二绝缘层可以被设置为DBR层。
根据实施例的半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构与第一发光结构间隔开布置并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一绝缘层，该第一绝缘层被布置在第一发光结构的侧表面上，布置在第二发光结构的侧表面上，布置在第一发光结构和第二发光结构之间，并暴露第二DBR层的上表面和第四DBR层的上表面；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间的第一绝缘层下面；第二电极，该第二电极被布置为与第二DBR层的上表面和第四DBR层的上表面直接接触，并布置在第一发光结构和第二发光结构之间的第一绝缘层上；第二绝缘层，该第二绝缘层被布置在第二电极上，布置在第一发光结构的外围和第二发光结构的外围上，暴露布置在第一发光结构的上表面上的第二电极的上表面，并且暴露布置在第二发光结构的上表面上的第二电极的上表面；第一结合焊盘，该第一结合焊盘被布置在第二绝缘层上，并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第二绝缘层上，布置为与在第一发光结构的上表面上布置的第二电极直接接触，并布置为与在第二发光结构的上表面上布置的第二电极直接接触。
根据实施例的半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置有第一有源层上的第二导电类型的第二DBR层；第一导电类型的DBR层，该第一导电类型的DBR层沿第一发光结构的圆周方向布置并从第一DBR层延伸；第一电极，该第一电极被布置在第一导电类型DBR层上并电连接到第一DBR层；第一绝缘层，该第一绝缘层被布置在第一发光结构的侧表面上和第一电极上，暴露第二DBR层的上表面，并暴露布置在第一导电类型DBR层上的第一电极的上表面；第二电极，该第二电极被布置成与第二DBR层的上表面直接接触；第二绝缘层，该第二绝缘层被布置在第二电极和第一绝缘层上，并布置在第一发光结构的外围上，并暴露布置在第一导电类型DBR层上的第一电极的上表面；第一结合焊盘，该第一结合焊盘被布置在第二绝缘层和第一发光结构上，并布置成与在第一导电类型DBR层的上表面上布置的第一电极的上表面直接接触；以及第二结合焊盘，该第二结合焊盘被布置在第二绝缘层上，并电连接到第二电极。
根据实施例的半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第二电极，该第二电极被电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上；第一结合焊盘，该第一结合焊盘被布置在第二发光结构上并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第一发光结构上并电连接至第二电极，其中半导体器件可以包括在其上布置第一结合焊盘和第二结合焊盘的第一表面和与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、设置在第一DBR层上的第一有源层、和布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一绝缘层，该第一绝缘层被布置在第一发光结构的侧表面上，布置在第二发光结构的侧表面上，布置在第一发光结构和第二发光结构之间，并暴露第二DBR层的上表面和第四DBR层的上表面；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间的第一绝缘层下面；第二电极，该第二电极被布置成与第二DBR层的上表面和第四DBR层的上表面直接接触，并布置在第一发光结构和第二发光结构之间的第一绝缘层上；第二绝缘层，该第二绝缘层被布置在第二电极上，布置在第一发光结构的外围和第二发光结构的外围上，暴露布置在第一发光结构的上表面上的第二电极的上表面，并且暴露布置在第二发光结构的上表面上的第二电极的上表面；第一结合焊盘，该第一结合焊盘被布置在第二绝缘层上，并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第二绝缘层上，布置为与布置在第一发光结构的上表面上的第二电极直接接触，并布置为与布置在第二发光结构的上表面上的第二电极直接接触，其中半导体器件可以包括在其上布置有第一结合焊盘和第二结合焊盘的第一表面和与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第一导电类型DBR层，该第一导电类型DBR层沿第一发光结构的圆周方向布置并从第一DBR层延伸；第一电极，该第一电极被布置在第一导电类型DBR层上并电连接到第一DBR层；第一绝缘层，该第一绝缘层被布置在第一发光结构的侧表面上和第一电极上，暴露第二DBR层的上表面，并且暴露布置在第一导电类型DBR层上的第一电极的上表面；第二电极，该第二电极被布置成与第二DBR层的上表面直接接触；第二绝缘层，该第二绝缘层被布置在第二电极和第一绝缘层上，并布置在第一发光结构的外围上，并暴露布置在第一导电类型DBR层上的第一电极的上表面；第一结合焊盘，该第一结合焊盘被布置在第二绝缘层和第一发光结构上，并布置成与布置在第一导电类型DBR层的上表面上的第一电极的上表面直接接触；以及第二结合焊盘，该第二结合焊盘被布置在第二绝缘层上，并电连接第二电极，其中半导体器件可以包括在其上布置第一结合焊盘和第二结合焊盘的第一表面和与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的物体检测装置可以包括半导体器件封装和接收从半导体器件封装发射的光的反射光的光接收单元，其中半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一电极，该第一电极电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间；第二电极，该第二电极电连接到第二DBR层和第四DBR层，并布置在第二DBR层的上表面和第四DBR层的上表面上；第一结合焊盘，该第一结合焊盘被布置在第二发光结构上并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第一发光结构上并电连接至第二电极，其中半导体器件可以包括在其上布置第一结合焊盘和第二结合焊盘的第一表面和与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的物体检测装置可以包括半导体器件封装和接收从半导体器件封装发射的光的反射光的光接收单元，其中半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及布置在第一有源层上的第二导电类型的第二DBR层；第二发光结构，该第二发光结构与第一发光结构间隔开布置，并且包括第一导电类型的第三DBR层、布置在第三DBR层上的第二有源层、以及布置在第二有源层上的第二导电类型的第四DBR层；第一绝缘层，该第一绝缘层被布置在第一发光结构的侧表面上，布置在第二发光结构的侧表面上，布置在第一发光结构和第二发光结构之间，并暴露第二DBR层的上表面和第四DBR层的上表面；第一电极，该第一电极被电连接第一DBR层和第三DBR层，并布置在第一发光结构和第二发光结构之间的第一绝缘层下面；第二电极，布置在与第二DBR层的上表面和第四DBR层的上表面直接接触，并布置在第一发光结构和第二发光结构之间的第一绝缘层上；第二绝缘层，该第二绝缘层被布置在第二电极上，布置在第一发光结构的外围和第二发光结构的外围上，暴露布置在第一发光结构的上表面上的第二电极的上表面，并且暴露布置在第二发光结构的上表面上的第二电极的上表面；第一结合焊盘，该第一结合焊盘被布置在第二绝缘层上，并电连接到第一电极；以及第二结合焊盘，该第二结合焊盘被布置在第二绝缘层上，被布置为与布置在第一发光结构的上表面上的第二电极直接接触，并布置为与布置在第二发光结构的上表面上的第二电极直接接触，其中半导体器件可以包括在其上布置有第一结合焊盘和第二结合焊盘的第一表面和与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的物体检测装置可以包括半导体器件封装和接收从半导体器件封装发射的光的反射光的光接收单元，其中半导体器件封装可以包括子基台和布置在子基台上的半导体器件，其中，半导体器件可以包括：第一发光结构，该第一发光结构包括第一导电类型的第一DBR层、布置在第一DBR层上的第一有源层、以及被布置在第一有源层上的第二导电类型的第二DBR层；第一导电类型DBR层，该第一导电类型DBR层沿第一发光结构的圆周方向布置并从第一DBR层延伸；第一电极，该第一电极被布置在第一导电类型DBR层上并电连接到第一DBR层；第一绝缘层，该第一绝缘层被布置在第一发光结构的侧表面上和第一电极上，暴露第二DBR层的上表面，并暴露布置在第一导电类型DBR层上的第一电极的上表面；第二电极，该第二电极被布置成与第二DBR层的上表面直接接触；第二绝缘层，该第二绝缘层被布置在第二电极和第一绝缘层上，并布置在第一发光结构的外围上，并暴露布置在第一导电类型DBR层上的第一电极的上表面；第一结合焊盘，该第一结合焊盘被布置在第二绝缘层和第一发光结构上，并布置成与布置在第一导电类型DBR层的上表面上的第一电极的上表面直接接触；以及第二结合焊盘，该第二结合焊盘被布置在第二绝缘层上，并电连接第二电极，其中半导体器件可以包括在其上布置第一结合焊盘和第二结合焊盘的第一表面和与第一表面相对的第二表面，第一结合焊盘和第二结合焊盘可以电连接到子基台，并且在半导体器件中产生的光可以通过第二表面发射到外部。
根据实施例的制造半导体器件的方法可以包括：在衬底上形成第一导电类型DBR层、有源层和第二导电类型DBR层；在第二导电类型DBR层和有源层上执行台面蚀刻，并且形成彼此间隔开的多个发光结构；在第一导电类型DBR层上形成第一电极以暴露多个发光结构；形成布置在第一电极上并暴露多个发光结构的上表面的第一绝缘层；形成布置在由第一绝缘层暴露的多个发光结构的上表面上的上电极以及被布置在第一绝缘层上并且包括连接上电极的连接电极的第二电极；以及形成第二绝缘层，该第二绝缘层包括第一开口，该第一开口暴露布置在多个发光结构之间的区域下面的第一电极；以及第二开口，该第二开口暴露第二电极的上电极；形成被布置在第一开口上并电连接到第一电极的第一结合焊盘和被布置在第二开口上并电连接到第二电极的第二结合焊盘。
有益效果
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，本发明具有能够提供优异的散热特性的优点。
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，本发明具有能够提高光提取效率并且能够提供高输出的光的优点。
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，本发明具有能够改善功率转换效率的优点。
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，本发明具有能够降低制造成本并且能够改善可靠性的优点。
附图说明
图1是示出根据本发明的实施例的半导体器件的视图。
图2是沿着图1中所示实施例的半导体器件的线A-A截取的截面图。
图3a和3b是示出在根据本发明的实施例的制造半导体器件的方法中形成多个发光结构和虚设发光结构的示例的视图。
图4a和4b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极的示例的视图。
图5a和5b是示出在根据本发明的实施例的制造半导体器件的方法中形成绝缘层的示例的视图。
图6a和6b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。
图7是示出根据本发明的实施例的半导体器件的另一示例的图。
图8是示出根据本发明的实施例的半导体器件的又一示例的图。
图9是示出根据本发明的实施例的半导体器件的又一示例的视图。
图10是示出根据本发明的实施例的半导体器件的又一示例的视图。
图11是沿着图1中所示实施例的半导体器件的线A-A截取的截面图。
图12是沿着图10中所示实施例的半导体器件的线B-B截取的截面图。
图13是沿着图10中所示实施例的半导体器件的线C-C截取的截面图。
图14a至14d是示出在根据本发明的实施例的制造半导体器件的方法中形成发光结构的示例的视图。
图15a至15d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极的示例的视图。
图16a至16d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一绝缘层的示例的视图。
图17a至17d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二电极的示例的视图。
图18a至18d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二绝缘层的示例的视图。
图19a至19d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。
图20和21是示出根据本发明的实施例的半导体器件的又一示例的视图。
图22和23是示出根据本发明的实施例的半导体器件的又一示例的视图。
图24是示出根据本发明的实施例的半导体器件的又一示例的视图。
图25是沿着图24中所示的实施例的半导体器件的线D-D截取的截面图。
图26a和26b是示出在根据本发明的实施例的制造半导体器件的方法中形成多个发光结构和虚设发光结构的示例的视图。
图27a和27b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极的示例的视图。
图28a和28b是示出在根据本发明的实施例的制造半导体器件的方法中形成绝缘层的示例的视图。
图29a和29b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。
图30是示出根据本发明的实施例的半导体器件的又一示例的视图。
图31是示出根据本发明的实施例的半导体器件的又一示例的视图。
图32是示出根据本发明的实施例的半导体器件的视图。
图33是沿着图32中所示实施例的半导体器件的线A-A截取的截面图。
图34是沿着图33中所示实施例的半导体器件的线B-B截取的截面图。
图35是沿着图32中所示实施例的半导体器件的线C-C截取的截面图。
图36a至36d是示出在根据本发明的实施例的制造半导体器件的方法中形成发光结构的示例的视图。
图37a至37d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极的示例的视图。
图38a至38d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一绝缘层的示例的视图。
图39a至39d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二电极的示例的视图。
图40a至40d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二绝缘层的示例的视图。
图41a至41d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。
图42是示出根据本发明的实施例的半导体器件封装的视图。
图43是示出根据本发明的实施例的半导体器件封装的另一示例的图。
图44是应用包括根据本发明的实施例的半导体器件封装的自动聚焦装置的移动终端的透视图。
具体实施方式
在下文中，将参考附图描述实施例。在实施例的描述中，在每个层(膜)、区域、图案或结构可以被称为设置在衬底、每个层(膜)、区域、焊盘、或“图案”“上面/上方”或“下面”的情况下，术语“上面/上方”或“下面”包括“直接”和“间接插入有另一层”。另外，将基于附图描述每层的“上面/上方”或“下面”，但是实施例不限于此。
在下文中，将参考附图详细描述根据本发明的实施例的半导体器件、制造半导体器件的方法、半导体器件封装和包括半导体器件封装的物体检测装置。
根据本发明的实施例的半导体器件可以是包括发光二极管器件和激光二极管器件的发光器件中的任何一种。例如，根据实施例的半导体器件可以是垂直腔表面发射激光器(VCSEL)半导体器件。垂直腔表面发射激光器(VCSEL)半导体器件能够在垂直于上表面的方向中发射光束。垂直腔表面发射激光器(VCSEL)半导体器件能够在垂直于上表面的方向中发射光束，例如，以5度到30度的光束角。垂直腔表面发射激光器(VCSEL)半导体器件能够更特别地在垂直于上表面的方向中以15度至25度的光束角发射光束。垂直腔表面发射激光器(VCSEL)半导体器件可以包括发射圆形光束的单个发光孔径或多个发光孔径。例如，发光孔径可以设置为几微米到几十微米的直径。例如，发光孔径可以被定义为在垂直于半导体器件的上表面的方向中发射光的区域。
在下文中，将参考图1和图2描述根据本发明的实施例的半导体器件。图1是示出根据本发明的实施例的半导体器件的视图，并且图2是沿着图1中所示实施例的半导体器件的线A-A截取的截面图。
同时，为了便于理解，在图1中，布置在上部的第一结合焊盘155和第二结合焊盘165被视为透明的，从而能够容易地掌握被定位在下部的组件的布置关系。
如图1和图2中所示，根据本发明的实施例的半导体器件200可以包括多个发光结构P1、P2、P3、P4、......、第一电极150、第一结合焊盘155和第二结合焊盘165。
根据实施例的半导体器件200可以是垂直腔表面发射激光器(VCSEL)，并且可以发射在多个发光结构P1、P2、P3、P4、......中产生的光，例如，以5度至30度的光束角。多个发光结构P1、P2、P3、P4、......中的每个可以包括第一导电类型DBR(分布布拉格反射器)层、有源层和第二导电类型DBR层。多个发光结构P1、P2、P3、P4、......中的每个可以以类似的结构形成，并且将使用沿着图1中所示的线AA截取的横截面来描述根据该实施例的半导体器件200。
根据实施例的半导体器件200可以包括多个发光结构P1、P2、P3、P4、......，如图1和图2中所示。第二结合焊盘165可以布置在布置多个发光结构P1、P2、P3、P4、......的区域上。
第一电极150可以布置在多个发光结构P1、P2、P3、P4、......之间。第一电极150可以包括暴露多个发光结构P1、P2、P3、P4、......的多个第一开口。
设置在第一电极150中的多个第一开口可以暴露多个发光结构P1、P2、P3、P4、......的上表面。设置在第一电极150中的多个第一开口可以暴露多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面。第一电极150可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。稍后将描述暴露多个发光结构P1、P2、P3、P4、......的多个第一开口，同时解释根据实施例的制造半导体器件的方法。
第一结合焊盘155可以与多个发光结构P1、P2、P3、P4、......间隔开。第一结合焊盘155可以电连接到第一电极150。第一结合焊盘155可以沿着设置有多个发光结构P1、P2、P3、P4、......的区域的外侧布置。例如，第一结合焊盘155可以布置在第二结合焊盘165的两侧，如图1中所示。
第二结合焊盘165可以与第一结合焊盘155间隔开。第二结合焊盘165可以电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。例如，第二结合焊盘165可以布置在多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面上。
另外，根据实施例的半导体器件200可以包括多个虚设发光结构D1、D2、D3和D4，如图1中所示。多个虚设发光结构D1、D2、D3和D4可以包括第一导电类型DBR层、有源层和第二导电类型DBR层。另外，第一结合焊盘155可以布置在多个虚设发光结构D1、D2、D3和D4之中的第一虚设发光结构D1的上部和第二虚设发光结构D2的上部。
然后，参考图1和2，将基于布置在第二结合焊盘165上的P1的第一发光结构和P2的发光结构来进一步描述根据实施例的半导体器件200。
根据实施例的半导体器件200可以包括布置在第二结合焊盘165下面的多个发光结构P1、P2、......。多个发光结构P1、P2、......可以分别包括发射光的发光孔径130a、130b、......。多个发光结构P1、P2、......可以彼此间隔开。例如，发光孔径130a、130b、......可以设置有几微米到几十微米范围内的直径。
P1的发光结构可以包括第一导电类型的第一DBR层110a、第二导电类型的第二DBR层120a和第一有源层115a。第一有源层115a可以布置在第一DBR层110a和第二DBR层120a之间。例如，第一有源层115a可以布置在第一DBR层110a上，并且第二DBR层120a可以布置在第一有源层115a上。P1的发光结构还可以包括布置在第一有源层115a和第二DBR层120a之间的第一孔隙层(first aperture layer)117a。
P2的发光结构可以包括第一导电类型的第三DBR层110b、第二导电类型的第四DBR层120b和第二有源层115b。第二有源层115b可以布置在第三DBR层110b和第四DBR层120b之间。例如，第二有源层115b可以布置在第三DBR层110b上，并且第四DBR层120b可以布置在第二有源层115b上。P2的发光结构还可以包括布置在第二有源层115b和第四DBR层120b之间的第二孔隙层117b。
另外，第一导电类型DBR层113可以布置在P1的发光结构的第一DBR层110a和P2的发光结构的第三DBR层110b之间。第一DBR层110a和第三DBR层110b可以通过第一导电类型DBR层113物理地连接。例如，第一导电类型DBR层113的上表面和第一DBR层110a的上表面可以被布置在同一水平面上。第一导电类型DBR层113的上表面和第三DBR层110c的上表面可以布置在同一水平面上。
此外，P1的发光结构的第一有源层115a和P2的发光结构的第二有源层115b可以彼此间隔开。另外，P1的发光结构的第二DBR层120a和P2的发光结构的第四DBR层120b可以彼此间隔开。
根据实施例的半导体器件200可以包括绝缘层140，如图1和图2中所示。绝缘层140可以布置在P1的发光结构的侧表面上。绝缘层140可以布置为围绕P1的发光结构的侧面。绝缘层140可以布置在P2的发光结构的侧表面上。绝缘层140可以布置为围绕P2的发光结构的侧表面。
另外，绝缘层140可以布置在P1的发光结构和P2的发光结构之间。绝缘层140可以布置在第一导电类型DBR层113上。
绝缘层140可以暴露P1的发光结构的上表面。绝缘层140可以暴露P1的发光结构的第二DBR层120a的上表面。绝缘层140可以暴露P2的发光结构的上表面。绝缘层140可以暴露P2的发光结构的第四DBR层120b的上表面。绝缘层140可以包括暴露P1的发光结构的上表面和P2的发光结构的上表面的第二开口。下面将详细描述暴露P1的发光结构的上表面和P2的发光结构的上表面的第二开口，同时解释根据实施例的制造半导体器件的方法。
根据实施例的半导体器件200可以包括第一电极150，如图1和图2中所示。第一电极150可以布置在多个发光结构P1、P2、P3、P4、......之间。第一电极150可以包括暴露多个发光结构P1、P2、P3、P4、......的多个第一开口。
第一电极150可以布置在第一导电类型DBR层113上。第一电极150可以电连接到第一DBR层110a。第一电极150可以电连接到第三DBR层110b。第一电极150可以布置在绝缘层140下面。第一电极150可以布置在P1的发光结构和P2的发光结构之间的区域中的绝缘层140下面。第一电极150可以被布置在P1的发光结构和P2的发光结构之间的区域中的绝缘层140和第一导电类型DBR层113之间。
例如，第一电极150的下表面可以布置为与第一导电类型DBR层113的上表面直接接触。第一电极150的上表面可以布置为与绝缘层140的下表面直接接触。第一电极150可以共同电连接到第一DBR层110a和第三DBR层110b。
根据实施例的半导体器件200可以包括第一结合焊盘155和第二结合焊盘165，如图1和图2中所示。
根据实施例，第一结合焊盘155可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。根据实施例，第一结合焊盘155可以共同电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。
第二结合焊盘165可以电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。第二结合焊盘165可以共同电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。
根据实施例的半导体器件200可以包括多个虚设发光结构D1、D2、D3和D4，如图1和图2中所示。多个虚设发光结构D1、D2、D3和D4可以与多个发光结构P1、P2、P3、P4、......间隔开。
多个虚设发光结构D1、D2、D3和D4可以与第二结合焊盘165间隔开。例如，第一结合焊盘155可以布置在第一虚设发光结构D1的上部中。另外，第一结合焊盘155可以布置在第二虚拟发光结构D2的上部。多个虚设发光结构D1、D2、D3和D4可以以类似的结构设置。
第一虚设发光结构D1可以包括第一导电类型DBR层113和第二导电类型DBR层119。另外，第一虚设发光结构D1可以包括有源层116和孔隙层118。
根据实施例的半导体器件200可以包括焊盘电极153，如图1和图2中所示。焊盘电极153可以电连接到第一电极150。焊盘电极153可以从布置在第一发光结构P1和第二发光结构P2之间的第一电极150延伸。下面将进一步描述焊盘电极153和第一电极150之间的连接关系，同时解释根据实施例的制造半导体器件的方法。
焊盘电极153可以电连接到第一导电类型DBR层113。焊盘电极153可以电连接到有源层116。焊盘电极153可以电连接到第二导电类型DBR层119。焊盘电极153可以共同电连接到第一导电类型DBR层113和第二导电类型DBR层119。因此，第一虚设发光结构D1可以不产生光。
焊盘电极153可以布置在第一虚设发光结构D1和第二虚设发光结构D2上。焊盘电极153可以布置在第一虚设发光结构D1的上表面上。焊盘电极153可以布置在第二虚设发光结构D2的上表面上。焊盘电极153可以布置在被设置在第一虚设发光结构D1和第二虚设发光结构D2中的第二导电类型DBR层119上。
根据实施例，第一结合焊盘155可以布置在焊盘电极153上。绝缘层140可以布置在焊盘电极153的侧表面上。第一结合焊盘155可以布置在由绝缘层140暴露的焊盘电极153的上表面上。
同时，根据实施例的半导体器件200还可以包括衬底105，如图1和图2中所示。多个发光结构P1、P2、P3、P4、......和多个虚设发光结构D1、D2、D3和D4可以布置在衬底105上。例如，衬底105可以是生长衬底，在其上能够生长多个发光结构P1、P2、P3、P4、......和多个虚设发光结构D1、D2、D3和D4。例如，衬底105可以是本征半导体衬底。
根据实施例的半导体器件200，可以通过第一结合焊盘155和第二结合焊盘165向多个发光结构P1、P2、P3、P4、......供电。第一结合焊盘155可以通过焊盘电极153电连接到第一电极150。第一电极150可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。第二结合焊盘165可以布置在多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面上。例如，第二结合焊盘165的下表面可以布置为与多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面直接接触。
因此，根据实施例，当向多个发光结构P1、P2、P3、P4、......供电时，不需要通过衬底105的下表面施加电力。在传统的半导体器件中，当要通过衬底的下表面施加电力时，必须提供衬底105作为导电衬底。然而，根据实施例的半导体器件200，衬底105可以是导电衬底或绝缘衬底。例如，根据实施例的衬底105可以被设置为本征半导体衬底。
另外，衬底105可以是附接到多个发光结构P1、P2、P3、P4、......的支撑衬底，其中支撑衬底可以在多个发光结构P1、P2、P3、P4、......被生长在衬底上并去除生长衬底之后被附接。例如，支撑衬底可以是透明衬底，通过该透明衬底能够透射在多个发光结构P1、P2、P3、P4、......中产生的光。
同时，根据实施例的半导体器件200可以被实现为使得光在半导体器件200的下方向发射，如图1和2中所示。即，根据实施例的半导体器件200，能够在布置第一导电类型DBR层的方向中从组成多个发光结构P1、P2、P3、P4、......的有源层发射光，可以在布置衬底105的方向中从构成多个发光结构P1、P2、P3、P4、......的有源层发射光。
根据实施例，第二结合焊盘165布置为与多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面接触。第一电极150布置为连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层，并且第一结合焊盘155布置在从第一电极150延伸的焊盘电极153上并与其接触。因此，在多个发光结构P1、P2、P3、P4、......中产生的热量能够通过第一结合焊盘155和第二结合焊盘165有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘155和第二结合焊盘165可以连接到外部散热衬底等，所以在多个发光结构P1、P2、P3、P4、......中产生的热量能够被有效地散发到外面。因此，根据实施例，因为半导体器件200中产生的热量能够被有效地散发到外部，所以能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件200，如上所述，光能够在半导体器件200的向下方向中发射。根据实施例的半导体器件200，设置在多个发光结构P1、P2、P3、P4、......的下部的第一导电类型DBR层的反射率能够被选择为小于设置在多个发光结构P1、P2、P3、P4、......的上部的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、P3、P4、......中产生的光能够朝着半导体器件200的衬底105发射。
另外，根据实施例的半导体器件200，绝缘层140可以被设置为DBR层。因此，在多个发光结构P1、P2、P3、P4、......中产生的光能够被布置在上部的绝缘层140反射，并且能够被有效地向下提取。
例如，绝缘层140可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。另外，绝缘层140可以设置为通过将Ta2O3和SiO2堆叠为多个层而形成的DBR层。另外，绝缘层140可以设置为通过将SiO2和Si3N4堆叠为多个层而形成的DBR层。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当应用导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件200，如上所述，衬底105可以不是导电衬底，使得可以不向衬底105添加额外的掺杂剂。因此，掺杂剂没有被添加到根据实施例的衬底105，使得能够减少衬底105中掺杂剂的吸收和散射。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、P3、P4、......中产生的光，并且能够改善功率转换效率(PCE)。
此外，根据实施例的半导体器件200还可以包括设置在衬底105的下表面上的抗反射层。抗反射层防止从半导体器件200发射的光在衬底105的表面上反射并且透射光，从而改善由于反射引起的光损失。
另外，根据实施例的半导体器件200，通过连接到第一结合焊盘155和第二结合焊盘165的第一电极150能够有效地执行多个发光结构P1、P2、P3、P4、......之间的电流扩展。因此，根据本实施例的半导体器件200，电流能够在多个发光结构P1、P2、P3、P4、......中有效地扩散同时没有电流拥挤，并且能够改善光提取效率。
同时，已经基于第一结合焊盘155设置在第一虚设发光结构D1和第二虚设发光结构D2上的情况描述根据参考图1和图2描述的实施例的半导体器件200。
然而，根据另一实施例的半导体器件，第一结合焊盘155可以仅设置在一个虚设发光结构上。另外，第一结合焊盘155可以设置在三个虚设发光结构上，或者可以设置在所有四个虚设发光结构上。
考虑到半导体器件的尺寸、所请求的电流扩散程度等，能够灵活地选择设置第一结合焊盘155的区域。例如，在半导体器件具有大尺寸或大电流扩展要求的情况下，第一结合焊盘155可以布置在半导体器件的四个侧面上。
在下文中，将参考附图描述根据本发明的实施例的制造半导体器件的方法。在解释根据实施例的制造半导体器件的方法时，可以省略与参考图1和图2描述的那些重复描述。
首先，图3a和3b是示出在根据本发明的实施例的制造半导体器件的方法中形成多个发光结构和虚设发光结构的示例的视图。图3a是示出根据本实施例的半导体器件的制造方法形成多个发光结构和虚设发光结构的步骤的平面图。图3b是沿着图3a中所示实施例的半导体器件的线A-A截取的截面图。
根据制造实施例的半导体器件的方法，如图3a和3b中所示，多个发光结构P1、P2、P3、P4、......可以被形成在衬底105上。此外，可以在衬底105上形成多个虚设发光结构D1、D2、D3和D4。例如，多个虚设发光结构D1、D2、D3和D4可以形成在多个发光结构P1、P2、P3、P4、......周围。
衬底105可以是选自本征半导体衬底、导电衬底和绝缘衬底中的任何一种。例如，衬底105可以是GaAs本征半导体衬底。此外，衬底105可以设置有选自包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)和诸如Si、Ge、AlN、GaAs、ZnO、SiC等晶圆载体的导电材料中的至少一种。
例如，第一导电类型DBR层、有源层和第二导电类型DBR层可以顺序地形成在衬底105上。可以通过对于第二导电类型DBR层和有源层的台面蚀刻来形成多个发光结构P1、P2、P3、P4、......。此外，可以通过对于第二导电类型DBR层和有源层的台面蚀刻来形成多个虚设发光结构D1、D2、D3和D4。多个虚设发光结构D1、D2、D3和D4可以形成在形成有多个发光结构P1、P2、P3、P4、......的区域的侧面上。
多个发光结构P1、P2、......可以包括：第一导电类型DBR层110a、110b、...；有源层115a、115b、......；孔隙层117a、117b、......以及第二导电类型DBR层120a、120b、......。可以在多个发光结构P1、P2、P3、P4、......周围设置第一导电类型DBR层113。第一导电类型DBR层113可以布置在多个发光结构P1、P2、P3、P4、......之间的区域中。
另外，多个虚设发光结构D1、D2、D3和D4可以包括第一导电类型DBR层113、有源层116、孔隙层118和第二导电类型DBR层119。例如，多个虚设发光结构D1、D2、D3和D4可以以具有沿着形成多个发光结构P1、P2、P3、P4、......的区域侧的宽度的线形设置。
例如，多个发光结构P1、P2、P3、P4、......和多个虚设发光结构D1、D2、D3和D4可以生长为多个化合物半导体层。多个发光结构P1、P2、P3、P4、......和多个虚设发光结构D1、D2、D3和D4可以通过电子束蒸发器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发器、溅射、金属有机化学气相沉积(MOCVD)等形成。
构成多个发光结构P1、P2、......的第一导电类型DBR层110a、110b、......可以由掺杂有第一导电类型的掺杂剂的III-V族或II-VI族化合物半导体中的至少一种提供。构成多个虚设发光结构D1、D2、D3和D4的第一导电类型DBR层113可以由掺杂有第一导电类型的掺杂剂的III-V族或II-VI族化合物半导体中的至少一种提供。
例如，第一导电类型DBR层113、110a、110b、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。第一导电类型DBR层113、110a、110b、......可以由具有AlxGa1- xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)的组成式的半导体材料提供。第一导电类型DBR层113、110a、110b、......可以是掺杂有第一导电类型掺杂剂的n型半导体层，该第一导电类型掺杂剂是诸如Si、Ge、Sn、Se、Te等的n型掺杂剂。第一导电类型DBR层113、110a、110b、......可以是通过交替布置不同的半导体层而具有λ/4n的厚度的DBR层。
构成多个发光结构P1、P2、......的有源层115a、115b......可以由III-V族或II-VI族化合物半导体中的至少一种提供。构成多个虚设发光结构D1、D2、D3和D4的有源层116可以由III-V族或II-VI族化合物半导体中的至少一种提供。
例如，有源层116、115a、115b、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。当有源层116、115a、115b、......以多阱结构实现时，有源层116、115a、115b、......可以包括交替布置的多个阱层和多个阻挡层。多个阱层可以由具有例如InpGa1-pAs(0≤p≤1)的组成式的半导体材料提供。阻挡层可以由具有例如InqGa1-qAs(0≤q≤1)的组成式的半导体材料布置而成。
构成多个发光结构P1、P2、......的孔隙层117a、117b、......可以布置在有源层115a、115b、......上。孔隙层117a、117b、......可以包括在中心部分处的圆形开口。孔隙层117a、117b、......可以包括限制电流移动的功能，以便将电流集中到有源层115a、115b......的中心部分。即，孔隙层117a、117b、.......能够调节谐振波长并调节光束角度，以从有源层115a、115b、......在垂直方向发射光。孔隙层117a、117b、......可以包括诸如SiO2或Al2O3的绝缘材料。孔隙层117a、117b、......可以具有比有源层115a、115b、......；第一导电类型DBR层110a、110b、......和第二导电类型DBR层120a、120b、......更高的带隙能。
形成多个虚设发光结构D1、D2、D3和D4的孔隙层118可以布置在有源层116上。然而，如上面参考图1和图2所述，在布置在多个虚设发光结构D1、D2、D3和D4中的孔隙层118中，限制电流移动的功能不像在多个发光结构P1、P2、......中设置的孔隙层117a和117b的功能那样执行，使得电流能够集中在有源层116的中心部分。根据实施例，这是因为在布置在多个虚设发光结构D1、D2、D3和D4中的第一导电类型DBR层113和第二导电类型DBR层119之间施加公共电压。
构成多个发光结构P1、P2、......的第二导电类型DBR层120a、120b、......可以由掺杂有第二导电类型的掺杂剂的III-V族或II-VI族化合物半导体中的至少一种提供。构成多个虚设发光结构D1、D2、D3和D4的第二导电类型DBR层119可以由掺杂有第二导电类型的掺杂剂的III-V族或II-VI族化合物半导体中的至少一种提供。
例如，第二导电类型DBR层119、120a、120b、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。第二导电类型DBR层119、120a、120b、......可以由具有AlxGa1- xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)的组成式的半导体材料形成。第二导电类型DBR层119、120a、120b、......可以是具有第二导电类型掺杂剂的p型半导体层，该第二导电类型掺杂剂是诸如Mg、Zn、Ca、Sr和Ba的p型掺杂剂。第二导电类型DBR层119、120a、120b、......可以是通过交替布置不同的半导体层而具有λ/4n的厚度的DBR层。
例如，第二导电类型DBR层120a、120b、......可以具有比第一导电类型DBR层110a、110b、......更高的反射率。例如，第二导电类型DBR层120a、120b、......以及第一导电类型DBR层110a、110b、......能够在垂直方向中形成90％或更大的反射率的谐振腔。此时，所产生的光能够通过第一导电类型DBR层110a、110b、......发射到外部，第一导电类型DBR层110a、110b、......低于第二导电类型DBR层120a、120b、......的反射率。
接下来，如图4a和图4b中所示，可以形成根据实施例的第一电极150和电极焊盘153。
图4a和4b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极和电极焊盘的示例的视图。图4a是示出根据本实施例的半导体器件的制造方法形成第一电极和电极焊盘的步骤的平面图，并且图4b是沿着根据图4a中所示的实施例的半导体器件的线A-A截取的截面图。
根据实施例，如图4a和4b中所示，第一电极150可以形成在多个发光结构P1、P2、P3、P4、......周围。第一电极150可以形成在第一导电类型DBR层113上并且可以包括第一电极150开口H1，其暴露多个发光结构P1、P2、P3、P4、.......。第一电极150可以形成在多个发光结构P1、P2、P3、P4、......之间的区域中。
例如，可以设置第一电极150的面积Ae大于多个发光结构P1、P2、P3、P4、......的面积Am。这里，多个发光结构P1、P2、P3、P4、......的面积Am可以指示没有被台面蚀刻刻蚀的剩余有源层115a、115b......的面积。Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、......的面积Am相对于第一电极150的面积Ae，可以设置为例如大于25％。根据实施例的半导体器件200，可以根据应用示例对多个发光结构P1、P2、P3、P4、......的数量和直径进行各种修改。
根据实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、......的面积Am相对于第一电极150的面积Ae，例如，可以设置在25％至70％的范围内。根据另一实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、......的面积Am相对于第一电极150的面积Ae，可以设置在例如30％至60％的范围内。
根据实施例的半导体器件200的应用示例，能够不同地改变布置在半导体器件200中的多个发光结构P1、P2、P3、P4、......的数量和直径。[表1]示出作为一个示例的被设置有621个发光结构的半导体器件的数据。
[表1]
发光结构的直径(μm) 24 26 28 30
Am(μm2) 280,934 329,707 382,382 438,959
Ae(μm2) 969,334 900,062 826,832 749,643
Am/Ae(％) 29 37 46 59
另外，根据制造实施例的半导体的方法，如图4a和4b中所示，可以形成布置在虚设发光结构D1、D2、D3和D4上的焊盘电极153。焊盘电极153可以形成为从第一电极150延伸。焊盘电极153可以形成在虚设发光结构D1、D2、D3和D4的第二导电类型DBR层119上。
根据实施例，可以将电压共同地施加到第一电极150和焊盘电极153。第一电极150和焊盘电极153可以提供等电位表面。
例如，第一电极150和电极焊盘153可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr和包括上述两种或多种材料的那些合金的组中的材料形成。第一电极150和电极焊盘153可以由一层或多层形成。作为第一电极150，可以应用多个金属层作为反射金属，并且可以应用Cr、Ti等作为粘合层。例如，第一电极150和电极焊盘153可以由Cr/Al/Ni/Au/Ti层形成。
接下来，如图5a和图5b中所示，可以根据实施例在第一电极150上形成绝缘层140。
图5a和5b是示出在根据本发明的实施例的制造半导体器件的方法中形成绝缘层的示例的视图。图5a是示出根据实施例的半导体器件的制造方法形成绝缘层的步骤的平面图，并且图5b是沿着图5a中所示的实施例的半导体器件的线A-A截取的截面图。
根据实施例，如图5a和5b中所示，暴露多个发光结构P1、P2、P3、P4、......的上表面的绝缘层140可以形成在第一电极150上。绝缘层140可以形成在多个发光结构P1、P2、P3、P4、......的侧表面上。绝缘层140可以形成在第一导电类型DBR层113上。绝缘层140可以形成在多个发光结构P1、P2、P3、P4、......之间的区域中。
绝缘层140可以包括暴露多个发光结构P1、P2、P3、P4、......的上表面的多个第二开口H2。第二开口H2的尺寸可以小于第一开口H1的尺寸。例如，多个第二开口H2可以被布置成与设置有多个第一开口H1的区域对齐。
根据实施例，绝缘层140可以暴露电极焊盘153的上表面。绝缘层140可以形成在第三虚设发光结构D3上。另外，绝缘层140可以形成在第四虚设发光结构D4上。
绝缘层140可以设置为绝缘材料。例如，绝缘层140可以由选自包括SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一种材料形成。另外，绝缘层140可以由DBR层形成。根据实施例，因为绝缘层140设置为DBR层，所以能够有效地向下反射和提取在多个发光结构P1、P2、P3、P4、......中产生的光。例如，绝缘层140可以被设置为通过堆叠SiO2和TiO2作为多个层而形成的DBR层。另外，绝缘层140可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，绝缘层140可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
另外，如图6a和图6b中所示，根据实施例可以在焊盘电极153上形成第一结合焊盘155，并且可以在多个发光结构P1、P2、......的第二导电类型DBR层上形成第二结合焊盘165。
图6a和6b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。图6a是示出根据实施例的半导体器件的制造方法形成第一结合焊盘和第二结合焊盘的步骤的平面图，并且图6b是沿着图6a中所示的实施例的半导体器件的线A-A截取的截面图。
根据实施例，如图6a和图6b中所示，第一结合焊盘155和第二结合焊盘165可以形成为彼此间隔开。
第一结合焊盘155可以形成在第一虚设发光结构D1和第二虚设发光结构D2上。第一结合焊盘155可以布置在第一虚拟发光结构D1上并且电连接到焊盘电极153。例如，第一结合焊盘155可以布置为与焊盘电极153的上表面直接接触。第一结合焊盘155可以布置在第二虚拟发光结构D2上。另外，第一结合焊盘155可以布置为与设置在第二虚拟发光结构D2上的焊盘电极直接接触。
根据实施例，第一结合焊盘155可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。根据实施例，第一结合焊盘155可以共同电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。
第二结合焊盘165可以形成在多个发光结构P1、P2、P3、P4、......上。第二结合焊盘165可以形成在多个发光结构P1、P2、......的第二导电类型DBR层120a、120b、......上。另外，第二结合焊盘165可以形成在第二绝缘层140上。
第二结合焊盘165可以电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。根据实施例，第二结合焊盘165可以共同电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。
第二结合焊盘165可以布置在设置在绝缘层140中的第二开口H2上。例如，第二结合焊盘165的下表面可以通过第二开口H2与多个发光结构P1、P2、......的第二导电类型DBR层120a、120b、......的上表面直接连接。
例如，第一结合焊盘155和第二结合焊盘165可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cu和包括上述两种或更多种材料的那些合金的组中的材料形成。第一结合焊盘155和第二结合焊盘165可以由一层或多层形成。第一结合焊盘155和第二结合焊盘165可以包括诸如Cr、Cu等的扩散阻挡金属，以防止Sn从焊料接合扩散。例如，第一结合焊盘155和第二结合焊盘172可以由包括Ti、Ni、Cu、Cr和Au的多个层形成。
根据实施例的半导体器件200，可以通过第一结合焊盘155和第二结合焊盘165向多个发光结构P1、P2、P3、P4、......供电。
因此，根据实施例，当向多个发光结构P1、P2、P3、P4、......供电时，不需要通过衬底105的下表面施加电力。在传统的半导体器件中，当要通过衬底的下表面施加电力时，必须提供衬底105作为导电衬底。然而，根据实施例的半导体器件200，衬底105可以是导电衬底或绝缘衬底。例如，根据实施例的衬底105可以被设置为本征半导体衬底。
另外，衬底105可以是附接到多个发光结构P1、P2、P3、P4、......的支撑衬底，其中可以在多个发光结构P1、P2、P3、P4、......被生长在生长衬底上并且去除生长衬底之后来附接支撑衬底。例如，支撑衬底可以是透明衬底，通过该透明衬底能够透射在多个发光结构P1、P2、P3、P4、......中产生的光。
同时，根据实施例的半导体器件200可以被实现为使得光在半导体器件200的下方向发射。即，根据实施例的半导体器件200，能够在布置第一导电类型DBR层的方向中从构成多个发光结构P1、P2、P3、P4、......的有源层发射光。可以在布置衬底105的方向中从构成多个发光结构P1、P2、P3、P4、......的有源层发射光。
根据实施例，第二结合焊盘165布置为与多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面接触。第一电极150连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层，并且第一结合焊盘155布置在从焊盘电极153延伸的焊盘电极153上并与之接触。因此，在多个发光结构P1、P2、P3、P4、......中产生的热量能够通过第一结合焊盘155和第二结合焊盘165有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘155和第二结合焊盘165可以连接到外部散热衬底等，所以在多个发光结构P1、P2、P3、P4、......中产生的热量能够被有效地散发到外面。因此，根据实施例，因为半导体器件200中产生的热量能够被有效地散发到外部，所以能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件200，如上所述，光能够在半导体器件200的向下方向中发射。根据实施例的半导体器件200，设置在多个发光结构P1、P2、P3、P4.....的下部中的第一导电类型DBR层的反射率能够被选择为小于被设置在多个发光结构P1、P2、P3、P4.....的上部中的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、P3、P4、......中产生的光能够朝着半导体器件200的衬底105发射。
另外，根据实施例的半导体器件200，绝缘层140可以被设置为DBR层。因此，在多个发光结构P1、P2、P3、P4、......中产生的光能够被布置在上部的绝缘层140反射，并且能够被有效地向下提取。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当应用导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件200，如上所述，衬底105可以不是导电衬底，使得可以不向衬底105添加额外的掺杂剂。因此，掺杂剂没有被添加到根据实施例的衬底105，使得能够减少衬底105中掺杂剂的吸收和散射。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、P3、P4、......中产生的光，并且能够改善功率转换效率(PCE)。
另外，根据实施例的半导体器件200，通过连接到第一结合焊盘155和第二结合焊盘165的第一电极150能够有效地执行多个发光结构P1、P2、P3、P4、......之间的电流扩展。因此，根据实施例的半导体器件200，电流能够在多个发光结构P1、P2、P3、P4、......中有效地扩散，同时不会出现电流拥挤，并且光提取效率能够被改善。
同时，图7是示出根据本发明的实施例的半导体器件的另一示例的图。在下文中，将参考图7描述根据该实施例的半导体器件的另一示例，并且将会省略与上面参考图1至图6a和图6b描述的半导体器件的描述重复的描述。
与根据参考图1和图2描述的实施例的半导体器件相比较，根据实施例的半导体器件200还可以包括第二电极160，如图7中所示。
根据本发明的实施例的半导体器件200可以包括多个发光结构P1、P2、......；第一电极150；第二电极160；结合焊盘155和第二结合焊盘165，如图7中所示。
第一电极150可以布置在多个发光结构P1、P2、......之间。第一电极150可以包括暴露多个发光结构P1、P2、......的多个第一开口。
设置在第一电极150中的多个第一开口可以暴露多个发光结构P1、P2、......的上表面。设置在第一电极150中的多个第一开口可以暴露多个发光结构P1、P2、......的第二导电类型DBR层的上表面。第一电极150可以电连接到多个发光结构P1、P2、......的第一导电类型DBR层。
第二电极150可以电连接到多个发光结构P1、P2、......的第二导电类型DBR层。第二电极150可以共同电连接到多个发光结构P1、P2、......的第二导电类型DBR层。第二电极150可以被布置在多个发光结构P1、P2、......的第二导电类型DBR层的上表面上。例如，第二电极150的下表面可以布置为与多个发光结构P1、P2、......的第二导电类型DBR层的上表面直接接触。
第一结合焊盘155可以与多个发光结构P1、P2、......间隔开。第一结合焊盘155可以电连接到第一电极150。
根据实施例，第一结合焊盘155可以电连接到多个发光结构P1、P2、......的第一导电类型DBR层。根据实施例，第一结合焊盘155可以电连接到多个发光结构P1、P2、......的第一导电类型DBR层。
第二结合焊盘165可以与第一结合焊盘155间隔开。第二结合焊盘165可以电连接到多个发光结构P1、P2、......的第二导电类型DBR层。第二结合焊盘165可以共同电连接到多个发光结构P1、P2、......的第二导电类型DBR层。例如，第二结合焊盘165可以布置在多个发光结构P1、P2、......的第二导电类型DBR层的上表面上。
根据实施例，第二电极160可以布置在多个发光结构P1、P2、......的第二导电类型DBR层的上表面和第二结合焊盘165之间。第二电极160可以改善多个发光结构P1、P2、......的第二导电类型DBR层和第二结合焊盘165之间的欧姆特性。
例如，第二电极160可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr以及包括上述两种或多种材料的那些合金的组中的材料形成。第二电极160可以由一层或多层形成。
此外，根据实施例的半导体器件200可以包括多个虚设发光结构D1、D2、D3和D4，如图1中所示。多个虚设发光结构D1、D2、D3和D4可以包括第一导电类型DBR层、有源层和第二导电类型DBR层。此外，第一结合焊盘155可以布置在多个虚设发光结构D1、D2、D3和D4之中的第一虚设发光结构D1和第二虚设发光结构D2的上部。
多个虚设发光结构D1、D2、D3和D4可以与第二结合焊盘165间隔开。例如，第一结合焊盘155可以布置在第一虚设发光结构D1的上部中。
第一虚设发光结构D1可以包括第一导电类型DBR层113和第二导电类型DBR层119。另外，第一虚设发光结构D1可以包括有源层116和孔隙层118。
根据实施例的半导体器件200可以包括焊盘电极153，如图7中所示。焊盘电极153可以电连接到第一电极150。焊盘电极153可以从布置在第一发光结构P1和第二发光结构P2之间的第一电极150延伸。
焊盘电极153可以电连接到第一导电类型DBR层113。焊盘电极153可以电连接到有源层116。焊盘电极153可以电连接到第二导电类型DBR层119。焊盘电极153可以共同电连接到第一导电类型DBR层113和第二导电类型DBR层119。因此，第一虚设发光结构D1可以不产生光。
根据实施例，第一结合焊盘155可以布置在焊盘电极153上。绝缘层140可以布置在焊盘电极153的侧表面上。第一结合焊盘155可以布置在通过绝缘层140暴露的焊盘电极153的上表面上。
另外，绝缘层140可以布置在第一电极150的上表面和第二结合焊盘165的下表面上，在第一发光结构P1和第二发光结构P2的外围处。
根据实施例，第二结合焊盘165可以布置为与多个发光结构P1、P2、......的第二导电类型DBR层的上表面接触。此外，第一电极150可以布置为连接到多个发光结构P1、P2、......的第一导电类型DBR层，并且第一结合焊盘155可以布置在从第一电极延伸的焊盘电极153上并与之接触。因此，在多个发光结构P1、P2、......中产生的热量能够通过第一结合焊盘155和第二结合焊盘165有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘155和第二结合焊盘165可以连接到外部散热衬底等，所以在多个发光结构P1、P2、......中产生的热量能够被有效地散发到外面。因此，根据实施例，因为半导体器件200中产生的热量能够被有效地散发到外部，所以能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件200，如上所述，光能够在半导体器件200的向下方向中发射。根据实施例的半导体器件200，设置在多个发光结构P1、P2、......的下部中的第一导电类型DBR层的反射率能够被选择为小于设置在多个发光结构P1、P2、......的下部中的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、......中产生的光能够朝着半导体器件200的衬底105发射。
另外，根据实施例的半导体器件200，绝缘层140可以被设置为DBR层。因此，在多个发光结构P1、P2、......中产生的光能够被布置在上部的绝缘层140反射，并且能够被有效地向下提取。
例如，绝缘层140可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。另外，绝缘层140可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，绝缘层140可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当应用导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件200，如上所述，衬底105可以不是导电衬底，使得可以不向衬底105添加额外的掺杂剂。因此，不添加掺杂剂。根据实施例的衬底105，使得能够减少衬底105中掺杂剂的吸收和散射。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、......中产生的光，并且能够改善功率转换效率(PCE)。
此外，根据实施例的半导体器件200，通过连接到第一结合焊盘155的第一电极150和连接到第二结合焊盘165的第二电极160能够有效地执行多个发光结构P1、P2、......之间的电流扩展。因此，根据实施例的半导体器件200，能够在多个发光结构P1、P2、......中有效地扩散电流而不会出现电流拥挤，并且光提取效率能够被改善。
同时，图8是示出根据本发明的实施例的半导体器件的另一示例的图。在下文中，将参考图8描述根据该实施例的半导体器件的另一示例，并且可以省略与参考图1至图7在上面描述的半导体器件的那些重复的描述。
根据实施例的半导体器件200，如图8中所示，与根据参考图1和图2描述的实施例的半导体器件不同，涉及设置第一结合焊盘155的区域中的元件之间的布置。
根据本发明的实施例的半导体器件200可以包括多个发光结构P1、P2、......；第一电极150；第一结合焊盘155和第二结合焊盘165。
第一电极150可以布置在多个发光结构P1、P2、......之间。第一电极150可以包括暴露多个发光结构P1、P2、......的多个第一开口。
设置在第一电极150中的多个第一开口可以暴露多个发光结构P1、P2、......的上表面。设置在第一电极150中的多个第一开口可以暴露多个发光结构P1、P2、......的第二导电类型DBR层的上表面。第一电极150可以电连接到多个发光结构P1、P2、......的第一导电类型DBR层。
第二电极150可以电连接到多个发光结构P1、P2、......的第二导电类型DBR层。第二电极150可以共同电连接到多个发光结构P1、P2、......的第二导电类型DBR层。第二电极150可以被布置在多个发光结构P1、P2、......的第二导电类型DBR层的上表面上。例如，第二电极150的下表面可以布置为与多个发光结构P1、P2、......的第二导电类型DBR层的上表面上直接接触。
第一结合焊盘155可以与多个发光结构P1、P2、......间隔开。第一结合焊盘155可以电连接到第一电极150。
根据实施例，第一结合焊盘155可以电连接到多个发光结构P1、P2、......的第一导电类型DBR层。根据实施例，第一结合焊盘155可以电连接到多个发光结构P1、P2、......的第一导电类型DBR层。
第二结合焊盘165可以与第一结合焊盘155间隔开。第二结合焊盘165可以电连接到多个发光结构P1、P2、......的第二导电类型DBR层。第二结合焊盘165可以共同电连接到多个发光结构P1、P2、......的第二导电类型DBR层。例如，第二结合焊盘165可以布置在多个发光结构P1、P2、......的第二导电类型DBR层的上表面上。
根据实施例的半导体器件200可以包括焊盘电极153，如图8中所示。焊盘电极153可以电连接到第一电极150。焊盘电极153可以从布置在第一发光结构P1和第二发光结构P2之间的第一电极150延伸。
焊盘电极153可以电连接到第一导电类型DBR层113。焊盘电极153可以布置在第一导电类型DBR层113上。例如，焊盘电极153的下表面可以被布置成与第一导电类型DBR层113的上表面直接接触。
根据实施例的半导体器件200，如图8中所示，焊盘电极153的上表面可以布置在与第一电极150的上表面相同的平面上。也就是说，焊盘电极153和第一电极150可以在没有台阶的情况下被布置。因此，根据实施例，能够防止可能在台阶差区域中发生的对焊盘电极153或第一电极150的损坏。
根据实施例，第一结合焊盘155可以布置在焊盘电极153上。例如，绝缘层140可以布置在焊盘电极153的一部分上。第一结合焊盘155可以布置在通过绝缘层140暴露的焊盘电极153的上表面上。
另外，绝缘层140可以布置在第一电极150的上表面和第二结合焊盘165的下表面之间，布置在第一发光结构P1和第二发光结构P2的外围处。
根据实施例，第二结合焊盘165可以布置为与多个发光结构P1、P2、......的第二导电类型DBR层的上表面接触。另外，第一电极150可以布置为连接到多个发光结构P1、P2、......的第一导电类型DBR层，并且第一结合焊盘155可以布置在与从第一电极延伸的焊盘电极153接触的位置。因此，在多个发光结构P1、P2、......中产生的热量能够通过第一结合焊盘155和第二结合焊盘165有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘155和第二结合焊盘165可以连接到外部散热衬底等，所以在多个发光结构P1、P2、......中产生的热量能够被有效地散发到外面。因此，根据实施例，因为半导体器件200中产生的热量能够被有效地散发到外部，所以能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件200，如上所述，光能够在半导体器件200的向下方向中发射。根据实施例的半导体器件200，设置在多个发光结构P1、P2、......的下部中的第一导电类型DBR层的反射率能够被选择为小于被设置在多个发光结构P1、P2、......的下部中的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、......中产生的光能够朝着半导体器件200的衬底105发射。
另外，根据实施例的半导体器件200，绝缘层140可以被设置为DBR层。因此，在多个发光结构P1、P2、......中产生的光能够被布置在上部的绝缘层140反射，并且能够被有效地向下提取。
例如，绝缘层140可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。另外，绝缘层140可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，绝缘层140可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当施加导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件200，如上所述，衬底105可以不是导电衬底，使得可以不向衬底105添加额外的掺杂剂。因此，掺杂剂没有被添加到根据实施例的衬底105，使得能够减少衬底105中掺杂剂的吸收和散射。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、......中产生的光，并且能够改善功率转换效率(PCE)。
另外，根据实施例的半导体器件200，能够通过连接到第一结合焊盘155和第二结合焊盘165的第一电极150有效地执行多个发光结构P1、P2、......之间的电流扩展。因此，根据实施例的半导体器件200，电流能够在多个发光结构P1、P2、......中有效地扩散而没有电流拥挤，并且能够改善光提取效率。
同时，图9是示出根据本发明的实施例的半导体器件的另一示例的图。在下文中，将参考图9描述根据实施例的半导体器件的另一示例，并且可以省略与上面参考图1至图8描述的半导体器件的那些重复的描述。
根据实施例的半导体器件200与根据参考图1和图2描述的实施例的半导体器件不同之处在于设置第一结合焊盘155的位置，如图9中所示。根据该实施例，如图9中所示，第一结合焊盘155可以仅布置在第二结合焊盘165的一侧上。
在参考图1和图2描述的半导体器件的情况下，第一结合焊盘155设置在第二结合焊盘165的两侧上。因此，可能发生损耗，其中发光结构不能由将要布置第一结合焊盘155的区域形成。
然而，根据实施例的半导体器件200，如图9中所示，因为第一结合焊盘155仅布置在第二结合焊盘165的一侧上，使得能够在衬底上方的外部区域中减小用于形成第一结合焊盘155的空间。因此，根据实施例的半导体器件200能够减小其上形成有半导体器件的衬底的面积，从而增加能够相对于晶片的相同面积制造的半导体器件的数量。
接下来，将参考图10至13描述根据本发明的实施例的半导体器件的另一示例。图10是示出根据本发明的实施例的半导体器件的视图。图11是沿着图10中所示实施例的半导体器件的线A-A截取的截面图，图12是沿着图10中所示实施例的半导体器件的线B-B截取的截面图，并且图13是沿着图10中所示实施例的半导体器件的线C-C截取的截面图。
在参考图10至图13描述根据实施例的半导体器件时，可以省略与上述那些重复的描述。
同时，为了便于理解，在图10中，布置在上部的第一结合焊盘1155和第二结合焊盘1165被视为透明的，从而能够容易地掌握位于下部的组件的布置关系。
如图10至图13中所示，根据本发明的实施例的半导体器件1200可以包括衬底1105；多个发光结构P1、P2、P3、P4、P5、......；第一电极1150；第二电极1160；第一结合焊盘1155和第二结合焊盘1165。
根据实施例的半导体器件1200可以是垂直腔表面发射激光器(VCSEL)，并且可以发射在多个发光结构P1、P2、P3、P4、P5、......中产生的光，例如，以约15度至约25度的光束角度。多个发光结构P1、P2、P3、P4、P5、......中的每个可以包括第一导电类型DBR(分布式布拉格反射器)层、有源层和第二导电类型DBR层。多个发光结构P1、P2、P3、P4、P5、......中的每个可以以类似的结构形成，并且将使用沿着图10中所示的线AA、BB和CC截取的横截面来描述半导体器件1200。
根据实施例的半导体器件1200可以包括衬底1105，如图10至图13中所示。衬底1105可以包括设置在其下表面上的凹凸结构。多个发光结构P1、P2、P3、P4、P5、......可以布置在衬底1105上。
例如，衬底1105可以是生长衬底，在其上能够生长多个发光结构P1、P2、P3、P4、P5、......。例如，衬底1105可以是本征半导体衬底。
根据实施例，设置在衬底1105上的凹凸结构可以包括多个凹部R1、R2、R3、R4、......，它们在衬底1105的下表面中向上凹进。稍后将描述设置在衬底1105上的凹凸结构。
根据实施例的半导体器件1200可以包括多个发光结构P1、P2、P3、P4、P5、......，如图10和图11中所示。第一结合焊盘1155可以布置在多个发光结构P1、P2、P3、P4、P5、......之中的发光结构P3、P4......中的一些被布置的区域上。此外，第二结合焊盘1165可以布置在多个发光结构P1、P2、P3、P4、P5、......之中的发光结构P1、P2、P5......中的一些被布置的区域上。
第一结合焊盘1155和第二结合焊盘1165可以彼此间隔开。第一结合焊盘1155可以电连接到第一电极1150。第一电极1150可以布置在第一结合焊盘1155下面。例如，第一结合焊盘1155的下表面可以布置为与第一电极1150的上表面直接接触。第一电极1150可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。
第二结合焊盘1165可以电连接到第二电极1160。第二电极1160可以布置在第二结合焊盘1165下面。例如，第二结合焊盘1165的下表面可以布置为直接接触第二电极1160的上表面。第二电极1160可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
根据实施例，第一电极1150可以布置在第一结合焊盘1155和第二结合焊盘1165的下面。另外，第二电极1160可以布置在第一结合焊盘1155和第二结合焊盘两者的下面。第一电极1150和第一结合焊盘1155之间的电连接以及第二电极1160和第二结合焊盘1165之间的电连接将在后面描述。
首先，参考图10和11，将基于被布置在第二结合焊盘1165下面的第一发光结构P1和第二发光结构P2来描述根据实施例的半导体器件1200。图11是沿着图10中所示实施例的半导体器件的A-A截取的截面图。
根据实施例的半导体器件1200可以包括布置在第二结合焊盘1165下面的多个发光结构P1、P2、......。多个发光结构P1、P2、......可以包括光发光孔径1130a、1130b、......，其分别发射光。多个发光结构P1、P2、......可以彼此间隔开。例如，发光孔径1130a、1130b、......可以设置有几微米到几十微米范围内的直径。
第一发光结构P1可以包括第一导电类型的第一DBR层1110a、第二导电类型的第二DBR层1120a和第一有源层1115a。第一有源层1115a可以布置在第一DBR层1110a和第二DBR层1120a之间。例如，第一有源层1115a可以布置在第一DBR层1110a上，并且第二DBR层1120a可以布置在第一有源层1115a上。第一发光结构P1还可以包括布置在第一有源层1115a和第二DBR层1120a之间的第一孔隙层1117a。
第二发光结构P2可以包括第一导电类型的第三DBR层1110b、第二导电类型的第四DBR层1120b和第二有源层1115b。第二有源层1115b可以布置在第三DBR层1110b和第四DBR层1120b之间。例如，第二有源层1115b可以布置在第三DBR层1110b上，并且第四DBR层1120b可以布置在第二有源层1115b上。第二发光结构P2还可以包括布置在第二有源层1115b和第四DBR层1120b之间的第二孔隙层1117b。
另外，第一导电类型DBR层1113可以布置在第一发光结构P1的第一DBR层1110a和第二发光结构P2的第三DBR层1110b之间。第一DBR层1110a和第三DBR层1110b可以通过第一导电类型DBR层1113物理地连接。例如，第一导电类型DBR层1113的上表面和第一DBR层1110a的上表面可以被布置在同一水平面上。第一导电类型DBR层1113的上表面和第三DBR层1110c的上表面可以布置在同一水平面上。
另外，第一发光结构P1的第一有源层1115a和第二发光结构P2的第二有源层1115b可以彼此间隔开。此外，第一发光结构P1的第二DBR层1120a和第二发光结构P2的第四DBR层1120b可以彼此间隔开。
根据实施例的半导体器件1200可以包括在下表面上设置有凹凸结构的衬底1105，如图10和图11中所示。衬底1105可以包括例如第一凹部R1和第二凹部R2。
第一凹部R1可以设置为从衬底1105的下表面向上凹进。第一凹部R1可以布置为与第一发光结构P1重叠。第一凹部R1和第一发光结构P1可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
第二凹部R2可以设置为从衬底1105的下表面向上凹进。第二凹部R2可以布置为与第二发光结构P2重叠。第二凹部R2和第二发光结构P2可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
根据实施例，可以对应于设置在第一发光结构P1中的第一发光孔径1130a的宽度设置第一凹部R1的宽度。另外，第一凹部R1的宽度可以对应于设置在第一发光结构P1中的第一发光孔径1130a的直径来设置。例如，第一发光孔径1130a可以被定义为在垂直于第一发光结构P1的下表面的方向中发射光的区域。
另外，可以对应于设置在第二发光结构P2中的第二发光孔径1130b的宽度来设置第二凹部R2的宽度。可以对应于设置在第二发光结构P2中的第二发光孔径1130b的宽度来设置第二凹部R2的宽度。例如，第二发光孔径1130b可以被定义为在垂直于第二发光结构P2的下表面的方向中发射光的区域。
衬底1105的厚度t1可以设置在几十微米到几百微米的范围内。衬底1105的厚度t1可以设置在例如100微米至110微米的范围内。
当衬底1105的厚度t1小于100微米时，不能稳定地支撑布置在衬底1105上的组件，从而降低半导体器件的可靠性。另外，当衬底1105的厚度t1大于110微米时，存在可能增加半导体器件的尺寸的缺点。
第一凹部R1和第二凹部R2的深度t2可以设置在几微米到几十微米的范围内。例如，第一凹部R1和第二凹部R2的深度t2可以设置在5微米至20微米的范围内。
当第一凹部R1和第二凹部R2的深度t2小于5微米时，能够由第一凹部R1和第二凹部R2提供的光提取效果的增加可能是小的。当第一凹部R1和第二凹部R2的深度t2大于20微米时，能够由第一凹部R1和第二凹部R2提供的光提取效果可能较大，但是存在工艺时间可能增加的缺点。当第一凹部R1和第二凹部R2的深度t2大于20微米时，难以稳定地支撑布置在衬底1105上的组件，所以可能降低半导体器件的可靠性。
另外，第一凹部R1和第二凹部R2的宽度w1可以设置为几十微米。第一凹部R1和第二凹部R2的宽度w1可以设置在例如6微米至15微米的范围内。
例如，第一凹部R1和第二凹部R2的宽度w1可以对应于第一发光孔径1130a的宽度和第二发光孔径1130b的宽度来设置。从第一发光结构P1和第二发光结构P2发射的光在向下方向发射。因此，第一凹部R1和第二凹部R2的宽度w1可以形成为设置在光传播的区域中。
根据另一实施例，第一凹部R1和第二凹部R2的宽度w1可以设置为比第一发光孔径1130a和第二发光孔径1130b的直径大几微米。考虑到形成第一凹部R1和第二凹部R2的工艺误差，使得能够稳定地执行多个凹部R1、R2、......与多个发光结构P1和P2之间的对准。例如，第一凹部R1和第二凹部R2的宽度w1可以设置在8微米至25微米的范围内。
例如，第一凹部R1可以设置成在第一发光结构P1下面的部分中具有圆形水平横截面的孔的形状。另外，第二凹部R2可以设置成在第二发光结构P2下面的部分中具有圆形水平横截面的孔的形状。例如，第一凹部R1的上表面和第二凹部R2的上表面可以设置为平面形状。例如，第一凹部R1的上表面和第二凹部R2的上表面可以设置为平行于衬底1105的上表面。
根据实施例的半导体器件1200可以包括第一绝缘层1141，如图10和图11中所示。第一绝缘层1141可以布置在第一发光结构P1的侧表面上。第一绝缘层1141可以布置为围绕第一发光结构P1的侧表面。第一绝缘层1141可以布置在第二发光结构P2的侧表面上。第一绝缘层1141可以布置为围绕第二发光结构P2的侧表面。
另外，第一绝缘层1141可以布置在第一发光结构P1和第二发光结构P2之间。第一绝缘层1141可以布置在第一导电类型DBR层1113上。
第一绝缘层1141可以暴露第一发光结构P1的上表面。第一绝缘层1141可以暴露第一发光结构P1的第二DBR层1120a的上表面。第一绝缘层1141可以暴露第二发光结构P2的上表面。第一绝缘层1141可以暴露第二发光结构P2的第四DBR层1120b的上表面。
根据实施例的半导体器件1200可以包括第一电极1150，如图10和图11中所示。第一电极1150可以布置在多个发光结构P1、P2、P3、P4、P5、......周围。第一电极1150可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的多个开口。第一电极1150可以共同连接到构成多个发光结构P1、P2、P3、P4、P5、......的多个第一导电类型DBR层。
第一电极1150可以布置在第一导电类型DBR层1113上。第一电极1150可以电连接到第一DBR层1110a。第一电极1150可以电连接到第三DBR层1110b。第一电极1150可以布置在第一绝缘层1141下面。第一电极1150可以布置在第一发光结构P1和第二发光结构P2之间的区域中的第一绝缘层1141下面。第一电极1150可以被布置在第一发光结构P1和第二发光结构P2之间的区域中的第一绝缘层1141和第一导电类型DBR层1113之间。
根据实施例的半导体器件1200可以包括第二电极1160，如图10和11中所示。第二电极1160可以布置在第一绝缘层1141上。第二电极1160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极1160a和连接上电极1160a的连接电极1160b。第二电极1160可以共同连接到构成多个发光结构P1、P2、P3、P4、P5、......的多个第二导电类型DBR层。
第二电极1160可以布置在第一发光结构P1的侧表面上。第二电极1160可以布置在第一发光结构P1的上表面上。第二电极1160的上电极1160a可以布置在第一发光结构P1的第二DBR层1120a上。第二电极1160的上电极1160a可以布置为与第二DBR层1120a的上表面直接接触。
另外，第二电极1160可以布置在第二发光结构P2的侧表面上。第二电极1160可以布置在第二发光结构P2的上表面上。第二电极1160的上电极1160a可以布置在第二发光结构P2的第四DBR层1120b上。第二电极1160的上电极1160a可以布置为与第四DBR层1120b的上表面直接接触。
第二电极1160可以布置在第一发光结构P1和第二发光结构P2之间。第二电极1160的连接电极1160b可以被布置在第一发光结构P1和第二发光结构P2之间的区域中的第一绝缘层1141上。
根据实施例的第二电极1160可以连接多个发光结构P1、P2、P3、P4、......的上表面，如图10中所示。第二电极1160可以物理地连接到多个发光结构P1、P2、P3、P4、......的每个第二导电类型DBR层。也就是说，第二电极1160不仅可以物理地连接到布置在第二结合焊盘1165下面的多个发光结构P1、P2、......的上表面，而且可以物理地连接到布置在第一结合焊盘1155下面的多个发光结构P3、P4、......的上表面。
例如，第二电极1160的连接电极1160b可以以具有恒定线宽的线性形状设置，如图10中所示。当然，根据实施例，可以对第二电极1160的连接电极1160b的形状进行各种修改。
根据实施例的半导体器件1200可以包括第二绝缘层1142，如图10和11中所示。第二绝缘层1142可以布置在第二电极1160上。
第二绝缘层1142可以布置在第一发光结构P1周围。第二绝缘层1142可以围绕第一发光结构P1布置在第二电极1160上。第二绝缘层1142可以布置在第二发光结构P2周围。第二绝缘层1142可以围绕第二发光结构P2布置在第二电极1160上。
另外，第二绝缘层1142可以布置在第一发光结构P1和第二发光结构P2之间。第二绝缘层1142可以布置在第一导电类型DBR层1113上。第二绝缘层1142可以布置在第一发光结构P1和第二发光结构P2之间的第二电极1160的连接电极1160b上。
第二绝缘层1142可以暴露布置在第一发光结构P1的上表面上的第二电极1160的上表面。第二绝缘层1142可以暴露布置在第二DBR层1120a的上表面上的上电极1160a的上表面。第二绝缘层1142可以暴露布置在第二发光结构P2的上表面上的第二电极1160的上表面。第二绝缘层1142可以暴露布置在第四DBR层1120b的上表面上的上电极1160a的上表面。
根据实施例的第二绝缘层1142可以被设置成在布置第一结合焊盘1155的区域中暴露布置在多个发光结构P3、P4、......之间的第一电极1150的上表面，如图10中所示。此外，第二绝缘层1142可以被设置成在布置第二结合焊盘1165的区域中暴露布置在多个发光结构P1、P2、......上的第二电极1160的上表面。
另外，根据实施例，第二绝缘层1142可以被设置成在布置第二结合焊盘1165的区域中暴露物理地连接多个发光结构的第二电极1160的上表面。此时，可以布置第二绝缘层1142，使得选择性地暴露布置在第一导电类型DBR层1113上的具有线形状的第二电极1160的连接电极1160b。例如，第二绝缘层1142可以布置在连接第一发光结构P1和第二发光结构P2的连接电极1160b的上表面上，使得第二电极1160不被暴露。另外，第二绝缘层1142可以布置为使得连接第一发光结构P1和第五发光结构P5的连接电极1160b的上表面暴露。将参考根据实施例的制造半导体器件的方法来进一步描述第二绝缘层1142的形成。
根据实施例的半导体器件1200可以包括第一结合焊盘1155和第二结合焊盘1165，如图10和图11中所示。根据实施例，第一结合焊盘1155可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。第二结合焊盘1165可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
第一结合焊盘1155可以布置在第二绝缘层1142上。第一结合焊盘1155可以电连接到第一电极1150。第一结合焊盘1155可以连接到通过绝缘层1141和第二绝缘层1142暴露的第一电极1150，如图10中所示。第一结合焊盘1155可以在第三发光结构P3的外围和第三发光结构P4的外围处直接与通过第一绝缘层1141和第二绝缘层1142暴露的第一电极1150的上表面接触。
第二结合焊盘1165可以布置在第二绝缘层1142上。第二结合焊盘1165可以电连接到布置在第一发光结构P1的上表面上的第二电极1160。第二结合焊盘1165可以布置为与布置在第二DBR层1120a上的上电极1160a的上表面直接接触。此外，第二结合焊盘1165可以电连接到布置在第二发光结构P2的上表面上的第二电极1160。第二结合焊盘1165可以布置为与布置在第四DBR层1120b上的上电极1160a的上表面直接接触。
接下来，参考图10和图12，将基于布置在第一结合焊盘1155下面的第三发光结构P3和第四发光结构P4来进一步描述根据实施例的半导体器件1200。图12是沿着图10中所示实施例的半导体器件的线B-B截取的截面图。在参考图10和12描述根据实施例的半导体器件中，可以省略与上述那些重复的描述。根据实施例的半导体器件1200可以包括布置在第一结合焊盘1155下面的多个发光结构P3、P4、......。多个发光结构P3、P4、......可以包括发光孔径1130c、1130d、...，分别发射光。多个发光结构P3、P4、......可以彼此间隔开。例如，发光孔径1130c、1130d、......可以设置有几微米到几十微米范围内的直径。
第三发光结构P3可以包括第一导电类型的第五DBR层1110c、第二导电类型的第六DBR层1120c和第三有源层1115c。第三有源层1115c可以布置在第五DBR层1110c和第六DBR层1120c之间。例如，第三有源层1115c可以布置在第五DBR层1110c上，并且第六DBR层1120c可以布置在第三有源层1115c上。第三发光结构P3还可以包括布置在第三有源层1115c和第六DBR层1120c之间的第三孔隙层1117c。
第四发光结构P4可以包括第一导电类型的第七DBR层1110d、第二导电类型的第八DBR层1120d和第四有源层1115d。第四有源层1115d可以布置在第七DBR层1110d和第八DBR层1120d之间。例如，第四有源层1115d可以布置在第七DBR层1110d上，并且第八DBR层1120d可以布置在第四有源层1115d上。第四发光结构P4还可以包括布置在第四有源层1115d和第八DBR层1120d之间的第四孔隙层1117d。
另外，第一导电类型DBR层1113可以布置在第三发光结构P3的第五DBR层1110c和第四发光结构P4的第七DBR层1110d之间。第五DBR层1110c和第七DBR层1110d可以通过第一导电类型DBR层1113物理地连接。例如，第一导电类型DBR层1113的上表面和第五DBR层1110c的上表面可以被布置在同一水平面上。第一导电类型DBR层1113的上表面和第七DBR层1110d的上表面可以布置在同一水平面上。
另外，第三发光结构P3的第三有源层1115c和第四发光结构P4的第四有源层1115d可以彼此间隔开。此外，第三发光结构P3的第六DBR层1120c和第四发光结构P4的第八DBR层1120d可以彼此间隔开。
根据实施例的半导体器件1200可以包括在下表面上设置有凹凸结构的衬底1105，如图10和图11中所示。衬底1105可以包括例如第三凹部R3和第四凹部R4。
第三凹部R3可以被设置为从衬底1105的下表面向上凹进。第三凹部R3可以布置为与第三发光结构P3重叠。第三凹部R3和第三发光结构P3可以在垂直于衬底1105的上表面的方向中彼此重叠。
第四凹部R4可以被设置为从衬底1105的下表面向上凹进。第四凹部R4可以布置为与第四发光结构P4重叠。第四凹部R4和第四发光结构P4可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
根据实施例，可以对应于设置在第三发光结构P3中的第三发光孔径1130c的宽度来设置第三凹部R3的宽度。另外，第三凹部R3的宽度可以对应于设置在第三发光结构P3中的第三发光孔径1130c的直径来设置。例如，第三发光孔径1130c可以被定义为在垂直于第三发光结构P3的下表面的方向中发射光的区域。
另外，第四凹部R4的宽度可以对应于设置在第四发光结构P4中的第四发光孔径1130d的宽度而设置。另外，第四凹部R4的宽度可以对应于设置在第四发光结构P4中的第四发光孔径1130d的直径来设置。例如，第四发光孔径1130d可以被定义为在垂直于第四发光结构P4的下表面的方向中发射光的区域。
衬底1105的厚度t1可以设置在几十微米到几百微米的范围内。衬底1105的厚度t1可以设置在例如100微米至110微米的范围内。
第三凹部R3和第四凹部R4的深度t2可以设置在几微米到几十微米的范围内。例如，第三凹部R3和第四凹部R4的深度t2可以设置在5微米至20微米的范围内。
另外，第三凹部R3和第四凹部R4的宽度w1可以设置为几十微米。第三凹部R3和第四凹部R4的宽度w1可以设置在例如6微米至15微米的范围内。
根据另一实施例，第三凹部R3和第四凹部R4的宽度w1可以设置为比第三发光孔径1130c和第四发光孔径1130d的直径大几微米。例如，第三凹部R3和第四凹部R4的宽度w1可以设置在8微米至25微米的范围内。
例如，第三凹部R3可以设置为在第三发光结构P3下面的部分中具有圆形水平横截面的孔的形状。第四凹部R4可以设置成在第四发光结构P4下面的部分中具有圆形水平横截面的孔的形状。例如，第三凹部R3的上表面和第四凹部R4的上表面可以设置为平面形状。例如，第三凹部R3和第四凹部R4的上表面可以平行于衬底1105的上表面设置。
根据实施例的半导体器件1200可以包括第一绝缘层1141，如图10和图11中所示。第一绝缘层1141可以布置在第三发光结构P3的侧表面上。第一绝缘层1141可以布置为围绕第三发光结构P3的侧表面。第一绝缘层1141可以布置在第四发光结构P4的侧表面上。第一绝缘层1141可以布置为围绕第四发光结构P4的侧表面。
另外，第一绝缘层1141可以布置在第三发光结构P3和第四发光结构P4之间。第一绝缘层1141可以布置在第一导电类型DBR层1113上。
第一绝缘层1141可以暴露第三发光结构P3的上表面。第一绝缘层1141可以暴露第三发光结构P3的第六DBR层1120c的上表面。第一绝缘层1141可以暴露第四发光结构P4的上表面。第一绝缘层1141可以暴露第四发光结构P4的第八DBR层1120d的上表面。
根据实施例的半导体器件1200可以包括第一电极1150，如图10和图12中所示。第一电极1150可以布置在多个发光结构P3、P4、......周围。第一电极1150可以包括暴露多个发光结构P3、P4、......的多个开口。
第一电极1150可以布置在第一导电类型DBR层1113上。第一电极1150可以电连接到第五DBR层1110c。第一电极1150可以电连接到第七DBR层1110d。第一电极1150可以布置在第一绝缘层1141下面。第一电极1150可以布置在第三发光结构P3和第四发光结构P4之间的区域中的第一绝缘层1141下面。第一电极1150可以被布置在第三发光结构P3和第四发光结构P4之间的区域中的第一绝缘层1141和第一导电类型DBR层1113之间。
根据实施例的半导体器件1200可以包括第二电极1160，如图10和图12中所示。第二电极1160可以布置在第一绝缘层1141上。第二电极1160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极1160a和连接上电极1160a的连接电极1160b。
第二电极1160可以布置在第三发光结构P3的侧表面上。第二电极1160可以布置在第三发光结构P3的上表面上。第二电极1160的上电极1160a可以布置在第三发光结构P3的第六DBR层1120c上。第二电极1160的上电极1160a可以布置为与第六DBR层1120c的上表面直接接触。
此外，第二电极1160可以布置在第四发光结构P4的侧表面上。第二电极1160可以布置在第四发光结构P4的上表面上。第二电极1160的上电极1160a可以布置在第四发光结构P4的第六DBR层1120d上。第二电极1160的上电极1160a可以布置为与第六DBR层1120d的上表面直接接触。
第二电极1160可以布置在第三发光结构P3和第四发光结构P4之间。第二电极1160的连接电极1160b可以被布置在第三发光结构P3和第四发光结构P4之间的区域中的第一绝缘层1141上。
根据实施例的第二电极1160可以连接多个发光结构P1、P2、P3、P4、P5、......的上表面，如图10中所示。第二电极1160可以物理地连接到多个发光结构P1、P2、P3、P4、P5、......的每个第二导电类型DBR层。也就是说，第二电极1160不仅可以物理地连接到布置在第二结合焊盘1165下面的多个发光结构P1、P2、......的上表面，而且可以物理地连接到布置在第一结合焊盘1155下面的多个发光结构P3、P4、......的上表面。
例如，第二电极1160的连接电极1160b可以以具有恒定线宽的线性形状设置，如图10中所示。当然，根据实施例，可以对第二电极1160的连接电极1160b的形状进行各种修改。
根据实施例的半导体器件1200可以包括第二绝缘层1142，如图10和图12中所示。第二绝缘层1142可以布置在第二电极1160上。第二绝缘层1142可以布置在第一绝缘层1141上。
第二绝缘层1142可以布置在第三发光结构P3周围。第二绝缘层1142可以围绕第三发光结构P3布置在第二电极1160上。第二绝缘层1142可以布置在第四发光结构P4周围。第二绝缘层1142可以围绕第四发光结构P4布置在第二电极1160上。
此外，第二绝缘层1142可以布置在第三发光结构P3和第四发光结构P4之间。第二绝缘层1142可以布置在第一导电类型DBR层1113上。第二绝缘层1142可以布置在第三发光结构P3和第四发光结构P4之间的第二电极1160的连接电极1160b上。
第二绝缘层1142可以布置在第二电极1160的上表面上，该第二电极1160被布置在第三发光结构P3的上表面上。第二绝缘层1142可以布置在上电极1160a的上表面上，该上电极1160a被布置在第六DBR层1120c的上表面上。第二绝缘层1142可以布置在第二电极1160的上表面上，该第二电极1160布置在第四发光结构P4的上表面上。第二绝缘层1142可以布置在上电极1160a的上表面上，该上电极1160a被布置在第八DBR层1120d的上表面上。
根据实施例的第二绝缘层1142可以设置成暴露布置在布置第一结合焊盘1155的区域中的多个发光结构P3、P4、......之间的第一电极1150的上表面，如图10中所示。此外，可以提供第二绝缘层1142以在布置第二结合焊盘1165的区域中暴露布置在多个发光结构P1、P2、......上的第二电极1160的上表面。
此外，根据实施例，第二绝缘层1142可以被布置为暴露布置第二结合焊盘1165的区域中的物理地连接多个发光结构的第二电极1160的上表面。此时，可以布置第二绝缘层1142，使得选择性地暴露布置在第一导电类型DBR层1113上的具有线形状的第二电极1160的连接电极1160b。例如，第二绝缘层1142可以布置在连接第一发光结构P1和第二发光结构P2的连接电极1160b的上表面上，使得第二电极1160不被暴露。另外，第二绝缘层1142可以布置为使得连接第一发光结构P1和第五发光结构P5的连接电极1160b的上表面暴露。将参考根据实施例的制造半导体器件的方法来进一步描述第二绝缘层1142的形成。
根据实施例的半导体器件1200可以包括第一结合焊盘1155和第二结合焊盘1165，如图10和图12中所示。根据实施例，第一结合焊盘1155可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。第二结合焊盘1165可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
第一结合焊盘1155可以布置在第二绝缘层1142上。第一结合焊盘1155可以电连接到第一电极1150。第一结合焊盘1155可以连接到通过第一绝缘层1141和第二绝缘层1142暴露的第一电极1150，如图10中所示。将参考图4进一步描述根据实施例的第一结合焊盘1155和第一电极1150之间的电连接。
第二结合焊盘1165可以布置在第二绝缘层1142上。第二结合焊盘1165可以电连接到布置在第三发光结构P3的上表面上并布置在第四发光结构P4的上表面上的第二电极1160。
接下来，参考图10和13，将基于布置在第一结合焊盘1155下面的第三发光结构P3进一步描述根据实施例的半导体器件1200。图13是沿着图10中所示实施例的半导体器件的线C-C截取的截面图。在参考图10和13描述根据实施例的半导体器件中，可以省略与参考图10至图12描述的那些重复的描述。
根据实施例的半导体器件1200可以包括布置在第一结合焊盘1155下面的多个发光结构P3、P4、......。根据实施例的第三发光结构P3可以包括第一导电类型的第五DBR层、第二导电类型的第六DBR层1120c和第三有源层1115c。
如图13中所示，根据实施例的半导体器件1200可以包括在第三发光结构P3的圆周方向中从第五DBR层1110c延伸的第一导电类型DBR层1110c。第一导电类型DBR层1113可以物理地连接到第五DBR层1110c。例如，第一导电类型DBR层1113的上表面和第五DBR层1110c的上表面可以布置在同一水平面上。
此外，根据实施例的半导体器件1200可以包括第一电极1150，如图10和图13中所示。第一电极1150可以布置在第三发光结构P3和第四发光结构P4周围。第一电极1150可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的多个开口。
第一电极1150可以布置在第一导电类型DBR层1113上。第一电极1150可以电连接到第五DBR层1110c。第一电极1150可以布置在第三发光结构P3周围的第一导电类型DBR层1113上。
根据实施例的半导体器件1200可以包括第一绝缘层1141，如图10和图13中所示。第一绝缘层1141可以布置在第三发光结构P3的侧表面上。第一绝缘层1141可以布置为围绕第三发光结构P3的侧表面。第一绝缘层1141可以暴露第三发光结构P3的上表面。第一绝缘层1141可以暴露第三发光结构P3的第六DBR层1120c的上表面。第一绝缘层1141可以布置在第一电极1150上。
同时，根据实施例的半导体器件1200，如图13中所示，第一绝缘层1141可以暴露第一电极1150的一部分。第一绝缘层1141可以包括在第三发光结构P3的外围暴露第一电极1150的上表面的开口。第一绝缘层1141可以在第三发光结构P3的外围暴露布置在第一导电类型DBR层1113上的第一电极1150的上表面。
根据实施例的半导体器件1200可以包括第二电极1160，如图10和13中所示。第二电极1160可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。第二电极1160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极1160a和连接上电极1160a的连接电极1160b。
第二电极1160可以布置在第三发光结构P3的上表面上。第二电极1160的上电极1160a可以布置在第三发光结构P3的第六DBR层1120c上。第二电极1160的上电极1160a可以布置为与第六DBR层1120c的上表面直接接触。
根据实施例的第二电极1160的连接电极1160b可以连接多个发光结构P1、P2、P3、P4、P5、......的上表面。第二电极1160可以物理地连接到多个发光结构P1、P2、P3、P4、P5、......的每个第二导电类型DBR层。也就是说，第二电极1160不仅可以物理地连接到布置在第二结合焊盘1165下面的多个发光结构P1、P2、......的上表面，而且可以物理地连接到布置在第一结合焊盘1155下面的多个发光结构P3、P4、......的上表面。
例如，第二电极1160的连接电极1160b可以以具有恒定线宽的线性形状提供，如图10中所示。当然，根据实施例，可以对第二电极1160的连接电极1160b的形状进行各种修改。
根据实施例的半导体器件1200可以包括第二绝缘层1142，如图10和图13中所示。第二绝缘层1142可以布置在第二电极1160上。第二绝缘层1142可以布置在第一绝缘层1141上。
第二绝缘层1142可以布置在第三发光结构P3周围。第二绝缘层1142可以布置在第三发光结构P3周围的第一绝缘层1141上。第二绝缘层1142可以布置在第三发光结构P3上。第二绝缘层1142可以布置在第二电极1160上，该第二电极1160被布置在第六DBR层1120c上。
同时，根据实施例的半导体器件1200，如图13中所示，第二绝缘层1142可以包括暴露第一电极1150的一部分的开口。第二绝缘层1142可以在第三发光结构P3的外围处暴露第一电极1150的上表面。第二绝缘层1142可以在第三发光结构P3的外围暴露布置在第一导电类型DBR层1113上的第一电极1150的上表面。例如，由第二绝缘层1142提供的开口可以布置在连接电极1160b之间的区域上。
如图10和图13中所示，根据实施例的第二绝缘层1142可以被设置成在第一结合焊盘1155被布置的区域中暴露多个发光结构P3、P4、......之间的第一电极1150的上表面。此外，第二绝缘层1142可以被设置成在布置第二结合焊盘1165的区域中暴露布置在多个发光结构P1、P2、......上的第二电极1160的上表面。
另外，根据实施例，第二绝缘层1142可以被布置为在布置第二结合焊盘1165的区域中暴露物理连接多个发光结构的第二电极1160的上表面。此时，布置第二绝缘层1142，使得选择性地暴露布置在第一导电类型DBR层1113上的具有线形状的第二电极1160的连接电极1160b。例如，第二绝缘层1142可以布置在连接电极1160b的上表面上，该连接电极1160b连接第一发光结构P1和第二发光结构P2，使得第二电极1160不被暴露。另外，第二绝缘层1142可以被布置为使得连接第一发光结构P1和第五发光结构P5的连接电极1160b的上表面暴露。将参考根据实施例的制造半导体器件的方法来进一步描述第二绝缘层1142的形成。
根据实施例的半导体器件1200可以包括第一结合焊盘1155和第二结合焊盘1165，如图10和图13中所示。根据实施例，第一结合焊盘1155可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。第二结合焊盘1165可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
第一结合焊盘1155可以布置在第二绝缘层1142上。第一结合焊盘1155可以电连接到第一电极1150。第一结合焊盘1155可以布置在第三发光结构P3上，如图10和13中所示。第一结合焊盘1155可以通过由第一绝缘层1141和第二绝缘层1142提供的开口连接到第一电极1150。例如，由第一绝缘层1141和第二绝缘层提供的开口可以布置在连接电极1160b之间的区域中。
第一结合焊盘1155可以连接到第一电极1150，该第一电极1150布置在第三发光结构P3的外围中的第一导电类型DBR层1113上。第一结合焊盘1155可以布置为与布置在第一导电类型DBR层1113上的第一电极1150的上表面直接接触。例如，第一焊盘1155的下表面可以布置为与布置在第一导电类型DBR层1113上的第一电极1150的下表面直接接触。
第二结合焊盘1165可以布置在第二绝缘层1142上。第二结合焊盘1165可以电连接到布置在第三发光结构P3的上表面上的第二电极1160。例如，第二结合焊盘1165的下表面可以布置为与布置在第三发光结构P3上的上电极1160a的上表面直接接触。
接下来，参考图10、11和13，将基于布置在第一结合焊盘1155下面的第三发光结构P3和布置在第二结合焊盘1165下面的第一发光结构P1来进一步描述根据实施例的半导体器件1200。可以省略与上述重叠的那些的描述。
根据实施例的半导体器件1200可以包括布置在第一结合焊盘1155下面的多个发光结构P3、P4、......，如图10和图13中所示。根据实施例的第三发光结构P3可以包括第一导电类型的第五DBR层1110c、第二导电类型的第六DBR层1120c和第三有源层1115c。
根据实施例的半导体器件1200可以包括布置在第二结合焊盘1165下面的多个发光结构P1、P2、......，如图10和图11中所示。根据实施例的第一发光结构P1可以包括第一导电类型的第一DBR层1110a、第二导电类型的第二DBR层1120a和第一有源层1115a。
另外，根据实施例的半导体器件1200可以包括第一电极1150和第二电极1160。第一电极1150可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的多个开口。第二电极1160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极1160a和连接上电极的连接电极1160b。
第一电极1150可以电连接到第一DBR层1110a和第五DBR层1110c。第一电极1150可以布置在第一发光结构P1周围。第一电极1150可以布置在第三发光结构P3周围。第一电极1150可以布置在第一发光结构P1和第三发光结构P3之间。
第二电极1160可以电连接到第二DBR层1120a和第六DBR层1120c。第二电极1160可以布置在第一发光结构P1的侧表面上。第二电极1160可以布置在第二DBR层1120a的上表面上。例如，上电极1160a的下表面可以布置为与第二DBR层1120a的上表面直接接触。第二电极1160可以布置在第六DBR层1120c的上表面上。例如，上电极1160a的下表面可以布置为与第六DBR层1120c的上表面直接接触。
根据实施例的第一结合焊盘1155可以布置在第三发光结构P3上，如图10和图13中所示。第一结合焊盘1155可以电连接到第一电极1150。例如，第一结合焊盘1155的下表面可以布置为与第一电极1150的上表面直接接触。
根据实施例的第二结合焊盘1165可以布置在第一发光结构P1上，如图10和图11中所示。第二结合焊盘1165可以电连接到第二电极1160。例如，第二结合焊盘1165的下表面可以布置为与第二电极1160的上表面直接接触。
同时，根据实施例的第二电极1160可以布置为与第二DBR层1120a的上表面接触，如图11中所示。例如，第二电极1160的上电极1160a的下表面可以布置为与第二DBR层1120a的上表面直接接触。另外，根据实施例的第二电极1160可以布置为与第六DBR层1120c的上表面接触，如图13中所示。例如，第二电极1160的上电极1160a的下表面可以布置为与第六DBR层1120c的上表面直接接触。
另外，如图10和图11中所示，第二电极1160可以布置在第一发光结构P1和第三发光结构P3之间的第一电极1150上。第二电极1160可以围绕第一发光结构P1布置在第一电极1150上。连接电极1160b可以围绕第一发光结构P1布置在第一电极1150上。第二电极1160可以布置在第一发光结构P1周围的第一导电类型DBR层1113上。连接电极1160b可以布置在第一发光结构P1周围的第一导电类型DBR层1113上。
第一导电类型DBR层1113可以物理地连接第一DBR层1110a和第五DBR层1110c。第一电极1150可以布置为与第一导电类型DBR层1113的上表面接触。例如，第一电极1150的下表面可以布置为与第一导电类型DBR层1113的上表面直接接触。
根据实施例，第一结合焊盘1155可以布置为在设置第一导电类型DBR层1113的区域中与第一电极1150的上表面接触。例如，在设置第一导电类型DBR层1113的区域中，第一结合焊盘1155的下表面可以布置为与第一电极1150的上表面直接接触。
第一结合焊盘1155可以通过由第一绝缘层1141和第二绝缘层1142提供的开口与第一电极1150的上表面直接接触。例如，由第一绝缘层1142和第二绝缘层1142提供的开口可以布置在连接电极1160b之间的区域中。
根据实施例的半导体器件1200，可以通过第一结合焊盘1155和第二结合焊盘1165向多个发光结构P1、P2、P3、P4、P5、......供电。此外，第一电极1150可以布置在多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层的上表面上。此外，第二电极1160可以布置在多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层的上表面上。
因此，根据实施例，当向多个发光结构P1、P2、P3、P4、P5、......供电时，不需要通过衬底1105的下表面施加电力。在传统的半导体器件中，当要通过衬底的下表面施加电力时，必须将衬底1105设置为导电衬底。然而，根据实施例的半导体器件1200，衬底1105可以是导电衬底或绝缘衬底。例如，根据实施例的衬底1105可以被设置为本征半导体衬底。
另外，衬底1105可以是附接到多个发光结构P1、P2、P3、P4、P5、......的支撑衬底，其中支撑衬底可以在多个发光结构P1、P2、P3、P4、P5、......被生长在生长衬底上并且生长衬底被去除之后被附接。
同时，根据实施例的半导体器件1200可以被实现为使得光在半导体器件1200的下方向发射，如图10至图13中所示。即，根据实施例的半导体器件1200，能够在布置第一导电类型DBR层的方向中从构成多个发光结构P1、P2、P3、P4、P5、......的有源层发射光。可以在布置衬底1105的方向中从构成多个发光结构P1、P2、P3、P4、P5、......的有源层发射光。
根据实施例，第二电极1160布置在多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层的上表面上，并且第二结合焊盘1165被布置在第二电极1160上并且与其接触。此外，第一电极1150被布置在多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层的上表面上并且第一结合焊盘1155被布置在第一电极1150上并与第一电极1150接触。因此，在多个发光结构P1、P2、P3、P4、P5、......中产生的热量能够通过第一结合焊盘1155和第二结合焊盘1165有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，所以难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘1155和第二结合焊盘1165可以连接到外部散热衬底等，使得在多个发光结构P1、P2、P3、P4、P5、......中产生的热量能够被有效地散发到外面。因此，根据本实施例，因为半导体器件1200中产生的热量能够有效地散发到外部，所以能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件1200，如上所述，光能够在半导体器件1200的向下方向中发射。根据实施例的半导体器件1200，布置在多个发光结构P1、P2、P3、P4、P5、......的下部的第一导电类型DBR层的反射率可以选择为小于布置在多个发光结构P1、P2、P3、P4、P5、......的上部的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、P3、P4、P5、......中产生的光能够朝着半导体器件1200的衬底1105发射。
另外，根据实施例的半导体器件1200，第一绝缘层1141可以被设置为DBR层。根据实施例的半导体器件1200，第二绝缘层1142可以设置为DBR层。根据实施例，第一绝缘层1141和第二绝缘层1142中的至少一个可以设置为DBR层。因此，在多个发光结构P1、P2、P3、P4、P5、......中产生的光被布置在上部的第一绝缘层1141和第二绝缘层1142反射，并且能够被有效地向下提取。
例如，第一绝缘层1141和第二绝缘层1142中的至少一个可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。此外，第一绝缘层1141和第二绝缘层1142中的至少一个可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。此外，第一绝缘层1141和第二绝缘层1142中的至少一个可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当应用导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件1200，如上所述，衬底1105可以不是导电衬底，使得可以不向衬底1105添加额外的掺杂剂。因此，因为根据实施例不将掺杂剂添加到衬底1105中，所以能够减少衬底1105中的掺杂剂的吸收和散射。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、P3、P4、P5、......中产生的光，并且能够改善功率转换效率(PCE)。
另外，根据实施例的半导体器件1200，光能够通过设置在衬底1105的下表面上的凹凸结构发射。即，根据该实施例，光在衬底1105的向下方向中被发射，并且能够缩短通过衬底1105发射的光的光路长度。因此，能够减少在穿过衬底1105时在多个发光结构P1、P2、P3、P4、P5、......中产生的光的吸收和散射现象。因此，根据实施例，在多个发光结构P1、P2、P3、P4、P5、......中产生的光能够在向下方向中有效地提供，并且能够改善功率转换效率(PCE)。
此外，根据实施例的半导体器件1200还可以包括设置在衬底1105的下表面上的抗反射层1170。抗反射层1170能够防止从半导体器件1200发射的光在衬底1105的表面上被反射，并且透射光，从而改善由于反射造成的光损失。
抗反射层1170可以例如由抗反射涂层膜形成并且附着到衬底1105的表面。此外，抗反射层1170可以通过旋涂或喷涂形成在衬底1105的表面上。例如，抗反射层1170可以形成为单层或多层，包括TiO2、SiO2、Al2O3、Ta2O3、ZrO2、以及MgF2中的至少一种。
同时，在传统半导体器件的情况下，作为向多个发光结构提供电力的方法，结合焊盘布置在衬底的上表面上的外部区域中。因此，发生损耗，其中发光结构不能通过布置结合焊盘的区域形成。
然而，根据实施例的半导体器件，因为结合焊盘设置在形成发光结构的区域上，所以可以不在衬底的外部区域中提供用于形成结合焊盘的额外空间。因此，根据实施例的半导体器件，能够减小其上形成有半导体器件的衬底的面积，从而能够增加能够相对于晶片的相同面积制造的半导体器件的数量。
在下文中，将参考附图描述根据本发明的实施例的制造半导体器件的方法。在描述根据实施例的制造半导体器件的方法时，可以省略与参考图10至图13描述的那些重复的描述。
首先，图14a至14d是示出在根据本发明的实施例的制造半导体器件的方法中形成发光结构的示例的视图。图14a是示出根据实施例的半导体器件的制造方法形成发光结构的步骤的平面图，图14b是沿着图14a中所示实施例的半导体器件的线A-A截取的截面图，并且图14c是沿着图14a中所示的实施例的半导体器件的线B-B截取的截面图。
根据制造实施例的半导体器件的方法，可以在衬底1105上形成多个发光结构P1、P2、P3、P4、P5、......，如图14a至图14d中所示。
衬底1105可以是选自本征半导体衬底、导电衬底和绝缘衬底中的任何一种。例如，衬底1105可以是GaAs本征半导体衬底。衬底1105可以设置有选自包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)和诸如Si、Ge、AlN、GaAs、ZnO、SiC等的载体晶片的导电材料中的至少一种。
例如，第一导电类型DBR层、有源层和第二导电类型DBR层可以顺序地形成在衬底1105上。多个发光结构P1、P2、P3、P4、P5、.......可以通过对于第二导电类型DBR层和有源层的台面蚀刻来形成。
多个发光结构P1、P2、P3、P4、......可以包括第一导电类型DBR层1110a、1110b、1110c、1110d、......；有源层1115a、1115b、1115c、1115d、......；孔隙层1117a、1117b、1117c、1117d、......以及第二导电类型DBR层1120a、1120b、1120c、1120d、......。第一导电类型DBR层1113可以设置在多个发光结构P1、P2、P3、P4、P5、......的周围。第一导电类型DBR层1113可以布置在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
例如，多个发光结构P1、P2、P3、P4、......可以生长为多个化合物半导体层。多个发光结构P1、P2、P3、P4、......可以通过电子束蒸发器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发器、溅射、金属有机化学气相沉积(MOCVD)等来形成。
构成多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层1110a、1110b、1110c、1110d、......可以由掺杂有第一导电类型的掺杂剂的III-V族或者II-VI族化合物半导体中的至少一种提供。例如，第一导电类型DBR层1110a、1110b、1110c、1110d、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。第一导电类型DBR层1110a、1110b、1110c、1110d、......可以由具有例如AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)的组成式的半导体材料提供。第一导电类型DBR层1110a、1110b、1110c、1110d、......可以是掺杂有第一导电类型掺杂剂的n型半导体层，该第一导电类型掺杂剂是诸如Si、Ge、Sn、Se、Te的n型掺杂剂等等。第一导电类型DBR层1110a、1110b、1110c、1110d、......可以是通过交替布置不同的半导体层而具有λ/4n的厚度的DBR层。
构成多个发光结构P1、P2、P3、P4、......的有源层1115a、1115b、1115c、1115d、......可以由III-V族或II-VI族化合物半导体中的至少一种提供。例如，有源层1115a、1115b、1115c、1115d、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。当有源层1115a、1115b、1115c、1115d、......以多阱结构实现时，有源层1115a、1115b、1115c、1115d、......可以包括交替布置的多个阱层和多个阻挡层。多个阱层可以由具有InpGa1-pAs(0≤p≤1)的组成式的半导体材料提供。阻挡层可以由具有例如InqGa1-qAs(0≤q≤1)的组成式的半导体材料设置。
构成多个发光结构P1、P2、P3、P4、......的孔隙层1117a、1117b、1117c、1117d、......可以布置在有源层1115a、1115b、1115c、1115d、......上。孔隙层1117a、1117b、1117c、1117d、......可以包括在中心部分处的圆形开口。孔隙层1117a、1117b、1117c、1117d、......可以包括限制电流移动的功能，以便将电流集中到有源层1115a、1115b、1115c、1115d、......的中心部分。也就是说，孔隙层1117a、1117b、1117c、1117d、.........能够调节谐振波长并调节光束角度以从有源层115a、115b、115c、1175、......在垂直方向中发射光。孔隙层1117a、1117b、1117c、1117d、.........可以包括诸如SiO2或Al2O3的绝缘材料。孔隙层1117a、1117b、1117c、1117d、......可以具有比有源层1115a、1115b、1115c、1115d、......；第一导电类型DBR层1110a、1110b、1110c、1110d、......以及第二导电类型DBR层1120a、1120b、1120c、1120d、......更高的带隙能量。
构成多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层1120a、1120b、1120c、1120d、......可以由掺杂有第二导电类型掺杂剂的III-V族或者II-VI族化合物半导体中的至少一种提供。例如，第二导电类型DBR层1120a、1120b、1120c、1120d、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。第二导电类型DBR层1120a、1120b、1120c、1120d、......可以由具有AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)的组成式的半导体材料形成。第二导电类型DBR层1120a、1120b、1120c、1120d、......可以是具有第二导电类型掺杂剂的p型半导体层，该第二导电类型掺杂剂是诸如Mg、Zn、Ca、Sr和Ba的p型掺杂剂。第二导电类型DBR层1120a、1120b、1120c、1120d、......可以是通过交替布置不同的半导体层而具有λ/4n的厚度的DBR层。
例如，第二导电类型DBR层1120a、1120b、1120c、1120d、......可以具有比第一导电类型DBR层1110a、1110b、1110c、1110d、......更高的反射率。例如，第二导电类型DBR层1120a、1120b、1120c、1120d、......和第一导电类型DBR层1110a、1110b、1110c、1110d、......能够在垂直方向中形成反射率为90％或者更多的谐振腔。此时，所产生的光能够通过第一导电类型DBR层1110a、1110b、1110c、1110d、......发射到外部，第一导电类型DBR层1110a、1110b、1110c、1110d、......的反射率低于第二导电类型DBR层1120a、1120b、1120c、1120d、......的反射率。
接下来，如图15a至15d中所示，可以形成第一电极1150。
图15a至15d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极的示例的视图。图15a是示出根据实施例的半导体器件的制造方法形成第一电极的步骤的平面图，图15b是沿着图15a中所示的实施例的半导体器件的线A-A截取的截面图，图15c是沿着图15a中所示的实施例的半导体器件的线B-B截取的截面图，并且图15d是沿着图15a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，第一电极1150可以围绕多个发光结构P1、P2、P3、P4、P5、......形成，如图15a至15d中所示。第一电极1150可以形成在第一导电类型DBR层1113上，并且可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的开口。第一电极1150可以形成在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
例如，第一电极1150的面积Ae可以大于多个发光结构P1、P2、P3、P4、P5、......的面积Am。这里，多个发光结构P1、P2、P3、P4、P5、......的面积Am可以指示没有被台面蚀刻刻蚀的剩余有源层1115a、1115b、1115c、1115d、......的面积。例如，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、P5、......的面积Am相对于第一电极1150的面积Ae可以被设置为例如大于25％。根据实施例的半导体器件1200，可以根据应用示例对多个发光结构P1、P2、P3、P4、P5、......的数量和直径进行各种修改。
根据实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、P5、......的面积Am相对于第一电极1150的面积Ae，可以设置在例如25％至70％的范围内。根据另一实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、P5、......的面积Am相对于第一电极1150的面积Ae，例如，可以设置在例如30％至60％的范围内。
根据实施例的半导体器件1200的应用示例，可以不同地改变布置在半导体器件1200中的多个发光结构P1、P2、P3、P4、P5、......的数量和直径。上述[表1]示出作为一个示例的被设置有621个发光结构的半导体器件的数据。
例如，第一电极1150可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr以及包括上述两种或多种材料的那些合金的组的材料形成。第一电极1150可以由一层或多层形成。作为第一电极1150，可以应用多个金属层作为反射金属，并且可以应用Cr、Ti等作为粘合层。例如，第一电极1150可以由Cr/Al/Ni/Au/Ti层形成。
然后，如图16a至16d中所示，可以在第一电极1150上形成第一绝缘层1141。
图16a至16d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一绝缘层的示例的视图。图16a是示出根据实施例的制造半导体器件的方法形成第一绝缘层的步骤的平面图，图16b是沿着图16a中所示实施例的半导体器件的线A-A截取的截面图，图16c是沿着图16a中所示实施例的半导体器件的B-B线的截面图，并且图16d是沿着图16a中所示的实施例的半导体器件的线C-C截取的截面图。
根据实施例，如图16a至16d中所示，暴露多个发光结构P1、P2、P3、P4、P5、......的上表面的第一绝缘层1141可以形成在第一电极1150上。第一绝缘层1141可以形成在侧面上多个发光结构P1、P2、P3、P4、P5、......的表面。第一绝缘层1141可以形成在第一导电类型DBR层1113上。第一绝缘层1141可以形成在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
第一绝缘层1141可以设置为绝缘材料。例如，第一绝缘层1141可以由选自包括SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一种材料形成。另外，第一绝缘层1141可以由DBR层形成。根据实施例，因为第一绝缘层1141被设置为DBR层，所以在多个发光结构P1、P2、P3、P4、P5、......中产生的光可以被有效地向下反射和提取。例如，第一绝缘层1141可以被设置为通过将Ta2O3和SiO2堆叠为多个层而形成的DBR层。另外，第一绝缘层1141可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，第一绝缘层1141可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
另外，如图17a至17d中所示，可以在第一绝缘层1141上形成第二电极1160。
图17a至17d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二电极的示例的视图。图17a是示出根据实施例的制造半导体器件的方法形成第二电极的步骤的平面图，图17b是沿着图17a中所示实施例的半导体器件的线A-A截取的截面图，17c是沿着图17a中所示的实施例的半导体器件的线B-B截取的截面图，并且图17d是沿着图17a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，如图17a至17d中所示，包括上电极1160a和连接电极1160b的第二电极1160可以形成在第一绝缘层1141上。上电极1160a可以形成在由第一绝缘层1141暴露的多个发光结构P1、P2、P3、P4、P5、......的上表面上。连接电极1160b可以连接上电极1160a。
上电极1160a可以形成在构成多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层的上表面上。连接电极1160b可以将布置在多个发光结构P1、P2、P3、P4、P5、......上的上电极1160a彼此连接。连接电极1160b可以形成在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
例如，第二电极1160的连接电极1160b可以以具有恒定线宽的线性形状提供。当然，根据实施例，可以对第二电极1160的连接电极1160b的形状进行各种修改。
例如，第二电极1160可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr以及包括上述两种或多种材料的那些合金的组的材料形成。第二电极1160可以由一层或多层形成。作为第二电极1160，可以应用多个金属层作为反射金属，并且可以应用Cr、Ti等作为粘合层。例如，第二电极1160可以由Cr/Al/Ni/Au/Ti层形成。
接下来，如图18a至18d中所示，可以在第二电极1160上形成第二绝缘层1142。
图18a至18d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二绝缘层的示例的视图。图18a是示出根据实施例的制造半导体器件的方法形成第二绝缘层的步骤的平面图，图18b是沿着图18a中所示实施例的半导体器件的线A-A截取的截面图，图18c是沿着图18a中所示的实施例的半导体器件的线B-B截取的截面图，并且图18d是沿着图18a中所示的实施例的半导体器件的线C-C截取的截面图。
根据实施例，如图18a至18d中所示，第二绝缘层1142可以形成为暴露布置在多个发光结构P1、P2、P3、P4、P5、......之间的区域下面的第一电极1150。第二绝缘层1142可以包括暴露第一电极1150的第一开口。另外，第二绝缘层1142可以包括暴露第二电极1160的上电极1160a的第二开口。
另外，第二绝缘层1142可以形成为选择性地暴露布置在第一导电类型DBR层1113上的具有线形状的第二电极1160的连接电极1160b。例如，第二绝缘层1142可以在连接电极1160b的上表面上形成，该连接电极1160b连接第一发光结构P1和第二发光结构P2，使得第二电极1160不被暴露。另外，第二绝缘层1142可以形成为暴露连接第一发光结构P1和第五发光结构P5的连接电极1160b的上表面。
第二绝缘层1142可以设置为绝缘材料。例如，第二绝缘层1142可以由选自包括SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4以及Al2O3的组中的至少一种材料形成。另外，第二绝缘层1142可以由DBR层形成。根据实施例，因为第二绝缘层1142由DBR层提供，所以在多个发光结构P1、P2、P3、P4、P5、......中产生的光能够被有效地向下反射和提取。例如，第二绝缘层1142可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。另外，第二绝缘层1142可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，第二绝缘层1142可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
然后，如图19a至19d中所示，可以在第二绝缘层1142上形成第一结合焊盘1155和第二结合焊盘1165。
图19a至19d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。图19a是示出根据实施例的制造半导体器件的方法形成第一结合焊盘和第二结合焊盘的步骤的平面图，图19b是沿着图19a中所示实施例的半导体器件的线A-A截取的截面图，图19c是沿着图19a中所示实施例的半导体器件的B-B线截取的截面图，并且图19d是沿着图19a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，第一结合焊盘1155和第二结合焊盘1165可以形成在彼此间隔开的第二绝缘层1142上，如图19a至19d中所示。
第一结合焊盘1155可以设置在第一开口上并且电连接到第一电极1150。例如，第一结合焊盘1155的下表面可以布置为通过第一开口与第一电极1150的上表面直接接触。
第二结合焊盘1165可以布置在第二开口上并且电连接到第二电极1160。例如，第二结合焊盘1165的下表面可以布置为通过第二开口与第二电极1160的上表面直接接触。
例如，第一结合焊盘1155和第二结合焊盘1165可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cu和包括上述两种或更多种材料的那些合金的组中的材料形成。第一结合焊盘1155和第二结合焊盘1165可以由一层或多层形成。第一结合焊盘1155和第二结合焊盘1165可以包括诸如Cr、Cu等的扩散阻挡金属，以防止Sn从焊料接合扩散。例如，第一结合焊盘1155和第二结合焊盘172可以由包括Ti、Ni、Cu、Cr和Au的多个层形成。
另外，如图19a至19d中所示，可以在衬底1105的下表面上形成凹凸结构。
根据实施例，设置在衬底1105上的凹凸结构可以包括多个凹部R1、R2、R3、R4、......，其从衬底1105的下表面向上凹进。衬底1105可以包括例如第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4。
多个凹部R1、R2、R3、R4、......可以例如通过蚀刻工艺形成。多个凹部R1、R2、R3、R4、......可以通过干蚀刻工艺或湿蚀刻工艺形成。
另外，多个凹部R1、R2、R3、R4、......可以通过激光烧蚀工艺或锯切工艺形成。当通过激光烧蚀工艺或锯切工艺形成多个凹部R1、R2、R3、R4、...时，存在多个凹部R1、R2、R3、R4、......能够被迅速形成并且能够缩短工艺时间的优点。
根据制造实施例的半导体器件的方法，当通过激光烧蚀工艺或锯切工艺在衬底1105上形成凹凸结构时，多个凹部R1、R2、R3、R4、......的厚度t2可以深深地形成为高达数十微米，并且能够容易地调节。
当通过激光烧蚀工艺或锯切工艺形成多个凹部R1、R2、R3、R4、...时，可以在多个凹部R1、R2、R3、R4、......的侧表面上形成粗糙部(roughness)。此时，如果在多个凹部R1、R2、R3、R4、......的侧表面上形成粗糙部，则在多个凹部R1、R2、R3、R4、......上形成的粗糙部可以通过另外的蚀刻工艺去除。
同时，图20和21是示出根据本发明的实施例的半导体器件的另一示例的视图。图20是沿着图10中所示实施例的半导体器件的线A-A截取的截面图，并且图21是沿着图10中所示实施例的半导体器件的线B-B截取的截面图。
接下来，将参考图20和图21描述根据实施例的半导体器件的另一示例。在参考图20和21描述根据实施例的半导体器件中，可以省略与上述那些重复的描述。
根据实施例的半导体器件可以包括在下表面上设置有凹凸结构的衬底1105，如图20和图21中所示。衬底1105可以包括设置在下表面上的多个凹部R1、R2、R3、R4、.......。衬底1105可以包括例如第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4。
第一凹部R1可以设置为从衬底1105的下表面向上凹进。第一凹部R1可以布置为与第一发光结构P1重叠。第一凹部R1和第一发光结构P1可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
第二凹部R2可以设置为从衬底1105的下表面向上凹进。第二凹部R2可以布置为与第二发光结构P2重叠。第二凹部R2和第二发光结构P2可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
第三凹部R3可以设置为从衬底1105的下表面向上凹进。第三凹部R3可以布置为与第三发光结构P3重叠。第三凹部R3和第三发光结构P3可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
第四凹部R4可以设置为从衬底1105的下表面向上凹进。第四凹部R4可以布置为与第四发光结构P4重叠。第四凹部R4和第四发光结构P4可以布置为在垂直于衬底1105的上表面的方向中彼此重叠。
根据实施例，可以对应于设置在第一发光结构P1中的第一发光孔径1130a的宽度来设置第一凹部R1的宽度。另外，可以对应于设置在第一发光结构P1中的第一发光孔径1130a的直径来设置第一凹部R1的宽度。例如，第一发光孔径1130a可以被定义为在垂直于第一发光结构P1的下表面的方向中发射光的区域。
另外，可以对应于设置在第二发光结构P2中的第二发光孔径1130b的宽度来设置第二凹部R2的宽度。可以对应于设置在第二发光结构P2中的第二发光孔径1130b的宽度来设置第二凹部R2的宽度。例如，第二发光孔径1130b可以被定义为在垂直于第二发光结构P2的下表面的方向中发射光的区域。
另外，可以对应于设置在第三发光结构P3中的第三发光孔径1130c的宽度来设置第三凹部R3的宽度。可以对应于设置在第三发光结构P3中的第三发光孔径1130c的宽度来设置第三凹部R3的宽度。例如，第三发光孔径1130c可以被定义为在垂直于第三发光结构P3的下表面的方向中发射光的区域。
另外，可以对应于设置在第四发光结构P4中的第四发光孔径1130d的宽度来设置第四凹部R4的宽度。可以对应于设置在第四发光结构P4中的第四发光孔径1130d的宽度来设置第四凹部R4的宽度。例如，第四发光孔径1130d可以被定义为在垂直于第四发光结构P4的下表面的方向中发射光的区域。
衬底1105的厚度t1可以设置在几十微米到几百微米的范围内。衬底1105的厚度t1可以是例如100微米至110微米的范围。
第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的深度t3可以设置在几微米到几十微米的范围内。例如，第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的深度t3可以设置在5微米至20微米的范围内。
另外，第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的宽度w2可以设置为数十微米。第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的宽度w2可以设置在例如6微米至15微米的范围内。
根据另一实施例，多个凹部R1、R2、R3、R4、......的宽度w2可以设置为比多个发光孔径1130a、1130b、1130c、1130d、......的直径大几微米。作为示例，多个凹部R1、R2、R3、R4、......的宽度w2可以设置在8微米至25微米的范围内。
例如，第一凹部R1可以设置成在第一发光结构P1下面的部分中具有圆形水平横截面的孔的形状。另外，第二凹部R2可以设置成在第二发光结构P2下面的部分中具有圆形水平横截面的孔的形状。第三凹部R3可以设置成在第三发光结构P3下面的部分中具有圆形水平截面的孔的形状。第四凹部R4可以设置成在第四发光结构P4下面的部分中具有圆形水平截面的孔的形状。
根据实施例，如图20和图21中所示，作为示例，多个凹部R1、R2、R3、R4、......的上表面可以以凸透镜形状设置。例如，多个凹部R1、R2、R3、R4、......的上表面可以相对于衬底1105的上表面设置成凸透镜形状。因此，多个凹部R1、R2、R3、R4、......能够扩散从多个发光孔径1130a、1130b、1130c、1130d、......发射的光。
根据实施例的半导体器件可以有用地应用于IR加热器等。另外，根据实施例的半导体器件能够被有用地应用于CCTV等的IR照明。根据实施例的半导体器件能够被有用地应用于需要在宽区域中照射的产品。
同时，图22和23是示出根据本发明的实施例的半导体器件的又一示例的视图。图22是沿着图10中所示实施例的半导体器件的线A-A截取的截面图，并且图23是沿着图10中所示实施例的半导体器件的线B-B截取的截面图。
然后，将参考图22和图23描述根据实施例的半导体器件的另一示例。在参考图22和23描述根据实施例的半导体器件中，可以省略与上述那些重复的描述。
根据实施例的半导体器件可以包括在下表面上设置有凹凸结构的衬底1105，如图22和图23中所示。衬底1105可以包括设置在下表面上的多个凹部R1、R2、R3、R4、......。衬底1105可以包括例如第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4。
多个凹部R1、R2、R3、R4、......可以设置为从衬底1105的下表面向上凹进。多个凹部R1、R2、R3、R4、......可以布置为分别与相应的多个发光结构P1、P2、P3、P4、......重叠。多个凹部R1、R2、R3、R4、......可以布置成分别在垂直于衬底1105的上表面的方向中与相应的多个发光结构P1、P2、P3、P4、......重叠。
根据实施例，可以对应于设置在第一发光结构P1中的第一发光孔径1130a的宽度来设置第一凹部R1的宽度。另外，第一凹部R1的宽度可以对应于设置在第一发光结构P1中的第一发光孔径1130a的直径来设置。例如，第一发光孔径1130a可以被定义为在垂直于第一发光结构P1的下表面的方向中发射光的区域。
另外，可以对应于设置在第二发光结构P2中的第二发光孔径1130b的宽度来设置第二凹部R2的宽度。可以对应于设置在第二发光结构P2中的第二发光孔径1130b的宽度来设置第二凹部R2的宽度。例如，第二发光孔径1130b可以被定义为在垂直于第二发光结构P2的下表面的方向中发射光的区域。
另外，可以对应于设置在第三发光结构P3中的第三发光孔径1130c的宽度来设置第三凹部R3的宽度。可以对应于设置在第三发光结构P3中的第三发光孔径1130c的宽度来设置第三凹部R3的宽度。例如，第三发光孔径1130c可以被定义为在垂直于第三发光结构P3的下表面的方向中发射光的区域。
另外，第四凹部R4的宽度可以对应于设置在第四发光结构P4中的第四发光孔径1130d的宽度而设置。可以对应于设置在第四发光结构P4中的第四发光孔径1130d的宽度来设置第四凹部R4的宽度。例如，第四发光孔径1130d可以被定义为在垂直于第四发光结构P4的下表面的方向中发射光的区域。
衬底1105的厚度t1可以设置在几十微米到几百微米的范围内。衬底1105的厚度t1可以是例如100微米至110微米的范围。
第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的深度t4可以设置在几微米到几十微米的范围内。例如，第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的深度t4可以设置在5微米至20微米的范围内。
另外，第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的宽度w3可以设置为数十微米。第一凹部R1、第二凹部R2、第三凹部R3和第四凹部R4的宽度w3可以设置在例如6微米至15微米的范围内。
根据另一实施例，凹部R1、R2、R3、R4、......的宽度w3可以设置为比多个发光孔径1130a、1130b、1130c、1130d、......的直径大几微米。作为示例，多个凹部R1、R2、R3、R4、......的宽度w3可以设置在8微米至25微米的范围内。
例如，第一凹部R1可以设置成在第一发光结构P1下面的部分中具有圆形水平横截面的孔的形状。另外，第二凹部R2可以设置成在第二发光结构P2下面的部分中具有圆形水平截面的孔的形状。第三凹部R3可以设置成在第三发光结构P3下面的部分中具有圆形水平截面的孔的形状。第四凹部R4可以设置成在第四发光结构P4下面的部分中具有圆形水平截面的孔的形状。
根据实施例，如图22和23中所示，作为示例，多个凹部R1、R2、R3、R4、......的上表面可以以凹透镜形状设置。例如，多个凹部R1、R2、R3、R4、......的上表面可以相对于衬底1105的上表面设置成凹透镜形状。因此，多个凹部R1、R2、R3、R4、......能够集中从多个发光孔径1130a、1130b、1130c、1130d、......发射的光。
根据实施例的半导体器件能够被有用地应用于其中光学系统布置在下部的产品。例如，当诸如衍射光学元件(DOE)或微透镜的光学系统布置在半导体器件下面时，能够提供减小的从半导体器件发射的光束的角度，从而能够改善相对于光学系统的匹配效率。根据实施例的半导体器件能够有用地应用于需要特定视角的三维运动识别产品。
同时，图24和25是示出根据本发明的实施例的半导体器件的又一示例的视图。
根据图24和图25中所示的实施例的半导体器件2200与根据参考图10至图23描述的实施例的半导体器件不同之处在于结合焊盘等的布置。
然后，将参考图24和图25描述根据本发明的实施例的半导体器件。图24是示出根据本发明的实施例的半导体器件的视图，并且图25是沿着图24中所示的实施例的半导体器件的线D-D截取的截面图。
在参考图24和图25描述根据实施例的半导体器件中，可以省略与参考图10至图23描述的那些重复的描述。
同时，为了便于理解，在图24中，设置在上部的第一结合焊盘2155和第二结合焊盘2165被视为透明的，从而能够容易地掌握被定位在下部的组件的布置关系。
如图24和图25中所示，根据本发明的实施例的半导体器件2200可以包括衬底2105；多个发光结构P1、P2、P3、P4、......；第一电极2150；第一结合焊盘2155和第二结合焊盘2165。
根据实施例的半导体器件2200可以是垂直腔表面发射激光器(VCSEL)，并且可以发射在多个发光结构P1、P2、P3、P4、......中产生的光，例如，以5度至30度的光束角。多个发光结构P1、P2、P3、P4、......中的每个可以包括第一导电类型DBR层、有源层和第二导电类型DBR层。多个发光结构P1、P2、P3、P4、......中的每个可以以类似的结构形成，并且将使用沿着图24中所示的线DD截取的横截面来描述根据实施例的半导体器件2200。
根据实施例的半导体器件2200可以包括多个发光结构P1、P2、P3、P4、......，如图24和图25中所示。第二结合焊盘2165可以布置在布置多个发光结构P1、P2、P3、P4、......的区域上。
第一电极2150可以布置在多个发光结构P1、P2、P3、P4、......之间。第一电极2150可以包括暴露多个发光结构P1、P2、P3、P4、......的多个第一开口。
设置在第一电极2150中的多个第一开口可以暴露多个发光结构P1、P2、P3、P4、......的上表面。设置在第一电极2150中的多个第一开口可以暴露多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面。第一电极2150可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。稍后将描述暴露多个发光结构P1、P2、P3、P4、......的多个第一开口，同时解释根据实施例的制造半导体器件的方法。
第一结合焊盘2155可以与多个发光结构P1、P2、P3、P4、......间隔开。第一结合焊盘2155可以电连接到第一电极2150。第一结合焊盘2155可以沿着第二结合焊盘2165的侧面布置。第一结合焊盘2155可以沿着设置有多个发光结构P1、P2、P3、P4、......的区域的外侧布置。例如，第一结合焊盘2155可以布置在第二结合焊盘2165的两侧上。
第二结合焊盘2165可以与第一结合焊盘2155间隔开。第二结合焊盘2165可以电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。例如，第二结合焊盘2165可以布置在多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面上。
另外，根据实施例的半导体器件2200可以包括多个虚设发光结构D1、D2、D3和D4，如图24中所示。多个虚设发光结构D1、D2、D3和D4可以包括第一导电类型DBR层、有源层和第二导电类型DBR层。另外，第一结合焊盘2155可以布置在多个虚设发光结构D1、D2、D3和D4之中的第一虚设发光结构D1和第二虚设发光结构D2的上部。
然后，参考图24和图25，将参考布置在第二结合焊盘2165下面的第一发光结构P1和第二发光结构P2进一步描述根据实施例的半导体器件2200。
根据实施例的半导体器件2200可以包括衬底2105，如图24和图25中所示。衬底2105可以包括设置在其下表面上的凹凸结构。多个发光结构P1、P2、......可以布置在衬底2105上。
例如，衬底2105可以是生长衬底，在其上能够生长多个发光结构P1、P2、......。例如，衬底2105可以是本征半导体衬底。
根据实施例，设置在衬底2105上的凹凸结构可以包括多个凹部R1、R2、......，其从衬底2105的下表面向上凹进。将在后面描述被设置在衬底2105上的凹凸结构。
根据实施例的半导体器件2200可以包括布置在第二结合焊盘2165下面的多个发光结构P1、P2、......。多个发光结构P1、P2、......中的每个可以分别包括发射光的发光孔径2130a、2130b、.......。多个发光结构P1、P2、......可以彼此间隔开。例如，发光孔径2130a、2130b、.......的直径可以在几微米到几十微米的范围内。例如，发光孔径2130a、2130b、.......可以被定义为在垂直于发光结构P1、P2......的下表面的方向中发射光的区域。
第一发光结构P1可以包括第一导电类型的第一DBR层2110a、第二导电类型的第二DBR层2120a和第一有源层2115a。第一有源层2115a可以布置在第一DBR层2110a和第二DBR层2120a之间。例如，第一有源层2115a可以布置在第一DBR层2110a上，并且第二DBR层2120a可以布置在第一有源层2115a上。第一发光结构P1还可以包括布置在第一有源层2115a和第二DBR层2120a之间的第一孔隙层2117a。
第二发光结构P2可以包括第一导电类型的第三DBR层2110b、第二导电类型的第四DBR层2120b和第二有源层2115b。第二有源层2115b可以布置在第三DBR层2110b和第四DBR层2120b之间。例如，第二有源层2115b可以布置在第三DBR层2110b上，并且第四DBR层2120b可以布置在第二有源层2115b上。第二发光结构P2还可以包括布置在第二有源层2115b和第四DBR层2120b之间的第二孔隙层2117b。
另外，第一导电类型DBR层2113可以布置在第一发光结构P1的第一DBR层2110a和第二发光结构P2的第三DBR层2110b之间。第一DBR层2110a和第三DBR层2110b可以通过第一导电类型DBR层2113物理地连接。例如，第一导电类型DBR层2113的上表面和第一DBR层2110a的上表面可以布置在同一水平面上。第一导电类型DBR层2113的上表面和第三DBR层1110c的上表面可以布置在同一水平面上。
另外，第一发光结构P1的第一有源层2115a和第二发光结构P2的第二有源层2115b可以彼此间隔开。此外，第一发光结构P1的第二DBR层2120a和第二发光结构P2的第四DBR层2120b可以彼此间隔开。
根据实施例的半导体器件2200可以包括在下表面上设置有凹凸结构的衬底2105，如图24和25中所示。衬底2105可以包括例如第一凹部R1和第二凹部R2。
第一凹部R1可以设置为从衬底2105的下表面向上凹进。第一凹部R1可以布置为与第一发光结构P1重叠。第一凹部R1和第一发光结构P1可以布置为在垂直于衬底2105的上表面的方向中彼此重叠。
第二凹部R2可以设置为从衬底2105的下表面向上凹进。第二凹部R2可以布置为与第二发光结构P2重叠。第二凹部R2和第二发光结构P2可以布置为在垂直于衬底2105的上表面的方向中彼此重叠。
根据实施例，可以对应于设置在第一发光结构P1中的第一发光孔径2130a的宽度来设置第一凹部R1的宽度。另外，可以对应于设置在第一发光结构P1中的第一发光孔径2130a的直径来设置第一凹部R1的宽度。例如，第一发光孔径2130a可以被定义为在垂直于第一发光结构P1的下表面的方向中发射光的区域。
另外，可以对应于设置在第二发光结构P2中的第二发光孔径2130b的宽度来设置第二凹部R2的宽度。可以对应于设置在第二发光结构P2中的第二发光孔径2130b的宽度来设置第二凹部R2的宽度。例如，第二发光孔径2130b可以被定义为在垂直于第二发光结构P2的下表面的方向中发射光的区域。
衬底2105的厚度t5可以设置在几十微米到几百微米的范围内。衬底2105的厚度t5可以设置在例如100微米至110微米的范围内。
当衬底2105的厚度t5小于100微米时，不能稳定地支撑布置在衬底2105上的组件，从而降低半导体器件的可靠性。另外，当衬底2105的厚度t5大于110微米时，存在可能增加半导体器件的尺寸的缺点。
第一凹部R1和第二凹部R2的深度t6可以设置在几微米到几十微米的范围内。例如，第一凹部R1和第二凹部R2的深度t6可以设置在5微米至20微米的范围内。
当第一凹部R1和第二凹部R2的深度t6小于5微米时，能够由第一凹部R1和第二凹部R2提供的光提取效果的增加可能较小。当第一凹部R1和第二凹部R2的深度t6大于20微米时，能够由第一凹部R1和第二凹部R2提供的光提取效果可能很大，但是存在工艺时间可能增加的缺点。当第一凹部R1和第二凹部R2的深度t6大于20微米时，难以稳定地支撑布置在衬底2105上的元件，因此可能降低半导体器件的可靠性。
另外，第一凹部R1和第二凹部R2的宽度w4可以设置为几十微米。第一凹部R1和第二凹部R2的宽度w4可以设置在例如6微米至15微米的范围内。
例如，第一凹部R1和第二凹部R2的宽度w4可以对应于第一发光孔径2130a的宽度和第二发光孔径2130b的宽度来设置。从第一发光结构P1和第二发光结构P2发射的光在向下方向中发射。因此，第一凹部R1和第二凹部R2的宽度w4可以形成为设置在光传播的区域中。
根据另一实施例，第一凹部R1和第二凹部R2的宽度w4可以设置为比第一发光孔径2130a和第二发光孔径2130b的直径大几微米。考虑到形成第一凹部R1和第二凹部R2的工艺误差，使得能够稳定地执行多个凹部R1、R2、......与多个发光结构P1和P2之间的对准。例如，第一凹部R1和第二凹部R2的宽度w4可以设置在8微米至25微米的范围内。
例如，第一凹部R1可以设置成在第一发光结构P1下面的部分中具有圆形水平横截面的孔的形状。另外，第二凹部R2可以设置成在第二发光结构P2下面的部分中具有圆形水平横截面的孔的形状。例如，第一凹部R1的上表面和第二凹部R2的上表面可以设置为平面形状。例如，第一凹部R1的上表面和第二凹部R2的上表面可以平行于衬底2105的上表面来设置。
根据实施例的半导体器件2200可以包括绝缘层2140，如图24和图25中所示。绝缘层2140可以布置在第一发光结构P1的侧表面上。绝缘层2140可以布置为围绕第一发光结构P1的侧表面。绝缘层2140可以布置在第二发光结构P2的侧表面上。绝缘层2140可以布置为围绕第二发光结构P2的侧表面。
另外，绝缘层2140可以布置在第一发光结构P1和第二发光结构P2之间。绝缘层2140可以布置在第一导电类型DBR层2113上。
绝缘层2140可以暴露第一发光结构P1的上表面。绝缘层2140可以暴露第一发光结构P1的第二DBR层2120a的上表面。绝缘层2140可以暴露第二发光结构P2的上表面。绝缘层2140可以暴露第二发光结构P2的第四DBR层2120b的上表面。绝缘层2140可以包括暴露第一发光结构P1的上表面和第二发光结构P2的上表面的第二开口。下面将参考根据实施例的制造半导体器件的方法更详细地描述暴露第一发光结构P1的上表面和第二发光结构P2的上表面的第二开口。
根据实施例的半导体器件2200可以包括第一电极2150，如图24和图25中所示。第一电极2150可以布置在多个发光结构P1、P2、P3、P4、......之间。第一电极2150可以包括暴露多个发光结构P1、P2、P3、P4、......的多个第一开口。
第一电极2150可以布置在第一导电类型DBR层2113上。第一电极2150可以电连接到第一DBR层2110a。第一电极2150可以电连接到第三DBR层2110b。第一电极2150可以布置在绝缘层2140下面。第一电极2150可以布置在第一发光结构P1和第二发光结构P2之间的区域中的绝缘层2140下面。第一电极2150可以布置在第一发光结构P1和第二发光结构P2之间的区域中的绝缘层2140和第一导电类型DBR层2113之间。
例如，第一电极2150的下表面可以布置为与第一导电类型DBR层2113的上表面直接接触。第一电极2150的上表面可以布置为与绝缘层2140的下表面直接接触。第一电极2150可以共同电连接到第一DBR层2110a和第三DBR层2110b。
根据实施例的半导体器件2200可以包括第一结合焊盘2155和第二结合焊盘2165，如图24和图25中所示。
根据实施例，第一结合焊盘2155可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。根据实施例，第一结合焊盘2155可以共同电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。
第二结合焊盘2165可以电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。根据实施例，第二结合焊盘2165可以共同电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。
根据实施例的半导体器件2200可以包括多个虚设发光结构D1、D2、D3和D4，如图24和25中所示。多个虚设发光结构D1、D2、D3和D4可以与多个发光结构P1、P2、P3、P4、......间隔开。
多个虚设发光结构D1、D2、D3和D4可以与第二结合焊盘2165间隔开。例如，第一结合焊盘2155可以布置在第一虚设发光结构D1的上部上。另外，第一结合焊盘2155可以布置在第二虚拟发光结构D2的上部上。多个虚设发光结构D1、D2、D3和D4可以以类似的结构设置。
第一虚设发光结构D1可以包括第一导电类型DBR层2113和第二导电类型DBR层2119。第一虚设发光结构D1可以包括有源层2116和孔隙层2118。
根据实施例的半导体器件2200可以包括焊盘电极2153，如图24和图25中所示。焊盘电极2153可以电连接到第一电极2150。焊盘电极2153可以布置为从布置在第一发光结构P1和第二发光结构P2之间的第一电极2150延伸。稍后将在解释制造根据实施例的半导体器件的方法的同时描述焊盘电极2153和第一电极2150之间的连接关系。
焊盘电极2153可以电连接到第一导电类型DBR层2113。焊盘电极2153可以电连接到有源层2116。焊盘电极2153可以电连接到第二导电类型DBR层2119。焊盘电极2153可以共同电连接到第一导电类型DBR层2113和第二导电类型DBR层2119。因此，第一虚设发光结构D1可以不产生光。
焊盘电极2153可以布置在第一虚设发光结构D1和第二虚设发光结构D2上。焊盘电极2153可以布置在第一虚设发光结构D1的上表面上。焊盘电极2153可以布置在第二虚设发光结构D2的上表面上。焊盘电极2153可以布置在设置在第一虚设发光结构D1和第二虚设发光结构D2上的第二导电类型DBR层2119上。
根据实施例，第一结合焊盘2155可以布置在焊盘电极2153上。绝缘层2140可以布置在焊盘电极2153的侧表面上。第一结合焊盘2155可以布置在由绝缘层2140暴露的焊盘电极2153的上表面上。
根据实施例的半导体器件2200，可以通过第一结合焊盘2155和第二结合焊盘2165向多个发光结构P1、P2、P3、P4、......供电。第一结合焊盘2155可以通过焊盘电极2153电连接到第一电极2150。此外，第一电极2150可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。此外，第二结合焊盘2165可以布置在多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面上。例如，第二结合焊盘2165的下表面可以布置为与多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面直接接触。
因此，根据实施例，当向多个发光结构P1、P2、P3、P4、......供电时，不需要通过衬底2105的下表面施加电力。在传统的半导体器件中，当要通过衬底的下表面施加电力时，必须将衬底2105设置作为导电衬底。然而，根据实施例的半导体器件2200，衬底2105可以是导电衬底或绝缘衬底。例如，根据实施例的衬底2105可以被设置为本征半导体衬底。
另外，衬底2105可以是附接到多个发光结构P1、P2、P3、P4、......的支撑衬底，其中可以在多个发光结构P1、P2、P3、P4、......被生长在生长衬底上并且去除生长衬底之后来附接支撑衬底。例如，支撑衬底可以是透明衬底，通过该透明衬底能够透射在多个发光结构P1、P2、P3、P4、......中产生的光。
同时，根据实施例的半导体器件2200可以被实现为使得光在半导体器件2200的下方向中发射，如图24和25中所示。即，根据实施例的半导体器件2200，能够从构成多个发光结构P1、P2、P3、P4、......的有源层在布置第一导电类型DBR层的方向中发射光。在布置衬底2105的方向中从构成多个发光结构P1、P2、P3、P4、......的有源层发射光。
根据实施例，第二结合焊盘2165布置在多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层的上表面上并与之接触。第一电极2150布置为连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层，并且第一结合焊盘2155被布置在从第一电极2150延伸的焊盘电极2153上并且与其接触。因此，在多个发光结构P1、P2、P3、P4、......中产生的热量能够通过第一结合焊盘2155和第二结合焊盘2165有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，所以难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘2155和第二结合焊盘2165可以连接到外部散热衬底等，使得在多个发光结构P1、P2、P3、P4、......中产生的热量能够被有效地散发到外面。因此，根据实施例，半导体器件2200中产生的热量能够被有效地散发到外部，从而能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件2200，如上所述，光能够在半导体器件2200的向下方向中发射。根据实施例的半导体器件2200，被设置在多个发光结构P1、P2、P3、P4、......的下部的第一导电类型DBR层的反射率可以选择为小于设置在多个发光结构P1、P2、P3、P4、......的上部的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、P3、P4、......中产生的光能够朝着半导体器件2200的衬底2105发射。
另外，根据实施例的半导体器件2200，绝缘层2140可以被设置为DBR层。因此，在多个发光结构P1、P2、P3、P4、......中产生的光能够被设置在上部的绝缘层2140反射，并且能够被有效地向下提取。
例如，绝缘层2140可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。另外，绝缘层2140可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，绝缘层2140可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当应用导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件2200，如上所述，因为衬底2105可以不是导电衬底，所以可以不向衬底2105添加额外的掺杂剂。因此，掺杂剂不添加到衬底2105中。根据实施例不向衬底2105添加掺杂剂，使得能够减少衬底2105中的掺杂剂的吸收和散射。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、P3、P4、......中产生的光，并且能够改善功率转换效率(PCE)。
另外，根据实施例的半导体器件2200，光能够通过设置在衬底2105的下表面上的凹凸结构发射。即，根据该实施例，光在衬底2105的向下方向中发射，并且能够缩短通过衬底2105透射的光的光路长度。因此，能够减少在穿过衬底2105时在多个发光结构P1、P2、P3、P4、......中产生的光的吸收和散射现象。因此，根据实施例，能够在向下方向中有效地提供在多个发光结构P1、P2、P3、P4、......中产生的光，并且能够改善功率转换效率(PCE)。
此外，根据实施例的半导体器件2200还可以包括设置在衬底2105的下表面上的抗反射层2170。抗反射层2170能够防止从半导体器件2200发射的光在衬底2105的表面上被反射，并且透射光，从而改善由于反射造成的光损失。
抗反射层2170可以例如由抗反射涂层膜形成并附着到衬底2105的表面。此外，抗反射层2170可以通过旋涂或喷涂形成在衬底2105的表面上。例如，抗反射层2170可以形成为单层或多层，包括TiO2、SiO2、Al2O3、Ta2O3、ZrO2、以及MgF2中的至少一种。
另外，根据实施例的半导体器件2200，通过连接到第一结合焊盘155和第二结合焊盘165的第一电极150能够有效地执行多个发光结构P1、P2、P3、P4、......之间的电流扩展。因此，根据实施例的半导体器件2200，电流能够在多个发光结构P1、P2、P3、P4、......中有效地扩散同时没有电流拥挤，并且光提取效率能够被改善。
同时，基于第一结合焊盘2155被设置在第一虚设发光结构D1和第二虚设发光结构D2上的情况已经描述了根据参考图24和图25描述的实施例的半导体器件2200。
然而，根据另一实施例的半导体器件，第一结合焊盘2155可以仅设置在一个虚设发光结构上。另外，第一结合焊盘2155可以设置在三个虚设发光结构上，或者可以设置在所有四个虚设发光结构上。
考虑到半导体器件的尺寸、所请求的电流扩散程度等，能够灵活地选择设置第一结合焊盘2155的区域。例如，在半导体器件具有大尺寸或大电流扩展要求的情况下，第一结合焊盘2155可以布置在半导体器件的四个侧面上。
在下文中，将参考附图描述根据本发明的实施例的制造半导体器件的方法。在描述根据实施例的制造半导体器件的方法时，可以省略与上述那些重复的描述。
首先，图26a和26b是示出在根据本发明的实施例的制造半导体器件的方法中形成多个发光结构和虚设发光结构的示例的视图。图26a是示出根据实施例的半导体器件的制造方法形成多个发光结构和虚设发光结构的步骤的平面图，并且图26b是沿着图26a中所示的实施例的半导体器件的线D-D截取的截面图。
根据制造实施例的半导体的方法，多个发光结构P1、P2、P3、P4、......可以形成在衬底2105上，如图26A和26B中所示。另外，多个虚设发光结构D1、D2、D3和D4可以形成在衬底2105上。例如，多个虚设发光结构D1、D2、D3、D4、......可以形成在多个发光结构P1、P2、P3、P4.....周围。
衬底2105可以是选自本征半导体衬底、导电衬底和绝缘衬底中的任何一种。例如，衬底2105可以是GaAs本征半导体衬底。此外，衬底2105可以设置有选自包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)和诸如Si、Ge、AlN、GaAs、ZnO、SiC等的载体晶圆的导电材料中的至少一种。
例如，第一导电类型DBR层、有源层和第二导电类型DBR层可以顺序地形成在衬底2105上。多个发光结构P1、P2、P3、P4、......可以通过对于第二导电类型DBR层和有源层的台面蚀刻来形成。此外，可以通过对于第二导电类型DBR层和有源层的台面蚀刻来形成多个虚设发光结构D1、D2、D3和D4。多个虚设发光结构D1、D2、D3和D4可以形成在形成有多个发光结构P1、P2、P3、P4、......的区域的侧面上。
多个发光结构P1、P2、......可以包括第一导电类型DBR层2110a、2110b、......；有源层2115a、2115b、......；孔隙层2117a、2117b、......以及第二导电类型DBR层2120a、2120b、......。第一导电类型DBR层2113可以设置在多个发光结构P1、P2、P3、P4、......周围。第一导电类型DBR层2113可以布置在多个发光结构P1、P2、P3、P4、......之间的区域中。
此外，根据实施例的多个虚设发光结构D1、D2、D3和D4可以包括第一导电类型DBR层2113、有源层2116、孔隙层2118和第二导电类型DBR层2119。例如，多个虚设发光结构D1、D2、D3和D4可以以具有沿着形成多个发光结构P1、P2、P3、P4、......的区域侧的宽度的线形来设置。
例如，多个发光结构P1、P2、P3、P4、......和多个虚设发光结构D1、D2、D3和D4可以生长为多个化合物半导体层。多个发光结构P1、P2、P3、P4、......和多个虚设发光结构D1、D2、D3和D4可以通过电子束蒸发器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发器、溅射、金属有机化学气相沉积(MOCVD)等来形成。
构成多个虚设发光结构D1、D2、D3和D4的孔隙层2118可以设置在有源层2116上。然而，如参考图24和图25所述，布置在多个虚设发光结构D1、D2、D3和D4中的孔隙层2118不执行限制电流移动以将电流集中在有源层2116的中心部分的功能，这与设置在多个发光结构P1、P2、......中的孔隙层2117a、2117b......的功能不同。根据实施例，这是因为在布置在多个虚设发光结构D1、D2、D3和D4中的第一导电类型DBR层2113和第二导电类型DBR层2119之间施加了公共电压。
例如，第二导电类型DBR层2120a、2120b、......可以具有比第一导电类型DBR层2110a、2110b、......更高的反射率。例如，第二导电类型DBR层2120a、2120b、......和第一导电类型DBR层2110a、2110b、......能够在垂直方向中形成90％或更大的反射率的谐振腔。此时，所产生的光可以通过第一导电类型DBR层2110a、2110b、...发射到外部，第一导电类型DBR层2110a、2110b、...低于第二导电类型DBR层2120a、2120b、......的反射率。
接下来，参考图27a和27b，可以形成根据实施例的第一电极2150和电极焊盘2153。
图27a和27b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极和电极焊盘的示例的视图。图27a是示出根据实施例的半导体器件的制造方法形成第一电极和电极焊盘的步骤的平面图，并且图27b是沿着图27a中所示的实施例的半导体器件的线D-D截取的截面图。
根据实施例，第一电极2150可以围绕多个发光结构P1、P2、P3、P4、......形成，如图27a和27b中所示。第一电极2150可以形成在第一导电类型DBR层2113上，并且可以包括暴露多个发光结构P1、P2、P3、P4、......的第一开口H1。第一电极2150可以形成在多个发光结构P1、P2、P3、P4、......之间的区域中。
例如，如上面参考[表1]所述，第一电极2150的面积Ae可以设置为大于多个发光结构P1、P2、P3、P4、......的面积Am。在此，多个发光结构P1、P2、P3、P4、......的面积Am可以指示保持未被台面蚀刻刻蚀的剩余的有源层2115a、2115b、......的面积。Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、......的面积Am相对于第一电极2150的面积Ae，可以设置为例如大于25％。根据实施例的半导体器件2200，可以根据应用示例对多个发光结构P1、P2、P3、P4、......的数量和直径进行各种修改。
根据实施例，如上面参考[表1]所述，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、......的面积Am相对于第一电极2150的面积Ae，可以设置在例如25％至70％的范围内。根据另一实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、......的面积Am相对于第一电极2150的面积Ae，可以设置在例如30％至60％的范围内。
根据实施例的半导体器件2200的应用示例，能够不同地修改布置在半导体器件2200中的多个发光结构P1、P2、P3、P4、......的数量和直径。
另外，根据制造实施例的半导体的方法，如图27a和27b中所示，可以形成布置在虚设发光结构D1、D2、D3和D4上的焊盘电极2153。焊盘电极2153可以形成为从第一电极2150延伸。焊盘电极2153可以形成在虚设发光结构D1、D2、D3和D4的第二导电类型DBR层2119上。
根据实施例，可以将电压共同地施加到第一电极2150和焊盘电极2153。第一电极2150和焊盘电极2153可以提供等电位表面。
例如，第一电极2150和电极焊盘2153可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr和包括上述两种或多种材料的那些合金的组中的材料形成。第一电极2150和电极焊盘2153可以由一层或多层形成。作为第一电极2150和电极焊盘2153，例如，可以应用多个金属层作为反射金属，并且可以应用Cr、Ti等作为粘合层。例如，第一电极2150和电极焊盘2153可以由Cr/Al/Ni/Au/Ti层形成。
接下来，如图28a和28b中所示，根据实施例，可以在第一电极2150上形成绝缘层2140。
图28a和28b是示出在根据本发明的实施例的制造半导体器件的方法中形成绝缘层的示例的视图。图28a是示出根据实施例的半导体器件的制造方法形成绝缘层的步骤的平面图，并且图28b是沿着图28a中所示的实施例的半导体器件的线D-D截取的截面图。
根据实施例，如图28a和28b中所示，暴露多个发光结构P1、P2、P3、P4、......的上表面的绝缘层2140可以形成在第一电极2150上。绝缘层2140可以形成在多个发光结构P1、P2、P3、P4、......的侧表面上。绝缘层2140可以形成在第一导电类型DBR层2113上。绝缘层2140可以形成在多个发光结构P1、P2、P3、P4、......之间的区域中。
绝缘层2140可以包括暴露多个发光结构P1、P2、P3、P4、......的上表面的多个第二开口H2。第二开口H2的尺寸可以小于第一开口H1的尺寸。例如，多个第二开口H2可以被布置成与设置有多个第一开口H1的区域对齐。
根据实施例，绝缘层2140可以暴露电极焊盘2153的上表面。绝缘层2140可以形成在第三虚设发光结构D3上。另外，绝缘层2140可以形成在第四虚设发光结构D4上。
绝缘层2140可以被设置为绝缘材料。例如，绝缘层2140可以由选自包括SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一种材料形成。另外，绝缘层2140可以由DBR层形成。根据实施例，因为绝缘层2140被设置为DBR层，所以在多个发光结构P1、P2、P3、P4、......中产生的光能够被有效地向下反射和提取。例如，绝缘层2140可以被设置为通过堆叠SiO2和TiO2作为多个层而形成的DBR层。另外，绝缘层2140可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，绝缘层2140可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
另外，如图29a和29b中所示，可以在根据实施例的焊盘电极2153上形成第一结合焊盘2155，并且可以在多个发光结构P1、P2、.....的第二导电类型DBR层上形成第二结合焊盘2165。
图29a和29b是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。图29a是示出根据制造实施例的半导体器件的方法形成第一结合焊盘和第二结合焊盘的步骤的平面图，图29b是沿着图29a中所示的实施例的半导体器件的线D-D截取的截面图。
根据实施例，如图29a和29b中所示，第一结合焊盘2155和第二结合焊盘2165可以形成为彼此间隔开。
第一结合焊盘2155可以形成在第一虚设发光结构D1和第二虚设发光结构D2上。第一结合焊盘2155可以布置在第一虚拟发光结构D1上并且电连接到焊盘电极2153。例如，第一结合焊盘2155可以布置成与焊盘电极2153的上表面直接接触。第一结合焊盘2155可以布置在第二虚拟发光结构D2上。另外，第一结合焊盘2155可以布置为与设置在第二虚拟发光结构D2上的焊盘电极直接接触。
根据实施例，第一结合焊盘2155可以电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。根据实施例，第一结合焊盘2155可以共同电连接到多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层。
第二结合焊盘2165可以形成在多个发光结构P1、P2、P3、P4、......上。第二结合焊盘2165可以形成在多个发光结构P1、P2、......的第二导电类型DBR层2120a、2120b、......上。另外，第二结合焊盘2165可以形成在绝缘层2140上。
第二结合焊盘2165可以电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。根据实施例，第二结合焊盘2165可以共同电连接到多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层。
第二结合焊盘2165可以布置在设置在绝缘层2140中的第二开口H2上。例如，第二结合焊盘2165的下表面可以通过第二开口H2与多个发光结构P1、P2、......的第二导电类型DBR层2120a、2120b......的上表面直接连接。
例如，第一结合焊盘2155和第二结合焊盘2165可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cu和包括上述两种或更多种材料的那些合金的组中的材料形成。第一结合焊盘2155和第二结合焊盘2165可以由一层或多层形成。第一结合焊盘2155和第二结合焊盘2165可以包括诸如Cr、Cu等的扩散阻挡金属，以防止Sn从焊料接合扩散。例如，第一结合焊盘2155和第二结合焊盘2165可以由包括Ti、Ni、Cu、Cr和Au的多个层形成。
接下来，如图29a和29b中所示，可以在衬底2105的下表面上形成凹凸结构。
根据实施例，设置在衬底2105上的凹凸结构可以包括多个凹部R1、R2、......，其在衬底2105的下表面中向上凹进。衬底2105可以包括例如第一凹部R1和第二凹部R2。
多个凹部R1、R2、......可以例如通过蚀刻工艺形成。多个凹部R1、R2、......可以通过干蚀刻工艺或湿蚀刻工艺形成。
另外，多个凹部R1、R2、......可以通过激光烧蚀工艺或锯切工艺形成。当通过激光烧蚀工艺或锯切工艺形成多个凹部R1、R2、......时，存在能够快速形成多个凹部R1、R2......并且能够缩短工艺时间的优点。
根据制造根据实施例的半导体器件的方法，当通过激光烧蚀工艺或锯切工艺在衬底2105上形成凹凸结构时，多个凹部R1、R2......的厚度t6能够被深深地形成为多达数十微米，并且能够容易被调整。
在通过激光烧蚀工艺或锯切工艺形成多个凹部R1、R2、......的情况下，可以在多个凹部R1、R2、......的侧表面上形成粗糙部。此时，如果在多个凹部R1、R2、......的侧表面上形成粗糙部，则可以通过另外的蚀刻工艺去除在多个凹部R1、R2、......上形成的粗糙部。
同时，图30是示出根据本发明的实施例的半导体器件的另一示例的视图。图30是沿着图24中所示实施例的半导体器件的线D-D截取的截面图。
然后，将参考图30描述根据实施例的半导体器件的另一示例。在参考图30的根据实施例的半导体器件的描述中，可以省略与上述那些重复的描述。
根据实施例的半导体器件可以包括在下表面上设置有凹凸结构的衬底2105，如图30中所示。衬底2105可以包括设置在下表面上的多个凹部R1、R2、.......。衬底2105可以包括例如第一凹部R1和第二凹部R2。
第一凹部R1可以设置为从衬底2105的下表面向上凹进。第一凹部R1可以布置为与第一发光结构P1重叠。第一凹部R1和第一发光结构P1可以布置为在垂直于衬底2105的上表面的方向中彼此重叠。
第二凹部R2可以设置为从衬底2105的下表面向上凹进。第二凹部R2可以布置为与第二发光结构P2重叠。第二凹部R2和第二发光结构P2可以布置为在垂直于衬底2105的上表面的方向中彼此重叠。
根据实施例，可以对应于设置在第一发光结构P1中的第一发光孔径2130a的宽度来设置第一凹部R1的宽度。另外，可以对应于设置在第一发光结构P1中的第一发光孔径2130a的直径来设置第一凹部R1的宽度。例如，第一发光孔径2130a可以被定义为在垂直于第一发光结构P1的下表面的方向中发射光的区域。
另外，可以对应于设置在第二发光结构P2中的第二发光孔径2130b的宽度来设置第二凹部R2的宽度。可以对应于设置在第二发光结构P2中的第二发光孔径2130b的宽度来设置第二凹部R2的宽度。例如，第二发光器件2130b可以被定义为在垂直于第二发光结构P2的下表面的方向中发射光的区域。
衬底2105的厚度t5可以设置在几十微米到几百微米的范围内。衬底2105的厚度t5可以是例如100微米至110微米的范围。
第一凹部R1和第二凹部R2的深度t7可以设置在几微米到几十微米的范围内。例如，第一凹部R1和第二凹部R2的深度t7可以设置在5微米至20微米的范围内。
另外，第一凹部R1和第二凹部R2的宽度w5可以设置为几十微米。第一凹部R1和第二凹部R2的宽度w5可以设置在例如6微米至15微米的范围内。
根据另一实施例，多个凹部R1、R2、......的宽度w5可以设置为比多个发光孔径2130a、2130b、......的直径大几微米。例如，多个凹部R1、R2、......的宽度w5可以设置在8微米至25微米的范围内。
例如，第一凹部R1可以设置成在第一发光结构P1下面的部分中具有圆形水平横截面的孔的形状。另外，第二凹部R2可以设置成在第二发光结构P2下面的部分中具有圆形水平横截面的孔的形状。
根据实施例，如图30中所示，例如，多个凹部R1、R2、......的上表面可以设置为凸透镜形状。例如，多个凹部R1、R2、......的上表面可以相对于衬底2105的上表面设置成凸透镜形状。因此，多个凹部R1、R2、......能够扩散从多个发光孔径2130a、2130b、......发射的光。
根据实施例的半导体器件可以有用地应用于IR加热器等。另外，根据实施例的半导体器件能够被有用地应用于CCTV等的IR照明。根据实施例的半导体器件能够被有用地应用于需要在宽区域中照射的产品。
同时，图31是示出根据本发明的实施例的半导体器件的又一示例的视图。图31是沿着图24中所示实施例的半导体器件的线D-D截取的截面图。
然后，将参考图31描述根据实施例的半导体器件的另一示例。在参考图31描述根据实施例的半导体器件中，可以省略与上述那些重复的描述。
根据实施例的半导体器件可以包括在下表面上设置有凹凸结构的衬底2105，如图31中所示。衬底2105可以包括设置在下表面上的多个凹部R1、R2、......。衬底2105可以包括例如第一凹部R1和第二凹部R2。
多个凹部R1、R2、......可以设置为从衬底2105的下表面向上凹进。多个凹部R1、R2、......可以被分别布置成与相应的多个发光结构P1、P2、......重叠。多个凹部R1、R2、......可以布置为在垂直于衬底2105的上表面的方向中分别与相应的多个发光结构P1、P2、......重叠。
根据实施例，可以对应于设置在第一发光结构P1中的第一发光孔径2130a的宽度来设置第一凹部R1的宽度。另外，第一凹部R1的宽度可以对应于设置在第一发光结构P1中的第一发光孔径2130a的直径来设置。例如，第一发光孔径2130a可以被定义为在垂直于第一发光结构P1的下表面的方向中发射光的区域。
另外，可以对应于设置在第二发光结构P2中的第二发光孔径2130b的宽度来设置第二凹部R2的宽度。可以对应于设置在第二发光结构P2中的第二发光孔径2130b的宽度来设置第二凹部R2的宽度。例如，第二发光器件2130b可以被定义为在垂直于第二发光结构P2的下表面的方向中发射光的区域。
衬底2105的厚度t5可以设置在几十微米到几百微米的范围内。衬底2105的厚度t5可以是例如100微米至110微米的范围。
第一凹部R1和第二凹部R2的深度t8可以设置在几微米到几十微米的范围内。例如，第一凹部R1和第二凹部R2的深度t8可以设置在5微米至20微米的范围内。
另外，第一凹部R1和第二凹部R2的宽度w6可以设置为几十微米。第一凹部R1和第二凹部R2的宽度w6可以设置在例如6微米至15微米的范围内。
根据另一实施例，凹部R1、R2、......的宽度w6可以设置为比多个发光孔径2130a、2130b、......的直径大几个微米。作为示例，多个凹部R1、R2、......的宽度w6可以设置在8微米至25微米的范围内。
例如，第一凹部R1可以以通孔的形状设置在第一发光结构P1下面的部分中。第二凹部R2可以以通孔的形状设置在第二发光结构P2下面的部分中。
根据实施例，如图31中所示，例如，多个凹部R1、R2、......的上表面可以设置为凹透镜形状。例如，多个凹部R1、R2、......的上表面可以相对于衬底2105的上表面设置成凹透镜形状。因此，多个凹部R1、R2、......能够集中从多个发光孔径2130a、2130b、......发射的光。
根据实施例的半导体器件能够有用地应用于其中光学系统布置在下部的产品。例如，当诸如衍射光学元件(DOE)或微透镜的光学系统布置在半导体器件下面时，能够提供减小的从半导体器件发射的光束的角度，使得能够改善相对于光学系统的匹配效率。根据实施例的半导体器件能够被有用地应用于需要特定视角的三维运动识别产品。
接下来，将参考图32至图35描述根据本发明的实施例的半导体器件。图32是示出根据本发明的实施例的半导体器件的视图，图33是沿着图32中所示实施例的半导体器件的线A-A截取的截面图，图34是沿着图32中所示实施例的半导体器件的线B-B截取的截面图，并且图35是沿着图32中所示实施例的半导体器件的线C-C截取的截面图。
同时，为了便于理解，在图32中，布置在上部的第一结合焊盘3155和第二结合焊盘3165被视为透明的，使得能够容易地掌握被定位在下部上的组件的布置关系。
如图32至图35中所示，根据本发明的实施例的半导体器件3200可以包括多个发光结构P1、P2、P3、P4、P5、......；第一电极3150；第二电极3160；第一电极结合焊盘3155和第二结合焊盘3165。
根据实施例的半导体器件3200可以是垂直腔表面发射激光器(VCSEL)，并且可以发射在多个发光结构P1、P2、P3、P4、P5、......中产生的光，例如，以15度到25度的光束角度。多个发光结构P1、P2、P3、P4、P5、......中的每个可以包括第一导电类型DBR(分布式布拉格反射器)层、有源层和第二导电类型DBR层。多个发光结构P1、P2、P3、P4、P5、......中的每个可以以类似的结构形成，并且将使用沿着图32中示出的线A-A、线B-B以及线C-C截取的横截面来描述根据实施例的半导体器件3200。
根据实施例的半导体器件3200可以包括多个发光结构P1、P2、P3、P4、P5、......，如图32和图33中所示。第一结合焊盘3155可以被布置在多个发光结构P1、P2、P3、P4、P5、......之中的多个发光结构P1、P2、P3、P4、P5、......中的一些被布置的区域上。另外，第二结合焊盘3165可以布置在多个发光结构P1、P2、P3、P4、P5、......之中的发光结构P1、P2、P3、P4、P5、......中的一些被布置的区域上。
第一结合焊盘3155和第二结合焊盘3165可以彼此间隔开地布置。第一结合焊盘3155可以电连接到第一电极3150。第一电极3150可以布置在第一结合焊盘3155下面。例如，第一结合焊盘3155的下表面可以布置为与第一电极3150的上表面直接接触。第一电极3150可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。
第二结合焊盘3165可以电连接到第二电极3160。第二电极3160可以布置在第二结合焊盘3165下面。例如，第二结合焊盘3165的下表面可以布置成与第二电极3160的上表面直接接触。第二电极3160可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
根据实施例，第一电极3150可以布置在第一结合焊盘3155和第二结合焊盘3165的下面。另外，第二电极3160可以布置在第一结合焊盘3155和第二结合焊盘3165两者下面。第一电极3150和第一结合焊盘3155之间的电连接以及第二电极3160和第二结合焊盘3165之间的电连接将在后面描述。
首先，参考图32和33，将基于布置在第二结合焊盘3165下面的P1的发光结构和P2的发光结构来描述根据实施例的半导体器件3200。图33是沿着图32中所示的实施例的半导体器件的线A-A截取的截面图。
根据实施例的半导体器件3200可以包括布置在第二结合焊盘3165下面的多个发光结构P1、P2、.......。多个发光结构P1、P2、......可以包括发光孔径3130a、3130b、...，分别发射光。多个发光结构P1、P2、......可以彼此间隔开。例如，发光孔径3130a、3130b、......可以设置有在几微米到几十微米的范围内的直径。
P1的发光结构可以包括第一导电类型的第一DBR层3110a、第二导电类型的第二DBR层3120a和第一有源层3115a。第一有源层3115a可以布置在第一DBR层3110a和第二DBR层3120a之间。例如，第一有源层3115a可以布置在第一DBR层3110a上，并且第二DBR层3120a可以布置在第一有源层3115a上。P1的发光结构还可以包括布置在第一有源层3115a和第二DBR层3120a之间的第一孔隙层3117a。
P2的发光结构可以包括第一导电类型的第三DBR层3110b、第二导电类型的第四DBR层3120b和第二有源层3115b。第二有源层3115b可以布置在第三DBR层3110b和第四DBR层3120b之间。例如，第二有源层3115b可以布置在第三DBR层3110b上，并且第四DBR层3120b可以布置在第二有源层3115b上。P2的发光结构可以包括布置在第二有源层3115b和第四DBR层3120b之间的第二孔隙层3117b。
另外，第一导电类型DBR层3113可以布置在P1的发光结构的第一DBR层3110a和P2的发光结构的第三DBR层3110b之间。第一DBR层3110a和第三DBR层3110b可以通过第一导电类型DBR层3113物理地连接。例如，第一导电类型DBR层3113的上表面和第一DBR层3110a的上表面可以被布置在同一水平面上。第一导电类型DBR层3113的上表面和第三DBR层3110c的上表面可以布置在同一水平面上。
另外，P1的发光结构的第一有源层3115a和P2的发光结构的第二有源层3115b可以彼此间隔开。另外，P1的发光结构的第二DBR层3120a和P2的发光结构的第四DBR层3120b可以彼此间隔开。
根据实施例的半导体器件3200可以包括第一绝缘层3141，如图32和图22中所示。第一绝缘层3141可以布置在P1的发光结构的侧表面上。第一绝缘层3141可以布置为围绕P1的发光结构的侧表面。第一绝缘层3141可以布置在P2的发光结构的侧表面上。第一绝缘层3141可以布置为围绕P2的发光结构的侧表面。
另外，第一绝缘层3141可以布置在P1的发光结构和P2的发光结构之间。第一绝缘层3141可以布置在第一导电类型DBR层3113上。
第一绝缘层3141可以暴露P1的发光结构的上表面。第一绝缘层3141可以暴露P1的发光结构的第二DBR层3120a的上表面。第一绝缘层3141可以暴露P2的发光结构的上表面。第一绝缘层3141可以暴露P2的发光结构的第四DBR层3120b的上表面。
根据实施例的半导体器件3200可以包括第一电极3150，如图32和图22中所示。第一电极3150可以布置在多个发光结构P1、P2、P3、P4、P5、......周围。第一电极3150可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的多个开口。第一电极3150可以共同连接到构成多个发光结构P1、P2、P3、P4、P5、......的多个第一导电类型DBR层。
第一电极3150可以布置在第一导电类型DBR层3113上。第一电极3150可以电连接到第一DBR层3110a。第一电极3150可以电连接到第三DBR层3110b。第一电极3150可以布置在第一绝缘层3141下面。第一电极3150可以布置在P1的发光结构和P2的发光结构之间的区域中的第一绝缘层3141下面。第一电极3150可以被布置在P1的发光结构和P2的发光结构之间的区域中的第一绝缘层3141和第一导电类型DBR层3113之间。
根据实施例的半导体器件3200可以包括第二电极3160，如图32和图33中所示。第二电极3160可以布置在第一绝缘层3141上。第二电极3160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极3160a和连接上电极3160a的连接电极3160b。第二电极3160可以共同连接到构成多个发光结构P1、P2、P3、P4、P5、......的多个第二导电类型DBR层。
第二电极3160可以布置在P1的发光结构的侧表面上。第二电极3160可以布置在P1的发光结构的上表面上。第二电极3160的上电极3160a可以布置在P1的发光结构的第二DBR层3120a上。第二电极3160的上电极3160a可以布置为与第二DBR层3120a的上表面直接接触。
另外，第二电极3160可以布置在P2的发光结构的侧表面上。第二电极3160可以布置在P2的发光结构的上表面上。第二电极3160的上电极3160a可以布置在P2的发光结构的第四DBR层3120b上。第二电极3160的上电极3160a可以布置为与第四DBR层3120b的上表面直接接触。
第二电极3160可以布置在P1的发光结构和P2的发光结构之间。第二电极3160的连接电极3160b可以布置在P1的发光结构和P2的发光结构之间的区域中的第一绝缘层3141上。
根据实施例的第二电极3160可以连接多个发光结构P1、P2、P3、P4、......的上表面，如图32中所示。第二电极3160可以物理地连接到多个发光结构P1、P2、P3、P4、......的每个第二导电类型DBR层。也就是说，第二电极3160可以不仅物理地连接到布置在第二结合焊盘3165下面的多个发光结构P1、P2、......的上表面，而且还可以物理地连接到布置在第一结合焊盘3155下面的多个发光结构P3、P4、......的上表面。
例如，第二电极3160的连接电极3160b可以以具有恒定线宽的线性形状提供，如图32中所示。当然，根据实施例，可以对第二电极3160的连接电极3160b的形状进行各种修改。
根据实施例的半导体器件3200可以包括第二绝缘层3142，如图32和图22中所示。第二绝缘层3142可以布置在第二电极3160上。
第二绝缘层3142可以布置在P1的发光结构周围。第二绝缘层3142可以围绕P1的发光结构布置在第二电极3160上。第二绝缘层3142可以布置在P2的发光结构周围。第二绝缘层3142可以围绕P2的发光结构布置在第二电极3160上。
另外，第二绝缘层3142可以布置在P1的发光结构和P2的发光结构之间。第二绝缘层3142可以布置在第一导电类型DBR层3113上。第二绝缘层3142可以布置在P1的发光结构和P2的发光结构之间的第二电极3160的连接电极3160b上。
第二绝缘层3142可以暴露布置在P1的发光结构的上表面上的第二电极3160的上表面。第二绝缘层3142可以暴露布置在第二DBR层3120a的上表面上的上电极3160a的上表面。第二绝缘层3142可以暴露布置在P2的发光结构的上表面上的第二电极3160的上表面。第二绝缘层3142可以暴露布置在第四DBR层3120b的上表面上的上电极3160a的上表面。
可以将根据实施例的第二绝缘层3142设置成暴露布置在第一结合焊盘3155被布置的区域中的多个发光结构P3、P4、......之间的第一电极3150的上表面，如图32中所示。此外，第二绝缘层3142可以被设置为暴露布置在第二结合焊盘3165被布置的区域中的多个发光结构P1、P2、......上的第二电极3160的上表面。
另外，根据实施例，可以设置第二绝缘层3142以在布置第二结合焊盘3165的区域中暴露物理地连接多个发光结构的第二电极3160的上表面。此时，可以布置第二绝缘层3142，使得选择性地暴露布置在第一导电类型DBR层3113上的具有线形状的第二电极3160的连接电极3160b。例如，第二绝缘层3142可以布置在连接P1的发光结构和P2的发光结构的连接电极3160b的上表面上，使得第二电极3160不被暴露。另外，第二绝缘层3142可以布置成使得连接P1的发光结构和P5的发光结构的连接电极3160b的上表面被暴露。将参考根据实施例的制造半导体器件的方法来进一步描述第二绝缘层3142的形成。
根据实施例的半导体器件3200可以包括第一结合焊盘3155和第二结合焊盘3165，如图32和图33中所示。根据实施例，第一结合焊盘3155可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。第二结合焊盘3165可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
第一结合焊盘3155可以布置在第二绝缘层3142上。第一结合焊盘3155可以电连接到第一电极3150。第一结合焊盘3155可以连接到通过第一绝缘层3141和第二绝缘层3142暴露的第一电极3150，如图32中所示。第一结合焊盘3155可以在P3的发光结构的外围和P4的发光结构的外围处与通过第一绝缘层3141和第二绝缘层3142暴露的第一电极3150的上表面直接接触。
第二结合焊盘3165可以布置在第二绝缘层3142上。第二结合焊盘3165可以电连接到布置在P1的发光结构的上表面上的第二电极3160。第二结合焊盘3165可以布置为与布置在第二DBR层3120a上的上电极3160a的上表面直接接触。另外，第二结合焊盘3165可以电连接到布置在P2的发光结构的上表面上的第二电极3160。第二结合焊盘3165可以布置为与布置在第四DBR层3120b上的上电极3160a的上表面直接接触。
接下来，基于被布置在第一结合焊盘3155下面的P3的发光结构和P4的发光结构，将参考图32和图35进一步描述根据实施例的半导体器件3200。图34是沿着图32中所示实施例的半导体器件的线B-B截取的截面图。在参考图32和34描述根据实施例的半导体器件时，可以省略与上述那些重复的描述。
根据实施例的半导体器件3200可以包括布置在第一结合焊盘3155下面的多个发光结构P3、P4、......。多个发光结构P3、P4、......可以包括发光孔径3130c、3130d、......，其分别发射光。多个发光结构P3、P4、......可以彼此间隔开。例如，发光孔径3130c、3130d、......的直径可以被设置在几微米到几十微米的范围内。
P3的发光结构可以包括第一导电类型的第五DBR层3110c、第二导电类型的第六DBR层3120c和第三有源层3115c。第三有源层3115c可以布置在第五DBR层3110c和第六DBR层3120c之间。例如，第三有源层3115c可以布置在第五DBR层3110c上，并且第六DBR层3120c可以布置在第三有源层3115c上。P3的发光结构还可以包括布置在第三有源层3115c和第六DBR层3120c之间的第三孔隙层3117c。
P4的发光结构可以包括第一导电类型的第七DBR层3110d、第二导电类型的第八DBR层3120d和第四有源层3115d。第四有源层3115d可以布置在第七DBR层3110d和第八DBR层3120d之间。例如，第四有源层3115d可以布置在第七DBR层3110d上，并且第八DBR层3120d可以布置在第四有源层3115d上。P4的发光结构还可以包括布置在第四有源层3115d和第八DBR层3120d之间的第四孔隙层3117d。
另外，第一导电类型DBR层3113可以布置在P3的发光结构的第五DBR层3110c和P4的发光结构的第七DBR层3110d之间。第五DBR层3110c和第七DBR层3110d可以通过第一导电类型DBR层3113物理地连接。例如，第一导电类型DBR层3113的上表面和第五DBR层3110c的上表面可以被布置在同一水平面上。第一导电类型DBR层3113的上表面和第七DBR层3110d的上表面可以布置在同一水平面上。
此外，P3的发光结构的第三有源层3115c和P4的发光结构的第四有源层3115d可以彼此间隔开。另外，P3的发光结构的第六DBR层3120c和P4的发光结构的第八DBR层3120d可以彼此间隔开。
根据实施例的半导体器件3200可以包括第一绝缘层3141，如图32和图34中所示。第一绝缘层3141可以布置在P3的发光结构的侧表面上。第一绝缘层3141可以布置为围绕P3的发光结构的侧表面。第一绝缘层3141可以布置在P4的发光结构的侧表面上。第一绝缘层3141可以布置为围绕P4的发光结构的侧表面。
另外，第一绝缘层3141可以布置在P3的发光结构和P4的发光结构之间。第一绝缘层3141可以布置在第一导电类型DBR层3113上。
第一绝缘层3141可以暴露P3的发光结构的上表面。第一绝缘层3141可以暴露P3的发光结构的第六DBR层3120c的上表面。第一绝缘层3141可以暴露P4的发光结构的上表面。第一绝缘层3141可以暴露P4的发光结构的第八DBR层3120d的上表面。
根据实施例的半导体器件3200可以包括第一电极3150，如图32和图34中所示。第一电极3150可以布置在多个发光结构P3、P4、......周围。第一电极3150可以包括暴露多个发光结构P3、P4、......的多个开口。
第一电极3150可以布置在第一导电类型DBR层3113上。第一电极3150可以电连接到第五DBR层3110c。第一电极3150可以电连接到第七DBR层3110d。第一电极3150可以布置在第一绝缘层3141下面。第一电极3150可以布置在P3的发光结构和P4的发光结构之间的区域中的第一绝缘层3141下面。第一电极3150可以被布置在P3的发光结构和P4的发光结构之间的区域中的第一绝缘层3141和第一导电类型DBR层3113之间。
根据实施例的半导体器件3200可以包括第二电极3160，如图32和图34中所示。第二电极3160可以布置在第一绝缘层3141上。第二电极3160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极3160a和连接上电极3160a的连接电极3160b。
第二电极3160可以布置在P3的发光结构的侧表面上。第二电极3160可以布置在P3的发光结构的上表面上。第二电极3160的上电极3160a可以布置在P3的发光结构的第六DBR层3120c上。第二电极3160的上电极3160a可以布置为与第六DBR层3120c的上表面直接接触。
另外，第二电极3160可以布置在P4的发光结构的侧表面上。第二电极3160可以布置在P4的发光结构的上表面上。第二电极3160的上电极3160a可以布置在P4的发光结构的第六DBR层3120d上。第二电极3160的上电极3160a可以布置为与第六DBR层3120d的上表面直接接触。
第二电极3160可以布置在P3的发光结构和P4的发光结构之间。第二电极3160的连接电极3160b可以被布置在P3的发光结构和P4的发光结构之间的区域中的第一绝缘层3141上。
根据实施例的第二电极3160可以连接多个发光结构P1、P2、P3、P4、P5、......的上表面，如图32中所示。第二电极3160可以物理地连接到多个发光结构P1、P2、P3、P4、P5、......的每个第二导电类型DBR层。也就是说，第二电极3160可以不仅物理地连接到布置在第二结合焊盘3165下面的多个发光结构P1、P2、......的上表面，而且还可以物理地连接到布置在第一结合焊盘3155下面的多个发光结构P3、P4、......的上表面。
例如，第二电极3160的连接电极3160b可以以具有恒定线宽的线性形状提供，如图32中所示。当然，根据实施例，可以对第二电极3160的连接电极3160b的形状进行各种修改。
根据实施例的半导体器件3200可以包括第二绝缘层3142，如图32和图34中所示。第二绝缘层3142可以布置在第二电极3160上。第二绝缘层3142可以布置在第一绝缘层3141上。
第二绝缘层3142可以布置在P3的发光结构周围。第二绝缘层3142可以围绕P3的发光结构布置在第二电极3160上。第二绝缘层3142可以布置在P4的发光结构周围。第二绝缘层3142可以围绕P4的发光结构布置在第二电极3160上。
另外，第二绝缘层3142可以布置在P3的发光结构和P4的发光结构之间。第二绝缘层3142可以布置在第一导电类型DBR层3113上。第二绝缘层3142可以布置在P3的发光结构和P4的发光结构之间的第二电极3160的连接电极3160b上。
第二绝缘层3142可以布置在第二电极3160的上表面上，该第二电极3160被布置在P3的发光结构的上表面上。第二绝缘层3142可以布置在上电极3160a的上表面上，该上电极3160a布置在第六DBR层3120c的上表面上。第二绝缘层3142可以布置在第二电极3160的上表面上，该第二电极3160布置在P4的发光结构的上表面上。第二绝缘层3142可以布置在上电极3160a的上表面上，该上电极3160a布置在第八DBR层3120d的上表面上。
可以将根据实施例的第二绝缘层3142被设置成暴露在布置第一结合焊盘3155的区域中的多个发光结构P3、P4、......之间布置的第一电极3150的上表面，如图32中所示。此外，第二绝缘层3142可以被设置为暴露在第二结合焊盘3165被布置的区域中的多个发光结构P1、P2、......上布置的第二电极3160的上表面。
另外，根据实施例，第二绝缘层3142可以被布置为暴露在第二结合焊盘3165被布置的区域中的物理地连接多个发光结构的第二电极3160的上表面。此时，可以布置第二绝缘层3142，使得选择性地暴露布置在第一导电类型DBR层3113上的具有线形状的第二电极3160的连接电极3160b。例如，第二绝缘层3142可以布置在连接P1的发光结构和P2的发光结构的连接电极3160b的上表面上，使得第二电极3160不被暴露。另外，第二绝缘层3142可以布置成使得连接P1的发光结构和P5的发光结构的连接电极3160b的上表面被暴露。将参考根据实施例的制造半导体器件的方法来进一步描述第二绝缘层3142的形成。
根据实施例的半导体器件3200可以包括第一结合焊盘3155和第二结合焊盘3165，如图32和图34中所示。根据实施例，第一结合焊盘3155可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。第二结合焊盘3165可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
第一结合焊盘3155可以布置在第二绝缘层3142上。第一结合焊盘3155可以电连接到第一电极3150。第一结合焊盘3155可以连接到通过第一绝缘层3141和第二绝缘层3142暴露的第一电极3150，如图32中所示。将参考图35进一步描述根据实施例的第一结合焊盘3155和第一电极3150之间的电连接。
第二结合焊盘3165可以布置在第二绝缘层3142上。第二结合焊盘3165可以电连接到布置在P3的发光结构的上表面上并且布置在P4的发光结构的上表面上的第二电极3160。
接下来，参考图32和35，将基于布置在第一结合焊盘3155下面的P3的发光结构进一步描述根据实施例的半导体器件3200。图35是沿着图32中所示实施例的半导体器件的线C-C截取的截面图。在参考图32和35描述根据实施例的半导体器件中，可以省略与上述那些重复的描述。
根据实施例的半导体器件3200可以包括布置在第一结合焊盘3155下面的多个发光结构P3、P4、......。根据实施例的P3的发光结构可以包括第一导电类型的第五DBR层3110c、第二导电类型的第六DBR层3120c和第三有源层3115c。
如图35中所示，根据实施例的半导体器件3200可以包括在P3的发光结构的圆周方向中从第五DBR层3110c延伸的第一导电类型DBR层3113。第一导电类型DBR层3113可以物理地连接到第五DBR层3110c。例如，第一导电类型DBR层3113的上表面和第五DBR层3110c的上表面可以布置在同一水平面上。
另外，根据实施例的半导体器件3200可以包括第一电极3150，如图32和图35中所示。第一电极3150可以布置在P3的发光结构和P4的发光结构周围。第一电极3150可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的多个开口。
第一电极3150可以布置在第一导电类型DBR层3113上。第一电极3150可以电连接到第五DBR层3110c。第一电极3150可以布置在P3的发光结构周围的第一导电类型DBR层3113上。
根据实施例的半导体器件3200可以包括第一绝缘层3141，如图32和图35中所示。第一绝缘层3141可以布置在P3的发光结构的侧表面上。第一绝缘层3141可以布置为围绕P3的发光结构的侧表面。第一绝缘层3141可以暴露P3的发光结构的上表面。第一绝缘层3141可以暴露P3的发光结构的第六DBR层3120c的上表面。第一绝缘层3141可以布置在第一电极3150上。
同时，根据实施例的半导体器件3200，如图35中所示，第一绝缘层3141可以暴露第一电极3150的一部分。第一绝缘层3141可以包括在P3的发光结构的外围暴露第一电极3150的上表面的开口。第一绝缘层3141可以在P3的发光结构的外围暴露在第一导电类型DBR层3113上布置的第一电极3150的上表面。
根据实施例的半导体器件3200可以包括第二电极3160，如图32和图35中所示。第二电极3160可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。第二电极3160可以包括在多个发光结构P1、P2、P3、P4、P5、......的上表面上布置的上电极3160a和连接上电极3160a的连接电极3160b。
第二电极3160可以布置在P3的发光结构的上表面上。第二电极3160的上电极3160a可以布置在P3的发光结构的第六DBR层3120c上。第二电极3160的上电极3160a可以布置为与第六DBR层3120c的上表面直接接触。
根据实施例的第二电极3160的连接电极3160b可以连接多个发光结构P1、P2、P3、P4、P5、......的上表面。第二电极3160可以物理地连接到多个发光结构P1、P2、P3、P4、P5、......的每个第二导电类型DBR层。也就是说，第二电极3160可以不仅物理地连接到布置在第二结合焊盘3165下面的多个发光结构P1、P2、......的上表面，而且还可以物理地连接到在第一结合焊盘3155下面布置的多个发光结构P3、P4、......的上表面。
例如，第二电极3160的连接电极3160b可以以具有恒定线宽的线性形状提供，如图32中所示。当然，根据实施例，可以对第二电极3160的连接电极3160b的形状进行各种修改。
根据实施例的半导体器件3200可以包括第二绝缘层3142，如图32和图35中所示。第二绝缘层3142可以布置在第二电极3160上。第二绝缘层3142可以布置在第一绝缘层3141上。
第二绝缘层3142可以布置在P3的发光结构周围。第二绝缘层3142可以布置在P3的发光结构周围的第一绝缘层3141上。第二绝缘层3142可以布置在P3的发光结构上。第二绝缘层3142可以布置在第二电极3160上，该第二电极3160布置在第六DBR层3120c上。
同时，根据实施例的半导体器件3200，如图35中所示，第二绝缘层3142可以包括暴露第一电极3150的一部分的开口。第二绝缘层1142可以在P3的第三发光结构的外围暴露第一电极3150的上表面。第二绝缘层3142可以在P3的第三发光结构的外围暴露在第一导电类型DBR层1113上布置的第一电极3150的上表面。例如，由第二绝缘层3142提供的开口可以布置在连接电极3160b之间的区域上。
如图32和图35中所示，可以将根据实施例的第二绝缘层3142设置成暴露在第一结合焊盘3155被布置的区域中的多个发光结构P3、P4、......之间的第一电极3150的上表面。此外，可以将第二绝缘层3142设置成暴露在第二结合焊盘3165被布置的区域中的被布置在多个发光结构P1、P2、......上的第二电极3160的上表面。
另外，根据实施例，第二绝缘层3142可以被布置为暴露在第二结合焊盘3165被布置的区域中的物理地连接多个发光结构的第二电极1160的上表面。此时，布置第二绝缘层3142，使得选择性地暴露布置在第一导电类型DBR层3113上的具有线形状的第二电极3160的连接电极3160b。例如，第二绝缘层3142可以布置在连接电极3160b的上表面上，该连接电极3160b连接P1的发光结构和P2的发光结构，使得第二电极3160不被暴露。另外，第二绝缘层3142可以被布置为使得连接P1的发光结构和P5的发光结构的连接电极3160b的上表面被暴露。将参考根据实施例的制造半导体器件的方法来进一步描述第二绝缘层3142的形成。
根据实施例的半导体器件3200可以包括第一结合焊盘3155和第二结合焊盘3165，如图32和图35中所示。根据实施例，第一结合焊盘3155可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层。第二结合焊盘3165可以电连接到多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层。
第一结合焊盘3155可以布置在第二绝缘层3142上。第一结合焊盘3155可以电连接到第一电极3150。第一结合焊盘3155可以布置在P3的发光结构上，如如图32和35中所示。第一结合焊盘3155可以通过由第一绝缘层3141和第二绝缘层3142提供的开口连接到第一电极3150。例如，由第一绝缘层3141和第二绝缘层提供的孔隙层3142可以布置在连接电极3160b之间的区域中。
第一结合焊盘3155可以连接到布置在P3的发光结构的外围中的第一导电类型DBR层3113上的第一电极3150。第一结合焊盘3155可以布置为与布置在第一导电类型DBR层3113上的第一电极3150的上表面直接接触。例如，第一结合焊盘3155的下表面可以布置为与布置在第一导电类型DBR层3113上的第一电极3150的下表面直接接触。
第二结合焊盘3165可以布置在第二绝缘层3142上。第二结合焊盘3165可以电连接到布置在P3的发光结构的上表面上的第二电极3160。例如，第二结合焊盘3165的下表面可以布置为与在P3的发光结构上布置的上电极3160a的上表面直接接触。
然后，参考图32、33和35，将基于布置在第一结合焊盘3155下面的P3的发光结构和布置在第二结合焊盘3165下面的P1的发光结构来进一步描述根据实施例的半导体器件3200。在下面的描述中，可以省略与上述重复的描述。
根据实施例的半导体器件3200可以包括布置在第一结合焊盘3155下面的多个发光结构P3、P4、......，如图32和图35中所示。根据实施例的P3的发光结构可以包括第一导电类型的第五DBR层3110c、第二导电类型的第六DBR层3120c和第三有源层3115c。
根据实施例的半导体器件3200可以包括布置在第二结合焊盘3165下面的多个发光结构P1、P2、......，如图32和图33中所示。根据实施例的P1的发光结构可以包括第一导电类型的第一DBR层3110a、第二导电类型的第二DBR层3120a和第一有源层3115a。
另外，根据实施例的半导体器件3200可以包括第一电极3150和第二电极3160。第一电极3150可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的多个开口。第二电极3160可以包括布置在多个发光结构P1、P2、P3、P4、P5、......的上表面上的上电极3160a和连接上电极3160a的连接电极3160b。
第一电极3150可以电连接到第一DBR层3110a和第五DBR层3110c。第一电极3150可以布置在P1的发光结构周围。第一电极3150可以布置在P3的发光结构周围。第一电极3150可以布置在P1的发光结构和P3的发光结构之间。
第二电极3160可以电连接到第二DBR层3120a和第六DBR层3120c。第二电极3160可以布置在P1的发光结构的侧表面上。第二电极3160可以布置在第二DBR层3120a的上表面上。例如，上电极3160a的下表面可以布置为与第二DBR层3120a的上表面直接接触。第二电极3160可以布置在第六DBR层3120c的上表面上。例如，上电极3160a的下表面可以布置为与第六DBR层3120c的上表面直接接触。
根据实施例的第一结合焊盘3155可以布置在P3的发光结构上，如图32和图35中所示。第一结合焊盘3155可以电连接到第一电极3150。例如，第一结合焊盘3155的下表面可以布置为与第一电极3150的上表面直接接触。
根据实施例的第二结合焊盘3165可以布置在P1的发光结构上，如图32和图34中所示。第二结合焊盘3165可以电连接到第二电极3160。例如，第二结合焊盘3165的下表面可以布置为与第二电极3160的上表面直接接触。
同时，根据实施例的第二电极3160可以布置为与第二DBR层3120a的上表面接触，如图33中所示。例如，第二电极3160的上电极3160a的下表面可以布置为与第二DBR层3120a的上表面直接接触。另外，根据实施例的第二电极3160可以布置为与第六DBR层3120c的上表面接触，如图35中所示。例如，第二电极3160的上电极3160a的下表面可以布置为与第六DBR层3120c的上表面直接接触。
另外，第二电极3160可以布置在P1的发光结构和P3的发光结构之间的第一电极3150上，如图32和33中所示。第二电极3160可以围绕P1的发光结构布置在第一电极3150上。连接电极3160b可以围绕P1的发光结构布置在第一电极3150上。第二电极3160可以布置在P1的发光结构周围的第一导电类型DBR层3113上。连接电极3160b可以布置在P1的发光结构周围的第一导电类型DBR层3113上。
第一导电类型DBR层3113可以物理地连接第一DBR层3110a和第五DBR层3110c。第一电极3150可以布置为与第一导电类型DBR层3113的上表面接触。例如，第一电极3150的下表面可以布置为与第一导电类型DBR层3113的上表面直接接触。
根据实施例，第一结合焊盘3155可以布置为与设置第一导电类型DBR层3113的区域中的第一电极3150的上表面接触。例如，在设置第一导电类型DBR层3113的区域中，第一结合焊盘3155的下表面可以布置为与第一电极3150的上表面直接接触。
第一结合焊盘3155可以通过由第一绝缘层3141和第二绝缘层3142提供的开口与第一电极3150的上表面直接接触。例如，由第一绝缘层3141和第二绝缘层3142提供的开口可以布置在连接电极3160b之间的区域中。
同时，根据实施例的半导体器件3200可以进一步包括衬底3105，如图32至图35中所示。多个发光结构P1、P2、P3、P4、P5、......可以布置在衬底3105上。例如，衬底3105可以是生长衬底，在其上多个发光结构P1、P2、P3、P4、P5、......可以被生长。例如，衬底3105可以是本征半导体衬底。
根据实施例的半导体器件3200，可以通过第一结合焊盘3155和第二结合焊盘3165向多个发光结构P1、P2、P3、P4、P5、......供电。此外，第一电极3150可以布置在多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层的上表面上。此外，第二电极3160可以布置在多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层的上表面上。
因此，根据实施例，当向多个发光结构P1、P2、P3、P4、P5、......供电时，不需要通过衬底3105的下表面施加电力。在传统的半导体器件中，当要通过衬底的下表面施加电力时，必须提供衬底3105作为导电衬底。然而，根据实施例的半导体器件3200，衬底3105可以是导电衬底或绝缘衬底。例如，根据实施例的衬底3105可以被设置为本征半导体衬底。
另外，衬底3105可以是附接到多个发光结构P1、P2、P3、P4、P5、......的支撑衬底，其中支撑衬底可以在多个发光结构P1、P2、P3、P4、P5、......被生长在生长衬底上并且生长衬底被去除之后被附接。
同时，根据实施例的半导体器件3200可以被实现为使得光在半导体器件3200的向下方向中发射，如图32至图35中所示。即，根据实施例的半导体器件3200，能够从构成多个发光结构P1、P2、P3、P4、P5、......的有源层在布置第一导电类型DBR层的方向中发射光。可以在衬底3105被布置的方向中从构成多个发光结构P1、P2、P3、P4、P5、......的有源层发射光。
根据实施例，第二电极3160布置在多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层的上表面上，并且第二结合焊盘3165布置在第二电极3160上并与第二电极3160接触。此外，第一电极3150布置在多个发光结构P1、P2、P3、P4、P5、......的第一导电类型DBR层的上表面上，并且第一结合焊盘3155布置在第一电极3150上并与第一电极3150接触。因此，在多个发光结构P1、P2、P3、P4、P5、......中产生的热量能够通过第一结合焊盘3155和第二结合焊盘3165被有效地散发到外部。
同时，在通用半导体器件的情况下，已知由于发光结构中产生的热量，功率转换效率(PCE)显著降低。当通过布置在下部的衬底向发光结构供电时，通常通过衬底执行散热。然而，因为衬底的导热率低，所以难以将发光结构中产生的热量散发到外部。例如，已知GaAs衬底的导热率低至52W/(m*K)。
然而，根据实施例，因为第一结合焊盘3155和第二结合焊盘3165可以连接到外部散热衬底等，所以在多个发光结构P1、P2、P3、P4、P5、......中产生的热量能够被有效地散发到外面。因此，根据实施例，因为半导体器件3200中产生的热量能够被有效地散发到外部，所以能够改善功率转换效率(PCE)。
同时，根据实施例的半导体器件3200，如上所述，光能够在半导体器件3200的向下方向中发射。根据实施例的半导体器件3200，设置在多个发光结构P1、P2、P3、P4、P5、......的下部的第一导电类型DBR层的反射率可以选择为小于设置在多个发光结构P1、P2、P3、P4、P5、........的上部中的第二导电类型DBR层的反射率。因此，在多个发光结构P1、P2、P3、P4、P5、......中产生的光能够朝着半导体器件3200的衬底3105发射。
另外，根据实施例的半导体器件3200，第一绝缘层3141可以设置为DBR层。根据实施例的半导体器件3200，第二绝缘层3142可以被设置为DBR层。根据实施例，第一绝缘层3141和第二绝缘层3142中的至少一个可以设置为DBR层。因此，在多个发光结构P1、P2、P3、P4、P5、......中产生的光被布置在上部的第一绝缘层3141和第二绝缘层3142反射，并且能够被有效地向下提取。
例如，第一绝缘层3141和第二绝缘层3142中的至少一个可以被设置为通过将SiO2和TiO2堆叠为多个层而形成的DBR层。此外，第一绝缘层3141和第二绝缘层3142中的至少一个可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。此外，第一绝缘层3141和第二绝缘层3142中的至少一个可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
同时，在传统的半导体器件中，当通过衬底向发光结构供电时，衬底必须是导电的。因此，当应用导电半导体衬底时，将掺杂剂添加到衬底以改善导电性。然而，添加到衬底的掺杂剂引起发射光的吸收和散射，这可能导致功率转换效率(PCE)的降低。
然而，根据实施例的半导体器件3200，如上所述，因为衬底3105可以不是导电衬底，所以可以不向衬底3105添加额外的掺杂剂。因此，掺杂剂没有被添加到根据实施例的衬底3105中，能够减少衬底3105中的掺杂剂的吸收和散射。因此，根据实施例，可以在向下方向中有效地提供在多个发光结构P1、P2、P3、P4、P5、......中产生的光，并且能够改善功率转换效率(PCE)。
另外，根据实施例的半导体器件3200还可以包括设置在衬底3105的下表面上的抗反射层。抗反射层能够防止从半导体器件3200发射的光被反射在衬底3105的表面上，并且透射光，从而改善由于反射引起的光损失。
同时，在传统半导体器件的情况下，作为向多个发光结构提供电力的方法，结合焊盘被布置在衬底的上表面上的外部区域中。因此，发生损耗，其中发光结构不能通过布置结合焊盘的区域形成。
然而，根据实施例的半导体器件，因为结合焊盘被设置在形成发光结构的区域上，所以可以不在衬底上的外部区域中设置用于形成结合焊盘的额外空间。因此，根据实施例的半导体器件，能够减小在其上形成有半导体器件的衬底的面积，从而能够增加能够相对于晶片的相同面积制造的半导体器件的数量。
在下文中，将参考附图描述根据本发明的实施例的制造半导体器件的方法。在解释根据实施例的制造半导体器件的方法时，可以省略与参考图32至图35描述的那些重复的描述。
首先，图36a至36d是示出在根据本发明的实施例的制造半导体器件的方法中形成发光结构的示例的视图。图36a是示出根据实施例的半导体器件的制造方法形成发光结构的步骤的平面图，图36b是沿着图36a中所示实施例的半导体器件的线A-A截取的截面图，图36c是沿着图36a中所示实施例的半导体器件的线B-B截取的截面图，并且图36d是沿着图36a中所示实施例的半导体器件的线C-C截取的截面图。
根据制造实施例的半导体器件的方法，多个发光结构P1、P2、P3、P4、P5、......可以形成在衬底3105上，如图36a至36d中所示。
衬底3105可以是选自本征半导体衬底、导电衬底和绝缘衬底中的任何一种。例如，衬底3105可以是GaAs本征半导体衬底。衬底3105可以设置有选自包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)和诸如Si、Ge、AlN、GaAs、ZnO、SiC等的载体晶片的导电材料中的至少一种。
例如，可以在衬底3105上顺序地形成第一导电类型DBR层、有源层和第二导电类型DBR层。可以通过对于第二导电类型DBR层和有源层的台面蚀刻被形成多个发光结构P1、P2、P3、P4、P5、.......。
多个发光结构P1、P2、P3、P4、......可以包括第一导电类型DBR层3110a、3110b、3110c、3110d、...；有源层3115a、3115b、3115c、3115d、......；孔隙层3117a、3117b、3117c、3117d、......；以及第二导电类型DBR层3120a、3120b、3120c、3120d、.......。可以在多个发光结构P1、P2、P3、P4、P5、......周围提供第一导电类型DBR层3113。第一导电类型DBR层3113可以布置在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
例如，多个发光结构P1、P2、P3、P4、......可以生长为多个化合物半导体层。多个发光结构P1、P2、P3、P4、......可以通过电子束蒸发器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发器、溅射、金属有机化学气相沉积(MOCVD)等来形成。
构成多个发光结构P1、P2、P3、P4、......的第一导电类型DBR层3110a、3110b、3110c、3110d、......可以由掺杂有第一导电类型掺杂剂的II-VI族或者III-V族化合物半导体中的至少一个。例如，第一导电类型DBR层3110a、3110b、3110c、3110d、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。例如，第一导电类型DBR层3110a、3110b、3110c、3110d、......可以由具有AlxGa1-xAs(0<x<1)/AlxGa1-xAs(0<y<1)的组成式的半导体材料设置。第一导电类型DBR层3110a、3110b、3110c、3110d、......可以是掺杂有第一导电类型掺杂剂的n型半导体层，该第一导电类型掺杂剂是诸如Si、Ge、Sn、Se、Te的n型掺杂剂等等。第一导电类型DBR层3110a、3110b、3110c、3110d、......可以是通过交替布置不同的半导体层而具有λ/4n的厚度的DBR层。
构成多个发光结构P1、P2、P3、P4、......的有源层3115a、3115b、3115c、3115d、......可以由III-V族或II-VI族化合物半导体中的至少一种设置。例如，有源层3115a、3115b、3115c、3115d、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。当有源层3115a、3115b、3115c、3115d、......以多阱结构实现时，有源层3115a、3115b、3115c、3115d、......可以包括交替布置的多个阱层和多个阻挡层。例如，多个阱层可以由具有InpGa1-pAs(0≤p≤1)的组成式的半导体材料设置。阻挡层可以由具有例如InqGa1-qAs(0≤q≤1)的组成式的半导体材料设置。
构成多个发光结构P1、P2、P3、P4、......的孔隙层3117a、3117b、3117c、3117d、......可以布置在有源层3115a、3115b、3115c、3115d、......上。孔隙层3117a、3117b、3117c、3117d、......可以包括在中心部分处的圆形开口。孔隙层3117a、3117b、3117c、3117d、......可以包括限制电流移动的功能，以便将电流集中到有源层3115a、3115b、3115c、3115d、......的中心部分。也就是说，孔隙层3117a、3117b、3117c、3117d、......能够调节谐振波长并调节光束角度以从有源层3115a、3115b、3115c、3115d、......在垂直方向中发射光。孔隙层3117a、3117b、3117c、3117d、......可以包括诸如SiO2或Al2O3的绝缘材料。孔隙层3117a、3117b、3117c、3117d、......可以具有比有源层3115a、3115b、3115c、3115d、......；第一导电类型DBR层3110a、3110b、3110c、3110d、......和第二导电类型DBR层3120a、3120b、3120c、3120d、.......更高的带隙能量。
构成多个发光结构P1、P2、P3、P4、......的第二导电类型DBR层3120a、3120b、3120c、3120d、......可以由掺杂有第二导电类型掺杂剂的III-V族或者II-VI族化合物半导体中的至少一种设置。例如，第二导电类型DBR层3120a、3120b、3120c、3120d、......可以是包括GaAs、GaAl、InP、InAs和GaP的组中的一种。第二导电类型DBR层3120a、3120b、3120c、3120d、......可以由具有AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)的组成式的半导体材料形成。第二导电类型DBR层3120a、3120b、3120c、3120d、......可以是具有第二导电类型掺杂剂的p型半导体层，该第二导电类型掺杂剂是诸如Mg、Zn、Ca、Sr和Ba的p型掺杂剂。第二导电类型DBR层3120a、3120b、3120c、3120d、......可以是通过交替布置不同的半导体层而具有λ/4n的厚度的DBR层。
例如，第二导电类型DBR层3120a、3120b、3120c、3120d、......可以具有比第一导电类型DBR层3110a、3110b、3110c、3110d、......更高的反射率。例如，第二导电类型DBR层3120a、3120b、3120c、3120d、......和第一导电类型DBR层3110a、3110b、3110c、3110d、......能够在垂直方向中形成反射率为90％或者更多的谐振腔。此时，所产生的光能够通过第一导电类型DBR层3110a、3110b、3110c、3110d、......发射到外部，第一导电类型DBR层3110a、3110b、3110c、3110d、......低于第二导电类型DBR层3120a、3120b、3120c、3120d、......的反射率。
接下来，如图37a至37d中所示，可以形成第一电极3150。
图37a至37d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一电极的示例的视图。图37a是示出根据实施例的半导体器件的制造方法形成第一电极的步骤的平面图，图37b是沿着图37a中所示实施例的半导体器件的线A-A截取的截面图，图37c是沿着图37a中所示实施例的半导体器件的线B-B线截取的截面图，并且图37d是沿着图37a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，第一电极3150可以围绕多个发光结构P1、P2、P3、P4、P5、......形成，如图37a至37d中所示。第一电极3150可以形成在第一导电类型DBR层3113上，并且可以包括暴露多个发光结构P1、P2、P3、P4、P5、......的开口。第一电极3150可以形成在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
例如，第一电极3150的面积Ae可以大于多个发光结构P1、P2、P3、P4、P5、......的面积Am。这里，多个发光结构P1、P2、P3、P4、P5、......的面积Am可以指示没有被台面蚀刻刻蚀的剩余的有源层3115a、3115b、3115c、3115d、......的面积。Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、P5、......的面积Am相对于第一电极3150的面积Ae，例如，可以被提供为大于25％。根据实施例的半导体器件3200，可以根据应用示例对多个发光结构P1、P2、P3、P4、P5、......的数量和直径进行各种修改。
根据实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、P5、......的面积Am相对于第一电极3150的面积Ae，可以被设置在例如25％至70％的范围内。根据另一实施例，Am/Ae的比率，即，多个发光结构P1、P2、P3、P4、P5、......的面积Am相对于第一电极3150的面积Ae，可以设置在例如30％至60％的范围内。
根据实施例的半导体器件3200的应用示例，能够不同地改变布置在半导体器件3200中的多个发光结构P1、P2、P3、P4、P5、......的数量和直径。上述[表1]示出作为一个示例的被设置为621个发光结构的半导体器件的数据。
例如，第一电极3150可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr以及包括上述两种或多种材料的那些合金的组的材料形成。第一电极3150可以由一层或多层形成。作为第一电极3150，可以应用多个金属层作为反射金属，并且可以应用Cr、Ti等作为粘合层。例如，第一电极3150可以由Cr/Al/Ni/Au/Ti层形成。
然后，如图38a至38d中所示，第一绝缘层3141可以形成在第一电极3150上。
图38a至38d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一绝缘层的示例的视图。图38a是示出根据实施例的制造半导体器件的方法形成第一绝缘层的步骤的平面图，图38b是沿着根据图38a中所示实施例的半导体器件的线A-A截取的截面图，图38c是沿着根据图38a中所示实施例的半导体器件的B-B线的截面图，并且图38d是沿着根据图38a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，如图38a至38d中所示，暴露多个发光结构P1、P2、P3、P4、P5、......的上表面的第一绝缘层3141可以形成在第一电极3150上。第一绝缘层3141可以形成在多个发光结构P1、P2、P3、P4、P5、......的侧表面上。第一绝缘层3141可以形成在第一导电类型DBR层3113上。第一绝缘层3141可以形成在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
第一绝缘层3141可以设置为绝缘材料。例如，第一绝缘层3141可以由选自包括SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一种材料形成。另外，第一绝缘层3141可以由DBR层形成。根据实施例，因为第一绝缘层3141被设置为DBR层，所以在多个发光结构P1、P2、P3、P4、P5、......中产生的光能够被有效地向下反射和提取。例如，第一绝缘层3141可以设置为通过堆叠SiO2和TiO2作为多个层而形成的DBR层。另外，第一绝缘层3141可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，第一绝缘层3141可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
另外，如图39a至39d中所示，第二电极3160可以形成在第一绝缘层3141上。
图39a至39d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二电极的示例的视图。图39a是示出根据实施例的制造半导体器件的方法形成第二电极的步骤的平面图，图39b是沿着根据图39a中所示实施例的半导体器件的线A-A截取的截面图，图39c是沿着根据图39a中所示实施例的半导体器件的B-B线截取的截面图，并且图39d是沿着根据图39a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，如图39a至39d中所示，包括上电极3160a和连接电极3160b的第二电极3160可以形成在第一绝缘层3141上。上电极3160a可以形成在由第一绝缘层3141暴露的多个发光结构P1、P2、P3、P4、P5、......的上表面上。连接电极3160b可以连接上电极3160a。
上电极3160a可以形成在构成多个发光结构P1、P2、P3、P4、P5、......的第二导电类型DBR层的上表面上。连接电极3160b可以将布置在多个发光结构P1、P2、P3、P4、P5、......上的上电极3160a彼此连接。连接电极3160b可以形成在多个发光结构P1、P2、P3、P4、P5、......之间的区域中。
例如，第二电极3160的连接电极3160b可以以具有恒定线宽的线性形状提供。当然，根据实施例，可以对第二电极3160的连接电极3160b的形状进行各种修改。
例如，第二电极3160可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr以及包括上述两种或多种材料的那些合金的组的材料形成。第二电极3160可以由一层或多层形成。作为第二电极3160，可以应用多个金属层作为反射金属，并且可以应用Cr、Ti等作为粘合层。例如，第二电极3160可以由Cr/Al/Ni/Au/Ti层形成。
接下来，如图40a至40d中所示，可以在第二电极3160上形成第二绝缘层3142。
图40a至40d是示出在根据本发明的实施例的制造半导体器件的方法中形成第二绝缘层的示例的视图。图40a是示出根据实施例的制造半导体器件的方法形成第二绝缘层的步骤的平面图，图40b是沿着根据图40a中所示实施例的半导体器件的线A-A截取的截面图，图40c是沿着根据图40a中所示的实施例的半导体器件的线B-B截取的截面图，并且图40d是沿着根据图40a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，如图40a至40d中所示，第二绝缘层3142可以形成为暴露布置在多个发光结构P1、P2、P3、P4、P5、......之间的区域下面的第一电极3150。第二绝缘层3142可以包括暴露第一电极3150的第一开口。另外，第二绝缘层3142可以包括暴露第二电极3160的上电极3160a的第二开口。
另外，第二绝缘层3142可以形成为选择性地暴露布置在第一导电类型DBR层3113上的具有线形状的第二电极3160的连接电极3160b。例如，第二绝缘层3142可以形成在连接P1的发光结构和P2的发光结构的连接电极3160b的上表面上，使得第二电极3160不被暴露。另外，第二绝缘层3142可以形成为暴露连接P1的发光结构和P5的发光结构的连接电极3160b的上表面。
第二绝缘层3142可以被设置为绝缘材料。例如，第二绝缘层3142可以由选自包括SiO2、TiO2、Ta2O5、SiOx、SiOxNy、Si3N4、以及Al2O3的组中的至少一种材料形成。另外，第二绝缘层3142可以由DBR层形成。根据实施例，因为第二绝缘层3142由DBR层提供，所以在多个发光结构P1、P2、P3、P4、P5、......中产生的光能够被有效地向下反射和提取。例如，第二绝缘层3142可以被设置为通过堆叠SiO2和TiO2作为多个层而形成的DBR层。另外，第二绝缘层3142可以设置为通过堆叠Ta2O3和SiO2作为多个层而形成的DBR层。另外，第二绝缘层3142可以设置为通过堆叠SiO2和Si3N4作为多个层而形成的DBR层。
然后，如图41a至41d中所示，可以在第二绝缘层3142上形成第一结合焊盘3155和第二结合焊盘3165。
图41a至41d是示出在根据本发明的实施例的制造半导体器件的方法中形成第一结合焊盘和第二结合焊盘的示例的视图。图41a是示出根据实施例的制造半导体器件的方法形成第一结合焊盘和第二结合焊盘的步骤的平面图，图41b是沿着根据图41a中所示实施例的半导体器件的线A-A截取的截面图，图41c是沿着根据图41a中所示实施例的半导体器件的B-B线截取的截面图，并且图41d是沿着根据图41a中所示实施例的半导体器件的线C-C截取的截面图。
根据实施例，第一结合焊盘3155和第二结合焊盘3165可以彼此间隔开地形成在第二绝缘层3142上，如图41a至41d中所示。
第一结合焊盘3155可以布置在第一开口上以电连接到第一电极3150。例如，第一结合焊盘3155的下表面可以布置为通过第一开口与第一电极3150的上表面直接接触。
第二结合焊盘3165可以布置在第二开口上并且电连接到第二电极3160。例如，第二结合焊盘3165的下表面可以布置为通过第二开口与第二电极3160的上表面直接接触。
例如，第一结合焊盘3155和第二结合焊盘3165可以由选自包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Ti、W、Cr、Cu和包括上述两种或更多种材料的那些合金的组中的材料形成。第一结合焊盘3155和第二结合焊盘3165可以由一层或多层形成。第一结合焊盘3155和第二结合焊盘3165可以包括诸如Cr、Cu等的扩散阻挡金属，以防止Sn从焊料接合扩散。例如，第一结合焊盘3155和第二结合焊盘172可以由包括Ti、Ni、Cu、Cr和Au的多个层形成。
同时，根据上述实施例的半导体器件能够被附接到子基台并以半导体器件封装的形式提供。
图42是示出根据本发明的实施例的半导体器件封装的视图。在参考图42描述根据实施例的半导体器件封装中，可以省略与上述半导体器件有关的描述。
根据实施例的半导体器件封装6000可以包括子基台6300和布置在子基台6300上的半导体器件6200，如图42中所示。
半导体器件6200可以包括第一结合焊盘6155和第二结合焊盘6165。第一结合焊盘6155和第二结合焊盘6165可以布置在半导体器件6200的第一表面S1上。此外，半导体器件6200可以包括沿着与第一表面S1相反的方向布置的第二表面S2。
根据实施例，半导体器件6200可以通过第一结合焊盘6155和第二结合焊盘6165布置在子基台6300上。第一结合焊盘6155和第二结合焊盘6165可以电连接到子基台6300。子基台6300可以包括向半导体器件6200提供电力的电路板。
如上所述，根据实施例的半导体器件6200可以通过第二表面S2发射所产生的光。半导体器件6200可以通过第二表面S2向外部提供光束，该第二表面S2是在其上形成第一结合焊盘6155和第二结合焊盘6165的第一表面S1的相对表面。
根据实施例的半导体器件封装6000，能够通过子基台6300向半导体器件6200供电。此外，半导体器件封装6000能够通过子基台6300有效地散发在半导体器件6200中产生的热量。
根据实施例，子基台6300可以包括电连接到半导体器件6200的电路。例如，子基台6300可以基于诸如硅(Si)、氮化铝(AlN)等的材料形成。
同时，图43是示出根据本发明的实施例的半导体器件封装的另一示例的图。在参考图43描述实施例的半导体器件封装中，可以省略与上述半导体器件和半导体器件封装的描述重复的描述。
根据实施例的半导体器件封装7000可以包括子基台7300和布置在子基台7300上的半导体器件7200，如图43中所示。
半导体器件7200可以包括第一结合焊盘7155和第二结合焊盘7165。第一结合焊盘7155和第二结合焊盘7165可以布置在半导体器件7200的第一表面S1上。此外，半导体器件7200可以包括沿着与第一表面S1相反的方向布置的第二表面S2。
根据实施例，半导体器件7200可以通过第一结合焊盘7155和第二结合焊盘7165布置在子基台7300上。第一结合焊盘7155和第二结合焊盘7165可以电连接到子基台7300。子基台7300可以包括向半导体器件7200提供电力的电路板。
如上所述，根据实施例的半导体器件7200可以通过第二表面S2发射所产生的光。半导体器件7200可以通过第二表面S2向外部提供光束，该第二表面S2是在其上形成第一结合焊盘7155和第二结合焊盘7165的第一表面S1的相对表面。
根据实施例的半导体器件封装7000，能够通过子基台7300向半导体器件7200供电。此外，半导体器件封装7000能够通过子基台7300有效地散发在半导体器件7200中产生的热量。
根据实施例，子基台7300可以包括电连接到半导体器件7200的电路。例如，子基台7300可以基于诸如硅(Si)、氮化铝(AlN)等等的材料形成。
同时，上述半导体器件和半导体器件封装可以应用于物体检测、三维运动识别和IR照射。此外，上述半导体器件和半导体器件封装可以应用于用于自动驾驶的光检测和测距(LiDAR)、盲点检测(BSD)和高级驾驶员辅助系统(ADAS)的领域。另外，上述半导体器件和半导体器件封装也可以应用于人机界面(HMI)领域。
根据实施例的半导体器件和半导体器件封装可以应用于接近传感器、自动聚焦装置等作为物体检测装置的示例。例如，根据实施例的物体检测装置可以包括发射光的发光单元和接收光的光接收单元。作为发光单元的示例，可以应用参考图15和图24描述的半导体器件封装中的任何一个。可以应用光电二极管作为光接收单元的示例。光接收单元可以通过从发光单元发射的光接收从物体反射的光。
另外，自动聚焦设备可以不同地应用于移动终端、相机、车辆传感器、光通信设备等。自动聚焦装置可以应用于用于多位置检测的各种领域，以检测主题的位置。
图44是应用包括根据本发明的实施例的半导体器件封装的自动聚焦装置的移动终端的透视图。
如图44中所示，实施例的移动终端8500可以包括相机模块8520、闪光灯模块8530和设置在后侧的自动聚焦装置8510。这里，自动聚焦装置8510可以包括根据上述实施例的半导体器件封装中的任何一个作为发光单元。
闪光模块8530可以包括发射光并且被布置在内部的发光器件。可以通过移动终端的相机操作或用户的控制来操作闪光灯模块8530。相机模块8520可以包括图像拍摄功能和自动对焦功能。例如，相机模块8520可以包括使用图像的自动对焦功能。
自动聚焦装置8510可以包括使用激光的自动聚焦功能。自动聚焦装置8510可以主要在近距离，例如10m或更小，或暗环境中使用，在暗环境中使用相机模块8520的图像的自动聚焦功能退化。自动聚焦装置8510可以包括发光单元，该发光单元包括垂直腔表面发射激光器(VCSEL)半导体器件；以及光接收单元，诸如光电二极管，其将光能转换成电能。
在以上实施例中描述的特征、结构、效果等被包括在至少一个实施例中，并且不仅限于一个实施例。此外，关于实施例中描述的特征、结构、效果等，可以通过本领域的普通技术人员的组合或修改来实现其他实施例。因此，与组合和修改相关的内容应被解释为包括在实施例的范围内。
尽管已经在前述描述中提出并阐述优选实施例，但是本发明不应被解释为限于此。对于本领域的普通技术人员来说将会显而易见的是，在不脱离本发明的实施例的固有特征的情况下，范围内未示出的各种变形和修改是可用的。例如，可以通过修改来执行实施例中具体示出的每个组件。另外，显而易见的是，与修改和变形相关的差异被包括在本发明的所附权利要求中设定的实施例的范围内。
工业实用性
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，具有能够提供优异的散热特性的优点。
根据半导体器件、制造半导体器件的方法、半导体器件封装以及物体检测装置，具有能够改善光提取效率并且能够提供高输出的光的优点。
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，具有能够改善功率转换效率的优点。
根据半导体器件、制造半导体器件的方法、半导体器件封装和物体检测装置，具有能够降低制造成本并且能够改善可靠性的优点。

Claims (11)

1.一种半导体器件，包括：
多个发光结构，包括第一发光结构和第二发光结构，所述第一发光结构包括第一导电类型的第一DBR层、在所述第一DBR层上布置的第一有源层、以及在所述第一有源层上布置的第二导电类型的第二DBR层，所述第二发光结构包括第一导电类型的第三DBR层、在所述第三DBR层上布置的第二有源层、以及在所述第二有源层上布置的第二导电类型的第四DBR层；
虚设结构，所述虚设结构被布置成与所述第二DBR层和所述第四DBR层间隔开，并且包括第一导电类型DBR层和在所述第一导电类型DBR层上布置的第二导电类型DBR层；
导电衬底，所述第一发光结构、所述第二发光结构及所述虚设结构设置在所述导电衬底上；
抗反射层，设置在所述导电衬底的下表面上；
第一电极，所述第一电极与所述第一DBR层、所述第三DBR层和所述第一导电类型DBR层电连接；
绝缘层，所述绝缘层被设置在所述第一发光结构、所述第二发光结构和所述第一电极上，包括暴露所述第一发光结构和所述第二发光结构的上表面的开口，并且为DBR层；
焊盘电极，所述焊盘电极从所述第一电极延伸并被直接布置在所述虚设结构的所述第二导电类型DBR层上；
第一结合焊盘，所述第一结合焊盘被布置在位于所述第二导电类型DBR层上的所述焊盘电极上并与所述焊盘电极直接接触；以及
第二结合焊盘，所述第二结合焊盘通过所述绝缘层的开口与所述第二DBR层和所述第四DBR层的上表面共同直接接触，
其中，所述第一DBR层、所述第三DBR层和所述第一导电类型DBR层被一体化地连接和布置，
其中，所述虚设结构的所述第一导电类型DBR层与所述第二导电类型DBR层被共同电连接，
其中，当从光轴方向看时，所述第一电极包括多个开口，所述第一发光结构的所述第二DBR层和所述第二发光结构的所述第四DBR层被布置在多个所述开口中，
其中，所述第一DBR层的反射率小于所述第二DBR层，
其中，所述导电衬底的下表面设置有第一凹部和第二凹部，所述第一凹部和所述第一发光结构在垂直于所述导电衬底的上表面的方向上彼此重叠，所述第二凹部和所述第二发光结构在垂直于所述导电衬底的上表面的方向上彼此重叠，
其中，所述发光结构的面积与所述第一电极的面积比例设置在30％到60％的范围内，
其中，所述第一发光结构和所述第二发光结构被布置在第一区域中，
其中，当在从所述第一发光结构和所述第二发光结构发射的光的光轴方向中观察时，所述虚设结构被布置在所述第一区域的外围处的第二区域中，以及
其中，所述第二区域以闭环形状环绕所述第一区域。
2.根据权利要求1所述的半导体器件，
其中，所述第一结合焊盘与所述虚设结构的第一导电类型DBR层电连接，以及
其中，所述第一结合焊盘被布置成与所述第二DBR层和所述第四DBR层间隔开。
3.根据权利要求2所述的半导体器件，
其中，所述第二结合焊盘被布置成与所述第一结合焊盘间隔开。
4.根据权利要求1所述的半导体器件，其中，所述绝缘层被布置在所述第一发光结构、所述第二发光结构和所述虚设结构中的每个之间，以及
其中，所述绝缘层被布置在所述第二DBR层、所述第四DBR层和所述第二导电类型DBR层中的每个之间。
5.根据权利要求1所述的半导体器件，其中，
所述第一凹部的宽度等于或大于所述第一发光结构的第一发光孔的直径，
所述第一凹部的上表面包括凹透镜形状或凸透镜形状。
6.根据权利要求1所述的半导体器件，其中，所述第一DBR层、所述第三DBR层和所述第一导电类型DBR层在与从所述第一发光结构和所述第二发光结构发射的光的光轴垂直的方向中彼此物理地连接。
7.根据权利要求2所述的半导体器件，其中，所述第一结合焊盘被布置为在从所述第一发光结构和所述第二发光结构发射的光的光轴方向中与所述第一导电类型DBR层重叠。
8.根据权利要求3所述的半导体器件，其中，所述第二结合焊盘被布置为在从所述第一发光结构和所述第二发光结构发射的光的光轴方向中与所述第二DBR层和所述第四DBR层重叠。
9.根据权利要求1所述的半导体器件，其中，所述虚设结构的所述第一导电类型DBR层和所述第二导电类型DBR层被共同电连接。
10.一种半导体器件封装，包括：
子基台；以及
根据权利要求1至9中的任一项所述的半导体器件，并且所述半导体器件被布置在所述子基台上。
11.一种物体检测装置，包括：
根据权利要求10所述的半导体器件封装；以及
光接收单元，所述光接收单元接收从所述半导体器件封装发射的光的反射光。
CN201880008015.9A 2017-01-25 2018-01-25 半导体器件 Active CN110214380B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2017-0012006 2017-01-25
KR1020170012006A KR20180087679A (ko) 2017-01-25 2017-01-25 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR1020170040526A KR102327777B1 (ko) 2017-03-30 2017-03-30 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR10-2017-0040524 2017-03-30
KR1020170040524A KR102308692B1 (ko) 2017-03-30 2017-03-30 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR10-2017-0040526 2017-03-30
PCT/KR2018/001131 WO2018139877A1 (ko) 2017-01-25 2018-01-25 반도체 소자

Publications (2)

Publication Number Publication Date
CN110214380A CN110214380A (zh) 2019-09-06
CN110214380B true CN110214380B (zh) 2024-04-09

Family

ID=62979689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880008015.9A Active CN110214380B (zh) 2017-01-25 2018-01-25 半导体器件

Country Status (5)

Country Link
US (1) US11637227B2 (zh)
EP (1) EP3576166A4 (zh)
JP (1) JP6862556B2 (zh)
CN (1) CN110214380B (zh)
WO (1) WO2018139877A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3633807B1 (en) * 2017-05-31 2021-12-29 Sony Group Corporation Light-emitting element and light-emitting element manufacturing method
US11594859B2 (en) * 2017-07-18 2023-02-28 Sony Corporation Light emitting element and light emitting element array
JP7079106B2 (ja) * 2018-01-24 2022-06-01 シャープ株式会社 画像表示素子、及び画像表示素子の製造方法
US20190237629A1 (en) * 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
US11462888B2 (en) * 2018-10-12 2022-10-04 Lumentum Operations Llc Emitter array with multiple groups of interspersed emitters
CN115473120A (zh) * 2022-11-02 2022-12-13 苏州立琻半导体有限公司 表面发射激光器器件、封装结构和发光器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1596441A2 (en) * 2004-05-11 2005-11-16 Stanley Electric Co., Ltd. Semiconductor light emitting device on insulating substrate and its manufacture method
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
CN102074893A (zh) * 2009-11-24 2011-05-25 株式会社村田制作所 面发光元件
KR20160081075A (ko) * 2014-12-30 2016-07-08 일진엘이디(주) 개선된 접촉층을 갖는 발광소자
CN105874662A (zh) * 2013-04-22 2016-08-17 三流明公司 用于高频率操作的光电器件的多光束阵列的微透镜
CN107431103A (zh) * 2015-03-26 2017-12-01 Lg 伊诺特有限公司 发光二极管封装和照明设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114858A (ja) 1998-09-30 2000-04-21 Fujitsu General Ltd スロット給電型マイクロストリップアンテナ
US6658041B2 (en) 2002-03-20 2003-12-02 Agilent Technologies, Inc. Wafer bonded vertical cavity surface emitting laser systems
DE60215303D1 (de) 2002-04-25 2006-11-23 Avalon Photonics Ag Hochgeschwindigkeitstauglicher Vertikalresonator-Oberflächenemissionslaser (VCSEL) mit niedriger Parasitärkapazität
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
CN100461561C (zh) * 2004-01-07 2009-02-11 浜松光子学株式会社 半导体发光元件及其制造方法
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP4359263B2 (ja) 2005-05-18 2009-11-04 ローム株式会社 半導体発光装置
JP2009246291A (ja) * 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
US7949024B2 (en) * 2009-02-17 2011-05-24 Trilumina Corporation Multibeam arrays of optoelectronic devices for high frequency operation
US8995493B2 (en) * 2009-02-17 2015-03-31 Trilumina Corp. Microlenses for multibeam arrays of optoelectronic devices for high frequency operation
JP5515445B2 (ja) 2009-06-19 2014-06-11 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP5527714B2 (ja) 2009-11-18 2014-06-25 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
US8416821B2 (en) * 2010-06-11 2013-04-09 Ricoh Company, Ltd. Surface emitting laser element, surface emitting laser array, optical scanning unit, image forming apparatus and method of manufacturing surface emitting laser element
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
US8675706B2 (en) 2011-12-24 2014-03-18 Princeton Optronics Inc. Optical illuminator
US20130163627A1 (en) * 2011-12-24 2013-06-27 Princeton Optronics Laser Illuminator System
TWI572054B (zh) * 2012-03-16 2017-02-21 晶元光電股份有限公司 高亮度發光二極體結構與其製造方法
EP3000157B1 (en) 2012-04-20 2018-12-12 Trilumina Corporation Microlenses for multibeam arrays of optoelectronic devices for high frequency operation
KR102027301B1 (ko) * 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드
US20150311673A1 (en) 2014-04-29 2015-10-29 Princeton Optronics Inc. Polarization Control in High Peak Power, High Brightness VCSEL
KR20160027875A (ko) 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
JP6539980B2 (ja) 2014-10-22 2019-07-10 富士ゼロックス株式会社 面発光型半導体レーザ素子および面発光型半導体レーザ素子の製造方法
JP2016146417A (ja) * 2015-02-09 2016-08-12 パナソニックＩｐマネジメント株式会社 半導体発光装置及びそれを用いた距離計測装置並びに距離計測装置の駆動方法
JP2017084899A (ja) 2015-10-26 2017-05-18 株式会社リコー 面発光レーザアレイ及び面発光レーザアレイの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1596441A2 (en) * 2004-05-11 2005-11-16 Stanley Electric Co., Ltd. Semiconductor light emitting device on insulating substrate and its manufacture method
JP2008118024A (ja) * 2006-11-07 2008-05-22 Sony Corp 発光素子及びその製造方法
CN102074893A (zh) * 2009-11-24 2011-05-25 株式会社村田制作所 面发光元件
CN105874662A (zh) * 2013-04-22 2016-08-17 三流明公司 用于高频率操作的光电器件的多光束阵列的微透镜
KR20160081075A (ko) * 2014-12-30 2016-07-08 일진엘이디(주) 개선된 접촉층을 갖는 발광소자
CN107431103A (zh) * 2015-03-26 2017-12-01 Lg 伊诺特有限公司 发光二极管封装和照明设备

Also Published As

Publication number Publication date
JP6862556B2 (ja) 2021-04-21
WO2018139877A1 (ko) 2018-08-02
EP3576166A4 (en) 2020-12-16
CN110214380A (zh) 2019-09-06
US11637227B2 (en) 2023-04-25
EP3576166A1 (en) 2019-12-04
JP2020504908A (ja) 2020-02-13
US20190386189A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
CN110214380B (zh) 半导体器件
CN109075184B (zh) 发光二极管
JP6781838B2 (ja) 半導体素子パッケージ及びその製造方法
KR102569576B1 (ko) 반도체 소자 패키지
KR102623614B1 (ko) 수직 캐비티 표면 방출 레이저 반도체 소자, 광 전송 모듈 및 광 전송 장치
KR102474696B1 (ko) 반도체 소자 및 제조 방법
EP3627638B1 (en) Laser diode
KR20180052265A (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
KR102327777B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102093816B1 (ko) 반도체 소자
KR102385937B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR102308692B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR20180087679A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102250471B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102212952B1 (ko) 반도체 소자
KR102250479B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102620728B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102311599B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지
KR102595923B1 (ko) 광 전송 모듈 및 광 전송 장치
KR20200011190A (ko) 표면발광레이저 소자, 표면발광레이저 패키지 및 이를 포함하는 발광장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210716

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: LG INNOTEK Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Liyu Semiconductor Co.,Ltd.

Address before: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant before: Suzhou Leyu Semiconductor Co.,Ltd.

GR01 Patent grant