KR102620728B1 - 반도체 소자, 반도체 소자 패키지, 객체 검출 장치 - Google Patents

반도체 소자, 반도체 소자 패키지, 객체 검출 장치 Download PDF

Info

Publication number
KR102620728B1
KR102620728B1 KR1020170016076A KR20170016076A KR102620728B1 KR 102620728 B1 KR102620728 B1 KR 102620728B1 KR 1020170016076 A KR1020170016076 A KR 1020170016076A KR 20170016076 A KR20170016076 A KR 20170016076A KR 102620728 B1 KR102620728 B1 KR 102620728B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
substrate
micrometers
light emitting
electrode
Prior art date
Application number
KR1020170016076A
Other languages
English (en)
Other versions
KR20180091209A (ko
Inventor
이건화
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170016076A priority Critical patent/KR102620728B1/ko
Publication of KR20180091209A publication Critical patent/KR20180091209A/ko
Application granted granted Critical
Publication of KR102620728B1 publication Critical patent/KR102620728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.
실시 예에 따른 반도체 소자는, 기판, 기판 위에 배치된 발광구조물, 제1 전극, 제2 전극을 포함할 수 있다.
실시 예에 따른 발광구조물은, 제1 도전형 DBR층, 제2 도전형 DBR층, 제1 도전형 DBR층과 제2 도전형 DBR층 사이에 배치된 활성층을 포함하며, 활성층에서 생성된 빛을 제2 도전형 DBR층의 상부 면에 수직한 방향으로 방출하는 발광 애퍼쳐를 포함할 수 있다.
실시 예에 따른 기판은, 발광구조물 아래에 배치되며, 하부 면에 제공된 요철 구조를 포함할 수 있다. 또한, 실시 예에 따른 기판은 전도성 기판으로 제공될 수 있다. 또한, 실시 예에 따른 제1 전극은, 기판의 하부 면에 제공된 요철 구조에 배치되며, 발광구조물의 제1 도전형 DBR층과 전기적으로 연결될 수 있다. 또한, 실시 예에 따른 제2 전극은, 발광구조물 위에 배치되며, 발광구조물의 제2 도전형 DBR층과 전기적으로 연결될 수 있다.

Description

반도체 소자, 반도체 소자 패키지, 객체 검출 장치 {SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE PACKAGE, AND OBJECT DETECTING APPARATUS}
실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.
한편, 반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있다. 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 온도가 많이 올라가고 있다. 그런데, 반도체 소자에서의 열 방출이 원활하지 못한 경우에, 온도 상승에 따라 광 출력이 저하되고 전력 변환 효율(PCE: Power Conversion Efficiency)이 저하될 수 있다. 이에 따라, 반도체 소자에서 발생되는 열을 효율적으로 방출하고 전력 변환 효율을 향상시키기 위한 방안이 요청되고 있다.
실시 예는 방열 특성이 우수한 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.
실시 예는 광 추출 효율을 높여 고출력의 빛을 제공할 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.
실시 예는 전력 변환 효율을 높일 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.
실시 예에 따른 반도체 소자는, 제1 도전형 DBR층, 제2 도전형 DBR층, 상기 제1 도전형 DBR층과 상기 제2 도전형 DBR층 사이에 배치된 활성층을 포함하며, 상기 활성층에서 생성된 빛을 상기 제2 도전형 DBR층의 상부 면에 수직한 방향으로 방출하는 발광 애퍼쳐를 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며, 하부 면에 제공된 요철 구조를 포함하는 기판; 상기 기판의 하부 면에 제공된 상기 요철 구조에 배치되며, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극; 상기 발광구조물 위에 배치되며, 상기 제2 도전형 DBR층과 전기적으로 연결된 제2 전극; 을 포함할 수 있다.
실시 예에 의하면, 상기 발광 애퍼쳐로부터 방출되는 빛은 5도 내지 30도의 발산 각도를 갖는 원형의 빔 형상으로 방출될 수 있다.
실시 예에 의하면, 상기 기판의 하부 면에 제공된 상기 요철 구조는 상기 기판의 하부 방향으로 돌출된 복수의 돌출부를 포함할 수 있다.
실시 예에 의하면, 상기 복수의 돌출부는 수 마이크로 미터의 두께로 돌출되고, 상기 복수의 돌출부는 수 마이크로 미터의 간격으로 배치될 수 있다.
실시 예에 의하면, 상기 기판의 상부 면으로부터 상기 돌출부의 하부 면까지의 두께는 100 마이크로 미터 내지 160 마이크로 미터로 제공되고, 상기 복수의 돌출부는 1 마이크로 미터 내지 7 마이크로 미터의 두께로 제공되고, 상기 각 돌출부의 폭은 1 마이크로 미터 내지 3 마이크로 미터로 제공되고, 상기 복수의 돌출부 간의 간격은 2 마이크로 미터 내지 5 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 복수의 돌출부는 사각형 구조, 원형 구조, 벌집 구조를 포함하는 배열 구조 중에서 선택된 적어도 하나의 구조로 배열될 수 있다.
실시 예에 의하면, 상기 기판의 하부 면에 제공된 요철 구조는, 상기 기판의 하부 면에서 상부 방향으로 리세스된 오목부를 포함하고, 상기 오목부는 상기 발광구조물 아래에 제공될 수 있다.
실시 예에 의하면, 상기 오목부와 상기 발광구조물은 상기 기판의 상부 면에 수직한 방향에서 서로 중첩되어 배치될 수 있다.
실시 예에 의하면, 상기 오목부의 폭은 상기 발광구조물에 제공된 상기 발광 애퍼쳐의 폭에 대응될 수 있다.
실시 예에 의하면, 상기 오목부의 폭은 상기 발광구조물의 상기 활성층의 폭에 대응될 수 있다.
실시 예에 의하면, 상기 기판의 상부 면으로부터 상기 기판의 하부 면까지의 두께는 100 마이크로 미터 내지 160 마이크로 미터로 제공되고, 상기 기판의 하부 면으로부터 상기 오목부의 상부 면까지의 깊이는 수 마이크로 미터 내지 수십 마이크로 미터로 제공되고, 상기 오목부의 폭은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 기판의 상부 면으로부터 상기 기판의 하부 면까지의 두께는 100 마이크로 미터 내지 160 마이크로 미터로 제공되고, 상기 기판의 하부 면으로부터 상기 오목부의 상부 면까지의 깊이는 1 마이크로 미터 내지 60 마이크로 미터로 제공되고, 상기 오목부의 폭은 6 마이크로 미터 내지 15 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 기판의 상부 면으로부터 상기 기판의 하부 면까지의 두께는 100 마이크로 미터 내지 160 마이크로 미터로 제공되고, 상기 기판의 하부 면으로부터 상기 오목부의 상부 면까지의 깊이는 1 마이크로 미터 내지 60 마이크로 미터로 제공되고, 상기 오목부의 폭은 25 마이크로 미터 내지 45 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 기판은 전도성 기판으로 제공될 수 있다.
실시 예에 따른 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 도전형 DBR층, 제2 도전형 DBR층, 상기 제1 도전형 DBR층과 상기 제2 도전형 DBR층 사이에 배치된 활성층을 포함하며, 상기 활성층에서 생성된 빛을 상기 제2 도전형 DBR층의 상부 면에 수직한 방향으로 방출하는 발광 애퍼쳐를 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며, 하부 면에 제공된 요철 구조를 포함하는 기판; 상기 기판의 하부 면에 제공된 상기 요철 구조에 배치되며, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극; 상기 발광구조물 위에 배치되며, 상기 제2 도전형 DBR층과 전기적으로 연결된 제2 전극; 을 포함하고, 상기 반도체 소자의 상기 제1 전극과 상기 제2 전극이 상기 서브마운트와 전기적으로 연결되고, 상기 반도체 소자의 상기 제1 전극과 상기 서브마운트가 열적으로 연결될 수 있다.
실시 예에 따른 객체 검출 장치는, 반도체 소자 패키지와 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부를 포함하고, 상기 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 도전형 DBR층, 제2 도전형 DBR층, 상기 제1 도전형 DBR층과 상기 제2 도전형 DBR층 사이에 배치된 활성층을 포함하며, 상기 활성층에서 생성된 빛을 상기 제2 도전형 DBR층의 상부 면에 수직한 방향으로 방출하는 발광 애퍼쳐를 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며, 하부 면에 제공된 요철 구조를 포함하는 기판; 상기 기판의 하부 면에 제공된 상기 요철 구조에 배치되며, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극; 상기 발광구조물 위에 배치되며, 상기 제2 도전형 DBR층과 전기적으로 연결된 제2 전극; 을 포함하고, 상기 반도체 소자의 상기 제1 전극과 상기 제2 전극이 상기 서브마운트와 전기적으로 연결되고, 상기 반도체 소자의 상기 제1 전극과 상기 서브마운트가 열적으로 연결될 수 있다.
실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 우수한 방열 특성을 제공할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 광 추출 효율을 높이고 고출력의 빛을 제공할 수 있는 장점이 있다.
실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 전력 변환 효율을 향상시킬 수 있는 장점이 있다
실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 제조 단가를 줄이고 신뢰성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 반도체 소자에 적용된 기판의 예를 나타낸 도면이다.
도 3은 도 2에 도시된 실시 예에 따른 기판의 A-A 선에 따른 단면도이다.
도 4는 본 발명의 실시 예에 따른 반도체 소자에 적용된 기판의 다른 예를 나타낸 도면이다.
도 5는 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 반도체 소자의 다른 예에 적용된 기판의 예를 나타낸 도면이다.
도 7은 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 형성된 기판의 형상을 설명하는 도면이다.
도 8은 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 형성된 기판의 다른 형상을 설명하는 도면이다.
도 9는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다.
도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 대해 상세히 설명하도록 한다.
본 발명의 실시 예에 따른 반도체 소자는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 실시 예에 따른 반도체 소자는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 5도 내지 30도의 빔 화각으로 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 좀 더 구체적으로 15도 내지 25도의 빔 화각으로 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다.
그러면, 도 1을 참조하여 실시 예에 따른 반도체 소자를 설명하기로 한다. 도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다. 도 1에 도시된 실시 예에 따른 반도체 소자는 단일 발광구조물을 중심으로 도시되었으나, 실시 예에 따른 반도체 소자는 복수의 발광구조물을 포함할 수도 있다.
실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 발광구조물(100), 기판(105), 제1 전극(150), 제2 전극(160)을 포함할 수 있다.
상기 발광구조물(100)은 제1 도전형 DBR(Distributed Bragg Reflector)층(110), 제2 도전형 DBR층(120), 활성층(115)을 포함할 수 있다. 상기 활성층(115)은 상기 제1 도전형 DBR층(110)과 상기 제2 도전형 DBR층(120) 사이에 배치될 수 있다. 예로서, 상기 활성층(115)이 상기 제1 도전형 DBR층(110) 위에 배치되고, 상기 제2 도전형 DBR층(120)이 상기 활성층(115) 위에 배치될 수 있다. 상기 발광구조물(100)은 상기 활성층(115)과 상기 제2 도전형 DBR층(120) 사이에 배치된 애퍼쳐층(117)을 더 포함할 수 있다.
상기 발광구조물(100)은 빛을 방출하는 발광 애퍼쳐(130)를 포함할 수 있다. 상기 발광 애퍼쳐(130)는 상기 발광구조물(100)의 상부 면에서 상부 방향으로 빛이 방출되는 영역으로 정의될 수 있다. 예로서, 상기 발광 애퍼쳐(130)는 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다. 상기 발광 애퍼쳐(130)는 상기 활성층(115)에서 생성된 빛을 상부 면에 수직한 방향으로 방출할 수 있다. 상기 발광 애퍼쳐(130)는 상기 활성층(115)에서 생성된 빛을 상기 제2 도전형 DBR층(120)의 상부 면에 수직한 방향으로 방출할 수 있다.
예로서, 상기 발광구조물(100)은 복수의 화합물 반도체층으로 제공될 수 있다. 상기 발광구조물(100)은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.
상기 제1 도전형 DBR층(110)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대, 상기 제1 도전형 DBR층(110)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중에서 선택된 어느 하나일 수 있다. 상기 제1 도전형 DBR층(110)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1, y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다.
상기 제1 도전형 DBR층(110)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 도전형 DBR층(110)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다.
상기 활성층(115)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대, 상기 활성층(115)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중에서 선택된 어느 하나일 수 있다. 상기 활성층(115)은 다중 우물 구조로 구현된 경우, 상기 활성층(115)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs(0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs(0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.
상기 애퍼쳐층(117)은 상기 활성층(115) 위에 배치될 수 있다. 상기 애퍼쳐층(117)은 중심부에 제공된 원형의 개구부를 포함할 수 있다. 상기 애퍼쳐층(117)은 상기 활성층(115)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 상기 애퍼쳐층(117)은 공진 파장을 조정하고, 상기 활성층(115)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(117)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(117)은 상기 활성층(115), 상기 제1 도전형 DBR층(110) 및 상기 제2 도전형 DBR층(120)보다 높은 밴드 갭 에너지를 가질 수 있다.
상기 제2 도전형 DBR층(120)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 도전형 DBR층(120)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전형 DBR층(120)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1, y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
상기 제2 도전형 DBR층(120)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 도전형 DBR층(120)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다.
예로서, 상기 제2 도전형 DBR층(120)은 상기 제1 도전형 DBR층(110) 보다 작은 반사율을 가질 수 있다. 예컨대, 상기 제2 도전형 DBR층(120)과 상기 제1 도전형 DBR층(110)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 생성된 빛은 상기 제1 도전형 DBR층(110)의 반사율보다 낮은 상기 제2 도전형 DBR층(120)을 통해서 상부 방향으로 방출될 수 있다.
한편, 이상의 설명에서는 상기 제1 도전형 DBR층이 n형 반도체층으로 제공되고 상기 제2 도전형 DBR층이 p형 반도체층으로 제공된 경우를 기반으로 설명되었다. 그러나, 본 발명의 다른 실시 예에 의하면, 상기 제1 도전형 DBR층이 p형 반도체층으로 제공되고 상기 제2 도전형 DBR층이 n형 반도체층으로 제공될 수도 있다.
실시 예에 따른 상기 발광구조물(100)은, 도 1에 도시된 바와 같이, 상기 기판(105) 위에 배치될 수 있다.
상기 기판(105)은 전도성 기판으로 제공될 수 있다. 상기 기판(105)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다. 예로서, 상기 기판(105)은 도펀트가 첨가된 GaAs 기판일 수 있다.
실시 예에 따른 상기 기판(105)은 상기 발광구조물(100) 아래에 배치될 수 있으며, 하부 면에 제공된 요철 구조(170)를 포함할 수 있다. 상기 기판(105)에 제공된 상기 요철 구조(170)에 대해서는 뒤에서 더 살펴 보기로 한다.
또한, 실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 상기 제1 전극(150)과 상기 제2 전극(160)을 포함할 수 있다.
상기 제1 전극(150)은 상기 기판(105)의 하부 면에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 도전형 DBR층(110)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 기판(105)을 통하여 상기 제1 도전형 DBR층(110)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 기판(105)의 하부 면에 제공된 상기 요철 구조(170)에 배치될 수 있다. 상기 제1 전극(150)은 상기 기판(105)의 하부 면에 제공된 상기 요철 구조(170)의 형상에 대응되어 배치될 수 있다.
예로서, 상기 제1 전극(150)은, Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au를 포함하는 그룹 중에서 선택된 단일 물질 또는 이들의 합금으로 제공될 수 있다. 또한, 상기 제1 전극(150)은 단층 또는 다층으로 제공될 수 있다.
상기 제2 전극(160)은 상기 발광구조물(100) 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 도전형 DBR층(120)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극(160)의 일부 영역이 상기 제2 도전형 DBR층(120)의 상부 면에 직접 접촉되어 배치될 수 있다.
예로서, 상기 제2 전극(160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au를 포함하는 그룹 중에서 선택된 단일 물질 또는 이들의 합금으로 제공될 수 있다. 또한, 상기 제2 전극(160)은 단층 또는 다층으로 제공될 수 있다.
또한, 실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 절연층(140)을 포함할 수 있다. 상기 절연층(140)은 상기 발광구조물(100) 위에 배치될 수 있다. 상기 절연층(140)은 상기 발광구조물(100)의 측면에 배치될 수 있다. 상기 절연층(140)은 상기 발광구조물(100)의 측면 둘레를 감싸도록 배치될 수 있다.
상기 절연층(140)은 상기 발광구조물(100)의 상부 면을 노출시킬 수 있다. 상기 절연층(140)은 상기 발광구조물(100)의 상기 제2 도전형 DBR층(120)의 상부 면을 노출시킬 수 있다. 실시 예에 의하면, 상기 제2 전극(160)의 일부 영역이 상기 절연층(140)에 의하여 노출된 상기 제2 도전형 DBR층(120)의 상부 면에 접촉되어 배치될 수 있다.
예로서, 상기 절연층(140)은 Al, Cr, Si, Ti, Ta, Zn, Zr을 포함하는 그룹 중에서 선택된 물질의 산화물, 질화물, 불화물, 황화물을 포함하는 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(140)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 제공될 수 있다. 상기 절연층(140)은 단층 또는 다층으로 제공될 수 있다.
실시 예에 따른 반도체 소자(200)는, 도 1에 도시된 바와 같이, 상기 기판(105)의 하부 면에 제공된 상기 요철 구조(170)를 포함할 수 있다. 실시 예에 의하면, 상기 기판(105)의 하부 면에 제공된 상기 요철 구조(170)는 상기 기판(105)의 하부 방향으로 돌출된 복수의 돌출부를 포함할 수 있다. 또한, 상기 제1 전극(150)은 상기 요철 구조(170)를 이루는 복수의 돌출부에 제공될 수 있다. 상기 제1 전극(150)은 상기 요철 구조(170)의 형상에 대응되어 상기 복수의 돌출부에 형성될 수 있다. 상기 제1 전극(150)은 상기 돌출부의 하부 면에 제공될 수 있다. 또한, 상기 제1 전극(150)은 상기 복수의 돌출부 사이 영역에 제공될 수 있다.
이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 하부 면에 요철 구조가 없는 일반적인 반도체 소자에 비하여, 상기 제1 전극(150)과 상기 기판(105) 간의 접촉 면적이 증가될 수 있게 된다.
한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 광 출력이 떨어지며 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 특히, 객체 검출 장치 등에 적용되는 고출력 반도체 소자의 경우, 수 암페어 내지 수십 암페어의 고 전류가 인가됨에 따라 열이 더 많이 발생되므로 열 방출의 필요성이 더 크게 요청된다. 그리고, 반도체 소자의 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. 그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다.
그러나, 본 발명의 실시 예에 따른 반도체 소자(200)에 의하면, 상기 반도체 소자(200)의 하부에 배치된 상기 기판(105)의 하부 면에 상기 요철 구조(170)가 제공될 수 있다. 이에 따라, 상기 요철 구조(170)에 의하여 상기 기판(105) 하부 면의 표면적이 증가될 수 있다. 그리고, 상기 제1 전극(150)이 상기 요철 구조(170)의 형상에 대응되어 형성됨에 따라, 상기 제1 전극(150)과 상기 기판(105)의 하부 면과의 접촉 면적이 증가될 수 있다.
이상에서 설명된 실시 예에 따른 상기 반도체 소자(200)는 서브마운트에 부착되어 반도체 소자 패키지 형태로 공급될 수 있다. 예로서, 상기 반도체 소자(200)의 상기 제1 전극(150)이 상기 서브마운트에 도전성 페이스트 등을 통하여 다이 본딩될 수 있다. 이에 따라, 실시 예에 따른 반도체 소자(200)는 상기 서브마운트에 전기적으로 연결되어 전원을 공급 받을 수 있게 된다. 또한, 실시 예에 따른 반도체 소자(200)는 상기 서브마운트에 열적으로 연결되어 상기 발광구조물(100)에서 발생된 열을 서브마운트를 통하여 외부로 방출할 수 있게 된다.
한편, 실시 예에 따른 반도체 소자(200)는, 하부 면에 상기 요철 구조(170)가 제공된 상기 기판(105)을 포함하므로, 이상에서 설명된 바와 같이, 상기 제1 전극(150)과 상기 기판(105)의 하부 면과의 접촉 면적이 증가됨에 따라 열 전달 면적(thermal transfer area)이 확대될 수 있게 된다. 이와 같이, 열 전달 면적(thermal transfer area)의 증가에 따라, 상기 발광구조물(100)에서 발생된 열을 서브마운트를 통하여 효과적으로 방출할 수 있게 된다. 실시 예에 의하면, 상기 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.
그러면, 실시 예에 따른 반도체 소자(200)의 상기 기판(105)에 제공된 상기 요철 구조(170)에 대해, 도 2 및 도 3을 참조하여 더 살펴 보기로 한다. 도 2는 본 발명의 실시 예에 따른 반도체 소자에 적용된 기판의 예를 나타낸 도면이고, 도 3은 도 2에 도시된 실시 예에 따른 기판의 A-A 선에 따른 단면도이다.
도 2는 실시 예에 따른 반도체 소자에 적용된 상기 기판(105)의 하부 방향에서 바라본 형상을 나타낸 저면도이다. 도 2 내지 도 3을 참조하여 실시 예에 따른 반도체 소자를 설명함에 있어, 도 1을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자(200)는, 도 2 및 도 3에 도시된 바와 같이, 하부 면에 제공된 요철 구조(170)를 갖는 상기 기판(105)을 포함할 수 있다. 예로서, 상기 기판(105)의 하부 면에 제공된 상기 요철 구조(170)는, 상기 기판(105)의 하부 방향으로 돌출된 복수의 돌출부(171, 172, …)를 포함할 수 있다.
상기 복수의 돌출부(171, 172, …)는 사각형 구조, 원형 구조, 벌집 구조(honeycomb structure)를 포함하는 배열 구조 중에서 적어도 하나의 구조로 배열될 수 있다. 도 2 및 도 3에 도시된 실시 예는, 상기 복수의 돌출부(171, 172, …)가 사각형 구조로 배열된 예를 나타낸 것이다. 사각형 구조는 정사각형 구조, 직사각형 구조, 마름모 구조, 평행 사변형 구조를 포함하는 그룹 중에서 적어도 하나를 포함할 수 있다.
상기 복수의 돌출부(171, 172, …)의 단면은 원형, 다각형, 타원형 등의 형상으로 제공될 수 있다. 도 2 및 도 3에 도시된 실시 예는 상기 복수의 돌출부(171, 172, …)가 원형의 단면을 포함하는 경우를 나타낸 것이다.
실시 예에 의하면, 상기 기판(105)의 상부 면으로부터 상기 복수의 돌출부(171, 172, …)의 하부 면까지의 두께(t1)는 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 돌출부(171, 172, …)는 수 마이크로 미터의 두께(t2)로 제공될 수 있다. 상기 복수의 돌출부(171, 172, …)의 폭(w1)은 수 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 돌출부(171, 172, …)는 수 마이크로 미터의 간격(s1)으로 제공될 수 있다. 상기 복수의 돌출부(171, 172, …)의 각 중심 간의 간격(s1)이 수 마이크로 미터로 제공될 수 있다.
예로서, 상기 기판(105)의 상부 면으로부터 상기 복수의 돌출부(171, 172, …)의 하부 면까지의 두께(t1)는 100 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 상기 기판(105)의 상부 면으로부터 상기 복수의 돌출부(171, 172, …)의 하부 면까지의 두께(t1)가 100 마이크로 미터에 비해 더 작은 경우에는 실시 예에 따른 반도체 소자(200)의 물리적, 기계적 안정성이 취약해 질 수 있으며 파손될 수도 있다. 또한, 상기 기판(105)의 상부 면으로부터 상기 복수의 돌출부(171, 172, …)의 하부 면까지의 두께(t1)가 160 마이크로 미터에 비해 더 큰 경우에는, 실시 예에 따른 반도체 소자(200)가 두껍게 형성되고 열 방출이 작아질 수 있는 단점이 있다.
실시 예에 의하면, 상기 복수의 돌출부(171, 172, …)는 예로서 1 마이크로 미터 내지 7 마이크로 미터의 두께(t2)로 제공될 수 있다. 상기 복수의 돌출부(171, 172, …)의 두께(t2)가 1 마이크로 미터에 비해 더 작은 경우에는, 상기 복수의 돌출부(171, 172, …)를 통한 상기 제1 전극(150)과의 접촉 면적 향상이 크지 않게 되어, 열 방출 효과의 향상이 작을 수 있다. 상기 복수의 돌출부(171, 172, …)의 두께(t2)가 7 마이크로 미터에 비해 더 큰 경우에는, 상기 복수의 돌출부(171, 172, …)가 과하게 돌출되어 상기 복수의 돌출부(171, 172, …)의 구조적 안정성이 취약해질 수 있으며 파손될 수도 있다.
또한, 상기 복수의 돌출부(171, 172, …)의 폭(w1)은 예로서 1 마이크로 미터 내지 3 마이크로 미터로 제공될 수 있다. 상기 복수의 돌출부(171, 172, …)의 폭(w1)이 1 마이크로 미터에 비해 더 작은 경우에는, 상기 복수의 돌출부(171, 172, …)의 구조적 안정성이 취약해질 수 있으며 파손될 수도 있다. 또한, 상기 복수의 돌출부(171, 172, …)의 폭(w1)이 3 마이크로 미터에 비해 더 큰 경우에는, 상기 복수의 돌출부(171, 172, …)를 통한 상기 제1 전극(150)과의 접촉 면적 증가가 크지 않게 되어, 열 방출 효과의 향상이 작을 수 있다.
또한, 상기 복수의 돌출부(171, 172, …) 간의 간격(s1)은 예로서 2 마이크로 미터 내지 5 마이크로 미터로 제공될 수 있다. 예로서, 상기 복수의 돌출부(171, 172, …)의 각 중심 간의 간격(s1)이 2 마이크로 미터 내지 5 마이크로 미터로 제공될 수 있다. 상기 복수의 돌출부(171, 172, …) 간의 간격(s1)이 2 마이크로 미터에 비해 더 작은 경우에는, 상기 복수의 돌출부(171, 172, …)의 폭이 작게 형성됨에 따라, 상기 복수의 돌출부(171, 172, …)의 구조적 안정성이 취약해질 수 있으며 파손될 수도 있다. 또한, 상기 복수의 돌출부(171, 172, …) 간의 간격(s1)이 5 마이크로 미터에 비해 더 큰 경우에는, 일정 거리 내에 제공되는 상기 복수의 돌출부(171, 172, …)의 개수가 줄어들게 되므로, 상기 복수의 돌출부(171, 172, …)를 통한 상기 제1 전극(150)과의 접촉 면적 증가가 크지 않게 되어, 열 방출 효과의 향상이 작을 수 있다.
이와 같이, 실시 예에 따른 반도체 소자(200)에 의하면, 도 2 및 도 3에 도시된 바와 같이, 상기 기판(105)의 하부 면에 상기 복수의 돌출부(171, 172, …)가 제공되도록 할 수 있다. 따라서, 상기 제1 전극(150)과 상기 기판(105)의 하부 면과의 접촉 면적이 증가됨에 따라 열 전달 면적(thermal transfer area)이 확대될 수 있게 된다. 실시 예에 의하면, 열 전달 면적(thermal transfer area)의 증가에 따라, 상기 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다. 또한, 실시 예에 따른 반도체 소자(200)에 의하면 열 방출이 효과적으로 수행될 수 있으므로, 상기 발광구조물(100)에서 열 상승에 의한 광도 저하가 발생되는 것을 방지할 수 있게 된다.
실시 예에 따른 상기 반도체 소자(200)는 공급되는 전력의 높고 낮음에 따라 열 발생 정도에 차이가 있으므로, 공급되는 전력량에 맞추어 상기 기판(105)의 두께(t1)가 탄력적으로 선택될 수 있다.
예로서, 10 암페어 내외의 높은 전류가 인가되는 반도체 소자(200)의 경우에는 열이 많이 발생되므로 상기 기판(105)의 두께(t1)를 작게 하는 것이 열 방출에 유리하다. 이와 같이 상기 반도체 소자(200)에 고 전력이 인가되는 경우에는, 상기 기판(105)의 두께(t1)가 예로서 100 마이크로 미터 내지 120 마이크로 미터 범위에서 선택될 수 있다. 상기 기판(105)의 두께(t1)를 100 마이크로 미터에 비해 더 얇게 가져가는 경우에는 취급 시 파손될 수 있으며, 반도체 소자(200)의 신뢰성이 저하될 수 있다.
이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 두께(t1)를 예로서 100 마이크로 미터 내지 120 마이크로 미터 범위에서 선택하여 기구적 강도를 안정적으로 확보하고, 상기 요철 구조(170)를 적용함으로써 충분한 열 방출 효과를 얻을 수 있다.
그리고, 상기 반도체 소자(200)에 저 전력이 인가되는 경우에는, 상기 기판(105)의 두께(t1)가 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택될 수 있다. 상기 기판(105)의 두께(t1)를 100 마이크로 미터 내지 120 마이크로 미터로 얇게 가져가는 경우에는 취급 시 파손에 대한 위험성이 증가될 수 있기 때문이다. 상기 반도체 소자(200)에 저 전력이 인가되는 경우에는 열이 상대적으로 적게 발생되므로, 상기 기판(105)의 두께(t1)가 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택되는 경우에도, 실시 예에 따른 반도체 소자(200)는 상기 요철 구조(170) 적용에 의하여 충분한 열 방출 효과를 얻을 수 있다.
한편, 실시 예에 따른 반도체 소자(200)는, 도 4에 도시된 바와 같이, 하부 면에 제공된 요철 구조(170)를 갖는 상기 기판(105)을 포함할 수 있다. 도 4는 본 발명의 실시 예에 따른 반도체 소자에 적용된 기판의 다른 예를 나타낸 도면이다. 예로서, 상기 기판(105)의 하부 면에 제공된 요철 구조(170)는, 상기 기판(105)의 하부 방향으로 돌출된 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)를 포함할 수 있다.
도 4에 도시된 실시 예에 따른 상기 기판(105)은 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)가 벌집 구조(honeycomb structure)로 배열된 예를 나타낸 것이다. 상기 기판(105)에 제공된 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)가 벌집 구조로 배열됨에 따라, 동일 면적 내에서 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)를 안정적으로 배치하고 형성된 개수를 증가시킬 수 있게 된다.
이와 같이, 상기 기판(105)이 벌집 구조로 배열된 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)를 포함할 수 있으므로, 열 전달 면적(thermal transfer area)의 증가에 따라, 상기 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있게 된다. 따라서, 실시 예에 따른 반도체 소자(200)에 의하면 열 방출이 효과적으로 수행될 수 있으므로, 상기 발광구조물(100)에서 열 상승에 의한 광도 저하가 발생되는 것을 방지하고, 전력 변화 효율(PCE)이 향상될 수 있게 된다.
한편, 실시 예에 의하면, 도 2 및 도 3을 참조하여 설명된 바와 유사하게, 상기 기판(105)의 상부 면으로부터 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)의 하부 면까지의 두께는 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)는 수 마이크로 미터의 두께로 제공될 수 있다. 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)의 폭은 수 마이크로 미터로 제공될 수 있다. 또한, 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)는 수 마이크로 미터의 간격으로 제공될 수 있다. 상기 복수의 돌출부(P1, P2, P3, P4, P5, P6, …)의 각 중심 간의 간격이 수 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 도 2 내지 도 4를 참조하여 설명된 상기 요철 구조(170)는 예로서 건식 식각 또는 습식 식각으로 형성될 수 있다. 알려진 바와 같이, 건식 식각 또는 습식 식각은, 포토 레지스트 공정, ICP(Inductively Coupled Plasma) 식각 공정, 하드 마스크를 이용한 화학적 식각 공정 등을 통하여 수행될 수 있다.
한편, 건식 식각 또는 습식 식각을 통하여 상기 기판(105)에 요철 구조(170)를 형성하는 경우, 식각 속도의 한계로 인하여 상기 요철 구조(170)를 형성하는 공정 시간이 많이 소요될 수 있다. 이에 따라, 상기 요철 구조(170)의 식각 깊이는 수 마이크로 미터 이내로 제한될 수 있다. 즉, 상기 요철 구조(170)를 이루는 돌출부의 두께는 수 마이크로 미터 이내로 제한될 수 있다.
또한, 도 1 내지 도 4를 참조하여 설명된 실시 예에 의하면, 상기 요철 구조(170)를 형성함에 있어, 포토 공정, 식각 공정, 식각 공정 수행을 위한 임시기판 부착 등의 여러 공정이 추가로 수반되어야 하는 번거로움이 있다.
이러한 점을 고려하여, 실시 예에 따른 반도체 소자(200) 제조방법에 의하면, 건식 식각 공정 또는 습식 식각 공정이 아닌 레이저 애블레이션(laser ablation) 공정 또는 소잉(sawing) 공정을 통하여 상기 기판(105)에 요철 구조가 형성되도록 할 수도 있다.
예로서, 실시 예에 따른 반도체 소자(200)는, 도 5에 도시된 바와 같이, 레이저 애블레이션(laser ablation) 공정 또는 소잉(sawing) 공정을 통하여 상기 기판(105)에 요철 구조가 형성되도록 할 수 있다.
도 5는 본 발명의 실시 예에 따른 반도체 소자의 다른 예를 나타낸 도면이다. 도 5를 참조하여 실시 예에 따른 반도체 소자를 설명함에 있어, 도 1 내지 도 4를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다. 도 5에 도시된 실시 예에 따른 반도체 소자는 단일 발광구조물을 중심으로 도시되었으나, 실시 예에 따른 반도체 소자는 복수의 발광구조물을 포함할 수도 있다.
실시 예에 따른 반도체 소자(200)는, 도 5에 도시된 바와 같이, 발광구조물(100), 기판(105), 제1 전극(150), 제2 전극(160)을 포함할 수 있다.
상기 발광구조물(100)은 제1 도전형 DBR층(110), 제2 도전형 DBR층(120), 활성층(115)을 포함할 수 있다. 예로서, 상기 활성층(115)이 상기 제1 도전형 DBR층(110) 위에 배치되고, 상기 제2 도전형 DBR층(120)이 상기 활성층(115) 위에 배치될 수 있다. 상기 발광구조물(100)은 상기 활성층(115)과 상기 제2 도전형 DBR층(120) 사이에 배치된 애퍼쳐층(117)을 더 포함할 수 있다.
상기 발광구조물(100)은 빛을 방출하는 발광 애퍼쳐(130)를 포함할 수 있다. 상기 발광 애퍼쳐(130)는 상기 발광구조물(100)의 상부 면에서 상부 방향으로 빛이 방출되는 영역으로 정의될 수 있다. 예로서, 상기 발광 애퍼쳐(130)는 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다. 상기 발광 애퍼쳐(130)는 상기 활성층(115)에서 생성된 빛을 상부 면에 수직한 방향으로 방출할 수 있다. 상기 발광 애퍼쳐(130)는 상기 활성층(115)에서 생성된 빛을 상기 제2 도전형 DBR층(120)의 상부 면에 수직한 방향으로 방출할 수 있다.
실시 예에 따른 상기 발광구조물(100)은, 도 5에 도시된 바와 같이, 상기 기판(105) 위에 배치될 수 있다. 실시 예에 따른 상기 기판(105)은 상기 발광구조물(100) 아래에 배치될 수 있으며, 하부 면에 제공된 요철 구조를 포함할 수 있다. 예로서, 상기 기판(105)의 하부 면에 배치된 요철 구조는, 상기 기판(105)의 하부 면에서 상부 방향으로 리세스된(recessed) 오목부(175)를 포함할 수 있다. 실시 예에 따른 상기 기판(105)에 제공된 상기 오목부(175)에 대해서는 뒤에서 더 살펴 보기로 한다.
또한, 실시 예에 따른 반도체 소자(200)는, 도 5에 도시된 바와 같이, 상기 제1 전극(150)과 상기 제2 전극(160)을 포함할 수 있다.
상기 제1 전극(150)은 상기 기판(105)의 하부 면에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 도전형 DBR층(110)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 기판(105)을 통하여 상기 제1 도전형 DBR층(110)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 기판(105)의 하부 면에 제공된 상기 요철 구조에 배치될 수 있다. 상기 제1 전극(150)은 상기 기판(105)의 하부 면에 제공된 상기 오목부(175)의 형상에 대응되어 배치될 수 있다.
상기 제2 전극(160)은 상기 발광구조물(100) 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 도전형 DBR층(120)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극(160)의 일부 영역이 상기 제2 도전형 DBR층(120)의 상부 면에 직접 접촉되어 배치될 수 있다.
실시 예에 따른 반도체 소자(200)는, 도 5에 도시된 바와 같이, 상기 기판(105)의 하부 면에 제공된 상기 오목부(175)를 포함할 수 있다. 또한, 상기 제1 전극(150)은 상기 요철 구조를 이루는 상기 오목부(175)에 제공될 수 있다. 상기 제1 전극(150)은 상기 오목부(175)의 형상에 대응되어 상기 기판(105)의 하부 면에 형성될 수 있다.
이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 하부 면에 요철 구조가 없는 일반적인 반도체 소자에 비하여, 상기 제1 전극(150)과 상기 기판(105) 간의 접촉 면적이 증가될 수 있게 된다.
또한, 상기 기판(105)의 하부 면에 형성된 상기 오목부(175)가 상기 기판(105)의 하부 면으로부터 상부 방향으로 깊게 형성될 수 있다. 따라서, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 하부 면에 요철 구조가 없는 일반적인 반도체 소자에 비하여, 상기 오목부(175)에 형성된 상기 제1 전극(105)이 상기 발광구조물(100)에 더 가깝게 배치될 수 있게 된다.
예로서, 상기 오목부(175)는 상기 발광구조물(100) 아래에 제공될 수 있다. 상기 오목부(175)와 상기 발광구조물(100)은 상기 기판(105)의 상부 면에 수직한 방향에서 서로 중첩되어 배치될 수 있다.
실시 예에 따른 반도체 소자(200)에 의하면 상기 오목부(175)는 상기 발광 애퍼쳐(130) 아래에 배치될 수 있다. 예로서, 상기 오목부(175)와 상기 발광 애퍼쳐(130)가 상기 기판(105)의 상부 면에 수직한 방향에서 서로 중첩되어 배치될 수 있다. 상기 오목부(175)의 폭(w3)은 상기 발광구조물(100)에 제공된 상기 발광 애퍼쳐(130)의 폭에 대응되어 제공될 수 있다.
예컨대, 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t3)는 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t4)는 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다. 또한, 상기 오목부(175)의 폭(w3)은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t3)는 100 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t3)가 100 마이크로 미터에 비해 더 작은 경우에는 실시 예에 따른 반도체 소자(200)의 구조적 안정성이 취약해 질 수 있으며 파손될 수도 있다. 또한, 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t3)가 160 마이크로 미터에 비해 더 큰 경우에는, 실시 예에 따른 반도체 소자(200)가 두껍게 형성되고 열 방출 효과가 작아질 수 있는 단점이 있다.
또한, 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t4)는 1 마이크로 미터 내지 60 마이크로 미터로 제공될 수 있다. 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t4)가 1 마이크로 미터에 비해 더 작은 경우에는, 상기 오목부(175)를 통한 상기 제1 전극(150)과의 접촉 면적 증가가 크지 않게 되어, 열 방출 효과의 향상이 작을 수 있다. 또한, 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t4)가 1 마이크로 미터에 비해 더 작은 경우에는, 상기 오목부(175)에 배치된 상기 제1 전극(150)과 상기 발광구조물(100) 간의 거리가 별로 줄어들지 않으므로, 열 방출 효과의 향상이 작을 수 있다. 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t4)가 60 마이크로 미터에 비해 더 큰 경우에는, 상기 오목부(175)가 형성된 영역에서 상기 기판(105)의 두께가 과하게 얇아지게 되어, 상기 기판(105)의 구조적 안정성이 취약해질 수 있으며 파손될 수도 있다.
또한, 상기 오목부(175)의 폭(w3)은 예로서 6 마이크로 미터 내지 15 마이크로 미터로 제공될 수 있다. 예로서, 상기 오목부(175)의 폭은 상기 발광 애퍼쳐(130)의 폭에 대응되어 제공될 수 있다. 실시 예에 의하면, 상기 발광 애퍼쳐(130)의 폭이 6 마이크로 미터 내지 15 마이크로 미터로 제공될 수 있다.
실시 예에 따른 반도체 소자(200)에 의하면, 도 5에 도시된 바와 같이, 상기 발광 애퍼쳐(130)가 제공된 영역 하부에 상기 기판(105)의 상기 오목부(175)가 형성되도록 할 수 있다. 이는 상기 발광구조물(100)에서 열이 가장 많이 발생되는 영역이 상기 발광 애퍼쳐(130)가 제공된 영역인 점이 고려된 것이다. 즉, 상기 오목부(175)가 형성된 영역에 배치된 상기 제1 전극(150)이 상기 발광 애퍼쳐(130) 영역에 가깝게 제공될 수 있도록 함으로써, 상기 제1 전극(150)을 통해 상기 발광구조물(100)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다.
또한, 실시 예에 의하면, 상기 발광 애퍼쳐(130)가 형성되지 않은 영역 하부에서는 상기 기판(105)이 상대적으로 두껍게 제공되고, 열이 많이 발생되는 상기 발광 애퍼쳐(130)가 형성된 영역 하부에서는 상기 기판(105)이 상대적으로 얇게 제공되도록 할 수 있다. 이에 따라, 상기 발광 애퍼쳐(130)가 형성되지 않은 영역에서 상기 기판(105)이 상대적으로 두껍게 형성될 수 있으므로, 상기 기판(105)의 물리적 강도가 충분하게 유지될 수 있게 되며 반도체 소자(200)가 파손되는 것을 방지할 수 있게 된다.
이와 같이, 실시 예에 따른 반도체 소자(200)에 의하면, 도 5에 도시된 바와 같이, 상기 발광 애퍼쳐(130)의 하부 영역에서, 상기 기판(105)의 하부 면에 상기 오목부(175)가 제공되도록 할 수 있다. 따라서, 상기 제1 전극(150)과 상기 기판(105)의 하부 면과의 접촉 면적이 증가됨에 따라 열 전달 면적(thermal transfer area)이 확대될 수 있게 된다. 또한, 상기 제1 전극(150)과 상기 발광구조물(100) 사이의 열 전달 거리가 짧아질 수 있게 된다.
따라서, 실시 예에 의하면, 열 전달 면적(thermal transfer area)의 증가에 따라, 상기 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다. 또한, 실시 예에 따른 반도체 소자(200)에 의하면 열 방출이 효과적으로 수행될 수 있으므로, 상기 발광구조물(100)에서 열 상승에 의한 광도 저하가 발생되는 것을 방지할 수 있게 된다.
실시 예에 따른 상기 반도체 소자(200)는 공급되는 전력의 높고 낮음에 따라 열 발생 정도에 차이가 있으므로, 공급되는 전력량에 맞추어 상기 기판(105)의 두께(t3)가 탄력적으로 선택될 수 있다.
예로서, 10 암페어 내외의 높은 전류가 인가되는 반도체 소자(200)의 경우에는 열이 많이 발생되므로 상기 기판(105)의 두께(t3)를 작게 하는 것이 열 방출에 유리하다. 이와 같이 상기 반도체 소자(200)에 고 전력이 인가되는 경우에는, 상기 기판(105)의 두께(t3)가 예로서 100 마이크로 미터 내지 120 마이크로 미터 범위에서 선택될 수 있다. 상기 기판(105)의 두께(t3)를 100 마이크로 미터에 비해 더 얇게 가져가는 경우에는 취급 시 파손될 수 있으며, 반도체 소자(200)의 신뢰성이 저하될 수 있다.
실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 두께(t3)를 예로서 100 마이크로 미터 내지 120 마이크로 미터 범위에서 선택하여 기구적 강도를 안정적으로 확보하고, 상기 오목부(175)의 폭(w3)과 깊이(t4)를 탄력적으로 적용함으로써 충분한 열 방출 효과를 얻을 수 있다.
또한, 실시 예에 따른 반도체 소자(200)에 의하면, 레이저 애블레이션(laser ablation) 공정 또는 소잉(sawing) 공정을 통하여 상기 기판(105)에 요철 구조를 형성하는 경우에, 상기 오목부(175)의 깊이(t4)를 수십 마이크로 미터까지 깊게 형성할 수 있으며 용이하게 조절할 수 있다.
이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 두께(t3)를 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택하여 기구적 강도를 안정적으로 확보하고, 상기 오목부(175)의 깊이(t4)를 예로서 40 마이크로 미터 내지 60 마이크로 미터 범위로 적용함으로써 충분한 열 방출 효과를 얻을 수 있다.
그리고, 상기 반도체 소자(200)에 저 전력이 인가되는 경우에는, 상기 기판(105)의 두께(t3)가 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택될 수 있다. 상기 기판(105)의 두께(t3)를 100 마이크로 미터 내지 120 마이크로 미터로 얇게 가져가는 경우에는 취급 시 파손에 대한 위험성이 증가될 수 있기 때문이다. 상기 반도체 소자(200)에 저 전력이 인가되는 경우에는 열이 상대적으로 적게 발생되므로, 상기 기판(105)의 두께(t3)가 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택되는 경우에도, 실시 예에 따른 반도체 소자(200)는 상기 오목부(175)를 수 마이크로 미터의 깊이로 형성함으로써 충분한 열 방출 효과를 얻을 수 있다.
한편, 이상에서 설명된 레이저 애블레이션(laser ablation) 공정 또는 소잉(sawing) 공정을 통하여 상기 기판(105)에 요철 구조가 형성된 반도체 소자(200)는 복수의 발광구조물을 포함할 수도 있다.
예로서, 실시 예에 따른 반도체 소자(200)는, 도 6에 도시된 바와 같이, 상기 기판(105)에 복수의 오목부(175)가 형성될 수 있다. 도 6은 본 발명의 실시 예에 따른 반도체 소자의 다른 예에 적용된 기판의 예를 나타낸 도면이다.
즉, 실시 예에 따른 반도체 소자(200)는, 도 6에 도시된 바와 같이, 상기 오목부(175)가 제1 방향 및 제1 방향에 수직한 제2 방향으로 매트릭스 형상으로 제공된 기판(105)을 포함할 수 있다. 예로서, 상기 오목부(175)는 도 5를 참조하여 설명된 바와 같이 수 마이크로 미터 내지 수십 마이크로 미터의 선폭을 가질 수 있다.
또한, 상기 오목부(175)는 상기 복수의 발광구조물이 형성된 영역 하부에 제공될 수 있다. 예로서, 실시 예에 따른 반도체 소자(200)에 의하면, 발광구조물이 제공된 영역(Q1) 아래에 상기 오목부(175)가 제1 방향 및 제2 방향으로 제공될 수 있다. 즉, 실시 예에 따른 반도체 소자(200)에 의하면, 발광구조물이 제공된 영역(Q1) 아래에서 제1 방향으로 연장되어 제공된 상기 오목부(175)와 제2 방향으로 연장되어 제공된 상기 오목부(175)가 서로 교차될 수 있다.
한편, 실시 예에 의한 반도체 소자(200)를 형성함에 있어, 레이저 애블레이션(laser ablation) 공정을 적용하는 경우, 도 7에 도시된 바와 같이, 오목부(175a) 주위에 제1 러프니스(105a)가 형성될 수도 있다. 도 7은 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 형성된 기판의 형상을 설명하는 도면이다. 상기 제1 러프니스(105a)는 레이저 애블레이션(laser ablation) 공정을 통한 용융 및 식각 과정에서 형성될 수 있다.
그런데, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 오목부(175a)와 상기 제1 러프니스(105a) 위에 상기 제1 전극(150)이 형성될 수 있다. 이에 따라, 상기 제1 러프니스(105a)를 제거하기 위한 공정이 추가로 수행되지 않아도 된다. 이와 같이, 레이저 애블레이션(laser ablation) 공정을 이용하여 기판(105)에 상기 오목부(175a)를 형성하는 경우, 상기 오목부(175a)를 상기 기판(105)의 원하는 위치에 깊고 빠르게 형성할 수 있게 된다.
한편, 실시 예에 의한 반도체 소자(200)를 형성함에 있어, 예로서 다이아몬드 톱(diamond saw)을 이용한 소잉(sawing) 공정을 적용하는 경우, 도 8에 도시된 바와 같이, 오목부(175b) 주위에 제2 러프니스(105b)가 형성될 수도 있다. 도 8은 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하여 형성된 기판의 다른 형상을 설명하는 도면이다. 상기 제2 러프니스(105b)는 소잉(sawing) 공정 공정을 통한 절단 과정에서 형성될 수 있다. 예로서, 상기 소잉(sawing) 공정에 의하여 형성되는 절단선의 선폭은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
그런데, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 오목부(175b)와 상기 제2 러프니스(105b) 위에 상기 제1 전극(150)이 형성될 수 있다. 이에 따라, 상기 제2 러프니스(105b)를 제거하기 위한 공정이 추가로 수행되지 않아도 된다. 이와 같이, 소잉(sawing) 공정을 이용하여 기판(105)에 상기 오목부(175b)를 형성하는 경우, 상기 기판(105)의 원하는 위치에 상기 오목부(175b)를 깊고 빠르게 형성할 수 있게 된다.
한편, 도 9는 본 발명의 실시 예에 따른 반도체 소자의 또 다른 예를 나타낸 도면이다. 도 9를 참조하여 실시 예에 따른 반도체 소자를 설명함에 있어, 도 1 내지 도 8을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다. 도 9에 도시된 실시 예에 따른 반도체 소자는 단일 발광구조물을 중심으로 도시되었으나, 실시 예에 따른 반도체 소자는 복수의 발광구조물을 포함할 수도 있다.
실시 예에 따른 반도체 소자(200)는, 도 9에 도시된 바와 같이, 발광구조물(100), 기판(105), 제1 전극(150), 제2 전극(160)을 포함할 수 있다.
상기 발광구조물(100)은 제1 도전형 DBR층(110), 제2 도전형 DBR층(120), 활성층(115)을 포함할 수 있다. 예로서, 상기 활성층(115)이 상기 제1 도전형 DBR층(110) 위에 배치되고, 상기 제2 도전형 DBR층(120)이 상기 활성층(115) 위에 배치될 수 있다. 상기 발광구조물(100)은 상기 활성층(115)과 상기 제2 도전형 DBR층(120) 사이에 배치된 애퍼쳐층(117)을 더 포함할 수 있다.
상기 발광구조물(100)은 빛을 방출하는 발광 애퍼쳐(130)를 포함할 수 있다. 상기 발광 애퍼쳐(130)는 상기 발광구조물(100)의 상부 면에서 상부 방향으로 빛이 방출되는 영역으로 정의될 수 있다. 예로서, 상기 발광 애퍼쳐(130)는 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다. 상기 발광 애퍼쳐(130)는 상기 활성층(115)에서 생성된 빛을 상부 면에 수직한 방향으로 방출할 수 있다. 상기 발광 애퍼쳐(130)는 상기 활성층(115)에서 생성된 빛을 상기 제2 도전형 DBR층(120)의 상부 면에 수직한 방향으로 방출할 수 있다.
실시 예에 따른 상기 발광구조물(100)은, 도 9에 도시된 바와 같이, 상기 기판(105) 위에 배치될 수 있다. 실시 예에 따른 상기 기판(105)은 상기 발광구조물(100) 아래에 배치될 수 있으며, 하부 면에 제공된 요철 구조를 포함할 수 있다. 예로서, 상기 기판(105)의 하부 면에 배치된 요철 구조는, 상기 기판(105)의 하부 면에서 상부 방향으로 리세스된(recessed) 오목부(175)를 포함할 수 있다. 실시 예에 따른 상기 기판(105)에 제공된 상기 오목부(175)에 대해서는 뒤에서 더 살펴 보기로 한다.
또한, 실시 예에 따른 반도체 소자(200)는, 도 9에 도시된 바와 같이, 상기 제1 전극(150)과 상기 제2 전극(160)을 포함할 수 있다.
상기 제1 전극(150)은 상기 기판(105)의 하부 면에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 도전형 DBR층(110)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 기판(105)을 통하여 상기 제1 도전형 DBR층(110)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 기판(105)의 하부 면에 제공된 상기 요철 구조에 배치될 수 있다. 상기 제1 전극(150)은 상기 기판(105)의 하부 면에 제공된 상기 오목부(175)의 형상에 대응되어 배치될 수 있다.
상기 제2 전극(160)은 상기 발광구조물(100) 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 도전형 DBR층(120)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 전극(160)의 일부 영역이 상기 제2 도전형 DBR층(120)의 상부 면에 직접 접촉되어 배치될 수 있다.
실시 예에 따른 반도체 소자(200)는, 도 9에 도시된 바와 같이, 상기 기판(105)의 하부 면에 제공된 상기 오목부(175)를 포함할 수 있다. 또한, 상기 제1 전극(150)은 상기 요철 구조를 이루는 상기 오목부(175)에 제공될 수 있다. 상기 제1 전극(150)은 상기 오목부(175)의 형상에 대응되어 상기 기판(105)의 하부 면에 형성될 수 있다.
이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 하부 면에 요철 구조가 없는 일반적인 반도체 소자에 비하여, 상기 제1 전극(150)과 상기 기판(105) 간의 접촉 면적이 증가될 수 있게 된다.
또한, 상기 기판(105)의 하부 면에 형성된 상기 오목부(175)가 상기 기판(105)의 하부 면으로부터 상부 방향으로 깊게 형성될 수 있다. 따라서, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 하부 면에 요철 구조가 없는 일반적인 반도체 소자에 비하여, 상기 오목부(175)에 형성된 상기 제1 전극(105)이 상기 발광구조물(100)에 더 가깝게 배치될 수 있게 된다.
예로서, 상기 오목부(175)는 상기 발광구조물(100) 아래에 제공될 수 있다. 상기 오목부(175)와 상기 발광구조물(100)은 상기 기판(105)의 상부 면에 수직한 방향에서 서로 중첩되어 배치될 수 있다.
실시 예에 따른 반도체 소자(200)에 의하면 상기 오목부(175)는 상기 발광 애퍼쳐(130) 아래에 배치될 수 있다. 예로서, 상기 오목부(175)와 상기 발광 애퍼쳐(130)가 상기 기판(105)의 상부 면에 수직한 방향에서 서로 중첩되어 배치될 수 있다.
실시 예에 의하면, 상기 오목부(175)는 상기 활성층(115) 아래에 배치될 수 있다. 예로서, 상기 오목부(175)와 상기 활성층(115)이 상기 기판(105)의 상부 면에 수직한 방향에서 서로 중첩되어 배치될 수 있다. 상기 오목부(175)의 폭(w5)은 상기 발광구조물(100)에 제공된 상기 활성층(115)의 폭에 대응되어 제공될 수 있다.
예컨대, 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t5)는 수백 마이크로 미터로 제공될 수 있다. 또한, 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t6)는 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다. 또한, 상기 오목부(175)의 폭(w5)은 수 마이크로 미터 내지 수십 마이크로 미터로 제공될 수 있다.
실시 예에 의하면, 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t5)는 100 마이크로 미터 내지 160 마이크로 미터로 제공될 수 있다. 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t5)가 100 마이크로 미터에 비해 더 작은 경우에는 실시 예에 따른 반도체 소자(200)의 구조적 안정성이 취약해 질 수 있으며 파손될 수도 있다. 또한, 상기 기판(105)의 상부 면으로부터 상기 기판(105)의 하부 면까지의 두께(t5)가 160 마이크로 미터에 비해 더 큰 경우에는, 실시 예에 따른 반도체 소자(200)가 두껍게 형성되고 열 방출 효과가 작아질 수 있는 단점이 있다.
또한, 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t6)는 1 마이크로 미터 내지 60 마이크로 미터로 제공될 수 있다. 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t6)가 1 마이크로 미터에 비해 더 작은 경우에는, 상기 오목부(175)를 통한 상기 제1 전극(150)과의 접촉 면적 증가가 크지 않게 되어, 열 방출 효과의 향상이 작을 수 있다. 또한, 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t6)가 1 마이크로 미터에 비해 더 작은 경우에는, 상기 오목부(175)에 배치된 상기 제1 전극(150)과 상기 발광구조물(100) 간의 거리가 별로 줄어들지 않으므로, 열 방출 효과의 향상이 작을 수 있다. 상기 기판(105)의 하부 면으로부터 상기 오목부(175)의 상부 면까지의 깊이(t6)가 60 마이크로 미터에 비해 더 큰 경우에는, 상기 오목부(175)가 형성된 영역에서 상기 기판(105)의 두께가 과하게 얇아지게 되어, 상기 기판(105)의 구조적 안정성이 취약해질 수 있으며 파손될 수도 있다.
또한, 상기 오목부(175)의 폭(w3)은 예로서 25 마이크로 미터 내지 45 마이크로 미터로 제공될 수 있다. 예로서, 상기 오목부(175)의 폭은 상기 활성층(115)의 폭에 대응되어 제공될 수 있다. 실시 예에 의하면, 상기 활성층(130)의 폭이 25 마이크로 미터 내지 45 마이크로 미터로 제공될 수 있다.
실시 예에 따른 반도체 소자(200)에 의하면, 도 9에 도시된 바와 같이, 상기 활성층(115)이 제공된 영역 하부에 상기 기판(105)의 상기 오목부(175)가 형성되도록 할 수 있다. 이는 상기 발광구조물(100)에서 열이 가장 많이 발생되는 영역이 상기 활성층(115)이 제공된 영역인 점이 고려된 것이다. 즉, 상기 오목부(175)가 형성된 영역에 배치된 상기 제1 전극(150)이 상기 활성층(115) 영역에 가깝게 제공될 수 있도록 함으로써, 상기 제1 전극(150)을 통해 상기 발광구조물(100)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다.
또한, 실시 예에 의하면, 상기 활성층(115)이 형성되지 않은 영역 하부에서는 상기 기판(105)이 상대적으로 두껍게 제공되고, 열이 많이 발생되는 상기 활성층(115)이 형성된 영역 하부에서는 상기 기판(105)이 상대적으로 얇게 제공되도록 할 수 있다. 이에 따라, 상기 활성층(115)이 형성되지 않은 영역에서 상기 기판(105)이 상대적으로 두껍게 형성될 수 있으므로, 상기 기판(105)의 물리적 강도가 충분하게 유지될 수 있게 되며 반도체 소자(200)가 파손되는 것을 방지할 수 있게 된다.
이와 같이, 실시 예에 따른 반도체 소자(200)에 의하면, 도 9에 도시된 바와 같이, 상기 활성층(115)의 하부 영역에서, 상기 기판(105)의 하부 면에 상기 오목부(175)가 제공되도록 할 수 있다. 따라서, 상기 제1 전극(150)과 상기 기판(105)의 하부 면과의 접촉 면적이 증가됨에 따라 열 전달 면적(thermal transfer area)이 확대될 수 있게 된다. 또한, 상기 제1 전극(150)과 상기 발광구조물(100) 사이의 열 전달 거리가 짧아질 수 있게 된다.
따라서, 실시 예에 의하면, 열 전달 면적(thermal transfer area)의 증가에 따라, 상기 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다. 또한, 실시 예에 따른 반도체 소자(200)에 의하면 열 방출이 효과적으로 수행될 수 있으므로, 상기 발광구조물(100)에서 열 상승에 의한 광도 저하가 발생되는 것을 방지할 수 있게 된다.
실시 예에 따른 상기 반도체 소자(200)는 공급되는 전력의 높고 낮음에 따라 열 발생 정도에 차이가 있으므로, 공급되는 전력량에 맞추어 상기 기판(105)의 두께(t5)가 탄력적으로 선택될 수 있다.
예로서, 10 암페어 내외의 높은 전류가 인가되는 반도체 소자(200)의 경우에는 열이 많이 발생되므로 상기 기판(105)의 두께(t5)를 작게 하는 것이 열 방출에 유리하다. 이와 같이 상기 반도체 소자(200)에 고 전력이 인가되는 경우에는, 상기 기판(105)의 두께(t5)가 예로서 100 마이크로 미터 내지 120 마이크로 미터 범위에서 선택될 수 있다. 상기 기판(105)의 두께(t5)를 100 마이크로 미터에 비해 더 얇게 가져가는 경우에는 취급 시 파손될 수 있으며, 반도체 소자(200)의 신뢰성이 저하될 수 있다.
실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 두께(t5)를 예로서 100 마이크로 미터 내지 120 마이크로 미터 범위에서 선택하여 기구적 강도를 안정적으로 확보하고, 상기 오목부(175)의 폭(w5)과 깊이(t6)를 탄력적으로 적용함으로써 충분한 열 방출 효과를 얻을 수 있다.
또한, 실시 예에 따른 반도체 소자(200)에 의하면, 레이저 애블레이션(laser ablation) 공정 또는 소잉(sawing) 공정을 통하여 상기 기판(105)에 요철 구조를 형성하는 경우에, 상기 오목부(175)의 깊이(t6)를 수십 마이크로 미터까지 깊게 형성할 수 있으며 용이하게 조절할 수 있다.
이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)의 두께(t5)를 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택하여 기구적 강도를 안정적으로 확보하고, 상기 오목부(175)의 깊이(t6)를 예로서 40 마이크로 미터 내지 60 마이크로 미터 범위로 적용함으로써 충분한 열 방출 효과를 얻을 수 있다.
그리고, 상기 반도체 소자(200)에 저 전력이 인가되는 경우에는, 상기 기판(105)의 두께(t5)가 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택될 수 있다. 상기 기판(105)의 두께(t5)를 100 마이크로 미터 내지 120 마이크로 미터로 얇게 가져가는 경우에는 취급 시 파손에 대한 위험성이 증가될 수 있기 때문이다. 상기 반도체 소자(200)에 저 전력이 인가되는 경우에는 열이 상대적으로 적게 발생되므로, 상기 기판(105)의 두께(t5)가 예로서 140 마이크로 미터 내지 160 마이크로 미터 범위에서 선택되는 경우에도, 실시 예에 따른 반도체 소자(200)는 상기 오목부(175)를 수 마이크로 미터의 깊이로 형성함으로써 충분한 열 방출 효과를 얻을 수 있다.
한편, 도 1 내지 도 4를 참조하여 설명된 실시 예에 따른 반도체 소자와 도 5 내지 도 9를 참조하여 설명된 실시 예에 따른 반도체 소자는 다음과 같은 차이점이 있는 것으로 비교될 수 있다.
도 1 내지 도 4를 참조하여 설명된 반도체 소자(200)에 형성된 요철 구조는 동일 면적의 기판(105)에 대해 상대적으로 더 많고 더 깊이가 얕은 선폭을 갖는 복수의 오목부를 포함할 수 있다.
반면에, 도 5 내지 도 9를 참조하여 설명된 반도체 소자(200)에 형성된 요철 구조는 동일 면적의 기판(105)에 대해 상대적으로 더 깊고 더 넓은 선폭을 갖는 오목부를 포함할 수 있다.
즉, 도 1 내지 도 4를 참조하여 설명된 반도체 소자(200)는 오목부의 밀도(density)를 높여 열 방출 효과를 향상시킬 수 있는 방안을 제시한 것으로 분석될 수 있다. 또한, 도 5 내지 도 9를 참조하여 설명된 반도체 소자(200)는 오목부의 깊이(depth)를 깊게 하여 열 방출 효과를 향상시킬 수 있는 방안을 제시한 것으로 분석될 수 있다.
이상에서 설명된 실시 예에 따른 반도체 소자는 서브마운트에 부착되어 반도체 소자 패키지 형태로 공급될 수 있다. 도 10은 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다. 도 10을 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 도 1 내지 도 9를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.
실시 예에 따른 반도체 소자 패키지(400)는, 도 10에 도시된 바와 같이, 서브마운트(300)와, 상기 서브마운트(300) 위에 배치된 반도체 소자(200)를 포함할 수 있다.
상기 반도체 소자(200)는, 도 1 내지 도 9를 참조하여 설명된 바와 같이, 하부 영역에 배치된 제1 전극(150)을 포함할 수 있다. 실시 예에 의하면, 상기 반도체 소자(200)는 상기 서브마운트(300) 위에 배치될 수 있다. 상기 반도체 소자(200)는 상기 제1 전극(150)을 통해 상기 서브마운트(300)에 전기적으로 연결될 수 있다. 예로서, 상기 반도체 소자(200)는 다이 본딩 방식에 의하여 상기 서브마운트(300)에 전기적으로 연결될 수 있다. 상기 제1 전극(150)과 상기 서브마운트(300)는 예로서 도전성 페이스트(310)를 통하여 전기적으로 연결될 수 있다.
또한, 상기 반도체 소자(200)는 상기 제1 전극(150)을 통해 상기 서브마운트(300)에 열적으로 연결될 수 있다. 실시 예에 따른 반도체 소자 패키지(400)는 상기 반도체 소자(200)에서 발생된 열을 상기 제1 전극(150)을 통하여 상기 서브마운트(300)에 효과적으로 전달할 수 있게 된다.
상기 서브마운트(300)는 상기 반도체 소자(200)에 전원을 제공하는 회로기판을 포함할 수 있다. 상기 서브마운트(300)는 상기 반도체 소자(200)의 제2 전극에 전원을 제공할 수 있다. 예로서, 상기 반도체 소자(200)의 제2 전극은 상기 서브마운트(300)에 와이어 본딩 방식에 의하여 전기적으로 연결될 수 있다.
실시 예에 따른 반도체 소자 패키지(400)에 의하면, 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에 전원을 공급할 수 있다. 또한, 상기 반도체 소자 패키지(400)는 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에서 발생된 열을 효과적으로 방열시킬 수 있다.
실시 예에 의하면, 상기 서브마운트(300)는 상기 반도체 소자(200)와 전기적으로 연결되는 회로를 포함할 수 있다. 예로서, 상기 서브마운트(300)는 실리콘(Si) 또는 질화 알루미늄(AlN)과 같은 물질을 기반으로 형성될 수 있다.
한편, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 객체 검출, 3차원 움직임 인식, IR 조명 분야에 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 자율 주행을 위한 LiDAR(Light Detection and Ranging), BSD(Blind Spot Detection), ADAS(Advanced Driver Assistance System) 분야에도 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 HMI(Human Machine Interface) 분야에도 적용될 수 있다.
실시 예에 따른 반도체 소자 및 반도체 소자 패키지는, 객체 검출(Object Detection) 장치에 대한 예로서 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 객체 검출 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 10을 참조하여 설명된 반도체 소자 패키지가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 객체(Object)에서 반사되는 빛을 입사 받을 수 있다.
또한, 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.
도 11에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 10을 참조하여 설명된 실시 예에 따른 반도체 소자 패키지를 포함할 수 있다.
상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.
상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 발광구조물
105 기판
110 제1 도전형 DBR층
115 활성층
117 애퍼쳐층
120 제2 도전형 DBR층
130 발광 애퍼쳐
140 절연층
150 제1 전극
160 제2 전극
170 요철 구조
171, 172 돌출부
175 오목부
200 반도체 소자
300 서브마운트
310 도전형 페이스트
400 반도체 소자 패키지

Claims (11)

  1. 제1 도전형 DBR층, 제2 도전형 DBR층, 상기 제1 도전형 DBR층과 상기 제2 도전형 DBR층 사이에 배치된 활성층을 포함하며, 상기 활성층에서 생성된 빛을 상기 제2 도전형 DBR층의 상부 면에 수직한 방향으로 방출하는 발광 애퍼쳐를 포함하는 발광구조물;
    상기 발광구조물 아래에 배치되며, 하부 면에 제공된 요철 구조를 포함하는 전도성의 기판;
    상기 기판의 하부 면에 제공된 상기 요철 구조에 배치되며, 상기 제1 도전형 DBR층과 전기적으로 연결된 제1 전극;
    상기 발광구조물 위에 배치되며, 상기 제2 도전형 DBR층과 전기적으로 연결된 제2 전극;
    상기 제1전극은 상기 요철 구조에 대응되는 형상으로, 상기 요철 구조를 따라 배치되며,
    상기 기판의 하부 면에 제공된 상기 요철 구조는 상기 기판의 하부 방향으로 돌출된 복수의 돌출부를 포함하고,
    상기 기판의 상부 면으로부터 상기 돌출부의 하부 면까지의 두께는 100 마이크로 미터 내지 160 마이크로 미터로 제공되고, 상기 복수의 돌출부는 1 마이크로 미터 내지 7 마이크로 미터의 두께로 제공되고, 상기 돌출부의 폭은 1 마이크로 미터 내지 3 마이크로 미터로 제공되고, 상기 복수의 돌출부 간의 간격은 2 마이크로 미터 내지 5 마이크로 미터로 제공하되,
    상기 요철 구조는 오목부를 포함하고,
    상기 오목부의 폭은 상기 발광 애퍼쳐의 폭에 대응하는 반도체 소자.
  2. 제1항에 있어서,
    상기 복수의 돌출부는 사각형 구조, 원형 구조, 벌집 구조를 포함하는 배열 구조 중에서 선택된 적어도 하나의 구조로 배열된 반도체 소자.
  3. 서브마운트;
    상기 서브마운트 위에 배치된 제1항 또는 제2항에 의한 반도체 소자;
    를 포함하고,
    상기 반도체 소자의 상기 제1 전극과 상기 제2 전극이 상기 서브마운트와 전기적으로 연결되고,
    상기 반도체 소자의 상기 제1 전극과 상기 서브마운트가 열적으로 연결된 반도체 소자 패키지.
  4. 제3항에 기재된 반도체 소자 패키지;
    상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부;
    를 포함하는 객체 검출 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020170016076A 2017-02-06 2017-02-06 반도체 소자, 반도체 소자 패키지, 객체 검출 장치 KR102620728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170016076A KR102620728B1 (ko) 2017-02-06 2017-02-06 반도체 소자, 반도체 소자 패키지, 객체 검출 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170016076A KR102620728B1 (ko) 2017-02-06 2017-02-06 반도체 소자, 반도체 소자 패키지, 객체 검출 장치

Publications (2)

Publication Number Publication Date
KR20180091209A KR20180091209A (ko) 2018-08-16
KR102620728B1 true KR102620728B1 (ko) 2024-01-04

Family

ID=63443482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170016076A KR102620728B1 (ko) 2017-02-06 2017-02-06 반도체 소자, 반도체 소자 패키지, 객체 검출 장치

Country Status (1)

Country Link
KR (1) KR102620728B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258276A (ja) * 2007-04-02 2008-10-23 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060039762A (ko) * 2004-11-03 2006-05-09 이강재 질화물반도체 발광소자
KR20120031586A (ko) * 2010-09-27 2012-04-04 희성전자 주식회사 수직 구조형 발광다이오드 소자 및 그 제조방법
KR101944410B1 (ko) * 2012-09-18 2019-01-31 엘지이노텍 주식회사 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258276A (ja) * 2007-04-02 2008-10-23 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR20180091209A (ko) 2018-08-16

Similar Documents

Publication Publication Date Title
US11637227B2 (en) Semiconductor device including multiple distributed bragg reflector layers
US10910790B2 (en) Semiconductor device package and method for producing same
KR102569576B1 (ko) 반도체 소자 패키지
TW201921728A (zh) 半導體裝置封裝
US10998694B2 (en) Laser diode
KR102564122B1 (ko) 반도체 소자
KR102529364B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR102620728B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102212952B1 (ko) 반도체 소자
KR20180052265A (ko) 반도체 소자 및 이를 포함하는 자동 초점 장치
KR102645382B1 (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
KR102093816B1 (ko) 반도체 소자
KR102311599B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지
KR102308692B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102571788B1 (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR102722845B1 (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR102327777B1 (ko) 반도체 소자, 반도체 소자 패키지, 객체 검출 장치
KR102250479B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102250471B1 (ko) 레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
KR102501208B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR20180029606A (ko) 반도체 소자, 발광 소자 및 이를 구비한 조명 장치
KR20180087679A (ko) 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치
KR20180128230A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right