JP2008227232A - 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール - Google Patents

半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール Download PDF

Info

Publication number
JP2008227232A
JP2008227232A JP2007064806A JP2007064806A JP2008227232A JP 2008227232 A JP2008227232 A JP 2008227232A JP 2007064806 A JP2007064806 A JP 2007064806A JP 2007064806 A JP2007064806 A JP 2007064806A JP 2008227232 A JP2008227232 A JP 2008227232A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor element
semiconductor
transparent member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007064806A
Other languages
English (en)
Inventor
Junya Koyashiki
純也 古屋敷
Shozo Moribe
省三 森部
Hiroki Udatsu
博喜 宇辰
Noriyuki Yoshikawa
則之 吉川
Toshiyuki Fukuda
敏行 福田
Masanori Nano
匡紀 南尾
Hiroyuki Ishida
裕之 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007064806A priority Critical patent/JP2008227232A/ja
Priority to US12/525,217 priority patent/US20100091633A1/en
Priority to CNA2008800034250A priority patent/CN101595556A/zh
Priority to PCT/JP2008/000514 priority patent/WO2008111304A1/ja
Publication of JP2008227232A publication Critical patent/JP2008227232A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/123—Integrated head arrangements, e.g. with source and detectors mounted on the same substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/127—Lasers; Multiple laser arrays
    • G11B7/1275—Two or more lasers having different wavelengths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/13—Optical detectors therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Optical Head (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】全体の大きさを小型にでき、特に略矩形のパッケージの４辺のうち対向する一対の２辺の長さを小さくできる半導体デバイスを効率よく製造する方法を提供する。
【解決手段】平板であって、接続電極７５、内部配線７６、外部接続部７７が設けられた基板用原板１３０を用意する。この基板用原板１３０の隣り合う接続電極７５間の部分を切削し、溝５５を形成する。この溝５５に複数の半導体素子１０を搭載し、電極パッド２０と接続電極７５とを金属細線２２で接続し、さらに透明な蓋体９０を各半導体素子１０の上方を覆うようにスペーサ８０’の上に載せて接着させる。この後隣り合う溝５５間において２列に並ぶ接続電極７５の列間を切断して切り離す。さらに隣り合う半導体素子１０の間を切り離す。
【選択図】図２

Description

本発明は、半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュールに関するものである。
従来よりＤＶＤ等の光ディスクの信号を読み取る光ディスクドライブ装置には、読み取り用の光を出射する半導体レーザ素子と、光ディスクからの反射戻り光を受光する光検出器とが同一の基台上に配置された光ピックアップモジュールが搭載されている。
特許文献１に開示されているように、光ピックアップモジュールは、光ディスクの光学記録面の下に置かれて光ディスクの半径方向に移動するように光ディスクドライブ装置において構成されているため、光ディスクドライブ装置を小型にするためには光ピックアップモジュールを小型にすることが必須となっており、そのためには光検出器を小型にする必要がある。
例えば特許文献２には、固体撮像素子を納める筐体を小型にして光検出器を小型にするための固体撮像装置の製造方法が開示されている。具体的には、基板部および矩形枠状のリブにより形成される筐体を、複数本の金属リード片とともに一体的に樹脂成形して、各金属リード片により内部端子部および外部端子部を形成し、筐体の内部空間内の基板部上に撮像素子を固定し、撮像素子の電極と各金属リード片の内部端子部とを各々接続し、リブの上端面に透光板を接合する。このとき、透光板の位置決めのため、リブの上端面に、内周に沿って低くなった低段部を設けて段差部を形成し、透光板を、リブの段差部に形成された内壁の内側領域内で低段部の上面に載置可能な大きさとし、リブの上端面に透光板を接合する際に、低段部上面に接着材を充填した後、透光板を段差部の内壁により位置規制しながら低段部上面の接着材上に載置し接合した後、リブの段差部の外側に位置する部分を削除する、という方法である。
特開２００１−５６９５０号公報 特開２００５−６４２９２号公報 特開２００５−７９５３７号公報 特開２００２−１６４５２４号公報 特開２０００−１０６３７７号公報
しかしながら、図３１に示すように特許文献２に開示された固体撮像装置では、撮像素子２０５が載せられた基板部２０２の外縁部分に矩形枠状のリブ２０３が設けられているが、リブ２０３は矩形状の４辺のいずれも同じ幅であり、このため小型化には限界があった。特許文献３に開示されている固体撮像装置にも同様の問題があった。そして、製造方法は、リードフレームを下に置き一体的に樹脂成形して複数個の筐体が繋がった原板を作成した後に固体撮像素子を搭載するというものであるが、高価な封止金型を作りリードフレームと一体的に樹脂成形でリブを形成しなければならず、また、金型でリブを樹脂成形する場合、金型内で樹脂成形した後に製品を取り出すためにリブ側面に５〜１５°の微小な抜き勾配を付ける必要があるので、リブを垂直に形成することは不可能であった。さらに樹脂成形を金型で行うため、リブの形状を安易に設計変更できないという課題があった。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、全体の大きさを小型にでき、特に略矩形のパッケージの４辺のうち対向する一対の２辺の長さを小さくできる半導体デバイスを効率よく製造する方法を提供することにある。
上記の課題を解決するために、本発明では半導体素子と、該半導体素子を搭載するパッケージとを備えた半導体デバイスの製造方法において、パッケージの形成に工夫をした。
具体的には、本発明の半導体デバイスの製造方法は、平板状の基板用原板に平行な複数の溝を設けて、複数のパッケージが連結した形状のパッケージ集合基板を形成する工程Ａと、複数の前記溝のそれぞれに複数の半導体素子を溝の延びる方向に沿って搭載する工程Ｂと、隣り合う２つの前記溝の間でパッケージ集合基板を切り離す工程Ｃとを含む構成とした。
工程Ａでは２以上の前記溝を同時に設けることが好ましい。
工程Ａでは、前記基板用原板を機械的に掘って前記溝を設けてもよいし、レーザを用いて前記基板用原板を掘って前記溝を設けてもよい。
ある好適な実施形態においては、前記パッケージ集合基板は、隣り合う前記溝の間に該溝に沿って２列に並ぶ複数の接続電極を有しており、工程Ｂでは前記半導体素子と前記接続電極とを金属細線で接続し、工程Ｃでは前記接続電極が形成している前記２列の列間を切断する。
前記接続電極が形成している前記２列の列間に、前記溝に沿って延びる畝状部材を設ける工程をさらに含んでいてもよい。ここで畝状部材は、溝の側壁上面に突設されている部材である。
ある好適な実施形態においては、さらに工程Ｂの後で、前記半導体素子の上方をそれぞれ覆う蓋体を、前記溝を跨がせ且つ前記畝状部材の上に載せて接着する工程を含む。即ちある好適な実施形態において、蓋体はそれぞれの半導体素子対して一つずつ用意されて、溝を跨ぐとともに畝状部材の上に載せられて接着されている。畝状部材の上には蓋体の外縁部分が載せられることが好ましい。
別の好適な実施形態においては、さらに、前記半導体素子の上に板状である透明部材を置く工程Ｄと、前記金属細線と前記透明部材の側壁とを封止樹脂で封止する工程とを含む。工程Ｄでは、１つの前記透明部材を複数の前記半導体素子の上に置いてもよい。
本発明の半導体デバイスは、半導体素子と、該半導体素子を搭載するパッケージとを備え、略直方体であり、その下面および対向する一対の側面は前記パッケージからなり、前記パッケージは、実質的に矩形であって前記半導体素子を搭載する搭載面を備えた基板部と、該搭載面の一対の対向する外縁に沿って延びかつ該外縁上にそれぞれ設けられたリブとを有し、前記半導体素子の上には板状の透明部材が置かれており、前記半導体素子は封止樹脂によって封止されており、前記対向する一対の側面とは別の一対の側面には、前記基板部と前記リブと前記封止樹脂とが露出しており、上面には該封止樹脂と前記透明部材とが露出している構成とした。ここで半導体デバイスが略直方体であるというのは、数学的に厳密な意味での直方体ではなく、直方体に多少の歪みや凹凸があっても構わないことを意味する。
前記対向する一対の側面とは別の一対の側面には、さらに前記透明部材が露出していてもよい。
本発明の光ピックアップモジュールは、上記いずれかの半導体デバイスと、レーザモジュールとビームスプリッタとを備え、前記蓋体は透明な材料からなり、前記半導体デバイスに搭載された半導体素子は受光素子である構成とした。
さらにミラーと対物レンズとを備えていることが好ましく、光ディスクの情報記録面の下側に置かれ、前記リブの延びる方向が該情報記録面に対して実質的に垂直であることが好ましい。
前記レーザモジュールは、出射光のピーク波長が３８５ｎｍ以上４２５ｎｍ以下である青紫レーザ装置と、出射光のピーク波長が６３０ｎｍ以上６７０ｎｍ以下および７６０ｎｍ以上８００ｎｍ以下である２波長レーザ装置とを備えている構成とすることができる。出射光のピーク波長とは、出射光のスペクトルにおいて強度が極大となっている波長である。
本発明の半導体デバイスの製造方法は、平板状の基板用原板に平行な複数な溝を設けてパッケージ集合基板を形成し、この溝に半導体素子を搭載するので、半導体デバイスの前記溝の延びる方向の長さは半導体素子の大きさにほぼ等しい大きさにまで小さくすることができ、小型の半導体デバイスを効率よく製造できる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（実施形態１）
−半導体デバイス−
実施形態１に係る製造方法を説明する前にその製造方法によって製造される半導体デバイスを説明する。
本実施形態の製造方法によって製造される半導体デバイスは、半導体素子として集積化受光素子を用いた光検出器である。なお半導体素子としては、フォトダイオード、フォトトランジスタ、フォトＩＣなどの受光素子や、ＬＥＤ、半導体レーザなどの発光素子を用いてもよい。
すなわち、図１に示すように、本実施形態の半導体デバイス１は、断面Ｕ字型である溝形状のパッケージ５０の溝の中に半導体素子１０が収納され、透明な平板状の蓋体９０が被せられているものである。また、図３（ａ）〜（ｄ）も本実施形態の半導体デバイス１を示しているが、説明の都合上図３（ａ）は蓋体９０を透明にしており、図には示していない。また、同様に説明の都合上図１，図３（ａ）、（ｃ）の蓋体９０を固定する接着剤８５は図示していない。
本実施形態のパッケージ５０は、矩形の基板部６０と、この矩形の対向する一対の辺に沿ってそれぞれ延びる２つのリブ７０，７０と、リブ７０，７０の上面に設けられたスペーサ８０，８０を有している。リブ７０，７０は、基板部６０のうち半導体素子１０が搭載される矩形の搭載面６２の対向する一対の外縁部分から上方に突き出す形で設けられており、搭載面６２の外縁に沿って延びる直方体の形状を有している。基板部６０とリブ７０，７０との境界は図では明確に示されていないが、基板部６０の上にリブ７０，７０が載っているので、両者の境界は搭載面６２の部分ということができる。
リブ７０，７０の内部には複数の内部配線（埋め込み配線）７６，７６，…が設けられている。内部配線７６は、リブ上面７０ｂでは接続電極７５に繋がっており、その反対側の面（非搭載面６４）では外部接続部７７に繋がっている。また、リブ上面７０ｂには、接続電極７５よりも外側にリブ７０，７０と平行に延びるスペーサ８０，８０が設けられている。スペーサ８０，８０はリブ上面７０ｂから上方に盛り上がって筋状に延びている畝状部材である。
半導体素子１０は矩形であって、一方の面に複数の電極パッド２０，２０，…が対向する一対の２辺に沿ってそれぞれ１列に並んでいる。電極パッド２０，２０，…が設けられた面の反対側の面がパッケージ５０の搭載面６２に載せられて接着剤によって固定されている。このとき電極パッド２０，２０，…が並んだ列が伸びている方向とリブ７０，７０が延びる方向とが略平行になるように半導体素子１０はパッケージ５０に搭載されている。そして、電極パッド２０，２０，…とリブ上面７０ｂの接続電極７５とが金属細線２２によって接続されている。
スペーサ８０，８０はリブ上面７０ｂにおいて、半導体素子１０に関して（半導体素子１０から見ると）接続電極７５よりも遠い側に位置しており、リブ７０，７０の延びる方向に延びている。そして、スペーサ８０，８０の上に蓋体９０が載せられて接着剤８５によって固定されている。ここで接着剤８５はスペーサ８０と蓋体９０との間に存するとともにスペーサ８０からパッケージ５０内部方向に少しはみ出して存しているが、金属細線２２には付着していない。すなわち金属細線２２は、接続電極７５との接続部分および電極パッド２０との接続部分以外は大気中に露出して剥き出しになっている。この点が特許文献４の技術とは異なっている。
特許文献４の技術ではスペーサが無いので蓋体の高さ方向の位置が正確には定まらず蓋体の平行性に問題があり、また、金属細線のうち接着剤に埋もれている部分と空気中に露出している部分との境界部で接着剤と金属との膨張係数の差によって断線が生じるという問題があるが、本実施形態ではこのような問題はない。さらに特許文献４に係る半導体装置では、透光性蓋体を接着する際にはボンディングワイヤは固定されておらず液体の接着剤中に浮いている状態であるので、この接着剤が固化するときに固化の収縮応力がボンデイングワイヤ及びボンディングワイヤと電極との接合部に掛かり、接合部の剥がれが生じる虞があるが、本実施形態ではこのような問題はない。
図３（ｃ）の左側のリブ７０の上部を拡大した図３（ｄ）に示すように、スペーサ８０，８０の高さは、金属細線２２の径よりも大きく接続電極７５への金属細線２２のボンディングは第２ボンドであるので、スペーサ８０，８０上に載せられた蓋体９０が金属細線２２に接触して金属細線２２を押さえつけることはなく、金属細線２２の接続信頼性は高く保持される。また、スペーサ８０，８０の高さを金属細線２２の径の２倍以下に設定することにより、半導体デバイス１の厚みを小さくすることができ、半導体デバイス１を小型にできる。そしてリブ７０，７０が延びる方向の半導体デバイス１の長さは、半導体素子１０の長さと同等なまでに小さくすることができる。
また、半導体デバイス１の側壁部において、リブ外側側壁７０ａとスペーサ外側側壁８０ａと蓋体側壁９０ａとは面一になっており、これによって半導体デバイス１の両リブ７０，７０間側の長さを小さくでき小型化に寄与している。また、接着剤８５もこれらの側壁と面一になっていて接着剤８５が半導体デバイス１の側壁から外方へはみ出してはいない。ここで外側側壁というのは、リブ７０，７０およびスペーサ８０，８０の側壁のうち、半導体素子１０の方を向いている側壁に対向する側壁のことである。
−半導体デバイスの製造方法−
本実施形態に係る半導体デバイス１の製造方法について以下に説明する。
まず、図２（ａ）に示す基板用原板１３０を用意する。基板用原板１３０は図２（ａ）の左右にさらに拡がっているが、ここではその一部を示している。基板用原板１３０はガラスエポキシ樹脂やＢＴ樹脂などの樹脂よりなる平板であって、その内部には複数の内部配線７６，７６，…が埋め込まれている。基板用原板１３０の一方の面には各内部配線７６，７６，…の上に設けられた接続電極７５，７５，…が形成されており、もう一方の面には内部配線７６，７６，…の上に設けられた外部接続部７７，７７，…が形成されている。基板用原板１３０は矩形であり、内部配線７６，７６，…は矩形の１辺と平行に列を成して並んでおり、その列は複数存している。隣り合うその列間距離は大きいものと小さいものと２種類有り、この２種類が交互に並んでいる。なお、接続電極７５，７５，…および外部接続部７７，７７，…も内部配線７６，７６，…と同様の列を成して並んでいる。
それから基板用原板１３０に複数の溝５５，５５，…を形成する。溝５５は隣り合う内部配線７６，７６，…の列の間のうち列間距離が大きい方に、該列と平行に、機械的に基板用原板１３０を切削して形成される。溝５５の形成はエンドミルを使用して、１本ずつもしくは複数本を同時に加工する。基板用原板１３０の一方の端面から他方の端面へ直線的に切削する。エンドミルの種類や切削条件である回転速度、送り速度、切り込み量および切削油は基板用原板１３０の大きさ、材質によって決定し、加工面にバリ、ビビリや打痕の発生が無いように調整する。こうして図２（ｂ）に示す状態になる。
次に隣り合う内部配線７６，７６，…の列の間のうち列間距離が小さい方に、該列と平行に、畝状部材であるスペーサ８０’を設置する。つまりスペーサ８０’は切削されていない部分に設置されることになる。そうすると、図２（ｃ）に示すパッケージ集合基板１００が出来上がる。パッケージ集合基板１００は、上述のパッケージ５０が複数並んで隣り合うパッケージ５０のリブ外側側壁７０ａ同士が一体となっている形状を有している。また、リブが延びる方向にも複数のパッケージ５０が並んで一体となっている形状である。
それから複数の溝５５，５５，…のそれぞれの底面に複数の半導体素子１０を、溝５５，５５，…の延びる方向に沿って搭載して固定すると図２（ｄ）に示す状態となる。
その後、半導体素子１０の電極パッド２０と接続電極７５とをワイヤボンディングによって接続を行う。このようにして図２（ｅ）に示すように、電極パッド２０と接続電極７５とが金属細線２２によって接続された状態となる。
次にスペーサ８０’の上面に接着剤（図示省略）を塗布し、各半導体素子１０に対し一つずつ透明な蓋体９０をスペーサ８０’の上に載せて接着、固定する。蓋体９０は各半導体素子１０の上方を覆い隠すように配置する。この状態が図２（ｆ）に示す状態である。なお、図２（ｆ）、（ｇ）においては接着剤は省略して図示していない。
それから、ダイシングソー４０によって、隣り合う２つの溝５５，５５間において２列に並ぶ接続電極７５，７５，…の列間を切断して切り離す。この時スペーサ８０’の中央部分を切断して２つに切り離す。こうして側壁部分が面一になる。さらに溝５５の延びる方向に対して垂直に、隣り合う半導体素子１０間で切断を行う。こうして個々の半導体デバイス１が出来上がる。個々の半導体デバイス１が出来上がった状態が図２（ｇ）に示す状態である。
本実施形態の製造方法においては、基板用原板１３０に複数の溝５５，５５，…を１本ずつもしくは複数本を同時に加工するので、必要な数を効率よくパッケージ集合基板１００に形成することができる。また、パッケージ集合基板１００のサイズは自由に変更でき、多数の半導体素子１０を搭載できる大型のパッケージ集合基板１００であっても短時間に容易に形成することができる。そして小型の半導体デバイス１を低コストで製造できる。
さらに、従来の方法によって金型内で樹脂成形してリブを形成する場合、リブ側面に５〜１５°の微小な抜き勾配を付ける必要があるが、本実施形態においてはリブを半導体素子搭載面に対して垂直に形成できるので設計が簡略化できることはもちろん、リブ幅を簡便に設計変更して形成することが可能である。
また、エンドミルの操作だけで溝を形成することが可能であり、基板用原板１３０の一方の端面から他方の端面までエンドミルを１回通すだけでパッケージ集合基板１００を作成できるので、表面加工の場合と比較すると加工時間を短縮でき、後加工や仕上げ加工の必要が無く工程が簡素化され、コスト削減に繋がる。
なお、上述の半導体デバイス１の製造方法は、一つの例であり、本実施形態の製造方法はこの例に限定されない。溝５５を設けた後に内部配線７６，７６，…や接続電極７５，７５，…などを設けても構わないし、２列の接続電極７５，７５，…間を切り離してから蓋体９０を載せても構わない。また、溝５５，５５，…の形成方法は、切削でもよいし、射出成型などの成型法であってもよい。
本実施形態の半導体デバイス１は、接続電極７５を基板部６０の搭載面６２に設けず蓋体９０を載せるためのリブ７０，７０の上面７０ｂに設けているので、小型にすることできる。また、スペーサ８０，８０をリブ７０，７０上に設けているので、蓋体９０の平行度を高めることができる。
（実施形態２）
−半導体デバイス−
実施形態２に係る半導体デバイスは、実施形態１に係る半導体デバイスに比較して、透明な平板状の蓋体の代わりに板状の透明部材を半導体素子の上に載せていてこの透明部材の側面と金属細線とが埋め込まれるようにパッケージの溝の中に封止樹脂を入れている点が異なっている。以下、実施形態１との相違点を中心に実施形態２の説明を行う。実施形態１と同じ点は説明を省略することがある。
図４（ａ）、（ｂ）に本実施形態に係る半導体デバイス２を示す。本実施形態においては、パッケージ５０、半導体素子１０、スペーサ８０，８０、リブ７０，７０、金属細線２２は実施形態１と同じであり、半導体素子１０と接続電極７５との接続構造も同じである。
パッケージ５０に搭載された半導体素子１０は金属細線２２によって接続電極７５と接続されている。そして、半導体素子１０の受光面を覆うように板状の透明部材９４が半導体素子１０の上に透明な接着剤を介して載せられている。透明部材９４は上面が矩形のガラスからなる板状部材であり、半導体素子１０に接着されている。透明部材９４の底面および上面は、半導体素子１０の上面よりも小さく受光領域よりもやや大きく、半導体素子１０の上面の一部を覆う状態である。
さらに透明部材９４の上面とスペーサ８０，８０の上面を除いてパッケージ５０の溝（凹部）内のものは封止樹脂９６によって封止されている。すなわち、透明部材９４の４つの側面やリブ７０，７０上面、金属細線２２等が封止樹脂９６に埋め込まれている。また、半導体デバイス２の側面のうち、リブ７０，７０が延びる方向に垂直な一対の側面には基板部６０とリブ７０，７０と封止樹脂９６とが露出している。
本実施形態の半導体デバイス２を上から見ると透明部材９４の上面とスペーサ８０，８０の上面とが露出しているのみで、残りは封止樹脂９６に覆われている。従って、半導体素子１０の受光面や電極パッド２０、接続電極７５や金属細線２２にゴミや埃が付着することはなく、ゴミや埃に由来するショートなどの不具合も生じることはない。封止樹脂９６としては、熱硬化型エポキシ樹脂、ＳｉＯ２等を含有させたフィラー入りの樹脂、染料を含有させ遮光性を付与した樹脂などを好ましく使用することができる。
封止樹脂９６はパッケージ５０の溝内に充填される際には粘度の高い液体であり、その後固まって固体になる。半導体デバイス２の側壁のうち、リブ外側側壁７０ａ以外の側壁は、封止樹脂９６とリブ７０，７０の端面とが面一になっているものである。ここで、スペーサ８０，８０の高さは金属細線２２の径よりも大きいため、スペーサ８０，８０の上面と略同じ高さまで封止樹脂９６を充填すると、金属細線２２は全て封止樹脂９６中に埋め込まれることになる。これにより、金属細線の一部のみが封止樹脂に埋没している特許文献４の技術とは違って金属細線２２が断線することはなく、金属細線２２と電極パッド２０および接続電極７５との接続部分が固定されて接続信頼性が向上する。また、透明部材９４の上面は露出しており側面は封止樹脂９６中に埋め込まれているので、半導体素子１０の受光面には透明部材９４の上面を通過してくる光のみが到達し、透明部材９４の側面部分から光が入射しようとしても、そのような不要な光は受光面には到達せず、迷光（光の乱反射）が無くなり、光学特性が向上する。
また、基板部６０の搭載面６２を基準とした高さ（距離）において、透明部材９４の上面の高さの方をスペーサ８０，８０の上面の高さよりも大きくしているので、半導体デバイス２を光ピックアップモジュールに搭載する際に半導体素子１０の受光面に平行であって且つ面積の広い透明部材９４の上面を搭載作業の基準面として容易に用いることができ、光ピックアップモジュールへの搭載精度を容易に向上させることができるとともに、搭載作業も容易に短時間で行うことができる。
本実施形態の半導体デバイス２は、実施形態１の半導体デバイス１と同様に、従来の半導体デバイスよりも小型にすることができる。
なおスペーサ８０，８０は、図７に示す半導体デバイス２’のように取り除いても構わない。
−半導体デバイスの製造方法−
本実施形態に係る半導体デバイス２の製造方法について図５（ａ）〜（ｈ）を参照に以下に説明する。なお、実施形態１の製造方法と同じところは説明を省略あるいは簡単に行う。
図５（ａ）〜図５（ｃ）に示す工程は実施形態１と同じであるので、説明を省略する。
図５（ｃ）に示す状態から溝５５，５５，…の底面に複数の半導体素子１０を、溝５５，５５，…の延びる方向に沿って順に搭載して固定し、さらに各半導体素子１０の受光面の上に透明部材９４をそれぞれ載せて透明接着剤によって固定する。このとき透明部材９４の上面には保護シート９１ａが設置されている。さらにスペーサ８０’の上面に保護シート９１ｂを設置すると図５（ｄ）に示す状態となる。
その後、半導体素子１０の電極パッド２０と接続電極７５とをワイヤボンディングによって接続を行う。このようにして図５（ｅ）に示すように、電極パッド２０と接続電極７５とが金属細線２２によって接続された状態となる。
それから溝５５内に封止樹脂９６を充填する。充填はポッティングで行ってもよいし、射出成形で行ってもよい。この時透明部材９４の上面の全面およびスペーサ８０’の上面に保護シート９１ａ，９１ｂが被せられているので、透明部材９４の上面とスペーサ８０’の上面とが確実に封止樹脂９６に覆われず、露出することになる。図５（ｆ）は封止樹脂９６が充填され固化した状態である。
次に、ダイシングソー４０によって、隣り合う２つの溝５５，５５間において２列に並ぶ接続電極７５の列間を切断して切り離す。この時スペーサ８０’の中央部分を切断して２つに切り離す。こうして切り離した状態が図５（ｇ）に示す状態である。こうして側壁部分が面一になる。
それから保護シート９１ａ，９１ｂを透明部材９４およびスペーサ８０から剥がし、さらに溝５５の延びる方向に対して垂直に、隣り合う半導体素子１０間で切断を行う。こうして個々の半導体デバイス２が出来上がる。この状態が図５（ｈ）に示す状態である。ここで、封止樹脂９６は固化時に収縮するため、封止樹脂９６の上面は透明部材９４の上面およびスペーサ８０の上面よりも数μｍ下側に位置するようになる。
本実施形態の製造方法は、実施形態１の製造方法と同じ効果を奏する。
−光ピックアップモジュール−
図２９は本実施形態に係る光ピックアップモジュールが、光ディスク４７の下に置かれた状態での模式的な斜視図であり、図３０はその状態を横から見た図である。なお、図３０の右端の半導体デバイス２は、その左側にある台座４８に設置された半導体デバイス２（光検出器）を上下方向の軸の周りに９０°回転させて受光面の側を参考として示したものであり、光ピックアップモジュールに２つの半導体デバイス２が搭載されているわけではない。
この光ピックアップモジュールは、上述の半導体デバイス２（光検出器）と第１及び第２レーザ装置４１，４２と、ビームスプリッタ４３と、ミラー４５と対物レンズ４６とを備えている。第１および第２レーザ装置とがレーザモジュール４９を構成している。第１及び第２のレーザ装置４１，４２から出射した光４４はビームスプリッタ４３を通過し、ミラー４５で反射されて、対物レンズ４６を通って光ディスク４７の情報記録面に入射する。光４４は情報記録面で反射をし、対物レンズ４６，ミラー４５、ビームスプリッタ４３を経由して半導体デバイス２に入射する。
ここで第１レーザ装置４１はピーク波長が４０５ｎｍのレーザ光を出射する青紫レーザ装置であり、第２レーザ装置４２はピーク波長が６５０ｎｍの赤のレーザ光とピーク波長が７８０ｎｍの赤外レーザ光との２つの波長のレーザ光を出射する２波長レーザ装置である。
光ピックアップモジュールを構成する各部材は、台座４８の上に置かれて光ディスク４７の情報記録面の下側に置かれる。そして、回転する光ディスク４７の下で光ディスク４７の径方向に光ピックアップモジュールは移動を行う。各部材が置かれる台座４８の面は、光ディスク４７の情報記録面と平行になっている。
ここで配線の都合上半導体デバイス２は、リブ７０，７０が延びる方向が台座４８に対して垂直に、すなわち光ディスク４７の情報記録面に対して垂直に配置されている。このように配置されると、半導体デバイス２の複数の外部接続部７７，７７，…が台座４８の設置面に対して垂直に２列に並び、従って外部接続部７７，７７，…から引き出される外部との接続用の配線を半導体デバイス２の台座４８の設置面からの高さＨの範囲内に納められ、光ピックアップモジュール全体の高さを小さくできる。
また、上述のように半導体デバイス２のリブ７０，７０は台座４８に対して垂直に延びるものであって、台座４８に水平に延びるリブは存していない。従って、半導体デバイス２の高さＨは搭載している半導体素子１０の１辺の長さとほぼ同じ長さにまで近づけることが可能であり、これにより光ピックアップモジュール全体を薄く、小型にすることができる。
（実施形態３）
実施形態３に係る半導体デバイスは、実施形態２の半導体デバイス２とは透明部材が異なっているので、異なっている点について説明する。
図６に示すように、本実施形態の半導体デバイス３の透明部材９４’は、半導体素子１０の上面からはみ出して延びており、半導体デバイス２の側面のうち、リブ７０，７０が延びる方向に垂直な一対の側面にも、基板部６０とリブ７０，７０と封止樹脂９６と共に露出している。
実施形態２の半導体デバイス２の製造工程では、各透明部材９４を各半導体素子１０の上面に接着させていたが、本実施形態においては、長尺の１本の透明部材９４’を複数の半導体素子１０上面に載せる。即ち、図５（ｃ）の状態から図５（ｄ）の状態に至る際に、各溝５５に対して溝５５とほぼ同じ長さの透明部材９４’を用意し、各溝５５の底面に固定された複数の半導体素子１０，１０，…の上にその透明部材９４’を載せるのである。なお、断面図は実施形態２に係る図５と同じとなる。そして最後に一つ一つの半導体デバイス３に切り離す際には、基板部６０やリブ７０，７０、封止樹脂９６と共に透明部材９４’も切断されて切断面に露出する。
本実施形態では、実施形態２の効果に加えて、透明部材９４’を半導体素子１０の上に載せる工程を簡略化できるので、製造が容易になる。
なおスペーサ８０，８０は、図８に示す半導体デバイス３’のように取り除いても構わない。
（実施形態４）
実施形態４に係る半導体デバイスは、実施形態２の半導体デバイス２とは、スペーサ８０，８０が無くてその部分に封止樹脂９６が存している点が違っており他は同じであるので、違っている点について説明する。
図９に示すように、本実施形態の半導体デバイス４は、実施形態２の半導体デバイス２のスペーサ８０，８０を取り除いてその取り除いた部分を封止樹脂９６で埋めている構成となっている。
本実施形態の半導体デバイス４の製造工程においては、図１０に示すように実施形態２のパッケージ集合基板１００からスペーサ８０’を取り除いたものがパッケージ集合基板１０１である（図１０（ｂ））。
このパッケージ集合基板１０１の溝５５，５５，…の底面に複数の半導体素子１０を、溝５５，５５，…の延びる方向に沿って順に搭載して固定し、さらに一つの溝５５内に搭載したそれぞれ半導体素子１０の受光面の上に透明部材９４をそれぞれ載せて透明接着剤によって固定する。このとき透明部材９４の上面には保護シート９１ａが設置されている。これで図１０（ｃ）に示す状態となる。
その後、半導体素子１０の電極パッド２０と接続電極７５とをワイヤボンディングによって接続を行う。このようにして図１０（ｄ）に示すように、電極パッド２０と接続電極７５とが金属細線２２によって接続された状態となる。
それから溝５５内に封止樹脂９６を充填する。充填はポッティングで行ってもよいし、射出成形で行ってもよい。この時透明部材９４の上面の全面に保護シート９１ａが被せられているので、透明部材９４の上面が確実に封止樹脂９６に覆われず、露出することになる。図１０（ｅ）は封止樹脂９６が充填され固化した状態である。
次に、ダイシングソー４０によって、隣り合う２つの溝５５，５５間において２列に並ぶ接続電極７５の列間を切断して切り離す。こうして切り離した状態が図１０（ｆ）に示す状態である。こうして封止樹脂９６も含めて側壁部分が面一になる。
それから保護シート９１ａを透明部材９４から剥がし、さらに溝５５の延びる方向に対して垂直に、隣り合う半導体素子１０間で切断を行う。こうして個々の半導体デバイス４が出来上がる。この状態が図１０（ｈ）に示す状態である。
本実施形態の製造方法は、実施形態２の製造方法と同じ効果を奏するとともにスペーサ８０’が無いので、それだけ工程が簡略になる。
（実施形態５）
実施形態５に係る半導体デバイスは、実施形態３の半導体デバイス３とは、スペーサ８０，８０が無くてその部分に封止樹脂９６が存している点が違っている点である。即ち実施形態４において透明部材として実施形態３の透明部材９４’を用いている形態である。
図１１に示すように本実施形態の半導体デバイス５は、実施形態３と同様に一対の側面に基板部６０とリブ７０，７０と透明部材９４’と封止樹脂９６とが露出している。また、実施形態４と同様にリブ７０，７０の外縁上にまで封止樹脂９６が載っており、スペーサは存していない。
本実施形態の半導体デバイス５は、実施形態４の半導体デバイス４の図１０（ｃ）に示す製造工程において、透明部材９４の代わりに長尺な一つの透明部材９４’を複数の半導体素子１０，１０，…の上に載せて接着させる点と、図１０（ｇ）に示す製造工程において透明部材９４’もリブ７０，７０や封止樹脂９６などと一緒に切断して各半導体デバイス５とする点とが実施形態４の製造工程と異なっているが、それ以外は同じである。
本実施形態では、実施形態３と実施形態４との効果を奏する。
（実施形態６）
−半導体デバイス−
実施形態６に係る製造方法によって製造される半導体デバイスは、実施形態１〜５とはパッケージが異なっているが半導体素子１０は同じであるので、図１２、図１６を参照してパッケージ１５０について主に説明を行う。なお、パッケージ１５０には透明な蓋体１９０を載せているが、説明の都合上図１６（ａ）は蓋体１９０を取り外しており、図には示していない。また、後述する銅めっきも薄いので図示を省略している。なお、以下の実施形態を説明する図において銅めっきを適宜省略している。
本実施形態のパッケージ１５０は、矩形の基板部１６０と、基板部１６０の上方に突き出し且つこの矩形の対向する一対の辺に沿ってそれぞれ延びる２つのリブ１７０，１７０と、リブの上面１７０ｂの外縁部分に設けられたスペーサ１８０，１８０を有している。リブ１７０，１７０は、基板部１６０のうち半導体素子１０が搭載される矩形の搭載面１６２の対向する一対の外縁上にのみそれぞれ設けられており、搭載面１６２の外縁に沿って延びる直方体の形状を有している。なお、搭載面１６２の対向する一対の外縁上にのみリブ１７０，１７０が設けられているというのは、前記一対の外縁上にはリブ１７０，１７０がそれぞれ設けられているが、該一対の外縁とは別の一対の外縁上にはリブ１７０，１７０は設けられておらず、搭載面１６２の中央部とその近辺にも設けられていないということである。
搭載面１６２には、搭載された半導体素子１０とリブ１７０との間の部分に複数の接続電極１７５，１７５，…が１列に並んでおり、各接続電極１７５はリブ１７０の下の部分にまで延びて一部がリブ１７０の下に隠れている。そして、接続電極１７５は基板部１６０内に設けられた埋め込み電極１７６，１７６，…に接続している。なお、埋め込み電極１７６，１７６，…は、基板部１６０に埋め込まれている導電体の部分全体を指している。また、基板部１６０の搭載面１６２とは反対面である非搭載面１６４には、複数の外部接続部１７７，１７７，…が設けられていて、これらが埋め込み電極１７６、１７６，…に接続している。即ち、接続電極１７５，１７５，…は埋め込み電極１７６，１７６，…を介して外部接続部１７７，１７７，…に電気的に接続されている。
半導体素子１０は、電極パッド２０，２０，…が並んだ列が伸びている方向とリブ１７０，１７０が延びる方向とが略平行になるようにパッケージ１５０に搭載されて、電極パッド２０，２０，…と接続電極１７５，１７５，…とが金属細線１２２，１２２，…によって接続されている。
スペーサ１８０，１８０はリブ上面１７０ｂにおいて、半導体素子１０から最も遠いところに位置しており、リブ１７０，１７０の延びる方向に延びている。そして、リブ上面１７０ｂの上であってスペーサ１８０，１８０から離れた位置に矩形の蓋体１９０の外縁部が載せられて接着剤１８５によって固定されている。ここで接着剤１８５は、蓋体１９０の外縁部下面とリブ上面１７０ｂとの間に存していると共に、スペーサ１８０と蓋体１９０の側面との間にも存する。なお、リブ上面１７０ｂと蓋体１９０との間の接着剤１８５は、厚みが小さいため図１２（ａ）、（ｂ）、図１６（ｂ）では図示を省略している。この図示省略は実施形態７以降を説明する断面図においても同様である。
本実施形態では、接着剤１８５がスペーサ１８０と蓋体１９０の側面との間にも存しているので、接着剤１８５が蓋体１９０の外縁部下面とリブ上面１７０ｂとの間にのみ存している場合に比べて蓋体１９０がより強固にリブ１７０に固定されている。特に本実施形態では、スペーサ１８０と蓋体１９０の側面との間にも存している接着剤１８５が、蓋体１９０側面とリブ上面１７０ｂとがなす角の部分にフィレット形状を成しており、これにより接着剤１８５の量が少なくても蓋体１９０はリブ１７０により強固に固定されることになる。
また、半導体デバイス６の側壁部において、リブ外側側壁１７０ａとスペーサ外側側壁１８０ａとは面一になっており、これによって半導体デバイス６の両リブ１７０，１７０間側の長さを小さくでき小型化に寄与している。また、接着剤１８５はスペーサ１８０に堰き止められて半導体デバイス６の側壁から外方へはみ出してはいない。ここで外側側壁というのは、リブ１７０，１７０およびスペーサ１８０，１８０の側壁のうち、半導体素子１０の方を向いている側壁に対向する側壁のことである。
本実施形態では基板部１６０の外縁のうち、リブ１７０，１７０が設けられた一対の外縁とは別の一対の対向する外縁部にはリブが設けられていないので、この別の一対の外縁部間の距離は半導体素子１０の大きさや接続電極１７５，１７５，…の配置に必要なスペースによって決まる。即ち上記別の一対の外縁部間の距離は、半導体素子１０を搭載するパッケージとしては最も小さくすることができる。
なおスペーサ１８０，１８０は、図２１に示す半導体デバイス６’のように取り除いても構わない。
−半導体デバイスの製造方法−
本実施形態に係る半導体デバイス６の製造方法について以下に説明する。
最初に、図１３に示すように、パッケージ集合基板１０２を作成する。パッケージ集合基板１０２は、上述のパッケージ１５０が複数並んで隣り合うパッケージ１５０のリブ外側側壁１７０ａ同士が一体となっている形状を有している。また、リブが延びる方向にも複数のパッケージ１５０が並んで一体となっている形状である。
このパッケージ集合基板１０２は、図１３（ａ）に示すように、平板状の絶縁性基材３１の両面に銅箔３２、３２を貼り合わせた両面銅箔基板６１を基に作成される。この両面銅箔基板６１の所定の場所にスルーホール６３を形成し、スルーホール６３内および銅箔３２上に銅めっき３３を施す（図１３（ｂ））。
次に後ほど接続電極１７５となる部分と埋め込み電極１７６の一部となる部分の銅箔３２および銅めっき３３を残すように、パターニングによってレジストを載せ、エッチングを行い、後ほど半導体素子１０を搭載する部分の銅箔３２および銅めっき３３を除去する（図１３（ｃ））。
それから全体を樹脂６５に浸し、その樹脂６５を硬化させて板状とする。このとき、両面銅箔基板６１の上面側には樹脂６５を厚く、下面側には薄く設ける（図１３（ｄ））。
次に外部接続部１７７と埋め込み電極１７６とを接続するため、下面側の樹脂６５の所定の位置に下面側の銅箔３２（実際にはその表面の銅めっき３３）に届くように穴３５を開ける（図１３（ｅ））。そして下面側の全面にめっき３６を施す。この時、穴３５の中もめっき３６で埋める。
それから、下面側のめっき３６にレジストを塗布しパターニングしてからめっき３６をエッチングして、外部接続部１７７，１７７，…を形成する。さらに上面側の樹脂６５の上に棒状のスペーサ１８０’，１８０’，…を貼り合わせる。スペーサ１８０’，１８０’，…は、後ほどリブ１７０，１７０，…となる部分の上に設置される（図１３（ｇ））。
次に、図１４（ａ）に示すようにレーザ光６８を上面側の樹脂６５に照射して、樹脂６５および絶縁性基材３１の一部を除去して接続電極１７５，１７５，…を露出させる。樹脂６５および絶縁性基材３１が除去されるのは、樹脂６５および絶縁性基材３１に直接レーザ光６８が照射されると高温になって樹脂６５や絶縁性基材３１が昇華するためである。一方、レーザ光６８は銅を昇華させるほど出力は大きくないので、レーザ光６８が銅箔３２や銅めっき３３にあたってもそれ以上下方の樹脂６５や絶縁性基板３１が昇華することはない。なお、図１４では、銅めっき３３の図示を省略している。
レーザ光６８は隣り合うスペーサ１８０’、１８０’間の所定の幅Ｘの部分に照射される。レーザ光６８は幅Ｘの部分をスキャンしつつ溝１５５が延びる方向へ移動していく。これによりリブ１７０，１７０となる部分はレーザ光６８が照射されずそのまま残る。こうして図１３（ｈ）、図１４（ｂ）に示すように、溝１５５，１５５，…が形成されパッケージ集合基板１０２が出来上がる。パッケージ集合基板１０２では、半導体素子１０を搭載する部分に下側の銅箔３２が露出しており、接続電極１７５，１７５，…は下側の銅箔３２の上に絶縁性基板３１及び上側の銅箔３２がこの順番で積層している形状を有している。
次にこのパッケージ集合基板１０２を用いて半導体デバイス６を作成する工程を図１５を参照して説明する。
まず、図１５（ａ）に示すようにパッケージ集合基板１０２を用意する。パッケージ集合基板１０２は図１５（ａ）に示されているものよりその左右に拡がって存しているが、ここではその部分を省略している。それから、複数の溝１５５，１５５，１５５のそれぞれの底面に複数の半導体素子１０を、溝１５５，１５５，１５５の延びる方向に沿って搭載して固定すると図１５（ｂ）に示す状態となる。
その後、半導体素子１０の電極パッド２０と接続電極１７５とをワイヤボンディングによって接続する。さらに、リブ１７０となる部分の上面であってスペーサ１８０’と溝１５５との間のところに接着剤１８５を溝１５５に沿って連続して塗布をすると、図１５（ｃ）に示すように、電極パッド２０と接続電極１７５とが金属細線１２２によって接続されていると共に接着剤１８５がリブ１７０となる部分の上面に載せられた状態となる。
ここで接着剤１８５を連続して塗布するというのは、溝１５５に沿って隣り合う半導体素子１０の間に対応する部分も途切れることなくスペーサ１８０’に沿って一直線となるように塗布することである。
次に各半導体素子１０に対し一つずつ透明な蓋体１９０を、その外縁部分が接着剤１８５の上に載るようにパッケージ集合基板１０２に設置する。蓋体１９０は各半導体素子１０の上方を覆い隠すように配置する。そして接着剤１８５を硬化させることによって蓋体１９０を接着、固定する。この状態が図１５（ｄ）に示す状態である。このとき蓋体１９０の外縁が塗布された接着剤１８５の約半分に載るように設置しているので、接着剤１８５は蓋体１９０下面とリブ１７０となる部分の上面との間だけではなく、蓋体１９０側面にも付着すると共に、スペーサ１８０’の方に押し出されていくが、スペーサ１８０’により堰き止められて隣のパッケージ領域にはみ出すことはない。またこの時に、接着剤１８５は蓋体１９０側面に付着してスペーサ１８０’の方向へ向かって下がっていくフィレットを形成する。
それから、ダイシングソー４０によって、隣り合う２つの溝１５５，１５５間においてスペーサ１８０’の中央部分を切断して２つに切り離す。こうして側壁部分が面一になる。さらに溝１５５の延びる方向に対して垂直に、隣り合う半導体素子１０間で切断を行う。このように切り離した状態が図１５（ｅ）に示す状態である。こうして個々の半導体デバイス６が出来上がる。
なお、上述の半導体デバイス６の製造方法は、一つの例であり、本実施形態の製造方法はこの例に限定されない。隣り合う溝１５５，１５５の間を切り離してから蓋体１９０を載せても構わない。また、スペーサ１８０’は樹脂６５の上に貼り合わせて形成するのではなく、樹脂６５を両面銅箔基板６１の両面に設ける際に、その樹脂６５によってスペーサ１８０’も同時に形成しても構わない。また、複数のレーザ光発生装置を用いて複数の溝１５５，１５５，…を同時に形成しても構わない。
本実施形態の製造方法においては、パッケージ集合基板１０２のサイズは自由に変更でき、多数の半導体素子１０を搭載できる大型のパッケージ集合基板１０２であっても短時間に容易に形成することができる。そして小型の半導体デバイス６を低コストで製造できる。また、複数の溝１５５，１５５，…を一度に形成す場合は、短時間で効率よくパッケージ集合基板１０２を形成することができる。
（実施形態７）
−半導体デバイス−
実施形態７に係る半導体デバイスは、実施形態６に係る半導体デバイス６に比較して、透明な平板状の蓋体の代わりに板状の透明部材を半導体素子の上に載せていてこの透明部材の側面と金属細線とが埋め込まれるようにパッケージの溝の中に封止樹脂を入れている点が異なっている。以下、実施形態６との相違点を中心に本実施形態の説明を行う。なお実施形態６と同じ点は説明を省略することがある。
図１７（ａ）、（ｂ）に本実施形態に係る半導体デバイス７を示す。本実施形態においては、パッケージ１５０、半導体素子１０、スペーサ１８０，１８０、リブ１７０，１７０、金属細線１２２は実施形態６と同じであり、接続電極１７５と外部接続部１７７との接続構造や半導体素子１０と接続電極１７５との接続構造も実施形態６と同じである。
パッケージ１５０に搭載された半導体素子１０は金属細線１２２によって接続電極１７５と接続されている。そして、半導体素子１０の受光面を覆うように板状の透明部材１９４が半導体素子１０の上に透明な接着剤を介して載せられている。透明部材１９４は上面が矩形のガラスからなる板状部材であり、半導体素子１０に接着されている。
さらに透明部材１９４の上面とスペーサ１８０，１８０の上面を除いてパッケージ１５０の溝（凹部）内のものは封止樹脂１９６によって封止されている。すなわち、透明部材１９４の側面やリブ１７０，１７０上面、金属細線１２２等が封止樹脂１９６に埋め込まれている。また、半導体デバイス７の側面のうち、リブ１７０，１７０が延びる方向に垂直な一対の側面には、基板部１６０とリブ１７０，１７０と封止樹脂１９６とが露出している。
本実施形態の半導体デバイス７を上から見ると透明部材１９４の上面とスペーサ１８０，１８０の上面とが露出しているのみで、残りは封止樹脂１９６に覆われている。従って、半導体素子１０の受光面や電極パッド２０、接続電極１７５や金属細線１２２にゴミや埃が付着することはなく、ゴミや埃に由来するショートなどの不具合も生じることはない。封止樹脂としては、熱硬化型エポキシ樹脂、ＳｉＯ２等を含有させたフィラー入りの樹脂、染料を含有させ遮光性を付与した樹脂などを好ましく使用することができる。
封止樹脂１９６はパッケージ１５０の溝内に充填される際には粘度の高い液体であり、その後固まって固体になる。半導体デバイス７の側壁のうち、リブ外側側壁１７０ａ以外の側壁は、封止樹脂１９６とリブ１７０，１７０の端面とが面一になっているものである。ここで、金属細線１２２は全て封止樹脂１９６中に埋め込まれており、金属細線１２２と電極パッド２０および接続電極１７５との接続部分が固定されて接続信頼性が向上する。また、透明部材１９４の上面は露出しており側面は封止樹脂１９６中に埋め込まれているので、半導体素子１０の受光面には透明部材１９４の上面を通過してくる光のみが到達し、透明部材１９４の側面部分から光が入射しようとしても、そのような不要な光は受光面には到達せず、迷光（光の乱反射）が無くなり、光学特性が向上する。
また、基板部１６０の搭載面１６２を基準とした高さ（距離）において、透明部材１９４の上面の高さの方をスペーサ１８０，１８０の上面の高さよりも大きくしているので、半導体デバイス７を光ピックアップモジュールに搭載する際に半導体素子１０の受光面に平行であって且つ面積の広い透明部材１９４の上面を搭載作業の基準面として容易に用いることができ、光ピックアップモジュールへの搭載精度を容易に向上させることができるとともに、搭載作業も容易に短時間で行うことができる。
−半導体デバイスの製造方法−
本実施形態に係る半導体デバイス７の製造方法について以下に説明する。なお、実施形態１の製造方法と同じところは説明を省略あるいは簡単に行う。
まず、図１８（ａ）に示すパッケージ集合基板１０２を用意する。このパッケージ集合基板１０２は、実施形態６に示すものと同じである。
次に溝１５５，１５５，…の底面に複数の半導体素子１０を、溝１５５，１５５，…の延びる方向に沿って順に搭載して固定し、さらに半導体素子１０の受光面の上に透明部材１９４を載せて透明接着剤によって固定する。このとき透明部材１９４の上面には保護シート１９２ａが設置されている。さらにスペーサ１８０’の上面に保護シート１９２ｂを設置すると図１８（ｂ）に示す状態となる。
その後、半導体素子１０の電極パッド２０と接続電極１７５とをワイヤボンディングによって接続を行う。このようにして図１８（ｃ）に示すように、電極パッド２０と接続電極１７５とが金属細線１２２によって接続された状態となる。
それから溝１５５内に封止樹脂１９６を充填する。充填はポッティングで行ってもよいし、射出成形で行ってもよい。この時透明部材１９４の上面の全面およびスペーサ１８０’の上面に保護シート１９２ａ，１９２ｂが被せられているので、透明部材１９４の上面とスペーサ１８０’の上面とが確実に封止樹脂１９６に覆われず、露出することになる。図１８（ｄ）は封止樹脂１９６が充填され固化した状態である。
次に、ダイシングソー４０によって、隣り合う２つの溝１５５，１５５間においてスペーサ１８０’の中央部分を切断して切り離す。こうして切り離した状態が図１８（ｅ）に示す状態である。こうして側壁部分が面一になる。
それから保護シート１９２ａ，１９２ｂを透明部材１９４およびスペーサ１８０’から剥がすと、図１８（ｆ）に示す状態となる。さらに溝１５５の延びる方向に対して垂直に、隣り合う半導体素子１０間で切断を行う。こうして個々の半導体デバイス７が出来上がる。ここで、封止樹脂１９６は固化時に収縮するため、封止樹脂１９６の上面は透明部材１９４の上面およびスペーサ１８０の上面よりも数μｍ下側に位置するようになる。
本実施形態の半導体デバイス７は、実施形態６の半導体デバイス６と同様に、従来の半導体デバイスよりも小型にすることができる。
さらに、透明部材１９４を改変し、図１９（ａ）、（ｂ）に示すような上面の外縁部に段差を有する半導体デバイス７ａ，７ｂとしてもよい。図１９（ａ）に示す透明部材１９４ａは、上面部分に段差が設けられており、その上面部分の中央部に設けられていて半導体素子１０の光学機能面の形状・大きさに対応する上面部１９８と、上面部１９８よりも一段低い段差面部１９９を有している。そして封止樹脂１９６は段差面部１９９の上まで覆っているが上面部１９８には載っていない。このように段差面部１９９を設けることにより、封止樹脂１９６が上面部１９８に載ることを確実に抑制でき、半導体素子１０の光学機能面に必要な光を確実に届けられ、あるいは光学機能面から発する光を無駄なく出射することができる。
また図１９（ｂ）に示すように、半導体デバイス７ｂは段差部１９９、上面１９８共に封止樹脂１９６に覆われないようにしても構わない。
なおスペーサ１８０，１８０は、図２２，図２３に示す半導体デバイス６’，７ａ’，７ｂ’のように取り除いても構わない。
（実施形態８）
実施形態８に係る半導体デバイスは、実施形態７の半導体デバイス７とは透明部材が異なっている点が違っている点なので違っている点について説明する。なお、実施形態７と実施形態８との関係は実施形態２と実施形態３との関係と同じである。
図２０に示すように、本実施形態の半導体デバイス８の透明部材１９４’は、半導体素子１０の上面からはみ出して延びており、半導体デバイス８の側面のうち、リブ１７０，１７０が延びる方向に垂直な一対の側面にも、基板部１６０とリブ１７０，１７０と封止樹脂１９６と共に露出している。
実施形態７の半導体デバイス７の製造工程では、各透明部材１９４を各半導体素子１０の上面に接着させていたが、本実施形態においては、長尺の１本の透明部材１９４’を複数の半導体素子１０上面に載せる。即ち、図１８（ａ）の状態から図１８（ｂ）の状態に至る際に、各溝１５５に対して溝１５５とほぼ同じ長さの透明部材１９４’を用意し、各溝１５５の底面に固定された複数の半導体素子１０，１０，…の上にその透明部材１９４’を載せるのである。なお、断面図は実施形態７に係る図１８と同じになる。そして最後に一つ一つの半導体デバイス８に切り離す際には、基板部１６０やリブ１７０，１７０、封止樹脂１９６と共に透明部材１９４’も切断されて切断面に露出する。
本実施形態では、実施形態７の効果に加えて、透明部材１９４’を半導体素子１０の上に載せる工程を簡略化できるので、製造が容易になる。
なおスペーサ１８０，１８０は、図２４に示す半導体デバイス８’のように取り除いても構わない。
（実施形態９）
実施形態９に係る半導体デバイスは、実施形態７の半導体デバイス７とは、スペーサ１８０，１８０が無くてその部分に封止樹脂１９６が存している点が違っている点であるので、違っている点について説明する。なお、実施形態７と実施形態９との関係は実施形態２と実施形態４との関係と同じである。
図２５に示すように、本実施形態の半導体デバイス９は、実施形態７の半導体デバイス７のスペーサ１８０，１８０を取り除いてその取り除いた部分を封止樹脂１９６で埋めている構成となっている。
本実施形態の半導体デバイス９は、実施形態４の製造工程においてパッケージ集合基板１０１の代わりに実施形態６に用いたパッケージ集合基板１０２を用いて製造したものである。従って、製造工程についての説明は省略する。
本実施形態の製造方法は、実施形態７の製造方法と同じ効果を奏するとともにスペーサ８０’が無いので、それだけ工程が簡略になる。
（実施形態１０）
実施形態１０に係る半導体デバイスは、実施形態８の半導体デバイス８とは、スペーサ１８０，１８０が無くてその部分に封止樹脂１９６が存している点が違っている点である。即ち実施形態９において透明部材として実施形態８の透明部材１９４’を用いている形態である。
図２６に示すように本実施形態の半導体デバイス９’は、実施形態８と同様に一対の側面に基板部１６０とリブ１７０，１７０と透明部材１９４’と封止樹脂１９６とが露出している。また、実施形態９と同様にリブ１７０，１７０の外縁上にまで封止樹脂１９６が載っており、スペーサは存していない。
本実施形態の半導体デバイス９’は、実施形態９に係る半導体デバイス９の製造工程において、透明部材１９４の代わりに長尺な１つの透明部材１９４’を複数の半導体素子１０，１０，…の上に載せて接着させる点と、透明部材１９４’もリブ１７０，１７０や封止樹脂１９６などと一緒に切断して各半導体デバイス９’とする点とが実施形態９の製造工程と異なっているが、それ以外は同じである。
本実施形態では、実施形態８と実施形態９との効果を奏する。
（その他の実施形態）
今まで説明した実施形態は例であって、本発明はこれらの例に限定されない。例えば、実施形態２に示している光ピックアップモジュールに用いる半導体デバイスは、実施形態１あるいは、実施形態３から１０のいずれかに示す半導体デバイスを代わりに用いても構わない。
実施形態１〜５のパッケージ集合基板として図２８に示すような、隣り合う溝５５，５５間にスリット６９を有しているパッケージ集合基板１０３を用いてもよい。このパッケージ集合基板１０３は、図２７に示すパッケージ集合基板前駆体１０３’にスペーサ８０，８０，…を設置して作成する。このようなパッケージ集合基板１０３を用いると、パッケージ集合基板１０３が大きくなっても（面積が広くなっても）反ったり変形したりすることが抑制されるとともに、ダイシングソー４０による溝５５，５５間の切り離しが非常に容易にかつ短時間でできるので、加工が容易になる。なお、実施形態６以降においても同様のスリットを有したパッケージ集合基板を使用しても構わない。
外部接続部は基板部の非搭載面以外に設けられていても構わない。例えば、リブの外側側壁に設けられていても良いし、非搭載面からリブの外側側壁にまで連続的に設けられていてもよい。また、外部接続部と接続電極とを結ぶ配線もリブ内に設けられた内部配線に限られず、リブの側壁に沿って設けられていても構わない。
半導体素子として、固体撮像素子以外のフォトカプラなどの受光素子を用いても構わないし、ＬＥＤやレーザ素子などの発光素子を用いてもよい。また、光学素子以外の半導体素子、例えばＳＡＷデバイス、振動子、圧力センサ、加速度センサ、音センサなどを用いても構わない。この場合は蓋体は透明である必要は無い。さらにＭＥＭＳにより作製された素子を半導体素子として用いてもよい。
以上説明したように、本発明に係る半導体デバイスの製造方法は、小型の半導体デバイスを効率よく製造でき、光ピックアップの光検出器等を製造する方法として有用である。
（ａ）は実施形態１に係る半導体デバイスの一部破断図であり、（ｂ）は（ａ）の裏から見た図 実施形態１に係る半導体デバイスの製造に関して時系列に沿って説明した図 （ａ）は実施形態１に係る半導体デバイスの蓋体を透明とした上面図であり、（ｂ）は（ａ）のＢ−Ｂ’線断面図であり、（ｃ）は（ａ）のＡ−Ａ’線断面図であり、（ｄ）は（ｃ）の一部拡大図 （ａ）は実施形態２に係る半導体デバイスの斜視図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図 実施形態２に係る半導体デバイスの製造に関して時系列に沿って説明した図 （ａ）は実施形態３に係る半導体デバイスの斜視図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図 実施形態２に係る別の半導体デバイスの斜視図 実施形態３に係る別の半導体デバイスの斜視図 実施形態４に係る半導体デバイスの斜視図 実施形態４に係る半導体デバイスの製造に関して時系列に沿って説明した図 実施形態５に係る半導体デバイスの斜視図 （ａ）は実施形態６に係る半導体デバイスの一部破断図であり、（ｂ）は（ａ）の裏から見た図 実施形態６に係るパッケージ集合基板の製造関して時系列に沿って説明した図 レーザ光による溝の形成を説明した図 実施形態６に係る半導体デバイスの製造に関して時系列に沿って説明した図 （ａ）は実施形態６に係る半導体デバイスの蓋体を透明とした上面図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図であり、（ｃ）は（ａ）のＢ−Ｂ’線断面図 （ａ）は実施形態７に係る半導体デバイスの斜視図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図 実施形態７に係る半導体デバイスの製造に関して時系列に沿って説明した図 実施形態７の改変された半導体デバイスの断面図 （ａ）は実施形態８に係る半導体デバイスの斜視図であり、（ｂ）は（ａ）のＡ−Ａ’線断面図 実施形態６に係る別の半導体デバイスの斜視図 実施形態７に係る別の半導体デバイスの斜視図 実施形態７に係るさらに別の半導体デバイスの断面図 実施形態８に係る別の半導体デバイスの斜視図 実施形態９に係る半導体デバイスの斜視図 実施形態１０に係る半導体デバイスの斜視図 スリットを有するパッケージ集合基板の原板を示す斜視図 スリットを有するパッケージ集合基板を示す斜視図 実施形態２に係る光ピックアップモジュールの模式的な斜視図 実施形態２に係る光ピックアップモジュールの模式的な正面図 受光素子を備えた従来の半導体装置の上面図
符号の説明
１，２，３，４，５ 半導体デバイス
２’，３’ 半導体デバイス
６，７，８，９、９’ 半導体デバイス
６’，７’，８’ 半導体デバイス
７ａ，７ｂ，７ａ’，７ｂ’ 半導体デバイス
１０ 半導体素子
２２ 金属細線
４１ 第１レーザ装置
４２ 第２レーザ装置
４３ ビームスプリッタ
４５ ミラー
４６ 対物レンズ
４７ 光ディスク
４９ レーザモジュール
５０，１５０ パッケージ
５５，１５５ 溝
６０，１６０ 基板部
６２，１６２ 搭載面
６４，１６４ 非搭載面
７０，１７０ リブ
７０ａ，１７０ａ リブ外側側壁
７０ｂ，１７０ｂ リブ上面
７５，１７５ 接続電極
７６，１７６ 内部配線
７７，１７７ 外部接続部
８０，８０’ スペーサ（畝状部材）
８０ａ，１８０ａ スペーサ外側側壁
８５、１８５ 接着剤
９０，１９０ 蓋体
９０ａ，１９０ａ 蓋体側壁
９４，９４’ 透明部材
９６，１９６ 封止樹脂
１００，１０１，１０２ パッケージ集合基板
１０３ パッケージ集合基板
１２２ 金属細線
１３０ 基板用原板
１８０，１８０’ スペーサ（畝状部材）
１９４，１９４’，１９４ａ 透明部材

Claims (20)

  1. 半導体素子と、該半導体素子を搭載するパッケージとを備えた半導体デバイスの製造方法であって、
    平板状の基板用原板に平行な複数の溝を設けて、複数のパッケージが連結した形状のパッケージ集合基板を形成する工程Ａと、
    複数の前記溝のそれぞれに複数の半導体素子を該溝の延びる方向に沿って搭載する工程Ｂと、
    隣り合う２つの前記溝の間でパッケージ集合基板を切り離す工程Ｃと
    を含む、半導体デバイスの製造方法。
  2. 工程Ａでは２以上の前記溝を同時に設ける、請求項１に記載の半導体デバイスの製造方法。
  3. 工程Ａでは前記基板用原板を機械的に掘って前記溝を設ける、請求項１または２に記載の半導体デバイスの製造方法。
  4. 工程Ａではレーザを用いて前記基板用原板を掘って前記溝を設ける、請求項１または２に記載の半導体デバイスの製造方法。
  5. 前記パッケージ集合基板は、隣り合う前記溝の間に該溝に沿って２列に並ぶ複数の接続電極を有しており、
    工程Ｂでは前記半導体素子と前記接続電極とを金属細線で接続し、
    工程Ｃでは前記接続電極の前記２列の列間を切断する、請求項１から４のいずれか一つに記載の半導体デバイスの製造方法。
  6. 前記接続電極の前記２列の列間に、前記溝に沿って延びる畝状部材を設ける工程をさらに含む、請求項５に記載の半導体デバイスの製造方法。
  7. さらに工程Ｂの後で、前記半導体素子の上方をそれぞれ覆う蓋体を、前記溝を跨がせ且つ前記畝状部材の上に載せて接着する工程を含む、請求項６に記載の半導体デバイスの製造方法。
  8. さらに、前記半導体素子の上に板状である透明部材を置く工程Ｄと、
    前記金属細線と前記透明部材の側壁とを封止樹脂で封止する工程と
    を含む、請求項５または６に記載の半導体デバイスの製造方法。
  9. 工程Ｄでは、１つの前記透明部材を複数の前記半導体素子の上に置く、請求項８に記載の半導体デバイスの製造方法。
  10. 前記パッケージ集合基板は、前記溝に沿って並ぶ複数の接続電極を該溝の底面に有しており、
    工程Ｂでは前記半導体素子と前記接続電極とを金属細線で接続し、
    工程Ｃでは隣り合う２つの前記溝の間を切断する、請求項１から４のいずれか一つに記載の半導体デバイスの製造方法。
  11. 隣り合う２つの前記溝の間に、前記溝に沿って延びる畝状部材を設ける工程をさらに含む、請求項１０に記載の半導体デバイスの製造方法。
  12. さらに工程Ｂの後で、前記半導体素子の上方をそれぞれ覆う蓋体を、前記溝を跨がせて設置する工程を含む、請求項１０または１１に記載の半導体デバイスの製造方法。
  13. さらに、前記半導体素子の上に板状である透明部材を置く工程Ｄと、
    前記金属細線と前記透明部材の側壁とを封止樹脂で封止する工程と
    を含む、請求項１０または１１に記載の半導体デバイスの製造方法。
  14. 工程Ｄでは、１つの前記透明部材を複数の前記半導体素子の上に置く、請求項１３に記載の半導体デバイスの製造方法。
  15. 半導体素子と、該半導体素子を搭載するパッケージとを備えた半導体デバイスであって、
    略直方体であり、その下面および対向する一対の側面は前記パッケージからなり、
    前記パッケージは、実質的に矩形であって前記半導体素子を搭載する搭載面を備えた基板部と、該搭載面の一対の対向する外縁に沿って延びかつ該外縁上にそれぞれ設けられたリブとを有し、
    前記半導体素子の上には板状の透明部材が置かれており、
    前記半導体素子は封止樹脂によって封止されており、
    前記対向する一対の側面とは別の一対の側面には、前記基板部と前記リブと前記封止樹脂とが露出しており、上面には該封止樹脂と前記透明部材とが露出している、半導体デバイス。
  16. 前記対向する一対の側面とは別の一対の側面には、さらに前記透明部材が露出している、請求項１５に記載の半導体デバイス。
  17. 請求項１５または１６に記載の半導体デバイスと、レーザモジュールとビームスプリッタとを備え、
    前記半導体デバイスに搭載された半導体素子は受光素子である、光ピックアップモジュール。
  18. さらにミラーと対物レンズとを備えている、請求項１７に記載の光ピックアップモジュール。
  19. 光ディスクの情報記録面の下側に置かれ、前記リブの延びる方向が該情報記録面に対して実質的に垂直である、請求項１７または１８に記載の光ピックアップモジュール。
  20. 前記レーザモジュールは、出射光のピーク波長が３８５ｎｍ以上４２５ｎｍ以下である青紫レーザ装置と、出射光のピーク波長が６３０ｎｍ以上６７０ｎｍ以下および７６０ｎｍ以上８００ｎｍ以下である２波長レーザ装置とを備えている、請求項１７から１９のいずれか一つに記載の光ピックアップモジュール。
JP2007064806A 2007-03-14 2007-03-14 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール Pending JP2008227232A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007064806A JP2008227232A (ja) 2007-03-14 2007-03-14 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール
US12/525,217 US20100091633A1 (en) 2007-03-14 2008-03-10 Method for manufacturing semiconductor device, semiconductor device and optical pickup module
CNA2008800034250A CN101595556A (zh) 2007-03-14 2008-03-10 半导体装置及其制造方法、拾光模块
PCT/JP2008/000514 WO2008111304A1 (ja) 2007-03-14 2008-03-10 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007064806A JP2008227232A (ja) 2007-03-14 2007-03-14 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール

Publications (1)

Publication Number Publication Date
JP2008227232A true JP2008227232A (ja) 2008-09-25

Family

ID=39759247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007064806A Pending JP2008227232A (ja) 2007-03-14 2007-03-14 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール

Country Status (4)

Country Link
US (1) US20100091633A1 (ja)
JP (1) JP2008227232A (ja)
CN (1) CN101595556A (ja)
WO (1) WO2008111304A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391802B1 (ko) * 2012-07-13 2014-05-07 주식회사 피플웍스 고출력용 패키지 트랜지스터
JP2019536280A (ja) * 2016-12-15 2019-12-12 エルジー イノテック カンパニー リミテッド 半導体素子パッケージ及びその製造方法
JPWO2021070442A1 (ja) * 2019-10-11 2021-04-15

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018873A (ja) * 2013-07-09 2015-01-29 日機装株式会社 半導体モジュール
JP2017139258A (ja) * 2016-02-01 2017-08-10 ソニー株式会社 撮像素子パッケージ及び撮像装置
KR20180088067A (ko) * 2017-01-26 2018-08-03 주식회사 아모센스 센서 패키지용 윈도우 커버
US10374387B2 (en) * 2017-11-10 2019-08-06 Finisar Corporation High power cavity package for light emitters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245460A (ja) * 1991-01-30 1992-09-02 Shinko Electric Ind Co Ltd 電子部品収納装置とその製造方法
JP2004129089A (ja) * 2002-10-04 2004-04-22 Toyo Commun Equip Co Ltd 表面実装型圧電発振器、その製造方法、及びシート状基板母材
JP2005064292A (ja) * 2003-08-14 2005-03-10 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP2006197547A (ja) * 2004-12-15 2006-07-27 Tokyo Denpa Co Ltd 圧電発振器の製造方法、圧電発振器シート基板、及び圧電発振器
JP2007053337A (ja) * 2005-07-21 2007-03-01 Matsushita Electric Ind Co Ltd 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
JP3838572B2 (ja) * 2003-09-03 2006-10-25 松下電器産業株式会社 固体撮像装置およびその製造方法
US7706242B2 (en) * 2004-02-25 2010-04-27 Ricoh Company, Ltd. Optical disk, signal generation method, clock signal generation method, and optical disk device
JP2005353826A (ja) * 2004-06-10 2005-12-22 Ngk Spark Plug Co Ltd セラミックパッケージ
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
TWI290763B (en) * 2006-01-18 2007-12-01 Siliconware Precision Industries Co Ltd Semiconductor devices and fabrication method thereof
US20080116564A1 (en) * 2006-11-21 2008-05-22 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving cavity and method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245460A (ja) * 1991-01-30 1992-09-02 Shinko Electric Ind Co Ltd 電子部品収納装置とその製造方法
JP2004129089A (ja) * 2002-10-04 2004-04-22 Toyo Commun Equip Co Ltd 表面実装型圧電発振器、その製造方法、及びシート状基板母材
JP2005064292A (ja) * 2003-08-14 2005-03-10 Matsushita Electric Ind Co Ltd 固体撮像装置の製造方法
JP2006197547A (ja) * 2004-12-15 2006-07-27 Tokyo Denpa Co Ltd 圧電発振器の製造方法、圧電発振器シート基板、及び圧電発振器
JP2007053337A (ja) * 2005-07-21 2007-03-01 Matsushita Electric Ind Co Ltd 光学デバイス、光学デバイス装置、カメラモジュールおよび光学デバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391802B1 (ko) * 2012-07-13 2014-05-07 주식회사 피플웍스 고출력용 패키지 트랜지스터
JP2019536280A (ja) * 2016-12-15 2019-12-12 エルジー イノテック カンパニー リミテッド 半導体素子パッケージ及びその製造方法
US10910790B2 (en) 2016-12-15 2021-02-02 Lg Innotek Co., Ltd. Semiconductor device package and method for producing same
JPWO2021070442A1 (ja) * 2019-10-11 2021-04-15
WO2021070442A1 (ja) * 2019-10-11 2021-04-15 日本電気硝子株式会社 パッケージとその製造方法、及びカバーガラスとその製造方法

Also Published As

Publication number Publication date
US20100091633A1 (en) 2010-04-15
CN101595556A (zh) 2009-12-02
WO2008111304A1 (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
JP2008227232A (ja) 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール
JP2004319530A (ja) 光半導体装置およびその製造方法
US8077248B2 (en) Optical device and production method thereof
JP5340417B2 (ja) サブマウント及びサブマウントの形成方法
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
JP6261720B2 (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
JP2008226378A (ja) 半導体デバイス、その製造方法および光ピックアップモジュール
JP2021535598A (ja) 回路基板アセンブリおよびその半製品、投光器、撮像モジュールおよびそれらの使用
JP2005203782A (ja) マイクロ光学ベンチ構造物及びその製造方法
US7268016B2 (en) Method for manufacturing solid-state imaging devices
JP2019507376A (ja) オプトエレクトロニクス照明装置の製造方法およびオプトエレクトロニクス照明装置
JP5154041B2 (ja) ダブルモールド光カプラ
JP5132957B2 (ja) 半導体デバイス、その製造方法および光ピックアップモジュール
KR100989764B1 (ko) 몰드형 반도체 레이저
US20100091630A1 (en) Method for manufacturing semiconductor device, optical pickup module and semiconductor device
US20060262820A1 (en) Semiconductor laser device and optical pickup apparatus having the device
US11988867B2 (en) Package structure having photonic integrated circuit
JPH08330635A (ja) 発光装置
JP6361348B2 (ja) 半導体装置およびその製造方法
US7961585B2 (en) Semiconductor device and optical pickup device
JP2007035884A (ja) 半導体レーザ装置及び半導体レーザ装置の製造方法
TWI791875B (zh) 光學裝置
JP2018511176A (ja) オプトエレクトロニクス部品およびその製造方法
JP2007317753A (ja) 半導体装置および半導体装置の製造方法、光ピックアップ装置および光ディスクドライブ装置
JP2007149282A (ja) 光集積デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113