KR20120070622A - 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품 - Google Patents

도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품 Download PDF

Info

Publication number
KR20120070622A
KR20120070622A KR1020127014938A KR20127014938A KR20120070622A KR 20120070622 A KR20120070622 A KR 20120070622A KR 1020127014938 A KR1020127014938 A KR 1020127014938A KR 20127014938 A KR20127014938 A KR 20127014938A KR 20120070622 A KR20120070622 A KR 20120070622A
Authority
KR
South Korea
Prior art keywords
conductive connection
connection material
resin
resin layer
metal layer
Prior art date
Application number
KR1020127014938A
Other languages
English (en)
Other versions
KR101191686B1 (ko
Inventor
도시아키 쥬마
도모히로 가기모토
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20120070622A publication Critical patent/KR20120070622A/ko
Application granted granted Critical
Publication of KR101191686B1 publication Critical patent/KR101191686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/02—Single bars, rods, wires, or strips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83222—Induction heating, i.e. eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31688—Next to aldehyde or ketone condensation product

Abstract

기판 (10) 및 기판 (10) 상에 형성된 복수의 단자 (11) 를 갖는 전자 부재의, 당해 복수의 단자 (11) 상에 도전부를 형성하기 위해 사용되는 도전 접속 재료 (30) 로서, 금속층 (110) 과, 수지 성분과 충전제를 갖는 수지층 (120) 을 구비하고, 복수의 단자 (11) 상에 맞닿고, 가열함으로써, 금속층 (110) 이 각 단자 (11) 상에 응집되고, 복수의 단자 (11) 상에 도전부를 형성하도록 구성되어 있다.

Description

도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품{CONDUCTIVE CONNECTION MATERIAL, ELECTRONIC COMPONENT PRODUCING METHOD, AND ELECTRONIC MEMBER AND ELECTRONIC COMPONENT WITH CONDUCTIVE CONNECTION MATERIAL}
본 발명은, 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품에 관한 것이다.
최근, 전자 기기의 고기능화 및 소형화의 요구에 따라, 전자 재료에 있어서의 접속 단자 사이의 협피치화가 점점 진행되는 방향에 있다. 이에 따라, 미세한 배선 회로에서의 단자 간 접속도 고도화되고 있다. 단자 사이의 접속 방법으로는, 예를 들어 IC 칩을 회로 기판에 전기적으로 접속할 때 이방성 도전 접착제 또는 이방성 도전 필름을 사용하여 다수의 단자 사이를 일괄로 접속하는 플립칩 접속 기술이 알려져 있다. 이방성 도전 접착제 또는 이방성 도전 필름은, 열경화성 수지를 주성분으로 하는 접착제에 도전성 입자를 분산시킨 필름 또는 페이스트이다 (예를 들어, 일본 공개특허공보 소61-276873호 (특허문헌 1) 및 일본 공개특허공보 2004-260131호 (특허문헌 2) 참조). 이것을 접속해야 할 전자 부재 사이에 배치하여 열압착함으로써, 대향하는 다수의 단자 사이를 일괄로 접속할 수 있고, 접착제 중의 수지에 의해 인접하는 단자 사이의 절연성을 확보하는 것을 가능하게 한다.
그러나, 도전성 입자의 응집을 제어하는 것은 매우 어렵고, (1) 도전성 입자와 단자, 또는 도전성 입자끼리가 충분히 접촉하지 않아 대향하는 단자 사이의 일부가 도통하지 않는 경우나, (2) 대향하는 단자 사이 (도통성 영역) 이외의 수지 중 (절연성 영역) 에 도전성 입자가 잔존하여 리크 전류가 발생하고, 인접 단자 사이의 절연성을 충분히 확보할 수 없는 경우가 있었다. 이 때문에, 종래의 이방성 도전 접착제나 이방성 도전 필름에서는, 단자 사이의 추가적인 협피치화에 대응하는 것이 곤란한 상황이다.
한편, 전자 부재의 전극 상에 접속 단자를 제조하는 경우, 종래에는 금속 패드가 형성된 기판 상에 땜납 페이스트를 인쇄하고, 땜납 리플로우 장치를 사용하여 땜납 페이스트를 가열 용융시켜 접속 단자를 형성하고 있었다. 그러나, 이 방법에서는, 접속 단자가 협피치이면 땜납 페이스트를 인쇄할 때 사용하는 마스크의 비용이 높아진다. 또한, 접속 단자의 사이즈가 지나치게 작으면, 땜납 페이스트를 인쇄할 수 없는 경우도 있다. 땜납 볼을 접속 단자에 탑재하고, 땜납 리플로우 장치를 사용하여 땜납 볼을 가열 용융시킴으로써, 접속 단자를 제조하는 방법도 있다. 그러나, 이 방법에서는, 접속 단자가 지나치게 작으면, 땜납 볼의 제조 비용이 높고, 또한, 작은 직경의 땜납 볼을 제조하는 것이 기술적으로 곤란한 경우가 있었다.
일본 공개특허공보 소61-276873호 일본 공개특허공보 2004-260131호
이러한 상황하, 대향하는 단자 사이에서의 양호한 전기적 접속과, 인접 단자 사이에서의 높은 절연 신뢰성을 얻는 것을 가능하게 하는 도전 접속 재료의 제공이 요구되고 있다. 또한, 복수의 단자를 갖는 전자 부재 사이를 접속하는 것이나, 전자 부재의 전극 상에 접속 단자를 형성하는 것을 용이하게 하는 도전 접속 재료의 제공이 요구되고 있다.
본 발명에 의하면, 기판 및 상기 기판 상에 형성된 복수의 단자를 갖는 전자 부재의, 상기 복수의 단자 상에 도전부를 형성하기 위해 사용되는 도전 접속 재료로서,
금속층과,
수지 성분과 충전제를 갖는 수지층
을 구비하고,
상기 복수의 단자 상에 맞닿고, 가열함으로써, 상기 금속층이 각 단자 상에 응집되고, 상기 복수의 단자 상에 상기 도전부를 형성하도록 구성된 도전 접속 재료가 제공된다.
상기 과제를 해결하기 위해, 본 발명자가 예의 검토한 결과, 도전성 입자를 분산시킨 필름 대신에, 금속층과 수지층을 구비하는 도전 접속 재료를 사용함으로써, 금속층을 단자 상에 응집시키는 것이 용이해지는 것을 알아냈다. 이 때문에, 본 발명에 의하면, 대향하는 단자 사이에서의 양호한 전기적 접속을 얻을 수 있다. 또한, 수지층 중에 금속층이 잔존하는 것을 억제할 수 있고, 인접하는 단자 사이에서의 높은 절연 신뢰성을 얻을 수 있다. 또한, 도전 접속 재료를 가열함으로써 금속층은 각 단자 상에 응집되기 때문에, 복수의 단자를 갖는 전자 부재 사이를 용이하게 접속하고, 또한 전자 부재의 복수의 전극 상에 접속 단자를 용이하게 형성할 수 있다.
본 발명에 의하면, 상기에 기재된 도전 접속 재료를, 상기 복수의 단자를 내측을 향해 대향하는 2 개의 상기 전자 부재 사이에 배치하고, 상기 2 개의 전자 부재가 각각 갖는 상기 복수의 단자에 맞닿게 하는 공정과, 상기 도전 접속 재료를 가열하여, 상기 복수의 단자 상에 형성된 상기 도전부를 개재하여 상기 2 개의 전자 부재가 각각 갖는 상기 복수의 단자를 서로 접속하는 공정과, 상기 수지층을 경화 또는 고화시키는 공정을 구비하는 전자 부품의 제조 방법이 제공된다.
본 발명에 의하면, 상기 단자가 전극이고, 상기 도전부가 접속 단자인 경우에 있어서, 상기에 기재된 도전 접속 재료를, 상기 복수의 단자 상에 맞닿게 하는 공정과, 상기 도전 접속 재료를 가열하여, 상기 복수의 단자 상에 상기 도전부를 형성하는 공정과, 상기 수지층을 경화 또는 고화시키는 공정을 구비하는 전자 부품의 제조 방법이 제공된다.
본 발명에 의하면, 상기에 기재된 도전 접속 재료를, 상기 복수의 단자에 맞닿도록 상기 전자 부재의 상기 기판 상에 접착하여 이루어지는 도전 접속 재료가 부착된 전자 부재가 제공된다.
본 발명에 의하면, 상기에 기재된 도전 접속 재료를 사용하여 형성된 상기 도전부를 개재하여, 상기 복수의 단자를 내측을 향해 대향하는 2 개의 상기 전자 부재가 각각 갖는 상기 복수의 단자를 서로 접속시켜 이루어지는 전자 부품.
본 발명에 의하면, 대향하는 단자 사이에서의 양호한 전기적 접속과, 인접하는 단자 사이에서의 높은 절연 신뢰성을 얻는 것을 가능하게 하고, 또한 복수의 단자를 갖는 전자 부재 사이의 접속이나, 전자 부재의 전극 상에 대한 접속 단자의 형성을 용이하게 하는 도전 접속 재료를 제공할 수 있다.
상기 기술한 목적, 및 그 밖의 목적, 특징 및 이점은, 이하에 기술하는 바람직한 실시형태, 및 그것에 부수되는 이하의 도면에 의해 더욱 분명해진다.
도 1 은 본 발명에 사용하는 금속층의 형상의 일례를 나타내는 평면 모식도이다.
도 2 는 본 발명의 전자 부품의 접속 방법에 있어서, 단자 사이에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 3 은 본 발명의 전자 부품의 접속 방법에 있어서, 단자 사이에 배치한 도전 접속 재료를 가열, 경화/고화시킨 후의 기판, 도전성 영역 및 절연성 영역의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 4 는 본 발명의 전자 부품의 접속 방법에 있어서, 단자 사이에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 5 는 본 발명의 전자 부품의 제조 방법에 있어서, 기판 상에 형성된 전극 상에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 6 은 본 발명의 전자 부품의 제조 방법에 있어서, 기판 상에 형성된 전극 상에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 7 은 본 발명의 전자 부품의 제조 방법에 있어서, 기판의 전극 상에 배치한 도전 접속 재료를 가열, 경화/고화시킨 후의 기판, 도전성 영역 및 절연성 영역의 상태의 일례를 개략적으로 나타내는 단면도이다.
이하, 본 발명의 도전 접속 재료, 그 도전 접속 재료를 사용한 전자 부품의 접속 방법, 및 그 도전 접속 재료를 사용하여 전기적으로 접속되어 이루어지는 전자 부품 등에 관해서 각각 구체적으로 설명한다.
1. 도전 접속 재료
본 발명의 도전 접속 재료는, 수지층과 금속층으로 구성된다. 그 형태는, 수지층과 금속층으로 이루어지는 다층 구조를 갖는 적층체이고, 수지층 및 금속층은 각각 1 층이어도 되고, 복수 층이어도 된다. 도전 접속 재료의 적층 구조는 특별히 제한되지 않고, 수지층과 금속층의 2 층 구조 (수지층/금속층) 여도 되고, 수지층 또는 금속층 중 어느 층 또는 양방을 복수 포함하는 3 층 구조 또는 그 이상의 다층 구조여도 된다. 또, 수지층 또는 금속층을 복수 사용하는 경우, 각 층의 조성은 동일해도 되고, 상이해도 된다.
본 발명의 일 실시형태에서는, 금속층의 표면 산화막을, 플럭스 기능을 갖는 화합물로 환원하는 관점에서, 금속층의 상하층은 수지층인 것이 바람직하다. 예를 들어, 3 층 구조 (수지층/금속층/수지층) 가 바람직하다. 이 경우, 금속층의 양측에 있는 수지층의 두께는, 동일해도 되고, 상이해도 된다. 수지층의 두께는, 접속하고자 하는 단자의 도체 두께 등에 따라 적절히 조정하면 된다. 예를 들어, 금속층의 양측에 있는 수지층의 두께가 상이한 도전 접속 재료를 사용하여 접속 단자를 제조하는 경우, 두께가 얇은 쪽을 일방의 접속 단자측 (전극측) 에 배치하는 것이 바람직하다. 금속층과 접속 단자의 거리를 짧게 함으로써, 접속 단자 부분에 대한 금속층의 응집을 제어하기 쉬워진다.
본 발명의 다른 실시형태에 있어서, 예를 들어 반도체 웨이퍼 등의 전자 부재에 접속 단자를 제조하는 경우, 도전 접속 재료가 금속층의 편측에만 수지층을 갖고 있으면, 금속층의 일부를 노출시킬 수 있어 바람직하다. 2 층 구조의 도전 접속 재료를 사용하여 대향하는 접속 단자끼리를 접속하는 경우, 수지층측이 접속 단자와 접하도록 배치해도 되고, 금속층측이 접속 단자와 접하도록 배치해도 된다. 2 층 구조의 도전 접속 재료를 사용하여 대향하는 전자 부재의 접속 단자끼리를 접속하는 경우, 대향하는 전자 부재의 쌍방에 그 도전 접속 재료를 첩부하고, 그 후, 도전 접속 재료가 부착된 전자 부재를 첩합 (貼合) 하는 것이 바람직하다. 도전 접속 재료의 배치 방향은, 금속층의 패턴 형상에 따라 적절히 선택하면 된다.
다음으로, 본 발명에서 사용하는 수지층 및 금속층에 관해서 각각 설명한다.
(1) 수지층
본 발명에 있어서, 수지층은, 수지 성분 및 충전제를 함유하는 수지 조성물로 구성된다. 수지 조성물은, 상온에서 액상 또는 고형상의 어느 형태여도 된다. 여기서 「상온에서 액상」이란, 상온 (25 ℃) 에서 일정한 형태를 가지지 않는 상태를 의미한다. 페이스트상도 액상에 포함된다.
본 발명에서는, 수지 조성물로서, 경화성 수지 조성물 및 열가소성 수지 조성물 중 어느 것을 사용해도 된다. 본 발명에서 사용하는 경화성 수지 조성물로는, 가열 또는 화학선을 조사함으로써 경화시키는 것 등을 들 수 있다. 경화 후의 선팽창률이나 탄성률 등의 기계 특성이 우수하다는 점에서는, 열경화성 수지 조성물이 바람직하다. 본 발명에서 사용하는 열가소성 수지 조성물로는, 소정의 온도로 가열함으로써, 성형이 가능한 정도로 유연성을 갖는 것이면, 특별히 제한되지 않는다.
(a) 경화성 수지 조성물
본 발명에서 사용하는 경화성 수지 조성물에는, 경화성 수지 및 충전제 외에, 필요에 따라, 필름 형성성 수지, 경화제, 경화 촉진제, 플럭스 기능을 갖는 화합물, 실란 커플링제 등이 포함된다.
(i) 경화성 수지
본 발명에서 사용하는 경화성 수지는, 통상, 반도체 장치 제조용 접착제 성분으로서 사용할 수 있는 것이면 특별히 한정되지 않는다. 예를 들어, 에폭시 수지, 페녹시 수지, 실리콘 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 폴리에스테르 수지 (불포화 폴리에스테르 수지), 디알릴프탈레이트 수지, 말레이미드 수지, 폴리이미드 수지 (폴리이미드 전구체 수지), 비스말레이미드-트리아진 수지 등을 들 수 있다. 특히, 에폭시 수지, (메트)아크릴레이트 수지, 페녹시 수지, 폴리에스테르 수지, 폴리이미드 수지, 실리콘 수지, 말레이미드 수지, 비스말레이미드-트리아진 수지로 이루어지는 군에서 선택되는 적어도 1 종을 포함하는 열경화성 수지를 사용하는 것이 바람직하다. 그 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수하다는 관점에서 에폭시 수지를 사용하는 것이 바람직하다. 이들 경화성 수지는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
경화성 수지의 함유량은 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 경화성 수지 조성물이 액상인 경우, 경화성 수지의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 10 중량% 이상이 바람직하고, 15 중량% 이상이 보다 바람직하고, 20 중량% 이상이 더욱 바람직하고, 25 중량% 이상이 더욱 더 바람직하고, 30 중량% 이상이 한층 바람직하고, 35 중량% 이상이 특히 바람직하다. 또한, 100 중량% 미만이 바람직하고, 95 중량% 이하가 보다 바람직하고, 90 중량% 이하가 더욱 바람직하고, 75 중량% 이하가 더욱 더 바람직하고, 65 중량% 이하가 한층 바람직하고, 55 중량% 이하가 특히 바람직하다.
경화성 수지 조성물이 고형상인 경우에는, 경화성 수지의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 5 중량% 이상이 바람직하고, 10 중량% 이상이 보다 바람직하고, 15 중량% 이상이 더욱 바람직하고, 20 중량% 이상이 특히 바람직하다. 또한, 90 중량% 이하가 바람직하고, 85 중량% 이하가 보다 바람직하고, 80 중량% 이하가 더욱 바람직하고, 75 중량% 이하가 더욱 더 바람직하고, 65 중량% 이하가 한층 바람직하고, 55 중량% 이하가 특히 바람직하다.
경화성 수지의 함유량이 상기 범위 내에 있으면 단자 사이의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
본 발명에서는, 실온에서 액상 및 실온에서 고형상의 어느 에폭시 수지를 사용해도 된다. 실온에서 액상인 에폭시 수지와 실온에서 고형상인 에폭시 수지를 병용해도 된다. 경화성 수지 조성물이 액상인 경우에는, 실온에서 액상인 에폭시 수지를 사용하는 것이 바람직하고, 경화성 수지 조성물이 고형상인 경우에는, 액상 및 고형상의 어느 에폭시 수지를 사용해도 되는데, 고형상의 에폭시 수지를 사용하는 경우에는 필름 형성성 수지를 적절히 병용하는 것이 바람직하다.
실온 (25 ℃) 에서 액상인 에폭시 수지로는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지 등을 바람직하게 들 수 있다. 비스페놀 A 형 에폭시 수지와 비스페놀 F 형 에폭시 수지를 병용해도 된다.
실온에서 액상인 에폭시 수지의 에폭시 당량은, 150?300 g/eq 가 바람직하고, 160?250 g/eq 가 보다 바람직하고, 170?220 g/eq 가 특히 바람직하다. 상기 에폭시 당량이 상기 하한 미만이 되면 경화물의 수축률이 커지는 경향이 있고, 휨이 발생하는 경우가 있다. 한편, 상기 상한을 초과하면, 필름 형성성 수지를 병용한 경우, 필름 형성성 수지, 특히 폴리이미드 수지와의 반응성이 저하되는 경향이 있다.
실온 (25 ℃) 에서 고형상인 에폭시 수지로는, 예를 들어 비스페놀 A 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 글리시딜아민형 에폭시 수지, 글리시딜에스테르형 에폭시 수지, 3 관능 에폭시 수지, 4 관능 에폭시 수지 등을 들 수 있다. 그 중에서도, 고형 3 관능 에폭시 수지, 크레졸노볼락형 에폭시 수지 등이 바람직하다. 이들 에폭시 수지는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
실온에서 고형상인 에폭시 수지의 에폭시 당량은, 150?3000 g/eq 가 바람직하고, 160?2500 g/eq 가 보다 바람직하고, 170?2000 g/eq 가 특히 바람직하다.
실온에서 고형상인 에폭시 수지의 연화점은, 40?120 ℃ 가 바람직하고, 50?110 ℃ 가 보다 바람직하고, 60?100 ℃ 가 특히 바람직하다. 상기 연화점이 상기 범위 내에 있으면, 택성을 억제할 수 있고, 용이하게 취급하는 것이 가능해진다.
(ii) 충전제
본 발명에 사용하는 충전제는, 상온 보관시나 가열시에, 변질되지 않고 성능이 안정되어 있는 것이면 특별히 제한은 없고, 무기 충전제나 유기 충전제 등을 사용할 수 있다. 충전제는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 무기 충전제로는, 예를 들어 실리카, 알루미나, 산화아연, 산화마그네슘, 산화티탄, 산화안티몬, 수산화알루미늄, 수산화마그네슘, 질화붕소, 탄산칼슘, 클레이, 탤크, 운모, 유리 섬유, 유리 플레이크, 유리 비즈, 황산바륨 등을 들 수 있고, 불순물이 적은 실리카, 알루미나가 바람직하다. 이들은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 유기 충전제로는, 예를 들어 셀룰로오스, 불소 수지, 에폭시 수지, 우레탄 수지, 멜라민 수지, 페놀 수지, 아크릴 수지, 폴리에스테르 수지, 스티렌 수지, 스티렌부타디엔 공중합체 등을 들 수 있고, 수지 조성물의 경화물의 선팽창 계수를 저하시키는 효과가 큰 에폭시 수지, 페놀 수지가 바람직하다. 이들은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 충전제의 형상으로는, 구상이나 인편상이 바람직하고, 특히 구상의 충전제는 이방성이 적기 때문에, 수지 조성물 전체의 선팽창 계수를 저감시키는 능력이 우수하기 때문에, 더욱 바람직하다. 충전제의 입경으로는, 10 ㎚ 이상인 것이 바람직하고, 50 ㎚ 이상인 것이 보다 바람직하고, 100 ㎚ 이상인 것이 특히 바람직하다. 또한 50 ㎛ 이하인 것이 바람직하고, 20 ㎛ 이하인 것이 보다 바람직하고, 10 ㎛ 이하인 것이 특히 바람직하다. 충전제의 입경이 상기 하한값 미만이 되면 작업성, 수지 조성물 중에 있어서의 분산성이 저하된다. 한편 상기 상한값을 초과하면 인접 단자 사이에 걸치도록 충전제가 존재하게 되어, 금속박에 의한 단자 간 접속을 저해한다.
상기 충전제의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 1 중량% 이상인 것이 바람직하고, 10 중량% 이상인 것이 보다 바람직하고, 20 중량% 이상인 것이 특히 바람직하다. 또한, 80 중량% 이하인 것이 바람직하고, 70 중량% 이하인 것이 보다 바람직하고, 60 중량% 이하인 것이 특히 바람직하다. 충전제의 함유량이 상기 하한값 미만이 되면 경화 후의 수지 조성물의 선팽창 계수를 저하시키는 효과가 얻어지지 않는다. 한편, 상기 상한값을 초과하면 수지 조성물의 피착체에 대한 밀착력이 저하되어 전자 부품의 신뢰성이 저하되는 것과, 수지 조성물의 유동성이 극단적으로 저하되어 성형할 수 없게 된다.
또, 상기 충전제의 함유량은, 상기 충전제의 체적을 Fv, 금속층의 체적을 Mv 로 했을 때,
Fv/Mv 가 0.01?10.0 인 것이 바람직하고, 나아가 0.02?8.0 인 것이 바람직하고, 0.05?5.0 인 것이 특히 바람직하다. Fv/Mv 를 상기 하한값 이상으로 함으로써, 경화 후의 수지 조성물의 선팽창 계수를 효과적으로 저하시킬 수 있기 때문에, 전자 부품의 신뢰성을 향상시킬 수 있다. 또한, Fv/Mv 를 상기 상한값 이하로 함으로써, 금속층이 가열 공정 (후술한다) 에서 수지 조성물 중을 확실히 이동할 수 있기 때문에, 양호한 단자 간 접속을 실현할 수 있다.
수지층과, 금속층으로 구성되는 적층 구조를 갖는 도전 접속 재료에 있어서, 수지층 중에 충전제를 배합함으로써, 경화 후의 수지층의 선팽창 계수를 저감시키고, 또한, 냉열 사이클 시험이나 부품 실장시의 가열에 의한 열팽창에서 기인되는 접속부의 응력을 저감시킬 수 있고, 전자 부품의 신뢰성을 높일 수 있다. 또한, 충전제를 배합하면 수지층 중의 수지 성분 함유율이 저하되기 때문에, 경화 후의 수지층의 흡습, 흡수량을 저감시킬 수 있고, 전자 부품의 흡습 내열성이 향상될 수도 있다. 또한, 충전제를 배합함으로써, 각 단자 상에 응집된 금속층이, 단자 상의 밖으로 유동하는 것이 억제된다. 이 이유는 반드시 분명하지는 않지만, 수지층에 배합된 충전제가, 각 단자 상에 응집된 금속층을 유지하고, 단자 상의 밖으로 유동하는 것을 억제하는 것에서 기인하고 있는 것으로 생각된다. 이 때문에, 전자 부품의 신뢰성을 높일 수 있다.
(iii) 필름 형성성 수지
고형상의 경화성 수지 조성물을 사용하는 경우, 상기 경화성 수지와 필름 형성성 수지를 병용하는 것이 바람직하다. 본 발명에서 사용하는 필름 형성성 수지로는, 유기 용매에 가용이고, 단독으로 제막성을 갖는 것이면 특별히 제한은 없다. 열가소성 수지 또는 열경화성 수지 중 어느 것도 사용할 수 있고, 또한, 이들을 병용할 수도 있다. 구체적으로, 필름 형성성 수지로는, (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지 (포화 폴리에스테르 수지), 폴리우레탄 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 폴리프로필렌 수지, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐, 나일론 등을 들 수 있다. 그 중에서도, (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지 및 폴리이미드 수지가 바람직하다. 필름 형성성 수지는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
또, 본 명세서에 있어서, 「(메트)아크릴계 수지」란, (메트)아크릴산 및 그 유도체의 중합체, 또는 (메트)아크릴산 및 그 유도체와 다른 단량체의 공중합체를 의미한다. 「(메트)아크릴산」등으로 표기할 때에는, 「아크릴산 또는 메타크릴산」등을 의미한다.
본 발명에서 사용하는 (메트)아크릴계 수지로는, 예를 들어 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산부틸, 폴리아크릴산-2-에틸헥실 등의 폴리아크릴산에스테르, 폴리메타크릴산메틸, 폴리메타크릴산에틸, 폴리메타크릴산부틸 등의 폴리메타크릴산에스테르, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴아미드, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체, 메타크릴산메틸-스티렌 공중합체, 메타크릴산메틸-아크릴로니트릴 공중합체, 메타크릴산메틸-α-메틸스티렌 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-메타크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-아크릴산 공중합체, 아크릴산부틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트 공중합체, 아크릴산부틸-아크릴로니트릴-아크릴산 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드 공중합체 등을 들 수 있다. 그 중에서도, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드 공중합체가 바람직하다. 이들 (메트)아크릴계 수지는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
본 발명에서 사용하는 페녹시 수지의 골격은, 특별히 제한되지 않지만, 비스페놀 A 타입, 비스페놀 F 타입, 비페닐 타입 등을 바람직하게 들 수 있다.
본 발명에서 사용하는 폴리이미드 수지로는, 반복 단위 중에 이미드 결합을 갖는 수지이면 특별히 제한되지 않는다. 예를 들어, 디아민과 산 2 무수물을 반응시키고, 얻어진 폴리아미드산을 가열, 탈수 폐환함으로써 얻어지는 것을 들 수 있다.
상기 디아민으로는, 예를 들어 3,3'-디메틸-4,4'-디아미노디페닐, 4,6-디메틸-m-페닐렌디아민, 2,5-디메틸-p-페닐렌디아민 등의 방향족 디아민, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산 등의 실록산디아민을 들 수 있다. 디아민은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
또, 상기 산 2 무수물로는, 3,3',4,4'-비페닐테트라카르복실산, 피로멜리트산 2 무수물, 4,4'-옥시디프탈산 2 무수물 등을 들 수 있다. 산 2 무수물은 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
폴리이미드 수지는, 용제에 가용인 것이어도 되고, 불용인 것이어도 되는데, 다른 성분과 혼합할 때의 바니시화가 용이하고, 취급성이 우수한 점에서 용제 가용성인 것이 바람직하다. 특히, 다양한 유기 용매에 용해할 수 있는 점에서 실록산 변성 폴리이미드 수지를 사용하는 것이 바람직하다.
본 발명에서 사용하는 필름 형성성 수지의 중량 평균 분자량은 8,000?1,000,000 이 바람직하고, 8,500?950,000 이 보다 바람직하고, 9,000?900,000 이 더욱 바람직하다. 필름 형성성 수지의 중량 평균 분자량이 상기 범위이면, 제막성 (製膜性) 을 향상시키는 것이 가능하고, 또한, 경화 전의 도전 접속 재료의 유동성을 억제할 수 있다. 또, 필름 형성성 수지의 중량 평균 분자량은, GPC (겔 침투 크로마토그래피) 에 의해 측정할 수 있다.
본 발명에 있어서는, 이러한 필름 형성성 수지로서 시판품을 사용할 수 있다. 또한, 본 발명의 효과를 저해하지 않는 범위에서, 필름 형성성 수지에, 가소제, 안정제, 대전 방지제, 산화 방지제나 안료 등의 각종 첨가제를 배합한 것을 사용해도 된다.
본 발명에 사용되는 도전 접속 재료에 있어서, 상기 필름 형성성 수지의 함유량은, 사용하는 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 고형상의 경화성 수지 조성물의 경우에는, 필름 형성성 수지의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 5 중량% 이상인 것이 바람직하고, 10 중량% 이상인 것이 보다 바람직하고, 15 중량% 이상인 것이 특히 바람직하다. 또한, 50 중량% 이하인 것이 바람직하고, 45 중량% 이하인 것이 보다 바람직하고, 40 중량% 이하인 것이 특히 바람직하다. 필름 형성성 수지의 함유량이 상기 범위 내에 있으면 용융 전의 경화성 수지 조성물의 유동성을 억제할 수 있고, 도전 접속 재료를 용이하게 취급하는 것이 가능해진다.
(iv) 경화제
본 발명에서 사용하는 경화제로는, 페놀류, 산 무수물 및 아민 화합물을 바람직하게 들 수 있다. 경화제는, 경화성 수지의 종류 등에 따라 적절히 선택할 수 있다. 예를 들어, 경화성 수지로서 에폭시 수지를 사용하는 경우, 에폭시 수지와의 양호한 반응성, 경화시의 저치수 변화 및 경화 후의 적절한 물성 (예를 들어, 내열성, 내습성 등) 이 얻어지는 점에서 경화제로서 페놀류를 사용하는 것이 바람직하고, 경화성 수지의 경화 후의 물성이 우수한 점에서 2 관능 이상의 페놀류가 보다 바람직하다. 또한, 이러한 경화제는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
상기 페놀류로는, 예를 들어 비스페놀 A, 테트라메틸비스페놀 A, 디알릴비스페놀 A, 비페놀, 비스페놀 F, 디알릴비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀노볼락 수지, 크레졸노볼락 수지 등을 들 수 있다. 그 중에서도, 에폭시 수지와의 반응성이 양호하고, 경화 후의 물성이 우수한 점에서 페놀노볼락 수지 및 크레졸노볼락 수지가 바람직하다.
경화제의 함유량은, 사용하는 경화성 수지나 경화제의 종류 및 후술하는 플럭스 기능을 갖는 화합물이 경화제로서 기능하는 관능기를 갖는 경우, 그 관능기의 종류나 사용량에 따라 적절히 선택할 수 있다.
예를 들어, 경화성 수지로서 에폭시 수지를 사용한 경우, 경화제의 함유량은 경화성 수지 조성물의 전체 중량에 대하여, 0.1?50 중량% 가 바람직하고, 0.2?40 중량% 가 보다 바람직하고, 0.5?30 중량% 가 특히 바람직하다. 경화제의 함유량이 상기 범위 내에 있으면 단자 사이의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
(v) 경화 촉진제
본 발명에서 사용하는 경화 촉진제로는, 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-디메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸륨트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진의 이소시아눌산 부가물, 2-페닐이미다졸의 이소시아눌산 부가물, 2-메틸이미다졸의 이소시아눌산 부가물, 2-페닐-4,5-디하이드록시디메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸 화합물을 들 수 있다.
경화 촉진제의 함유량은, 사용하는 경화 촉진제의 종류에 따라 적절히 설정할 수 있다.
예를 들어, 이미다졸 화합물을 사용하는 경우에는, 이미다졸 화합물의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 0.001 중량% 이상이 바람직하고, 0.003 중량% 이상이 보다 바람직하고, 0.005 중량% 이상이 특히 바람직하다. 또한, 1.0 중량% 이하가 바람직하고, 0.7 중량% 이하가 보다 바람직하고, 0.5 중량% 이하가 특히 바람직하다. 이미다졸 화합물의 함유량이 상기 하한 미만이 되면 경화 촉진제로서의 작용이 충분히 발휘되지 않고, 경화성 수지 조성물을 충분히 경화할 수 없는 경우가 있다. 한편, 이미다졸 화합물의 함유량이 상기 상한을 초과하면, 경화성 수지 조성물의 경화가 완료되기 전에 금속층이 단자 표면에 충분히 이동하지 않고, 절연성 영역에 금속층이 남아 절연성을 충분히 확보할 수 없는 경우가 있다. 또한, 도전 접속 재료의 보존 안정성이 저하되는 경우가 있다.
(vi) 플럭스 기능을 갖는 화합물
본 발명에서 사용하는 플럭스 기능을 갖는 화합물은, 단자 및 금속박의 표면 산화막 등 금속 산화막을 환원시키는 작용을 갖는 것이다. 예를 들어, 플럭스 기능을 갖는 화합물로는, 페놀성 수산기 및/또는 카르복실기를 갖는 화합물이 바람직하다. 페놀성 수산기를 갖는 화합물로는, 예를 들어, 페놀, o-크레졸, 2,6-크실레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-크실레놀, 2,5-크실레놀, m-에틸페놀, 2,3-크실레놀, 메시톨, 3,5-크실레놀, p-tert-부틸페놀, 카테콜, p-tert-아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴비스페놀 F, 디알릴비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀노볼락 수지, o-크레졸노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등의 페놀성 수산기를 함유하는 수지를 들 수 있다.
카르복실기를 갖는 화합물로는, 예를 들어, 지방족 산 무수물, 지환식 산 무수물, 방향족 산 무수물, 지방족 카르복실산, 방향족 카르복실산 등을 들 수 있다. 상기 지방족 산 무수물로는, 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물, 폴리세바크산 무수물 등을 들 수 있다. 상기 지환식 산 무수물로는, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 메틸하이믹산, 헥사하이드로 무수 프탈산, 테트라하이드로 무수 프탈산, 트리알킬테트라하이드로 무수 프탈산, 메틸시클로헥센디카르복실산 무수물 등을 들 수 있다. 상기 방향족 산 무수물로는, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 무수물, 에틸렌글리콜비스트리멜리테이트, 글리세롤트리스트리멜리테이트 등을 들 수 있다.
상기 지방족 카르복실산으로는, 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프론산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸마르산, 말레산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 세바크산, 도데칸디온산, 피멜린산 등을 들 수 있다. 그 중에서도, 하기 식 (1) :
HOOC-(CH2)n-COOH (1)
(식 (1) 중, n 은 1?20 인 정수이다)
로 나타내는 지방족 카르복실산이 바람직하고, 아디프산, 세바크산, 도데칸디온산이 보다 바람직하다.
방향족 카르복실산의 구조는 특별히 제한되지 않지만, 하기 식 (2) 또는 (3) 으로 나타내는 화합물이 바람직하다.
[화학식 1]
Figure pct00001
[식 중, R1?R5 는, 각각 독립적으로 1 가의 유기기이고, R1?R5 중 적어도 하나는 수산기이다]
[화학식 2]
Figure pct00002
[식 중, R6?R20 은, 각각 독립적으로 1 가의 유기기이고, R6?R20 중 적어도 하나는 수산기 또는 카르복실기이다]
방향족 카르복실산으로는, 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메신산, 멜로판산, 프레니트산, 피로멜리트산, 멜리트산, 자일릴산, 헤멜리트산, 메시틸렌산, 프레니틸산, 톨루일산, 계피산, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티진산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,5-디하이드록시벤조산, 갈릭산(3,4,5-트리하이드록시벤조산), 등의 벤조산 유도체 ; 1,4-디하이드록시-2-나프토에산, 3,5-디하이드록시-2-나프토에산, 3,5-2-디하이드록시-2-나프토에산 등의 나프토에산 유도체 ; 페놀프탈린 ; 디페놀산 등을 들 수 있다.
이들 중에서도, 본 발명에서는, 플럭스 기능을 가질 뿐만 아니라, 경화성 수지의 경화제로서 작용하는 화합물인 것이 바람직하다. 즉, 본 발명에서 사용하는 플럭스 기능을 갖는 화합물로는, 금속층 및 단자 등의 금속의 표면 산화막을 환원시키는 작용을 나타내고, 또한, 경화성 수지와 반응 가능한 관능기를 갖는 화합물을 사용하는 것이 바람직하다. 그 관능기는, 경화성 수지의 종류에 따라 적절히 선택한다. 예를 들어, 경화성 수지로서 에폭시 수지를 사용하는 경우, 그 관능기는 카르복실기, 수산기 및 아미노기 등의 에폭시기와 반응 가능한 관능기가 바람직하다. 플럭스 기능을 갖는 화합물이 경화제로서도 작용함으로써, 금속층 및 단자 등의 금속의 표면 산화막을 환원하여 금속 표면의 젖음성을 높여, 도전성 영역의 형성을 용이하게 함과 함께, 도전성 영역을 형성한 후에는, 경화성 수지에 부가하여 수지의 탄성률 또는 Tg 를 높일 수 있다. 또한, 플럭스 기능을 갖는 화합물이 경화제로서 작용함으로써, 플럭스 세정이 불필요해져, 플럭스 성분이 잔존하는 것에 의한 이온 마이그레이션의 발생을 억제할 수 있다는 이점이 있다.
이러한 플럭스 기능을 갖는 화합물로는, 카르복실기를 적어도 1 개 갖고 있는 것이 바람직하다. 예를 들어, 경화성 수지로서 에폭시 수지를 사용하는 경우, 그 화합물로는, 지방족 디카르복실산 또는 카르복실기와 페놀성 수산기를 갖는 화합물 등을 들 수 있다.
지방족 디카르복실산으로는, 지방족 탄화수소기에 카르복실기가 2 개 결합한 화합물을 바람직하게 들 수 있다. 지방족 탄화수소기는, 포화 또는 불포화의 비고리형이어도 되고, 포화 또는 불포화의 고리형이어도 된다. 또, 지방족 탄화수소기가 비고리형인 경우에는 직사슬상이어도 되고 분기상이어도 된다.
이러한 지방족 디카르복실산으로는, 상기 식 (1) 에 있어서 n 이 1?20 의 정수인 화합물을 바람직하게 들 수 있다. 상기 식 (1) 중의 n 이 상기 범위 내이면, 플럭스 활성, 접착시의 아웃 가스, 도전 접속 재료가 경화된 후의 탄성률 및 유리 전이 온도의 밸런스가 양호한 것이 된다. 특히, 도전 접속 재료의 경화 후의 탄성률의 증가를 억제하여, 피접착물과의 접착성을 향상시킬 수 있는 점에서, n 은 3 이상이 바람직하다. 또한, 탄성률의 저하를 억제하여, 접속 신뢰성을 더욱 향상시킬 수 있는 점에서, n 은 10 이하가 바람직하다.
상기 식 (1) 로 나타내는 지방족 디카르복실산으로는, 글루타르산, 아디프산, 피멜린산, 수베르산, 아젤라인산, 세바크산, 운데칸이산, 도데칸이산, 트리데칸이산, 테트라데칸이산, 펜타데칸이산, 옥타데칸이산, 노나데칸이산, 에이코산이산 등을 들 수 있다. 그 중에서도, 아디프산, 수베르산, 세바크산, 도덴칸이산이 바람직하고, 세바크산이 특히 바람직하다.
상기 카르복실기와 페놀성 수산기를 갖는 화합물로는, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티진산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,4-디하이드록시벤조산, 갈릭산(3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체 ; 1,4-디하이드록시-2-나프토에산, 3,5-디하이드록시-2-나프토에산 등의 나프토에산 유도체 ; 페놀프탈린 ; 디페놀산 등을 들 수 있다. 그 중에서도, 페놀프탈린, 겐티진산, 2,4-디하이드록시벤조산, 2,6-디하이드록시벤조산이 바람직하고, 페놀프탈린, 겐티진산이 특히 바람직하다.
플럭스 기능을 갖는 화합물은, 1 종 단독으로 사용해도 되고 2 종 이상을 병용해도 된다. 또, 어느 화합물도 흡습되기 쉽고, 보이드 발생의 원인이 되기 때문에, 플럭스 기능을 갖는 화합물을 사용 전에 미리 건조시켜 두는 것이 바람직하다.
플럭스 기능을 갖는 화합물의 함유량은, 사용하는 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 수지 조성물이 액상인 경우, 플럭스 기능을 갖는 화합물의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 1 중량% 이상이 바람직하고, 2 중량부% 이상이 보다 바람직하고, 3 중량% 이상이 특히 바람직하다. 또한, 50 중량% 이하가 바람직하고, 40 중량% 이하가 보다 바람직하고, 30 중량% 이하가 더욱 바람직하고, 25 중량% 이하가 특히 바람직하다.
고형상의 수지 조성물인 경우에는, 플럭스 기능을 갖는 화합물의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 1 중량% 이상이 바람직하고, 2 중량% 이상이 보다 바람직하고, 3 중량% 이상이 특히 바람직하다. 또한, 50 중량% 이하가 바람직하고, 40 중량% 이하가 보다 바람직하고, 30 중량% 이하가 더욱 바람직하고, 25 중량% 이하가 특히 바람직하다.
플럭스 기능을 갖는 화합물의 함유량이 상기 범위 내이면, 금속층 및 단자의 표면 산화막을 전기적으로 접합할 수 있을 정도로 제거할 수 있다. 또한, 수지 조성물이 경화성 수지인 경우, 경화시에, 수지에 효율적으로 부가하여 수지의 탄성률 또는 Tg 를 높일 수 있다. 또한, 미반응의 플럭스 기능을 갖는 화합물에서 기인되는 이온 마이그레이션의 발생을 억제할 수 있다.
(vii) 실란 커플링제
본 발명에서 사용하는 실란 커플링제로는, 에폭시 실란 커플링제, 방향족 함유 아미노 실란 커플링제 등을 들 수 있다. 실란 커플링제를 첨가함으로써, 접합 부재와 도전 접속 재료의 밀착성을 높일 수 있다. 실란 커플링제는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
실란 커플링제의 함유량은, 접합 부재나 경화성 수지 등의 종류에 따라 적절히 선택할 수 있다. 예를 들어, 실란 커플링제의 함유량은, 경화성 수지 조성물의 전체 중량에 대하여, 0.01 중량% 이상이 바람직하고, 0.05 중량% 이상이 보다 바람직하고, 0.1 중량% 이상이 특히 바람직하고, 또한, 2 중량% 이하가 바람직하고, 1.5 중량% 이하가 보다 바람직하고, 1 중량% 이하가 특히 바람직하다.
본 발명에서 사용하는 경화성 수지 조성물에는, 본 발명의 효과를 저해하지 않는 범위에서, 가소제, 안정제, 점착 부여제, 활제, 충전제, 대전 방지제, 산화 방지제 및 안료 등을 배합해도 된다.
본 발명에 있어서, 상기 경화성 수지 조성물은, 상기 각 성분을 혼합?분산시킴으로써 조제할 수 있다. 각 성분의 혼합 방법이나 분산 방법은 특별히 한정되지 않고, 종래 공지된 방법으로 혼합, 분산시킬 수 있다.
또한, 본 발명에 있어서는, 상기 각 성분을 용매 중에서 또는 무용매하에서 혼합하여 액상인 경화성 수지 조성물을 조제해도 된다. 이 때 사용되는 용매로는, 각 성분에 대해 불활성인 것이면 특별히 한정은 없지만, 예를 들어, 아세톤, 메틸에틸케톤 (MEK), 메틸이소부틸케톤 (MIBK), 디이소부틸케톤 (DIBK), 시클로헥사논, 디아세톤알코올 (DAA) 등의 케톤류 ; 벤젠, 자일렌, 톨루엔 등의 방향족 탄화수소류, 메틸알코올, 에틸알코올, 이소프로필알코올, n-부틸알코올 등의 알코올류, 메틸셀로솔브, 에틸셀로솔브, 부틸셀로솔브, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트 등의 셀로솔브류, N-메틸-2-피롤리돈 (NMP), 테트라하이드로푸란 (THF), 디메틸포름아미드 (DMF), 이염기산에스테르 (DBE), 3-에톡시프로피온산에틸 (EEP), 디메틸카보네이트 (DMC) 등을 들 수 있다. 또한, 용매의 사용량은, 용매에 혼합한 성분의 고형분 농도가 10?60 중량% 가 되는 양인 것이 바람직하다.
(b) 열가소성 수지 조성물
본 발명에 있어서는, 수지 조성물로서 열가소성 수지 조성물을 사용할 수도 있다.
본 발명에서 사용하는 열가소성 수지 조성물은, 열가소성 수지 및 충전제 외에, 필요에 따라, 플럭스 기능을 갖는 화합물, 실란 커플링제 등이 포함된다.
(i) 열가소성 수지
본 발명에서 사용하는 열가소성 수지로는, 예를 들어, 아세트산비닐계, 폴리비닐알코올 수지, 폴리비닐부티랄 수지, 염화비닐 수지, (메트)아크릴 수지, 페녹시 수지, 폴리에스테르 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 아크릴 수지, 스티렌 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리아미드 수지, 셀룰로오스 수지, 이소부틸렌 수지, 비닐에테르 수지, 액정 폴리머 수지, 폴리페닐렌술파이드 수지, 폴리페닐렌에테르 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리에테르에테르케톤 수지, 폴리우레탄 수지, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐 등을 들 수 있다. 열가소성 수지는, 단일한 중합체여도 되고, 상기 열가소성 수지의 2 종 이상의 공중합체여도 된다.
열가소성 수지의 연화점은, 특별히 제한되지 않지만, 도전 접속 재료를 구성하는 금속층의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 특히 바람직하고, 30 ℃ 이상 낮은 것이 보다 바람직하다.
또한, 열가소성 수지의 분해 온도는, 특별히 제한되지 않지만, 도전 접속 재료를 구성하는 금속층의 융점보다 10 ℃ 이상 높은 것이 바람직하고, 20 ℃ 이상 높은 것이 특히 바람직하고, 30 ℃ 이상 높은 것이 보다 바람직하다.
열가소성 수지의 함유량은 사용하는 열가소성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 열가소성 수지 조성물이 액상인 경우, 열가소성 수지의 함유량은, 열가소성 수지 조성물의 전체 중량에 대하여, 10 중량% 이상이 바람직하고, 15 중량% 이상이 보다 바람직하고, 20 중량% 이상이 더욱 바람직하고, 25 중량% 이상이 더욱 더 바람직하고, 30 중량% 이상이 또한 바람직하며, 35 중량% 이상이 특히 바람직하다. 또한, 100 중량% 이하가 바람직하고, 95 중량% 이하가 보다 바람직하고, 90 중량% 이하가 더욱 바람직하고, 75 중량% 더욱 더 바람직하고, 65 중량% 이하가 또한 바람직하며, 55 중량% 이하가 특히 바람직하다.
열가소성 수지 조성물이 고형상인 경우에는, 열가소성 수지의 함유량은, 열가소성 수지 조성물의 전체 중량에 대하여, 5 중량% 이상이 바람직하고, 10 중량% 이상이 보다 바람직하고, 15 중량% 이상이 더욱 바람직하고, 20 중량% 이상이 특히 바람직하다. 또한, 90 중량% 이하가 바람직하고, 85 중량% 이하가 보다 바람직하고, 80 중량% 이하가 더욱 바람직하고, 75 중량% 이하가 더욱 더 바람직하고, 65 중량% 이하가 또한 바람직하며, 55 중량% 이하가 특히 바람직하다.
열가소성 수지의 함유량이 상기 범위 내이면 단자 사이의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
(ii) 그 밖의 첨가제
본 발명의 열가소성 수지 조성물로 사용하는 충전제, 플럭스 기능을 갖는 화합물, 실란 커플링제, 그 밖의 첨가제는, 상기 「(a) 경화성 수지 조성물」에 있어서 설명한 것과 동일한 것을 사용할 수 있다. 각 성분의 함유량, 바람직한 화합물 및 조제 방법도 경화성 수지 조성물로 설명한 것과 동일하다.
본 발명에 있어서는, 수지 조성물로서 경화성 수지 조성물을 사용하는 것이 바람직하다. 그 중에서도, 수지 조성물의 전체 중량에 대하여, 에폭시 수지 10?90 중량%, 충전제 1?80 중량%, 경화제 0.1?50 중량%, 필름 형성성 수지 5?50 중량% 및 플럭스 기능을 갖는 화합물 1?50 중량% 를 포함하는 것이 보다 바람직하다. 또한, 수지 조성물의 전체 중량에 대하여, 에폭시 수지 20?80 중량%, 충전제 10?70 중량%, 경화제 0.2?40 중량%, 필름 형성성 수지 10?45 중량% 및 플럭스 기능을 갖는 화합물 2?40 중량% 를 포함하는 것이 더욱 바람직하다. 또, 수지 조성물의 전체 중량에 대하여, 에폭시 수지 35?55 중량%, 충전제 20?60 중량%, 경화제 0.5?30 중량%, 필름 형성성 수지 15?40 중량% 및 플럭스 기능을 갖는 화합물 3?25 중량% 를 포함하는 것이 특히 바람직하다.
본 발명의 도전 접속 재료에 있어서 수지층의 각각의 두께는, 특별히 제한되지 않지만, 1 ㎛ 이상이 바람직하고, 3 ㎛ 이상이 보다 바람직하고, 5 ㎛ 이상이 특히 바람직하다. 또한, 수지층의 두께는, 200 ㎛ 이하가 바람직하고, 150 ㎛ 이하가 보다 바람직하고, 100 ㎛ 이하가 특히 바람직하다. 수지층의 두께가 상기 범위 내이면, 인접하는 단자 사이의 간극에 수지 조성물을 충분히 충전할 수 있고, 수지 조성물의 경화 후, 고화 후의 기계적 접착 강도 및 대향하는 단자 사이의 전기적 접속을 충분히 확보할 수 있어, 접속 단자의 제조도 가능하게 할 수 있다.
본 발명의 도전 접속 재료가 수지층을 복수 포함하는 경우, 각 수지층의 조성은 동일해도 되고, 사용하는 수지 성분의 종류나 배합 처방의 차이 등에 따라 상이해도 된다. 수지층의 용융 점도나 연화 온도 등의 물성도 동일해도 되고 상이해도 된다. 예를 들어 액상인 수지층과 고형상인 수지층을 조합하여 사용해도 된다.
본 발명의 수지층은, 실온에서부터 100 ℃ 에 있어서의 평균 선팽창 계수가, 3?70 ppm 인 것이 바람직하다. 이 경우, 냉열 사이클 시험이나 부품 실장시의 가열에 의한 열팽창에서 기인되는, 전자 부재 사이를 전기적으로 접속시키는 접속부에 가해지는 응력을 저감시킬 수 있다.
(2) 금속층
본 발명에 있어서 금속층은, 금속박으로 구성되는 층이다. 금속층은 평면에서 보았을 때 수지층의 적어도 일부에 형성되어 있으면 되고, 수지층의 전체 면에 형성되어 있어도 된다.
금속층의 형상은 특별히 제한되지 않고, 일정한 형상이 반복 패턴상(狀)으로 형성되어 있어도 되고, 형상이 불규칙해도 된다. 규칙적인 형상과 불규칙적인 형상이 혼재하고 있어도 된다. 도 1 은, 금속층의 형상의 일례를 나타내는 평면 모식도이다. 수지층 (120) 상에 여러가지 형상을 갖는 금속층 (110) 이 형성되어 있다. 금속층의 형상으로는, 예를 들어, 도 1 에 나타내는 바와 같은 흰색 점선 모양상 (a), 줄무늬 모양상 (b), 물방울 모양상 (c), 직사각형 모양상 (d), 체커 모양상 (e), 프레임상 (f), 격자 모양상 (g) 또는 다중의 프레임상 (h) 등을 들 수 있다. 이들 형상은 일례이고, 목적이나 용도에 따라 이들 형상을 조합하거나, 변형시켜 사용하거나 할 수 있다.
본 발명의 일 실시양태에 있어서, 접속시키고자 하는 전극이 피착체의 접속면 전체에 배치되어 있는 풀 그리드형의 피착체를 접속시키는 경우, 수지층의 전체 면에 시트상의 금속층을 형성하는 것이 바람직하다.
또한, 접속시키고자 하는 전극이 피착체의 접속면의 주변부에 배치되는 페리페럴형의 피착체를 접속시키는 경우, 금속층을 유효하게 이용하는 관점, 및, 인접하는 전극 사이에 금속층을 잔존시키지 않는다는 관점에서, 수지층의 적어도 일부에 반복 패턴상의 금속층을 형성하는 것이 바람직하다. 이 때, 금속층의 형상은 전극의 피치나 형태 등에 따라 적절히 선택할 수 있다.
본 발명에 사용하는 금속층은, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 제거 가능한 표면 산화막을 갖는 것이 바람직하고, 주석 (Sn), 납 (Pb), 은 (Ag), 비스무트 (Bi), 인듐 (In), 아연 (Zn), 니켈 (Ni), 안티몬 (Sb), 철 (Fe), 알루미늄 (Al), 금 (Au), 게르마늄 (Ge) 및 구리 (Cu) 로 이루어지는 군에서 선택되는 적어도 2 종 이상의 금속의 합금, 또는 주석 단체 (單體) 로 이루어지는 것이 바람직하다.
이들 중, 용융 온도 및 기계적 물성을 고려하면, 금속층은, Sn-Pb 의 합금, 납프리 땜납인 Sn-Bi 의 합금, Sn-Ag-Cu 의 합금, Sn-In 의 합금, Sn-Ag 의 합금 등의 Sn 을 포함하는 합금으로 이루어지는 땜납박이 보다 바람직하다. Sn-Pb 의 합금을 사용하는 경우, 주석의 함유율은, 30 중량% 이상 100 중량% 미만이 바람직하고, 35 중량% 이상 100 중량% 미만이 보다 바람직하고, 40 중량% 이상이 특히 바람직하다. 또한, 100 중량% 미만이 바람직하다. 또한, 납프리 땜납인 경우의 주석의 함유율은, 15 중량% 이상 100 중량% 미만이 바람직하고, 20 중량% 이상 100 중량% 미만이 보다 바람직하고, 25 중량% 이상 100 중량% 미만이 특히 바람직하다. 예를 들어, Sn-Pb 의 합금으로는, Sn 63-Pb (융점 183 ℃), Sn-3.0 Ag-0.5 Cu (융점 217 ℃), Sn-3.5 Ag (융점 221 ℃), Sn-58 Bi (융점 139 ℃), Sn-9.0 Zn (융점 199 ℃), Sn-3.5 Ag-0.5 Bi-3.0 In (융점 193 ℃), Au-20 Sn (융점 280 ℃) 등을 바람직하게 들 수 있다.
금속층은, 접속시키고자 하는 전자 부재나 반도체 장치의 내열성에 따라 적절히 선택하면 된다. 예를 들어, 반도체 장치에 있어서의 단자 간 접속에 있어서는, 반도체 장치의 부재가 열이력에 의해 손상되는 것을 방지하기 위해서, 융점이 330 ℃ 이하 (보다 바람직하게는 300 ℃ 이하, 특히 바람직하게는 280 ℃ 이하, 더욱 바람직하게는 260 ℃ 이하) 인 금속층을 사용하는 것이 바람직하다. 또한, 단자 간 접속 후의 반도체 장치의 내열성을 확보하기 위해서는, 융점이 100 ℃ 이상 (보다 바람직하게는 110 ℃ 이상, 특히 바람직하게는 120 ℃ 이상) 인 금속층을 사용하는 것이 바람직하다. 또, 금속층의 융점은, 시차주사열량계 (DSC) 에 의해 측정할 수 있다.
금속층의 두께는, 대향하는 단자 사이의 갭, 인접하는 단자 사이의 이격 거리 등에 따라 적절히 선택할 수 있다. 예를 들어, 반도체 장치에 있어서의 반도체 칩, 기판, 반도체 웨이퍼 등의 각 접속 단자 간 접속인 경우, 금속층의 두께는, 0.5 ㎛ 이상이 바람직하고, 3 ㎛ 이상이 보다 바람직하고, 5 ㎛ 이상이 특히 바람직하고, 또한, 100 ㎛ 이하가 바람직하고, 50 ㎛ 이하가 보다 바람직하고, 20 ㎛ 이하가 특히 바람직하다. 금속층의 두께가 상기 하한 미만이 되면 도전부를 구성하기 위한 금속이 부족하여, 미접속의 단자가 증가하는 경향이 있다. 한편, 상기 상한을 초과하면 금속이 잉여가 되어, 인접 단자 사이에서 브리지를 일으켜, 쇼트되기 쉬워지는 경향이 있다.
금속층의 제조 방법으로는, 예를 들어, 잉곳 등의 덩어리로부터 압연에 의해 제조하는 방법, 수지층에 직접 증착, 스퍼터, 도금 등에 의해 금속층을 형성하는 방법을 들 수 있다. 또한, 반복 패턴상의 금속층의 제조 방법으로는, 예를 들어, 금속층을 소정의 패턴으로 타발하는 방법, 에칭 등에 의해 소정의 패턴을 형성하는 방법, 또한, 차폐판이나 마스크 등을 사용함으로써 증착, 스퍼터, 도금 등에 의해 형성하는 방법을 들 수 있다.
금속층의 함유량은, 도전 접속 재료의 전체 중량에 대하여, 5 중량% 이상이 바람직하고, 20 중량% 이상이 보다 바람직하고, 30 중량% 이상이 특히 바람직하다. 또한, 100 중량% 미만이 바람직하고, 80 중량% 이하가 보다 바람직하고, 70 중량% 이하가 특히 바람직하다. 금속층의 함유량이 상기 하한 미만이 되면, 도전부를 구성하기 위한 금속이 부족하여, 미접속의 단자가 증가하는 경우가 있다. 한편, 금속층의 함유량이 상기 상한을 초과하면, 금속이 잉여가 되어, 인접 단자 사이에서 브리지를 일으키기 쉬워진다.
또는, 금속층의 함유량을 도전 접속 재료에 대한 체적 비율로 정의해도 된다. 예를 들어, 금속층의 함유량은, 도전 접속 재료에 대해 1 체적% 이상이 바람직하고, 5 체적% 이상이 보다 바람직하고, 10 체적% 이상이 특히 바람직하다. 또한, 90 체적% 이하가 바람직하고, 80 체적% 이하가 보다 바람직하고, 70 체적% 이하가 특히 바람직하다. 금속층의 함유량이 상기 하한 미만이 되면, 도전부를 구성하기 위한 금속이 부족하여, 미접속의 단자가 증가하는 경우가 있다. 한편, 금속층의 함유량이 상기 상한을 초과하면 금속이 잉여가 되어, 인접 단자 사이에서 브리지를 일으키기 쉬워진다.
본 발명에 있어서 도전 접속 재료의 형태는, 수지 조성물의 형태 등에 따라 적절히 선택할 수 있다. 예를 들어, 수지 조성물이 액상인 경우에는, 금속층의 양면에 수지 조성물을 도포한 것, 폴리에스테르 시트 등의 박리 기재 상에 수지 조성물을 도포하여, 소정 온도에서 반경화 (B 스테이지화) 등의 목적으로 건조, 제막시킨 후에 금속층을 붙여 필름상(狀)으로 한 것 등을 도전 접속 재료로서 제공할 수 있다. 수지 조성물이 고형상인 경우에는, 유기 용제에 용해한 수지 조성물의 바니시를 폴리에스테르 시트 등의 박리 기재 상에 도포하여, 소정 온도에서 건조시킨 후에 금속층을 붙이고, 또는, 증착 등의 수법을 사용하여 필름상으로 형성한 것을 도전 접속 재료로서 제공할 수 있다.
또한, 본 발명의 도전 접속 재료 및 이것에 사용되는 금속층은, 단자와의 접촉을 높이기 위해서 엠보싱 가공을 실시한 것을 사용할 수도 있다.
본 발명의 도전 접속 재료의 두께는, 특별히 제한되지 않지만, 1 ㎛ 이상이 바람직하고, 3 ㎛ 이상이 보다 바람직하고, 5 ㎛ 이상이 특히 바람직하고, 또한, 200 ㎛ 이하가 바람직하고, 150 ㎛ 이하가 보다 바람직하고, 100 ㎛ 이하가 특히 바람직하다. 도전 접속 재료의 두께가 상기 범위 내이면 인접하는 단자 사이의 간극에 수지 조성물을 충분히 충전할 수 있다. 또한, 수지 성분의 경화 후 또는 고화 후의 기계적 접착 강도 및 대향하는 단자 사이의 전기적 접속을 충분히 확보할 수 있다. 또한, 목적이나 용도에 따른 접속 단자의 제조도 가능하게 할 수 있다.
다음으로, 도전 접속 재료의 제조 방법에 관해서 설명한다.
본 발명에서 사용하는 수지 조성물이 25 ℃ 에서 액상인 경우, 예를 들어, 금속층을 액상의 수지 조성물에 침지시키고, 금속층의 양면에 액상의 수지 조성물을 부착시켜, 본 발명의 도전 접속 재료를 제조할 수 있다. 수지 조성물의 두께 제어가 필요한 경우에는, 액상의 수지 조성물에 침지시킨 금속층을 일정한 간극을 갖는 바코터를 통과시키는 방법이나 액상의 수지 조성물을 스프레이 코터 등에 의해 분사하는 방법에 의해 제조할 수 있다.
또한, 본 발명에서 사용하는 수지 조성물이 25 ℃ 에서 필름상인 경우에는, 예를 들어, 다음과 같이 하여 도전 접속 재료를 제조할 수 있다. 우선, 유기 용제에 용해한 수지 조성물의 바니시를 폴리에스테르 시트 등의 박리 기재 상에 도포하고, 소정 온도에서 건조시키고 제막시켜 필름상의 수지 조성물을 제조한다. 다음으로, 박리 기재 상에 제막시킨 수지 조성물을 2 장 준비하여 금속층을 사이에 두고 열 롤로 라미네이트함으로써, 금속층의 상하에 수지층을 배치한, 수지층/금속층/수지층으로 이루어지는 3 층의 도전 접속 재료를 제조할 수 있다. 또한, 상기 서술한 라미네이트 방식에 의해, 금속층의 편면에 수지층을 배치함으로써 수지층/금속층으로 이루어지는 2 층의 도전 접속 재료를 제조할 수 있다.
또한, 권중상 (卷重狀) 의 금속층을 사용하는 경우에는, 금속층을 베이스 기재로서, 금속층의 상하 또는 한 쪽에 상기 필름상의 수지 조성물을 열 롤로 라미네이트함으로써, 권중상의 도전 접속 재료를 얻을 수도 있다. 또한, 권중상의 금속층을 사용하는 경우, 금속층의 상하 또는 한 쪽에, 바니시상의 수지 조성물을 직접 도포하여, 용제를 휘산시킴으로써 권중상의 도전 접속 재료를 제조할 수 있다.
패턴상의 금속층을 사용하여 도전 접속 재료를 제조하는 경우, 박리 기재 상에 금속층을 배치하여, 금속층측에서부터 금형으로 금속층을 하프 커트하여, 여분의 금속층을 제거함으로써 패턴상의 금속층을 제조하고, 상기 필름상의 수지 조성물을 열 롤로 라미네이트하면 된다. 패턴상의 금속층의 양면에 수지층을 형성하는 경우에는, 상기 박리 기재를 떼어내고, 수지층이 형성된 면과는 반대측의 패턴상의 금속층의 면에, 필름상의 수지 조성물을 추가로 라미네이트하면 된다.
또, 도전 접속 재료의 제조 방법은 상기 방법에 제한되지 않는다. 도전 접속 재료의 제조 방법은, 목적이나 용도에 따라 당업자가 적절히 선택할 수 있다.
2. 제 1 전자 부품의 제조 방법
다음으로, 본 발명에 있어서의 제 1 전자 부품의 제조 방법에 관해서 설명한다.
본 발명에 있어서의 제 1 전자 부품의 제조 방법은, 상기 도전 접속 재료를 사용하여 단자 사이를 접속시키는 방법에 관한 것이고, 도전 접속 재료를, 복수의 단자를 내측을 향하여 대향하는 2 개의 전자 부재 사이에 배치하고, 2 개의 전자 부재가 각각 갖는 복수의 단자에 맞닿게 하는 배치 공정과, 상기 도전 접속 재료를 가열하여, 복수의 단자 상에 형성된 도전부를 개재하여 2 개의 전자 부재가 각각 갖는 복수의 단자를 서로 접속시키는 가열 공정과, 상기 수지층을 경화 또는 고화시키는 경화/고화 공정을 포함한다. 본 발명에 있어서의 제 1 전자 부품의 제조 방법은, 예를 들어, 반도체 웨이퍼, 반도체 칩, 리지드 기판, 플렉시블 기판, 그 밖의 전자 부재에 형성되어 있는 단자끼리를 접속시킬 때 등에 사용할 수 있다.
본 발명에 있어서의 제 1 전자 부품의 제조 방법은, 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우와, 열가소성 수지 조성물인 경우로 접속 방법의 공정이 약간 상이하다. 이하, 상기 도전 접속 재료의 수지층이 경화성 수지를 갖는 경우를 제 1 실시양태로 하고, 열가소성 수지를 갖는 경우를 제 2 실시양태로 하여, 각각의 양태별로 설명한다.
(1) 제 1 실시양태
본 발명의 제 1 실시양태에 있어서의 제 1 전자 부품의 제조 방법에 있어서, 전자 부재를 서로 접속시키는 공정은, 금속층의 융점 이상이고, 또한 수지층의 경화가 완료되지 않은 온도에서 도전 접속 재료를 가열함으로써 실시되고, 수지층을 경화 또는 고화시키는 공정은, 수지층의 경화가 완료되는 온도에서 도전 접속 재료를 가열함으로써 실시된다.
이 제조 방법에 의하면, 가열 용융된 금속층을 선택적으로 단자 사이에서 응집시켜 도전성 영역을 형성하고, 그 주위에 경화성 수지 조성물에 의한 절연성 영역을 형성할 수 있다. 그 결과, 인접하는 단자 사이의 절연성을 확보하여 리크 전류를 방지할 수 있기 때문에, 단자 사이의 접속의 접속 신뢰성을 높일 수 있다. 또한, 미세한 배선 회로에서도 다수의 단자 사이의 전기적 접속을 일괄로 실시하는 것이 가능해져, 복수의 단자를 갖는 전자 부재 사이의 접속을 용이하게 할 수 있다. 또한 경화성 수지 조성물을 경화시킴으로써 도전성 영역 또는 절연성 영역의 기계적 강도를 높일 수 있다.
이하, 도면을 참조하면서, 본 발명의 제 1 실시양태에 관한 제 1 전자 부품의 제조 방법의 바람직한 실시형태에 관해서 상세히 설명하는데, 본 발명의 접속 방법은 이들 도면에 한정되는 것은 아니다.
(a) 배치 공정
먼저, 도 2 에 나타내는 바와 같이, 복수의 단자 (11) 가 형성된 기판 (10) 과, 복수의 단자 (21) 가 형성된 기판 (20) 을, 복수의 단자 (11) 와 복수의 단자 (21) 가 대향하도록 위치를 맞춘다. 그리고, 이들 단자 사이에, 금속층 (110) 과, 금속층 (110) 의 양면에 형성된 경화성 수지 조성물로 이루어지는 수지층 (120) 을 구비하는 도전 접속 재료 (30) 를 배치한다. 이 때, 도전 접속 재료 (30) 는 롤 라미네이터 또는 프레스 등의 장치를 사용하고, 도 4 에 나타내는 바와 같이, 미리 기판 (10) 또는 기판 (20) 의 한 쪽, 또는, 기판 (10) 및 기판 (20) 의 쌍방에 열압착되어 있어도 된다. 또, 단자 (11) 및 단자 (21) 의 표면은, 전기적인 접속을 양호하게 하기 위해서, 필요에 따라, 세정, 연마, 도금 및 표면 활성화 등의 처리를 실시해도 된다. 그리고, 도전 접속 재료 (30) 를, 복수의 단자 (11) 및 복수의 단자 (21) 에 맞닿게 한다.
(b) 가열 공정
가열 공정에서는, 상기 배치 공정에서 단자 사이에 배치한 도전 접속 재료 (30) 를, 금속층 (110) 의 융점 이상에서 가열한다. 가열 온도는, 금속층 (110) 의 융점 이상이면 되며, 예를 들어 가열 시간을 짧게 하는 등 가열 시간을 조정함으로써, 금속층 (110) 이 경화성 수지 중을 이동할 수 있는 범위, 즉 「경화성 수지 조성물로 이루어지는 수지층 (120) 의 경화가 완료되지 않는」 범위이면, 그 상한은 특별히 제한되지 않는다. 가열 온도는, 금속층 (110) 의 융점보다 5 ℃ 이상 높은 온도가 바람직하고, 10 ℃ 이상 높은 온도가 보다 바람직하고, 20 ℃ 이상 높은 온도가 더욱 바람직하고, 30 ℃ 이상 높은 온도가 특히 바람직하다.
가열 온도는, 사용하는 금속층 및 경화성 수지 조성물의 조성 등에 따라 적절히 선택할 수 있지만, 100 ℃ 이상이 바람직하고, 130 ℃ 이상이 보다 바람직하고, 140 ℃ 이상이 특히 바람직하고, 150 ℃ 이상이 가장 바람직하다. 접속하고자 하는 기판 등의 열 열화를 방지하기 위해서는, 가열 온도는 260 ℃ 이하가 바람직하고, 250 ℃ 이하가 보다 바람직하고, 240 ℃ 이하가 특히 바람직하다.
이와 같은 온도에서 도전 접속 재료 (30) 를 가열하면, 금속층 (110) 이 용융되어, 용융된 금속층 (110) 이 경화성 수지 조성물로 이루어지는 수지층 (120) 중을 이동할 수 있게 된다. 용융된 금속층 (110) 은, 그 젖음성에 의해 단자 (11 및 21) 상에 응집되게 된다. 이로써, 도 3 에 나타내는 바와 같이, 상기 단자 사이에는 도전부 (130) 가 형성되어, 단자 (11) 와 단자 (21) 가 전기적으로 접속된다. 여기서, 단자 상에 응집된다는 것은, 금속층 (110) 을 평면에서 볼 때의 면적이 원래 면적보다도 확대 또는 축소되는 것을 말하는 것이 아니라, 단자 (11) 와 단자 (21) 를 접속시키기 위한 양호한 형상이 되도록, 금속층 (110) 이 단자 (11 및 21) 상으로 이동하는 것을 말한다. 따라서, 금속층 (110) 을 평면에서 볼 때의 면적이 축소되는 경우나 확대되는 경우를 포함한다. 한편, 도전부 (130) 주위에는 경화성 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 단자 사이의 절연성이 확보되어, 인접하는 단자 사이의 쇼트를 방지하는 것이 가능해진다. 즉, 도전 접속 재료 (30) 는, 복수의 단자 (11 및 21) 에 맞닿게 되고, 가열됨으로써, 이방 도전성을 갖는 구조를 취하게 된다.
경화성 수지 조성물이 플럭스 기능을 갖는 화합물을 함유하는 경우, 경화성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (110) 의 표면 산화막이 제거되기 때문에, 금속층 (110) 은 젖음성이 높아진 상태이며, 금속 결합이 촉진되어 대향하는 단자 사이에 응집되기 쉬워진다. 한편, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 단자 (11 및 21) 의 표면 산화막도 제거되어 젖음성이 높아져 있기 때문에, 금속층 (110) 과의 금속 결합이 용이해진다.
본 발명에 있어서의 제 1 전자 부품의 제조 방법에 있어서는, 대향하는 단자 사이의 거리가 가까워지도록 가압하여 가열해도 된다. 예를 들어, 도 2 중의 기판 (10 및 20) 이 대향하는 방향으로 공지된 열 압착 장치 등의 수단을 사용하여 가열 및 가압함으로써, 대향하는 각 단자 사이의 거리를 일정하게 제어할 수 있어, 대향하는 단자 사이의 전기적인 접속 신뢰성을 높이는 것이 가능해진다.
또한, 가압 또는 가열할 때에 초음파나 전기장 등을 가하거나, 레이저나 전자 유도 등의 특수 가열을 적용하거나 해도 된다.
(c) 경화 공정
본 발명에 있어서의 제 1 전자 부품의 제조 방법에 있어서는, 상기 가열 공정에서 도전부 (130) 와 절연성 영역 (140) 을 형성한 후, 경화성 수지 조성물을 경화시켜 절연성 영역 (140) 을 고정시킨다. 이로써, 상기 단자 사이의 전기적 신뢰성 및 기계적 접속 강도를 충분히 확보할 수 있다. 특히, 본 발명에 있어서의 제 1 전자 부품의 제조 방법에 있어서는, 고절연 저항값을 갖는 경화성 수지 조성물을 사용하고 있기 때문에, 절연성 영역의 절연성을 보다 충분히 확보할 수 있다.
경화성 수지 조성물의 경화는, 도전 접속 재료 (30) 를 가열하거나 함으로써 실시할 수 있다. 도전 접속 재료 (30) 의 경화 온도는, 경화성 수지 조성물의 조성에 따라 적절히 설정할 수 있지만, 상기 가열 공정에서의 가열 온도보다 적어도 5 ℃ 낮은 온도인 것이 바람직하고, 적어도 10 ℃ 낮은 온도인 것이 특히 바람직하다. 구체적으로는, 100 ℃ 이상인 것이 바람직하고, 120 ℃ 이상인 것이 보다 바람직하고, 130 ℃ 이상인 것이 특히 바람직하고, 150 ℃ 이상인 것이 가장 바람직하다. 또, 300 ℃ 이하인 것이 바람직하고, 260 ℃ 이하인 것이 보다 바람직하고, 250 ℃ 이하인 것이 특히 바람직하고, 240 ℃ 이하인 것이 가장 바람직하다. 경화 온도가 상기 범위 내에 있으면, 도전 접속 재료 (30) 가 열 분해되지 않아, 경화성 수지 조성물을 충분히 경화시킬 수 있다.
(2) 제 2 실시양태
다음으로, 본 발명의 제 2 실시양태에 있어서의 제 1 전자 부품의 제조 방법에 대하여 설명한다. 본 발명의 제 2 실시양태에 있어서의 제 1 전자 부품의 제조 방법에 있어서, 전자 부재를 서로 접속시키는 공정은, 금속층의 융점 이상이고, 또한 수지층이 연화되는 온도에서 도전 접속 재료를 가열함으로써 행해지고, 수지층을 경화 또는 고화시키는 공정은, 수지층이 고화되는 온도까지 도전 접속 재료를 냉각시킴으로써 행해진다.
(a) 배치 공정
열가소성 수지 조성물과 금속층 (110) 을 포함하는 도전 접속 재료 (30) 를 사용한 경우에도, 상기 경화성 수지 조성물과 금속층 (110) 을 포함하는 도전 접속 재료 (30) 를 사용한 경우와 마찬가지로 도전 접속 재료 (30) 를 배치할 수 있다.
(b) 가열 공정
가열 공정은 특별히 제한되지 않지만, 상기 배치 공정에서 단자 사이에 배치한 도전 접속 재료 (30) 를, 금속층 (110) 의 융점 이상에서 가열한다. 가열 온도는, 금속층의 융점보다 5 ℃ 이상 높은 온도가 바람직하고, 10 ℃ 이상 높은 온도가 보다 바람직하고, 20 ℃ 이상 높은 온도가 더욱 바람직하고, 30 ℃ 이상 높은 온도가 특히 바람직하다. 가열 온도는, 금속층 (110) 의 융점 이상이고, 열가소성 수지 조성물로 이루어지는 수지층 (120) 이 연화되어, 금속층 (110) 이 열가소성 수지로 이루어지는 수지층 (120) 중을 이동할 수 있는 범위, 즉 「열가소성 수지 조성물로 이루어지는 수지층 (120) 이 연화되는」 범위이면, 그 상한은 특별히 제한되지 않는다.
가열 온도는, 사용하는 금속층 및 열가소성 수지 조성물의 조성 등에 따라 적절히 선택할 수 있다. 예를 들어, 경화성 수지 조성물과 금속층을 포함하는 도전 접속 재료와 동일한 가열 온도에서 가열할 수 있다.
상기의 온도에서 상기 도전 접속 재료 (30) 를 가열하면, 금속층 (110) 이 용융되어, 용융된 금속층 (110) 이 열가소성 수지 조성물로 이루어지는 수지층 (120) 중을 이동할 수 있게 된다. 용융된 금속층 (110) 은, 그 젖음성에 의해, 단자 (11 및 21) 상에 응집되게 된다. 이로써, 도 3 에 나타내는 바와 같이, 상기 단자 사이에는 도전부 (130) 가 형성되어, 단자 (11) 와 단자 (21) 가 전기적으로 접속된다. 한편, 도전부 (130) 주위에는 열가소성 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 단자 사이의 절연성이 확보되어, 인접하는 단자 사이의 쇼트를 방지하는 것이 가능해진다. 즉, 도전 접속 재료 (30) 는, 복수의 단자 (11 및 21) 에 맞닿게 되고, 가열됨으로써, 이방 도전성을 갖는 구조를 취하게 된다.
열가소성 수지 조성물이 플럭스 기능을 갖는 화합물을 함유하는 경우, 열가소성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 환원 작용에 의해, 금속층 (110) 의 표면 산화막은 제거되기 때문에, 금속층 (110) 은 젖음성이 높아진 상태이며, 금속 결합이 촉진되어 대향하는 단자 사이에 응집되기 쉬워진다. 한편, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 단자 (11 및 21) 의 표면 산화막도 제거되어 젖음성이 높아져 있기 때문에, 금속층 (110) 과의 금속 결합이 용이해진다.
(c) 고화 공정
본 발명에 있어서의 제 1 전자 부품의 제조 방법에 있어서는, 상기 가열 공정에서 도전부 (130) 와 절연성 영역 (140) 을 형성한 후, 열가소성 수지 조성물을 고화시켜 절연성 영역 (140) 을 고정시킨다. 이로써, 상기 단자 사이의 전기적 신뢰성 및 기계적 접속 강도를 충분히 확보할 수 있다.
열가소성 수지 조성물의 고화는, 상기 가열 공정에서 가열 용융된 도전 접속 재료 (30) 를 냉각ㆍ고화시킴으로써 실시할 수 있다. 도전 접속 재료 (30) 의 냉각ㆍ고화는, 열가소성 수지 조성물의 조성에 따라 적절히 설정할 수 있는 것으로, 특별히 제한되지 않지만, 자연 냉각에 의한 방법이어도 되고, 또한 냉기를 분사하는 등의 방법이어도 된다.
상기 열가소성 수지 조성물의 고화 온도는 특별히 제한되지 않지만, 금속층 (110) 의 융점보다 낮은 것이 바람직하다. 보다 구체적으로는, 상기 열가소성 수지 조성물의 고화 온도는, 금속층 (110) 의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 특히 바람직하다. 또, 상기 열가소성 수지 조성물의 고화 온도는 50 ℃ 이상인 것이 바람직하고, 60 ℃ 이상인 것이 특히 바람직하고, 100 ℃ 이상인 것이 더욱 바람직하다. 상기 열가소성 수지 조성물의 고화 온도가 상기 범위 내에 있으면, 도전부 (130) 를 확실하게 형성할 수 있으며, 또한 절연성 영역 (140) 이 원하는 내열성을 가질 수 있다. 이 때문에, 인접하는 단자 사이의 절연성이 확보되어, 인접하는 단자 사이의 쇼트를 보다 확실하게 방지할 수 있다.
본 발명에 있어서의 제 1 전자 부품의 제조 방법에서는, 수지층과 금속층으로 이루어지는 도전 접속 재료를 사용하고 있다. 이 때문에, 도전 접속 재료를 가열함으로써, 금속층을 선택적으로 대향하는 단자 사이에 응집시킬 수 있어, 대향하는 단자 사이를 전기적으로 접속시킴과 함께, 인접하는 단자 사이의 절연성을 확보할 수 있다. 또한, 반도체 장치 등의 미세한 배선 회로에서 다수의 단자 사이를 일괄로 도통시키는 것이 가능하여, 신뢰성이 우수한 단자 간 접속을 용이하게 실시할 수 있다.
3. 제 2 전자 부품의 제조 방법
다음으로, 본 발명에 있어서의 제 2 전자 부품의 제조 방법에 대하여 설명한다.
본 발명에 있어서의 제 2 전자 부품의 제조 방법은, 도전 접속 재료를 복수의 단자 상에 맞닿게 하는 배치 공정과, 도전 접속 재료를 가열하여, 복수의 단자 상에 도전부를 형성하는 가열 공정과, 수지층을 경화 또는 고화시키는 경화/고화 공정을 구비하고 있다. 제 2 전자 부품의 제조 방법은, 예를 들어 상기 도전 접속 재료를 사용하여 전자 부재의 전극 상에 접속 단자를 제조하는 방법에 관련된 것이다. 이 경우, 상기 단자는, 예를 들어 전극이다. 또한, 상기 도전부는, 예를 들어 접속 단자이다. 본 발명에 있어서의 제 2 전자 부품의 제조 방법은, 예를 들어, 반도체 웨이퍼, 반도체 칩, 리지드 기판, 플렉시블 기판, 그 밖의 전자 부품의 전극 상에 접속 단자를 제조할 때에 사용할 수 있다.
본 발명에 있어서의 제 2 전자 부품의 제조 방법은, 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우와, 열가소성 수지 조성물인 경우에서 접속 단자의 제조 공정이 약간 상이하다. 이하, 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우를 제 1 실시양태로 하고, 열가소성 수지 조성물인 경우를 제 2 실시양태로 하여 각각의 양태마다 설명한다.
(1) 제 1 실시양태
본 발명의 제 1 실시양태에 있어서의 제 2 전자 부품의 제조 방법에 있어서, 도전부를 형성하는 공정은, 금속층의 융점 이상이고, 또한 수지층의 경화가 완료되지 않은 온도에서 도전 접속 재료를 가열함으로써 행해지고, 수지층을 경화 또는 고화시키는 공정은, 수지층의 경화가 완료되는 온도에서 도전 접속 재료를 가열함으로써 행해진다.
이 제 2 전자 부품의 제조 방법에서는, 가열 용융된 금속층을 선택적으로 기판 상의 전극에 응집시켜 접속 단자를 형성하여, 그 주위에 경화성 수지 조성물에 의한 절연성 영역을 형성할 수 있다. 그 결과, 접속 단자의 주위를 경화성 수지 조성물로 피복할 수 있기 때문에, 도전성 영역이 고정된다. 또, 절연성 영역에 의해 인접하는 접속 단자 사이의 절연성이 확보되기 때문에, 접속 신뢰성을 높일 수 있다. 이 방법에 의하면, 미세한 배선 회로에서도 다수의 접속 단자를 일괄로 제조하는 것이 가능해져, 전극 상으로의 접속 단자의 형성이 용이해진다.
이하, 도면을 참조하면서, 본 발명의 제 1 실시양태에 있어서의 제 2 전자 부품의 제조 방법에 대하여 더욱 상세하게 설명한다. 단, 본 발명에 있어서의 제 2 전자 부품의 제조 방법은, 이들 도면에 한정되는 것은 아니다.
(a) 배치 공정
먼저, 도 5 에 나타내는 바와 같이, 경화성 수지 조성물로 이루어지는 수지층 (120) 과 금속층 (110) 을 갖는 도전 접속 재료 (50) 를, 복수의 전극 (41) 이 형성된 기판 (40) 상에 배치한다. 이 때, 패턴상의 금속층 (110) 을 사용한 경우에는, 도전 접속 재료 (50) 와 기판 (40) 상의 전극 (41) 의 위치 맞춤이 필요해진다. 또한, 도 5 에서는 경화성 수지 조성물로 이루어지는 수지층 (120) 이 금속층 (110) 의 편면에 형성된 것을 사용하고 있지만, 경화성 수지 조성물로 이루어지는 수지층 (120) 은, 금속층 (110) 의 양면에 형성되어 있어도 된다. 또, 도 5 에서는 경화성 수지 조성물로 이루어지는 수지층 (120) 이 전극 (41) 과 대향하도록 배치되어 있지만, 금속박 (110) 이 전극 (41) 과 대향하도록 배치되어 있어도 된다.
도 5 에 나타내는 바와 같이, 도전 접속 재료 (50) 는, 롤 라미네이터, 프레스 등의 장치를 사용하여 기판 (40) 에 열 압착되어 있어도 된다. 또한, 도 6 에서는 경화성 수지 조성물로 이루어지는 수지층 (120) 이 전극 (41) 을 피복하고 있지만, 열 경화 수지 조성물로 이루어지는 수지층 (120) 의 두께는, 전극 (41) 의 두께보다 엷아도 되고, 전극 (41) 의 두께보다 두꺼워도 되어, 목적 및 용도 등에 따라 적절히 조정할 수 있다. 또, 상기 전극 (41) 의 표면은, 전기적인 접속을 양호하게 하기 위해서, 또는/및 금속층 (110) 과의 접합성을 향상시키기 위해, 필요에 따라 세정, 연마, 도금 및 표면 활성화 등의 처리를 실시해도 된다.
(b) 가열 공정
가열 공정에서는, 상기 배치 공정에서 기판 (40) 상의 전극 (41) 상에 배치한 도전 접속 재료 (50) 를, 금속층 (110) 의 융점 이상이고, 또한 상기 경화성 수지 조성물의 경화가 완료되지 않는 온도에서 가열한다. 이로써, 도 7 에 나타내는 바와 같이, 전극 (41) 상에 접속 단자 (150) 를 형성할 수 있다. 한편, 상기 접속 단자 (150) 주위에는 경화성 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 접속 단자 (150) 사이의 절연성이 확보되어, 인접하는 접속 단자 (150) 사이의 쇼트를 방지할 수 있다.
경화성 수지 조성물의 가열 온도 및 가압 조건은, 제 1 전자 부품의 제조 방법에 있어서, 상기 경화성 수지 조성물과 금속층을 갖는 도전 접속 재료를 사용하여 단자 간 접속을 실시한 경우와 동일한 조건에서 실시할 수 있다.
(c) 경화 공정
경화 공정에서는, 상기 가열 공정에서 접속 단자 (150) 와 절연성 영역 (140) 을 형성한 후, 경화성 수지 조성물을 경화시켜, 절연성 영역 (140) 을 고정시킨다. 이로써, 기판 (40) 상의 전극 (41) 과 접속 단자 (150) 의 접합을 보강할 수 있다. 특히 본 발명의 제 1 실시양태에서는, 고절연 저항값을 갖는 경화성 수지 조성물을 사용하고 있기 때문에, 절연성 영역의 절연성을 보다 충분히 확보할 수 있다. 특별히 제한되지 않지만, 이 경화 공정은, 접속 단자 (150) 를 형성한 후, 기판 (60) 을, 다른 전자 부품 또는 기판 등에 탑재하여, 접속시킨 후에 실시하는 것이 바람직하다.
경화 공정에서의 도전 접속 재료의 가열 온도는, 제 1 전자 부품의 제조 방법에 있어서, 상기 경화성 수지 조성물과 금속층을 갖는 도전 접속 재료를 사용하여 단자 간 접속을 실시한 경우와 동일한 조건에서 실시할 수 있다.
(2) 제 2 실시양태
다음으로, 본 발명의 제 2 실시양태에 있어서의 제 2 전자 부품의 제조 방법에 대하여 설명한다.
본 발명의 제 2 실시양태에 있어서의 제 2 전자 부품의 제조 방법에 있어서, 도전부를 형성하는 공정은, 금속층의 융점 이상이고, 또한 수지층이 연화되는 온도에서 도전 접속 재료를 가열함으로써 행해지고, 수지층을 경화 또는 고화시키는 공정은, 수지층이 고화되는 온도까지 도전 접속 재료를 냉각시킴으로써 행해진다.
제 2 실시양태의 제조 방법에서는, 가열 용융된 금속층을 선택적으로 기판 상의 전극에 응집시켜 접속 단자를 형성하여, 그 주위에 열가소성 수지 조성물에 의한 절연성 영역을 형성할 수 있다. 그 결과, 접속 단자의 주위를 열가소성 수지 조성물로 피복할 수 있기 때문에, 도전성 영역이 고정된다. 또, 절연성 영역에 의해 인접하는 접속 단자 사이의 절연성이 확보되기 때문에, 접속 신뢰성을 높일 수 있다. 이 방법에 의하면, 미세한 배선 회로에서도 다수의 접속 단자를 일괄로 제조하는 것이 가능해진다.
(a) 배치 공정
열가소성 수지 조성물과 금속층을 포함하는 도전 접속 재료를 사용한 경우에도, 상기 제 1 실시양태의 경화성 수지 조성물과 금속층을 포함하는 도전 접속 재료를 사용한 경우와 마찬가지로 도전 접속 재료를 전극이 형성된 기판 상에 배치할 수 있다.
(b) 가열 공정
가열 공정에서는, 상기 배치 공정에서 기판에 형성된 전극 상에 배치한 도전 접속 재료 (50) 를, 금속층 (110) 의 융점 이상이고, 또한 상기 열가소성 수지 조성물로 이루어지는 수지층 (120) 이 연화되는 온도에서 가열한다. 이로써, 제 1 실시양태와 마찬가지로, 전극 (41) 상에 접속 단자 (150) 를 제조할 수 있다. 한편, 접속 단자 (150) 주위에는 열가소성 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 접속 단자 (150) 사이의 절연성이 확보되어, 인접하는 접속 단자 (150) 사이의 쇼트를 방지할 수 있다.
또한, 열가소성 수지 조성물의 가열 온도 및 가압 조건은, 제 1 전자 부품의 제조 방법에 있어서, 상기 열가소성 수지 조성물과 금속박을 갖는 도전 접속 재료를 사용하여 단자 간 접속을 실시한 경우와 동일한 조건에서 실시할 수 있다.
(c) 고화 공정
고화 공정에서는, 상기 가열 공정에서 접속 단자 (150) 와 절연성 영역 (140) 을 형성한 후, 열가소성 수지 조성물을 냉각 고화시켜, 절연성 영역 (140) 을 고정시킴으로써, 전극 (41) 과 접속 단자 (150) 의 접합을 보강할 수 있다.
또한, 열가소성 수지 조성물의 냉각 방법 및 바람직한 고화 온도에 대해서는, 제 1 전자 부품의 제조 방법에 있어서, 상기 열가소성 수지 조성물과 금속층을 갖는 도전 접속 재료를 사용하여 단자 간 접속을 실시한 경우와 마찬가지이다.
상기 서술한 바와 같이, 본 발명에 있어서의 제 2 전자 부품의 제조 방법에서는, 본 발명의 도전 접속 재료를 사용함으로써 금속층을 선택적으로 접속 단자 형성 부위에 응집시킬 수 있기 때문에, 접속 단자를 간편한 방법으로 제조할 수 있다. 또, 본 발명의 제 2 전자 부품의 제조 방법에 의하면, 반도체 장치 등의 미세한 배선 회로에서 복수의 접속 단자를 일괄로 제조할 수 있다. 또한, 복수의 접속 단자의 주위에 절연성 영역을 형성할 수 있기 때문에, 접속 단자가 고정됨과 함께, 인접하는 접속 단자 사이의 절연성을 확보할 수 있다. 이로써, 접속 신뢰성이 우수한 접속 단자를 용이하게 제조할 수 있다.
4. 도전 접속 재료가 부착된 전자 부재 및 전자 부품
본 발명은, 전자 부재 중 복수의 단자가 형성된 전기적 접속면에, 본 발명의 도전 접속 재료를 접착시켜 이루어지는 도전 접속 재료가 부착된 전자 부재도 포함한다. 본 발명의 도전 접속 재료가 부착된 전자 부재에 있어서, 도전 접속 재료의 전자 부재의 전기적 접속면과의 접착면은 수지층인 것이 바람직하다. 그수지층은, 전자 부재의 전기적 접속면에 직접 접착되어 있어도 되고, 접착제층을 개재하여 접착되어 있어도 된다. 본 발명의 도전 접속 재료가 부착된 전자 부재를 서로 첩합 (貼合) 시키거나, 또는 본 발명의 도전 접속 재료가 부착된 전자 부재를 다른 전자 부재의 전기적 접속면과 첩합시켜 열 압착시킴으로써 전자 부재 사이를 전기적으로 접속시킬 수 있다.
본 발명에서는, 이렇게 하여 얻어진 본 발명의 도전 접속 재료를 사용하여 전자 부재 사이가 전기적으로 접속되어 이루어지는 반도체 웨이퍼, 반도체 칩, 리지드 기판 및 플렉시블 기판, 그 밖의 전자 부품도 포함한다.
실시예
이하, 본 발명을 실시예에 기초하여 설명하지만, 본 발명은 하기의 실시예에 제한되는 것은 아니다.
[실시예 1 ? 7]
(1) 경화성 수지 조성물의 조제
표 1 에 나타낸 각 성분을, 메틸에틸케톤 (MEK) 에 용해시켜 수지 고형분 40 ％ 인 수지 조성물의 바니시를 얻었다. 얻어진 바니시를, 콤마 코터를 사용하여 폴리에스테르 시트에 도포하고, 90 ℃ 에서 5 분간 건조시켜 필름상의 두께 30 ㎛ 인 경화성 수지 조성물을 얻었다.
(2) 수지 조성물의 평균 선팽창계수 측정
수지 조성물의 평균 선팽창계수는, (1) 에서 얻어진 경화성 수지 조성물을 180 ℃, 1 시간의 조건에서 경화시키고, 얻어진 샘플을 사용하여, 열기계 분석 장치 (TMA ; 세이코 인스트루먼트(주) 사 제조, SS6100) 로 인장법, 승온 속도 10 ℃/min, 하중 50 mN 의 조건에서 측정하고, 실온에서부터 100 ℃ 까지의 선팽창계수의 평균값을 측정값으로 하였다.
(3) 도전 접속 재료의 제조
얻어진 필름상의 경화성 수지 조성물을 60 ℃, 2 kgf/㎠, 0.3 m/min 의 조건에서, 표 1 에 나타낸 땜납박의 양면에 라미네이트하여 두께 70 ㎛ 인 도전 접속 재료를 제조하였다.
(4) 단자 간 접속
다음으로, 얻어진 도전 접속 재료를 사용하여 기판의 단자 간 접속을 실시하였다. 기판으로서, FR-4 기재 (두께 0.1 ㎜) 와 회로층 (구리 회로, 두께 12 ㎛) 으로 이루어지고, 구리 회로 상에 Ni/Au 도금 (두께 3 ㎛) 을 실시하여 형성되는 접속 단자 (단자 직경 100 ㎛, 인접하는 단자 사이의 중심 거리 200 ㎛) 를 갖는 것을 2 장 준비하여 접속에 사용하였다. 이와 같은 접속 단자를 갖는 기판 사이에 상기 도전 접속 재료를 배치하고, 열 압착 장치 ((주) 쯔꾸바 메카닉스 제조, 「TMV1-200ASB」) 를 사용하여 230 ℃, 0.5 ㎫, 120 초의 조건에서 열 압착 (기판 간 갭 50 ㎛) 을 실시하여 단자 사이를 접속시켰다. 그 후, 180 ℃ 에서 1 시간 가열하여 경화성 수지 조성물을 경화시켜 적층체를 얻었다.
[비교예 1]
실시예 1 과 동일하게 하여 충전제가 함유되어 있지 않은 경화성 수지 조성물을 조제하고, 얻어진 두께 30 ㎛ 인 경화성 수지 조성물을 표 1 에 나타낸 땜납박의 양면에 라미네이트하여 두께 70 ㎛ 인 도전 접속 재료를 제조하였다. 또한, 실시예 1 과 동일한 방법 (상기 「(4) 단자 간 접속」 에 기재된 방법) 으로, 얻어진 도전 접속 재료를 사용하여 기판의 단자 간 접속을 실시하였다.
실시예 및 비교예에서 얻어진 적층체에 있어서 대향하는 단자 간의 접속 저항, 대향하는 단자 사이의 도통로 형성성 및 냉열 사이클 시험 후의 도통 저항을 후술하는 방법에 의해 평가하였다.
[1] 대향하는 단자 간의 접속 저항
접속 저항은, 실시예 및 비교예에서 얻어진 적층체에 있어서 대향하는 단자 간의 접속 저항을 4 단자법 (저항계: 이와사키 통신기(주) 제조,「디지털 멀티미터 VOA7510」, 측정 프로브 : 히오키 전기(주) 제조, 「핀형 리드 9771」) 에 의해 12 점 측정하였다. 그 평균값이 30 mΩ 미만인 경우를 「A」, 30 mΩ 이상인 경우를 「B」라고 판정하였다.
[2] 대향하는 단자 사이의 도통로 형성성
실시예 및 비교예에서 얻어진 적층체에 있어서 대향하는 단자 10 세트에 대하여, 그 단자 사이의 단면을 주사형 전자 현미경 (SEM) (닛폰 전자(주) 제조, 「JSM-7401F」) 으로 관찰하여, 10 세트 전부에서 땜납에 의해 원주상의 도통로가 형성되어 있는 경우를 「A」, 1 세트라도 도통로가 형성되어 있지 않은 단자가 존재하는 경우를 「B」, 인접하고 있는 단자와 쇼트 접촉하고 있는 경우를 「C」라고 판정하였다.
[3] 냉열 사이클 시험 후의 접속 저항
실시예 및 비교예에서 얻어진 적층체에 있어서 대향하는 단자 간의 접속 저항을 4 단자법 (저항계: 이와사키 통신기(주) 제조,「디지털 멀티미터 VOA7510」, 측정 프로브: 히오키 전기(주) 제조, 「핀형 리드 9771」) 에 의해 12 점 측정하였다. 다음으로, 적층체를 -40 ℃, 10 분 ↔ 85 ℃, 10 분으로 1 사이클인 냉열 사이클 시험을 1000 사이클, 1500 사이클을 실시하고, 상기 서술한 바와 같은 방법으로 단자 간의 접속 저항을 측정하였다.
외관에 이상이 없고, 모든 접속 저항의 초기값으로부터의 변화율이 ±5 ％ 미만인 경우를 「A」. 외관에 이상이 없고, 접속 저항의 초기값으로부터의 변화율이 ±5 ％ 이상이고 ±10 ％ 미만인 경우를 「B」. 냉열 사이클 시험 후에 외관에 팽윤, 박리 등의 이상이 있거나, 또는 접속 저항의 초기값으로부터의 변화율이 ±10 ％ 이상인 경우를 「C」라고 판정하였다.
[4] 흡수율
실시예 및 비교예에서 얻어진 도전 접속 재료가 구비하는 수지층의 흡수율 WA [％] 를 이하와 같이 하여 구하였다. 먼저, 제조된 도전 접속 재료가 구비하는 수지층을 180 ℃ × 1 시간의 조건에서 경화를 겸한 건조를 실시한다. 그리고, 그 직후에 있어서의 수지층의 무게 W0 [g] 을 측정하였다. 다음으로, 도전 접속 재료를 온도 85 ℃, 습도 85 ％RH 의 분위기 하에 24 시간 배치한 후의 수지층의 무게 W1 [g] 을 측정하였다. 그리고, 측정된 W0 [g] 및 W1 [g] 로부터, 하기 식을 사용하여 흡수율 WA [％] 를 구하였다.
WA [％] = (W1 - W0)/W0 × 100
결과를 표 1 에 나타낸다.
Figure pct00003
표 1 에 있어서의 수지층의 성분 및 금속층은 이하에 나타낸 것을 사용하였다.
에폭시 수지: 비스페놀 A 형 에폭시 수지, 다이닛폰 잉크 화학 공업(주) 제조, 「EPICLON-840S」, 에폭시 당량 185 g/eq
경화제: 페놀 노볼락, 스미또모 베이크라이트(주) 제조, 「PR-53647」
필름 형성성 수지: 변성 비페놀형 페녹시 수지, 재팬 에폭시 레진(주) 제조, 「YX-6954」, 중량 평균 분자량 39,000
플럭스 기능을 갖는 화합물 1 : 세바크산, 도쿄 화성 공업(주) 제조, 「세바크산」
플럭스 기능을 갖는 화합물 2 : 페놀프탈린, 도쿄 화성 공업(주) 제조, 「페놀프탈린」
실란 커플링제 : 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 신에츠 화학 공업(주) 제조, 「KBM-303」
이미다졸 : 2-페닐-4-메틸이미다졸, 시코쿠 화성 공업(주) 제조, 「큐어졸 2P4MZ」
충전제 1 : 실리카 아도마테크사 제조, SE2050, 평균 입경 0.5 ㎛, 비중 2.2
충전제 2 : 알루미나 쇼와 전공 제조, AS-50, 평균 입경 9 ㎛, 비중 3.8
금속층 A : Sn/Pb = 63/37 (융점 : 183 ℃), 두께 10 ㎛
금속층 B : Sn/Ag/Cu = 96.5/3.0/0.5 (융점: 217 ℃), 두께 10 ㎛
표 1 로부터 분명한 바와 같이, 수지 성분과 충전제를 함유하는 수지층을 도전 접속 재료의 수지층으로서 사용함으로써, 경화 후의 수지층의 선팽창계수가 저하되고, 또한 냉열 사이클 시험이나 부품 실장시의 가열에 의한 열 팽창에서 기인하는 접속부의 응력을 저감시킬 수 있어, 전자 부품의 신뢰성을 높일 수 있다는 것이 나타났다. 또한, 충전제를 함유하는 수지층을 도전 접속 재료의 수지층으로서 사용함으로써, 경화 후의 수지층의 흡습, 흡수량을 저감시킬 수 있어, 전자 부품의 흡습 내열성을 향상시킬 수 있다는 것도 나타났다.
이 출원은 2009년 12월 24일에 출원된 일본특허출원 2009-292706호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 도입한다.
산업상 이용가능성
본 발명의 도전 접속 재료는, 전자 부품에 있어서 전자 부재 사이를 전기적으로 접속시키거나, 기판 상에 접속 단자를 제조하거나 할 때에 바람직하게 사용할 수 있다. 본 발명의 도전 접속 재료를 사용함으로써, 전자 부재 사이의 양호한 전기적 접속과 높은 절연 신뢰성을 양립시킬 수 있다. 본 발명의 도전 접속 재료를 사용함으로써 미세한 배선 회로에서의 단자 간 접속도 가능하다. 본 발명의 도전 접속 재료를 사용함으로써, 전자 기기의 고기능화 및 소형화의 요구에도 대응하는 것이 가능하다.

Claims (22)

  1. 기판 및 상기 기판 상에 형성된 복수의 단자를 갖는 전자 부재의, 상기 복수의 단자 상에 도전부를 형성하기 위해 사용되는 도전 접속 재료로서,
    금속층과,
    수지 성분과 충전제를 갖는 수지층
    을 구비하고,
    상기 복수의 단자 상에 맞닿고, 가열함으로써, 상기 금속층이 각 단자 상에 응집되고, 상기 복수의 단자 상에 상기 도전부를 형성하도록 구성된, 도전 접속 재료.
  2. 제 1 항에 있어서,
    상기 복수의 단자 상에 맞닿고, 가열함으로써, 상기 금속층이 분리되어 각 단자 상에 응집되도록 구성된, 도전 접속 재료.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층 중, 상기 수지층이 형성되어 있는 면과는 반대측의 면에, 다른 수지층이 형성되어 있는, 도전 접속 재료.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속층은, 땜납 또는 주석에 의해 구성되어 있는, 도전 접속 재료.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 충전제의 입경이 10 ㎚?50 ㎛ 인, 도전 접속 재료.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 충전제의 함유량이, 상기 수지층의 전체 중량에 대하여 1?80 중량% 인, 도전 접속 재료.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 충전제의 체적을 Fv, 상기 금속층의 체적을 Mv 로 했을 때, Fv/Mv 가 0.01?10 인, 도전 접속 재료.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 수지층의 실온 내지 100 ℃ 에 있어서의 평균 선팽창 계수는 3?70 ppm 인, 도전 접속 재료.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 수지층은, 플럭스 기능을 갖는 화합물을 포함하는, 도전 접속 재료.
  10. 제 9 항에 있어서,
    상기 플럭스 기능을 갖는 화합물은 페놀성 수산기 및/또는 카르복실기를 갖는, 도전 접속 재료.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 플럭스 기능을 갖는 화합물은, 하기 일반식 (1) 로 나타내는 화합물을 포함하는, 도전 접속 재료.
    HOOC-(CH2)n-COOH ……(1)
    [식 중, n 은, 1?20 의 정수이다]
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 플럭스 기능을 갖는 화합물은, 하기 일반식 (2) 및/또는 (3) 으로 나타내는 화합물을 포함하는, 도전 접속 재료.
    [화학식 1]
    Figure pct00004

    [식 중, R1?R5 는, 각각 독립적으로 1 가의 유기기이고, R1?R5 중 적어도 하나는 수산기이다]
    [화학식 2]
    Figure pct00005

    [식 중, R6?R20 은, 각각 독립적으로 1 가의 유기기이고, R6?R20 중 적어도 하나는 수산기 또는 카르복실기이다]
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 금속층의 융점이 100 ℃?330 ℃ 인, 도전 접속 재료.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 단자는 전극이고,
    상기 도전부는 접속 단자인, 도전 접속 재료.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 도전 접속 재료를, 상기 복수의 단자를 내측을 향해 대향하는 2 개의 상기 전자 부재 사이에 배치하고, 상기 2 개의 전자 부재가 각각 갖는 상기 복수의 단자에 맞닿게 하는 공정과,
    상기 도전 접속 재료를 가열하여, 상기 복수의 단자 상에 형성된 상기 도전부를 개재하여 상기 2 개의 전자 부재가 각각 갖는 상기 복수의 단자를 서로 접속하는 공정과,
    상기 수지층을 경화 또는 고화시키는 공정
    을 구비하는, 전자 부품의 제조 방법.
  16. 제 15 항에 있어서,
    상기 수지층은, 열경화성 수지를 갖고 있고,
    상기 전자 부재를 서로 접속하는 공정은, 상기 금속층의 융점 이상이고, 또한 상기 수지층의 경화가 완료되지 않은 온도에서 상기 도전 접속 재료를 가열함으로써 실시되고,
    상기 수지층을 경화 또는 고화시키는 공정은, 상기 수지층의 경화가 완료되는 온도에서 상기 도전 접속 재료를 가열함으로써 실시되는, 전자 부품의 제조 방법.
  17. 제 15 항에 있어서,
    상기 수지층은, 열가소성 수지를 갖고 있고,
    상기 전자 부재를 서로 접속하는 공정은, 상기 금속층의 융점 이상이고, 또한 상기 수지층이 연화되는 온도에서 상기 도전 접속 재료를 가열함으로써 실시되고,
    상기 수지층을 경화 또는 고화시키는 공정은, 상기 수지층이 고화되는 온도까지 상기 도전 접속 재료를 냉각시킴으로써 실시되는, 전자 부품의 제조 방법.
  18. 제 14 항에 기재된 도전 접속 재료를, 상기 복수의 단자 상에 맞닿게 하는 공정과,
    상기 도전 접속 재료를 가열하여, 상기 복수의 단자 상에 상기 도전부를 형성하는 공정과,
    상기 수지층을 경화 또는 고화시키는 공정
    을 구비하는, 전자 부품의 제조 방법.
  19. 제 18 항에 있어서,
    상기 수지층은, 열경화성 수지를 갖고 있고,
    상기 도전부를 형성하는 공정은, 상기 금속층의 융점 이상이고, 또한 상기 수지층의 경화가 완료되지 않은 온도에서 상기 도전 접속 재료를 가열함으로써 실시되고,
    상기 수지층을 경화 또는 고화시키는 공정은, 상기 수지층의 경화가 완료되는 온도에서 상기 도전 접속 재료를 가열함으로써 실시되는, 전자 부품의 제조 방법.
  20. 제 18 항에 있어서,
    상기 수지층은, 열가소성 수지를 갖고 있고,
    상기 도전부를 형성하는 공정은, 상기 금속층의 융점 이상이고, 또한 상기 수지층이 연화되는 온도에서 상기 도전 접속 재료를 가열함으로써 실시되고,
    상기 수지층을 경화 또는 고화시키는 공정은, 상기 수지층이 고화되는 온도까지 상기 도전 접속 재료를 냉각시킴으로써 실시되는, 전자 부품의 제조 방법.
  21. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 도전 접속 재료를, 상기 복수의 단자에 맞닿도록 상기 전자 부재의 상기 기판 상에 접착하여 이루어지는 도전 접속 재료가 부착된, 전자 부재.
  22. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 도전 접속 재료를 사용하여 형성된 상기 도전부를 개재하여, 상기 복수의 단자를 내측을 향해 대향하는 2 개의 상기 전자 부재가 각각 갖는 상기 복수의 단자를 서로 접속시켜 이루어지는, 전자 부품.
KR1020127014938A 2009-12-24 2010-12-17 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품 KR101191686B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009292706 2009-12-24
JPJP-P-2009-292706 2009-12-24
PCT/JP2010/007323 WO2011077679A1 (ja) 2009-12-24 2010-12-17 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品

Publications (2)

Publication Number Publication Date
KR20120070622A true KR20120070622A (ko) 2012-06-29
KR101191686B1 KR101191686B1 (ko) 2012-10-16

Family

ID=44195233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014938A KR101191686B1 (ko) 2009-12-24 2010-12-17 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품

Country Status (8)

Country Link
US (1) US20120261174A1 (ko)
EP (1) EP2519088A1 (ko)
JP (1) JP4924773B2 (ko)
KR (1) KR101191686B1 (ko)
CN (1) CN102687603B (ko)
SG (1) SG181575A1 (ko)
TW (1) TWI540039B (ko)
WO (1) WO2011077679A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2530786A4 (en) * 2010-01-29 2013-07-10 Sumitomo Bakelite Co CONDUCTIVE CONNECTION SHEET, TERMINAL CONNECTION METHOD, CONNECTION TERMINAL FORMATION METHOD, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
JP5564964B2 (ja) * 2010-01-29 2014-08-06 住友ベークライト株式会社 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011176143A (ja) * 2010-02-24 2011-09-08 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
WO2011132647A1 (ja) * 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム
US20200180233A1 (en) * 2012-06-18 2020-06-11 Ormet Circuits, Inc. Conductive film adhesive
JP2014075317A (ja) * 2012-10-05 2014-04-24 Sumitomo Bakelite Co Ltd 導電接続シート、半導体装置および電子機器
TWI618728B (zh) * 2013-08-07 2018-03-21 日立化成股份有限公司 環氧樹脂組成物及電子零件裝置
CN103607856A (zh) * 2013-10-26 2014-02-26 溧阳市东大技术转移中心有限公司 一种复合挠性基板的制造方法
US10808123B2 (en) * 2014-09-23 2020-10-20 The Boeing Company Nanoparticles for improving the dimensional stability of resins
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
JP6500565B2 (ja) * 2015-04-01 2019-04-17 富士電機株式会社 半導体モジュール
CN106132102B (zh) * 2016-07-12 2018-09-07 北京梦之墨科技有限公司 液态金属双层电路制作方法及复合电路制作方法
GB201613051D0 (en) 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
TWI730493B (zh) * 2019-11-06 2021-06-11 台灣愛司帝科技股份有限公司 具有加熱功能的非導電薄膜以及電子裝置
WO2023276792A1 (ja) * 2021-07-01 2023-01-05 日東電工株式会社 接合シートおよび電子部品の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276873A (ja) 1985-05-31 1986-12-06 Sony Chem Kk 導電異方性接着剤
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
KR100558639B1 (ko) * 1997-02-27 2006-06-28 세이코 엡슨 가부시키가이샤 접착제,액정장치,액정장치의제조방법및전자기기
JPH10270497A (ja) * 1997-03-27 1998-10-09 Sumitomo Bakelite Co Ltd 半導体素子固定方法
JP3335896B2 (ja) * 1997-12-26 2002-10-21 株式会社東芝 ハンダ材及びハンダ材の製造方法
TW459032B (en) * 1998-03-18 2001-10-11 Sumitomo Bakelite Co An anisotropic conductive adhesive and method for preparation thereof and an electronic apparatus using said adhesive
JP2000332393A (ja) 1999-05-21 2000-11-30 Sumitomo Bakelite Co Ltd 厚さ方向導電シート
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
CN100380741C (zh) * 2003-06-25 2008-04-09 日立化成工业株式会社 电路连接材料、电路构件的连接结构及其制造方法
JP4282417B2 (ja) * 2003-09-12 2009-06-24 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体
JP2005203693A (ja) * 2004-01-19 2005-07-28 Mitsubishi Electric Corp 接続シートおよび実装部品の実装方法
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
JP4636183B2 (ja) * 2006-09-26 2011-02-23 日立化成工業株式会社 異方導電性接着剤組成物、異方導電性フィルム、回路部材の接続構造、及び、被覆粒子の製造方法
JP2008111990A (ja) * 2006-10-30 2008-05-15 Sumitomo Bakelite Co Ltd 接着剤付き光回路基板、光素子実装用部品及び光素子実装部品
KR20100022960A (ko) * 2007-04-27 2010-03-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
CN102144432B (zh) * 2008-09-05 2015-09-30 住友电木株式会社 导电连接材料、使用该导电连接材料的端子之间的连接方法以及连接端子的制造方法
US8157887B2 (en) * 2010-08-06 2012-04-17 Scott William Frame Metal recovery system

Also Published As

Publication number Publication date
EP2519088A1 (en) 2012-10-31
KR101191686B1 (ko) 2012-10-16
TWI540039B (zh) 2016-07-01
WO2011077679A1 (ja) 2011-06-30
CN102687603A (zh) 2012-09-19
TW201130646A (en) 2011-09-16
US20120261174A1 (en) 2012-10-18
SG181575A1 (en) 2012-07-30
JPWO2011077679A1 (ja) 2013-05-02
JP4924773B2 (ja) 2012-04-25
CN102687603B (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
KR101191686B1 (ko) 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품
JP4730484B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
KR101578968B1 (ko) 도전 접속 재료 및 그것을 사용한 단자 사이의 접속 방법
KR101622438B1 (ko) 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기
KR20110063483A (ko) 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5482143B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5447008B2 (ja) 端子間の接続方法及び接続端子の製造方法
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381769B2 (ja) 端子間の接続方法
JP5381783B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012079526A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2012079527A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2011171553A (ja) 導電接続材料の製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee