JP5447008B2 - 端子間の接続方法及び接続端子の製造方法 - Google Patents
端子間の接続方法及び接続端子の製造方法 Download PDFInfo
- Publication number
- JP5447008B2 JP5447008B2 JP2010047711A JP2010047711A JP5447008B2 JP 5447008 B2 JP5447008 B2 JP 5447008B2 JP 2010047711 A JP2010047711 A JP 2010047711A JP 2010047711 A JP2010047711 A JP 2010047711A JP 5447008 B2 JP5447008 B2 JP 5447008B2
- Authority
- JP
- Japan
- Prior art keywords
- resin composition
- metal foil
- layer
- foil
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Description
[1]樹脂組成物層と、複数の端子の各端面が形成するパターンの少なくとも一部と同じパターンを有するように半田箔又は錫箔が配列されてなる金属箔パターン層とを含むパターン化導電接続材料を用いて対向する端子間を電気的に接続する方法であって、
前記複数の端子の各端面が形成するパターンの少なくとも一部と前記金属箔パターン層が有するパターンとが重なり合うように、前記パターン化導電接続材料を対向する端子間に配置する配置工程と、
前記金属箔パターン層を構成する半田箔又は錫箔の融点以上の温度で、前記樹脂組成物層を構成する樹脂組成物の硬化が完了しないように前記パターン化導電接続材料を加熱する加熱工程と、
前記樹脂組成物を硬化させる硬化工程と、を含む方法。
[2]前記配置工程において、予め作製された前記パターン化導電接続材料を前記対向する端子間に配置する、[1]記載の方法。
[3]前記金属箔パターン層が有するパターンは、メッキ法、スパッタリング法又は蒸着法により形成されたものである、[2]記載の方法。
[4]前記配置工程において、樹脂組成物層と半田箔又は錫箔からなる金属箔層とを含む導電接続材料を一方の端子面上に配置した後、半田箔又は錫箔を分断して前記金属箔パターン層を形成し、前記金属属箔パターン層上に他方の端子面を重ね合わせることにより、前記パターン化導電接続材料を前記対向する端子間に配置する、[1]記載の方法。
[5]半田箔又は錫箔の分断は、レーザー照射又は物理的な裁断によって実施されるものである、[4]記載の方法。
[6]前記樹脂組成物は、フラックス機能を有する化合物を含むものである、[1]〜[5]のいずれか1項に記載の方法。
[7]前記パターン化導電接続材料は、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含むものである、[1]〜[6]のいずれか1項に記載の方法。
[8]前記パターン化導電接続材料は、樹脂組成物層/金属箔層からなる積層構造を含むものである、[1]〜[6]のいずれか1項記載の方法。
前記複数の電極の各端面が形成するパターンの少なくとも一部と前記金属箔パターン層が有するパターンとが重なり合うように、前記パターン化導電接続材料を電子部材の電極上に配置する配置工程と、
前記金属箔パターン層を構成する半田箔又は錫箔の融点以上の温度で、前記樹脂組成物層を構成する樹脂組成物の硬化が完了しないように前記パターン化導電接続材料を加熱する加熱工程と、を含む方法。
[10]前記配置工程において、予め作製された前記パターン化導電接続材料を前記電子部材の電極上に配置する、[9]記載の方法。
[11]前記金属箔パターン層が有するパターンは、メッキ法、スパッタリング法又は蒸着法により形成されたものである、[10]記載の方法。
[12]前記配置工程において、樹脂組成物層と半田箔又は錫箔からなる金属箔層とを含む導電接続材料を電子部材の電極面上に配置した後、半田箔又は錫箔を分断して前記金属箔パターン層を形成することにより、前記パターン化導電接続材料を前記電子部材の電極上に配置する、[9]記載の方法。
[13]前記配置工程において、レーザー照射又は物理的な裁断によって半田箔又は錫箔を分断する、[12]記載の方法。
[14]前記樹脂組成物は、フラックス機能を有する化合物を含むものである、[9]〜[13]のいずれか1項に記載の方法。
[15]前記パターン化導電接続材料は、樹脂組成物層/金属箔層/樹脂組成物層からなる積層構造を含むものである、[9]〜[14]のいずれか1項に記載の方法。
[16]前記パターン化導電接続材料は、樹脂組成物層/金属箔層からなる積層構造を含むものである、[9]〜[14]のいずれか1項に記載の方法。
[18]電子部材間が、[1]〜[8]のいずれか1項に記載の方法を用いて電気的に接続されてなる、電気、電子部品。
[19][9]〜[16]のいずれか1項に記載の方法を用いて電極上に接続端子が形成されてなる、電気、電子部品。
また、本発明によれば、金属箔をパターン状に分断することで、端子表面に凝集する溶融金属の量を制御することができ、端子間の電気的接続をより確実に行うことができる。本発明の好ましい態様によれば、半導体装置などの微細な配線回路における多数の端子間を一括で接続することができる。
また、本発明によれば、金属箔をパターン状に分断することで、電極表面に凝集する溶融金属の量を制御することができ、接続端子の形成をより確実に行うことができる。本発明の好ましい態様によれば、接続端子のサイズの大小によらず、簡便な方法で接続端子を一括で製造することができる。
本発明の対向する端子間を電気的に接続する方法(以下「本発明の接続方法」という。)は、樹脂組成物層と、複数の端子の各端面が形成するパターンの少なくとも一部と同じパターンを有するように半田箔又は錫箔が配列されてなる金属箔パターン層とを含むパターン化導電接続材料を用いて対向する端子間を電気的に接続する方法であって、前記複数の端子の各端面が形成するパターンの少なくとも一部と前記金属箔パターン層が有するパターンとが重なり合うように、前記パターン化導電接続材料を対向する端子間に配置する配置工程と、前記金属箔パターン層を構成する半田箔又は錫箔の融点以上の温度で、前記樹脂組成物層を構成する樹脂組成物の硬化が完了しないように前記パターン化導電接続材料を加熱する加熱工程と、前記樹脂組成物を硬化させる硬化工程とを含む。
また、対向する端子間の一方の端子配列面における全端子数(x)に対するパターン状に分断された半田箔又は錫箔の個数(y)の比(y/x)は、0.5以上が好ましく、0.6以上がより好ましく、0.7以上がさらに好ましく、1が特に好ましい。
まず、本発明の第1実施態様について説明する。
本発明の第1実施態様では、予め作製したパターン化導電接続材料を用いて対向する端子間を接続する。図2は、第1実施態様を説明するための概略工程図である。以下、図2を参照しながら各工程について説明する。
配置工程では、複数の端子の各端面が形成するパターンの少なくとも一部と、金属箔パターン層が有するパターンとが重なり合うように、パターン化導電接続材料を対向する端子間に配置する。図2(a)に示すように、端子11が設けられた基板10と端子21が設けられた基板20とを、端子11と端子21とが対向するように位置合わせし、これらの端子間に予め作製された金属箔パターン層110と樹脂組成物層120とを含むパターン化導電接続材料100を位置合わせして配置する。図示したとおり、金属箔パターン層の金属箔間の空隙には樹脂組成物が充填されていてもよい。
例えば、フリップチップボンダー等を用いて、複数の端子の各端面が形成するパターンの少なくとも一部と、金属箔パターン層が有するパターンとが重なり合うように位置合わせし、パターン化導電接続材料を基板に配置する。次いで、端子11と端子21とが対向するように位置合わせし、パターン化導電接続材料を対向する端子間に配置することができる。
加熱工程では、配置工程において対向する端子間に配置したパターン化導電接続材料100を、金属箔パターン層110を構成する半田箔又は錫箔の融点以上で、樹脂組成物層120を構成する樹脂組成物の硬化が完了しないように加熱する。
硬化工程では、樹脂組成物を硬化させることにより、加熱工程で形成された絶縁性領域120aを固定する。このように絶縁性領域を固定することで、その絶縁性領域に周囲を囲まれた導通性領域110aをも固定することができ、対向する端子間の電気的接続の熱安定性が確保される。
次に、本発明の第2実施態様について説明する。
本発明の第2実施態様では、一方の端子配列面上で金属箔を分断してパターン化導電接続材料を作製する。図3は、第2実施態様を説明するための概略工程図である。以下、図3を参照しながら各工程について説明する。
配置工程では、樹脂組成物層120と半田箔又は錫箔からなる金属箔層130とを含む導電接続材料200を一方の端子配列面上に配置した後、半田箔又は錫箔を分断して金属箔パターン層110を形成し、金属箔パターン層110上に他方の端子配列面を重ね合わせることにより、パターン化導電接続材料100を対向する端子間に配置する。なお、導電接続材料200は、金属箔パターン層110に代えて金属箔層130を有することを除いて、パターン化導電接続材料と同じ構成を有している。
加熱工程では、配置工程において対向する端子間に配置したパターン化導電接続材料100を、金属箔パターン層110を構成する半田箔又は錫箔の融点以上で、樹脂組成物層120を構成する樹脂組成物の硬化が完了しないように加熱する。
第1実施態様と同様、パターン化導電接続材料100を、金属箔パターン層110を構成する半田箔又は錫箔の融点以上で加熱することで、金属箔パターン層110が溶融し、溶融した半田又は錫が軟化した樹脂組成物層120中を移動できるようになる。これにより、図3(d)に示すように、金属箔パターン層を構成する半田箔又は錫箔が溶融して、溶融金属が対向する端子間に凝集することにより、導通性領域110aが形成され、端子11と端子21とが電気的に接続される。他方、導通性領域110aの周囲には樹脂組成物が充填されて絶縁性領域120aが形成される。これにより、隣接する端子間の絶縁性が確保され、隣接する端子間のショートを防止することができる。
硬化工程では、樹脂組成物を硬化させることにより、加熱工程で形成された絶縁性領域120aを固定する。このように絶縁性領域を固定することで、その絶縁性領域に周囲を囲まれた導通性領域110aをも固定することができ、対向する端子間の電気的接続の熱安定性が確保される。
次に、本発明の接続端子の製造方法について説明する。
本発明の接続端子の製造方法は、 樹脂組成物層と、複数の電極の各端面が形成するパターンの少なくとも一部と同じパターンを有するように半田箔又は錫箔が配列されてなる金属箔パターン層とを含むパターン化導電接続材料を用いて接続端子を製造する方法であって、前記複数の電極の各端面が形成するパターンの少なくとも一部と前記金属箔パターン層が有するパターンとが重なり合うように、前記パターン化導電接続材料を電子部材の電極上に配置する配置工程と、前記金属箔パターン層を構成する半田箔又は錫箔の融点以上の温度で、前記樹脂組成物層を構成する樹脂組成物の硬化が完了しないように前記パターン化導電接続材料を加熱する加熱工程とを含む。
また、全電極数(x)に対するパターン状に分断された半田箔又は錫箔の個数(y)の比(y/x)は、0.5以上が好ましく、0.6以上がより好ましく、0.7以上がさらに好ましく、1が特に好ましい。
本発明の第3実施態様では、予め作製したパターン化導電接続材料を用いて接続端子を製造する。図5は、第3実施態様を説明するための概略工程図である。以下、図5を参照しながら各工程について説明する。
配置工程では、複数の端子の各端面が形成するパターンの少なくとも一部と、金属箔パターン層が有するパターンとが重なり合うように、パターン化導電接続材料を電子部材の電極上に配置する。図5(a)に示すように、端子31が設けられた基板30上に、予め作製された金属箔パターン層110と樹脂組成物層120とを含むパターン化導電接続材料100を複数の端子の各端面が形成するパターンの少なくとも一部と、金属箔パターン層110が有するパターンとが重なり合うように位置合わせして配置する。図示したとおり、金属箔パターン層110の金属箔間の空隙には樹脂組成物が充填されていてもよい。
例えば、フリップチップボンダー等を用いて、複数の端子の各端面が形成するパターンの少なくとも一部と、金属箔パターン層が有するパターンとが重なり合うように位置合わせすることができる。
次に、加熱工程において、電子部材の電極31上に配置したパターン化導電接続材料100を、金属箔パターン層110を構成する半田箔又は錫箔の融点以上で、樹脂組成物層120を構成する樹脂組成物の硬化が完了しないように加熱する。
次に、本発明の第4実施態様について説明する。
本発明の第4実施態様では、電子部材の電極上で金属箔を分断してパターン化導電接続材料を作製する。図6は、第4実施態様を説明するための概略工程図である。以下、図6を参照しながら各工程について説明する。
配置工程では、樹脂組成物層120と半田箔又は錫箔からなる金属箔層130とを含む導電接続材料200を電子部材の電極31が配列した基板30上に配置した後、半田箔又は錫箔を分断して金属箔パターン層110を形成し、複数の電極の各端面が形成するパターンの少なくとも一部と、金属箔パターン層110が有するパターンとが重なり合うように位置合わせして配置する。なお、導電接続材料200は、金属箔パターン層110に代えて金属箔層を有することを除いて、パターン化導電接続材料100と同じ構成を有している。
層130とを含む導電接続材料200を電子部材の電極31が配列した基板30上に配置する。
次に、加熱工程では、配置工程において基板30上に配置したパターン化導電接続材料100を、金属箔パターン層110を構成する半田箔又は錫箔の融点以上で、樹脂組成物層120を構成する樹脂組成物の硬化が完了しないように加熱する。
本発明の接続方法及び接続端子の製造方法に用いられるパターン化導電接続材料について、以下に説明する。
本発明に用いられるパターン化導電接続材料の樹脂組成物層を構成する樹脂組成物は、加熱または化学線を照射することにより硬化する硬化性樹脂組成物が好ましい。中でも、硬化後の線膨張率や弾性率等の機械特性に優れるという点で、熱硬化性樹脂組成物が好ましい。
本発明で用いられる硬化性樹脂は、通常、半導体装置製造用の接着剤成分として使用できるものであれば特に限定されない。例えば、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂などが挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂を用いることが好ましい。これらの硬化性樹脂は1種単独で用いても、2種以上を併用してもよい。
例えば、樹脂組成物が液状の場合、硬化性樹脂の含有量は、樹脂組成物の全重量に対して、10重量%以上が好ましく、15重量%以上がより好ましく、20重量%以上がさらに好ましく、25重量%以上がさらにより好ましく、30重量%以上がなお好ましく、35重量%以上が特に好ましい。また、100重量%未満が好ましく、95重量%以下がより好ましく、90重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
樹脂組成物が固形状の場合は、硬化性樹脂の含有量は、樹脂組成物の全重量に対して、5重量%以上が好ましく、10重量%以上がより好ましく、15重量%以上がさらに好ましく、20重量%以上が特に好ましい。また、90重量%以下が好ましく、85重量%以下がより好ましく、80重量%以下がさらに好ましく、75重量%以下がさらにより好ましく、65重量%以下がなお好ましく、55重量%以下が特に好ましい。
硬化性樹脂の含有量が前記範囲内にあると端子間の電気的接続強度及び機械的接着強度を十分に確保することができる。
室温で液状のエポキシ樹脂のエポキシ当量は、150〜300g/eqが好ましく、160〜250g/eqがより好ましく、170〜220g/eqが特に好ましい。前記エポキシ当量が上記下限未満になると硬化物の収縮率が大きくなる傾向があり、反りが生じることがある。他方、前記上限を超えると、フィルム形成性樹脂を併用した場合に、フィルム形成性樹脂、特にポリイミド樹脂との反応性が低下する傾向にある。
室温で固形状のエポキシ樹脂のエポキシ当量は、150〜3000g/eqが好ましく、160〜2500g/eqがより好ましく、170〜2000g/eqが特に好ましい。
室温で固形状のエポキシ樹脂の軟化点は、40〜120℃が好ましく、50〜110℃がより好ましく、60〜100℃が特に好ましい。前記軟化点が前記範囲内にあると、タック性を抑えることができ、容易に取り扱うことが可能となる。
固形状の樹脂組成物を使用する場合、前記硬化性樹脂とフィルム形成性樹脂とを併用することが好ましい。本発明で用いられるフィルム形成性樹脂としては、有機溶媒に可溶であり、単独で製膜性を有するものであれば特に制限はない。熱可塑性樹脂又は熱硬化性樹脂のいずれのものも使用することができ、また、これらを併用することもできる。具体的に、フィルム形成性樹脂としては、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂(飽和ポリエステル樹脂)、ポリウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、ポリプロピレン樹脂、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロンなどが挙げられる。中でも、(メタ)アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂及びポリイミド樹脂が好ましい。フィルム形成性樹脂は1種単独で用いても、2種以上を併用してもよい。
例えば、固形状の樹脂組成物の場合には、フィルム形成性樹脂の含有量は、樹脂組成物の全重量に対して、5重量%以上であることが好ましく、10重量%以上であることがより好ましく、15重量%以上であることが特に好ましい。また、50重量%以下であることが好ましく、45重量%以下であることがより好ましく、40重量%以下であることが特に好ましい。フィルム形成性樹脂の含有量が前記範囲内にあると溶融前の樹脂組成物の流動性を抑制することができ、パターン化導電接続材料を容易に取り扱うことが可能となる。
本発明で用いられる硬化剤としては、フェノール類、酸無水物及びアミン化合物が好ましく挙げられる。硬化剤は、硬化性樹脂の種類などに応じて適宜選択することができる。例えば、硬化性樹脂としてエポキシ樹脂を使用する場合、エポキシ樹脂との良好な反応性、硬化時の低寸法変化及び硬化後の適切な物性(例えば、耐熱性、耐湿性など)が得られる点で硬化剤としてフェノール類を用いることが好ましく、硬化性樹脂の硬化後の物性が優れている点で2官能以上のフェノール類がより好ましい。また、このような硬化剤は1種単独で用いてもよいし、2種以上を併用してもよい。
例えば、硬化性樹脂としてエポキシ樹脂を用いた場合、硬化剤の含有量は樹脂組成物の全重量に対して、0.1〜50重量%が好ましく、0.2〜40重量%がより好ましく、0.5〜30重量%が特に好ましい。硬化剤の含有量が前記範囲内にあると端子間の電気的接続の信頼性及び機械的強度を十分に確保することができる。
本発明で用いられる硬化促進剤としては、イミダゾール、2−メチルイミダゾール、2−ウンデシルイミダゾール、2−ヘプタデシルイミダゾール、1,2−ジメチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−フェニル−4−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−シアノエチル−2−メチルイミダゾール、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノエチル−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾリウムトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2'−メチルイミダゾリル(1')]−エチル−s−トリアジン、2,4−ジアミノ−6−[2'−ウンデシルイミダゾリル(1')]−エチル−s−トリアジン、2,4−ジアミノ−6−[2'−エチル−4−メチルイミダゾリル(1')]−エチル−s−トリアジン、2,4−ジアミノ−6−[2'−メチルイミダゾリル(1')]−エチル−s−トリアジンのイソシアヌル酸付加物、2−フェニルイミダゾールのイソシアヌル酸付加物、2−メチルイミダゾールのイソシアヌル酸付加物、2−フェニル−4,5−ジヒドロキシジメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールなどのイミダゾール化合物が挙げられる。
例えば、イミダゾール化合物を使用する場合には、イミダゾール化合物の含有量は、樹脂組成物の全重量に対して、0.001重量%以上が好ましく、0.003重量%以上がより好ましく、0.005重量%以上が特に好ましい。また、1.0重量%以下が好ましく、0.7重量%以下がより好ましく、0.5重量%以下が特に好ましい。イミダゾール化合物の含有量が前記下限未満になると硬化促進剤としての作用が十分に発揮されず、硬化性樹脂組成物を十分に硬化できない場合がある。他方、イミダゾール化合物の含有量が前記上限を超えると、樹脂組成物の硬化が完了する前に半田又は錫が端子表面に十分に移動せず、絶縁性領域に半田又は錫が残り絶縁性が十分に確保できない場合がある。また、導電接続材料の保存安定性が低下する場合がある。
本発明の好ましい態様において用いられるフラックス機能を有する化合物は、端子及び金属箔の表面酸化膜など金属酸化膜を還元する作用を有するものである。例えば、フラックス機能を有する化合物としては、フェノール性水酸基及び/又はカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5−キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−tert−ブチルフェノール、カテコール、p−tert−アミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂などのフェノール性水酸基を含有する樹脂が挙げられる。
HOOC−(CH2)n−COOH (1)
[式(1)中、nは1〜20の整数である。]
で表される脂肪族カルボン酸が好ましく、アジピン酸、セバシン酸、ドデカンジオン酸がより好ましい。
脂肪族ジカルボン酸としては、脂肪族炭化水素基にカルボキシル基が2個結合した化合物が好ましく挙げられる。脂肪族炭化水素基は、飽和又は不飽和の非環式であってもよいし、飽和又は不飽和の環式であってもよい。また、脂肪族炭化水素基が非環式の場合には直鎖状でも分岐状でもよい。
例えば、樹脂組成物が液状の場合、フラックス機能を有する化合物の含有量は、樹脂組成物の全重量に対して、1重量%以上が好ましく、2重量部%以上がより好ましく、3重量%以上が特に好ましい。また、50重量%以下が好ましく、40重量%以下がより好ましく、30重量%以下がさらに好ましく、25重量%以下が特に好ましい。
固形状の樹脂組成物の場合には、フラックス機能を有する化合物の含有量は、樹脂組成物の全重量に対して、1重量%以上が好ましく、2重量%以上がより好ましく、3重量%以上が特に好ましい。また、50重量%以下が好ましく、40重量%以下がより好ましく、30重量%以下がさらに好ましく、25重量%以下が特に好ましい。
フラックス機能を有する化合物の含有量が上記範囲内であると、金属箔及び端子の表面酸化膜を電気的に接合できる程度に除去することができる。さらに、硬化時に樹脂に効率よく付加して樹脂の弾性率又はTgを高めることができる。また、未反応のフラックス機能を有する化合物に起因するイオンマイグレーションの発生を抑制することができる。
本発明で用いられるシランカップリング剤としては、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤などが挙げられる。シランカップリング剤を添加することにより、接合部材とパターン化導電接続材料との密着性を高めることができる。シランカップリング剤は1種単独で用いてもよいし、2種以上を併用してもよい。
金属箔パターン層は、半田箔又は錫箔から選ばれる金属箔で構成される層である。金属箔層は平面視で樹脂組成物層の少なくとも一部に形成されていればよく、樹脂組成物層の全面に形成されていてもよい。金属箔パターン層の形状については、既に説明したとおりである。
予め金属箔をパターン化する場合、金属箔パターン層の作製方法としては、例えば、金属箔を所定のパターンに打抜く方法、エッチングなどにより所定のパターンを形成する方法、また、遮蔽板やマスクなどを使用することにより蒸着法、スパッタ法、メッキ法などを用いて形成する方法が挙げられる。金属箔パターン層を作製する方法は、回路基板分野において当業者に公知であるので、詳しくは説明しない。例えば、特開2006−49892号公報、特開2002−173767号公報、特開2002−26491号公報を参照することにより作製することができる。
実施例1では、本発明の実施態様1で述べたように、予めパターン化導電接続材料を製造し、対向する端子間に配置して端子間接続を実施した。
表1に示した各成分を、メチルエチルケトン(MEK)に溶解して樹脂固形分40重量%の樹脂組成物のワニスを得た。得られたワニスを、コンマコーターを用いて、ポリエステルシートに塗布し、90℃で5分間乾燥させてフィルム状の厚み30μmの硬化性樹脂組成物層を得た。
得られたフィルム状の硬化性樹脂組成物層上に、蒸着により表1に示した半田箔Aを形成した後、回路形成時に使用する感光性レジスト(旭化成(株)製「AQ−2075」)で被覆し、露光、現像後に、エッチングし、感光性レジストを剥離することで、硬化性樹脂組成物層上に厚み5μmの半田箔パターン層を形成した。
次に、半田箔パターン層上の硬化性樹脂組成物層が形成された面とは反対側の面に、フィルム状の硬化性樹脂組成物層を、60℃、0.3MPa、0.3m/minの条件で、ラミネートし、厚み65μmのパターン化導電接続材料を製造した。
次に、得られたパターン化導電接続材料を用いて端子間接続を行った。基材として、厚み0.35mm、回路層(銅回路、厚み12μm)からなり、銅回路上にNi/Auメッキ(厚み3μm)を施して形成される端子(端子径50μm、隣接する端子の中心間距離100μm)を有する半導体チップを2つ用意した。
一方の半導体チップ上に得られたパターン化導電接続材料を、フリップチップボンダー(澁谷工業(株)製「DB200」)を用いて、前記端子と前記半田箔が有するパターンが重なり合うように位置合わせし、表1に示した条件で圧着してパターン化導電接続材料付き半導体チップを得た。
次に、フリップチップボンダー(澁谷工業(株)製「DB200」)を用いて、もう一方の半導体チップと、得られたパターン化導電接続材料付き半導体チップとを、これらが備える端子同士が対向するように位置合わせし、表1に示した条件で熱圧着(基板間ギャップ30μm)を施し、端子間を接続した。その後、180℃で1時間加熱して硬化性樹脂組成物を硬化させて、積層体を得た。
実施例1と同様にして硬化性樹脂組成物層を作製し、得られた厚み30μmの硬化性樹脂組成物層を表1に示した厚み5μmの半田箔Aの両面に、60℃、0.3MPa、0.3m/minの条件で、ラミネートして厚み65μmの導電接続材料を製造した。
得られた導電接続材料を実施例1と同様の方法で前記半導体チップ上に圧着し、導電接続材料付き半導体チップを得た。
次いで、UV−YAGレーザ加工機(三菱電機(株)製「ML605LDX」)を用いて、先端出力0.2mJ、ショット数5shotの加工条件で、隣接する端子間の半田箔を分断し、半田箔をパターン化し、金属箔パターン層を形成した。得られた金属箔パターン層を、デジタルマイクロスコープ((株)ハイロックス製「KH−7700」)で観察したところ、図8に示すように半田箔は矩形模様状にきれいに分断されていた。
次に、実施例1と同様の方法でもう一方の半導体チップを、得られた導電接続材料付き半導体チップ上に前記端子と前記半田箔が有するパターンが重なり合うように配置して熱圧着を施し、180℃で1時間加熱して硬化性樹脂組成物を硬化させて、積層体を得た。
実施例1と同様にして硬化性樹脂組成物層を作製し、得られた厚み30μmの硬化性樹脂組成物層を表1に示した半田箔Aの両面に、60℃、0.3MPa、0.3m/minの条件で、ラミネートして厚み65μmの導電接続材料を製造した。さらに、実施例1の「(3)端子間接続」記載の方法で、得られた導電接続材料を用いて端子間接続を行った。
実施例1と同様にして硬化性樹脂組成物のワニスを調製した。得られたワニスに導電性粒子(AU−205、平均粒径5μm、プラスチックコア、Ni/Auメッキ、積水化学工業(株)製)を2体積%配合し、均一に分散させた後、コンマコーターを用いて、ポリエステルシートに塗布し、90℃で5分間乾燥させて導電接続材料を製造した。さらに、実施例1の「(3)端子間接続」記載の方法で、得られた導電接続材料を用いて端子間接続を行った。
接続抵抗は、積層体において対向する端子間の抵抗を4端子法(抵抗計:岩崎通信機(株)製「デジタルマルチメータVOA7510」、測定プローブ:日置電機(株)製「ピン型リード9771」)により12点測定した。その平均値が30mΩ未満の場合を「A」、30mΩ以上の場合を「B」と判定した。
積層体において対向する端子10組について、その端子間の断面を走査型電子顕微鏡(SEM)(日本電子(株)製「JSM−7401F」)で観察し、10組全てにおいて半田により円柱状の導通路が形成されている場合を「A」、1組でも導通路が形成されていない端子が存在する場合を「B」、隣接している端子とショート接触している場合を「C」と判定した。
積層体の断面を走査型電子顕微鏡(SEM)(日本電子(株)製、型番「JSM−7401F」)で観察し、全ての半田が対向する端子間の導通路形成に寄与している場合を「A」、導通路形成に寄与せずに対向する端子間(導通性領域)以外の樹脂(絶縁性領域)中に半田が残存している場合を「B」と判定した。
エポキシ樹脂:ビスフェノールA型エポキシ樹脂、大日本インキ化学工業(株)製「EPICLON−840S」、エポキシ当量185g/eq
硬化剤:フェノールノボラック、住友ベークライト(株)製「PR−53647」
フィルム形成性樹脂:変性ビフェノール型フェノキシ樹脂、ジャパンエポキシレジン(株)製「YX−6954」、重量平均分子量39,000
フラックス機能を有する化合物:セバシン酸、東京化成工業(株)製「セバシン酸」
シランカップリング剤:2−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、信越化学工業(株)製「KBM−303」
イミダゾール化合物:2−フェニル−4−メチルイミダゾール、四国化成工業(株)製「キュアゾール2P4MZ」
半田箔A:Sn/Ag/Cu=96.5/3.0/0.5(融点:217℃)、厚さ5μm
導電性粒子A:プラスチックコア、Ni/Auメッキ、平均粒径5μm、積水化学工業(株)製「AU−205」
一方、導電性成分として従来の導電性粒子を用いた比較例1では、実施例及び参考例に対して接続抵抗の点で劣り、また、導電性粒子が樹脂組成物層中に残存することが確認された。
次に、実施例1、2及び参考例1で得られた積層体の断面構造を、走査型電子顕微鏡(SEM)(日本電子(株)製、型番「JSM−7401F」)を用いて撮影した。図9は、各実施例及び参考例で得られた積層体の断面構造の写真である。図9に示されるように、実施例1及び2で得られた積層体では、各対向する端子間における端子表面に凝集した半田量がほぼ均一であるのに対し、参考例1で得られた積層体では、接続性に問題はないものの、各対向する端子間における端子表面に凝集する半田量にバラツキが出ることがわかった。
11、21 端子
31 電極
100 パターン化導電接続材料
110 金属箔パターン層
120 樹脂組成物層
110a 導通性領域
120a 絶縁性領域
130 金属箔
140 接続端子
200 導電接続材料
Claims (18)
- 樹脂組成物層と、複数の端子の各端面が形成するパターンの少なくとも一部と同じパターンを有するように半田箔又は錫箔が配列されてなる金属箔パターン層とを含むパターン化導電接続材料を用いて対向する端子間を電気的に接続する方法であって、
前記複数の端子の各端面が形成するパターンの少なくとも一部と前記金属箔パターン層が有するパターンとが重なり合うように、前記パターン化導電接続材料を対向する端子間に配置する配置工程と、
前記金属箔パターン層を構成する半田箔又は錫箔の融点以上の温度で、前記樹脂組成物層を構成する樹脂組成物の硬化が完了しないように前記パターン化導電接続材料を加熱する加熱工程と、
前記樹脂組成物を硬化させる硬化工程と、を含む方法。 - 前記配置工程において、予め作製された前記パターン化導電接続材料を前記対向する端子間に配置する、請求項1記載の方法。
- 前記金属箔パターン層が有するパターンは、メッキ法、スパッタリング法又は蒸着法により形成されたものである、請求項2記載の方法。
- 前記配置工程において、樹脂組成物層と半田箔又は錫箔からなる金属箔層とを含む導電接続材料を一方の端子面上に配置した後、半田箔又は錫箔を分断して前記金属箔パターン層を形成し、前記金属箔パターン層上に他方の端子面を重ね合わせることにより、前記パターン化導電接続材料を前記対向する端子間に配置する、請求項1記載の方法。
- 半田箔又は錫箔の分断は、レーザー照射又は物理的な裁断によって実施されるものである、請求項4記載の方法。
- 前記樹脂組成物は、フラックス機能を有する化合物を含むものである、請求項1〜5のいずれか1項に記載の方法。
- 前記パターン化導電接続材料は、樹脂組成物層/金属箔パターン層/樹脂組成物層からなる積層構造を含むものである、請求項1〜6のいずれか1項に記載の方法。
- 前記パターン化導電接続材料は、樹脂組成物層/金属箔パターン層からなる積層構造を含むものである、請求項1〜6のいずれか1項記載の方法。
- 樹脂組成物層と、複数の電極の各端面が形成するパターンの少なくとも一部と同じパターンを有するように半田箔又は錫箔が配列されてなる金属箔パターン層とを含むパターン化導電接続材料を用いて接続端子を製造する方法であって、
前記複数の電極の各端面が形成するパターンの少なくとも一部と前記金属箔パターン層が有するパターンとが重なり合うように、前記パターン化導電接続材料を電子部材の電極上に配置する配置工程と、
前記金属箔パターン層を構成する半田箔又は錫箔の融点以上の温度で、前記樹脂組成物層を構成する樹脂組成物の硬化が完了しないように前記パターン化導電接続材料を加熱する加熱工程と、を含む方法。 - 前記配置工程において、予め作製された前記パターン化導電接続材料を前記電子部材の電極上に配置する、請求項9記載の方法。
- 前記金属箔パターン層が有するパターンは、メッキ法、スパッタリング法又は蒸着法により形成されたものである、請求項10記載の方法。
- 前記配置工程において、樹脂組成物層と半田箔又は錫箔からなる金属箔層とを含む導電接続材料を電子部材の電極面上に配置した後、半田箔又は錫箔を分断して前記金属箔パターン層を形成することにより、前記パターン化導電接続材料を前記電子部材の電極上に配置する、請求項9記載の方法。
- 前記配置工程において、レーザー照射又は物理的な裁断によって半田箔又は錫箔を分断する、請求項12記載の方法。
- 前記樹脂組成物は、フラックス機能を有する化合物を含むものである、請求項9〜13のいずれか1項に記載の方法。
- 前記パターン化導電接続材料は、樹脂組成物層/金属箔パターン層/樹脂組成物層からなる積層構造を含むものである、請求項9〜14のいずれか1項に記載の方法。
- 前記パターン化導電接続材料は、樹脂組成物層/金属箔パターン層からなる積層構造を含むものである、請求項9〜14のいずれか1項に記載の方法。
- 電子部材間が、請求項1〜8のいずれか1項に記載の方法を用いて電気的に接続されてなる電子部品。
- 請求項9〜16のいずれか1項に記載の方法を用いて電極上に接続端子が形成されてなる電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047711A JP5447008B2 (ja) | 2010-03-04 | 2010-03-04 | 端子間の接続方法及び接続端子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047711A JP5447008B2 (ja) | 2010-03-04 | 2010-03-04 | 端子間の接続方法及び接続端子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013149121A Division JP2013225702A (ja) | 2013-07-18 | 2013-07-18 | 端子間の接続方法及び接続端子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011187466A JP2011187466A (ja) | 2011-09-22 |
JP5447008B2 true JP5447008B2 (ja) | 2014-03-19 |
Family
ID=44793473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010047711A Expired - Fee Related JP5447008B2 (ja) | 2010-03-04 | 2010-03-04 | 端子間の接続方法及び接続端子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5447008B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109937110B (zh) * | 2016-09-16 | 2021-06-08 | 株式会社旺得未来 | 焊接接合方法和焊接接合装置 |
-
2010
- 2010-03-04 JP JP2010047711A patent/JP5447008B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011187466A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924773B2 (ja) | 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品 | |
JP4730484B2 (ja) | 導電接続材料、端子間の接続方法及び接続端子の製造方法 | |
JP4752985B2 (ja) | 導電接続材料及びそれを用いた端子間の接続方法 | |
JP2011171258A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP2014075317A (ja) | 導電接続シート、半導体装置および電子機器 | |
JP2011181467A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5471551B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5564964B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5482143B2 (ja) | 導電接続材料、端子間の接続方法及び接続端子の製造方法 | |
JP5447008B2 (ja) | 端子間の接続方法及び接続端子の製造方法 | |
JP2013251562A (ja) | ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品 | |
JP5381774B2 (ja) | 半田層の形成方法、端子間の接続方法、半導体装置および電子機器 | |
JP2011165954A (ja) | 導電接続材料、端子間の接続方法、接続端子の製造方法、電子部材及び電気、電子部品 | |
JP2011187487A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器 | |
JP2011146476A (ja) | ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品 | |
JP5381769B2 (ja) | 端子間の接続方法 | |
JP5544915B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5381783B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5381784B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5316441B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP5471601B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5533041B2 (ja) | 導電接続材料の製造方法、半導体装置および電子機器 | |
JP2014056992A (ja) | 電子機器および電子機器の製造方法 | |
JP2013225702A (ja) | 端子間の接続方法及び接続端子の製造方法 | |
JP2011181703A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |