KR20120040271A - 발광 다이오드, 발광 다이오드 램프 및 조명 장치 - Google Patents

발광 다이오드, 발광 다이오드 램프 및 조명 장치 Download PDF

Info

Publication number
KR20120040271A
KR20120040271A KR1020127006403A KR20127006403A KR20120040271A KR 20120040271 A KR20120040271 A KR 20120040271A KR 1020127006403 A KR1020127006403 A KR 1020127006403A KR 20127006403 A KR20127006403 A KR 20127006403A KR 20120040271 A KR20120040271 A KR 20120040271A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
substrate
electrode
Prior art date
Application number
KR1020127006403A
Other languages
English (en)
Other versions
KR101337102B1 (ko
Inventor
노리유끼 아이하라
료오이찌 다께우찌
노리따까 무라끼
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20120040271A publication Critical patent/KR20120040271A/ko
Application granted granted Critical
Publication of KR101337102B1 publication Critical patent/KR101337102B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

700nm 이상의 적외의 발광 파장을 갖고, 단색성이 우수함과 함께, 고출력?고효율이며 내습성이 우수한 발광 다이오드를 제공한다. 본 발명에 따른 발광 다이오드는 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층(12)과 배리어층(13)의 적층 구조를 가지며 적외광을 발하는 활성층을 포함하는 발광부(7)와, 발광부(7) 상에 형성된 전류 확산층(8)과, 전류 확산층(8)에 접합된 기능성 기판(3)을 구비한 것을 특징으로 한다.

Description

발광 다이오드, 발광 다이오드 램프 및 조명 장치{LIGHT EMITTING DIODE, LIGHT EMITTING DIODE LAMP, AND ILLUMINATING APPARATUS}
본 발명은 발광 다이오드, 발광 다이오드 램프 및 조명 장치에 관한 것이고, 특히 고출력의 적외 발광 다이오드 및 이를 이용한 발광 다이오드 램프 및 조명 장치에 관한 것이다.
본원은 2009년 9월 15일에 일본에 출원된 일본 특허 출원 제2009-213225호 및 2010년 8월 10일에 일본에 출원된 일본 특허 출원 제2010-179471호에 기초하여 우선권을 주장하고, 그의 내용을 여기에 원용한다.
적외 발광 다이오드는 적외선 통신, 각종 센서용 광원, 야간 조명 등 폭 넓게 이용되고 있다.
최근 들어, 인공 광원에 의한 식물 육성의 연구가 이루어지고 있다. 특히, 단색성이 우수하고, 에너지 절약, 장수명, 소형화가 가능한 발광 다이오드(영문 약칭: LED)에 의한 조명을 사용한 재배 방법이 주목받고 있다. 광합성의 촉진에 대하여 파장 660 내지 670nm 부근의 광은 반응 효율이 높아 바람직한 광원이다.
한편, 지금까지의 연구 결과로부터, 식물 육성의 형상 제어에 적합한 발광 파장의 하나로서 피크 파장 730nm의 적외광의 효과가 확인되고 있다. 예를 들어, 종래의 적외 발광 다이오드에 있어서는, 액상 에피택셜법을 이용한 AlGaAs로 이루어지는 발광층이 실용화되고, 다양한 고출력화가 검토되고 있다(예를 들어 특허문헌 1 내지 3).
GaAs 기판에, 발광 파장에 대하여 투명한 AlGaAs 에피택셜층을 두껍게 액상법으로 성장시켜 기판으로서 사용하고 GaAs 기판을 제거하는 구조(소위, 투명 기판형)가 현 상황에서 가장 고출력의 적외 발광 다이오드이다.
적외 발광 다이오드의 피크 파장대는 약 700 내지 940nm이다.
일본 특허 공개 평6-21507호 공보 일본 특허 공개 제2001-274454호 공보 일본 특허 공개 평7-38148호 공보
적외 조명의 광원으로서 추가적인 성능 향상, 에너지 절약, 비용 면에서, 발광 효율이 높은 LED의 개발이 요망되고 있다. 특히, 최근 주목받고 있는 식물 육성용 LED 조명의 실용화를 위해서는 사용 전력의 저감, 내습성의 향상, 고출력화가 보다 강하게 요망되고 있다. 식물 육성의 경우, 살수, 수경 재배 등, 고습 환경 하에서 사용되기 때문에, 내습성은 중요한 특성의 하나이다.
본 발명은 상기 사정을 감안하여 이루어진 것으로, 고출력?고효율이며 내습성이 우수한 적외 발광 다이오드를 제공하는 것을 목적으로 한다. 특히, 식물 육성용의 조명에 적합한 730nm를 포함하는 적외 발광 다이오드 및 램프를 제공하는 것을 특징으로 한다.
본 발명자는 상기 과제를 해결하기 위해 예의 연구를 거듭한 결과, 종래, AlGaAs계의 활성층을 사용하는 적외 발광 다이오드에 있어서는, 이 활성층을 포함하는 화합물 반도체층을 투명 기판에 부착하는(접합하는) 타입은 없었지만, AlGaAs계의 다중 양자 웰 구조로서 투명 기판에 부착하는(접합하는) 타입으로 함으로써, 종래의 적외 발광 다이오드에 비하여 고출력을 나타내는 것을 발견하였다.
본 발명자는 이 지식에 대해서 더욱 연구를 진행시킨 결과, 이하의 구성에 나타내는 본 발명을 완성하기에 이르렀다.
본 발명은 이하의 수단을 제공한다.
(1) 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층을 포함하는 발광부와, 상기 발광부 상에 형성된 전류 확산층과, 상기 전류 확산층에 접합된 기능성 기판을 구비한 것을 특징으로 하는 발광 다이오드.
(2) 상기 기능성 기판은 발광 파장에 대하여 투명한 것을 특징으로 하는 전항 (1)에 기재된 발광 다이오드.
(3) 상기 기능성 기판은 GaP, 사파이어 또는 SiC로 이루어지는 것을 특징으로 하는 전항 (1) 또는 (2)에 기재된 발광 다이오드.
(4) 상기 기능성 기판의 측면은 상기 발광부에 가까운 측에 있어서는 주요한 광 취출면에 대하여 대략 수직인 수직면을 갖고, 상기 발광부에 먼 측에 있어서는 상기 주요한 광 취출면에 대하여 내측으로 경사진 경사면을 갖는 것을 특징으로 하는 전항 (1) 내지 (3) 중 어느 한 항에 기재된 발광 다이오드.
(5) 상기 경사면은 거친 면을 포함하는 것을 특징으로 하는 전항 (4)에 기재된 발광 다이오드.
(6) 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층을 포함하는 발광부와, 상기 발광부 상에 형성된 전류 확산층과, 상기 발광부에 대향해서 배치해서 발광 파장에 대하여 90％ 이상의 반사율을 갖는 반사층을 포함하고, 상기 전류 확산층에 접합된 기능성 기판을 구비한 것을 특징으로 하는 발광 다이오드.
(7) 상기 기능성 기판이 실리콘 또는 게르마늄으로 이루어지는 층을 포함하는 것을 특징으로 하는 전항 (6)에 기재된 발광 다이오드.
(8) 상기 기능성 기판은 금속 기판을 포함하는 것을 특징으로 하는 전항 (6)에 기재된 발광 다이오드.
(9) 상기 금속 기판은 복수의 금속층으로 이루어지는 것을 특징으로 하는 전항 (8)에 기재된 발광 다이오드.
(10) 상기 전류 확산층은 GaP로 이루어지는 것을 특징으로 하는 전항 (1) 내지 (9) 중 어느 한 항에 기재된 발광 다이오드.
(11) 상기 전류 확산층의 조성식이 (AlXGa1 -X)As(0≤X≤0.5)인 것을 특징으로 하는 전항 (1) 내지 (9)에 기재된 발광 다이오드.
(12) 상기 전류 확산층의 두께는 0.5 내지 20μm의 범위인 것을 특징으로 하는 전항 (1) 내지 (11) 중 어느 한 항에 기재된 발광 다이오드.
(13) 제1 전극 및 제2 전극이 발광 다이오드의 상기 주요한 광 취출면측에 설치되어 있는 것을 특징으로 하는 전항 (1) 내지 (11) 중 어느 한 항에 기재된 발광 다이오드.
(14) 상기 제1 전극 및 상기 제2 전극이 오믹 전극인 것을 특징으로 하는 전항 (13)에 기재된 발광 다이오드.
(15) 상기 기능성 기판의, 상기 주요한 광 취출면측의 반대측의 면에 제3 전극을 더 구비하는 것을 특징으로 하는 전항 (13) 또는 (14) 중 어느 한 항에 기재된 발광 다이오드.
(16) 전항 (1) 내지 (15) 중 어느 한 항에 기재된 발광 다이오드를 구비하는 것을 특징으로 하는 발광 다이오드 램프.
(17) 전항 (15)에 기재된 발광 다이오드를 구비하고, 상기 제1 전극 또는 제2 전극과 상기 제3 전극이 대략 동일한 전위로 접속되어 있는 것을 특징으로 하는 발광 다이오드 램프.
(18) 전항 (1) 내지 (15) 중 어느 한 항에 기재된 발광 다이오드를 복수개 탑재한 조명 장치.
또한, 본 발명에 있어서, 「기능성 기판」이란, 성장 기판에 화합물 반도체층을 성장시킨 후에 그 성장 기판을 제거하고, 전류 확산층을 개재하여 화합물 반도체층에 접합해서 화합물 반도체층을 지지하는 기판을 말하지만, 전류 확산층에 소정의 층을 형성한 후에, 그 소정의 층 위에 소정의 기판을 접합하는 구성의 경우에는 그 소정의 층을 포함해서 「기능성 기판」이라고 한다.
본 발명의 발광 다이오드는 조성식 (AlXGa1 -X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층을 포함하는 발광부와, 상기 발광부 상에 형성된 전류 확산층과, 상기 전류 확산층에 접합된 기능성 기판을 구비한 구성으로 함으로써, 종래의 적외 발광 다이오드에 비하여 고출력을 나타낸다. 특히, 기능성 기판을 발광 파장에 대하여 투명한 것으로 하는 구성에 의해, 발광부로부터의 발광을 흡수하지 않고 고출력?고효율을 나타낸다. 또한, 활성층이 조성식 (AlXGa1- X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 다중 웰 구조를 갖는 구성이므로, 단색성이 우수하다. 또한, 활성층이 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 갖는 구성이므로, MOCVD법을 이용해서 양산하기에 적합하다.
본 발명의 발광 다이오드는 기능성 기판을 GaP, 사파이어, SiC, 실리콘, 또는 게르마늄 등으로 이루어지는 구성으로 함으로써 부식되기 어려운 재질이기 때문에, 내습성이 향상된다.
또한, 본 발명의 발광 다이오드의 최적의 조합은 기능성 기판과 전류 확산층을 모두 GaP로 이루어지는 구성으로 함으로써, 그의 접합이 용이해지고 또한 접합 강도가 커진다. 또한, 동일한 재질이기 때문에, 접합 계면의 광 손실이 매우 작고, 고출력화에도 최적이다.
본 발명의 발광 다이오드 램프는 730nm를 포함하는 적외광의 발광 파장을 가질 수 있고, 단색성이 우수함과 함께, 고출력?고효율이며 내습성이 우수한 상기 발광 다이오드를 구비하고 있기 때문에, 예를 들어 고습 분위기의 식물 육성용의 조명 광원에 적합하다.
도 1은 본 발명의 일 실시 형태인 발광 다이오드를 사용한 발광 다이오드 램프의 평면도이다.
도 2는 본 발명의 일 실시 형태인 발광 다이오드를 사용한 발광 다이오드 램프의, 도 1 중에 나타내는 A-A'선을 따른 단면 모식도이다.
도 3은 본 발명의 일 실시 형태인 발광 다이오드의 평면도이다.
도 4는 본 발명의 일 실시 형태인 발광 다이오드의, 도 3 중에 나타내는 B-B'선을 따른 단면 모식도이다.
도 5는 본 발명의 일 실시 형태인 발광 다이오드의 발광부의 구성을 설명하기 위한 확대 단면도이다.
도 6은 본 발명의 일 실시 형태인 발광 다이오드에 사용하는 에피택셜 웨이퍼의 단면 모식도이다.
도 7은 본 발명의 일 실시 형태인 발광 다이오드에 사용하는 접합 웨이퍼의 단면 모식도이다.
도 8의 (a)는 본 발명의 다른 실시 형태인 발광 다이오드의 평면도이며, (b)는 (a) 중에 나타내는 C-C'선을 따른 단면 모식도이다.
도 9는 본 발명의 다른 실시 형태인 발광 다이오드의 단면 모식도이다.
이하, 본 발명을 적용한 일 실시 형태인 발광 다이오드에 대해서, 이를 사용한 발광 다이오드 램프와 함께 도면을 사용해서 상세하게 설명한다. 또한, 이하의 설명에서 사용하는 도면은 특징을 이해하기 쉽게 하기 위해 편의상 특징이 되는 부분을 확대해서 나타내고 있는 경우가 있어, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.
<발광 다이오드 램프>
도 1 및 도 2는 본 발명을 적용한 일 실시 형태인 발광 다이오드를 사용한 발광 다이오드 램프를 설명하기 위한 도면이며, 도 1은 평면도, 도 2는 도 1 중에 나타내는 A-A'선을 따른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 실시 형태의 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)는 마운트 기판(42)의 표면에 하나 이상의 발광 다이오드(1)가 실장되어 있다. 보다 구체적으로는, 마운트 기판(42)의 표면에는 n 전극 단자(43)와 p 전극 단자(44)가 설치되어 있다. 또한, 발광 다이오드(1)의 제1 전극인 n형 오믹 전극(4)과 마운트 기판(42)의 n 전극 단자(43)가 금선(45)을 사용해서 접속되어 있다(와이어 본딩). 한편, 발광 다이오드(1)의 제2 전극인 p형 오믹 전극(5)과 마운트 기판(42)의 p 전극 단자(44)가 금선(46)을 사용해서 접속되어 있다. 또한, 도 2에 도시한 바와 같이, 발광 다이오드(1)의 n형 및 p형 오믹 전극(4, 5)이 설치된 면과 반대측의 면에는 제3 전극(6)이 설치되어 있고, 이 제3 전극(6)에 의해 발광 다이오드(1)가 n 전극 단자(43) 상에 접속되어서 마운트 기판(42)에 고정되어 있다. 여기서, n형 오믹 전극(4)과 제3 전극(6)은 n 전극 단자(43)에 의해 등전위 또는 대략 등전위가 되도록 전기적으로 접속되어 있다. 제3 전극에 의해, 과대한 역전압에 대하여 활성층에는 과전류가 흐르지 않고, 제3 전극과 p형 전극 간에 전류가 흘러, 활성층의 파손을 방지할 수 있다. 제3 전극과 기판 계면측에 반사 구조를 부가하여, 고출력으로 할 수도 있다. 또한, 제3 전극의 표면측에 공정 금속, 땜납 등을 부가함으로써, 공정 다이 본드 등, 보다 간편한 조립 기술을 이용 가능하게 한다. 그리고, 마운트 기판(42)의 발광 다이오드(1)가 실장된 표면은 실리콘 수지나 에폭시 수지 등의 일반적인 밀봉 수지(47)에 의해 밀봉되어 있다.
<발광 다이오드(제1 실시 형태)>
도 3 및 도 4는 본 발명을 적용한 제1 실시 형태인 발광 다이오드를 설명하기 위한 도면이며, 도 3은 평면도, 도 4는 도 3 중에 나타내는 B-B'선을 따른 단면도이다. 또한, 도 5는 적층 구조의 단면도이다.
제1 실시 형태에 따른 발광 다이오드는 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층(12)과 배리어층(13)의 적층 구조를 가지며 적외광을 발하는 활성층(10)을 포함하는 발광부(7)와, 상기 발광부(7) 상에 형성된 전류 확산층(8)과, 상기 전류 확산층(8)에 접합된 기능성 기판(3)을 구비한 것을 특징으로 하는 것이다.
또한, 본 실시 형태에서의 주요한 광 취출면이란, 화합물 반도체층(2)에 있어서 기능성 기판(3)을 부착한 면의 반대측의 면이다.
화합물 반도체층(에피택셜 성장층이라고도 말함)(2)은, 도 4에 도시한 바와 같이 pn 접합형의 발광부(7)와 전류 확산층(8)이 순차적으로 적층된 구조를 갖고 있다. 이 화합물 반도체층(2)의 구조에는 공지된 기능층을 적시 가할 수 있다. 예를 들어, 오믹(Ohmic) 전극의 접촉 저항을 내리기 위한 콘택트층, 소자 구동 전류를 발광부의 전반에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등 공지의 층 구조를 설치할 수 있다. 또한, 화합물 반도체층(2)은 GaAs 기판 상에 에피택셜 성장시켜서 형성된 것이 바람직하다.
발광부(7)는, 도 4에 도시한 바와 같이, 전류 확산층(8) 상에 적어도 p형의 하부 클래드층(9), 하부 가이드층(도시하지 않음), 발광층(활성층)(10), 상부 가이드층(도시하지 않음), n형의 상부 클래드층(11)이 순차적으로 적층되어서 구성되어 있다. 즉, 발광부(7)는 방사 재결합을 초래하는 캐리어(담체; carrier) 및 발광을 활성층(10)에 「가두기」 위해, 활성층(10)의 하측 및 상측에 대치해서 배치한 하부 클래드(clad)층(9) 및 상부 클래드층(11)을 포함하는, 소위 더블 헤테로(영문 약칭: DH) 구조로 하는 것이 고강도의 발광을 얻는 데 있어서 바람직하다.
활성층(10)은, 도 5에 도시한 바와 같이, 발광 다이오드(LED)의 발광 파장을 제어하기 위해 웰 구조를 구성하는 것이 바람직하다. 즉, 활성층(10)은 배리어층(장벽층이라고도 함)(13)을 양단부에 갖는, 웰층(12)과 배리어층(13)의 다층 구조(적층 구조)이다.
활성층(10)의 층 두께는 0.02 내지 2μm의 범위인 것이 바람직하다. 또한, 활성층(10)의 전도형은 특별히 한정되는 것은 아니며, 언도프, p형 및 n형을 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도프 또는 3×1017cm-3 미만의 캐리어 농도로 하는 것이 바람직하다.
웰층(12)은 (AlXGa1 -X)As(0≤X≤0.35)의 조성을 갖고 있는 것이 바람직하다. 상기 X는 최적의 발광 파장이 되도록 조정할 수 있다.
웰층(12)의 층 두께는 3 내지 20nm의 범위가 적합하다. 보다 바람직하게는, 5 내지 10nm의 범위이다.
배리어층(13)은 (AlXGa1 -X)As(0≤X≤1)의 조성을 갖고 있다. 상기 X는 0.3 내지 0.7의 범위가 바람직하고, 0.4 내지 0.6의 범위가 보다 바람직하다.
배리어층(13)의 층 두께는 웰층(12)의 층 두께보다도 두꺼운 것이 바람직하다. 이에 의해, 웰층(12)의 발광 효율을 높게 할 수 있다.
웰층(12)과 배리어층(13)의 다층 구조에 있어서, 웰층(12)과 배리어층(13)을 교대로 적층하는 쌍의 수는 특별히 한정되는 것은 아니지만, 2쌍 이상 40쌍 이하인 것이 바람직하다. 즉, 활성층(10)에는 웰층(12)이 2 내지 40층 포함되어 있는 것이 바람직하다. 여기서, 활성층(10)의 발광 효율의 적합한 범위로서는, 웰층(12)이 2층 이상인 것이 바람직하다. 한편, 웰층(12) 및 배리어층(13)은 캐리어 농도가 낮기 때문에, 많은 쌍으로 하면 순방향 전압(VF)이 증대해 버린다. 이로 인해, 40쌍 이하인 것이 바람직하고, 30쌍 이하인 것이 보다 바람직하다.
하부 클래드층(9) 및 상부 클래드층(11)은, 도 4에 도시한 바와 같이, 활성층(10)의 하면 및 상면에 각각 설치되어 있다. 구체적으로는, 활성층(10)의 하면에 하부 클래드층(9)이 설치되고, 활성층(10)의 상면에 상부 클래드층(11)이 설치되어 있다.
하부 클래드층(9) 및 상부 클래드층(11)의 재질로서는, 웰층(12)보다도 밴드 갭이 큰 재질이 바람직하고, 배리어층(13)보다도 밴드 갭이 큰 재질이 보다 바람직하다. 상기 재질로서는 AlXGa1 - XAs의 X가 0.3 내지 0.8인 조성을 갖는 것이 바람직하다.
하부 클래드층(9)과 상부 클래드층(11)은 극성이 상이하게 구성되어 있다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 캐리어 농도 및 두께는 공지된 적합한 범위를 사용할 수 있고, 활성층(10)의 발광 효율이 높아지도록 조건을 최적화하는 것이 바람직하다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 조성을 제어함으로써, 화합물 반도체층(2)의 휨을 저감시킬 수 있다.
구체적으로, 하부 클래드층(9)으로서는, 예를 들어 Mg 또는 Zn을 도프한 p형의 (AlXGa1 -X)As(0.3≤X≤1)로 이루어지는 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 2×1017 내지 2×1018cm-3의 범위가 바람직하고, 층 두께는 0.5 내지 5μm의 범위가 바람직하다.
한편, 상부 클래드층(11)으로서는, 예를 들어 Si 또는 Te를 도프한 n형의 (AlXGa1-X)As(0.3≤X≤1)로 이루어지는 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 1×1017 내지 1×1018cm-3의 범위가 바람직하고, 층 두께는 0.5 내지 5μm의 범위가 바람직하다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 극성은 화합물 반도체층(2)의 소자 구조를 고려해서 선택할 수 있다.
또한, 하부 클래드층(9)과 활성층(10)의 사이, 활성층(10)과 상부 클래드층(11)의 사이 및 상부 클래드층(11)과 전류 확산층(8)의 사이에, 양쪽 층간에서의 밴드(band) 불연속성을 완만하게 변화시키기 위한 중간층을 설치해도 좋다. 이 경우, 각 중간층은 상기 양 층의 중간의 금지대 폭을 갖는 반도체 재료로 각각 구성하는 것이 바람직하다.
또한, 발광부(7)의 구성층의 상방에는 오믹(Ohmic) 전극의 접촉 저항을 내리기 위한 콘택트층, 소자 구동 전류를 발광부의 전반에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등 공지된 층 구조를 설치할 수 있다.
전류 확산층(8)으로서는, (AlXGa1 -X)As(0≤X≤0.5)의 조성을 갖는 재료, GaP를 적용할 수 있다. 상기 X는 화합물 반도체층(2)의 소자 구조에도 의존하지만, Al 농도가 낮은 재료가 화학적으로 안정하기 때문에, 0.4 이하인 것이 바람직하고, 0.3 이하인 것이 보다 바람직하다. 전류 확산층(8)에 GaP를 적용하는 경우, 기능성 기판(3)을 GaP 기판으로 함으로써, 접합을 용이하게 하여 높은 접합 강도를 얻을 수 있다.
또한, 전류 확산층(8)의 두께는 0.5 내지 20μm의 범위인 것이 바람직하다. 0.5μm 이하이면 전류 확산이 불충분하고, 20μｍ 이상이면 그의 두께까지 결정 성장시키기 위한 비용이 증대하기 때문이다.
기능성 기판(3)은 화합물 반도체층(2)의 주요한 광 취출면과 반대측의 면에 접합되어 있다. 즉, 기능성 기판(3)은, 도 4에 도시한 바와 같이, 화합물 반도체층(2)을 구성하는 전류 확산층(8)측에 접합되어 있다. 이 기능성 기판(3)은 발광부(7)를 기계적으로 지지하기에 충분한 강도를 갖고, 또한 발광부(7)로부터 출사되는 발광을 투과할 수 있고, 활성층(10)으로부터의 발광 파장에 대하여 광학적으로 투명한 재료로 구성한다. 또한, 내습성이 우수한 화학적으로 안정된 재질이 바람직하다. 예를 들어, 부식되기 쉬운 Al 등을 함유하지 않는 재질이다.
기능성 기판(3)은 내습성이 우수한 기판이며, 또한 열전도가 좋은 GaP 또는 SiC, 또한 기계 강도가 강한 사파이어로 이루어지는 것이 바람직하다. 특히, GaP는 AlGaAs와 열팽창 계수가 가까우므로 최적이다.
또한, 기능성 기판(3)은 발광부(7)를 기계적으로 충분한 강도로 지지하기 위해, 예를 들어 약 50μｍ 이상의 두께로 하는 것이 바람직하다. 또한, 화합물 반도체층(2)에 접합한 후에 기능성 기판(3)으로의 기계적인 가공을 실시하기 쉽게 하기 위해, 약 300μm의 두께를 초과하지 않는 것으로 하는 것이 바람직하다. 즉, 기능성 기판(3)은 약 50μｍ 이상 약 300μm 이하의 두께를 갖는 투명도, 비용면에서 GaP 기판으로 구성하는 것이 최적이다.
또한, 도 4에 도시한 바와 같이, 기능성 기판(3)의 측면은 화합물 반도체층(2)에 가까운 측에 있어서 주요한 광 취출면에 대하여 대략 수직인 수직면(3a)으로 되어 있고, 화합물 반도체층(2)에 먼 측에 있어서 주요한 광 취출면에 대하여 내측으로 경사진 경사면(3b)으로 되어 있다. 이에 의해, 활성층(10)으로부터 기능성 기판(3)측으로 방출된 광을 효율적으로 외부에 취출할 수 있다. 또한, 활성층(10)으로부터 기능성 기판(3)측으로 방출된 광 중 일부는 수직면(3a)에서 반사되어 경사면(3b)에서 취출할 수 있다. 한편, 경사면(3b)에서 반사된 광은 수직면(3a)에서 취출할 수 있다. 이와 같이, 수직면(3a)과 경사면(3b)의 상승 효과에 의해 광의 취출 효율을 높일 수 있다.
또한, 본 실시 형태에서는, 도 4에 도시한 바와 같이, 경사면(3b)과 발광면에 평행한 면이 이루는 각도 α를 55도 내지 80도의 범위 내로 하는 것이 바람직하다. 이러한 범위로 함으로써, 기능성 기판(3)의 저부에서 반사된 광을 효율적으로 외부에 취출할 수 있다.
또한, 수직면(3a)의 폭(두께 방향)을 30μm 내지 200μm의 범위 내로 하는 것이 바람직하다. 수직면(3a)의 폭을 상기 범위 내로 함으로써, 기능성 기판(3)의 저부에서 반사된 광을 수직면(3a)에 있어서 효율적으로 발광면에 복귀시킬 수 있고, 나아가 주요한 광 취출면으로부터 방출시키는 것이 가능해진다. 이로 인해, 발광 다이오드(1)의 발광 효율을 높일 수 있다.
또한, 기능성 기판(3)의 경사면(3b)은 조면화되는 것이 바람직하다. 경사면(3b)이 조면화됨으로써, 이 경사면(3b)에서의 광 취출 효율을 높이는 효과가 얻어진다. 즉, 경사면(3b)을 조면화함으로써, 경사면(3b)에서의 전반사를 억제하여 광 취출 효율을 높일 수 있다.
화합물 반도체층(2)과 기능성 기판(3)의 접합 계면은 고저항층이 되는 경우가 있다. 즉, 화합물 반도체층(2)과 기능성 기판(3) 사이에는 도시를 생략한 고저항층이 설치되어 있는 경우가 있다. 이 고저항층은 기능성 기판(3)보다도 높은 저항값을 나타내고, 고저항층이 설치되어 있는 경우에는 화합물 반도체층(2)의 전류 확산층(8)측으로부터 기능성 기판(3)측으로의 역방향의 전류를 저감하는 기능을 갖고 있다. 또한, 기능성 기판(3)측으로부터 전류 확산층(8)측으로 부주의하게 인가되는 역방향의 전압에 대하여 내전압성을 발휘하는 접합 구조를 구성하고 있지만, 그의 항복 전압은 pn 접합형의 발광부(7)의 역방향 전압보다 낮은 값이 되도록 구성하는 것이 바람직하다.
또한, 이 전류 경로는 칩 이면에 있는 제3 전극(6) 또는 Ag 페이스트로 접속됨으로써 확보할 수 있다.
n형 오믹 전극(4) 및 p형 오믹 전극(5)은 발광 다이오드(1)의 주요한 광 취출면에 설치된 저저항의 오믹 접촉 전극이다. 여기서, n형 오믹 전극(4)은 상부 클래드층(11)의 상방에 설치되어 있고, 예를 들어 AuGe, Ni 합금/Au로 이루어지는 합금을 사용할 수 있다. 한편, p형 오믹 전극(5)은, 도 4에 도시한 바와 같이, 노출시킨 전류 확산층(8)의 표면에 AuBe/Au 또는 AuZn/Au로 이루어지는 합금을 사용할 수 있다.
여기서, 본 실시 형태의 발광 다이오드(1)에서는 제2 전극으로서 p형 오믹 전극(5)을 전류 확산층(8) 상에 형성하는 것이 바람직하다. 이러한 구성으로 함으로써, 작동 전압을 낮추는 효과가 얻어진다. 또한, p형 오믹 전극(5)을 p형 GaP로 이루어지는 전류 확산층(8) 상에 형성함으로써, 양호한 오믹 콘택트가 얻어지기 때문에 작동 전압을 낮출 수 있다.
또한, 본 실시 형태에서는 제1 전극의 극성을 n형으로 하고, 제2 전극의 극성을 p형으로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 발광 다이오드(1)의 고휘도화를 달성할 수 있다. 한편, 제1 전극을 p형으로 하면, 전류 확산이 나빠져, 휘도의 저하를 초래한다. 이에 반해, 제1 전극을 n형으로 함으로써, 전류 확산이 좋아져, 발광 다이오드(1)의 고휘도화를 달성할 수 있다.
본 실시 형태의 발광 다이오드(1)에서는, 도 3에 도시한 바와 같이, n형 오믹 전극(4)과 p형 오믹 전극(5)이 대각의 위치가 되도록 배치하는 것이 바람직하다. 또한, p형 오믹 전극(5)의 주위를 화합물 반도체층(2)으로 둘러싼 구성으로 하는 것이 가장 바람직하다. 이러한 구성으로 함으로써, 작동 전압을 낮추는 효과가 얻어진다. 또한, p형 오믹 전극(5)의 사방을 n형 오믹 전극(4)으로 둘러쌈으로써 전류가 사방으로 흐르기 쉬워지고, 그 결과 작동 전압이 저하된다.
또한, 본 실시 형태의 발광 다이오드(1)에서는, 도 3에 도시한 바와 같이, n형 오믹 전극(4)을 하니컴, 격자 형상 등 그물코로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 신뢰성을 향상시키는 효과가 얻어진다. 또한, 격자 형상으로 함으로써, 활성층(10)에 균일하게 전류를 주입할 수 있고, 그 결과, 신뢰성을 향상시키는 효과가 얻어진다. 또한, 본 실시 형태의 발광 다이오드(1)에서는 n형 오믹 전극(4)을 패드 형상의 전극(패드 전극)과 폭 10μm 이하의 선상의 전극(선상 전극)으로 구성하는 것이 바람직하다. 이러한 구성으로 함으로써, 고휘도화를 도모할 수 있다. 또한, 선상 전극의 폭을 좁게 함으로써, 광 취출면의 개구 면적을 올릴 수 있어, 고휘도화를 달성할 수 있다.
<발광 다이오드의 제조 방법>
이어서, 본 실시 형태의 발광 다이오드(1)의 제조 방법에 대해서 설명한다. 도 6은 본 실시 형태의 발광 다이오드(1)에 사용하는 에피택셜 웨이퍼의 단면도이다. 또한, 도 7은 본 실시 형태의 발광 다이오드(1)에 사용하는 접합 웨이퍼의 단면도이다.
(화합물 반도체층의 형성 공정)
우선, 도 6에 도시한 바와 같이 화합물 반도체층(2)을 제작한다. 화합물 반도체층(2)은 GaAs 기판(14) 상에 GaAs로 이루어지는 완충층(15), 선택 에칭에 이용하기 위해 설치된 에칭 스톱층(도시 생략), Si를 도프한 n형의 AlGaAs로 이루어지는 콘택트층(16), n형의 상부 클래드층(11), 활성층(10), p형의 하부 클래드층(9), Mg 도프한 p형 GaP로 이루어지는 전류 확산층(8)을 순차적으로 적층해서 제작한다.
GaAs 기판(14)은 공지된 제법으로 제작된 시판품의 단결정 기판을 사용할 수 있다. GaAs 기판(14)의 에피택셜 성장시키는 표면은 평활한 것이 바람직하다. GaAs 기판(14)의 표면의 면 방위는 에피택셜 성장하기 쉬워, 양산되고 있는 (100)면 및 (100)으로부터 ±20° 이내에 오프한 기판이 품질의 안정성 면에서 바람직하다. 또한, GaAs 기판(14)의 면 방위의 범위가 (100) 방향으로부터 (0-1-1) 방향으로 15° 오프±5°인 것이 보다 바람직하다.
GaAs 기판(14)의 전위 밀도는 화합물 반도체층(2)의 결정성을 좋게 하기 위해 낮은 편이 바람직하다. 구체적으로는, 예를 들어 10,000개cm-2 이하, 바람직하게는, 1,000개cm-2 이하인 것이 적합하다.
GaAs 기판(14)은 n형이어도 좋고 p형이어도 좋다. GaAs 기판(14)의 캐리어 농도는 원하는 전기 전도도와 소자 구조로부터 적절히 선택할 수 있다. 예를 들어, GaAs 기판(14)이 실리콘 도프의 n형인 경우에는, 캐리어 농도가 1×1017 내지 5×1018cm-3의 범위인 것이 바람직하다. 이에 반해, GaAs 기판(14)이 아연을 도프한 p형인 경우에는, 캐리어 농도 2×1018 내지 5×1019cm-3의 범위인 것이 바람직하다.
GaAs 기판(14)의 두께는 기판의 크기에 따라 적절한 범위가 있다. GaAs 기판(14)의 두께가 적절한 범위보다도 얇으면, 화합물 반도체층(2)의 제조 프로세스 중에 깨져 버릴 우려가 있다. 한편, GaAs 기판(14)의 두께가 적절한 범위보다도 두꺼우면 재료 비용이 증가하게 된다. 이로 인해, GaAs 기판(14)의 기판 크기가 큰 경우, 예를 들어 직경 75mm의 경우에는, 핸들링 시의 깨짐을 방지하기 위해 250 내지 500μm의 두께가 바람직하다. 마찬가지로, 직경 50mm의 경우에는 200 내지 400μm의 두께가 바람직하고, 직경 100mm의 경우에는 350 내지 600μm의 두께가 바람직하다.
이와 같이, GaAs 기판(14)의 기판 크기에 따라 기판의 두께를 두껍게 함으로써, 발광부(7)에 기인하는 화합물 반도체층(2)의 휨을 저감할 수 있다. 이에 의해, 에피택셜 성장 중의 온도 분포가 균일해지기 때문에, 활성층(10)의 면 내의 파장 분포를 작게 할 수 있다. 또한, GaAs 기판(14)의 형상은 특별히 원형으로 한정되지 않고, 직사각형 등이어도 문제 없다.
완충층(buffer)(15)은 GaAs 기판(14)과 발광부(7)의 구성층의 결함의 전반을 저감하기 위해서 설치되어 있다. 이로 인해, 기판의 품질이나 에피택셜 성장 조건을 선택하면, 완충층(15)은 반드시 필요한 것은 아니다. 또한, 완충층(15)의 재질은 에피택셜 성장시키는 기판과 동일한 재질로 하는 것이 바람직하다. 따라서, 본 실시 형태에서는 완충층(15)에는 GaAs 기판(14)과 동일하게 GaAs를 사용하는 것이 바람직하다. 또한, 완충층(15)에는 결함의 전반을 저감하기 위해 GaAs 기판(14)과 상이한 재질로 이루어지는 다층막을 사용할 수도 있다. 완충층(15)의 두께는 0.1μm 이상으로 하는 것이 바람직하고, 0.2μm 이상으로 하는 것이 보다 바람직하다.
콘택트층(16)은 전극과의 접촉 저항을 저하시키기 위해 설치되어 있다. 콘택트층(16)의 재질은 활성층(10)보다 밴드 갭이 큰 재질인 것이 바람직하고, AlXGa1-XAs, (AlXGa1 -X)YIn1 -YP(0≤X≤1, 0 <Y≤1)이 적합하다. 또한, 콘택트층(16)의 캐리어 농도의 하한값은 전극과의 접촉 저항을 저하시키기 위해 5×1017cm-3 이상인 것이 바람직하고, 1×1018cm-3 이상이 보다 바람직하다. 캐리어 농도의 상한값은 결정성의 저하가 일어나기 쉬워지는 2×1019cm-3 이하가 바람직하다. 콘택트층(16)의 두께는 0.5μｍ 이상이 바람직하고, 1μｍ 이상이 최적이다. 콘택트층(16)의 두께의 상한값은 특별히 한정되지는 않지만, 에피택셜 성장에 관한 비용을 적정 범위로 하기 위해 5μm 이하로 하는 것이 바람직하다.
본 실시 형태에서는 분자선 에피택셜법(MBE)이나 감압 유기 금속 화학 기상 퇴적법(MOCVD법) 등의 공지된 성장 방법을 적용할 수 있다. 그 중에서도 양산성이 우수한 MOCVD법을 적용하는 것이 가장 바람직하다. 구체적으로는, 화합물 반도체층(2)의 에피택셜 성장에 사용하는 GaAs 기판(14)은 성장 전에 세정 공정이나 열 처리 등의 전처리를 실시하여 표면의 오염이나 자연 산화막을 제거하는 것이 바람직하다. 상기 화합물 반도체층(2)을 구성하는 각 층은 직경 50 내지 150mm의 GaAs 기판(14)을 MOCVD 장치 내에 세팅하고, 동시에 에피택셜 성장시켜서 적층할 수 있다. 또한, MOCVD 장치로서는 자/공전형, 고속 회전형 등의 시판되는 대형 장치를 적용할 수 있다.
상기 화합물 반도체층(2)의 각 층을 에피택셜 성장할 때, III족 구성 원소의 원료로서는, 예를 들어 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용할 수 있다. 또한, Mg의 도핑 원료로서는, 예를 들어 비스시클로펜타디에닐 마그네슘(bis-(C5H5)2Mg) 등을 사용할 수 있다. 또한, Si의 도핑 원료로서는, 예를 들어 디실란(Si2H6) 등을 사용할 수 있다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3) 등을 사용할 수 있다. 또한, 각 층의 성장 온도로서는, 전류 확산층(8)으로서 p형 GaP를 사용하는 경우에는, 720 내지 770℃를 적용할 수 있고, 그 밖의 각 층에서는 600 내지 700℃를 적용할 수 있다. 또한, 각 층의 캐리어 농도 및 층 두께, 온도 조건은 적절히 선택할 수 있다.
이와 같이 하여 제조한 화합물 반도체층(2)은 발광부(7)를 가짐에도 불구하고 결정 결함이 적은 양호한 표면 상태가 얻어진다. 또한, 화합물 반도체층(2)은 소자 구조에 대응해서 연마 등의 표면 가공을 실시해도 된다.
(기능성 기판의 접합 공정)
이어서, 화합물 반도체층(2)과 기능성 기판(3)을 접합한다. 화합물 반도체층(2)과 기능성 기판(3)의 접합은, 우선 화합물 반도체층(2)을 구성하는 전류 확산층(8)의 표면을 연마하여 경면 가공한다. 이어서, 이 전류 확산층(8)의 경면 연마한 표면에 부착하는 기능성 기판(3)을 준비한다. 또한, 이 기능성 기판(3)의 표면은 전류 확산층(8)에 접합시키기 이전에 경면으로 연마한다. 이어서, 일반적인 반도체 재료 부착 장치에, 화합물 반도체층(2)과 기능성 기판(3)을 반입하고, 진공 중에서 경면 연마한 양쪽의 표면에 전자를 충돌시켜서 중성(뉴트럴)화한 Ar 빔을 조사한다. 그 후, 진공을 유지한 부착 장치 내에서 양쪽의 표면을 중첩해서 하중을 가함으로써 실온에서 접합할 수 있다(도 7 참조). 접합에 관해서는, 접합 조건의 안정성 면에서 접합면이 동일한 재질이 보다 바람직하다.
접합(부착)은 이러한 진공 하에서의 상온 접합이 최적이지만, 공정 금속, 접착제를 사용해서 접합할 수도 있다.
(제1 및 제2 전극의 형성 공정)
이어서, 제1 전극인 n형 오믹 전극(4) 및 제2 전극인 p형 오믹 전극(5)을 형성한다. n형 오믹 전극(4) 및 p형 오믹 전극(5)의 형성은, 우선 기능성 기판(3)과 접합한 화합물 반도체층(2)으로부터, GaAs 기판(14) 및 완충층(15)을 암모니아계 에천트에 의해 선택적으로 제거한다. 이어서, 노출된 콘택트층(16)의 표면에 n형 오믹 전극(4)을 형성한다. 구체적으로는, 예를 들어 AuGe, Ni 합금/Pt/Au를 임의의 두께가 되도록 진공 증착법에 의해 적층한 후, 일반적인 포토리소그래피 수단을 이용해서 패터닝을 행하여 n형 오믹 전극(4)의 형상을 형성한다.
이어서, 콘택트층(16), 상부 클래드층(11), 활성층(10), 하부 클래드층(9)을 선택적으로 제거해서 전류 확산층(8)을 노출시키고, 이 노출된 전류 확산층(8)의 표면에 p형 오믹 전극(5)을 형성한다. 구체적으로는, 예를 들어 AuBe/Au를 임의의 두께가 되도록 진공 증착법에 의해 적층한 후, 일반적인 포토리소그래피 수단을 이용해서 패터닝을 행하여 p형 오믹 전극(5)의 형상을 형성한다. 그 후, 예를 들어 400 내지 500℃, 5 내지 20분간의 조건으로 열처리를 행해서 합금화함으로써, 저저항의 n형 오믹 전극(4) 및 p형 오믹 전극(5)을 형성할 수 있다.
(기능성 기판의 가공 공정)
이어서, 기능성 기판(3)의 형상을 가공한다. 기능성 기판(3)의 가공은, 우선 제3 전극(6)을 형성하지 않은 표면에 V자 형상의 홈 형성을 행한다. 이때, V자 형상의 홈의 제3 전극(6)측의 내측면이 발광면에 평행한 면과 이루는 각도 α를 갖는 경사면(3b)이 된다. 이어서, 화합물 반도체층(2)측으로부터 소정의 간격으로 다이싱을 행하여 칩화한다. 또한, 칩화 시의 다이싱에 의해 기능성 기판(3)의 수직면(3a)이 형성된다.
경사면(3b)의 형성 방법은 특별히 한정되는 것은 아니며, 습식 에칭, 건식 에칭, 스크라이브법, 레이저 가공 등의 종래부터의 방법을 조합해서 사용할 수 있지만, 형상의 제어성 및 생산성이 높은 다이싱법을 적용하는 것이 가장 바람직하다. 다이싱법을 적용함으로써, 제조 수율을 향상시킬 수 있다.
또한, 수직면(3a)의 형성 방법은 특별히 한정되는 것은 아니며, 레이저 가공, 스크라이브?브레이크법 또는 다이싱법으로 형성하는 것이 바람직하다. 레이저 가공, 스크라이브?브레이크법을 채용함으로써 제조 비용을 저하시킬 수 있다. 즉, 칩 분리 시에 절단 여유분을 설치할 필요없이 수많은 발광 다이오드를 제조할 수 있기 때문에 제조 비용을 낮출 수 있다. 한편, 다이싱법에서는 절단의 안정성이 우수하다.
마지막으로, 파쇄층 및 오염을 필요에 따라 황산?과산화수소 혼합액 등으로 에칭 제거한다. 이와 같이 하여 발광 다이오드(1)를 제조한다.
<발광 다이오드 램프의 제조 방법>
이어서, 상기 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)의 제조 방법, 즉 발광 다이오드(1)의 실장 방법에 대해서 설명한다.
도 1 및 도 2에 도시한 바와 같이, 마운트 기판(42)의 표면에 소정 수량의 발광 다이오드(1)를 실장한다. 발광 다이오드(1)의 실장은, 우선 마운트 기판(42)과 발광 다이오드(1)의 위치 정렬을 행하고, 마운트 기판(42)의 표면의 소정의 위치에 발광 다이오드(1)를 배치한다. 이어서, Ag 페이스트로 다이 본드하여, 발광 다이오드(1)가 마운트 기판(42)의 표면에 고정된다. 이어서, 발광 다이오드(1)의 n형 오믹 전극(4)과 마운트 기판(42)의 n 전극 단자(43)를 금선(45)을 사용해서 접속한다(와이어 본딩). 이어서, 발광 다이오드(1)의 p형 오믹 전극(5)과 마운트 기판(42)의 p 전극 단자(44)를 금선(46)을 사용해서 접속한다. 마지막으로, 마운트 기판(42)의 발광 다이오드(1)가 실장된 표면을 일반적인 에폭시 수지(47)에 의해 밀봉한다. 이와 같이 하여 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)를 제조한다.
또한, 발광 다이오드 램프(41)의 발광 스펙트럼은 활성층(10)의 조성을 조정함으로써, 예를 들어 피크 발광 파장을 720 내지 760nm의 범위로 할 수 있다. 또한, 전류 확산층(8)에 의해 웰층(12) 및 배리어층(13)의 활성층(10) 내의 편차가 억제되어 있기 때문에, 발광 스펙트럼의 반값폭이 10 내지 40nm의 범위가 된다.
이상 설명한 바와 같이, 본 실시 형태의 발광 다이오드(1)에 의하면, 조성식 (AlXGa1 -X)As(0≤X≤0.35)로 이루어지는 웰층(12)을 갖는 발광부(7)를 포함하는 화합물 반도체층(2)을 구비하고 있다.
또한, 본 실시 형태의 발광 다이오드(1)에는 발광부(7) 상에 전류 확산층(8)이 설치되어 있다. 이 전류 확산층(8)은 발광 파장에 대하여 투명하기 때문에, 발광부(7)로부터의 발광을 흡수하지 않고 고출력?고효율의 발광 다이오드(1)로 할 수 있다. 기능성 기판은 재질적으로 안정하고, 부식의 우려가 없어 내습성이 우수하다.
따라서, 본 실시 형태의 발광 다이오드(1)에 의하면, 적외광의 발광 파장을 갖고, 단색성이 우수함과 함께, 고출력?고효율이며 내습성의 발광 다이오드(1)를 제공할 수 있다. 또한, 본 실시 형태의 발광 다이오드(1)에 의하면, 종래의 액상 에피택셜법으로 제작한 투명 기판형 AlGaAs계의 발광 다이오드와 비교하여, 약 1.5배 이상의 발광 효율을 갖는 고출력 발광 다이오드(1)를 제공할 수 있다. 또한, 고온 고습 신뢰성도 향상되었다.
또한, 본 실시 형태의 발광 다이오드 램프(41)에 의하면, 약 730nm의 발광 파장을 갖고, 단색성이 우수함과 함께, 고출력?고효율이며 내습성의 상기 발광 다이오드(1)를 구비하고 있다. 이로 인해, 식물 육성용의 조명에 적합한 발광 다이오드 램프(41)를 제공할 수 있다.
<발광 다이오드(제2 실시 형태)>
도 8의 (a) 및 (b)는 본 발명을 적용한 제2 실시 형태에 따른 발광 다이오드를 설명하기 위한 도면이며, 도 8의 (a)는 평면도, 도 8의 (b)는 도 8의 (a) 중에 나타내는 C-C'선을 따른 단면도이다.
제2 실시 형태에 따른 발광 다이오드(20)는 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층(10)을 포함하는 발광부와, 발광부 상에 형성된 전류 확산층(8)과, 발광부에 대향해서 배치해서 발광 파장에 대하여 90％ 이상의 반사율을 갖는 반사층(23)을 포함하고, 전류 확산층(8)에 접합된 기능성 기판(31)을 구비한 것을 특징으로 한다.
제3 실시 형태에 따른 발광 다이오드에서는 발광 파장에 대하여 90％ 이상의 반사율을 갖고, 발광부에 대향해서 배치하는 반사층(23)을 구비한 기능성 기판(31)을 가지므로, 주요한 광 취출면으로부터 효율적으로 광을 취출할 수 있다.
도 8에 나타낸 예에서는, 기능성 기판(31)은 전류 확산층(8)의 하측의 면(8b)에 제2 전극(21)을 구비하고, 또한 그 제2 전극(21)을 덮도록 투명 도전막(22)과 반사층(23)이 적층되어 이루어지는 반사 구조체와, 실리콘 또는 게르마늄으로 이루어지는 층(기판)(30)을 구비하고 있다.
제3 실시 형태에 따른 발광 다이오드에 있어서는, 기능성 기판(31)은 실리콘 또는 게르마늄으로 이루어지는 층을 포함하는 것이 바람직하다. 부식되기 어려운 재질이기 때문에, 내습성이 향상되기 때문이다.
반사층(23)은, 예를 들어 은(Ag), 알루미늄(Al), 금(Au) 또는 이들의 합금 등에 의해 구성된다. 이들 재료는 광 반사율이 높아, 반사층(23)으로부터의 광 반사율을 90％ 이상으로 할 수 있다.
기능성 기판(31)은 이 반사층(23)에 AuIn, AuGe, AuSn 등의 공정 금속으로, 실리콘, 게르마늄 등의 저렴한 기판(층)에 접합하는 조합을 사용할 수 있다. 특히 AuIn은 접합 온도가 낮고, 열팽창 계수가 발광부와 차이가 있지만, 가장 저렴한 실리콘 기판(실리콘층)을 접합하기 위해서는 최적의 조합이다.
기능성 기판(31)은 또한, 전류 확산층, 반사층 금속 및 공정 금속이 상호 확산되지 않도록, 예를 들어 티타늄(Ti), 텅스텐(W), 백금(Pt) 등의 고융점 금속으로 이루어지는 층이 삽입된 구성으로 하는 것도 품질의 안정성 면에서 바람직하다.
<발광 다이오드(제3 실시 형태)>
도 9는 본 발명을 적용한 제3 실시 형태에 따른 발광 다이오드를 설명하기 위한 도면이다.
본 발명을 적용한 제3 실시 형태에 따른 발광 다이오드는 조성식 (AlXGa1 -X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층(10)을 포함하는 발광부와, 발광부 상에 형성된 전류 확산층(8)과, 발광부에 대향해서 배치해서 발광 파장에 대하여 90％ 이상의 반사율을 갖는 반사층(53)과 금속 기판(50)을 포함하고, 전류 확산층(8)에 접합된 기능성 기판(51)을 구비한 것을 특징으로 한다.
제3 실시 형태에 따른 발광 다이오드에서는 기능성 기판이 금속 기판을 포함하는 점이 제2 실시 형태에 따른 발광 다이오드에 대하여 특징적인 구성이다.
금속 기판은 방열성이 높고, 발광 다이오드를 고휘도로 발광하는데 기여함과 함께, 발광 다이오드의 수명을 장수명화할 수 있다.
방열성의 관점에서는, 금속 기판은 열전도율이 130W/m?K 이상인 금속으로 이루어지는 것이 특히 바람직하다. 열전도율이 130W/m?K 이상인 금속으로서는, 예를 들어 몰리브덴(138W/m?K)이나 텅스텐(174W/m?K)이 있다.
도 9에 도시한 바와 같이, 화합물 반도체층(2)은 활성층(10)과, 가이드층(도시하지 않음)을 개재해서 그 활성층(10)을 사이에 끼우는 제1 클래드층(하부 클래드)(9) 및 제2 클래드층(상부 클래드)(11)과, 제1 클래드층(하부 클래드)(9)의 하측에 전류 확산층(8)과, 제2 클래드층(상부 클래드)(11)의 상측에 제1 전극(55)과 평면에서 보아 거의 동일한 크기의 콘택트층(56)을 갖는다.
기능성 기판(51)은 전류 확산층(8)의 하측의 면(8b)에 제2 전극(57)을 구비하고, 또한 그 제2 전극(57)을 덮도록 투명 도전막(52)과 반사층(53)이 적층되어 이루어지는 반사 구조체와, 금속 기판(50)으로 이루어지고, 반사 구조체를 구성하는 반사층(53)의 화합물 반도체층(2)과 반대측의 면(53b)에 금속 기판(50)의 접합면(50a)이 접합되어 있다.
반사층(53)은, 예를 들어 구리, 은, 금, 알루미늄 등의 금속 또는 이들의 합금 등에 의해 구성된다. 이들 재료는 광 반사율이 높아, 반사 구조체로부터의 광 반사율을 90％ 이상으로 할 수 있다. 반사층(53)을 형성함으로써, 활성층(10)으로부터의 광을 반사층(53)에서 정면 방향 f로 반사시켜서, 정면 방향 f에서의 광 취출 효율을 향상시킬 수 있다. 이에 의해, 발광 다이오드를 보다 고휘도화할 수 있다.
반사층(53)은 투명 도전막(52)측으로부터 Ag, Ni/Ti 배리어층, Au계의 공정 금속(접속용 금속)으로 이루어지는 적층 구조가 바람직하다.
상기 접속용 금속은 전기 저항이 낮아, 저온에서 용융하는 금속이다. 상기 접속용 금속을 사용함으로써, 화합물 반도체층(2)에 열 스트레스를 주지 않고 금속 기판을 접속할 수 있다.
접속용 금속으로서는, 화학적으로 안정하고, 융점이 낮은 Au계의 공정 금속 등이 사용된다. 상기 Au계의 공정 금속으로서는, 예를 들어 AuSn, AuGe, AuSi 등의 합금의 공정 조성(Au계의 공정 금속)을 들 수 있다.
또한, 접속용 금속에는 티타늄, 크롬, 텅스텐 등의 금속을 첨가하는 것이 바람직하다. 이에 의해, 티타늄, 크롬, 텅스텐 등의 금속이 배리어 금속으로서 기능하여, 금속 기판에 포함되는 불순물 등이 반사층(53)측으로 확산하여 반응하는 것을 억제할 수 있다.
투명 도전막(52)은 ITO막, IZO막 등에 의해 구성되어 있다. 또한, 반사 구조체는 반사층(53)만으로 구성해도 좋다.
또한, 투명 도전막(52) 대신에 또는 투명 도전막(52)과 함께, 투명한 재료의 굴절률차를 이용한 소위 콜드 미러, 예를 들어 산화티타늄막, 산화규소막의 다층막이나 백색의 알루미나, AlN을 사용하여 반사층(53)에 조합해도 좋다.
금속 기판(50)은 복수의 금속층으로 이루어지는 것을 사용할 수 있다.
금속 기판은 2종류의 금속층이 교대로 적층되어 이루어지는 것이 바람직하다.
특히, 이 2종류의 금속층의 층수는 합쳐서 홀수로 하는 것이 바람직하다.
이 경우, 금속 기판의 휨이나 깨짐의 관점에서, 제2 금속층(50B)으로서 화합물 반도체층(2)보다 열팽창 계수가 작은 재료를 사용할 때에는, 제1 금속층(50A, 50A)을 화합물 반도체층(3)보다 열팽창 계수가 큰 재료로 이루어지는 것을 사용하는 것이 바람직하다. 금속 기판 전체로서의 열팽창 계수가 화합물 반도체층의 열팽창 계수에 가까운 것이 되기 때문에, 화합물 반도체층과 금속 기판을 접합할 때의 금속 기판의 휨이나 깨짐을 억제할 수 있어, 발광 다이오드의 제조 수율을 향상시킬 수 있기 때문이다. 마찬가지로, 제2 금속층(50B)으로서 화합물 반도체층(2)보다 열팽창 계수가 큰 재료를 사용할 때에는, 제1 금속층(50A, 50A)을 화합물 반도체층(2)보다 열팽창 계수가 작은 재료로 이루어지는 것을 사용하는 것이 바람직하다. 금속 기판 전체로서의 열팽창 계수가 화합물 반도체층의 열팽창 계수에 가까운 것이 되기 때문에, 화합물 반도체층과 금속 기판을 접합할 때의 금속 기판의 휨이나 깨짐을 억제할 수 있어, 발광 다이오드의 제조 수율을 향상시킬 수 있기 때문이다.
이상의 관점에서는, 2종류의 금속층은 어느 것이 제1 금속층이든 제2 금속층이든 상관없다.
2종류의 금속층으로서는, 예를 들어 은(열팽창 계수=18.9ppm/K), 구리(열팽창 계수=16.5ppm/K), 금(열팽창 계수=14.2ppm/K), 알루미늄(열팽창 계수=23.1ppm/K), 니켈(열팽창 계수=13.4ppm/K) 및 이들의 합금 중 어느 하나로 이루어지는 금속층과, 몰리브덴(열팽창 계수=5.1ppm/K), 텅스텐(열팽창 계수=4.3ppm/K), 크롬(열팽창 계수=4.9ppm/K) 및 이들의 합금 중 어느 하나로 이루어지는 금속층과의 조합을 사용할 수 있다.
적합한 예로서는, Cu/Mo/Cu의 3층으로 이루어지는 금속 기판을 들 수 있다. 상기 관점에서는 Mo/Cu/Mo의 3층으로 이루어지는 금속 기판에서도 동일한 효과가 얻어지지만, Cu/Mo/Cu의 3층으로 이루어지는 금속 기판은 기계적 강도가 높은 Mo를 가공하기 쉬운 Cu 사이에 끼운 구성이므로, Mo/Cu/Mo의 3층으로 이루어지는 금속 기판보다도 절단 등의 가공이 용이하다는 이점이 있다.
금속 기판 전체로서의 열팽창 계수는, 예를 들어 Cu(30μm)/Mo(25μm)/Cu(30μm)의 3층으로 이루어지는 금속 기판에서는 6.1ppm/K이며, Mo(25μm)/Cu(70μm)/Mo(25μm)의 3층으로 이루어지는 금속 기판에서는 5.7ppm/K가 된다.
또한, 방열의 관점에서는, 금속 기판을 구성하는 금속층은 열전도율이 높은 재료로 이루어지는 것이 바람직하다. 이에 의해, 금속 기판의 방열성을 높게 하여, 발광 다이오드를 고휘도로 발광시킬 수 있음과 함께, 발광 다이오드의 수명을 장수명화할 수 있기 때문이다.
예를 들어, 은(열전도율=420W/m?K), 구리(열전도율=398W/m?K), 금(열전도율=320W/m?K), 알루미늄(열전도율=236W/m?K), 몰리브덴(열전도율=138W/m?K), 텅스텐(열전도율=174W/m?K) 및 이들의 합금 등을 사용하는 것이 바람직하다.
이들 금속층의 열팽창 계수가 화합물 반도체층의 열팽창 계수와 대략 동등한 재료로 이루어지는 것이 더욱 바람직하다. 특히, 금속층의 재료가 화합물 반도체층의 열팽창 계수의 ±1.5ppm/K 이내인 열팽창 계수를 갖는 재료인 것이 바람직하다. 이에 의해, 금속 기판과 화합물 반도체층의 접합 시의 발광부에의 열에 의한 스트레스를 작게 할 수 있어, 금속 기판을 화합물 반도체층과 접속시켰을 때의 열에 의한 금속 기판의 깨짐을 억제할 수 있어, 발광 다이오드의 제조 수율을 향상시킬 수 있다.
금속 기판 전체로서의 열전도율은, 예를 들어 Cu(30μm)/Mo(25μm)/Cu(30μm)의 3층으로 이루어지는 금속 기판에서는 250W/m?K가 되고, Mo(25μm)/Cu(70μm)/Mo(25μm)의 3층으로 이루어지는 금속 기판에서는 220W/m?K가 된다.
<실시예>
이하, 본 발명의 효과를 실시예를 사용해서 구체적으로 설명한다. 또한, 본 발명은 이들 실시예로 한정되는 것은 아니다.
본 실시예에서는 본 발명에 따른 발광 다이오드를 제작한 예를 구체적으로 설명한다. 발광 다이오드를 제작한 후, 특성 평가를 위해 발광 다이오드 칩을 기판 상에 실장한 발광 다이오드 램프를 제작하였다.
(실시예 1)
실시예 1의 발광 다이오드는 제1 실시 형태의 실시예이다.
우선, Si를 도프한 n형의 GaAs 단결정으로 이루어지는 GaAs 기판 상에, 화합물 반도체층을 순차적으로 적층해서 에피택셜 웨이퍼를 제작하였다. GaAs 기판은 (100)면으로부터 (0-1-1) 방향으로 15° 기울어진 면을 성장면으로 하고, 캐리어 농도를 2×1018cm-3로 하였다. 또한, GaAs 기판의 층 두께는 약 0.5μm로 하였다. 화합물 반도체층이란, Si를 도프한 GaAs로 이루어지는 n형의 완충층, Si를 도프한 (Al0.7Ga0.3)0.5In0.5P로 이루어지는 n형의 콘택트층, Al0 .7Ga0 .3As로 이루어지는 n형의 상부 클래드층, Al0 .18Ga0 .82As/Al0 .3Ga0 .7As의 20쌍으로 이루어지는 웰층/배리어층, Al0.7Ga0.3As로부터 이루어지는 p형의 하부 클래드층, Mg 도프한 p형 GaP로 이루어지는 전류 확산층이다.
본 실시예에서는 감압 유기 금속 화학 기상 퇴적 장치법(MOCVD 장치)을 이용하여, 직경 76mm, 두께 350μm의 GaAs 기판에 화합물 반도체층을 에피택셜 성장시켜서 에피택셜 웨이퍼를 형성하였다. 에피택셜 성장층을 성장시킬 때, III족 구성 원소의 원료로서는, 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용하였다. 또한, Mg의 도핑 원료로서는, 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg)을 사용하였다. 또한, Si의 도핑 원료로서는 디실란(Si2H6)을 사용하였다. 또한, V족 구성 원소의 원료로서는 포스핀(PH3), 아르신(AsH3)을 사용하였다. 또한, 각 층의 성장 온도로서는 p형 GaP로 이루어지는 전류 확산층은 750℃에서 성장시켰다. 그 밖의 각 층에서는 700℃에서 성장시켰다.
GaAs로 이루어지는 완충층은 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 0.5μm로 하였다. 콘택트층은 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 3.5μm로 하였다. 상부 클래드층은 캐리어 농도를 약 1×1018cm-3, 층 두께를 약 0.5μm로 하였다. 웰층은 언도프로 층 두께가 약 17nm인 Al0 .18Ga0 .82As로 하고, 배리어층은 언도프로 층 두께가 약 19nm인 Al0 .3Ga0 .7As로 하였다. 또한, 웰층과 배리어층을 교대로 20쌍 적층하였다. 하부 클래드층은 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.5μm로 하였다. GaP로 이루어지는 전류 확산층은 캐리어 농도를 약 3×1018cm-3, 층 두께를 약 9μm로 하였다.
이어서, 전류 확산층을 표면으로부터 약 1μm의 깊이에 이르는 영역까지 연마하여 경면 가공하였다. 이 경면 가공에 의해, 전류 확산층의 표면의 거칠기를 0.18nm로 하였다. 한편, 상기 전류 확산층의 경면 연마한 표면에 부착하는 n형 GaP로 이루어지는 기능성 기판을 준비하였다. 이 부착용의 기능성 기판에는, 캐리어 농도가 약 2×1017cm-3가 되도록 Si를 첨가하고, 면 방위를 (111)로 한 단결정을 사용하였다. 또한, 기능성 기판의 직경은 76mm이고, 두께는 250μm였다. 이 기능성 기판의 표면은 전류 확산층에 접합시키기 이전에 경면으로 연마하고, 2승 평균 평방근값(rms)으로 해서 0.12nm로 마무리해 두었다.
이어서, 일반적인 반도체 재료 부착 장치에, 상기 기능성 기판 및 에피택셜 웨이퍼를 반입하고, 3×10-5Pa가 될 때까지 장치 내를 진공으로 배기하였다.
이어서, 기능성 기판 및 전류 확산층의 양쪽의 표면에 전자를 충돌시켜서 중성(뉴트럴)화한 Ar 빔을 3분간에 걸쳐 조사하였다. 그 후, 진공으로 유지한 부착 장치 내에서, 기능성 기판 및 전류 확산층의 표면을 중첩하고, 각각의 표면에서의 압력이 50g/cm2가 되도록 하중을 걸고, 양쪽을 실온에서 접합하였다. 이와 같이 하여 접합 웨이퍼를 형성하였다.
이어서, 상기 접합 웨이퍼로부터 GaAs 기판 및 GaAs 완충층을 암모니아계 에천트에 의해 선택적으로 제거하였다. 이어서, 콘택트층의 표면에 제1 전극으로서, AuGe, Ni 합금을 두께가 0.5μm, Pt를 0.2μm, Au를 1μm가 되도록 진공 증착법에 의해 성막하였다. 그 후, 일반적인 포토리소그래피 수단을 이용해서 패터닝을 실시하여, 제1 전극으로서 n형 오믹 전극을 형성하였다. 이어서, GaAs 기판을 제거한 면인 광 취출면의 표면에 조면화 처리를 실시하였다.
이어서, 제2 전극으로서 p형 오믹 전극을 형성하는 영역의 에피택셜층을 선택적으로 제거하여, 전류 확산층을 노출시켰다. 이 노출된 전류 확산층의 표면에, AuBe를 0.2μm, Au를 1μm가 되도록 진공 증착법으로 p형 오믹 전극을 형성하였다. 그 후, 450℃에서 10분간 열처리를 행해서 합금화하여, 저저항의 p형 및 n형 오믹 전극을 형성하였다.
이어서, 다이싱 소우를 이용하여, 기능성 기판의 이면으로부터, 제3 전극을 형성하지 않은 영역을 경사면의 각도 α가 70°가 됨과 함께 수직면의 두께가 80μm가 되도록 V자 형상의 홈 형성을 행하였다. 이어서, 화합물 반도체층측으로부터 다이싱 소우를 이용하여 350μm 간격으로 절단하여 칩화하였다. 다이싱에 의한 파쇄층 및 오염을 황산?과산화수소 혼합액으로 에칭 제거하여, 실시예 1의 발광 다이오드를 제작하였다.
상기와 같이 해서 제작한 실시예 1의 발광 다이오드 칩을 마운트 기판 상에 실장한 발광 다이오드 램프를 20개 조립하였다. 이 발광 다이오드 램프는, 마운트는 다이 본더로 지지(마운트)하고, 발광 다이오드의 n형 오믹 전극과 마운트 기판의 표면에 설치한 n 전극 단자를 금선으로 와이어 본딩하고, p형 오믹 전극과 p 전극 단자를 금선으로 와이어 본딩한 후, 일반적인 에폭시 수지로 밀봉해서 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과를 표 1에 나타낸다. 표 1에 나타낸 바와 같이, n형 및 p형 오믹 전극 사이에 전류를 흘린 바, 피크 파장 730nm로 하는 적외광이 출사되었다. 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은 화합물 반도체층을 구성하는 전류 확산층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여 2.0볼트(V)가 되었다. 순방향 전류를 20mA로 했을 때의 발광 출력은 약 13mW였다.
또한, 온도 60℃, 습도 90％의 고온 고습 환경 하에서, 통전 시험(20mA 통전)을 1000시간 실시하고, 출광 출력의 잔존율(신뢰성)을 측정한 결과를 표 1에 나타낸다.
Figure pct00001
(실시예 2)
도 8의 (a) 및 (b)에 실시예 2의 발광 다이오드를 나타낸다. 실시예 2의 발광 다이오드는 반사면과 기능성 기판을 접합한 조합이다. 그 밖의 발광부의 형성은 실시예 1과 동일하다.
전류 확산층(8)의 표면에, AuBe/Au 합금을 두께 0.2μm이고 20μmφ의 도트로 이루어지는 전극(21)을, 광 취출면의 단부로부터 50μｍ가 되도록 등간격으로 8개 배치하였다.
이어서, 투명 도전막인 ITO막(22)을 0.4μm를 스퍼터링법으로 형성하였다. 또한, 은 합금/Ti/Au로 이루어지는 층(23)을 0.2μm/0.1μm/1μm의 두께로 형성하고, 반사면(23)으로 하였다.
한편, 실리콘 기판(31)의 표면에 Ti/Au/In으로 이루어지는 층(32)을 0.1μm/0.5μm/0.3μm의 두께로 형성하였다. 실리콘 기판(31)의 이면에, Ti/Au로 이루어지는 층(33)을 0.1μm/0.5μm의 두께로 형성하였다. 상기 발광 다이오드 웨이퍼측의 Au와 실리콘 기판측의 In 표면을 중첩하고, 320℃에서 가열?500g/cm2로 가압하여, 기능성 기판을 발광 다이오드 웨이퍼에 접합하였다.
GaAs 기판을 제거하고, 콘택트층(16)의 표면에 AuGe/Au로 이루어지는 두께 0.5μm이고 5μm 폭의 세선 오믹 전극(25a)을 형성하고, 420℃에서 5분간 열처리하여 p, n 오믹 전극을 합금화 처리하였다. 그 후, 직경 90μm의 Au 본딩 전극(25)을 형성하였다.
이어서, 콘택트층(16)의 표면을 조면화 처리하였다.
칩으로 분리하기 위한 절단 예정 부분의 반도체층과 반사층, 공정 금속을 제거하고, 실리콘 기판을 다이싱 소우로 350μm 피치로 정사각형으로 절단하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과를 표 1에 나타내었다.
표 1에 나타낸 바와 같이, 상면 및 하면의 전극 사이에 전류를 흘린 바, 피크 파장 730nm로 하는 적외광이 출사되었다. 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은 화합물 반도체층을 구성하는 전류 확산층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여 약 1.9볼트(V)가 되었다. 순방향 전류를 20mA로 했을 때의 발광 출력은 약 10mW였다.
또한, 온도 60℃, 습도 90％의 고온 고습 환경 하에서, 통전 시험(20mA 통전)을 1000시간 실시하고, 출광 출력의 잔존율(신뢰성)을 측정한 결과를 표 1에 나타내었다.
(실시예 3)
실시예 3의 발광 다이오드는 제3 실시 형태의 실시예이며, 전류 확산층에, 반사층과 금속 기판을 포함하는 기능성 기판을 접합한 구성이다. 도 9를 참조하여 실시예 3의 발광 다이오드를 설명한다.
우선, 금속 기판을 제작하였다. 2장의 대략 평판 형상이고 두께 10μm인 Cu판과, 1장의 대략 평판 형상의 두께 75μm인 Mo판을 준비하고, 2장의 Cu판 사이에 Mo판을 삽입해서 이들을 겹쳐 배치하고, 가압 장치에 상기 기판을 배치하여, 고온 하에서 이들 금속판에 대하여 이들을 사이에 끼우는 방향으로 하중을 가하였다. 이에 의해, Cu(10μm)/Mo(75μm)/Cu(10μm)의 3층으로 이루어지는 금속 기판을 제작하였다.
화합물 반도체층은 완충층과 콘택트층 사이에, Si 도프의 (Al0 .5Ga0 .5)0.5In0 .5P로 이루어지고 층 두께가 0.5μm인 에칭 스톱층을 형성한 점을 제외하고는, 실시예 1의 조건과 동일한 조건으로 형성하였다.
전류 확산층(8)의 면(8b) 상에, 0.4μm의 두께의 AuBe 상에 0.2μm의 두께의 Au가 적층되어 이루어지고, 평면에서 보았을 때에 20μmφ의 원 형상이며, 60μm의 간격으로 제2 전극(57)을 형성하였다.
이어서, 투명 도전막인 ITO막(52)을, 제2 전극(57)을 덮도록 0.8μm의 두께로 스퍼터링법에 의해 형성하였다.
이어서, ITO막(52) 상에 증착법을 이용하여 은(Ag) 합금으로 이루어지는 막을 0.7μm 성막한 후, 니켈(Ni)/티타늄(Ti)로 이루어지는 막을 0.5μm, 금(Au)로 이루어지는 막을 1μm 성막하여 반사막(53)을 형성하였다.
이어서, 화합물 반도체층의 전류 확산층(8) 상에 ITO막(52) 및 반사막(53)을 형성한 구조체와 금속 기판을 대향해서 중첩하도록 배치해서 감압 장치 내에 반입하고, 400℃에서 가열한 상태에서, 500kg중의 하중으로 이들을 접합해서 접합 구조체를 형성하였다.
이어서, 접합 구조체로부터, 화합물 반도체층의 성장 기판인 GaAs 기판과 완충층을 암모니아계 에천트에 의해 선택적으로 제거하고, 추가로 에칭 스톱층을 염산계 에천트에 의해 선택적으로 제거하였다.
이어서, 진공 증착법을 이용하여, 콘택트층 상에 AuGe를 0.15μm의 두께로 성막한 후, Ni를 0.05μm의 두께로 성막하고, 추가로 Au를 1μm의 두께로 성막하여 제1 전극용 도전막을 형성하였다. 이어서, 포토리소그래피를 이용하여 전극용 도전막을 평면에서 보아 원 형상으로 패터닝하여, 직경 100μm이고 두께 3μm인 제1 전극(55)을 제작하였다.
이어서, 제1 전극을 마스크로 하여, 암모니아계 에천트에 의해, 콘택트층 중 제1 전극의 아래 이외의 부분을 에칭으로 제거해서 콘택트층(56)을 형성하였다.
칩으로 분리하기 위한 절단 예정 부분의 화합물 반도체층과 반사층, 공정 금속을 제거하고, 금속 기판을 레이저 다이싱에 의해 350μm 피치로 정사각형으로 절단하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과를 표 4에 나타내었다.
표 4에 나타낸 바와 같이, n형 및 p형 오믹 전극 사이에 전류를 흘린 바, 피크 파장 730nm로 하는 적외광이 출사되었다. 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(VF)은 화합물 반도체층을 구성하는 전류 확산층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여 약 1.9볼트가 되었다. 순방향 전류를 20mA로 했을 때의 발광 출력은 10.2mW였다.
이 램프 20개를 60℃, 90RH％, 20mA로 고온 고습 통전 시험을 실시하였다.
1000시간 후의 출력 잔존율의 평균은 95％였다. VF의 변동은 없고 99％였다.
(실시예 4)
실시예 4의 발광 다이오드는 제1 실시 형태의 실시예이며, 발광 피크 파장을 720nm로 하기 위해 웰층의 Al 조성 X1=0.20으로 한 것, 조성식 (AlX2Ga1-X2)As(0≤X2≤1)의 배리어층의 Al 조성 X2=0.35로 한 것, 즉, 발광부를 Al0 .2Ga0 .8As/Al0 .35Ga0 .65As의 쌍으로 이루어지는 웰층/배리어층으로 변경한 것 이외에는, 실시예 1과 동일한 조건으로 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과는 표 4에 나타낸 바와 같고, 피크 파장 720nm로 하는 적색광이 출사되고, 발광 출력(P0), 순방향 전압(VF), 출력 잔존율의 평균, 순방향 전압의 변동은 각각 13mW, 1.9V, 95％, 99％였다.
(실시예 5)
실시예 5의 발광 다이오드는 제2 실시 형태의 실시예이며, 발광 피크 파장을 720nm로 하기 위해 웰층의 Al 조성 X1=0.20으로 한 것, 조성식 (AlX2Ga1-X2)As(0≤X2≤1)의 배리어층의 Al 조성 X2=0.35로 한 것, 즉, 발광부를 Al0.20Ga0.80As/Al0.35Ga0.65As의 쌍으로 이루어지는 웰층/배리어층으로 변경한 것 이외에는 실시예 2과 동일한 조건으로 제작하였다. 또한, 배리어층의 Al 조성 X2=0.30으로부터 X=0.35로 바뀐 것은 발광 피크 파장에는 영향을 미치지 않았다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과는 표 4에 나타낸 바와 같고, 피크 파장 720nm로 하는 적색광이 출사되고, 발광 출력(P0), 순방향 전압(VF), 출력 잔존율의 평균, 순방향 전압의 변동은 각각 10mW, 1.9V, 95％, 99％였다.
(실시예 6)
실시예 6의 발광 다이오드는 제1 실시 형태의 실시예이며, 발광 피크 파장을 760nm로 하기 위해 웰층의 Al 조성 X1=0.13으로 한 것, 조성식 (AlX2Ga1-X2)As(0≤X2≤1)의 배리어층의 Al 조성 X2=0.3으로 한 것, 즉, 발광부를 Al0 .13Ga0 .87As/Al0 .3Ga0 .7As의 쌍으로 이루어지는 웰층/배리어층으로 변경한 것 이외에는, 실시예 1과 동일한 조건으로 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과는 표 4에 나타낸 바와 같고, 피크 파장 760nm로 하는 적외광이 출사되고, 발광 출력(P0), 순방향 전압(VF), 출력 잔존율의 평균, 순방향 전압의 변동은 각각 14mW, 2.0V, 96％, 100％였다.
(실시예 7)
실시예 5의 발광 다이오드는 제2 실시 형태의 실시예이며, 발광 피크 파장을 760nm로 하기 위해 웰층의 Al 조성 X1=0.13으로 한 것, 조성식 (AlX2Ga1-X2)As(0≤X2≤1)의 배리어층의 Al 조성 X2=0.3으로 한 것, 즉, 발광부를 Al0.13Ga0.87As/Al0.3Ga0.7As의 쌍으로 이루어지는 웰층/배리어층으로 변경한 것 이외에는 실시예 2과 동일한 조건으로 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과는 표 4에 나타낸 바와 같고, 피크 파장 760nm로 하는 적외광이 출사되고, 발광 출력(P0), 순방향 전압(VF), 출력 잔존율의 평균, 순방향 전압의 변동은 각각 11mW, 1.9V, 96％, 100％였다.
(실시예 8)
실시예 8의 발광 다이오드는 제1 실시 형태의 실시예이며, 발광 피크 파장을 725nm로 하기 위해 웰층의 Al 조성 X1=0.19로 한 것, 조성식 (AlX2Ga1-X2)As(0≤X2≤1)의 배리어층의 Al 조성 X2=0.35로 한 것, 즉, 발광부를 Al0 .19Ga0 .81As/Al0 .35Ga0 .65As의 쌍으로 이루어지는 웰층/배리어층으로 변경한 것 이외에는 실시예 1과 동일한 조건으로 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과는 표 4에 나타낸 바와 같고, 피크 파장 725nm로 하는 적외광이 출사되고, 발광 출력(P0), 순방향 전압(VF), 출력 잔존율의 평균, 순방향 전압의 변동은 각각 13mW, 1.9V, 95％, 99％였다.
(실시예 9)
실시예 9의 발광 다이오드는 제1 실시 형태의 실시예이며, 발광 피크 파장을 755nm로 하기 위해 웰층의 Al 조성 X1=0.15로 한 것, 조성식 (AlX2Ga1-X2)As(0≤X2≤1)의 배리어층의 Al 조성 X2=0.30으로 한 것, 즉, 발광부를 Al0 .14Ga0 .86As/Al0 .3Ga0 .7As의 쌍으로 이루어지는 웰층/배리어층으로 변경한 것 이외에는 실시예 1과 동일한 조건으로 제작하였다.
이 발광 다이오드(발광 다이오드 램프)의 특성을 평가한 결과는 표 4에 나타낸 바와 같고, 피크 파장 755nm로 하는 적외광이 출사되고, 발광 출력(P0), 순방향 전압(VF), 출력 잔존율의 평균, 순방향 전압의 변동은 각각 13.5mW, 2.0V, 96％, 100％였다.
(비교예 1)
비교예 1의 발광 다이오드는 종래 기술인 액상 에피택셜법으로 형성하였다. GaAs 기판에 Al0 .2Ga0 .8As 발광층으로 하는 더블 헤테로 구조의 발광부를 갖는 기판 제거형의 발광 다이오드로 변경한 것이다.
비교예 1의 발광 다이오드의 제작은, 구체적으로는, n형의 (100)면의 GaAs 단결정 기판에, Al0 .7Ga0 .3As로 이루어지는 n형의 상부 클래드층을 20μm, Al0 .2Ga0 .8As로 이루어지는 언도프의 발광층을 2μm, Al0 .7Ga0 .3As로 이루어지는 p형의 하부 클래드층을 20μm, 발광 파장에 대하여 투명한 Al0 .7Ga0 .3As로 이루어지는 p형의 후막층을 120μm가 되도록 액상 에피택셜 방법에 의해 제작하였다. 이 에피택셜 성장 후에 GaAs 기판을 제거하였다. 이어서, n형 AlGaAs의 표면에 직경 90μm의 n형 오믹 전극을 형성하였다. 이어서, p형 AlGaAs의 이면에 직경 15μm의 p형 오믹 전극을 80μm 간격으로 형성하였다. 이어서, 다이싱 소우에 의해 350μm 간격으로 절단한 후, 파쇄층을 에칭 제거하고, 표면 및 측면을 조면화 처리하여 비교예의 발광 다이오드 칩을 제작하였다.
비교예 1의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 1에 나타내었다. 표 1에 나타낸 바와 같이, n형 및 p형 오믹 전극 사이에 전류를 흘린 바, 피크 파장을 730nm로 하는 적외광이 출사되었다. 또한, 순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은 약 1.9볼트(V)가 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은 약 5mW였다. 또한, 비교예 1의 어느 샘플에 대해서도 본 발명의 실시예에 비하여 출력이 낮았다.
또한, 이 램프 20개를 온도 60℃, 습도 90％의 고온 고습 환경 하에서, 통전 시험(20mA 통전)을 1000시간 실시하였고, 출력 잔존율의 평균은 83％였다. VF의 변동은 105％였다.
비교예는 출력 저하와 VF 상승이 보였다. 이것은 발광 다이오드의 고농도 Al의 표면이 산화(부식)하여 광의 투과를 저해하여 저항이 상승한 것으로 생각된다.
<산업상 이용 가능성>
본 발명의 발광 다이오드는 적외광을 고효율 발광하여, 식물 육성 용도의 광원 등, 액상 에피택셜법의 AlGaAs의 LED에서 얻어지지 않은 고출력 발광 다이오드 제품으로서 이용할 수 있다. 또한, 종래의 AlGaAs 발광층 LED의 고출력품으로서 대체할 가능성이 있다.
1: 발광 다이오드
2: 화합물 반도체층
3: 기능성 기판
3a: 수직면
3b: 경사면
4: n형 오믹 전극(제1 전극)
5: p형 오믹 전극(제2 전극)
6: 제3 전극
7: 발광부
8: 전류 확산층
9: 하부 클래드층
10: 발광(활성)층
11: 상부 클래드층
12: 웰층
13: 배리어층
14: GaAs 기판
15: 완충층
16: 콘택트층
20: 발광 다이오드
21: 전극
22: 투명 도전막
23: 반사층
25: 본딩 전극
30: 실리콘 기판
31: 기능성 기판
41: 발광 다이오드 램프
42: 마운트 기판
43: n 전극 단자
44: p 전극 단자
45, 46: 금선
47: 에폭시 수지
α: 경사면과 발광면에 평행한 면이 이루는 각도
50: 금속 기판
51: 기능성 기판
52: 투명 도전막
53: 반사층
55: 제1 전극
56: 콘택트층
57: 제2 전극

Claims (18)

  1. 조성식 (AlXGa1-X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층을 포함하는 발광부와,
    상기 발광부 상에 형성된 전류 확산층과,
    상기 전류 확산층에 접합된 기능성 기판
    을 구비한 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서, 상기 기능성 기판은 발광 파장에 대하여 투명한 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서, 상기 기능성 기판은 GaP, 사파이어 또는 SiC로 이루어지는 것을 특징으로 하는 발광 다이오드.
  4. 제1항에 있어서, 상기 기능성 기판의 측면은, 상기 발광부에 가까운 측에 있어서는 주요한 광 취출면에 대하여 대략 수직인 수직면을 갖고, 상기 발광부에 먼 측에 있어서는 상기 주요한 광 취출면에 대하여 내측으로 경사진 경사면을 갖는 것을 특징으로 하는 발광 다이오드.
  5. 제4항에 있어서, 상기 경사면은 거친 면을 포함하는 것을 특징으로 하는 발광 다이오드.
  6. 조성식 (AlXGa1 -X)As(0≤X≤1)로 이루어지는 웰층과 배리어층의 적층 구조를 가지며 적외광을 발하는 활성층을 포함하는 발광부와,
    상기 발광부 상에 형성된 전류 확산층과,
    상기 발광부에 대향해서 배치해서 발광 파장에 대하여 90％ 이상의 반사율을 갖는 반사층을 포함하고, 상기 전류 확산층에 접합된 기능성 기판
    을 구비한 것을 특징으로 하는 발광 다이오드.
  7. 제6항에 있어서, 상기 기능성 기판이, 실리콘 또는 게르마늄으로 이루어지는 층을 포함하는 것을 특징으로 하는 발광 다이오드.
  8. 제6항에 있어서, 상기 기능성 기판은 금속 기판을 포함하는 것을 특징으로 하는 발광 다이오드.
  9. 제8항에 있어서, 상기 금속 기판은 복수의 금속층으로 이루어지는 것을 특징으로 하는 발광 다이오드.
  10. 제1항에 있어서, 상기 전류 확산층은 GaP로 이루어지는 것을 특징으로 하는 발광 다이오드.
  11. 제1항에 있어서, 상기 전류 확산층의 조성식이 (AlXGa1 -X)As(0≤X≤0.5)인 것을 특징으로 하는 발광 다이오드.
  12. 제1항에 있어서, 상기 전류 확산층의 두께는 0.5 내지 20μm의 범위인 것을 특징으로 하는 발광 다이오드.
  13. 제1항에 있어서, 제1 전극 및 제2 전극이 발광 다이오드의 상기 주요한 광 취출면측에 설치되어 있는 것을 특징으로 하는 발광 다이오드.
  14. 제13항에 있어서, 상기 제1 전극 및 상기 제2 전극이 오믹 전극인 것을 특징으로 하는 발광 다이오드.
  15. 제13항에 있어서, 상기 기능성 기판의, 상기 주요한 광 취출면측의 반대측의 면에 제3 전극을 더 구비하는 것을 특징으로 하는 발광 다이오드.
  16. 제1항에 기재된 발광 다이오드를 구비하는 것을 특징으로 하는 발광 다이오드 램프.
  17. 제15항에 기재된 발광 다이오드를 구비하고, 상기 제1 전극 또는 제2 전극과 상기 제3 전극이 대략 동일한 전위로 접속되어 있는 것을 특징으로 하는 발광 다이오드 램프.
  18. 제1항에 기재된 발광 다이오드를 복수개 탑재한 조명 장치.
KR1020127006403A 2009-09-15 2010-09-13 발광 다이오드, 발광 다이오드 램프 및 조명 장치 KR101337102B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009213225 2009-09-15
JPJP-P-2009-213225 2009-09-15
JP2010179471A JP5586371B2 (ja) 2009-09-15 2010-08-10 発光ダイオード、発光ダイオードランプ及び照明装置
JPJP-P-2010-179471 2010-08-10
PCT/JP2010/065713 WO2011034018A1 (ja) 2009-09-15 2010-09-13 発光ダイオード、発光ダイオードランプ及び照明装置

Publications (2)

Publication Number Publication Date
KR20120040271A true KR20120040271A (ko) 2012-04-26
KR101337102B1 KR101337102B1 (ko) 2013-12-05

Family

ID=43758622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006403A KR101337102B1 (ko) 2009-09-15 2010-09-13 발광 다이오드, 발광 다이오드 램프 및 조명 장치

Country Status (7)

Country Link
US (1) US20120168782A1 (ko)
EP (1) EP2479805A1 (ko)
JP (1) JP5586371B2 (ko)
KR (1) KR101337102B1 (ko)
CN (1) CN102598319A (ko)
TW (1) TWI466324B (ko)
WO (1) WO2011034018A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112274A1 (de) 2011-12-15 2013-06-20 Lg Display Co., Ltd. Stereoskopische bildanzeige vom polarisationsbrillen-typ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456825A (zh) * 2010-10-25 2012-05-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP2012119585A (ja) 2010-12-02 2012-06-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
JP2012222082A (ja) * 2011-04-06 2012-11-12 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置
JPWO2020031954A1 (ja) * 2018-08-07 2021-08-10 昭和電工光半導体株式会社 半導体発光素子、光伝達装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621507A (ja) 1992-07-01 1994-01-28 Sumitomo Electric Ind Ltd 窓層付エピタキシャルウエハ
BE1007251A3 (nl) * 1993-06-28 1995-05-02 Philips Electronics Nv Straling-emitterende halfgeleiderdiode en werkwijze ter vervaardiging daarvan.
JP2924580B2 (ja) 1993-07-19 1999-07-26 日立電線株式会社 樹脂モールド型化合物半導体光素子及び樹脂モールド型発光ダイオード
US6219365B1 (en) * 1998-11-03 2001-04-17 Wisconsin Alumni Research Foundation High performance aluminum free active region semiconductor lasers
US6546035B2 (en) * 2000-02-29 2003-04-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser diode array and method of fabricating the same
JP2001274454A (ja) 2000-03-24 2001-10-05 Dowa Mining Co Ltd 発光ダイオード及びその製造方法
TW474034B (en) * 2000-11-07 2002-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
JP2003023177A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体発光素子の製造方法
US6841409B2 (en) * 2002-01-17 2005-01-11 Matsushita Electric Industrial Co., Ltd. Group III-V compound semiconductor and group III-V compound semiconductor device using the same
JP2004349286A (ja) * 2003-05-20 2004-12-09 Matsushita Electric Ind Co Ltd 半導体レーザ素子、半導体レーザ装置、光ピックアップ装置及び半導体レーザ装置の製造方法
JP4393306B2 (ja) * 2003-10-30 2010-01-06 シャープ株式会社 半導体発光素子およびその製造方法並びに半導体装置
JP2005286017A (ja) * 2004-03-29 2005-10-13 Sumitomo Electric Ind Ltd 半導体発光素子
JP2005322722A (ja) * 2004-05-07 2005-11-17 Korai Kagi Kofun Yugenkoshi 発光ダイオード
JP2006066518A (ja) * 2004-08-25 2006-03-09 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP2006287120A (ja) * 2005-04-04 2006-10-19 Canon Inc 発光素子及びその製造方法
JP4890801B2 (ja) * 2005-07-05 2012-03-07 昭和電工株式会社 発光ダイオード
TWI335088B (en) * 2005-12-22 2010-12-21 Showa Denko Kk Light-emitting diode and method for fabrication thereof
WO2007083829A1 (en) * 2006-01-23 2007-07-26 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP5021213B2 (ja) * 2006-01-23 2012-09-05 昭和電工株式会社 発光ダイオード及びその製造方法
JP2007208221A (ja) * 2006-02-06 2007-08-16 Hitachi Cable Ltd 窒化物系半導体発光素子
JP2008124375A (ja) * 2006-11-15 2008-05-29 Canon Inc 発光デバイスの製造方法
US20080148630A1 (en) * 2006-12-20 2008-06-26 Institute For Technology Development Methods and systems for growing plants using diffuse scattering illumination
JP4771997B2 (ja) * 2007-06-20 2011-09-14 シャープ株式会社 半導体発光素子およびその製造方法
JP2009021349A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体発光素子の製造方法及び半導体発光素子
JP4705122B2 (ja) 2008-03-03 2011-06-22 日本電産サーボ株式会社 モータおよび送風ファン
TW200905933A (en) * 2008-09-22 2009-02-01 Jyu Heng Electronic Materials & Amp Component Co Ltd Method for fabricating a light emitting diode (LED) with an electrically and thermally conductive substrate and the structure thereof
JP2010179471A (ja) 2009-02-03 2010-08-19 Seiko Epson Corp 静電アクチュエーター、液滴吐出ヘッド及び液滴吐出装置並びに静電アクチュエーターの駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112274A1 (de) 2011-12-15 2013-06-20 Lg Display Co., Ltd. Stereoskopische bildanzeige vom polarisationsbrillen-typ

Also Published As

Publication number Publication date
TWI466324B (zh) 2014-12-21
TW201133939A (en) 2011-10-01
CN102598319A (zh) 2012-07-18
JP5586371B2 (ja) 2014-09-10
WO2011034018A1 (ja) 2011-03-24
US20120168782A1 (en) 2012-07-05
KR101337102B1 (ko) 2013-12-05
EP2479805A1 (en) 2012-07-25
JP2011086916A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
KR101419105B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101449389B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
EP2400571A1 (en) Light-emitting diode, light-emitting diode lamp, and method for producing light-emitting diode
JP2012119585A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
US9318673B2 (en) Light-emitting diode and light-emitting diode lamp
KR101377817B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101337102B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101479914B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
JP6101303B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
KR101637633B1 (ko) 발광 다이오드 및 발광 다이오드 램프
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5876897B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2014158057A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2014168101A (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 7