JPWO2020031954A1 - 半導体発光素子、光伝達装置 - Google Patents

Abstract

半導体発光素子２は、ｐ型不純物を含む半導体で構成されるｐ型クラッド層１３と、ｎ型不純物を含む半導体で構成されるｎ型クラッド層１５と、ｐ型クラッド層１３とｎ型クラッド層１５との間に配置され、通電により発光する活性層１４とを有する。そして、活性層１４は、ＩｎaＧａ1-aＡｓ（０＜ａ≦０．４）で構成された２層以上の井戸層（第１井戸層〜第３井戸層）と、ＡｌbＧａ1-bＡｓ（０．３≦ｂ≦０．４５）で構成され、２層以上の井戸層のそれぞれを両側から挟み込む３層以上の障壁層（ｐ側外部障壁層、内部障壁層（第１内部障壁層、第２内部障壁層）、ｎ側外部障壁層）とを備える。

Description

本発明は、半導体発光素子、光伝達装置に関する。

特許文献１には、電気信号を光信号に変換して出力する発光素子と、発光素子に対向して配置され且つ受光した光信号を電気信号に変換して出力する受光素子とを備え、電気的な絶縁を確保しつつ、発光素子と受光素子との間で、光信号を伝達するフォトカプラが記載されている。また、特許文献１には、フォトカプラで用いる発光素子として、ＬＥＤ（Light Emitting Diode：発光ダイオード）が開示されている。

特開２０１４−３３１２４号公報

ここで、発光ダイオード等の半導体発光素子では、順方向電流の大きさに応じて、発光効率が変化することが知られている。より具体的に説明すると、この種の半導体発光素子では、順方向電流の値が相対的に大きい高電流域での発光効率に比べて、順方向電流の値が相対的に小さい低電流域での発光効率が低下する。
上述したフォトカプラ等においては、光信号を伝達する際に、発光／消光を制御するだけでなく、発光量を調整することがあり、順方向電流の大きさによる発光効率の変動を抑制することが求められていた。
本発明は、低電流域における半導体発光素子の発光効率を向上させることを目的とする。

本発明の半導体発光素子は、ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、Ｉｎ_ａＧａ_１−ａＡｓ（０＜ａ≦０．４）で構成された２層以上の井戸層と、Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層とを備えている。
また、前記発光層において、それぞれの前記井戸層は、Ｉｎ_ａＧａ_１−ａＡｓ（０．０６≦ａ≦０．３４）で構成され、それぞれの前記障壁層は、Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成されることを特徴とすることができる。
このような半導体発光素子において、前記第１の半導体および前記第２の半導体が、ともにＡｌ_ｂＧａ_１−ｂＡｓで構成されることを特徴とすることができる。
また、ｐ型不純物を含む第３の半導体で構成され、前記ｐ型半導体層に供給する電流を拡散させるｐ型電流拡散層と、ｎ型不純物を含む第４の半導体で構成され、前記ｎ型半導体層に供給する電流を拡散させるｎ型電流拡散層とをさらに有し、前記第３の半導体および前記第４の半導体が、ともにＡｌ_ｃＧａ_１−ｃＡｓ（ｃ＜ｂ）で構成されることを特徴とすることができる。
また、前記ｐ型電流拡散層は前記ｐ型半導体層よりも厚さが大きく、前記ｎ型電流拡散層は前記ｎ型半導体層よりも厚さが大きいことを特徴とすることができる。
また、前記ｐ型電流拡散層は、前記ｎ型電流拡散層よりも厚さが大きいことを特徴とすることができる。
また、前記ｐ型電流拡散層におけるｐ型不純物の濃度が、前記ｎ型電流拡散層におけるｎ型不純物の濃度よりも高いことを特徴とすることができる。
また、前記発光層を構成する前記井戸層および前記障壁層は、ｐ型不純物およびｎ型不純物を含まないことを特徴とすることができる。
このような半導体発光素子において、３層以上の前記障壁層は、前記ｐ型半導体層に最も近い側に配置されたｐ側障壁層と、前記ｎ型半導体層に最も近い側に配置されたｎ側障壁層と、前記ｐ側障壁層と前記ｎ側障壁層との間に配置された１以上の内部障壁層とを備えており、前記ｐ側障壁層および前記ｎ側障壁層は、前記内部障壁層よりも厚さが大きいことを特徴とすることができる。
また、前記ｐ側障壁層は、前記ｎ側障壁層よりも厚さが大きいことを特徴とすることができる。
また、他の観点から捉えると、本発明の半導体発光素子は、ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、第１のバンドギャップを有する第１の化合物半導体で構成された２層以上の井戸層と、前記第１のバンドギャップとのバンドギャップ差が０．６ｅＶ以上となる第２のバンドギャップを有する第２の化合物半導体で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層とを備えている。
このような半導体発光素子において、前記第１の化合物半導体および前記第２の化合物半導体が、ともにＩＩＩ−Ｖ族半導体で構成されることを特徴とすることができる。
また、前記第１の化合物半導体および前記第２の化合物半導体は、ともにＶ族元素としてＡｓを含み且つＰおよびＮを含まないことを特徴とすることができる。
また、前記第１の化合物半導体は、第１のＩＩＩ族元素および第２のＩＩＩ族元素を含むとともに、第３のＩＩＩ族元素を含んでおらず、前記第２の化合物半導体は、前記第２のＩＩＩ族元素および前記第３のＩＩＩ族元素を含むとともに、前記第１のＩＩＩ族元素を含んでいないことを特徴とすることができる。
また、前記第１のＩＩＩ族元素はＩｎであり、前記第２のＩＩＩ族元素はＧａであり、前記第３のＩＩＩ族元素はＡｌであることを特徴とすることができる。
また、前記第１の半導体および前記第２の半導体が、ともにＩＩＩ−Ｖ族半導体で構成されることを特徴とすることができる。
また、前記第１の半導体および前記第２の半導体は、ともにＶ族元素としてＡｓを含み且つＰおよびＮを含まないことを特徴とすることができる。
また、前記第１の半導体および前記第２の半導体は、ともにＩＩＩ族元素としてＧａおよびＡｌを含み且つＩｎを含まないことを特徴とすることができる。
また、前記第１の半導体、前記第２の半導体および前記第２の化合物半導体は、組成比が同じＩＩＩ−Ｖ族半導体で構成されることを特徴とすることができる。

また、他の観点から捉えると、本発明の光伝達装置は、通電により発光する発光素子と、前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、前記発光素子は、ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、Ｉｎ_ａＧａ_１−ａＡｓ（０＜ａ≦０．４）で構成された２層以上の井戸層と、Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層とを備えている。
また、他の観点から捉えると、本発明の光伝達装置は、通電により発光する発光素子と、前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、前記発光素子は、ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、前記発光層は、第１のバンドギャップを有する第１の化合物半導体で構成された２層以上の井戸層と、前記第１のバンドギャップとのバンドギャップ差が０．６ｅＶ以上となる第２のバンドギャップを有する第２の化合物半導体で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層とを備えている。

本発明によれば、低電流域における半導体発光素子の発光効率を向上させることができる。

本実施の形態が適用されるフォトカプラの断面構成を示す図である。 半導体発光素子の元となる半導体層形成基板の断面構成を示す図である。 半導体層形成基板の製造方法を説明するためのフローチャートである。 活性層の製造方法を説明するためのフローチャートである。 発光素子層を含む半導体発光素子の断面構成を示す図である。 半導体発光素子の製造方法を説明するためのフローチャートである。 各実施例および各比較例の、順方向電流と第１規格化発光効率との関係を示すグラフ図である。 各実施例および各比較例にかかる半導体発光素子の、順方向電流と第２規格化発光効率との関係を示すグラフ図である。 （ａ）、（ｂ）は、比較例および実施例にかかる半導体発光素子の、多重量子井戸構造におけるバンド構造を模式的に示す図である。 各実施例および各比較例にかかる半導体発光素子の、応答時間（立ち上がり時間および立ち下がり時間）を示すグラフ図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。なお、以下の説明で参照する図面における各部の大きさや厚さ等は、実際の寸法とは異なっている場合がある。また、以下では、３元素以上で構成されるＩＩＩ−Ｖ族半導体に関し、各元素の組成比を省略した形（例えば「ＡｌＧａＩｎＡｓＰ」など）で記述する場合がある。

＜フォトカプラの構成＞
図１は、本実施の形態が適用されるフォトカプラ１００の断面構成を示す図である。
光伝達装置の一例としてのフォトカプラ１００は、電気信号を光信号に変換して出力する半導体発光素子２と、半導体発光素子２に対向して配置されるとともに、半導体発光素子２から受光した光を電気信号に変換して出力する半導体受光素子３とを備えている。また、フォトカプラ１００は、半導体発光素子２に電気信号（発光信号）を供給する発光素子側電極４と、半導体受光素子３から電気信号（受光信号）を取得する受光素子側電極５とを備えている。さらに、フォトカプラ１００は、電気的な絶縁性および半導体発光素子２の発光波長の光に対する透光性を有し、半導体発光素子２から半導体受光素子３に向かう光を集光するレンズ６を備えている。さらにまた、フォトカプラ１００は、電気的な絶縁性および半導体発光素子２の発光波長の光に対する透光性を有し、半導体発光素子２、半導体受光素子３およびレンズ６を内部に収容する透明樹脂部７を備えている。そして、フォトカプラ１００は、電気的な絶縁性および半導体発光素子２の発光波長の光に対する遮光性を有し、透明樹脂部７を内部に収容する不透明樹脂部８を備えている。ここで、本実施の形態のフォトカプラ１００では、発光素子側電極４および受光素子側電極５が、それぞれ、一対の導体によって構成されている。そして、それぞれの一端側は、透明樹脂部７の内側に配置されて半導体発光素子２あるいは半導体受光素子３との電気的な接続に用いられ、また、それぞれの他端側は、透明樹脂部７から不透明樹脂部８を介して不透明樹脂部８の外側に突出して配置され、外部との電気的な接続に用いられる。

［半導体発光素子］
発光素子の一例としての半導体発光素子２は、ｐｎ接合を有する、無機半導体の積層体で構成することができる。ここで、無機半導体としては、化合物半導体を用いることが好ましく、中でも、ＩＩＩ−Ｖ族化合物半導体を用いることがさらに好ましい。
また、本実施の形態の半導体発光素子２は、後述するように、ｐ型の導電性を示すｐ型半導体層とｎ型の導電性を示すｎ型半導体層との間に、井戸層および障壁層を交互に積層してなる、所謂多重量子井戸構造（Multi Quantum Well：ＭＱＷ）を有する活性層を備えたものとなっている。
なお、本実施の形態で用いた半導体発光素子２の詳細については後述する。

［半導体受光素子］
受光素子の一例としての半導体受光素子３は、ｐｎ接合を持つ、無機半導体の積層体で構成することができる。ここで、無機半導体としては、化合物半導体を用いることが好ましく、中でも、ＩＩＩ−Ｖ族化合物半導体を用いることがさらに好ましい。
また、本実施の形態の半導体受光素子３は、半導体発光素子２の発光波長に対して感度を有していることが必要となる。そして、半導体受光素子３としては、例えば、フォトダイオード、フォトトランジスタ、フォトトライアック等を挙げることができる。

［発光素子側電極］
発光素子側電極４は、例えば、銅、銅系合金、鉄系合金等の金属で構成することができる。そして、発光素子側電極４を構成する一対の導体のうち、一方の導体には半導体発光素子２が搭載されるとともに電気的に接続され、他方の導体にはボンディングワイヤを介して半導体発光素子２が電気的に接続されている。

［受光素子側電極］
受光素子側電極５も、例えば、銅、銅系合金、鉄系合金等の金属で構成することができる。そして、受光素子側電極５を構成する一対の導体のうち、一方の導体には、半導体受光素子３が搭載されるとともに電気的に接続され、他方の導体にはボンディングワイヤを介して半導体受光素子３が電気的に接続されている。

［レンズ］
レンズ６は、例えば未着色のシリコン樹脂で構成することができる。また、レンズ６は、集光機能だけでなく、発光素子側電極４との間に半導体発光素子２を挟み込むことにより、半導体発光素子２を封止する機能も有している。

［透明樹脂部］
透明樹脂部７は、例えば未着色のエポキシ樹脂で構成することができる。また、透明樹脂部７は、半導体発光素子２を内部に収容するレンズ６を封止する機能も有している。

［不透明樹脂部］
不透明樹脂部８は、例えば着色済み（例えば黒色）のエポキシ樹脂で構成することができる。また、不透明樹脂部８は、半導体発光素子２およびレンズ６を内部に収容する透明樹脂部７を封止するとともに、フォトカプラ１００の筐体としての機能も有している。

＜半導体層形成基板の構成＞
図２は、半導体発光素子２の元となる半導体層形成基板１の断面構成を示す図である。
この半導体層形成基板１は、成長基板１ａと、成長基板１ａ上に積層される下地層１ｂと、下地層１ｂ上に積層されるエッチングストップ層１ｃとを備えている。また、この半導体層形成基板１は、エッチングストップ層１ｃ上に複数の半導体層を積層してなり、通電により発光する発光素子層１０と、発光素子層１０上に積層されるキャップ層１ｄとをさらに備えている。

［成長基板］
成長基板１ａは、下地層１ｂ、エッチングストップ層１ｃ、発光素子層１０およびキャップ層１ｄを成長させるための土台となるものである。本実施の形態において、成長基板１ａは、化合物半導体の単結晶で構成される。このような成長基板１ａとしては、ＧａＡｓやＩｎＰ等を例示することができる。

［下地層］
下地層１ｂは、成長基板１ａ上に、エッチングストップ層１ｃ、発光素子層１０およびキャップ層１ｄを成長させるための下地となるものである。本実施の形態において、下地層１ｂは、化合物半導体のエピタキシャル膜で構成される。

［エッチングストップ層］
エッチングストップ層１ｃは、後述する半導体発光素子２の製造プロセスにおいて、成長基板１ａおよび下地層１ｂを、発光素子層１０からウェットエッチングにて分離する際に、エッチング速度を極端に低下させ、発光素子層１０までがエッチングされることを抑制するためのものである。本実施の形態において、エッチングストップ層１ｃは、化合物半導体のエピタキシャル膜で構成される。

［発光素子層］
発光素子層１０は、ｐｎ接合部に多重量子井戸構造を有する活性層が設けられることで、発光ダイオードとして機能するものである。また、発光素子層１０は、後述するように、半導体発光素子２の要部を構成するものである。

この発光素子層１０は、エッチングストップ層１ｃに積層されるｐ型コンタクト層１１と、ｐ型コンタクト層１１に積層されるｐ型電流拡散層１２と、ｐ型電流拡散層１２に積層されるｐ型クラッド層１３とを有している。また、この発光素子層１０は、ｐ型クラッド層１３に積層される活性層１４と、活性層１４に積層されるｎ型クラッド層１５と、ｎ型クラッド層１５に積層されるとともにキャップ層１ｄの積層対象となるｎ型電流拡散層１６とさらに有している。以下では、発光素子層１０の構成要素について、順番に説明を行う。

（ｐ型コンタクト層）
正孔をキャリアとするｐ型コンタクト層１１は、図示しないｐ電極（正電極部２０：後述する図５参照）を設けるためのものである。本実施の形態のｐ型コンタクト層１１は、エッチングストップ層１ｃと格子整合する化合物半導体で構成される。また、ｐ型コンタクト層１１には、ｐ型不純物がドープされていることが好ましい。

（ｐ型電流拡散層）
正孔をキャリアとするｐ型電流拡散層１２は、ｐ型コンタクト層１１から注入されたキャリア（ここでは正孔）を、活性層１４に向けて面方向に広げる、すなわち、面方向に電流を拡散させるためのものである。本実施の形態のｐ型電流拡散層１２は、ｐ型コンタクト層１１と格子整合する化合物半導体で構成される。また、ｐ型電流拡散層１２には、ｐ型不純物がドープされていることが好ましい。

ここで、ｐ型電流拡散層１２は、ｐ型コンタクト層１１よりも厚さが大きいことが好ましい。また、ｐ型電流拡散層１２は、ｐ型コンタクト層１１よりもバンドギャップが大きいことが好ましい。さらに、ｐ型電流拡散層１２は、ｐ型コンタクト層１１と同じ元素からなるｐ型不純物を含んでいることが好ましい。さらにまた、ｐ型電流拡散層１２は、ｐ型コンタクト層１１よりも不純物濃度が低いことが好ましい。

（ｐ型クラッド層）
正孔をキャリアとするｐ型クラッド層１３は、活性層１４にキャリア（ここでは正孔）を注入し、また、ｎ型クラッド層１５とともに、注入されたキャリア（ここでは正孔および電子）を閉じ込めるためのものである。ｐ型半導体層の一例としてのｐ型クラッド層１３は、ｐ型電流拡散層１２と格子整合する化合物半導体で構成される。また、ｐ型クラッド層１３には、ｐ型不純物がドープされていることが好ましい。

ここで、ｐ型クラッド層１３は、ｐ型電流拡散層１２よりも厚さが小さいことが好ましい。また、ｐ型クラッド層１３は、ｐ型電流拡散層１２よりもバンドギャップが大きいことが好ましい。さらに、ｐ型クラッド層１３は、ｐ型電流拡散層１２と同じ元素からなるｐ型不純物を含んでいることが好ましい。さらにまた、ｐ型クラッド層１３は、ｐ型電流拡散層１２よりも不純物濃度が低いことが好ましい。

（活性層）
発光層の一例としての活性層１４は、通電に伴う電子および正孔の再結合により発光する層である。また、本実施の形態の活性層１４は、所謂多重量子井戸構造（ＭＱＷ）を有している。なお、活性層１４は、基本的に、ｐ型不純物およびｎ型不純物を含まない。ただし、製造時に、ｐ型クラッド層１３からｐ型不純物が拡散してきたり、ｎ型クラッド層１５からｎ型不純物が拡散してきたりすることがあり得る。

本実施の形態の活性層１４は、ｐ型クラッド層１３に積層されるｐ側外部障壁層１４１と、ｐ側外部障壁層１４１に積層される第１井戸層１４２１と、第１井戸層１４２１に積層される第１内部障壁層１４３１と、第１内部障壁層１４３１に積層される第２井戸層１４２２と、第２井戸層１４２２に積層される第２内部障壁層１４３２と、第２内部障壁層１４３２に積層される第３井戸層１４２３と、第３井戸層１４２３に積層されるとともにｎ型クラッド層１５の積層対象となるｎ側外部障壁層１４４とを備えている。このように、本実施の形態の活性層１４は、３つの井戸層（第１井戸層１４２１〜第３井戸層１４２３）と、井戸層よりも層数が１つ多い障壁層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）を有している。

なお、以下の説明では、第１井戸層１４２１〜第３井戸層１４２３を、まとめて、井戸層１４２と称することがある。また、以下の説明では、第１内部障壁層１４３１および第２内部障壁層１４３２を、まとめて、内部障壁層１４３と称することがある。さらに、以下の説明では、ｐ側外部障壁層１４１、内部障壁層１４３およびｎ側外部障壁層１４４を、まとめて、障壁層と称することがある。

〔ｐ側外部障壁層〕
ｐ側障壁層の一例としてのｐ側外部障壁層１４１は、第１内部障壁層１４３１とともに、第１井戸層１４２１を挟み込む層である。本実施の形態のｐ側外部障壁層１４１は、ｐ型クラッド層１３および井戸層１４２と格子整合する化合物半導体で構成される。

〔井戸層〕
井戸層１４２を構成する第１井戸層１４２１は、自身に隣接するｐ側外部障壁層１４１および第１内部障壁層１４３１によって挟み込まれる層である。また、井戸層１４２を構成する第２井戸層１４２２は、自身に隣接する第１内部障壁層１４３１および第２内部障壁層１４３２によって挟み込まれる層である。さらに、井戸層１４２を構成する第３井戸層１４２３は、自身に隣接する第２内部障壁層１４３２およびｎ側外部障壁層１４４によって挟み込まれる層である。本実施の形態の井戸層１４２は、障壁層と格子整合する化合物半導体で構成される。

〔内部障壁層〕
内部障壁層１４３を構成する第１内部障壁層１４３１は、一方の側でｐ側外部障壁層１４１とともに、第１井戸層１４２１を挟み込む層であり、且つ、他方の側で第２内部障壁層１４３２とともに、第２井戸層１４２２を挟み込む層である。また、内部障壁層１４３を構成する第２内部障壁層１４３２は、一方の側で第１内部障壁層１４３１とともに、第２井戸層１４２２を挟み込む層であり、且つ、他方の側でｎ側外部障壁層１４４とともに、第３井戸層１４２３を挟み込むための層である。本実施の形態の内部障壁層１４３は、井戸層１４２と格子整合する化合物半導体で構成される。

〔ｎ側外部障壁層〕
ｎ側障壁層の一例としてのｎ側外部障壁層１４４は、第２内部障壁層１４３２とともに、第３井戸層１４２３を挟み込むための層である。本実施の形態のｎ側外部障壁層１４４は、井戸層１４２およびｎ型クラッド層１５と格子整合する化合物半導体で構成される。

〔井戸層を構成する材料について〕
本実施の形態の井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）は、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＡｓ_ｚＰ_１−ｚ（０≦ｘ≦０．２，０．７≦ｙ≦１．０，０．７≦ｚ≦１．０）で構成されている。ここで、井戸層１４２は、上記組成のうち、Ｉｎ_ａＧａ_１−ａＡｓ（０＜ａ≦０．４）で構成することが好ましい。また、発光波長を８５０±２０ｎｍとする場合において、井戸層１４２の適正なＩｎ組成は、井戸層１４２の厚さ、井戸層１４２の層数や後述する障壁層の組成によって変化するが、井戸層１４２をＩｎ_ａＧａ_１−ａＡｓ（０．０６≦ａ≦０．３４）で構成することが好ましい。そして、井戸層１４２は、直接遷移型の化合物半導体で構成することが望ましい。なお、本実施の形態では、Ｉｎが第１のＩＩＩ族元素に、Ｇａが第２のＩＩＩ族元素に、Ａｌが第３のＩＩＩ族元素に、それぞれ対応している。

〔障壁層を構成する材料について〕
本実施の形態の障壁層（ｐ側外部障層１４１、内部障壁層１４３およびｎ側外部障壁層１４４）は、Ａｌ_ｕＧａ_１−ｕＡｓ（０≦ｕ≦１）または（Ａｌ_ｖＧａ_１−ｂ）_ｗＩｎ_１−ｗＰ（０≦ｖ≦１、０．４≦ｗ≦０．６）で構成されている。ここで、障壁層は、上記組成のうち、Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成することが好ましい。そして、障壁層も、直接遷移型の化合物半導体で構成することが望ましい。

〔井戸層と障壁層との関係〕
多重量子井戸構造を有する活性層１４では、障壁層のバンドギャップが、井戸層１４２のバンドギャップよりも大きくなるよう、それぞれを構成する化合物半導体が選択される。特に、本実施の形態では、障壁層と井戸層１４２とのバンドギャップの差が０．６ｅＶ以上となるように、材料の選択が行われる。そして、井戸層１４２を（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＡｓ_ｚＰ_１−ｚ（０≦ｘ≦０．２，０．７≦ｙ≦１．０，０．７≦ｚ≦１．０）で構成した場合、その発光波長は、７３０ｎｍ〜１０５０ｎｍの範囲内となる。また、井戸層１４２をＩｎ_ａＧａ_１−ａＡｓ（０＜ａ≦０．４）で構成した場合、その発光波長は、８００ｎｍ〜１０５０ｎｍの範囲内となる。

ここで、第１井戸層１４２１は、ｐ側外部障壁層１４１よりも厚さが小さいことが好ましい。また、第１内部障壁層１４３１は、第１井戸層１４２１よりも厚さが大きいことが好ましい。さらに、第２井戸層１４２２は、第１内部障壁層１４３１よりも厚さが小さいことが好ましい。さらにまた、第２内部障壁層１４３２は、第２井戸層１４２２よりも厚さが大きいことが好ましい。また、第３井戸層１４２３は、第２内部障壁層１４３２よりも厚さが小さいことが好ましい。そして、ｎ側外部障壁層１４４は、第３井戸層１４２３よりも厚さが大きいことが好ましい。

したがって、障壁層を構成する各層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）は、井戸層１４２を構成する各層（第１井戸層１４２１〜第３井戸層１４２３）よりも、厚さが大きいことが好ましい。

〔ｐ型クラッド層とｐ側外部障壁層との関係〕
また、ｐ側外部障壁層１４１は、ｐ型クラッド層１３よりも厚さが大きいことが好ましい。そして、ｐ型クラッド層１３は、ｐ側外部障壁層１４１よりもバンドギャップが大きいか同じことが好ましい。

〔ｎ側外部障壁層とｎ型クラッド層との関係〕
また、ｎ型クラッド層１５は、ｎ側外部障壁層１４４よりも厚さが大きいことが好ましい。そして、ｎ型クラッド層１５は、ｎ側外部障壁層１４４よりもバンドギャップが大きいか同じことが好ましい。

〔ｐ側外部障壁層と内部障壁層との関係〕
また、ｐ側外部障壁層１４１は、内部障壁層１４３を構成する各層（第１内部障壁層１４３１および第２内部障壁層１４３２）よりも厚さが大きいことが好ましい。そして、ｐ側外部障壁層１４１は、内部障壁層１４３を構成する各層よりもバンドギャップが大きいか同じであることが好ましい。

〔内部障壁層とｎ側外部障壁層との関係〕
また、ｎ側外部障壁層１４４は、内部障壁層１４３を構成する各層（第１内部障壁層１４３１および第２内部障壁層１４３２）よりも厚さが大きいことが好ましい。そして、ｎ側外部障壁層１４４は、内部障壁層１４３を構成する各層よりもバンドギャップが大きいか同じであることが好ましい。

〔ｐ側外部障壁層とｎ側外部障壁層との関係〕
また、ｐ側外部障壁層１４１は、ｎ側外部障壁層１４４よりも厚さが大きいことが好ましい。そして、ｐ側外部障壁層１４１とｎ側外部障壁層１４４とは、バンドギャップが同じであることが好ましい。

〔第１内部障壁層と第２内部障壁層との関係〕
また、内部障壁層１４３を構成する第１内部障壁層１４３１と第２内部障壁層１４３２とは、厚さが同じであることが好ましい。そして、第１内部障壁層１４３１と第２内部障壁層１４３２とは、バンドギャップが同じであることが好ましい。

〔第１井戸層と第２井戸層と第３井戸層の関係〕
また、井戸層１４２を構成する第１井戸層１４２１と第２井戸層１４２２と第３井戸層１４２３とは、厚さが同じであることが好ましい。そして、第１井戸層１４２１と第２井戸層１４２２と第３井戸層１４２３とは、バンドギャップが同じであることが好ましい。

（ｎ型クラッド層）
電子をキャリアとするｎ型クラッド層１５は、活性層１４にキャリア（ここでは電子）を注入し、また、ｐ型クラッド層１３とともに、注入されたキャリア（ここでは正孔および電子）を閉じ込めるためのものである。ｎ型半導体層の一例としてのｎ型クラッド層１５は、ｎ側外部障壁層１４４と格子整合する化合物半導体で構成される。また、ｎ型クラッド層１５には、ｎ型不純物がドープされていることが好ましい。

（ｎ型電流拡散層）
電子をキャリアとするｎ型電流拡散層１６は、図示しないｎ電極（負電極部３０：後述する図５参照）を設けるためのものである。また、ｎ型電流拡散層１６は、外部から注入されたキャリア（ここでは電子）を、活性層１４に向けて面方向に広げる、すなわち、面方向に電流を拡散させるためのものである。このように、本実施の形態のｎ型電流拡散層１６は、ｎ型コンタクト層としての機能を兼ね備えている。本実施の形態のｎ型電流拡散層１６は、ｎ型クラッド層１５と格子整合する化合物半導体で構成される。また、ｎ型電流拡散層１６には、ｎ型不純物がドープされていることが好ましい。

ここで、ｎ型電流拡散層１６は、ｎ型クラッド層１５よりも厚さが大きいことが好ましい。また、ｎ型電流拡散層１６は、ｎ型クラッド層１５よりもバンドギャップが小さいことが好ましい。さらに、ｎ型電流拡散層１６は、ｎ型クラッド層１５と同じ元素からなるｎ型不純物を含んでいることが好ましい。さらにまた、ｎ型電流拡散層１６は、ｎ型クラッド層１５よりも不純物濃度が低いことが好ましい。

なお、この例では、ｎ型電流拡散層１６が、ｎ型コンタクト層を兼ねているため、別途ｎ型コンタクト層を設けていない。ただし、これに限られるものではなく、ｎ型電流拡散層１６の上にｎ型コンタクト層を設けてもかまわない。

（ｐ型電流拡散層とｎ型電流拡散層との関係）
また、ｐ型電流拡散層１２は、ｎ型電流拡散層１６よりも厚さが大きいことが好ましい。さらに、ｐ型電流拡散層１２とｎ型電流拡散層１６とは、バンドギャップが同じであることが好ましい。そして、ｐ型電流拡散層１２は、ｎ型電流拡散層１６よりも不純物濃度が高いことが好ましい。

（ｐ型クラッド層とｎ型クラッド層との関係）
また、ｐ型クラッド層１３とｎ型クラッド層１５とは、厚さが同じであることが好ましい。さらに、ｐ型クラッド層１３とｎ型クラッド層１５とは、バンドギャップが同じであることが好ましい。そして、ｐ型クラッド層１３は、ｎ型クラッド層１５よりも不純物濃度が低いことが好ましい。

［キャップ層］
キャップ層１ｄは、成長基板１ａ等の上に積層された発光素子層１０から、各種Ｖ族元素（例えばＡｓやＰ）が離脱するのを抑制するためのものである。本実施の形態のキャップ層１ｄは、ｎ型電流拡散層１６と格子整合する化合物半導体で構成される。

＜半導体層形成基板の製造方法＞
図３は、図２に示す半導体層形成基板１の製造方法を説明するためのフローチャートである。ここで、本実施の形態の半導体層形成基板１は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、成長基板１ａ上に各層を形成することで得られる。ただし、これに限られるものではなく、例えばＭＢＥ（Molecular Beam Epitaxy）法を用いてもかまわない。

［下地層形成工程］
まず、成長基板１ａが設置されたチャンバ内に、キャリアガスと、下地層１ｂを構成する各元素の原料ガスとを供給する（ステップ１０）。ステップ１０では、成長基板１ａ上に、下地層１ｂが積層される。

［エッチングストップ層形成工程］
次に、下地層１ｂを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、エッチングストップ層１ｃを構成する各元素の原料ガスを供給する（ステップ２０）。ステップ２０では、下地層１ｂ上に、エッチングストップ層１ｃが積層される。

［ｐ型コンタクト層形成工程］
続いて、エッチングストップ層１ｃまでを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｐ型コンタクト層１１を構成する各元素の原料ガスを供給する（ステップ３０）。ステップ３０では、エッチングストップ層１ｃ上に、ｐ型コンタクト層１１が積層される。

［ｐ型電流拡散層形成工程］
次いで、ｐ型コンタクト層１１までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｐ型電流拡散層１２を構成する各元素の原料ガスを供給する（ステップ４０）。ステップ４０では、ｐ型コンタクト層１１上に、ｐ型電流拡散層１２が積層される。

［ｐ型クラッド層形成工程］
それから、ｐ型電流拡散層１２までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｐ型クラッド層１３を構成する各元素の原料ガスを供給する（ステップ５０）。ステップ５０では、ｐ型電流拡散層１２上に、ｐ型クラッド層１３が積層される。

［活性層形成工程］
そして、ｐ型クラッド層１３までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、活性層１４を構成する各元素の原料ガスを供給する（ステップ６０）。ステップ６０では、ｐ型クラッド層１３上に、活性層１４が積層される。なお、活性層１４の、より詳細な製造方法については後述する。

［ｎ型クラッド層形成工程］
次に、活性層１４までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｎ型クラッド層１５を構成する各元素の原料ガスを供給する（ステップ７０）。ステップ７０では、活性層１４上に、ｎ型クラッド層１５が積層される。

［ｎ型電流拡散層形成工程］
続いて、ｎ型クラッド層１５までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｎ型電流拡散層１６を構成する各元素の原料ガスを供給する（ステップ８０）。ステップ８０では、ｎ型クラッド層１５上に、ｎ型電流拡散層１６が積層される。

［キャップ層形成工程］
そして、ｎ型電流拡散層１６までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、キャップ層１ｄを構成する各元素の原料ガスを供給する（ステップ９０）。ステップ９０では、ｎ型電流拡散層１６上に、キャップ層１ｄが積層される。
以上により、成長基板１ａに、下地層１ｂと、エッチングストップ層１ｃと、発光素子層１０と、キャップ層１ｄとを、この順に積層してなる半導体層形成基板１が得られる。

＜活性層の製造方法＞
では、ここで、上記ステップ６０の活性層形成工程について、より詳細な説明を行う。
図４は、活性層１４の製造方法を説明するためのフローチャートである。

（ｐ側外部障壁層形成工程）
まず、ｐ型クラッド層１３までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｐ側外部障壁層１４１を構成する各元素の原料ガスを供給する（ステップ６１）。ステップ６１では、ｐ型クラッド層１３上に、ｐ側外部障壁層１４１が積層される。

（第１井戸層形成工程）
次に、ｐ側外部障壁層１４１までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第１井戸層１４２１を構成する各元素の原料ガスを供給する（ステップ６２）。ステップ６２では、ｐ側外部障壁層１４１上に、第１井戸層１４２１が積層される。

（第１内部障壁層形成工程）
続いて、第１井戸層１４２１までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第１内部障壁層１４３１を構成する各元素の原料ガスを供給する（ステップ６３）。ステップ６３では、第１井戸層１４２１上に、第１内部障壁層１４３１が積層される。

（第２井戸層形成工程）
次いで、第１内部障壁層１４３１までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第２井戸層１４２２を構成する各元素の原料ガスを供給する（ステップ６４）。ステップ６４では、第１内部障壁層１４３１上に、第２井戸層１４２２が積層される。

（第２内部障壁層形成工程）
次に、第２井戸層１４２２までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第２内部障壁層１４３２を構成する各元素の原料ガスを供給する（ステップ６５）。ステップ６５では、第２井戸層１４２２上に、第２内部障壁層１４３２が積層される。

（第３井戸層形成工程）
続いて、第２内部障壁層１４３２までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、第３井戸層１４２３を構成する各元素の原料ガスを供給する（ステップ６６）。ステップ６６では、第２内部障壁層１４３２上に、第３井戸層１４２３が積層される。

（ｎ側外部障壁層形成工程）
そして、第３井戸層１４２３までを積層した成長基板１ａが設置されたチャンバ内に、引き続きキャリアガスを供給するとともに、ｎ側外部障壁層１４４を構成する各元素の原料ガスを供給する（ステップ６７）。ステップ６７では、第３井戸層１４２３上に、ｎ側外部障壁層１４４が積層される。
以上により、ｐ側外部障壁層１４１、内部障壁層１４３（第１内部障壁層１４３１および第２内部障壁層１４３２）およびｎ側外部障壁層１４４と、井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）とを含む、活性層１４が得られる。

＜半導体発光素子の構成＞
図５は、発光素子層１０を含む半導体発光素子２の断面構成を示す図である。この半導体発光素子２は、上述した半導体層形成基板１を出発材料とし、種々の加工を施すことによって得られる。ただし、図５から明らかなように、半導体発光素子２は、発光素子層１０を含む一方、発光素子層１０とともに半導体層形成基板１を構成していた、成長基板１ａ、下地層１ｂ、エッチングストップ層１ｃおよびキャップ層１ｄを含んでいない。

この半導体発光素子２は、上述した発光素子層１０と、発光素子層１０のｐ型コンタクト層１１に接続される正電極部２０と、発光素子層１０のｎ型電流拡散層１６に接続される負電極部３０とを備えている。ここで、正電極部２０は、発光素子層１０のｐ電極として機能する。一方、負電極部３０は、発光素子層１０のｎ電極として機能する。また、負電極部３０は、発光素子層１０から負電極部３０側に出力される光を、正電極部２０側に反射する反射膜としても機能する。ここで、負電極部３０は、半導体発光素子２の図中下側に、ほぼ全面にわたって形成される。これに対し、正電極部２０は、半導体発光素子２の図中上側に、一部領域に島状に形成される。

［正電極部］
正電極部２０には、導電性を有し且つｐ型コンタクト層１１とオーミック接触する各種金属を用いることができ、また、複数の金属層を積層した構成とすることもできる。

［負電極部］
負電極部３０は、発光素子層１０のｎ型電流拡散層１６に積層されるｎ電極層３１と、ｎ電極層３１に積層される反射層３２と、反射層３２に積層される拡散防止層３３とを備えている。また、負電極部３０は、拡散防止層３３に積層される接合層３４と、接合層３４に積層される内部電極層３５と、内部電極層３５に積層される支持基板３６と、支持基板３６に積層されて外部に露出する外部電極層３７とをさらに備えている。

（ｎ電極層）
ｎ電極層３１は、発光素子層１０に対し、面方向に電流を拡散させて供給するために設けられる。そして、ｎ電極層３１は、厚さ方向に貫通する複数の貫通孔が設けられた透光層３１１と、これら複数の貫通孔のそれぞれを充填するように設けられた複数の柱状電極層３１２とを有している。

〔透光層〕
透光層３１１は、絶縁性を有しており、発光素子層１０から出力される光を透過する。そして、透光層３１１には、ＳｉＯ_２等を用いることができる。

〔柱状電極層〕
柱状電極層３１２は、導電性を有しており、発光素子層１０のｎ型電流拡散層１６とオーミック接触する。そして、柱状電極層３１２には、ＡｕＧｅ等を用いることができる。

（反射層）
反射層３２は、導電性を有しており、発光素子層１０から出力される光を反射する。そして、反射層３２には、ＡｇＰｄＣｕ（ＡＰＣ）合金、Ａｕ、Ｃｕ、Ａｇ、Ａｌ、Ｐｔ等の金属あるいはこれらの合金等を用いることができる。

（拡散防止層）
拡散防止層３３は、導電性を有しており、接合層３４や支持基板３６等に含まれる金属が、反射層３２側に拡散して反射層３２と反応するのを抑制するために設けられる。そして、拡散防止層３３には、Ｎｉ、Ｔｉ、Ｐｔ、Ｃｒ、Ｔａ、Ｗ、Ｍｏ等の金属を用いることができ、また、これらから選ばれた複数の金属層を積層した構成とすることもできる。

（接合層）
接合層３４は、導電性を有しており、発光素子層１０に形成された拡散防止層３３と、支持基板３６に形成された内部電極層３５とを接合するために設けられる。そして、接合層３４には、化学的に安定で、融点の低いＡｕ系の共晶金属等を用いることができる。なお、Ａｕ系の共晶金属としては、例えば、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｉ、ＡｕＩｎ等が挙げられる。

（内部電極層）
内部電極層３５は、導電性を有しており、接合層３４と支持基板３６とを電気的に接続するために設けられる。そして、内部電極層３５には、各種金属材料を用いることができ、また、複数の金属層を積層した構成とすることもできる。

（支持基板）
支持基板３６は、導電性を有しており、半導体層形成基板１から成長基板１ａ等を取り外すことで得られる発光素子層１０を、物理的に支持するために設けられる。この例では、発光素子層１０と支持基板３６との間に反射層３２を設けているため、支持基板３６として、発光素子層１０から出力される光を吸収する材料を用いることもできる。そして、支持基板３６には、半導体ウエハ、例えば、Ｇｅウエハ、Ｓｉウエハ、ＧａＡｓウエハ、ＧａＰウエハ等を用いることができる。

（外部電極層）
外部電極層３７は、導電性を有しており、外部に設けられた配線（図示せず）と電気的に接続するために設けられる。そして、外部電極層３７には、各種金属材料を用いることができ、また、複数の金属層を積層した構成とすることもできる。

＜半導体発光素子の製造方法＞
次に、図５に示す半導体発光素子２の製造方法を、具体例を挙げて説明する。
図６は、半導体発光素子２の製造方法を説明するためのフローチャートである。

［キャップ層除去工程］
まず、半導体層形成基板１からキャップ層１ｄを除去する（ステップ１００）。これにより、半導体層形成基板１の表面すなわち成長基板１ａとは反対側の面には、発光素子層１０を構成するｎ型電流拡散層１６が露出する。

［負電極部形成工程］
次に、成長基板１ａと下地層１ｂとエッチングストップ層１ｃと発光素子層１０とを有する半導体層形成基板１のｎ型電流拡散層１６上に、負電極部３０を形成する（ステップ１１０）。ここで、ステップ１１０の負電極部形成工程は、以下に説明する複数の工程（この例ではステップ１１１〜ステップ１１７）を含んでいる。

（ｎ電極層形成工程）
ステップ１１０の負電極部形成工程では、最初に、発光素子層１０のｎ型電流拡散層１６上にｎ電極層３１を形成する（ステップ１１１）。ただし、ステップ１１１のｎ電極層形成工程では、先に透光層３１１を形成し（ステップ１１１ａ）、続いて柱状電極層３１２を形成する（ステップ１１１ｂ）。

〔透光層形成工程〕
ステップ１１１ａの透光層形成工程では、ｎ型電流拡散層１６上にＣＶＤによりＳｉＯ_２を全面にわたって積層した後、柱状電極層３１２の形成対象となる部位にエッチングによる孔あけ加工を施し、複数の貫通孔を形成する。このとき、ＳｉＯ_２の厚さは０．３μｍ程度とする。これにより、ＳｉＯ_２からなる透光層３１１が得られる。

〔柱状電極層形成工程〕
ステップ１１１ｂの柱状電極層形成工程では、透光層３１１に形成された複数の貫通孔のそれぞれに、蒸着によりＡｕＧｅを充填し、複数の柱状電極層３１２を形成する。このとき、ＡｕＧｅの厚さは透光層３１１の厚さと同じにする。以上により、透光層３１１と複数の柱状電極層３１２とを含むｎ電極層３１が得られる。

（反射層形成工程）
次に、ｎ電極層３１上に、蒸着によりＡｕを積層し、反射層３２を形成する（ステップ１１２）。このとき、反射層３２の厚さは０．７μｍ程度とする。

（拡散防止層形成工程）
続いて、反射層３２上に、蒸着によりＰｔおよびＴｉをこの順に積層し、Ｐｔ層とＴｉ層とを積層してなる拡散防止層３３を形成する（ステップ１１３）。このとき、拡散防止層３３の厚さは０．５μｍ程度とする。

（接合層形成工程）
次いで、拡散防止層３３上に、蒸着によりＡｕＧｅを積層し、接合層３４を形成する（ステップ１１４）。このとき、接合層３４の厚さは１．０μｍ程度とする。この時点では、キャップ層１ｄを除く半導体層形成基板１の、発光素子層１０におけるｎ型電流拡散層１６には、ｎ電極層３１、反射層３２、拡散防止層３３および接合層３４が積層された状態となっている。以下では、キャップ層１ｄを除く半導体層形成基板１に、ｎ電極層３１〜接合層３４を積層したものを、『第１積層体』と称する。

（内部電極層形成工程）
また、上記第１積層体とは別に、Ｇｅウエハからなる支持基板３６を用意する。そして、この支持基板３６の一方の面（表面）に、蒸着によりＰｔおよびＡｕをこの順に積層し、Ｐｔ層とＡｕ層とを積層してなる内部電極層３５を形成する（ステップ１１５）。このとき、内部電極層３５の厚さは、Ｐｔ層は０．１μｍ程度、Ａｕ層は０．５μｍ程度とする。

（外部電極層形成工程）
次に、上記支持基板３６の他方の面（裏面）に、蒸着によりＰｔおよびＡｕをこの順に積層し、Ｐｔ層とＡｕ層とを積層してなる外部電極層３７を形成する（ステップ１１６）。このとき、外部電極層３７の厚さは、Ｐｔ層は０．１μｍ程度、Ａｕ層は０．５μｍ程度とする。この時点では、支持基板３６の表面には内部電極層３５が、その裏面には外部電極層３７が、それぞれ積層された状態となっている。以下では、支持基板３６に内部電極層３５および外部電極層３７を積層したものを、『第２積層体』と称する。

（接合工程）
それから、上記第１積層体における接合層３４と、上記第２積層体における内部電極層３５とを対峙且つ接触させた状態で、加熱および加圧を行うことにより、第１積層体と第２積層体とを接合する（ステップ１１７）。このとき、加熱温度は４００℃程度とし、加える圧力は５００ｋｇｆ程度とする。この時点では、成長基板１ａおよび発光素子層１０を含む半導体層形成基板１と、支持基板３６を含む負電極部３０とが積層された状態となっている。以下では、これら両者を積層したものを、『第３積層体』と称する。
以上により、ステップ１１０の負電極部形成工程が完了する。

［成長基板除去工程］
続いて、上記第３積層体に対し、ウェットエッチングを行うことで、半導体層形成基板１における成長基板１ａ、下地層１ｂおよびエッチングストップ層１ｃと発光素子層１０とを分離し、第３積層体から成長基板１ａを除去する（ステップ１２０）。この時点では、発光素子層１０と負電極部３０とが積層された状態となっており、発光素子層１０のｐ型コンタクト層１１が外部に露出している。以下では、発光素子層１０と負電極部３０とを積層したものを、『第４積層体』と称する。なお、第４積層体のｐ型コンタクト層１１側には、必要に応じて研磨を施すことで、下地層１ｂおよびエッチングストップ層１ｃを完全に除去しておくことが望ましい。

［正電極部形成工程］
次いで、上記第４積層体における発光素子層１０のｐ型コンタクト層１１上に、複数の正電極部２０を形成する（ステップ１３０）。この例では、ｐ型コンタクト層１１上に、蒸着によりＡｕＢｅ−Ｎｉ合金、ＴｉおよびＡｕをこの順に積層し、ＡｕＢｅ−Ｎｉ合金層、Ｔｉ層およびＡｕ層をこの順に積層してなる正電極部２０を得る。このとき、正電極部２０の厚さは、ＡｕＢｅ−Ｎｉ合金層は０．５μｍ程度、Ｔｉ層は０．２μｍ程度、Ａｕ層は１．０μｍ程度とする。この時点では、発光素子層１０と負電極部３０とを積層してなる第４積層体のうち、発光素子層１０のｐ型コンタクト層１１が形成されている面に、複数の正電極部２０がマトリクス上に配置された状態となっている。以下では、発光素子層１０に負電極部３０および複数の正電極部２０を積層したものを、『第５積層体』と称する。

［ｐ型コンタクト層除去工程］
次に、第５積層体におけるｐ型コンタクト層１１のうち、複数の正電極部２０によって覆われることなく外部に露出している領域を、ウェットエッチング等によって除去する（ステップ１４０）。ステップ１４０のｐ型コンタクト層除去工程では、ｐ型コンタクト層１１の一部に加えて、ｐ型電流拡散層１２のうち、ｐ型コンタクト層１１側に存在している一部の領域も除去する。この時点では、ｐ型電流拡散層１２のうち、外部に露出するようになった部位に、ウェットエッチングに伴う微小な凹凸が形成された状態となっている。以下では、第５積層体からｐ型コンタクト層１１およびｐ型電流拡散層１２の各一部を除去したものを、『第６積層体』と称する。

［分割工程］
最後に、上記第６積層体をダイシングすることにより、第６積層体を複数の半導体発光素子２に分割する（ステップ１５０）。ステップ１５０の分割工程では、各半導体発光素子２のそれぞれに正電極部２０が１つずつ含まれるように、個片化を行う。
以上により、それぞれが発光素子層１０と正電極部２０と負電極部３０とを有する、図５に示す半導体発光素子２が得られる。
そして、このようにして得られた半導体発光素子２と、半導体受光素子３と、発光素子側電極４と、受光素子側電極５と、レンズ６と、透明樹脂部７と、不透明樹脂部８とを用いて、図１に示すフォトカプラ１００が得られる。

＜フォトカプラの動作＞
では、図１に示すフォトカプラ１００の動作について説明を行う。
発光素子側電極４を介して、半導体発光素子２に発光信号が供給されると、半導体発光素子２は、発光信号に応じて発光する。より具体的に説明すると、半導体発光素子２は、発光信号に応じた点灯／消灯を行う。そして、半導体発光素子２が出力した光は、レンズ６によって集光されるとともに、透明樹脂部７を介して半導体受光素子３へと向かう。

半導体発光素子２からの光を半導体受光素子３が受光すると、半導体受光素子３は、その受光量に応じた受光信号を出力する。この受光信号は、受光素子側電極５を介して、外部へと出力される。この間、不透明樹脂部８は、外部からの光が半導体受光素子３に到達するのを規制しており、この受光信号にノイズが混入するのを抑制している。

その結果、フォトカプラ１００では、光学的には結合される一方、電気的には絶縁された状態で、信号の伝達を行うことができる。このとき、例えば予め定められた方式にて変調したパルス信号等の発光信号を用いるようにすれば、フォトカプラ１００を介して高速なデータ通信を行うことも可能である。

＜半導体発光素子の動作＞
次に、フォトカプラ１００に設けられた、図５に示す半導体発光素子２の発光動作について説明を行う。
半導体発光素子２の正電極部２０および負電極部３０に順方向電圧を印加すると、発光素子層１０には、ｐ型コンタクト層１１からｎ型電流拡散層１６に向かう順方向電流が流れる。このとき、ｐ型電流拡散層１２およびｎ型電流拡散層１６は、流れる順方向電流を面方向に拡散することで、ｐ型クラッド層１３、活性層１４およびｎ型クラッド層１５を含む発光層に流れる順方向電流が、面方向においてより均一となるように機能している。そして、発光層に順方向電流が流れることにより、発光層は、活性層１４を構成する各井戸層１４２の組成に応じた波長の光を出力する。

このとき、発光層からは、主としてｐ型電流拡散層１２側（図５において上側）とｎ型電流拡散層１６側（図５において下側）とに向かって、光が出力される。このとき、発光層から図５の上側に出力される光は、ｐ型電流拡散層１２を介して半導体発光素子２の外部に出力される（図中矢印方向参照）。これに対し、発光層から図５の下側に出力される光は、反射層３２によって反射され、ｐ型電流拡散層１２側に向かい、ｐ型電流拡散層１２を介して半導体発光素子２の外部に出力される。

＜その他＞
なお、本実施の形態では、活性層１４を構成する井戸層１４２を、第１井戸層１４２１〜第３井戸層１４２３の３層で構成していたが、井戸層１４２の層数は適宜設計変更して差し支えない。ただし、キャリアの閉じ込め効果を増大し、電子および正孔の再結合確率を高めるとともに、応答速度を高速化するという観点からすれば、井戸層１４２の層数は１０層以下、より好ましくは５層以下とすることが望ましい。
また、井戸層１４２を構成する各層の厚さは、量子効果が得られる厚さであることが好ましく、３．３ｎｍ〜７ｎｍの範囲であることが好ましい。

また、本実施の形態では、成長基板１ａ上に、ｐ型半導体層（ｐ型コンタクト層１１、ｐ型電流拡散層１２およびｐ型クラッド層１３）、活性層１４およびｎ型半導体層（ｎ型クラッド層１５およびｎ型電流拡散層１６）を、この順に形成することで、半導体層形成基板１を得ていたが、これに限られるものではない。例えば、成長基板１ａ上に、ｎ型半導体層、活性層１４およびｐ型半導体層を、この順に形成することで、半導体層形成基板１を得るようにしてもかまわない。

さらに、本実施の形態では、発光素子層１０を含む半導体発光素子２として、反射層３２を備えた構成を例として説明を行ったが、半導体発光素子２の構造については、適宜設計変更して差し支えない。

さらにまた、本実施の形態では、半導体発光素子２を用いてフォトカプラ１００を構成する場合を例として説明を行ったが、これに限られるものではない。例えば、半導体発光素子２を単体で光源等として用いてもよいし、半導体受光素子３とともに物体の有無や位置を検出するフォトインタラプタ（光伝達装置の一例）を構成してもよい。

以下、実施例に基づいて本発明をさらに詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。
本発明者は、活性層１４の構成を種々異ならせた半導体層形成基板１の作製を行うとともに、これら半導体層形成基板１から得られた半導体発光素子２に関し、各種特性に関する評価を行った。

ここで、表１は実施例１の、表２は実施例２の、表３は実施例３の、それぞれの半導体層形成基板１の層構成を示している。また、表４は比較例１の、表５は比較例２の、表６は比較例３の、それぞれの半導体発光素子２の層構成を示している。

＜実施例１の半導体層形成基板＞
では、表１を参照しつつ、実施例１の半導体層形成基板１について説明を行う。

［成長基板］
成長基板１ａには、ｐ型不純物であるＺｎ（亜鉛）を添加した、ＧａＡｓ単結晶からなるウエハを用いた。そして、成長基板１ａの厚さは３５０（μｍ）とし、成長基板１ａにおける結晶成長面のオフ角は１５°（表１には「１５ｏｆｆＡ」と表記、以下同様）とした。

［下地層］
下地層１ｂには、ＧａＡｓを用いた。下地層１ｂには、ｐ型不純物であるＣ（炭素）を、１．０×１０^１８〜２．０×１０^１８（表１には「１．０〜２．０Ｅ＋１８」と表記、以下同様）の濃度となるように添加した。下地層１ｂの厚さは０．５（μｍ）とした。

［エッチングストップ層］
エッチングストップ層１ｃには、Ａｌ_０．２５Ｇａ_０．２５Ｉｎ_０．５Ｐ（表１には「Ａｌ０．２５Ｇａ０．２５Ｉｎ０．５Ｐ」と表記、以下同様）を用いた。エッチングストップ層１ｃには、ｐ型不純物であるＭｇ（マグネシウム）を、１．０×１０^１８の濃度となるように添加した。エッチングストップ層１ｃの厚さは０．５（μｍ）とした。

［発光素子層］
発光素子層１０の構成は以下の通りである。なお、ここでは、発光素子層１０（より具体的には活性層１４）の発光波長（設計値）を８５０ｎｍとした。

（ｐ型コンタクト層）
ｐ型コンタクト層１１には、ＧａＡｓを用いた。ｐ型コンタクト層１１には、ｐ型不純物であるＣを、８．０×１０^１９の濃度となるように添加した。ｐ型コンタクト層１１の厚さは０．０５（μｍ）とした。

（ｐ型電流拡散層）
ｐ型電流拡散層１２には、Ａｌ_０．２５Ｇａ_０．７５Ａｓを用いた。ｐ型電流拡散層１２には、ｐ型不純物であるＣを、１．０×１０^１８の濃度となるように添加した。ｐ型電流拡散層１２の厚さは５（μｍ）とした。

（ｐ型クラッド層）
ｐ型クラッド層１３には、Ａｌ_０．４５Ｇａ_０．５５Ａｓを用いた。ｐ型クラッド層１３には、ｐ型不純物であるＣを、８．０×１０^１７の濃度となるように添加した。ｐ型クラッド層１３の厚さは０．２（μｍ）とした。

（活性層）
活性層１４の構成は以下の通りである。

〔ｐ側外部障壁層〕
ｐ側外部障壁層１４１には、Ａｌ_０．４５Ｇａ_０．５５Ａｓを用いた。ｐ側外部障壁層１４１には、ｐ型不純物およびｎ型不純物を添加していない（アンドープ（表１には「ＵＮ」と表記、以下同様））。ｐ側外部障壁層１４１の厚さは０．３（μｍ）とした。

〔第１井戸層〕
第１井戸層１４２１には、Ｉｎ_０．１９Ｇａ_０．８１Ａｓを用いた。第１井戸層１４２１には、ｐ型不純物およびｎ型不純物を添加していない。第１井戸層１４２１の厚さは０．００４（μｍ）とした。

〔第１内部障壁層〕
第１内部障壁層１４３１には、Ａｌ_０．４５Ｇａ_０．５５Ａｓを用いた。第１内部障壁層１４３１には、ｐ型不純物およびｎ型不純物を添加していない。第１内部障壁層１４３１の厚さは０．００７（μｍ）とした。

〔第２井戸層〕
第２井戸層１４２２には、Ｉｎ_０．１９Ｇａ_０．８１Ａｓを用いた。第２井戸層１４２２には、ｐ型不純物およびｎ型不純物を添加していない。第２井戸層１４２２の厚さは０．００４（μｍ）とした。

〔第２内部障壁層〕
第２内部障壁層１４３２には、Ａｌ_０．４５Ｇａ_０．５５Ａｓを用いた。第２内部障壁層１４３２には、ｐ型不純物およびｎ型不純物を添加していない。第２内部障壁層１４３２の厚さは０．００７（μｍ）とした。

〔第３井戸層〕
第３井戸層１４２３には、Ｉｎ_０．１９Ｇａ_０．８１Ａｓを用いた。第３井戸層１４２３には、ｐ型不純物およびｎ型不純物を添加していない。第３井戸層１４２３の厚さは０．００４（μｍ）とした。

〔ｎ側外部障壁層〕
ｎ側外部障壁層１４４には、Ａｌ_０．４５Ｇａ_０．５５Ａｓを用いた。ｎ側外部障壁層１４４には、ｐ型不純物およびｎ型不純物を添加していない。ｎ側外部障壁層１４４の厚さは０．０５（μｍ）とした。

（ｎ型クラッド層）
ｎ型クラッド層１５には、Ａｌ_０．４５Ｇａ_０．５５Ａｓを用いた。ｎ型クラッド層１５には、ｎ型不純物であるＴｅ（テルル）を、１．０×１０^１８の濃度となるように添加した。ｎ型クラッド層１５の厚さは０．２（μｍ）とした。

（ｎ型電流拡散層）
ｎ型電流拡散層１６には、Ａｌ_０．２５Ｇａ_０．７５Ａｓを用いた。ｎ型電流拡散層１６には、ｎ型不純物であるＴｅを、５．０×１０^１７の濃度となるように添加した。ｎ型電流拡散層１６の厚さは３．５（μｍ）とした。

［キャップ層］
キャップ層１ｄには、ＧａＡｓを用いた。キャップ層１ｄには、ｐ型不純物およびｎ型不純物を添加していない。キャップ層１ｄの厚さは０．１（μｍ）とした。

＜実施例２の半導体層形成基板＞
次に、表２を参照しつつ、実施例２の半導体層形成基板１について説明を行う。
実施例２の半導体層形成基板１は、活性層１４を構成する各層の構成材料を除けば、実施例１の半導体層形成基板１と同様の構成を有している。
ここで、実施例２の半導体層形成基板１では、活性層１４を構成する障壁層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）に、実施例１よりもＡｌの比率が低い（Ｇａの比率が高い）、Ａｌ_０．３５Ｇａ_０．６５Ａｓを用いた。また、実施例２の半導体層形成基板１では、活性層１４を構成する井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）に、実施例１よりもＩｎの比率が低い（Ｇａの比率が高い）、Ｉｎ_０．１８Ｇａ_０．８２Ａｓを用いた。

＜実施例３の半導体層形成基板＞
続いて、表３を参照しつつ、実施例３の半導体層形成基板１について説明を行う。
実施例３の半導体層形成基板１は、活性層１４を構成する各層の構成材料を除けば、実施例１、２の半導体層形成基板１と同様の構成を有している。
ここで、実施例３の半導体層形成基板１では、活性層１４を構成する障壁層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）に、実施例２よりもＡｌの比率が低い（Ｇａの比率が高い）、Ａｌ_０．３０Ｇａ_０．７０Ａｓを用いた。また、実施例３の半導体層形成基板１では、活性層１４を構成する井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）に、実施例２よりもＩｎの比率が低い（Ｇａの比率が高い）、Ｉｎ_０．１６Ｇａ_０．８４Ａｓを用いた。

＜比較例１の半導体層形成基板＞
さらに、表４を参照しつつ、比較例１の半導体層形成基板１について説明を行う。
比較例１の半導体層形成基板１は、活性層１４を構成する各層の構成材料を除けば、実施例１〜３の半導体層形成基板１と同様の構成を有している。
ここで、比較例１の半導体層形成基板１では、活性層１４を構成する障壁層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）に、実施例３よりもＡｌの比率が低い（Ｇａの比率が高い）、Ａｌ_０．２５Ｇａ_０．７５Ａｓを用いた。また、比較例１の半導体層形成基板１では、活性層１４を構成する井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）に、実施例３よりもＩｎの比率が低い（Ｇａの比率が高い）、Ｉｎ_０．１４Ｇａ_０．８６Ａｓを用いた。

＜比較例２の半導体層形成基板＞
次いで、表５を参照しつつ、比較例２の半導体層形成基板１について説明を行う。
比較例２の半導体層形成基板１は、活性層１４を構成する各層の構成材料を除けば、実施例１〜３および比較例１の半導体層形成基板１と同様の構成を有している。
ここで、比較例２の半導体層形成基板１では、活性層１４を構成する障壁層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）に、比較例１よりもＡｌの比率が低い（Ｇａの比率が高い）、Ａｌ_０．２０Ｇａ_０．８０Ａｓを用いた。また、比較例２の半導体層形成基板１では、活性層１４を構成する井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）に、比較例１よりもＩｎの比率が低い（Ｇａの比率が高い）、Ｉｎ_０．１２Ｇａ_０．８８Ａｓを用いた。

＜比較例３の半導体層形成基板＞
最後に、表６を参照しつつ、比較例３の半導体層形成基板１について説明を行う。
比較例３の半導体層形成基板１は、活性層１４を構成する各層の構成材料を除けば、実施例１〜３および比較例１、２の半導体層形成基板１と同様の構成を有している。
ここで、比較例３の半導体層形成基板１では、活性層１４を構成する障壁層（ｐ側外部障壁層１４１、第１内部障壁層１４３１、第２内部障壁層１４３２およびｎ側外部障壁層１４４）に、比較例２よりもＡｌの比率が低い（Ｇａの比率が高い）、Ａｌ_０．１５Ｇａ_０．８５Ａｓを用いた。また、比較例３の半導体層形成基板１では、活性層１４を構成する井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）に、比較例２よりもＩｎの比率が低い（Ｇａの比率が高い）、Ｉｎ_０．１１Ｇａ_０．８９Ａｓを用いた。

なお、実施例１〜３および比較例１〜３で、井戸層１４２（第１井戸層１４２１〜第３井戸層１４２３）におけるＩｎおよびＧａの組成が異なっているのは、それぞれの発光波長を、８５０（ｎｍ）に揃えるためである。

＜各実施例および各比較例の半導体層形成基板の関係＞
表７は、各実施例および各比較例の半導体層形成基板１における、活性層１４の物理的な特性を示している。より具体的に説明すると、表７は、各半導体層形成基板１における、障壁層（Ａｌ_ｂＧａ_１−ｂＡｓ）のＡｌ組成比ｂと、障壁層のバンドギャップＥｇＢ（ｅＶ）と、井戸層１４２（Ｉｎ_ａＧａ_１−ａＡｓ）のＩｎ組成比ａと、井戸層１４２のバンドギャップＥｇＷ（ｅＶ）と、障壁層と井戸層１４２とのバンドギャップ差ΔＥ（＝ＥｇＢ−ＥｇＷ）との関係を示している。

まず、表７より、比較例３、比較例２、比較例１、実施例３、実施例２、実施例１の順で、障壁層のＡｌ組成比ｂが大きくなっていく（Ａｌの比率が上がり、Ｇａの比率が下がる）ことがわかる。

また、表７より、障壁層のＡｌ組成比ｂが増加するほど、障壁層のバンドギャップＥｇＢが増大していくことがわかる。なお、表７に（参考）として示したように、ｂ＝１とした場合、すなわち、障壁層をＡｌＡｓで構成した場合、障壁層のバンドギャップＥｇＢは２．１７（ｅＶ）となる。

さらに、表７より、井戸層１４２のＩｎ組成比ａが増加するほど、井戸層１４２のバンドギャップＥｇＷが減少していくことがわかる。なお、表７に（参考）として示したように、ａ＝０．２とした場合、すなわち、井戸層１４２をＩｎ_０．２Ｇａ_０．８Ａｓで構成した場合、井戸層のバンドギャップＥｇＷは１．１４（ｅＶ）となる。

そして、この例においては、比較例３、比較例２、比較例１、実施例３、実施例２、実施例１の順で、障壁層のＡｌ組成比ｂが増加（バンドギャップＥｇＢが増大）し、且つ、井戸層１４２のＩｎ組成比ａが増加（バンドギャップＥｇＷが減少）している。その結果、表７に示したように、比較例３、比較例２、比較例１、実施例３、実施例２、実施例１の順で、バンドギャップ差ΔＥが増加している。なお、表７に（参考）として示したように、障壁層をＡｌＡｓで構成し、且つ、井戸層１４２をＩｎ_０．２Ｇａ_０．８Ａｓで構成した場合、バンドギャップ差ΔＥは１．０３（ｅＶ）となる。

＜半導体発光素子＞
このようにして得られた実施例１〜３および比較例１〜３の半導体層形成基板１を出発材料とし、図６に示す製造方法を用いて、半導体発光素子２を作製した。そして、得られた各半導体発光素子２に対し、各種評価を行った。なお、今回は、実施例１〜３および比較例１〜３のそれぞれにおいて、評価用の試料を２個ずつ用意した。以下では、これらを、例えば実施例１（１）、実施例１（２）と表記することがある。

＜評価＞
今回は、各半導体発光素子２の順方向電流−発光出力の直線性と、各半導体発光素子２の入出力の応答性（立ち上がりおよび立ち下がり）とを用いて、各半導体発光素子２の評価を行った。

［直線性］
直線性の評価は、次のようにして行った。まず、各半導体発光素子２に、順方向電流ＩＦを０（ｍＡ）から１０（ｍＡ）の範囲内で大きさを変えながら供給し、各半導体発光素子２からの発光出力Ｐｏを測定した。そして、得られた順方向電流−発光出力特性に基づき、２種類の規格化を行った。

まず、１つ目は、順方向電流ＩＦ＝１０ｍＡのときの発光効率を基準として、すべての発光効率を規格化したものである。以下ではこれを第１規格化発光効率Ｅｆｆ［ＩＦ／１０］と呼ぶことにする。ここで、発光出力Ｐｏを順方向電流ＩＦの値で割ったものを発光効率Ｅｆｆとした。例えば、順方向電流がＩＦｍＡのときの発光出力をＰｏ（ＩＦ）とすると、順方向電流がＩＦｍＡのときの発光効率はＥｆｆ（ＩＦ）＝Ｐｏ（ＩＦ）／ＩＦで表される。さらに、第１規格化発光効率はＥｆｆ［ＩＦ／１０］＝Ｅｆｆ（ＩＦ）／Ｅｆｆ（１０）で表される。
また、２つ目は、順方向電流ＩＦ＝５ｍＡのときの発光効率を基準として、すべての発光効率を規格化したものである。以下ではこれを第２規格化発光効率Ｅｆｆ［ＩＦ／５］と呼ぶことにする。

図７は、各実施例および各比較例の、順方向電流ＩＦと第１規格化発光効率Ｅｆｆ［ＩＦ／１０］との関係を示すグラフ図である。図７において、横軸は順方向電流ＩＦ（ｍＡ）であり、縦軸は第１規格化発光効率Ｅｆｆ［ＩＦ／１０］である。

図８は、各実施例および各比較例の、順方向電流ＩＦと第２規格化発光効率Ｅｆｆ［ＩＦ／５］との関係を示すグラフ図である。図８において、横軸は順方向電流ＩＦ（ｍＡ）であり、縦軸は第２規格化発光効率Ｅｆｆ［ＩＦ／５］である。

したがって、図７および図８においては、それぞれの縦軸の数値が１に近いほど、基準となる順方向電流ＩＦに対する発光出力Ｐｏの直線性が高い（リニアリティがよい）、ということになる。

図７および図８より、実施例１〜実施例３および比較例１〜比較例３では、順方向電流ＩＦ≦２（ｍＡ）となる低電流域において、順方向電流ＩＦの値が小さくなるほど、縦軸の数値が減少していく傾向がみられた。ただし、順方向電流ＩＦ＝０（ｍＡ）〜１０（ｍＡ）の範囲において、実施例１〜実施例３の縦軸の数値は、比較例１〜比較例３の縦軸の数値よりも大きくなっていた。

ここで、図７に示す例において、順方向電流ＩＦ＝１（ｍＡ）の場合、比較例１〜比較例３では、縦軸の数値が１未満（０．９の近傍）となっていたのに対し、実施例１〜実施例３では、縦軸の数値が１以上となっていた。また、図８に示す例において、順方向電流ＩＦ＝１（ｍＡ）の場合、比較例１〜比較例３では、縦軸の数値が１未満（０．８の近傍）となっていたのに対し、実施例１〜実施例３では、縦軸の数値が１の近傍となっていた。

表８は、各実施例および各比較例の半導体発光素子２における、障壁層の組成と、井戸層１４２の組成と、バンドギャップ差ΔＥと、順方向電流ＩＦ＝１（ｍＡ）のときの第１規格化発光効率Ｅｆｆ［１／１０］と、順方向電流ＩＦ＝１（ｍＡ）のときの第２規格化発光効率Ｅｆｆ［１／５］との関係を示している。

（第１規格化発光効率）
最初に、第１規格化発光効率Ｅｆｆ［１／１０］について説明を行う。
まず、表８より、比較例３、比較例２、比較例１、実施例３、実施例２、実施例１の順で、第１規格化発光効率Ｅｆｆ［１／１０］が大きくなっていることがわかる。これは、換言すれば、活性層１４における障壁層と井戸層１４２とのバンドギャップ差ΔＥが大きくなるほど、第１規格化発光効率Ｅｆｆ［１／１０］が高くなることを意味している。

ここで、バンドギャップ差ΔＥが０．６０（ｅＶ）以上となる実施例１〜実施例３の場合、第１規格化発光効率Ｅｆｆ［１／１０］は、１．００〜１．１２となる。これに対し、バンドギャップ差ΔＥが０．５０（ｅＶ）以下となる比較例１〜比較例３の場合、第１規格化発光効率Ｅｆｆ［１／１０］は、０．８５〜０．９１となる。ここで、第１規格化発光効率Ｅｆｆ［１／１０］の値が１の場合、順方向電流ＩＦ＝１ｍＡのときの発光効率と順方向電流ＩＦ＝１０ｍＡのときの発光効率とが等しいことになる。また、第１規格化発光効率Ｅｆｆ［１／１０］の値が１よりも大きい場合、順方向電流ＩＦ＝１ｍＡのときの発光効率が順方向電流ＩＦ＝１０ｍＡのときの発光効率よりも高いことになる。したがって、実施例１〜実施例３は、比較例１〜比較例３と比べて、低電流域における発光効率が向上しているということができる。また、実施例１〜実施例３を比較すると、バンドギャップ差ΔＥが最も大きい実施例１は、バンドギャップ差ΔＥが最も小さい実施例３よりも、低電流域における発光効率が向上しているということができる。

（第２規格化発光効率）
次に、第２規格化発光効率Ｅｆｆ［１／５］について説明を行う。
まず、表８より、比較例３、比較例２、比較例１、実施例３、実施例２、実施例１の順で、第２規格化発光効率Ｅｆｆ［１／５］が大きくなっていることがわかる。これは、換言すれば、活性層１４における障壁層と井戸層１４２とのバンドギャップ差ΔＥが大きくなるほど、第２規格化発光効率Ｅｆｆ［１／５］が高くなることを意味している。

ここで、バンドギャップ差ΔＥが０．６０（ｅＶ）以上となる実施例１〜実施例３の場合、第２規格化発光効率Ｅｆｆ［１／５］は、０．９７〜１．０５となる。これに対し、バンドギャップ差ΔＥが０．５０（ｅＶ）以下となる比較例１〜比較例３の場合、第２規格化発光効率Ｅｆｆ［１／５］は、０．８５〜０．８９となる。これらより、実施例１〜実施例３は、比較例１〜比較例３と比べて、第２規格化発光効率Ｅｆｆ［１／５］の値が１に近くなるといえる。したがって、実施例１〜実施例３は、比較例１〜比較例３と比べて、低電流域における発光効率が向上しているということができる。また、実施例１〜実施例３を比較すると、バンドギャップ差ΔＥが最も大きい実施例１は、バンドギャップ差ΔＥが最も小さい実施例３よりも、低電流域における発光効率が向上しているということができる。

（多重量子井戸構造におけるバンド構造）
ここで、各実施例の半導体発光素子２が、各比較例の半導体発光素子２よりも、低電流域における直線性が高くなった理由について考察する。
図９（ａ）、（ｂ）は、比較例および実施例にかかる半導体発光素子２の、多重量子井戸構造におけるバンド構造を模式的に示す図である。

図９（ａ）、（ｂ）のそれぞれは、２つの障壁層およびこれら２つの障壁層に挟まれた井戸層と、各層のバンドギャップとの関係を示している。なお、ここでは、図９（ａ）、（ｂ）のそれぞれにおける井戸層のバンドギャップは同じで、図９（ａ）における障壁層のバンドギャップよりも、図９（ｂ）における障壁層のバンドギャップが大きい場合を例としている。そして、図９（ａ）における障壁層と井戸層とのバンドギャップ差ΔＥを第１バンドギャップ差ΔＥ_１と呼ぶことにし、図９（ｂ）における障壁層と井戸層とのバンドギャップ差ΔＥを第２バンドギャップ差ΔＥ_２と呼ぶことにする。

活性層１４を多重量子井戸構造で構成した場合、通電に伴い、一方（図中左側）の障壁層から井戸層に電子が注入され、他方（図中右側）の障壁層からこの井戸層に正孔が注入される。以下では、これら電子および正孔を、まとめてキャリアと称することがある。このようにして井戸層に注入された電子および正孔は、この井戸層を挟む２つの障壁層によって井戸層内に閉じ込められる。そして、井戸層内に閉じ込められた電子および正孔は、両者が直接結合することによって発光に寄与する発光再結合を行い、また、両者が井戸層内に存在する欠陥準位に捕獲されることによって発光に寄与せずに熱となる非発光再結合を行う。

ここで、図９（ａ）に示すようにバンドギャップ差ΔＥが相対的に小さい第１バンドギャップ差ΔＥ_１の場合、井戸層内にキャリアを閉じ込める力が小さくなる。このため、井戸層内でキャリアが不安定となりやすく、キャリアが欠陥準位に捕獲される非発光再結合が起きやすい。したがって、この場合は、発光再結合に対する非発光再結合の比率が高くなることから、発光効率が低下しやすくなると考えられる。

一方、図９（ｂ）に示すようにバンドギャップ差ΔＥが相対的に大きい第２バンドギャップ差ΔＥ_２の場合、井戸層内にキャリアを閉じ込める力が大きくなる。このため、井戸層内でキャリアが安定となりやすく、キャリアが欠陥準位に捕獲される非発光再結合が起きにくい。したがって、この場合は、発光再結合に対する非発光再結合の比率が低くなることから、発光効率が向上しやすくなると考えられる。

そして、上述した各実施例および各比較例の直線性の評価結果から、バンドギャップ差ΔＥが０．５０（ｅＶ）以下となる場合（比較例１〜比較例３）が、図９（ａ）に示す例に対応しているものと考えられる。また、バンドギャップ差ΔＥが０．６０（ｅＶ）以上となる場合（実施例１〜実施例３）が、図９（ｂ）に示す例に対応しているものと考えられる。

［応答性］
応答性の評価は、次のようにして行った。まず、各半導体発光素子２に、電流値３０ｍＡ、パルス幅５μｓの順方向電流ＩＦを供給し、各半導体発光素子２からの発光出力Ｐｏを測定した。そして、順方向電流ＩＦ（パルス電流）の立ち上がりにおいて、発光出力Ｐｏのピーク値の１０％から９０％になるまでの時間を、立ち上がり時間Ｔｒ（ｎｓｅｃ）とした。また、順方向電流ＩＦ（パルス電流）の立ち下がりにおいて、発光出力Ｐｏのピーク値の９０％から１０％になるまでの時間を、立ち下がり時間Ｔｆ（ｎｓｅｃ）とした。

図１０は、各実施例および各比較例にかかる半導体発光素子２の、応答時間（立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｆ）を示すグラフ図である。図１０において、横軸は各実施例および各比較例を並べたものであり、縦軸は応答時間（ｎｓ）である。

表９は、各実施例および各比較例の半導体発光素子２における、障壁層の組成と、井戸層１４２の組成と、バンドギャップ差ΔＥと、立ち上がり時間Ｔｒと、立ち下がり時間Ｔｆとの関係を示している。

（立ち上がり時間）
最初に、立ち上がり時間Ｔｒについて説明を行う。
バンドギャップ差ΔＥが０．６０（ｅＶ）以上となる実施例１〜３では、立ち上がり時間Ｔｒが８．３６（ｎｓｅｃ）〜９．０２（ｎｓｅｃ）であった。これに対し、バンドギャップ差ΔＥが０．５０（ｅＶ）以下となる比較例１〜３では、立ち上がり時間Ｔｒが９．３０（ｎｓｅｃ）〜１０．０４（ｎｓｅｃ）であった。これらより、実施例１〜３は、比較例１〜３と比べて、立ち上がり時間Ｔｒが短くなっているといえる。したがって、実施例１〜実施例３は、比較例１〜比較例３と比べて、立ち上がりの応答性が向上しているということができる。また、実施例１〜実施例３を比較すると、バンドギャップ差ΔＥが最も大きい実施例１は、バンドギャップ差ΔＥが最も小さい実施例３よりも、立ち上がりの応答性が向上しているということができる。

（立ち下がり時間）
次に、立ち下がり時間Ｔｆについて説明を行う。
バンドギャップ差ΔＥが０．６０（ｅＶ）以上となる実施例１〜３では、立ち下がり時間Ｔｆが６．３０（ｎｓｅｃ）〜６．５０（ｎｓｅｃ）であった。これに対し、バンドギャップ差ΔＥが０．５０（ｅＶ）以下となる比較例１〜３では、立ち下がり時間Ｔｆが６．５４（ｎｓｅｃ）〜６．７４（ｎｓｅｃ）であった。これらより、実施例１〜３は、比較例１〜３に比べて、立ち下がり時間Ｔｆが短くなっているといえる。したがって、実施例１〜３は、比較例１〜３に比べて、立ち下がりの応答性が向上しているということができる。また、実施例１〜実施例３を比較すると、バンドギャップ差ΔＥが最も大きい実施例１は、バンドギャップ差ΔＥが最も小さい実施例３よりも、立ち下がりの応答性が向上しているということができる。

１…半導体層形成基板、２…半導体発光素子、３…半導体受光素子、４…発光素子側電極、５…受光素子側電極、６…レンズ、７…透明樹脂部、８…不透明樹脂部、１０…発光素子層、１１…ｐ型コンタクト層、１２…ｐ型電流拡散層、１３…ｐ型クラッド層、１４…活性層、１４１…ｐ側外部障壁層、１４２…井戸層、１４３…内部障壁層、１４４…ｎ側外部障壁層、１５…ｎ型クラッド層、１６…ｎ型電流拡散層、２０…正電極部、３０…負電極部、１００…フォトカプラ

Claims (21)

1. ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、
   ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、
   前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、
   前記発光層は、
   Ｉｎ_ａＧａ_１−ａＡｓ（０＜ａ≦０．４）で構成された２層以上の井戸層と、
   Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層と
   を備える半導体発光素子。
2. 前記発光層において、
   それぞれの前記井戸層は、Ｉｎ_ａＧａ_１−ａＡｓ（０．０６≦ａ≦０．３４）で構成され、
   それぞれの前記障壁層は、Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成されること
   を特徴とする請求項１記載の半導体発光素子。
3. 前記第１の半導体および前記第２の半導体が、ともにＡｌ_ｂＧａ_１−ｂＡｓで構成されること
   を特徴とする請求項１または２記載の半導体発光素子。
4. ｐ型不純物を含む第３の半導体で構成され、前記ｐ型半導体層に供給する電流を拡散させるｐ型電流拡散層と、
   ｎ型不純物を含む第４の半導体で構成され、前記ｎ型半導体層に供給する電流を拡散させるｎ型電流拡散層と
   をさらに有し、
   前記第３の半導体および前記第４の半導体が、ともにＡｌ_ｃＧａ_１−ｃＡｓ（ｃ＜ｂ）で構成されること
   を特徴とする請求項１乃至３のいずれか１項記載の半導体発光素子。
5. 前記ｐ型電流拡散層は前記ｐ型半導体層よりも厚さが大きく、前記ｎ型電流拡散層は前記ｎ型半導体層よりも厚さが大きいこと
   を特徴とする請求項４記載の半導体発光素子。
6. 前記ｐ型電流拡散層は、前記ｎ型電流拡散層よりも厚さが大きいこと
   を特徴とする請求項４または５記載の半導体発光素子。
7. 前記ｐ型電流拡散層におけるｐ型不純物の濃度が、前記ｎ型電流拡散層におけるｎ型不純物の濃度よりも高いこと
   を特徴とする請求項４乃至６のいずれか１項記載の半導体発光素子。
8. 前記発光層を構成する前記井戸層および前記障壁層は、ｐ型不純物およびｎ型不純物を含まないこと
   を特徴とする請求項１乃至７のいずれか１項記載の半導体発光素子。
9. ３層以上の前記障壁層は、
   前記ｐ型半導体層に最も近い側に配置されたｐ側障壁層と、
   前記ｎ型半導体層に最も近い側に配置されたｎ側障壁層と、
   前記ｐ側障壁層と前記ｎ側障壁層との間に配置された１以上の内部障壁層と
   を備えており、
   前記ｐ側障壁層および前記ｎ側障壁層は、前記内部障壁層よりも厚さが大きいこと
   を特徴とする請求項１乃至８のいずれか１項記載の半導体発光素子。
10. 前記ｐ側障壁層は、前記ｎ側障壁層よりも厚さが大きいこと
    を特徴とする請求項９記載の半導体発光素子。
11. ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、
    ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、
    前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、
    前記発光層は、
    第１のバンドギャップを有する第１の化合物半導体で構成された２層以上の井戸層と、
    前記第１のバンドギャップとのバンドギャップ差が０．６ｅＶ以上となる第２のバンドギャップを有する第２の化合物半導体で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層と
    を備える半導体発光素子。
12. 前記第１の化合物半導体および前記第２の化合物半導体が、ともにＩＩＩ−Ｖ族半導体で構成されること
    を特徴とする請求項１１記載の半導体発光素子。
13. 前記第１の化合物半導体および前記第２の化合物半導体は、ともにＶ族元素としてＡｓを含み且つＰおよびＮを含まないこと
    を特徴とする請求項１２記載の半導体発光素子。
14. 前記第１の化合物半導体は、第１のＩＩＩ族元素および第２のＩＩＩ族元素を含むとともに、第３のＩＩＩ族元素を含んでおらず、
    前記第２の化合物半導体は、前記第２のＩＩＩ族元素および前記第３のＩＩＩ族元素を含むとともに、前記第１のＩＩＩ族元素を含んでいないこと
    を特徴とする請求項１３記載の半導体発光素子。
15. 前記第１のＩＩＩ族元素はＩｎであり、
    前記第２のＩＩＩ族元素はＧａであり、
    前記第３のＩＩＩ族元素はＡｌであること
    を特徴とする請求項１４記載の半導体発光素子。
16. 前記第１の半導体および前記第２の半導体が、ともにＩＩＩ−Ｖ族半導体で構成されること
    を特徴とする請求項１１乃至１５のいずれか１項記載の半導体発光素子。
17. 前記第１の半導体および前記第２の半導体は、ともにＶ族元素としてＡｓを含み且つＰおよびＮを含まないこと
    を特徴とする請求項１６記載の半導体発光素子。
18. 前記第１の半導体および前記第２の半導体は、ともにＩＩＩ族元素としてＧａおよびＡｌを含み且つＩｎを含まないこと
    を特徴とする請求項１７記載の半導体発光素子。
19. 前記第１の半導体、前記第２の半導体および前記第２の化合物半導体は、組成比が同じＩＩＩ−Ｖ族半導体で構成されること
    を特徴とする請求項１１乃至１６のいずれか１項記載の半導体発光素子。
20. 通電により発光する発光素子と、
    前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、
    前記発光素子は、
    ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、
    ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、
    前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、
    前記発光層は、
    Ｉｎ_ａＧａ_１−ａＡｓ（０＜ａ≦０．４）で構成された２層以上の井戸層と、
    Ａｌ_ｂＧａ_１−ｂＡｓ（０．３≦ｂ≦０．４５）で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層と
    を備える光伝達装置。
21. 通電により発光する発光素子と、
    前記発光素子に対向して配置されるとともに、当該発光素子からの光を受光する受光素子とを含み、
    前記発光素子は、
    ｐ型不純物を含む第１の半導体で構成されるｐ型半導体層と、
    ｎ型不純物を含む第２の半導体で構成されるｎ型半導体層と、
    前記ｐ型半導体層と前記ｎ型半導体層との間に配置され、通電により発光する発光層とを有し、
    前記発光層は、
    第１のバンドギャップを有する第１の化合物半導体で構成された２層以上の井戸層と、
    前記第１のバンドギャップとのバンドギャップ差が０．６ｅＶ以上となる第２のバンドギャップを有する第２の化合物半導体で構成され、２層以上の前記井戸層のそれぞれを両側から挟み込む３層以上の障壁層と
    を備える光伝達装置。

Images