JP2003023177A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法

Info

Publication number
JP2003023177A
JP2003023177A JP2001206136A JP2001206136A JP2003023177A JP 2003023177 A JP2003023177 A JP 2003023177A JP 2001206136 A JP2001206136 A JP 2001206136A JP 2001206136 A JP2001206136 A JP 2001206136A JP 2003023177 A JP2003023177 A JP 2003023177A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
manufacturing
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001206136A
Other languages
English (en)
Inventor
Junichi Nakamura
淳一 中村
Kazuaki Sasaki
和明 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001206136A priority Critical patent/JP2003023177A/ja
Priority to US10/189,627 priority patent/US20030008430A1/en
Publication of JP2003023177A publication Critical patent/JP2003023177A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds

Abstract

(57)【要約】 【課題】 高輝度かつ低消費電力で生産性のよい半導体
発光素子の製造方法を提供する。 【解決手段】 n型GaAs基板11上に、MOCVD法
により、n型下部クラッド層12、活性層13、p型上
部クラッド層14を順次成長させて発光部を構成する。
上記発光部よりも上にAlGaInP系半導体からなるp型
中間層15、p型電流拡散層16を順次成長させる。上
記AlGaInP系半導体からなる中間層15において、
成長速度を1μm/h以下とすると共に、GaAsに対す
る格子整合率Δa/aをa−3.2%以上かつ−2.5%以
下とする。上記中間層15の成長時のV/III比および
電流拡散層16の成長時のV/III比を、結晶表面に観
察される結晶欠陥の数が半導体発光素子1個当り20個
以下となるような値に設定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、化合物半導体基
板上に形成された発光部を有する半導体発光素子の製造
方法に関する。
【0002】
【従来の技術】高輝度の半導体発光素子を形成するに
は、発光効率を高めることはもとより、発光部への電流
注入を高めることや、素子外部への有効な光取り出しを
実現することが重要である。上記発光部への電流注入を
高めるための電流拡散層や、動作電圧を高めることなく
電流注入を高めることができる中間層等が有効であり、
また、素子外部への有効な光取り出しを実現するために
も電流拡散層は有効である。
【0003】従来、半導体発光素子として、特開平09
−260724号公報に記載されたものがある。この半
導体発光素子は、図19に示すように、n型GaAs基板
211上にn型AlGaInPクラッド層212、AlGa
InP活性層213、p型AlGaInPクラッド層214
を積層し、その上にp型AlGaInP中間層215、p
型GaP電流拡散層216を積層している。さらに、p
型GaP電流拡散層216上にp型電極217を蒸着によ
り形成し、n型GaAs基板211下側にn型電極218
を蒸着により形成している。上記p型AlGaInP中間
層215は、格子整合率がp型AlGaInPクラッド層
214とp型GaP電流拡散層216の中間となり、ま
た、エネルギーバンドプロファイルにおけるヘテロバリ
アが低くなるように、接合を形成する前のエネルギー位
置において、伝導帯下端が上部クラッド層の伝導帯下端
と電流拡散層の伝導帯下端との間となり、かつ、価電子
帯上端が上部クラッド層の価電子帯上端と電流拡散層の
価電子帯上端との間となる組成が選択されている。
【0004】この従来の半導体発光素子では、p型Ga
P電流拡散層216を有するためにp型電極217直下
のみならず活性層213全体にわたって電流を注入する
ことができる。
【0005】図20は中間層を用いない場合の上部クラ
ッド層から電流拡散層にかけてのエネルギーバンドプロ
ファイルを示し、図21は中間層を用いた場合の上部ク
ラッド層から電流拡散層にかけてのエネルギーバンドプ
ロファイルを示している。上記半導体発光素子では、p
型AlGaInP中間層215を有するために、図20に
示す中間層を用いないエネルギーバンドプロファイルに
比べて、図21に示すように、エネルギー不連続を分割
して低減できるため、p型AlGaInPクラッド層21
4とp型GaP電流拡散層216との界面に生じるヘテ
ロバリアを低くすることができる。さらに、上記半導体
発光素子では、p型AlGaInPクラッド層214の格
子定数5.65Å、p型GaP電流拡散層216の格子定
数5.45Åに対して、p型AlGaInP中間層215に
はこれらの中間である5.55Åとなる組成が選択さ
れ、格子不整合が緩和されている。これにより、クラッ
ド層214と電流拡散層216との界面に生ずる界面準
位が低減でき、界面準位により生じるエネルギーバンド
プロファイルの曲がりを低減することができるために、
図21に示すように、界面のエネルギー障壁を低減する
ことができる。これらエネルギー障壁を低減する効果に
より、動作電圧を大幅に低減することができる。
【0006】上記半導体発光素子では、クラッド層21
4には格子定数が5.65ÅのAlGaInP、中間層21
5には格子定数が5.55ÅとなるAlGaInP、電流拡
散層215には格子定数が5.45ÅのGaPが用いら
れ、格子不整合が緩和されているが、p型AlGaInP
クラッド層214とp型AlGaInP中間層215との
間、p型AlGaInP中間層215とp型GaP電流拡散
層216との間のそれぞれには、格子整合率Δa/aが約
−1.8%と、依然として大きな格子不整合がある。こ
のような大きな格子不整合がある場合、格子不整合が生
じる界面より上に良好な結晶性で層を成長することは難
しく、クロスハッチやヒロックといった結晶欠陥が多数
発生する。
【0007】そこで、このような問題を解決するため、
特開2000−216430号公報に記載の半導体発光
素子の製造方法においてその対策が示されている。この
半導体発光素子の製造方法は、構造やエネルギーバンド
プロファイルは特開平09−260724号公報に記載
された半導体発光素子と同じであるが、中間層や電流拡
散層の成長初期における成長速度を1μm/h以下とす
ることにより、さらに、中間層のミスマッチを所定の値
とすることによりクロスハッチやヒロック等の結晶欠陥
を大幅に低減することができる。
【0008】
【発明が解決しようとする課題】ところで、上記半導体
発光素子の製造方法では、中間層の伝導帯下端および価
電子帯上端を接合前のエネルギー位置関係において、上
部クラッド層と電流拡散層との間とすることにより動作
電圧の低減を実現し、さらに、中間層の格子定数を上部
クラッド層と電流拡散層との間とすることにより界面準
位を低減し、これによりさらなる動作電圧の低減を実現
した。さらに、中間層および電流拡散層の成長速度を1
μm/hとすることにより、さらに、中間層のミスマッ
チを所望の値とすることにより結晶表面における結晶欠
陥を低減することができる。
【0009】しかし、本出願人は、実験により、中間層
や電流拡散層,電流阻止層などの格子不整合を有する成
長では、その成長時におけるV族原料ガスの供給モル流
量とIII族原料ガスの供給モル流量との比であるV/III
比によっては、十分な動作電圧の低減や結晶欠陥の低減
の効果が得られないことを見出した。
【0010】その結果、上記半導体発光素子の製造方法
では、電流拡散層における電流広がり、光透過率が悪化
し、光取り出し効率の低下や電流注入効率の低下を招
き、そのため、十分な輝度が得られないという問題があ
ると共に、動作電圧が十分に低くならないために、消費
電力が十分に低減できないという問題がある。さらに、
上記半導体発光素子の製造方法では、結晶表面における
結晶欠陥により、電流拡散層上に形成される電極の密着
性が悪く、電極が剥がれるといった悪影響を生じ、生産
歩留まりが悪くなって生産性が低下するという問題があ
る。
【0011】そこで、この発明の目的は、高輝度かつ低
消費電力で生産性のよい半導体発光素子の製造方法を提
供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体発光素子の製造方法は、化合物半
導体基板上に形成された少なくとも下部クラッド層,活
性層および上部クラッド層からなる発光部と、上記発光
部よりも上に成長させる層とを有する半導体発光素子の
製造方法において、上記発光部よりも上に成長させる層
とその直下に成長させた層との間に格子整合率Δa/aの
絶対値が0.25%以上の格子不整合があり、上記発光
部よりも上に成長させる層の少なくとも成長開始時にお
いて、V族原料ガスの供給モル流量とIII族原料ガスの
供給モル流量との比であるV/III比を、半導体発光素
子の全ての結晶成長終了後の結晶表面に観察される結晶
欠陥の数が半導体発光素子1個当り20個以下となるよ
うな値に設定することを特徴としている。
【0013】上記半導体発光素子の製造方法によれば、
上記発光部よりも上に成長させる層の少なくとも成長開
始時において、V族原料ガスの供給モル流量とIII族原
料ガスの供給モル流量との比であるV/III比の値を、
結晶成長終了後の結晶表面の結晶欠陥の数が半導体発光
素子1個当り20個以下になるように設定することによ
って、格子整合率△a/aの絶対値0.25%以上の結
晶欠陥が生じやすい条件でも、上記発光部よりも上に成
長させる層の結晶性が向上する。それによって、上記発
光部よりも上に成長させる層として例えば電流拡散層の
結晶性が向上することにより、光取りだし効率や電流注
入効率がよくなると共に、この半導体発光素子の全ての
結晶成長終了後の結晶表面の結晶表面の結晶欠陥が減
り、その上に形成される電極の密着性がよくなって生産
歩留まりが向上する。したがって、高輝度で生産歩留ま
りのよい半導体発光素子を製造することができる。な
お、格子整合率と結晶欠陥との関係を実験により調べた
結果、格子整合率△a/aの絶対値0.25%以上が、
結晶欠陥(ハッチ)が生じる条件であることが分かってい
る。
【0014】また、一実施形態の半導体発光素子の製造
方法は、上記発光部よりも上に成長させる層が、さらに
上に成長させる層と上記発光部との間の格子不整合また
はエネルギー不連続の少なくとも一方を緩和する中間層
を含むことを特徴としている。
【0015】上記実施形態の半導体発光素子の製造方法
によれば、上記中間層上に成長させる層と発光部との間
の格子不整合を上記中間層により緩和することによっ
て、結晶表面の結晶欠陥を減らすことができるため、電
極の密着性がよくなって生産歩留まりが向上する。ま
た、上記中間層上に成長させる層と発光部との間のエネ
ルギー不連続を上記中間層により緩和することによっ
て、動作電圧を下げることが可能となるため、消費電力
を低減することができる。
【0016】また、一実施形態の半導体発光素子の製造
方法は、上記発光部よりも上に成長させる層が、電流拡
散層または電流阻止層の少なくとも一方を含むことを特
徴としている。
【0017】上記実施形態の半導体発光素子の製造方法
によれば、結晶性のよい上記電流拡散層により電流拡散
の効果を高めることができ、また、結晶性のよい上記電
流阻止層により電流阻止の効果を高めることができる。
【0018】また、一実施形態の半導体発光素子の製造
方法は、上記化合物半導体基板がGaAsで構成され、上
記下部クラッド層,上記活性層,上記上部クラッド層およ
び上記発光部よりも上に成長させる層が(AlxGa1-x)y
In1-yP(0≦x≦1,0≦y≦1)半導体で構成されているこ
とを特徴としている。
【0019】上記実施形態の半導体発光素子の製造方法
によれば、AlGaInP系半導体発光素子において、上
記発光部よりも上に成長させる層の結晶性が向上して光
取りだし効率や電流注入効率がよくなると共に、結晶表
面の結晶欠陥を減らすことにより、電極の密着性がよく
なって生産歩留まりが向上する。
【0020】また、この発明の半導体発光素子の製造方
法は、化合物半導体基板上に形成された少なくとも下部
クラッド層,活性層および上部クラッド層からなる発光
部と、上記発光部の上部クラッド層上に成長させる中間
層と、上記中間層上に成長させる電流拡散層または電流
阻止層の少なくとも一方とを有し、上記中間層によっ
て、上記電流拡散層と上記発光部との間または上記電流
阻止層と上記発光部との間の格子不整合またはエネルギ
ー不連続の少なくとも一方を緩和する半導体発光素子の
製造方法において、上記下部クラッド層,上記活性層,上
記上部クラッド層および上記中間層が(AlxGa1-x)y
n1-yP(0≦x≦1,0≦y≦1)半導体で構成され、上記電流
拡散層または上記電流阻止層が(AlxGa1-x)yIn1-y
P(0≦x≦1,0≦y≦1)半導体で構成され、上記上部クラ
ッド層に対して格子整合率Δa/aの絶対値が0.25%
以上の格子不整合の状態で上記上部クラッド層上に上記
中間層を成長させるときの少なくとも成長開始時におい
て、V族原料ガスの供給モル流量とIII族原料ガスの供
給モル流量との比であるV/III比を300以上とする
ことを特徴としている。
【0021】上記半導体発光素子の製造方法によれば、
上記上部クラッド層に対して格子整合率Δa/aの絶対値
が0.25%以上の格子不整合の状態で中間層を成長さ
せるときの少なくとも成長開始時において成長時のV/
III比を300以上とすることによって、格子整合率△
a/aの絶対値0.25%以上の結晶欠陥が生じやすい
条件でも、中間層の結晶性が向上する。それによって、
その中間層上に成長させる上記電流拡散層または電流阻
止層の結晶性が向上することにより、光取りだし効率や
電流注入効率がよくなると共に、結晶成長終了後の結晶
表面の結晶欠陥を減らすことができるため、電極の密着
性がよくなって生産歩留まりが向上する。
【0022】また、この発明の半導体発光素子の製造方
法は、化合物半導体基板上に形成された少なくとも下部
クラッド層,活性層および上部クラッド層からなる発光
部と、上記発光部の上部クラッド層上に成長させる中間
層と、上記中間層上に成長させる電流拡散層または電流
阻止層の少なくとも一方とを有し、上記中間層によっ
て、上記電流拡散層と上記発光部との間または上記電流
阻止層と上記発光部との間の格子不整合またはエネルギ
ー不連続の少なくとも一方を緩和する半導体発光素子の
製造方法において、上記下部クラッド層,上記活性層,上
記上部クラッド層および上記中間層が(AlxGa1-x)y
n1-yP(0≦x≦1,0≦y≦1)半導体で構成され、上記電流
拡散層または上記電流阻止層が(AlxGa1-x)yIn1-y
P(0≦x≦1,0≦y≦1)半導体で構成され、上記中間層に
対して格子整合率Δa/aの絶対値が0.25%以上の格
子不整合の状態で上記中間層上に上記電流拡散層または
上記電流阻止層を成長させるとき、上記電流拡散層また
は上記電流阻止層の少なくとも成長開始時のV族原料ガ
スの供給モル流量とIII族原料ガスの供給モル流量との
比であるV/III比を200以上とすることを特徴とし
ている。
【0023】上記半導体発光素子の製造方法によれば、
上記中間層に対して格子整合率Δa/aの絶対値が0.2
5%以上の格子不整合の状態で上記中間層上に電流拡散
層または電流阻止層を成長させるとき、少なくとも成長
開始時の電流拡散層または電流阻止層の成長時のV/II
I比を200以上とすることにより、格子整合率△a/
aの絶対値0.25%以上の結晶欠陥が生じやすい条件
でも、電流拡散層または電流阻止層の結晶性が向上す
る。それによって、光取りだし効率や電流注入効率がよ
くなると共に、結晶成長終了後の結晶表面の結晶欠陥を
減らすことができるため、電極の密着性がよくなって生
産歩留まりが向上する。
【0024】また、一実施形態の半導体発光素子の製造
方法は、上記発光部よりも上に成長させる層の成長過程
のうちの成長開始時よりも後の成長では、V族原料ガス
の供給モル流量とIII族原料ガスの供給モル流量との比
であるV/III比を成長開始時よりも低くすることを特
徴としている。
【0025】上記実施形態の半導体発光素子の製造方法
によれば、上記発光部よりも上に成長させる層の成長過
程のうちの成長開始時よりも後の成長では、V族原料ガ
スの供給モル流量とIII族原料ガスの供給モル流量との
比であるV/III比を成長開始時よりも低くすることに
よって、上記発光部よりも上に成長させる層の結晶性と
電極の密着性を向上しつつ、材料の消費量の増加を最小
限に抑えて、コストを低減できる。
【0026】また、一実施形態の半導体発光素子の製造
方法は、上記発光部よりも上に成長させる層の少なくと
も成長開始時の成長速度が1μm/h以下であることを
特徴としている。
【0027】上記実施形態の半導体発光素子の製造方法
によれば、上記発光部よりも上に成長させる層の少なく
とも成長開始時の成長速度が1μm/h以下とすること
によって、上記発光部よりも上に成長させる層の少なく
とも成長初期に主に生じる結晶欠陥を減らして上記発光
部よりも上に成長させる層の結晶性を向上でき、結晶成
長終了後の結晶表面の結晶欠陥を低減できる。
【0028】また、一実施形態の半導体発光素子の製造
方法は、上記中間層が、GaAsに対する格子整合率Δa
/aが−3.2%以上かつ−2.5%以下のAlGaInP系
半導体で構成されていることを特徴としている。
【0029】上記実施形態の半導体発光素子の製造方法
によれば、上記中間層のGaAsに対する格子整合率Δa
/aが−2.5%以下では、結晶表面における結晶欠陥の
数を20個以下に低減できる一方、上記格子整合率Δa
/aが−3.2%以上では、駆動電流が20mAの時にお
ける中間層の界面での動作電圧の上昇が0.5V以下に
抑制される。したがって、上記中間層の結晶性をより高
めることができ、さらに電極の密着性がよくなって生産
歩留まりが向上すると共に、低電圧動作が可能となり消
費電力を低減できる。
【0030】また、一実施形態の半導体発光素子の製造
方法は、上記発光部よりも上に成長させる層の成長温度
が上記活性層の成長温度よりも高いことを特徴としてい
る。
【0031】上記実施形態の半導体発光素子の製造方法
によれば、上記発光部よりも上に成長させる層の成長温
度を上記活性層の成長温度よりも高くすることによっ
て、上記発光部よりも上に成長させる層の結晶性をより
高めることができ、さらに電極の密着性がよくなって生
産歩留まりが向上する。
【0032】また、一実施形態の半導体発光素子の製造
方法は、MOCVD(有機金属化学気相成長)法を用い
て、上記下部クラッド層,上記活性層,上記上部クラッド
層および上記発光部よりも上に成長させる層を結晶成長
させることを特徴としている。
【0033】上記実施形態の半導体発光素子の製造方法
によれば、上記結晶成長方法により半導体発光素子を製
造することによって、高輝度でかつ低電圧動作が可能な
生産性の高い半導体発光素子を容易に製造できる。
【0034】
【発明の実施の形態】以下、この発明の半導体発光素子
の製造方法を図示の実施の形態により詳細に説明する。
【0035】(第1実施形態)図1はこの発明の第1実
施形態の半導体発光素子の製造方法により製造された発
光ダイオードの断面図である。
【0036】図1に示すように、n型GaAs基板11上
に、有機金属気相成長法(MOCVD法)により、n型
(AlxGa1-x)0.51In0.49P(0≦x≦1)下部クラッド層
12(例えばx=1.0,Siキャリア濃度5×1017cm-3,
厚さ1.0μm)、(AlxGa1- x)0.51In0.49P(0≦x≦
1)活性層13(例えばx=0.3,厚さ0.5μm)、p型(A
lxGa1-x)0.51In0.49P(0≦x≦1)上部クラッド層14
(例えばx=1.0,Znキャリア濃度5×1017cm-3,厚さ
1.0μm)を成長速度約1〜2.5μmとして順次成長
させる。上記下部クラッド層12,活性層13および上
部クラッド層14で発光部を構成している。
【0037】さらに、その発光部上に、有機金属気相成
長法により、p型(AlxGa1-x)yIn 1-yP(0≦x≦1,0≦
y≦1)中間層15(例えばx=0.4,y=0.9(GaAsに対
する格子整合率Δa/a約−2.8%),Znキャリア濃度1
×1018cm-3,厚さ0.1μm,成長速度0.9μm/h,
成長時V/III比500)、p型(AlxGa1-x)yIn1-y
(0≦x≦1,0≦y≦1)電流拡散層16(例えばx=0.0,y=
1.0,Znキャリア濃度3×1018cm-3,厚さ7.0μm,
成長時V/III比300)を成長させる。上記成長は、成
長温度を約730℃としている。
【0038】次に、上記電流拡散層16上にp型電極1
7(例えばAu−Zn)を蒸着により形成し、n型GaAs基
板11下側にn型電極18(例えばAu−Ge)を蒸着によ
り形成し、p型電極17を例えば円形に加工して発光ダ
イオードが完成する。
【0039】この第1実施形態の半導体発光素子の製造
方法では、中間層15において、成長速度を0.9μm
/hとすると共に、GaAsに対する格子整合率Δa/aを
−2.8%としている(成長速度1μm/h以下の条件お
よび格子整合率Δa/a−3.2%以上かつ−2.5%以下
の条件を満たす)。しかし、これらの条件の実施のみで
は、結晶表面で観察される結晶欠陥の数を十分に減らす
ことはできない。
【0040】そこで、この第1実施形態の半導体発光素
子の製造方法では、事前に、結晶表面で観察される結晶
欠陥と、中間層および電流拡散層を成長するときのV族
原料ガスの供給モル流量とIII族原料ガスの供給モル流
量との比であるV/III比との関係を求める実験を行っ
た。この実験では、中間層,電流拡散層を成長するとき
のV/III比をV族材料ガスであるPH3の流量を変える
ことにより制御して、上記半導体発光素子の製造方法で
発光ダイオードを作製し、それぞれの中間層,電流拡散
層のV/III比において、結晶成長後に結晶表面で観察
される結晶欠陥の数を調べた。図2,図3はその実験の
結果を示しており、図2は電流拡散層V/III比500
のときの中間層V/III比と結晶表面の結晶欠陥数との
関係を示し、図3は中間層V/III比500のときの電
流拡散層V/III比と結晶表面の結晶欠陥数との関係を
示している。
【0041】図2から分かるように、中間層のV/III
比の値が300より大きい領域では、結晶表面に観察さ
れる結晶欠陥の数が半導体発光素子1個当り20個以下
となる。しかし、これは電流拡散層のV/III比が50
0である場合の結果であり、電流拡散層のV/III比次
第では結晶欠陥の数は十分に減らすことができない。そ
こで、中間層の成長時のV/III比を500として電流
拡散層の成長時のV/III比を変化させて結晶成長後に
結晶表面で観察される結晶欠陥の数を調べた。図3から
分かるように、電流拡散層のV/III比を200以上と
した場合に、結晶表面に観察される結晶欠陥の数が発光
ダイオード1個当り20個以下となる。
【0042】この第1実施形態では、上記実験の結果を
踏まえ、中間層15の成長時のV/III比の値を500
として300よりも大きな値とし、さらに電流拡散層1
6の成長時のV/III比を500として200よりも大
きな値としている。
【0043】このように、中間層と電流拡散層の成長時
のV/III比を所望の値としたことにより、発光部上に
成長させる中間層,電流拡散層の結晶性が向上して、電
流拡散層の光取りだし効率や電流注入効率がよくなり、
高輝度な発光ダイオードが得られる。また、結晶成長終
了後の結晶表面に観察される結晶欠陥の数を発光ダイオ
ード1個当り20個以下に低減することができ、電極の
密着性がよくなるので、生産歩留まりを向上することが
できる。
【0044】(第2実施形態)図4はこの発明の第2実
施形態の半導体発光素子の製造方法により製造された発
光ダイオードの断面図である。
【0045】図4に示すように、n型GaAs基板31上
に、有機金属気相成長法(MOCVD法)により、n型
(AlxGa1-x)0.51In0.49P(0≦x≦1)下部クラッド層
32(例えばx=1.0,Siキャリア濃度5×1017cm-3,
厚さ1.0μm)、(AlxGa1- x)0.51In0.49P(0≦x≦
1)活性層33(例えばx=0.3,厚さ0.5μm)、p型(A
lxGa1-x)0.51In0.49P(0≦x≦1)上部クラッド層34
(例えばx=1.0,Znキャリア濃度5×1017cm-3,厚さ
1.0μm)を成長速度約1〜2.5μmとして順次成長
させる。上記下部クラッド層32,活性層33および上
部クラッド層34で発光部を構成している。
【0046】さらに、その発光部上に、有機金属気相成
長法により、p型(AlxGa1-x)yIn 1-yP(0≦x≦1,0≦
y≦1)中間層35(例えばx=0.4,y=0.9(GaAsに対
する格子整合率Δa/a約−2.8%),Znキャリア濃度1
×1018cm-3,厚さ0.1μm,成長速度0.9μm/
h)、p型(AlxGa1-x)yIn1-yP(0≦x≦1,0≦y≦1)電
流拡散層36(例えばx=0.0,y=1.0,Znキャリア濃
度3×1018cm-3,厚さ7.0μm)を成長させる。上記
成長は、成長温度を約730℃としている。
【0047】次に、上記電流拡散層36上にp型電極3
7(例えばAu−Zn) を蒸着により形成し、n型GaAs
基板31下側にn型電極38(例えばAu−Ge)を蒸着に
より形成し、p型電極37を例えば円形に加工して発光
ダイオードが完成する。
【0048】この第2実施形態の半導体発光素子の製造
方法では、第1実施形態と同様、中間層35において、
成長速度を0.9μm/hとすると共に、GaAsに対す
る格子整合率Δa/aを−2.8%としている(成長速度1
μm/h以下の条件および格子整合率Δa/a−3.2%
以上かつ−2.5%以下の条件を満たす)。さらに、中間
層35の成長時のV/III比を成長開始時では500と
して300以上の値とし、電流拡散層36の成長時のV
/III比を500として200以上の値としているた
め、結晶欠陥の数を減らすことができているが、中間層
35の成長開始時以外ではV/III比を減らす設定とし
ている。
【0049】図5は中間層成長中のV/III比設定値を
示している。図5に示すように、結晶欠陥は主に成長初
期に生じるため、成長初期ではV/III比を高く設定
し、その後は材料の消費量を減らすためにV/III比を
下げ、PH3流量を減らしている。
【0050】この結果、この第2実施形態の半導体発光
素子の製造方法では、発光部上に成長させる中間層,電
流拡散層の結晶性が向上して、電流拡散層の光取りだし
効率や電流注入効率がよくなり、高輝度な発光ダイオー
ドが得られる。また、結晶成長終了後の結晶表面に観察
される結晶欠陥の数を発光ダイオード1個当り20個以
下に低減することができ、電極の密着性がよくなるの
で、生産歩留まりを向上することができると共に、第1
実施形態の発光ダイオードに比べて、材料消費量を少な
く抑えることができ、発光ダイオードの価格を抑えるこ
とができる。
【0051】(第3実施形態)図6はこの発明の第3実
施形態の半導体発光素子の製造方法により製造された発
光ダイオードの断面図である。
【0052】図6に示すように、n型GaAs基板51上
に、有機金属気相成長法(MOCVD法)により、n型
(AlxGa1-x)0.51In0.49P(0≦x≦1)下部クラッド層
52(例えばx=1.0,Siキャリア濃度5×1017cm-3,
厚さ1.0μm)、(AlxGa1- x)0.51In0.49P(0≦x≦
1)活性層53(例えばx=0.3,厚さ0.5μm)、p型(A
lxGa1-x)0.51In0.49P(0≦x≦1)上部クラッド層54
(例えばx=1.0,Znキャリア濃度5×1017cm-3,厚さ
1.0μm)を成長速度約1〜2.5μmとして順次成長
させる。上記下部クラッド層52,活性層53および上
部クラッド層54で発光部を構成している。
【0053】さらに、その発光部上に、有機金属気相成
長法により、p型(AlxGa1-x)yIn 1-yP(0≦x≦1,0≦
y≦1)中間層55(例えばx=0.4,y=0.9(GaAsに対
する格子整合率Δa/a約−2.8%),Znキャリア濃度1
×1018cm-3,厚さ0.1μm,成長速度0.9μm/
h)、p型(AlxGa1-x)yIn1-yP(0≦x≦1,0≦y≦1)電
流拡散層56(例えばx=0.0,y=1.0,Znキャリア濃
度3×1018cm-3,厚さ7.0μm)を成長させる。上記
成長は、成長温度を約730℃としている。
【0054】次に、上記電流拡散層56上にp型電極5
7(例えばAu−Zn) を蒸着により形成し、n型GaAs
基板51下側にn型電極58(例えばAu−Ge)を蒸着に
より形成し、p型電極57を例えば円形に加工して発光
ダイオードが完成する。
【0055】この第3実施形態の半導体発光素子の製造
方法では、第1,第2実施形態と同様、中間層55にお
いて、成長速度を0.9μm/hとすると共に、GaAs
に対する格子整合率Δa/aを−2.8%としている(成長
速度1μm/h以下の条件および格子整合率Δa/a−
3.2%以上かつ−2.5%以下の条件を満たす)。さら
に、中間層55の成長時のV/III比を500として3
00以上の値とし、電流拡散層56の成長時の成長開始
時のV/III比を500として200以上の値としてい
る。これにより、結晶成長終了後の結晶表面の結晶欠陥
の数を減らすことができるが、電流拡散層56の成長の
成長開始時以外ではV/III比を減らす設定としてい
る。
【0056】図7は中間層成長中のV/III比設定値を
示している。図7に示すように、結晶欠陥は主に成長初
期に生じるため、成長開始時ではV/III比を高く設定
し、その後は材料の消費量を減らすためにV/III比を
下げ、PH3流量を減らしている。
【0057】この結果、この第3実施形態の半導体発光
素子の製造方法では、発光部上に成長させる中間層,電
流拡散層の結晶性が向上して、電流拡散層の光取りだし
効率や電流注入効率がよくなり、高輝度な発光ダイオー
ドが得られる。また、結晶成長終了後の結晶表面に観察
される結晶欠陥の数を発光ダイオード1個当り20個以
下に低減することができ、電極の密着性がよくなるの
で、生産歩留まりを向上することができると共に、第1
実施形態の発光ダイオードに比べ、材料消費量を少なく
抑えることができ、発光ダイオードの価格を抑えること
ができる。
【0058】(第4実施形態)図8はこの発明の第4実
施形態の半導体発光素子の製造方法により製造された発
光ダイオードの断面図である。
【0059】図8に示すように、n型GaAs基板71上
に、有機金属気相成長法(MOCVD法)により、n型
(AlxGa1-x)0.51In0.49P(0≦x≦1)下部クラッド層
72(例えばx=1.0,Siキャリア濃度5×1017cm-3,
厚さ1.0μm)、(AlxGa1- x)0.51In0.49P(0≦x≦
1)活性層73(例えばx=0.3,厚さ0.5μm)、p型(A
lxGa1-x)0.51In0.49P(0≦x≦1)上部クラッド層74
(例えばx=1.0,Znキャリア濃度5×1017cm-3,厚さ
1.0μm)、p型(AlxGa1-x)yIn1-yP(0≦x≦1,0≦
y≦1)中間層75(例えばx=0.2,y=0.9(GaAsに対
する格子整合率Δa/a約−2.8%),Znキャリア濃度3
×1018cm-3,厚さ0.5μm)、p型(Al xGa1-x)yIn
1-yP(0≦x≦1,0≦y≦1)第1電流拡散層76(例えばx
=0.0,y=1.0,Znキャリア濃度3×1018cm-3,厚
さ1.5μm)、n型(AlxGa1-x)yIn1-yP(0≦x≦1,
0≦y≦1)電流阻止層77(例えばx=0.0,y=1.0,Si
キャリア濃度1×1018cm-3,厚さ0.3μm)を順次成
長させる。上記下部クラッド層72,活性層73および
上部クラッド層74で発光部を構成している。
【0060】上記発光ダイオードを製造するとき、中間
層75および第1電流拡散層76の成長速度を次のよう
に設定する。
【0061】図9に示すように、上部クラッド層74を
例えば2μm/hで成長した後、中間層75を1μm/
h以下(例えば0.5μm/h)で成長させる。その後、
第1電流拡散層76を1μm/h以下(例えば0.8μm
/h)で成長を開始し、しばらく(例えば2分間程度)成
長を続けた後、成長速度を例えば1分で10μm/hま
で上げ、第1電流拡散層76の成長終了まで10μm/
hで成長を続ける。
【0062】次に、図10に示すように、通常のフォト
リソグラフィーの技術により、電流阻止層77を例えば
円形にエッチングする。次に、図11に示すように、そ
の上にp型(AlxGa1-x)yIn1-yP(0≦x≦1,0≦y≦1)
第2電流拡散層78(例えばx=0.0,y=1.0,Znキャ
リア濃度3×1018cm-3,厚さ7.0μm)を成長させ
る。
【0063】そして、上記電流拡散層78上にp型電極
79(例えばAu−Zn) を蒸着により形成し、n型GaA
s基板71下側にn型電極710(例えばAu−Ge)を蒸
着により形成し、p型電極79を例えば円形に加工して
発光ダイオードが完成する。
【0064】この第4実施形態では、中間層75の成長
速度を1μm/h以下の0.5μm/hとしていると共
に、第1電流拡散層76の初期の成長速度も1μm/h
以下としているため、結晶成長終了後の結晶表面で観測
される結晶欠陥を減らすことができる。さらに、中間層
75のGaAsに対する格子整合率Δa/aを−2.8%と
することによっても結晶欠陥の数を減らすことができる
(格子整合率Δa/a−3.2%以上かつ−2.5%以下の
条件を満たす)。
【0065】さらに、中間層75の成長時のV/III比
を成長開始時では500として300以上の値とし、電
流拡散層76の成長時の成長開始時ではV/III比を5
00として200以上の値としているため、結晶欠陥の
数を減らすことができているが、中間層75および電流
拡散層76の成長開始時以外ではV/III比を減らす設
定としている。
【0066】図12は中間層,電流拡散層成長中のV/I
II比設定値を示している。図12に示すように、結晶欠
陥は主に成長初期に生じるため、成長開始時ではV/II
I比を高く設定し、その後は材料の消費量を減らすため
にV/III比を下げ、PH3流量を減らしている。
【0067】この結果、この第4実施形態の半導体発光
素子の製造方法では、発光部上に成長させる中間層,電
流拡散層の結晶性が向上して、電流拡散層の光取りだし
効率や電流注入効率がよくなり、高輝度な発光ダイオー
ドが得られる。また、結晶成長終了後の結晶表面に観察
される結晶欠陥の数を発光ダイオード1個当り20個以
下に低減することができ、電極の密着性がよくなるの
で、生産歩留まりを向上することができると共に、第1
〜第3実施形態の発光ダイオードに比べ、材料消費量を
少なく抑えることができ、発光ダイオードの価格を抑え
ることができる。
【0068】(第5実施形態)図13はこの発明の第5
実施形態の半導体発光素子の製造方法により製造される
発光ダイオードの要部の断面図である。
【0069】図13に示すように、n型GaAs基板91
上に、有機金属気相成長法(MOCVD法)により、n型
(AlxGa1-x)0.51In0.49P(0≦x≦1)下部クラッド層
92(例えばx=1.0,Siキャリア濃度5×1017cm-3,
厚さ1.0μm)、(AlxGa -x)0.51In0.49P(0≦x≦
1)活性層93(例えばx=0.3,厚さ0.5μm)、p型(A
lxGa1-x)0.51In0.49P(0≦x≦1)上部クラッド層94
(例えばx=1.0,Znキャリア濃度5×1017cm-3,厚さ
1.0μm)、p型(AlxGa1-x)yIn1-yP(0≦x≦1,0≦
y≦1)中間層95(例えばx=0.5,y=0.9(GaAsに対
する格子整合率Δa/a約−2.8%),Znキャリア濃度3
×1018cm-3,厚さ0.5μm)、p型(AlxGa1-x)yIn
1-yP(0≦x≦1,0≦y≦1)第1電流拡散層96(例えばx
=0.0,y=1.0,Znキャリア濃度3×1018cm-3,厚
さ1.5μm)、n型(AlxGa1-x)yIn1-yP(0≦x≦1,
0≦y≦1)電流阻止層97(例えばx=0.0,y=1.0,Si
キャリア濃度1×1018cm-3,厚さ0.3μm)を順次成
長させる。上記下部クラッド層92,活性層93および
上部クラッド層94で発光部を構成している。
【0070】上記発光ダイオードを製造するとき、中間
層95および第1電流拡散層96の成長速度を次のよう
に設定する。
【0071】図14に示すように、上部クラッド層94
を例えば2μm/hで成長した後、中間層95を1μm
/h以下(例えば0.5μm/h)で成長させる。その
後、第1電流拡散層96を1μm/h以下(例えば0.8
μm/h)で成長を開始し、しばらく(例えば2分間程
度)成長を続けた後、成長速度を例えば1分で10μm
/hまで上げ、第1電流拡散層96の成長終了まで10
μm/hで成長を続ける。
【0072】次に、図15に示すように、通常のフォト
リソグラフィーの技術により、電流阻止層97を例えば
円形にエッチングする。次に、図16に示すように、そ
の上にp型(AlxGa1-x)yIn1-yP(0≦x≦1,0≦y≦1)
第2電流拡散層98(例えばx=0.0,y=1.0,Znキャ
リア濃度3×1018cm-3,厚さ7.0μm)を成長させ
る。
【0073】そして、上記第2電流拡散層98上にp型
電極99(例えばAu−Zn) を蒸着により形成し、n型
GaAs基板91下側にn型電極910(例えばAu−Ge)
を蒸着により形成し、p型電極99を例えば円形に加工
して発光ダイオードが完成する。
【0074】この第5実施形態では、中間層95の成長
速度を1μm/h以下の0.5μm/hとしていると共
に、第1電流拡散層96の初期の成長速度も1μm/h
以下としているため、結晶表面で観測される結晶欠陥を
減らすことができる。さらに、中間層95のGaAsに対
する格子整合率Δa/aを−2.8%とすることによって
も結晶欠陥の数を減らすことができている(格子整合率
Δa/a−3.2%以上かつ−2.5%以下の条件を満た
す)。また、この第5実施形態では、図17に示すよう
に、上部クラッド層94の成長途中から成長温度を上昇
させ、中間層95から上の成長温度を活性層93の成長
温度よりも高くしている。これによっても、結晶欠陥の
数を減らすことができる。
【0075】さらに、中間層95の成長時のV/III比
を成長開始時では500として300以上の値とし、電
流拡散層96の成長時の成長開始時ではV/III比を5
00として200以上の値としているため、結晶欠陥の
数を減らすことができているが、中間層95および電流
拡散層96の成長開始時以外ではV/III比を減らす設
定としている。
【0076】図18は中間層および電流拡散層の成長中
のV/III比の設定を示している。図18に示すよう
に、結晶欠陥は主に成長初期に生じるため、成長開始時
ではV/III比を高く設定し、その後は材料の消費量を
減らすためにV/III比を下げ、PH3流量を減らしてい
る。
【0077】この結果、この第5実施形態の半導体発光
素子の製造方法では、発光部上に成長させる中間層,電
流拡散層の結晶性が向上して、電流拡散層の光取りだし
効率や電流注入効率がよくなり、高輝度な発光ダイオー
ドが得られる。また、結晶成長終了後の結晶表面に観察
される結晶欠陥の数を発光ダイオード1個当り20個以
下に低減することができ、電極の密着性がよくなるの
で、生産歩留まりを向上することができると共に、第1
〜第3実施形態の発光ダイオードよりも材料消費量を少
なく抑えることができ、発光ダイオードの価格を抑える
ことができる。
【0078】なお、この発明の半導体発光素子の製造方
法は、上述した各実施形態に限定されるものではない。
また、上記第1〜第5実施形態では、発光部にAlGaI
nP系半導体を用いたが、他の材料を用いた半導体発光
素子でもその機能の内容,各層の役割が同等であればこ
の発明に基づいて実施することができる。同様に、他の
層についても、材料およびその組成比については、その
目的とする効果が得られる範囲で変更が可能である。
【0079】また、上記第1〜第5実施形態では、上部
クラッド層上に成長させる層、または、中間層上に成長
される層に電流拡散層,電流阻止層を用いたが、その
他、保護層やエッチストップ層など他の層が用いられた
半導体発光素子にこの発明を適用してもよい。
【0080】
【発明の効果】以上より明らかなように、この発明の半
導体発光素子の製造方法によれば、発光部よりも上に成
長させる層の少なくとも成長開始時において、V族原料
ガスの供給モル流量とIII族原料ガスの供給モル流量と
の比であるV/III比を、結晶表面に観察される結晶欠
陥の数を発光ダイオード1個当り20個以下に低減する
ような値に設定することによって、格子整合率△a/a
の絶対値0.25%以上の結晶欠陥が生じやすい条件で
も、発光部よりも上に成長させる層(例えば中間層,電流
拡散層および電流阻止層)の結晶性が向上することによ
り、光取りだし効率や電流注入効率がよくなると共に、
電極の密着性がよくなるので、生産歩留まりを向上する
ことができる。また、上記発光部よりも上に成長させる
中間層によって、その上に成長させる層(例えば電流拡
散層および電流阻止層)と発光部との間の格子不整合ま
たはエネルギー不連続の少なくとも一方を緩和するの
で、動作電圧を下げることができる。したがって、高輝
度かつ低消費電力で生産性のよい発光ダイオード等の半
導体発光素子を作製することができる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態の半導体発光
素子の製造方法により製造された発光ダイオードの断面
図である。
【図2】 図2は上記発光ダイオードの電流拡散層V/
III比500のときの中間層V/III比と結晶表面の結晶
欠陥数との関係を示す図である。
【図3】 図3は上記発光ダイオードの中間層V/III
比500のときの電流拡散層V/III比と結晶表面の結
晶欠陥数との関係を示す図である。
【図4】 図4はこの発明の第2実施形態の半導体発光
素子の製造方法により製造された発光ダイオードの断面
図である。
【図5】 図5は上記発光ダイオードの中間層成長中の
V/III比設定値を示す図である。
【図6】 図6はこの発明の第3実施形態の半導体発光
素子の製造方法により製造された発光ダイオードの断面
図である。
【図7】 図7は上記発光ダイオードの中間層成長中の
V/III比設定値を示す図である。
【図8】 図8はこの発明の第4実施形態の半導体発光
素子の製造方法により製造された発光ダイオードの断面
図である。
【図9】 図9は上記発光ダイオードにおける各層の成
長速度を示す図である。
【図10】 図10は上記発光ダイオードの製造途中の
状態を示す断面図である。
【図11】 図11は上記発光ダイオードの完成断面図
である。
【図12】 図12は上記発光ダイオードの中間層,電
流拡散層成長中のV/III比設定値を示す図である。
【図13】 図13はこの発明の第5実施形態の半導体
発光素子の製造方法により製造された発光ダイオードの
断面図である。
【図14】 図14は上記発光ダイオードの各層成長速
度を示す図である。
【図15】 図15は上記発光ダイオードの電流阻止層
が円形にエッチングされた状態を示す断面図である。
【図16】 図16は上記発光ダイオードの完成断面図
である。
【図17】 図17は上記発光ダイオードの各層の成長
温度の変化を示す図である。
【図18】 図18は中間層および電流拡散層の成長中
のV/III比の設定を示す図である。
【図19】 図19は従来の半導体発光素子を示す断面
図である。
【図20】 図20は上部グリッド層と電流拡散層との
間に中間層を使用しない半導体発光素子のエネルギーバ
ンドプロファイルである。
【図21】 図21は上部グリッド層と電流拡散層との
間に中間層を使用した半導体発光素子のエネルギーバン
ドプロファイルである。
【符号の説明】
11,31,51,71,91,211…n型GaAs基板、 12,32,52,72,92,212…下部クラッド層、 13,33,53,73,93,213…活性層、 14,34,54,74,94,214…上部クラッド層、 15,35,55,95,215…中間層、 16,36,56,216…電流拡散層、 17,37,57,79,99,217…p型電極、 18,38,58,710,910,218…n型電極、 76,96…第1電流拡散層、 77,97…電流阻止層、 78,98…第2電流拡散層。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA03 AA24 AA40 AA41 AA43 CA04 CA14 CA34 CA65 CA73 CB02

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体基板上に形成された少なく
    とも下部クラッド層,活性層および上部クラッド層から
    なる発光部と、上記発光部よりも上に成長させる層とを
    有する半導体発光素子の製造方法において、 上記発光部よりも上に成長させる層とその直下に成長さ
    せた層との間に格子整合率Δa/aの絶対値が0.25%
    以上の格子不整合があり、上記発光部よりも上に成長さ
    せる層の少なくとも成長開始時において、V族原料ガス
    の供給モル流量とIII族原料ガスの供給モル流量との比
    であるV/III比を、半導体発光素子の全ての結晶成長
    終了後の結晶表面に観察される結晶欠陥の数が半導体発
    光素子1個当り20個以下となるような値に設定するこ
    とを特徴とする半導体発光素子の製造方法。
  2. 【請求項2】 請求項1に記載の半導体発光素子の製造
    方法において、 上記発光部よりも上に成長させる層は、さらに上に成長
    させる層と上記発光部との間の格子不整合またはエネル
    ギー不連続の少なくとも一方を緩和する中間層を含むこ
    とを特徴とする半導体発光素子の製造方法。
  3. 【請求項3】 請求項1または2に記載の半導体発光素
    子の製造方法において、 上記発光部よりも上に成長させる層は、電流拡散層また
    は電流阻止層の少なくとも一方を含むことを特徴とする
    半導体発光素子の製造方法。
  4. 【請求項4】 請求項2または3に記載の半導体発光素
    子の製造方法において、 上記化合物半導体基板がGaAsで構成され、 上記下部クラッド層,上記活性層,上記上部クラッド層お
    よび上記発光部よりも上に成長させる層が(Alx
    a1-x)yIn1-yP(0≦x≦1,0≦y≦1)半導体で構成され
    ていることを特徴とする半導体発光素子の製造方法。
  5. 【請求項5】 化合物半導体基板上に形成された少なく
    とも下部クラッド層,活性層および上部クラッド層から
    なる発光部と、 上記発光部の上部クラッド層上に成長させる中間層と、 上記中間層上に成長させる電流拡散層または電流阻止層
    の少なくとも一方とを有し、 上記中間層によって、上記電流拡散層と上記発光部との
    間または上記電流阻止層と上記発光部との間の格子不整
    合またはエネルギー不連続の少なくとも一方を緩和する
    半導体発光素子の製造方法において、 上記下部クラッド層,上記活性層,上記上部クラッド層お
    よび上記中間層が(Al xGa1-x)yIn1-yP(0≦x≦1,0
    ≦y≦1)半導体で構成され、 上記電流拡散層または上記電流阻止層が(AlxGa1-x)y
    In1-yP(0≦x≦1,0≦y≦1)半導体で構成され、 上記上部クラッド層に対して格子整合率Δa/aの絶対値
    が0.25%以上の格子不整合の状態で上記上部クラッ
    ド層上に上記中間層を成長させるときの少なくとも成長
    開始時において、V族原料ガスの供給モル流量とIII族
    原料ガスの供給モル流量との比であるV/III比を30
    0以上とすることを特徴とする半導体発光素子の製造方
    法。
  6. 【請求項6】 化合物半導体基板上に形成された少なく
    とも下部クラッド層,活性層および上部クラッド層から
    なる発光部と、 上記発光部の上部クラッド層上に成長させる中間層と、 上記中間層上に成長させる電流拡散層または電流阻止層
    の少なくとも一方とを有し、 上記中間層によって、上記電流拡散層と上記発光部との
    間または上記電流阻止層と上記発光部との間の格子不整
    合またはエネルギー不連続の少なくとも一方を緩和する
    半導体発光素子の製造方法において、 上記下部クラッド層,上記活性層,上記上部クラッド層お
    よび上記中間層が(Al xGa1-x)yIn1-yP(0≦x≦1,0
    ≦y≦1)半導体で構成され、 上記電流拡散層または上記電流阻止層が(AlxGa1-x)y
    In1-yP(0≦x≦1,0≦y≦1)半導体で構成され、 上記中間層に対して格子整合率Δa/aの絶対値が0.2
    5%以上の格子不整合の状態で上記中間層上に上記電流
    拡散層または上記電流阻止層を成長させるとき、上記電
    流拡散層または上記電流阻止層の少なくとも成長開始時
    のV族原料ガスの供給モル流量とIII族原料ガスの供給
    モル流量との比であるV/III比を200以上とするこ
    とを特徴とする半導体発光素子の製造方法。
  7. 【請求項7】 請求項1乃至6のいずれか1つに記載の
    半導体発光素子の製造方法において、 上記発光部よりも上に成長させる層の成長過程のうちの
    成長開始時よりも後の成長では、V族原料ガスの供給モ
    ル流量とIII族原料ガスの供給モル流量との比であるV
    /III比を成長開始時よりも低くすることを特徴とする
    半導体発光素子の製造方法。
  8. 【請求項8】 請求項1乃至7のいずれか1つに記載の
    半導体発光素子の製造方法において、 上記発光部よりも上に成長させる層の少なくとも成長開
    始時の成長速度が1μm/h以下であることを特徴とす
    る半導体発光素子の製造方法。
  9. 【請求項9】 請求項2,5または6のいずれか1つに
    記載の半導体発光素子の製造方法において、 上記中間層は、GaAsに対する格子整合率Δa/aが−
    3.2%以上かつ−2.5%以下のAlGaInP系半導体
    で構成されていることを特徴とする半導体発光素子の製
    造方法。
  10. 【請求項10】 請求項1乃至9のいずれか1つに記載
    の半導体発光素子の製造方法において、 上記発光部よりも上に成長させる層の成長温度が上記活
    性層の成長温度よりも高いことを特徴とする半導体発光
    素子の製造方法。
  11. 【請求項11】 請求項1乃至10のいずれか1つに記
    載の半導体発光素子の製造方法において、 MOCVD(有機金属化学気相成長)法を用いて、上記下
    部クラッド層,上記活性層,上記上部クラッド層および上
    記発光部よりも上に成長させる層を結晶成長させること
    を特徴とする半導体発光素子の製造方法。
JP2001206136A 2001-07-06 2001-07-06 半導体発光素子の製造方法 Pending JP2003023177A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001206136A JP2003023177A (ja) 2001-07-06 2001-07-06 半導体発光素子の製造方法
US10/189,627 US20030008430A1 (en) 2001-07-06 2002-07-08 Fabrication method of semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001206136A JP2003023177A (ja) 2001-07-06 2001-07-06 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2003023177A true JP2003023177A (ja) 2003-01-24

Family

ID=19042320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001206136A Pending JP2003023177A (ja) 2001-07-06 2001-07-06 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US20030008430A1 (ja)
JP (1) JP2003023177A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028145A1 (ja) * 2007-08-30 2009-03-05 Shin-Etsu Handotai Co., Ltd. 高輝度発光ダイオードの製造方法および発光素子基板並びに高輝度発光ダイオード
WO2009093418A1 (ja) * 2008-01-25 2009-07-30 Shin-Etsu Handotai Co., Ltd. 化合物半導体基板の製造方法および化合物半導体基板並びに発光素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7721328B2 (en) * 2004-10-01 2010-05-18 Salesforce.Com Inc. Application identity design
JP5586371B2 (ja) * 2009-09-15 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
US9165332B2 (en) * 2012-01-27 2015-10-20 Microsoft Technology Licensing, Llc Application licensing using multiple forms of licensing
CN105489725B (zh) * 2016-01-25 2018-10-16 厦门市三安光电科技有限公司 一种led芯片结构及制作方法
US20170263068A1 (en) * 2016-03-14 2017-09-14 Le Holdings (Beijing) Co., Ltd. Method for generating counting events and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028145A1 (ja) * 2007-08-30 2009-03-05 Shin-Etsu Handotai Co., Ltd. 高輝度発光ダイオードの製造方法および発光素子基板並びに高輝度発光ダイオード
JP5278323B2 (ja) * 2007-08-30 2013-09-04 信越半導体株式会社 高輝度発光ダイオードの製造方法
WO2009093418A1 (ja) * 2008-01-25 2009-07-30 Shin-Etsu Handotai Co., Ltd. 化合物半導体基板の製造方法および化合物半導体基板並びに発光素子
US8003421B2 (en) 2008-01-25 2011-08-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing compound semiconductor substrate, compound semiconductor substrate and light emitting device

Also Published As

Publication number Publication date
US20030008430A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
TWI385822B (zh) Iii 族氮化物半導體層之製造方法,及iii 族氮化物半導體發光元件,以及燈
JP4539752B2 (ja) 量子井戸構造の形成方法および半導体発光素子の製造方法
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
JP2001160627A (ja) Iii族窒化物系化合物半導体発光素子
US7955881B2 (en) Method of fabricating quantum well structure
JP2012104564A (ja) 半導体発光素子、半導体発光素子の製造方法、ランプ
US8138494B2 (en) GaN series light-emitting diode structure
WO2009142265A1 (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
US7063997B2 (en) Process for producing nitride semiconductor light-emitting device
US6468818B2 (en) Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage
JP2003023177A (ja) 半導体発光素子の製造方法
JP4569859B2 (ja) 発光素子の製造方法
JP2001015852A (ja) p型のIII族窒化物半導体層上の電極構造とその形成方法
JP2000188260A (ja) 窒化物系化合物半導体素子、窒化物系化合物半導体の結晶成長方法、及び窒化物系化合物半導体素子の製造方法
JP3724213B2 (ja) 窒化ガリウム系化合物半導体発光素子
US6399965B2 (en) Semiconductor light emitting device with high yield and low power consumption
US20150228847A1 (en) High-luminance nitride light-emitting device and method for manufacturing same
JPWO2009017017A1 (ja) 高輝度発光ダイオ−ド及びその製造方法
JPH10173220A (ja) 半導体発光素子の製法
JPH11243228A (ja) 半導体素子及びその製造方法
JP2009260136A (ja) 半導体発光素子及びその製造方法、エピタキシャルウェーハ
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2005026389A (ja) p型のIII族窒化物半導体層上の電極構造とその形成方法
JP2009088230A (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071009