KR101637633B1 - 발광 다이오드 및 발광 다이오드 램프 - Google Patents

발광 다이오드 및 발광 다이오드 램프 Download PDF

Info

Publication number
KR101637633B1
KR101637633B1 KR1020137000690A KR20137000690A KR101637633B1 KR 101637633 B1 KR101637633 B1 KR 101637633B1 KR 1020137000690 A KR1020137000690 A KR 1020137000690A KR 20137000690 A KR20137000690 A KR 20137000690A KR 101637633 B1 KR101637633 B1 KR 101637633B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting diode
light
substrate
Prior art date
Application number
KR1020137000690A
Other languages
English (en)
Other versions
KR20130041093A (ko
Inventor
노리요시 세오
아츠시 마츠무라
료우이치 다케우치
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20130041093A publication Critical patent/KR20130041093A/ko
Application granted granted Critical
Publication of KR101637633B1 publication Critical patent/KR101637633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G7/00—Botany in general
    • A01G7/04—Electric or magnetic or acoustic treatment of plants for promoting growth
    • A01G7/045—Electric or magnetic or acoustic treatment of plants for promoting growth with electric lighting
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/24—Devices or systems for heating, ventilating, regulating temperature, illuminating, or watering, in greenhouses, forcing-frames, or the like
    • A01G9/26—Electric devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A40/00—Adaptation technologies in agriculture, forestry, livestock or agroalimentary production
    • Y02A40/10—Adaptation technologies in agriculture, forestry, livestock or agroalimentary production in agriculture
    • Y02A40/25—Greenhouse technology, e.g. cooling systems therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/14—Measures for saving energy, e.g. in green houses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Forests & Forestry (AREA)
  • Ecology (AREA)
  • Botany (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Cultivation Of Plants (AREA)

Abstract

본 발명에 따른 발광 다이오드는, n층의 변형 발광층(12) 및 n-1층의 배리어층(13)으로 이루어지는 발광층(10)을 갖는 pn 접합형의 발광부를 구비하고, 배리어층이 존재할 때 상기 발광층(10)은, 1층의 변형 발광층(12)과, 1층의 배리어층(13)이 교대로 적층된 구성을 갖고, n을 1 내지 7의 정수로 하고, 또한 발광층(10)의 두께를 250㎚ 이하로 한다.

Description

발광 다이오드 및 발광 다이오드 램프{LIGHT EMITTING DIODE AND LIGHT EMITTING DIODE LAMP}
본 발명은, 발광 다이오드 및 발광 다이오드 램프에 관한 것이며, 특히, 응답 속도가 빠른 발광 다이오드 및 이것을 사용한 발광 다이오드 램프에 관한 것이다.
본원은, 2010년 7월 13일에 일본에 출원된 일본 특허 출원 제2010-158655호 및 2010년 8월 18일에 일본에 출원된 일본 특허 출원 제2010-183207호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 인공 광원에 의한 식물 육성이 연구되고 있다. 특히, 단색성이 우수하고, 에너지 절약, 장수명, 소형화가 가능한 발광 다이오드(영약칭:LED)에 의한 조명을 사용한 재배 방법이 주목받고 있다.
또한, 지금까지의 연구 결과로부터, 식물 육성(광합성)용의 광원에 적합한 발광 파장의 하나로서, 파장이 600~700㎚인 영역의 적색 광의 효과가 확인되고 있다.
특히, 파장이 660~670㎚ 부근인 광은, 광합성에 대한 반응 효율이 높아 바람직한 광원이다. 이 파장에 대하여, 종래, AlGaAs 혹은 InGaNP 등으로 이루어지는 발광층의 검토가 이루어져 있다(예를 들어, 특허 문헌 1~3 참조.).
한편, 종래, 인화 알루미늄·갈륨·인듐(조성식(AlXGa1 -X)YIn1- YP;0≤X≤1, 0<Y≤1)으로 이루어지는 발광층을 구비한 화합물 반도체 LED가 알려져 있다.
이러한 LED 화합물 반도체에서는, Ga0 .5In0 .5P의 조성을 갖은 발광층의 파장이 가장 길고, 그 피크 발광 파장은 650㎚ 부근이다.
또한, 일반적으로, (AlXGa1 -X)YIn1 -YP(0≤X≤1, 0<Y≤1)로 이루어지는 발광층을 구비한 발광부는, 발광층으로부터의 광을 차단하고, 또한 기계적 강도가 낮은 비화 갈륨(GaAs) 단결정 기판 상에 형성되어 있다.
그로 인해, 고휘도의 가시 LED를 얻기 위해서, 또한, 한층 더 소자의 기계적 강도의 향상을 목적으로 한 연구가 진행되고 있다.
예를 들어, 특허 문헌 4에는, GaAs와 같은 발광층의 광을 차단하는 기판 재료를 제거한 후, 발광층의 광을 투과 가능하고, 또한 기계 강도가 우수한 재료로 이루어지는 지지체층을 접합시킨, 소위 접합형 LED가 개시되어 있다.
특허 문헌 5에는, 발광 메커니즘이 상이한 레이저 소자에 있어서, 변형(歪)이 있는 발광층(「변형 발광층」이라고도 함)에 관한 검토가 행해져 있다. 그러나, 발광 다이오드에 있어서는, 변형이 있는 발광층에 대해서 실용화되어 있지 않은 것이 실상이다.
특허 문헌 6에는, 발광 다이오드의 발광부에 양자 웰 구조를 적용하는 것이 개시되어 있다. 그러나, 양자 웰 구조의 적용에 의해 얻어지는 양자 효과는, 발광 파장을 단파장화시키기 때문에, 장파장화의 기술에는 적용할 수 없다.
일본 특허 출원 공개 평성 9-37648호 공보 일본 특허 출원 공개 제2002-27831호 공보 일본 특허 출원 공개 제2004-221042호 공보 특허 제3230638호 공보 일본 특허 출원 공개 제2000-151024호 공보 특허 제3373561호 공보
그런데, 최근의 연구에 의해, 식물 육성용의 조명은, 광을 조사한 후, 광합성의 반응 시간 중에 소등함으로써 에너지 절약화가 가능한 것이 확인되었다. 따라서, 점등 방법에 대해서는, 고속 펄스 방식을 이용해서 사용 전력을 삭감하는 것도 검토되고 있다. 즉, 응답 속도가 빠른 발광 다이오드가 필요하게 되어 있다.
특히, 고압 회로 등에 있어서, 전기 신호 전달에 사용되는 고속 커플러 용도의 발광 다이오드에 있어서는, 35㎱ 이하의 응답 속도가 요망된다.
본 발명은, 상기 사정을 감안해서 이루어진 것으로, 응답 속도가 빠른 발광 다이오드 및 발광 다이오드 램프를 제공하는 것을 목적으로 한다.
즉, 본 발명은 이하에 관한 것이다.
(1) n층의 변형 발광층 및 n-1층의 배리어층으로 이루어지는 발광층을 갖는 pn 접합형의 발광부를 구비하고, 배리어층이 존재할 때 상기 발광층은, 1층의 변형 발광층과, 1층의 배리어층이 교대로 적층된 구성을 갖고, 상기 n을 1 내지 7의 정수로 하고, 또한 상기 발광층의 두께를 250㎚ 이하로 한 것을 특징으로 하는 발광 다이오드.
(2) 상기 변형 발광층의 조성식은, (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.37≤Y≤0.46)인 것을 특징으로 하는 전항 (1)에 기재된 발광 다이오드.
(3) 상기 변형 발광층의 조성식이, GaXIn1 - XP(0.37≤X≤0.46)인 것을 특징으로 하는 전항 (1)항에 기재된 발광 다이오드.
(4) 상기 발광부와, 상기 발광부에 적층된 변형 조정층을 적어도 포함하는 화합물 반도체층을 갖는 것을 특징으로 하는 전항 (1) 내지 (3) 중 어느 한 항에 기재된 발광 다이오드.
(5) 상기 화합물 반도체층은, 광 취출면을 갖고, 상기 광 취출면의 반대측에 위치하는 상기 화합물 반도체층의 면에 접합되는 기능성 기판을 설치한 것을 특징으로 하는 전항 (4)에 기재된 발광 다이오드.
(6) 상기 기능성 기판은, 광 투과성 기판인 것을 특징으로 하는 전항 (5)에 기재된 발광 다이오드.
(7) 상기 기능성 기판의 재질은, GaP인 것을 특징으로 하는 전항 (5) 또는 (6)에 기재된 발광 다이오드.
(8) 상기 화합물 반도체층의 상기 광 취출면측에 설치된 제1 및 제2 전극과, 상기 기능성 기판의 이면에 설치된 접속용의 제3 전극을 더 구비한 것을 특징으로 하는 전항 (5) 내지 (7) 중 어느 한 항에 기재된 발광 다이오드.
(9) 상기 화합물 반도체층과 상기 기능성 기판이 반사 구조체를 통해서 접합되어 있는 것을 특징으로 하는 전항 (5)에 기재된 발광 다이오드.
(10) 상기 기능성 기판의 재질은, 금속인 것을 특징으로 하는 전항 (5) 또는 전항 (9) 중 어느 한 항에 기재된 발광 다이오드.
(11) 상기 기능성 기판의 재질은, GaP, Si, Ge 중 어느 하나인 것을 특징으로 하는 전항 (5) 또는 전항 (9) 중 어느 한 항에 기재된 발광 다이오드.
(12) 상기 화합물 반도체층의 상기 광 취출면측에 설치된 제1 전극과, 상기 화합물 반도체층과 반사 구조체 사이에 설치된 제2 전극을 구비한 것을 특징으로 하는 전항 (5), 전항 (9) 내지 전항 (11) 중 어느 한 항에 기재된 발광 다이오드.
(13) 상기 변형 발광층의 두께가, 8~30㎚의 범위 내인 것을 특징으로 하는 전항 (1) 내지 (12) 중 어느 한 항에 기재된 발광 다이오드.
(14) 상기 변형 조정층은, 상기 발광부가 발광했을 때의 광을 투과 가능함과 함께, 상기 변형 발광층 및 상기 배리어층의 격자 상수보다도 작은 격자 상수를 갖는 것을 특징으로 하는 전항 (4) 내지 (13) 중 어느 한 항에 기재된 발광 다이오드.
(15) 상기 배리어층의 조성식은, (AlXGa1 -X)YIn1 - YP (0.3≤X≤0.7, 0.48≤Y≤0.52)인 것을 특징으로 하는 전항 (1) 내지 (14) 중 어느 한 항에 기재된 발광 다이오드.
(16) 상기 발광부는, 상기 변형 발광층의 상하면 중, 적어도 한쪽의 면에 클래드층을 갖고, 상기 클래드층의 조성식이 (AlXGa1 -X)YIn1 - YP(0.5≤X≤1, 0.48≤Y≤0.52)인 것을 특징으로 하는 전항 (1) 내지 (15) 중 어느 한 항에 기재된 발광 다이오드.
(17) 상기 변형 조정층의 조성식은, (AlXGa1 -X)YIn1 - YP(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 전항 (4) 내지 (16) 중 어느 한 항에 기재된 발광 다이오드.
(18) 상기 변형 조정층의 조성식은, AlXGa1 - XAs1 - YPY(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 전항 (4) 내지 (17) 중 어느 한 항에 기재된 발광 다이오드.
(19) 상기 변형 조정층의 재질은, GaP인 것을 특징으로 하는 전항 (4) 내지 (18) 중 어느 한 항에 기재된 발광 다이오드.
(20) 상기 변형 조정층의 두께는, 0.5~20㎛의 범위 내인 것을 특징으로 하는 전항 (4) 내지 (19) 중 어느 한 항에 기재된 발광 다이오드.
(21) 상기 기능성 기판의 측면은, 상기 화합물 반도체층에 가까운 측에 있어서 상기 광 취출면에 대하여 대략 수직인 수직면과, 상기 화합물 반도체층에 먼 측에 있어서 상기 광 취출면에 대하여 내측으로 경사지고, 또한 상기 수직면과 일체로 구성된 경사면을 갖는 것을 특징으로 하는 전항 (5) 내지 (20) 중 어느 한 항에 기재된 발광 다이오드.
(22) 상기 변형 발광층의 발광 파장 700㎚에 있어서의 발광 강도가, 피크 발광 파장에 있어서의 발광 강도의 10% 미만인 것을 특징으로 하는 전항 (1) 내지 (21) 중 어느 한 항에 기재된 발광 다이오드.
(23) 상기 광 취출면은, 거친 면을 포함하는 것을 특징으로 하는 전항 (5) 내지 (22) 중 어느 한 항에 기재된 발광 다이오드.
(24) 식물 육성의 광합성의 촉진에 사용하기 위한 발광 다이오드이며, 상기 발광부의 발광 스펙트럼의 피크 발광 파장이, 655~675㎚의 범위인 것을 특징으로 하는 전항 (1) 내지 (23) 중 어느 한 항에 기재된 발광 다이오드.
(25) 상기 발광 스펙트럼의 반가폭은, 10~40㎚의 범위 내인 것을 특징으로 하는 전항 (24)에 기재된 발광 다이오드.
(26) 상기 발광부의 응답 속도가, 35㎱ 이하인 것을 특징으로 하는 전항 (1) 내지 (25) 중 어느 한 항에 기재된 발광 다이오드.
(27) 표면에 전극 단자가 형성된 마운트 기판과, 전항 (1) 내지 (26) 중 어느 한 항에 기재된 발광 다이오드를 구비하고, 상기 발광 다이오드는, 상기 마운트 기판에 실장되어 있고, 상기 발광 다이오드는, 상기 전극 단자와 전기적으로 접속되어 있는 것을 특징으로 하는 발광 다이오드 램프.
(28) 상기 발광 다이오드에 설치된 상기 제1 또는 제2 전극과, 상기 기능성 기판에 설치된 상기 제3 전극을 대략 동일 전위에서 접속한 것을 특징으로 하는 전항 (27)에 기재된 발광 다이오드 램프.
또한 (2)~(26)은 (1)의 발광 다이오드의 바람직한 예를 나타내고, (28)은 (27)의 발광 다이오드 램프의 바람직한 예를 나타낸다.
본 발명의 하나의 관점에 따르면, n(≥1)층의 변형 발광층 및 (n-1)층의 배리어층으로 이루어지는 발광층을 갖는 pn 접합형의 발광부를 구비하고, 발광층을, 1층의 변형 발광층과, 1층의 배리어층이 교대로 적층된 구성으로 하고, n을 1 내지 7로 하고, 또한 발광층의 두께를 250㎚ 이하로 함으로써, 변형 발광층 및 배리어층의 총수를 적게 하는 것이 가능하게 됨과 함께, 변형 발광층 및 배리어층에 의해 구성되는 발광층의 두께를 얇게 하는 것이 가능해지므로, 응답 속도가 35㎱ 이하인 발광 다이오드를 실현할 수 있다.
또한, 화합물 반도체층의 광 취출면과는 반대측에 위치하는 화합물 반도체층의 면에, 반사 구조체를 설치함으로써, 화합물 반도체층의 광 취출면으로부터 발광 다이오드의 외부에 방사되는 광 중, 광 취출면에 대하여 직교하는 방향에 있어서의 광의 강도를 강하게 하는 것이 가능해지므로, 고휘도 및 고효율의 발광 다이오드를 실현할 수 있다.
또한, 광 취출면에 대하여 직교하는 방향에 있어서의 광의 강도를 강하게 함으로써, 광 취출면에 대하여 직교하는 방향에 있어서, 반사 구조체를 구비하고 있지 않은 발광 다이오드의 광의 강도와 동일한 강도의 광 강도를 얻는 경우, 반사 구조체를 구비하고 있지 않은 발광 다이오드보다도 소비 전력을 작게 할 수 있다.
또한, 광 취출면의 반대측에 위치하는 화합물 반도체층의 면에, 반사 구조체를 통해서 접합되는 기능성 기판으로서, 예를 들어, 열전도율이 양호한 기판을 사용함으로써, 발광부가 발광했을 때의 열을, 기능성 기판을 통하여, 발광 다이오드의 외부로 효율적으로 방출할 수 있다. 이러한 기능성 기판을 구비한 발광 다이오드는, 특히, 발열이 문제가 되는 식물 육성용의 조명으로서 사용하는 경우에 유효하다.
도 1은 본 발명의 제1 실시 형태인 발광 다이오드를 구비한 발광 다이오드 램프의 평면도.
도 2는 도 1 중에 도시하는 발광 다이오드 램프의 A-A’선을 따른 단면 모식도.
도 3은 도 1에 도시하는 발광 다이오드의 평면도.
도 4는 도 3에 도시하는 발광 다이오드의 B-B’선을 따른 단면 모식도.
도 5는 도 4에 도시하는 발광층의 구성을 설명하기 위한 확대 단면도.
도 6은 본 발명의 일 실시 형태인 발광 다이오드에 사용하는 에피 웨이퍼의 단면 모식도.
도 7은 본 발명의 일 실시 형태인 발광 다이오드에 사용하는 접합 웨이퍼의 단면 모식도.
도 8은 본 발명의 제2 실시 형태에 따른 발광 다이오드의 일례를 도시하는 단면도.
도 9a는, 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정의 1공정을 도시하는 단면도로서, 제1 및 제2 금속층을 대향 배치시킨 상태를 도시하는 도면.
도 9b는, 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정의 1공정을 도시하는 단면도로서, 제1 및 제2 금속층이 압착되어, 제1 및 제2 금속층으로 이루어지는 기능성 기판이 형성된 상태를 도시하는 도면.
도 10은 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도.
도 11은 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도.
도 12는 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도.
도 13은 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도.
도 14는 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도.
도 15는 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도.
도 16a는 본 발명의 제3 실시 형태에 따른 발광 다이오드의 일례를 도시하는 단면도로서, 제3 실시 형태의 발광 다이오드의 평면도.
도 16b는 도 16a에 도시하는 발광 다이오드의 A-A’선 방향의 개략적인 단면도.
이하, 본 발명을 적용한 일 실시 형태인 발광 다이오드 및 이것을 구비한 발광 다이오드 램프에 대해서, 도면을 참조해서 상세하게 설명한다. 또한, 이하의 설명에서 사용하는 도면은, 특징을 이해하기 쉽게 하기 위해서, 편의상 특징이 되는 부분을 확대해서 도시하고 있는 경우가 있고, 각 구성 요소의 치수 비율 등이 실제의 발광 다이오드 및 발광 다이오드 램프와 동일하다고는 할 수 없다. 또한 본 발명은 이들 예에만 한정되지 않는다. 본 발명의 요지를 일탈하지 않는 범위에서, 재료나 수나 위치나 크기나 길이나 수치 등의 변경이나 추가나 생략을 할 수 있다. 또한 각 실시 형태에서 서술할 수 있는 요건이나 바람직한 예를, 서로 사용하는 것도 가능하다.
<발광 다이오드 램프>
도 1은, 본 발명의 일 실시 형태인 발광 다이오드를 구비한 발광 다이오드 램프의 평면도이고, 도 2는, 도 1 중에 도시하는 발광 다이오드 램프의 A-A’선을 따른 단면 모식도이다.
도 1 및 도 2에 도시하는 바와 같이, 본 실시 형태의 발광 다이오드(1)를 구비한 발광 다이오드 램프(41)은, 마운트 기판(42)의 표면에 1개 이상의 발광 다이오드(1)가 실장된 구성으로 되어 있다.
마운트 기판(42)의 표면에는, n전극 단자(43)와 p전극 단자(44)가 설치되어 있다.
발광 다이오드(1)의 제1 전극인 n형 오믹 전극(4)은, 금선(45)을 통하여, 마운트 기판(42)의 n전극 단자(43)와 전기적으로 접속되어 있다. 즉, n형 오믹 전극(4)과 n전극 단자(43)는, 와이어 본딩 접속되어 있다.
또한, 발광 다이오드(1)의 제2 전극인 p형 오믹 전극(5)은, 금선(46)을 통하여, 마운트 기판(42)의 p전극 단자(44)와 전기적으로 접속되어 있다.
또한, 도 2에 도시하는 바와 같이, n형 오믹 전극(4) 및 p형 오믹 전극(5)이 설치된 면과는 반대측에 위치하는 발광 다이오드(1)의 면에는, 제3 전극(6)이 설치되어 있다. 이 제3 전극(6)에 의해 발광 다이오드(1)가 n전극 단자(43) 상에 접속되고, 발광 다이오드(1)는 마운트 기판(42)에 고정된다. n형 오믹 전극(4)과 제3 전극(6)은, n극 전극 단자(43)에 의해 등전위 또는 대략 등전위로 되도록 전기적으로 접속되어 있다. 그리고, 마운트 기판(42)의 발광 다이오드(1)가 실장된 표면은, 일반적인 에폭시 수지(47)에 의해 밀봉되어 있다.
<발광 다이오드(제1 실시 형태)>
도 3은, 도 1에 도시하는 발광 다이오드의 평면도이고, 도 4는, 도 3에 도시하는 발광 다이오드의 B-B’선을 따른 단면 모식도이다.
도 3 및 도 4에 도시하는 바와 같이, 본 실시 형태의 발광 다이오드(1)는, 화합물 반도체층(2)과 기능성 기판(3)이 접합된 구성으로 되어 있다. 그리고, 발광 다이오드(1)는, 주된 광 취출면에 설치된 n형 오믹 전극(4)(제1 전극) 및 p형 오믹 전극(5)(제2 전극)과, 기능성 기판(3)의 화합물 반도체층(2)의 접합면과는 반대측에 설치된 제3 전극(6)을 구비한다. 또한, 본 실시 형태에 있어서의 주된 광 취출면이란, 화합물 반도체층(2)에 있어서, 기능성 기판(3)을 부착한 면의 반대측의 면이다.
화합물 반도체층(2)(「에피택셜 성장층」이라고도 함)은, 도 4에 도시하는 바와 같이, pn 접합형의 발광부(7)와, 변형 조정층(8)이 순차 적층된 구조를 갖는다.
이 화합물 반도체층(2)의 구조에는, 공지의 기능층을 적시 부가할 수 있다. 예를 들어, 오믹(Ohmic) 전극의 접촉 저항을 낮추기 위한 콘택트층, 소자 구동 전류를 발광부의 전반에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등의 공지의 층을 형성할 수 있다. 또한, 화합물 반도체층(2)으로서는, GaAs 기판 상에 에피택셜 성장시켜서 형성된 것이 바람직하다.
도 4에 도시하는 바와 같이, 발광부(7)는, 변형 조정층(8) 상에 적어도 p형의 하부 클래드층(9)과, 발광층(10)과, n형의 상부 클래드층(11)이 순차 적층되어 구성되어 있다. 즉, 발광부(7)는, 방사 재결합을 초래하는 캐리어(담체;carrier) 및 발광을 발광층(10)에 「가두기」 위해서, 발광층(10)의 하측 및 상측에 대치해서 배치한 하부 클래드(clad)층(9) 및 상부 클래드층(11)을 포함하는, 소위, 더블 헤테로(영약칭:DH) 구조로 하는 것이 고강도의 발광을 얻는데 바람직하다.
도 5에 도시하는 바와 같이, 발광층(10)은, 변형 발광층(12)과, 배리어층(13)이 교대로 적층된 적층 구조를 가짐과 동시에, 그 양단부에 변형 발광층(12)이 배치된 구성으로 되어 있다.
변형 발광층(12)은, (AlXGa1 -X)YIn1 -YP(0≤X≤1, 0<Y≤1)의 조성을 갖고 있다. 상기 X는, 0.1 이하인 것이 바람직하고, 0인 것이 보다 바람직하다. 또한, 상기 Y는, 0.37~0.46의 범위가 바람직하고, 0.39~0.45의 범위가 보다 바람직하다.
변형 발광층(12)의 조성을 상기 범위 내로 규정함으로써, 발광 파장을 655~675㎚의 범위로 할 수 있다. 그러나, 이 경우, 변형 발광층(12)은, 그 이외의 구조 부분과 격자 상수가 상이한 구성으로 되어, 화합물 반도체층(2)에 변형이 발생한다. 이 때문에, 결정 결함의 발생이라고 하는 폐해가 발생할 우려가 있다.
변형 발광층(12)의 층 두께(1층의 두께)는, 8~30㎚의 범위가 적합하다. 여기서, 변형 발광층(12)의 층 두께가 약 6㎚ 미만의 박막인 경우에는, 웰 구조의 양자 효과에 의해 발광 파장이 짧아져, 원하는 655㎚ 이상이 얻어지지 않게 된다.
따라서, 변형 발광층(12)의 층 두께는, 층 두께의 변동을 가미해서 양자 효과가 발현하지 않는 8㎚ 이상인 것이 바람직하다. 또한, 층 두께의 제어의 용이함을 고려하면, 10㎚ 이상이 적합하다. 한편, 변형 발광층(12)의 층 두께가 30㎚를 초과하면, 변형량이 지나치게 커지기 때문에, 결정 결함이나 표면의 이상이 발생하기 쉬워지기 때문에 바람직하지 않다.
배리어층(13)은, (AlXGa1 -X)YIn1 -YP(0≤X≤1, 0<Y≤1)의 조성을 갖고 있다. 상기 X는, 0.3~0.7의 범위가 바람직하고, 0.4~0.6의 범위가 보다 바람직하다. 또한, 상기 Y는, 0.48~0.52의 범위가 바람직하고, 0.49~0.51의 범위가 보다 바람직하다. 또한, 배리어층(13)의 격자 상수는, GaAs 기판과 동등 또는 작게 할 수 있다.
배리어층(13)의 층 두께(1층의 두께)는, 변형 발광층(12)의 층 두께보다도 두꺼운 것이 바람직하다. 이에 의해, 변형 발광층(12)의 발광 효율을 높게 할 수 있다. 또한, 배리어층(13)에 의해 발광 효율을 최적화함과 동시에 변형 발광층(12)에서 발생한 변형을 완화할 필요가 있다.
따라서, 배리어층(13)은, 적어도 15㎚ 이상의 층 두께로 하는 것이 바람직하고, 20㎚ 이상의 층 두께가 보다 바람직하다. 한편, 배리어층(13)의 층 두께가, 50㎚를 초과하면 발광 파장의 파장에 가까워져, 광의 간섭, 블랙 반사 등, 광학적인 영향을 끼친다.
따라서, 배리어층(13)은, 50㎚ 이하의 층 두께로 하는 것이 바람직하고, 40㎚ 이하의 층 두께가 보다 바람직하다. 상술한 바와 같이, 변형 발광층(12)의 층 두께가 얇고, 배리어층(13)의 층 두께가 두꺼운 쪽이, 변형 발광층(12)의 변형을 배리어층(13)에 의해 흡수하는 효과가 얻어짐과 동시에, 변형 발광층(12)에서 결정 결함이 발생하기 어렵다고 하는 효과가 얻어진다.
변형 발광층(12)과 배리어층(13)이 적층된 발광층(10)에 있어서, 변형 발광층(12)의 수(적층 수인 n(≥1))는, 1~7층으로 하면 된다. 이 경우, 배리어층(13)의 수(적층 수임(n-1))는, 0~6층(변형 발광층(12)의 적층 수 n보다도 1개 적은 수)이 된다.
변형 발광층(12)과 배리어층(13)의 수를 절감하면 PN 접합의 접합 용량(캐패시턴스)은 커진다. 이것은, 후술하는 바와 같이 변형 발광층(12)과 배리어층(13)은 언도프, 또는 낮은 캐리어 농도로 되므로, pn 접합에 있어서 공핍층으로서 기능하고, 공핍층이 얇을수록 캐패시턴스가 커지는 것에 기인한다.
일반적으로 응답 속도를 빨리 하기 위해서는 캐패시턴스가 작은 쪽이 바람직하지만, 본 발명의 구조에서는, 변형 발광층(12)과 배리어층(13)의 수를 적게 함으로써, 캐패시턴스가 커짐에도 불구하고 응답 속도가 빨라지는 효과가 발견되었다.
이것은, 변형 발광층(12)과 배리어층(13)의 수를 적게 하는 것에 의한 주입 캐리어의 재결합 속도가 빨라지는 효과가 보다 크기 때문이라고 추정된다.
또한, 변형 발광층(12)의 적층 수n을 1층으로 한 경우, 사용 전류에 의해 고전류측에서의 캐리어 오버플로우가 발생하여 고전류측에서 발광 효율이 저하하게 된다. 또한, 변형 발광층(12)의 적층 수n을 8층보다도 많게 하면, 필요한 응답 속도(구체적으로는, 35㎱ 이하의 응답 속도)를 만족시키지 않게 된다.
또한, 발광층(10)을 구성하는 변형 발광층(12)의 적층 수n은, 2~5층으로 하면 된다.
이 경우, 배리어층(13)의 적층 수(n-1)는, 1~4층(변형 발광층(12)의 적층 수보다도 1개 적은 수)이 된다.
또한, 1~7층의 변형 발광층(12) 및 이것에 대응하는 수의 배리어층(13)을 구비한 발광층(10)의 두께는, 250㎚ 이하로 한다.
이와 같이, n(≥1)층의 변형 발광층(12) 및 (n-1)층의 배리어층(13)으로 이루어지는 발광층(10)을, 1층의 변형 발광층(12)과, 1층의 배리어층(13)이 교대로 적층된 구성으로 하고, n을 1 내지 7로 하고, 또한 발광층(10)의 두께를 250㎚ 이하로 함으로써, 변형 발광층(12) 및 배리어층(13)의 적층 수를 적게 하여, 변형 발광층(12) 및 배리어층(13)에 의해 구성된 발광층(10)의 두께를 얇게 하는 것이 가능해지므로, 응답 속도가 35㎱ 이하인 발광 다이오드(1)(바꾸어 말하면, 응답 속도가 빠른 발광 다이오드)를 실현할 수 있다.
이러한, 응답 속도가 빠른 발광 다이오드(1)는, 식물 육성용의 발광 다이오드, 고압 회로 등에 있어서, 전기 신호 전달에 사용되는 고속 커플러용의 발광 다이오드로서 사용할 수 있다.
발광층(10)의 도전형은 특별히 한정되는 것은 아니고, 언도프, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도프, 또는 3×1017cm-3 미만의 캐리어 농도로 하는 것이 바람직하다.
발광층(10)은, 조성식이 (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.37≤Y≤0.46)로 된 변형 발광층(12)을 구비함으로써, 발광 스펙트럼의 피크 발광 파장을 655~675㎚의 범위 내로 설정할 수 있고, 피크 발광 파장을 660~670㎚의 범위 내로 설정하는 것이 바람직하다.
655~675㎚의 범위의 발광 파장은, 식물 육성(광합성)용의 광원에 적합한 발광 파장의 하나이며, 광합성에 대하여 반응 효율이 높기 때문에 바람직하다.
한편, 700㎚ 이상의 장파장 영역의 광을 이용하면, 식물의 육성을 억제하는 반응이 일어나기 때문에, 장파장 영역의 광량은 적은 쪽이 바람직하다.
따라서, 효율적으로 식물을 육성하기 위해서는, 광합성 반응에 대하여 최적인 655~675㎚의 파장 영역의 광이 강하고, 700㎚ 이상의 장파장 영역의 광을 포함하지 않는 적색 광원이 가장 바람직하다.
또한, 상기 바람직한 적색 광원으로 하기 위해서는, 반가폭은, 좁을 필요가 있다. 한편, 파장 편차가 커질 가능성이 있는 양자화 조건에 가까우면 반가폭이 좁아지기 때문에, 결과적으로 발광 스펙트럼의 반가폭이, 10~40㎚의 범위인 것이 바람직하다.
또한, 발광 파장 700㎚에 있어서의 발광 스펙트럼의 발광 강도가, 상기 피크 발광 파장에 있어서의 발광 강도의 10% 미만인 것이 바람직하다.
이러한 특성의 발광층(10)을 구비한 발광 다이오드(1)는, 식물 육성의 광합성의 촉진에 사용하는 조명(발광 다이오드 램프)으로서 적절하게 사용할 수 있다. 또한, 발광층(10)의 구성은, 상기 특성을 충족하도록 조성, 층 두께, 층수를 적절하게 선택할 수 있다.
도 4에 도시하는 바와 같이, 하부 클래드층(9) 및 상부 클래드층(11)은, 발광층(10)의 하면 및 상면에 각각 형성되어 있다. 구체적으로는, 발광층(10)의 하면에 하부 클래드층(9)이 설치되고, 발광층(10)의 상면에 상부 클래드층(11)이 설치되어 있다.
하부 클래드층(9) 및 상부 클래드층(11)의 재질로서는, 발광층(10)(구체적으로는, 변형 발광층(12))보다도 밴드 갭이 큰 재질이 바람직하고, 배리어층(13)보다도 밴드 갭이 큰 재질이 보다 바람직하다.
상기 재질로서는, 예를 들어, AlXGa1 - XAs의 조성을 갖는 화합물이나, (AlXGa1 -X)YIn1-YP(0≤X≤1, 0<Y≤1)의 조성을 갖는 화합물을 들 수 있다. 상기 X의 값은, 하한값이 0.3 이상인 것이 바람직하고, 0.5 이상인 것이 보다 바람직하다. 또한, 상기 Y의 값은, 0.48~0.52의 범위가 바람직하고, 0.49~0.51의 범위가 보다 바람직하다.
하부 클래드층(9)과 상부 클래드층(11)은, 극성이 상이하게 구성되어 있다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 캐리어 농도 및 두께는, 공지의 적합한 범위를 사용할 수 있고, 발광층(10)의 발광 효율이 높아지도록 조건을 최적화하는 것이 바람직하다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 조성을 제어함으로써, 화합물 반도체층(2)의 휨을 저감시킬 수 있다.
구체적으로, 하부 클래드층(9)으로서는, 예를 들어, Mg를 도프한 p형의 (AlXGa1-X)YIn1-YP(0.3≤X≤1, 0<Y≤1)로 이루어지는 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 2×1017~2×1018cm-3의 범위가 바람직하고, 층 두께는 0.5~5㎛의 범위가 바람직하다.
한편, 상부 클래드층(11)으로서는, 예를 들어, Si를 도프한 n형의 (AlXGa1 -X)YIn1-YP(0.3≤X≤1, 0<Y≤1)로 이루어지는 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 1×1017~1×1018cm-3의 범위가 바람직하고, 상부 클래드층(11)의 두께는 0.5~2㎛의 범위가 바람직하다. 또한, 하부 클래드층(9) 및 상부 클래드층(11)의 극성은, 화합물 반도체층(2)의 소자 구조를 고려해서 선택할 수 있다.
또한, 하부 클래드층(9)과 발광층(10) 사이, 발광층(10)과 상부 클래드층(11) 사이 및 상부 클래드층(11)과 변형 조정층(8) 사이에, 양쪽 층간에 있어서의 밴드(band) 불연속성을 완만하게 변화시키기 위한 중간층을 형성해도 된다. 이 경우, 각 중간층은, 상기 양쪽 층의 중간의 금지대폭을 갖는 반도체 재료로 각각 구성하는 것이 바람직하다.
또한, 발광부(7)의 구성층의 상방에는, 오믹(Ohmic) 전극의 접촉 저항을 낮추기 위한 콘택트층, 소자 구동 전류를 발광부의 전반에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등 공지의 층을 형성할 수 있다.
도 4에 도시하는 바와 같이, 변형 조정층(8)은, 발광부(7)의 하방에 설치되어 있다. 이 변형 조정층(8)은, GaAs 기판 상에 화합물 반도체층(2)을 에피택셜 성장시킬 때에, 변형 발광층(12)에 의해 발생한 변형을 완화시키기 위해서 형성된 것이다.
또한, 변형 조정층(8)은, 발광부(7)(구체적으로는, 발광층(10))로부터의 발광 파장(광)을 투과시키는 것이 가능한 구성으로 되어 있다. 또한, 변형 조정층(8)은, 변형 발광층(12) 및 배리어층(13)의 격자 상수보다도 작은 격자 상수를 갖고 있다.
또한, 변형 조정층(8)은, 화합물 반도체층(2)의 형성(에피택셜 성장에 의한 형성)에 사용한 GaAs 기판의 격자 상수보다도 작은 격자 상수를 갖고 있다. 보다 구체적으로는, 후술하는 조성으로부터 얻어지는 변형 조정층(8)의 격자 상수를 A, 배리어층(13)의 격자 상수를 B, 변형 발광층(12)의 격자 상수를 C로 한 경우에, A<B<C로 되는 관계를 갖는다.
변형 조정층(8)으로서는, (AlXGa1 -X)YIn1 - YP(0≤X≤1, 0.6≤Y≤1)의 조성을 갖는 재료를 적용할 수 있다. 상기 X는, 화합물 반도체층(2)의 소자 구조에도 의하지만, Al 농도가 낮은 재료가 화학적으로 안정하기 때문에, 0.5 이하인 것이 바람직하고, 0인 것이 보다 바람직하다. 또한, 상기 Y의 하한값은, 0.6 이상인 것이 바람직하다.
여기서, 발광층(10)(변형 발광층(12))이 갖는 변형량이 동일한 경우를 비교하면, 상기 Y의 값이 작은 쪽이 변형 조정층(8)의 변형 조정 효과가 작아진다. 이 때문에, 변형 조정층(8)의 층 두께를 두껍게 할 필요가 발생하고, 변형 조정층(8)의 성막시의 성장 시간과 비용이 상승하게 되기 때문에, 상기 Y의 값은 0.6 이상인 것이 바람직하고, 0.8 이상인 것이 보다 바람직하다.
또한, 변형 조정층(8)으로서는, 발광 파장의 광을 투과시키는 것이 가능한 AlXGa1-XAs1-YPY(0≤X≤1, 0.6≤Y≤1)의 조성을 갖는 III-V족 반도체 재료를 사용해도 된다.
상기 조성을 갖는 변형 조정층(8)에서는, Y의 값에 의해 격자 상수가 변화된다. 상기 Y의 값이 큰 쪽이, 격자 상수가 작아진다. 또한, 발광 파장에 대한 투명도는, 상기 X 및 Y의 값의 양쪽에 관련되기 때문에, 투명한 재료로 되도록 X 및 Y의 값을 선택하면 된다.
또한, 변형 조정층(8)의 재질로서, GaP, 바람직하게는, 예를 들어, Mg 도프한 p형의 GaP를 사용하는 것이 바람직하다. 이 GaP는, 조성의 조정이 불필요함과 동시에 변형 조정 효과가 크기 때문에, 생산성 및 안정성의 면으로부터도 변형 조정층(8)의 재료로서 가장 적합하다.
변형 조정층(8)은, 화합물 반도체층(2)을 에피택셜 성장시킬 때에 사용한 기판인 GaAs 기판의 격자 상수보다도 작은 격자 상수를 갖고 있기 때문에, 변형 발광층(12)이 포함하는 변형량의 편차를 완화하는 기능을 구비하고 있다.
이 때문에, 변형 조정층(8)을 설치함으로써, 발광 파장 등의 특성의 균일화, 크랙 발생 등의 결정 결함의 발생 방지의 효과가 있다.
여기서, 변형 조정층(8)의 층 두께는, 0.5~20㎛의 범위인 것이 바람직하고, 3~15㎛의 범위인 것이 보다 바람직하다. 변형 조정층(8)의 층 두께가 0.5㎛ 미만이면, 변형 발광층(12)의 변형량의 편차를 완화하기에 충분하지 않고, 층 두께가 20㎛을 초과하면 성장 시간이 길어지기 때문에, 제조 비용이 증가하기 때문에 바람직하지 않다.
이와 같이, 변형 조정층(8)의 조성을 제어함으로써, 화합물 반도체층(2)의 휨을 저감하는 것이 가능해지기 때문에, 면내 파장 분포가 작은 발광 다이오드(1)의 제작이 가능하다.
또한, 본 실시 형태와 같이, 기능성 기판(3)과 화합물 반도체층(2)의 접합을 행하는 구조를 갖는 경우에도, 화합물 반도체층(2)의 휨이 큰 경우에는 균열 등의 문제가 발생하기 때문에, 화합물 반도체층(2)의 휨을 작게 하는 것이 바람직하다.
예를 들어, 변형 발광층(12)의 층 두께는 30㎚ 이하의 박막이 바람직하지만, 얇은 막이기 때문에 층 두께를 균일하게 제어하는 것은 곤란하다. 그리고, 층 두께와 도입되는 변형량에는 상관이 있기 때문에, 변형 발광층(12)의 층 두께가 변동되는 것에 의해 도입되는 변형량도 변동되고, 결과적으로 변형 발광층(12)의 발광 파장이 변동되게 된다.
그래서, 화합물 반도체층(2)을 형성할 때에, +(플러스) 변형을 갖는 변형 발광층(12)을 포함하는 발광부(7)의 상방(도 4에서는, 발광부(7)의 하방으로 됨)에 변형 조정층(8)을 형성함으로써, 이 변형 조정층(8)이 갖는 -(마이너스) 변형이, 변형 발광층의 층 두께의 편차에 의해 +측으로 크게 어긋난 변형을 한 쪽으로 끌어당겨, 변형 발광층(12)의 변형량의 편차를 작게 하는 작용이 있는 것을 발견하였다. 이 변형 조정층(8)의 효과는, 변형 발광층(12)의 변형량의 편차의 원인이 변형 발광층(12)의 조성의 편차인 경우이어도 마찬가지이다.
그런데, 변형 조정층(8)이 없는 종래의 발광 다이오드에서는, 발광 파장 등의 특성의 편차가 크기 때문에, 요구된 품질을 만족할 수 없었다. 이에 대해, 본 실시 형태의 발광 다이오드(1)에서는, 발광부(7)의 하방에 변형 조정층(8)을 형성한 소자 구조로 하고 있다.
이에 의해, 장파장화를 행하기 위해서 필요한 변형 발광층(12)의 변형량이 발광층(10) 내에 있어서 균일화되어, 발광 파장 및 출력의 특성의 편차가 작아진다. 또한, 화합물 반도체층(2)의 표면 상태도 개선된다.
도 4에 도시하는 바와 같이, 기능성 기판(3)은, 화합물 반도체층(2)을 구성하는 변형 조정층(8) 측에 접합되어 있다. 이 기능성 기판(3)은, 광 투과성 기판이며, 발광부(7)를 기계적으로 지지하기에 충분한 강도를 갖고, 또한, 발광부(7)로부터 출사되는 발광을 투과할 수 있는 금지대폭이 넓고, 발광층(10)으로부터의 발광 파장에 대하여 광학적으로 투명한 재료로 구성한다.
예를 들어, 기능성 기판(3)은, 인화갈륨(GaP), 비화알루미늄·갈륨(AlGaAs), 질화갈륨(GaN) 등의 III-V족 화합물 반도체 결정체, 황화아연(ZnS)이나 셀렌화아연(ZnSe) 등의 II-VI족 화합물 반도체 결정체, 혹은 육방정 혹은 입방정의 탄화 규소(SiC) 등의 IV족 반도체 결정체, 글래스, 사파이어 등 절연 기판으로 구성할 수 있다.
한편, 접합면에 반사율이 높은 표면을 갖는 기능성 기판도 선택할 수 있다. 예를 들어, 은, 금, 구리, 알루미늄 등인 금속 기판 또는 합금 기판이나, 반도체에 금속 미러 구조를 형성한 복합 기판 등도 선택할 수 있다. 접합에 의한 변형의 영향이 없는 변형 조정층과 동일한 재질로부터 선택하는 것이 가장 바람직하다.
기능성 기판(3)은, 발광부(7)를 기계적으로 충분한 강도로 지지하기 위해서, 예를 들어 약 50㎛ 이상의 두께로 하는 것이 바람직하다. 또한, 화합물 반도체층(2)에 접합한 후에 기능성 기판(3)에의 기계적인 가공을 실시하기 쉽게 하기 위해서, 약 300㎛의 두께를 초과하지 않는 것으로 하는 것이 바람직하다. 즉, 기능성 기판(3)은, 약 50㎛ 이상 약 300㎛ 이하의 두께를 갖는 n형 GaP 기판으로 구성하는 것이 최적이다.
또한, 도 4에 도시하는 바와 같이, 기능성 기판(3)의 측면은, 화합물 반도체층(2)에 가까운 측에 있어서 주된 광 취출면에 대하여 대략 수직인 수직면(3a)으로 되어 있고, 화합물 반도체층(2)에 먼 측에 있어서 주된 광 취출면에 대하여 내측으로 경사진 경사면(3b)으로 되어 있다.
이에 의해, 발광층(10)으로부터 기능성 기판(3) 측으로 방출된 광을 효율적으로 외부로 취출할 수 있다. 또한, 발광층(10)으로부터 기능성 기판(3) 측으로 방출된 광 중, 일부는 수직면(3a)에서 반사되고 경사면(3b)에서 취출할 수 있다.
한편, 경사면(3b)에서 반사된 광은 수직면(3a)에서 취출할 수 있다. 이와 같이, 수직면(3a)과 경사면(3b)의 상승 효과에 의해, 광의 취출 효율을 높일 수 있다.
또한, 본 실시 형태에서는, 도 4에 도시하는 바와 같이, 경사면(3b)과 발광면에 평행한 면이 이루는 각도 α를, 55도~80도의 범위 내로 하는 것이 바람직하다. 이러한 범위로 함으로써, 기능성 기판(3)의 저부에서 반사된 광을 효율적으로 외부로 취출할 수 있다.
또한, 수직면(3a)의 폭(두께 방향)을, 30㎛~100㎛의 범위 내로 하는 것이 바람직하다. 수직면(3a)의 폭을 상기 범위 내로 함으로써, 기능성 기판(3)의 저부에서 반사된 광을 수직면(3a)에 있어서 효율적으로 발광면으로 복귀시킬 수 있고, 나아가서는, 주된 광 취출면으로부터 방출시키는 것이 가능해진다. 이 때문에, 발광 다이오드(1)의 발광 효율을 높일 수 있다.
또한, 기능성 기판(3)의 경사면(3b)은, 조면화되는 것이 바람직하다. 경사면(3b)이 조면화됨으로써, 이 경사면(3b)에서의 광 취출 효율을 높이는 효과가 얻어진다. 즉, 경사면(3b)을 조면화함으로써, 경사면(3b)에서의 전반사를 억제하여, 광 취출 효율을 높일 수 있다.
화합물 반도체층(2)과 기능성 기판(3)의 접합 계면은, 고저항층으로 되는 경우가 있다. 즉, 화합물 반도체층(2)과 기능성 기판(3) 사이에는, 도시 생략의 고저항층이 형성되어 있는 경우가 있다. 이 고저항층은, 기능성 기판(3)보다도 높은 저항값을 나타내고, 고저항층이 형성되어 있는 경우에는 화합물 반도체층(2)의 변형 조정층(8) 측으로부터 기능성 기판(3) 측으로의 역방향의 전류를 저감하는 기능을 갖고 있다. 또한, 고저항층은, 기능성 기판(3) 측으로부터 변형 조정층(8) 측에 부주의하게 인가되는 역방향의 전압에 대하여 내전압성을 발휘하는 접합 구조를 구성하고 있지만, 그 항복 전압은, pn 접합형의 발광부(7)의 역방향 전압보다 저값으로 되도록 구성하는 것이 바람직하다.
n형 오믹 전극(4) 및 p형 오믹 전극(5)은, 발광 다이오드(1)의 주된 광 취출면에 설치된 저저항의 오믹 접촉 전극이다. 여기서, n형 오믹 전극(4)은, 상부 클래드층(11)의 상방에 설치되어 있고, 예를 들어, AuGe, 또는 Ni 합금/Au로 이루어지는 합금을 사용할 수 있다. 한편, p형 오믹 전극(5)은, 도 4에 도시하는 바와 같이, 노출시킨 변형 조정층(8)의 표면에 있고, 예를 들어 AuBe/Au로 이루어지는 합금을 사용할 수 있다.
여기서, 본 실시 형태의 발광 다이오드(1)에서는, 제2 전극으로서 p형 오믹 전극(5)을, 변형 조정층(8) 상에 형성하는 것이 바람직하다. 이러한 구성으로 함으로써, 작동 전압을 낮추는 효과가 얻어진다. 또한, p형 오믹 전극(5)을 p형 GaP로 이루어지는 변형 조정층(8) 상에 형성함으로써, 양호한 오믹 콘택트가 얻어지기 때문에, 작동 전압을 낮출 수 있다.
또한, 본 실시 형태에서는, 제1 전극의 극성을 n형으로 하고, 제2 전극의 극성을 p형으로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 발광 다이오드(1)의 고휘도화를 달성할 수 있다.
한편, 제1 전극을 p형으로 하면, 전류 확산이 악화되어, 휘도의 저하를 초래한다. 이에 대해, 제1 전극을 n형으로 함으로써, 전류 확산이 양호하게 되어, 발광 다이오드(1)의 고휘도화를 달성할 수 있다.
도 3에 도시하는 바와 같이, 본 실시 형태의 발광 다이오드(1)에서는, n형 오믹 전극(4)과 p형 오믹 전극(5)이 대각의 위치가 되도록 배치하는 것이 바람직하다. 또한, p형 오믹 전극(5)의 주위를, 화합물 반도체층(2)으로 둘러싼 구성으로 하는 것이 가장 바람직하다.
이러한 구성으로 함으로써, 작동 전압을 낮추는 효과를 얻을 수 있다. 또한, p형 오믹 전극(5)의 사방을 n형 오믹 전극(4)으로 둘러싸는 것에 의해, 전류가 사방으로 흐르기 쉬워지기 때문에, 그 결과로서 작동 전압이 저하한다.
또한, 도 3에 도시하는 바와 같이, 본 실시 형태의 발광 다이오드(1)에서는, n형 오믹 전극(4)을, 허니콤이나 격자 형상 등과 같은 그물코로 하는 것이 바람직하다.
이러한 구성으로 함으로써, 신뢰성을 향상시키는 효과가 얻어진다. 또한, 격자 형상으로 함으로써, 발광층(10)에 균일하게 전류를 주입하는 것이 가능해지므로, 그 결과, 신뢰성을 향상시킬 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)에서는, n형 오믹 전극(4)을, 패드 형상의 전극(패드 전극)과 폭 10㎛ 이하의 선 형상의 전극(선 형상 전극)으로 구성하는 것이 바람직하다.
이러한 구성으로 함으로써, 고휘도화를 도모할 수 있다. 또한, 선 형상 전극의 폭을 좁게 함으로써, 광 취출면의 개구 면적을 넓힐 수 있어, 고휘도화를 달성할 수 있다.
도 4에 도시하는 바와 같이, 제3 전극(6)은, 기능성 기판(3)의 저면에 설치되어 있어, 고휘도화, 도통성, 실장 공정의 안정화를 향상시키는 기능을 갖고 있다. 제3 전극(6)의 재질은, 특별히 한정되는 것은 아니지만, 예를 들어, 반사율이 높은 은(Ag)페이스트를 사용할 수 있다.
또한, 제3 전극(6)에는, 예를 들어, 반사층, 배리어층, 접속층으로 이루어지는 적층 구조를 사용할 수 있다. 상기 반사층으로서는, 반사율이 높은 금속, 예를 들어, 은, 금, 알루미늄, 백금 및 이들 금속의 합금을 사용할 수 있다.
기능성 기판(3)과 전극(6)의 반사층 사이에, 예를 들어, 산화 인듐 주석(ITO), 산화 인듐 아연(IZO) 등의 투명 도전막으로 이루어지는 산화막을 형성할 수 있다. 또한, 배리어층으로서는, 예를 들어, 텅스텐, 몰리브덴, 티탄, 백금, 크롬, 탄탈 등의 고융점 금속을 사용할 수 있다. 또한, 접속층으로서는, 예를 들어, AuSn, AuGe, AuSi 등의 저융점의 공정(共晶) 금속을 사용할 수 있다.
또한, 제3 전극(6)은, 오믹 전극이어도 쇼트키 전극이어도 되지만, 제3 전극(6)이 기능성 기판(3)의 저면에 오믹 전극을 형성하면, 발광층(10)으로부터의 광을 흡수하게 되기 때문에, 쇼트키 전극인 것이 바람직하다.
제3 전극(6)의 두께는, 특별히 한정되는 것은 아니지만, 0.2~5㎛의 범위가 바람직하고, 1~3㎛의 범위가 보다 바람직하고, 1.5~2.5㎛의 범위가 특히 바람직하다.
여기서, 제3 전극(6)의 두께가 0.2㎛ 미만이면 고도의 막 두께 제어 기술이 필요하기 때문에 바람직하지 않다. 또한, 제3 전극(6)의 두께가 5㎛를 초과하면 패턴 형성하기 어려워져, 고비용으로 되기 때문에, 바람직하지 않다. 한편, 제3 전극(6)의 두께가 상기 범위 내이면, 품질의 안정성과 비용의 양립이 가능하다.
<발광 다이오드의 제조 방법>
도 6은, 본 실시 형태의 발광 다이오드(1)에 사용하는 에피 웨이퍼의 단면 모식도이고, 도 7은, 본 실시 형태의 발광 다이오드(1)에 사용하는 접합 웨이퍼의 단면 모식도이다.
다음에, 도 6 및 도 7을 참조하여, 본 실시 형태의 발광 다이오드(1)의 제조 방법에 대해서 설명한다.
(화합물 반도체층의 형성 공정)
우선, 도 6에 도시하는 바와 같이, 화합물 반도체층(2)을 제작한다. 화합물 반도체층(2)은, GaAs 기판(14) 상에 GaAs로 이루어지는 완충층(15), 선택 에칭에 이용하기 위해서 형성된 에칭 스톱층(도시하지 않음), Si를 도프한 n형의 AlGaInP로 이루어지는 콘택트층(16), n형의 상부 클래드층(11), 발광층(10), p형의 하부 클래드층(9) 및 Mg 도프한 p형 GaP로 이루어지는 변형 조정층(8)을 순차 적층해서 제작한다.
GaAs 기판(14)은, 공지의 제법으로 제작된 시판품의 단결정 기판을 사용할 수 있다. GaAs 기판(14)의 에피택셜 성장시키는 표면은, 평활한 것이 바람직하다. GaAs 기판(14)의 표면의 면 방위는, 에피 성장하기 쉽고, 양산되어 있는 (100)면 및 (100)으로부터 ±20° 이내로 오프한 기판이, 품질의 안정성의 면으로부터 바람직하다.
또한, GaAs 기판(14)의 면 방위의 범위가, (100) 방향으로부터 (0-1-1) 방향으로 15° 오프 ±5°인 것이 보다 바람직하다.
GaAs 기판(14)의 전위 밀도는, 화합물 반도체층(2)의 결정성을 양호하게 하기 위해서 낮은 쪽이 바람직하다. 구체적으로는, 예를 들어, 10,000개cm-2 이하, 바람직하게는, 1,000개cm-2 이하인 것이 적합하다.
GaAs 기판(14)의 도전형은, n형이어도 p형이어도 된다. GaAs 기판(14)의 캐리어 농도는, 원하는 전기 전도도와 소자 구조로부터, 적절하게 선택할 수 있다. 예를 들어, GaAs 기판(14)이 실리콘 도프의 n형인 경우에는, 캐리어 농도가 1×1017~5×1018cm-3의 범위인 것이 바람직하다. 이에 대해, GaAs 기판(14)이 아연을 도프한 p형인 경우에는, 캐리어 농도 2×1018~5×1019cm-3의 범위인 것이 바람직하다.
GaAs 기판(14)의 두께는, 기판의 사이즈에 따라서 적절한 범위가 있다. GaAs 기판(14)의 두께가 적절한 범위보다도 얇으면, 화합물 반도체층(2)의 제조 프로세스 중에 균열될 우려가 있다.
한편, GaAs 기판(14)의 두께가 적절한 범위보다도 두꺼우면 재료 비용이 증가하게 된다. 이 때문에, GaAs 기판(14)의 기판 사이즈가 큰 경우, 예를 들어, GaAs 기판(14)의 직경이 75㎜인 경우에는, 핸들링시의 균열을 방지하기 위해서 250~500㎛의 두께가 바람직하다. 마찬가지로, GaAs 기판(14)의 직경이 50㎜인 경우에는, 200~400㎛의 두께가 바람직하고, GaAs 기판(14)의 직경이 직경 100㎜인 경우에는, 350~600㎛의 두께가 바람직하다.
이와 같이, GaAs 기판(14)의 기판 사이즈에 따라서 기판의 두께를 두껍게 함으로써, 변형 발광층(7)에 기인하는 화합물 반도체층(2)의 휨을 저감할 수 있다.
이에 의해, 에피택셜 성장 중의 온도 분포가 균일하게 되기 때문에, 발광층(10)의 면내의 파장 분포를 작게 할 수 있다. 또한, GaAs 기판(14)의 형상은, 특히 원형에 한정되지 않고, 직사각형 등이어도 문제 없다.
완충층(15)(buffer)은, 반도체 기판(14)과 발광부(7)의 구성층의 격자 미스매치를 완화하기 위해서 형성되어 있다. 이 때문에, 기판의 품질이나 에피택셜 성장 조건을 선택하면, 완충층(15)은, 반드시 필요하지 않다.
또한, 완충층(15)의 재질은, 에피택셜 성장시키는 기판과 동일한 재질로 하는 것이 바람직하다. 따라서, 본 실시 형태에서는, 완충층(15)에는, GaAs 기판(14)과 마찬가지로 GaAs를 사용하는 것이 바람직하다. 또한, 완충층(15)에는, 결함의 전반을 저감하기 위해서 GaAs 기판(14)과 상이한 재질로 이루어지는 다층막을 사용할 수도 있다. 완충층(15)의 두께는, 0.1㎛ 이상으로 하는 것이 바람직하고, 0.2㎛ 이상으로 하는 것이 보다 바람직하다.
콘택트층(16)은, 전극과의 접촉 저항을 저하시키기 위해서 형성되어 있다. 콘택트층(16)의 재질은, 변형 발광층(12)보다 밴드 갭이 큰 재질인 것이 바람직하고, AlXGa1 - XAs, (AlXGa1 -X)YIn1 -YP(0≤X≤1, 0<Y≤1)가 적합하다.
또한, 콘택트층(16)의 캐리어 농도의 하한값은, 전극과의 접촉 저항을 저하시키기 위해서 5×1017cm-3 이상인 것이 바람직하고, 1×1018cm-3 이상이 보다 바람직하다.
캐리어 농도의 상한값은, 결정성의 저하가 일어나기 쉬워지는 2×1019cm-3 이하가 바람직하다. 콘택트층(16)의 두께는, 0.5㎛ 이상이 바람직하고, 1㎛ 이상이 최적이다. 콘택트층(16)의 두께의 상한값은 특별히 한정되어 있지는 않지만, 에피택셜 성장에 따른 비용을 적정 범위로 하기 위해서, 5㎛ 이하로 하는 것이 바람직하다.
본 실시 형태에서는, 분자선 에피택셜법(MBE)이나 감압 유기 금속 화학 기상 퇴적법(MOCVD법) 등의 공지의 성장 방법을 적용할 수 있다. 그 중에서도, 양산성이 우수한 MOCVD법을 적용하는 것이 바람직하다.
구체적으로는, 화합물 반도체층(2)의 에피택셜 성장에 사용하는 GaAs 기판(14)은, 성장 전에 세정 공정이나 열처리 등의 전처리를 실시하여, 표면의 오염이나 자연 산화막을 제거하는 것이 바람직하다.
상기 화합물 반도체층(2)을 구성하는 각 층은, 직경 50~150㎜의 GaAs 기판(14)을 MOCVD 장치 내에 8매 이상 세트하고, 동시에 에피택셜 성장시켜서 적층할 수 있다. 또한, MOCVD 장치로서는, 자전공전형, 고속 회전형 등의 시판의 대형 장치를 적용할 수 있다.
상기 화합물 반도체층(2)의 각 층을 에피택셜 성장할 때, III족 구성 원소의 원료로서는, 예를 들어, 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용할 수 있다. 또한, Mg의 도핑 원료로서는, 예를 들어, 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg) 등을 사용할 수 있다.
또한, Si의 도핑 원료로서는, 예를 들어, 디실란(Si2H6) 등을 사용할 수 있다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3) 등을 사용할 수 있다.
또한, 각 층의 성장 온도로서는, 변형 조정층(8)으로서 p형 GaP를 사용하는 경우에는, 720~770℃를 적용할 수 있고, 그 밖의 각 층에서는 600~700℃를 적용할 수 있다. 또한, 각 층의 캐리어 농도 및 층 두께 및 온도 조건은, 적절하게 선택할 수 있다.
이와 같이 하여 제조한 화합물 반도체층(2)은, 변형 발광층(7)을 갖고 있음에도 불구하고 결정 결함이 적은 양호한 표면 상태가 얻어진다. 또한, 화합물 반도체층(2)은, 소자 구조에 대응해서 연마 등의 표면 가공을 실시해도 된다.
(기능성 기판의 접합 공정)
다음에, 화합물 반도체층(2)과 기능성 기판(3)을 접합한다. 화합물 반도체층(2)과 기능성 기판(3)의 접합은, 우선, 화합물 반도체층(2)을 구성하는 변형 조정층(8)의 표면을 연마하여, 경면 가공한다.
다음에, 이 변형 조정층(8)의 경면 연마한 표면에 부착하는 기능성 기판(3)을 준비한다. 또한, 이 기능성 기판(3)의 표면은, 변형 조정층(8)에 접합시키기 이전에 경면으로 연마한다.
다음에, 일반적인 반도체 재료 부착 장치에, 화합물 반도체층(2)과 기능성 기판(3)을 반입하고, 진공 중에서 경면 연마한 양쪽의 표면에 전자를 충돌시켜서 중성(뉴트럴)화한 Ar 빔을 조사한다. 그 후, 진공을 유지하는 부착 장치 내에서 양쪽의 표면을 서로 겹쳐서 하중을 인가함으로써, 실온에서 접합할 수 있다(도 7 참조).
(제1 및 제2 전극의 형성 공정)
다음에, 제1 전극인 n형 오믹 전극(4) 및 제2 전극인 p형 오믹 전극(5)을 형성한다. n형 오믹 전극(4) 및 p형 오믹 전극(5)의 형성은, 우선, 기능성 기판(3)과 접합한 화합물 반도체층(2)으로부터, GaAs 기판(14) 및 완충층(15)을 암모니아계 에천트에 의해 선택적으로 제거한다.
다음에, 노출한 콘택트층(16)의 표면에 n형 오믹 전극(4)을 형성한다. 구체적으로는, 예를 들어, AuGe, Ni 합금/Pt/Au를 임의의 두께로 되도록 진공 증착법에 의해 적층한 후, 일반적인 포토리소그래피 기술 및 에칭 기술을 이용해서 패터닝을 행하고, n형 오믹 전극(4)의 형상을 형성한다.
다음에, 콘택트층(16), 상부 클래드층(11), 발광층(10) 및 하부 클래드층(9)을 선택적으로 제거해서 변형 조정층(8)을 노출시키고, 이 노출한 변형 조정층(8)의 표면에 p형 오믹 전극(5)을 형성한다.
구체적으로는, 예를 들어, AuBe/Au를 임의의 두께로 되도록 진공 증착법에 의해 적층한 후, 일반적인 포토리소그래피 수단을 이용해서 패터닝을 행해서 p형 오믹 전극(5)의 형상을 형성한다.
그 후, 예를 들어 400~500℃, 5~20분간의 조건에서 열처리를 행해서 합금화함으로써, 저저항의 n형 오믹 전극(4) 및 p형 오믹 전극(5)을 형성할 수 있다.
(제3 전극의 형성 공정)
다음에, 기능성 기판(3)의 화합물 반도체층(2)과의 접합면과 반대측에 제3 전극(6)을 형성한다. 제3 전극(6)으로서 은 페이스트를 사용하는 경우에는, 기능성 기판의 표면에 은 페이스트를 도포한다.
또한, 제3 전극으로서 발광층을 사용하는 경우, 구체적으로는, 예를 들어, 기능성 기판(3)의 표면에, 스퍼터법에 의해, 투명 도전막인 ITO막(두께 0.1㎛), 은 합금막(두께 0.1㎛)을 성막해서 반사층을 형성한다.
다음에, 이 반사층 상에 배리어층으로서, 예를 들어, 텅스텐(두께 0.1㎛)을 성막한다. 다음에, 이 배리어층의 상에 Au막(두께 0.5㎛), AuSn막(공정:융점 283℃)을 두께 1㎛, 두께 0.1㎛의 Au막을 순차 성막해서 접속층을 형성한다.
그리고, 통상의 포토리소그래피법에 의해, 임의의 형상으로 패터닝해서 제3 전극(6)을 형성하였다. 또한, 기능성 기판(3)과 제3 전극(6)은, 광흡수가 적은 쇼트키 접촉이다.
(기능성 기판의 가공 공정)
다음에, 기능성 기판(3)의 형상을 가공한다. 기능성 기판(3)의 가공은, 우선, 제3 전극(6)을 형성하고 있지 않은 표면에 V자 형상의 홈 파기를 행한다. 이때, V자 형상의 홈의 제3 전극(6) 측의 내측면이 발광면에 평행한 면과 이루는 각도 α를 갖는 경사면(3b)으로 된다. 다음에, 화합물 반도체층(2) 측으로부터 소정의 간격으로 다이싱을 행해서 칩화한다. 또한, 칩화 시의 다이싱에 의해 기능성 기판(3)의 수직면(3a)이 형성된다.
경사면(3b)의 형성 방법은, 특별히 한정되는 것은 아니고, 습식 에칭, 드라이 에칭, 스크라이브법, 레이저 가공 등의 종래부터의 방법을 조합해서 사용할 수 있지만, 형상의 제어성 및 생산성이 높은 다이싱법을 적용하는 것이 가장 바람직하다. 다이싱법을 적용함으로써, 제조 수율을 향상시킬 수 있다.
또한, 수직면(3a)의 형성 방법은, 특별히 한정되는 것은 아니지만, 스크라이브·브레이크법 또는 다이싱법으로 형성하는 것이 바람직하다.
스크라이브·브레이크법을 채용함으로써, 제조 비용을 저하시킬 수 있다. 즉, 칩 분리 시에 절삭 여유를 마련할 필요가 없고, 수많은 발광 다이오드를 제조할 수 있기 때문에 제조 비용을 낮출 수 있다. 한편, 다이싱법에서는, 수직면(3a)로부터의 광 취출 효율이 높아져, 고휘도화를 달성할 수 있다.
최후에, 다이싱에 의한 파쇄층 및 오염을 필요에 따라서 황산·과산화수소 혼합액 등으로 에칭 제거한다. 이와 같이 하여 발광 다이오드(1)를 제조한다.
<발광 다이오드 램프의 제조 방법>
다음에, 상기 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)의 제조 방법, 즉, 발광 다이오드(1)의 실장 방법에 대해서 설명한다.
도 1 및 도 2에 도시하는 바와 같이, 마운트 기판(42)의 표면에 소정의 수량의 발광 다이오드(1)를 실장한다. 발광 다이오드(1)의 실장은, 우선, 마운트 기판(42)과 발광 다이오드(1)의 위치 정렬을 행하고, 마운트 기판(42)의 표면의 소정의 위치에 발광 다이오드(1)를 배치한다.
다음에, 제3 전극(6)을 구성하는 접속층(15)과 마운트 기판(42)의 표면에 설치된 n전극 단자(43)를 공정 금속 접합(공정 금속 다이본드)한다.
이에 의해, 발광 다이오드(1)가 마운트 기판(42)의 표면에 고정된다. 다음에, 발광 다이오드(1)의 n형 오믹 전극(4)과 마운트 기판(42)의 n전극 단자(43)를 금선(45)을 사용해서 접속(와이어 본딩 접속)한다.
다음에, 발광 다이오드(1)의 p형 오믹 전극(5)과 마운트 기판(42)의 p전극 단자(44)를 금선(46)을 사용해서 접속한다.
최후에, 마운트 기판(42)의 발광 다이오드(1)가 실장된 표면을, 일반적인 에폭시 수지(47)에 의해 밀봉한다. 이와 같이 하여, 발광 다이오드(1)를 사용한 발광 다이오드 램프(41)를 제조한다.
상기 구성을 갖는 발광 다이오드 램프(41)에 대하여, n전극 단자(43) 및 p전극 단자(44)에 전압을 부가한 경우에 대해서 설명한다.
우선, 발광 다이오드 램프(41)에 순방향의 전압이 인가된 경우에 대해서 설명한다.
순방향의 전압이 인가된 경우에 순방향 전류는, 우선, 양극에 접속된 p형 전극 단자(44)로부터 금선(46)을 거쳐서 p형 오믹 전극(5)으로 유통한다. 다음에, p형 오믹 전극(5)으로부터 변형 조정층(8), 하부 클래드층(9), 발광층(10), 상부 클래드층(11), n형 오믹 전극(4)으로 순차 유통한다.
다음에, n형 오믹 전극(4)으로부터 금선(45)을 거쳐서 음극에 접속된 n형 전극 단자(43)에 유통한다. 또한, 발광 다이오드(1)에는 고저항층이 형성되어 있기 때문에, 순방향 전류는, 변형 조정층(8)으로부터 n형 GaP 기판으로 이루어지는 기능성 기판(3)으로 유통하지 않는다.
이와 같이, 순방향 전류가 흐를 때에, 발광층(10)은 발광한다. 또한, 발광층(10)으로부터 발광한 광은, 주된 광 취출면으로부터 방출된다. 한편, 발광층(10)으로부터 기능성 기판(3) 측으로 방출된 광은, 기능성 기판(3)의 형상 및 제3 전극(6)에 의해 반사되기 때문에, 주된 광 취출면으로부터 방출된다.
따라서, 발광 다이오드 램프(41)(발광 다이오드(1))의 고휘도화를 달성할 수 있다(도 2 및 도 4 참조.).
또한, 발광 다이오드 램프(41)의 발광 스펙트럼은, 발광층(10)을 구성하는 변형 발광층(12)의 조성이 조정되어 있기 때문에, 피크 발광 파장이 655~675㎚의 범위로 된다.
또한, 변형 조정층(8)에 의해 변형 발광층(12)의 발광층(10) 내의 편차가 억제되어 있기 때문에, 발광 스펙트럼의 반가폭이, 10~40㎚의 범위로 된다. 또한, 발광 파장 700㎚에 있어서의 발광 강도가, 피크 발광 파장에 있어서의 발광 강도의 10% 미만으로 된다.
따라서, 발광 다이오드(1)를 사용해서 제작한 발광 다이오드 램프(41)는, 식물 육성의 광합성의 촉진에 사용하는 조명으로서 적절하게 사용할 수 있다.
이상 설명한 바와 같이, 본 실시 형태의 발광 다이오드(1)에 따르면, n(≥1)층의 변형 발광층(12) 및 (n-1)층의 배리어층(13)으로 이루어지는 발광층(10)을, 1층의 변형 발광층(12)과, 1층의 배리어층(13)이 교대로 적층된 구성으로 하고, n을 1 내지 7로 하고, 또한 발광층(10)의 두께를 250㎚ 이하로 함으로써, 변형 발광층(12) 및 배리어층(13)의 적층 수를 적게 하여, 변형 발광층(12) 및 배리어층(13)에 의해 구성된 발광층(10)의 두께를 얇게 하는 것이 가능해지므로, 응답 속도가 35㎱ 이하인 발광 다이오드(1)(바꾸어 말하면, 응답 속도가 빠른 발광 다이오드)를 실현할 수 있다.
이러한, 응답 속도가 빠른 발광 다이오드(1)는, 식물 육성용의 발광 다이오드, 고압 회로 등에 있어서, 전기 신호 전달에 사용되는 고속 커플러용의 발광 다이오드로서 사용할 수 있다.
또한, 조성식 (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.37≤Y≤0.46)로 이루어지는 변형 발광층(12)을 구비함으로써, 655㎚ 이상의 발광 파장을 갖는 발광 다이오드(1)를 구성할 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)에는, 발광부(7) 상에 변형 조정층(8)이 형성되어 있다. 이 변형 조정층(8)은, 발광 파장에 대하여 투명하기 때문에, 발광부(7)로부터의 발광을 흡수하지 않고 고출력·고효율의 발광 다이오드(1)로 할 수 있다.
또한, 이 변형 조정층(8)은, GaAs 기판(14)의 격자 상수보다도 작은 격자 상수를 갖고 있기 때문에, 이 반도체 화합물층(2)의 휨의 발생을 억제할 수 있다. 이에 의해, 변형 발광층(12)의 변형량의 발광층(10) 내에서의 편차가 저감되기 때문에, 단색성이 우수한 발광 다이오드(1)로 할 수 있다.
따라서, 본 실시 형태의 발광 다이오드(1)에 따르면, 655㎚ 이상의 발광 파장을 갖고, 단색성이 우수함과 함께, 고출력·고효율이고, 또한 응답 속도가 빠른(구체적으로는, 35㎱ 이하) 발광 다이오드(1)를 제공할 수 있다.
또한, 본 실시 형태의 발광 다이오드(1)에 따르면, 종래의 AlGaAs계의 발광 다이오드와 비교하여, 약 4배 이상의 발광 효율을 갖는 고출력 발광 다이오드(1)를 제공할 수 있다.
또한, 본 실시 형태의 발광 다이오드 램프(41)에 따르면, 655㎚ 이상의 발광 파장을 갖고, 단색성이 우수함과 함께, 고출력·고효율이며 응답 속도가 빠른 상기 발광 다이오드(1)를 구비하고 있다. 이 때문에, 식물 육성용의 조명에 적합한 발광 다이오드 램프(41)를 제공할 수 있다.
<발광 다이오드(제2 실시 형태)>
도 8은, 제2 실시 형태에 따른 발광 다이오드의 단면 모식도이다.
본 실시 형태의 발광 다이오드(51)는, 발광층(10)을 포함하는 발광부(7)와 변형 조정층(8)을 적어도 포함하는 화합물 반도체층(2)과, 기능성 기판(55)이, 반사 구조체(54)를 통해서 접합된 구성으로 되어 있다. 또한, 발광부(7)의 반사 구조체(54)와 반대측의 면(7a)에는, 콘택트층(52b)을 통해서 제1 전극(56)이 구비되어 있다. 변형 조정층(8)의 반사 구조체(54) 측의 면(8b)에는, 제2 전극(58)이 구비되어 있다.
화합물 반도체층(2)의 구성은, 상술한 제1 실시 형태에 따른 발광 다이오드와 마찬가지의 구성으로 할 수 있다.
이하, 제1 실시 형태에 따른 발광 다이오드와 상이한 구성에 대해서 특히 상세하게 설명한다.
<제1 전극, 제2 전극>
제1 전극(56) 및 제2 전극(58)은, 각각 오믹 전극이며, 그들의 형상 및 배치는, 발광부(7)에 전류를 균일하게 확산시키는 것이면 되고, 특별히 한정되지 않는다.
예를 들어, 평면에서 보았을 때에 원 형상 또는 직사각 형상의 전극을 사용할 수 있고, 1개의 전극으로서 배치할 수도, 복수의 전극을 격자 형상으로 배치할 수도 있다.
제1 전극(56)의 재료로서는, 콘택트층(52b)으로서 n형의 화합물 반도체를 사용한 경우에는, 예를 들어, AuGe층, AuSi층 등을 사용할 수 있고, 콘택트층(52b)으로서 p형의 화합물 반도체를 사용한 경우에는, 예를 들어, AuBe층, AuZn층 등을 사용할 수 있다.
또한, 그 위에 Au층 등을 적층함으로써, 산화를 방지함과 함께, 와이어 본딩의 접속 신뢰성을 향상시킬 수 있다.
제2 전극(58)의 재료로서는, 변형 조정층(8)로서 n형의 화합물 반도체를 사용한 경우에는, 예를 들어, AuGe층, AuSi층 등을 사용할 수 있다. 변형 조정층(8)으로서 p형의 화합물 반도체를 사용한 경우에는, 제2 전극(58)의 재료로서는, 예를 들어, AuBe층, AuZn층 등을 사용할 수 있다.
<반사 구조체>
도 8을 참조하면, 반사 구조체(54)는, 제2 전극(58)을 덮도록, 발광부(7)의 반사 구조체(54) 측의 면(7b)에 형성되어 있다. 반사 구조체(54)는, 투명 도전막(64)과, 반사층(65)이 순차 적층된 구성으로 되어 있다.
투명 도전막(64)은, 제2 전극(58)을 덮도록, 변형 조정층(8)의 면(8b)(제2 전극(58)이 형성된 변형 조정층(8)의 면)에 형성되어 있다. 투명 도전막(64)으로서는, 예를 들어, ITO막, IZO막 등을 사용할 수 있다.
또한, 투명 도전막(64) 대신에, 혹은, 투명 도전막(64)과 함께, 투명한 재료의 굴절률차를 이용한 소위 콜드 미러, 예를 들어, 산화 티탄막, 산화 규소막의 다층막이나 백색의 알루미나, AlN을 사용하여, 반사층(65)에 조합해도 된다.
도 8을 참조하면, 반사층(65)은, 투명 도전막(64)에 적층되어 있다. 반사층(65)은, 구리, 은, 금, 알루미늄 등의 금속 및 그들의 합금 등의 재료에 의해 구성되어 있다. 이들 재료는 광반사율이 높고, 반사 구조체(54)로부터의 광반사율을 90% 이상으로 할 수 있다.
이러한 반사층(65)을 형성함으로써, 발광층(10)으로부터의 광을 반사층(65)에서 정면 방향 f로 반사시켜, 정면 방향 f에서의 광 취출 효율을 향상시킬 수 있다. 이에 의해, 발광 다이오드(51)를 보다 고휘도화할 수 있다.
또한, 여기서의 정면 방향 f란, 화합물 반도체층(2)의 광 취출면(2a)(본 실시 형태의 경우, 발광부(7)의 면(7a))과 이루는 각도가 90°로 되는 방향이고, 또한 발광 다이오드(51)로부터 이격하는 방향을 말한다. 또한, 반사 구조체(54)는, 투명 도전막(64)을 형성하지 않고, 반사층(65)만으로 구성해도 된다.
구체적으로는, 반사층(65)으로서는, 예를 들어, 투명 도전막(64) 측으로부터 Ag 합금층/W층/Pt층/Au층/접속용 금속층으로 이루어지는 적층막을 사용할 수 있다. 투명 도전막(64)과 접촉하는 면과는 반대측에 위치하는 반사층(65)의 면(65b)에 형성된 상기 접속용 금속으로서는, 전기 저항이 낮고, 저온에서 용융하는 금속을 사용하면 된다. 이러한 접속용 금속을 사용함으로써, 발광부(7)에 열 스트레스를 부여하지 않고, 기능성 기판(55)을 접속할 수 있다.
상기 접속용 금속으로서는, 화학적으로 안정하고, 융점이 낮은 Au계의 공정 금속 등을 사용하면 된다. 상기 Au계의 공정 금속으로서는, 예를 들어, AuSn, AuGe, AuSi 등의 합금의 공정 조성(Au계의 공정 금속)을 들 수 있다.
또한, 접속용 금속에는, 티탄, 크롬, 텅스텐 등의 금속을 첨가하는 것이 바람직하다. 접속용 금속으로서 티탄, 크롬, 텅스텐 등의 금속을 첨가함으로써, 상기 금속이 배리어 금속으로서 기능하기 때문에, 기능성 기판(55)에 포함되는 불순물 등이 반사층(65) 측으로 확산하여, 반응하는 것을 억제할 수 있다.
<기능성 기판(금속 기판)>
도 8을 참조하면, 기능성 기판(55)은, 반사 구조체(54)를 통하여, 화합물 반도체층(2)의 면(2b)(구체적으로는, 변형 조정층(8)의 면(8b))에 부착되어 있다. 구체적으로는, 발광부(7)와 대향하는 반사 구조체(54)의 면과는 반대측에 위치하는 반사 구조체(54)의 면(65b)에, 기능성 기판(55)의 접합면(55a)이 접합되어 있다.
제2 실시 형태에서는, 기능성 기판(55)으로서 금속 기판을 사용한다. 즉, 제2 실시 형태에서는, 반사 구조체(54)를 통하여, 화합물 반도체층(2)의 면(2b)(구체적으로는, 변형 조정층(8)의 면(8b))에, 금속 기판이 부착되어 있다. 이하, 기능성 기판(55)으로서 금속 기판을 사용한 경우를 예로 들어 설명한다.
기능성 기판(55)은, 복수의 금속층으로 이루어지는 것을 사용할 수 있다. 또한, 기능성 기판(55)은, 2종류의 금속층을 교대로 적층해서 구성하는 것이 바람직하다. 또한, 상기 2종류의 금속층의 합계의 층수는, 홀수로 하는 것이 바람직하다.
이 경우, 기능성 기판(55)의 휨이나 균열의 관점으로부터, 제2 금속층(62)으로서 화합물 반도체층(2)보다 열팽창 계수가 작은 재료를 사용하는 경우, 제1 금속층(61)을 화합물 반도체층(2)보다 열팽창 계수가 큰 재료로 구성하는 것이 바람직하다.
이에 의해, 기능성 기판(55) 전체로서의 열팽창 계수가 화합물 반도체층(2)의 열팽창 계수에 가까워지기 때문에, 화합물 반도체층(2)과 기능성 기판(55)을 접합할 때의 기능성 기판(55)의 휨이나 균열을 억제하는 것이 가능해지므로, 발광 다이오드(51)의 수율을 향상시킬 수 있다.
또한, 제2 금속층(62)으로서 화합물 반도체층(2)보다 열팽창 계수가 큰 재료를 사용하는 경우, 제1 금속층(61)을 화합물 반도체층(2)보다 열팽창 계수가 작은 재료로 구성하는 것이 바람직하다.
이에 의해, 기능성 기판(55) 전체로서의 열팽창 계수가, 화합물 반도체층(2)의 열팽창 계수에 가까워지기 때문에, 화합물 반도체층(2)과 기능성 기판(55)을 접합할 때의 기능성 기판(55)의 휨이나 균열을 억제하는 것이 가능해지므로, 발광 다이오드(51)의 수율을 향상시킬 수 있다.
이상 설명한 바와 같이, 기능성 기판(55)을 구성하는 제1 및 제2 금속층(61, 62)의 위치는, 교체하는 것이 가능하다. 즉, 도 8에서는, 2개의 제1 금속층(61)이 1개의 제2 금속층을 사이에 끼워 넣음으로써 기능성 기판(55)을 구성하고 있지만, 2개의 제2 금속층(62)에 의해 1개의 제1 금속층(61)을 사이에 끼워 넣음으로써 기능성 기판(55)(금속 기판)을 구성해도 된다.
제1 및 제2 금속층(61, 62)으로 이루어지는 기능성 기판(55)은, 예를 들어, 은(열팽창 계수=18.9ppm/K), 구리(열팽창 계수=16.5ppm/K), 금(열팽창 계수=14.2ppm/K), 알루미늄(열팽창 계수=23.1ppm/K), 니켈(열팽창 계수=13.4ppm/K) 및 이들의 합금 중, 어느 하나의 재료로 이루어지는 금속층과, 몰리브덴(열팽창 계수=5.1ppm/K), 텅스텐(열팽창 계수=4.3ppm/K), 크롬(열팽창 계수=4.9ppm/K) 및 이들의 합금 중, 어느 하나의 재료로 이루어지는 금속층의 조합으로 구성할 수 있다.
기능성 기판(55)(금속 기판)의 적합한 예로서는, Cu층/Mo층/Cu층의 3층으로 이루어지는 금속 기판을 들 수 있다. 먼저 설명한 바와 같이, Mo층/Cu층/Mo층의 3층으로 이루어지는 금속 기판에서도, Cu층/Mo층/Cu층의 3층으로 이루어지는 금속 기판과 마찬가지의 효과를 얻는 것이 가능하다.
한편, Cu층/Mo층/Cu층의 3층으로 이루어지는 금속 기판은, 기계적 강도가 높은 Mo를 가공하기 쉬운 Cu 사이에 끼운 구조이기 때문에, Mo층/Cu층/Mo층의 3층으로 이루어지는 금속 기판보다도 금속 기판의 절단 등의 가공을 용이하게 행할 수 있다고 하는 이점이 있다.
기능성 기판(55) 전체로서의 열팽창 계수는, 예를 들어, 기능성 기판(55)으로서 Cu층(30㎛)/Mo층(25㎛)/Cu층(30㎛)으로 이루어지는 금속 기판을 사용한 경우, 6.1ppm/K로 된다. 또한, 기능성 기판(55)으로서 Mo층(25㎛)/Cu층(70㎛)/Mo층(25㎛)으로 이루어지는 금속 기판을 사용한 경우, 예를 들어, 기능성 기판(55) 전체로서의 열팽창 계수는 5.7ppm/K로 된다.
또한, 방열의 관점으로부터는, 기능성 기판(55)을 구성하는 금속층은 열전도율이 높은 재료로 이루어지는 것이 바람직하다. 이러한 재료를 사용함으로써, 기능성 기판(55)의 방열성을 높게 하는 것이 가능해져, 발광 다이오드(51)를 고휘도로 발광시킬 수 있음과 함께, 발광 다이오드(51)의 수명을 장수명으로 할 수 있다.
상기 열전도율이 높은 재료로서는, 예를 들어, 은(열전도율=420W/m·K), 구리(열전도율=398W/m·K), 금(열전도율=320W/m·K), 알루미늄(열전도율=236W/m·K), 몰리브덴(열전도율=138W/m·K), 텅스텐(열전도율=174W/m·K) 및 이들의 합금 등을 사용하는 것이 바람직하다.
또한, 기능성 기판(55)을 구성하는 금속층의 열팽창 계수가, 화합물 반도체층(2)의 열팽창 계수와 거의 동일한 재료로 이루어지는 것이 바람직하다.
특히, 기능성 기판(55)을 구성하는 금속층의 재료의 열팽창 계수가, 화합물 반도체층(2)의 열팽창 계수의 ±1.5ppm/K 이내인 것이 바람직하다. 이에 의해, 기능성 기판(55)과 화합물 반도체층(2)의 접합시에 발생하는 발광부(7)에의 스트레스(열에 기인하는 스트레스)를 작게 하는 것이 가능해지고, 기능성 기판(55)과 화합물 반도체층(2)과 접속시켰을 때의 열에 의한 기능성 기판(55)의 균열이 억제되므로, 발광 다이오드(51)의 수율을 향상시킬 수 있다.
기능성 기판(55)으로서 Cu층(30㎛)/Mo층(25㎛)/Cu층(30㎛)으로 이루어지는 금속 기판을 사용한 경우, 기능성 기판(55)의 열전도율은 250W/m·K로 된다.
또한, 기능성 기판(55)으로서 Mo층(25㎛)/Cu층(70㎛)/Mo층(25㎛)으로 이루어지는 금속 기판을 사용한 경우, 기능성 기판(55)의 열전도율은 220W/m·K로 된다.
금속 기판으로 이루어지는 기능성 기판(55)의 두께는, 50㎛ 이상 150㎛ 이하로 하는 것이 바람직하다.
기능성 기판(55)의 두께가 150㎛보다 두꺼운 경우에는, 발광 다이오드의 제조 비용이 상승해서 바람직하지 않다. 또한, 기능성 기판(55)의 두께가 50㎛보다 얇은 경우에는, 핸들링시에 균열, 절삭, 휨 등이 용이하게 발생하여, 발광 다이오드의 수율을 저하시킬 우려가 있다.
1매의 기능성 기판(55)을 구성하는 제1 금속층(61) 및 제2 금속층(62)의 층수는, 모두 3~9층으로 하는 것이 바람직하고, 3~5층으로 하는 것이 보다 바람직하다.
제1 금속층(61)과 제2 금속층(62)의 층수를 합쳐서 2층으로 한 경우에는, 두께 방향에서의 열팽창이 불균형하게 되어, 기능성 기판(55)의 균열이 발생할 우려가 발생한다. 반대로, 제1 금속층(61)과 제2 금속층(62)의 층수를 합쳐서 9층보다 많게 한 경우에는, 제1 금속층(61)과 제2 금속층(62)의 층의 두께를 각각 얇게 할 필요가 발생한다.
그러나, 제1 및 제2 금속층(61, 62)의 두께를 얇게 제작하는 것은 매우 곤란하기 때문에, 제1 금속층(61) 혹은 제2 금속층(62)의 두께를 얇게 하여, 단층의 금속 기판을 형성한 경우, 각 층의 두께가 불균일하게 되어, 발광 다이오드의 특성을 변동시킬 우려가 있다.
또한, 층의 두께를 얇게 한 상기 단층의 금속 기판은, 용이하게 기판의 균열을 발생시킨다.
또한, 박막화된 단층의 금속 기판을 사용하는 경우, 금속 기판의 제조가 곤란하기 때문에, 발광 다이오드의 제조 비용을 증가시킬 우려가 있다.
또한, 기능성 기판(55)의 접합면(55a)에, 전기적 접촉을 안정화시키는 접합 보조막, 또는 다이본드용의 공정 금속을 형성해도 된다. 이에 의해, 접합 공정을 간편하게 행할 수 있다. 상기 접합 보조막으로서는, Au막, AuSn막 등을 사용할 수 있다.
또한, 발광부(7)에 기능성 기판(55)을 접합하는 방법은, 상기에 기재한 방법에 한정되는 것은 아니고, 예를 들어, 확산 접합, 접착제, 상온 접합 방법 등 공지의 기술을 적용할 수 있다.
제2 실시 형태의 발광 다이오드(51)에 따르면, n(≥1)층의 변형 발광층(12) 및 (n-1)층의 배리어층(13)으로 이루어지는 발광층(10)을 갖는 pn 접합형의 발광부(7)를 구비하고, 발광층(10)은, 1층의 변형 발광층과, 1층의 배리어층이 교대로 적층된 구성으로 되어 있고, n을 1 내지 7로 하고, 또한 발광층(10)의 두께를 250㎚ 이하로 하고, 변형 발광층의 조성식을 (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.37≤Y≤0.46)로 함으로써, 발광부(7)로부터 방사되는 광의 발광 효율 및 응답 속도를 향상시킬 수 있다.
또한, 변형 발광층(12)의 조성을 상기 범위로 규정함으로써, 655㎚ 이상의 발광 파장을 갖은 발광 다이오드(51)를 실현할 수 있다.
또한, 발광부(7) 상에 발광부(7)의 광을 투과시키는 변형 조정층(8)을 형성함으로써, 변형 조정층(8)에 의해 발광부(7)로부터의 광이 흡수되는 일이 없기 때문에, 고출력·고효율의 발광 다이오드(51)를 실현할 수 있다.
또한, 이 변형 조정층(8)은, 변형 발광층(12) 및 배리어층(13)의 격자 상수보다도 작은 격자 상수를 갖고 있기 때문에, 화합물 반도체층(2)의 휨의 발생을 억제할 수 있다. 이에 의해, 변형 발광층(12)의 변형량의 편차가 저감되기 때문에, 단색성이 우수한 발광 다이오드(51)를 실현할 수 있다.
또한, 화합물 반도체층(2)의 광 취출면(2a)과는 반대측에 위치하는 화합물 반도체층(2)의 면(2b)에, 반사 구조체(54)를 설치함으로써, 화합물 반도체층(2)의 광 취출면(2a)으로부터 발광 다이오드(51)의 외부에 방사되는 광 중, 광 취출면(2a)에 대하여 직교하는 방향(구체적으로는, 정면 방향 f)에 있어서의 광의 강도를 강하게 하는 것이 가능해지므로, 고휘도 및 고효율의 발광 다이오드(51)를 실현할 수 있다.
또한, 광 취출면(2a)에 대하여 직교하는 방향에 있어서의 광의 강도를 강하게 함으로써, 광 취출면(2a)에 대하여 직교하는 방향에 있어서, 반사 구조체(54)를 구비하고 있지 않은 발광 다이오드의 광의 강도와 동일한 강도의 광 강도를 얻는 경우, 반사 구조체(54)를 구비하고 있지 않은 발광 다이오드보다도 소비 전력을 작게 할 수 있다.
또한, 예를 들어, 화합물 반도체층(2)의 면(2b)에, 반사 구조체(54)를 통해서 접합되는 기능성 기판(55)으로서 금속 기판을 사용함으로써, 발광부(7)가 발광했을 때의 열을, 기능성 기판(55)을 통하여, 발광 다이오드(51)의 외부에 효율적으로 방출할 수 있다.
또한, 열전도율이 130W/m·K 이상인 제1 및 제2 금속층(61, 62)에 의해 기능성 기판(55)을 구성함으로써, 기능성 기판(55)의 방열성이 높아지기 때문에, 발광 다이오드(51)를 고휘도로 발광시킬 수 있음과 함께, 발광 다이오드(51)의 수명을 장수명으로 할 수 있다.
또한, 기능성 기판(55)으로서 광을 투과하는 기판을 사용하여, Ar 빔에 의해 접합시킨 경우, 접합면이 고저항으로 되어, 기판측에 전류를 흘리는 것이 어렵지만, 기능성 기판(55)으로서 금속 기판을 사용하여, 상기 금속 기판을 공정 접합시킴으로써, 1 와이어 구조의 작성이 가능해진다.
즉, 제2 실시 형태의 발광 다이오드에 따르면, 655㎚ 이상의 적색 광의 발광 파장을 갖고, 단색성이 우수함과 함께, 고출력·고효율이며 응답 속도가 빠르고, 또한 광 취출면에 대하여 직교하는 방향에 있어서의 광 강도가 강하고, 또한 방열 특성이 우수한 발광 다이오드(51)를 실현할 수 있다.　
<발광 다이오드(제2 실시 형태)의 제조 방법>
다음에, 제2 실시 형태인 발광 다이오드(51)의 제조 방법에 대해서 설명한다.
제2 실시 형태인 발광 다이오드(51)의 제조 방법은, 기능성 기판(55)을 형성하는 공정과, 반도체 기판(53)에 콘택트층(52b)을 통해서 발광층(10)을 포함하는 발광부(7)를 형성한 후, 발광부(7)의 반도체 기판(53)과 반대측의 면에 제2 전극(58)을 형성하는 공정과, 발광부(7)의 반도체 기판과 반대측의 면에 제2 전극(58)을 통해서 반사 구조체(54)를 형성하는 공정과, 발광부(7)에 반사 구조체(54)를 통해서 기능성 기판(55)을 접합하는 공정과, 반도체 기판(53) 및 콘택트층(52b)의 일부를 제거하는 공정과, 발광부(7)의 기능성 기판(55)과 반대측의 면에 제1 전극(56)을 형성하는 공정을 갖는다.
도 9a~도 15는, 본 발명의 제2 실시 형태에 따른 발광 다이오드의 제조 공정을 도시하는 단면도이다. 도 9a~도 15에 있어서, 도 8에 도시하는 발광 다이오드(51)와 동일 구성 부분에는, 동일한 부호를 붙인다.
도 9a~도 15를 참조하여, 제2 실시 형태의 발광 다이오드(51)의 제조 방법에 대해서 설명한다. 우선, 기능성 기판(55)의 제조 공정에 대해서 설명한다.
<기능성 기판의 제조 공정>
도 9a와 도 9b에 도시하는 바와 같이, 기능성 기판(55)은, 열전도율이 130W/m·K 이상인 제1 및 제2 금속층(61, 62)을 핫프레스함으로써 형성한다.
구체적으로는, 우선, 2매의 대략 평판 형상의 제1 금속층(61)과, 1매의 대략 평판 형상의 제2 금속층(62)을 준비한다. 예를 들어, 제1 금속층(61)으로서는 두께 30㎛의 Cu층을 사용하고, 제2 금속층(62)으로서는 두께 25㎛의 Mo층을 사용한다.
다음에, 도 9a에 도시하는 바와 같이, 2매의 제1 금속층(61) 사이에 제2 금속층(62)을 삽입해서 이들을 겹쳐서 배치한다.
다음에, 소정의 가압 장치 내에, 제1 및 제2 금속층(61, 62)이 적층된 적층판을 배치하고, 고온 하에서, 제1 금속층(61)과 제2 금속층(62)에 화살표의 방향(도 9a 참조)으로 하중을 가해서 압착한다.
이에 의해, 도 9b에 도시하는 바와 같이, 제1 금속층(61)이 Cu층이고, 제2 금속층(62)이 Mo층이며, Cu층(30㎛)/Mo층(25㎛)/Cu층(30㎛)의 3층으로 이루어지는 기능성 기판(55)을 형성한다. 상기 구성으로 된 기능성 기판(55)의 열팽창 계수는, 6.1ppm/K이며, 열전도율은 250W/m·K이었다.
또한, 이 후, 발광부(7)(웨이퍼)의 접합면의 크기에 맞추어 절단한 후, 표면을 경면 가공해도 된다.
또한, 기능성 기판(55)의 접합면(55a)에, 전기적 접촉을 안정화시키기 위해서 접합 보조막을 형성해도 된다. 상기 접합 보조막으로서는, 금막, 백금막, 니켈막 등을 사용할 수 있다. 예를 들어, 우선, 니켈막을 0.1㎛ 성막한 후, 니켈막 상에 금막을 0.5㎛ 성막한다.
또한, 상기 접합 보조막 대신에, 다이본드용의 AuSn막 등의 공정 금속막을 형성해도 된다. 이에 의해, 접합 공정을 간편하게 할 수 있다.
<발광부 및 제2 전극 형성 공정>
우선, 도 10에 도시하는 바와 같이, 반도체 기판(53)의 표면(53a) 상에 복수의 에피택셜층을 성장시켜서 화합물 반도체층(2)을 형성한다. 또한, 이 단계에서는, 화합물 반도체층(2)을 구성하는 콘택트층(52b)은, 패터닝되어 있지 않다.
반도체 기판(53)은, 화합물 반도체층(2)을 형성하기 위한 기판이며, 예를 들어, 표면(53a)이 (100)면으로부터 15° 기울어진 면으로 되고, 또한 Si 도프된 n형의 GaAs 단결정 기판이다. 이와 같이, 화합물 반도체층(2)으로서 AlGaInP층 또는 AlGaAs층을 사용하는 경우, 화합물 반도체층(2)을 형성하는 기판으로서는, 비화 갈륨(GaAs) 단결정 기판을 사용하면 된다.
화합물 반도체층(2)은, 반도체 기판(53)인 GaAs 기판 상에, GaAs로 이루어지는 완충층(52a), Si를 도프한 n형의 AlGaInP로 이루어지는 콘택트층(52b), n형의 상부 클래드층(11), 발광층(10), p형의 하부 클래드층(9) 및 Mg 도프한 p형 GaP로 이루어지는 변형 조정층(8)을 순차 적층해서 제작한다.
이상의, GaAs 기판(53) 상에 화합물 반도체층(2)을 제작하는 공정은, 제1 실시 형태와 마찬가지로 행할 수 있다.
다음에, 변형 조정층(8)의 반도체 기판(53)과 반대측의 면(8b)을, 표면으로부터 1㎛의 깊이에 이르기까지 경면 연마하여, 표면의 거칠기를, 예를 들어, 0.18㎚ 이내로 한다.
다음에, 도 11에 도시하는 바와 같이, 변형 조정층(8)의 면(8b) 상에 제2 전극(58)(오믹 전극)을 형성한다. 제2 전극(58)은, 예를 들어, 0.4㎛의 두께의 AuBe층 상에 0.2㎛의 두께의 Au층이 적층되어 이루어진다. 제2 전극(58)은, 예를 들어, 평면에서 보았을 때에 20㎛φ의 원 형상이며, 60㎛의 간격으로 형성된다.
<반사 구조체 형성 공정>
다음에, 도 12에 도시하는 바와 같이, 변형 조정층(8)의 반도체 기판(53)과 반대측의 면(8b) 및 제2 전극(58)을 덮도록 ITO막으로 이루어지는 투명 도전막(64)을 형성한다. 다음에, 450℃의 열처리를 실시하여, 제2 전극(58)과 투명 도전막(64) 사이에 오믹 콘택트를 형성한다.
다음에, 도 13에 도시하는 바와 같이, 투명 도전막(64)의 화합물 반도체층(2)과 반대측의 면(64a)에, 증착법을 사용하여, 반사층(65)을 형성한다.
구체적으로는, 은(Ag) 합금으로 이루어지는 막(두께가 0.5㎛)과, 텅스텐(W)막(두께가 0.1㎛)과, 백금(Pt)막(두께가 0.1㎛)과, 금(Au)막(두께가 0.5㎛), AuGe 공정 금속(융점 386℃)로 이루어지는 막(두께가 1㎛)을 순차 성막함으로써 반사층(65)을 형성한다. 이에 의해, 반사층(65) 및 투명 도전막(64)으로 이루어지는 반사 구조체(54)가 형성된다.
<기능성 기판 접합 공정>
다음에, 도 14에 도시하는 바와 같이, 반사 구조체(54)와 화합물 반도체층(2)을 형성한 반도체 기판(53)(도 13에 도시하는 구조체)과, 도 9b에 도시하는 기능성 기판(55)을 감압 장치(도시하지 않음) 내로 반입하여, 반사 구조체(54)의 접합면(54a)과 기능성 기판(55)의 접합면(55a)이 대향하도록 서로 겹쳐서 배치한다.
다음에, 감압 장치 내를 3×10-5Pa까지 배기한 후, 반도체 기판(53)과 기능성 기판(55)을 400℃로 가열한 상태에서, 100g/㎠의 가중을 인가해서 반사 구조체(54)의 접합면(54a)과 기능성 기판(55)의 접합면(55a)과 접합하여, 접합 구조체(68)를 형성한다.
<반도체 기판 및 완충층 제거 공정>
다음에, 도 15에 도시하는 바와 같이, 접합 구조체(68)로부터, 반도체 기판(53) 및 완충층(52a)을 암모니아계 에천트에 의해 선택적으로 제거한다. 이에 의해, 발광층(10)을 갖는 발광부(7)가 형성된다.
<제1 전극 형성 공정>
다음에, 진공 증착법을 사용하여, 콘택트층(52b)의 반사 구조체(54)와 반대측의 면(52bb)에, 제1 전극(56)(n형 오믹 전극)의 모재가 되는 전극용 도전막을 성막한다. 상기 전극용 도전막으로서는, 예를 들어, AuGe층/Ni층/Au층으로 이루어지는 금속층 구조를 사용할 수 있다.
이 경우, 예를 들어, AuGe층(Ge 질량비 12%)을 0.15㎛의 두께로 성막한 후, Ni층을 0.05㎛의 두께로 성막하고, 또한 Au층을 1㎛의 두께로 성막한다.
다음에, 일반적인 포토리소그래피 수단을 이용하여, 전극용 도전막을 평면에서 보아 원 형상으로 패터닝하여, 제1 전극(56)을 형성한다.
그 후, 제1 전극(56)의 형상에 대응하도록, 콘택트층(52b)을 패터닝함으로써, 도 8에 도시하는 발광 다이오드(51)가 제조된다.
또한, 전극용 도전막을 패터닝 후에, 예를 들어, 420℃에서 3분간 열처리를 행하여, 제1 전극(56)을 구성하는 각 금속을 합금화하는 것이 바람직하다. 이에 의해, n형 오믹 전극인 제1 전극(56)을 저저항화할 수 있다.
그 후, 발광 다이오드(51)를 원하는 크기로 구획하는 절단 부분의 발광부(7)를 에칭으로 제거한 후, 0.8㎜ 피치로 레이저를 사용하여, 상기 절단 부분의 기판과 접속층을 원하는 크기의 발광 다이오드 칩(LED 칩)으로 절단한다. 발광 다이오드의 크기는, 예를 들어, 평면에서 보았을 때에 거의 직사각 형상의 발광부(7)의 대각선의 길이를 1.1㎜으로 한다.
그 후, 발광부(7)의 노출면을 부착 시트로 보호하여, 절단면을 세정한다.
<발광 다이오드(제3 실시 형태)>
도 16a와 도 16b는, 본 발명의 제3 실시 형태에 따른 발광 다이오드를 설명하기 위한 도면이다. 도 16a는, 제3 실시 형태의 발광 다이오드의 평면도이고, 도 16b는, 도 16a에 도시하는 발광 다이오드의 A-A’선 방향의 개략적인 단면도이다.
도 16a와 도 16b를 참조하면, 제3 실시 형태의 발광 다이오드(71)는, 제2 실시 형태의 발광 다이오드(51)에 설치된 기능성 기판(55)(금속 기판) 대신에, 기능성 기판(55)(금속 기판)과는 상이한 재료에 의해 구성된 기능성 기판(75)을 설치함과 함께, 또한 금속층(72,73)을 설치한 것 이외는, 제2 실시 형태의 발광 다이오드(51)와 마찬가지로 구성된다.
즉, 제3 실시 형태의 발광 다이오드(71)와 제2 실시 형태의 발광 다이오드(51)의 큰 차이점은, 기능성 기판의 재료가 상이하다는 점이다.
기능성 기판(75)은, 금속층(72)을 개재해서, 화합물 반도체층(2)이 형성 반사 구조체(54)(구체적으로는, 반사층(65))에 접합되어 있다. 기능성 기판(75)의 재료로서는, GaP, Si, Ge 중 어느 하나의 재료를 사용할 수 있다.
이와 같이, GaP, Si, Ge 중 어느 하나의 재료로 이루어지는 기능성 기판(75)을 설치함으로써, 기능성 기판(75)을 구비하고 있지 않은 발광 다이오드와 비교하여, 발광부(7)가 발광했을 때의 열을, 발광 다이오드(71)의 외부로 효율적으로 방열할 수 있다.
또한, 부식되기 어려운 재료인 Si나 Ge 등을 기능성 기판(75)의 재료로서 사용함으로써, 기능성 기판(75)의 내습성을 향상시킬 수 있다.
금속층(72)은, 반사 구조체(54)를 구성하는 반사층(65)과 기능성 기판(75)의 상면(75a) 사이에 형성되어 있다. 금속층(72)은, 반사층(65)과 기능성 기판(75)의 상면(75a)을 접합하기 위한 층이다. 금속층(72)으로서는, 예를 들어, In층과, Au층과, Ti층을 순차 적층한 적층막을 사용할 수 있다.
금속층(73)은, 기능성 기판(75)의 하면(75b)에 설치되어 있다. 금속층(73)으로서는, 예를 들어, Au층과, Ti층을 순차 적층한 적층막을 사용할 수 있다.
제3 실시 형태의 발광 다이오드에 따르면, 금속층(72)을 통하여, 화합물 반도체층(2)이 형성된 반사 구조체(54)에 접합되고, 또한 GaP, Si, Ge 중 어느 하나의 재료에 의해 구성된 기능성 기판(75)을 설치함으로써, 기능성 기판(75)을 구비하고 있지 않은 발광 다이오드와 비교하여, 발광부(7)가 발광했을 때의 열을, 발광 다이오드(71)의 외부로 효율적으로 방열할 수 있다.
또한, 부식되기 어려운 재료인 Si나 Ge 등을 기능성 기판(75)의 재료로서 사용함으로써, 기능성 기판(75)의 내습성을 향상시킬 수 있다.
또한, 화합물 반도체층(2)의 광 취출면과는 반대측에 위치하는 화합물 반도체층(2)의 면(2b)에, 반사 구조체(54)를 설치함으로써, 화합물 반도체층(2)의 광 취출면으로부터 발광 다이오드(71)의 외부로 방사되는 광 중, 광 취출면에 대하여 직교하는 방향(구체적으로는, 정면 방향 f)에 있어서의 광의 강도를 강하게 하는 것이 가능해지므로, 고휘도 및 고효율의 발광 다이오드(71)를 실현할 수 있다.
또한, 제3 실시 형태의 발광 다이오드(71)는, n(≥1)층의 변형 발광층(12) 및 (n-1)층의 배리어층(13)으로 이루어지는 발광층(10)을 갖는 pn 접합형의 발광부(7)를 구비하고, 발광층(10)은, 1층의 변형 발광층과, 1층의 배리어층이 교대로 적층된 구성으로 되어 있고, n을 1 내지 7로 하고, 또한 발광층(10)의 두께를 250㎚ 이하로 하고, 변형 발광층의 조성식을, (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.37≤Y≤0.46)로 함으로써, 발광부(7)로부터 방사되는 광의 발광 효율 및 응답 속도를 향상시킬 수 있다.
또한, 변형 발광층(12)의 조성을 상기 범위로 규정함으로써, 655㎚ 이상의 발광 파장을 가진 발광 다이오드(71)를 실현할 수 있다.
또한, 발광부(7) 상에 발광부(7)의 광을 투과시키는 변형 조정층(8)을 구비함으로써, 변형 조정층(8)에 의해 발광부(7)로부터의 광이 흡수되는 일이 없기 때문에, 고출력·고효율의 발광 다이오드(71)를 실현할 수 있다.
또한, 상기 변형 조정층(8)은, 변형 발광층(12) 및 배리어층(13)의 격자 상수보다도 작은 격자 상수를 갖고 있기 때문에, 화합물 반도체층(2)의 휨의 발생을 억제할 수 있다. 이에 의해, 변형 발광층(12)의 변형량의 편차가 저감되기 때문에, 단색성이 우수한 발광 다이오드(71)를 실현할 수 있다.
<실시예>
이하, 본 발명의 효과를, 실시예를 사용해서 구체적으로 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.
본 실시예에서는, 본 발명에 따른 발광 다이오드를 제작한 예를 구체적으로 설명한다. 또한, 본 실시예에서 제작한 발광 다이오드는, AlGaInP 발광부를 갖는 적색 발광 다이오드이다. 본 실시예에서는, GaAs 기판 상에 성장시킨 화합물 반도체층과 GaP로 이루어지는 기능성 기판을 접합시켜서 발광 다이오드를 제작하였다. 그리고, 특성 평가를 위해 발광 다이오드 칩을 기판 상에 실장한 발광 다이오드 램프를 제작하였다.
실시예 1~11은 소위 투과형으로서, 반사 구조체를 갖지 않는 제1 실시 형태의 실시예이다.
또한, 실시예 12~16은 소위 반사형으로서, 반사 구조체를 갖는 것이며, 실시예 12 및 16은 기능성 기판이 금속 기판인 제2 실시 형태의 실시예이고, 실시예 13~15는 기능성 기판이 각각, GaP, Ge, Si로 이루어지는 제3 실시 형태의 실시예이다.
(실시예 1)
실시예 1의 발광 다이오드는, 우선, Si를 도프한 n형의 GaAs 단결정으로 이루어지는 GaAs 기판(두께 약 0.5㎛) 상에 화합물 반도체층을 순차 적층해서 에피택셜 웨이퍼를 제작하였다. GaAs 기판은, (100)면으로부터 (0-1-1) 방향으로 15° 기울어진 면을 성장면으로 하고, 캐리어 농도를 2×1018cm-3으로 하였다.
또한, 화합물 반도체층으로서, GaAs 기판 상에, Si를 도프한 GaAs로 이루어지는 n형의 완충층과, Si를 도프한 (Al0 .7Ga0 .3)0.5In0 .5P로 이루어지는 n형의 콘택트층과, Si를 도프한 (Al0 .7Ga0 .3)0.5In0 .5P로 이루어지는 n형의 상부 클래드층과, 언도프의 Ga0.42In0.58P/(Al0.53Ga0.47)0.5In0.5P의 쌍으로 이루어지는 변형 발광층/배리어층과, Mg를 도프한 (Al0 .7Ga0 .3)0.5In0 .5P으로 이루어지는 p형의 하부 클래드층과, (Al0.5Ga0.5)0.5In0.5P로 이루어지는 박막의 중간층과, Mg 도프한 p형 GaP로 이루어지는 변형 조정층을 순차 형성하였다.
실시예 1에서는, 감압 유기 금속 화학 기상 퇴적 장치법(MOCVD 장치)을 사용하고, 직경 76㎜, 두께 350㎛의 GaAs 기판에 화합물 반도체층을 에피택셜 성장시켜서, 에피택셜 웨이퍼를 형성하였다.
에피택셜 성장층을 성장시킬 때, III족 구성 원소의 원료로서는, 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 및 트리메틸인듐((CH3)3In)을 사용하였다. 또한, Mg의 도핑 원료로서는, 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg)을 사용하였다. 또한, Si의 도핑 원료로서는, 디실란(Si2H6)을 사용하였다.
또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3)을 사용하였다. 또한, 각 층의 성장 온도로서는, p형 GaP로 이루어지는 변형 조정층은, 750℃에서 성장시켰다. 그 밖의 각 층에서는 700℃에서 성장시켰다.
GaAs로 이루어지는 완충층은, 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 0.5㎛로 하였다. 콘택트층은, 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 3.5㎛로 하였다. 상부 클래드층은, 캐리어 농도를 약 1×1018cm-3, 층 두께를 약 0.5㎛로 하였다.
변형 발광층은, 언도프로 층 두께가 약 10㎚인 Ga0 .42In0 .58P로 하고, 배리어층은 0층으로 하였다. 즉, 실시예 1에서는, 앞서 설명한 발광층이, 1층의 변형 발광층만으로 구성되어 있다. 이 경우의 발광층의 두께는, 10㎚로 된다.
하부 클래드층은, 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.5㎛로 하였다. 중간층은, 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.05㎛로 하였다.
GaP로 이루어지는 변형 조정층은, 캐리어 농도를 약 3×1018cm-3, 층 두께를 약 9㎛로 하였다.
다음에, 변형 조정층을 표면으로부터 약 1㎛의 깊이에 이르는 영역까지 연마해서 경면 가공하였다. 이 경면 가공에 의해, 변형 조정층의 표면의 거칠기를 0.18㎚로 하였다.
한편, 상기한 변형 조정층의 경면 연마한 표면에 부착하는 n형 GaP로 이루어지는 기능성 기판을 준비하였다. 이 부착용의 기능성 기판에는, 캐리어 농도가 약 2×1017cm-3으로 되도록 Si를 첨가하고, 면 방위를 (111)로 한 단결정을 사용하였다.
또한, 기능성 기판의 직경은 76㎜이고, 두께는 250㎛이었다. 이 기능성 기판의 표면은, 변형 조정층에 접합시키기 이전에 경면으로 연마하고, 평방 평균 평방근값(rms)으로 해서 0.12㎚로 마무리하였다.
다음에, 일반적인 반도체 재료 부착 장치에, 상기한 기능성 기판 및 에피택셜 웨이퍼를 반입하고, 3×10-5Pa로 될 때까지 장치 내를 진공으로 배기하였다.
다음에, 기능성 기판 및 변형 조정층의 양쪽의 표면에, 전자를 충돌시켜서 중성(뉴트럴)화한 Ar 빔을 3분간 조사하였다. 그 후, 진공으로 유지한 부착 장치 내에서, 기능성 기판 및 변형 조정층의 표면을 서로 겹치고, 각각의 표면에서의 압력이 50g/㎠로 되도록 하중을 걸고, 양쪽을 실온으로 접합하였다. 이와 같이 하여, 접합 웨이퍼를 형성하였다.
다음에, 상기 접합 웨이퍼로부터, GaAs 기판 및 GaAs 완충층을 암모니아계 에천트에 의해 선택적으로 제거하였다. 다음에, 진공 증착법에 의해, 콘택트층의 표면에, 두께가 0.5㎛인 Au-Ge-Ni 합금막과, 두께가 0.2㎛인 Pt막과, 두께가 1㎛인 Au막을 순차 성막하였다.
그 후, 일반적인 포토리소그래피 기술 및 에칭 기술을 이용하여, 상기 Au-Ge-Ni 합금막, Pt막 및 Au막을 패터닝함으로써, 제1 전극인 n형 오믹 전극을 형성하였다.
다음에, GaAs 기판을 제거한 면인 광 취출면의 표면에 조면화 처리를 실시하였다.
다음에, 제2 전극으로서 p형 오믹 전극을 형성하는 영역의 에피층을 선택적으로 제거하고, 변형 조정층을 노출시켰다. 이 노출된 변형 조정층의 표면에, 진공 증착법에 의해, 두께 0.2㎛의 AuBe막과, 두께 1㎛의 Au막을 순차 성막하고, 그 후, AuBe막 및 Au막을 패터닝함으로써, p형 오믹 전극을 형성하였다. 그 후, 450℃에서 10분간 열처리를 행해서 합금화하고, 저저항의 p형 및 n형 오믹 전극을 형성하였다.
다음에, 기능성 기판의 이면에, 두께 0.2㎛의 Au막, 두께 0.2㎛의 Pt막 및 두께 1.2㎛의 AuSn막으로 이루어지는 접속용의 제3 전극을 형성하였다.
다음에, 다이싱 소어를 사용하여, 기능성 기판의 이면으로부터, 제3 전극이 형성되어 있지 않은 영역의 경사면의 각도 α가 70°로 됨과 함께, 수직면의 두께가 80㎛로 되도록 V자 형상의 홈파기 가공을 행하였다.
다음에, 화합물 반도체층 측으로부터 다이싱 소어를 사용하여 350㎛ 간격으로 절단하고, 칩화하였다. 다이싱에 의한 파쇄층 및 오염을 황산·과산화수소 혼합액으로 제거하여, 실시예 1의 발광 다이오드를 제작하였다.
상기 방법에 의해 제작한 실시예 1의 발광 다이오드 칩을, 마운트 기판 상에 실장한 발광 다이오드 램프를 100개 조립하였다. 이 발광 다이오드 램프는, 마운트는, 공정 다이 본더로, 가열 접속되어 지지(마운트)하고, 발광 다이오드의 n형 오믹 전극과 마운트 기판의 표면에 설치한 n전극 단자를 금선으로 와이어 본딩하고, p형 오믹 전극과 p전극 단자를 금선으로 와이어 본딩한 후, 일반적인 에폭시 수지로 밀봉해서 제작하였다.
실시예 1의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장 661.3㎚로 하는 적색 광이 출사되었다.
순방향으로 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 화합물 반도체층을 구성하는 변형 조정층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여, 약 1.8볼트(V)로 되었다.
순방향 전류를 20mA로 했을 때의 발광 출력은, 3.6mW이었다. 조립한 모든 발광 다이오드에 있어서의 피크 발광 파장의 편차(최대-최소)는, 2.5㎚이며, 양호한 결과가 얻어졌다. 또한, 피크 발광 파장의 편차(최대-최소)는, 3㎚ 이하이면 된다.
또한, 발광의 상승 응답 속도(Tr)는, 10.6㎱이며, 표면 결함은 보이지 않았다.
또한, 실시예 1의 발광 다이오드에서는, 순방향 전류가 고전류(예를 들어, 150mA 이상)인 경우에 있어서, 출력 저하가 보였다.
상기 결과로부터, 실시예 1의 발광 다이오드는, 응답 속도는 원하는 값(35㎱ 이하)을 만족하고 있지만, 고전류(예를 들어, 150mA 이상)에서 사용하는 경우에는 출력 저하가 보이기 때문에, 150mA보다도 작은 전류를 흘려서 사용하는 분야에는 적합한 것을 확인할 수 있었다.
(실시예 2)
실시예 2의 발광 다이오드는, 실시예 1의 발광 다이오드에 형성된 변형 발광층을 2층 형성함과 함께, 두께가 30㎚이고, 또한 조성이 (Al0 .53Ga0 .47)0.5In0 .5P인 1층의 배리어층을 형성한 것 이외는, 실시예 1의 발광 다이오드와 마찬가지로 형성하였다.
즉, 실시예 2에서는, 발광층이, 2층의 변형 발광층(합계의 두께 20㎚)과, 1층의 배리어층(두께 30㎚)을 가진 구성으로 되어 있다. 이 경우, 실시예 2의 발광층의 두께는, 50㎚로 된다.
실시예 2의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.8㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.8볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4.5mW이었다. 조립한 모든 발광 다이오드의 피크 발광 파장의 편차는, 2.4㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 15.2㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 2의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 15.2㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 3)
실시예 3의 발광 다이오드는, 실시예 2의 발광 다이오드에 형성된 변형 발광층을 2층으로부터 3층으로 변경함과 함께, 실시예 2의 발광 다이오드에 형성된 배리어층을 2층 형성한 것 이외는, 실시예 2의 발광 다이오드와 마찬가지로 형성하였다.
즉, 실시예 3에서는, 발광층이, 3층의 변형 발광층(합계의 두께 30㎚)과, 2층의 배리어층(합계의 두께 60㎚)을 가진 구성으로 되어 있다. 이 경우, 실시예 3의 발광층의 두께는, 90㎚로 된다.
실시예 3의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.7㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.8볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4.1mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.3㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 18.4㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 3의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 18.4㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 4)
실시예 4의 발광 다이오드는, 실시예 3의 발광 다이오드에 형성된 변형 발광층을 3층으로부터 5층으로 변경함과 함께, 실시예 3의 발광 다이오드에 형성된 배리어층을 2층으로부터 4층으로 변경한 것 이외는, 실시예 3의 발광 다이오드와 마찬가지로 형성하였다.
즉, 실시예 4에서는, 발광층이, 5층의 변형 발광층(합계의 두께 50㎚)과, 4층의 배리어층(합계의 두께 120㎚)을 가진 구성으로 되어 있다. 이 경우, 실시예 4의 발광층의 두께는, 170㎚로 된다.
실시예 4의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.2㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.9볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.9mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.3㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 28㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 4의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 28㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 5)
실시예 5의 발광 다이오드는, 실시예 4의 발광 다이오드에 형성된 변형 발광층을 5층으로부터 7층으로 변경함과 함께, 실시예 4의 발광 다이오드에 형성된 배리어층을 4층으로부터 6층으로 변경한 것 이외는, 실시예 4의 발광 다이오드와 마찬가지로 형성하였다.
즉, 실시예 5에서는, 발광층이, 7층의 변형 발광층(합계의 두께 70㎚)과, 6층의 배리어층(합계의 두께 180㎚)을 가진 구성으로 되어 있다. 이 경우, 실시예 5의 발광층의 두께는, 250㎚로 된다.
실시예 5의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.1㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.9볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.8mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.3㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 32.6㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 5의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 32.6㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 6)
실시예 6의 발광 다이오드는, 실시예 1의 발광 다이오드에 형성된 변형 발광층의 조성을 Ga0 .44In0 .56P로 변경함과 함께, 변형 발광층의 두께를 17㎚로 변경한 것 이외는, 실시예 1의 발광 다이오드와 마찬가지로 형성하였다. 즉, 실시예 6의 경우, 발광층은, 1층의 변형 발광층(두께 17㎚)으로 구성되어 있다. 실시예 6의 발광층의 두께는, 17㎚이다.
실시예 6의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 661.1㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.8볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.9mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.2㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 17㎱이었다. 또한, 표면 결함은 보이지 않았다.
또한, 실시예 6의 발광 다이오드에서는, 순방향 전류가 고전류(예를 들어, 150mA 이상)인 경우에 있어서, 출력 저하가 보였다.
상기 결과로부터, 실시예 6의 발광 다이오드는, 응답 속도는 원하는 값(35㎱ 이하)을 만족하고 있지만, 고전류(예를 들어, 150mA 이상)에서 사용하는 경우에는 출력 저하가 보이기 때문에, 150mA보다도 작은 전류를 흘려서 사용하는 분야에는 적합한 것을 확인할 수 있었다.
(실시예 7)
실시예 7의 발광 다이오드는, 실시예 2의 발광 다이오드에 형성된 변형 발광층의 조성을 Ga0 .44In0 .56P로 변경함과 함께, 변형 발광층의 두께를 17㎚로 변경하고, 또한, 배리어층의 두께를 19㎚로 변경한 것 이외는, 실시예 2의 발광 다이오드와 마찬가지로 형성하였다. 즉, 실시예 7의 경우, 발광층은, 2층의 변형 발광층(합계의 두께 34㎚)과, 1층의 배리어층(두께 19㎚)으로 구성되어 있다. 실시예 7의 발광층의 두께는, 53㎚이다.
실시예 7의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 661.0㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.8볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4.3mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.1㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 21.2㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 7의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 21.2㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 8)
실시예 8의 발광 다이오드는, 실시예 3의 발광 다이오드에 형성된 변형 발광층의 조성을 Ga0.44In0.56P로 변경함과 함께, 변형 발광층의 두께를 17㎚로 변경하고, 또한, 배리어층의 두께를 19㎚로 변경한 것 이외는, 실시예 3의 발광 다이오드와 마찬가지로 형성하였다. 즉, 실시예 8의 경우, 발광층은, 3층의 변형 발광층(합계의 두께 51㎚)과, 2층의 배리어층(합계의 두께 38㎚)으로 구성되어 있다. 실시예 8의 발광층의 두께는, 89㎚이다.
실시예 8의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.5㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.8볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4.2mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.1㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 26.2㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 8의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 26.2㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 9)
실시예 9의 발광 다이오드는, 실시예 8의 발광 다이오드에 형성된 변형 발광층의 적층 수 및 배리어층의 적층 수를 변경한 것 이외는, 실시예 8의 발광 다이오드와 마찬가지로 구성하였다.
실시예 9에서는, 발광 다이오드의 발광층이, 6층의 변형 발광층(합계의 두께 102㎚)과, 5층의 배리어층(합계의 두께 95㎚)을 갖도록 형성하였다. 실시예 9의 발광층의 두께는, 197㎚로 하였다.
실시예 9의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.3㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.9볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.1㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 34.3㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 9의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 34.3㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 10)
실시예 10의 발광 다이오드는, 실시예 5의 발광 다이오드에 형성된 변형 발광층의 조성을 Ga0 .37In0 .63P로 변경함과 함께, 변형 발광층의 두께를 8㎚로 변경한 것 이외는, 실시예 5의 발광 다이오드와 마찬가지로 형성하였다.
실시예 10의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 672.0㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.8볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.8mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.6㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 31.3㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 10의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 31.3㎱)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 11)
실시예 11의 발광 다이오드는, 실시예 3의 발광 다이오드에 형성된 변형 발광층의 조성을 Ga0 .46In0 .54P로 변경하고, 변형 발광층의 두께를 30㎚로 변경하고, 배리어층의 두께를 45㎚로 변경한 것 이외는, 실시예 3의 발광 다이오드와 마찬가지로 형성하였다.
실시예 11의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.9㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.9볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.3mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 1.8㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 29㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 실시예 11의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 35㎱ 이하의 응답 속도(이 경우, 29㎱)를 실현할 수 있는 것을 확인할 수 있었다.
또한, 상기 실시예 1~11의 결과로부터, n(≥1)층의 변형 발광층과, (n-1)층의 배리어층이 교대로 적층된 발광층을 갖는 pn 접합형의 발광부를 구비한 발광 다이오드로서, 변형 발광층의 적층 수를 1~7로 함과 함께, 발광층의 두께를 250㎚ 이하로 함으로써, 응답 속도가 35㎱ 이하인 발광 다이오드(바꾸어 말하면, 응답 속도가 빠른 발광 다이오드)를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 12)
실시예 12의 발광 다이오드(제2 실시 형태)는, 실시예 1과 마찬가지의 방법으로, Si를 도프한 n형의 GaAs 단결정으로 이루어지는 GaAs 기판(두께 약 0.5㎛) 상에 화합물 반도체층을 순차 적층해서 에피택셜 웨이퍼를 제작하였다.
단, 실시예 1의 발광 다이오드에 설치된 발광층 대신에, 언도프의 Ga0.42In0.58P로 이루어지는 2층의 변형 발광층과, 조성이 (Al0 .53Ga0 .47)0.5In0 .5P인 1층의 배리어층(단층의 두께가 30㎚)을 교대로 적층해서 발광층을 형성하였다.
다음에, 변형 조정층을 표면으로부터 약 1㎛의 깊이에 이르는 영역까지 연마해서 경면 가공하였다. 이 경면 가공에 의해, 변형 조정층의 표면의 거칠기를 0.18㎚로 하였다.
계속해서, 변형 조정층 상에 AuBe층(두께 100㎚)과, Au층(두께 150㎚)을 순차 성막함으로써, AuBe/Au 적층막을 형성하고, 그 후, 일반적인 포토리소그래피 기술 및 에칭 기술을 이용하여, AuBe/Au 적층막을 패터닝함으로써, 제2 전극을 형성하였다.
계속해서, 변형 조정층 상에 제2 전극을 덮는 투명 도전막으로서 ITO막(두께 300㎚)과, 반사층으로서 Ag 합금(두께 500㎚)/W(두께 100㎚)/Pt(두께 200㎚)/Au(두께 500㎚)/AuGe(두께 1000㎚) 적층막을 순차 성막함으로써, 반사 구조체를 형성한다.
다음에, 제2 실시 형태에서 설명한 방법을 사용하여, Cu(30㎛)/Mo(25㎛)/Cu(30㎛)의 3층 구조(두께 85㎛)로 이루어지는 기능성 기판(금속 기판(열전도율 250W/mK))을 제조하였다.
실시예 12의 기능성 기판의 열팽창 계수는, 6.1ppm/K이며, 열전도율은 250W/m·K이었다. 또한, 기능성 기판의 직경은 76㎜이고, 두께는 85㎛이었다.
다음에, 감압 장치 내를 3×10-5Pa까지 배기한 후, GaAs 기판과 기능성 기판을 400℃로 가열한 상태에서, 100g/㎠의 가중을 인가해서 반사 구조체와 기능성 기판과 접합하여, 접합 구조체를 형성하였다.
다음에, 상기 접합 구조체로부터, GaAs 기판 및 GaAs 완충층을 암모니아계 에천트에 의해 선택적으로 제거하였다. 다음에, 진공 증착법에 의해, 콘택트층의 표면에, 두께가 0.5㎛이 Au-Ge-Ni 합금막과, 두께가 0.2㎛인 Pt막과, 두께가 1㎛인 Au막을 순차 성막하였다.
그 후, 일반적인 포토리소그래피 기술 및 에칭 기술을 이용하여, 상기 Au-Ge-Ni 합금막, Pt막 및 Au막을 패터닝함으로써, 제1 전극인 n형 오믹 전극을 형성하였다. 그 후, 제1 전극의 형상에 대응하도록, 주지의 방법에 의해, 콘택트층을 패터닝하였다.
다음에, GaAs 기판을 제거한 면인 광 취출면의 표면에 조면화 처리를 실시하였다.
다음에, 제2 전극으로서 p형 오믹 전극을 형성하는 영역의 에피층을 선택적으로 제거하고, 변형 조정층을 노출시켰다. 이 노출된 변형 조정층의 표면에, 진공 증착법에 의해, 두께 0.2㎛의 AuBe막과, 두께 1㎛의 Au막을 순차 성막하고, 그 후, AuBe막 및 Au막을 패터닝함으로써, 제2 전극(p형 오믹 전극)을 형성하였다. 그 후, 450℃에서 10분간 열처리를 행해서 합금화하고, 저저항의 제1 및 제2 전극(n형 및 p형 오믹 전극)을 형성하였다.
다음에, 다이싱 소어를 사용하여, 제1 및 제2 전극이 형성된 접합 구조체를 절단하여, 칩화하였다. 이에 의해, 실시예 12의 발광 다이오드를 제작하였다.
상기 방법에 의해 제작한 실시예 12의 발광 다이오드 칩을, 마운트 기판 상에 실장한 발광 다이오드 램프를 100개 조립하였다. 이 발광 다이오드 램프는, 마운트는, 공정 다이 본더로, 가열 접속되어 지지(마운트)하고, 발광 다이오드의 n형 오믹 전극과 마운트 기판의 표면에 설치한 n전극 단자를 금선으로 와이어 본딩하고, p형 오믹 전극과 p전극 단자를 금선으로 와이어 본딩한 후, 일반적인 에폭시 수지로 밀봉해서 제작하였다.
실시예 12의 발광 다이오드의 구성 요소의 일부를 표 1에 나타내고, 실시예 12의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다.
표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장 661.2㎚(655㎚ 이상의 값)로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 화합물 반도체층을 구성하는 변형 조정층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여, 1.8볼트(V)로 되었다.
순방향 전류를 20mA로 했을 때의 발광 출력은, 4.4mW (3mW 이상)이며, 양호한 결과가 얻어졌다.
조립한 모든 발광 다이오드에 있어서의 피크 발광 파장의 편차(최대-최소)는, 2.2㎚이며, 양호한 결과가 얻어졌다. 또한, 피크 발광 파장의 편차(최대-최소)는, 3㎚ 이하이면 된다.
또한, 발광의 상승 응답 속도(Tr)는, 18.2㎱이며, 100㎱ 이하의 양호한 결과가 얻어졌다. 또한, 표면 결함의 검사에서는, 표면 결함은 보이지 않았다.
또한, 실시예 12의 발광 다이오드가 발광했을 때, 기능성 기판의 방열 효과에 의해, 온도 상승에 기인하는 발광 효율의 저하는 보이지 않았다.
상기 결과로부터, 실시예 12의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 형성할 수 있고, 또한 100㎱ 이하의 응답 속도(이 경우, 18.2㎱)를 실현할 수 있는 것을 확인할 수 있었다.
또한, 기능성 기판의 방열 효과에 의해, 방열 특성이 우수한 발광 다이오드를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 13)
실시예 13의 발광 다이오드(제3 실시 형태)는, Cu(30㎛)/Mo(25㎛)/Cu(30㎛)의 3층 구조(두께 85㎛)로 이루어지는 기능성 기판 대신에, 기능성 기판으로서 두께가 150㎛인 GaP층(열전도율 110W/mK)을 사용한 것 이외는, 실시예 12의 발광 다이오드와 마찬가지로 제조하였다.
실시예 13의 발광 다이오드의 구성 요소의 일부를 표 1에 나타내고, 실시예 13의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다.
표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장 660.6㎚(655㎚ 이상의 값)으로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 화합물 반도체층을 구성하는 변형 조정층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여, 1.8볼트(V)로 되었다.
또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4.2mW(3mW 이상)이며, 양호한 결과가 얻어졌다.
조립한 모든 발광 다이오드에 있어서의 피크 발광 파장의 편차(최대-최소)는, 2.3㎚이며, 양호한 결과가 얻어졌다. 또한, 발광의 상승 응답 속도(Tr)는, 23.3㎱이며, 100㎱ 이하의 양호한 결과가 얻어졌다. 또한, 표면 결함의 검사에서는, 표면 결함은 보이지 않았다.
또한, 실시예 13의 발광 다이오드가 발광했을 때, 기능성 기판의 방열 효과에 의해, 온도 상승에 기인하는 발광 효율의 저하는 보이지 않았다.
상기 결과로부터, 실시예 13의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 100㎱ 이하의 응답 속도(이 경우, 23.3㎱)를 실현할 수 있는 것을 확인할 수 있었다.
또한, 기능성 기판의 방열 효과에 의해, 방열 특성이 우수한 발광 다이오드를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 14)
실시예 14의 발광 다이오드(제3 실시 형태)는, 기능성 기판으로서 두께가 150㎛인 GaP층(열전도율 110W/mK) 대신에, 기능성 기판으로서 두께가 100㎛인 Ge층(열전도율 60W/mK)을 사용한 것 이외는, 실시예 13의 발광 다이오드와 마찬가지로 제조하였다.
실시예 14의 발광 다이오드의 구성 요소의 일부를 표 1에 나타내고, 실시예 14의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다.
표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장 660.5㎚(655㎚ 이상의 값)로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 화합물 반도체층을 구성하는 변형 조정층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여, 1.8볼트(V)로 되었다.
또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 4.3mW(3mW 이상)이며, 양호한 결과가 얻어졌다.
조립한 모든 발광 다이오드에 있어서의 피크 발광 파장의 편차(최대-최소)는, 2.4㎚이며, 양호한 결과가 얻어졌다. 또한, 발광의 상승 응답 속도(Tr)는, 20.5㎱이며, 100㎱ 이하의 양호한 결과가 얻어졌다. 또한, 표면 결함의 검사에서는, 표면 결함은 보이지 않았다.
또한, 실시예 14의 발광 다이오드가 발광했을 때, 기능성 기판의 방열 효과에 의해, 온도 상승에 기인하는 발광 효율의 저하는 보이지 않았다.
상기 결과로부터, 실시예 14의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 100㎱ 이하의 응답 속도(이 경우, 20.5㎱)를 실현할 수 있는 것을 확인할 수 있었다.　
또한, 기능성 기판의 방열 효과에 의해, 방열 특성이 우수한 발광 다이오드를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 15)
실시예 15의 발광 다이오드(제3 실시 형태)는, 기능성 기판으로서 두께가 150㎛인 GaP층(열전도율 110W/mK) 대신에, 기능성 기판으로서 두께가 100㎛인 Si층(열전도율 126W/mK)을 사용한 것 이외는, 실시예 13의 발광 다이오드와 마찬가지로 제조하였다.
실시예 15의 발광 다이오드의 구성 요소의 일부를 표 1에 나타내고, 실시예 15의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다.
표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장 660.7㎚(655㎚ 이상의 값)로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 화합물 반도체층을 구성하는 변형 조정층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여, 1.8볼트(V)로 되었다.
순방향 전류를 20mA로 했을 때의 발광 출력은, 4.3mW(3mW 이상)이며, 양호한 결과가 얻어졌다.
조립한 모든 발광 다이오드에 있어서의 피크 발광 파장의 편차(최대-최소)는, 2.3㎚이며, 양호한 결과가 얻어졌다. 또한, 발광의 상승 응답 속도(Tr)는, 22.8㎱이며, 100㎱ 이하의 양호한 결과가 얻어졌다. 또한, 표면 결함의 검사에서는, 표면 결함은 보이지 않았다.
또한, 실시예 15의 발광 다이오드가 발광했을 때, 기능성 기판의 방열 효과에 의해, 온도 상승에 기인하는 발광 효율의 저하는 보이지 않았다.
상기 결과로부터, 실시예 15의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 100㎱ 이하의 응답 속도(이 경우, 22.8㎱)를 실현할 수 있는 것을 확인할 수 있었다.
또한, 기능성 기판의 방열 효과에 의해, 방열 특성이 우수한 발광 다이오드를 실현할 수 있는 것을 확인할 수 있었다.
(실시예 16)
실시예 16의 발광 다이오드(제2 실시 형태)는, 실시예 12의 발광 다이오드에 설치된 발광층 대신에, 언도프의 Ga0 .38In0 .62P로 이루어지는 2층의 변형 발광층과, 조성이 (Al0 .53Ga0 .47)0.5In0 .5P의 1층의 배리어층(단층의 두께가 30㎚)을 교대로 적층해서 발광층을 사용한 것 이외는, 실시예 12의 발광 다이오드와 마찬가지로 제조하였다.
실시예 16의 발광 다이오드의 구성 요소의 일부를 표 1에 나타내고, 실시예 16의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다.
표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장 675.2㎚(655㎚ 이상의 값)로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 화합물 반도체층을 구성하는 변형 조정층과 기능성 기판의 접합 계면에서의 저항의 낮음 및 각 오믹 전극의 양호한 오믹 특성을 반영하여, 1.8볼트(V)로 되었다.
순방향 전류를 20mA로 했을 때의 발광 출력은, 3.6mW(3mW 이상)이며, 양호한 결과가 얻어졌다.
조립한 모든 발광 다이오드에 있어서의 피크 발광 파장의 편차(최대-최소)는, 2.5㎚이며, 양호한 결과가 얻어졌다. 또한, 발광의 상승 응답 속도(Tr)는, 24.3㎱이며, 100㎱ 이하의 양호한 결과가 얻어졌다. 또한, 표면 결함의 검사에서는, 표면 결함은 보이지 않았다.
또한, 실시예 16의 발광 다이오드가 발광했을 때, 기능성 기판의 방열 효과에 의해, 온도 상승에 기인하는 발광 효율의 저하는 보이지 않았다.
상기 결과로부터, 실시예 16의 발광 다이오드 및 발광 다이오드 램프에 따르면, 655㎚ 이상의 발광 파장을 가진 광을 발광하는 발광층을 구성할 수 있고, 또한 100㎱ 이하의 응답 속도(이 경우, 24.3㎱)를 실현할 수 있는 것을 확인할 수 있었다.
또한, 기능성 기판의 방열 효과에 의해, 방열 특성이 우수한 발광 다이오드를 실현할 수 있는 것을 확인할 수 있었다.
(비교예 1)
비교예 1의 발광 다이오드는, 실시예 2의 발광 다이오드에 형성된 변형 발광층의 적층 수 및 배리어층의 적층 수를 변경한 것 이외는, 실시예 2의 발광 다이오드와 마찬가지로 구성하였다.
비교예 1은, 발광 다이오드의 발광층이, 11층의 변형 발광층(합계의 두께 110㎚)과, 10층의 배리어층(합계의 두께 300㎚)을 갖도록 형성하였다. 비교예 1의 발광층의 두께는, 410㎚로 하였다.
비교예 1의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660.5㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 2볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.7mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.4㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 43㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 발광층의 두께가 410㎚로 된 비교예 1의 발광 다이오드 및 발광 다이오드 램프에서는, 35㎱ 이하의 응답 속도(이 경우, 43㎱)를 실현할 수 없다는 것을 확인할 수 있었다.
(비교예 2)
비교예 2의 발광 다이오드는, 실시예 7의 발광 다이오드에 형성된 변형 발광층의 적층 수 및 배리어층의 적층 수를 변경한 것 이외는, 실시예 7의 발광 다이오드와 마찬가지로 구성하였다.
비교예 2는, 발광 다이오드의 발광층이, 12층의 변형 발광층(합계의 두께 204㎚)과, 11층의 배리어층(합계의 두께 209㎚)을 갖도록 형성하였다. 비교예 2의 발광층의 두께는, 413㎚로 하였다.
비교예 2의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 659.5㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 1.9볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.9mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 2.2㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 50㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 발광층의 두께가 413㎚로 된 비교예 2의 발광 다이오드 및 발광 다이오드 램프에서는, 35㎱ 이하의 응답 속도(이 경우, 50㎱)를 실현할 수 없다는 것을 확인할 수 있었다.
(비교예 3)
비교예 3의 발광 다이오드는, 실시예 2의 발광 다이오드에 형성된 변형 발광층의 조성, 두께 및 적층 수와, 배리어층의 적층 수를 변경한 것 이외는, 실시예 2의 발광 다이오드와 마찬가지로 구성하였다.
변형 발광층의 조성은, Ga0 .38In0 .62P로 하였다. 변형 발광층의 두께는, 5㎚로 하였다. 또한, 변형 발광층의 적층 수는, 21로 하고, 배리어층의 적층 수는, 20으로 하였다.
즉, 비교예 3에서는, 발광 다이오드의 발광층이, 21층의 변형 발광층(합계의 두께 105㎚)과, 20층의 배리어층(합계의 두께 600㎚)을 갖도록 형성하였다.
비교예 3의 발광층의 두께는, 705㎚로 하였다.
비교예 3의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 651.5㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 2볼트(V)로 되었다. 또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 3.1mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 5.1㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 42㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 발광층을 구성하는 변형 발광층의 적층 수가 1~7의 범위 내 (이 경우, 5)라도, 발광층의 두께가 250㎚를 초과하는 경우(이 경우, 705㎚)에는, 발광의 상승 응답 속도(Tr)가 35㎱보다도 늦어지는 것을 확인할 수 있었다.
(비교예 4)
비교예 4의 발광 다이오드는, 실시예 2에 형성된 변형 발광층의 적층 수 및 배리어층의 적층 수를 변경한 것 이외는, 실시예 2의 발광 다이오드와 마찬가지로 구성하였다. 변형 발광층의 적층 수는, 21로 하고, 배리어층의 적층 수는, 20으로 하였다.
즉, 비교예 4에서는, 발광 다이오드의 발광층이, 21층의 변형 발광층(합계의 두께 210㎚)과, 20층의 배리어층(합계의 두께 600㎚)을 갖도록 형성하였다.
비교예 4의 발광층의 두께는, 810㎚로 하였다.
비교예 4의 발광 다이오드를 실장한 발광 다이오드 램프의 특성을 평가한 결과를 표 2에 나타낸다. 표 2에 나타내는 바와 같이, n형 및 p형 오믹 전극간에 전류를 흘린 결과, 피크 발광 파장을 660㎚로 하는 적색 광이 출사되었다.
또한, 순방향에 20밀리암페어(mA)의 전류를 통류했을 때의 순방향 전압(Vf)은, 약 2볼트(V)로 되었다.
또한, 순방향 전류를 20mA로 했을 때의 발광 출력은, 2.5mW이었다. 조립한 모든 발광 다이오드 램프에 있어서의 피크 발광 파장의 편차는, 7.1㎚로 되었다. 발광의 상승 응답 속도(Tr)는, 65㎱이었다. 또한, 표면 결함은 보이지 않았다.
상기 결과로부터, 발광층의 두께가 810㎚로 된 비교예 4의 발광 다이오드 및 발광 다이오드 램프에서는, 35㎱ 이하의 응답 속도(이 경우, 65㎱)를 실현할 수 없다는 것을 확인할 수 있었다.
Figure 112013002661700-pct00001
Figure 112013002661700-pct00002
<산업상 이용 가능성>
발광 다이오드 및 이것을 구비한 발광 다이오드 램프에 관하여, 응답 속도가 빠른 발광 다이오드 및 발광 다이오드 램프를 제공한다. 본 발명의 발광 다이오드는, 식물 육성용의 발광 다이오드, 고압 회로 등에 있어서, 전기 신호 전달에 사용되는 고속 커플러용의 발광 다이오드 등에 이용 가능하다.
1 : 발광 다이오드
2 : 화합물 반도체층
3 : 기능성 기판
3a : 수직면
3b : 경사면
4 : n형 오믹 전극(제1 전극)
5 : p형 오믹 전극(제2 전극)
6 : 제3 전극
7 : 발광부
8 : 변형 조정층
9 : 하부 클래드층
10 : 발광층
11 : 상부 클래드층
12 : 변형 발광층
13 : 배리어층
14 : GaAs 기판
15 : 완충층
16 : 콘택트층
41 : 발광 다이오드 램프
42 : 마운트 기판
43 : n전극 단자
44 : p전극 단자
45, 46 : 금선
47 : 에폭시 수지
α : 각도
51 : 발광 다이오드
53 : GaAs 기판
54 : 반사 구조체
55 : 기능성 기판
56 : n형 오믹 전극(제1 전극)
58 : p형 오믹 전극(제2 전극)
61 : 제1 금속층
62 : 제2 금속층
64 : 투명 도전막
65 : 반사층
71 : 발광 다이오드
72 : 금속층
73 : 금속층
75 : 기능성 기판

Claims (29)

  1. 발광부와, 상기 발광부에 적층된 변형 조정층을 적어도 포함하는 화합물 반도체층을 갖고,
    상기 발광부는,
    n층의 변형 발광층 및 n-1층의 배리어층으로 이루어지는 발광층을 갖는 pn 접합형의 발광부이고,
    배리어층이 존재할 때, 상기 발광층은, 1층의 변형 발광층과, 1층의 배리어층이 교대로 적층된 구성을 갖고,
    상기 n을 1 내지 7의 정수로 하고, 또한 상기 발광층의 두께를 250㎚ 이하로 하고, 상기 배리어층의 두께는 15nm 내지 50nm로 하고,
    상기 변형 조정층은, 상기 발광부가 발광했을 때의 광을 투과 가능함과 함께, 상기 변형 발광층 및 상기 배리어층의 격자 상수보다도 작은 격자 상수를 가지며,
    상기 변형 조정층의 두께를 3㎛~20㎛의 범위 내로 하는 것을 특징으로 하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 변형 발광층의 조성식은, (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.37≤Y≤0.46)인 것을 특징으로 하는 발광 다이오드.
  3. 제1항에 있어서,
    상기 변형 발광층의 조성식이, GaXIn1 - XP(0.37≤X≤0.46)인 것을 특징으로 하는 발광 다이오드.
  4. 삭제
  5. 제1항에 있어서,
    상기 화합물 반도체층은, 광 취출면을 갖고, 상기 광 취출면의 반대측에 위치하는 상기 화합물 반도체층의 면에 접합되는 기능성 기판을 설치한 것을 특징으로 하는 발광 다이오드.
  6. 제5항에 있어서,
    상기 기능성 기판은, 광 투과성 기판인 것을 특징으로 하는 발광 다이오드.
  7. 제5항에 있어서,
    상기 기능성 기판의 재질은, GaP인 것을 특징으로 하는 발광 다이오드.
  8. 제5항에 있어서,
    상기 화합물 반도체층의 상기 광 취출면측에 설치된 제1 및 제2 전극과, 상기 기능성 기판의 이면에 설치된 접속용의 제3 전극을 더 구비한 것을 특징으로 하는 발광 다이오드.
  9. 제5항에 있어서,
    상기 화합물 반도체층과 상기 기능성 기판이 반사 구조체를 통해서 접합되어 있는 것을 특징으로 하는 발광 다이오드.
  10. 제5항에 있어서,
    상기 기능성 기판의 재질은, 금속인 것을 특징으로 하는 발광 다이오드.
  11. 제5항에 있어서,
    상기 기능성 기판의 재질은, GaP, Si, Ge 중 어느 하나인 것을 특징으로 하는 발광 다이오드.
  12. 제5항에 있어서,
    상기 화합물 반도체층의 상기 광 취출면측에 설치된 제1 전극과, 상기 화합물 반도체층과 반사 구조체 사이에 설치된 제2 전극을 구비한 것을 특징으로 하는 발광 다이오드.
  13. 제1항에 있어서,
    상기 변형 발광층의 두께가, 8~30㎚의 범위 내인 것을 특징으로 하는 발광 다이오드.
  14. 삭제
  15. 제1항에 있어서,
    상기 배리어층의 조성식은, (AlXGa1 -X)YIn1 - YP(0.3≤X≤0.7, 0.48≤Y≤0.52)인 것을 특징으로 하는 발광 다이오드.
  16. 제1항에 있어서,
    상기 발광부는, 상기 변형 발광층의 상하면 중, 적어도 한쪽의 면에 클래드층을 갖고, 상기 클래드층의 조성식이 (AlXGa1 -X)YIn1 - YP(0.5≤X≤1, 0.48≤Y≤0.52)인 것을 특징으로 하는 발광 다이오드.
  17. 제1항에 있어서,
    상기 변형 조정층의 조성식은, (AlXGa1-X)YIn1-YP(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 발광 다이오드.
  18. 제1항에 있어서,
    상기 변형 조정층의 조성식은, AlXGa1-XAs1-YPY(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 발광 다이오드.
  19. 제1항에 있어서,
    상기 변형 조정층의 재질은, GaP인 것을 특징으로 하는 발광 다이오드.
  20. 삭제
  21. 제5항에 있어서,
    상기 기능성 기판의 측면은, 상기 화합물 반도체층에 가까운 측에 있어서 상기 광 취출면에 대하여 수직인 수직면과, 상기 화합물 반도체층에 먼 측에 있어서 상기 광 취출면에 대하여 내측으로 경사지고, 또한 상기 수직면과 일체로 구성된 경사면을 갖는 것을 특징으로 하는 발광 다이오드.
  22. 제1항에 있어서,
    상기 변형 발광층의 발광 파장 700㎚에 있어서의 발광 강도가, 피크 발광 파장에 있어서의 발광 강도의 10% 미만인 것을 특징으로 하는 발광 다이오드.
  23. 제5항에 있어서,
    상기 광 취출면은, 거친 면을 포함하는 것을 특징으로 하는 발광 다이오드.
  24. 제1항에 있어서,
    식물 육성의 광합성의 촉진에 사용하기 위한 발광 다이오드이며, 상기 발광부의 발광 스펙트럼의 피크 발광 파장이, 655~675㎚의 범위인 것을 특징으로 하는 발광 다이오드.
  25. 제24항에 있어서,
    상기 발광 스펙트럼의 반가폭은, 10~40㎚의 범위 내인 것을 특징으로 하는 발광 다이오드.
  26. 제1항에 있어서,
    상기 발광부의 응답 속도가, 35㎱ 이하인 것을 특징으로 하는 발광 다이오드.
  27. 표면에 전극 단자가 형성된 마운트 기판과,
    제1항의 발광 다이오드를 구비하고,
    상기 발광 다이오드는, 상기 마운트 기판에 실장되어 있고,
    상기 발광 다이오드는, 상기 전극 단자와 전기적으로 접속되어 있는 것을 특징으로 하는 발광 다이오드 램프.
  28. 제27항에 있어서,
    상기 화합물 반도체층은, 광 취출면을 갖고,
    상기 광 취출면의 반대측에는, 상기 화합물 반도체층의 면에 접합되는 기능성 기판을 갖고,
    상기 광 취출면측에는 제1 및 제2 전극을 갖고, 상기 기능성 기판의 이면에는 접속용의 제3 전극을 갖고,
    상기 발광 다이오드에 설치된 상기 제1 또는 제2 전극과, 상기 기능성 기판에 설치된 상기 제3 전극을 동일 전위에 접속한 것을 특징으로 하는 발광 다이오드 램프.
  29. 제1항에 있어서, 상기 변형 조정층은, 상기 발광부에 직접 적층된 변형 조정층인 것을 특징으로 하는 발광 다이오드.
KR1020137000690A 2010-07-13 2011-07-08 발광 다이오드 및 발광 다이오드 램프 KR101637633B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2010-158655 2010-07-13
JP2010158655 2010-07-13
JPJP-P-2010-183207 2010-08-18
JP2010183207A JP5801542B2 (ja) 2010-07-13 2010-08-18 発光ダイオード及び発光ダイオードランプ
PCT/JP2011/065694 WO2012008379A1 (ja) 2010-07-13 2011-07-08 発光ダイオード及び発光ダイオードランプ

Publications (2)

Publication Number Publication Date
KR20130041093A KR20130041093A (ko) 2013-04-24
KR101637633B1 true KR101637633B1 (ko) 2016-07-07

Family

ID=45469380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000690A KR101637633B1 (ko) 2010-07-13 2011-07-08 발광 다이오드 및 발광 다이오드 램프

Country Status (7)

Country Link
US (1) US9184345B2 (ko)
EP (1) EP2595203A4 (ko)
JP (1) JP5801542B2 (ko)
KR (1) KR101637633B1 (ko)
CN (1) CN103098238B (ko)
TW (1) TWI463695B (ko)
WO (1) WO2012008379A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187205A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体発光素子および光結合装置
US10622509B2 (en) * 2017-12-18 2020-04-14 Ingentec Corporation Vertical type light emitting diode die and method for fabricating the same
CN113472311B (zh) * 2021-07-09 2023-07-18 无锡市好达电子股份有限公司 一种体声波谐振器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194536A (ja) * 2006-01-23 2007-08-02 Showa Denko Kk 発光ダイオード及びその製造方法
JP2008103627A (ja) * 2006-10-20 2008-05-01 Hitachi Cable Ltd 半導体発光素子

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084905A (en) * 1976-03-11 1978-04-18 Canadian Patents & Development Limited Apparatus for detecting and measuring fluorescence emission
US5153889A (en) * 1989-05-31 1992-10-06 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US5276698A (en) * 1990-09-20 1994-01-04 Sumitomo Electric Ind., Ltd. Semiconductor laser having an optical waveguide layer including an AlGaInP active layer
JP3193087B2 (ja) * 1991-12-20 2001-07-30 シャープ株式会社 ＡｌＧａＩｎＰ半導体発光装置
JP3373561B2 (ja) 1992-09-30 2003-02-04 株式会社東芝 発光ダイオード
JP3230638B2 (ja) 1993-02-10 2001-11-19 シャープ株式会社 発光ダイオードの製造方法
DE69429906T2 (de) * 1993-11-25 2002-08-01 Nippon Telegraph & Telephone Halbleiterstruktur und Herstellungsverfahren
JPH0937648A (ja) 1995-07-28 1997-02-10 Mitsubishi Chem Corp 光半導体を光源とした植物栽培方法
JPH10223929A (ja) 1996-12-05 1998-08-21 Showa Denko Kk ＡｌＧａＩｎＰ発光素子用基板
JP3045104B2 (ja) * 1997-05-21 2000-05-29 日本電気株式会社 半導体レーザ
JPH1187764A (ja) * 1997-09-01 1999-03-30 Sony Corp 半導体発光装置とその製造方法
JP4015251B2 (ja) * 1998-01-08 2007-11-28 浜松ホトニクス株式会社 イネの栽培方法
JP3660144B2 (ja) 1998-11-12 2005-06-15 シャープ株式会社 半導体発光素子
GB2344458B (en) * 1998-12-02 2000-12-27 Arima Optoelectronics Corp Light-emitting diodes
JP3472714B2 (ja) 1999-01-25 2003-12-02 シャープ株式会社 半導体発光素子の製造方法
US6469314B1 (en) 1999-12-21 2002-10-22 Lumileds Lighting U.S., Llc Thin multi-well active layer LED with controlled oxygen doping
JP2002027831A (ja) 2000-05-11 2002-01-29 Kansai Tlo Kk 植物育成用ｌｅｄ光源
JP2002111053A (ja) * 2000-10-02 2002-04-12 Sharp Corp 半導体発光素子
TW577178B (en) 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
JP3776824B2 (ja) 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
JP2004000093A (ja) * 2002-05-31 2004-01-08 Toshiba Lighting & Technology Corp 発光装置および照明装置
AU2003261347A1 (en) * 2002-08-02 2004-03-03 Massachusetts Institute Of Technology Yellow-green light emitting diodes and laser based on strained-ingap quantum well grown on a transparent indirect bandgap substrate
JP4038136B2 (ja) 2003-01-13 2008-01-23 シーシーエス株式会社 パワーｌｅｄを利用したスポット照明装置
JP4092658B2 (ja) 2004-04-27 2008-05-28 信越半導体株式会社 発光素子の製造方法
US7244630B2 (en) * 2005-04-05 2007-07-17 Philips Lumileds Lighting Company, Llc A1InGaP LED having reduced temperature dependence
JP4950557B2 (ja) * 2005-05-31 2012-06-13 三洋電機株式会社 半導体発光装置
TW200707806A (en) 2005-06-17 2007-02-16 Univ California (Al, Ga, In)N and ZnO direct wafer bonded structure for optoelectronic applications, and its fabrication method
JP4225510B2 (ja) * 2005-07-06 2009-02-18 昭和電工株式会社 化合物半導体発光ダイオードおよびその製造方法
US8592858B2 (en) * 2006-01-23 2013-11-26 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP2007294878A (ja) 2006-03-31 2007-11-08 Fujifilm Corp 半導体層とその成膜方法、半導体発光素子、及び半導体発光装置
DE102006034847A1 (de) 2006-04-27 2007-10-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2008016412A (ja) * 2006-07-10 2008-01-24 Showa Denko Kk 照明装置用のリフレクタ及び照明装置
DE102006035627A1 (de) 2006-07-31 2008-02-07 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper
US7692203B2 (en) 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device
US7769066B2 (en) * 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
JP2008192790A (ja) 2007-02-05 2008-08-21 Showa Denko Kk 発光ダイオード
JP2009032752A (ja) * 2007-07-24 2009-02-12 Daido Steel Co Ltd Ｌｅｄ発光素子
JP4974867B2 (ja) 2007-12-12 2012-07-11 昭和電工株式会社 発光ダイオード及びその製造方法
JP5906001B2 (ja) 2009-03-10 2016-04-20 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
JP2010239098A (ja) 2009-03-10 2010-10-21 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び照明装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194536A (ja) * 2006-01-23 2007-08-02 Showa Denko Kk 発光ダイオード及びその製造方法
JP2008103627A (ja) * 2006-10-20 2008-05-01 Hitachi Cable Ltd 半導体発光素子

Also Published As

Publication number Publication date
US20130112999A1 (en) 2013-05-09
EP2595203A4 (en) 2015-09-23
CN103098238A (zh) 2013-05-08
WO2012008379A1 (ja) 2012-01-19
EP2595203A1 (en) 2013-05-22
US9184345B2 (en) 2015-11-10
CN103098238B (zh) 2016-07-06
JP2012039049A (ja) 2012-02-23
TW201210064A (en) 2012-03-01
TWI463695B (zh) 2014-12-01
KR20130041093A (ko) 2013-04-24
JP5801542B2 (ja) 2015-10-28

Similar Documents

Publication Publication Date Title
KR101419105B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
US9318673B2 (en) Light-emitting diode and light-emitting diode lamp
KR101449389B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101377817B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101337102B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101479914B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR101637633B1 (ko) 발광 다이오드 및 발광 다이오드 램프
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5876897B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141222

Effective date: 20160122

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 4