JP2014187205A - 半導体発光素子および光結合装置 - Google Patents

Abstract

【課題】赤色光〜赤外光のピーク波長を有し、応答速度が高められた半導体発光素子およびこれを用いた光結合装置を提供する。
【解決手段】半導体発光素子は、半導体基板と、半導体積層体と、を有する。前記半導体積層体は、前記半導体基板の上に設けられ、ｎ（ｎ：１以上の整数）層の井戸層と前記井戸層と交互に積層された（ｎ＋１）層の障壁層とを含む量子井戸構造を含む発光層を有する。前記井戸層の１層の厚さはそれぞれ１５ｎｍよりも小さく、前記障壁層の１層の厚さはそれぞれ１５ｎｍ以上かつ５０ｎｍ以下である。前記発光層は、６５０以上１０００ｎｍ以下のピーク波長を有する光を放出する。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子および光結合装置に関する。

光結合装置は、赤色光〜赤外光の波長範囲の光信号を半導体発光素子から放出し、Ｓｉなどの受光素子により電気信号に変換して出力する。このため、入力端子と、出力端子と、が電気的に絶縁された状態で伝送可能である。

高速信号を伝送する光結合装置は、産業機器や通信機器などにおいてその用途が益々拡大している。

この場合、受光素子の時定数を低減するか、または出力の変化を検出し出力電圧の切り替わりを早める回路を用いると、受光素子を高速駆動することができる。

他方、発光素子は順方向電圧で発光するので、その接合容量は受光素子よりも大きく応答速度を速めることは容易ではない。

特開２０１２−３９０４９公報

赤色光〜赤外光のピーク波長を有し、応答速度が高められた半導体発光素子およびこれを用いた光結合装置を提供する。

実施形態の半導体発光素子は、半導体基板と、半導体積層体と、を有する。前記半導体積層体は、前記半導体基板の上に設けられ、ｎ（ｎ：１以上の整数）層の井戸層と前記井戸層と交互に積層された（ｎ＋１）層の障壁層とを含む量子井戸構造を含む発光層を有する。前記井戸層の１層の厚さはそれぞれ１５ｎｍよりも小さく、前記障壁層の１層の厚さはそれぞれ１５ｎｍ以上かつ５０ｎｍ以下である。前記発光層は、６５０以上１０００ｎｍ以下のピーク波長を有する光を放出する。

図１（ａ）は第１の実施形態にかかる半導体発光素子の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。 図２（ａ）は半導体積層体を拡大した模式断面図、図２（ｂ）は量子井戸構造のバンド図、である。 入力電気信号に対する光信号の光出力の波形を表す模式図である。 障壁層厚さに対する接合容量の依存性を表すグラフ図である。 障壁層の厚さに対する順方向電圧ＶＦを表すグラフ図である。 障壁層の厚さに対する光出力の依存性を表すグラフ図である。 図７（ａ）は障壁層の厚さに対する立ち上がり時間の依存性を表すグラフ図、図７（ｂ）は障壁層の厚さに対する立ち下がり時間の依存性を表すグラフ図、である。 井戸層数に対する接合容量の依存性を表すグラフ図である。 井戸層数に対する順方向電圧ＶＦを表すグラフ図である。 井戸層数に対する光出力の依存性を表すグラフ図である。 第１の実施形態の半導体発光素子を搭載した光結合装置の構成図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる半導体発光素子の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。
半導体発光素子は、半導体基板３７と、半導体基板３７上に設けられ発光層を含む半導体積層体４０と、第１電極２０と、第２電極４２と、を有する。

第１電極２０は、円形状のパッド部２０ａを含む。また、第１電極２０は、チップの対角線の方向に線状の突起部２０ｂをさらに含むことができる。このようにすると、平面視において、発光層の広い領域で発光させ、光出力を高めることができる。

半導体基板３７の裏面には第２電極４２が設けられ、実装部材の配線部と接着する。

半導体基板３７の結晶成長面は、低次の結晶面から、たとえば、３〜２０度傾斜した面とすることができる。傾斜基板を用いると、半導体積層体４０への不純物ドーピング効率を高めることが容易となり光学的特性などを高めることができる。この場合、劈開によりチップ分離を行うと、本図のように、チップの側面Ｓ１が傾斜する。

チップサイズの横方向の辺長Ｌ１および縦方向の辺長Ｌ２は、それぞれ１５０μｍなどとすることができる。また、チップの高さＨは、１００μｍなどとすることができる。

図２（ａ）は半導体積層体のＥ部を拡大した模式断面図、図２（ｂ）は量子井戸構造のバンド図、である。
半導体積層体４０は、発光層２５を有する。また発光層２５は、ｎ（ｎ：１以上の整数）層の井戸層２６と井戸層２６と交互に積層された（ｎ＋１）層の障壁層２７とを含む量子井戸構造を含む。発光層２５から放出される放出光は、６５０〜１０００ｎｍの範囲のピーク波長を有するものとする。

以下の説明において、発光層２５は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ａｓ（０≦ｘ≦ａ、０≦ｙ≦１、ｘ＋ｙ≦１）などからなるものとするが、本発明はこれに限定されない。もし発光層２５がＡｌ_ｙＧａ_１−ｙＡｓ（０≦ｙ≦０．４６）からなるものとすると、略６３０〜８７０ｎｍのピーク波長の光を放出する。III族元素としてＩｎを加えることにより、８００ｎｍ以上のピーク波長における発光を容易にできる。

また、半導体基板３７は、ｎ形ＧａＡｓからなるものとし、ドナー濃度は、たとえば。１×１０^１８ｃｍ^−３とする。半導体積層体４０は、半導体基板３７の側から、バッファ層３６、反射層３５、ｎ形クラッド層３３、発光層２５、ｐ形クラッド層２３、ｐ形電流拡散層２２、およびｐ形コンタクト層２１を有する。半導体積層体４０は、たとえば、ＭＯＣＶＤ（Metal Organic Chemicaｌ Vapor Deposition)法やＭＢＥ（Molecular Beam Epitaxy)法を用いて形成することができる。

バッファ層３６は、ＧａＡｓなどからなり、厚さを０．５μｍ、ドナー濃度を５×１０^１７ｃｍ^−３とすることができる。反射層３５は、Ｉｎ_０．５Ａｌ_０．５ＰとＡｌ_０．２Ｇａ_０．８Ａｓとを２０ペア積層したブラッグ反射器などとすることができる。反射層３５を設けると、下方に向かう放出光を上方の光出射面の側に反射することにより、光取出し効率を高めることができる。

ｎ形クラッド層３３は、Ｉｎ_０．５（Ｇａ_０．４Ａｌ_０．６）_０．５Ｐからなり、厚さ０．６μｍ、ドナー濃度１×１０^１８ｃｍ^−３などとすることができる。ｐ形クラッド層２３は、Ｉｎ_０．５（Ｇａ_０．４Ａｌ_０．６）_０．５Ｐからなり、厚さ０．６μｍ、アクセプタ濃度８×１０^１７ｃｍ^−３などとすることができる。

また、ｐ形電流拡散層２２は、Ａｌ_０．６Ｇａ_０．４Ａｓからなり、厚さ２．５μｍ、アクセプタ濃度２×１０^１８ｃｍ^−３などとすることができる。ｐ形コンタクト層２１は、ＧａＡｓからなり、厚さを０．０１μｍ、アクセプタ濃度を２×１０^１８ｃｍ^−３などとすることができる。なお、それぞれの層の導電形は、それぞれ反対導電形であってもよく、材料・不純物濃度・厚さは、これらに限定されない。

また、発光層２５は、井戸層２６と障壁層２７とを有する。井戸層２６は、Ａｌ_０．０６Ｇａ_０．９４Ａｓからなり、ノンドープとし、１層の厚さは１０ｎｍ以下などとする。また障壁層２７は、Ａｌ_０．５Ｇａ_０．５Ａｓからなり、ノンドープとし、１層の厚さは１５ｎｍより大きく５０ｎｍ以下などとする。

図２（ｂ）は、井戸層２６の層数ｎが２つ、井戸層２６を挟む障壁層２７の層数（ｎ＋１）が３つ、の量子井戸構造のバンド図を表す。
伝導帯９２および価電子帯９３は、擬フェルミレベル９０を合わせるように表されている。２つの井戸層２６ａ、２６ｂには、電子およびホールがそれぞれ蓄積される。障壁層２７ａ、２７ｂ、２７ｃの厚さＴｂ１、Ｔｂ２、Ｔｂ３が小さいと、量子効率が高くなるが、ｐ形クラッド層２３とｎ形クラッド層３３との間の薄い領域にキャリアが蓄積されるので接合容量が大きくなる。

他方、障壁層２７ａ、２７ｂ、２７ｃの厚さＴｂ１、Ｔｂ２、Ｔｂ３が大きいと、キャリアはｐ形クラッド層２３とｎ形クラッド層３３との間の厚い領域に蓄積されるので接合容量が小さくなる。しかしながら、波動関数の重なりが少なくなるので量子効率が低下し、かつ順方向電圧ＶＦが増大する。

図３は、入力電気信号Ｖｉｎに対する光信号の光出力Ｐの波形を表す模式図である。
半導体発光素子１０は、入力電気信号Ｖｉｎで駆動される。時間ｔ１で入力電気信号Ｖｉｎが印加されと、半導体発光素子１０の井戸層２６にキャリアが蓄積し始める。光信号が出力し始める時間ｔ２までには発光遅れ時間ｔonが必要である。光信号が立ち上がり、時間ｔ４でほぼピーク値Ｐｍに到達する。

他方、入力電気信号Ｖｉｎが時間ｔ５で低下し始め、消光時間遅れｔoffが経過したのち、時間ｔ６から光信号の光出力Ｐが低下し始め、時間ｔ８で略ゼロとなる。

本明細書において、光信号の光出力Ｐがピーク値Ｐｍの１０％から９０％まで上昇する時間を立ち上がり時間ｔｒ（ｎｓ）、光信号の光出力Ｐがピーク値Ｐｍの９０％から１０％まで低下する時間を立ち下がり時間ｔｆ（ｎｓ）と定義する。

このようにすると、発光遅延時間ｔonは、光出力Ｐがゼロからピーク値Ｐｍの１０％となるまでの時間、消光遅延時間ｔoffは光出力Ｐがピーク値Ｐｍからその９０％に低下するまでの時間、としてそれぞれ表すことができる。

発光遅延時間ｔonおよび消光遅延時間ｔoffは、主として発光層２５の接合容量に依存する。すなわち、障壁層２７の厚さが大きく接合容量が小さい方が、発光遅延時間ｔonおよび消光遅延時間ｔoffを短くできる。なお、光結合装置の入力電気信号Ｖｉｎは、図３（ａ）のように、ゼロから立ち上がる（あらかじめバイアス電圧または電流を加えない）場合が多いので、接合容量が小さいことが好ましい。

他方、立ち上がり時間ｔｒおよび立ち下がり時間ｔｆは、主としてキャリアのライフタイムなどに依存する。

次に、図２（ｂ）に表す量子井戸構造のように、井戸層２６の層数ｎが２つ、障壁層２７の層数（ｎ＋１）が２つの半導体発光素子の特性を説明する。なお、井戸層２６の１層の厚さは、それぞれ１０ｎｍ以下とあると量子効率を高く保つことができる。以下において、井戸層２６の厚さＴｗ１およびＴｗ２はいずれも５ｎｍとする。また、障壁層２７の厚さＴｂ１、Ｔｂ２、Ｔｂ３はいずれも同一とする。なお、本発明の構造は、これらに限定されない。

図４は、障壁層厚さに対する接合容量の依存性を表すグラフ図である。
縦軸はｐ形クラッド層とｎ形クラッド層との間のゼロバイアス電圧における接合容量（１ＭＨｚで測定）、横軸は障壁層の厚さ（ｎｍ）、である。

障壁層２７の１層の厚さが１０ｎｍでは、接合容量が略４３ｐＦと大きい。これに対して、障壁層２７の１層の厚さが１５ｎｍでは接合容量が略３３．７ｐＦ、障壁層２７の１層の厚さが５０ｎｍでは接合容量は略１６．４ｐＦと低減できる。なお、障壁層２７の１層の厚さが１００ｎｍでは、接合容量が略１５ｐＦであり、障壁層２７の１層の厚さが５０ｎｍである場合との接合容量の差は小さくなる。すなわち、障壁層２７を厚さを１５ｎｍ以上すれば発光遅延時間ｔonを短縮できる。

図５は、障壁層の厚さに対する順方向電圧ＶＦを表すグラフ図である。
縦軸は電流が１０ｍＡにおける順方向電圧（Ｖ）、横方向は障壁層２７の厚さ（ｎｍ）、である。順方向電圧ＶＦは、障壁層２７の１層の厚さが１５ｎｍにおいて１．５９Ｖ、障壁層２７の1層の厚さが５０ｎｍにおいて１．６Ｖ、障壁層２７の１層の厚さが１００ｎｍにおいて１．６４Ｖである。しかし、障壁層２７の１層の厚さが１００ｎｍ以上となると順方向電圧ＶＦは急激に増大し始める。すなわち、障壁層２７の１層の厚さを５０ｎｍ以下とすると、順方向電圧ＶＦを１．６Ｖ以下とでき、消費電力を低減できる。

図６は、障壁層の１層の厚さに対する光出力の依存性を表すグラフ図である。
なお、図４と同じ構造を有するものとする。縦軸は相対光出力、横軸は障壁層２７の厚さ（ｎｍ）、である。障壁層２７の１層の厚さが１５ｎｍの時の光出力と、障壁層２７の１層の厚さが５０ｎｍである時の光出力と、の差は、略５％と小さくと保つことができる。

図７（ａ）は障壁層の厚さに対する立ち上がり時間ｔｒの依存性を表すグラフ図、図７（ｂ）は障壁層の１層の厚さに対する立ち下がり時間ｔｆの依存性を表すグラフ図、である。
障壁層２７の１層の厚さが１５〜５０ｎｍのとき、立ち上がり時間ｔｒは８〜８．５ｎｓ、立ち下がり時ｔｆは、４〜４．３ｎｓと短く保たれている。

なお、図４〜図７で表した特性は、井戸層２６がノンドープＡｌ_０．０６Ｇａ_０．９４Ａｓからなり、障壁層２７がノンドープＡｌ_０．５Ｇａ_０．５Ａｓからなる場合である。しかし、井戸層２６および障壁層２７が、それぞれＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ａｓ（０≦ｘ≦ａ、０＜ｙ≦１、ｘ＋ｙ≦１）などからなる場合でも略同じ効果を得ることができる。

第１の実施形態の半導体発光素子１０は、光出力Ｐを所定範囲内に保ちかつチップサイズを縮小することにより消費電流を低く保ちつつ、応答速度を高めることができるので小型、低消費電力、高い応答速度の光結合装置とすることが容易となる。

図８は、第１の実施形態において、井戸層数に対する接合容量の依存性を表すグラフ図である。
縦軸は相対接合容量、横軸は井戸層２６の数を表す。なお、障壁層２７の数は、（井戸層数＋１）とする。また、それぞれの障壁層２７の厚さは、１５ｎｍであるとする。図４において、障壁層２７の厚さが１５ｎｍの時の接合容量は略３３．７ｐＦであった。このときの接合容量に対する相対接合容量を図８に表している。

井戸層数が４（障壁層数は５）のとき、相対接合容量は略０．８、井戸層数が７（障壁層数が８）のとき、相対接合容量は略０．７５と低下するが、低下の割合は緩やかとなる。すなわち、井戸層数は、１以上１０以下であることが好ましい。

図９は、第１の実施形態において、井戸層数に対する順方向電圧ＶＦの依存性を表すグラフ図である。
なお、障壁層２７の厚さは１５ｎｍであるとする。井戸層数が１０のとき、順方向電流が１０ｍＡにおける順方向電圧ＶＦは，略１．５９Ｖである。しかし、井戸層数が２０となると、順方向電圧ＶＦは１．７７４Ｖと高くなる。すなわち、井戸層数は、１以上、１０以下とすることが好ましい。

図１０は、第１の実施形態において、井戸層数に対する光出力相対値を表すグラフ図である。なお、障壁層２７の厚さは、１５ｎｍとする。
井戸層数が、１〜２０の範囲において、相対光出力は、井戸層数が２つの場合に対して０．９３〜１の範囲を保ち大きく変化していない。

図１１は、第１の実施形態の半導体発光素子を搭載した光結合装置の構成図である。
光結合装置７０は、第１の実施形態にかかる半導体発光素子１０と、シリコン受光素子６０と、受光回路６２と、を有する。受光回路６２は、フォトトランジスタ、トランスインピーダンスアンプなどを含むことができる。また、シリコン受光素子６０と受光回路６２とが一体化されたフォトＩＣ６４とすると、光結合装置７０をより小型化できる。なお、光結合装置７０は、実装部材、封止樹脂層、遮光樹脂層などをさらに有することができる。

半導体発光素子１０は、変調信号などの入力電気信号Ｖｉｎにより駆動される。パルス変調信号は、アナログ、ＰＷＭ（Pulse Width Modulation）、ＰＦＭ（Pulse Frequency Modulation)、ＰＣＭ（Pulse Code Modulation)などとすることができる。

シリコン受光素子６０は、７００〜８００ｎｍの波長範囲に受光感度の最大値を有する。このため、半導体発光素子１０から放出される６５０〜１０００ｎｍのピーク波長の放出光を、感度良く受光し、電気信号に変換して出力する。なお、外部からの光による誤動作を抑制するため、遮光層を設けることが好ましい。

光結合装置７０において、半導体発光素子１０の入力端子６６（６６ａ、６６ｂ、６６ｃ）と、シリコン受光素子６０と受光回路６２の側の出力端子６８（６８ａ、６８ｂ、６８ｃ）と、は電気的に絶縁されている。このため、ＤＣ電圧系、ＡＣ電源系、電話回線系などの異なる電源系で駆動された電子機器の間でも相互に信号伝達が可能である。

光結合装置７０は、半導体発光素子１０の接合容量が低減されているので、応答速度を高めることが容易である。発明者らの実験によれば、図４〜図７の特性を有する半導体発光素子１０を搭載した光結合装置７０において、繰り返し周波数が１００ＭＨｚの入力電気信号Ｖｉｎに対しても応答が容易であることが判明した。また、出力電気信号Ｖｏｕｔにおいて、パルス幅歪が十分に低減されていることも判明した。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 半導体発光素子、２５ 発光層、２６ 井戸層、２７ 障壁層、３５ 反射層、３７ 半導体基板、４０ 半導体積層体、６０ シリコン受光素子、７０ 光結合装置、ｎ 井戸層の層数、Ｔｗ１、Ｔｗ２、Ｔｗ３ 井戸層厚さ、Ｔｂ１、Ｔｂ２、Ｔｂ３ 障壁層厚さ、Ｖｉｎ 入力電気信号、Ｐ 光出力、ton 発光遅延時間、ｔoff 消光遅延時間、ｔｒ 立ち上がり時間、ｔｆ 立ち下がり時間、Ｖｏｕｔ 光結合装置の出力電気信号

Claims (6)

1. ＧａＡｓ基板と、
   前記ＧａＡｓ基板の上に設けられ、ｎ（ｎ：１以上１０以下の整数）層の井戸層と前記井戸層と交互に積層された（ｎ＋１）層の障壁層とを含む量子井戸構造を含む発光層を有する半導体積層体であって、前記井戸層の１層の厚さはそれぞれ１５ｎｍよりも小さく、前記障壁層の１層の厚さはそれぞれ１５ｎｍ以上かつ５０ｎｍ以下である半導体積層体と、
   を備え、
   前記発光層は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ａｓ（０≦ｘ≦ａ、０＜ｙ≦１、ｘ＋ｙ≦１）からなり、６５０ｎｍ以上１０００ｎｍ以下のピーク波長を有する光を放出する半導体発光素子。
2. 半導体基板と、
   前記半導体基板の上に設けられ、ｎ（ｎ：１以上の整数）層の井戸層と前記井戸層と交互に積層された（ｎ＋１）層の障壁層とを含む量子井戸構造を含む発光層を有する半導体積層体であって、前記井戸層の１層の厚さはそれぞれ１５ｎｍよりも小さく、前記障壁層の１層の厚さはそれぞれ１５ｎｍ以上かつ５０ｎｍ以下である半導体積層体と、
   を備え、
   前記発光層は、６５０ｎｍ以上１０００ｎｍ以下のピーク波長を有する光を放出する半導体発光素子。
3. 前記発光層は、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ａｓ（０≦ｘ≦ａ、０＜ｙ≦１、ｘ＋ｙ≦１）からなる請求項２記載の半導体発光素子。
4. 前記ｎは、１以上１０以下である請求項２または３に記載の半導体発光素子。
5. 前記半導体積層体は、前記発光層と前記半導体基板との間に設けられ、前記放出光を反射可能なブラッグ反射器をさらに有する請求項２〜４のいずれか１つに記載の半導体発光素子。
6. 請求項１〜５記載のいずれか１つに半導体発光素子と、
   前記放出光を受光し、電気信号に変換して出力するシリコン受光素子と、
   を備え、
   前記半導体発光素子は、入力電気信号により変調され、
   前記半導体発光素子と、前記シリコン受光素子と、は、電気的に絶縁された光結合装置。

Images