KR20110119930A - 발광 소자, 그 제조 방법 및 발광 소자 패키지 - Google Patents
발광 소자, 그 제조 방법 및 발광 소자 패키지 Download PDFInfo
- Publication number
- KR20110119930A KR20110119930A KR1020100039362A KR20100039362A KR20110119930A KR 20110119930 A KR20110119930 A KR 20110119930A KR 1020100039362 A KR1020100039362 A KR 1020100039362A KR 20100039362 A KR20100039362 A KR 20100039362A KR 20110119930 A KR20110119930 A KR 20110119930A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- layer
- emitting device
- semiconductor layer
- light
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 230000035939 shock Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- -1 InGaN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
발광 소자는 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층이 순차로 적층되고, 제1 도전형 반도체층의 일부 및 다른 일부를 각각 노출하도록 식각된 발광 구조체, 발광 구조체의 표면에 형성되는 유전체층, 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극, 및 발광 구조체의 상부와 타 측면 상에 형성된 유전체층 상에 형성되는 제2 투광성 전도층을 포함한다.
Description
실시예는 광향 저하를 방지하고, ESD 내성을 향상시킬 수 있는 발광 소자, 그 제조 방법 및 발광 소자 패키지에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.
일반적으로 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기, 광통신 등에 사용되며, 그 종류는 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나누어진다.
LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.
예를 들어, 적색 LED의 경우 AlGaInP 물질을 사용하고, 청색 LED의 경우 실리콘 카바이드(SiC)와 Ⅲ족 질화물계 반도체, 특히 갈륨나이트라이드(GaN)를 사용한다.
실시 예는 광향 저하를 방지하고, ESD 내성을 향상시킬 수 있는 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 제공한다.
실시예에 따른 발광 소자는 기판; 상기 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층이 순차로 적층되고, 상기 제1 도전형 반도체층의 일부 및 다른 일부를 각각 노출하도록 식각된 발광 구조체; 상기 발광 구조체의 표면에 형성되는 유전체층; 상기 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극; 및 상기 발광 구조체의 상부와 타 측면 상에 형성된 유전체층 상에 형성되는 제2 투광성 전도층을 포함한다.
실시예에 따른 발광 소자의 제조 방법은 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층을 순차로 적층하는 단계, 상기 투광성 전도층, 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층을 식각하여 상기 제1 도전형 반도체층의 일부 및 다른 일부 각각을 노출하는 발광 구조체을 형성하는 단계, 상기 제1 도전형 반도체층의 노출되는 일부 표면, 및 상기 발광 구조체의 측면과 상부 표면에 형성되는 유전체층을 형성하는 단계, 상기 발광 구조체의 일 측면의 유전체층 상에 형성되고, 상기 유전체층을 관통하여 상기 제1 투광성 전도층과 연결되는 제1 전극을 형성하는 단계, 및 상기 발광 구조체의 상부 표면과 타 측면에 형성되는 유전체층 상에 제2 투광성 전도층을 형성하는 단계를 포함한다.
실시예에 따른 발광 소자 패키지는 패키지 몸체, 상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층, 상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 상술한 발광 소자, 및 상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함한다. 상기 발광 소자 패키지는 발광 소자의 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극과 연결되는 제1 와이어를 더 포함할 수 있다.
실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지는 발광 소자의 광량을 향상시킬 수 있으며, ESD 충격으로부터 활성층을 보호할 수 있는 효과가 있다.
도 1은 일반적인 질화물계 반도체 발광 소자의 구조를 나타낸다.
도 2는 실시예에 따른 발광 소자를 나타낸다.
도 3a 내지 도 3f는 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 4는 도 2에 도시된 발광 소자가 ESD로부터 활성층을 보호하는 것을 설명하기 위한 개념도를 나타낸다.
도 5는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 2는 실시예에 따른 발광 소자를 나타낸다.
도 3a 내지 도 3f는 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 4는 도 2에 도시된 발광 소자가 ESD로부터 활성층을 보호하는 것을 설명하기 위한 개념도를 나타낸다.
도 5는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대해 설명한다.
도 2는 실시예에 따른 발광 소자(200)를 나타낸다. 도 2를 참조하면, 발광 소자(200)는 기판(210)과, 제1 도전형 반도체층(220), 활성층(230), 제2 도전형 반도체층(240) 및 제1 투광성 전도층(250)을 포함하는 발광 구조체(205)와, 유전체층(260)과, 제2 투광성 전도층(270)과, 제1 전극(285)과, 제2 전극(280)을 포함한다. 이때 제1 도전형은 N형이고, 제2 도전형은 P형일 수 있다.
기판(210)은 사파이어 기판일 수 있다. 또한 기판(210)은 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판 중 어느 하나 또는, GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다. 기판은 투광성 기판일 수 있으나, 이에 한정되는 것은 아니다.
발광 구조체(205)는 기판(210) 상에 제1 도전형 반도체층(220), 활성층(230), 제2 도전형 반도체층(240), 및 제1 투광성 전도층(250)이 순차로 적층된 다층 구조체이다.
예컨대, 제1 도전형 반도체층(220)은 N형 반도체층일 수 있으며, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, 제1 도전형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 또한 제2 도전형 반도체층(240)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, 제2 도전형 도펀트(예: Mg)가 도핑될 수 있다.
활성층(230)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 예컨대, 활성층(230)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.
제1 투광성 전도층(250)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(230)으로부터 제2 도전형 반도체층(240)으로 방출되는 빛의 추출 효율을 증가시킨다.
제1 투광성 전도층(250)은 발광 소자(200)의 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질로 이루어진다. 예를 들면, 투명한 산화물계 물질로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등을 사용하고, 바람직하게는 ITO를 사용할 수 있다.
발광 구조체(205)는 제1 도전형 반도체층(220)의 일부를 노출하도록 다층 구조체의 일 측의 제2 도전형 반도체층(240), 활성층(230) 및 제1 도전형 반도체층(220)의 일부가 식각된 구조이며, 이하, 식각에 의하여 노출되는 제1 도전형 반도체층(220)의 일부를 제1 식각 영역이라 한다.
또한 발광 구조체(205)는 제1 도전형 반도체층(220)의 다른 일부를 노출하도록 다층 구조체의 타 측의 제2 도전형 반도체층(240), 활성층(230) 및 제1 도전형 반도체층(220)의 다른 일부가 식각된 구조이다. 이하, 식각에 의하여 노출되는 제1 도전형 반도체층(220)의 다른 일부를 제2 식각 영역이라 한다.
도 2에 도시된 바와 같이, 발광 구조체(215)는 노출되는 제1 도전형 반도체층(220)의 일부(제1 식각 영역) 및 다른 일부(제2 식각 영역) 각각의 표면이 활성층(230)보다 낮다.
또한 발광 구조체(205)는 제1 식각 영역의 표면이 제2 식각 영역의 표면과 수평이거나 더 낮을 수 있다.
유전체층(260)은 발광 구조체(205)의 표면에 형성된다. 예컨대, 유전체층(260)은 제1 식각 영역, 제2 식각 영역, 발광 구조체(205)의 측면(예컨대, 일 측면 및 타 측면) 및 상부 표면에 형성된다. 이때, 유전체층(260)은 제1 투광성 전도층(250)의 전부를 덮을 수 있다.
이때 발광 구조체(205)의 일 측면은 제1 식각 영역과 인접하는 측면을 말하며, 발광 구조체(205)의 타 측면은 제2 식각 영역과 인접하는 측면을 말한다.
또한 유전체층(260)은 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈 또는 홀을 가질 수 있다. 예컨대, 발광 구조체(205)의 일 측면과 인접하는 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈 또는 홀이 유전체층(260)을 관통하여 형성될 수 있다.
이때 유전체층(260)은 SiO2층 및 TiO2층으로 구성되는 이중층이 적어도 2회 이상 반복하여 적층된 구조일 수 있다.
제2 투광성 전도층(270)은 발광 구조체(205)의 상부에 위치하는 유전체층(260)의 상면 및 발광 구조체(205)의 타 측면을 덮는 유전체층(260) 상에 형성될 수 있다. 또한 제2 투광성 전도층(270)은 발광 구조체(205)의 타 측면에 인접한 제2 식각 영역 상에 형성된 유전체층(260) 상에도 형성될 수 있다. 이때 제2 투광성 전도층(270)과 제1 투광성 전도층(250)은 수직적으로 서로 오버랩(overlap)될 수 있다.
제2 전극(280)은 제2 식각 영역의 표면에 형성될 수 있다. 제2 전극(280)은 제2 투광성 전도층(270)이 형성되지 않은 제2 식각 영역의 표면에 형성될 수 있다. 또한 제2 전극(280)의 일부가 제2 투광성 전도층(270)의 일부를 덮도록 형성될 수도 있다.
제1 전극(285)은 발광 구조체(205)의 일 측면과 제1 식각 영역 상에 형성되는 유전체층(260) 상에 형성된다. 또한 제1 전극(285)은 발광 구조체(205)의 일 측면과 인접하는 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈(또는 홀) 내에 형성될 수 있다. 제1 전극(285)은 홈(또는 홀)을 통하여 제1 투광성 전도층(250)과 연결된다. 제2 전극(280)은 제1 도전형 전극이고, 제1 전극(285)은 제2 도전형 전극일 수 있으며, 제2 전극(280) 및 제1 전극(285) 각각은 크롬(Cr) 및/또는 금(Au)을 포함하는 물질로 이루어질 수 있다.
도 2에 도시된 발광 소자는 외부의 제1 와이어(도 5에 도시된 522)가 본딩되기 위하여 상기 발광 구조체의 일 측면의 상기 제1 전극(285) 상에 형성되는 제1 본딩 패드(미도시) 및 외부의 제2 와이어(도 5에 도시된 524)가 본딩되기 위하여 제2 전극(280) 상에 형성되는 제2 본딩 패드(미도시)를 더 포함할 수 있다.
도 1은 일반적인 질화물계 반도체 발광 소자의 구조를 나타낸다. 도 1을 참조하면, 질화물계 반도체 발광 소자(100)는 광투과성 기판인 사파이어 기판(sapphire substrate, 110) 상에 n형 질화물 반도체층(120), 활성층(130), p형 질화물 반도체층(140), 및 ITO(Indium Tin Oxide)막(150)이 순차로 적층되는 구조를 가진다.
그리고 질화물계 반도체 발광 소자(100)는 ITO막(150) 상에 형성되는 p형 전극(160) 및 메사 식각(mesa etching)에 의하여 노출되는 n형 질화물 반도체층(120)의 일부 영역 상에 형성되는 n형 전극(170)을 더 포함한다. 도 1에 도시된 바와 같이, p형 전극(160)은 활성층(130)에서 생성되는 광 중 일부를 흡수하기 때문에 발광 소자(100)는 광량이 저하된다.
그러나 도 1에 도시된 발광 소자(100)의 구조와 달리 실시 예에 따른 발광 소자(200)는 제1 전극(285)이 발광 구조체(205)의 일 측면에 형성되는 구조를 갖는다. 따라서 제1 전극(285) 하부에 활성층(230)이 존재하지 않기 때문에 전자-홀의 재결합이 방지되어 제1 전극(285)에서의 광량 흡수를 감소시킬 수 있다.
또한 실시 예에 따른 발광 소자(200)는 제1 도전형 반도체층(220)의 노출되는 일부 표면 상에 유전체층(260)과 제1 전극(285)이 적층된 구조를 갖는다. 따라서 적층되는 제1 도전형 반도체층(220), 유전체층(260), 및 제1 전극(285)은 MOS(Metal/SiO2/Semiconductor) 구조의 제1 커패시터(292)를 형성한다.
또한 실시 예에 따른 발광 소자(200)는 제2 도전형 반도체층(220) 상부 표면 상에 제1 투광성 전도층(250), 유전체층(260) 및 제2 투광성 전도층(270)이 순차로 적층된 구조를 갖는다. 따라서 적층되는 제1 투광성 전도층(250), 유전체층(260) 및 제2 투광성 전도층(270)은 제2 커패시터(294)를 형성한다.
따라서 실시예에 따른 발광 소자의 제1 커패시터(292) 및 제2 커패시터(294)는 펄스 형태의 ESD(ElectroStatic Discharge) 충격으로부터 활성층(230)을 보호한다. 즉 ESD 충격에 의한 고주파 성분은 제1 커패시터(292) 및 제2 커패시터(294)를 거쳐 빠져나가므로 활성층(230) 영역이 보호될 수 있다.
도 4는 도 2에 도시된 발광 소자(200)가 ESD로부터 활성층(230)을 보호하는 것을 설명하기 위한 개념도를 나타낸다.
도 4에 도시된 바와 같이, 발광 소자(200)를 회로적으로 표현하면 제1 커패시터(292) 및 제2 커패시터(294) 각각이 발광 소자(410, 예컨대, light emitting diode)에 병렬로 접속된 구조이다. 여기서 R1은 발광 소자(410)와 고전압 펄스 발생부(401) 사이의 저항을 나타낸다.
고전압 펄스 발생부(401)는 순간적인 정전기와 같은 펄스 전압을 생성하여 발광 소자(200)에 인가하는 역할을 한다. 예컨대, 고전압 펄스 발생부(401)는 펄스 전압(VESD, 430)을 발생시키는 고전압 펄스 발생기(420), 펄스 전압(VESD)을 충전하거나 충전된 펄스 전압을 방전하는 제1 커패시터(Ch), 고전압 펄스 발생기(420)와 제1 커패시터(Ch) 사이에 존재하는 저항(R2), 및 제1 커패시터(Ch)가 발생된 펄스 전압(VESD)을 충전하도록 스위칭하거나 제1 커패시터(Ch)에 충전된 펄스 전압(VESD)을 발광 소자(200)로 방전하도록 스위칭하는 스위치(440)를 포함하도록 구현될 수 있다.
고전압 펄스 발생기(420)로부터 발생되는 펄스 전압(VESD)에 의하여 제1 커패시터(Ch)에 충전되는 전하량(QDis)은 수학식 1과 같다.
도 1에 도시된 발광 소자(100)의 전체 커패시턴스(CT1)는 수학식 2와 같으며, 도 2에 도시된 발광 소자(200)의 전체 커패시턴스(CT2)는 수학식 3과 같다.
여기서 CDiode는 도 1에 도시된 MOS 커패시터가 없는 일반적인 발광 소자의 커패시턴스를 나타내며, CMOS는 도 2에 도시된 제1 커패시터(292)의 커패시턴스를, Ccp은 도 2에 도시된 제1 커패시터(292)의 커패시턴스를 나타낸다.
수학식 1 및 수학식 2에서 보는 바와 같이, 실시 예에 따른 발광 소자(200)의 전체 커패시턴스(CT2)가 도 1에 도시된 일반적인 발광 소자(100)의 전체 커패시턴스(CT1)보다 크다(CT2>CT1).
일반적으로 발광 소자에 흐르는 전류(I)는 수학식 4와 같다.
이때 Q는 발광 소자에 공급되는 전하량을,τ는 시정수(time constant)를, R1은 발광 소자의 저항을, CT는 발광 소자의 전체 커패시턴스 값을 나타낸다. QDis는 발광 다이오드로 인가되는 전하량, 예컨대, 제1 커패시터(Ch)로부터 발광 소자로 방전되는 전하량을 나타낸다.
수학식 4를 참조하면, 발광 소자에 흐르는 전류는 발광 소자의 전체 커패시턴스 값(CT)에 반비례한다.
CT2 > CT1이기 때문에, 펄스 전압(VESD) 인가시 도 1에 도시된 발광 소자(100)에 흐르는 전류보다 도 2에 도시된 발광 소자(200)에 흐르는 전류(I2)가 더 작다. 즉 실시 예에 따른 발광 소자는 정전기 스트레스(stress)에 기인하여 활성층(230)으로 흐르는 전류가 감소하여 정전기 충격이 완화될 수 있다.
또한 실시예는 제2 투광성 전도층(365)의 면적을 제어함으로써 제2 커패시터의 커패시턴스를 제어할 수 있다. 따라서 보다 큰 커패시턴스를 용이하게 제조할 수 있어 ESD 향상시킬 수 있다.
도 3a 내지 도 3f는 본 발명의 다른 실시 예에 따른 발광 다이오드의 제조 방법을 나타낸다.
먼저 도 3a를 참조하면, 사파이어 기판(310) 상에 제1 도전형 반도체층(320), 활성층(330), 제2 도전형 반도체층(340), 제1 투광성 전도층(350)을 순차로 형성한다. 예컨대, 사파이어 기판(310) 상에 n형 GaN층(320), GaN층과 InGaN층이 적층된 활성층(330), P형 GaN층(340), 및 ITO층(Indium Tin Oxide layer, 350)을 순차로 형성할 수 있다.
다음으로 도 3b에 도시된 바와 같이, 제1 투광성 전도층(350), 제2 도전형 반도체층(340), 활성층(330), 및 제1 도전형 반도체층(320)을 순차로 선택적으로 식각함으로써 제1 도전형 반도체층(320)의 일부 영역(A)을 노출시킨다. 이때 제1 도전형 반도체층(320)의 일부 영역(A)은 활성층(330)으로부터 제1 깊이(a)까지 식각된다. 이때 식각에 의하여 노출되는 제1 도전형 반도체층(320)의 일부 영역을 제1 식각 영역(A)이라 한다.
또한 제1 투광성 전도층(350), 제2 도전형 반도체층(340), 활성층(330), 및 제1 도전형 반도체층(320)을 순차로 선택적으로 식각함으로써 제1 도전형 반도체층(320)의 다른 일부 영역(B)을 노출시킨다. 이때 제1 도전형 반도체층(320)의 다른 일부 영역(B)은 활성층(330)으로부터 제2 깊이(b)까지 식각된다. 여기서 제1 깊이(a)는 제2 깊이(b)와 동일하거나 크다(a≥b). 이때 식각에 의하여 드러나는 제1 도전형 반도체층(320)의 다른 일부 영역을 제2 식각 영역(B)이라 한다.
다음으로 도 3c에 도시된 바와 같이, 식각된 결과물(이하 이를 "발광 구조체(305)"라 한다.) 표면에 유전체층(360)을 형성한다. 유전체층(360)은 SiO2 층 및 TiO2 층의 이중 층(double layers)을 적어도 2회 이상 반복 적층하여 형성할 수 있다.
다음으로 도 3d에 도시된 바와 같이, 제2 식각 영역(B)의 일부를 노출하고, 제1 투광성 전도층(350)의 상부 표면 일부를 노출하는 홈(362)을 갖도록 유전체층(360)을 선택적으로 식각한다. 선택적 식각을 통하여 유전체층(360)은 제1 식각 영역(A), 발광 구조체(205)의 측면(예컨대, 일 측면 및 타 측면)과 상부 표면, 및 제2 식각 영역의 일부 표면에 형성되며, 제1 투광성 전도층(250)의 상부 표면 일부를 노출하는 홈(362)이 형성된다.
다음으로 도 3e에 도시된 바와 같이, 발광 구조체(305)의 상부 표면 일부, 타 측면, 및 제2 식각 영역(B)의 일부 표면에 형성되는 유전체층(260) 상에 제2 투광성 전도층(365)을 형성한다.
예컨대, 선택적으로 식각된 유전체층(360) 표면에 ITO층을 형성하고, 형성된 ITO층을 선택적으로 식각하여 발광 구조체(305)의 상부, 타 측면, 및 제2 식각 영역(B)의 일부 표면에 형성되는 유전체층(360) 상에 제2 투광성 전도층(365)을 잔류시킨다. 이때 발광 구조체(305)의 타 측면과 인접하는 제2 식각 영역의 일부에 제2 투광성 전도층(365)이 잔류할 수 있다.
다음으로 도 3f에 도시된 바와 같이, 제2 식각 영역의 노출된 일부 표면에 제2 전극(375)을 형성한다. 제2 전극(375)은 잔류하는 제2 투광성 전도층(365)과 인접하여 제2 식각 영역의 일부 표면에 형성될 수 있고, 또한 제2 투광성 전도층(265)의 일부를 덮을 수도 있다.
발광 구조체(305)의 일 측면에 형성되는 유전체층(360) 표면 및 제1 투광성 전도층(350)의 상부 표면 일부를 노출하는 홈(362) 내에 제1 전극(370)을 형성한다.
도 5는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다. 도 5을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 봉지층(540)을 포함한다.
패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다.
예컨대, 제1 와이어(522)는 도 2에 도시된 발광 소자의 제1 전극(285)과 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제2 전극(280)과 제2 금속층(514)을 전기적으로 연결할 수 있다.
즉 제1 와이어(522)는 제1 전극(285) 상에 형성되는 제1 본딩 패드와 연결되며, 제2 와이어(524)는 제2 전극(280) 상에 형성되는 제2 본딩 패드와 연결될 수 있다.
도 5에 도시된 바와 같이, 제1 와이어(522)는 발광 구조체의 상면이 아닌 측면에 형성된 제1 전극(285, 또는 제1 본딩 패드)과 연결됨으로써 제1 전극(285)에서의 광량 흡수가 감소될 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 봉지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(540)은 발광 소자(320)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지는 제2 도전형 전극이 발광 구조체의 측면에 형성되고, 제2 도전형 전극 하부에는 활성층이 존재하지 않는 구조이기 때문에 제2 도전형 전극에서의 광량 흡수를 감소시켜 발광 소자의 광량을 향상시킬 수 있으며, 도 4에서 설명한 바와 같이 발광 소자의 제1 커패시터 및 제2 커패시터가 펄스 형태의 ESD 충격으로부터 활성층을 보호할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
210,310: 기판, 205,305: 발광 구조체,
220,320: 제1 도전형 반도체층, 230,330: 활성층,
240,340: 제2 도전형 반도체층, 250,350: 제1 투광성 전도층,
260,360: 유전체층, 270,365:제2 투광성 전도층,
280,375: 제1 도전형 전극, 285,370: 제2 도전형 전극
510: 패키지 몸체, 512:제1 금속층, 514:제2 금속층, 520: 발광 소자,
522: 제1 와이어, 524: 제2 와이어, 530: 반사판, 540: 봉지층.
220,320: 제1 도전형 반도체층, 230,330: 활성층,
240,340: 제2 도전형 반도체층, 250,350: 제1 투광성 전도층,
260,360: 유전체층, 270,365:제2 투광성 전도층,
280,375: 제1 도전형 전극, 285,370: 제2 도전형 전극
510: 패키지 몸체, 512:제1 금속층, 514:제2 금속층, 520: 발광 소자,
522: 제1 와이어, 524: 제2 와이어, 530: 반사판, 540: 봉지층.
Claims (13)
- 기판;
상기 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층이 순차로 적층되고, 상기 제1 도전형 반도체층의 일부 및 다른 일부를 각각 노출하도록 식각된 발광 구조체;
상기 발광 구조체의 표면에 형성되는 유전체층;
상기 발광 구조체의 일 측면에 형성된 유전체층 상에 형성되는 제1 전극; 및
상기 발광 구조체의 상부와 타 측면 상에 형성된 유전체층 상에 형성되는 제2 투광성 전도층을 포함하는 것을 특징으로 하는 발광 소자. - 제1항에 있어서, 상기 발광 소자는,
상기 제1 도전형 반도체층의 상기 다른 일부의 표면 상에 형성되는 제2 전극을 더 포함하는 것을 특징으로 하는 발광 소자. - 제1항에 있어서, 상기 발광 구조체는,
상기 제1 도전형 반도체층의 노출되는 상기 일부의 표면이 상기 활성층보다 낮은 것을 특징으로 하는 발광 소자. - 제1항에 있어서, 상기 유전체층은,
산화물층인 것을 특징으로 하는 발광 소자. - 제4항에 있어서, 상기 유전체층은,
SiO2 층 및 TiO2 층으로 구성되는 이중층이 적어도 2회 이상 반복 적층되는 것을 특징으로 하는 발광 소자. - 제1항에 있어서, 상기 제1 전극은,
일단이 상기 유전체층을 관통하여 상기 제1 투광성 전도층과 연결되는 것을 특징으로 하는 발광 소자. - 제1항에 있어서,
상기 제1 투광성 전도층 및 상기 제2 투광성 전도층은 ITO층(Indium Tin Oxide layer)인 것을 특징으로 하는 발광 소자. - 제1항에 있어서,
상기 제1 도전형 반도체층의 상기 노출되는 일부 표면이 상기 제1 도전형 반도체층의 상기 노출되는 다른 일부 표면보다 낮은 것을 특징으로 하는 발광 소자. - 제1항에 있어서, 상기 유전층은,
상기 제1 투광성 전도층의 표면을 덮는 것을 특징으로 하는 발광 소자. - 제1항에 있어서,
상기 제1 투광성 전도층 및 상기 제2 투광성 전도층은 수직적으로 오버랩(overlap)되는 것을 특징으로 하는 발광 소자. - 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층, 및 제1 투광성 전도층을 순차로 적층하는 단계;
상기 투광성 전도층, 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층을 식각하여 상기 제1 도전형 반도체층의 일부 및 다른 일부 각각을 노출하는 발광 구조체를 형성하는 단계;
상기 제1 도전형 반도체층의 노출되는 일부 표면, 및 상기 발광 구조체의 측면과 상부 표면에 형성되는 유전체층을 형성하는 단계;
상기 발광 구조체의 일 측면의 유전체층 상에 형성되고, 상기 유전체층을 관통하여 상기 제1 투광성 전도층과 연결되는 제1 전극을 형성하는 단계; 및
상기 발광 구조체의 상부 표면과 타 측면에 형성되는 유전체층 상에 제2 투광성 전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법. - 패키지 몸체;
상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층;
상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 제1항 내지 제10항 중 어느 한 항의 발광 소자; 및
상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함하는 것을 특징으로 하는 발광 소자 패키지. - 제12항에 있어서,
상기 발광 소자는,
상기 발광 구조체의 일 측면의 상기 제1 전극 상에 형성되는 제1 본딩 패드를 더 포함하며,
상기 발광 소자 패키지는,
상기 제1 본딩 패드와 연결되는 제1 와이어를 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100039362A KR101662239B1 (ko) | 2010-04-28 | 2010-04-28 | 발광 소자, 그 제조 방법 및 발광 소자 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100039362A KR101662239B1 (ko) | 2010-04-28 | 2010-04-28 | 발광 소자, 그 제조 방법 및 발광 소자 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110119930A true KR20110119930A (ko) | 2011-11-03 |
| KR101662239B1 KR101662239B1 (ko) | 2016-10-04 |
Family
ID=45391225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100039362A KR101662239B1 (ko) | 2010-04-28 | 2010-04-28 | 발광 소자, 그 제조 방법 및 발광 소자 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101662239B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130118551A (ko) * | 2012-04-20 | 2013-10-30 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| US20190237626A1 (en) * | 2018-01-26 | 2019-08-01 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649642B1 (ko) * | 2005-05-31 | 2006-11-27 | 삼성전기주식회사 | Ｅｓｄ 보호 소자를 구비한 화합물 반도체 발광 소자 및 그제조 방법 |
| KR20080082101A (ko) * | 2007-03-07 | 2008-09-11 | 서울옵토디바이스주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| WO2008111504A1 (ja) * | 2007-03-12 | 2008-09-18 | Nichia Corporation | 高出力発光装置及びそれに用いるパッケージ |
| KR20080087251A (ko) * | 2007-03-26 | 2008-10-01 | 서울옵토디바이스주식회사 | 커패시터를 구비하는 발광 다이오드 |
-
2010
- 2010-04-28 KR KR1020100039362A patent/KR101662239B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649642B1 (ko) * | 2005-05-31 | 2006-11-27 | 삼성전기주식회사 | Ｅｓｄ 보호 소자를 구비한 화합물 반도체 발광 소자 및 그제조 방법 |
| KR20080082101A (ko) * | 2007-03-07 | 2008-09-11 | 서울옵토디바이스주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| WO2008111504A1 (ja) * | 2007-03-12 | 2008-09-18 | Nichia Corporation | 高出力発光装置及びそれに用いるパッケージ |
| KR20080087251A (ko) * | 2007-03-26 | 2008-10-01 | 서울옵토디바이스주식회사 | 커패시터를 구비하는 발광 다이오드 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130118551A (ko) * | 2012-04-20 | 2013-10-30 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| US20190237626A1 (en) * | 2018-01-26 | 2019-08-01 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
| US10573786B2 (en) | 2018-01-26 | 2020-02-25 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101662239B1 (ko) | 2016-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101081135B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101666442B1 (ko) | 발광 다이오드 및 이를 포함하는 발광 소자 패키지 | |
| KR101761385B1 (ko) | 발광 소자 | |
| KR100986318B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101756333B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| JP5736479B2 (ja) | 発光素子、発光素子製造方法 | |
| KR20130045507A (ko) | 발광 소자 | |
| CN105932134B (zh) | 发光器件封装和包括该发光器件封装的照明设备 | |
| KR20120086876A (ko) | 발광 소자 | |
| KR100986523B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20120030761A (ko) | 발광 소자 패키지 및 발광 모듈 | |
| EP2535953B1 (en) | Light emitting device | |
| KR102413447B1 (ko) | 발광소자 | |
| KR20150010146A (ko) | 발광소자 및 조명시스템 | |
| KR20170009242A (ko) | 발광 소자 패키지 및 이를 포함하는 발광 장치 | |
| KR101662239B1 (ko) | 발광 소자, 그 제조 방법 및 발광 소자 패키지 | |
| KR20120051969A (ko) | 발광소자 | |
| KR101734541B1 (ko) | 발광 소자, 발광 소자 패키지 | |
| KR101628384B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR20180076695A (ko) | 발광소자 | |
| KR101633813B1 (ko) | 발광 소자, 그 제조 방법, 및 발광 소자 패키지 | |
| KR20160091574A (ko) | 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템 | |
| KR101675583B1 (ko) | 발광 소자 | |
| KR102392779B1 (ko) | 발광 소자 및 이를 구비한 발광 소자 패키지 | |
| KR102404655B1 (ko) | 발광소자 및 이를 구비한 발광 소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |