KR20100131353A - 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기 Download PDF

Info

Publication number
KR20100131353A
KR20100131353A KR1020100048450A KR20100048450A KR20100131353A KR 20100131353 A KR20100131353 A KR 20100131353A KR 1020100048450 A KR1020100048450 A KR 1020100048450A KR 20100048450 A KR20100048450 A KR 20100048450A KR 20100131353 A KR20100131353 A KR 20100131353A
Authority
KR
South Korea
Prior art keywords
voltage
reset
impurity diffusion
diffusion region
unit
Prior art date
Application number
KR1020100048450A
Other languages
English (en)
Other versions
KR101679858B1 (ko
Inventor
유스케 오이케
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100131353A publication Critical patent/KR20100131353A/ko
Application granted granted Critical
Publication of KR101679858B1 publication Critical patent/KR101679858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치는: 광전 변환부와, 상기 광전 변환부에서 광전 변환된 전하를 일시적으로 축적 또는 보존할 수 있는 불순물 확산 영역과, 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 리셋하는 리셋 트랜지스터를 포함하며, 상기 불순물 확산 영역의 적어도 상기 리셋 트랜지스터측이 공핍화 상태가 되는 불순물 농도를 갖는 단위 화소; 및 상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을, 상기 불순물 확산 영역의 상기 리셋 트랜지스터측의 공핍화 포텐셜보다도 낮은 제 1의 전압으로부터, 해당 공핍화 포텐셜보다도 높은 제 2의 전압으로 변경시키는 구동 회로를 포함하는 것을 특징으로 하는 고체 촬상 장치.

Description

고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기{SOLID-STATE IMAGING DEVICE, METHOD OF DRIVING THE SAME, AND ELECTRONIC SYSTEM INCLUDING THE DEVICE}
본 발명은, 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기에 관한 것이다.
일반적인 고체 촬상 장치에 있어서, 광전 변환된 전하를 판독할 때, 부유 확산 영역이라고 불리는 불순물 확산 영역에 축적, 또는 수광부로부터 불순물 확산 영역에 전하를 전송함에 의해, 해당 불순물 확산 영역에서 전하를 전압으로 변환한다. 이런 종류의 고체 촬상 장치에서의 화소는, 일반적으로, 부유 확산 영역(이하, "FD부"라고 기술한다)을 소정의 전위로 리셋하는 리셋 트랜지스터를 갖는 구성으로 되어 있다.
리셋 트랜지스터를 갖는 화소 구성에서는, 리셋 트랜지스터를 온 상태로 하여 FD부를 고정된 전압(Vdd)으로 초기화한 후, 리셋 트랜지스터를 오프 상태로 하여 FD부를 플로팅 상태로 한다. 초기화된 FD부에 전하를 축적 또는 전송함으로써, 해당 FD부에서 전하 전압 변환된 출력 전압을 얻을 수 있다. 이 리셋 동작에 있어서, 전압(Vdd)의 초기화 전압을 플로팅 상태로 샘플링할 때에, 크게 2종류의 노이즈가 발생하는 것이 알려져 있다.
2종류의 노이즈의 하나는, FD부의 용량에 의존하는 열잡음(kTC 노이즈)이고, 리셋 동작때마다 랜덤하게 발생하는 노이즈이다. 또 하나는, 전압(Vdd)에 있어서의 열잡음이나 전류 소비할 때에 배선의 저항 성분에 의해 전압이 변동하는 노이즈로서, 리셋 동작의 타이밍에 의해 다른 값이 샘플링되어 버린다. 이 2종류의 노이즈에 관해서는, 일반적인 CMOS 이미지 센서의 동작에서는 상관 이중 샘플링이라고 불리는 판독 및 노이즈 제거의 수법에 의해 거의 완전히 제거할 수 있는 것이 알려져 있다.
상관 이중 샘플링의 처리에서는, 리셋 동작에 의해 샘플링된 FD부의 전압(Vo_rst)을 판독하고, 그 직후에 수광부로부터 축적 전하를 FD부에 전송하여 신호 전압(Vo_sig)으로서 판독한다. 여기서, 리셋 동작에 의한 노이즈는 FD부에 보존된 채이기 때문에, Vo_rst와 Vo_sig에는 같은 노이즈가 중첩하고 있다. 따라서 Vo_sig-Vo_rst의 연산을 행함으로써, 리셋 동작에 의한 노이즈를 제거한 축적 전하분의 출력을 얻을 수 있다.
도 28은, 상관 이중 샘플링에 의해 노이즈 제거하는 구동예인 경우의 타이밍 파형도이다. 도 28에는, 화소를 선택하는 선택 펄스(SEL), FD부를 리셋하는 리셋 펄스(RST), 수광부로부터 FD부에 신호 전하를 판독하는 전송 펄스(TRG) 및 FD부의 전압(이하, 단지 "FD 전압"이라고 기술하는 경우도 있다)을 나타내고 있다.
이 구동예인 경우, 신호 전하는 수광부에 보존되어 있다. 판독 동작일 때에, 우선, 리셋 펄스(RST)가 액티브가 됨으로써, FD부의 전압이 리셋 전압(Vdd)에 설정된다. 리셋 펄스(RST)가 액티브일 때, 리셋 전압(Vdd)의 요동이나 열잡음에 의해 FD부의 전압은 랜덤하게 흔들리고 있고, 리셋 펄스(RST)가 비액티브가 된 순간의 값이 FD부의 전압으로서 고정된다.
이때, 고정된 노이즈를 △Vn이라고 하면, FD부의 전압은 Vdd+△Vn이 된다. 이 전압(Vdd+△Vn)을 리셋 레벨(Vo_rst)로서 판독 후, 전송 펄스(TRG)가 액티브가 됨으로써, 수광부의 신호 전하가 FD부에 전송된다. FD부는 플로팅으로 되어 있기 때문에, 상기 리셋 레벨(Vdd+△Vn)에 신호 전하분의 전압(Vsig)가 가해져서, Vdd+△Vn+Vsig가 된다.
이때의 FD부의 전압(Vdd+△Vn+Vsig)를 신호 레벨(Vo_sig)로서 판독하고, 상기 리셋 레벨(Vo_rst)(=Vdd+△Vn)과의 차분을 얻음으로써, 최종적인 출력(Vout)은 이하와 같이 되고, 리셋 노이즈(△Vn)가 캔슬된다.
Vout=(Vdd+△Vn+Vsig)-(Vdd+△Vn)
=Vsig
그러나, 리셋 노이즈(Vo_rst) 이외의 판독 노이즈, 예를 들면 출력 회로(소스 폴로워 회로의 증폭 트랜지스터 등)에서 발생하는, 이른바 1/f 노이즈는 저주파수 대역에서 현저하다. 따라서 리셋 레벨(Vo_rst)의 판독에 관해서는, 신호 레벨(Vo_sig)의 판독의 직전에 실행하지 않으면, 저주파수 대역의 노이즈가 출력에 중첩하여 버리기 때문에 상관 이중 샘플링의 효과가 얻기 어렵고, 화질 열화에 결부된다.
이와 같은 이유 때문에, 모든 화소가 동일한 노광 기간에서 광전 변환하는 글로벌 노광 동작(일괄 노광)의 고체 촬상 장치에서는, 신호 레벨의 판독 후에 재차 리셋 동작을 실행하여 리셋 레벨을 판독하는 구동법이 채택되어 있다(예를 들면, 일본 특개 2007-074435호 공보 참조). 글로벌 노광에 의하면, 모든 화소에 관해 동일한 노광 기간에서 광전 변환함으로써, 움직임이 있는 피사체에 대해서도 왜곡이 없는 화상을 얻을 수 있다.
이러한 구동법은, 글로벌 노광 동작의 고체 촬상 장치 이외에도, 직접 FD부로 광전 변환된 전하를 축적한 이미지 센서, 예를 들면 수광부에 유기 광전막을 이용한 고체 촬상 장치 등에서 채택되어 있다.
구체적으로는, FD부에서 신호 전하를 보존한 상태에서 판독하는 경우, 또는 FD부에서 신호 전하를 축적하는 경우는, 도 29에 도시하는 바와 같은 구동 순번이 된다. 즉, 신호 레벨을 판독한 후에, 리셋 동작을 실행하여 리셋 레벨을 얻는다.
상세하게는, 우선, FD부에의 신호 전하의 전송, 또는 신호 전하를 축적하기 전에 FD부는 리셋된다. 이때, 리셋 전압(Vdd)에 대해 노이즈(△Vn')가 중첩한다. 전(全)화소 동시의 전하 전송이나, 노광 기간중 FD부에 직접 축적함으로써, FD부의 전압은, 신호 전하분의 Vsig가 더해지게 되고, 판독 동작의 시점에서는 이미 신호 레벨인 Vdd+△Vn'+Vsig가 보존되어 있게 된다.
판독 동작에서는, 우선 신호 레벨이 판독되고, 그 후, 재차 리셋 동작을 행하여 리셋 레벨을 판독하고, 신호 레벨과 리셋 레벨의 차분을 얻는다. 이 리셋 동작에서는, FD부의 전압은 리셋 전압(Vdd)에 설정되는 것이지만, 랜덤한 노이즈에 의해 이전의 △Vn'와는 다른 노이즈(△Vn)로 고정화된다.
이 때문에, 리셋 레벨은 Vdd+△Vn'가 되고, 최종적인 출력(Vout)은 이하가 된다. Vout=(Vdd+△Vn'+Vsig)-(Vdd+△Vn)
=Vsig+(△Vn'-△Vn)
즉, 오프셋 성분인 전압(Vdd)은 제거할 수 있는 것이지만, 랜덤한 노이즈인 노이즈(△Vn) 및 노이즈(△Vn')에 대해서는 제거할 수가 없다. 열잡음 이외에도, 리셋 전압(Vdd)은 주변의 회로 동작에 의해 전원 노이즈로서 흔들리고 있고, 면내 얼룩(화면 내의 휘도 얼룩) 등의 화질 열화로 연결된다.
상술한 바와 같이, 신호 레벨의 판독 후에, 리셋 동작을 실행하여 노이즈 제거를 행하는 구동법을 채택하는 경우, 고정적으로 발생하는 오프셋 노이즈는 제거할 수 있는 것이지만, 리셋 동작마다 발생하는 노이즈, 예를 들면 리셋 전압(Vdd)의 요동이나 열잡음은 제거할 수가 없다.
그래서, 본 발명은, 신호 레벨의 판독 후에 리셋 레벨을 판독하는 구동일 때에, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감하고, 리셋 동작시의 화질 열화를 저감 가능하게 한 고체 촬상 장치, 그 구동 방법 및 전자기기를 제공하는 것을 목적으로 한다.
본 발명의 실시형태에 따르면, 광전 변환부와, 상기 광전 변환부에서 광전 변환된 전하를 일시적으로 축적 또는 보존할 수 있는 불순물 확산 영역과, 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 리셋하는 리셋 트랜지스터를 포함하며, 상기 불순물 확산 영역의 적어도 상기 리셋 트랜지스터측이 공핍화 상태가 되는 불순물 농도를 갖는 단위 화소; 및 상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을, 상기 불순물 확산 영역의 상기 리셋 트랜지스터측의 공핍화 포텐셜보다도 낮은 제 1의 전압으로부터, 해당 공핍화 포텐셜보다도 높은 제 2의 전압으로 변경시키는 구동 회로를 포함하는 고체 촬상 장치가 제공된다.
여기서, "일시적으로 축적 또는 보존"에 있어서, "축적"이란, 수광중에 발생한 전하가 불순물 확산 영역에 직접 축적되는 것을 말하고, "보존"이란, 광전 변환부에서 광전 변환되어 축적된 전하가 전송되어 불순물 확산 영역에 보존되는 것을 말하는 것으로 한다.
신호 레벨의 판독 후에 리셋 레벨을 판독하는 구동법을 이용하는데 즈음하여, 단위 화소의 화소 구조를, 불순물 확산 영역의 리셋 트랜지스터측을 공핍화하기 위해, 적어도 불순물 확산 영역의 리셋 트랜지스터측의 일부의 불순물 농도를 엷게 하는 구조로 한다. 이에 의해, 불순물 확산 영역의 리셋시의 랜덤 노이즈나 면내 얼룩(화면 내의 휘도 얼룩)을 저감할 수 있다.
그리고, 리셋 트랜지스터의 온 기간에, 전압 공급선의 전압, 즉 리셋 트랜지스터의 드레인 전압을, 제 1의 전압으로부터 제 2의 전압으로 천이시킨다. 이에 의해, 불순물 확산 영역의 포텐셜의 초기치의 영향을 받는 일 없이, 해당 불순물 확산 영역의 전압은 공핍화 포텐셜로 정해지는 전압으로에 수속하여 간다. 그 결과, 불순물 확산 영역의 리셋 동작시의 잔상(초기 상태에 의존하는 잔상)에 의한 화질 열화를 억제할 수 있다.
본 발명에 의하면, 신호 레벨의 판독 후에 리셋 레벨을 판독하는 구동일 때에, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감하고, 리셋 동작시의 화질 열화를 저감할 수 있다.
도 1은 본 발명이 적용되는 CMOS 이미지 센서의 구성의 개략을 도시하는 시스템 구성도.
도 2는 일반적인 CMOS 이미지 센서의 단위 화소의 구성예를 도시하는 회로도.
도 3의 A 및 B는 각각 참고예1 및 참고예2에 관한 화소 구조의 단면 구조 및 포텐셜 분포를 도시하는 도면.
도 4의 A 및 B는 각각 참고예1 및 참고예2에 관한 화소 구조의 문제점에 관한 설명도.
도 5는 참고예1 및 참고예2에 관한 화소 구조를 채택하는 경우의 FD 전압(Vfd)의 변화의 양상을 도시하는 도면.
도 6은 제 1 실시형태에 관한 화소 구조의 단면 구조 및 포텐셜 분포를 도시하는 도면.
도 7은 리셋 펄스(RST), 리셋 트랜지스터의 드레인 전압(VRD) 및 FD 전압의 천이의 양상을 도시하는 타이밍 파형도.
도 8의 A 내지 D는 제 1 실시형태에 관한 화소 구조에 있어서의 동작예에 관한 동작 설명도.
도 9는 FD 전압(Vfd)의 초기치(Vini)가 다른 값(Vini0 내지 Vini5)을 갖는 경우의 FD 전압(Vfd)의 천이의 양상을 도시하는 도면.
도 10은 제 1 실시형태의 FD부에 직접 전하를 축적하는 경우의 구동예의 설명에 제공하는 타이밍 차트.
도 11은 제 1 실시형태의 일괄 노광에 있어서의 구동예의 설명에 제공하는 타이밍 차트.
도 12는 드레인 구동선을 화소부의 전원 배선과 공통화하는 경우의 구동예에 제공하는 타이밍 차트.
도 13은 제 1 실시형태에 관한 화소의 회로예를 도시하는 회로도.
도 14는 회로예1에 관한 구동 회로를 도시하는 회로도.
도 15는 회로예2에 관한 구동 회로를 도시하는 회로도.
도 16은 제 1 실시형태에 관한 회로예의 경우의 구동예의 설명에 제공하는 타이밍 차트.
도 17은 제 2 실시형태에 관한 구동예의 설명에 제공하는 타이밍 차트.
도 18은 일괄 노광 동작에 있어서의 일반적인 구동예의 설명에 제공하는 타이밍 차트.
도 19는 제 2 실시형태의 구동법을 제 1 실시형태에 관한 화소 구조에 적용하는 경우의 구동예의 설명에 제공하는 타이밍 차트.
도 20의 A 및 B는 화소 구조예1에 관한 화소 구조를 도시하는 도면으로서, 도 20의 A는 FD부의 주변부의 평면도, 도 20의 B는 도 20의 A의 X-X'선에 따른 단면도.
도 21의 A 및 B는 화소 구조예2에 관한 화소 구조를 도시하는 도면으로서, 도 21의 A는 화소의 회로도, 도 21의 B는 화소 구조의 단면도.
도 22는 화소 구조예3에 관한 화소 구조 및 포텐셜 분포를 도시하는 도면.
도 23의 A 및 B는 화소 구조예4에 관한 화소 구조를 도시하는 도면으로서, 도 23의 A는 회로도, 도 23의 B는 단면도.
도 24는 화소 구조예4에 관한 화소 구조에 선술한 제 1 실시형태를 적용하는 경우의 구동예의 설명에 제공하는 타이밍 차트.
도 25는 화소 구조예5에 관한 화소 구조의 회로 구성을 도시하는 회로도.
도 26은 화소 구조예5에 관한 화소 구조의 구동예의 설명에 제공하는 타이밍 차트.
도 27은 본 발명에 의한 촬상 장치의 구성예를 도시하는 블록도.
도 28은 상관 이중 샘플링에 의해 노이즈 제거하는 구동예인 경우의 타이밍 파형도.
도 29는 FD부에서 신호 전하를 보존한 상태에서 판독하는 경우, 또는 FD부에서 신호 전하를 축적하는 경우의 구동의 순번을 도시하는 타이밍 차트.
이하, 발명을 실시하기 위한 형태(이하, "실시형태"라고 기술한다)에 관해 도면을 이용하여 상세히 설명하다. 또한, 설명은 이하의 순서로 행한다.
1. 본 발명이 적용되는 고체 촬상 장치
1-1. 시스템 구성
1-2. 단위 화소의 회로 구성
1-3. 참고예에 관한 화소 구조
2. 제 1 실시형태(리셋 펄스의 액티브 기간에, 리셋 트랜지스터의 드레인 전압을, 공핍화 포텐셜보다도 낮은 전압으로부터 공핍화 포텐셜보다도 높은 전압으로 천이시키는 예)
2-1. 화소 구조
2-2. 회로예
3. 제 2 실시형태(일괄 노광 동작에 있어서, 신호 전하를 FD부에 일괄 전송하기 전에, FD부에 대해 행순차로 초기화 구동을 행하는 예)
4. 다른 화소 구조예
5. 변형예
6. 전자기기(촬상 장치)
<1. 본 발명이 적용되는 고체 촬상 장치>
[1-1. 시스템 구성]
도 1은, 본 발명이 적용되는 고체 촬상 장치, 예를 들면 X-Y 어드레스형 고체 촬상 장치의 일종인 CMOS 이미지 센서의 시스템 구성의 개략을 도시하는 시스템 구성도이다. 여기서, CMOS 이미지 센서란, CMOS 프로세스를 응용하여, 또는 부분적으로 사용하여 작성된 이미지 센서이다.
본 적용예에 관한 CMOS 이미지 센서(10)는, 반도체 기판(11)상에 형성된 화소 어레이부(12)와, 해당 화소 어레이부(12)와 같은 반도체 기판(11)상에 집적된 주변 회로부를 갖는 구성으로 되어 있다. 주변 회로부는, 예를 들면, 행주사부(13), 칼럼 처리부(14), 열주사부(15) 및 시스템 제어부(16)로 이루어진다.
화소 어레이부(12)는, 입사광량에 응한 전하량의 광 전하를 발생하여 내부에 축적하는 광전 변환 소자를 갖는 단위 화소(이하, 단지 "화소"라고 기술하는 경우도 있다)를 가지며, 해당 단위 화소가 행렬형상으로 2차원 배치되어 있다. 단위 화소의 구체적인 구성에 관해서는 후술한다.
화소 어레이부(12)에 있어서, 행렬형상의 화소 배열에 대해 화소행마다 화소 구동선(17)이 행방향(화소행의 화소의 배열 방향)에 따라 배선되고, 화소열마다 수직 신호선(18)이 열방향(화소열의 화소의 배열 방향)에 따라 배선되어 있다. 화소 구동선(17)은, 화소로부터 신호를 판독하는 구동을 행하기 위한 구동 신호를 전송한다. 도 1에서는, 화소 구동선(17)에 관해1개의 배선으로서 도시하고 있지만, 1개로 한정되는 것이 아니다. 화소 구동선(17)의 일단은, 행주사부(13)의 각 행에 대응한 출력단에 접속되어 있다.
행주사부(13)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(12)의 각 화소를, 전화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 행주사부(13)는 그 구체적인 구성에 관해서는 도시를 생략하지만, 일반적으로, 판독 주사계와 소거(sweep) 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
판독 주사계는, 단위 화소로부터 신호를 판독하기 위해, 화소 어레이부(12)의 단위 화소를 행 단위로 차례로 선택 주사한다. 단위 화소로부터 판독되는 신호는 아날로그 신호이다. 소거 주사계는, 판독 주사계에 의해 판독 주사가 행해지는 판독 행에 대해, 그 판독 주사보다도 셔터 스피드의 시간분만큼 선행하여 소거 주사를 행한다.
이 소거 주사계에 의한 소거 주사에 의해, 판독 행의 단위 화소의 광전 변환 소자로부터 불필요한 전하가 소거됨으로써, 해당 광전 변환 소자가 리셋된다. 그리고, 이 소거 주사계에 의한 불필요 전하의 소거(리셋)에 의해, 이른바 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 광 전하를 버리고, 새롭게 노광을 시작하는(광 전하의 축적을 시작하는) 동작인 것을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 입사한 광량에 대응하는 것이다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소거 타이밍부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서의 광 전하의 축적 기간(노광 기간)이 된다.
행주사부(13)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 신호는, 수직 신호선(18)의 각각을 통하여 칼럼 처리부(14)에 공급된다. 칼럼 처리부(14)는, 화소 어레이부(12)의 화소열마다, 선택행의 각 화소로부터 수직 신호선(18)을 통하여 출력되는 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 보존한다.
구체적으로는, 칼럼 처리부(14)는, 단위 화소의 신호를 받아서 해당 신호에 대해, 예를 들면 CDS(Correlated Double Sampling; 상관 이중 샘플링)에 의한 노이즈 제거나, 신호 증폭이나, AD(아날로그-디지털) 변환 등의 신호 처리를 행한다. 노이즈 제거 처리에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 또한, 여기서 예시한 신호 처리는 한 예에 지나지 않고, 신호 처리로서는 이들로 한정되는 것이 아니다.
열주사부(15)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(14)의 화소열에 대응하는 단위 회로를 순번대로 선택한다. 이 열주사부(15)에 의한 선택 주사에 의해, 칼럼 처리부(14)에서 신호 처리된 화소 신호가 순번대로 수평 버스(19)에 출력되고, 해당 수평 버스(19)를 통하여 반도체 기판(11)의 외부에 전송된다.
시스템 제어부(16)는, 반도체 기판(11)의 외부에서 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 받아들이고, 또한, 본 CMOS 이미지 센서(10)의 내부 정보 등의 데이터를 출력한다. 시스템 제어부(16)는 또한, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 해당 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 행주사부(13), 칼럼 처리부(14) 및 열주사부(15) 등의 주변 회로부의 구동 제어를 행한다.
[1-2. 단위 화소의 회로 구성]
도 2는, 일반적인 CMOS 이미지 센서의 단위 화소의 구성예를 도시하는 회로도이다. 도 2에 도시하는 바와 같이, 본 구성예에 관한 단위 화소(20)는, 광전 변환부인 예를 들면 포토 다이오드(21)에 더하여, 예를 들면 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)의 4개의 트랜지스터를 갖는 구성으로 되어 있다.
여기서는, 4개의 트랜지스터(22 내지 25)로서, 예를 들면 N채널의 MOS 트랜지스터를 이용하여 있다. 단, 여기서 예시한 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)의 도전형의 조합은 한 예에 지나지 않고, 이들의 조합으로 한정되는 것이 아니다.
이 단위 화소(20)에 대해, 화소 구동선(17)으로서, 예를 들면, 전송선(171), 리셋선(172) 및 선택선(173)의 3개의 구동 배선이 동일 화소행의 각 화소에 관해 공통으로 마련되어 있다. 이들 전송선(171), 리셋선(172) 및 선택선(173)은, 각 일단이 행주사부(13)의 각 화소행에 대응한 출력단에 화소행 단위로 접속되어 있고, 화소(20)를 구동하는 구동 신호인 전송 펄스(TRG), 리셋 펄스(RST) 및 선택 펄스(SEL)을 전송한다.
포토 다이오드(21)는, 애노드 전극이 부측(負側) 전원(예를 들면, 그라운드)에 접속되어 있고, 수광한 광을 그 광량에 응한 전하량의 광 전하(여기서는, 광 전자)로 광전 변환하여 그 광 전하를 축적한다. 포토 다이오드(21)의 캐소드 전극은, 전송 트랜지스터(22)를 통하여 증폭 트랜지스터(24)의 게이트 전극과 전기적으로 접속되어 있다. 증폭 트랜지스터(24)의 게이트 전극과 전기적으로 연결된 노드(26)를 FD(플로팅 디퓨전/부유 확산 영역/불순물 확산 영역)부라고 부른다.
전송 트랜지스터(22)는, 포토 다이오드(21)의 캐소드 전극과 FD부(26)의 사이에 접속되어 있다. 전송 트랜지스터(22)의 게이트 전극에는, 고레벨(예를 들면, Vdd 레벨)이 액티브(이하, High 액티브라고 기술한다)가 되는 전송 펄스(TRG)가 전송선(171)을 통하여 주어진다. 전송 트랜지스터(22)는, 전송 펄스(TRG)에 응답하여 온 상태가 되고, 포토 다이오드(21)에서 광전 변환된 광 전하를 FD부(26)에 전송한다.
리셋 트랜지스터(23)는, 드레인 전극이 화소 전원(Vdd)에, 소스 전극이 FD부(26)에 각각 접속되어 있다. 리셋 트랜지스터(23)의 게이트 전극에는, High 액티브의 리셋 펄스(RST)가 리셋선(172)를 통하여 주어진다. 리셋 트랜지스터(23)는, 리셋 펄스(RST)에 응답하여 온 상태가 되고, FD부(26)의 전하를 화소 전원(Vdd)에 버림에 의해 해당 FD부(26)를 리셋한다.
증폭 트랜지스터(24)는, 게이트 전극이 FD부(26)에, 드레인 전극이 화소 전원(Vdd)에 각각 접속되어 있다. 이 증폭 트랜지스터(24)는, 포토 다이오드(21)에서의 광전 변환에 의해 얻어지는 신호를 판독하는 판독 회로인 소스 팔로워의 입력부가 된다. 즉, 증폭 트랜지스터(24)는, 소스 전극이 선택 트랜지스터(25)를 통하여 수직 신호선(18)에 접속됨으로써, 해당 수직 신호선(18)의 일단에 접속된 전류원과 소스 팔로워(source follower)를 구성한다.
선택 트랜지스터(25)는, 예를 들면, 드레인 전극이 증폭 트랜지스터(24)의 소스 전극에, 소스 전극이 수직 신호선(18)에 각각 접속되어 있다. 선택 트랜지스터(25)의 게이트 전극에는, High 액티브의 선택 펄스(SEL)가 선택선(173)을 통하여 주어진다. 선택 트랜지스터(25)는, 선택 펄스(SEL)에 응답하여 온 상태가 되고, 단위 화소(20)를 선택 상태로 하여 증폭 트랜지스터(24)로부터 출력되는 신호를 수직 신호선(18)에 중계한다.
또한, 선택 트랜지스터(25)에 관해서는, 화소 전원(Vdd)와 증폭 트랜지스터(24)의 드레인의 사이에 접속한 회로 구성을 채택하는 것도 가능하다.
또한, 단위 화소(20)로서는, 상기 구성의 4개의 트랜지스터로 이루어지는 화소 구성의 것으로 한정되는 것이 아니다. 예를 들면, 증폭 트랜지스터(24)와 선택 트랜지스터(25)를 겸용한 3개의 트랜지스터로 이루어지는 화소 구성의 것 등이라도 좋고, 그 화소 회로의 구성은 묻지 않는다.
[1-3. 참고예에 관한 화소 구조]
그런데, 리셋 동작마다 발생하는 노이즈, 예를 들면 리셋 전압(Vdd)의 요동에 의한 노이즈 성분을 억제하는 화소 구조로서, FD부(26)의 리셋 트랜지스터(23)측의 불순물 농도를 엷게 한 화소 구조가 고려된다. 이 화소 구조에 관해, 이하에 참고예1 및 참고예2에 관한 화소 구조로서 설명한다. 그와 관련하여, 리셋 전압(Vdd)의 요동은, 앞에서도 기술한 바와 같이, 화면 내의 휘도 얼룩 등의 화질 열화에 연결된다.
(참고예1에 관한 화소 구조)
도 3의 A는, 참고예1에 관한 화소 구조의 단면 구조 및 포텐셜 분포를 도시하는 도면이다. 도 3의 A에 도시하는 바와 같이, n+불순물 확산 영역으로 이루어지는 FD부(26)에 있어서, 리셋 트랜지스터(23)측의 부분을 n불순물 확산 영역(261)으로 한 구조로 되어 있다. 이 구조를 채택하는 것은, 리셋 트랜지스터(23)의 소스·드레인을 전원 전압(Vdd)라고 한 경우에 리셋 트랜지스터(23)와 FD부(26)의 사이가 공핍 상태가 되도록 하기 위해서이다.
전형적인 불순물 농도로서, 예를 들면 p웰이 10의16승(乘)(㎝-3), 리셋 트랜지스터(23)의 소스·드레인의 n+불순물이 10의20승(㎝-3)이라고 가정한다. 이 경우에, FD부(26)의 리셋 트랜지스터(23)측의 n형 불순물(261)을 10의16 내지 17승(㎝-3)의 농도로 함으로써, 리셋 트랜지스터(23)와 FD부(26)의 사이를 공핍 상태로 할 수 있다.
또한, 이 경우의 전형적인 예로서, 포토 다이오드(21)의 n영역(211)도 10의16 내지 17승(㎝-3)이 되고, 표면의 p+영역(212)는 10의18승(㎝-3) 정도가 된다. 단, 상대적인 농도차를 얻을 수 있고 있으면, 이것으로 한정되지 않는다.
(참고예2에 관한 화소 구조)
도 3의 B는, 참고예2에 관한 화소 구조의 단면 구조 및 포텐셜 분포를 도시하는 도면이다. 참고예2에 관한 화소 구조는, 참고예1에 관한 화소 구조에 있어서, FD부(26)의 콘택트부(27)를 접속하는 영역 이외의 표층부에 p+불순물 확산 영역(262)을 형성한 구조로 되어 있다. 이 화소 구조에 의하면, 실리콘 표면의 결정 결함에서 발생하는 암(暗)전류를 저감할 수 있다.
(참고예1 및 참고예2에 관한 화소 구조의 작용 효과)
상기 참고예1 및 참고예2에 관한 화소 구조에 있어서, 리셋 트랜지스터(23)가 온 한 경우의 리셋 레벨(Vfd0)은, 리셋 전압(Vdd)이 아니라, 공핍화 포텐셜에 의해 정해진다. 이것은, FD부(26)의 리셋 트랜지스터(23)측의 불순물 확산 농도를 엷게 하여 공핍화함에 의한다.
이 화소 구조를 채택함에 의해, 리셋 트랜지스터(23)을 온으로 한 경우에, 공핍화 포텐셜로 정해지는 레벨(Vfd0)로 FD부(26)의 전압이 설정되기 때문에, 리셋 전압(Vdd)의 요동에 의한 노이즈의 영향을 받지 않는다. 불순물 농도의 차이에 의해 화소마다 리셋 레벨(Vfd0)은 변동되지만, 신호 레벨의 판독 후에, 리셋 동작을 실행하여 노이즈 제거를 행하는 동작(도 29 참조)에서도, 화소마다 고정된 오프셋 노이즈 성분은 제거할 수 있기 때문에 문제가 없다.
(참고예1 및 참고예2에 관한 화소 구조의 문제점)
단, 리셋 레벨(Vfd0)은, FD부(26)로부터 리셋 트랜지스터(23)의 전원(Vdd)측의 전극(드레인 전극)과의 사이에 전계가 거의 걸리지 않고 열확산으로 수속하여 가기 때문에, 극히 수속성이 나쁘고, 잔상으로서 화질을 열화시키는 문제가 있다.
도 4에 도시하는 바와 같이, 리셋 직전의 FD 전압(Vfd)이 각각 Vini0(도 4의 A), Vini1(도 4의 B)로 되어 있던 경우, 어느 일정 시간 후에 리셋 트랜지스터(23)를 오프하는 타이밍에서의 FD 전압(Vfd0과 Vfd1)은 동등하게 되지 않는다. 여기서, Vini0≠Vini1이다.
참고예1 및 참고예2에 관한 화소 구조를 채택하는 경우의 FD 전압(Vfd)의 변화의 양상을 도 5에 도시한다. 한 예로서, 1920렬×1080행의 200만 화소 정도의 촬상 장치라도, 매초 60장의 영상을 취득하는데는, 각 행당 약 16.6㎲로 판독 동작을 완료할 필요가 있고, 리셋 동작으로서는 기껏해야 수㎲ 정도의 시간밖에 확보할 수가 없다.
즉, 신호 전하가 많이 보존된 상태로부터 리셋 동작을 한 경우와, 그렇지 않은 경우에서 수속 전압치가 달라져 버리고, 1프레임 전의 화상이 남아 버리는 잔상 현상이 발생하여 버린다.
<2. 제 1 실시형태>
본 발명의 제 1 실시형태는, 신호 레벨의 판독 후에 리셋 레벨을 판독한 구동일 때에, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감하고, 리셋 동작시의 잔상 현상에 의한 화질 열화를 저감하기 위해 이루어진 것이다.
그 때문에, 제 1 실시형태는, 도 1의 CMOS 이미지 센서(10)에 있어서, 리셋 트랜지스터(23)가 온 하고 있는 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 제 1의 전압(Vrstl)으로부터 제 2의 전압(Vrsth)으로 천이시키는 구동 회로를 갖는다. 이 구동 회로는, 화소 어레이부(12)의 각 화소(20)를 화소행 단위로 구동하는 행주사부(13)에 상당한다.
여기서, 리셋 트랜지스터(23)의 드레인 전압(VRD)은, FD부(26)를 리셋하는 리셋 전압이다. 또한, 제 1의 전압(Vrstl)은, 선술한 리셋 트랜지스터(23)와 FD부(26)의 사이의 공핍화 포텐셜보다도 낮은 전압이고, 제 2의 전압(Vrsth)은, 해당 공핍화 포텐셜보다도 높은 전압이다.
[2-1. 화소 구조]
도 6은, 제 1 실시형태에 관한 화소 구조의 단면 구조 및 포텐셜 분포를 도시하는 도면이다. 본 실시형태에 관한 화소 구조는, 예를 들면 참고예1에 관한 화소 구조를 기본 구조로 한다. 구체적으로는, n+불순물로 이루어지는 FD부(26)에 있어서, 리셋 트랜지스터(23)측의 부분을 n영역(261)으로 하고, FD부(26)의 콘택트부(27)를 접속하는 영역 이외의 표층부에 p+영역(262)를 형성한 구조로 되어 있다.
여기서는, 참고예1에 관한 화소 구조를, 즉 FD부(26)의 리셋 트랜지스터(23)측을 공핍화하기 위해, 적어도 FD부(26)의 리셋 트랜지스터(23)측의 일부의 불순물 농도를 엷게 하는 구조를 기본 구조로서 채용하고 있다. 참고예1에 관한 화소 구조에 대신하여, 참고예2에 관한 화소 구조, 즉 FD부(26)의 표층부의 일부에 p형 불순물 확산 영역을 형성하는 구조를 기본 구조로서 채용하는 것도 가능하다.
참고예2에 관한 화소 구조의 경우, 표층부의 p형 불순물 확산 영역은, 실리콘 표면의 결함에 의해 발생하는 암전류 등의 리크 성분을 FD부(26)인 n형 확산 영역에서 축적해 버리는 것을 피하는 효과가 있다. 이것은, p형 불순물 확산 영역에 정공이 충분 축적되어 있음으로써, 표면에서 발생한 전하가 재결합됨에 의한다.
여기서, 전형적인 불순물 농도로서, 예를 들면 p웰이 10의16승(㎝-3), 리셋 트랜지스터(23)의 소스·드레인의 n+불순물이 10의20승(㎝-3)이라고 가정한다. 이 경우, 앞에서도 기술한 바와 같이, FD부(26)의 리셋 트랜지스터(23)측의 n형 불순물(261)을 10의16 내지 17승(㎝-3)의 농도로 함으로써, 리셋 트랜지스터(23)와 FD부(26)의 사이를 공핍 상태로 할 수 있다. 단, 이들의 수치는 한 예에 지나지 않고, 이들로 한정되는 것이 아니다.
그리고, 참고예1 및 참고예2에서는, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 전원 전압(Vdd)에 고정으로 하고 있다. 이에 대해, 본 실시형태에서는, 리셋 트랜지스터(23)가 온 하고 있는 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)을, 공핍화 포텐셜보다도 낮은 전압(Vrstl)으로부터 공핍화 포텐셜보다도 높은 전압(Vrsth)으로 천이시키는 것을 특징으로 하고 있다.
전압(Vrstl)/전압(Vrsth)의 드레인 전압(VRD)은, 드레인 구동선(174)으로부터 콘택트부(28)을 통하여 n+불순물 확산 영역으로 이루어지는 리셋 트랜지스터(23)의 드레인 영역에 주어진다. 여기서, 드레인 구동선(174)은, 리셋 트랜지스터(23)를 통하여 FD부(26)에 리셋 전압을 주는 전압 공급선이다.
도 7에, 리셋 펄스(RST), 리셋 트랜지스터(23)의 드레인 전압(VRD) 및 FD부(26)의 전압(FD 전압)의 천이의 양상을 도시한다. 도 7의 타이밍 파형도를 참조하면서, 제 1 실시형태에 관한 화소 구조에 있어서의 동작예에 관해, 도 8의 동작 설명도를 이용하여 설명한다.
초기 상태에서는, 리셋 트랜지스터(23)의 드레인 전압(VRD)은, 공핍화 포텐셜(Vdep)보다도 낮은 전압(Vrstl)(높은/얕은 포텐셜)에 있다. 이때, FD부(26)의 포텐셜은, 공핍화 포텐셜(Vdep)보다도 높은(얕은) 초기치(Vini)에 있다(도 8의 A). 그리고, 리셋 펄스(RST)가 비액티브(저레벨)로부터 액티브(고레벨)로 천이하고, 리셋 트랜지스터(23)가 온 상태가 됨으로써, FD 전압은 극히 짧은 시간에 전압(Vrstl)에 수속한다(도 8의 B).
그 후, 리셋 트랜지스터(23)가 온 하고 있는 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)이, 공핍화 포텐셜(Vdep)보다도 낮은(깊다) 포텐셜(높은 전압(Vrsth))로 천이한다(도 8의 C). 이에 의해, FD 전압은 공핍화 포텐셜(Vdep)로 정해지는 전압(Vfd)으로 수속하여 간다(도 8의 D).
이때, 초기치(Vini)의 영향은 억압되고, 어느 상태라도 같은 전압(Vfd)으로 수속하여 가는 것을 알 수 있다. 도 9에, FD 전압(Vfd)의 초기치(Vini)가 다른 값(Vini0 내지 Vini5)을 갖는 경우의 FD 전압(Vfd)의 천이의 양상을 도시한다.
상술한 바와 같이, 리셋 트랜지스터(23)가 온 하고 있는 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 제 1의 전압(Vrstl)으로부터 제 2의 전압(Vrsth)으로 천이시킴으로써, 다음과 같은 작용 효과를 얻을 수 있다. 즉, FD부(26)의 포텐셜의 초기치(Vini)의 영향을 받는 일 없이, FD 전압은 공핍화 포텐셜(Vdep)로 정해지는 전압(Vfd)으로 수속하여 간다. 그 결과, 신호 레벨의 판독 후에 리셋 레벨을 판독하는 동작에 있어서, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감하고, FD부(26)의 리셋 동작시의 잔상(초기 상태에 의존하는 잔상)에 의한 화질 열화를 억제할 수 있다.
본 실시형태에서는, p형 불순물의 웰 영역에 n형 불순물의 확산 영역을 형성하는 구조를 예로서 들었지만, 불순물의 p형 및 n형이 반대인 구조라도 상관없다. 그 경우는, 포텐셜 및 인가하여야 할 전압은, 전원 전압과 접지 전압의 사에서 역전한다.
(FD부에 직접 전하를 축적하는 경우의 구동예)
본 실시형태는, 포토 다이오드(21)에 축적된 전하를 전송 트랜지스터(22)에 의해 FD부(26)에 전송하여 축적하는 화소 구조에의 적용으로 한정되는 것이 아니다. 예를 들면, 전송 트랜지스터(22)를 생략하고 FD부(26)에 직접 전하를 축적하는 화소 구조에 대해서도 적용 가능하다.
여기서, FD부(26)에 직접 전하를 축적하는 경우의 구동예에 관해, 도 10의 타이밍 차트를 이용하여 설명한다.
FD부(26)에 직접 전하를 축적하는 경우는, 리셋 펄스(RST)로 FD부(26)를 리셋하고, 노광·축적 기간중에 FD부(26)에 축적된 전하를 신호 레벨으로서 판독하고, 뒤이어, FD부(26)를 리셋하여 리셋 레벨으로서 판독한다.
노광 시작시의 FD부(26)의 리셋 동작과, 신호 판독 후의 FD부(26)의 리셋 동작에 있어서, 리셋 펄스(RST)의 액티브 기간중에, 리셋 트랜지스터(23)의 드레인 전압(VRD)이 전압(Vrstl)으로부터 전압(Vrsth)으로 천이한다.
본 구동예에서는, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 미리 전압(Vrstl)으로 하고, 리셋 펄스(RST)가 액티브 상태가 되고 나서 전압(Vrsth)으로 천이시키도록 하고 있지만, 이 구동예로 한정되는 것이 아니다. 즉, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 임의의 전압으로 설정해 두고, 리셋 펄스(RST)가 액티브 상태가 되고 나서, 전압(Vrstl)으로 설정하고, 뒤이어 전압(Vrsth)으로 천이시키도록 하여도 상관없다. 이후도 마찬가지이다.
(일괄 노광에 있어서의 구동예)
계속해서, 일괄 노광에 있어서의 구동예에 관해, 도 11의 타이밍 차트를 이용하여 설명한다. 일괄 노광은 글로벌 노광(글로벌 셔터)이라고도 불리고, 전화소에 대해 동일한 노광 기간에서 광전 변환하는 노광 동작이다.
일괄 리셋에 있어서, 리셋 펄스(RST)와 전송 펄스(TRG)가 액티브 상태가 됨으로써, 포토 다이오드(21)의 전하가 배출된다. 리셋 펄스(RST)의 액티브 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)이 전압(Vrstl)으로부터 전압(Vrsth)으로 천이한다.
일괄 전송에 의해 FD부(26)에 신호 전하가 전송되고, 각 행의 판독시에 신호 레벨이 판독되고, 뒤이어, FD부(26)가 리셋되어 리셋 레벨이 판독된다. 이 때의 리셋 동작에 있어서, 리셋 펄스(RST)의 액티브 기간에, 마찬가지로 리셋 트랜지스터(23)의 드레인 전압(VRD)이 전압(Vrstl)으로부터 전압(Vrsth)으로 천이한다.
본 구동예에서는, 포토 다이오드(21)의 전하 배출 동작은, 전송 트랜지스터(22)와 리셋 트랜지스터(23)을 함께 온 상태로 함으로써 실현하고 있지만, 이 구동예로 한정되는 것이 아니다. 예를 들면, 전송 트랜지스터(22)와는 별개로 전하 배출 게이트를 수광부에 갖는 경우는, 해당 전하 배출 게이트를 이용하여 노광 시작인 일괄 리셋을 실행할 수 있다. 그 경우도, 일괄 전송보다도 전에 FD부(26)는 리셋 동작이 필요하기 때문에, 상기 구동예와 같은 리셋 펄스(RST) 및 드레인 전압(VRD)으로 구동된다. 타이밍은 일괄 전송 이전이라면, 언제라도 상관없다.
또한, 본 구동예에서는, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 행별의 드레인 전압(VRDi)으로 하였지만, 해당 드레인 전압(VRD)에 관해서는 복수행이나 복수열에서 공통, 또는 전화소 공통이라도 상관없다. 단, 저소비 전력화의 관점에서 보면, 리셋 트랜지스터(23)의 드레인 전극에 드레인 전압(VRD)을 주는 드레인 구동선(174)를 행마다 배선하고, 행별로 드레인 전압(VRDi)으로 구동하는 것이 바람직하다.
또한, 드레인 구동선(174)을 화소부의 전원 배선과 공통화하여, FD부(26)의 리셋 동작시 이외는 리셋 트랜지스터(23)의 드레인 전압(VRD)을 전원 전압(Vdd)으로 설정하는 것도 가능하다.
이 경우의 구동예를 도 12의 타이밍 차트에 도시한다. 도 12로부터 분명한 바와 같이, 리셋 트랜지스터(23)의 드레인 전압(VRD)은 통상 전원 전압(Vdd)에 있다. 그리고, 해당 드레인 전압(VRD)은, 리셋 펄스(RST)의 액티브 기간에 전압(Vrstl)으로부터 전압(Vrsth)으로 천이한다.
또한, 전원 전압(Vdd)이 FD부(26)의 공핍화 포텐셜보다도 높은 전위인 조건을 충족시키고 있으면, 전압(Vrsth)과 전원 전압(Vdd)을 동전위로 하여도 상관없다. 마찬가지로, 부측의 전원 전압(Vss)이 FD부(26)의 공핍화 포텐셜보다도 낮은 전위인 조건을 충족시키고 있으면, 전압(Vrstl)과 전원 전압(Vss)을 동전위로 하여도 상관없다.
[2-2. 회로예]
그런데, 도 1의 행주사부(13)에 의한 행주사하에 행하여지는 판독 동작에 있어서, FD부(26)는 리셋 트랜지스터(23)에 의해 행순차로 리셋된다. 이에 대해, 리셋 트랜지스터(23)의 드레인 전극에 드레인 전압(VRD)을 주는 드레인 구동선(174)(도 6 참조)에 관해서는, 선술한 바와 같이, 전화소 공통의 배선이 아니고, 행마다 배선되는 것이 소비 전력의 관점에서 바람직하다.
단, 드레인 구동선(174)을 행마다 배선하는 구성을 채택하면, 행마다의 신호 배선삭이 증가함에 의해 화소(20)의 개구가 좁아지기(개구율이 저하된다) 때문에 감도가 열화될 우려가 있다. 이 점을 감안하여 이루어진 것이, 이하에 설명하는 본 실시형태에 관한 화소(20A)의 회로예이다.
도 13은, 제 1 실시형태에 관한 화소(20A)의 회로예를 도시하는 회로도이다. 도 13에서, 도 2와 동등 부분(대응하는 부분)에는 동일 부호를 붙여서 나타내고, 중복 설명은 생략한다.
도 13에서, 전송 트랜지스터(22)의 게이트 전극이 전송선(171)에, 리셋 트랜지스터(23)의 게이트 전극이 리셋선(172)에, 선택 트랜지스터(25)의 게이트 전극이 선택선(173)에 각각 접속되어 있는 점은, 도 2의 회로예의 경우와 같다. 도 2의 회로예와 다른 점은, 리셋 트랜지스터(23)의 드레인 전극이 선택선(173)에 접속되어 있는 점이다. 여기서, 선택선(173)은, 리셋 트랜지스터(23)을 통하여 FD부(26)에 리셋 전압을 주는 전압 공급선이다.
전송선(171)에는 구동 회로(131)을 통하여 진폭(Vss(본 예에서는, 그라운드 레벨-Vdd))의 전송 펄스(TRG)가 주어진다. 리셋선(1872)에는 구동 회로(132)를 통하여 진폭(Vss-Vdd)의 리셋 펄스(RST)가 주어진다. 선택선(173)에는 구동 회로(133)을 통하여 진폭(Vss-Vdd)의 선택 펄스(SEL)가 주어진다.
여기서, 구동 회로(131 내지 133)에 관해서는, 도 1에 도시하는 행주사부(13)의 출력단(出力段)을 구성하는 회로라고 말할 수도 있다. 그리고, 구동 회로(133)는 선택선(173)에 대해, 진폭(Vss-Vdd)의 선택 펄스(SEL) 외에, 선술한 제 1의 전압(Vrstl)과 제 2의 전압(Vrsth)을 선택적으로 공급한다. 구동 회로(131 내지 133)의 구체적인 회로예에 관해 이하에 설명한다.
도 14는, 구동 회로(131)(132)의 구체적인 회로예(회로예1)를 도시하는 회로도이다. 도 14에 도시하는 바와 같이, 구동 회로(131)(132)는, 예를 들면 2단(段)의 CMOS 인버터(1311, 1312)에 의해 구성되어 있다. 그리고, 적어도 2단째의 CMOS 인버터(1312)는, 부측 전원(Vss)와 정측 전원(Vdd)을 동작 전원으로 하고 있다. 이에 의해, 구동 회로(131)(132)는, 진폭(Vss-Vdd)의 전송 펄스(TRG)(리셋 펄스(RST))를 출력한다.
도 15는, 구동 회로(133)의 구체적인 회로예(회로예2)를 도시하는 회로도이다. 도 15에 도시하는 바와 같이, 구동 회로(133)는, 예를 들면 2단의 CMOS 인버터(1331, 1332)에 의해 구성되어 있다. 단, 2단째의 CMOS 인버터(1332)는, 동작 전원을 달리 하는 2개의 CMOS 인버터(INV1, 2)가 출력 노드(Nout)에 대해 병렬적으로 접속된 구성으로 되어 있다.
그리고, 한쪽의 CMOS 인버터(INV1)는, 부측 전원(Vss)과 정측 전원(Vdd)을 동작 전원으로 하고, 출력 노드(Nout)와의 사이에 접속된 스위치 트랜지스터(SW11, SW12)에 의해 선택적으로 활성화 상태가 된다. 이에 의해, 구동 회로(133)는 진폭(Vss-Vdd)의 선택 펄스(SEL)를 출력한다. 이때, 전원 전압(Vdd)은 선택 펄스(SEL)의 액티브 레벨이 되고, 전원 전압(Vss)는 선택 펄스(SEL)의 비액티브 레벨이 된다.
또한, 다른쪽의 CMOS 인버터(INV2)는, 제 1의 전압(Vrstl)에 대응하는 부측 전원(Vrstl)과 제 2의 전압(Vrsth)에 대응하는 정측 전원(Vrsth)을 동작 전원으로 하고 있다. 그리고, CMOS 인버터(INV2)는, 출력 노드(Nout)와의 사이에 접속된 스위치 트랜지스터(SW21, SW22)에 의해 정측 또는 부측이 택일적으로 활성화 상태가 된다. 즉, 다른쪽의 CMOS 인버터(INV2)는, 제 1의 전압(Vrstl)과 제 2의 전압(Vrsth)을 선택적으로 출력한다.
이러한 구성의 구동 회로(133)에 있어서, 스위치 트랜지스터(SW11, SW12, SW21, SW22)는, 구동 신호(VSW0, VSW1, VSW2, VSW3)에 의해 적절히 구동된다. 이 구동하에서, 구동 회로(133)는, 진폭(Vss-Vdd)의 선택 펄스(SEL)를 출력함과 함께, 제 1의 전압(Vrstl)과 제 2의 전압(Vrsth)을 택일적으로 출력하는 전압 셀렉터이다.
여기서, 선술한 바와 같이, 전압(Vrsth)과 전원 전압(Vdd)을 동전위로 하고, 전압(Vrstl)과 전원 전압(Vss)을 동전위로 하는 경우는, 전압(Vrstl)과 전압(Vrsth)을 택일적으로 출력하는 CMOS 인버터(INV2)를 삭감할 수 있다. 그 결과, CMOS 인버터(INV2)를 삭감하는 분만큼 구동 회로(133), 나아가서는 행주사부(13)의 간략화를 도모할 수 있다.
상술한 것으로부터 분명한 바와 같이, 본 실시형태에 관한 회로예는, 리셋 트랜지스터(23)의 드레인 전극에 드레인 전압(VRD)을 주는 드레인 구동선(174)를 새롭게 마련하는 것이 아니고, 드레인 구동선(174)으로서 화소 구동선(17)을 공용한 구성을 채택하고 있다. 본 예에서는, 화소 구동선(17)의 하나인 선택선(173)을 드레인 구동선(174)으로서 공용하고 있다.
이와 같이, 드레인 구동선(174)으로서 화소 구동선(17)을 공용함으로써, 리셋 트랜지스터(23)의 드레인 전압(VRD)을 제 1의 전압(Vrstl)으로부터 제 2의 전압(Vrsth)으로 천이시키는데 즈음하여, 화소 어레이부(12)의 화소행마다의 배선수의 증가를 회피할 수 있다. 이것에 의해, 화소(20A)의 개구율의 확대, 주변 회로의 삭감을 도모할 수 있음과 함께, 드레인 구동선(174)(도 6 참조)을 전화소 공통의 배선으로 하는 경우에 비하여 소비 전력의 저감을 도모할 수 있다.
도 16에, 제 1 실시형태에 관한 회로예의 경우의 구동예를 도시한다. 본 구동예에서는, 선택 펄스(SEL)의 High측의 전압(Vdd)과, FD부(26)의 리셋 전압(Vrsth)을 동전위로 한 경우로 되어 있다.
도 16에 도시하는 바와 같이, 일괄 리셋 기간에 있어서, 리셋 펄스(RST)의 액티브 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)이, 공핍화 포텐셜(Vdep)보다도 낮은 전압(Vrstl)으로부터 공핍화 포텐셜(Vdep)보다도 높은 전압(Vrsth)으로 천이한다.
그 후, 전화소에 대해 동일한 노광 기간에서 광전 변환하는 일괄 노광(글로벌 노광) 기간을 경유하여, 전화소의 포토 다이오드(21)의 신호 전하를 FD부(26)에 일괄 전송하는 구동이 행하여진다. 그리고, 신호 레벨을 판독하고, 그리고 나서 리셋 레벨을 판독하는 구동이 행순차로 행하여진다. 리셋 레벨의 판독 전에, 리셋 펄스(RST)에 의한 FD부(26)의 리셋 구동이 행하여진다.
이와 같이, 제 1 실시형태의 구동법은, 신호 레벨의 판독 후에 리셋 레벨을 판독하는 구동법을 전제로 하고 있다. 이 구동법을 이용하는데 즈음하여, 화소(20A)의 화소 구조를, FD부(26)의 리셋 트랜지스터(23)측를 공핍화하기 위해, 적어도 FD부(26)의 리셋 트랜지스터(23)측의 일부의 불순물 농도를 엷게 한 구조로 함으로써, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감할 수 있다. 게다가, 리셋 트랜지스터(23)의 온 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)을, 전압(Vrstl)(<Vdep)으로부터 전압(Vrsth)(>Vdep)으로 천이시킴으로써, 리셋 동작시의 잔상 현상에 의한 화질 열화를 저감할 수 있다.
또한, 드레인 구동선(174)과 화소 구동선(17)을 공유화하는 구성에 관해서는, 참고예1 및 참고예2에 관한 화소 구조로 한하지 않고, 예를 들면, 선술한 전송 트랜지스터(22)를 생략하여 FD부(26)에 직접 전하를 축적하는 화소 구조에 대해서도 적용 가능하다.
<3. 제 2 실시형태>
그런데, 일괄로 화소를 구동하는 경우와 행순차로 화소를 구동하는 경우에서는, 구동 회로의 총(總) 부하가 다르기 때문에, 전원 전압이 강하한 등의 요인으로, 리셋 펄스(RST)의 신호 천이의 상승 시간·하강 시간이 다르다. 이것은, 리셋 펄스(RST)의 액티브 기간이, 일괄로 화소를 구동하는 경우와 행순차로 화소를 구동하는 경우에서 다른 것을 의미한다.
여기서, 도 29의 타이밍 차트에 있어서, 일괄로 화소를 구동하는 경우의 리셋 펄스(RST)는 전반의 펄스, 즉 일괄 전송 전의 초기화를 위한 리셋 펄스이다. 또한, 행순차로 화소를 구동하는 경우의 리셋 펄스(RST)는 후반의 펄스, 즉 판독 기간에 행하는 재초기화를 위한 리셋 펄스이다. 앞에서도 기술한 바와 같이, 도 29의 타이밍 차트는, FD부(26)에서 신호 전하를 보존한 상태에서 판독하는 경우, 또는 FD부(26)에서 신호 전하를 축적하는 경우의 구동의 순번을 나타내고 있다.
이와 같이, 리셋 펄스(RST)의 액티브 기간이 다르면, FD 전압의 수속이 과도 상태인 경우에, 리셋 펄스(RST)의 비액티브 때의 FD 전압이, 일괄로 화소를 구동하는 경우와 행순차로 화소를 구동하는 경우에서 다른 것이 된다. 이 FD 전압의 차이는 리셋 레벨의 차이고, 출력 오프셋(노이즈)가 된다.
그래서, 제 2 실시형태에서는, 도 17의 타이밍 차트에 도시하는 구동법을 채택한다. 구체적으로는, 전화소에 대해 동일한 노광 기간에서 광전 변환하는 일괄 노광 동작에 있어서, 신호 전하가 FD부(26)에 전송되어 보존 상태가 되기 전에, FD부(26)를 초기화하는 동작에 있어서, 전화소 일괄 구동이 아니라 행순차 주사로 구동하도록 한다. 즉, 일괄 노광 동작에 있어서, 신호 전하를 FD부(26)에 일괄 전송하기 전에, FD부(26)에 대해 행순차로 초기화(리셋) 구동을 행하도록 한다.
이와 같은 구동법을 채택함으로써, 전하 전송 전의 FD부(26)의 리셋 펄스(RST)의 액티브 기간과, 판독 기간에서의 리셋 펄스(RST)의 액티브 기간과의 상관을 높일 수 있다. 즉, 일괄 전송 전의 초기화를 위한 리셋 펄스(RST)와 판독 기간에 행하는 재초기화를 위한 리셋 펄스(RST)의 각 액티브 기간의 차이를 억제할 수 있다. 이에 의해, 리셋 펄스(RST)의 액티브 기간의 차이에 수반하는 FD 전압의 차이를 없앨 수 있기 때문에, FD 전압의 차이(리셋 레벨 차이)에 기인하는 출력 오프셋에 의한 화질 열화를 저감할 수 있다.
이때, 행순차로 리셋 펄스(RST)를 공급하는 간격은, 판독 기간의 간격과 같아도 상관없다. 단, 일괄 노광 기간에서는 신호의 판독 동작을 실행할 필요가 없기 때문에, 보다 짧은 간격으로 고속 주사를 행하도록 하여도 상관없다. 또한, 그 때, 복수행씩 종합하여 구동하여도, 일괄 구동보다는 높은 상관을 얻을 수 있기 때문에, 노이즈 저감 효과는 얻어진다.
그와 관련하여, 일괄 노광 동작에 있어서의 일반적인 구동예를 도 18에 도시한다. 일반적인 구동예에서는, FD부(26)는 일괄 노광 전에 일괄 리셋되고, 일괄 전송 후에 행 순차 주사로 신호 레벨의 판독과 재리셋에 의한 리셋 레벨의 판독이 실행된다. 이에 대해, 제 2 실시형태의 구동법에서는, 도 14의 타이밍 차트로부터 분명한 바와 같이, 일괄 노광 기간중에 FD부(26)만을 행순차 주사에 의해 리셋하는 구동이 행하여진다.
제 2 실시형태의 구동법은, 제 1 실시형태에 관한 화소 구조, 즉 FD부(26)의 리셋 트랜지스터(23)측을 공핍화하기 위해, 적어도 FD부(26)의 리셋 트랜지스터(23)측의 일부의 불순물 농도를 엷게 하는 화소 구조에 대해 적용할 수 있다. 단, 제 1 실시형태에 관한 화소 구조에의 적용으로 한정되는 것이 아니라, FD부(26)의 리셋 트랜지스터(23)측이 공핍화 되지 않은 화소 구조에 대해서도 적용 가능하다.
제 2 실시형태의 구동법을 제 1 실시형태에 관한 화소 구조에 적용하는 경우의 구동예를 도 19에 도시한다. 본 구동예에서는, 선택 펄스(SEL)의 High측의 전압(Vdd)과, FD부(26)의 리셋 전압(Vrsth)을 동전위로 한 경우로 되어 있다.
이 경우는, 일괄 노광 기간에 있어서, 리셋 펄스(RST)의 액티브 기간에, 리셋 트랜지스터(23)의 드레인 전압(VRD)을, 공핍화 포텐셜(Vdep)보다도 낮은 전압(Vrstl)으로부터 공핍화 포텐셜(Vdep)보다도 높은 전압(Vrsth)으로 천이시키도록 한다.
또한, 본 실시형태에 관한 구동법에서는, 일괄 노광의 기간중에, FD부(26)의 리셋을 행순차 주사로 실행한다고 하였지만, 2행 이상의 복수의 화소행을 1단위로 하여, 해당 단위마다 순차 주사로 FD부(26)의 리셋 동작을 행하도록 하여도 좋다. 이에 의하면, 보다 고속으로 FD부(26)의 리셋 동작을 완료할 수 있다. 단, 판독 동작과 같이 1행씩의 행순차 주사를 행하는 쪽이, 전하 전송 전의 FD부(26)의 리셋 펄스(RST)의 액티브 기간과, 판독 기간에 있어서의 리셋 펄스(RST)의 액티브 기간과의 상관이 취하기 쉽기 때문에 보다 바람직하다.
<4. 다른 화소 구조예 >
본 발명은, 선술한 참고예1 및 참고예2에 관한 화소 구조 이외에도, 이하에 설명하는 각종의 화소 구조에 대해서도 적용 가능하다.
(화소 구조예1)
도 6에 도시한 바와 같이, 일반적으로 FD부(26)의 영역의 전압을 판독하기 위해 콘택트부(27)을 접속하기 때문에, 그 접속부는 공핍화하지 않도록 높은 불순물 농도로 형성된다. 이와 같은 경우 이외라면, 리셋 트랜지스터(23)측뿐만 아니라, 다른 영역을 공핍화 하여도 상관없다.
예를 들면, 도 20에 도시하는 바와 같이, FD부(26)에 있어서의 콘택트(27)를 접속하는 n+불순물 확산 영역(263) 이외의 기판 표면을 p+불순물 확산 영역(264)으로 덮어도 상관없다. 도 20의 A는 FD부(26)의 주변부의 평면도, 도 20의 B는 도 20의 A의 X-X'선에 따른 단면도이다.
이 화소 구조예1에 의하면, n+불순물 확산 영역(263)은 보다 넓은 범위에 걸쳐서 p+불순물 확산 영역(264)이 덮기 때문에 암전류를 저감할 수 있다. 그리고, 이 화소 구조예1에 관한 화소 구조에 대해서도, 선술한 제 1 실시형태나 제 2 실시형태를 적용할 수 있다.
(화소 구조예2)
용량 결합을 이용하여 FD부의 전압을 판독하는 화소 구조(예를 들면, 특개2004-015291호 공보, 특개2005-184479호 공보 등 참조)에 대해서도, 조건에 의해 선술한 제 1 실시형태를 적용할 수 있다. 즉, FD부의 적어도 리셋 트랜지스터측이 공핍 변하고 있으면, 제 1 실시형태를 적용할 수 있다. 또한, 선술한 제 2 실시형태에 관해서는, FD부의 적어도 리셋 트랜지스터측이 공핍화하지 않아도 적용할 수 있다.
도 21은, 용량 결합을 이용하여 FD부의 전압을 판독하는 화소 구조, 즉 화소 구조예2에 관한 화소 구조를 도시하는 도면이다. 도 21의 A는 화소의 회로도, 도 21의 B는 화소 구조의 단면도이다.
도 21의 A에 도시하는 바와 같이, 화소 구조예2에 관한 화소(20B)는, FD부(26')의 게이트 전극과 전원(Vdd)의 사이에 접속된 제 2의 리셋 트랜지스터(51)를 갖고 있다. 이 제 2의 리셋 트랜지스터(51)는, 제 2의 리셋선(175)을 통하여 게이트 전극에 주어지는 리셋 신호(CRST)에 응답하여 온 상태가 됨으로써, FD부(26')의 게이트 전압을 전원(Vdd)으로 리셋한다.
도 21의 B에서, 전하 보존부로서의 FD부(26')는, n불순물 확산 영역으로 이루어지고, 해당 n불순물 확산 영역의 적어도 리셋 트랜지스터(23)측에서 공핍 상태가 되도록 불순물 농도가 조정되어 있다. 이 FD부(26')의 게이트 전압은, 리셋 신호(CRST)에 의해 미리 전원(Vdd)에 리셋되어 있다.
그리고, 포토 다이오드(21)로부터 신호 전하가 전송 트랜지스터(22)를 통하여 FD부(26')에 전송되면, FD부(26')의 게이트 전압은, n불순물 확산 영역과 게이트 전극 사이에 형성되는 게이트 용량에 의한 용량 결합에 의해 신호 전하분만 변조되어 변화한다. FD부(26')의 게이트 전극은, 증폭 트랜지스터(24)의 게이트 전극에 접속되어 있다. 따라서 증폭 트랜지스터(24) 및 선택 트랜지스터(25)를 통하여 FD부(26')의 게이트 전압을 수직 신호선(18)에서 판독할 수 있다.
이와 같이, 용량 결합을 이용하여 FD부(26')의 전압을 판독하는 화소 구조예2에 관한 화소 구조에 대해서도, FD부(26')의 적어도 리셋 트랜지스터(23)측이 공핍화하고 있으면, 선술한 제 1, 제 2 실시형태를 적용할 수 있다. FD부(26')의 적어도 리셋 트랜지스터측이 공핍화하지 않아도, 제 2 실시형태에 관해서는 적용할 수 있다.
(화소 구조예3)
전하를 일시적으로 보존하는 메모리부를 갖는 화소 구조(예를 들면, 특개평11-177076호 공보, 특개2006-311515호 공보, 특원2008-096884호 명세서 등 참조)에 대해서도, 선술한 제 1, 제 2 실시형태를 적용할 수 있다.
한 예로서, 도 22에 메모리부를 갖는 화소 구조, 즉 화소 구조예3에 관한 화소 구조를 도시한다. 해당 화소 구조는, 포토 다이오드(21)과 FD부(26)의 사이에 n불순물 확산 영역으로 형성된 메모리부(52)를 갖음과 함께, 포토 다이오드(21)로부터 메모리부(52)에 전하를 전송하는 전송 게이트(53)를 갖는 구성으로 되어 있다. 전송 게이트(53)는, 메모리부(52)의 전면에 걸쳐서 형성된다.
이 화소 구조에 있어서, 노광 종료시에 포토 다이오드(21)에서 축적된 전하는, 전송 게이트(53)가 신호(HLD)에 의해 구동됨으로써 메모리부(52)에 전송되고, 해당 메모리부(52)에 일시적으로 보존된다. 이 보존된 전하의 판독은, 메모리부(52)를 갖지 않는 화소 구조의 경우와 마찬가지로, 전송 트랜지스터(22)에 의해 FD부(26)에 전송된다.
이러한 구성의 화소 구조예3에 관한 화소 구조에 대해서도, 선술한 제 1, 제 2 실시형태를 적용할 수 있다. 특히, 특원2008-096884호 명세서에서 제안되어 있는 화소 구조는, 메모리부(52)와 FD부(26)의 양쪽에 전하를 축적하는 구성을 채택하고 있다. 구체적으로는, 포토 다이오드(21)로부터 메모리부(52)에 전송된 전하 중, 메모리부(52)를 오버플로우한 만큼의 전하를 FD부(26)에 축적하고, 나머지(오버플로우 하지 않은 만큼)을 메모리부(52)에 보존하도록 하고 있다.
이와 같이, 메모리부(52)와 FD부(26)의 양쪽에 전하를 축적하는 구성을 채택하는 화소 구조에서는, 메모리부(52)에 보존되어 있는 전하를 일괄하여 FD부(26)에 전송하는 일괄 전송이 행하여진다. 따라서 FD부(26)는 병개로 전하를 일시적으로 보존하는 메모리부(52)를 가지며, 특히 메모리부(52)로부터 FD부(26)에의 전하의 일괄 전송을 행하는 화소 구조에 있어서는, 선술한 제 1, 제 2 실시형태를 적용하면 효과적이다.
(화소 구조예4)
광전 변환을 행하는 수광부(광전 변환 소자)에 관해서는, 실리콘(Si)에 의한 화소 구조로 한하지 않는다. 예를 들면, 유기 광전 변환막을 이용한 화소 구조(예를 들면, 특개2007-208840호 공보, 특개2008-228265호 공보 등 참조)에 대해서도, 선술한 제 1, 제 2 실시형태를 적용할 수 있다. 유기 광전 변환막을 이용한 구조에서는, 실리콘에 있어서의 매입형의 포토 다이오드와 같이 전하의 완전 전송이 실현될 수가 없는 경우가 많기 때문에, 선술한 제 1, 제 2 실시형태를 적용하면 보다 효과적이다.
도 23은, 유기 광전 변환막을 이용한 화소 구조, 즉 화소 구조예4에 관한 화소 구조를 도시하는 도면으로서, 도 23의 A는 회로도, B는 단면도이다. 도 23에서, 도 2와 동등 부분에는 동일 부호를 붙여서 나타내고, 중복 설명은 생략한다.
광전 변환막(61)은 상부 전극(62)과 하부 전극(63) 사이에 끼워져 있다. 적어도 하부 전극(63)은 화소마다 분할되고, 투명성이 높은 전극이 사용되는 것이 많다. 상부 전극(62)의 위에는 보호막(64)이 마련되어 있다. 그리고, 상부 전극(62)에 대해 바이어스 전원(64)에 의해 바이어스 전압이 인가되어 있다.
광전 변환막(61)에서의 광전 변환에 의해 발생한 전하는 FD부(26)에 축적된다. FD부(26)의 전하는, 증폭 트랜지스터(24)를 포함하는 판독 회로를 통하여 수직 신호선(18)으로부터 전압으로서 판독된다. FD부(26)는, 리셋 트랜지스터(23)에 의해 리셋된다. 그리고, 리셋 트랜지스터(23)의 드레인 전압(VRD)은, FD부(26)의 공핍화된 리셋 트랜지스터(23)측의 포텐셜보다도, 낮은 전압(Vrstl)으로부터 높은 전압(Vrsth)으로 천이시키는 것이 가능하게 되어 있다.
도 23의 B에 도시하는 바와 같이, FD부(26)의 적어도 리셋 트랜지스터(23)측을 공핍화할 수 있는 구조로 되어 있다. 구체적으로는, n+불순물 확산 영역으로 이루어지는 FD부(26)에 있어서, 리셋 트랜지스터(23)측의 부분을 n불순물 확산 영역(261)으로 하고, 콘택트부(27)를 접속하는 영역 이외의 표층부에 p+불순물 확산 영역(262)을 형성한 구조로 되어 있다.
도 24는, 화소 구조예4에 관한 화소 구조에 선술한 제 1 실시형태를 적용하는 경우의 구동예의 설명에 제공하는 타이밍 차트이다.
도 13에 도시한 제 1 실시형태에 관한 화소(20A)의 회로예의 경우의 구동예를 도시하는 도 16에서는, 전압(Vrsth)과 전원 전압(Vdd)을 동전위로 하고, 전압(Vrstl)과 전원 전압(Vss)을 동전위로 하고 있다. 이에 대해, 본 구동예를 도시하는 도 24로는, Vrsth≠Vdd, Vrstl≠Vss인 경우를 나타내고 있다.
도 24에서, VSW0i, VSW1i, VSW2i, VSW3i는, 도 15에 도시한 구동 회로(133)의 스위치 트랜지스터(SW11, SW12, SW21, SW22)를 구동하는 신호이다. 즉, 이들 구동 신호(VSW0i, VSW1i, VSW2i, VSW3i)에 의한 구동하에서, 구동 회로(133)로부터 진폭(Vss-Vdd)의 선택 펄스(SEL)가 출력됨과 함께, 전압(Vrstl)과 전압(Vrsth)을 택일적으로 출력된다.
앞에서도 기술한 바와 같이, 전압(Vrsth)과 전원 전압(Vdd)을 동전위로 하고, 전압(Vrstl)과 전원 전압(Vss)을 동전위로 하는 경우는, 전압(Vrstl)과 전압(Vrsth)을 택일적으로 출력하기 위한 구동 신호(VSW2i, VSW3i)가 불필요해진다. 이에 의해, 도 15에 도시한 구동 회로(133)에서의 CMOS 인버터(INV2)를 삭감할 수 있기 때문에, 구동 회로(133), 나아가서는 행주사부(13)의 간략화를 도모할 수 있다.
(화소 구조예5)
앞에도 기술하였지만, 수광부의 전하 배출 동작을 위해 전송 트랜지스터(22)와는 별개로 전하 배출 게이트를 갖는 화소 구조에 대해서도, 선술한 제 1, 제 2 실시형태를 적용할 수 있다.
도 25는, 전하 배출 게이트를 갖는 화소 구조, 즉 화소 구조예5에 관한 화소 구조의 회로 구성을 도시하는 회로도이다. 도 25에서, 도 13과 동등 부분에는 동일 부호를 붙여서 나타내고, 중복 설명은 생략한다.
도 25에 도시하는 바와 같이, 포토 다이오드(21)의 캐소드 전극과 전원(Vdd)의 사이에 전하 배출 게이트(29)가 접속되어 있다. 전하 배출 게이트(29)의 제어 전극에는, 구동 회로(134)로부터 제어선(176)을 통하여 전하 배출 제어 신호(OFG)가 주어진다.
이와 같이, 전하 배출 게이트(29)를 갖는 화소 구조의 경우, 전송 트랜지스터(22)와 리세토 트랜지스터(23)을 통하지 않고서 포토 다이오드(21)의 전하의 배출이 가능하다. 따라서 FD부(26)의 행순차 주사에 의한 리셋은, 일괄 리셋 동작의 타이밍에 제약을 받지 않는다.
예를 들면, 도 13에 도시한 화소(20A)의 구동예를 도시하는 도 19에서는, 일괄 리셋의 후에 행순차 주사에 의한 FD부(26)의 리셋 동작을 시작하고, 일괄 전송의 전에 해당 리셋 동작을 종료할 필요가 있다.
이에 대해, 전하 배출 게이트(29)를 갖는 화소 구조의 경우, 도 26에 도시하는 구동예와 같이, 행순차 주사에 의한 FD부(26)의 리셋 동작의 기간중에, 전하 배출 게이트(29)에 의해 포토 다이오드(21)의 축적 전하를 전화소 일괄로 배출하는 일괄 리셋의 동작이 가능하다. 즉, 행순차 주사에 의한 FD부(26)의 리셋 동작에 관해서는, 일괄 전송 이전이라면, 전화소 일괄의 리셋 동작(전하 배출 동작)을 시간적으로 걸쳐서고, 화소행마다의 리셋 동작을 완료하여도 상관없다. 따라서 일괄 리셋 동작의 타이밍에 제약을 받지 않는다.
<5. 변형예>
상기 각 실시형태에서는, 가시광의 광량에 응한 신호 전하를 물리량으로서 검지하는 단위 화소가 행렬형상으로 2차원 배열되어 이룽지는 CMOS 이미지 센서에 적용하는 경우를 예로 들어 설명어지만, 이것으로 한정되는 것이 아니다. 즉, 본 발명은, 신호 레벨의 판독 후에 리셋 레벨을 판독하는 구동을 행하는 X-Y어드레스 방식의 고체 촬상 장치 전반에 대해 적용 가능하다.
또한, 본 발명은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에 적용 가능하다. 또한, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 물리량 분포 검지 장치를 고체 촬상 장치로 하는 경우도 있다.
또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
<6. 전자기기>
본 발명은, 고체 촬상 장치에의 적용으로 한정되는 것이 아니라, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 휴대전화기 등의 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 장치를 이용하는 복사기 등, 화상 취입부(광전 변환부)에 고체 촬상 장치를 이용한 전자기기 전반에 대해 적용 가능하다. 또한, 전자기기에 탑재된 상기 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
[촬상 장치]
도 27은, 본 발명에 의한 전자기기의 한 예인 촬상 장치의 구성예를 도시하는 블록도이다. 도 27에 도시하는 바와 같이, 본 발명에 의한 촬상 장치(100)는, 렌즈군(101) 등을 포함하는 광학계, 촬상 소자(102), 카메라 신호 처리부인 DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 조작계(107) 및 전원계(108) 등을 갖고 있다. 그리고, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 조작계(107) 및 전원계(108)가 버스 라인(109)를 통하여 상호 접속된 구성으로 되어 있다.
렌즈군(101)은, 피사체로부터의 입사광(상광)을 받아들여서 촬상 소자(102)의 촬상면상에 결상한다. 촬상 소자(102)는, 렌즈군(101)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 촬상 소자(102)로서, 선술한 제 1 내지 제 5 실시형태 또는 적용예에 관한 CMOS 이미지 센서가 사용된다.
표시 장치(105)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(102)에서 촬상된 동화 또는 정지화를 표시한다. 기록 장치(106)는, 촬상 소자(102)에서 촬상된 동화 또는 정지화를, 비디오 테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작계(107)는, 유저에 의한 조작하에서, 본 촬상 장치가 갖는 다양한 기능에 대해 조작 지령을 내린다. 전원계(108)는, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106) 및 조작계(107)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
이와 같은 촬상 장치(100)는, 비디오 카메라나 디지털 스틸 카메라, 나아가서는 휴대전화기 등의 모바일 기기용 카메라 모듈에 적용된다. 그리고, 이 촬상 장치(100)에 있어서, 촬상 소자(102)로서 선술한 제 1, 제 2 실시형태에 관한 CMOS 이미지 센서를 이용할 수 있다. 이들 실시형태에 관한 CMOS 이미지 센서에 의하면, 리셋시의 랜덤 노이즈나 면내 얼룩을 저감하고, 리셋 동작시의 화질 열화를 저감할 수 있기 때문에, 보다 고화질의 촬상 화소를 얻을 수 있다.
본 발명은 2009년 6월 5일자로 일본특허청에 특허출원된 일본특허원 제2009-135666호를 우선권으로 주장한다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러 가지 수정예, 조합예, 부분 조합예, 변경예를 실시할 수 있을 것이다.
10 : CMOS 이미지 센서 11 : 반도체 기판
12 : 화소 어레이부 13 : 수직 구동부
14 : 칼럼 처리부 15 : 수평 구동부
16 : 출력 회로부 17 : 시스템 제어부
20, 20A : 단위 화소 21 : 포토 다이오드
22 : 전송 트랜지스터 23 : 리셋 트랜지스터
24 : 증폭 트랜지스터 25 : 선택 트랜지스터
26 : FD(플로팅 디퓨전/부유 확산 영역)부
29 : 전하 배출 게이트

Claims (20)

  1. 광전 변환부와, 상기 광전 변환부에서 광전 변환된 전하를 일시적으로 축적 또는 보존할 수 있는 불순물 확산 영역과, 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 리셋하는 리셋 트랜지스터를 포함하며, 상기 불순물 확산 영역의 적어도 상기 리셋 트랜지스터측이 공핍화 상태가 되는 불순물 농도를 갖는 단위 화소; 및
    상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을, 상기 불순물 확산 영역의 상기 리셋 트랜지스터측의 공핍화 포텐셜보다도 낮은 제 1의 전압으로부터, 해당 공핍화 포텐셜보다도 높은 제 2의 전압으로 변경시키는 구동 회로를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 불순물 확산 영역은, 그 표층부의 일부가 해당 불순물 확산 영역과 역도전형의 불순물 확산 영역으로 피복되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1항에 있어서,
    상기 단위 화소는, 상기 광전 변환부에서 광전 변환된 전하를 상기 불순물 확산 영역에 전송하는 전송 트랜지스터를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 3항에 있어서,
    상기 구동 회로는, 상기 화소 일괄로 상기 광전 변환부의 축적 전하를 배출하고, 전화소 동일한 기간에서 상기 광전 변환부에서의 광전 변환을 실행하고, 전화소 일괄로 상기 전송 트랜지스터를 통하여 상기 광전 변환부의 축적 전하를 상기 불순물 확산 영역에 전송하는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 4항에 있어서,
    상기 구동 회로는, 전화소 동일한 광전 변환 기간에서, 상기 단위 화소의 행렬형상의 배치의 화소행마다 순차적으로 상기 불순물 확산 영역의 리셋 동작을 실행하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 4항에 있어서,
    상기 단위 화소는, 상기 광전 변환부의 축적 전하를 배출하는 전하 배출 게이트를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 6항에 있어서,
    상기 구동 회로는, 전화소 일괄로 상기 광전 변환부로부터 상기 불순물 확산 영역에 전하를 전송하기 이전에, 상기 단위 화소의 행렬형상의 배치의 화소행마다, 상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을 상기 제 1의 전압으로부터 상기 제 2의 전압으로 변경시킴에 의해 상기 불순물 확산 영역의 리셋 동작을 실행한 것을 특징으로 하는 고체 촬상 장치.
  8. 제 5항 또는 제 7항에 있어서,
    상기 구동 회로는, 복수의 화소행을 1단위로 하여, 해당 단위마다 순차적으로 상기 리셋 동작을 실행하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 6항에 있어서,
    상기 구동 회로는, 상기 전하 배출 게이트에 의해 전화소 일괄로 상기 광전 변환부의 축적 전하를 배출하는 전하 배출 동작을 행하기 이전에, 상기 단위 화소의 행렬형상의 배치의 화소행마다, 상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을 상기 제 1의 전압으로부터 상기 제 2의 전압으로 변경시킴에 의해 상기 불순물 확산 영역의 리셋 동작을 시작하고, 상기 전하 배출 동작을 시간적으로 걸쳐서 해당 리셋 동작을 완료하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제 1항에 있어서,
    상기 단위 화소는, 상기 광전 변환부와 상기 불순물 확산 영역의 사이에, 일시적으로 전하를 보존하는 메모리부를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  11. 제 10항에 있어서,
    상기 불순물 확산 영역은, 상기 메모리부로부터 오버플로우된 전하를 보존하는 것을 특징으로 하는 고체 촬상 장치.
  12. 제 1항에 있어서,
    상기 전압 공급선은, 상기 단위 화소의 행렬형상의 배치에 대해 화소행마다 배선되고, 해당 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 화소행마다 리셋하는 것을 특징으로 하는 고체 촬상 장치.
  13. 제 12항에 있어서,
    상기 단위 화소는, 신호를 판독하는 화소를 선택하는 선택 트랜지스터를 가지며,
    상기 전압 공급선은, 상기 선택 트랜지스터에 대해 구동 신호를 공급하는 신호선인 것을 특징으로 하는 고체 촬상 장치.
  14. 제 13항에 있어서,
    상기 구동 회로는, 상기 신호선을 구동하는 구동 회로이고, 상기 신호선에 대해 상기 구동 신호를 공급함과 함께, 상기 제 1의 전압과 상기 제 2의 전압을 선택적으로 공급하는 것을 특징으로 하는 고체 촬상 장치.
  15. 제 14항에 있어서,
    상기 제 1의 전압은, 상기 구동 신호의 비액티브 레벨과 동전위인 것을 특징으로 하는 고체 촬상 장치.
  16. 제 14항에 있어서,
    상기 제 2의 전압은, 상기 구동 신호의 액티브 레벨과 동전위인 것을 특징으로 하는 고체 촬상 장치.
  17. 광전 변환부와, 상기 광전 변환부에서 광전 변환된 전하를 일시적으로 축적 또는 보존할 수 있는 불순물 확산 영역과, 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 리셋하는 리셋 트랜지스터를 포함하며, 상기 불순물 확산 영역의 적어도 상기 리셋 트랜지스터측이 공핍화 상태가 되는 불순물 농도를 갖는 단위 화소를 포함하는 고체 촬상 장치의 구동에 있어서,
    상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을, 상기 불순물 확산 영역의 상기 리셋 트랜지스터측의 공핍화 포텐셜보다도 낮은 제 1의 전압으로부터, 해당 공핍화 포텐셜보다도 높은 제 2의 전압으로 변경시키는 단계를 포함하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  18. 광전 변환부와, 상기 광전 변환부에서 광전 변환된 전하를 일시적으로 축적 또는 보존할 수 있는 불순물 확산 영역과, 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 리셋하는 리셋 트랜지스터를 갖는 단위 화소가 행렬형상으로 배치되어 이루어지는 고체 촬상 장치의 구동 방법에 있어서,
    전화소 동일한 광전 변환 기간에서, 화소행마다 순차적으로 상기 불순물 확산 영역의 리셋 동작을 실행하는 단계를 포함하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  19. 제 18항에 있어서,
    상기 불순물 확산 영역의 리셋 동작을, 상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을, 상기 불순물 확산 영역의 상기 리셋 트랜지스터측의 공핍화 포텐셜보다도 낮은 제 1의 전압으로부터, 해당 공핍화 포텐셜보다도 높은 제 2의 전압으로 변경시키는 것에 의해 실행하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  20. 광전 변환부와, 상기 광전 변환부에서 광전 변환된 전하를 일시적으로 축적 또는 보존할 수 있는 불순물 확산 영역과, 전압 공급선의 전압에 의해 상기 불순물 확산 영역을 리셋하는 리셋 트랜지스터를 포함하며, 상기 불순물 확산 영역의 적어도 상기 리셋 트랜지스터측이 공핍화 상태가 되는 불순물 농도를 갖는 단위 화소; 및
    상기 리셋 트랜지스터가 온 하고 있는 기간에, 상기 전압 공급선의 전압을, 상기 불순물 확산 영역의 상기 리셋 트랜지스터측의 공핍화 포텐셜보다도 낮은 제 1의 전압으로부터, 해당 공핍화 포텐셜보다도 높은 제 2의 전압으로 변경시키는 구동 회로를 포함하는 것을 특징으로 하는 고체 촬상 장치를 갖는 전자기기.
KR1020100048450A 2009-06-05 2010-05-25 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기 KR101679858B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009135666A JP5251736B2 (ja) 2009-06-05 2009-06-05 固体撮像装置、固体撮像装置の駆動方法および電子機器
JPJP-P-2009-135666 2009-06-05

Publications (2)

Publication Number Publication Date
KR20100131353A true KR20100131353A (ko) 2010-12-15
KR101679858B1 KR101679858B1 (ko) 2016-11-25

Family

ID=42269478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048450A KR101679858B1 (ko) 2009-06-05 2010-05-25 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기

Country Status (6)

Country Link
US (3) US8854518B2 (ko)
EP (1) EP2262226B1 (ko)
JP (1) JP5251736B2 (ko)
KR (1) KR101679858B1 (ko)
CN (1) CN101909167B (ko)
TW (1) TWI430662B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077156A (ko) * 2013-11-18 2016-07-01 가부시키가이샤 니콘 고체 촬상 소자 및 촬상 장치
KR20210009304A (ko) * 2018-05-16 2021-01-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5542091B2 (ja) * 2010-05-18 2014-07-09 富士フイルム株式会社 固体撮像素子及び撮像装置
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP5585232B2 (ja) * 2010-06-18 2014-09-10 ソニー株式会社 固体撮像装置、電子機器
JP5771079B2 (ja) * 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
JP5697371B2 (ja) 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5751766B2 (ja) * 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5656484B2 (ja) 2010-07-07 2015-01-21 キヤノン株式会社 固体撮像装置および撮像システム
CN101917538B (zh) * 2010-08-26 2012-09-12 北京思比科微电子技术股份有限公司 Cmos图像传感器像素采样方法
KR20120029840A (ko) * 2010-09-17 2012-03-27 삼성전자주식회사 이미지 센서의 구동 방법
WO2012105259A1 (ja) * 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
JP5821315B2 (ja) * 2011-06-21 2015-11-24 ソニー株式会社 電子機器、電子機器の駆動方法
JP6115982B2 (ja) * 2011-07-04 2017-04-19 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP2013123000A (ja) 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
WO2014002365A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
CN103779365B (zh) * 2012-10-19 2016-06-22 比亚迪股份有限公司 宽动态范围像素单元、其制造方法及其构成的图像传感器
JP6108884B2 (ja) * 2013-03-08 2017-04-05 キヤノン株式会社 光電変換装置及び撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
CN105100655B (zh) * 2014-05-08 2018-05-29 恒景科技股份有限公司 像素电路
JP6521586B2 (ja) * 2014-07-31 2019-05-29 キヤノン株式会社 固体撮像素子および撮像システム
JP6341796B2 (ja) * 2014-08-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104269422B (zh) * 2014-10-17 2017-05-24 北京思比科微电子技术股份有限公司 全局曝光方式的图像传感器像素结构及其工作方法
JP6399301B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 固体撮像装置およびその製造方法
JP2016178408A (ja) * 2015-03-19 2016-10-06 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
US10326948B2 (en) * 2015-04-24 2019-06-18 Canon Kabushiki Kaisha Radiation imaging apparatus, radiation imaging system, and control method for radiation imaging apparatus
CN113099140A (zh) * 2015-09-30 2021-07-09 株式会社尼康 摄像元件及电子相机
JP6969539B2 (ja) * 2016-03-31 2021-11-24 ソニーグループ株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP2018082295A (ja) 2016-11-16 2018-05-24 キヤノン株式会社 撮像装置及び撮像システム
WO2019009023A1 (ja) * 2017-07-05 2019-01-10 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019024075A (ja) * 2017-07-24 2019-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
US10367018B2 (en) * 2017-11-08 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and manufacturing method thereof
JP7134911B2 (ja) * 2019-04-22 2022-09-12 キヤノン株式会社 固体撮像素子および撮像システム
CN112399103B (zh) * 2019-08-12 2022-07-05 天津大学青岛海洋技术研究院 一种用于tof图像传感器的复位噪声抑制方法
CN112071254B (zh) * 2020-09-18 2023-12-26 京东方科技集团股份有限公司 一种时序控制的方法、平板探测器及影像设备
KR20220134324A (ko) * 2021-03-26 2022-10-05 삼성전자주식회사 이미지 센서

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06245144A (ja) * 1993-02-16 1994-09-02 Matsushita Electron Corp 固体撮像装置の駆動方法
JP3874135B2 (ja) 1997-12-05 2007-01-31 株式会社ニコン 固体撮像素子
US6489643B1 (en) * 1998-06-27 2002-12-03 Hynix Semiconductor Inc. Photodiode having a plurality of PN junctions and image sensor having the same
JP3191793B2 (ja) * 1999-01-28 2001-07-23 日本電気株式会社 電荷検出装置
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
KR20010112377A (ko) * 2000-02-04 2001-12-20 롤페스 요하네스 게라투스 알베르투스 센서 소자 및 이를 포함하는 이미지 센서
JP3856283B2 (ja) * 2000-02-14 2006-12-13 シャープ株式会社 固体撮像装置および撮像装置の駆動方法
JP2004015291A (ja) 2002-06-05 2004-01-15 Sony Corp 固体撮像装置及びその駆動方法
JP2004273640A (ja) * 2003-03-06 2004-09-30 Sony Corp 固体撮像素子及びその製造方法
US7391066B2 (en) * 2003-04-25 2008-06-24 Micron Technology, Inc. Imager floating diffusion region and process for forming same
US7115855B2 (en) * 2003-09-05 2006-10-03 Micron Technology, Inc. Image sensor having pinned floating diffusion diode
JP4128947B2 (ja) 2003-12-19 2008-07-30 株式会社東芝 固体撮像装置
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
US7399951B2 (en) * 2005-03-29 2008-07-15 Konica Minolta Holdings, Inc. Solid-state image-sensing device
JP4807014B2 (ja) * 2005-09-02 2011-11-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2007074435A (ja) 2005-09-07 2007-03-22 Funai Electric Co Ltd 固体撮像装置およびその駆動方法
JP2007208840A (ja) 2006-02-03 2007-08-16 Fujifilm Corp 固体撮像素子
JP2008099066A (ja) * 2006-10-13 2008-04-24 Olympus Corp 固体撮像装置
JP5020593B2 (ja) 2006-10-16 2012-09-05 株式会社日立ソリューションズ 外国語学習通信システム
JP5255790B2 (ja) 2007-02-14 2013-08-07 富士フイルム株式会社 撮像装置
KR100910936B1 (ko) * 2007-08-09 2009-08-06 (주)실리콘화일 영상감도 및 다이내믹 레인지를 향상시키는 단위픽셀

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077156A (ko) * 2013-11-18 2016-07-01 가부시키가이샤 니콘 고체 촬상 소자 및 촬상 장치
KR20210009304A (ko) * 2018-05-16 2021-01-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치
US11923385B2 (en) 2018-05-16 2024-03-05 Sony Semiconductor Solutions Corporation Solid-state imaging device and solid-state imaging apparatus

Also Published As

Publication number Publication date
US20100309357A1 (en) 2010-12-09
JP5251736B2 (ja) 2013-07-31
EP2262226B1 (en) 2014-04-23
US20150264282A1 (en) 2015-09-17
EP2262226A1 (en) 2010-12-15
TWI430662B (zh) 2014-03-11
US9479715B2 (en) 2016-10-25
CN101909167B (zh) 2013-08-07
JP2010283629A (ja) 2010-12-16
KR101679858B1 (ko) 2016-11-25
US9071780B2 (en) 2015-06-30
US20140368709A1 (en) 2014-12-18
US8854518B2 (en) 2014-10-07
TW201119374A (en) 2011-06-01
CN101909167A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101679858B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기
US9749557B2 (en) Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same
JP5637384B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
US9438840B2 (en) Solid-state image capturing apparatus, driving method thereof and electronic apparatus
US9961284B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
KR101617887B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US8890982B2 (en) Solid-state imaging device and driving method as well as electronic apparatus
JP5568880B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8917341B2 (en) Solid-state image pickup apparatus, driving method for solid-state image pickup apparatus and electronic device
JP5601001B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
US8743252B2 (en) Solid-state imaging device for high density CMOS image sensor, and driving method thereof
JP2014060519A (ja) 固体撮像素子及びその制御方法、並びに電子機器
JP2012119349A (ja) 固体撮像装置とその駆動方法、及び電子機器
KR20120067286A (ko) 고체 촬상 소자, 구동 방법, 및 전자 기기
JP2006093517A (ja) 固体撮像装置
JP2011061522A (ja) Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置
JP2011216961A (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2011188530A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010278795A (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant