JP2004015291A - 固体撮像装置及びその駆動方法 - Google Patents

Abstract

【課題】光電変換部から蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出す。
【解決手段】２次元画素アレイを構成する各画素に光電変換部（フォトゲート部）３０を有するＣＭＯＳイメージセンサにおいて、フローティングゲート（ＦＧ）による信号検出部２０を設ける。そして、光電変換部３０で発生した光電荷をフローティングゲート下に転送し、信号検出を行った後、その電荷を再び光電変換部へ逆転送することにより、光電荷の蓄積状態を継続したまま、蓄積時間の異なる複数のデータを取り出せるようにした。これにより、フローティングデフュージョンを用いない暗電流の少ない画素構造で、２次元画素アレイの適正な同時多重露光を実現できる。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置及びその駆動方法に関し、特に蓄積時間の異なる複数のデータを取り出すための構成及び方法に関するものである。
【０００２】
【従来の技術】
従来より、撮像画素の受光部にフォトゲートを用いた固体撮像装置としては、例えば、「「高速非破壊中間撮像ＣＭＯＳイメージセンサの設計と試作」　Ｄｗｉ　Ｈａｎｄｏｋｏ、川人祥二、田所嘉昭、松澤昭：映像情報メディア学会誌　Ｖｏｌ．５５，　Ｎｏ．２，ｐｐ．２６４　−　２７０　（２００１）」（以下、文献１という）の「図４」に開示され、その「２．２　　双方向多重電荷転送ＡＰＳ」の章に説明された駆動方式を用いるものが知られている。
この構造では、フォトゲートの下で発生した光電荷をフローティングディフュージョンに転送して信号検出を行い、そのフローティングディフュージョンからフォトゲートの方に電荷を逆転送する機構を設けている。
これにより、複数の蓄積時間で画像を取得する必要がある場合、長い方の蓄積時間に対応するデータを取得する際、短い方の蓄積期間に蓄積された光電荷を捨てることなく、蓄積時間を延長する形で電荷を蓄積していくことができる。
このため、複数の蓄積時間を同一のフレームで実現できることになる。なお、この場合、短い方の蓄積時間は、長い方の蓄積時間の一部を切り出したのと同等のものとなる。
【０００３】
また、フォトダイオードの信号電荷を読み出す従来の構造としては、米国特許ＵＳ　６，３６９，７３７　Ｂ１号の「　Ｆｉｇｕｒｅ　１０」（以下、文献２という）に開示されたものが知られている。
図１０は、この文献２に開示される回路を示す回路図である。
この回路は、４つの画素を構成するフォトダイオードＤ０〜Ｄ３からＭＯＳトランジスタＭ１〜Ｍ８を介して読み出されたアナログ信号をコンパレータ（Ｍ９〜Ｍ１７、Ｍ２１）１０２及びラッチ（Ｍ１８〜Ｍ２０）１０４で構成されるＡ／Ｄ変換器１００によってデジタル信号に変換するものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記文献１に係る従来技術では、電荷の検出にフローティングディフュージョンを用いているので、ｐｎ接合リーク等の影響により、電荷を検出部に転送した際に信号が劣化してしまうという問題があった。
【０００５】
また、上記文献２に係る従来技術では、４つの画素で１つのＡ／Ｄ変換器１００を共有すること、及びフレーム内同時シャッタを実現するために、フォトダイオードＤ０〜Ｄ３とＡ／Ｄ変換器１００の入力端子との間にスイッチ（Ｍ１〜Ｍ４）を設けている。
しかし、このようなスイッチを介した信号電荷の読み出しは、破壊読み出しとなるため、１つのフレームで複数の蓄積時間を実現することはできず、複数の蓄積時間によるデータを取得するためには、異なるフレームのデータを用いなければならない。
従って、
（１）複数蓄積時間データの間の時間的なずれが大きい、
（２）１フレームの中で設定できる最長の蓄積時間を、１フレームの長さ一杯に取ることができず、その分感度が落ちる、
という問題があった。
【０００６】
そこで本発明の目的は、光電変換部から蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができる固体撮像装置及びその駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明の固体撮像装置は半導体基板上に形成される複数の画素に、受光量に応じた信号電荷を生成する光電変換部と、光電変換部によって生成された信号電荷を蓄積する信号検出部と、前記光電変換部の信号電荷を前記信号検出部に転送する転送部と、前記信号検出部で検出された画素信号を出力する読み出し部と、前記信号検出部に設けられたフローティングゲート電極と、前記光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、前記フローティングゲート電極下に転送された信号電荷を前記フォトゲート型光電変換部に逆転送する制御手段とを有することを特徴とする。
【０００８】
また本発明は、固体撮像装置による撮像部を有する電子機器において、前記固体撮像装置が半導体基板上に形成される複数の画素に、受光量に応じた信号電荷を生成する光電変換部と、光電変換部によって生成された信号電荷をフローティングゲート電極下部に蓄積する信号検出部と、前記光電変換部の信号電荷を前記信号検出部に転送する転送部と、前記信号検出部で検出された画素信号を出力する読み出し部を設けて構成され、前記フォトゲート型光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、前記フローティングゲート電極下に転送された信号電荷を前記光電変換部に逆転送する制御手段を有することを特徴とする。
【０００９】
また本発明は、半導体基板上に形成される複数の画素に、受光量に応じた信号電荷を生成する光電変換部と、光電変換部によって生成された信号電荷を蓄積する信号検出部と、前記光電変換部の信号電荷を前記信号検出部に転送する転送部と、前記信号検出部で検出された画素信号を出力する読み出し部を設けた固体撮像装置の駆動方法であって、前記信号検出部にフローティングゲート電極を設け、前記光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、前記フローティングゲート電極下に転送された信号電荷を前記光電変換部に逆転送するようにしたことを特徴とする。
【００１０】
本発明の固体撮像装置及びその駆動方法では、光電変換部によって生成された信号電荷を検出するための信号検出部をフローティングゲート電極を含んで構成し、光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、このフローティングゲート電極下に転送された信号電荷をフォトゲート型光電変換部に逆転送するようにしたことから、信号検出部による信号検出後も光電変換部の電位を保持でき、非破壊状態での信号検出を繰り返し行えるとともに、信号検出部をフローティングデフュージョンで構成する場合に比べて暗電流を抑制できる。
この結果、光電変換部から蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができ、例えば多重露光による高ダイナミックレンジ画像を容易に撮像することが可能であり、かつ、暗電流によるノイズの発生を低減した撮像画像を得ることができる。
また、このような固体撮像装置が搭載されるカメラ装置や携帯通信端末等の各種電子機器について、撮像機能の向上を図ることができ、製品価値の向上を図ることが可能となる。
【００１１】
【発明の実施の形態】
以下、本発明による固体撮像装置及びその駆動方法の実施の形態例について説明する。
本実施の形態例では、フォトゲート型光電変換部を有するＣＭＯＳイメージセンサにおいて、フォトゲートの下で発生した光電荷をフローティングゲート下に転送し、信号検出を行った後、その電荷を再びフォトゲートの下へ逆転送することにより、光電荷の蓄積状態を継続したまま、蓄積時間の異なる複数のデータを取り出せるようにし、フローティングデフュージョンを用いない暗電流の少ない画素構造で、２次元画素アレイの適正な同時多重露光を実現したものである。
【００１２】
（第１の実施の形態）
図１は本発明の第１の実施の形態によるＣＭＯＳイメージセンサの構成例と動作例を示す説明図であり、図１（Ａ）が受光部周辺の素子構造を示し、図１（Ｂ）の（１）から（６）が本例のＣＭＯＳイメージセンサにおいて同時多重露光動作を行った場合の受光部周辺の状態遷移を示している。
また、図２は図１に示す同時多重露光動作における各信号のタイミングを示すタイミングチャートである。
まず、図１（Ａ）に示すように、本発明の第１の実施の形態によるＣＭＯＳイメージセンサは半導体基板１０に設けたＰ型ウェル領域１０Ａ中に、フローティングゲート（ＦＧ）による信号検出部２０、フォトゲート部３０、リセット部４０、信号転送部５０、及び信号読み出し部６０等を設けたものである。
【００１３】
ここで、信号検出部２０は、半導体基板１０と上部電極２１との間にフローティングゲート電極２２を配置したものであり、このフローティングゲート電極２２の下層に電荷を蓄積することで、その電位をフローティングゲート電極２２から読み出すことにより、蓄積電荷量を検出するものである。
なお、上部電極２１には一定のバイアス電圧（ＶＦＧＢ）が印加され、フローティングゲート電極２２は、信号読み出し部６０のソースフォロア等による増幅トランジスタ６１のゲートに接続されている。
また、フォトゲート部３０は、半導体基板１０に形成したフォトゲートトランジスタのゲート３１に光を受光することにより、その光量に応じた電荷をゲートの下層に蓄積するものである。なお、フォトゲート部３０のゲート３１には、駆動電圧ＰＧが供給されている。
【００１４】
また、リセット部４０は、フォトゲート部３０による蓄積電荷を電源電圧にリセットするものであり、フォトゲート部３０に隣接するリセットゲート電極４１と、Ｎ＋型ドレイン領域４２とを設けたものである。リセットゲート電極４１には、リセットゲートパルスＰＲＳＴが入力され、このパルスＰＲＳＴによってリセットゲートが開き、フォトゲート部３０による蓄積電荷がＮ＋型ドレイン領域４２に排出される。
また、信号転送部５０は、フォトゲート部３０と信号検出部２０との間に転送電極５１を配置したものであり、この転送電極５１に転送ゲートパルスＴＲを印加することにより、フォトゲート部３０と信号検出部（フローティングゲート）２０との間で信号電荷の転送及び逆転送を行うようになっている。
また、信号読み出し部６０は、上述のように信号検出部２０のフローティングゲート電極２２の電位変動に対応する電圧信号を出力する増幅トランジスタ６１と、読み出し画素選択を行う選択トランジスタ６２とを有するものであり、選択パルスＳＥＬがオンした時に、増幅トランジスタ６１による検出信号を読み出し信号線（垂直信号線）６３に出力する。
【００１５】
このような素子構造において、フォトゲート部３０は駆動電圧ＰＧが“Ｈ”のときに、信号電荷をゲート下に蓄積する。そして、この電荷を転送するときは、駆動電圧ＰＧを“Ｌ”にする。
一方、信号検出部２０は、上部電極２１のバイアス電圧（ＶＦＧＢ）によって中間的なポテンシャル（駆動電圧ＰＧの電位が“Ｈ”のときと、“Ｌ”のときのフォトゲート下のポテンシャルのほぼ中間）にバイアスされている。
したがって、フォトゲート部３０の駆動電圧ＰＧを“Ｈ”にすると、信号検出部２０側に転送した信号電荷をフォトゲート部３０に逆転送できる。
【００１６】
次に、このような本例のＣＭＯＳイメージセンサにおける具体的な動作を図１（Ｂ）及び図２を用いて説明する。
（１）まず、フォトゲート部３０の駆動電圧ＰＧを“Ｈ”とした状態で転送ゲートパルスＴＲとリセットゲートパルスＰＲＳＴを共に“Ｈ”にして、フォトゲート部３０及び信号検出部２０の不要電荷をＮ＋型ドレイン領域４２に排出する。この後、リセットゲートパルスＰＲＳＴが“Ｌ”になった時点から第１の蓄積期間が始まる。
（２）次にフォトゲート部３０の駆動電圧ＰＧを“Ｈ”に保ち、光電荷をフォトゲート部３０の下層領域にためる。
（３）第１の蓄積期間終了時に、転送ゲートパルスＴＲを“Ｈ”にすると共に、駆動電圧ＰＧを“Ｌ”にして、フォトゲート部３０の下層領域の電荷を信号検出部５０に転送する。
（４）信号検出部２０に転送された電荷は一時ここに保持される。それと共に、フォトゲート部３０のゲート電位は再び“Ｈ”となって第２の蓄積期間が開始され、光電荷の蓄積が継続される。
このような（１）〜（４）の動作により、２次元画素アレイのリセット及び露光は全画素同時に行われ、全画素に対する同時シャッタが実現できている。
【００１７】
（４）’信号検出部２０に保持されている信号電荷は、フローティングゲート電極２２を介してシリアルに読み出される。フローティングゲート電極２２の下層のチャネル領域にたまっている電荷が多い程、フローティングゲート電極２２の電位は低くなるので、これをソースフォロワのゲートに入力してやることで、信号レベルが出力される。
実際には２次元画素アレイの行ごとに選択パルスＳＥＬを“Ｈ”にし、ソースフォロワの出力を行う。
【００１８】
（５）フローティングゲート電極２２の信号電位を読み終わったら、転送ゲートパルスＴＲを“Ｈ”にしてフローティングゲート電極２２の下層チャネル領域に保持されていた電荷をフォトゲート部３０側へ逆転送する。これにより、第１の蓄積期間にためられていた電荷と、第２の蓄積期間で蓄積中の電荷とを加算することになる。
（６）フローティングゲートの電荷をフォトゲート部３０に転送し終わったら、フローティングゲートのリセットレベルをチャネルに電荷が無い状態として読み出す。
実際のデータは、上記（４）’の信号レベルと、この無信号状態の差分を取って出力される（ＣＤＳ（相関二重サンプリング））。電荷の完全転送ができていれば、ＫＴＣノイズも除去できている。
この（４）’〜（６）の動作は、読出しのアクセスに合わせて行単位で行うことになるが、蓄積される画像は同時シャッタになっている。なぜならば、これらの動作が終了した時点で、フォトゲート部３０に蓄積されている電荷量は、単純に第１の蓄積期間と第２の蓄積期間の光電荷の合計となっており、それぞれは同時シャッタのタイミングで蓄積されているためである。
【００１９】
また、第２の蓄積期間終了時にも、同様にしてデータの読出しが行われる。図２は、第２の蓄積期間がこのフレーム最後の蓄積期間となる場合として示されているが、この場合、上記（５）の逆転送の期間に、リセットゲートパルスＰＲＳＴも“Ｈ”にして、上記（１）と同様に、フォトゲート部３０及び信号検出部２０の全ての電荷を排出している。必要であれば、引き続き第３の蓄積期間、第４の蓄積期間と続けても良い。
【００２０】
なお、以上の説明では、上記（３）の時点でフォトゲート部３０の下層の電荷を信号検出部２０に転送した後、すぐに第２の蓄積期間を開始するように説明した。しかし、（４）’〜（６）の読出し動作を全ての画素で終了するまでは、フォトゲート部３０の下層の電荷を再び信号検出部２０に転送することはできない。これは、第２の蓄積期間をデータ読出しのスキャニングにかかる時間よりも短くはできないことを意味する。この問題を解消するため、図２のパルスパターンでは、（４）の期間が開始して、しばらくしてからリセットゲートパルスＰＲＳＴを立て、一度フォトゲート部３０の下層の電荷をドレイン４２に排出している。この動作をすることによって、第２の蓄積時間にデータ読出しのスキャニングよりも短い時間を設定できることになる。
【００２１】
（第２の実施の形態）
上述した図２の（１）不要電荷排出の動作では、転送ゲートパルスＴＲとリセットゲートパルスＰＲＳＴを同時に“Ｈ”にしているが、この場合、フローティングゲート下のチャネルからドレインまでの電界がなだらかになり、電荷の排出が高速に行えないという懸念がある。
これを解決するためには、電荷排出時のパルスパターンを例えば図３に示すように変更することが有効である。
まず、リセットゲートＰＲＳＴを“Ｈ”にすると共にフォトゲート部３０の駆動電圧ＰＧを“Ｌ”にすることにより、フォトゲート部３０の下層の電荷をドレイン４２に排出する。
その後、フォトゲート部３０の駆動電圧ＰＧを“Ｈ”にしてから転送ゲートパルスＴＲを“Ｈ”にすることで、フローティングゲート下のチャネルの電荷がフォトゲート部３０に転送される。そこで、これを再びドレイン４２に掃き出すという動作を行っている。
このようにすれば、常に高い電界で電荷を転送することができる。
【００２２】
（第３の実施の形態）
図４は本発明の第３の実施の形態によるＣＭＯＳイメージセンサの構成例と動作例を示す説明図である。
図４（Ａ）に示す画素構造は、図１に示す例からトランジスタを１つ減らしたものである。
図１に示す回路構成では、画素出力選択のために選択パルスＳＥＬを入れる画素選択トランジスタ６２を設けていたが、図４に示す回路構成では、フローティングゲート電極２２に一定電位を与えていた上部電極２１に画素選択トランジスタの役割を兼ねさせている。選択パルスＳＥＬによって上部電極２１への印加電圧を変化させて画素選択を行う。
なお、動作は図１（Ｂ）の例と殆ど同じであり、パルスパターンも図２に示すものと同じである。
【００２３】
また、フローティングゲート電極下のポテンシャルは、選択パルスＳＥＬが“Ｌ”のときに中間的なポテンシャル（駆動電圧ＰＧの電位が“Ｈ”のときと、“Ｌ”のときのフォトゲート下のポテンシャルのほぼ中間）となるようになっている。
また、画素内の増幅トランジスタ６１はソースフォロワ接続の構成になっており、垂直信号線６３に現れる電位は、いわゆる　Ｗｉｎｎｅｒ　Ｔａｋｅｓ　Ａｌｌで決まる。すなわち、全ての行の中で一番高いゲート電位を持つソースフォロワ接続の出力が有効になる。
そこで、データ読出しの時には、選択された行の選択パルスＳＥＬのみが“Ｈ”となることにより、フローティングゲートの電位を上げる。これにより、選択行のフローティングゲートの電圧レベルが読み出される。また、無信号レベルの読出しも同様である。なお、このような機能を有する回路を　Ｗｉｎｎｅｒ　Ｔａｋｅｓ　Ａｌｌ回路というものとする。
【００２４】
（第４の実施の形態）
図５は本発明の第４の実施の形態によるＣＭＯＳイメージセンサの構成例と動作例を示す説明図である。
上述の各実施の形態では、選択パルスＳＥＬが二値で変化するように説明したが、図５に示すように、選択パルスＳＥＬを三値駆動としてもよい。
この場合、通常は、選択パルスＳＥＬはＭ（中間電位）状態を取っているものとし、そのときのフローティングゲート電極下が中間的なポテンシャル（駆動電圧ＰＧの電位が“Ｈ”のときと、“Ｌ”のときのフォトゲート下のポテンシャルのほぼ中間）となるようにする。
図５（Ｂ）の（１）や（５）のタイミングで示すように、信号検出部２０から電荷をフォトゲート部３０側に転送するときには、選択パルスＳＥＬを“Ｌ”にして、フォトゲート部３０と信号検出部２０との間のポテンシャル勾配を大きくしてやる。また、行読出しの選択時のみでなく、上記（３）のフォトゲート部３０から信号検出部２０への電荷転送時にも選択パルスＳＥＬを“Ｈ”にしてやることでフォトゲート部３０と信号検出部２０との間のポテンシャル勾配を大きくしてやる。これにより、電荷の完全転送の実現が容易になる。
【００２５】
（第５の実施の形態）
図６は本発明の第５の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
図６に示す画素構造は、図１（Ａ）の例に対して暗電流等への耐性を強くしたものである。すなわち、不純物拡散の構造を埋込みＣＣＤと同様の埋込みチャネル素子構造とし、ｎ型領域１０ＢによりＰ型ウェル領域１０Ａを深い位置に形成することにより、シリコン界面での暗電流リークの影響を避けることができる。
従って、電荷の保持、転送等の時に信号が劣化するのを防ぐことができ、また温度の上昇等によりＳ／Ｎが劣化するのを防ぐことができる。
【００２６】
（第６の実施の形態）
図７は本発明の第６の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
図７に示す画素構造は、図１（Ａ）の例に対してフローティングゲート電極側にリセットトランジスタ６４を追加したものである。
図１（Ａ）の画素構造では、フローティングゲート電極の電位が低くなってしまうと、ソースフォロワトランジスタ６１からの出力が正常に行われなくなるという懸念があるが、リセットスイッチ６４を入れて、無信号状態の電位を高く設定しておくと、ソースフォロワで出力するレンジを広くすることができる。
すなわち、信号レンジを広げることができる。また、無信号状態の出力を均一にすることができるので、出力回路のばらつきを抑えることも容易になる。
【００２７】
（第７、第８の実施の形態）
図８は本発明の第７の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図であり、図９は本発明の第８の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
図８に示す画素構造は、図１（Ａ）の例に対して画素内（複数の画素で共有する構成を含む）にＡ／Ｄ変換器７０を設け、検出信号をデジタル出力するようにしたものである。なお、Ａ／Ｄ変換器７０は、選択パルスＳＥＬを入力して起動し、フローティングゲート電極２２からのアナログ検出信号をデジタル信号に変換して出力する。
【００２８】
また、図９に示す画素構造は、図１（Ａ）の例に対して画素内（複数の画素で共有する構成を含む）にコンパレータ８１とラッチ８２によるＡ／Ｄ変換器を設け、上記文献２による従来例（図１０）に近い構成としたものである。
コンパレータ８１には反転入力端子に検出信号が、非反転入力にランプ信号ＲＡＭＰが入力されている。また、コンパレータ８１の負帰還ループにはトランジスタ８３が挿入され、ＰＲＳＴ信号によって制御される。
また、ラッチ８２はＤフリップフロップよりなり、コンパレータ８１の比較結果がオン、オフするタイミングに応じて、ＢＩＴＸクロック出力のオン、オフを切り換える。したがって、コンパレータ８１に入力される画素信号レベルに応じて比較結果のオン、オフタイミングが変動し、それに応じたクロック数がラッチ８２より出力される。
【００２９】
このような図９の構造では、プリセットゲートパルスＰＲＳＴで電荷をドレインに排出するのに合わせて、コンパレータ８１に入力するランプ信号ＲＡＭＰの値をＡ／Ｄ変換レンジの最大値にしておき、フローティングゲート電極２２の電位をこの値にリセットする。
このようにすることで、フローティングゲート電極２２の電位はコンパレータ８１の画素間ばらつきを吸収する形でリセットされる。その後は図１と同様の駆動によりデータを読み出して、上記文献２による従来例と同様にしてＡ／Ｄ変換を行い、その結果を選択パルスＳＥＬによって出力すればよい。
【００３０】
図８及び図９に示すような構成とすることにより、画素からデジタル信号を出力する構成において以下のことが実現できる。
（１）複数蓄積期間のデータをデータ間の時間的ずれ無く取り出すことができる。
（２）１フレームの中で設定できる最長の蓄積時間を１フレームの長さ一杯に取ることができる。
（３）蓄積される画像は全画素同時シャッタで処理できる。
（４）後段のＣＤＳによりＫＴＣノイズも除去することができる。
（６）電荷の保持、転送等の時に信号が劣化するのを防ぐことができる。
（７）温度の上昇等によりＳ／Ｎが劣化するのを防ぐことができる。
また、この構成では、ＶＦＧＢの上部電極２１が無い構造でも同様の動作を期待することができる。
【００３１】
以上のように、本実施の形態を適用することによって次のような効果を得ることが可能となる。
（１）蓄積時間が異なる複数のデータを、データ間の時間的なずれを生じることなく取り出すことができる（具体的には、短蓄積時間データは長蓄積時間データの最初の部分を切り出したのと同等なタイミングとなる）。
（２）また、１フレームの中で設定できる最長の蓄積時間を１フレームの長さ一杯に取ることができる。
（３）さらに、蓄積される画像は全画素同時シャッタにできる。
（４）ＣＤＳによりＫＴＣノイズも除去することができる。
（５）電荷の保持、転送等の時に信号が劣化するのを防ぐことができる。
（６）温度の上昇等によりＳ／Ｎが劣化するのを防ぐことができる。
【００３２】
なお、以上は各例はＣＭＯＳイメージセンサの場合について説明したが、本発明は類似の素子構造を有する各種の固体撮像装置に適用し得るものである。
また、上述の説明では、ＣＭＯＳイメージセンサ単体の素子構造及び駆動方法として説明したが、同様の素子構造及び駆動方法を、例えば各種デジタルカメラ装置、携帯通信端末やパソコンといった各種の電子機器の撮像部に適用することにより、これら電子機器の機能の向上に寄与し得るものであり、したがって、上述のような素子構造及び駆動方法を採用した固体撮像装置を有する電子機器についても、本発明の範囲に含まれるものとする。
【００３３】
【発明の効果】
以上説明したように本発明の固体撮像装置及びその駆動方法によれば、光電変換部によって生成された信号電荷を検出するための信号検出部をフローティングゲート電極を含んで構成し、光電変換部からフローティングゲート電極への信号電荷の転送と、フローティングゲート電極から光電変換部への信号電荷の逆転送を可能としたことから、フローティングゲート電極側での信号検出後も信号電荷の逆転送によって型光電変換部の電位を保持でき、非破壊状態での信号検出を繰り返し行えるとともに、信号検出部をフローティングデフュージョンで構成する場合に比べて暗電流を抑制できる。
したがって、光電変換部から蓄積時間の異なる複数のデータを時間的なずれを含むことなく取り出すことができ、例えば多重露光による高ダイナミックレンジ画像を容易に撮像することが可能であり、かつ、暗電流によるノイズの発生を低減した撮像画像を得ることができる。
また、このような固体撮像装置を搭載した電子機器では撮像機能の向上によって製品価値の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＣＭＯＳイメージセンサの構成例と動作例を示す説明図である。
【図２】図１に示す同時多重露光動作における各信号のタイミングを示すタイミングチャートである。
【図３】本発明の第２の実施の携帯による同時多重露光動作における各信号のタイミングを示すタイミングチャートである。
【図４】本発明の第３の実施の形態によるＣＭＯＳイメージセンサの構成例と動作例を示す説明図である。
【図５】本発明の第４の実施の形態によるＣＭＯＳイメージセンサの構成例と動作例を示す説明図である。
【図６】本発明の第５の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
【図７】本発明の第６の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
【図８】本発明の第７の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
【図９】本発明の第８の実施の形態によるＣＭＯＳイメージセンサの構成例を示す説明図である。
【図１０】従来例によるＡＤ変換器の構成例を示す回路図である。
【符号の説明】
１０……半導体基板、２０……信号検出部、２１……上部電極、２２……フローティングゲート電極、３０……フォトゲート部、４０……リセット部、５０……信号転送部、６０……信号読み出し部、６１……増幅トランジスタ、６２……選択トランジスタ。

Claims (18)

1. 半導体基板上に形成される複数の画素に、受光量に応じた信号電荷を生成する光電変換部と、該光電変換部によって生成された信号電荷を蓄積する信号検出部と、前記光電変換部の信号電荷を前記信号検出部に転送する転送部と、前記信号検出部で検出された画素信号を出力する読み出し部と、
   前記信号検出部に設けられたフローティングゲート電極と、
   前記光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、前記フローティングゲート電極下に転送された信号電荷を前記フォトゲート型光電変換部に逆転送する制御手段とを有する、
   ことを特徴とする固体撮像装置。
2. 前記読み出し部は、前記フローティングゲート電極の電位を検出する増幅器を含むことを特徴とする請求項１記載の固体撮像装置。
3. 前記読み出し部は、前記フローティングゲート電極の電位を検出するＡ／Ｄ変換器を含むことを特徴とする請求項１記載の固体撮像装置。
4. 前記画素に前記光電変換部の信号電荷をリセットするリセット部を設けたことを特徴とする請求項１記載の固体撮像装置。
5. 前記信号検出部は、前記フローティングゲート電極の上層に定電位を印加した上部電極を有することを特徴とする請求項１記載の固体撮像装置。
6. 前記読み出し部に、前記上部電極に画素選択パルスを印加させることによって構成される画素選択スイッチを設けたことを特徴とする請求項５記載の固体撮像装置。
7. 前記読み出し部にトランジスタのソースフォロワ接続によるＷｉｎｎｅｒ　Ｔａｋｅｓ　Ａｌｌ　回路を設けたことを特徴とする請求項１記載の固体撮像装置。
8. 前記画素の半導体基板内拡散構造を埋込みチャネル素子構造としたことを特徴とする請求項１記載の固体撮像装置。
9. 前記フローティングゲート電極にリセットスイッチを接続したことを特徴とする請求項１記載の固体撮像装置。
10. 固体撮像装置による撮像部を有する電子機器において、
    前記固体撮像装置が半導体基板上に形成される複数の画素に、受光量に応じた信号電荷を生成する光電変換部と、該光電変換部によって生成された信号電荷をフローティングゲート電極下部に蓄積する信号検出部と、前記光電変換部の信号電荷を前記信号検出部に転送する転送部と、前記信号検出部で検出された画素信号を出力する読み出し部を設けて構成され、
    前記光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、前記フローティングゲート電極下に転送された信号電荷を前記フォトゲート型光電変換部に逆転送する制御手段を有する、
    ことを特徴とする電子機器。
11. 半導体基板上に形成される複数の画素に、受光量に応じた信号電荷を生成する光電変換部と、該光電変換部によって生成された信号電荷を蓄積する信号検出部と、前記光電変換部の信号電荷を前記信号検出部に転送する転送部と、前記信号検出部で検出された画素信号を出力する読み出し部を設けた固体撮像装置の駆動方法であって、
    前記信号検出部にフローティングゲート電極を設け、
    前記フォトゲート型光電変換部で生成した信号電荷をフローティングゲート電極下に転送して信号検出を行うとともに、前記フローティングゲート電極下に転送された信号電荷を前記フォトゲート型光電変換部に逆転送するようにした、
    ことを特徴とする固体撮像装置の駆動方法。
12. 前記フローティングゲート電極の電位を増幅器によって検出することを特徴とする請求項１１記載の固体撮像装置の駆動方法。
13. 前記フローティングゲート電極の電位をＡ／Ｄ変換器によって検出することを特徴とする請求項１１記載の固体撮像装置の駆動方法。
14. 前記画素にリセット部を設けて前記フォトゲート型光電変換部の信号電荷を周期的にリセットすることを特徴とする請求項１１記載の固体撮像装置の駆動方法。
15. 前記フローティングゲート電極の上層に定電位を印加した上部電極を設けて前記フローティングゲート電極のポテンシャルを制御することを特徴とする請求項１１記載の固体撮像装置の駆動方法。
16. 前記上部電極に画素選択パルスを印加させることによって画素選択を行うことを特徴とする請求項１５記載の固体撮像装置の駆動方法。
17. トランジスタのソースフォロワ接続による　Ｗｉｎｎｅｒ　Ｔａｋｅｓ　Ａｌｌ回路によって画素選択を行うことを特徴とする請求項１１記載の固体撮像装置の駆動方法。
18. 前記フローティングゲート電極をリセットスイッチによってリセットすることにより、無信号状態の電位を制御することを特徴とする請求項１１記載の固体撮像装置の駆動方法。

Images