TWI430662B

TWI430662B - 固態成像器件、驅動其之方法及包含該器件之電子系統

Info

Publication number: TWI430662B
Application number: TW099113906A
Authority: TW
Inventors: Yusuke Oike
Original assignee: Sony Corp
Priority date: 2009-06-05
Filing date: 2010-04-30
Publication date: 2014-03-11
Also published as: KR101679858B1; US8854518B2; EP2262226B1; TW201119374A; US9479715B2; CN101909167A; KR20100131353A; EP2262226A1; US20150264282A1; CN101909167B; JP2010283629A; US20140368709A1; US9071780B2; JP5251736B2; US20100309357A1

Description

固態成像器件、驅動其之方法及包含該器件之電子系統

本發明係關於固態成像器件、驅動該等固態成像器件之方法及電子系統。

在通用固態成像器件中，當讀取由光電轉換產生之電荷時，電荷累積於稱作浮動擴散區域之雜質擴散區域中，或電荷係從一光接收區段轉移至雜質擴散區域，由此電荷轉換為該雜質擴散區域中之一電壓。在此種固態成像器件中之像素通常具有包含重設浮動擴散區域(後文稱作為一「FD區段」)以具有一預定電位之一重設電晶體的一組態。

在具有一重設電晶體之一像素組態中，重設電晶體設定為一接通狀態，且FD區段經初始化以具有一固定電壓Vdd。在上述之後，將重設電晶體改變為一斷開狀態以將FD區段改變為一浮動狀態。電荷被儲存或轉移至經初始化的FD區段，由此獲得由FD區段中之電荷/電壓轉換產生的輸出電壓。在重設操作中，應注意，當取樣浮動狀態中之電壓Vdd的初始化電壓時，發生約兩種雜訊。

兩種雜訊中的一種係取決於FD區段之一電容的熱雜訊(kTC雜訊)且係在每一重設操作中隨機產生。另一種係由電壓波動產生之雜訊，該等電壓波動由佈線線路之電阻組件在熱雜訊及電壓Vdd之電流消耗時引起。取決於重設操作之時序，可取樣不同值。對於此兩種雜訊，應注意在通用CMOS影像感測器操作中，可完全藉由稱作相關雙取樣之雜訊消除方法大體上消除雜訊。

在相關雙取樣處理中，讀取由重設操作取樣之一FD區段的一電壓Vo_rst，且之後所儲存之電荷立即從一光接收區段轉移至FD區段以被讀取為一信號電壓Vo_sig。此處，因重設操作所致之雜訊保持於FD區段中，且因此相同雜訊覆蓋於Vo_rst及Vo_sig上。從而，藉由計算Vo_sig-Vo_rst，可獲得所儲存之電荷的一輸出，由此已消除由重設操作引起之雜訊。

圖28係在其中雜訊係藉由相關雙取樣消除之一驅動實例的案例中的一時序波形。圖28繪示選擇一像素之一選擇脈衝SEL、重設FD區段之一重設脈衝RST及一轉移脈衝TRG與FD區段之一電壓(後文有時簡單地指稱為「FD電壓」)，該轉移脈衝TRG將一信號電荷從一光接收區段讀出至FD區段。

在驅動實例之案例中，藉由光接收區段保持一信號電荷。在讀出操作時，首先重設脈衝RST變為有效，由此FD區段之一電壓設定為一重設電壓Vdd。當重設脈衝RST作用中時，因電壓Vdd之波動及熱雜訊而使FD區段之電壓隨機波動。在重設脈衝RST變為非作用中時的值固定為FD區段之一電壓。

此時，假設固定雜訊係ΔVn，FD區段之電壓變為Vdd+ΔVn。電壓Vdd+ΔVn被讀出為一重設位準Vo_rst，且接著轉移脈衝TRG變為作用中，由此光接收區段之信號電荷轉移至FD區段。FD區段為浮動，且因此信號電荷之電壓Vsig被增加至上文描述之重設位準Vdd+ΔVn而導致Vdd+ΔVn+Vsig。

此時FD區段之電壓Vdd+ΔVn+Vsig被讀出為一信號位準Vo_sig。獲得與上文描述之重設位準Vo_rst(=Vdd+ΔVn)的差，且一最終輸出Vout變為如下，藉此消除重設雜訊ΔVn。

Vout=(Vdd+ΔVn+Vsig)-(Vdd+ΔVn)=Vsig

但是，除了重設雜訊Vo_rst之外的讀出雜訊(例如，發生於輸出電路(一源極隨耦器電路之一放大電晶體等)中之一所謂1/f雜訊)在低頻段中值得注意。從而，對於讀出重設位準Vo_rst，若該重設位準Vo_rst之讀出並非立即在信號位準Vo_sig之讀出之前執行，則低頻帶雜訊會覆蓋於輸出上，且因此很難獲得相關雙取樣之優點，藉此導致影像品質退化。

為此原因，在一執行其中所有像素在相同曝光週期中受到光電轉換之全域曝光操作(批次曝光)及其中在讀出信號位準之後的一驅動方法之固態成像器件中，再次執行重設操作以讀出重設位準(例如，參考日本未審查專利公開申請案第2007-074435號)。藉由全域曝光，在相同曝光週期中對所有像素執行光電轉換，由此可從運動中的主體獲得沒有變形的一影像。

在直接將經光轉換之電荷累積於FD區段中的影像感測器中(例如，除了執行全域曝光操作之一固態成像器件之外的使用一有機光電轉換層來作為一光接收區段的一固態成像器件)採用此一驅動方法。

明確言之，在其中信號電荷係由FD區段保持或信號電荷儲存於FD區段中之一狀態中讀出的案例中，驅動順序為如圖29中所示之順序。即，在讀出信號位準之後，執行一重設操作以獲得重設位準。

為了更詳細地進行描述，首先在信號電荷被轉移至FD區段或信號電荷被儲存之前，重設FD區段。此時，雜訊ΔVn'覆蓋於重設電壓Vdd上。

在一曝光週期期間，所有像素之電荷被同時轉移或直接儲存於FD區段中，由此一信號電荷Vsig被增加至FD區段之電壓。因此，在讀出操作的時間點，信號位準已保持為Vdd+ΔVn'+Vsig。

在讀出操作中，首先讀出信號位準。之後，再次執行重設操作以讀出重設位準，且獲得信號位準與重設位準之間的差。在重設操作中，FD區段之電壓設定為重設電壓Vdd，雜訊固定為雜訊ΔVn，該ΔVn不同於因隨機雜訊所致之先前的ΔVn'。

從而，重設位準變為Vdd+ΔVn，且最終輸出Vout變為如下。

Vout=(Vdd+ΔVn'+Vsig)-(Vdd+ΔVn)=Vsig+(ΔVn'-ΔVn)

即，可消除一偏移分量(電壓Vdd)，但很難消除隨機雜訊(即雜訊ΔVn及雜訊ΔVn')。除了熱雜訊之外，因周圍電路操作使重設電壓Vdd波動而作為電源雜訊，且該等波動導致影像品質退化，諸如螢幕上之不均勻(螢幕上的照度不均勻)等。

如上文所描述，在採用其中執行重設操作以在讀出信號位準之後消除雜訊之一驅動方法的案例中，雖然可消除固定發生之偏移雜訊，但很難消除每一重設操作時發生之雜訊。例如，很難消除重設電壓Vdd之波動及熱雜訊。

從而，期望提供能夠在讀出信號位準之後讀出重設重設位準的驅動情況中減少重設時的隨機雜訊及螢幕上之不均勻且減少重設操作時的影像品質退化的一種固態成像器件、一種驅動該裝置之方法及一種電子系統。

根據本發明之一實施例，提供一種固態成像器件，該固態成像器件包含：一單元像素，其包含一光電轉換區段、能夠暫時累積或保持由該光電轉換區段產生之電荷的一雜質擴散區域及藉由一電壓供應線之一電壓重設該雜質擴散區域的一重設電晶體，且其具有使得至少該雜質擴散區域之該重設電晶體側變為一空乏狀態的一雜質濃度；及一驅動電路，其在該重設電晶體接通時，將該電壓供應線之該電壓從低於該雜質擴散區域之該重設電晶體側的一空乏電位的一第一電壓改變為高於該空乏電位之一第二電壓。

此處，論及「累積或保持」時，「累積」意謂著在光接收期間產生之電荷直接累積於雜質擴散區域中，且「保持」意謂著由光電轉換產生及由光電轉換區段儲存之電荷轉移至待被保持之雜質擴散區域。

在使用其中在讀出信號位準之後讀出重設位準之一驅動方法中，有必要具有一結構，在該結構中，至少雜質擴散區域之一重設電晶體側的一部分具有一低雜質濃度，以使一單元像素之像素結構具有雜質擴散區域之空乏的重設電晶體側。藉此，可減少重設雜質區域時的隨機雜訊及螢幕上之不均勻(螢幕上之照度不均勻)。

且在重設電晶體之一接通狀態期間，電壓供應線之電壓(即重設電晶體之汲極電壓)從第一電壓改變為第二電壓。藉此，雜質擴散區域之電壓收斂於由空乏電位決定之一電壓而不會受雜質擴散區域之電位的初始值影響。結果，可抑制在重設操作時由影像品質退化之殘餘影像(殘餘影像取決於初始狀態)引起的影像品質退化。

藉由本發明，在其中於讀出一信號位準之後讀出重設位準的驅動案例中，可減少重設時的隨機雜訊及螢幕上之不均勻且減少重設操作時的影像品質退化。

在下文中，將參考圖式進行用於執行本發明(後文指稱為實施例)之模式的詳細描述。關於此方面，將以下列順序進行描述。

1.應用本發明之固態成像器件

1.1　系統組態

1.2　單元像素之電路組態

1.3　根據參考實例之像素結構

2.第一實施例(其中在重設脈衝作用中時，重設電晶體之汲極電壓從低於空乏電位之一電壓改變為高於空乏電位之一電壓的實例)

2.1　像素結構

2.2　電路實例

3.第二實施例(其中在一批次曝光操作中，在執行信號電荷至FD區段之批次轉移之前，對FD區段按列順序執行初始化驅動)

4.其他像素結構實例

5.變化

6.電子系統(成像裝置)

1.　應用本發明之固態成像器件 1.1　系統組態

圖1係圖解說明一CMOS影像感測器之一示意性系統組態的一系統組態圖，該CMOS影像感測器為應用本發明之一種固態成像器件，例如X-Y定址固態成像器件。此處，一CMOS影像感測器係藉由應用或部分使用一CMOS程序建立之一影像感測器。

根據本發明之CMOS影像感測器10具有一組態，該組態包含形成於一半導體基板11上之一像素陣列區段12及整合於相同於像素陣列區段12之半導體基板的半導體基板11上的一周圍電路區段。該周圍電路區段包含(例如)一列掃描區段13、一行處理區段14、一行掃描區段15及一系統控制區段16。

像素陣列區段12包含一單元像素(有時後文簡單地指稱為一「像素」)，該單元像素具有根據入射光量產生一光電荷且將光電荷儲存於內部的光電轉換元件。單元像素係以一二維矩陣安置。之後將在下文進行單元像素之一特定組態的描述。

在像素陣列區段12中，對矩陣狀態像素陣列之每一像素列以一列方向(一像素列之像素配置方向)配接像素驅動線17，且對像素陣列之每一像素行以一行方向(一像素行之像素配置方向)配接一垂直信號線18。像素驅動線17傳輸用於驅動之一驅動信號以從像素讀出一信號。在圖1中，繪示一像素驅動線17之一佈線線路。但是，線並不限於一條。像素驅動線17之一端連接至相對應於列掃描區段13之每一列的一輸出端。

列掃描區段13包含一移位暫存器、一位址解碼器等，且該列掃描區段13為同時對所有像素或對每一列等驅動像素陣列區段12之每一像素的一像素驅動區段。在所示之圖式中忽略列掃描區段13之一特定組態。通常而言，該組態包含兩個掃描區段，即一讀取掃描區段及一掃頻掃描區段。

對於每一列，讀取掃描區段選擇性地循序掃描像素陣列區段12之一單元像素以從單元像素讀出一信號。從單元像素讀出之信號係一類比信號。對於待受到藉由讀取掃描區段之讀取掃描的每一讀出列，掃頻掃描區段在讀取掃描之前的一快門速度時間段執行掃頻掃描。

藉由由掃頻掃描區段執行之掃頻掃描，不必要之電荷從一讀出列中之單元像素的光電轉換元件被掃出，由此重設光電轉換元件。且藉由由掃頻掃描系統掃頻(重設)不必要之電荷而執行一所謂之電子快門操作。此處，電子快門操作稱作丟棄光電轉換元件之光電荷且重新開始曝光(開始儲存光電荷)操作的一操作。

由藉由讀出掃描系統之讀出操作讀出的信號相對應於剛剛之前之一讀出操作之後或剛剛之前之一電子快門操作之後的入射光量。且從藉由剛剛之前之讀出操作的讀出時序或電子快門操作的掃頻時序至藉由此時間之讀出操作的讀出時序的週期變為單元像素中之光電荷的一儲存週期(曝光週期)。

從藉由列掃描區段13選擇性掃描之像素列之每一單元像素輸出的一信號係經由垂直信號線18供應至行處理區段14。對於像素陣列區段12之每一像素行，行處理區段14經由垂直信號線18對從所選列之每一像素輸出之一信號執行預定信號處理，且在信號處理之後暫時保持像素信號。

特定而言，行處理區段14接收一單元像素之一信號，且對信號執行信號處理，例如藉由CDS(相關雙取樣)之雜訊消除、信號放大、AD(類比至數位)轉換等。藉由雜訊消除處理，消除像素特定的固定型樣雜訊，諸如重設雜訊、放大電晶體之臨限值的變動等。此處關於此方面，例示性信號處理僅為一實例且信號處理並不限於此等種類之處理。

行掃描區段15包含一移位暫存器、一位址解碼器等，且循序選擇相對應於行處理區段14之一像素行的一單元電路。藉由由行掃描區段15之選擇性掃描，已受到藉由行處理區段14之信號處理的像素信號循序輸出至一水平匯流排19，且經由水平匯流排19傳輸至半導體基板11之外部。

系統控制區段16接收從半導體基板11之外部供給的一時脈及操作模式指令資料等，且亦輸出資料，諸如CMOS影像感測器10之內部資訊等。系統控制區段16進一步包含產生多種時序信號之一時序產生器，且基於由時序產生器產生之多種時序信號執行周圍電路區段(諸如列掃描區段13、行處理區段14及行掃描區段15等)之驅動控制。

1.2　單元像素之電路組態

圖2係圖解說明一通用CMOS影像感測器之一單元像素組態之一實例的一電路圖。如圖2中所示，根據組態之實例的單元像素20除了(例如)為一光電轉換區段的一光電二極體21之外具有四個電晶體，例如一轉移電晶體22、一重設電晶體23、一放大電晶體24及一選擇電晶體25。

此處，作為四個電晶體22至25，使用(例如)N通道MOS電晶體。但是，此處，轉移電晶體22、重設電晶體23、放大電晶體24及選擇電晶體25之例示性導電類型組合僅為一實例，且本發明並不限於該組合。

對於單元像素20，對於相同於像素驅動線17之像素列的每一像素共同安置(例如)三條驅動線，即一轉移線171、一重設線172及一選擇線173。對於每一像素列，轉移線171、重設線172及選擇線173之每一端連接至相對應於列掃描區段13之每一像素列的一輸出端，且傳輸為驅動像素20之一驅動信號的轉移脈衝TRG、一重設脈衝RST及一選擇脈衝SEL。

光電二極體21之陽極電極連接至一負電源(例如，接地)。光電二極體21對所接收之光執行光電轉換以根據光量產生光電荷(此處為光電子)且儲存光電荷。光電二極體21之陰極電極經由轉移電晶體22電連接至放大電晶體24之閘極電極。電連接至放大電晶體24之閘極電極的一節點26稱作一FD(浮動擴散區域/雜質擴散區域)區段。

轉移電晶體22連接於光電二極體21之陰極電極與FD區段26之間。藉由一高位準(例如，Vdd位準)變為作用中(後文稱為「高態作用中」)的一轉移脈衝TRG經由轉移線171供給至轉移電晶體22之閘極電極。轉移電晶體22回應於轉移脈衝TRG而變為接通狀態，且將由藉由光電二極體21之光電轉換產生的光電荷轉移至FD區段26。

重設電晶體23之汲極電極及源極電極分別連接至一像素電源Vdd及FD區段26。一高態作用中重設脈衝RST經由重設線172供給至重設電晶體23之閘極電極。重設電晶體23回應於重設脈衝RST而變為接通狀態，且將FD區段26之電荷丟棄至像素電源Vdd，以便重設FD區段26。

放大電晶體24之閘極電極及汲極電極分別連接至FD區段26及像素電源Vdd。放大電晶體24變為源極隨耦器之一輸入區段，該源極隨耦器係讀出由光電二極體21中之光電轉換獲得之一信號的一讀出電路。即，放大電晶體24之源極電極經由選擇電晶體25連接至垂直信號線18，藉此放大電晶體24構成一源極隨耦器，其中一電源連接至垂直信號線18之一端。

例如，選擇電晶體25之汲極電極及源極電極分別連接至放大電晶體24之源極電極及垂直信號線18。一高態作用中選擇脈衝SEL經由選擇線173供給至選擇電晶體25之閘極電極。選擇電晶體25回應於選擇脈衝SEL而變為一接通狀態，將單元像素20改變為一所選狀態且將從放大電晶體24輸出之信號中繼至垂直信號線18。

關於此方面，可採用其中選擇電晶體25連接於像素電源Vdd與放大電晶體24之汲極之間的一電路組態。

同樣，單元像素20並不限於具有包含上文描述之組態的四個電晶體的一像素組態。例如，可採用包含三個電晶體(其中一個電晶體用作放大電晶體24與選擇電晶體25二者等)的一像素組態且可使用任何像素電路組態。

1.3　根據參考實例的像素結構

順便提及，作為其中可抑制每一重設操作產生之雜訊(例如由重設電壓Vdd之波動引起之雜訊分量)的一像素結構，可考慮在FD區段26之重設電晶體23側上具有低雜質濃度的一像素結構。將進行作為根據以下參考實例1及參考實例2之像素結構的像素結構的描述。關於此方面，如上文所描述，重設電壓Vdd之波動引起影像品質退化，諸如螢幕上的照度不均勻等。

根據參考實例1之像素結構

圖3A係圖解說明根據參考實例1之一像素結構之橫截面結構及電位分佈的圖。如圖3A中所示，包含n⁺ 雜質擴散區域之FD區段26具有其中重設電晶體23側之一部分係一n雜質擴散區域261的一結構。採用此結構之原因在於若重設電晶體23之源極-汲極電壓設定為電源電壓Vdd，則介於重設電晶體23與FD區段26之間的一層變為空乏狀態。

作為一典型的雜質濃度，假設(例如)p井之雜質濃度為10¹⁶ (cm^-3 )，且重設電晶體23之源極/汲極的n⁺ 雜質濃度為為10²⁰ (cm^-3 )。在此案例中，FD區段26之重設電晶體23側處的n型雜質261製成為具有介於10¹⁶ (cm^-3 )與10¹⁷ (cm^-3 )之間的一濃度，由此介於重設電晶體23與FD區段26之間的層可處於空乏狀態。

同樣，在此案例中，作為一典型實例，光電二極體21之一n區域211具有介於10¹⁶ (cm^-3 )與10¹⁷ (cm^-3 )之間的一濃度，且表面上之p⁺ 區域212具有約10¹⁸ (cm^-3 )的一濃度。但是，若獲得濃度上之相對差，則值並不限於此等值。

根據參考實例2之像素結構

圖3B係圖解說明根據參考實例2之一像素結構之橫截面結構及電位分佈的圖。根據參考實例2之像素結構係一結構，在該結構中一p⁺ 雜質擴散區域262形成於除了在根據參考實例1之像素結構中FD區段26之一接觸區段27所連接之一區域之外的表面層上。使用此像素結構可減少矽表面上之晶體缺陷中產生的暗電流。

根據參考實例1及參考實例2之像素結構的操作效果

在上文描述之參考實例1及參考實例2的像素結構中，在接通重設電晶體23時之重設位準Vfd0並不由重設電壓Vdd所決定，而是由空乏電位決定。此是因為FD區段26之重設電晶體23側的雜質擴散濃度為低而成為空乏。

藉由採用此像素結構，當接通重設電晶體23時，由空乏電位決定之位準Vfd0設定為FD區段26之電壓，藉此不存在由重設電壓Vdd之波動引起的雜訊影響。對於每一像素，重設位準Vfd0以雜質濃度差變化。但是，因為亦可藉由讀出信號位準之後執行重設操作而在雜訊消除操作(參考圖29)中消除對每一像素為固定的偏移雜訊分量，所以不存在問題。

根據參考實例1及參考實例2之像素結構問題

但是，所存在之一問題在於因為從FD區段26至重設電晶體23之電源Vdd側電極(汲極電極)幾乎不施加電場，所以重設位準Vfd0具有非常差之收斂且係藉由熱擴散收斂，藉此導致如殘餘影像的影像品質退化。

如圖4中所示，若緊接重設之前的FD電壓Vfd分別為Vini0(A)及Vini1(B)，則在某一時間段之後，斷開重設電晶體23之時序時的FD電壓Vfd0及Vfd1並不相等。此處，Vini0≠Vini1。

圖5係圖解說明在採用根據參考實例1及參考實例2之像素結構的案例中之FD電壓Vfd的改變狀態。作為一實例，甚至在具有約1920行×1080列(即2百萬像素)之一成像裝置的案例中，為了獲得每秒60片段的視訊，有必要在約16.6μs內對每一列完成讀出操作。因此，對於重設操作至多確保僅幾微秒。

即，在保持許多信號電荷之一狀態中執行一重設操作的案例中及在其他案例中，收斂電壓具有不同值，此導致前一圖框之殘餘影像的出現。

2.　第一實施例

根據本發明之一第一實施例使得在讀出一信號位準之後的一重設位準的讀出驅動時，減少重設時的隨機雜訊及螢幕上之不均勻且減少重設操作時由殘餘影像現象引起之影像品質退化。

為此目的，在第一實施例中，在圖1中之CMOS影像感測器10具有一驅動電路，該驅動電路在重設電晶體23接通時將重設電晶體23之汲極電壓VRD從一第一電壓Vrstl改變為一第二電壓Vrsth。此驅動電路相對應於對於每一列驅動像素陣列區段12之每一像素20的列掃描區段13。

此處，重設電晶體23之汲極電壓VRD係重設FD區段26之一重設電壓。同樣，第一電壓Vrstl係低於介於上文描述之重設電晶體23與FD區段26之間之一層的一空乏電位的一電壓，且第二電壓Vrsth係高於空乏電位之一電壓。

2.1　像素結構

圖6係圖解說明根據一第一實施例之一像素結構的一橫截面結構及電位分佈的一圖。根據本實施例之像素結構採用(例如)根據參考實例1的像素結構作為基本結構。特定而言，在包含n⁺ 雜質之FD區段26中，一重設電晶體23側部分形成為一n區域261，且一p⁺ 區域262形成於除了連接至FD區段26之接觸區段27之一部分之外的一表面層上。

此處，可採用根據參考實例1之一像素結構作為一基本結構，即至少其中FD區段26之重設電晶體23側之一部分的雜質濃度為低以使FD區段26之重設電晶體23側空乏的結構。代替根據參考實例1之像素結構，可採用根據參考實例2之像素結構作為一基本結構，即其中p型雜質擴散區域形成於FD區段26之表面層的一部分上的結構。

在根據參考實例2之像素結構的案例中，表面層上之p型雜質擴散區域具有防止由一矽表面之缺陷引起的暗電流洩漏分量等儲存於n型擴散區域(即FD區段26)中的優點。此是因為正電洞充分地儲存於p型雜質擴散區域中，由此重新組合表面上產生之電荷。

此處，作為一典型的雜質濃度，假設(例如)p井之雜質濃度為10¹⁶ (cm^-3 )，且重設電晶體23之源極/汲極的n⁺ 雜質濃度為10²⁰ (cm^-3 )。在此案例中，如之前所描述，FD區段26之重設電晶體23處的n型雜質261成為具有介於10¹⁶ (cm^-3 )與10¹⁷ (cm^-3 )之間的一濃度，由此介於重設電晶體23與FD區段26之間的層可處於空乏狀態。但是，此等值僅為一實例且並不限於上文。

同樣在參考實例1及參考實例2中，重設電晶體23之汲極電壓VRD固定為電源電壓Vdd。相比之下，在本實施例中，在重設電晶體23接通時，重設電晶體23之汲極電壓VRD係從低於空乏電位之電壓Vrstl改變為高於空乏電位之電壓Vrsth。

電壓Vrstl/電壓Vrsth之汲極電壓VRD供給至重設電晶體23之汲極區域，該汲極區域係藉由從一汲極驅動線174通過一接觸區段28的n⁺ 雜質擴散區域形成。此處，汲極驅動線174係經由重設電晶體23將重設電壓供給至FD區段26的一電壓供應線。

圖7圖解說明重設脈衝RST、重設電晶體23之汲極電壓VRD及FD區段26之電壓(FD電壓)的轉變狀態。參考圖7中之時序波形圖，將進行根據使用圖8中之操作說明圖之第一實施例的像素結構中之一操作實例的描述。

在初始狀態，重設電晶體23之汲極電壓VRD具有低於空乏電位Vdep的電壓Vrstl(高/淺電位)。此時，FD區段26之電位具有高於(淺於)空乏電位之一初始值Vini(圖8A)。且重設脈衝RST從非作用中(低位準)改變為作用中(高位準)及重設電晶體23改變為一接通狀態，由此FD電壓在非常短時間內收斂成電壓Vrstl(圖8B)。

之後，在重設電晶體23接通時，重設電晶體23之汲極電壓VRD改變為低於(深於)一空乏電位Vdep之一電位(高電壓Vrsth)(圖8C)。藉此，FD電壓收斂成由空乏電位Vdep決定之一電壓Vfd(圖8D)。

此時，應理解初始值Vini之影響受抑制且FD電壓收斂於任何狀態相同之電壓Vfd。圖9圖解說明在FD電壓Vfd之初始值Vini具有不同值(Vini0至Vini5)時FD電壓Vfd之轉變狀態。

如上文所描述，藉由在重設電晶體23接通時，將來自第一重設電晶體23之重設電晶體23的汲極電壓VRD改變為第二電壓Vrsth可獲得以下操作效果。即，FD電壓收斂於由空乏電位Vdep決定之電壓Vfd而不會受FD區段26之初始電位值Vini的影響。結果，在讀出信號位準之後的重設位準之讀出操作中，可減少重設時的隨機雜訊及螢幕上之不均勻及抑制FD區段之重設操作時由殘餘影像(取決於初始狀態之殘餘影像)引起之影像品質退化。

在本實施例中，採取其中一n型雜質擴散區域形成於p型雜質井區域中的一結構做為一實例。但是，可採用具有相反之p型及n型雜質之區域的一結構。在該案例中，待施加之電位及電壓在電源電壓與接地電壓之間反轉。

在電荷直接儲存於FD區段時之驅動實例

本發明並不限於被應用於其中儲存於光電二極體21中之電荷係藉由轉移電晶體22轉移至FD區段26的像素結構。例如，本實施例可應用於其中省略轉移電晶體22及電荷直接儲存於FD區段26中之像素結構。

此處，將使用圖10中之時序圖進行在將電荷直接儲存於FD區段26中時的一驅動實例的描述。

當電荷直接儲存於FD區段26中時，藉由重設脈衝RST重設FD區段26，且在曝光/儲存週期期間儲存於FD區段26中的電荷被讀取為一信號位準。接下來，重設FD區段26且該FD區段26被讀取為重設位準。

在曝光開始時FD區段26的重設操作及在信號讀出之後FD區段26的重設操作中，在重設脈衝RST之作用中週期期間，重設電晶體23之汲極電壓VRD係從電壓Vrstl改變為電壓Vrsth。

在此驅動實例中，重設電晶體23之汲極電壓VRD提前設定為電壓Vrstl，且當重設脈衝RST已變為一作用中狀態時，汲極電壓VRD改變為電壓Vrsth。但是，本發明並不限於此驅動實例。即，重設電晶體23之汲極電壓VRD可設定為任何電壓，且當重設脈衝RST已變為一作用中狀態時，汲極電壓VRD可設定為電壓Vrstl，且接下來汲極電壓VRD可設定為電壓Vrsth。隨後處理係相同的。

批次曝光中之驅動實例

接下來，將使用圖11中之時序圖進行一批次曝光中的一驅動實例之描述。批次曝光亦稱作全域曝光(全域快門)且為在相同曝光週期中對所有像素執行光電轉換之曝光操作。

在一批次重設中，重設脈衝RST及轉移脈衝TRG變為一作用中狀態，由此使光電二極體21之電荷放電。在重設脈衝RST作用中時，重設電晶體23之汲極電壓VRD從電壓Vrstl改變為電壓Vrsth。

藉由批次轉移將信號電荷轉移至FD區段26，且在讀取每一列時讀出信號位準。接下來，重設FD區段26及讀出重設位準。在此時的重設操作中，在重設脈衝RST作用中時，重設電晶體23之汲極電壓VRD係類似地從電壓Vrstl改變為電壓Vrsth。

在此驅動實例中，藉由將轉移電晶體22及重設電晶體23改變為一接通狀態而達成光電二極體21之電荷放電操作。但是，放電操作並不限於此實例。例如，若光接收區段具有除了轉移電晶體22之外的放電閘極，則可使用放電閘極執行批次重設，該批次重設係一曝光開始。在該案例中，亦有必要在批次轉移之前執行FD區段26之重設操作，且如此藉由相同於上文描述之實例的重設脈衝RST及汲極電壓VRD執行驅動。該時序只要在批次轉移之前，該時序在何時並不重要。

同樣，在此驅動實例中，重設電晶體23之汲極電壓VRD具有對每一列之汲極電壓VRDi。但是，對複數個列或複數個行或對所有像素，汲極電壓VRD可設定為相同。但是，就功耗減少而言，較佳的是配接對於每一列將汲極電壓VRD供給至重設電晶體23之汲極電極的一汲極驅動線174，且對於每一列用汲極電壓VRDi驅動。

同樣，可共同使用像素區段之汲極驅動線174及電源佈線線路，且在除了FD區段26之重設操作時間之外的時間將重設電晶體23之汲極電壓VRD設定為電源電壓Vdd。

藉由圖12中之時序圖繪示在此案例中之驅動實例。可從圖12中明顯看出，重設電晶體23之汲極電壓VRD通常設定為電源電壓Vdd。且在重設脈衝RST係在作用中週期中時，汲極電壓VRD從電壓Vrstl改變為電壓Vrsth。

同樣，在電源電壓Vdd具有高於FD區段26之空乏電位的一電位的情況下，電壓Vrsth及電源電壓Vdd可具有相同電位。同樣地，在負側電源電壓Vss具有低於FD區段26之空乏電位的一電位的情況下，電壓Vrstl及電源電壓Vss可為相同電位。

2.2　電路實例

順便提及，在由藉由圖1中之列掃描區段13之列掃描所執行的讀出操作中，藉由重設電晶體23按列順序重設FD區段26。另一方面，如上文所描述，較佳的是汲極驅動線174(參考圖6)(其將汲極電壓VRD供給至重設電晶體23之汲極電極)不與所有像素共同地配接，而是就功耗而言對每一列配接。

但是，若採用對每一列配接汲極驅動線174之組態，則對每一列之信號線數量增加，由此像素20之孔徑變窄(孔徑比減少)且因此，敏感度可退化。就此點而言，根據本實施例之一像素20A的電路實例已成為如下文所描述。

圖13係圖解說明根據第一實施例之一像素20A的一實例電路的一電路圖。在圖13中，對相同於圖2中之相同部分(相對應部分)使用相同參考數字且將省略重複的解釋。

在圖13中，以相同於圖2中之電路實例的方式，轉移電晶體22之閘極電極連接至轉移線171，重設電晶體23之閘極電極連接至重設線172且選擇電晶體25之閘極電極連接至選擇線173。與圖2中之電路實例不同的點在於重設電晶體23之汲極電極連接至選擇線173。此處，選擇線173係經由重設電晶體23將重設電壓供給至FD區段26的一電壓供應線。

具有振幅Vss(在此案例中為接地位準)-Vdd的轉移脈衝TRG係經由驅動電路131供給至轉移線171。具有振幅Vss-Vdd的重設脈衝RST係經由驅動電路132供給至重設線172。具有振幅Vss-Vdd的選擇脈衝SEL係經由驅動電路133供給至選擇線173。

此處，驅動電路131至133稱為形成圖1中所示之列掃描區段13之一輸出階的電路。且驅動電路133選擇性地將上文描述之第一電壓Vrstl及第二電壓Vrsth供應至除了具有振幅Vss-Vdd之選擇脈衝SEL之外的選擇線173。將在下文中進行驅動電路131至133之特定電路實例的描述。

圖14係圖解說明驅動電路131(132)之一特定電路實例1的一電路圖。如圖14中所示，驅動電路131(132)包含(例如)兩級CMOS反相器1311及1312。且至少第二級CMOS反相器1312具有作為操作電源之負電源Vss及正電源Vdd。藉此，驅動電路131(132)輸出具有振幅Vss-Vdd之轉移脈衝TRG(重設脈衝RST)。

圖15係圖解說明驅動電路133之一特定電路實例(電路實例2)的一電路圖。如圖15中所示，驅動電路133包含(例如)兩級CMOS反相器1331及1332。應注意，第二級CMOS反相器1332具有一組態，在該組態中，具有不同操作電源之兩個CMOS反相器INV1及INV2係並行連接至一輸出節點Nout。

且CMOS反相器INV1之一者使用負側電源Vss及正側電源Vdd作為操作電源，且藉由連接於輸出節點Nout之間的開關電晶體SW11及SW12選擇性地變為作用中狀態。藉此，驅動電路133輸出具有振幅Vss-Vdd之選擇脈衝SEL。此時，電源電壓Vdd變為選擇脈衝SEL之作用中位準，且電源電壓Vss變為選擇脈衝SEL之一非作用中位準。

同樣，CMOS反相器INV2之另一者使用相對應於第一電壓Vrstl之負側電源Vrstl及相對應於第二電壓Vrsth之正側電源Vrsth來作為操作電源。且CMOS反相器INV2之正側或負側藉由連接於輸出節點Nout之間的開關電晶體SW21及SW22交替地變為作用中狀態。即，CMOS反相器INV2之另一者選擇性地輸出第一電壓Vrstl及第二電壓Vrsth。

在具有此組態之驅動電路133中，適合藉由驅動信號VSW0、VSW1、VSW2及VSW3驅動開關電晶體SW11、SW12、SW21及SW22。使用此驅動，驅動電路133可用作輸出具有振幅Vss-Vdd之選擇脈衝SEL的一電壓選擇器且交替地輸出第一電壓Vrstl及第二電壓Vrsth。

此處，如上文所描述，若電壓Vrsth及電源電壓Vdd具有相同電位，且電壓Vrstl及電源電壓Vss具有相同電位，則可移除選擇性地輸出第一電壓Vrstl及第二電壓Vrsth的CMOS反相器INV2。結果，可藉由減少CMOS反相器INV2而簡化驅動電路133且因此簡化列掃描區段13。

如由上文可明顯看出，在根據本實施例之電路實例中，並不重新安置將汲極電壓VRD供給至重設電晶體23之汲極電極的汲極驅動線174，且像素驅動線17通常用作汲極驅動線174。在此實例中，為像素驅動線17之一者的選擇線173用作汲極驅動線174。

以此方式，藉由使用像素驅動線17作為汲極驅動線174，在重設電晶體23之汲極電壓VRD從第一電壓Vrstl改變為第二電壓Vrsth時，對於像素陣列區段12之每一像素列，可防止佈線線路數量的增加。藉此，相較於使用汲極驅動線174(參考圖6)作為所有像素共同之佈線線路的案例，可擴大像素20A之孔徑比及縮簡周圍電路且減少功耗。

圖16圖解說明根據第一實施例之一電路實例案例中的一驅動實例。在此驅動實例中，選擇脈衝SEL之高側電壓Vdd及FD區段26之重設電壓Vrsth具有相同電位。

如圖16中所示，在批次重設週期中，在重設脈衝RST作用中時，重設電晶體23之汲極電壓VRD從低於空乏電位Vdep之電壓Vrstl改變為高於空乏電位Vdep之電壓Vrsth。

之後，存在批次曝光(全域曝光)週期，其中在相同曝光週期中對所有像素執行光電轉換。接著，執行驅動，由此所有像素之光電二極體21的信號電荷被批次轉移至FD區段26。且讀出信號位準，且接著執行驅動而按列順序讀出重設位準。在讀出重設位準之前，FD區段26之重設驅動係藉由重設脈衝RST執行。

以此方式，在根據第一實施例之驅動方法中，假設在讀出信號位準之後讀出重設位準。在使用此驅動方法時，藉由採用其中FD區段26之重設電晶體23側的至少一部分具有低雜質濃度以使像素20A之像素結構中之FD區段26的重設電晶體23側空乏的一結構，可減少重設時的隨機雜訊及螢幕上之不均勻。此外，在重設電晶體23接通時，重設電晶體23之汲極電壓VRD係從電壓Vrstl(<Vdep)改變為電壓Vrsth(>Vdep)，由此可減少重設操作時由殘餘影像現象引起之影像品質退化。

關於此方面，共同使用汲極驅動線174及像素驅動線17的組態並不限於根據參考實例1及2的像素結構。例如，可採用其中省略上文描述之轉移電晶體22的像素結構，且電荷可直接儲存於FD區段26中。

3.　第二實施例

順便提及，在批次像素驅動及按列順序之像素驅動案例中，驅動電路之總負載為不同，且因此由於電源電壓之下降等，重設脈衝RST之信號轉變的上升時間及下降時間為不同。此意謂著在批次像素驅動之案例中及在按列順序之像素驅動的案例中，重設脈衝RST之作用中週期為不同。

此處，在圖29中之時序圖中，在批次像素驅動案例中的重設脈衝RST係在第一半部分的脈衝，即，在批次轉移之前用於初始化之重設脈衝。同樣，在按列順序之像素驅動案例中之重設脈衝RST係在後半部分的脈衝，即，用於一讀出週期中執行之重新初始化的重設脈衝。如上文所描述，圖29中之時序圖繪示在讀出保持於FD區段26中之信號電荷之案例中或將信號電荷儲存於FD區段26中之案例中的驅動順序。

以此方式，若重設脈衝RST具有不同作用中週期，則在FD電壓之收斂係在瞬間狀態時，在批次像素驅動之案例中及在按列順序之像素驅動的案例中，重設脈衝RST非作用中時之FD電壓為不同。FD電壓差係重設位準差且變為一輸出偏移(雜訊)。

因此，在第二實施例中，採用由圖17中之時序圖所示之驅動方法。特定而言，在相同曝光週期中對所有像素執行光電轉換之批次曝光操作中，在信號電荷被轉移至FD區段26且被保持之前，在FD區段26之初始化操作中，並不藉由對所有像素之批次驅動而是藉由按列順序之掃描驅動來執行驅動。即，在批次曝光操作中，在信號電荷批次轉移至FD區段26之前對FD區段26執行按列順序之初始化(重設)驅動。

藉由採用此驅動方法，可增加電荷轉移之前FD區段26之重設脈衝RST的作用中週期與讀出週期中重設脈衝RST之作用中週期之間的相關性。即，可抑制批次轉移之前用於初始化之重設脈衝RST及用於在讀出週期中執行之重新初始化的重設脈衝RST之間的個別作用中週期差。藉此，可消除由重設脈衝RST之作用中週期差引起之FD電壓差，且因此可減少由FD電壓(重設位準顯示)差引起之輸出偏移的影像品質退化。

此時，供應按列順序之重設脈衝RST的時間間隔可等於讀出時間間隔。應注意，沒有必要在批次曝光週期中執行信號之讀出操作，且因此可在較短時間間隔內執行高速掃描。同樣，若在該時間驅動複數個列，則可獲得比批次驅動更高之相關性且因此可獲得雜訊減少效應。

關於此方面，圖18圖解說明批次曝光操作中之一通常驅動實例。在通常驅動實例中，在批次曝光之前批次重設FD區段26，且在批次轉移之後，藉由按列順序之掃描讀出信號位準且藉由再次重設而讀出重設位準。另一方面，在根據第二實施例之驅動方法中，如可從圖17中之時序圖中明顯看出，執行驅動以在批次曝光週期期間藉由按列順序之掃描僅重設FD區段26。

根據第二實施例之驅動方法可應用於根據第一實施例之像素結構。即，本方法可應用於一像素結構，在該像素結構中，至少FD區段26之重設電晶體23側之一部分的雜質濃度為低，由此使FD區段26之重設電晶體23側空乏。應注意，本方法並不限於應用於根據第一實施例之一像素結構。可將本方法應用於其中並不使FD區段26之重設電晶體23側空乏的一像素結構。

圖19圖解說明在根據第二實施例之一驅動方法應用於根據第一實施例之像素結構之情況下的案例中的一驅動實例。在此驅動實例中，選擇脈衝SEL之一高側電壓Vdd及FD區段26之重設電壓Vrsth具有相同電位。

在此案例中，在批次曝光週期中，在重設脈衝RST作用中時，重設電晶體23之汲極電壓VRD係從低於空乏電位Vdep之電壓Vrstl改變為高於空乏電位Vdep之電壓Vrsth。

關於此方面，在根據此實施例之一驅動方法中，在批次曝光週期期間藉由按列順序之掃描重設FD區段26。但是，複數個像素列(即兩個或兩個以上的列)被視為一單元，且可藉由循序掃描對每一單元執行FD區段26之重設操作。藉此，可在更高速度下完成FD區段26之重設操作。但是，因為易於將電荷轉移之前FD區段26之重設脈衝RST的作用中週期與一讀出週期中重設脈衝RST之作用中週期相關聯，所以較佳的是以相同於讀出操作之方法對每一列執行按列順序之掃描。

4.　其他像素結構實例

除了根據上文描述之參考實例1及參考實例2之像素結構之外，本發明可應用於下文描述之多種像素結構。

像素結構實例1

如圖6中所示，通常而言，為了連接用於讀出FD區段26之一區域的電壓的接觸區段27，藉由接觸區段27形成連接區段，以便不使接觸區段27空乏。在不包括此案例之案例中，不僅使重設電晶體23側空乏，而且可使其他區域空乏。

例如，如圖20中所示，可藉由p⁺ 雜質擴散區域264覆蓋除了在FD區段26中接觸件27所連接之n⁺ 雜質擴散區域263之外的基板表面。圖20A係FD區段之周圍區域的平面圖，且圖20B係沿著圖20A之線XXB-XXB獲取之橫截面圖。

藉由像素結構實例1，在一較寬範圍內用p⁺ 雜質擴散區域264覆蓋n⁺ 雜質擴散區域263，且因此可減少暗電流。且可將上文描述之第一或第二實施例應用於根據像素結構實例1之像素結構。

像素結構實例2

上文描述之第一實施例可取決於情況應用於使用電容耦合讀出FD區段之電壓的一像素結構(例如，參考日本未審查專利申請公開案第2004-015291及2005-184479號等)。即，若使至少FD區段之重設電晶體側空乏，則可應用第一實施例。關於此方面，甚至在並不使至少FD區段之重設電晶體側空乏時仍可應用上文描述之第二實施例。

圖21A及圖21B係圖解說明用於使用電容耦合讀取FD區段之電壓之一像素結構(即，根據像素結構實例2之像素結構)的圖，圖21A係一像素的電路圖，且圖21B係像素結構之橫截面圖。

如圖21A中所示，根據像素結構實例2之像素20B具有連接於FD區段26'之閘極電極與電源Vdd之間的一第二重設電晶體51。第二重設電晶體51回應於經由第二重設線175供給至閘極電極的一重設信號CRST而變為接通狀態，由此FD區段26'之閘極電壓重設為電源Vdd。

在圖21B中，藉由一n雜質擴散區域形成作為電荷保持區段之FD區段26'。調整雜質濃度，使得至少n雜質擴散區域之重設電晶體23側變為空乏狀態。FD區段26'之閘極電壓係藉由重設信號CRST提前設定為電源Vdd。

且在信號電荷係經由轉移電晶體22從光電二極體21轉移至FD區段26'時，藉由信號電荷量調變FD區段26'之閘極電壓而改變該FD區段26'之閘極電壓，該信號電荷量由形成於n雜質擴散區域與閘極電極之間之閘極電容的電容耦合所致。FD區段26'之閘極電極連接至放大電晶體24之閘極電極。從而，可經由放大電晶體24及選擇電晶體25對垂直信號線18讀取FD區段26'之閘極電壓。

以此方式，上文描述之第一或第二實施例亦可應用於根據像素結構實例2之一像素結構，在該像素結構實例2中，只要至少FD區段26'之重設電晶體23側空乏，則使用電容耦合讀出FD區段26'之電壓。甚至在並不使至少FD區段26'之重設電晶體23側空乏時仍可應用第二實施例。

像素結構實例3

上文描述之第一或第二實施例亦可應用於具有暫時保持電荷之一記憶體區段的一像素結構(例如，參考日本未審查專利申請公開案第11-177076號及第2006-311515號、日本專利申請案第2008-096884號說明書等)。

作為一實例，圖22圖解說明具有一記憶體區段之一像素結構，即，根據一像素結構實例3之一像素結構。像素結構具有：一記憶體區段52，其由介於光電二極體21與FD區段26之間之n雜質擴散區域形成；及一轉移閘極53，其將一電荷從光電二極體21轉移至記憶體區段52。轉移閘極53形成於記憶體區段52之整個表面上。

在此像素結構中，在曝光完成時儲存於光電二極體21中之電荷係藉由受一信號HLD驅動之轉移閘極53轉移至記憶體區段52且暫時保持於記憶體區段52中。可以相同於並不具有記憶體區段52之像素結構之案例的方式藉由轉移電晶體22將電荷轉移至FD區段26而執行所保持之電荷的讀出。

上文描述之第一或第二實施例亦可應用於根據具有此組態之像素結構實例3的一像素結構。特定而言，在日本專利申請案第2008-096884號說明書中提議之像素結構採用將電荷儲存於記憶體區段52及FD區段26二者中的一組態。明確言之，在從光電二極體21轉移至記憶體區段52之電荷之間，從記憶體區段52溢出之電荷儲存於FD區段26中且殘餘者(並未溢出部分)保持於記憶體區段52中。

以此方式，在使用將電荷儲存於記憶體區段52及FD區段26二者中之一結構中，可以批次模式執行將保持於記憶體區段52中之電荷轉移至FD區段26之批次轉移。從而，在除了FD區段26之外具有暫時保持電荷的一記憶體區段52的一像素結構中，且特定而言在執行電荷從記憶體區段52至FD區段26的批次轉移時，有利的是應用上文描述之第一或第二實施例。

像素結構實例4

執行光電轉換之光接收區段(光電轉換元件)並不限於由矽(Si)形成之一像素結構。例如，上文描述之第一或第二實施例亦可應用於使用有機光電轉換層之一像素結構(例如，參考日本未審查專利申請公開案第2007-208840及2008-228265號等)。在使用一有機光電轉換層之結構中，經常未能以相同於矽中之嵌入式光電二極體的案例中所示之方式達成一電荷之完全轉移。因此，有利的是應用上文描述之第一或第二實施例。

圖23A及圖23B係圖解說明使用一有機光電轉換層之一像素結構(即，根據像素結構實例4之像素結構)的圖。圖23A係電路圖且圖23B係橫截面圖。在圖23A及圖23B中，對相同於圖2中之部分的部分使用相同參考數字且將省略重複的解釋。

一光電轉換層61夾入於一上部電極62與一下部電極63之間。至少下部電極63係分成像素，且高度透明之電極經常用作該電極。一保護層64安置於上部電極62上。且一偏壓電壓係藉由偏壓電源64施加於上部電極62上。

由藉由光電轉換層61之光電轉換產生之電荷儲存於FD區段26中。經由包含放大電晶體24之一讀出電路從垂直信號線18讀出作為電壓的FD區段26之電荷。藉由重設電晶體23重設FD區段26。且重設電晶體23之汲極電壓VRD被容許從具有低於FD區段26之空乏重設電晶體23側之電位的電壓Vrstl改變為具有較高電位之電壓Vrsth。

如圖23B中所示，可使至少FD區段26之重設電晶體23側空乏。明確言之，在包含n⁺ 雜質擴散區域之FD區段26中，重設電晶體23側之一部分形成為n雜質擴散區域261，且p+雜質擴散區域262形成於除了在像素結構中接觸區段27所連接之區域之外的表面層上。

圖24係用於解釋在上文描述之第一實施例應用於根據像素結構實例4之像素結構的情況下的案例中之一驅動實例的一時序圖。

在圖解說明根據第一實施例繪示於圖13中之像素20A之一電路實例的案例中之一驅動實例的圖16中，電壓Vrsth及電源電壓Vdd具有相同電位，且電壓Vrstl及電源電壓Vss具有相同電位。相比之下，在圖解說明此驅動實例之圖24中，繪示其中Vrsth≠Vdd，Vrstl≠Vss之案例。

在圖24中，VSW0i、VSW1i、VSW2i及VSW3i係驅動圖15中所示之驅動電路133之開關電晶體SW11、SW12、SW21、SW22的信號。即，藉由驅動驅動信號VSW0i、VSW1i、VSW2i及VSW3i，驅動電路133輸出振幅Vss-Vdd之選擇脈衝SEL且交替地輸出電壓Vrstl或電壓Vrsth。

如之前所描述，若電壓Vrsth及電源電壓Vdd具有相同電位，且電壓Vrstl及電源電壓Vss具有相同電位，則無必要具有用於交替地選擇電壓Vrstl及電壓Vrsth之驅動信號VSW2i及VSW3i。藉此，可縮簡圖15中所示之驅動電路133中之CMOS反相器INV2，且因此可簡化驅動電路133及同樣列掃描區段13。

像素結構實例5

如上文所描述，上文描述之第一或第二實施例可應用於具有與轉移電晶體22分離用於光接收區段之電荷放電操作之電荷放電閘極的一像素結構。

圖25係圖解說明根據具有一電荷放電閘極之一像素結構(即，像素結構實例5)的一像素結構之一電路組態的一電路圖。在圖25中，對相同於圖13中之部分的部分使用相同參考數字且將省略重複的解釋。

如圖25中所示，一電荷放電閘極29連接於光電二極體21之陰極電極與電源Vdd之間。一放電控制信號OFG係經由一控制線176從驅動電路134供給至放電閘極29之控制電極。

以此方式，在具有放電閘極29之一像素結構的案例中，可在不通過轉移電晶體22及重設電晶體23之情況下使光電二極體21之電荷放電。因此，藉由FD區段26之按列順序之掃描的重設並不受批次重設操作的時序限制。

例如，在圖解說明驅動圖13中所示之像素20A之實例的圖19中，有必要在批次重設之後藉由按列順序之掃描開始FD區段26之重設操作，且在批次轉移之前完成重設操作。

相比之下，具有如由圖26中所示之一驅動實例之放電閘極29的一像素結構之案例中，可在藉由按列順序之掃描的FD區段26的重設操作期間使用放電閘極29對所有像素執行使光電二極體21之所儲存電荷批次放電的批次重設操作。即，對於藉由按列順序之掃描的FD區段26的重設操作，只要該重設操作係在批次轉移之前，即可在延長所有像素之批次重設操作(電荷放電操作)的情況下使其及時完成對每一像素列之重設操作。從而，批次重設操作之時序並不受限制。

5.　變化

在上文描述之實施例中，已進行在本發明應用於作為一實例之一CMOS影像感測器之情況下的案例的描述。CMOS影像感測器包含以二維矩陣配置之複數個單元像素，該複數個單元像素之每一者根據可見光量偵測信號電荷作為一實體量。但是，本發明並不限於此實例。即，本發明可通常應用於執行驅動以在讀出一信號位準之後讀出一重設位準的X-Y定址固態成像器件。

同樣，本發明並不僅僅可應用於偵測入射可見光量之分佈及將可見光擷取為一影像的一固態成像器件。本發明同樣可應用於擷取入射紅外線、X射線、粒子量等的一分佈的一固態成像器件。進一步就廣義而言，固態成像器件有時包含偵測其他實體量(諸如壓力、靜電電容)之分佈且將該實體量擷取為一影像的一實體量分佈偵測裝置，諸如一指紋偵測感測器等。

關於此方面，一固態成像器件可形成為一晶片或可形成於具有作為使一成像區段及一信號處理區段整合之一封裝的一成像功能的一模組狀態或一光學系統中。

6.　電子系統

本發明並不限於固態成像器件且通常可應用於使用作為一影像擷取區段(光電轉換區段)之固態成像器件的一電子系統中。例如，電子系統包含：一成像裝置，諸如一數位靜態相機、一視訊相機等；具有成像功能之行動終端裝置，諸如蜂巢式電話等；使用用於影像擷取區段之一固態成像器件的一影印機等。關於此方面，安裝於電子系統上之上文描述的模組(即，一相機模組)有時視作一成像裝置。

成像裝置

圖27係圖解說明一成像裝置之一組態實例的一方塊圖，該成像裝置為根據本發明之一電子系統的一實例。如圖27中所示，根據本發明之成像裝置100包含：一光學系統，其包含一透鏡群組101等：一成像器件102；一DSP電路103，其為一相機信號處理區段；一圖框記憶體104；一顯示單元105；一記錄單元106；一作業系統107；及電源系統108等。且成像裝置100具有一組態，在該組態中DSP電路103、圖框記憶體104、顯示單元105、記錄單元106、作業系統107及電源系統108係經由一匯流排線109相互連接。

透鏡群組101從一主體獲取入射光(影像光)且在成像器件102之影像擷取表面上形成一影像。對於每一像素，成像器件102將在影像擷取表面上藉由透鏡群組101形成之影像的入射光量轉換為一電子信號且輸出一像素信號。對於成像器件102，使用根據上文描述之第一至第五實施例或應用實例的CMOS影像感測器。

顯示單元105包含一面板顯示裝置(諸如液晶顯示裝置、一有機EL(電光)顯示裝置等)，且顯示由成像器件擷取之動態影像或一靜態影像。記錄單元106將由成像器件102擷取之一動態影像或一靜態影像記錄至一記錄媒體(諸如視訊磁帶或DVD(數位光碟)等)上。

作業系統107在使用者操作下發佈關於由成像器件擁有之多種功能的一操作命令。電源系統108適當地供應待為DSP電路103、圖框記憶體104、顯示單元105、記錄單元106及作業系統107之操作電源的多種電源。

此一成像裝置100應用於一行動裝置(諸如視訊相機、一數位靜態相機且進一步而言一蜂巢式電話等)的相機模組。且在成像裝置100中，根據上文描述之第一或第二實施例之一CMOS影像感測器可用作一成像器件102。藉由根據實施例之CMOS影像感測器，可減少重設時的隨機雜訊及表面不均勻，且減少重設操作時的影像品質退化。藉此，可獲得具有較高影像品質之一成像像素。

本申請案含有與在2009年6月5日向日本專利局申請之日本優先權專利申請案JP 2009-135666中所揭示內容相關之標的，該案之全文以引用方式併入本文中。

熟悉此項技術者應理解可取決於設計需求及其他因素而可發生多種修改、組合、次組合及改動，只要其等在所附申請專利範圍或其等等效物之範疇內。

10．．．CMOS影像感測器

11．．．半導體基板

12．．．像素陣列區段

13．．．列掃描區段

14．．．行處理區段

15．．．行掃描區段

16．．．系統控制區段

17．．．像素驅動線

18．．．垂直信號線

19．．．水平匯流排

20．．．單元像素

20A、20B．．．像素

21．．．光電二極體

22．．．轉移電晶體

23．．．重設電晶體

24．．．放大電晶體

25．．．選擇電晶體

26、26'．．．節點/FD(浮動擴散)區段

27．．．接觸區段

28．．．接觸區段

29．．．電荷放電閘極

51．．．第二重設電晶體

52．．．記憶體區段

53．．．轉移閘極

61．．．光電轉換層

62．．．上部電極

63．．．下部電極

64．．．保護層/偏壓電源

100．．．成像裝置

101．．．透鏡群組

102．．．成像器件

103．．．DSP電路

104．．．圖框記憶體

105．．．顯示單元

106．．．記錄單元

107．．．作業系統

108．．．電源系統

109．．．匯流排線

131．．．驅動電路

132．．．驅動電路

133．．．驅動電路

134．．．驅動電路

171．．．轉移線

172．．．重設線

173．．．選擇線

174．．．汲極驅動線

175．．．第二重設線

211．．．n區域

212．．．p⁺ 區域

261．．．n雜質擴散區域

262．．．p⁺ 雜質擴散區域

263．．．n⁺ 雜質擴散區域

264．．．p⁺ 雜質擴散區域

1311．．．CMOS反相器

1312．．．第二級CMOS反相器

CRST．．．重設信號

HLD．．．信號

INV1、INV2．．．CMOS反相器

Nout．．．輸出節點

OFG．．．放電控制信號

RST．．．重設脈衝

SEL．．．選擇脈衝

SW11、SW12、SW21、SW22．．．開關電晶體

TRG．．．轉移脈衝

Vdd．．．像素電源/重設電壓

Vdd．．．正電源/正側電源

Vdep．．．空乏電位

Vfd0．．．重設位準

VfdFD．．．電壓

Vo_rst．．．電壓/重設位準

Vo_sig．．．信號電壓

Vout．．．最終輸出

VRD．．．汲極電壓

VRDi．．．汲極電壓

Vrstl．．．第一電壓

Vrsth．．．第二電壓

Vss．．．負電源/負側電源

VSW0、VSW1、VSW2、VSW3、VSW0i、VSW1i、VSW2i、VSW3i．．．信號

Vsig．．．電壓

ΔVn、ΔVn'．．．雜訊

圖1係圖解說明應用本發明之一CMOS影像感測器之一示意性組態的一系統組態圖；

圖2係圖解說明一通用CMOS影像感測器之一單元像素組態之一實例的一電路圖；

圖3A及圖3B係圖解說明分別根據一參考實例1及一參考實例2之像素結構的橫截面結構及電位分佈的圖；

圖4A及圖4B係關於分別根據參考實例1及參考實例2之像素結構問題的說明圖；

圖5係繪示在採用根據參考實例1及實例2之像素結構時一FD電壓Vfd之改變狀態的一圖；

圖6係圖解說明根據一第一實施例之一像素結構的一橫截面結構及電位分佈的一圖；

圖7係圖解說明一重設脈衝RST、一重設電晶體之一汲極電壓VRD及一FD電壓之一轉變狀態的一時序波形圖；

圖8A、8B、8C及8D係關於根據第一實施例之一像素結構中之一操作實例的操作說明圖；

圖9係繪示在FD電壓Vfd之一初始值Vini具有不同值(Vini0至Vini5)時FD電壓Vfd之轉變狀態的一圖。

圖10係用於解釋在電荷直接累積於根據第一實施例之一FD區段中時的一驅動實例的一時序圖；

圖11係用於解釋根據第一實施例之批次驅動曝光中的一驅動實例的一時序圖；

圖12係用於解釋在共同使用一像素區段之一汲極驅動線及一電源線時的一驅動實例的一時序圖；

圖13係圖解說明根據第一實施例之一像素電路的一實例的一電路圖；

圖14係圖解說明根據一電路實例1之一驅動電路的一電路圖；

圖15係圖解說明根據一電路實例2之一驅動電路的一電路圖；

圖16係用於解釋在根據第一實施例之一電路實例的案例中之一驅動實例的一時序圖；

圖17係用於解釋根據一第二實施例之一驅動實例的一時序圖；

圖18係用於解釋批次曝光操作中之一通常驅動實例的一時序圖；

圖19係用於解釋在根據第二實施例之一驅動方法應用於根據第一實施例之像素結構的情況下的案例中之一驅動實例的一時序圖；

圖20A及圖20B係圖解說明根據像素結構實例1之一像素結構的圖，圖20A係一FD區段之一周圍區域的一平面圖，且圖20B係沿著圖20A之線XXB-XXB獲取之一橫截面圖；

圖21A及圖21B係圖解說明根據一像素結構實例2之一像素結構的圖，圖21A係一像素之一電路圖且圖21B係像素結構之一橫截面圖；

圖22係圖解說明根據一像素結構實例3之一像素結構及電位分佈的圖；

圖23A及圖23B係圖解說明根據一像素結構實例4之一像素結構的圖，圖23A係一電路圖且圖23B係一橫截面圖；

圖24係用於解釋在上文描述之第一實施例應用於根據像素結構實例4之像素結構的情況下的案例中之一驅動實例的一時序圖；

圖25係圖解說明根據一像素結構實例5之一像素結構的一電路組態的一電路圖；

圖26係用於解釋根據像素結構實例5之一像素結構之一驅動實例的一時序圖；

圖27係圖解說明根據本發明之一成像裝置的組態實例的一方塊圖；

圖28係在其中雜訊係藉由相關雙取樣消除之一驅動實例的案例中的一時序波形圖；及

圖29係圖解說明在從由一FD區段保持之一狀態讀出一信號電荷、或一信號電荷儲存於FD區段中之情況下的案例中之驅動順序的一時序圖。