KR20100126793A - 반도체 발광 소자 및 이것을 이용하는 조명 장치 - Google Patents

반도체 발광 소자 및 이것을 이용하는 조명 장치 Download PDF

Info

Publication number
KR20100126793A
KR20100126793A KR1020107022309A KR20107022309A KR20100126793A KR 20100126793 A KR20100126793 A KR 20100126793A KR 1020107022309 A KR1020107022309 A KR 1020107022309A KR 20107022309 A KR20107022309 A KR 20107022309A KR 20100126793 A KR20100126793 A KR 20100126793A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
transparent
metal
thickness
Prior art date
Application number
KR1020107022309A
Other languages
English (en)
Other versions
KR101240011B1 (ko
Inventor
히로시 후쿠시마
가즈유키 야마에
마사하루 야스다
도모야 이와하시
아키히코 무라이
Original Assignee
파나소닉 전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 전공 주식회사 filed Critical 파나소닉 전공 주식회사
Publication of KR20100126793A publication Critical patent/KR20100126793A/ko
Application granted granted Critical
Publication of KR101240011B1 publication Critical patent/KR101240011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광층의 발광 파장에서 투광성을 갖는 n형 반도체층, 상기 발광층 및 p형 반도체층이 적층되고, 상기 발광층으로부터의 광의 취출면과는 반대측에 반사막을 구비하며, 상기 반사막은, 발광층의 발광 파장에서 투광성을 갖는 투명층과, 상기 투명층의, 상기 발광층과는 반대측에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층을 구비하며, 상기 투명층은, 상기 발광 파장에서, 당해 투명층에서 봤을 때 상기 발광층측에 설치된 층의 굴절률보다 낮은 굴절률을 가지며, 상기 투명층의 두께는, 상기 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상인 반도체 발광 소자이다.

Description

반도체 발광 소자 및 이것을 이용하는 조명 장치{SEMICONDUCTOR LIGHT EMITTING ELEMENT AND ILLUMINATING APPARATUS USING THE SAME}
본 발명은, 반도체 내에서 전자와 정공을 결합시켜 발광시키는 반도체 발광 소자 및 이것을 이용하는 조명 장치에 관한 것으로, 상세하게는, 적색보다 단파장측에 발광 피크를 갖는 반도체 발광 소자의 광 취출 효율의 향상을 위한 수법에 관한 것이다.
발광층의 발광 파장에서 투광성을 갖는 성장 기판상에, n형 반도체층, 상기 발광층 및 p형 반도체층이 적층되어 이루어지는 반도체 발광 소자에 있어서, 종래로부터, 광 취출 효율(또는 외부 양자 효율)을 향상하는 방책으로서, 상기 발광층으로부터의 광의 취출면과는 반대측의 면에, 반사율이 높은 반사막을 형성하는 방법이 이용되고 있다. 이것은, 반도체 발광층에서 발생하는 광은 사방팔방으로 향하는 성질이 있으며, 도 8에서 나타낸 바와 같이, 발광점의 바로 위쪽으로 나오는(출사각이 작다) 광보다, 비스듬히 향하는(출사각이 크다) 광 쪽이 많으므로, 발광층으로부터 나온 광은, 그 대부분이 소자 내부에서 다중 반사하여 로스가 되어 버리기 때문이다.
도 9에는, 상기 반사막의 반사율의 변화에 대한 광 취출 효율의 변화를 나타낸다. 이 도 9로부터 분명한 바와 같이, 광 취출 효율을 70% 이상으로 높이기 위해서는, 반사율은 95% 이상 필요하고, 또한 그 95% 이상의 영역에서는, 반사율이 1% 향상하는 것만으로, 취출 효율이 6% 정도 향상한다. 여기에서, GaAs 반도체의 경우에는, 상기 반사막을 겸하여, Au을 전극 재료에 이용함으로써, 높은 반사율이 얻어져, 광 취출 효율을 향상할 수 있다.
그러나, 금속의 반사율은 파장에 크게 의존하여, 상기 적색보다 단파장측에 발광 피크를 갖는 산화물 혹은 질화물계 화합물 반도체 발광 소자 등에서는, 그러한 수법을 이용할 수 없다. 예를 들면, GaN계 재료와, 은, 알루미늄 등의 고반사 금속은, 오믹 접촉을 확보할 수 없다. 이 때문에, Ni, Pt, Rh 등의 금속이나, ITO(Indium Tin Oxide) 등의 금속 산화물과, 상기 고반사 금속의 적층 전극이 사용되고, 상기 고반사 금속 고유의 반사율 이상의 반사율을 얻는 것은 곤란해지고 있다.
그래서, 이러한 문제를 해결할 수 있는 선행 기술로서, 비특허문헌 1이 제안되어 있다. 그 선행 기술에서는, 상기 고반사 금속 고유의 반사율 이상의 반사율을 확보하기 위해, 상기 고반사 금속으로서의 은과, 반도체층인 pGaN층의 사이에, 1/4 광학 파장의 SiO2막이 적층되어 있고, 모든 입사각에 대해, 단독 은막보다 높은 반사율을 얻고 있다. 이에 의해, ODR(omni-directional reflector : 전방향 반사경 전극 구조)을 형성하고, 평균 반사율이 파장 450nm의 계산치로 98%로 되어 있다. 또, 오믹 접촉은, 상기 pGaN층과 SiO2막의 사이에 RuO2(산화루테늄)막을 형성함과 더불어, 상기 SiO2막에 형성한 개구를 통해, 은층이 상기 RuO2막으로부터 pGaN층과 전기적으로 접속되는 마이크로 콘택트에 의해 확보되어 있다.
상술한 종래 기술에서는, 모든 입사각에 대해 고반사율을 얻을 수 있는 것으로 하고 있지만, 본원 발명자가 동일한 계산을 행한 바, 도 10에서 나타낸 바와 같이, 상기 SiO2막의 막 두께가, 1/8 광학 파장 막 두께(0.5Q)에서는 약 55도를 중심으로 넓은 각도 범위에서 20% 정도 반사율이 저하하고, 또 1/4 광학 파장 막 두께(1Q)에서는 약 45도를 중심으로 30% 정도의 반사율 저하가 생기는 것을 알았다. 이것은, 금속 상에 단층의 SiO2막을 반사막으로서 형성한 경우, 입사각이 작은 경우는 상기 1/4 광학 파장 막 두께(1Q)에서 양호한 반사가 얻어지지만, 입사각이 커지면, 도 11의 파선으로 나타낸 바와 같은, 반도체층으로부터 SiO2막으로 침출하는 광, 이른바 근접장이나 에바네슨트파라고 불리는 광이, 은막층과 결합하기 때문이라고 생각된다. 도 10에 있어서, 1/4 광학 파장 막 두께=λ/(4n)=1Q, n은 굴절률이다. 또, 도 10에 있어서, 상기 비특허문헌 1에 기재된 데이터 특성, 즉 98%의 반사율을, 0∼90°의 입사 각도에서의 각 반사율의 평균치로 얻고자 하면, 반사막의 두께를 5Q, 혹은 6Q까지 두껍게 해야 하는 것을 알 수 있다.
상기 침출하는 양은, 도 12에서 나타낸 바와 같이, 입사각 θ가 임계각 θc까지는 0이며, 상기 임계각 θc에서 파장 λ 정도의 깊이까지 침출하고, 그 후, 지수 함수적으로 감소해 간다.
θc=30∼40°이다.
GaInN light-emitting diodes with RuO2 OSiO2 OAg omni-directional reflector(Jong Kyu Kim, Thomas Gesmann, Hong Luo, and E.Fred Schubert.Applied PhysicsLetters 84,4508(2004) 렌셀러 공과대)
본 발명의 목적은, 광 취출 효율을 향상할 수 있는 반도체 발광 소자 및 이것을 이용하는 조명 장치를 제공하는 것이다.
본 발명의 한 국면에 따른 반도체 발광 소자, 및 조명 장치는, 발광층의 발광 파장에서 투광성을 갖는 n형 반도체층, 상기 발광층 및 p형 반도체층이 적층되고, 상기 발광층으로부터의 광의 취출면과는 반대측에 반사막을 구비하며, 상기 반사막은, 발광층의 발광 파장에서 투광성을 갖는 투명층과, 상기 투명층의, 상기 발광층과는 반대측에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층을 구비하며, 상기 투명층은, 상기 발광 파장에서, 당해 투명층에서 봤을 때 상기 발광층측에 설치된 층의 굴절률보다 낮은 굴절률을 가지며, 상기 투명층의 두께는, 상기 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상이다.
상기의 구성에 의하면, 발광층의 발광 파장에서 투광성을 가지며, 도전성 기판 혹은 절연성의 기판 상에 적절히 도전성의 버퍼층을 구비하는 등으로 해서 도전성이 되는 기판이나, 반도체층의 성장 후에 적절히 분리되는 절연성 기판 등의 성장 기판 상에, 적어도 n형 반도체층, 상기 발광층 및 p형 반도체층의 각 층이, 이 순서, 혹은 반대의 순서로 적층되어 이루어지는 반도체 발광 소자에 있어서, 상기 발광층으로부터의 광의 취출면과는 반대측에 반사막을 설치한다. 또, 상기 반사막을, 발광층의 발광 파장에서, 상기 발광층측에 설치된 층의 굴절률보다 낮은 굴절률을 가지며, 또한 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상의 두께를 갖는 투명층과, 상기 투명층 상에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층을 구비하여 구성한다.
따라서, 상기 임계각 θc까지의 비교적 얕은 각도(입사각이 작다)로 입사한 광은 상기 투명층 또는 금속층에서 반사된다. 또, 상기 임계각 θc를 초과하여 비교적 깊은 각도(입사각이 크다)로 입사한 광은, 고굴절률인 GaN 등의 성장 기판 또는 반도체층과 상기 반사막의 계면에서, 근접장이나 에바네슨트파라고 불리는 상기 계면으로부터 투명층으로 침출하는 광이 된다. 그러나, 상기 투명층이 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상의 두께를 가짐으로써, 상기 투명층을 통과하여 상기 금속층에서 흡수되어 버릴 가능성이 적어지고, 대부분이 상기 투명층으로부터 상기 계면으로 되돌아가(되돌려져), 상기 계면으로부터 상기 성장 기판 또는 반도체층에 재차 입사하여 상기 광의 취출면으로 향한다.
따라서, 반사막에 모든 입사각에서 입사한 광을 효율적으로 취출할 수 있고, 동일한 광을 취출하는 경우에는 저소비 전력화할 수 있으며, 동일한 전력을 주입하는 경우에는 고휘도화를 도모할 수 있다.
본 발명에 의하면, 광 취출 효율을 향상할 수 있는 반도체 발광 소자 및 이것을 이용하는 조명 장치를 제공할 수 있다.
도 1은 본 발명의 한 실시 형태에 따른 반도체 발광 소자인 발광 다이오드의 구조를 도시한 단면도이다.
도 2는 본 발명의 한 실시 형태에 따른 반도체 발광 소자인 발광 다이오드의 구조를 도시한 단면도이다.
도 3은 본 발명의 한 실시 형태에 따른 반도체 발광 소자인 발광 다이오드의 구조를 도시한 단면도이다.
도 4는 본 발명의 한 실시 형태에 따른 반도체 발광 소자인 발광 다이오드의 구조를 도시한 단면도이다.
도 5는 상기 각 발광 다이오드에 있어서의 반사막을 구성하는 금속층과 투명층에 있어서, 상기 금속층에 은을 이용한 경우에 있어서의 투명층의 두께의 변화에 대한 반사율의 변화를 나타낸 그래프이다.
도 6은 은의 반사막의 막 두께 변화에 대한 반사율(R), 투과율(T), 및 흡수율(A)의 변화를 나타낸 그래프이다.
도 7은 도 6의 일부의 영역을 확대하여 나타낸 그래프이다.
도 8은 발광층으로부터 각 출사 방향에 대한 광속의 변화를 설명하기 위한 그래프이다.
도 9는 상기 반사막의 반사율의 변화에 대한 광 취출 효율의 변화를 나타낸 그래프이다.
도 10은 종래 기술에 의한 반사막으로의 광의 입사각 변화에 대한 실제의 반사율의 변화를 나타낸 그래프이다.
도 11은 에바네슨트파(근접장)를 설명하기 위한 도면이다.
도 12는 상기 에바네슨트파에 의해 광이 침출하는 양의 입사각에 대한 변화를 설명하기 위한 그래프이다.
도 13은 투명층(SiO2)의 두께와, 반사막의 반사율의 관계를 나타낸 그래프이다.
도 14는 도 13에 나타낸 그래프의 산출 조건, 산출 방법을 설명하기 위한 설명도이다.
도 15는 금속층의 두께 t와, 반사막의 가중 평균 반사율 <R>의 관계를 나타낸 그래프이다.
도 16은 도 15에 나타낸 그래프의 산출 조건을 설명하기 위한 설명도이다.
도 17은 금속층을, Ag층과 투명층의 사이에 Al층을 설치하여 구성한 경우의 Al층의 두께 t와, 반사막의 가중 평균 반사율 <R>의 관계를 나타낸 그래프이다.
도 18은 도 17에 나타낸 그래프의 산출 조건을 설명하기 위한 설명도이다.
도 19는 도 1, 도 2에 나타낸 투명층의 일례를 도시한 평면도로서, 도 19의 (a)는 전체도를 나타내고, 도 19의 (b)는 투명층의 일부를 확대한 도면을 나타내고 있다.
도 20은 도 1, 도 2에 나타낸 투명층의 다른 일례를 도시한 평면도로서, 도 20의 (a)는 전체도를 나타내고, 도 20의 (b)는 투명층의 일부를 확대한 도면을 나타내고 있다.
도 21은 투명 도전층을 두께 1nm의 Pt를 이용하여 메시형상 혹은 섬(島)형상으로 형성한 경우의 Pt의 면적 점유율과, 발광 다이오드의 순방향 전압 Vf, 및 가중 평균 반사율 <R>의 관계를 나타낸 그래프이다.
도 22는 Pt층의 두께와 밀착성(인장 강도)의 관계를 조사한 실험 결과를 나타낸 표이다.
도 1∼도 4는, 본 발명의 한 실시 형태에 따른 반도체 발광 소자인 발광 다이오드(1∼4)의 구조를 도시한 단면도이다. 도 1∼도 4의 구조는, 본 발명이 적용되는 반도체 발광 소자의 전형적인 구조예를 나타낸 것이며, 도 1의 발광 다이오드(1)는 플립 칩 타입이며, 도 2∼도 4의 발광 다이오드(2∼4)는 와이어본드 타입이다.
도 1의 발광 다이오드(1)는, 도시 생략한 성장 기판 상에, n형 반도체층(11), 발광층(12) 및 p형 반도체층(13)이 적층되고, 상기 발광층(12)으로부터의 광 취출면(14)과는 반대측의 면에 반사막을 갖는다. 여기에서, 주목해야 할 것은, p형 전극을 본 발명에 따른 반사막 A로 하는 것이다. 상기 반사막 A는, 상기 발광층(12)의 발광 파장에서, 상기 반사막이 접하는 상기 p형 반도체층(13)의 굴절률보다 낮은 굴절률을 가지며, 또한 3/4 광학 파장(3Q) 이상의 두께를 갖는 투명층(15)과, 상기 투명층(15) 상에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층(16)을 구비하여 구성된다.
또, 후술하는 바와 같이, 투명층(15)의 일부에는, 투명층(15)을 관통하여 p형 반도체층(13)과 금속층(16)을 전기적으로 도통시키는 메시형상, 또는 복수의 섬형상으로 된 금속부(15b)가 설치되어 있다. 또, 도 1에 나타낸 바와 같이, p형 반도체층(13)과 투명층(15)의 사이에, 투명 도전층(19)(제1 전극층)이 적층되어 있어도 된다.
상기 각 층(11∼13)은, Ⅲ-Ⅴ족 반도체 또는 Ⅱ-Ⅵ족 반도체로 이루어지고, 예를 들면 GaN의 경우, 파장 λ=455nm 정도, 굴절률은 2.5 정도이다. 상기 투명층(15)은, 예를 들면 SiO2로 이루어지고, 그 경우의 굴절률은 1.43 정도이다. 상기 금속층(16)은, 예를 들면 은으로 이루어진다. 그리고, 상기 금속층(16)까지 형성된 후, 일각이 파여져 상기 n형 반도체층(11)에 이어지는 n형 전극(17)이 형성되고, 또한 상기 성장 기판이 박리된 후, 상기 광 취출면(14)이 되는 그 박리된 면에, 요철이 형성되어, 이 도 1에서 나타낸 구성이 된다.
또, 도 2의 발광 다이오드(2)에서도, 도시 생략한 성장 기판 상에, n형 반도체층(21), 발광층(22) 및 p형 반도체층(23)이 적층되고, 상기 발광층(22)으로부터의 광 취출면(24)과는 반대측의 면에 반사막을 갖는다. 여기에서, 주목해야 할 것은, p형 전극을 본 발명에 따른 반사막 B로 하는 것이다. 상기 반사막 B는, 상기 발광층(22)의 발광 파장에서, 상기 반사막 B가 접하는 상기 p형 반도체층(23)의 굴절률보다 낮은 굴절률을 가지며, 또한 3/4 광학 파장(3Q) 이상의 두께를 갖는 투명층(25)과, 상기 투명층(25) 상에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층(26)을 구비하여 구성된다. 상기 각 층(21∼23)은, Ⅲ-Ⅴ족 반도체 또는 Ⅱ-Ⅵ족 반도체, 예를 들면 GaN으로 이루어지고, 상기 투명층(25)은, 예를 들면 SiO2로 이루어지며, 상기 금속층(26)은, 예를 들면 은으로 이루어진다. 그리고, 상기 금속층(26)까지 형성된 후, 상기 성장 기판이 박리되고, 상기 광 취출면(24)이 되는 그 박리된 면에, 요철이 형성됨과 더불어, 상기 요철 상에 n형 전극(27)이 형성되며, 상기 금속층(26)이 p형 콘택트가 되어 이 도 2에서 나타낸 구성이 된다.
또, 후술하는 바와 같이, 투명층(25)의 일부에는, 투명층(25)을 관통하여 p형 반도체층(23)과 금속층(26)을 전기적으로 도통시키는 메시형상, 또는 복수의 섬형상으로 된 금속부(25b)가 설치되어 있다. 또, 도 2에 나타낸 바와 같이, p형 반도체층(23)과 투명층(25)의 사이에, 투명 도전층(29)(제1 전극층)이 적층되어 있어도 된다.
한편, 도 3의 발광 다이오드(3)에서는, 계면(30a)에 요철을 가지며, 발광층(32)의 발광 파장에서 투명한 성장 기판(혹은 접합 기판)(30) 상에, n형 반도체층(31), 발광층(32) 및 p형 반도체층(33)이 적층되고, 상기 발광층(32)으로부터의 광 취출면(34)과는 반대측의 면에 반사막을 갖는다. 여기에서, 주목해야 할 것은, 상기 성장 기판(30)의 이면을 본 발명에 따른 반사막 C로 하는 것이다. 상기 반사막 C는, 상기 발광층(32)의 발광 파장에서, 상기 반사막이 접하는 상기 성장 기판(30)의 굴절률보다 낮은 굴절률을 가지며, 또한 3/4 광학 파장(3Q) 이상의 두께를 갖는 투명층(35)과, 상기 투명층(35) 상에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층(36)을 구비하여 구성된다. 상기 성장 기판(30)은, GaN, ZnO, Al2O3로 이루어진다. 상기 각 층(31∼33)은, Ⅲ-Ⅴ족 반도체 또는 Ⅱ-Ⅵ족 반도체로 이루어지고, 예를 들면 GaN의 경우, 파장 λ=455nm 정도, 굴절률은 2.5 정도이다. 상기 투명층(35)은, 예를 들면 SiO2로 이루어지고, 그 경우의 굴절률은 1.43 정도이다. 상기 금속층(36)은, 예를 들면 은으로 이루어진다. 그리고, 상기 p형 반도체층(33) 상에 투명 도전층(38)이 형성되고, 이면측에 상기 투명층(35) 및 금속층(36)이 형성된 후, 일각이 파여진 부분과 상기 투명 도전층(38) 상에, n형 전극(37) 및 p형 전극(39)이 형성되어, 이 도 3에서 나타낸 구성이 된다. 또한, n형 반도체층(31)과 p형 반도체층(33)은, 서로 교체되어도 된다. 그 경우, 전극(37)은 p형이 되고, 전극(39)은 n형이 된다.
또한, 도 4의 발광 다이오드(4)에서는, 발광층(42)의 발광 파장에서 투명한 성장 기판(혹은 접합 기판)(40) 상에, n형 반도체층(41), 발광층(42) 및 p형 반도체층(43)이 적층되고, 상기 발광층(42)으로부터의 광 취출면(44)과는 반대측의 면에 반사막을 갖는다. 그리고, 상기 성장 기판(40)의 이면을, 상기 투명층(35) 및 금속층(36)과 동일한 투명층(45) 및 금속층(46)이 적층된 반사막 D로 하고 있다. 도 3과의 차이는, 요철이 광 취출면(44)인 p형 반도체층(43) 상면에 형성되어 있는 것이다. 이 발광 다이오드(4)에서도, n형 반도체층(41)과 p형 반도체층(43)이 교체되어, n형 전극(47) 및 p형 전극(49)이 각각 p형 및 n형이 되어도 된다.
이와 같이 본 실시 형태에서는, 상기 비특허문헌 1과 같이 1/4 광학 파장 박막 간섭에 의해 반사율을 향상하는 것이 아니라, 굴절률이 높은 매질(예를 들면 GaN 재료:굴절률=2.5)로부터 굴절률이 낮은 매질(예를 들면 SiO2:굴절률=약 1.43)로 광이 입사할 때의 전반사 효과를 활용하여, 반사층으로서 3/4 광학 파장 막 두께 이상의 투명층(15, 25, 35, 45)과, 거기에 적층되는 은, 은 합금, Al, Al 합금의 금속층(16, 26, 36, 46)으로 이루어지는 반사층을 작성함과 더불어, 광 취출면(14, 24, 44), 혹은 계면(30a)에 정반사 각도를 흐트러뜨리는 요철 구조를 배치한다. 이에 의해, 입사각 θ가 작은 영역에서는 상기 비특허문헌 1에 의한 1/4 광학 파장막을 적층한 경우를 상회하는 반사율의 향상은 기대할 수 없어도, 상기 도 8에서 나타낸 실제의 발광층(12, 22, 32, 42)으로부터의 광의 방사각 분포를 고려한 경우, 보다 높은 평균 반사율을 얻을 수 있다.
상세하게는, 상기 임계각 θc를 초과하여 비교적 깊은 각도로 입사한 광은, 고굴절률인 성장 기판(30, 40) 또는 반도체층(13, 23)과 상기 반사막의 계면에서, 근접장이나 에바네슨트파라고 불리는 상기 계면으로부터 투명층(15, 25, 35, 45)으로 침출하는 광이 되지만, 상기 투명층(15, 25, 35, 45)이 3/4 광학 파장 이상의 두께를 가짐으로써, 상기 투명층(15, 25, 35, 45)을 통과하여 상기 금속층(16, 26, 36, 46)에서 흡수되어 버릴 가능성은 적어지고, 대부분이 상기 투명층(15, 25, 35, 45)으로부터 상기 계면으로 되돌아가(되돌려져), 상기 계면으로부터 상기 성장 기판(30, 40) 또는 반도체층(13, 23)에 재차 입사하여 상기 광 취출면(14, 24, 34, 44)으로 향한다.
그리고, 1회의 투과로 취출되지 않고, 이와 같이 내부에 재반사된 광도, 상기 요철의 광 취출면(14, 24, 44) 또는 계면(30a)에서 입사각, 굴절률, 및 형상에 의존하는 각도 변환 작용을 받으며, 통계적으로는 최초의 발광과 유사한 분포를 갖는다고 생각된다. 따라서, 이들 방사각 분포의 가중을 행하여, 모든 입사각에 대한 가중 평균 반사율로 생각하면, 상기 비특허문헌 1에 의한 1/4 광학 파장막을 적층시킨 경우와 비교해서, 보다 높은 반사율을 얻을 수 있다. 이렇게 해서, 반사막에 모든 입사각에서 입사한 광을 효율적으로 취출할 수 있고, 동일한 광을 취출하는 경우에는 저소비 전력화할 수 있으며, 동일한 전력을 주입하는 경우에는 고휘도화를 도모할 수 있다. 또, 이러한 막 구성에서는, 정밀한 막 두께 제어는 불필요하며, 또한 막 층수도 적으므로, 프로세스가 용이하다.
도 1∼도 4에서는, 정반사 각도를 흐르러뜨리는 형상으로서 미소 요철을 예시하였지만, 목적은 직육면체 중에서 정반사의 반복의 다중 반사를 없애는 것이며, 이 형상에는 구애받지 않는다. 소자의 매크로 구조를 변경하여, 소자측면에 경사를 설치해도 되고, 소자 그 자체가 각추대 형상을 갖는 추형상 구조 등이어도 된다.
여기에서, 도 5에는, 상기 금속층(16, 26, 36, 46)으로서 은을 이용한 경우에 있어서의 상기 투명층(15, 25, 35, 45)의 두께의 변화에 대한 반사율의 변화를 나타낸다. 가로축은 막 두께 N을 나타내고, 그 막 두께 N은, 1/4 광학 파장(1Q)의 배수 n으로 나타낸다. 전술한 도 11 및 도 12에서 나타낸 바와 같이, 전반사 효과를 활용한 투명층(15, 25, 35, 45)의 막 두께는 1 광학 파장 정도 이상 필요하지만, 이 도 5는 전술한 도 8에서 나타낸 방사속 분포를 고려한 가중 평균 반사율을 나타내고 있으며, 이 도 5로부터, 상기 투명층(15, 25, 35, 45)의 두께는, 반사율이 99% 이상이 되므로, 상기 3/4 광학 파장 정도 이상이면 되는 것이 이해된다.
또한, 상기 투명층(15, 25)(후술하는 투명 부분(15c, 25c)), 및 투명층(35, 45)은, 상기 SiO2에 한정되지 않으며, ZrO2여도 되고, 또한 이들의 굴절률이 각각, 1.43, 1.95이고, 이들 사이의 굴절률을 갖는 Al2O3 등이어도 된다. 단, 발광 반도체 소자가 Ⅱ-Ⅵ족의 ZnO계 재료로 이루어지는 경우, ZnO의 굴절률은 약 2.0이므로, 전반사 효과를 활용하기 위해서는, 상기 투명층(15, 25, 35, 45)으로서는 SiO2가 바람직하다(Al2O3, ZrO2에서는 굴절률차가 작고, 전반사 효과도 작다). 상기 도 5에는, ZrO2의 반사율 특성도 아울러 나타낸다.
또, 투명층(15, 25)(후술하는 투명 부분(15c, 25c)), 및 투명층(35, 45)으로서는, 예를 들면, SiO2, ZrO2, Al2O3, TiO2, Ta2O5, MgF, CaF, 및 Si3N4를 이용할 수 있다. 또, 이들 투명층 또는 투명 부분을, 복수의 층을 적층한 다층 구조로 구성해도 된다. 또한, 이와 같이 적층된 각 층을, 상술한 재료로부터 선택된 동일한 재료로 구성해도 되고, 서로 상이한 재료의 층을 적층해도 된다.
한편, 상기 투명층(15, 25, 35, 45)은, 전술한 바와 같이 두께가 3/4 광학 파장 이상이면, 전반사 효과는 얻을 수 있다. 그러나, 실제로 성막한 막은, 성막법에도 의존하지만, 막 응력을 갖고 있어, 두껍게 하면 할수록, 이 막 응력이 강해져서, 프로세스 중, 혹은 소자 사용 중에 막이 박리되어 버린다. 따라서, 상기 투명층(15, 25, 35, 45)의 두께를 5/4 광학 파장 이하로 함으로써, 광학 특성과 막 안정성을 양립시킬 수 있다. 또한, 상기 투명층(15, 25, 35, 45)을 적층할 때에, 스퍼터를 이용함으로써 상기 막 응력을 약하게 하는 것이 용이해지지만, 반도체층에 데미지를 주게 되는 경우가 있으므로, 그 데미지가 작은 EB(전자 빔) 증착을 이용하면, 상기와 같이 막 응력을 크게 하는 것이 용이하다.
도 13은, 투명층(15, 25, 35, 45)(SiO2)의 두께와, 반사막 A, B, C, D의 반사율의 관계를 나타낸 그래프이다. 도 13에 있어서, 세로축의 가중 평균 반사율 <R>은, 입체각 분포를 고려한 반사율이다. 도 14(a), (b)는, 도 13에 있어서의 가중 평균 반사율 <R>의 산출 조건을 설명하기 위한 설명도이다. 도 14(c)는, 입체각 분포를 고려한 가중 평균 반사율 <R>의 산출 방법을 설명하기 위한 설명도이다.
도 14(a)(b)에 있어서, 투명층(SiO2)의 굴절률 n=1.43, 반도체층(GaN)의 굴절률 n=2.4, 광의 파장 λ=450nm이다. 그렇게 하면, 도 13에 있어서, 광학 파장 막 두께 Q=450/(4×1.43)=78.7nm가 된다. 또, 가중 평균 반사율 <R>은, 투명층(SiO2)의 계면에 있어서의 반사율이다.
도 14(c)에 있어서, 가중 평균 반사율 <R>의 수식의 우변에서, sinφ의 항이 승산되어 콘볼루션 적분됨으로써, 광의 입사각에 따른 가중이 행해지도록 되어 있다.
도 13을 참조하면, 금속층으로서 Ag을 이용한 경우, 및 Al을 이용한 경우의 어느 쪽에서나, 투명층(SiO2)의 두께 t가 3Q(발광 파장의 3/4를 투명층의 굴절률로 나눈 값) 이상이 되면, 가중 평균 반사율 <R>이 96% 이상이 되고, 또한 그 이상 두께 t를 증대시켜도, 가중 평균 반사율 <R>은 그다지 크게 증대하지 않는다. 따라서, 투명층(15, 25, 35, 45)의 두께 t는 3Q 이상인 것이 바람직하다.
또한, 투명층(SiO2)의 두께 t가 5Q(발광 파장의 5/4를, 투명층의 굴절률로 나눈 값) 이상에서는, 가중 평균 반사율 <R>이 거의 일정해지므로, 그 이상 두께 t를 증대시켜도 반사율 향상의 효과는 얻을 수 없다. 따라서, 투명층(15, 25, 35, 45)의 두께 t는, 3Q∼5Q로 하는 것이 바람직하다.
또, 상기 금속층(16, 26, 36, 46)을 은 또는 은 합금으로 하면, 상기 투명층(15, 25, 35, 45)과 적층함으로써, 상기 도 5에서 나타낸 바와 같이, 평균 98%에서 99% 이상의 반사율을 얻을 수 있으며, 높은 광 취출 효율을 얻을 수 있어 적합하다. 단, 고반사 금속은 은계 재료에 한정되는 것은 아니며, 자외 영역의 발광 소자에서는 Al이 바람직하다. Al에 상기 투명층(15, 25, 35, 45)을 적층한 경우에도, Al의 반사율이 기여하는 입사각 영역에서는 방사속분이 작고, 입사각이 커지는 영역에서는 전반사 효과가 기여하므로, 평균으로서는 Al 자체의 반사율보다 높은 효과를 얻을 수 있다.
또한, 성막 공법, 성막 조건에 따라 변화하지만, 은의 굴절률(n, k)을 (0.066, 2.5)로 한 경우, 막 두께와, 반사율(R), 투과율(T), 흡수율(A)은, 도 6과 같이 된다. 따라서, 고반사율을 얻기 위해서는, 90% 이상의 반사율을 얻을 수 있는 막 두께 80nm 이상이 바람직하다. 또, 막 두께가 두꺼워지면 막 응력에 의한 박리가 발생하기 쉬워지므로, 200nm 이하인 것이 바람직하다. 특히 100nm 정도가, 반사율과 막 안정성의 양면에서 바람직하다.
또, 금속층(16, 26, 36, 46)으로서는, 은 및 은 합금 외에, 예를 들면 Al 및 Al 합금을 이용할 수 있다.
도 15는, 금속층(16, 26, 36, 46)(Ag 또는 Al)의 두께 t와, 반사막 A, B, C, D의 가중 평균 반사율 <R>의 관계를 나타낸 그래프이다. 도 16(a), (b)는, 도 15에 있어서의 가중 평균 반사율 <R>의 산출 조건을 설명하기 위한 설명도이다.
도 15를 참조하면, 금속층으로서 Ag를 이용한 경우, 금속층의 두께 t가 80nm 이상에서 그래프가 거의 플랫이 되고, 그 이상 두께 t를 크게 해도 가중 평균 반사율 <R>은 증대하지 않는다. 또, 금속층으로서 Al을 이용한 경우, 금속층의 두께 t가 50nm 이상에서 그래프가 거의 플랫이 되고, 그 이상 두께 t를 크게 해도 가중 평균 반사율 <R>은 증대하지 않는다.
따라서, 금속층으로서 Ag을 이용한 경우, 금속층의 두께 t는 80nm 이상, 보다 바람직하게는 최소한의 두께로 대략 최대의 반사율을 얻을 수 있는 대략 80nm로 하는 것이 바람직하다.
또, 금속층으로서 Al을 이용한 경우, 금속층의 두께 t는 50nm 이상, 보다 바람직하게는 최소한의 두께로 대략 최대의 반사율을 얻을 수 있는 대략 50nm로 하는 것이 바람직하다.
또, 금속층(16, 26, 36, 46)을, 복수의 층을 적층한 다층 구조로 구성해도 된다. 또한, 이와 같이 적층된 각 층을, 상술한 재료로부터 선택된 동일한 재료로 구성해도 되고, 서로 상이한 재료의 층을 적층해도 된다.
또, 금속층(16, 26, 36, 46)이, Ag 또는 Ag 합금인 경우, 투명층(15, 25, 35, 45)(SiO2)과의 밀착성이 나빠, 금속층(16, 26, 36, 46)과 투명층(15, 25, 35, 45)이 박리되기 쉬워질 우려가 있다. 한편, Al 및 Al 합금은, Ag 및 Ag 합금보다 투명층(15, 25, 35, 45)과의 밀착성이 좋다. 그래서, Al 또는 Al 합금의 층을 형성하고, 또한 그 위에 Ag 또는 Ag 합금의 층을 형성함으로써, 투명층(15, 25, 35, 45)(SiO2)과 Ag 또는 Ag 합금의 층의 사이에 Al 또는 Al 합금의 층을 끼워 넣음으로써, 금속층(16, 26, 36, 46)과 투명층(15, 25, 35, 45)이 박리되기 어렵게 할 수 있다.
도 17은, 금속층을, Ag층과 투명층의 사이에 Al층을 형성하여 구성한 경우의 Al층의 두께 t와, 반사막 A, B, C, D의 가중 평균 반사율 <R>의 관계를 나타낸 그래프이다. 도 18은, 도 17에 있어서의 가중 평균 반사율 <R>의 산출 조건을 설명하기 위한 설명도이다.
도 17을 참조하면, Al층의 두께 t가 1nm일 때, 가중 평균 반사율 <R>은 99.0%가 되어, 극히 양호한 가중 평균 반사율 <R>을 얻을 수 있다. 따라서, Al층의 두께 t는 1nm 이하인 것이 바람직하다. 또, Al층의 두께 t가 3nm일 때, 가중 평균 반사율 <R>은 98.3%가 되어, 벌크의 알루미늄과 동등한 반사율이 된다. 그렇게 하면, Al은 Ag보다 광의 반사율이 낮으므로, Al층의 두께 t가 3nm 이상이 되면, Ag층이 없고, Al층만으로 금속층을 구성한 경우와 동일해져 버린다. 따라서, Al층의 두께 t는, 3nm보다 얇게 할 필요가 있다.
그런데, 도 3 및 도 4의 발광 다이오드(3, 4)에서는, 투명층(35, 45) 및 금속층(36, 46)은 성장 기판(30, 40) 상에 형성되어, 다이오드 전류의 경로와는 관계가 없는 부분에 설치되어 있는 것에 반해, 도 1 및 도 2의 발광 다이오드(1, 2)에서는, 금속층(16, 26)은 p형 전극이 되고, 투명층(15, 25)은 p형 반도체층(13, 23) 상에 형성되어, 다이오드 전류의 경로에 설치되게 된다. 이와 같이 반사막 A, B가 p형 반도체층(13, 23) 상에 형성되고, 그 p형 전극을 겸하는 경우, 도 1 및 도 2에서 나타낸 바와 같이, 상기 p형 반도체층(13, 23)과 투명층(15, 25)의 사이에는, 투명 도전층(19, 29)이 적층되어 있다.
투명 도전층(19, 29)은, p형 반도체층(13, 23)과 도전성을 가지며(오믹 콘택트하고), 발광층(12, 22)의 발광 파장에서 투명한 제1 전극층이다. 그리고, 투명 도전층(19, 29) 상에, 개구(관통구멍)(15a, 25a)를 갖는 상기 투명층(15, 25)이 형성된다. 또한 이 투명층(15, 25) 상에, 금속층(16, 26)이 적층되면, 금속층(16, 26)의 금속 재료가 개구(15a, 25a)로부터 투명층(15, 25) 상에 적층되고, 개구(15a, 25a) 내에 적층된 금속 재료에 의해 금속부(15b, 25b)가 형성된다.
이 금속부(15b, 25b)에 의해, 투명 도전층(19, 29)과 금속층(16, 26)이 전기적으로 도통된다. 이에 의해, 금속층(16, 26)은, 금속부(15b, 25b), 및 투명 도전층(19, 29)을 통해 p형 반도체층(13, 23)과 전기적으로 도통하고, p형 전극(제2 전극층)으로서 이용된다.
또한, 투명 도전층(19, 29)(예를 들면 ITO)과 금속부(15b, 25b)(예를 들면 Ag)의 사이에 두께 0.1nm∼0.3nm의 Pt층을 형성함으로써, 투명 도전층(19, 29)(예를 들면 ITO)과 금속부(15b, 25b)(예를 들면 Ag)의 사이의 밀착성을 더욱 높일 수 있다.
이와 같이 반사막이 전극을 겸하여 오믹 접합이 필요한 경우에, 전반사 효과를 활용하는 상기 투명층(15, 25)에, 마이크로 콘택트 홀을 형성하거나, 상기 투명층(15, 25)을 메시형상 등으로 영역 분할하는 등으로 해서 상기 개구(15a, 25a)를 형성하고, 그들 개구(15a, 25a)를 반사율이 높은 금속층(16, 26)으로 덮음으로써, 금속부(15b, 25b)가 형성된다. 이에 의해, 금속층(16, 26)과 투명 도전층(19, 29)의 오믹 접합이 가능해진다. 이에 의해, 투명층(15, 25)에 의한 고반사율화를 희생시키지 않으며, 반도체층(13, 23)과 고반사인 금속층(16, 26)을 전기적으로 접속하여, 상기 발광층(12, 22)에 충분한 전류를 주입할 수 있다.
도 19, 도 20은, 도 1, 도 2에 나타낸 투명층(15, 25)의 일례를 도시한 평면도이다. 도 19(a), 도 20(a)는 각각 전체도를 나타내며, 도 19(b), 도 20(b)는 각각 투명층의 일부를 확대한 도면을 나타내고 있다.
도 19(a)에 나타낸 투명층(15, 25)은, 투명 부분(15c, 25c)이 예를 들면 육각형의 섬형상으로 되어 복수 배치되어 있다. 그리고, 각 투명 부분(15c, 25c)의 간극을 메우도록 금속부(15b, 25b)가 메시형상으로 형성되어 있다. 또한, 투명 부분(15c, 25c)은 육각형에 한정되지 않으며, 예를 들면 원형이어도 되고, 그 밖의 형상이어도 된다.
또, 도 20(a)에 나타낸 투명층(15, 25)은, 금속부(15b, 25b)가 예를 들면 원형의 섬형상으로 되어 복수 배치되어 있다. 그리고, 각 금속부(15b, 25b)의 간극을 메우도록 투명 부분(15c, 25c)이 메시형상으로 형성되어 있다. 또한, 투명 부분(15c, 25c)은 육각형에 한정되지 않으며, 예를 들면 원형이어도 되고, 그 밖의 형상이어도 된다.
투명층(15, 25)에 있어서, 투명 부분(15c, 25c)에는 전류가 흐르지 않는다. 그 때문에, LED를 발광시키기 위한 전류는, p형 전극인 금속층(16, 26)으로부터, 각 금속부(15b, 25b)를 통해 투명 도전층(19, 29)에 도달하고, 투명 도전층(19, 29)으로부터 p형 반도체층(13, 23), 발광층(12, 22), n형 반도체층(11)으로 흘러 발광층(12, 22)이 발광한다.
이 때, 발광층(12, 22)을 균일하게 발광시키기 위해서는, 투명 도전층(19, 29)에 도달한 전류가 투명 부분(15c, 25c)의 아래(투명 부분(15c, 25c)와 p형 반도체층(13, 23)의 사이)로 돌아 들어갈 필요가 있다. 그리고, 투명 부분(15c, 25c)의 사이즈가 작을수록, 전류가 투명 부분(15c, 25c)의 아래로 돌아 들어가기 쉬워진다.
따라서, 투명 부분(15c, 25c)의 사이즈는 작을수록 발광층(12, 22)을 균일하게 발광시키는 것이 용이해진다. 투명 부분(15c, 25c)의 사이즈는, 예를 들면 도 19(b)에 나타낸 바와 같이, 섬형상의 투명 부분(15c, 25c)의 중심으로부터 가장 먼 바깥 가장자리 부분까지의 거리 d나, 예를 들면 도 20(b)에 나타낸 바와 같이, 인접하는 금속부(15b, 25b)간의 최단 거리 d이다.
상기 제1 전극층인 투명 도전층(19, 29)은, 예를 들면 금속 산화물의 ITO가 예를 들면 30nm 이하의 두께로 적층되어 형성된다. 이 경우, 98% 이상의 투과율을 확보할 수 있으며, 투명층(15, 25)에서의 전반사 효과를 저해하지 않는다. 특히 바람직하게는 10nm 이하이다. 또, ITO 이외에도, 수산화마그네슘(Mg(OH)2) 등도 이용할 수 있다.
또한, 투명 도전층(19, 29)은, 반드시 30nm 이하의 두께일 필요는 없으며, 30nm를 초과하는 두께여도 된다.
또, 투명 도전층(19, 29)으로서는, ITO나 수산화마그네슘의 외에, 예를 들면 ZnO나, ZnO에 갈륨을 도핑한 GZO, ZnO에 인듐을 도핑하거나 In2O3에 인듐을 도핑하거나 하여 얻어지는 IZO, 및 ZnO에 알루미늄을 도핑한 AZO를 이용할 수 있다. 또, 투명 도전층(19, 29)을, 복수의 층을 적층한 다층 구조로 구성해도 된다. 또한, 이와 같이 적층된 각 층을, 상술한 재료로부터 선택된 동일한 재료로 구성해도 되고, 서로 상이한 재료의 층을 적층해도 된다.
또, 투명 도전층(19, 29)의 성막에 스퍼터를 이용하면, 모재인 반도체층에 주는 데미지가 크므로 반도체층과 인접하는 층의 콘택트 저항이 증대할 가능성이 있다. 한편, 투명 도전층(19, 29)의 성막에 EB 증착을 이용하면, 반도체층에 주는 데미지가 스퍼터보다 작으므로, 반도체층의 저항치의 증대가 스퍼터보다 적다. 한편, EB 증착을 이용하면, 성막의 평탄성이 스퍼터보다 떨어지므로, 투명 도전층(19, 29)과 금속층(16, 26)의 계면에 요철이 생겨 광의 반사율이 저하한다.
그래서, 투명 도전층(19, 29)을, EB 증착(제1 성막법)으로 형성된 층과, 스퍼터(제2 성막법)로 형성된 층을 적층하여 구성하면, 반사율의 저하를 저감하면서, 반도체층의 저항치의 증대를 저감하는 것이 가능해진다. 특히, 투명 도전층(19, 29)에 있어서의 투명층(15, 25)에 접하는 면은, 스퍼터에 의해 형성되어 있는 것이, 반사율의 저하를 저감하기 위해 바람직하다.
또, 상기 제1 전극층인 투명 도전층(19, 29)은, 흡수가 적은 고반사 금속, 예를 들면 은으로, 그 두께가 5nm 이하로 적층되어 형성되어 있어도 된다. 이 경우, 상기 도 6에 있어서의 막 두께가 20nm 이하인 영역을 도 7에서 확대하여 나타낸 바와 같이, 흡수를 1% 이하로 할 수 있다. 특히 이 도 7로부터, 2nm 이하로 함으로써, 흡수가 극히 적어져 적합하다.
또한, 상기 제1 전극층이며, 상기 p형 반도체층(13, 23)에 접하는 투명 도전층(19, 29)은, GaN계 p형 반도체층(13, 23)과 오믹 접속이 가능하며, 또한 반사율이 60% 이상인 Pt 또는 Rh, 혹은 그들의 합금으로 이루어진다. 그리고, 이들을 2nm 정도 이하의 두께로, 점유율이 50% 이하, 바람직하게는 25% 이하인 메시 혹은 섬형상의 미소 영역군으로 영역 분할하는 등으로 해서 개구(19a, 29a)를 형성함으로써, 고반사를 희생시키지 않으며, 발광 다이오드(1, 2)의 순방향 전압을 저감할 수 있어 적합하다.
도 21은, 투명 도전층(19, 29)을 두께 1nm의 Pt를 이용하여 메시형상 혹은 섬형상으로 형성한 경우의 Pt의 면적 점유율과, 발광 다이오드(1, 2)의 순방향 전압 Vf, 및 가중 평균 반사율 <R>의 관계를 나타낸 그래프이다.
발광 다이오드(1, 2)의 발광 효율은, 순방향 전압 Vf가 낮을수록 높고, 가중 평균 반사율 <R>이 클수록 높다.
도 21에 나타낸 바와 같이, Pt의 면적 점유율이, 10%를 하회하면 급격하게 순방향 전압 Vf가 상승하므로, Pt의 면적 점유율은 10 이상이 바람직하다. 또, Pt의 면적 점유율이 50%를 초과하면 가중 평균 반사율 <R>이 93% 이하가 되어, 바람직하지 않다. 따라서, Pt의 면적 점유율은 50% 이하가 바람직하다. 또, Pt의 면적 점유율을 25% 이하로 하면, 가중 평균 반사율 <R>이 95% 이상이 되어 보다 바람직하다.
도 22는, Pt층의 두께와 밀착성(인장 강도)의 관계를 조사한 실험 결과를 나타낸 표이다. 도 22에 나타낸 샘플 1은, Pt층을 구비하지 않고, GaN층과 Ag층을 밀착시킨 것이며, 샘플 2∼4는, GaN층과 Ag층의 사이에 Pt층을 형성한 것이다.
샘플 1은, 10N/mm2의 인장 강도에서 층의 박리가 발생하였다. 한편, Pt층의 두께가 0.1nm인 샘플 2에서는, 44.0N/mm2의 인장 강도에서도 박리는 발생하지 않았다. 또한, Pt층의 두께가 각각 0.3nm, 1.0nm인 샘플 3, 4에서는, 44.7N/mm2 이상(측정 한계 이상)의 인장 강도에서도 박리는 발생하지 않았다.
이것으로부터, Pt층의 두께는 0.1nm 이상인 것이 바람직하다. 또, Rh나 Pt, Rh의 합금을 이용한 층에서도, Rt층과 동일한 결과를 얻을 수 있다고 추정되며, 층의 두께는 0.1nm 이상인 것이 바람직하다.
이상과 같은 발광 다이오드(1∼4)를 조명 장치에 이용함으로써, 광 취출 효율을 향상할 수 있으며, 따라서 저소비 전력화 및 고휘도화를 도모할 수 있는 조명 장치를 실현할 수 있다.
즉, 본 발명의 한 국면에 따른 반도체 발광 소자는, 발광층의 발광 파장에서 투광성을 갖는 n형 반도체층, 상기 발광층 및 p형 반도체층이 적층되고, 상기 발광층으로부터의 광의 취출면과는 반대측에 반사막을 구비하며, 상기 반사막은, 발광층의 발광 파장에서 투광성을 갖는 투명층과, 상기 투명층의, 상기 발광층과는 반대측에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층을 구비하며, 상기 투명층은, 상기 발광 파장에서, 당해 투명층에서 봤을 때 상기 발광층측에 설치된 층의 굴절률보다 낮은 굴절률을 가지며, 상기 투명층의 두께는, 상기 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상이다.
상기의 구성에 의하면, 발광층의 발광 파장에서 투광성을 가지며, 도전성 기판 혹은 절연성의 기판 상에 적절히 도전성의 버퍼층을 구비하는 등으로 해서 도전성이 되는 기판이나, 반도체층의 성장 후에 적절히 분리되는 절연성 기판 등의 성장 기판 상에, 적어도 n형 반도체층, 상기 발광층 및 p형 반도체층의 각 층이, 이 순서, 혹은 반대의 순서로 적층되어 이루어지는 반도체 발광 소자에 있어서, 상기 발광층으로부터의 광의 취출면과는 반대측에 반사막을 설치한다. 또, 상기 반사막을, 발광층의 발광 파장에서, 상기 발 광층측에 설치된 층의 굴절률보다 낮은 굴절률을 가지며, 또한 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상의 두께를 갖는 투명층과, 상기 투명층 상에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층을 구비하여 구성한다.
따라서, 상기 임계각 θc까지의 비교적 얕은 각도(입사각이 작다)로 입사한 광은 상기 투명층 또는 금속층에서 반사된다. 또, 상기 임계각 θc를 초과하여 비교적 깊은 각도(입사각이 크다)로 입사한 광은, 고굴절률인 GaN 등의 성장 기판 또는 반도체층과 상기 반사막의 계면에서, 근접장이나 에바네슨트파라고 불리는 상기 계면으로부터 투명층으로 침출하는 광이 된다. 그러나, 상기 투명층이 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상의 두께를 가짐으로써, 상기 투명층을 통과하여 상기 금속층에서 흡수되어 버릴 가능성이 적어지고, 대부분이 상기 투명층으로부터 상기 계면으로 되돌아가(되돌려져), 상기 계면으로부터 상기 성장 기판 또는 반도체층에 재차 입사하여 상기 광의 취출면으로 향한다.
따라서, 반사막에 모든 입사각에서 입사한 광을 효율적으로 취출할 수 있고, 동일한 광을 취출하는 경우에는 저소비 전력화할 수 있으며, 동일한 전력을 주입하는 경우에는 고휘도화를 도모할 수 있다.
또, 상기 투명층의 두께는, 상기 발광 파장의 5/4를, 상기 투명층의 굴절률로 나눈 값 이하인 것이 바람직하다.
상기의 구성에 의하면, 전술한 바와 같이 투명층의 두께가 3/4 광학 파장 이상이면, 전반사 효과는 얻을 수 있다. 그러나, 실제로 성막한 막은, 성막법에도 의존하지만, 막 응력을 갖고 있어, 투명층을 두껍게 하면 할수록, 이 막 응력이 강해져, 프로세스 중, 혹은 소자 사용 중에 막이 박리될 가능성이 높아진다.
따라서, 투명층의 두께를 발광 파장의 5/4를, 상기 투명층의 굴절률로 나눈 값 이하로 함으로써, 광학 특성과 막 안정성을 양립시킬 수 있다.
또, 상기 투명층에서 봤을 때 발광층측에 설치된 층은, 상기 n형 반도체층 및 상기 p형 반도체층 중 어느 하나인 것이 바람직하다.
이 구성에 의하면, 투명층의 발광층측에 설치되는 n형 반도체층 및 p형 반도체층의 굴절률보다, 투명층 쪽이 굴절률이 낮으므로, 이 굴절률의 차이에 의해, 투명층의 발광층측에서 광이 반사한다.
또, 상기 n형 반도체층 및 상기 p형 반도체층 중 상기 투명층에서 봤을 때 발광층측에 설치된 층과, 상기 투명층의 사이에는, 당해 투명층에서 봤을 때 발광층측에 설치된 층과 도전성을 가지며, 상기 발광 파장에서 투명한 제1 전극층이 적층되고, 상기 투명층의 일부에는, 당해 투명층을 관통하여 상기 제1 전극층과 상기 금속층을 전기적으로 도통시키는 금속부가 설치되며, 상기 금속층은, 제2 전극층으로서 이용되는 것이 바람직하다.
이 구성에 의하면, 투명층의 일부에 설치된 금속부에 의해, 투명층을 관통하여 제1 전극층과 금속층이 전기적으로 도통되므로, n형 반도체층 및 p형 반도체층 중, 투명층의 발광층측에 설치된 층과, 제2 전극층으로서 이용되는 반사율이 높은 금속층이, 제1 전극층 및 금속부를 통해 전기적으로 접속된다. 이에 의해, 제2 전극층으로부터 발광층으로 충분한 전류를 주입할 수 있으므로, 투명층에 의한 고반사율화를 도모하면서, 발광층을 발광시킴으로써, 발광 효율을 향상시키는 것이 가능해진다.
또, 상기 금속부는, 복수의 섬형상으로 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 금속부가 복수의 섬형상으로 됨으로써, 금속부로부터 제1 전극층으로 공급되는 전류가, 제1 전극층에 있어서, 투명층에 있어서의 투명한 절연 재료 부분으로 돌아 들어가기 쉬워지는 결과, 발광층에 공급되는 전류가 균일화되어, 발광 얼룩이 저감된다.
또, 상기 금속부는, 메시형상으로 형성되어 있도록 해도 된다.
이 구성에 의하면, 금속부가 메시형상으로 형성됨으로써, 금속부로부터 제1 전극층으로 공급되는 전류가, 제1 전극층에 있어서, 투명층에 있어서의 투명한 절연 재료 부분으로 돌아 들어가기 쉬워지는 결과, 발광층에 공급되는 전류가 균일화되어, 발광 얼룩이 저감된다.
또, 상기 제1 전극층은, ITO, GZO, ZnO, IZO, 및 AZO 중 적어도 1개의 재료를 이용하여 구성되어 있는 것이 바람직하다.
ITO, GZO, ZnO, IZO, 및 AZO는, 투명한 도전성 재료이므로 제1 전극층으로서 적합하다.
또, 상기 제1 전극층은, 제1 성막법으로 형성된 층과, 상기 제1 성막법과는 상이한 제2 성막법으로 형성된 층이 적층되어 구성되어 있는 것이 바람직하다.
제1 전극층은, 성막에 이용한 성막법의 종류에 따라, 특성이 상이하다. 그래서, 상이한 종류의 성막법으로 형성된 층을 적층함으로써, 각 성막법의 특성을 조합하여 원하는 특성을 갖는 제1 전극층을 형성하는 것이 용이해진다.
또, 상기 제1 성막법은 EB 증착이고, 상기 제2 성막법은 스퍼터이며, 상기 제1 전극층에 있어서의 상기 투명층과 접하는 층은, 상기 스퍼터에 의해 형성되어 있는 것이 바람직하다.
EB 증착은, 스퍼터보다 모재인 반도체층에 주는 데미지가 적으며, 반도체층과 인접하는 층의 콘택트 저항이 증대할 우려가 적다. 또, 스퍼터는, EB 증착보다 평탄성이 우수하므로, 제1 전극층에 있어서의 투명층과 접하는 층을 스퍼터에 의해 형성함으로써, 투명층과 제1 전극층의 계면이 EB 증착을 이용한 경우보다 평탄해져, 반사율이 높아진다. 따라서, EB 증착으로 형성된 층과, 스퍼터로 형성된 층을 적층하고, 스퍼터로 형성된 층을 투명층과 접하도록 제1 전극층을 형성하면, 반도체층의 저항치가 증대할 우려를 저감하면서, 광의 반사율을 높이는 것이 가능해진다.
또, 상기 제1 전극층은, 흡수가 적은 고반사 금속으로 그 두께가 0.1nm∼5nm인 것이 바람직하다.
상기의 구성에 의하면, 상기 제1 전극층을, 흡수가 적은 고반사율 금속으로 그 두께가 0.1nm∼5nm로 하면, 흡수를 1% 이하로 할 수 있다.
또, 상기 고반사율 금속은 은이며, 상기 제1 전극층의 두께는 0.1nm∼2nm인 것이 바람직하다.
상기의 구성에 의하면, 흡수가 극히 적어 특히 적합하다.
또, 상기 투명층에서 봤을 때 발광층측에 설치된 층은, 상기 p형 반도체층이며, 상기 제1 전극층은, Pt, Rh, 및 그들의 합금 중 어느 하나가 0.1nm∼2nm의 두께로 적층되고, 또한 면적 점유율이 10%∼50%인 메시형상 혹은 미소 영역군으로서 형성되는 것이 바람직하다.
상기의 구성에 의하면, 상기 제1 전극층으로서, Pt 또는 Rh, 혹은 그들의 합금은, GaN계 p형 반도체층과 오믹 접속이 가능하며, 또한 반사율이 60% 이상이다. 그래서, 그들을 0.1nm∼2nm의 두께로, 또한 면적 점유율이 10%∼50%인 메시 혹은 미소 영역군으로 형성함으로써, 고반사를 희생시키지 않으며, 순방향 전압을 저감할 수 있어 적합하다.
또, 상기 n형 반도체층, 상기 발광층 및 상기 p형 반도체층은, 투광성을 갖는 성장 기판 상에 적층되어 있고, 상기 반사막은, 상기 성장 기판에 있어서의 상기 발광층과는 반대측의 면 상에 설치되어 있으며, 상기 투명층에서 봤을 때 발광층측에 설치된 층은, 상기 성장 기판이도록 해도 된다.
이 구성에 의하면, 발광층으로부터 방사된 광이 성장 기판과 반대측으로 취출되는 구조를 실현할 수 있다.
또, 상기 투명층은, SiO2, ZrO2, Al2O3, TiO2, Ta2O5, MgF, CaF, 및 Si3N4 중 적어도 1개의 재료를 이용하여 구성되어 있는 것이 바람직하다.
상기의 구성에 의하면, 전반사 효과를 나타내는 투명층으로서, SiO2(굴절률=1.43)는 적합하다. 반도체층이 Ⅲ-Ⅴ족인 경우에 적합할 뿐만 아니라, 특히 반도체층이 Ⅱ-Ⅵ족인 ZnO계 재료로 이루어지는 경우, ZnO의 굴절률은 약 2.0이므로, 전반사 효과를 활용하기 위해서는 적합하다. 또, SiO2와 동일하게, ZrO2, Al2O3, TiO2, Ta2O5, MgF, CaF, 및 Si3N4도 또한 투명층으로서 적합하다.
상기 금속층은, 은, Al, 및 이들의 합금 중 적어도 1개의 재료를 이용하여 구성되어 있는 것이 바람직하다.
은, Al, 및 이들의 합금은, 광의 반사율이 높으므로, 금속층으로서 적합하다.
또, Al 및 Al 합금 중 어느 하나의 층이 상기 투명층에 접하도록, 당해 어느 하나의 층과 은의 층이 적층되어 구성되어 있는 것이 바람직하다.
Al 및 Al 합금은, 은보다 투명층과의 밀착성이 높으므로, Al 및 Al 합금 중 어느 하나의 층이 상기 투명층에 접하도록, 당해 어느 하나의 층과 은의 층을 적층하여 금속층을 구성하면, 금속층과 투명층이 박리될 우려가 저감한다.
또, 상기 금속층은 은이며, 상기 금속층의 두께는 80nm 이상인 것이 바람직하다.
상기의 구성에 의하면, 투명층과 은을 적층함으로써, 평균 98%에서 99% 이상의 반사율을 얻을 수 있으며, 높은 광 취출 효율이 가능하다. 또, 은의 굴절률(n, k)을 (0.066, 2.5)로 한 경우, 성막 공법, 성막 조건에 따라 변화하지만, 막 두께가 80nm인 경우에, 반사율(R)이 93% 이상, 투과율(T)이 3% 이하가 되므로, 고반사율을 얻기 위해서는 막 두께 80nm 이상이 바람직하다. 여기에서, 굴절률의 k는, 「흡수 계수」 또는 「감쇠 계수」이다. 그러나, 막 두께가 두꺼워지면 막 응력에 의한 박리가 생기기 쉬워지므로, 특히 100nm 정도가 바람직하다.
또, 상기 금속층은 Al이며, 상기 금속층의 두께는 50nm 이상이도록 해도 된다.
이 구성에 의하면, 투명층과 Al을 적층함으로써, 97% 이상의 반사율을 얻을 수 있으며, 높은 광 취출 효율이 가능하다.
또, 상기 제1 전극층과, 상기 금속부의 사이에 Pt층이 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 제1 전극층과, 금속부의 사이의 밀착성을 더욱 높일 수 있다.
또, 본 발명에 따른 조명 장치는, 상술한 반도체 발광 소자를 이용한다.
상기의 구성에 의하면, 광 취출 효율을 향상할 수 있으며, 따라서 저소비 전력화 및 고휘도화를 도모할 수 있는 조명 장치를 실현할 수 있다.

Claims (20)

  1. 발광층의 발광 파장에서 투광성을 갖는 n형 반도체층, 상기 발광층 및 p형 반도체층이 적층되고, 상기 발광층으로부터의 광의 취출면과는 반대측에 반사막을 구비하며,
    상기 반사막은,
    발광층의 발광 파장에서 투광성을 갖는 투명층과,
    상기 투명층의, 상기 발광층과는 반대측에 적층되고, 고반사율을 갖는 금속 재료로 이루어지는 금속층을 구비하며,
    상기 투명층은, 상기 발광 파장에서, 당해 투명층에서 봤을 때 상기 발광층측에 설치된 층의 굴절률보다 낮은 굴절률을 가지며,
    상기 투명층의 두께는, 상기 발광 파장의 3/4를, 상기 투명층의 굴절률로 나눈 값 이상인 것을 특징으로 하는 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 투명층의 두께는, 상기 발광 파장의 5/4를, 상기 투명층의 굴절률로 나눈 값 이하인 것을 특징으로 하는 반도체 발광 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 투명층에서 봤을 때 발광층측에 설치된 층은,
    상기 n형 반도체층 및 상기 p형 반도체층 중 어느 하나인 것을 특징으로 하는 반도체 발광 소자.
  4. 청구항 3에 있어서,
    상기 n형 반도체층 및 상기 p형 반도체층 중 상기 투명층에서 봤을 때 발광층측에 설치된 층과, 상기 투명층의 사이에는, 당해 투명층에서 봤을 때 발광층측에 설치된 층과 도전성을 가지며, 상기 발광 파장에서 투명한 제1 전극층이 적층되고,
    상기 투명층의 일부에는, 당해 투명층을 관통하여 상기 제1 전극층과 상기 금속층을 전기적으로 도통시키는 금속부가 설치되며,
    상기 금속층은, 제2 전극층으로서 이용되는 것을 특징으로 하는 반도체 발광 소자.
  5. 청구항 4에 있어서,
    상기 금속부는, 복수의 섬(島)형상으로 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  6. 청구항 4에 있어서,
    상기 금속부는, 메시형상으로 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  7. 청구항 4 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제1 전극층은, ITO, GZO, ZnO, IZO, 및 AZO 중 적어도 하나의 재료를 이용하여 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  8. 청구항 7에 있어서,
    상기 제1 전극층은, 제1 성막법으로 형성된 층과, 상기 제1 성막법과는 상이한 제2 성막법으로 형성된 층이 적층되어 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  9. 청구항 8에 있어서,
    상기 제1 성막법은 EB 증착이고,
    상기 제2 성막법은 스퍼터이며,
    상기 제1 전극층에 있어서의 상기 투명층과 접하는 층은, 상기 스퍼터에 의해 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  10. 청구항 4 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제1 전극층은, 흡수가 적은 고반사 금속으로 그 두께가 0.1nm∼5nm인 것을 특징으로 하는 반도체 발광 소자.
  11. 청구항 10에 있어서,
    상기 고반사율 금속은 은이며, 상기 제1 전극층의 두께는 0.1nm∼2nm인 것을 특징으로 하는 반도체 발광 소자.
  12. 청구항 4에 있어서,
    상기 투명층에서 봤을 때 발광층측에 설치된 층은, 상기 p형 반도체층이며,
    상기 제1 전극층은, Pt, Rh 및 그들의 합금 중 어느 하나가 0.1nm∼2nm의 두께로 적층되고, 또한 면적 점유율이 10%∼50%인 메시형상 혹은 미소 영역군으로서 형성되는 것을 특징으로 하는 반도체 발광 소자.
  13. 청구항 1 또는 청구항 2에 있어서,
    상기 n형 반도체층, 상기 발광층 및 상기 p형 반도체층은, 투광성을 갖는 성장 기판 상에 적층되어 있고,
    상기 반사막은, 상기 성장 기판에 있어서의 상기 발광층과는 반대측의 면 상에 설치되어 있으며,
    상기 투명층에서 봤을 때 발광층측에 설치된 층은,
    상기 성장 기판인 것을 특징으로 하는 반도체 발광 소자.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 투명층은, SiO2, ZrO2, Al2O3, TiO2, Ta2O5, MgF, CaF, 및 Si3N4 중 적어도 1개의 재료를 이용하여 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 금속층은, 은, Al, 및 이들의 합금 중 적어도 1개의 재료를 이용하여 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  16. 청구항 15에 있어서,
    상기 금속층은,
    Al 및 Al 합금 중 어느 하나의 층이 상기 투명층에 접하도록, 당해 어느 하나의 층과 은의 층이 적층되어 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  17. 청구항 15에 있어서,
    상기 금속층은 은이며,
    상기 금속층의 두께는 80nm 이상인 것을 특징으로 하는 반도체 발광 소자.
  18. 청구항 15에 있어서,
    상기 금속층은 Al이며,
    상기 금속층의 두께는 50nm 이상인 것을 특징으로 하는 반도체 발광 소자.
  19. 청구항 4 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제1 전극층과, 상기 금속부의 사이에 Pt층이 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  20. 청구항 1 내지 청구항 19 중 어느 한 항에 기재된 반도체 발광 소자를 이용하는 것을 특징으로 하는 조명 장치.
KR1020107022309A 2008-03-26 2009-03-25 반도체 발광 소자 및 이것을 이용하는 조명 장치 KR101240011B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-081565 2008-03-26
JP2008081565 2008-03-26
JP2009070332A JP2009260316A (ja) 2008-03-26 2009-03-23 半導体発光素子およびそれを用いる照明装置
JPJP-P-2009-070332 2009-03-23
PCT/JP2009/055904 WO2009119640A1 (ja) 2008-03-26 2009-03-25 半導体発光素子およびそれを用いる照明装置

Publications (2)

Publication Number Publication Date
KR20100126793A true KR20100126793A (ko) 2010-12-02
KR101240011B1 KR101240011B1 (ko) 2013-03-06

Family

ID=41113831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022309A KR101240011B1 (ko) 2008-03-26 2009-03-25 반도체 발광 소자 및 이것을 이용하는 조명 장치

Country Status (5)

Country Link
US (1) US8525204B2 (ko)
EP (1) EP2259345A4 (ko)
JP (1) JP2009260316A (ko)
KR (1) KR101240011B1 (ko)
WO (1) WO2009119640A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210114057A (ko) * 2019-05-13 2021-09-17 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 다이오드

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686106B2 (en) * 2003-07-04 2020-06-16 Epistar Corporation Optoelectronic element
US7915629B2 (en) 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
US9461201B2 (en) 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
JP2013038450A (ja) * 2008-03-26 2013-02-21 Panasonic Corp 半導体発光素子およびそれを用いる照明装置
JP5186259B2 (ja) * 2008-03-26 2013-04-17 パナソニック株式会社 半導体発光素子およびそれを用いる照明装置
DE102008035110A1 (de) * 2008-07-28 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
EP2485279B1 (en) * 2009-09-30 2018-08-15 Kyocera Corporation Light emitting element and method for manufacturing light emitting element
US9435493B2 (en) 2009-10-27 2016-09-06 Cree, Inc. Hybrid reflector system for lighting device
JP5731830B2 (ja) 2010-01-19 2015-06-10 パナソニック株式会社 面状発光装置
JP4886869B2 (ja) * 2010-03-03 2012-02-29 株式会社東芝 半導体発光素子およびその製造方法
JP5275276B2 (ja) * 2010-03-08 2013-08-28 株式会社東芝 半導体発光素子
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US9105824B2 (en) 2010-04-09 2015-08-11 Cree, Inc. High reflective board or substrate for LEDs
KR101047720B1 (ko) * 2010-04-23 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5637210B2 (ja) * 2010-06-25 2014-12-10 豊田合成株式会社 半導体発光素子
US8764224B2 (en) 2010-08-12 2014-07-01 Cree, Inc. Luminaire with distributed LED sources
US8536595B2 (en) * 2010-08-31 2013-09-17 Micron Technology, Inc. Solid state lighting devices with low contact resistance and methods of manufacturing
CN103180975A (zh) * 2010-09-01 2013-06-26 三星电子株式会社 半导体发光二极管芯片、发光器件及其制造方法
JP5630384B2 (ja) * 2010-09-28 2014-11-26 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2012067075A1 (ja) 2010-11-15 2012-05-24 日本電気株式会社 光素子
JP5589812B2 (ja) * 2010-12-06 2014-09-17 豊田合成株式会社 半導体発光素子
JP5002703B2 (ja) 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
JP2012146926A (ja) 2011-01-14 2012-08-02 Rohm Co Ltd 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5633057B2 (ja) * 2011-02-09 2014-12-03 豊田合成株式会社 半導体発光素子及び半導体発光装置
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
JP5771124B2 (ja) * 2011-03-18 2015-08-26 株式会社神戸製鋼所 Ｌｅｄ用リードフレームおよびその製造方法
JP5541260B2 (ja) * 2011-03-21 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US8680556B2 (en) 2011-03-24 2014-03-25 Cree, Inc. Composite high reflectivity layer
JP2012248795A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体発光素子およびその製造方法
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US8686429B2 (en) 2011-06-24 2014-04-01 Cree, Inc. LED structure with enhanced mirror reflectivity
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
JP5945409B2 (ja) * 2011-12-09 2016-07-05 スタンレー電気株式会社 半導体素子とその製造方法
JP5806608B2 (ja) * 2011-12-12 2015-11-10 株式会社東芝 半導体発光装置
JP5426650B2 (ja) * 2011-12-22 2014-02-26 株式会社東芝 半導体発光素子
US9660043B2 (en) 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
WO2013184654A1 (en) 2012-06-04 2013-12-12 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
JP2014022401A (ja) 2012-07-12 2014-02-03 Toshiba Corp 窒化物半導体発光素子
US9312448B2 (en) * 2012-07-12 2016-04-12 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
WO2014057591A1 (ja) * 2012-10-12 2014-04-17 エルシード株式会社 半導体発光素子及びその製造方法
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
US20140203322A1 (en) * 2013-01-23 2014-07-24 Epistar Corporation Transparent Conductive Structure, Device comprising the same, and the Manufacturing Method thereof
EP2975910A4 (en) 2013-03-13 2016-04-20 Panasonic Corp ORGANIC ELECTROLUMINESCENT ELEMENT AND LIGHTING DEVICE USING THE SAME
TWI661578B (zh) 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
JP2015015326A (ja) * 2013-07-04 2015-01-22 晶元光電股▲ふん▼有限公司 発光装置
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子
JP6306308B2 (ja) * 2013-09-19 2018-04-04 株式会社東芝 半導体発光装置
JP6595801B2 (ja) * 2014-05-30 2019-10-23 エルジー イノテック カンパニー リミテッド 発光素子
US9250388B1 (en) * 2014-07-17 2016-02-02 Intel Corporation Optical device using echelle grating that provides total internal reflection of light
EP3189550B8 (en) * 2014-09-02 2018-08-29 Lumileds Holding B.V. Light source
JP2016062924A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体発光素子
US10658546B2 (en) 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
CN104638078B (zh) * 2015-03-05 2017-05-10 天津三安光电有限公司 发光二极管及其制作方法
JP2017157650A (ja) * 2016-02-29 2017-09-07 豊田合成株式会社 半導体発光素子
US10396248B2 (en) * 2017-04-17 2019-08-27 Lumens Co., Ltd. Semiconductor light emitting diode
US10197737B2 (en) 2017-06-19 2019-02-05 Intel Corporation Low back reflection echelle grating
JP7016037B2 (ja) 2017-06-30 2022-02-04 パナソニックＩｐマネジメント株式会社 発光体及び発光装置
WO2020097792A1 (zh) * 2018-11-13 2020-05-22 厦门市三安光电科技有限公司 发光二极管
CN111446338B (zh) 2019-01-17 2022-04-29 隆达电子股份有限公司 发光二极管
US11731231B2 (en) 2019-01-28 2023-08-22 Micron Technology, Inc. Polishing system, polishing pad, and related methods
US11515447B2 (en) 2020-03-10 2022-11-29 Lextar Electronics Corporation Flip-chip light emitting diode structure and manufacturing method thereof
CN114914342A (zh) * 2021-02-09 2022-08-16 隆达电子股份有限公司 发光二极管结构
CN113851569B (zh) * 2021-09-28 2024-04-16 湘能华磊光电股份有限公司 一种倒装Mini-LED芯片及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219919A (ja) * 1998-02-02 1999-08-10 Sony Corp 金属膜の成膜方法ならびに半導体装置およびその製造方法
US6903379B2 (en) * 2001-11-16 2005-06-07 Gelcore Llc GaN based LED lighting extraction efficiency using digital diffractive phase grating
KR20050044518A (ko) * 2001-11-19 2005-05-12 산요덴키가부시키가이샤 화합물 반도체 발광 소자 및 그 제조 방법
JP2004297096A (ja) 2001-11-19 2004-10-21 Sanyo Electric Co Ltd 化合物半導体発光素子
JP4547933B2 (ja) * 2003-02-19 2010-09-22 日亜化学工業株式会社 窒化物半導体素子
JP2006128727A (ja) 2003-05-27 2006-05-18 Matsushita Electric Works Ltd 半導体発光素子
TWI312582B (en) * 2003-07-24 2009-07-21 Epistar Corporatio Led device, flip-chip led package and light reflecting structure
JP2005072148A (ja) * 2003-08-21 2005-03-17 Mitsubishi Cable Ind Ltd 窒化物系半導体装置
JP4368225B2 (ja) * 2004-03-10 2009-11-18 三洋電機株式会社 窒化物系半導体発光素子の製造方法
KR100631840B1 (ko) * 2004-06-03 2006-10-09 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
JP2007067184A (ja) 2005-08-31 2007-03-15 Showa Denko Kk Ｌｅｄパッケージ
WO2007099855A1 (ja) * 2006-02-28 2007-09-07 Rohm Co., Ltd. 半導体発光素子
JP2008016629A (ja) * 2006-07-05 2008-01-24 Mitsubishi Cable Ind Ltd ３族窒化物系発光ダイオード素子の製造方法
JP2008065878A (ja) * 2006-09-05 2008-03-21 Hitachi Global Storage Technologies Netherlands Bv 磁気スライダとヘッド・ジンバル・アセンブリ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210114057A (ko) * 2019-05-13 2021-09-17 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 발광 다이오드

Also Published As

Publication number Publication date
US8525204B2 (en) 2013-09-03
WO2009119640A1 (ja) 2009-10-01
EP2259345A1 (en) 2010-12-08
EP2259345A4 (en) 2013-07-17
KR101240011B1 (ko) 2013-03-06
JP2009260316A (ja) 2009-11-05
US20110018024A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
KR101240011B1 (ko) 반도체 발광 소자 및 이것을 이용하는 조명 장치
JP4875361B2 (ja) ３族窒化物発光素子
JP5582054B2 (ja) 半導体発光素子
KR101064020B1 (ko) 발광 소자 및 그 제조방법
KR101449030B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
TWI466325B (zh) Semiconductor light emitting element
JP5048960B2 (ja) 半導体発光素子
JP5091823B2 (ja) 半導体発光素子
CN111788702A (zh) 发光二极管的反射层
JP5186259B2 (ja) 半導体発光素子およびそれを用いる照明装置
US11942568B2 (en) Light-emitting diode device and method for manufacturing the same
TW201841391A (zh) 發光元件
JP2006121084A (ja) 多層の複合金属コーティング層をフリップチップ電極とする発光ユニット
JP5258853B2 (ja) 半導体発光素子及びその製造方法
US20080217634A1 (en) Vertical light-emitting diode structure with omni-directional reflector
GB2542542A (en) Vertical LED chip structure and manufacturing method therefor
CN106159043B (zh) 倒装led芯片及其形成方法
US20130277641A1 (en) Semiconductor light emitting device and flip chip package device
CN102569589A (zh) 半导体发光元件
JP2007258323A (ja) 半導体発光素子
JP5608340B2 (ja) 半導体発光素子
TWI750893B (zh) 發光二極體結構與倒裝的發光二極體結構
WO2017219818A1 (zh) 发光二极管及其制作方法
US20140138731A1 (en) Semiconductor light emitting element
JP2011071316A (ja) 半導体発光素子、及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6