KR20100123813A - 질화물 반도체 웨이퍼의 가공 방법과 질화물 반도체 웨이퍼 및 질화물 반도체 디바이스의 제조 방법과 질화물 반도체 디바이스 - Google Patents

질화물 반도체 웨이퍼의 가공 방법과 질화물 반도체 웨이퍼 및 질화물 반도체 디바이스의 제조 방법과 질화물 반도체 디바이스 Download PDF

Info

Publication number
KR20100123813A
KR20100123813A KR1020107009540A KR20107009540A KR20100123813A KR 20100123813 A KR20100123813 A KR 20100123813A KR 1020107009540 A KR1020107009540 A KR 1020107009540A KR 20107009540 A KR20107009540 A KR 20107009540A KR 20100123813 A KR20100123813 A KR 20100123813A
Authority
KR
South Korea
Prior art keywords
wafer
layer
grinding
outer peripheral
nitride semiconductor
Prior art date
Application number
KR1020107009540A
Other languages
English (en)
Inventor
게이지 이시바시
히데노리 미카미
나오키 마츠모토
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20100123813A publication Critical patent/KR20100123813A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Led Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

질화물 반도체 결정으로부터 이면 연삭, 외주 연삭(챔퍼링), 표면 연삭·연마하여 미러 웨이퍼로 할 때에, 휘어짐이 적고, 크랙이 발생하지 않으며, 기판 제작 프로세스 수율이 높고, 디바이스 면내 수율이 높은 가공 방법을 제안한다. 질화물 반도체 웨이퍼 외주부를 0 중량%∼40 중량%의 산화물 지립을 포함하는 고무 지석 또는 발포 레진 본드 지석으로 챔퍼링하고, 외주부에 가공 변질층을 0.5 ㎛∼10 ㎛의 두께로 남기도록 한다.

Description

질화물 반도체 웨이퍼의 가공 방법과 질화물 반도체 웨이퍼 및 질화물 반도체 디바이스의 제조 방법과 질화물 반도체 디바이스{METHOD FOR MACHINING NITRIDE SEMICONDUCTOR WAFER, NITRIDE SEMICONDUCTOR WAFER, PROCESS FOR PRODUCING NITRIDE SEMICONDUCTOR DEVICE, AND NITRIDE SEMICONDUCTOR DEVICE}
본 발명은 질화물 반도체 웨이퍼의 외주(外周) 가공 방법(챔퍼 가공 방법)에 관한 것이다. 질화갈륨(GaN), 질화알루미늄(AlN) 등 3족 질화물 반도체는 밴드갭이 넓고, 발광 소자나 전자 디바이스로서의 용도가 있다. 큰 GaN 단결정, AlN 단결정은 자연적으로는 존재하지 않는다. 이종 재료의 하지 기판 위에 원료 가스를 흘려 기상 반응으로 합성하는 기상 성장법, 또는 질소 가스를 금속 나트륨 내에 용해시켜 Ga과 반응시킴으로써 합성하는 나트륨 플럭스법이나 초임계 상태의 NH3와 Ga을 반응시킴으로써 합성하는 암열법(ammonothermal)으로 불리는 액상법에 의해 만들어진다.
처음에는 자립한 질화갈륨 또는 질화알루미늄 등의 웨이퍼를 얻을 수 없었기 때문에, 사파이어 웨이퍼 위에, GaN, InGaN, AlGaN 박막 등 3족 질화물 반도체 박막을 에피택셜 성장시켜 발광 소자를 만들었다. 그 후 GaN의 넓은 자립 결정 기판을 기상 성장법이나 액상 성장법에 의해 제조할 수 있게 되었다. 현재는 1 인치 직경(약 25 ㎜)이나 2인치 직경(약 50 ㎜)의 자립한 GaN 웨이퍼, AlN 웨이퍼, AlGaN 웨이퍼, 또는 InGaN 웨이퍼가 만들어진다.
기상 또는 액상 성장시켜 만든 결정(as-grown)은, 표면이 평탄하지 않고 두께도 변동되어 있다. 이것을 연삭, 연마하여 표면을 평활하게 하여 미러 웨이퍼로 한다. 반도체 웨이퍼는 그 위에 각종 디바이스가 만들어지는 기판이 되기 때문에, 표면은 평활하고 크랙이나 휘어짐이 없는 것이 조건이 된다.
웨이퍼의 외주부가 뾰족하면 거기에서 깨지거나 하기 때문에 웨이퍼의 외주부는 모따기한다. 이것을 챔퍼링이라고 한다. GaN 등의 질화물 반도체 결정은 약하고 단단하기 때문에 챔퍼링에는 특별한 고안이 필요하다.
실리콘(Si) 웨이퍼도 GaAs 웨이퍼도 취급이 편리하도록 원형 기판이 많이 이용된다. GaN 기판 등의 질화물 기판이어도 원형 웨이퍼가 제조된다. 반도체 웨이퍼는 미러 웨이퍼로 되기 위해 표면이 연마된다. 목적에 따라서, 양면을 미러로 하는 경우도 있고, 한쪽 면만을 미러로 하는 경우도 있다.
면의 연마와는 별개로, 웨이퍼 외주부를 연삭, 연마하기도 한다. 웨이퍼의 옆 둘레 가장자리가 뾰족하면 깨지기 쉽고 미세한 칩 부재가 생겨 표면을 흠집 내거나 더럽히기 때문이다. 그래서, 웨이퍼의 옆 둘레 가장자리를 모따기한다. 옆 둘레 가장자리뿐만 아니라 웨이퍼의 측면도 연삭·연마하는 경우도 있다. 웨이퍼의 외주부(면의 주변부 및 측면)를 비스듬히 연삭하는 작업을 챔퍼 또는 챔퍼링(chamfering)이라고 한다. 베벨링(bevelling)이라고 부르는 경우도 있고, 이들은 동일한 의미이다.
Si 웨이퍼에서도 챔퍼링이 수행된다. 그러나, Si 웨이퍼와 GaN 웨이퍼 등의 질화물 반도체 웨이퍼는, 단단함, 취약함, 견고함 등이 다르고 화학적인 특성도 다르다. Si보다 GaN 등의 질화물 결정은 단단하고 취약하다. GaN의 Ga면 등의 III족면을 화학적으로 에칭하는 것은 곤란하다.
Si 웨이퍼에서 이용되는 챔퍼링 기술을 즉시 GaN 등의 질화물 반도체 웨이퍼의 챔퍼링에 전용할 수는 없다. Si 웨이퍼에서 확립된 챔퍼링 기술을 GaN 등의 질화물 반도체 웨이퍼에서도 사용할 수는 없다.
각각의 반도체 웨이퍼는 화학적, 기계적인 특성이 다르기 때문에 독자적인 챔퍼링 기술이 요구된다. 각각의 반도체에 시행 착오를 거쳐, 최적의 챔퍼링 방법을 처음부터 찾아내야 한다.
특허문헌 1은, 이제까지 실재(實在)하지 않은 질화갈륨의 자립 기판을 ELO(Epitaxial Lateral Overgrowth)에 의해 처음으로 만들 수 있었기 때문에, 외주부를 모따기하고, 오리엔테이션 플랫(OF)을 붙인 것이다. ELO는 하지 기판으로서 (111)GaAs 웨이퍼를 채용한다. GaAs 웨이퍼 위에 벌집형으로 분포되는 미세한 창이 있는 SiO2 마스크를 붙이고, 그 위에 HVPE법으로 GaN 박막을 횡방향 성장시켜, 전위를 줄이며, 마스크 위에서 결정립이 합체한 후에는 C면 성장시킨다.
기상 성장을 계속하여 100 ㎛ 이상 두께의 GaN 결정으로 하고, GaAs 하지 기판을 제거하여, 자립 GaN 기판으로 한다. 이것은 1장의 직사각형에 가까운 결정이지만, 원형으로 연삭하여 원형 웨이퍼로 할 수 있다. 방위와 표리를 구별할 수 있기 때문에, 옆 둘레의 (1-100)면 또는 (2-1-10)면에 OF(Orientation Flat), IF(Identification Flat)를 붙인다.
특허문헌 1은 옆 둘레 가장자리에 5˚∼30˚의 경사각으로 모따기하거나, 반경 0.1 ㎜∼0.5 ㎜에서 원형 단면으로 모따기한다는 것을 기술하고 있다. 전자의 경우는 원뿔대면의 지면(砥面)을 갖는 원형 지석을 회전시키고, GaN 웨이퍼 외주부를 원형 지석에(외부 접촉) 접촉시키며, 외주부를 5˚∼30˚의 경사를 이루도록 깎아가는 것이다. 원형 지석은 수지로 고정 지립을 대면(臺面)에 유지한 레진 본드 지석이다.
또는 반경 0.1 ㎜∼0.5 ㎜의 반원 단면 오목부를 갖는 스풀(spool)형의 원형 지석을 회전시키고, GaN 웨이퍼의 외주부를 접촉시켜(외부 접촉) 회전시키는 것에 의해 반원형 단면을 모따기할 수 있다.
그러나 레진 본드 지석으로 외주부를 챔퍼링하면 웨이퍼가 갈라지거나, 크랙이 발생하는 것을 알 수 있었다. 레진 본드라는 것은 수지에 의해 지립을 고정한 지석이라는 것이다.
특허문헌 2에서는 이종 기판 위에 질화갈륨을 성장시키고 기판을 제거하여 자립한 GaN 웨이퍼로 하는 GaN 기판은, 하지 기판과 GaN의 열팽창율이나 격자 상수의 차이 때문에 휘어짐이 크다는 것을 문제로 삼고 있다. 웨이퍼의 중심과 주변부의 높이 차는 ±40 ㎛∼±100 ㎛가 된다고 기술하고 있다.
웨이퍼를 연마하면 연마면에 가공 변질층이 생긴다. 연마에 의해 가공 변질층을 도입하면 가공 변질층이 면을 확장시키는 작용이 있고, 그것에 의해 휘어짐을 작게 할 수 있다고 한다. 또한 가공 변질층을 에칭하여 얇게 하면 면을 확장시키는 작용이 준다고 한다. 그렇게 하면 표면과 이면의 연마와 에칭을 조합하는 것에 의해 질화갈륨 웨이퍼의 휘어짐을 줄일 수 있다고 한다.
즉 이면측(질소면)이 오목하게 휘어있는 경우, 이면측을 연마하면 가공 변질층이 이면측에 생겨 그것이 이면을 확장시키려 한다. 이것에 의해 이면측이 볼록해지고 휘어짐의 방향이 역전한다. 그러면 반대 방향이 곤란하기 때문에, 이면측을 에칭하여 가공 변질층을 제거한다. 가공 변질층이 얇아지면 이면을 확장하는 힘이 줄기 때문에 휘어짐이 작아진다.
단, 표면측(Ga면)은 견고하고, 연마가 어렵다고 기술하고 있다. 표면측은 에칭도 어렵지만, 표면(Ga면)은 염소 플라즈마에 의한 건식 에칭이 가능하다고 한다. 질화갈륨 웨이퍼에서, 연삭 연마 후에, 가공 변질층이 표면측에 10 ㎛ 두께, 이면측에 50 ㎛ 두께로 존재하는 경우가 있다. 이면측은, 연마와 에칭의 조합에 의해 가공 변질층을 10 ㎛∼50 ㎛ 사이의 적절한 값으로 조정할 수 있기 때문에, 휘어짐을 꽤 적게 할 수 있다.
특허문헌 2의 실시예 1은, 표면 방향으로 50 ㎛ 깊이의 오목부의 휘어짐이 있는 GaN 웨이퍼를 표면 연삭하여 표면 방향으로 30 ㎛의 볼록한 휘어짐으로 하고, 표면을 건식 에칭하여 표면측에 20 ㎛의 오목한 휘어짐의 웨이퍼로 하며, 또한 이면을 연삭, 건식 에칭하여 표면측에 5 ㎛의 오목한 적은 휘어짐의 웨이퍼로 하고 있다. 특허문헌 2는 연삭, 에칭의 조합에 의해 최종적으로 2인치 웨이퍼 환산으로 휘어짐을 +30 ㎛∼-20 ㎛로 감소시킬 수 있다고 주장하고 있다.
플러스는 표면이 볼록해지는 휘어짐, 마이너스는 표면이 오목해지는 휘어짐으로서 정의되어 있다. 따라서 특허문헌 2는 GaN 웨이퍼에서, 표면 볼록 휘어짐이 30 ㎛부터, 표면 오목 휘어짐이 20 ㎛라는 요철 휘어짐의 범위에 넣을 수 있다고 기술하고 있다.
특허문헌 3은, 레진 본드 다이아몬드 지석을 GaN 웨이퍼의 에지에 외접 회전시켜 GaN 웨이퍼를 챔퍼링하면, GaN은 취약하고 단단한 재료이므로 에지가 깨지거나 웨이퍼가 갈라지기 때문에 바람직하지 않다고 기술하고 있다.
특허문헌 3은 거기서, 지석을 부착시킨 테이프 지석을 웨이퍼 에지의 길이 방향에 접촉시켜 웨이퍼를 회전시키는 것에 의해 웨이퍼를 모따기한다는 테이프 지석 챔퍼링법을 제안하고 있다. 지석이 마모하면 테이프를 조금씩 공급하고 새로운 지면을 내어 에지 연마를 동일한 상태로 하도록 할 수 있다. 에지는 테이프에 내접하기 때문에 접촉압이 작고 충격도 걸리지 않는다. 레진 본드 지석을 외접 회전시키는 방법에 비해 수율이 향상한다고 설명하고 있다.
본원의 도 11은 특허문헌 3(일본 특허 공개 제2004-319951호)에 의해 처음으로 제안된 테이프 챔퍼 장치의 사시도이다. 본원의 도 12는 테이프 지석과 에지의 접촉 부분의 단면도이다.
웨이퍼(W)는 회전반(回轉盤)(도시 생략)에 진공척 등으로 고정되어 있다. 테이프 지석(T)에 에지(S)가 내접되어 있다. 내접 부분의 중심각은 40˚∼90˚로 되어 있다. 탄력성이 있는 테이프와의 접촉이기 때문에 에지가 파손되거나 갈라지는 것을 막을 수 있다고 기술하고 있다.
특허문헌 1: 일본 특허 공개 제2002-356398호 「질화갈륨 웨이퍼」(일본 특허 출원 제2001-166904호) 특허문헌 2: 일본 특허 공개 제2005-136167호 「질화물 반도체 기판의 제조 방법과 질화물 반도체 기판」(일본 특허 출원 제2003-370430호) 특허문헌 3: 일본 특허 공개 제2004-319951호 「에지 연마한 질화물 반도체 기판과 에지 연마한 GaN 자립 기판 및 질화물 반도체 기판의 에지 가공 방법」(일본 특허 출원 제2003-275935호)
질화갈륨 등의 질화물 반도체 자립 결정이 기상 성장법이나 액상 성장법으로 제조할 수 있게 되었다. 액상 성장법으로는 대형 결정을 얻는 것은 곤란하다. 기상 성장법에 의해 넓은 하지 기판 위에 질화갈륨을 두껍게 퇴적시켜 질화갈륨의 부분을 와이어소우(wiresaw)로 절단하여 질화갈륨의 대형 자립 결정 기판을 제작할 수 있다. 이것을 이면 연삭, 챔퍼링, 표면 연삭·연마하여 질화물 반도체 미러 웨이퍼로 한다.
연삭에 의해 두꺼운(10 ㎛∼50 ㎛) 가공 변질층이 접촉 부분에 발생한다. 이면 연삭에서는 이면에, 외주 연삭에서는 외주부에, 표면 연삭에서는 표면에 가공 변질층이 생긴다. 가공 변질층은 결정 구조의 혼란을 갖는 표면층이다. 전위도 다량으로 포함한다. 불순물을 포함하는 것은 아니다. 가공 변질층이 표면, 이면에 남아서는 안되기 때문에 표면, 이면의 가공 변질층은 에칭에 의해 거의 제거된다. 본 발명은 외주부의 연삭(챔퍼링)을 문제점으로 인식한다. Si나 GaAs 등 종래의 반도체 웨이퍼의 챔퍼에는 다이아몬드 지립을 수지나 금속으로 기반(基盤)에 고정한 레진 본드 지석이나 금속 본드 지석이 사용되어 왔다. 이들은 예민하고 단단하며 견고하고 챔퍼링 시간은 짧다. Si, GaAs 웨이퍼는 부드럽고 인성도 있기 때문에 레진 본드, 금속 본드 지석이 적합한 것이다. 그러나 이들은 GaN 챔퍼링에 전용할 수 없다. 레진 본드 지석이나 금속 본드 지석에 의해 GaN 웨이퍼를 챔퍼링하면, 갈라짐이나 깨짐(크랙) 발생률이 높고, 두꺼운 가공 변질층을 발생시켜, 큰 휘어짐을 야기하는 것을 알 수 있다. GaN은 경도가 높고 인성이 낮으며 취약하기 때문에 충격에 약하다. 크랙 발생률이 높은 것은, 레진 본드, 금속 본드 지석은 기반에 대한 지립의 고정이 경직되어 있고 지립과 웨이퍼의 접촉 충격을 흡수할 수 없기 때문이다. 레진 본드, 금속 본드 지석에 의한 챔퍼링에 의해 갈라짐이나 깨짐이 빈번히 발생하고, 그렇지 않다고 해도 외주부에 20 ㎛∼50 ㎛의 두꺼운 가공 변질층(M)이 생긴다. 또한 휘어짐도 커진다. 휘어짐의 곡률 반경은 1 m 이하인 경우도 있다. 고경도 고취성(高脆性)의 GaN 웨이퍼 챔퍼링에는 종래의 레진 본드, 금속 본드 지석은 부적합하다.
질화물 반도체 웨이퍼를 갈라지거나 깨지지 않도록 외주 연삭하는 가공 방법을 제공하는 것이 본 발명의 제1 목적이다. 휘어짐이 적은 질화물 반도체 웨이퍼를 얻기 위한 외주 연삭 가공 방법을 제공하는 것이 본 발명의 제2 목적이다. 외주부의 가공 변질층 두께를 제어한 질화물 반도체의 외주 연삭 가공 방법을 제공하는 것이 본 발명의 제3 목적이다. 기판 제작 프로세스 수율이 높은 질화물 반도체의 외주 연삭 가공 방법을 제공하는 것이 본 발명의 제4 목적이다. 디바이스 면내 수율이 높은 외주 연삭 가공 방법을 제공하는 것이 본 발명의 제5 목적이다. 또한, 디바이스 면내 수율이 높은 질화물 반도체 웨이퍼를 얻는 것이 본 발명의 제6 목적이다. 또한 본 출원에서는, 웨이퍼의 표면, 이면의 평면 외측의 영역을 주변부로 하고, 평면과 측면의 각을 옆 둘레 가장자리로 하며, 평면의 주변부와 측면을 포함하여 외주부로 한다.
본 발명의 질화물 반도체 웨이퍼는 애즈 그로운 기판(as-grown substrat)의 이면을 연삭, 에칭하고, 다이아몬드 또는 다이아몬드와 산화물의 혼합 지립을 유연한 본딩재로 고정한 지석에 의해 외주 연삭(챔퍼링)하여, 웨이퍼 외주부의 가공 변질층의 두께를 0.5 ㎛∼10 ㎛, 특히 바람직하게는 1 ㎛∼3 ㎛로 하며, 표면을 연삭, 연마, 에칭한 것이다. 유연한 본딩재라는 것은 고무, 또는 발포수지이다. 다이아몬드 지립의 입경은 어느 정도 미세하게 3000번수 내지 600번수이다. 또한 다이아몬드 지립에 산화물 지립을 혼합하여 산화물의 화학적 작용과 다이아몬드의 기계적 작용의 복합 작용으로 연삭한다. 다이아몬드 지립의 기계적 효과에 추가로 산화물의 화학적 효과로 표면을 제거하기 때문에 이것을 메카노케미컬 효과라고 한다. 산화물 지립은 Fe2O3, CuO, MnO2, Cr2O3, ZnO 등이다. 유연성이 풍부한 지석으로 챔퍼링하기 때문에 시간이 오래 걸리는 경우도 있다.
미세한 다이아몬드 지립과 산화물 지립을 유연한 재료로 기반에 붙인 지석으로 챔퍼링하는 것에 의해, 웨이퍼 외주에 걸리는 충격을 완하하여, 갈라짐이나 깨짐(크랙)의 발생을 막고, 가공 변질층의 두께를 저감하여, 휘어짐을 억제한다. 외주부에의 기계 충격을 완화하기 위해 고무 본드, 발포 수지 본드 지석을 이용한다. 외주부에 발생하는 가공 변질층(M)의 두께(d)는, 외주부가 받은 충격을 측정하는 척도로도 된다. 다이아몬드 지립이 조대하고 본드재가 경직되어 있으면 충격력이 크다. 그 때 외주부를 나중에 관찰하면 가공 변질층 두께(d)가 두꺼워져 있다. 다이아몬드 지립이 작고 본드재가 유연하면 충격력이 작다. 그 때 외주부를 나중에 관찰하면 가공 변질층 두께(d)가 얇아져 있다.
낮은 번수의 지립을 수지, 금속으로 기반에 고정한 레진 본드, 금속 본드 등 경질의 지석으로 외주부를 깎으면 가공 변질층 두께(d)가 20 ㎛∼50 ㎛로도 된다. 이 경우는 충격이 너무 강해 갈라짐이나 깨짐이 발생한다. 본 발명이 d=0.5 ㎛∼10 ㎛가 되도록 유연한 지석으로 부드럽게 챔퍼링함으로써, 갈라짐이나 깨짐, 휘어짐을 억제하고 있다. 유연한 지석으로 하기 때문에 고무, 발포 수지를 본드제로 하고, 입경이 작은 높은 번수의 다이아몬드 지립을 사용하여, 산화물을 섞도록 한다. 갈라짐이나 깨짐, 휘어짐이 적은 GaN 웨이퍼의 챔퍼링이 가능해진다. 적절한 우유성(優柔性)의 지석으로 챔퍼링하면, 외주부 가공 변질층 두께(d)가 0.5 ㎛∼10 ㎛가 된다. 이 두께의 가공 변질층에 의해 휘어짐을 억제하고, 디바이스의 수율을 향상시킬 수 있다.
질화갈륨 자립 결정(애즈 그로운 웨이퍼)으로부터 출발하는 가공의 공정 전반을 설명한다. 도 1의 순으로 웨이퍼를 가공한다. 두께 조정을 위해 이면(질소면)을 연삭(A)한다. 이것에 의해 이면에 두꺼운 가공 변질층(M)이 발생한다. 가공 변질층(M)이라는 것은 결정 구조가 변형된 층을 말한다. 다수의 전위가 존재한다. 가공 변질층은 CL(캐소드 루미네선스)에 의해 다른 부분과 구별하여 관찰할 수 있다. CL 관찰로 두께(d)를 측정할 수도 있다. 가공 변질층은 불순물을 포함하는 층이 아니다. 가공 변질층이 이면에 두껍게 남는 것은 바람직하지 않다. 가열한 KOH, NaOH, H3PO4 수용액으로 이면(질소면)을 에칭(B)한다. 이것에 의해 이면의 가공 변질층을 제거한다. 또한, 이면 연삭은 연마로 대체할 수도 있다.
높은 번수의 다이아몬드 지립, 또는 다이아몬드 지립과 산화물을 고무 또는 발포 수지로 본드한 유연성있는 지석으로 질화갈륨 웨이퍼의 외주부를 연삭한다(C). 웨이퍼 외주부의 연삭을 챔퍼링 가공이라고 부른다. 챔퍼링하는 것은 웨이퍼의 갈라짐, 깨짐을 막기 위해서이다.
GaN 웨이퍼의 챔퍼링에 사용하는 지석은 고무 지석이 바람직하다고 본 발명자는 생각한다. 고무 지석이라는 것은, 지석 기반에 고무를 본딩제로서 지립을 고정한 것이다. 지립은 다이아몬드 등 경질 소재이다. 고무를 본딩제로 하기 때문에, 고무 본딩 지석 또는 고무 본드 지석이라고 해야 한지만, 여기서는 간단히 고무 지석이라고 부른다. 지립이 고무라는 것이 아니다. GaN 웨이퍼의 외주 연삭에 고무 지석을 사용하는 것은 본 발명이 처음이다.
챔퍼링 후, 웨이퍼 표면을 연삭(D), 연마(E)한다. 연삭으로는 표면에 10 ㎛∼50 ㎛의 두꺼운 가공 변질층(M)이 생긴다. 연마로는 표면에 0.1 ㎛∼20 ㎛의 가공 변질층이 생긴다. 에피택셜 성장용 기판으로서는, 표면 거칠기가 평활하고, 표면에 가공 변질층(M)이 존재하지 않는 것이 요구된다. 이 때문에 연삭 후에 연마 공정에서 표면을 평활화한다. 또한 기상 에칭(F)에 의해 표면의 가공 변질층(M)이 없어질 때까지 제거한다. 웨이퍼 가공은 이와 같이 이면 연삭(A), 이면 에칭(B), 챔퍼링(C), 표면 연삭(D)·연마(E), 기상 에칭(F)의 공정을 포함한다. 본 발명의 고안은 이면 연삭(A), 표면 연삭(D)·연마(E)에는 없다. 본 발명은 챔퍼링 공정 C를 개량하는 것이다.
본 발명의 골자는, 질화물 반도체 웨이퍼 외주부를, 높은 번수의 다이아몬드 지립 또는 다이아몬드 지립과 산화물 지립을 고무, 발포 수지로 고정한 고무 지석 또는 발포 레진 본드 지석으로 챔퍼링 가공하고, 외주부의 가공 변질층 두께를 0.5 ㎛∼10 ㎛, 특히 바람직하게는 1 ㎛∼3 ㎛로 한 것에 있다. 외주부의 가공 변질층을 0.5 ㎛∼10 ㎛로 억제하는 것에 의해, 크랙 발생, 휘어짐이 적어진다. 나중의 공정에서의 치핑(chipping)도 줄고, 제품 수율도 상승한다
이하에 의해 자세히 기술한다. 연삭에 의해 결정 표면에는 격자 구조가 흐트러진 가공 변질층(M)이 반드시 발생한다. 가공 변질층(M)의 두께(d)는, 연삭에 사용되는 고정 지립의 입자가 조대할수록 두꺼워지고, 또한 가공 부하가 강할수록 두꺼워진다. 그 반대로 연삭에 사용되는 고정 지립이 미세하고, 가공 부하가 약할수록, 가공 변질층(M)은 얇아진다.
웨이퍼의 가공은, 도 1에 도시하는 바와 같이, 이면 연삭(A), 이면 에칭(B), 외주 연삭(챔퍼링)(C), 표면 연삭(D), 연마(E), 표면 에칭(F)의 순으로 행한다. 연삭 조건에도 의하지만 이면 연삭(A)에 의해, 10 ㎛∼50 ㎛ 정도의 꽤 두꺼운 가공 변질층(M)이 이면에 발생한다. 가공 변질층이 두껍게 잔류하는 것은 바람직하지 않다. 이면의 가공 변질층을 가열한 KOH, NaOH, 또는 H3PO4 수용액으로 제거한다.
N면과 Ga면은 화학적, 물리적인 성질이 상이하다. 이면(질소면; N면; 000-1면)은 표면보다 물리적 화학적으로 약하고 KOH, NaOH, 또는 H3PO4 수용액으로 제거할 수 있다. 이면을 에칭할 수 있는 것이면, 다른 알칼리, 산을 이용하여도 좋다. 표면(Ga면; 0001면)은 화학적으로 보다 견고하고 KOH, NaOH, 또는 H3PO4 수용액으로는 제거할 수 없다. 따라서 이면과 표면에서는 가공 변질층 제거의 수단이 상이하다.
이어서 웨이퍼의 외주부를 챔퍼링한다. 지립을 고무로 굳힌 고무(본드) 지석 또는 발포 수지로 지립을 굳힌 발포 레진 본드 지석을 회전시키고, 웨이퍼 외주부에 접촉시켜 외주부를 모따기한다. 고정 지립은 다이아몬드 지립, 또는 다이아몬드와 산화물의 혼합 지립이다. 고무 본드 지석, 발포 레진 본드 지석이 포함하는 다이아몬드 지립의 번수는 예컨대 600번∼3000번으로 한다. 번수라는 것은 지립의 평균 직경의 크기를 나타내는 용어이다. 숫자가 클수록 미세한 지립을 의미한다. 챔퍼링에 의해 웨이퍼의 외주부가 모따기되지만, 동시에 외주부에 가공 변질층이 발생한다. 가공 변질층의 두께(d)를 0.5 ㎛∼10 ㎛로 한다. 보다 바람직하게는 d=1 ㎛∼3 ㎛로 한다. 다이아몬드 지립의 입경이 큰(번수가 작은) 지석으로 챔퍼링하면 d가 20 ㎛∼50 ㎛가 되고, 휘어짐이 크고 종종 연삭 중에 갈라짐이나 깨짐이 생긴다(크랙). 지립의 입경을 작게 하면 d를 줄일 수 있지만 그것만으로는 불충분하다. 산화물 지립을 가하여 다이아몬드의 기계 작용을 완화시키는 것도 유효하다. 산화물에는 Fe2O3, Cr2O3, MnO2, CuO, ZnO, Fe3O4 등의 화학적으로 불안정한 산화물을 이용할 수 있다. 본 발명자가 처음으로 금속 산화물로, 어느 종의 지립이 화학 작용을 가지고, 그것이 질화물의 연삭을 촉진하는 효과를 갖는 것을 발견하였다. 이것을 본 발명자는 메카노케미컬 연삭(mechanochemical grinding)으로 명명하였다.
메카노케미컬 연삭은, 산화물 지립에 의한 산화 등의 반응에 의해 질화물 표면을 연질화하고, 연삭의 부하를 저감하는 방법이며, 연삭 가공시의 가공 변질층이나 크랙을 억제할 수 있다.
산화물이라고 해도 SiO2, AL2O3과 같은 안정적인 산화물은 적절하지 않아 이들은 메카노케미컬 연삭의 작용이 없다. 안정적인 산화물을 가하여도 d를 10 ㎛ 이하로 하는 것은 쉽지 않다. 지석 기반에 지립을 고정하는 본딩재는 유연성을 갖는 고무 또는 발포 수지로 한다. 다이아몬드 지립의 번수를 높이고, 산화물 지립을 가하며, 본드재를 유연하게 한다는 3개의 조건을 상보적으로 조합함으로써 d를 10 ㎛ 이하로 할 수 있다. 본 발명은 질화물 반도체 웨이퍼의 챔퍼링에 처음으로 고무 본드 지석, 발포 수지 본드 지석의 사용을 제안한다. 본 발명은 질화물 반도체 웨이퍼의 챔퍼링에 처음으로 산화물 지립 혼합 지석을 제안한다.
이 후 표면을 더 연삭한다. 표면에 가공 변질층이 들어간다. 표면은 디바이스를 그 위에 만드는 면이기 때문에 미러 상태여야 한다. 이 때문에 표면을 연마한다. 연마에는 조대한 지립을 사용하는 거친(粗) 연마와, 미세한 지립을 사용하는 마무리 연마를 할 수 있다. 예컨대 거친 연마에는 입경 30 ㎛∼3 ㎛의 지립을 이용할 수 있고, 마무리 연마에는 3 ㎛∼0.1 ㎛의 지립을 이용할 수 있다. 연마에 의해 웨이퍼 표면에 가공 변질층이 들어간다. 또한, 평면 가공인 연삭, 연마는 생산성과 표면 품질의 양립을 위해 표면에 대해서 단계적으로 실시하는 경우가 많지만, 어느 한 쪽을 생략할 수도 있다. 이 경우, 연삭에는 번수가 3000번∼8000번인 지석을 이용하고, 연마에는 30 ㎛∼15 ㎛의 지립을 이용할 수 있다. 연삭에서 높은 번수의 지석을 이용하는 것에 의해 연마를 생략할 수 있고, 연마에서 조대한 지립을 이용하는 것에 의해 연삭을 생략할 수도 있다. 이 경우, 연삭에는 번수가 3000번∼8000번인 지석을 이용할 수 있고, 연마에는 30 ㎛∼15 ㎛인 지립을 이용할 수 있다.
가공 변질층은 이 단계에서 표면과 외주부에 존재한다. 기상 에칭에 의해 표면만 가공 변질층을 제거한다. 가공 변질층의 제거는, 화학 기계 연마(CMP)에 의해 실시하여도 좋다. 외주부에는 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛ 두께의 가공 변질층이 잔류한다. 외주부는 평면인 표면, 이면과 상이하고, 가공 변질층을 에칭에 의해 제거하여 두께를 제어하는 것은 곤란하다. 웨이퍼의 가공은, 상기한 공정 외에, 질화물 잉곳을 슬라이스하여 기판을 제작하고, 그 후에 이면 에칭(B), 외주 연삭(C), 표면 연마(E), 기상 에칭(F)을 실시할 수도 있다. 슬라이스에 의해 두께를 조정할 수 있기 때문에, 이면 연삭(A), 표면 연삭(D)을 생략할 수 있다. 슬라이스시에 가공 변질층이 생성되기 때문에, 이면 및 표면의 에칭은 실시한다. 이 경우, 예컨대 슬라이스→이면 에칭(B)→기상 에칭(F)→외주 연삭(C)→표면 연마(E)→기상 에칭(F)의 공정이 된다. 기상 에칭(F)은 1회여도 좋다. 또한 2회째의 에칭은 CMP에 의해 대체될 수 있다. 또한, 외주 연삭(C)은 잉곳의 상태로 실시한 후 슬라이스할 수도 있다.
미세한 다이아몬드 지립, 또는 다이아몬드 지립 외에 산화물을 유연한 본딩재로 기반에 고정한 고무 본드 지석, 발포 수지 본드 지석에 의해 질화물 반도체 웨이퍼를 챔퍼링했기 때문에, 웨이퍼 갈라짐이나 크랙 발생을 억제할 수 있다. 웨이퍼 외주부의 가공 변질층을 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛ 두께로 했기 때문에, 휘어짐이 작은 질화물 반도체 웨이퍼를 얻을 수 있다. 크랙 발생률도 적고 기판 제조 수율을 증강시킬 수 있다. 질화물 반도체 기판 위에 제작한 디바이스 수율도 더 향상시킬 수 있다.
가공 변질층 두께(d)는 챔퍼링의 기계 충격의 강도를 나중에 판정하는 척도로도 되고, 그것이 0.5 ㎛∼10 ㎛라는 것은 지석과 웨이퍼 외주의 접촉이 유연하고 충격이 약했다는 것을 의미한다.
도 1은, 하지 기판 위에 기상 성장하고 하지 기판을 제거한 애즈 그로운의 질화물 반도체 원형 결정으로부터 미러 웨이퍼를 제조하는 공정을 도시하는 공정도.
도 2는 GaN 웨이퍼의 가공 변질층의 두께(d)와 웨이퍼의 휘어짐(U)의 관계에 대한 실험 결과를 도시하는 그래프로서, 횡축은 대수(對數) 표시한 외주부 가공 변질층의 두께(d:㎛)이고 종축은 휘어짐 U(㎛)이다.
도 3은 GaN 웨이퍼의 외주부 가공 변질층의 두께(d)와 기판 제작 프로세스 수율(Y)(실선) 및 크랙 발생률(C)(파선)의 측정 결과를 도시하는 그래프로서, 횡축은 대수 표시한 외주부 가공 변질층의 두께(d:㎛), 우측 종축은 크랙 발생률 C(%), 좌측 종축은 기판 제작 프로세스 수율 Y(%)이다.
도 4는 GaN 웨이퍼의 외주부 가공 변질층의 두께(d)와, 웨이퍼 위에 제작한 디바이스의 면내 수율(Q)의 관계에 대해서 측정 결과를 도시하는 그래프로서, 횡축은 대수 표시한 외주부 가공 변질층의 두께(d;㎛), 종축은 디바이스 면내 수율 Q(%)이다.
도 5는 본 발명의 방법에 의해 제조된 외주부에 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛의 두께의 가공 변질층을 갖는 GaN 웨이퍼의 단면도.
도 6은 본 발명의 방법에 의해 제조된 외주부에 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛ 두께의 가공 변질층을 가지며 측면에도 가공 변질층을 갖는 GaN 웨이퍼의 단면도.
도 7은 본 발명의 방법에 의해 제조된 외주부에 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛ 두께의 가공 변질층을 가지며 측면의 가공 변질층을 완전히 제거하고 있는 GaN 웨이퍼의 단면도.
도 8은 본 발명의 방법에 의해 제조된 외주부에 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛ 두께의 가공 변질층을 가지며 측면에도 가공 변질층을 갖는 GaN 웨이퍼의 단면도.
도 9는 웨이퍼의 외주부(측면을 포함)를 고무 지석에 의해 둥글게 형성하는 챔퍼링 가공을 도시하는 단면도.
도 10은 웨이퍼의 외주부를 고무 지석에 의해 경사면이 되도록 하는 챔퍼링 가공을 도시하는 단면도.
도 11은 일본 특허 공개 제2004-319951호(일본 특허 출원 제2003-275935호)에 의해 제안된 테이프 지석의 길이 방향에 GaN 웨이퍼의 외주부를 넓게 접촉시켜 웨이퍼를 회전시키는 것에 의해 외주부를 연마하는 챔퍼링 가공 장치를 도시하는 사시도.
도 12는 일본 특허 공개 제2004-319951호(일본 특허 출원 제2003-275935호)에 의해 제안된 테이프 지석의 길이 방향에 GaN 웨이퍼의 외주부를 넓게 접촉시켜, 웨이퍼를 회전시키는 것에 의해 외주부를 연마하는 챔퍼링 가공 장치를 도시하는 단면도.
도 13은 수평면에 둔 직경(D)의 웨이퍼(W) 중심의 높이(U)에 의해 휘어짐을 정의하는 것을 도시하는 단면도.
도 14는 시료 1∼11에 대한 가공 변질층 두께 d(㎛)와 웨이퍼 휘어짐 U(㎛)의 관계를 도시하는 그래프로서, 숫자는 시료 번호이다. ○는 합격의 시료, ×는 불합격의 시료(이하 동일).
도 15는 시료 1∼11에 대한 가공 변질층 두께 d(㎛)와 크랙 발생률 C(%)의 관계를 도시하는 그래프로서, 숫자는 시료 번호이다.
도 16은 시료 1∼11에 대한 가공 변질층 두께 d(㎛)와 디바이스 수율 Q(%)의 관계를 도시하는 그래프로서, 숫자는 시료 번호이다.
도 17은 시료 12∼18에 대한 산화물 지립 비율(wt%)과 웨이퍼 외주부 산소량 O(at%)의 관계를 도시하는 그래프로서, 산화물 지립 비율+다이아몬드 지립 비율=100%이다.
도 18은 시료 12∼18에 대한 산화물 지립 비율(wt%)과 웨이퍼 외주부 가공 변질층 두께 d(㎛)의 관계를 도시하는 그래프.
도 19는 시료 12∼18에 대한 산화물 지립 비율(wt%)과 치핑 발생률 p(%)의 관계를 도시하는 그래프.
도 20은 시료 12∼18에 대한 산화물 지립 비율(wt%)과 디바이스 수율 Q(%)의 관계를 도시하는 그래프.
도 21은 시료 19∼26에 대해 가공 변질층 두께 d(㎛)와 웨이퍼 외주부 금속량 m(at%)의 관계를 도시하는 그래프.
도 22는 시료 19∼26에 대해서 가공 변질층 두께 d(㎛)와 치핑 발생률 p(%)의 관계를 도시하는 그래프.
도 23은 시료 19∼26에 대해서 가공 변질층 두께 d(㎛)와 디바이스 수율 Q(%)의 관계를 도시하는 그래프.
도 24는 시료 1∼26에 대해서 가공 변질층 두께 d(㎛)와 외주부 면조도 Ra(㎛)의 관계를 도시하는 그래프.
도 25는 발광 소자 디바이스를 제작하기 위해 본 발명의 질화갈륨 웨이퍼 위에 n-GaN 박막, n-AlGaN 박막, 발광층, p-AlGaN 박막, p-GaN 박막을 에피택셜 성장시킨 에피택셜 웨이퍼의 단면도.
도 26은 발광 소자 디바이스를 제작하기 위해 본 발명의 질화갈륨 웨이퍼 위에 GaN 박막, AlGaN 박막, GaInN 박막을 에피택셜 성장시키고, p측 전극과 n측 전극을 형성한 디바이스의 1소자분의 단면도.
도 27은 디바이스칩을 에피 다운(p측이 아래로 n측이 위로)으로 패키지의 스템에 AuSn 땜납으로 고정하고, n측 전극을 와이어로 리드핀에 접속한 발광 소자 디바이스의 종단면도.
도 28은 시료 12∼18에 대한 웨이퍼 외주부의 산소량 O(at%)과 치핑 발생률 p(%)의 관계를 도시하는 그래프.
도 29는 시료 12∼18에 대한 웨이퍼 외주부의 산소량 O(at%)과 디바이스 수율 Q(%)의 관계를 도시하는 그래프.
도 30은 시료 19∼26에 대한 웨이퍼 외주부의 금속량 m(at%)과 치핑 발생률 p(%)의 관계를 도시하는 그래프.
도 31은 시료 19∼26에 대한 웨이퍼 외주부의 금속량 m(at%)과 디바이스 수율 Q(%)의 관계를 도시하는 그래프.
질화물 기판은, III족 질화물(예컨대 GaN, AlN, InN, AlGaN, InGaN)로 구성되어 있다. GaN의 경우에는, HVPE법이나 플럭스법이나 암열법에 의해 성장시킨다. AlN의 경우에는, HVPE법이나 승화법이나 플럭스법으로 성장시킨다. InN은 HVPE법으로 성장시킨다. 성장한 질화물의 잉곳으로부터, 와이어소우나 블레이드소우로 슬라이스하여 기판을 얻는다. 평면 가공은 연삭, 연마에 의해 행한다. 에칭은 습식 에칭 또는 건식 에칭으로 한다.
직경 5 인치(12.7 ㎝), 두께 850 ㎛의 GaN 기판에 대해서, 고무(본드) 지석, 다공질 레진 본드 지석에 의해, 외주의 모따기 가공(챔퍼링: 외주 연삭)을 하였다. 무발포의 레진 본드 지석이나 금속 본드 지석, 전착 지석은 너무 단단하여 질화물 반도체 웨이퍼 챔퍼링에 부적절하다. 고무 지석의 본드재는, 가공시의 탄성 변형, 제거성의 관점에서 클로로프렌계 고무(CR: chloroprene rubber)를 이용했다. 고무 경도는 가공시의 크랙, 손상을 억제하는 관점에서 40∼60으로 저경도의 것이 좋다.
다공질 레진 본드 지석은 기공률이 20%∼50%인 것을 이용했다. 레진 본드를 다공질로 하기 위해서는, 원료에 탄산칼슘 등의 탄산염을 혼합하고, 소성시에 가스를 발생시키는 것에 의해 이루어진다. 지립 고정을 위한 레진으로서는 예컨대 폴리비닐알코올(PVA: polyvinyl alcohol)이나 페놀을 이용한다.
지석에 고정하는 지립은 다이아몬드 지립을 이용하였다. 알루미나(Al2O3) 지립, 실리콘 카바이드(SiC) 지립, 질화붕소(BN) 지립으로 다이아몬드 지립을 대체하는 것이 가능하다. 다이아몬드, 알루미나, 실리콘카바이드, 질화붕소는 거의 작용이 동일하기 때문에, 다이아몬드를 대표예로 하여 이후에 설명한다. 다이아몬드 지립의 번수(#)는 220번 내지 6000번을 이용하였다. 번수는 지립 입경을 나타내는 척도이다. 높은 번수일수록 세립(細粒)을, 낮은 번수일수록 조립(粗粒)을 의미한다.
조대한 지립을 사용하면 단시간에 가공할 수 있지만, 크랙(연삭중의 갈라짐이나 깨짐), 휘어짐이 커진다. 미세한 지립을 사용하면 시간이 너무 걸려, 휘어짐, 크랙도 오히려 늘어나는 경우가 있다. 본드재 내의 고정 지립의 함유율은 체적비로 3%∼20%로 하였다.
웨이퍼 외주의 모따기부의 가공 변질층 두께(d)는, 0.5 ㎛∼10 ㎛가 좋다. 가공 변질층의 두께(d)가 0.5 ㎛보다 작거나 10 ㎛보다 크면 휘어짐이 증가한다. 또한, 크랙의 발생률이 증가한다. 가공 변질층은 보다 바람직하게는 1 ㎛∼3 ㎛가 좋다. 휘어짐은 외주의 가공 변질층과 결정의 내부 응력, 표면, 이면의 가공 변질층에 의해 영향을 받는다. 또한, 웨이퍼의 직경, 두께에 의해 휘어짐은 영향을 받는다. 가공 변질층은, 벽개면의 CL(캐소드 루미네선스), TEM(투과형 전자현미경)으로 평가할 수 있다.
외주의 모따기부의 거칠기는, Ra(산술 평균 거칠기) 기준으로 Ra 0.07 ㎛∼Ra 3 ㎛가 좋다. Ra는 면조도의 표현법 중 하나로, 모든 측정점 높이의 평균 높이로부터의 편차의 절대값을 적산(積算)하여 평균한 것이다. Rms(제곱 평균 거칠기)는 모든 측정점 높이의 평균 높이로부터의 편차의 제곱의 평균 평방근이다. 표면 요철의 불규칙성에 의해 각각 상이하고 Ra와 Rms는 일치하지 않으며 비례하지도 않는다. 거칠기가 Ra 0.07 ㎛보다 작거나 Ra 3 ㎛보다 크면, 최종 제품의 기판 외주부의 불순물의 양이 증가했다. 불순물은 지립의 본드나 기판을 유지하는 왁스로부터 발생한다. 외주부의 거칠기는 보다 바람직하게는 Ra 0.15 ㎛∼Ra 1 ㎛가 좋다. 외주부의 거칠기는 파장 658 ㎚의 반도체 레이저를 이용한 레이저 현미경으로 30 ㎛□(30 ㎛×30 ㎛)의 범위에서 측정하였다.
번수가 매우 높은 다이아몬드 지립을 이용하는 지석으로 질화갈륨 웨이퍼를 챔퍼링할 수 있다. 번수가 그다지 높지 않은 다이아몬드 지립 단독 지석에 의한 챔퍼링으로는 기계적 작용이 너무 강하고 외주부가 거칠어진다. 외주부의 거칠기를 저감시키기 위해서는, 다이아몬드 지립과 산화물 지립(분말)과의 복합 지립의 지석을 이용하는 것이 좋다. 화학 반응을 유기시키기 위해 불안정한 산화물 분말을 선택한다. 산화물의 화학적 작용에 의해, 필요한 다이아몬드 지립의 기계적 작용을 줄여 충격을 경감할 수 있다. 산화물 지립은 Fe2O3, Fe3O4, Cr2O3, CuO, Co3O4, MnO2, ZnO에서 선택되는 지립을 이용할 수 있다. 산화물 지립은 화학 작용과 기계 작용을 포함하는 메카노케미컬 효과를 갖는다. 산화물 지립의 메카노케미컬 효과에 의해 표면의 제거를 촉진하고, 다이아몬드 지립뿐일 때보다 낮은 부하(충격)로 모따기 가공(챔퍼링)을 실시할 수 있다. 이 때문에 평활하고 손상이 적은 표면을 얻을 수 있다. 실리카(SiO2), 알루미나(Al2O3) 등 안정적인 산화물 지립은 적합하지 않다. 또한, 질화물 기판의 (0001)면 (Ga면)은 안정적이고, 화학적 내구성이 높다. 이 때문에 메카노케미컬 효과에서의 연삭 가공은 효율이 낮다. 외주 연삭에서는, (0001)면으로부터 경사진 면을 대상으로 하기 위해 화학적인 내구성이 낮고, 효율적인 메카노케미컬 연삭을 실현할 수 있다.
연삭 분위기와 산화물과의 영향에 의해 산소가 외주부에 혼입된다. 외주의 모따기부의 산소량은 3 at%∼20 at%가 좋다. 산소량이 3 at%보다 작으면, 치핑이 생기기 쉽다. 20 at%보다 크면, 외주부 소자의 불량 발생률이 증가한다. 외주부의 산소량은 산화물 지립의 배합비에 의해 제어할 수 있다. 또한, 가공 후의 세정시에, 세정액의 산화 효과의 조정에 의해, 제어할 수 있다. 바람직하게는 산소량이 5 at%∼15 at%인 것이 좋다. 외주부의 조성은, AES(Auger Electron Spectroscopy)에 의해 측정할 수 있다.
전술한 기판을 이용하여, 여러 가지의 반도체 디바이스를 형성할 수 있다. 예컨대 발광 소자 디바이스를 만들기 위해서는, n형 GaN 결정 기판 위에 두께 1 ㎛의 n형 GaN층, 두께 150 ㎚의 n형 Al0.1Ga0.9N층, 발광층, 두께 20 ㎚의 p형 Al0.2Ga0.8N층, 두께 150 ㎚의 p형 GaN층을 순차 적층한 에피택셜 웨이퍼를 만든다. 발광층은 두께 10 ㎚의 GaN층으로 형성되는 장벽층의 4층과, 두께 3 ㎚의 Ga0.85In0.15N층으로 형성되는 웰층의 3층이 교대로 적층된 다중 양자 우물 구조의 것으로 한다(도 25).
또한, n형 기판 이면((000-1)면)에 n측 전극, p-GaN층 상면에 p측 전극을 붙인다. 예컨대 한면이 2 ㎜ 인 LED칩으로 하여 패키지의 스템에 붙인다. 기판 이면측을 스템에 붙이는(에피 업(epi-up)) 경우, n측 전극은 넓히고, p형 전극은 좁게 형성한다. 광은 p측에서 외부로 나간다. p측을 스템에 붙이는(에피 다운(epi-down)) 경우, n형 전극은 좁히고, p측 전극을 넓히며, p측을 스템에 접합한다(도 26). 에피 다운으로 스템에 붙이면(도 27) GaN은 투명하기 때문에 GaN 기판측에서 광을 외부에 방출할 수 있다. 발광층이 스템에 가깝고 스템 금속이 전해져 열이 방출되기 때문에 방열성이 좋다. GaN의 열전도율이 좋기 때문에 GaN 기판으로부터도 방열이 진행된다. 사파이어보다 GaN의 열전도율이 높기 때문에, GaN 기판 발광 소자는 대형 칩으로 큰 출력으로 하는 데 적합하다.
실시예
실시예 1
1. 다양한 가공 변질층 두께의 GaN 웨이퍼의 제작
기상 성장법에 의해 제작한 복수매의 2 인치(약 50 ㎜φ) 원형 질화갈륨 웨이퍼를 준비하였다. 도펀트는 실리콘(Si) 또는 산소(O)로 n형 기판이다. 이것을 표면 미러 웨이퍼로 하기 위해 다음 가공을 하였다. 도 1에 그 공정도를 도시한다.
A. 이면 연삭,
B. KOH 이면 에칭,
C. 600번수∼3000번수의 고무 지석에 의한 챔퍼링
D. 표면 연삭,
E. 연마(거친 연마, 마무리 연마),
F. 기상 에칭
A. 이면 연삭은 웨이퍼(W)의 두께를 미리 정해진 범위의 값으로 하기 위한 공정이다. 이면(질소면) 연삭에 의해 웨이퍼 두께가 감소한다. 이것과 함께 연삭에 의해 가공 변질층(M)이 이면에 발생한다. 가공 변질층(M)은 육안이나 주사 전자 현미경(SEM) 관찰로는 알 수 없다. 캐소드 루미네선스(CL)나 형광 현미경 또는 투과형 전자 현미경(TEM)에 의해 식별할 수 있다. 표면 가까이서 CL이나 형광 현미경으로 발광하지 않는 부분, 또는 TEM의 명시야상에서 주위보다 어두운 부분이 가공 변질층(M)이다. 가공 변질층(M)의 두께(d)도 CL이나 형광 현미경, 또는 TEM에 의해 측정할 수 있다. 예컨대 SEM과 CL로 동일 위치를 관찰하고, 가공의 영향을 받는 표면 근처의 비발광부 영역의 두께로 평가한다. 이 과정에서 도입되는 이면의 가공 변질층(M)은 d=10 ㎛∼50 ㎛이다.
B. 가공 변질층(M)이 남는 것은 바람직하지 않기 때문에 이면의 가공 변질층(M)을 제거한다. B의 에칭은, 이면 연삭으로 생긴 가공 변질층(M)을 제거하는 것이다. 농도 25%의 KOH 용액을 90℃로 가열하여 10분∼120분간 에칭한다. 시간을 바꿔, 에칭량을 1 ㎛∼50 ㎛ 정도의 범위로 바꾼다.
C. 챔퍼링은 웨이퍼(W)의 외주부를 비스듬히 또는 둥글게 모따기하는 것이다. 챔퍼링에 레진 본도 지석을 사용하면, 전술과 같이 외주부로부터 갈라지거나 크랙이 들어간다. 특허문헌 3의 테이프 지석을 사용하면 시간이 걸린다. 그래서 갈라짐이나 크랙을 막기 위해 본 발명은 고무 지석을 사용한다.
고무 지석은, 고정 지립을 고무에 의해 기반에 고정한 것이다. 웨이퍼에 외접시켜 지석을 회전시키고 웨이퍼의 외주부를 경사면 또는 둥근 곡면이 되도록 모따기한다.
도 9는 원 곡면을 갖는 북형 고무 지석(G)에 의해 웨이퍼(W)의 외주부(측면을 포함)(E)를 챔퍼링하고 있는 상태를 도시한다. 이것은 측면을 포함하는 외주부(E)를 둥글게 모따기한다.
도 10은 경사 원뿔면을 갖는 원뿔대 형상 고무 지석(H)에 의해 웨이퍼의 외주부(E)를 챔퍼링하는 모습을 도시한다. 이것은 상하 가장자리를 2회 모따기한다. 각형으로 경사진 모따기를 한다. 이 경우는, 웨이퍼의 측면은 챔퍼링되지 않는다. 또한, 지석의 형상은 상기 북형, 원뿔대 형상에 한정되지 않고, 소형의 지석을 변위하여 외주 가공을 실시함으로써, 웨이퍼 외주부의 모따기 형상을 형성하여도 좋다.
챔퍼링은 처음 600번수의 고무 지석을 사용한다. 이어서 2000번수의 고무 지석을 이용한다. 600번수의 고무 지석으로 챔퍼링하면, 외주부(E)의 면조도가 Ra 0.3 ㎛ 정도가 된다. 2000번수의 고무 지석으로 챔퍼링하면 외주부가 Ra 0.07 ㎛ 정도의 면조도가 된다. 이것에 의해 외주부(E)는 평활해진다. 챔퍼링에 의해 외주부(E)에 가공 변질층(M)이 생긴다.
D. 표면 연삭에 의해 두께가 약 600 ㎛∼550 ㎛였던 웨이퍼(W)의 두께를 500 ㎛∼520 ㎛ 정도로 한다. 연삭량은 시간에 따라 바꿀 수 있다. 예컨대 580 ㎛ 두께의 웨이퍼를 510 ㎛까지 표면 연삭하면 약 60분 걸린다. 이것에 의해 웨이퍼(W) 표면에 가공 변질층(M)이 생긴다.
E. 연마는, 표면의 거친 연마와 마무리 연마로 이루어진다. 거친 연마와 마무리 연마에 의해 표면이 평활면이 된다. 표면, 외주부에 가공 변질층(M)이 존재한다. 가공 변질층(M)의 두께(d)는 연삭량에 의해 상이하지만 10 ㎛∼50 ㎛ 정도이다.
F. 웨이퍼 표면의 가공 변질층의 제거는, 메카노케미컬 폴리시(MCP), 전해 연마, 액상 에칭 및 기상 에칭 등 여러 가지가 가능하지만, 이번에는 고온으로 한 염소를 포함하는 가스를 사용한 기상 에칭에 의해 가공 변질층(M)을 제거하였다. 표면(Ga면)은 화학적으로도 물리적으로도 이면(N면)보다 견고하고, 알칼리 에칭으로는 표면이 잘 부식되지 않는다. 그래서 표면의 가공 변질층 제거는 기상 에칭에 의해 수행했다.
연삭, 에칭의 조건을 바꿔 웨이퍼 외주부의 가공 변질층(M) 두께(d)가 상이한 웨이퍼를 몇 개 만들었다. 생성된 GaN 웨이퍼의 외주부 가공 변질층(M)의 두께는 d=0 ㎛∼20 ㎛ 정도이다.
2. 외주부 가공 변질층 두께(d)와 휘어짐(U)의 관계
웨이퍼 휘어짐의 표현 방법은 몇 개가 있다. 웨이퍼 중심선의 곡률 반경(R)이나, 곡율 1/R이나, 웨이퍼 중심의 높이 등이다. 여기서 휘어짐은 2인치 웨이퍼 환산으로 평탄면에 웨이퍼를 두었을 때의 중심 높이(U)로 나타내고 있다.
도 13에 정의를 도시한다. U=D2/8R의 관계가 있다. D는 웨이퍼의 직경이고, R은 곡률 반경이다. 웨이퍼의 휘어짐(U)을 각각 측정하였다.
그래서, 웨이퍼 외주부의 가공 변질층(M)의 두께(d)를 변수로서, 휘어짐(U)과의 관계를 조사하였다. 그 결과를 도 2에 도시한다. 횡축은 외주부 가공 변질층 두께 d(㎛)를 대수 표시한 것이다. 종축은 휘어짐 U(㎛)이다.
그 외에도 여러 가지 인자가 있지만, 휘어짐(U)이 외주부 가공 변질층 두께(d)의 대부분 1가의 함수로 나타낸다는 것을 알 수 있다. 휘어짐(U)은 외주부 가공 변질층 두께(d)가 3 ㎛∼20 ㎛의 범위에서 단조롭게 증가하는 것을 알 수 있었다. d=10 ㎛에서 휘어짐은 50 ㎛이 된다. d=0.5 ㎛∼10 ㎛에서 휘어짐은 50 ㎛ 미만이다. 3 ㎛∼1 ㎛에서 극소가 된다. 외주부 가공 변질층 두께(d)가 1 ㎛보다 얇아지면 휘어짐이 오히려 커지는 경향이 보였다.
3. 외주부 가공 변질층 두께(d)와 크랙 발생률(C)의 관계
웨이퍼의 크랙 발생률(C)도 조사하였다. 도 3에 그 결과를 도시한다. 도 3의 횡축은 외주부 가공 변질층 두께(d)이고, 우측 종축은 크랙 발생률(C)(%)이다. 파선이 크랙 발생률을 나타낸다. 크랙은 여러 가지 인자에 의해 발생하지만, 이것도 외주부 가공 변질층의 두께(d)와 대부분 일률적인 관계가 있는 것을 알 수 있었다.
크랙 발생률(C)(%)은 외주부 가공 변질층 두께(d)가 3 ㎛∼10 ㎛의 범위에서 단조롭게 증대한다. 1 ㎛→0 ㎛로 크랙 발생률이 상승한다. d=0.5 ㎛∼10 ㎛에서 크랙 발생률을 50% 이하로 할 수 있다. 크랙 발생을 극소로 하는 외주부 가공 변질층의 두께(d)는 3 ㎛ 이하이다.
4. 외주부 가공 변질층 두께(d)와 기판 제작 프로세스 수율(Y)의 관계
기판 제작 프로세스의 수율(Y)(%)도 조사하였다. 웨이퍼(기판) 제작의 성과는 다양한 인자에 의해 좌우되지만, 기판 제작 프로세스 수율(Y)은 외주부 가공 변질층의 두께(d)와 대부분 일률적인 관계가 있는 것을 알 수 있었다.
도 3의 실선 곡선이 기판 제작 프로세스 수율과 외주부 가공 변질층 두께(d)의 관계를 도시한다. 기판 제작 프로세스 수율(Y)은 외주부 가공 변질층 두께(d)가 3 ㎛∼10 ㎛ 사이에서 80%∼75% 정도이다. d=0.5 ㎛∼10 ㎛에서 기판 제작 프로세스 수율(Y)은 72%∼80%이다. d=10 ㎛에서 76%이다. 10 ㎛∼20 ㎛에서는 더 떨어지기 때문에 도시하지 않는다.
외주부 가공 변질층 두께(d)가 1 ㎛에서 기판 제작 프로세스 수율(Y)이 75% 정도로 저하한다. d가 0 ㎛로 내려가면 기판 제작 프로세스 수율(Y)이 60% 정도로 저하한다.
기판 제작 프로세스 수율(Y)을 72%∼80%로 유지하기에는 0.5 ㎛∼10 ㎛ 정도의 외주부 가공 변질층 두께(d)가 적합하다.
5. 외주부 가공 변질층 두께(d)와 디바이스 면내 수율(Q)의 관계
웨이퍼 위에 발광 소자 등의 디바이스를 제작하고 디바이스의 면내 수율(Q)도 조사하였다. 디바이스 면내 수율(Q)도 웨이퍼의 외주부 가공 변질층(M)의 두께(d)와 강한 관계가 있는 것을 알 수 있었다.
도 4에 측정 결과를 도시한다. 두께(d)가 1.7 ㎛ 정도로 극대의 80% 정도가 된다. d가 3 ㎛를 초과하면 디바이스 면내 수율(Q)은 내려간다. 반대로 외주부 가공 변질층 두께(d)가 0 ㎛에 근접하면 디바이스 면내 수율(Q)은 50%를 경유하여 40% 이하로 급격히 저하한다. 디바이스 면내 수율(Q)을 60% 이상으로 하기 위해서는 외주부 가공 변질층의 두께(d)를 0.5 ㎛∼10 ㎛ 정도로 해야 한다. 디바이스 면내 수율(Q)을 70% 이상으로 하기 위해서는 d를 1 ㎛∼5 ㎛ 정도로 해야 한다.
외주부 가공 변질층 두께(d)=0 ㎛가 좋을 것으로 생각되지만, 위의 결과로부터 그렇지 않은 것을 알 수 있다. d=0.5 ㎛∼10 ㎛, 특히 바람직하게는 1 ㎛∼3 ㎛의 외주부 가공 변질층이 잔류하고 있는 것이 좋다는 것이 명백해진다.
휘어짐(U), 기판 제작 프로세스 수율(Y), 크랙 발생률(C), 디바이스 면내 수율(Q) 모두를 감안하여, 표면에 잔류하는 외주부 가공 변질층(M)의 두께(d)는 1 ㎛∼3 ㎛로 하는 것이 좋다는 것을 알 수 있다.
전술한 내용은 2인치의 GaN 웨이퍼에 대하여, 이면 연삭, 이면 에칭, 외주 연삭, 표면 연삭, 표면 연마, 기상 에칭을 실시한 경우에 대해서 기재했다. GaN 잉곳으로부터 슬라이스하여 웨이퍼를 얻고, 이면 에칭, 외주 연삭, 표면 연마, 기상 에칭을 실시한 경우에 대해서도, 동일한 결과를 얻을 수 있었다.
전술한 내용은 GaN 웨이퍼에 대해서 기재했지만, AlN이나 AlGaN 또는 InGaN 등의 질화물 웨이퍼로도 동일한 결과를 얻을 수 있었다.
본 발명은 이와 같은 결과의 퇴적에 기초하여, 기상 성장한 애즈 그로운의 질화물 반도체 웨이퍼를 이면 연삭, 챔퍼링, 표면 연삭 연마하여 미러 웨이퍼로 가공할 때, 고무 지석 또는 발포 수지 지석으로 챔퍼링하여 웨이퍼 외주부의 가공 변질층을 0.5 ㎛∼10 ㎛, 보다 바람직하게는 1 ㎛∼3 ㎛ 잔류시킨다는 방법을 제안한다.
도 5∼도 8은 이와 같은 방법으로 제작된 질화물 반도체 웨이퍼(W)의 개략 단면도를 도시한다.
도 5는 원형 연마면을 갖는 북형 고무 지석(G)으로 챔퍼링한 웨이퍼 표면의 가공 변질층(M)을 완전히 제거하고, 외주부에 0.5 ㎛∼10 ㎛, 바람직하게는 1 ㎛∼3 ㎛의 가공 변질층(M)을 잔류시키고 있다.
도 6은 원형 연마면을 갖는 북형 고무 지석(G)으로 챔퍼링한 웨이퍼 표면의 가공 변질층(M)을 완전히 제거하고, 외주부(측면을 포함)에 0.5 ㎛∼10 ㎛, 바람직하게는 1 ㎛∼3 ㎛의 가공 변질층(M)을 잔류시키고 있다.
도 7은 경사 원뿔면을 갖는 원뿔대 형상 고무 지석(H)으로 챔퍼링한 웨이퍼 표면 및 측면의 가공 변질층(M)을 완전히 제거하고, 외주부에 0.5 ㎛∼10 ㎛, 바람직하게는 1 ㎛∼3 ㎛의 가공 변질층(M)을 잔류시키고 있다.
도 8은 경사 원뿔면을 갖는 원뿔대 형상 고무 지석(H)으로 챔퍼링한 웨이퍼 표면의 가공 변질층(M)을 완전히 제거하고, 외주부(측면을 포함)에 0.5 ㎛∼10 ㎛ 바람직하게는 1 ㎛∼3 ㎛의 가공 변질층(M)을 잔류시키고 있다.
실시예 2
실시예 2; 시료 1∼11, 표 1; 도 14, 15, 16
챔퍼링은 웨이퍼가 대구경이 될 수록 곤란해진다. 크랙, 휘어짐의 문제가 생기기 쉽고, 반도체 디바이스를 형성했을 때에, 수율이 저하되기 쉽다. 본 발명을 대구경 웨이퍼에 적용할 수 있으면 유용성은 한층 더 증대한다.
그래서 실시예 2∼4에서는, 직경 5 인치 두께 850 ㎛의 대구경이고 두께가 큰 GaN 웨이퍼에 1단계 챔퍼링을 한 26개의 예를 기술한다. 5 인치 직경 GaN 웨이퍼는 본 발명이 처음으로 제안하는 것으로 유례가 없다. 도 14∼도 24에 숫자로 시료 번호를 남겼다. ○은 합격, ×는 불합격의 시료이다. 질화갈륨 웨이퍼의 가공 중, 시료 1∼26 모두에 공통인 공정에 대해 여기서 설명한다.
GaN 기판의 가공
도 1의 공정도에 도시하는 바와 같이, GaN 웨이퍼의 이면을 연삭(A)하고, 그것에 의해 이면에 생긴 가공 변질층을 KOH로 제거하며(B), 외주부를 가공(C; 챔퍼링 가공: 연삭의 일종)하고, 표면을 연삭하며(D), 표면을 연마하여(E), 표면에 생긴 가공 변질층을 기상 에칭(F)으로 제거하는 공정을 행한다. 본 발명은 C의 챔퍼링에 특징이 있지만 전체 공정 A∼F를 설명한다.
(1) GaN 기판의 성형 가공
HVPE법에 의해 성장시킨 직경 5인치(127 ㎜)의 n형 GaN 잉곳(도펀트: O)을 와이어소우로 (0001)면에 평행한 면으로 잘라내어 두께 850 ㎛의 기판을 얻었다. 얻어진 기판에 대하여 이면 연삭을 하였다(공정 A). 연삭은 #600의 다이아몬드 지석을 이용했다. 연삭에 의해 이면에 가공 변질층이 생겼다. 연삭 후에 농도 15%의 KOH 수용액으로 50℃의 에칭을 실시하고 가공 변질층을 제거하였다(공정 B). 이면의 에칭은, 에칭 속도가 충분하면, NaOH, H3PO4 등의, 그 외 알칼리, 산의 수용액을 이용할 수 있다. 또한, 건식 에칭에서의 가공 변질층 제거도 가능했다. 에칭 후의 기판에 대해서, 표 1에 나타내는 지석을 이용하여, GaN 기판의 모따기 가공(공정 C)을 실시하였다. 그 후에 표면의 연마 가공을 실시하였다.
(2) GaN 기판 표면의 랩, CMP(화학 기계 연마)
GaN 기판(질화물 결정)의 N 원자면측의 C면(이면; (000-1)면)을 세라믹제의 결정 홀더에 왁스로 부착하였다. 랩 장치에 직경 600 ㎜의 정반을 설치하고, 슬러리 공급구로부터 다이아몬드의 유리 지립이 분산된 슬러리를 정반에 공급하면서, 정반을 그 회전축을 중심으로 회전시켜, 결정 홀더 위에 추를 얹는 것에 의해, GaN 기판 표면을 정반으로 누르면서 GaN 기판을 결정 홀더의 회전축을 중심으로 하여 회전시키고, n형 GaN의 표면(Ga 원자면측; C면(0001)면)을 랩핑하였다.
여기서 정반으로서는, 구리 정반, 주석 정반을 이용하였다. 지립 입경이 9 ㎛, 3 ㎛, 2 ㎛인 3 종류의 다이아몬드 지립(유리 지립)을 준비하고, 랩핑의 진행과 함께 지립 직경을 단계적으로 작게 해 갔다. 연마 압력은 100 g/㎝2∼500 g/㎝2로 하였다. GaN 기판 및 정반의 회전수는 모두 30회/min∼60회/min으로 하였다. 이러한 랩핑에 의해 GaN 결정 기판의 표면은 경면이 되었다.
폴리시 장치에 설치된 직경 600 ㎜의 정반 위에 폴리싱 패드를 설치하고, 슬러리액 공급구로부터 지립이 분산된 슬러리를 폴리싱 패드에 공급하면서, 회전축을 중심으로 하여 폴리싱 패드를 회전시키고, 결정 홀더 위에 추를 얹는 것에 의해, GaN 기판을 폴리싱 패드로 누르면서 GaN 기판을 결정 홀더의 회전축을 중심으로 하여 회전시켜, GaN의 표면(Ga 원자면의 C면(0001)면)의 CMP(화학 기계 연마)를 행하였다.
슬러리는, 지립으로서 입경 2 ㎛의 Al2O3 입자를 물에 분산시켜 Al2O3 함유량을 5 질량%로 하고, pH 조정제로서 HNO3을 첨가하며, pH를 2∼4로 조정함으로써 제작하였다. 또한 폴리싱 패드로서는, 폴리우레탄의 스웨이드 패드를 이용하였다. 정반으로서는 스테인리스강 정반을 이용하였다. 폴리싱 압력은 50 g/㎝2∼600 g/㎝2로 하였다. GaN 기판 및 폴리싱 패드의 회전수는 모두 30회/min∼70회/min으로 하였다.
(3) GaN 기판 표면의 건식 에칭, 세정
CMP 처리를 한 기판에 대해서, 염소 함유 가스를 이용하여, ICP-RIE 장치로 건식 에칭을 실시하였다. 에칭 가스에는 염소를 이용하였다.
건식 에칭 처리를 한 기판에 대해서, 희석 KOH 수용액과 IPA(이소프로필알코올)로 세정을 실시하였다. 최종 상태의 기판에 대해서, 가공 변질층, 거칠기, 휘어짐, 산소량, 금속량, 치핑을 평가하였다. 표면의 거칠기는 모두 Ra 1.5 ㎚였다. 이면의 거칠기는 모두 Ra 5.6 ㎛였다. 다른 결과를 표 1, 2, 3에 나타낸다.
(4) n형 GaN 기판을 포함하는 LED 디바이스
n형 GaN 기판은, 비저항 1×10-2 Ω㎝, 캐리어 밀도 3×1018/㎝3의 것을 이용하였다. n형 GaN 기판을 MOCVD 장치 내에 설치하고, n형 GaN 기판 표면((0001)면)측에, MOCVD법에 의해, 두께 1 ㎛의 n형 GaN층(도펀트: Si), 두께 150 ㎚의 n형 Al0.1Ga0.9N 층(도펀트: Si), 발광층, 두께 20 ㎚의 p형 Al0.2Ga0.8N(도펀트: Mg) 및 두께 150 ㎚의 p형 GaN층(도펀트: Mg)을 순차 형성하여 에피택셜 웨이퍼를 얻었다. 이것의 1소자분을 도 25에 도시한다. 발광층은 두께 10 ㎚의 GaN층으로 형성되는 장벽층의 4층과, 두께 3 ㎚의 Ga0.85In0.15N층으로 형성되는 웰층의 3층이 교대로 적층된 다중 양자 우물 구조로 하였다.
다음에 n형 GaN 결정 기판의 다른쪽 이면 ((000-1)면, N면)에 제1 전극으로서, 두께 200 ㎚의 Ti층, 두께 1000 ㎚의 Al층, 두께 200 ㎚의 Ti층, 두께 2000 ㎚의 Au층으로 형성되는 적층 구조를 형성하고, 질소 분위기 내에서 가열함으로써, 직경 100 ㎛의 n측 전극을 형성하였다. 한편 p형 GaN층 위에 제2 전극으로서, 두께 4 ㎚의 Ni층, 두께 4 ㎚의 Au층으로 형성되는 적층 구조를 형성하고, 불활성가스 분위기 내에서 가열함으로써, p측 전극을 형성하였다. 도 26에 전극을 형성한 1 소자분의 웨이퍼 단면도를 도시한다. 상기 반도체 웨이퍼를 한변이 2 ㎜가 되게 칩화한 후에, 상기 p측 전극을 AuSn으로 형성된 땜납층으로 스템에 본딩하였다. 또한, 상기 n측 전극을 리드핀 와이어로 본딩하여, LED로서의 구성을 갖는 반도체 디바이스를 얻었다.(도 27).
에피 다운인 것은, GaN 기판이 투명하기 때문에 기판측에서 광을 낼 수 있고, 또한 발열하는 발광층이 스템에 가까워 열전도에 의해 스템으로부터 패키지를 통해 방열할 수 있기 때문이다. 사파이어 기판(40 W/mK)보다 GaN은 열전도율(210 W/mK)이 약 5배 높아서 기판을 통해 상부로부터도 방열이 촉진된다. GaN 기판의 우수한 특징을 유감없이 발휘할 수 있다. 얻어진 LED의 광 출력을, 주입 전류 4 A의 조건으로 적분구를 이용하여 측정하였다. 전류를 흘리면 소자의 발광층으로부터 주위에 광이 나온다. 일부의 광이 상향으로 나와 기판을 통과하여 외부로 나간다. 일부의 광은 하향으로 나와 스템에서 반사되어 외부로 나간다. 패키지 측면에 닿은 광도 상향으로 반사되어 외부로 나간다. 2 ㎜ 각의 큰 칩에서, 에피 다운으로 고정되어 하향광도 위로 반사되기 때문에 큰 출력의 발광 소자가 된다.
발광 소자의 광 출력은 이하와 같이 측정하였다. 적분구 내에 배치된 발광 소자에 미리 정해진 전류(4A)를 주입하고, 그 발광 소자로부터 나온 거의 모든 광을 적분구로 모아 집광점에 둔 디텍터에 집광된 광 파워를 측정하였다. LED로서는, 광 출력이 큰 편이 고성능 디바이스가 된다. 광 출력이 2 W 이상이면 양호한 특성으로 판단하고, 2 W 미만이면 불량으로 판정하였다. 이상의 가공, 디바이스 제작, 검사는 시료 1∼26에 공통적이다.
시료 1∼11은 다이아몬드 지립 번수, 본드재, 산화물 비율을 여러 가지로 바꿔 외주부의 가공 변질층 두께를 다양하게 하고, 휘어짐, 크랙, 디바이스 수율을 조사하였다.
표 1
Figure pct00001
표 1의 최상측 란은 시료 번호이다. 시료 번호는 1부터 11까지 있다. 기판 특성은 웨이퍼마다 측정한 값이다. 시료마다 외주 가공, 기판 특성, 디바이스 특성에 대해서 표로 되어 있다.
표 1의 2행째부터 아래의 외주 가공으로 기록한 부분이, 가공에 이용하는 지석의 물성을 나타낸다. 외주 가공은 연삭이고, 지립을 고정한 지석을 회전시키며, 외주에 접촉시켜 행한다. 본드라는 것은 지립을 기반에 고정하는 재료이다. 통상, 지석으로서는 수지나 금속에 의해 지립을 고정하는 레진 본드, 금속 본드 지석 또는 지립을 전착한 전착 지석이 자주 이용된다. 그러나 본 발명에서는 레진 본드 지석, 금속 본드 지석, 전착 지석 등을 이용하지 않는다. 이들은 지립을 기반에 강직하게 고정시켜 버리기 때문에 바람직하지 않다.
본 발명은 고무 본도 지석, 발포 레진 본드 지석에 의해 외주 가공(연삭)한다. 비교를 위해 레진 본도 지석, 금속 본드 지석, 전착 지석에 의해서도 외주 가공하였다. 재질의 란은 본드 재료의 재질을 나타낸다. CR이라는 것은 클로로프렌 고무(chloroprene rubber)이다. 고무 본드의 경도를 다음 란에 나타낸다. 레진 본드, 금속 본드의 경우는 좀더 경도가 높고 측정 방법이 상이하다. 수지(레진) 그 자체이면 또한 탄력성이 부족하여 사용할 수 없기 때문에, 수지를 발포시켜 탄력성을 높이면 더 유용해진다. 발포시키면 레진과 기포의 복합물이 된다. 기공의 체적 비율을 기공률(체적%)이라고 한다. 기공률로 유연성을 평가할 수 있다.
표중에 산화물 지립의 종류와 그 중량%를 나타낸다. 100%부터 산화물 지립의 중량%를 뺀 것이 다이아몬드 지립의 중량%이다.
기판 특성의 란에는, 외주 가공 후의 4개의 기판 특성을 나타낸다. 첫번째는 외주부의 가공 변질층의 두께(㎛)이다. CL(캐소드 루미네선스)에 의해 가공 변질층의 부분을 다른 부분과 구별할 수 있다. 외주부에 남은 가공 변질층의 두께를 CL에 의해 측정한다.
두번째의 란은 표면 거칠기(Ra)로 ㎛가 단위이다. 3번째 란은 기판의 휘어짐으로, 평탄면에 외주부가 접하도록 웨이퍼를 두었을 때의 중앙부의 높이(H)로 휘어짐을 표현한다. 넓은 면적(큰 직경)을 갖는 웨이퍼이기 때문에 높이로 나타낸 휘어짐의 값은 크지만 곡율로 표현하면 꽤 작다. 2차 함수로 휘어짐을 근사한 것으로 하면 곡률 반경을 R로 웨이퍼의 직경을 D로 하면 중앙부의 높이를 U로 하여, R=D2/8U이다. 예컨대 휘어짐 높이(U)=20 ㎛로 하면, D=127 ㎜로 하여, R=100 m이다. 곡률로 바꾸면 1/R=0.01 m-1이다.
크랙이라는 것은, 외주 연삭중에 웨이퍼가 깨지거나 갈라지는 것이다. 크랙 발생률이라는 것은, 동일 조건의 시료 웨이퍼 중 연삭중에 깨짐이나 갈라짐이 생긴 매수의 전체 매수에 대한 비이다. 시료 1∼11은 여러 가지의 조건으로 외주 연삭하고, 나중에 웨이퍼의 휘어짐, 크랙 발생률, 디바이스 수율을 시험한 것이다.
디바이스의 란에서는 1장의 GaN 웨이퍼로부터 취한 소자 중 양호한 것의 비율을 수율로서 나타낸다. 소자는 대형 발광 다이오드로 한변이 2 ㎜ 인 칩(면적 4 ㎜2)이다. 통상 제조 판매되는 범용 발광 다이오드는 한변이 300 ㎛∼500 ㎛ 이다. 이들에 비해 15배∼40배의 면적을 갖는 큰 발광 다이오드이다. 직경 127 ㎜의 웨이퍼 면적은 약 12000 ㎜2이기 때문에, 칩 약 3000개분의 면적이 있다. 칩을 샘플링하여 패키지에 수용하고, 통전 시험하여 수율을 조사하였다. 면적(한변이 2 ㎜임)이 크기 때문에 확률론적으로 통상 면적의 칩(한변이 0.3 ㎜∼0.5 ㎜임)보다 수율은 낮아지지만, 그래도 꽤 높은 수율로 양호한 대형 발광 다이오드를 제조할 수 있었다.
도 14는 시료 1∼11에 대해서 가공 변질층 두께 d(㎛)와 웨이퍼 휘어짐 U(㎛)의 관계를 도시하는 그래프이다. 도면 중 숫자는 시료 번호를 나타낸다. 화살표로 나타내는 d=0.5 ㎛∼10 ㎛라는 것은 본 발명에서 제안하는 d의 범위이다. 화살표로 나타내는 d=1 ㎛∼3 ㎛라는 것은 특히 바람직한 범위이다. 도 15는 시료 1∼11에 대해서 가공 변질층 두께 d(㎛)와 크랙 발생률 C(%)의 관계를 도시하는 그래프이다. 도 16은 시료 1∼11에 대해서 가공 변질층 두께 d(㎛)와 디바이스 수율 Q(%)의 관계를 도시하는 그래프이다.
시료 1(Fe2O3; 고무 지석; d=0.3 ㎛; Q=52%)
5 인치 직경(127 ㎜)으로 850 ㎛ 두께의 원형 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 클로로프렌 고무(CR)를 본딩 재료로 하는 고무 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 지립을 기판에 고정하는 본딩재에 고무를 사용하기 때문에 고무 본드 지석이라고 해야 하지만 간단히 고무 지석이라고 부른다. 그렇다고 해서 고무로 연삭하는 것이 아니고 연삭재의 주체는 다이아몬드 지립이다. 본딩재의 고무는 발포될 수 없기 때문에 기공률은 0%이다(레진 본드의 경우는 발포 가능). 고무는 배합비에 의해 경도를 변화시킬 수 있다. 이 고무 지석의 고무 경도는 40이다.
고정 지립은 다이아몬드 지립과 32산화철(Fe2O3) 지립이다. 산화물(Fe2O3) 지립의 비율은 20 중량%이다. 나머지 80 중량%는 다이아몬드 지립이다. 다이아몬드 지립은 6000번수의 것을 이용하였다. 번수(#)라는 것은 지립의 대소를 나타내는 값으로, 숫자가 클수록 미세한 입자를 나타낸다.
6000번수는 평균 입경 약 2.5 ㎛의 다이아몬드 지립이다. 외주 연삭에 의해 생긴 외주부의 가공 변질층의 두께는 0.3 ㎛이다. 외주 연삭 후(챔퍼링 후)의 외주부의 면조도는 Ra 0.03 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 20 ㎛이다. 크랙이라는 것은 외주 연삭시의 웨이퍼 깨짐이나 갈라짐을 의미한다. 크랙 발생률(C)(%)이라는 것은 외주 연삭시에 웨이퍼가 깨지거나 갈라진 웨이퍼의 수를 전체 웨이퍼의 수로 나눠 100을 곱한 것이다. 최후의 란의 디바이스 수율(Q)로 하는 것은, 이와 같은 GaN 웨이퍼 위에 전술한 방법으로 발광 다이오드(한변이 2 ㎜임)를 만들고, 칩 분리하여 칩을 스템에 붙이고 와이어 본딩하여 패키지에 수납하여 LED 소자로 하며, 통전 시험(4A)하여 발광의 크기를 조사하고 합격품(출력 2 W 이상)의 수를 전체의 칩 수로 나눈 것이다. 시료 1은 수율(Q)이 52%이기 때문에 좋지 않다. 불합격이기 때문에 그래프에서는 시료 1을 ×로 나타낸다. 가공 변질층의 두께가 d=0.3 ㎛로 작기 때문에 소자 수율이 낮을 것으로 추량된다. 가공 변질층 두께(d)를 늘리기 위해서는 지석의 입자를 보다 조대하게 하거나 가공 부하를 증가시키면 된다.
시료 2(Fe2O3; 고무 지석; d=0.5 ㎛; Q=72%)
5인치 직경(127 ㎜)으로 850 ㎛ 두께의 원형 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 클로로프렌 고무(CR)를 재료로 하는 고무 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 고무 지석의 기공률은 O%이다. 고무 경도는 40이다. 고정 지립은 80 wt%의 다이아몬드 지립과 20 wt%의 32산화철(Fe2O3) 지립이다. 다이아몬드 지립은 시료 1보다 조금 큰 300O번수의 것을 이용하였다. 약 5 ㎛ 평균 입경의 다이아몬드 지립이다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=0.5 ㎛이다. 보다 입자가 조대한 지석을 사용했기 때문에 가공 변질층 두께(d)가 증가하였다. 외주 연삭 후의 외주부의 면조도는 Ra 0.07 ㎛였다. 조대한 지석을 사용했기 때문에 면조도가 커진 것이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐[중심부의 주변부에 대한 높이(U)]은 10 ㎛이다. 휘어짐이 작아져 있다. 휘어짐의 곡률 반경은 R=200 m이다. 크랙 발생률(C)은 4%이다. 시료 1의 절반 이하이다. 이 기판 위에 다수의 발광 다이오드를 만들어 칩 분리하고 스템에 탑재하여 전극을 붙여 통전 시험(4A)하고 발광량을 조사한 것에 의한 디바이스 수율은 Q=72%이다. 우수하고 높은 수율이다. 합격이기 때문에 그래프에서는 시료 2를 ○로 나타낸다. 그래프 중의 시료의 ○×는 이하 동일하다. 외주면 조도는 Ra 0.07 ㎛로 시료 1보다 크고, 외주부의 가공 변질층 두께가 0.5 ㎜로 시료 1보다 두껍다. 높은 수율의 원인은 외주부의 거칠기, 가공 변질층 두께에 의한다고 생각할 수 있다.
시료 3(산화물 지립 없음; 고무 지석; d=1 ㎛; Q=82%)
이제까지와 동일한 5인치 직경(127 ㎜)으로 850 ㎛ 두께의 원형 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 클로로프렌 고무(CR)를 재료로 하는 고무 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 고무 지석의 기공률은 0%이다. 경도는 40이다. 산화물 지립은 이용하지 않는다. 고정 지립은 다이아몬드 지립뿐이다. 다이아몬드 지립은 시료 2와 동일한 3000번수의 것을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=1 ㎛이다. 다이아몬드가 100%로 산화물 지립이 없다. 기계적 연삭 작용이 크고 가공 변질층 두께(d)가 증가하였다. 외주 연삭 후의 외주부의 면조도는 Ra 0.15 ㎛였다. 다이아몬드 100%이기 때문에 기계적 작용이 크고 외주면이 거칠어진 것이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=7 ㎛이다. 시료 1, 2에 비해 휘어짐이 커져 있다. 휘어짐의 곡률 반경은 R=286 m이다. 외주면의 가공 변질층이 1 ㎛이기 때문에 휘어짐이 줄었다. 크랙 발생률(C)은 2%이다. 시료 1, 2보다 적다. 가공 변질층이 d=1 ㎛이기 때문이다. 시료 1, 2와 동일하게 하여 발광 다이오드를 제작한 제품 수율은 Q=82%였다. 가공 변질층 두께가 d=1 ㎛이고, 시료 1, 2보다 크다. 그래서 휘어짐, 크랙 발생, 수율의 모든 점에서 개선되어 있다.
시료 4(산화물 지립 없음; 고무 지석; d=2 ㎛; Q=84%)
동일 치수 형상(5 인치 직경, 850 ㎛ 두께)의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 클로로프렌 고무(CR)를 재료로 하는 고무 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 경도는 조금 단단하게 45이다. 고정 지립은 다이아몬드 지립뿐이다. 다이아몬드 지립은 시료 1, 2, 3보다 조대한 2000번수(평균 입경 7 ㎛∼8 ㎛)의 것을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=2 ㎛이다. 시료 3에 비해 다이아몬드 지립이 보다 조대하기 때문에 기계적 연삭 작용이 크고 가공 변질층 두께(d)가 증가하였다. 외주 연삭 후의 외주부의 면조도는 Ra 0.5 ㎛였다. 입자가 조대한 다이아몬드 지립의 지석을 사용했기 때문에 외주면이 보다 거칠어진 것이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=6 ㎛이다(R=333 m). 시료 1, 2, 3에 비해 휘어짐이 작아져 있다. 외주면의 가공 변질층이 2 ㎛이기 때문에 휘어짐이 줄었다. 크랙 발생률(C)은 0%이다. 시료 1, 2, 3보다 적다. 모든 시료 중에서 최량의 크랙 억제 효과가 있다. 가공 변질층 d=2 ㎛가 크랙 최소를 부여한다. 시료 1, 2, 3과 동일하게 하여 발광 다이오드를 제작한 제품 수율은 Q=84%였다. 가공 변질층 두께가 d=2 ㎛이고, 시료 1, 2, 3보다 크다. 그래서 휘어짐, 크랙 발생, 수율의 모든 점에서 개선되어 있다. 가공 변질층의 두께는 d=2 ㎛ 근방이 최량의 결과를 부여한다.
시료 5(산화물 지립 없음; 고무 지석; d=3 ㎛; Q=85%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 클로로프렌 고무(CR)를 재료로 하는 고무 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 경도는 조금 높게 50이다. 고정 지립은 다이아몬드 지립뿐이다. 다이아몬드 지립은 시료 1∼4보다 큰 1500번수(평균 입경 10 ㎛)의 것을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=3 ㎛이다. 시료 1∼4에 비해 다이아몬드 지립이 보다 조대하기 때문에 기계적 연삭 작용이 크고 가공 변질층 두께(d)가 더 증가하였다. 외주 연삭 후의 외주부의 면조도는 Ra 1 ㎛였다. 입자가 조대한 다이아몬드 지립의 지석을 사용했기 때문에 외주면이 보다 거칠어졌다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=5 ㎛이다(R=400 m). 시료 1∼5 중에서 최소이다. d가 크기 때문에 휘어짐이 줄었다. 크랙 발생률(C)은 1%이다. 이 점에서도 d=3 ㎛는 좋은 결과를 부여하는 것을 알 수 있다. 이 웨이퍼 위에 발광 다이오드를 제작하고 칩 분리하여 패키지에 수납하여 발광 시험한 제품(디바이스) 수율은 Q=85%였다. 제품 수율은 시료 5가 최고이다. 휘어짐, 크랙 발생, 디바이스 수율의 점에서 d=3 ㎛는 바람직한 값이다.
시료 6(산화물 지립 없음; 레진 본드; d=6 ㎛; Q=80%)
이제까지와 동일한 치수 형상의(5 인치 직경 850 ㎛ 두께의) GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 폴리비닐 알코올(PVA)을 본드재로 하는 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 이것은 수지를 본딩재로 하기 때문에 고무 지석이 아니고 레진 본드 지석이다. 본딩재의 PVA 수지를 발포시켜 경도를 내리고 있다. 기공률은 40%이다. 기공이 많기 때문에 유연한 본드로 되어 있다. 고무 지석과 동일한 방법으로는 경도를 측정할 수 없다. 고정 지립은 다이아몬드 지립뿐이다. 시료 1∼5보다 큰 800번수(평균 입경 19 ㎛)의 것을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=6 ㎛이다. 시료 5에 비해 다이아몬드 지립이 보다 조대하기 때문에 기계적 연삭 작용이 크고 가공 변질층 두께(d)가 두배로 증가했다. 외주 연삭 후의 외주부의 면조도는 Ra 3 ㎛였다. 입자가 조대한 다이아몬드 지립의 지석을 사용했기 때문에 외주면이 보다 거칠어진 것이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=5 ㎛이다(R=400 m). 휘어짐은 최소로 시료 5와 동등하다. 최소 U를 부여하는 것은 4 ㎛∼5㎛의 d일 것이다. 외주면의 가공 변질층이 시료 1∼4보다 두껍기 때문에 시료 1∼4보다 휘어짐이 줄었다. 크랙 발생률(C)은 2%이다. 시료 1, 2보다 적고 시료 4, 5보다 크며 시료 3과 동등하다. 고무 지석이 아니어도 발포시켜 유연성을 늘린 레진을 본드로 하는 지석으로도 크랙의 발생을 억제할 수 있는 것을 알 수 있다. 이제까지의 시료와 동일하게 하여 발광 다이오드를 제작한 제품 수율은 Q=80%였다. 높은 제품 수율이다.
시료 1∼6의 결과는 가공 변질층 두께(d)=1 ㎛∼3 ㎛ 정도가, 크랙 억제, 휘어짐 억제, 소자 수율 향상이라는 관점에서 우수하고 좋은 조건인 것을 시사한다. 특히 가공 변질층 두께(d)=2 ㎛가 최대의 크랙 억제를 부여하고, 수율도 높은 것을 알 수 있다.
시료 7(산화물 지립 없음: d=10 ㎛; Q=70%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 클로로프렌 고무(CR)를 재료로 하는 고무 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 경도는 높고 단단하며 60이다. 고정 지립은 다이아몬드 지립뿐이다. 다이아몬드 지립은 시료 1∼6보다 조대한 600번수(평균 입경 25 ㎛)의 것을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=10 ㎛ 이다. 시료 1∼6 사이에서 가장 두껍다. 시료 6에 비해 다이아몬드 지립이 보다 조대하기 때문에, 기계적 연삭 작용이 크고 외주 가공 변질층 두께(d)가 더 늘었다. 외주 연삭 후의 외주부의 면조도는 Ra 5 ㎛였다. 입자가 조대한 다이아몬드 지립의 지석을 사용했기 때문에 외주면이 보다 거칠어졌다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=12 ㎛이다(R=170 m). 시료 2∼6에 비해 휘어짐이 커져 있다. 외주면 가공 변질층이 증가하면 오히려 휘어짐이 커진다. 크랙 발생률(C)은 5%이다. 시료 1보다 작고 시료 2∼6보다 크다. d<2 ㎛로 d가 줄면 크랙 발생률은 늘고, d가 증가하면 크랙 발생은 줄어든다. d=2 ㎛로 최소가 되고, 이것에 의해 d가 늘면 크랙 발생률(C)은 오히려 증가하는 것을 알 수 있다. 발광 다이오드를 제작한 제품 수율은 Q=70%였다. d가 너무 커서 제품 수율이 내려가 있다. 수율이 82% 이상(Q≥82%)이어야 하는 것으로 하면, 가공 변질층의 바람직한 두께(d)는 1 ㎛≤d≤3 ㎛이다. 수율이 70% 이상이면 좋다고 하면, 허가되는 d의 범위는 0.5㎛≤d≤10 ㎛로 넓어진다. 그 경우, 시료 1은 불합격(×), 시료 2∼7은 합격(○)이다. 시료 2∼5, 7로부터 고무 지석의 고무 경도는 40∼60의 범위가 적합한 것을 알 수 있다.
시료 8(산화물 지립 없음; 레진 본드; d=13 ㎛; Q=50%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 페놀 수지를 본드재로 하는 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 수지를 본딩재로 하기 때문에 고무 지석이 아니고 레진 본드 지석이다. 시료 6과 상이하고 페놀 수지를 본딩재로 한다. 발포시키지 않는다. 기공률은 0%이다. 고무 지석과 동일한 방법으로는 경도를 측정할 수 없다. 고정 지립은 다이아몬드 지립뿐이다. 시료 1∼6보다 크고 시료 7과 동일한 600번수(평균 입경 25 ㎛)의 다이아몬드 지립을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=13 ㎛이다. 시료 7에 비해 다이아몬드 지립의 번수는 동일하지만, 지석을 기반에 고정하는 본딩재가 무발포의 페놀 수지로 시료 7보다 단단하다. 기계적 연삭 작용이 크고 가공 변질층 두께(d)가 시료 7보다 크다. 외주 연삭 후의 외주부의 면조도는 Ra 7 ㎛였다. 입자가 조대한 다이아몬드 지립과, 보다 단단한 본딩 수지의 지석을 사용했기 때문에 외주면이 보다 거칠어진 것이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=25 ㎛이다(R=80 m). 크랙 발생률(C)은 12%이다. 시료 1∼7보다 크다. 무발포의 레진 본드 지석은 너무 단단하고 크랙이 발생하여 좋지 않은 것을 알 수 있다. 발광 다이오드를 제작한 제품 수율은 Q=50%였다. 낮은 제품 수율이다. 수율이 Q≥70%를 요구하는 경우, 시료 8은 불합격이다.
시료 1∼8의 결과는, 크랙 억제, 휘어짐 억제, 소자 수율 향상이라는 관점에서 가공 변질층 두께(d)=0.5 ㎛∼10 ㎛ 정도가 바람직한 것을 의미한다. 특히 d=1 ㎛∼3 ㎛ 정도가 우수하고 좋은 조건인 것을 알 수 있다.
시료 9(산화물 지립 없음; 금속 본드; d=18 ㎛; Q=20%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 구리 주석 합금(Cu-Sn)을 본드재로 하는 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 금속을 본딩재로 하기 때문에 고무 지석이 아니라 금속 본드 지석이다. 기공률은 0%이다. 고무 지석과 동일한 방법으로는 경도를 측정할 수 없다. 고정 지립은 다이아몬드 지립뿐이다. 시료 1∼6보다 크고 시료 7, 8과 동일한 600번수(평균 입경 25 ㎛)의 다이아몬드 지립을 이용하였다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=18 ㎛이다. 시료 7, 8에 비해 다이아몬드 지립의 번수는 동일하지만, 지석을 기반에 고정하는 본딩재가 구리 주석 합금으로 고무나 수지보다 단단하기 때문에, 기계적 연삭 작용이 크고 가공 변질층 두께(d)가 시료 7, 8보다 크다. 외주 연삭 후의 외주부의 면조도는 Ra 8 ㎛였다. 입자가 조대한 다이아몬드 지립과 보다 단단한 본딩 수지의 지석을 사용했기 때문에 외주면이 보다 거칠어진 것이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=50 ㎛이다(R=40 m). 크랙 발생률(C)은 26%이다. 시료 1∼8보다 크다. 금속 본드 지석은 너무 단단하여 외주 연삭에 적합하지 않은 것을 알 수 있다. 발광 다이오드를 제작한 제품 수율은 Q=20%였다. 매우 낮은 제품 수율이다. 시료 9는 불합격이다.
시료 1∼9의 결과로부터, 가공 변질층 두께(d)가 2 ㎛∼6 ㎛로 휘어짐(U)은 극소가 되고, 6 ㎛ 이상에서는 d와 함께 휘어짐(U)도 느는 것을 알 수 있다. 크랙 발생률(C)은 d=2 ㎛로 극소이고, d가 2㎛ 이상에서는 d와 함께 증가한다. 제품 수율은 d=1 ㎛∼3㎛로 높고 그 이하라도 이상이라도 수율은 저하한다.
시료 10 (Fe2O3; 금속 본드; d=13 ㎛; Q=52%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 구리 주석 합금(Cu-Sn)을 본드재로 하는 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 금속 본드 지석이다. 기공률은 O%이다. 고정 지립은 다이아몬드 지립과 Fe2O3 지립이다. 다이아몬드 지립 80%, Fe2O3 지립 20%의 배합비(중량%)이다. 다이아몬드 지립은 시료 2와 동일하고 미세한 3000번수(평균 입경 5 ㎛)를 이용하였다. 이 비율도 시료 2와 동일하다. 시료 2와 다른 것은 본딩재이다. 시료 2는 클로로프렌 고무(CR)가, 시료 10은 구리 주석이 본딩재이다. 고무 본드 지석과 금속 본드 지석의 차이를 명백히 하기 위해서이다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=13 ㎛이다. 동일한 금속 본드의 시료 9(d=18 ㎛)에 비해 d가 내려가 있는(13 ㎛) 것은 다이아몬드 지립이 미세한 것에 의한다. 시료 2(d=0.5 ㎛)보다 큰 것은, 고무 본딩과 금속 본딩의 차이에 의한다. 지립의 번수, 배합비가 동일한 것에 d가 0.5 ㎛와 13 ㎛로 크게 상위한다. 그것은 탄력성이 풍부한 고무 본딩이 우수하고 좋다는 것이다. 외주 연삭 후의 외주부의 면조도는 Ra 1 ㎛였다. 입자가 미세한 다이아몬드 지립과 산화물 지립을 사용하기 때문에 면조도는 작다. 금속 본드이기 때문에 시료 2보다 면조도는 커졌다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=28 ㎛이다(R=80 m). 크랙 발생률(C)은 14%이다. 시료 1∼8보다 크고 시료 9보다 작다. 입자가 미세한 다이아몬드 지립을 사용하여도, 금속 본드 지석은 본드 부분이 너무 단단하고 외주 연삭에 적합하지 않은 것을 알 수 있다. 발광 다이오드를 제작한 제품 수율은 Q=52%였다. 낮은 제품 수율이다. 요구 제품 수율(Q)을 82% 이상으로 하면 d의 범위는 1 ㎛≤d≤3 ㎛, 70% 이상으로 하면 d의 범위는 0.5 ㎛≤d≤10 ㎛이 되고, 시료 10은 불합격이다. 요구되는 제품 수율이 50% 이상으로 하면, 0.3㎛≤d≤13 ㎛ 범위의 d가 허용된다.
시료 11(산화물 없음; 전착; d=16 ㎛; Q=35%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 다이아몬드 지립을 전착한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 전착 지석이다. 기공률은 0%이다. 고정 지립은 미세한 3000번수 다이아몬드 지립 100%이다. 시료 10과 다른 것은 산화물을 포함하지 않는 것과 본딩재가 다른 것이다. 동일한 번수의 다이아몬드 지석을 고정한 것이지만 본딩재를 이용하지 않고 전착한다. 챔퍼링 후의 외주부의 가공 변질층의 두께는 d=16 ㎛이다. 시료 10보다 d가 커지는 것은, 전착을 위해 강성이 늘고 다이아몬드 지립 비율이 높기 때문이다. 외주 연삭 후의 외주부의 면조도는 Ra 2 ㎛였다. 전착이기 때문에 시료 3보다 면조도는 커졌다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼의 휘어짐은 U=43 ㎛이다(R=46 m). 크랙 발생률(C)은 22%이다. 휘어짐, 크랙 발생률(C)도, 시료 9에 이어서 크고, 가공 변질층 두께(d)와 강한 상관이 있는 것을 시사한다. 입자가 미세한 다이아몬드 지립을 사용하여도 전착 지석은 너무 단단하여 외주 연삭에 적합하지 않은 것을 알 수 있다. 발광 다이오드를 제작한 제품 수율은 Q=35%였다. 허용할 수 없을만큼 낮은 제품 수율이다.
시료 1∼11을 보면, 외주부의 표면 거칠기는 가공 변질층 두께(d)와 일률적인 상관은 없고, 다이아몬드 지립의 크기와 비율에 강하게 의존한다. 지립 사이즈가 클수록(번수가 작을수록) 면조도(Ra)는 크다. 산화물 지립을 포함하는 경우는 다이아몬드 지립뿐인 경우보다 Ra는 작다. 시료 2, 3, 10, 11을 비교하여 본딩제가 고무일 때에 면조도는 가장 낮지만, 금속이라도 전착이라도 그다지 큰 차이는 없다. 또한 면조도(Ra)와 휘어짐, 크랙 발생률(C), 수율 사이에는 강한 상관은 없다. 휘어짐, 크랙 발생률, 수율을 지배하고 있는 것은 가공 변질층 두께(d)인 것을 알 수 있다.
제품 수율(Q)이 70% 이상을 원하면 가공 변질층 두께(d)를 0.5 ㎛∼10 ㎛로 해야 하는 것을 알 수 있다. 수율(Q)이 82% 이상을 기대하면 가공 변질층 두께(d)는 1 ㎛∼3 ㎛로 해야 한다. 휘어짐[높이(U)]을 최소로 하는 것은 d=3 ㎛∼6 ㎛이다. 크랙 발생률(C)을 최소로 하는 것은 d=2 ㎛이다. 이들의 값은 높은 제품 수율을 부여하는 d값의 범위에 포함된다. 그렇기 때문에 높은 수율, 낮은 크랙 발생률, 작은 휘어짐을 부여하기에는 d=0.5 ㎛∼10 ㎛가 좋다. 더 바람직한 것은 d=1∼3 ㎛이다.
가공 변질층(d)의 두께는 다이아몬드 지립의 비율이 크면 늘고, 다이아몬드 지립이 클수록 는다. 가공 변질층 두께(d)가 큰 것은, 전착, 금속 본드, 레진 본드, 고무 본드의 순이다. d=0.5 ㎛∼10 ㎛를 부여하기에는 부드러운 고무 본드가 좋다. 레진 본드라도 발포시켜 유연하게 한 것은 이용할 수 있다(시료 6). 다이아몬드 지석의 번수는 3000번∼600번 정도이다. d를 더 줄이기 위해서는 다이아몬드의 비율을 줄이고 산화물 지립을 늘리는 것이 유효하다. 산화물 지립은 화학적 작용으로 질화물 표면에 연질층을 형성하기 때문에, 외주 연삭 가공의 부하를 저감하여 가공 변질층을 억제할 수 있다. d=0.5 ㎛∼10 ㎛에 대응하는 외주면 조도는 Ra 0.07㎛∼Ra 5㎛이다. d=1 ㎛∼3 ㎛에 대응하는 외주면 면조도는 Ra 0.15 ㎛∼Ra 1 ㎛이다.
도 14를 보면, 외주부 가공 변질층 두께(d)가 10 ㎛보다 크면 휘어짐이 12 ㎛를 초과하고, d가 0.3㎛ 이하에서 휘어짐이 20 ㎛를 초과하는 것을 알 수 있다. 휘어짐을 12 ㎛ 이하로 하기 위해서는 d=0.5 ㎛∼10 ㎛로 하면 되는 것을 알 수 있다. d=1 ㎛∼3 ㎛이면 휘어짐을 7 ㎛∼5 ㎛로 억제할 수 있다.
도 15를 보면, 외주부 가공 변질층 두께(d)가 10 ㎛를 초과하면 크랙 발생률(C)이 5%를 초과한다. d가 0.3 ㎛ 이하에서 크랙 발생률(C)이 9%를 초과한다. C를 5%∼0%로 하기 위해서는 d를 0.5 ㎛∼10 ㎛로 하면 좋다. d=1 ㎛∼3㎛이면 C를 2%∼O%로 할 수 있다.
도 16을 보면, 외주부 가공 변질층 두께(d)가 10 ㎛를 초과하면 디바이스 수율(Q)이 70% 미만이 된다. d가 0.3 ㎛ 이하에서 52% 이하가 된다. Q를 70% 이상으로 하기 위해서는 d=0.5 ㎛∼10 ㎛로 하면 좋다. d=1 ㎛∼3 ㎛이면 Q를 82% 이상으로 할 수 있다.
실시예 3
실시예 3; 시료 12∼18: 표 2: 도 17, 18, 19, 20, 28, 29
시료 12∼18은 다이아몬드 지립은 1000번수에, 고무 지석의 고무 경도는 50에 고정하고, 산화물을 바꿔 외주 연삭하며, 외주부의 산소량, 치핑, 디바이스 수율에 대해서 시험한 것이다. 웨이퍼의 준비, 가공 순, 디바이스 제작은 실시예 2와 동일하다. 외주부의 산소 농도가 웨이퍼나 디바이스의 성과에 어떤 영향을 미칠지를 조사하였다. 표 2에 그 결과를 나타낸다. 외주부 산소량은 원자 비율(at%)로 나타낸다. 치핑이라는 것은 평면 가공(연삭, 연마)시에 웨이퍼의 외주부가 깨지거나 갈라지는 것이다. 디바이스 수율은, 그 웨이퍼 위에 한변이 2 ㎜인 발광 다이오드를 제작하고, 통전 시험하여 발광시켰을 때의 합격 여부에 의해 평가하고 있다.
표 2
Figure pct00002
외주 연삭에 관해서, 크랙 발생률과 제품 수율로 평가했을 때 외주부 가공 변질층 두께가 d=0.5 ㎛∼10 ㎛, 특히 d=1 ㎛∼3㎛인 것이 바람직하다는 것과, 본딩제로서 고무가 최적으로 발포 레진으로도 가능한 것이 시료 1∼11로 명백해졌다. 본딩재에 대해서는 명백해졌지만 지립을 어떻게 할 것인가라는 문제가 있다. 지립으로서 다이아몬드 100%도 가능하지만, 다이아몬드와 산화물 지립의 조합으로 하여도 좋다. 시료 5∼6의 중간 번수 1000의 다이아몬드 지립과 산화물 지립의 혼합 지립을 갖는 지석으로 외주 연삭하여 표면 연삭, 표면 연마, 표면 에칭하였다. 그 공정에서의 치핑 발생률, 최종 제품 수율을 조사하였다. 크랙은 외주 연삭에서의 웨이퍼 외주부의 갈라짐이나 깨짐을 의미한다. 치핑이라는 것은 그 후의 표면 가공에서의 웨이퍼 외주부의 갈라짐이나 깨짐을 의미한다. 산화물 지립은 화학적 작용으로 질화물 표면에 연질층을 형성하기 위해, 외주 연삭 가공의 부하를 저감할 수 있다. 이와 같은 이점 이외에, 외주 연삭 후의 평면 가공에서 외주부의 산화층의 존재가 치핑을 막는 작용이 있다는 것도 알게 되었다. 산화물 지립으로 외주 연삭하면, 산화물이 존재하는 것에 의해 웨이퍼에 인성을 부여하여 평면 가공에서의 파손의 확률을 줄이는 것이다.
이것을 확인하기 위해, 종류와 양이 상이한 산화물 지립을 다이아몬드 지립에 혼합한 지석을 사용하여 외주 연삭하였다. 지석은 고무 지석, 다이아몬드 지립은 1000번수, 고무 지석의 고무 경도는 50으로 하였다. 산화물 지립의 종류와 양을 바꿨다. 도 17은 시료 12∼18에서 지석에 포함되는 다이아몬드 지립(100 wt%∼40 wt%)과 산화물 지립(0 wt%∼60 wt%)의 비율과, 챔퍼링 후 질화갈륨 웨이퍼 외주의 산소량의 관계를 도시하는 그래프이다. 도 18은 시료 12∼18에서 지석에 포함되는 다이아몬드 지립(100 wt%∼40 wt%)과 산화물 지립(0 wt%∼60 wt%)의 비율과, 챔퍼링 후 질화갈륨 웨이퍼 외주의 가공 변질층 두께의 관계를 도시하는 그래프이다. 도 19는, 시료 12∼18에서 지석에 포함되는 다이아몬드 지립(100 wt%∼40 wt%)과 산화물 지립(0 wt%∼60 wt%)의 비율과, 챔퍼링 후의 웨이퍼 평면 가공에서의 치핑 발생률(p)의 관계를 도시하는 그래프이다. 도 20은 시료 12∼18에서 지석에 포함되는 다이아몬드 지립(100 wt%∼40 wt%)과 산화물 지립(0 wt%∼60 wt%)의 비율과, 디바이스 수율(Q)의 관계를 도시하는 그래프이다. 도 28은 시료 12∼18에서 웨이퍼 외주부에 포함되는 산소량(at%)과, 챔퍼링 후의 웨이퍼 평면 가공에서의 치핑 발생률 p(%)의 관계를 도시하는 그래프이다. 도 29는 시료 12∼18에서 웨이퍼 외주부에 포함되는 산소량(at%)과, 디바이스 수율 Q(%)의 관계를 도시하는 그래프이다.
시료 12(산화물 없음; 0%; d=5 ㎛; p=25%; Q=73%)
이제까지와 동일한 5인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1000번수 다이아몬드 지립을 클로로프렌 고무(CR)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=5 ㎛, 면조도는 Ra 1.5 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=1 at%이다. 이 산소는 챔퍼링 지석으로부터의 혼입이 아니라, 에칭, 평면 가공, 세정에 의한 산화, 및 분위기에 의해 자연 산화될 가능성이 있다. 치핑 발생률(p)은 25%이다. 25%의 웨이퍼는 낭비된다. 발광 다이오드를 제작한 제품 수율은 Q=73%였다. 미러 웨이퍼에 가공된 후의 수율은 높다. 그러나 그 전단층에서의 평면 가공시의 치핑 발생률이 높은 것은 바람직하지 않다. 한층 더 고안이 필요하다.
시료 13(Fe2O3; 20 wt%; d=2.5 ㎛; p=5%; Q=78%)
5인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1000번수 다이아몬드 지립 80 wt%와 32산화철 Fe2O3 지립 20 wt%의 혼합물을 클로로프렌 고무(CR)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=2.5 ㎛, 면조도는 Ra 0.5 ㎛였다. 시료 12에 비해 d가 반감하고 있다. 다이아몬드 지립의 양이 적기 때문에 기계적 연삭 작용이 약해져 d가 감소했다. 시료 12에 비해 외주부 면조도도 낮다. 부드러운 산화물 지립의 작용으로 외주면을 보다 평활하게 하였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=3 at%이다. 시료 12의 산소 농도(1 at%)의 3배이다. 산화물 지립의 영향으로 생각할 수 있다. 치핑 발생률(p)은 5%이다. 시료 12에 비해 치핑 발생률은 1/5이다. 치핑 발생률이 줄은 것은 외주부에 산화물이 존재하기 때문이라고 생각할 수 있다. 산화물 지립의 화학 작용으로 챔퍼링시의 내적인 손상을 줄이고 그것이 치핑을 억제했다는 것이다. 다른 산소 잔존 시료로도 동일한 것을 말할 수가 있다. 산화물 지립을 사용하는 이점은 여기에 있다. 발광 다이오드를 제작한 제품 수율은 Q=78%였다. 치핑이 낮고 제품 수율이 높기 때문에 바람직하다.
시료 14(Cr2O3; 20%; d=2 ㎛; p=3%; Q=85%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 100O번수 다이아몬드 지립 80 wt%와 32 산화크롬 Cr2O3 지립 20 wt%의 혼합물을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 시료 13과 상이한 것은 크롬의 산화물 지립을 사용하는 것뿐이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=2 ㎛, 면조도는 Ra 0.5 ㎛였다. 시료 12에 비해 d가 적고, 외주부 면조도도 낮다. 다이아몬드 지립의 양이 적기 때문에 기계적 연삭 작용이 약해지고 d가 줄며 면조도도 낮다. 산화물 지립의 작용으로 표면이 보다 평활하게 되었다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하고 표면의 가공 변질층을 제거하여 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=5 at%이다. 시료 12의 5배, 시료 13의 1.7배이다. 챔퍼링에 산화물 지립을 사용했기 때문에 산소 농도가 높다. 시료 12, 13의 비교로부터 Fe2O3보다 Cr2O3이 산화 효과가 큰 것을 알 수 있다. 치핑 발생률(p)은 3%이다. 시료 12에 비해 치핑 발생률은 1/8이다. 치핑 발생률이 감소한 것은 외주부에 산화물이 존재하기 때문이다. 산화물 지립을 사용하는 이점이다. 시료 13(p=5%)보다 산소량이 많기 때문에 치핑 발생률이 적을 것이다. 발광 다이오드를 제작한 제품 수율은 Q=85%였다. 우수하고 높은 수율이다. 치핑이 낮고 제품 수율이 높기 때문에 가장 바람직하다.
시료 15(Fe2O3; 30%; d=2 ㎛; p=2%; Q=84%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1000번수 다이아몬드 지립 70 wt%보다 Fe2O3 지립 30 wt%의 혼합물을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=2 ㎛, 면조도는 Ra 0.5 ㎛였다. 시료 14와 대략 동일하다. Fe2O3을 사용하지만 시료 13보다 Fe2O3 지립이 30%로 다이아몬드 지립의 양이 적기 때문에 기계적 연삭 작용이 약해지고 d가 줄며 면조도도 낮다. 부드러운 산화물 지립의 작용으로 표면이 보다 평활하게 되었다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=10 at%이다. Fe2O3을 사용하는 시료 13에 비해 산소 농도가 더 높지만 Fe2O3 지립 비율이 많기 때문이다. 치핑 발생률(p)은 2%이다. 산화물 지립을 사용하지 않는 시료 12에 비해 치핑 발생률은 1/12이다. 산화물 지립을 이용하는 시료 13, 14에 비해서도 치핑 발생률은 낮다. 외주부 산소 농도가 보다 높기 때문이다. 시료 12∼15부터 치핑 발생을 줄이고 있는 것은 웨이퍼 외주부에 포함된 산화물이라는 것을 알 수 있다. 산화물 지립을 사용하는 이점이다. 발광 다이오드를 제작한 제품 수율은 Q=84%였다. 우수하고 높은 수율이다. 치핑 발생률이 낮고 제품 수율이 높기 때문에 가장 바람직하다.
시료 16(Cr2O2; 30%; d=1.5 ㎛; p=3%; Q=85%)
5인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 100O번수 다이아몬드 지립 70 wt%와 Cr2O3 지립 30 wt%의 혼합물을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=1.5 ㎛, 면조도는 Ra 0.5 ㎛였다. 시료 14와 비교하면 Cr2O3 지립 비율이 많기 때문에 다이아몬드 지립 비율이 줄고, 기계적 연삭 작용이 약해져 가공 변질층 두께(d)는 준다. 면조도(Ra)는 시료 14, 15와 동일하다. 면조도는 다이아몬드: 산화물 지립 비율로 결정, 산화물의 종류에는 의하지 않는다는 것을 알 수 있다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=15 at%이다. Fe2O3을 30% 사용하는 시료 15에 비해 산소 농도가 더 높지만, Fe2O3보다 Cr2O3이 산화 효과가 크다. 치핑 발생률(p)은 3%이다. 발광 다이오드를 제작한 제품 수율은 Q=85%였다. 우수하고 높은 수율이다. 치핑 발생률이 낮고 제품 수율이 높기 때문에 가장 바람직하다. 시료 14, 16을 비교하면 Cr2O3 지립의 비율이 20 wt%, 30 wt%로서 상위하지만, p, Q는 변하지 않는다. Cr2O3의 바람직한 첨가량이 20 wt%∼30 wt%에 있다는 것이다.
시료 17(MnO2; 40%; d=1.5 ㎛; p=5%; Q=80%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1000번수 다이아몬드 지립 60 wt%와 이산화망간 MnO2 지립 40 wt%의 혼합물을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=1.5 ㎛, 면조도는 Ra 0.5㎛였다. 시료 12와 비교하면 다이아몬드 지립 비율이 줄고, 기계적 연삭 작용이 약해지며 가공 변질층 두께(d)는 준다. 면조도(Ra)는 시료 13∼16과 동일하다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=20 at%이다. 40%의 산화물을 포함하는 지립을 사용하기 때문에 산소 농도가 높다. 치핑 발생률(p)은 5%이다. 발광 다이오드를 제작한 제품 수율은 Q=80%였다. 우수하고 높은 수율이다. 치핑 발생률이 낮고 제품 수율이 높기 때문에 바람직하다. 시료 12∼17의 결과로부터 이산화망간의 지립도 외주 연삭 지석에 이용할 수 있는 것을 알 수 있다.
시료 18(Fe2O3; 60%; d=1 ㎛; P=15%; Q=61%)
5 인치 직경 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1000번수 다이아몬드 지립 40 wt%보다 Fe2O3 지립 60 wt%의 혼합물을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 50이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=1 ㎛, 면조도는 Ra 0.5 ㎛였다. 시료 13, 15와 동일한 Fe2O3을 사용하지만 Fe2O3 지립이 많고 다이아몬드 지립의 양이 적다. 기계적 연삭 작용이 약해지고 d가 감소한다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 산소 농도는 O=25 at%이다. 시료 13, 15에 비해 보다 산소 농도가 높다. Fe2O3 지립 비율이 많기 때문이다. 치핑 발생률(p)은 15%이다. 발광 다이오드를 제작한 제품 수율은 Q=61%였다. 높은 수율이 아니다. 치핑 발생률이 높고(p=15%) 제품 수율이 낮기 때문에(Q=61%) 불합격이다. 시료 18은 외주부의 산소 농도가 너무 높으면 오히려 치핑 발생률이 늘고, 제품 수율이 내려간다는 것을 시사한다. 시료 12∼18의 결과로부터 치핑 발생률(p)이 5% 이하이고 제품 수율이 70% 이상이기 때문에, 외주부 산소량 O는 3 at%∼20 at%이라는 것을 알 수 있다. 치핑 발생률(p)이 5% 이하이고 제품 수율이 80% 이상이기 때문에는 외주부 산소량은 O=5 at%∼20 at%이다. 결과로서의 산소량과 산화물 지립의 배합비의 관계는 산화물의 종류에 의해 상이하지만, 산화물 지립은 20 wt%∼40 wt%가 치핑을 줄이는 데 유효하다.
도 17을 보면, 챔퍼링 지석에 붙인 산화물 지립이 많아질수록 웨이퍼 외주부 산소량이 늘어난다는 것을 알 수 있다. 시료 13, 14의 비교, 시료 15, 16의 비교로부터, 동일한 중량비라도 Cr2O3이 Fe2O3보다 잔류 산소량이 많은 것을 알 수 있다. 크롬산화물이 철산화물보다 반응성이 풍부한 것, 크롬산화물이 철산화물보다 경도가 높고 연삭시의 영향이 큰 것을 생각할 수 있다.
도 18을 보면, 산화물의 비율이 줄수록(다이아몬드 비율이 늘수록) 가공 변질층 두께(d)가 늘어난 것을 알 수 있다. 다이아몬드의 기계적 작용이 강하고 역활(d)이 늘어난다. 산화물이 다이아몬드의 기계적인 파괴력을 완화하고 있는 것을 알 수 있다.
도 19를 보면, 산화물 비율이 20 wt%∼40 wt%이면 치핑을 5% 이하로 억제할 수 있다는 것을 알 수 있다. 다이아몬드 지립뿐(시료 12)인 경우는 특히 치핑이 빈도 높게 발생한다.
도 28을 보면, 산소량이 3 at%∼20 at%이면 치핑을 5% 이하로 억제할 수 있다는 것을 알 수 있다. 다이아몬드 지립만으로 가공하여 산소량이 1 at%로 적은 시료 12의 경우는 특히 치핑이 빈도 높게 발생한다.
도 20을 보면, 산화물 비율이 20 wt%∼40 wt%이면 디바이스 수율을 78% 이상으로 할 수 있다는 것을 알 수 있다.
도 29를 보면, 산소량이 3 at%∼20 at%이면, 디바이스 수율을 78% 이상으로 할 수 있다는 것을 알 수 있다.
실시예 4
실시예 4; 시료 19∼26; 표 3; 도 21, 22, 23, 30, 31
GaN 웨이퍼 외주 연삭에 관하여 크랙 발생률과 제품 수율의 관점에서 가공 변질층 두께가 d=0.5 ㎛∼10 ㎛, 특히 d=1 ㎛∼3 ㎛가 좋은 것, 고무 본딩 지석이 적합한 것을 알았다. 치핑을 낮추고, 수율을 올리기 위한 바람직한 외주부 산소 농도(O)가 3 at%∼20 at%인 것을 알 수 있었다. 외주부의 산소 농도를 올리기 위해서는 지석에 산화물 지립을 혼합하면 좋은 것도 알았다.
표 3
Figure pct00003
시료 19∼26에 대해서는, 산화물의 양과 종류를 바꾼 지석을 이용하여 챔퍼링하고 웨이퍼 외주에 어느 정도의 금속 불순물의 존재를 허용할 수 있는지를 조사하였다. 표 3에서 금속량이라는 것은 챔퍼링 후의 시료의 외주부의 금속량이다.
도 21은 시료 19∼26에 대해서 외주부 가공 변질층 두께(d)와 외주부 금속량 m(at%)의 관계를 도시하는 그래프이다. 파선의 d=10 ㎛는 본 발명의 임계값을 나타낸다.
도 22는 시료 19∼26에 대해서 외주부 가공 변질층 두께(d)와 치핑 발생률 p(%)의 관계를 도시하는 그래프이다. 파선의 d=10 ㎛는 본 발명의 임계값을 나타낸다.
도 23은 시료 19∼26에 대해서 외주부 가공 변질층 두께(d)와 디바이스 수율 Q(%)의 관계를 도시하는 그래프이다. 파선의 d=10 ㎛는 본 발명의 임계값을 나타낸다. 도 30은 시료 19∼26에 대해서 외주부 금속량(m)과 치핑 발생률 p(%)의 관계를 도시하는 그래프이다. 도 31은 시료 19∼26에 대해서 외주부 금속량(m)과 디바이스 수율 Q(%)의 관계를 도시하는 그래프이다.
시료 19(산화물 없음; 0%; d=9 ㎛; p=22%; Q=90%)
이제까지와 동일한 5인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 600번수 다이아몬드 지립을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 O%이다. 고무 경도는 55이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=9 ㎛, 면조도는 Ra 4 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=O at%이다. 금속 산화물을 사용하지 않기 때문에 금속 불순물이 들어가지 않는다. 치핑 발생률(p)은 22%이다. 22%의 웨이퍼는 낭비된다. 발광 다이오드를 제작한 제품 수율은 Q=90%였다. 수율은 좋지만 그 전단층에서의 평면 연삭시의 치핑 발생이 높기 때문에 바람직하지 않다. 다이아몬드 지립의 입경이 비교적 크기 때문에 기계적인 충격이 강하게 나타나고, 내적인 손상이 생기는 것을 생각할 수 있다.
시료 20(Fe2O33; 0.1%: d=7 ㎛; p=8%; Q=92%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 600번수 다이아몬드 지립을 80 wt%, Fe2O3지립 20 wt%의 혼합으로 이루어지는 지립을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 55이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=7 ㎛, 면조도는 Ra 2 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=O.1 at%이다. 치핑 발생률(p)은 8%이다. 이것은 수용할 수 있는 값이다. 발광 다이오드를 제작한 제품 수율은 Q=92%였다. 치핑 발생률(p)은 낮고 수율(Q)도 높다. 이것은 합격이다. 철산화물을 사용하기 때문에 철(Fe)이 외주에 0.1 at% 잔류한다. 금속이나 산소의 존재는 d를 내리고 p를 내린다. 이것은 금속, 산소 자체가 결정을 보강하는 것, 챔퍼링에서의 내적인 손상을 완화하는 것을 생각할 수 있다.
시료 21(Cr2O3; 0.2%; d=7 ㎛; P=4%; Q=90%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 600번수 다이아몬드 지립을 80 wt%, Cr2O3 지립 20 wt%의 혼합을 포함하는 지립을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 55이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=7 ㎛, 면조도는 Ra 2 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=0.2 at%이다. 치핑 발생률(p)은 4%이다. 이것은 수용할 수 있는 값이다. 발광 다이오드를 제작한 제품 수율은 Q=90%였다. 치핑 발생률(p)은 낮고 수율(Q)도 높기 때문에 이것은 합격이다. 산화크롬을 사용하기 때문에, 크롬(Cr)이 외주에 0.2 at% 잔류한다. 금속, 산소의 잔류는 p를 낮추고 d를 줄인다. 산소, 금속의 존재는 결정 구조를 보강한다는 것, 챔퍼링에서의 내적인 손상을 완화하는 것을 생각할 수 있다.
시료 22(ZnO; 3%; d=7 ㎛; p=7%; Q=88%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 600번수 다이아몬드 지립을 80 wt%, ZnO 지립 20 wt%의 혼합을 포함하는 지립을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 55이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=7 ㎛, 면조도는 Ra 2 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=3 at%이다. 치핑 발생률(p)은 7%이다. 이것은 수용할 수 있는 값이다. 발광 다이오드를 제작한 제품 수율은 Q=88%였다. 치핑 발생률(p)은 낮고 수율(Q)도 높기 때문에 이것은 합격이다. 산화아연을 사용하기 때문에, 아연(Zn)이 외주에 3 at% 잔류한다. 아연, 산소의 존재가 p와 d를 낮춘다. 산소, 금속의 존재는 결정 구조를 보강하는 것, 챔퍼링에서의 내적인 손상을 완화하는 것을 생각할 수 있다.
시료 23(CuO; 5%; d=7 ㎛; p=15%; Q=85%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 600번수 다이아몬드 지립을 80 wt%, CuO 지립 20 wt%의 혼합을 포함하는 지립을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 55이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=7 ㎛, 면조도는 Ra 2 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=5 at%이다. 치핑 발생률(p)은 15%이다. 발광 다이오드를 제작한 제품 수율은 Q=85%였다. 치핑 발생률(p)은 낮다고 할 수는 없지만 수율(Q)이 높기 때문에 이것은 허용할 수 있다.
구리(Cu)는 외주에 5 at% 잔류한다. 금속, 산소의 존재는 p를 내리고 d를 줄인다. 산소, 금속의 잔류는 결정 구조를 보강한다는 것과, 챔퍼링에서의 내적인 손상을 완화하는 것을 생각할 수 있다. 시료 20∼23을 비교하면 동일하게 산화물의 비율은 20 wt%인 데, 잔존 금속량(m)은 Cu(5 at%), Zn(3 at%), Cr(0.2 at%), Fe(0.1 at%)의 순서로 많다. 이것은 화학 반응의 반응성이나, 지립의 경도, 세정으로의 제거 용이성의 영향이 있다.
시료 24(CuO; 8%; d=5 ㎛; p=15%; Q=65%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 600번수 다이아몬드 지립을 50 wt%, CuO 지립 50 wt%의 혼합을 포함하는 지립을 CR(클로로프렌 고무)로 기반에 고정한 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 기공률은 0%이다. 고무 경도는 55이다. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=5 ㎛, 면조도는 Ra 2 ㎛였다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=8 at%이다. 치핑 발생률(p)은 15%이다. 발광 다이오드를 제작한 제품 수율은 Q=65%였다. 치핑 발생률(p)이 높고 수율(Q)이 낮기 때문에 이것은 부적절하다. CuO를 50%나 포함시키면 불순물이 증가하기 때문에 디바이스 수율을 내리는 것이다. 치핑 발생률(p)을 최소로 하는 금속량은 m=0.2 at%, 수율(Q)을 최대로 하는 금속량은 m=0.1이다. 금속량이 많으면 좋다는 것이 아니라 m=0.1 at%∼5 at%가 좋다. 보다 바람직하게는 m=0.1 at%∼3 at%이다.
시료 19∼23을 비교하면, 산화물을 적절량 포함시킨 지석으로 외주 연삭하는 편이 다이아몬드 지립뿐인 지석보다 후속 공정에서의 치핑 발생을 줄일 수 있는 것을 알 수 있다.
금속이 외주에 존재하여 치핑을 방지하는 것이다. 제품 수율은 변하지 않는다.
다이아몬드 지립이 100%의 시료 19에서 d=9 ㎛, 다이아몬드 지립의 비율이 80%인 시료 20∼23은 d=7 ㎛이기 때문에, 가공 변질층의 두께(d)는 다이아몬드 지립의 분량에 의해 정해진다.
시료 25(산화물 없음; 10%; d=12 ㎛; p=25%; Q=35%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1500번수 다이아몬드 지립을 100 wt%의 지립을 철(Fe)계의 본딩재로 기반에 고정한 금속 본드 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=12 ㎛, 면조도는 Ra 4 ㎛였다. 가공 변질층 두께(d), 면조도가 거친 것은 다이아몬드의 비율이 높고 금속 본드이기 때문이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=10 at%이다. 산화물 지립은 없지만 본딩재가 철이기 때문에 외주부에 10 at%의 철이 잔류한다. 치핑 발생률(p)은 25%이다. 발광 다이오드를 제작한 제품 수율은 Q=35%였다. 치핑 발생률(p)은 높고 수율(Q)이 낮기 때문에 이것은 부적절하다. 치핑 발생률이 높고 수율이 낮은 것은 가공 변질층(d)이 너무 두껍고(d=12㎛) 금속 농도가 너무 높기(10 at%) 때문이다. 그 원인은 금속 본드이기 때문이다. 금속 본드 지석은 부적절하다.
시료 26(산화물 없음; 12%; d=14 ㎛; p=30%; Q=22%)
5 인치 직경, 850 ㎛ 두께의 GaN 웨이퍼를 이면 연삭(A), 이면 에칭(B) 후, 1500번수 다이아몬드 지립을 니켈을 이용한 전착에 의해 기반에 고정한 전착 지석을 이용하여 외주 연삭하였다[챔퍼링(C)]. 외주 연삭 후의 외주부의 가공 변질층 두께는 d=14 ㎛, 면조도는 Ra 4 ㎛였다. 가공 변질층 두께(d), 면조도가 거친 것은 다이아몬드의 비율이 높고 강성이 높은 전착 지석이기 때문이다. 챔퍼링 후 표면 연삭(D)하고, 표면을 연마(E)하며, 표면을 에칭(F)하여 표면의 가공 변질층을 제거하고 표면을 평활하게 하였다. 웨이퍼 외주부의 금속 농도는 m=12 at%이다. 산화물 지립은 없지만 니켈을 이용하여 전착하고 있기 때문에, 니켈이 일부 깎여 외주부에 12 at%의 니켈이 잔류한다. 치핑 발생률(p)은 30%이다. 발광 다이오드를 제작한 제품 수율은 Q=22%였다. 치핑 발생률(p)은 높고 수율(Q)이 낮기 때문에 이것은 부적절하다. 치핑 발생률이 높고 수율이 낮은 것은 가공 변질층(d)이 너무 두껍고(d=14 ㎛) 금속 농도가 너무 높기(12 at%) 때문이다. 그 원인은 전착 지석을 이용한 가공이기 때문이다. 전착 지석은 부적절하다.
시료 19∼26부터 치핑 발생률을 15% 이하로 하고, 제품 수율을 80% 이상으로 하기 위해서는, 가공 변질층이 10 ㎛ 이하에 금속량(m)이 0.1 at%∼5 at%인 것을 알 수 있다. m=0.1 at%∼3 at%이면 치핑을 8% 이하로, 수율을 88% 이상으로 할 수 있다.
도 24는 시료 1∼26 모두에 대한 가공 변질층 두께 d(㎛)와 외주부 면조도 Ra(㎛)의 관계를 도시한다.
d가 커지면 면조도도 커진다. 다이아몬드 지립이 조대하고 산화물 비율이 작으면 물리 작용이 강해지기 때문에 d가 커지고, 면조도도 커진다. 그래서 대체로 d와 Ra는 비례하여 증감한다.
그러나 d와 Ra가 비례하는 주계열과는 따로 시료 10, 11과 같은 비례 관계로부터 이탈한 것도 있다. 이것은 금속 본드, 전착 지석과 같이 본드제가 고강성의 것은, 면조도는 낮아져도 가공 변질층(d)이 두꺼워지는 것이다.
금속 본드, 전착 지석은 GaN 웨이퍼의 챔퍼링에 부적절하다. 챔퍼링 가공의 양부를 판단하기 위해 외주부 면조도(Ra)보다 가공 변질층 두께(d)가 더 적합한 것을 알 수 있다. 도 30은 시료 19∼26에 대해 외주부 금속량(m)(at%)과 치핑 발생률 p(%)의 관계를 도시한다. 금속량이 0.1 at%∼5 at%이면 치핑 발생률(p)을 15% 이하로 할 수 있다. 도 31은 시료 19∼26에 대해서 외주부 금속량(at%)과 디바이스 수율 Q(%)의 관계를 도시한다. 외주부의 금속량이 0 at%∼5 at%이면, 디바이스 수율(Q)을 85% 이상으로 할 수 있다.

Claims (12)

  1. 질화물 반도체 웨이퍼의 이면을 평면 가공하고, 발생된 이면 가공 변질층을 에칭에 의해 제거하며, 다이아몬드 지석에 의해 웨이퍼의 외주부를 연삭하고, 표면을 평면 가공하며, 발생된 표면 가공 변질층을 기상 에칭에 의해 제거하고, 웨이퍼 외주부에 두께 0.5 ㎛∼10 ㎛의 가공 변질층을 잔존시키는 것을 특징으로 하는 질화물 반도체 웨이퍼의 가공 방법.
  2. 질화물 반도체 잉곳을 절단하여 웨이퍼를 잘라내는 공정과, 이면에 발생된 가공 변질층을 에칭에 의해 제거하는 공정과, 다이아몬드 지석에 의해 웨이퍼의 외주부를 연삭하는 공정과, 표면을 평면 가공하는 공정과, 표면에 발생된 표면 가공 변질층을 기상 에칭에 의해 제거하는 공정을 포함하고, 웨이퍼의 외주부에 두께 0.5 ㎛∼10 ㎛의 가공 변질층을 잔존시키는 것을 특징으로 하는 질화물 반도체 웨이퍼의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 다이아몬드 지석은 3000번수∼600번수로 100 wt%∼60 wt%의 다이아몬드 지립과, 0 wt%∼40 wt%의 산화물 지립을 고무 또는 발포 수지를 본딩재로 하여 기반(基盤)에 고정한 지석인 것을 특징으로 질화물 반도체 웨이퍼의 가공 방법.
  4. 제3항에 있어서, 산화물 지립은 Fe2O3, Cr2O3, MnO2, ZnO, CuO, Co3O4, Fe3O4 중 어느 하나인 것을 특징으로 하는 질화물 반도체 웨이퍼의 가공 방법.
  5. 질화갈륨 웨이퍼의 이면을 연삭하고, 이것에 의해 웨이퍼 이면에 가공 변질층을 발생시키며, 이면 가공 변질층을 KOH, NaOH, H3PO4 중 어느 하나의 용액으로 에칭 제거하고, 질화갈륨 웨이퍼의 외주부를 고무 지석으로 챔퍼링 가공하며, 이것에 의해 웨이퍼의 외주부에 가공 변질층을 발생시키고, 질화갈륨 웨이퍼의 표면을 연삭하며, 이것에 의해 웨이퍼 표면에 가공 변질층을 발생시키고, 웨이퍼 표면을 조대한 지립을 이용하여 조(粗)연마한 후 미세한 지립을 이용하여 추가로 마무리 연마하며, 외주부 가공 변질층을 완전히 제거하지 않고 1 ㎛∼3 ㎛ 남기는 것을 특징으로 하는 질화물 반도체 웨이퍼의 가공 방법.
  6. 외주부에 모따기부를 가지며, 외주 모따기부의 가공 변질층의 두께는 0.5 ㎛∼10 ㎛인 것을 특징으로 하는 질화물 반도체 웨이퍼.
  7. 제6항에 있어서, 외주부의 모따기부의 면조도는 Ra 0.07 ㎛∼Ra 3 ㎛인 것을 특징으로 하는 질화물 반도체 웨이퍼.
  8. 제6항 또는 제7항에 있어서, 외주부의 모따기부의 산소량은 3 at%∼20 at%인 것을 특징으로 하는 질화물 반도체 웨이퍼.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 외주부의 모따기부의 금속량은 0.1 at%∼5 at%인 것을 특징으로 하는 질화물 반도체 웨이퍼.
  10. 외주부에 고무 지석에 의해 형성된 모따기부를 가지며, 외주부의 모따기부는 1 ㎛∼3 ㎛ 두께의 가공 변질층을 포함하는 것을 특징으로 하는 질화물 반도체 웨이퍼.
  11. 제6항 내지 제10항 중 어느 한 항에 기재된 질화물 반도체 웨이퍼 위에 질화물 반도체 박막을 에피택셜 성장시키고, 전극을 형성하며, 칩 분리하여 제작하는 것을 특징으로 하는 질화물 반도체 디바이스의 제조 방법.
  12. 제6항 내지 제10항 중 어느 한 항에 기재된 질화물 반도체 웨이퍼 위에 에피택셜 성장시킨 질화물 반도체 박막과, 전극을 포함하는 것을 특징으로 하는 질화물 반도체 디바이스.
KR1020107009540A 2008-02-27 2009-02-16 질화물 반도체 웨이퍼의 가공 방법과 질화물 반도체 웨이퍼 및 질화물 반도체 디바이스의 제조 방법과 질화물 반도체 디바이스 KR20100123813A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008045425 2008-02-27
JPJP-P-2008-045425 2008-02-27
JP2009026834A JP4395812B2 (ja) 2008-02-27 2009-02-09 窒化物半導体ウエハ−加工方法
JPJP-P-2009-026834 2009-02-09

Publications (1)

Publication Number Publication Date
KR20100123813A true KR20100123813A (ko) 2010-11-25

Family

ID=41015962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009540A KR20100123813A (ko) 2008-02-27 2009-02-16 질화물 반도체 웨이퍼의 가공 방법과 질화물 반도체 웨이퍼 및 질화물 반도체 디바이스의 제조 방법과 질화물 반도체 디바이스

Country Status (8)

Country Link
US (4) US7872331B2 (ko)
EP (1) EP2246877A4 (ko)
JP (1) JP4395812B2 (ko)
KR (1) KR20100123813A (ko)
CN (2) CN103122485A (ko)
DE (1) DE202009002734U1 (ko)
TW (1) TWI433224B (ko)
WO (1) WO2009107567A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
US9518340B2 (en) 2006-04-07 2016-12-13 Sixpoint Materials, Inc. Method of growing group III nitride crystals
US9466481B2 (en) 2006-04-07 2016-10-11 Sixpoint Materials, Inc. Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP2010092975A (ja) * 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
JP5045955B2 (ja) * 2009-04-13 2012-10-10 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板
JP5040977B2 (ja) 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
US20120196075A1 (en) * 2009-10-15 2012-08-02 Toyosei Takahashi Resin composition, semiconductor wafer bonding product and semiconductor device
JP2011129820A (ja) * 2009-12-21 2011-06-30 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
EP2529394A4 (en) 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
JP5416650B2 (ja) * 2010-05-10 2014-02-12 日立金属株式会社 窒化ガリウム基板
JP2011245576A (ja) * 2010-05-25 2011-12-08 Daitron Technology Co Ltd 研磨装置
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN103137794A (zh) * 2011-11-29 2013-06-05 上海蓝光科技有限公司 一种提高led芯片制造精度的方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP2013207055A (ja) * 2012-03-28 2013-10-07 Hitachi Cable Ltd 窒化ガリウム基板の製造方法
US9583353B2 (en) * 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
EP2890537A1 (en) 2012-08-28 2015-07-08 Sixpoint Materials Inc. Group iii nitride wafer and its production method
KR102096421B1 (ko) 2012-09-25 2020-04-02 식스포인트 머터리얼즈 인코퍼레이티드 Iii 족 질화물 결정의 성장 방법
JP6140291B2 (ja) * 2012-09-26 2017-05-31 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハおよび製作方法および試験方法
CN103114323B (zh) * 2013-02-06 2016-05-25 中国科学院上海微系统与信息技术研究所 一种用于GaN单晶衬底的表面抛光方法
CN103311116B (zh) * 2013-06-17 2015-11-18 无锡中微高科电子有限公司 半导体芯片的背面倒角工艺
JP6329733B2 (ja) * 2013-06-28 2018-05-23 一般財団法人ファインセラミックスセンター 半導体ウェハのエッチング方法、半導体ウェハの製造方法および半導体ウェハの結晶欠陥検出方法
JP6132748B2 (ja) * 2013-11-15 2017-05-24 株式会社東京精密 切断用ブレード
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
JP7016259B6 (ja) 2014-09-30 2023-12-15 イェール ユニバーシティー 多孔質窒化ガリウム層およびそれを含む半導体発光デバイス
USD779450S1 (en) * 2014-10-01 2017-02-21 Samsung Electronics Co., Ltd. Portable electronic device
USD779449S1 (en) * 2014-10-01 2017-02-21 Samsung Electronics Co., Ltd. Portable electronic device
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
CN107623028B (zh) * 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
JP6149988B2 (ja) * 2016-08-01 2017-06-21 住友電気工業株式会社 炭化珪素単結晶基板
TWI636165B (zh) 2017-08-04 2018-09-21 財團法人工業技術研究院 磊晶晶圓
CN109791962B (zh) * 2017-08-24 2021-07-09 创光科学株式会社 氮化物半导体紫外线发光元件的制造方法和氮化物半导体紫外线发光元件
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
TW202129077A (zh) * 2019-10-11 2021-08-01 日商聯合精密科技股份有限公司 金屬加工部件及其製造方法、具備該金屬加工部件的部件搭載模組
JP6761915B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CN115175878B (zh) * 2020-02-14 2022-12-13 日昌株式会社 具备施以c面倒角的端部的玻璃及玻璃加工方法
CN114161258A (zh) * 2021-12-10 2022-03-11 中国电子科技集团公司第四十六研究所 一种氧化镓晶片防解理的边缘磨削方法
WO2023127454A1 (ja) * 2021-12-27 2023-07-06 株式会社トクヤマ Ｉｉｉ族窒化物単結晶基板の製造方法、窒化アルミニウム単結晶基板

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004949A (en) * 1975-01-06 1977-01-25 Motorola, Inc. Method of making silicon solar cells
JPS63150158A (ja) * 1986-12-10 1988-06-22 Sumitomo Electric Ind Ltd 端面研削盤切込み装置
DE3771857D1 (de) * 1986-12-08 1991-09-05 Sumitomo Electric Industries Flaechenschleifmaschine.
JPH0632905B2 (ja) * 1986-12-08 1994-05-02 住友電気工業株式会社 ▲ｉｉｉ▼―ｖ族化合物半導体ウエハ薄層化処理方法
DE4033683A1 (de) * 1989-11-30 1991-06-06 Motorola Inc Verfahren zur herstellung von wafern mit einer epitaxialen schicht
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
US5981982A (en) * 1994-03-09 1999-11-09 Driscoll; John Cuervo Dual gated power electronic switching devices
JP2792464B2 (ja) * 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
JPH09168947A (ja) * 1995-12-18 1997-06-30 Takeshiyou:Kk 超音波微振動によるワークの周縁研削加工方法
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP2000084807A (ja) * 1998-09-17 2000-03-28 Asahi Glass Co Ltd 板状体の加工方法
JP2000265160A (ja) * 1999-03-12 2000-09-26 Sumitomo Osaka Cement Co Ltd 高速鏡面研磨用研磨材
JP2001138244A (ja) * 1999-08-17 2001-05-22 Mitsubishi Materials Corp レジンボンド砥石
JP4586704B2 (ja) * 1999-08-17 2010-11-24 三菱マテリアル株式会社 レジンボンド砥石
US6287353B1 (en) 1999-09-28 2001-09-11 3M Innovative Properties Company Abrasive grain, abrasive articles, and methods of making and using the same
JP2001166904A (ja) 1999-12-07 2001-06-22 Seiko Epson Corp 印刷装置、その制御方法、および、情報記録媒体
US7127286B2 (en) * 2001-02-28 2006-10-24 Second Sight Medical Products, Inc. Implantable device using ultra-nanocrystalline diamond
JP3921056B2 (ja) * 2001-03-13 2007-05-30 善二郎 小柳津 弾性発泡砥石材及びその製造方法
JP4573492B2 (ja) * 2001-03-27 2010-11-04 株式会社東京ダイヤモンド工具製作所 合成砥石
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002356398A (ja) 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
JP3954416B2 (ja) 2002-03-22 2007-08-08 オークマ株式会社 工具ポット及びその製造方法
KR101095753B1 (ko) * 2002-08-01 2011-12-21 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
US7258931B2 (en) * 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
JP4357173B2 (ja) * 2002-12-27 2009-11-04 善二郎 小柳津 ポリ尿素弾性研削材及びその製造方法
JP4563692B2 (ja) 2003-02-06 2010-10-13 ルネサスエレクトロニクス株式会社 表示パネルの電流駆動回路及び電流駆動装置
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
US20040214432A1 (en) * 2003-04-24 2004-10-28 Mutsumi Masumoto Thinning of semiconductor wafers
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP2004358643A (ja) * 2003-06-09 2004-12-24 Roki Techno Co Ltd 固定砥粒パッドを使用する研磨方法
JP2005302804A (ja) 2004-04-07 2005-10-27 Toyoda Gosei Co Ltd 発光ダイオード及びその製造方法
DE112004001401T5 (de) 2003-07-28 2006-06-14 Toyoda Gosei Co., Ltd., Nishikasugai Lichtemissionsdiode und Verfahren zu deren Herstellung
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP2005136311A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 窒化物半導体基板及びその製造方法
EP1706221B2 (en) * 2003-12-23 2013-08-14 Diamond Innovations, Inc. Method of roll grinding
JP4555580B2 (ja) * 2004-01-19 2010-10-06 旭ダイヤモンド工業株式会社 硬脆材料の精密研削用超砥粒ホイール、その製造方法及び該超砥粒ホイールを用いる研削方法
US7074710B2 (en) * 2004-11-03 2006-07-11 Lsi Logic Corporation Method of wafer patterning for reducing edge exclusion zone
JP5519908B2 (ja) * 2004-11-08 2014-06-11 ブルーワー サイエンス アイ エヌ シー． 微細電子部品製造時に基板の外側エッジをコーティングする装置
EP1672755B1 (en) * 2004-12-17 2015-09-23 Nichia Corporation Light emitting device
JP4367348B2 (ja) * 2005-01-21 2009-11-18 住友電気工業株式会社 ウエハおよび発光装置の製造方法
US7256148B2 (en) * 2005-05-12 2007-08-14 International Business Machines Corporation Method for treating a wafer edge
JP2006326795A (ja) * 2005-05-30 2006-12-07 Kurenooton Kk 研磨用砥石
JP2007007844A (ja) * 2005-05-31 2007-01-18 Mineo Kobayashi 軟質樹脂砥石、それを用いた円筒状研削ロールとその製造方法
JP5024722B2 (ja) * 2005-06-06 2012-09-12 住友電気工業株式会社 窒化物半導体基板とその製造方法
JP2007042748A (ja) * 2005-08-01 2007-02-15 Hitachi Cable Ltd 化合物半導体ウェハ
JP2008272835A (ja) * 2005-08-05 2008-11-13 Kurenooton Kk レジノイド砥石及びその製造方法
JP2007103682A (ja) * 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体ウェーハの製造方法、半導体ウェーハの製造装置、および半導体ウェーハ
TW200734379A (en) * 2005-10-31 2007-09-16 Kure Norton Co Ltd Method of manufacturing resin bonding grinding wheel
JP4903001B2 (ja) * 2006-02-24 2012-03-21 クレトイシ株式会社 レジノイド砥石の製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4816229B2 (ja) 2006-05-09 2011-11-16 株式会社Ｓｕｍｃｏ ウェーハの枚葉式エッチング装置
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
JP2008028259A (ja) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp 単結晶ＧａＮ基板の製造方法
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法

Also Published As

Publication number Publication date
TWI433224B (zh) 2014-04-01
US8183669B2 (en) 2012-05-22
CN103122485A (zh) 2013-05-29
WO2009107567A1 (ja) 2009-09-03
US8101523B2 (en) 2012-01-24
US20100270649A1 (en) 2010-10-28
TW201001514A (en) 2010-01-01
US20110049679A1 (en) 2011-03-03
DE202009002734U1 (de) 2009-11-19
US20120043645A1 (en) 2012-02-23
US7872331B2 (en) 2011-01-18
EP2246877A1 (en) 2010-11-03
JP4395812B2 (ja) 2010-01-13
JP2009231814A (ja) 2009-10-08
CN101884094A (zh) 2010-11-10
EP2246877A4 (en) 2013-10-30
CN101884094B (zh) 2013-02-13
US20120184108A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
KR20100123813A (ko) 질화물 반도체 웨이퍼의 가공 방법과 질화물 반도체 웨이퍼 및 질화물 반도체 디바이스의 제조 방법과 질화물 반도체 디바이스
JP5413116B2 (ja) 窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP4333820B1 (ja) 化合物半導体基板
JP5104830B2 (ja) 基板
JP5365454B2 (ja) Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
TWI463553B (zh) Iii族氮化物結晶及其表面處理方法、iii族氮化物積層體及其製造方法、與iii族氮化物半導體裝置及其製造方法
WO2014125688A1 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2007103457A (ja) ポリシングスラリー、ｉｉｉ族窒化物結晶の表面処理方法、ｉｉｉ族窒化物結晶基板、エピタキシャル層付ｉｉｉ族窒化物結晶基板、半導体デバイスおよびその製造方法
JP5636642B2 (ja) 化合物半導体基板
JP2014157983A (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5668769B2 (ja) Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid