KR20100109388A - Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법 - Google Patents

Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20100109388A
KR20100109388A KR1020100024070A KR20100024070A KR20100109388A KR 20100109388 A KR20100109388 A KR 20100109388A KR 1020100024070 A KR1020100024070 A KR 1020100024070A KR 20100024070 A KR20100024070 A KR 20100024070A KR 20100109388 A KR20100109388 A KR 20100109388A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
compound semiconductor
nitride compound
group iii
Prior art date
Application number
KR1020100024070A
Other languages
English (en)
Inventor
요시끼 사이또
야스히사 우시다
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20100109388A publication Critical patent/KR20100109388A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Ⅲ족 질화 화합물 반도체 발광 소자는 버퍼층 상에 Ⅲ족 질화 화합물 반도체의 단결정층으로 형성되고 관통 전위를 포함하는 제1 층과, 제1 층 상에 형성되고 피트 및 편평부를 포함하고 피트는 관통 전위로부터 연속되고 제2 층의 성장 방향으로 확장되는 기판에 평행한 단면을 가지는, Ⅲ족 질화 화합물 반도체로 된 제2 층과, 제2 층의 편평부 및 피트에 대응하는 편평부 및 피트를 포함하는 발광층을 포함한다. 발광층의 피트 내의 인듐 농도는 발광층의 편평부 내의 인듐 농도보다 적다. 발광 스펙트럼 폭은 피트가 존재하지 않는 경우에 비해 확장된다.

Description

Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법{GROUP Ⅲ NITRIDE COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF}
본 출원은 2009년 3월 30일자로 출원된 일본 특허 출원 제2009-081148호의 우선권을 주장하며, 그 주제는 본 명세서에서 참조 된다.
본 발명은 Ⅲ족 질화 화합물 반도체 발광 소자와 그 제조 방법에 관한 것이다. 본 출원에서, Ⅲ족 질화 화합물 반도체는 임의의 불순물에 의해 p형 또는 n형으로 도핑되고 Ⅲ족 원소 또는 Ⅴ족 원소의 일부가 B 또는 Ti와 P, As, Sb 및 Bi로 치환된 화학식 AlxGayIn1-x-yN (0≤x,y,x+y≤1)에 의해 설명되는 반도체를 의미한다.
Ⅲ족 질화 화합물 반도체 원소를 이용하는 발광 장치가 보급됨에 따라, 일반 조명에 대한 이런 장치의 용도가 개발되고 있다. 예컨대 백색 램프 대체물로서 Ⅲ족 질화 화합물 반도체 발광 소자가 사용되고 있다. Ⅲ족 질화 화합물 반도체 원소를 사용하여 대량 생산된 이런 백색 조명 장치는 RGB 다중 백색형과 형광체 조합형이다.
다중 백색형 발광 장치는 청색, 녹색 및 적색 발광 소자에서 발광되는 광을 혼합함으로써 백색광을 방출한다. 예컨대 청색 발광 소자와 녹색 발광 소자는 Ⅲ족 질화 화합물 반도체 원소이고 적색 발광 소자는 GaAs 계열 발광 소자이다. 다른 유형의 발광 장치로서, 두 개 또는 세 개의 다중 백색형 발광 소자를 일체형 발광 소자로 대체하는 것이 제안된다. 일체형에서는 복수의 발광층이 수직 방향으로 적층된다.
형광체 조합형은 황색 형광체 및 청색 발광 소자를 이용하여 황색광 및 청색광을 혼합함으로써 백색광을 방출한다. 청색 발광 소자는 가시 청색광과 자외광을 방출한다. 황색 형광체는 청색 발광 소자에서 방출된 자외광을 황색광으로 전환한다. 황색광은 청색 발광 소자에서 방출되는 청색광과 혼합되어 백색광을 만든다.
일본 특허 출원 제2005-129905호와 일본 특허 출원 제2008-218746호는 본 출원의 종래 기술이다.
다중 백색형 발광 장치는 하나의 백색광 조명을 구성하기 위해 세개의 발광 소자를 필요로 하고 일체형 장치를 형성하기 위해 복잡한 적층 구조를 갖기 때문에 제조 비용이 고가이다. 한편, 형광체는 환경 친화적이지 않은 원소와 화합물의 선택이 형광체에 대해서는 불리한 것으로 여겨지기 때문에 쉽지 않은 선택이 될 수 있다.
종래 기술인 일본 특허 출원 제2005-129905호에 따르면, 발광층을 형성하는 동안, 다른 파장의 광을 방출하는 영역을 형성하기 위해 마스크를 이용한 에칭에 의해 발광층 바로 아래의 표면에 요철을 형성하는 것이 필요하다. 이 기술은 에피택셜 성장 동안 별도의 기계에서 마스크 형성 및 에칭을 수행해야만 하기 때문에, 종래의 발광 소자 제조 방법에 비해 작업 횟수가 증가하고 높은 제조 비용을 요한다.
일본 특허 출원 제2008-218746호에 따르면, 청색 발광 소자가 구성된다. 본 출원의 발명자들은 산업적 검사 후 중요한 사실을 발견했다.
본 발명의 목적은 Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 예시적인 실시예는 작업 횟수와 제조 비용을 증가시키지 않고도 용이한 방법에 의해 백색광이나 다른 색의 광을 방출하는 발광 소자를 제공한다.
본 발명의 예시적인 실시예의 제1 양태는, 적어도 인듐을 함유하는 Ⅲ족 질화 화합물 반도체로 형성되는 발광층을 갖는 Ⅲ족 질화 화합물 반도체 발광 소자로서, 기판과, 기판 상에 형성되는 버퍼층과, Ⅲ족 질화 화합물 반도체의 단결정층으로서 버퍼층 상에 형성되고 관통 전위를 포함하는 제1 층과, 제1 층 상에 형성되고 피트 및 편평부를 포함하는 제2 층으로서, 피트는 관통 전위로부터 연속되고 제2 층의 성장 동안 형성되고 제2 층의 성장 방향으로 확장되는 기판에 평행한 단면을 가지는 Ⅲ족 질화 화합물 반도체로 된 제2 층과, 제2 층 상에서 제2 층의 피트와 제2 층의 편평부를 따라 발광층의 편평부 및 발광층의 피트를 형성하도록 형성되며 발광층의 피트 내의 인듐 농도가 발광층의 편평부 내의 인듐 농도보다 적은 발광층과, 발광층 상에 형성되는 Ⅲ족 질화 화합물 반도체로 된 제3 층을 포함한다.
발광층이란 주입된 전자와 정공의 재결합에 기초하여 광을 방출하는 층을 의미한다. 따라서 발광층은 소위 활성층을 포함한다. 본 발명의 예시적인 실시예의 발광 소자는 발광 다이오드(LED)와 레이저를 포함한다. 발광층의 바람직한 두께 범위는 다중 양자 우물 구조가 채용되는 경우 다중 양자 우물 구조의 각 벽층에 대해 1 nm 이상에서 10 nm 이하이다.
제2 층의 편평부는 기판 주요면에 평행한 제2 층의 표면 부분이다. 즉 제2 층의 편평부는 피트 이외의 제2 층의 표면 부분이다.
발광층의 편평부는 제2 층의 편평부의 상측에 대응하는 편평부이다. 발광층의 피트는 제2 층의 피트에 대응하여 형성되는 부분이다.
스펙트럼 폭이 피트가 존재하지 않는 경우의 발광 스펙트럼에 대해 확장된 발광 스펙트럼은 그 스펙트럼 폭이 두 개의 발광 스펙트럼 간의 중첩으로 인해 확장되는 발광 스펙트럼을 의미하는 것으로서, 이때 하나의 발광 스펙트럼은 편평부에서 시작되고 다른 발광 스펙트럼은 인듐 농도가 작은 피트에서 시작된다. 반가 폭(half-value width)의 확장으로서, 보통의 단색 LED에서의 100 nm보다 작은 반가 폭과 달리, 본 발명의 예시적인 실시예는 120 nm보다 큰 반가 폭, 150 nm보다 큰 반가 폭을 갖는다. 즉 예시적인 실시예의 반가폭은 편평부에서만 유도된 발광 스펙트럼의 반가폭의 1.2배 또는 1.5배보다 크다. 예컨대, 종래 기술인 일본 특허 출원 제2005-129905호(문단번호 38)에는, 피트의 존재에 따른 발광 파장의 변화가 없으며 발광 스펙트럼의 확장도 없다. 본 발명의 예시적인 실시예는 발광 스펙트럼에 영향을 미치도록 깊고 치밀하게 피트를 형성한다. 본 발명의 예시적인 실시예는 버퍼층에서 시작되어 제1 층을 관통하는 관통 전위가 피트로 변형되며 기판에 평행한 피트의 단면은 제2 층에서 성장 방향으로 확장되는 것을 특징으로 한다. "피트"라는 용어는 초소형의 원통형 관통 전위에서 시작되고 경사면을 갖는 임의의 대상을 설명한 것이다. 따라서 "피트"라는 용어는 특정 대상으로 그 의미를 한정하지 않는다.
그 단면이 확장되는 피트는 제2 층의 성장 동안 형성된다. 피트는 에칭에 의해 형성되지 않지만 제2 층의 에피택셜 성장을 종료시킨다.
기판으로는, 사파이어, 규소(Si), 탄화규소(SiC), 스피넬(MgAl2O4), 산화아연(ZnO) 및 산화마그네슘(MgO)과 같은 무기질 결정 기판이 사용되며 인산 갈륨 및 갈륨 비소와 같은 Ⅲ-Ⅴ족 화합물 반도체가 사용된다. Ⅲ족 화합물 반도체층의 바람직한 제조 방법은 금속 유기 화학 기상 증착법(MOCVD) 또는 금속 유기 기상 에피택시(MOVPE)가 있다. 분자빔 에피택시(MBE)와 다양한 종류의 성장 방법이 Ⅲ족 화합물 반도체층의 성장에 이용될 수 있다.
버퍼층은 기판과 Ⅲ족 화합물 반도체층 간의 격자 부정합을 완화시키기 위해 형성된다. 버퍼층은 단결정층이 아닌 비정질층, 다결정층 및 다결정과 마이크로라이트(microlite)의 혼합물 층이다. 버퍼층으로서, 저온 형성되는 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)이 바람직하다. 버퍼층으로는 AlxGa1 - xN(0≤x≤1)이 보다 바람직하다. 버퍼층은 단일층일 수 있으며 서로 다른 조성물 층으로 된 다중 적층 구조일 수 있다. 버퍼층의 제조 방법은 380℃ 이상에서 600℃ 이하의 저온 범위에서 수행되는 방법일 수 있으며, 1000℃ 이상에서 1180℃ 이하의 온도 범위에서 수행되는 MOCVD일 수 있다. 버퍼층이 저온 범위에서 형성되는 경우, AlN 버퍼층에 대해서는 380℃ 이상에서 420℃ 이하의 온도 범위가 바람직하고 GaN 버퍼층에 대해서는 500℃ 이상에서 600℃ 이하의 온도 범위가 바람직하다.
DC 마그네트론 스퍼터링기를 이용한 반응성 스퍼터링에 의해 고순도 알루미늄과 질소 가스를 재료로 하여 AlN 버퍼층을 형성하는 것도 가능하다. 유사한 방법을 이용하여, 일반식 AlxGayIn1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1, 임의의 조성비)으로 설명되는 버퍼층이 형성될 수 있다. 또한, 증착, 이온 도금, 레이저 융착(laser ablation) 및 ECR이 이용될 수 있다. 물리 증착에 의해 형성되는 버퍼층에 대해서는 200℃ 이상에서 600℃ 이하의 온도 범위가 바람직하다. 특히, 300℃ 이상에서 600℃ 이하의 온도 범위가 바람직하고, 350℃ 이상에서 450℃ 이하의 온도 범위가 보다 바람직하다. 스퍼터링과 같은 물리 증착이 채택되는 경우, GaN층과 AlxGa1-xN층을 교대로 형성하는 방법이 있다. 동일한 조성의 층들을 다른 온도 범위에서 교대로 형성하는 다른 방법이 있으며, 이때 온도 범위 중 하나는 600℃ 이하이고 다른 온도 범위는 1000℃ 이상이다. 물론, 이들 방법을 조합하여 사용할 수 있으며 세 종류보다 많은 AlxGayIn1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)이 다중 적층 구조를 위해 적층될 수 있다. 일반적으로, 버퍼층은 비정질층이고 중간층은 단결정층이다. 버퍼층 및 중간층 쌍을 한 단위로 하여, 이 단위가 임의의 횟수로 반복하여 형성될 수 있다. 반복 횟수가 증가할수록 결정 품질은 더욱 개선된다.
제2 버퍼층 상에 성장된 제1 버퍼층 상에 주요 Ⅲ족 화합물 반도체층을 형성하는 것도 가능하다. 제1 버퍼층은 제2 버퍼층이 저온 성장된 후 고온에서 성장된다.
버퍼층은 버퍼층 상에서 성장된 제1 층을 통해 제2 층에 도달하는 관통 전위의 밀도를 제어하기 위해 형성된다. 제1 층을 통해 제2 층에 도달하는 관통 전위의 밀도는 버퍼층의 성장 온도와 두께에 의해 제어될 수 있다. 관통 전위 밀도의 제어 가능한 범위는 대략 106 내지 1011/㎠, 바람직하게는 108 내지 1010/㎠이다. 버퍼층의 두께는 30Å 이상에서 3000Å 이하이고, 바람직하게는 30Å 이상에서 400Å 이하, 보다 바람직하게는 30Å 이상에서 300Å 이하이다.
발광층에 형성되는 피트의 개방 영역은 제2 층의 두께에 의해 제어될 수 있다. 또한, 발광층의 피트와 발광층의 편평부에서의 인듐 농도는 성장 동안의 성장 온도와 인듐 공급량에 의해 제어될 수 있다. 발광층에 바람직한 성장 온도 범위는 600℃ 이상에서 900℃ 이하이고 편평부의 경우 Ⅲ족 원소의 인듐 조성은 발광 스펙트럼을 확장시키기 위해 0.05 이상에서 0.5이하이다.
본 발명의 예시적인 실시예의 제2 양태는 발광 스펙트럼이 적어도 두 개의 피크를 갖는다는 것이다. 즉 발광 스펙트럼은 복수의 피크를 갖는다. 예컨대 발광 스펙트럼은 발광층의 편평부에서 방출되는 광의 파장에서 하나의 피크와 발광층의 피트에서 방출되는 광의 파장에서 다른 하나의 피크를 포함하는 두 개의 혹 형상으로 된 발광 스펙트럼이다. 발광 스펙트럼에 두 개의 피크가 있는 경우, 두 피크 간의 차이가 50 nm 이상에서 150 nm 이하라면 가시 파장 범위에서의 색 혼합이 가능하다. 이 경우, 두 피크의 발광 강도는 실질적으로 동일한 것이 바람직하다. 발광 강도 중 하나가 다른 것에 비해 크다면, 큰 발광 강도가 작은 발광 강도의 1.5배, 바람직하게는 작은 발광 강도의 1.2배 내에 있는 것이 바람직하다.
본 발명의 예시적인 실시예의 제3 양태는 제2 층이 질화 갈륨인 것에 있다. 제2 층과 발광층 사이에는 단일층 또는 클래드층과 같이 서로 다른 재료로 된 복수의 다른 층들이 있을 수 있다. 이 경우, 클래드층과 같은 층들은 제2 층에서 발광층과 다른 층들 사이의 계면까지 피트를 연장시켜야 하는 것이 중요하다.
발광층은 단일 양자 우물 구조일 수 있고 다중 적층 양자 우물 구조일 수 있다. 제3 층은 단일층이거나 클래드층 및 접촉층과 같은 서로 다른 재료로 된 복수의 층일 수 있다.
질화 갈륨으로 된 제2 층은 성장 후 제어나 처리하기가 용이하다. 반면에, 인듐을 포함하는 층은 그 조성을 제어하기가 용이하지 않다. 피트를 형성하는 동안 결정 품질을 유지하는 것이 필요하기 때문에 질화 갈륨이 바람직하다.
본 발명의 예시적인 실시예의 제4 양태는 제2 층의 편평부의 주 표면이 C-표면이고 피트를 형성하는 측면이 C-표면을 직각이 아닌 각도로 가로지르는 면이다.
본 발명의 예시적인 실시예의 제5 양태는 면이 (10-11) 표면인 것에 있다.
제4 및 제5 양태에서, 제2 층의 편평부의 주 표면이 C-표면이 아닐 수 있으며 피트를 형성하는 측면이 낮은 지수의 표면을 나타내는 면이 아닐 수 있다. 면은 (10-11) 표면이 아닐 수 있다.
본 발명의 예시적인 실시예의 제6 양태는 발광층의 편평부가 녹색광 또는 적색광을 방출하고 발광층의 피트가 자색광 또는 청색광을 방출한다는 것이다. 발광층의 편평부는 제2 층의 편평부 상부에 있는 부분이다. 발광층의 피트는 제2 층의 피트 상부에 있는 부분이다.
본 발명의 예시적인 실시예의 제7 양태는 발광층의 발광색이 백색인 것에 있다.
본 발명의 예시적인 실시예의 제8 양태는, 적어도 인듐을 포함하는 Ⅲ족 질화 화합물 반도체로 형성되는 발광층을 갖는 Ⅲ족 질화 화합물 반도체 발광 소자의 제조 방법으로서, 기판 상에 버퍼층을 형성하는 단계와, 버퍼층 상에 Ⅲ족 질화 화합물 반도체의 단결정층으로 형성되며 관통 전위를 포함하는 제1 층을 형성하는 단계와, 피트 및 편평부를 포함하며 피트는 관통 전위로부터 연속되고 기판에 평행한 피트의 단면은 제2 층의 성장 방향으로 확장되는 Ⅲ족 질화 화합물 반도체로 된 제2 층을 형성하는 단계와, 제2 층 상에 제2 층의 편평부와 제2 층의 피트를 따라 편평부 및 피트를 포함하는 발광층을 형성하는 단계와, 발광층의 편평부 내의 인듐 농도에 비해 발광층의 피트 내의 인듐 농도를 감소시킴으로써 피트가 존재하지 않는 경우의 발광 스펙트럼 폭에 비해 발광 스펙트럼 폭을 확장시키는 단계와, 발광층 상에 Ⅲ족 질화 화합물 반도체로 된 제3 층을 형성하는 단계를 포함한다.
제8 양태의 제조 방법은 표면에 평행한 피트의 단면이 성장 방향으로 확장되도록 버퍼층에서 시작되는 관통 전위가 제2 층 내에서 피트로 변형되는 것을 특징으로 한다. "피트"라는 용어는 초소형의 원통형 관통 전위에서 시작되고 경사면을 갖는 임의의 대상을 설명한 것이다. 따라서 "피트"라는 용어는 특정 대상으로 그 의미를 한정하지 않는다. 그 단면이 확장되는 피트는 제2 층의 성장 동안 형성된다. 피트는 에칭에 의해 형성되지 않지만 제2 층의 에피택셜 성장을 종료시킨다.
발광 소자의 발광 스펙트럼의 확장된 양은 제2 층에 있는 관통 전위의 밀도와 피트의 평균 면적의 곱과 발광층(우물층)의 두께에 의해 결정된다.
제2 층에 있는 관통 전위의 밀도는 버퍼층의 두께 및 성장 온도에 의해 제어될 수 있으며 피트의 면적은 제2 층의 두께와 성장 온도에 의해 제어될 수 있다. 이들에 대하여는 예시적인 실시예에 대한 상세한 설명에서 설명하기로 한다.
본 발명의 예시적인 실시예의 제9 양태는 제2 층의 성장 온도가 1000℃ 이하인 것에 있다. 제2 층의 성장 온도는 바람직하게는 700℃ 이상에서 1000℃ 이하이다. 제2 층의 성장 온도가 700℃보다 작다면, 제2 층의 결정 품질은 발광 소자가 충분한 기능성을 얻지 못하고 발광 소자의 특징이 불균일하게 될 정도로 저하된다. 800℃ 이상에서 970℃ 이하의 온도 범위가 제2 층의 성장을 위해 바람직하며, 850℃ 이상에서 950℃ 이하의 온도 범위가 제2 층의 성장을 위해 보다 바람직하다.
특히, 제2 층이 GaN인 경우, 제2 층의 성장 온도는 800℃ 이상에서 1000℃ 이하이고, 바람직하게는 850℃ 이상에서 970℃ 이하이고, 보다 바람직하게는 870℃ 이상에서 950℃ 이하이다.
한편, 제2 층이 인듐을 함유하는 경우, 제2 층의 성장 온도는 700℃ 이상에서 900℃ 이하이고, 바람직하게는 750℃ 이상에서 870℃ 이하이고, 보다 바람직하게는 770℃ 이상에서 850℃ 이하이다.
상술한 성장 방법은 기판에 평행한 피트의 단면을 성장 방향으로 확장시키기 위한 것이다. 상술한 성장 방법과 더불어 단면의 확장을 제한하기 위해 다른 성장 조건이 이용될 수 있다. 비록 편평한 C-표면이 형성되는 소위 수직 성장에서는 V/Ⅲ 비율이 비교적 작지만, 본 발명의 예시적인 실시예는 바람직하게는 측면 성장을 향상시키기 위해 비교적 큰 V/Ⅲ 비율을 갖는다. V/Ⅲ 비율이 MOVPE에 의해 비교적 크게 이루어진 경우, V/Ⅲ 비율은 2000 이상에서 40000 이하이고, 바람직하게는 5000 이상에서 40000 이하이고, 보다 바람직하게는 V/Ⅲ 비율은 5000 이상에서 10000 이하이다. V/Ⅲ 비율이 종래 값으로 설정되는 경우, V/Ⅲ 비율은 500 이상에서 2000 이하이다.
본 발명의 예시적인 실시예의 제10 양태는 제2 층이 질화 갈륨인 것에 있다.
본 발명의 예시적인 실시예의 제11 양태는 발광층의 성장 온도가 600℃ 이상에서 900℃ 이하인 것에 있다. 따라서 발광 스펙트럼이 확장되어 두 개의 피크를 갖도록 편평부에 비해 피트에서의 인듐 조성비를 저감시키는 것이 가능하다. 적층 양자 우물 구조가 채택되는 경우, 바람직한 두께 범위는 발광층의 각각의 우물층에 대해 1 nm 이상에서 10 nm 이하이다.
적어도 인듐을 함유하는 발광층의 하부층인 제2 층이 기판에 평행한 단면이 성장 방향으로 확장하는 피트를 가질 때, 발광층의 편평부와 피트는 편평부와 피트 간의 인듐 농도의 차이 때문에 각각 서로 다른 파장의 광을 방출한다. 즉, 발광층의 편평부는 소정의 인듐 농도를 갖고 발광층의 피트는 상대적으로 낮은 인듐 농도를 갖기 때문에, 발광층의 편평부는 특정 파장의 발광 피크를 갖고 발광층의 피트는 발광층의 편평부의 파장보다 짧은 파장의 발광 피크를 갖는다.
따라서 본 발명의 예시적인 실시예의 발광 소자는 그 스펙트럼 폭이 피트가 존재하지 않는 경우에 비해 확장된 발광 스펙트럼을 갖는다.
발광층의 편평부가 예컨대 녹색광 또는 적색광을 방출하고 발광층의 피트가 예컨대 자색광 또는 청색광을 방출하면, 백색 발광 소자가 마련된다.
이런 발광 소자를 제조하기 위해, 버퍼층, 제1 층 및 제2 층이 기판 상에서 이러한 순서대로 성장하는 동안 버퍼층에서 시작된 관통 전위는 제1 층을 통해 제2 층에서 피트로 변형된다. 따라서 발광층의 편평부는 에피택셜 성장이 빠르기 때문에 소정의 인듐 농도를 갖는다. 발광층의 피트는 에피택셜 성장이 느리기 때문에 낮은 인듐 농도를 갖는다.
따라서, 발광층에서의 인듐 조성과 피트의 경사면의 전체 면적과 편평부의 면적 간의 면적비의 경우, 발광층의 편평부에서의 인듐 조성과, 발광층의 피트의 발광 파장과, 편평부 및 피트의 발광 강도 간의 비율에 기초하여 발광 파장을 제어하는 것이 가능하다. 따라서, 예컨대 백색 발광 소자가 용이한 제조 방법에 의해 마련될 수 있다.
후술하는 바와 같이, 발광층 바로 아래 층에서의 면 형성이 정밀하게 제어될 수 있다. 즉 Ⅲ족 화합물 반도체층이 1000℃ 이하 또는 900℃ 이상의 온도에서 에피택셜 성장될 때, 에피택셜 성장은 그 표면에 (10-11) 표면을 갖는 리세스와 같이 복수의 육각 원뿔을 형성하면서 전개된다. 윗줄이 그려진 숫자는 음의 밀러 지수를 의미한다. 도 1은 육각 결정 단위셀의 (10-11) 표면을 도시하는 사시도이다. 도 1에서, 단위셀은 파선을 갖는 육각기둥으로 도시되고, a1, a2, a3 및 c는 결정축이다. (10-11) 표면은 예컨대 단위 셀의 정육각 바닥면의 일 모서리와 바닥면의 일 모서리에 평행한 상면의 사선을 포함하는 표면이다.
상술한 면은 결정 결함, 특히 고온 단결정층의 제1 층에서 관통 전위로부터 시작된다. 제1 층의 결정 결함은 이종 기판 상에 버퍼층을 형성한 후 제1 층이 고온에서 에피택셜 성장되는 동안 버퍼층 내의 결정 결함으로부터 계속된다.
제2 층에 면을 위한 많은 수의 시작점을 만들기 위해, 많은 결정 결함을 갖도록 버퍼층을 다결정으로 제조하는 것이 바람직하다. 이 단계에서는 버퍼층을 두텁게 제조하는 것이 바람직하다.
1000℃ 이하에서 900℃ 이상의 온도에서 제2 층을 에피택셜 성장시키면서 제2 층의 두께를 두껍게 함으로써 제2 층에 형성되는 면의 크기를 변화시키는 것이 가능하다.
제2 층에 면을 형성하기 위해, 다른 임의의 층이 발광층과 제2 층 사이에 삽입될 수 있다(제2 층은 1000℃ 이하에서 900℃ 이상의 온도에서 에피택셜 성장된다). 이 경우, 면은 적어도 발광층 바로 아래의 층에 존재하는 것이 필요하다.
본 발명의 예시적인 실시예의 양태들에 따르면, 에피택셜 성장 동안 온도 제어 및 두께 제어에 의해서만 제2 층에 형성되는 면의 수와 면적을 제어하는 것이 가능하다. 이런 장점은 마스크 형성을 위한 레지스트 도포와 리소그래피 노광과 같이 에피택셜 성장기 외부에서 수행되는 공정에 기인하는 중단 없이도 에피택셜 성장이 수행될 수 있음을 의미한다. 따라서 백색 발광 소자는 일본 특허 출원 2005-129905호에 비해 낮은 비용으로 용이하게 제조될 수 있다.
도 1은 육각 결정 단위셀의 (10-11) 표면을 도시하는 사시도.
도 2a는 1100℃에서 형성된 비교예의 GaN 표면의 AFM 사진.
도 2b는 900℃에서 형성된 예시적인 실시예의 GaN 제2 표면의 AFM 사진.
도 3은 도 2b에 도시된 예시적인 실시예의 GaN 샘플의 조감도.
도 4a는 두께가 200Å인 버퍼층에 형성된 GaN 제2 표면의 AFM 사진.
도 4b는 두께가 300Å인 버퍼층에 형성된 GaN 제2 표면의 AFM 사진.
도 5는 예시적인 실시예에 따른 Ⅲ족 질화 화합물 반도체 소자(100)의 단면도.
도 6은 Ⅲ족 질화 화합물 반도체 소자(100)의 발광 스펙트럼을 도시하는 그래프.
본 발명의 예시적인 실시예에서, 임의의 종래 기술이 Ⅲ족 질화 화합물 반도체 소자를 제조하기 위해 이용될 수 있다.
버퍼층의 두께를 예컨대 50Å 이상에서 500Å 이하의 범위에서 조절함으로써 면의 시작점으로서의 결정 결함의 수를 제어하는 것이 가능하다.
예컨대 GaN층이 제2 층으로서 면을 형성하는 경우, GaN층의 두께를 500 nm 이상에서 6 ㎛ 이하의 범위에서 조절함으로써 각 면의 크기를 제어하는 것이 가능하다.
단일 발광층 또는 광을 방출하는 단일 또는 다중 양자 우물 구조의 우물층의 경우, 0.05 이상에서 0.5 이하의 범위에서 인듐 조성을 설정하는 것이 바람직하다. 특히, 백색 발광 소자를 얻기 위해 0.3 이상에서 0.5 이하의 범위에서 인듐 조성을 설정하는 것이 바람직하다.
[면 형성]
최초 실험에서, 피트의 수(밀도)와 크기가 본 발명의 예시적인 실시예에 의해 제어될 수 있음을 확인한다. 후술하는 모든 설명에서는 금속 유기 기상 에피택시가 결정 성장에 이용된다.
도 2a는 n형 GaN층(제1 층)의 표면에 대한 원자 현미경(AFM) 사진이다. n형 GaN층은 C-표면 사파이어 기판 상에 400℃에서 200Å 두께의 AlN 버퍼층을 형성한 후 1100℃에서 실리콘 도핑된 n형 GaN층을 형성함으로써 형성된다. 도 2b는 비도핑 GaN층(제2 층)의 원자 현미경(AFM) 사진이다. 비도핑 GaN층은 C-표면 사파이어 기판 상에 400℃에서 200Å 두께의 AlN 버퍼층을 형성하고 버퍼층 상에 1100℃에서 실리콘 도핑된 n형 GaN층을 형성한 후 900℃에서 비도핑 GaN층을 형성함으로써 형성된다. 도 2a 및 도 2b 모두 10 ㎛ x 10 ㎛ 정사각형 영역을 도시한다.
도 2a에는 흑색 영역으로 보이는 큰 파문형 리세스 외에 계수 가능한 피트만이 보일 뿐이다. 즉 관통 전위는 이런 배율 범위에서 AFM으로 관찰될 수 없기 때문에, 관통 전위가 있다 하더라도 관통 전위는 피트로 변형되지 않는다.
한편, 도 2b에는 비교적 낮은 온도에서 성장된 GaN층(제2 층)의 표면 상에 많은 수의 리세스들이 관찰될 수 있다. 이런 리세스의 밀도는 1000/100 ㎛2이고 이 밀도는 관통 전위의 밀도와 동일한 수준이다. 즉 피트들이 관통 전위에서 시작되어 제1 층을 통해 제2 층에 도달한다. 피트들의 측면은 경사면 상에 있기 때문에, 층 두께가 증가함에 따라 각 피트의 개구는 확장된다.
도 3은 도 2b의 AFM 사진에 도시된 GaN 샘플의 조감도이다. 도 2b에서 관찰되는 흑색의 큰 리세스들은 경사진 측면을 가지며, 경사진 측면은 (10-11) 표면인 것으로 확인될 수 있다.
상술한 바와 같이, 고품질 단결정을 형성하기 위한 온도 범위일 것으로 말해지는 1000℃ 내지 1100℃이 아닌, 1000℃ 미만, 바람직하게는 900℃ 미만에서 제2 층을 에피택셜 성장시킴으로써 많은 수의 리세스들이 제2 층의 표면에 형성될 수 있다. 리세스들은 역 육각원뿔의 측면을 가지며 그 측면은 (10-11) 표면이다. 따라서 90도 이외의 각도로 C-표면을 가로지르는 면으로부터 형성되는 피트를 형성하기가 용이하다.
비록 도 2a, 도 2b 및 도 3은 제2 층의 편평부가 C-표면이고 면이 (10-11) 표면인 경우를 도시하지만, 이런 상황은 제2 층의 편평부가 C-표면이 아닌 경우와 피트가 (10-11) 표면 이외의 면에서는 형성되지 않는 경우와 유사함을 쉽게 이해할 수 있을 것이다.
다음으로, 버퍼층의 두께의 효과를 시험한다.
도 4a는 비도핑 GaN층(제2 층)의 원자 현미경(AFM) 사진이다. 비도핑 GaN층은 C-표면 사파이어 기판 상에 400℃에서 200Å 두께의 AlN 버퍼층을 형성하고 1100℃에서 실리콘 도핑된 n형 GaN층(제1 층)을 형성한 후 비도핑 GaN층을 형성함으로써 형성된다. 도 4b는 비도핑 GaN층(제2 층)의 원자 현미경(AFM) 사진이다. 비도핑 GaN층(제2 층)은 C-표면 사파이어 기판 상에 400℃에서 300Å 두께의 AlN 버퍼층을 형성하고 버퍼층 상에 실리콘 도핑된 n형 GaN층(제1 층)을 형성한 후 비도핑 GaN층을 900℃에서 형성함으로써 형성된다. 도 4a 및 도 4b 모두 10 ㎛ x 10 ㎛ 정사각형 영역을 도시한다.
도 4a에서 피트는 그 밀도가 1000/100 ㎛2인 것으로 관찰되며 도 4b에서는 그 두 배의 밀도가 관찰된다.
도 4a와 도 4b를 비교하면, 제2 층으로서 GaN층의 면으로 에워싸인 리세스의 수는 버퍼층이 두터워지는 동안 거의 두배로 증가하는 것을 확인할 수 있다. 그 이유는 GaN층 아래의 버퍼층이 두터울수록 제2 층으로서 GaN층 에피택셜 성장 초기에 면 표면에서 시작되는 결정 결함의 수가 더욱 증가하기 때문이다. 즉 결정의 심부 밀도는 바닥 버퍼층의 두께가 증가함에 따라 증가했다.
비록 도 4a 및 도 4b는 제2 층의 편평부가 C-표면이고 면이 (10-11) 표면인 경우를 도시하지만, 이런 상황은 제2 층의 편평부가 C-표면이 아닌 경우와 피트가 (10-11) 표면 이외의 면에서는 형성되지 않는 경우와 유사함을 쉽게 이해할 수 있을 것이다.
지금까지의 설명에서는 사파이어 기판의 C-표면이 이용되는 경우가 설명되었지만, 사파이어 기판의 A-표면이 이용되는 경우에도 유사한 결과가 얻어진다.
제1 실시예
상술한 사실을 고려하여 백색 발광을 하는 발광 소자를 제조한다. 발광 소자는 발광층의 C-표면에서 황색광을 방출하고 발광층의 (10-11) 면에서 청색광을 방출함으로써 백색광을 방출한다.
도 5는 예시적인 실시예의 Ⅲ족 질화 화합물 반도체 발광 소자(100)의 단면도이다.
Ⅲ족 질화 화합물 반도체 발광 소자(100)는 C-표면 사파이어 기판(10)과, AlN 버퍼층(20)과, 실리콘 도핑된 n형 GaN층(30)(제1 층)과, 비도핑 GaN층(35)(제2 층)과, 다중 양자 우물 구조의 발광층(40)과, Mg 도핑된 p형 GaN층(50)(제3 층)을 포함한다. AlN 버퍼층(20)은 400℃에서 300Å의 두께로 형성된다. 실리콘 도핑된 n형 GaN층(30)(제1 층)은 1100℃에서 4 ㎛의 두께로 형성된다. 비도핑 GaN층(35)(제2 층)은 900℃에서 300 nm의 두께로 형성된다. 다중 양자 우물 구조의 발광층(40)은 800℃에서 3 nm의 두께로 형성된 비도핑 In0.35Ga0.65N층의 우물층을 갖는다. Mg 도핑된 p형 GaN층(50)은 1100℃에서 200 nm의 두께로 형성된다.
아래에 설명하는 발광 스펙트럼에 따르면, 다중 양자 우물 구조를 갖는 발광층(40)의 우물층 조성은 비도핑 GaN층(35)의 면 상에서 실질적으로 In0.15Ga0.85N으로서 변한 것으로 보였다.
도 6에는 Ⅲ족 질화 화합물 반도체 발광 소자(100)의 발광 스펙트럼이 도시된다. 발광 스펙트럼은 주입 전류가 6단계, 즉 1 mA, 5 mA, 10 mA, 20 mA, 30 mA 및 50 mA으로 변화되면서 표시된다.
Ⅲ족 질화 화합물 반도체 발광 소자(100)의 발광 스펙트럼은 피크 파장이 465 nm와 570 nm이며 가시 파장 내에서 충분히 강한 강도와 아주 넓은 범위를 보여준다. 이 결과는 발광층(40)의 다중 양자 우물 구조의 우물층 조성이 GaN층(35)의 C-표면 상부에서 면의 상부까지 매끄럽게 변하는 것을 보여준다. 또한, 색도 좌표 (x, y)는 (0.3171, 0.3793)이다.
도 6의 발광 스펙트럼에서, 반가 폭은 아래와 같이 얻어질 수 있다. 주입 전류가 50 mA인 경우, 발광 강도가 570 nm 피크의 반인 파장의 범위는 440 nm 내지 610 nm이고 반가폭은 170 nm이다. 반가폭은 다른 주입 전류값에 대해서도 실질적으로 170 nm이다. 발광 소자가 900℃에서 300 nm의 두께로 형성되는 비도핑 GaN층(35)(제2 층)이 없이 형성되는 경우, 그 발광 스펙트럼에는 570 nm 파장에서 하나의 피크가 있고 반가 폭은 80 nm이다.
도 6의 발광 스펙트럼에서 두 개의 피크 파장은 465 nm와 570 nm이며 이들 간의 차이는 105 nm이다. 또한 465 nm 파장의 발광 강도 대 570 nm 파장의 발광 강도의 비는 1 mA 이상에서 50 mA 이하인 주입 전류 범위에서 0.9 대 1.1이다.
즉, 제1 실시예의 Ⅲ족 질화 화합물 반도체 발광 소자(100)는 아주 넓은 가시 파장 범위 내에서 충분한 발광 강도를 갖고 발광의 백색도가 아주 높은, 높은 연색성을 갖는 백색 발광 소자이다.
위와 같이 확장된 발광 스펙트럼을 얻기 위해서, 발광층의 인듐 조성을 0.05 내지 0.5, 보다 바람직하게는 0.3 내지 0.5로 만드는 것이 바람직하다. 각 우물층에서 발광층의 두께는 바람직하게는 1 내지 10 nm이다. 또한, 성장 온도는 바람직하게는 600 내지 900℃이다.
비록 상술한 제1 실시예는 제2 층의 편평부가 C-표면이고 피트가 (10-11) 면으로부터 형성된 경우를 보여주지만, 제2 층의 편평부가 C-표면이 아닌 경우와 피트가 (10-11) 면이 아닌 곳으로부터 형성되는 경우도 유사하다. 즉 본 발명의 예시적인 실시예의 요점은 버퍼층에서 시작하여 제1 층을 통해 제2 층에 도달하는 관통 전위가 피트로 변화되며 기판에 평행한 피트의 단면은 기판, 버퍼층, 제1 층 및 제2 층이 순서대로 형성될 때 제2 층에서 성장 방향으로 확장된다는 것이다. 이런 점에서, 제2 층의 편평부는 C-표면으로 제한되지 않으며 피트의 면은 (10-11) 표면으로 제한되지 않는다.
상술한 제1 실시예는 비록 발광 스펙트럼이 각각 청색 범위와 황색 범위에서 피크를 갖는 백색 발광 소자에 대한 것이지만, 본 발명의 예시적인 실시예는 발광 스펙트럼이 피트가 없는 경우의 발광 스펙트럼에 대해 확장된 스펙트럼을 갖는 임의 색상의 발광 소자에도 적용될 수 있다. 예컨대 발광 스펙트럼이 녹색 범위와 적색 범위에서 확장되는 발광 소자는 발광층을 형성하는 동안 인듐 공급량을 변경함으로써 상술한 실시예와 동일하게 형성될 수 있다.
두 피크에서 장파장측 대 단파장측의 발광 강도 비율은 편평부의 면적 크기 대 피트의 면적 크기의 비율에 의해 용이하게 제어될 수 있다. 발광 강도의 비율 제어는 버퍼층의 형성시 관통 전위의 시작점의 수에 대한 제어 및 제2 층의 두께 제어에 의한 각 피트의 면적 크기에 대한 제어이다.
비록 특정의 예시적인 실시예를 참조하여 본 발명을 도시하고 설명했지만 당업자라면 첨부된 특허청구범위에 의해 한정되는 본 발명의 정신과 범위에서 벗어나지 않고도 그 형상과 세부 사항에 대한 다양한 변경이 이루어질 수 있음을 이해할 수 있을 것이다.
10: 기판
20: AlN 버퍼층
30: 실리콘 도핑된 n형 GaN층(제1 층)
35: 비도핑 GaN층(35)(제2 층)
40: 다중 양자 우물 구조의 발광층
50: Mg 도핑된 p형 GaN층(제3 층)
100: Ⅲ족 질화 화합물 반도체 발광 소자

Claims (11)

  1. 적어도 인듐을 함유하는 Ⅲ족 질화 화합물 반도체로 형성되는 발광층을 갖는 Ⅲ족 질화 화합물 반도체 발광 소자이며,
    기판과,
    상기 기판 상에 형성되는 버퍼층과,
    Ⅲ족 질화 화합물 반도체의 단결정층으로서 상기 버퍼층 상에 형성되고 관통 전위를 포함하는 제1 층과,
    상기 제1 층 상에 형성되고 피트 및 편평부를 포함하는 제2 층으로서, 상기 피트는 상기 관통 전위로부터 연속되고 제2 층의 성장 동안 형성되고 상기 제2 층의 성장 방향으로 확장되는 상기 기판에 평행한 단면을 가지는, Ⅲ족 질화 화합물 반도체로 된 제2 층과,
    상기 제2 층 상에서 상기 제2 층의 피트와 상기 제2 층의 편평부를 따라 편평부 및 피트를 형성하도록 형성되는 발광층으로서, 발광층의 피트 내의 인듐 농도가 발광층의 편평부 내의 인듐 농도보다 적은 발광층과,
    상기 발광층 상에 형성되는 Ⅲ족 질화 화합물 반도체로 된 제3 층과,
    폭이 피트가 존재하지 않는 경우에 비해 확장되는 발광 스펙트럼을 포함하는, Ⅲ족 질화 화합물 반도체 발광 소자.
  2. 제1항에 있어서, 상기 발광 스펙트럼은 적어도 두 개의 피크를 갖는, Ⅲ족 질화 화합물 반도체 발광 소자.
  3. 제1항에 있어서, 상기 제2 층은 질화 갈륨인, Ⅲ족 질화 화합물 반도체 발광 소자.
  4. 제1항에 있어서, 상기 제2 층의 편평부의 주 표면이 C-표면이고 상기 피트를 형성하는 측면이 C-표면을 직각이 아닌 각도로 가로지르는 면인, Ⅲ족 질화 화합물 반도체 발광 소자.
  5. 제4항에 있어서, 상기 면은 (10-11) 표면인, Ⅲ족 질화 화합물 반도체 발광 소자.
  6. 제1항에 있어서, 상기 발광층의 편평부는 녹색광 또는 적색광을 방출하고 상기 발광층의 피트는 자색광 또는 청색광을 방출하는, Ⅲ족 질화 화합물 반도체 발광 소자.
  7. 제1항에 있어서, 상기 발광층의 발광색은 백색인, Ⅲ족 질화 화합물 반도체 발광 소자.
  8. 적어도 인듐을 포함하는 Ⅲ족 질화 화합물 반도체로 형성되는 발광층을 갖는 Ⅲ족 질화 화합물 반도체 발광 소자의 제조 방법이며,
    기판 상에 버퍼층을 형성하는 단계와,
    상기 버퍼층 상에 Ⅲ족 질화 화합물 반도체의 단결정층으로 형성되고 관통 전위를 포함하는 제1 층을 형성하는 단계와,
    피트 및 편평부를 포함하고, 상기 피트는 상기 관통 전위로부터 연속되고 제2 층의 성장 방향으로 확장되는 상기 기판에 평행한 단면을 가지는, Ⅲ족 질화 화합물 반도체로 제2 층을 형성하는 단계와,
    상기 제2 층 상에 상기 제2 층의 편평부와 상기 제2 층의 피트를 따라 편평부 및 피트를 포함하는 발광층을 형성하는 단계와,
    상기 발광층의 편평부 내의 인듐 농도에 비해 상기 발광층의 피트 내의 인듐 농도를 감소시킴으로써 피트가 존재하지 않는 경우의 발광 스펙트럼 폭에 비해 발광 스펙트럼 폭을 확장시키는 단계와,
    상기 발광층 상에 Ⅲ족 질화 화합물 반도체로 된 제3 층을 형성하는 단계를 포함하는, Ⅲ족 질화 화합물 반도체 발광 소자 제조 방법.
  9. 제8항에 있어서, 상기 제2 층의 성장 온도가 1000℃ 이하인, Ⅲ족 질화 화합물 반도체 발광 소자 제조 방법.
  10. 제9항에 있어서, 상기 제2 층은 질화 갈륨인, Ⅲ족 질화 화합물 반도체 발광 소자 제조 방법.
  11. 제10항에 있어서, 상기 발광층의 성장 온도는 600℃ 이상에서 900℃ 이하인, Ⅲ족 질화 화합물 반도체 발광 소자 제조 방법.
KR1020100024070A 2009-03-30 2010-03-18 Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법 KR20100109388A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-081148 2009-03-30
JP2009081148A JP2010232597A (ja) 2009-03-30 2009-03-30 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法

Publications (1)

Publication Number Publication Date
KR20100109388A true KR20100109388A (ko) 2010-10-08

Family

ID=42782996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024070A KR20100109388A (ko) 2009-03-30 2010-03-18 Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20100244042A1 (ko)
JP (1) JP2010232597A (ko)
KR (1) KR20100109388A (ko)
CN (1) CN101853909A (ko)
TW (1) TWI419368B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080598A (ko) * 2014-11-07 2017-07-10 스탠리 일렉트릭 컴퍼니, 리미티드 반도체 발광 소자

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532276B2 (ja) 2010-10-15 2014-06-25 日本電気株式会社 スイッチシステム、及びデータ転送方法
TWI467635B (zh) * 2011-02-17 2015-01-01 Soitec Silicon On Insulator 凹孔缺陷縮減之三五族半導體構造及形成此等構造之方法
CN102738337B (zh) * 2011-04-08 2015-02-04 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US8853668B2 (en) * 2011-09-29 2014-10-07 Kabushiki Kaisha Toshiba Light emitting regions for use with light emitting devices
US8907319B2 (en) * 2011-12-12 2014-12-09 Lg Innotek Co., Ltd. Light emitting device package
JP5896565B2 (ja) * 2012-10-04 2016-03-30 株式会社ナノマテリアル研究所 半導体デバイス
JP5998953B2 (ja) * 2013-01-25 2016-09-28 豊田合成株式会社 半導体発光素子、半導体発光素子の製造方法
WO2015186478A1 (ja) * 2014-06-03 2015-12-10 シャープ株式会社 窒化物半導体発光素子
JP6433248B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6457784B2 (ja) 2014-11-07 2019-01-23 スタンレー電気株式会社 半導体発光素子
JP6433247B2 (ja) 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6651167B2 (ja) 2015-03-23 2020-02-19 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016103346A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
JP6846913B2 (ja) * 2016-11-11 2021-03-24 日本碍子株式会社 広波長域発光素子および広波長域発光素子の作製方法
CN108695417A (zh) * 2018-05-08 2018-10-23 太原理工大学 基于V形坑的无荧光粉GaN基白光LED外延结构及其制备方法
CN113451466B (zh) * 2020-10-29 2022-08-05 重庆康佳光电技术研究院有限公司 一种led芯片、制备方法及背光模组、显示屏

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013207A (ja) * 1999-01-07 2007-01-18 Matsushita Electric Ind Co Ltd 半導体発光素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
CN1324772C (zh) * 2002-06-19 2007-07-04 日本电信电话株式会社 半导体发光器件
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
US7348600B2 (en) * 2003-10-20 2008-03-25 Nichia Corporation Nitride semiconductor device, and its fabrication process
CN1992359B (zh) * 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
JP4895587B2 (ja) * 2005-11-29 2012-03-14 ローム株式会社 窒化物半導体発光素子
JP4853198B2 (ja) * 2005-12-02 2012-01-11 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP5082672B2 (ja) * 2007-08-20 2012-11-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080598A (ko) * 2014-11-07 2017-07-10 스탠리 일렉트릭 컴퍼니, 리미티드 반도체 발광 소자

Also Published As

Publication number Publication date
JP2010232597A (ja) 2010-10-14
CN101853909A (zh) 2010-10-06
TW201108463A (en) 2011-03-01
TWI419368B (zh) 2013-12-11
US20100244042A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
KR20100109388A (ko) Ⅲ족 질화 화합물 반도체 발광 소자 및 그 제조 방법
TWI401729B (zh) 阻斷半導體差排缺陷之方法
US9466761B2 (en) Light emitting diode having well and/or barrier layers with superlattice structure
US9911898B2 (en) Ultraviolet light-emitting device
US20070007541A1 (en) White light emitting device
JP2001160627A5 (ko)
KR100920915B1 (ko) 초격자 구조의 장벽층을 갖는 발광 다이오드
CN101369531A (zh) 半导体器件及其制造方法
JP2003158296A (ja) 窒化物半導体発光デバイスチップとその製造方法
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR20130097390A (ko) 질화갈륨계 발광 다이오드
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
JP3602856B2 (ja) 半導体発光素子およびその製法
JP4865118B2 (ja) 半導体装置および半導体発光デバイスの製造方法
CN101728244A (zh) 阻断半导体差排缺陷的方法
JP2001077413A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR100915502B1 (ko) 표면 플라즈몬을 이용하는 발광 다이오드
JP2000286506A (ja) ＧａＮ系発光素子
KR101644156B1 (ko) 양자우물 구조의 활성 영역을 갖는 발광 소자
KR101018116B1 (ko) 질화물 반도체 소자 및 그 제조방법
CN116210090A (zh) 半导体发光元件以及半导体发光元件的制造方法
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
KR20080082326A (ko) 발광 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application