KR20100045944A - 고체촬상소자, 고체촬상장치 및 그 제조방법 - Google Patents
고체촬상소자, 고체촬상장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100045944A KR20100045944A KR1020090101455A KR20090101455A KR20100045944A KR 20100045944 A KR20100045944 A KR 20100045944A KR 1020090101455 A KR1020090101455 A KR 1020090101455A KR 20090101455 A KR20090101455 A KR 20090101455A KR 20100045944 A KR20100045944 A KR 20100045944A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- region
- semiconductor layer
- type
- planar semiconductor
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 132
- 239000010703 silicon Substances 0.000 claims abstract description 132
- 238000003384 imaging method Methods 0.000 claims abstract description 75
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims description 81
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 239000012535 impurity Substances 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 131
- 239000000758 substrate Substances 0.000 abstract description 23
- 230000009466 transformation Effects 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910016344 CuSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910021360 copper silicide Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은, 읽기 채널의 면적을 줄여 1화소의 면적에 대한 수광부의 표면적의 비율이 큰 CCD 고체촬상소자를 제공하는 것이다. 본 발명에 따른 고체촬상소자는, 제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층, 상기 제1도전형 평면형상 반도체층에 형성된 홀, 상기 홀의 바닥부에 형성된 제1도전형 고농도 불순물 영역, 상기 홀 측벽의 일부에 형성되고, 상기 제1도전형 고농도 불순물영역과 접속된 제1도전형 고농도 불순물로 이루어진 소자분리영역, 상기 홀의 바닥부에 형성한 상기 제1도전형 고농도 불순물영역의 하부와 상기 홀 바닥부 측벽의 다른 일부에 형성된 수광에 의해 전하량이 변화하는 제2도전형 광전변환영역, 상기 홀의 측벽에 게이트 절연막을 사이에 두고 형성된 전송 전극, 상기 제1도전형 평면형상 반도체층 표면과 상기 홀 상부 측벽의 다른 일부에 형성된 제2도전형 CCD 채널영역, 및 상기 제2도전형 광전변환영역과 상기 제2도전형 CCD 채널영역 사이에 끼워진 영역에 형성된 읽기 채널을 갖는 것을 특징으로 한다.
고체촬상소자, 광전변환영역, 채널영역, 홀, 반도체층, 소자분리영역
Description
본 발명은 고체촬상소자, 고체촬상장치 및 그 제조방법에 관한 것으로, 특히 CCD 고체촬상소자, CCD 고체촬상장치 및 그 제조방법에 관한 것이다.
비디오 카메라 등에 사용되는 종래의 고체촬상소자에서는, 광검출소자가 매트릭스 형태로 배열되고, 광검출소자열 사이에 상기 광검출소자열에서 발생한 신호 전하를 읽는 수직전하 결합소자(수직 CCD: Charge Coupled Device)를 갖고 있다.
다음에는, 상기 종래의 고체촬상소자의 구조를 나타낸다(예를 들면, 특허문헌 1 참조). 도 1은 종래의 고체촬상소자의 단위 화소를 나타낸 단면도이다. 포토다이오드(PD)는 n형 기판(11)상에 형성된 p형 웰영역(well region)(12) 내에 형성되고, 전하 축적층으로서 기능하는 n형 광전변환영역(photoelectric conversion region)(13) 및 n형 광전변환영역(13)상에 형성된 p+형 영역(14)으로 구성되어 있다.
또한, n형 CCD 채널영역(16)은 p형 웰영역(12) 내에 n형 불순물 첨가영역으로서 형성되어 있다. n형 CCD 채널영역(16)과 상기 n형 CCD 채널영역(16)으로 신호 전하를 읽는 측의 포토다이오드 사이에는, p형 불순물 첨가영역으로 형성된 읽기 채널(read channel)이 형성되어 있다. 그리고, 포토다이오드에서 발생한 신호 전하는 n형 광전변환영역(13)에 일시적으로 축적된 후 읽기 채널을 통해 읽혀진다.
한편, n형 CCD 채널영역(16)과 다른 포토다이오드 사이에는, p+형 소자분리영역(15)이 형성되어 있다. 이 p+형 소자분리영역(15)에 의해, 포토다이오드와 n형 CCD 채널영역(16)이 전기적으로 분리되는 동시에, n형 CCD 채널영역(16)끼리도 상호 접촉하지 않도록 분리된다.
반도체 기판의 표면에는 Si 산화막(17)을 사이에 두고 포토다이오드 사이를 통과하도록 수평 방향으로 연장된 전송 전극(18)이 형성되어 있다. 또, 전송 전극(18) 중, 읽기 신호가 인가되는 전극의 하측에 있는 읽기 채널을 통해 포토다이오드에서 발생한 신호 전하가 n형 CCD 채널영역(16)에 읽혀진다.
전송 전극(18)이 형성된 반도체 기판의 표면은 금속 차폐막(20)이 형성되어 있다. 금속 차폐막(20)은 각 포토다이오드마다 수광부인 p+형 영역(14)에 수광되는 빛을 투과시키는 광투과부로서 금속 차폐막 개구부(24)를 갖고 있다.
[특허문헌 1] 일본 공개특허공보 제2000-101056호
이와 같이, 종래의 고체촬상소자에서는, 포토다이오드(PD), 읽기 채널, n형 CCD 채널영역, p+형 소자분리영역이 평면에 형성되어 있어, 1화소의 면적에 대한 수광부(포토다이오드)의 표면적의 비율을 크게 하는 것에는 한계가 있다. 따라서, 본 발명은, 읽기 채널의 면적을 줄여 1화소의 면적에 대한 수광부(포토다이오드)의 표면적의 비율이 큰 CCD 고체촬상소자를 제공하는 것을 목적으로 한다.
본 발명의 일 양태에서는,
제2도전형 평면형상 반도체층,
상기 제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층,
상기 제1도전형 평면형상 반도체층에 형성된 홀,
상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 형성된 제1도전형 고농도 불순물영역,
상기 제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 형성되고, 상기 제1도전형 고농도 불순물영역과 접속된 제1도전형 고농도 불순물로 이루어진 소자분리영역,
상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 형성한 상기 제1 도전형 고농도 불순물영역의 하부와 상기 제1도전형 평면형상 반도체층에 형성한 홀 바닥부 측벽의 다른 일부에 형성된 수광에 의해 전하량이 변화하는 제2도전형 광전변환영역,
상기 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 게이트 절연막을 사이에 두고 형성된 전송 전극,
상기 제1도전형 평면형상 반도체층 표면과 상기 제1도전형 평면형상 반도체층에 형성된 홀 상부 측벽의 다른 일부에 형성된 제2도전형 CCD 채널영역, 및
상기 제2도전형 광전변환영역과 상기 제2도전형 CCD 채널영역 사이에 끼워진 영역에 형성된 읽기 채널을 포함하는 것을 특징으로 하는 고체촬상소자를 제공하는 것이다.
또한, 본 발명의 바람직한 양태에서는, 상기 기재된 고체촬상소자가 행렬 형태로 복수 배열된 고체촬상장치가 제공된다.
또한, 본 발명의 바람직한 양태에서는, 상기 제2도전형 CCD 채널영역은, 적어도 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 열 사이의 각각에서 열 방향으로 연장되는 제2도전형 불순물영역으로 구성되고,
상기 제2도전형 CCD 채널영역이 상호 접촉하지 않도록 제1도전형 고농도 불순물로 이루어진 소자분리영역이 형성되어 있는 것을 특징으로 하는 상기 기재된 고체촬상장치가 제공된다.
또한, 본 발명의 바람직한 양태에서는, 상기 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 게이트 절연막을 사이에 두고 형성된 전송 전극을 포함한 복수 의 전송 전극은, 상기 제1도전형 평면형상 반도체층에 형성된 홀 행 사이의 각각에서 행 방향으로 연장되고, 상기 제2도전형 CCD 채널영역을 따라 상기 고체촬상소자에서 발생한 신호 전하를 전송하도록 소정 간격 떨어져 배열된 것을 특징으로 하는 상기 기재된 고체촬상장치가 제공된다.
또한, 본 발명의 바람직한 양태에서는, 상기 기재된 고체촬상소자가 제1간격으로 제1방향으로 복수 배열된 제1고체촬상소자열과, 상기 기재된 고체촬상소자가 상기 제1간격으로 상기 제1방향으로 복수 배열되면서, 상기 제1고체촬상소자열에 대해 상기 제1방향으로 소정 양(소정 간격만큼) 옮겨서 배치된 제2고체촬상소자열이 제2간격을 두고 배열된 소자열의 세트가 상기 제1방향으로 소정 양(소정 간격만큼) 옮겨서 상기 제2간격을 두고 복수 세트 배열된 고체촬상장치가 제공된다.
또한, 본 발명의 바람직한 양태에서는, 상기 제2도전형 CCD 채널영역은, 적어도 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 열 사이의 각각에서 상기 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 열의 각 상기 제1도전형 평면형상 반도체층에 형성된 홀 사이를 통과하여 열 방향으로 연장되는 제2도전형 불순물영역으로 구성되고,
상기 제2도전형 CCD 채널영역이 상호 접촉하지 않도록 제1도전형 고농도 불순물로 이루어진 소자분리영역이 형성되어 있는 것을 특징으로 하는 상기 기재된 고체촬상장치가 제공된다.
또한, 본 발명의 바람직한 양태에서는, 상기 전송 전극은, 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 행 사이의 각각에서 상기 인접한 상기 제1 도전형 평면형상 반도체층에 형성된 홀 행의 각 상기 제1도전형 평면형상 반도체층에 형성된 홀 사이를 통과하여 행 방향으로 연장되고, 상기 제2도전형 CCD 채널영역을 따라 상기 고체촬상소자에서 발생한 신호 전하를 전송하도록 소정 간격 떨어져 배열된 것을 특징으로 하는 상기 기재된 고체촬상장치가 제공된다.
또한, 본 발명의 바람직한 양태에서는, 고체촬상소자의 제조방법으로서,
제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층에 홀을 형성하는 공정,
상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 제1도전형 고농도 불순물영역을 형성하는 공정,
상기 제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 제1도전형 고농도 불순물로 이루어진 소자분리영역을 형성하는 공정,
상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 형성한 상기 제1도전형 고농도 불순물영역의 하부와 상기 제1도전형 평면형상 반도체층에 형성한 홀 바닥부 측벽의 다른 일부에 수광에 의해 전하량이 변화하는 제2도전형 광전변환영역을 형성하는 공정,
상기 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 게이트 절연막을 사이에 두고 전송 전극을 형성하는 공정,
상기 제1도전형 평면형상 반도체층 표면과 상기 제1도전형 평면형상 반도체층에 형성된 홀 상부 측벽의 다른 일부에 제2도전형 CCD 채널영역을 형성하는 공정, 및
상기 제2도전형 광전변환영역과 상기 제2도전형 CCD 채널영역 사이에 끼워진 영역에 읽기 채널을 형성하는 공정을 포함하는 것을 특징으로 하는 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층에 마스크를 형성하고, 실리콘을 식각하여 홀을 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 제2도전형 광전변환영역을 이온 주입에 의해 형성할 때의 마스크재를 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 형성하는 공정, 및
제2도전형 광전변환영역을 이온 주입에 의해 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 제2도전형 광전변환영역을 이온 주입에 의해 형성하는 공정 후에, 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 제1도전형 고농도 불순물영역을 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 제2도전형 광전변환영역을 이온 주입에 의해 형성하는 공정 후에, 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 형성한 마스크재의 일부를 식각에 의해 제거하고, 그 후, 이온 주입에 의해, 제1도전형 평면형상 반도체층에 형성한 홀의 바닥부에 제1도전형 고농도 불순물영역을 형성하는 공정, 및
제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 제1도전형 고농도 불순물로 이루어진 소자분리영역을 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 제2도전형 CCD 채널영역을 이온 주입에 의해 형성할 때의 마스크재를 제1도전형 평면형상 반도체층에 형성된 홀에 형성하는 공정, 및
제2도전형 CCD 채널영역을 이온 주입에 의해 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 형성된 제1도전형 고농도 불순물로 이루어진 소자분리영역에 접속하도록 제1도전형 고농도 불순물로 이루어진 소자분리영역을 이온 주입에 의해 형성할 때의 마스크재를 형성하는 공정, 및
제1도전형 고농도 불순물로 이루어진 소자분리영역을 이온 주입에 의해 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
또한, 본 발명의 바람직한 양태에서는, 게이트 절연막을 형성하고, 게이트 전극재를 퇴적시켜 평탄화를 하고 식각을 실시함으로써 전송 전극을 형성하는 공정을 포함하는 상기 기재된 고체촬상소자의 제조방법이 제공된다.
종래의 CCD 고체촬상소자에서는, 포토다이오드(PD), 읽기 채널, n형 CCD 채 널영역, p+형 소자분리영역이 평면에 형성되어 있어, 1화소의 면적에 대한 수광부(포토다이오드)의 표면적의 비율을 크게 하는 것에 한계가 있지만, 본 발명에 의하면, 읽기 채널을 비수평으로 배치함으로써 읽기 채널의 점유 면적을 크게 줄여 1화소의 면적에 대한 수광부(포토다이오드)의 표면적의 비율이 큰 CCD 고체촬상소자를 제공할 수 있다.
전술한 설명은 첨부된 도면과 관련한 다음의 실시예를 통하여 보다 분명해질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명한다.
(제1실시예)
본 발명의 제1실시예에 따른 CCD 고체촬상소자를 1행 2열로 배치한 고체촬상장치의 평면도 및 사시도를 각각 도 2 및 도 3에 나타낸다. 또한, 도 4는 도 2의 X1-X1＇ 단면도, 도 5는 도 2의 Y1-Y1＇ 단면도이다.
n형 기판(115)상에 p형 웰영역(114)이 형성되고,
p형 웰영역(114)에 실리콘홀(203)이 형성되고,
실리콘홀(203)의 바닥부에 p+형 영역(104)이 형성되고,
실리콘홀(203) 측벽의 일부에 p+형 영역(104)과 접속하도록 형성된 p+형 소자분리영역(101)이 형성되고,
p+형 영역(104)의 하부와 실리콘홀(203) 바닥부 측벽의 다른 일부에 n형 광전변환영역(110)이 형성되고,
실리콘홀(203)의 측벽에 게이트 절연막(117)을 사이에 두고 전송 전극(106, 107)이 형성되고,
p형 웰영역(114) 표면과 실리콘홀(203) 상부 측벽의 다른 일부에 n형 CCD 채널영역(103)이 형성되고,
n형 광전변환영역(110)과 n형 CCD 채널영역(103) 사이에 끼워진 영역에 읽기 채널(112)이 형성된다.
또한, n형 기판(115)상에 p형 웰영역(114)이 형성되고,
p형 웰영역(114)에 실리콘홀(204)이 형성되고,
실리콘홀(204)의 바닥부에 p+형 영역(105)이 형성되고,
실리콘홀(204) 측벽의 일부에 p+형 영역(105)과 접속하도록 형성된 p+형 소자분리영역(102)이 형성되고,
p+형 영역(105)의 하부와 실리콘홀(204) 바닥부 측벽의 다른 일부에 n형 광전변환영역(111)이 형성되고,
실리콘홀(204)의 측벽에 게이트 절연막(117)을 사이에 두고 전송 전극(106, 107)이 형성되고,
p형 웰영역(114) 표면과 실리콘홀(204) 상부 측벽의 다른 일부에 n형 CCD 채널영역(109)이 형성되고,
n형 광전변환영역(111)과 n형 CCD 채널영역(109) 사이에 끼워진 영역에 읽기 채널(113)이 형성된다.
n형 CCD 채널영역(108, 103) 사이에는, 채널 영역이 상호 접촉하지 않도록 p+형 소자분리영역(101)이 형성된다.
또한, n형 CCD 채널영역(103, 109) 사이에는, 채널 영역이 상호 접촉하지 않도록 p+형 소자분리영역(102)이 형성된다.
또한, 전송 전극(106, 107)의 위, 실리콘홀(203, 204) 측벽에는 절연막(119)을 사이에 두고 금속 차폐막(116)이 형성된다.
전송 전극(106 또는 107)에 읽기 신호가 인가되면, 전하 축적층으로서의 n형 광전변환영역(110)에 축적된 신호 전하가 읽기 채널(112)을 통해 n형 CCD 채널영역(103)에 읽혀진다. 또한, 읽혀진 신호 전하는 전송 전극(106, 107)에 의해 수직(Y1-Y1＇) 방향으로 전송된다.
(제2실시예)
다음에는, 본 발명의 제2실시예인, 제1실시예의 CCD 고체촬상소자가 행렬 형태로 복수 배치된 고체촬상장치의 일부분의 평면도 및 사시도를 각각 도 26 및 도 27에 나타낸다. 또한, 도 28은 도 26의 X3-X3＇ 단면도이고, 도 29는 도 26의 Y3-Y3＇ 단면도이다.
도 26 및 도 27에 있어서, 반도체 기판상에, p+형 영역(501, 502)을 갖는 고체촬상소자가 소정 간격(수직화소피치(VP))으로 수직(Y3-Y3＇) 방향(열 방향)으로 배열되어 있다(제1고체촬상소자열). 제1고체촬상소자열의 고체촬상소자의 각각과 수직 방향의 위치를 동일하게 하여 인접시켜, p+형 영역(503, 504)을 갖는 고체촬상소자가 제1고체촬상소자열과 동일한 소정 간격(수직화소피치(VP))으로 수직 방향으로 배열되어 있다(제2고체촬상소자열). 제1고체촬상소자열 및 제2고체촬상소자열은 수직화소피치와 동일한 간격(수평화소피치(HP))으로 배치된다. 이와 같이, p+형 영역(501, 502, 503, 504)을 갖는 고체촬상소자는 소위 행렬 형태로 배열되어 있다.
인접 배열된 제1고체촬상소자열의 실리콘홀(530, 532)과 제2고체촬상소자열의 실리콘홀(531, 533) 사이에는, p+형 영역(501, 502)을 갖는 포토다이오드에서 발생한 신호 전하를 읽어 수직 방향으로 전송하는 n형 CCD 채널영역(508)이 형성되어 있다. 마찬가지로, 다른 포토다이오드에서 발생한 신호 전하를 읽어 수직 방향으로 전송하기 위해, n형 CCD 채널영역(507, 509)이 형성되어 있다.
n형 CCD 채널영역은 행렬 형태로 배열된 실리콘홀 사이를 수직 방향으로 연장되어 있다. 그리고, n형 CCD 채널영역끼리 상호 분리되어 접촉하지 않도록 p+형 소자분리영역(505, 506)이 형성되어 있다.
또한, p+형 영역(501, 502)에 전압을 인가하기 위해, p+형 소자분리영역(505)은 실리콘홀(530, 532) 측벽의 일부에도 형성되어 p+형 영역(501, 502)에 접속된다.
또한, p+형 영역(503, 504)에 전압을 인가하기 위해, p+형 소자분리영역(506)은 실리콘홀(531, 533) 측벽의 일부에도 형성되어 p+형 영역(503, 504)에 접속된다.
본 실시예에 있어서는, p+형 소자분리영역(505, 506)은 제1 및 제2고체촬상소자열의 축 및 실리콘홀의 외연을 따라 형성되어 있지만, p+형 소자분리영역은 인접한 n형 CCD 채널영역이 상호 접촉하지 않도록 형성되면서 실리콘홀 측벽의 일부에 형성되어 실리콘홀 바닥부의 p+형 영역에 접속되어 있으면 되고, 예를 들면 p+형 소자분리영역(505, 506)을 도 26의 배치로부터 X3 방향으로 옮겨서 배치할 수도 있다.
p+형 영역(501, 503)을 갖는 고체촬상소자를 수평(X3-X3＇) 방향(행 방향)으로 배열한 제1고체촬상소자행의 실리콘홀(530, 531)과 p+형 영역(502, 504)을 갖는 고체촬상소자를 수평 방향으로 배열한 제2고체촬상소자행의 실리콘홀(532, 533) 사이에는, 포토다이오드로부터 n형 CCD 채널영역(507, 508, 509)에 읽혀진 신호 전하를 수직 방향으로 전송하는 전송 전극(512, 513, 514)이 형성되어 있다.
또한, 포토다이오드로부터 n형 CCD 채널영역(507, 508, 509)에 읽혀진 신호 전하를 수직 방향으로 전송하는 전송 전극(510, 511, 515, 516)이 형성되어 있다. 전송 전극(514)에 읽기 신호가 인가되면, 포토다이오드(502, 504)에 축적된 신호 전하가 읽기 채널을 통해 n형 CCD 채널영역(508, 509)에 읽혀진다. 전송 전극은 행렬 형태로 배열된 실리콘홀 사이를 수평 방향으로 연장되어 있다.
p+형 영역(501)을 갖는 고체촬상소자는,
n형 기판(526)상에 p형 웰영역(525)이 형성되고,
p형 웰영역(525)에 실리콘홀(530)이 형성되고,
실리콘홀(530)의 바닥부에 p+형 영역(501)이 형성되고,
실리콘홀(530) 측벽의 일부에 p+형 영역(501)과 접속하도록 형성된 p+형 소자분리영역(505)이 형성되고,
p+형 영역(501)의 하부와 실리콘홀(530) 바닥부 측벽의 다른 일부에 n형 광전변환영역(517)이 형성되고,
실리콘홀(530)의 측벽에 게이트 절연막(527)을 사이에 두고 전송 전극(511, 512)이 형성되고,
p형 웰영역(525) 표면과 실리콘홀(530) 상부 측벽의 다른 일부에 n형 CCD 채널영역(508)이 형성되고,
n형 광전변환영역(517)과 n형 CCD 채널영역(508) 사이에 끼워진 영역에 읽기 채널(521)이 형성된다.
또한, p+형 영역(502)을 갖는 고체촬상소자는,
n형 기판(526)상에 p형 웰영역(525)이 형성되고,
p형 웰영역(525)에 실리콘홀(532)이 형성되고,
실리콘홀(532)의 바닥부에 p+형 영역(502)이 형성되고,
실리콘홀(532) 측벽의 일부에 p+형 영역(502)과 접속하도록 형성된 p+형 소자분리영역(505)이 형성되고,
p+형 영역(502)의 하부와 실리콘홀(532) 바닥부 측벽의 다른 일부에 n형 광전변환영역(518)이 형성되고,
실리콘홀(532)의 측벽에 게이트 절연막(527)을 사이에 두고 전송 전극(514, 515)이 형성되고,
p형 웰영역(525) 표면과 실리콘홀(532) 상부 측벽의 다른 일부에 n형 CCD 채널영역(508)이 형성되고,
n형 광전변환영역(518)과 n형 CCD 채널영역(508) 사이에 끼워진 영역에 읽기 채널(522)이 형성된다.
또한, p+형 영역(503)을 갖는 고체촬상소자는,
n형 기판(526)상에 p형 웰영역(525)이 형성되고,
p형 웰영역(525)에 실리콘홀(531)이 형성되고,
실리콘홀(531)의 바닥부에 p+형 영역(503)이 형성되고,
실리콘홀(531) 측벽의 일부에 p+형 영역(503)과 접속하도록 형성된 p+형 소자분리영역(506)이 형성되고,
p+형 영역(503)의 하부와 실리콘홀(531) 바닥부 측벽의 다른 일부에 n형 광전변환영역(519)이 형성되고,
실리콘홀(531)의 측벽에 게이트 절연막(527)을 사이에 두고 전송 전극(511, 512)이 형성되고,
p형 웰영역(525) 표면과 실리콘홀(531) 상부 측벽의 다른 일부에 n형 CCD 채널영역(509)이 형성되고,
n형 광전변환영역(519)과 n형 CCD 채널영역(509) 사이에 끼워진 영역에 읽기 채널(523)이 형성된다.
또한, p+형 영역(504)을 갖는 고체촬상소자는,
n형 기판(526)상에 p형 웰영역(525)이 형성되고,
p형 웰영역(525)에 실리콘홀(533)이 형성되고,
실리콘홀(533)의 바닥부에 p+형 영역(504)이 형성되고,
실리콘홀(533) 측벽의 일부에 p+형 영역(504)과 접속하도록 형성된 p+형 소자분리영역(506)이 형성되고,
p+형 영역(504)의 하부와 실리콘홀(533) 바닥부 측벽의 다른 일부에 n형 광전변환영역(520)이 형성되고,
실리콘홀(533)의 측벽에 게이트 절연막(527)을 사이에 두고 전송 전극(514, 515)이 형성되고,
p형 웰영역(525) 표면과 실리콘홀(533) 상부 측벽의 다른 일부에 n형 CCD 채널영역(509)이 형성되고,
n형 광전변환영역(520)과 n형 CCD 채널영역(509) 사이에 끼워진 영역에 읽기 채널(524)이 형성된다.
또한, 전송 전극(510, 511, 512, 513, 514, 515, 516)의 위, 실리콘홀(501, 502, 503, 504) 측벽에는 절연막(528)을 사이에 두고 금속 차폐막(529)이 형성된다.
상술한 바와 같이, 인접한 고체촬상소자행의 실리콘홀 사이에는, 인접한 고체촬상소자행의 실리콘홀 사이를 통과하도록 행 방향으로 연장된 전송 전극(510, 511, 512, 513, 514, 515, 516)이 형성되고, 그것들은 소정 간격 떨어져 배치되어 있다. 실리콘홀에 인접한 전송 전극(511, 512, 514, 515)은 게이트 절연막을 사이 에 두고 실리콘홀의 측면에 형성되어 있다. 전송 전극(510, 511, 512, 513, 514, 515, 516)은 n형 CCD 채널영역과 함께, 포토다이오드에서 발생한 신호 전하를 수직 방향으로 전송하는 수직전하 전송장치(VCCD)를 구성하고 있다. VCCD는 3상 구동(φ1∼φ3)으로 되고, 각 포토다이오드에 대해 서로 다른 위상으로 구동되는 3개의 전송 전극에 의해 포토다이오드에서 발생한 신호 전하를 수직 방향으로 전송한다. 본 실시예에서 VCCD는 3상 구동이지만, VCCD를 적절한 임의의 수의 상으로 구동하는 구성으로 할 수 있는 것도 당업자에게 자명할 것이다.
(제3실시예)
제2실시예에서 CCD 고체촬상소자가 행렬 형태로 배열된 고체촬상장치를 나타냈지만, 도 22, 도 23, 도 24, 도 25에 나타낸 바와 같이, CCD 고체촬상소자를 허니콤(honeycomb) 형태로 배치해도 좋다. 따라서, 본 발명의 제3실시예로서 제1실시예의 CCD 고체촬상소자가 허니콤 형태로 배치된 고체촬상장치에 대해 설명한다. CCD 고체촬상소자가 허니콤 형태로 배치된 고체촬상장치의 일부분의 평면도 및 사시도를 각각 도 22 및 도 23에 나타낸다. 또한, 도 24는 도 22의 X2-X2＇ 단면도이고, 도 25는 도 22의 Y2-Y2＇ 단면도이다.
도 22 및 도 23에 있어서, 반도체 기판상에, p+형 영역(301, 302)을 갖는 고체촬상소자가 소정 간격(수직화소피치(VP))으로 수직(Y2-Y2＇) 방향(열 방향)으로 배열된다(제1고체촬상소자열).
제1고체촬상소자열과 수직화소피치와 동일한 간격(수평화소피치(HP))의 1／2 을 두고 p+형 영역(303, 304)을 갖는 고체촬상소자가 제1고체촬상소자열과 동일한 소정 간격으로 수직 방향으로 배열되면서, 제1고체촬상소자열에 대해 수직 방향으로 수직화소피치(VP)에 대해 1／2 옮겨서 배치된다(제2고체촬상소자열).
또한, 제2고체촬상소자열과 수직화소피치와 동일한 간격(수평화소피치(HP))의 1／2을 두고 p+형 영역(305, 306)을 갖는 고체촬상소자가 제1고체촬상소자열과 동일한 소정 간격으로 수직 방향으로 배열되면서, 제2고체촬상소자열에 대해 수직 방향으로 수직화소피치(VP)에 대해 1／2 옮겨서 배치된다(제3고체촬상소자열).
즉, p+형 영역(301, 302, 303, 304, 305, 306)을 갖는 고체촬상소자는 소위 허니콤 형태로 배열되어 있다.
인접 배열된 제1고체촬상소자열의 실리콘홀(339, 331)과 제2고체촬상소자열의 실리콘홀(334, 333) 사이에는, p+형 영역(301, 302)을 갖는 포토다이오드에서 발생한 신호 전하를 읽어 수직 방향으로 전송하는 n형 CCD 채널영역(311)이 형성되어 있다.
마찬가지로, 제2고체촬상소자열의 실리콘홀(334, 333)과 제3고체촬상소자열의 실리콘홀(343, 332) 사이에는, p+형 영역(303, 304)을 갖는 포토다이오드에서 발생한 신호 전하를 읽어 수직 방향으로 전송하는 n형 CCD 채널영역(312)이 형성되어 있다.
또한, p+형 영역(305, 306)을 갖는 포토다이오드에서 발생한 신호 전하를 읽어 수직 방향으로 전송하는 n형 CCD 채널영역(313)이 형성되어 있다.
또한, 포토다이오드에서 발생한 신호 전하를 읽어 수직 방향으로 전송하는 n 형 CCD 채널영역(310)이 형성되어 있다.
이들 n형 CCD 채널영역은 허니콤 형태로 배열한 실리콘홀 사이를 사행하면서 수직 방향으로 연장되어 있다. 또한, n형 CCD 채널영역끼리 상호 분리되어 접촉하지 않도록 p+형 소자분리영역(307, 308, 309)이 형성되어 있다.
또한, p+형 영역(301, 302)에 전압을 인가하기 위해, p+형 소자분리영역(307)은 실리콘홀(339, 331) 측벽의 일부에도 형성되어 p+형 영역(301, 302)에 접속된다.
또한, p+형 영역(303, 304)에 전압을 인가하기 위해, p+형 소자분리영역(308)은 실리콘홀(334, 333) 측벽의 일부에도 형성되어 p+형 영역(303, 304)에 접속된다.
또한, p+형 영역(305, 306)에 전압을 인가하기 위해, p+형 소자분리영역(309)은 실리콘홀(343, 332) 측벽의 일부에도 형성되어 p+형 영역(305, 306)에 접속된다.
본 실시예에 있어서는, p+형 소자분리영역(307, 308, 309)은 제1, 제2 및 제3고체촬상소자열의 축 및 실리콘홀의 외연을 따라 형성되어 있지만, p+형 소자분리영역은 인접한 n형 CCD 채널영역이 상호 접촉하지 않도록 형성되면서 실리콘홀 측벽의 일부에 형성되어 실리콘홀 바닥부의 p+형 영역에 접속되어 있으면 되고, 예를 들면 p+형 소자분리영역(307, 308, 309)을 도 22의 배치로부터 X2 방향으로 옮겨서 배치할 수도 있다.
p+형 영역(301, 305)을 갖는 고체촬상소자를 수평(X2-X2＇) 방향(행 방향)으로 배열한 제1고체촬상소자행의 실리콘홀(339, 343)과 p+형 영역(303)을 갖는 고체촬상소자를 수평 방향으로 배열한 제2고체촬상소자행의 실리콘홀(334) 사이에는, 전송 전극(314, 315)이 형성되어 있다.
마찬가지로, p+형 영역(303)을 갖는 고체촬상소자를 수평 방향으로 배열한 제2고체촬상소자행의 실리콘홀(334)과 p+형 영역(302, 306)을 갖는 고체촬상소자를 수평 방향으로 배열한 제3고체촬상소자행의 실리콘홀(331, 332) 사이, 그리고 p+형 영역(302, 306)을 갖는 고체촬상소자를 수평 방향으로 배열한 제3고체촬상소자행의 실리콘홀(331, 332)과 p+형 영역(304)을 갖는 고체촬상소자를 수평 방향으로 배열한 제4고체촬상소자행의 실리콘홀(333) 사이에는, 각각 전송 전극(316, 317)과 전송 전극(318, 319)이 형성되어 있다. 이들 전송 전극은 허니콤 형태로 배열한 실리콘홀 사이를 사행하면서 수평 방향으로 연장되어 있다.
p+형 영역(301)을 갖는 고체촬상소자는,
n형 기판(321)상에 p형 웰영역(320)이 형성되고,
p형 웰영역(320)에 실리콘홀(339)이 형성되고,
실리콘홀(339)의 바닥부에 p+형 영역(301)이 형성되고,
실리콘홀(339) 측벽의 일부에 p+형 영역(301)과 접속하도록 형성된 p+형 소자분리영역(307)이 형성되고,
p+형 영역(301)의 하부와 실리콘홀(339) 바닥부 측벽의 다른 일부에 n형 광 전변환영역(322)이 형성되고,
실리콘홀(339)의 측벽에 게이트 절연막(328)을 사이에 두고 전송 전극(314)이 형성되고,
p형 웰영역(320) 표면과 실리콘홀(339) 상부 측벽의 다른 일부에 n형 CCD 채널영역(311)이 형성되고,
n형 광전변환영역(322)과 n형 CCD 채널영역(311) 사이에 끼워진 영역에 읽기 채널(340)이 형성된다.
p+형 영역(302)을 갖는 고체촬상소자는,
n형 기판(321)상에 p형 웰영역(320)이 형성되고,
p형 웰영역(320)에 실리콘홀(331)이 형성되고,
실리콘홀(331)의 바닥부에 p+형 영역(302)이 형성되고,
실리콘홀(331) 측벽의 일부에 p+형 영역(302)과 접속하도록 형성된 p+형 소자분리영역(307)이 형성되고,
p+형 영역(302)의 하부와 실리콘홀(331) 바닥부 측벽의 다른 일부에 n형 광전변환영역(323)이 형성되고,
실리콘홀(331)의 측벽에 게이트 절연막(328)을 사이에 두고 전송 전극(317, 318)이 형성되고,
p형 웰영역(320) 표면과 실리콘홀(331) 상부 측벽의 다른 일부에 n형 CCD 채널영역(311)이 형성되고,
n형 광전변환영역(323)과 n형 CCD 채널영역(311) 사이에 끼워진 영역에 읽기 채널(335)이 형성된다.
p+형 영역(303)을 갖는 고체촬상소자는,
n형 기판(321)상에 p형 웰영역(320)이 형성되고,
p형 웰영역(320)에 실리콘홀(334)이 형성되고,
실리콘홀(334)의 바닥부에 p+형 영역(303)이 형성되고,
실리콘홀(334) 측벽의 일부에 p+형 영역(303)과 접속하도록 형성된 p+형 소자분리영역(308)이 형성되고,
p+형 영역(303)의 하부와 실리콘홀(334) 바닥부 측벽의 다른 일부에 n형 광전변환영역(324)이 형성되고,
실리콘홀(334)의 측벽에 게이트 절연막(328)을 사이에 두고 전송 전극(315, 316)이 형성되고,
p형 웰영역(320) 표면과 실리콘홀(334) 상부 측벽의 다른 일부에 n형 CCD 채널영역(312)이 형성되고,
n형 광전변환영역(324)과 n형 CCD 채널영역(312) 사이에 끼워진 영역에 읽기 채널(338)이 형성된다.
p+형 영역(304)을 갖는 고체촬상소자는,
n형 기판(321)상에 p형 웰영역(320)이 형성되고,
p형 웰영역(320)에 실리콘홀(333)이 형성되고,
실리콘홀(333)의 바닥부에 p+형 영역(304)이 형성되고,
실리콘홀(333) 측벽의 일부에 p+형 영역(304)과 접속하도록 형성된 p+형 소 자분리영역(308)이 형성되고,
p+형 영역(304)의 하부와 실리콘홀(333) 바닥부 측벽의 다른 일부에 n형 광전변환영역(325)이 형성되고,
실리콘홀(333)의 측벽에 게이트 절연막(328)을 사이에 두고 전송 전극(319)이 형성되고,
p형 웰영역(320) 표면과 실리콘홀(333) 상부 측벽의 다른 일부에 n형 CCD 채널영역(312)이 형성되고,
n형 광전변환영역(325)과 n형 CCD 채널영역(312) 사이에 끼워진 영역에 읽기 채널(337)이 형성된다.
p+형 영역(305)을 갖는 고체촬상소자는,
n형 기판(321)상에 p형 웰영역(320)이 형성되고,
p형 웰영역(320)에 실리콘홀(343)이 형성되고,
실리콘홀(343)의 바닥부에 p+형 영역(305)이 형성되고,
실리콘홀(343) 측벽의 일부에 p+형 영역(305)과 접속하도록 형성된 p+형 소자분리영역(309)이 형성되고,
p+형 영역(305)의 하부와 실리콘홀(343) 바닥부 측벽의 다른 일부에 n형 광전변환영역(326)이 형성되고,
실리콘홀(343)의 측벽에 게이트 절연막(328)을 사이에 두고 전송 전극(314)이 형성되고,
p형 웰영역(320) 표면과 실리콘홀(343) 상부 측벽의 다른 일부에 n형 CCD 채 널영역(313)이 형성되고,
n형 광전변환영역(326)과 n형 CCD 채널영역(313) 사이에 끼워진 영역에 읽기 채널(341)이 형성된다.
p+형 영역(306)을 갖는 고체촬상소자는,
n형 기판(321)상에 p형 웰영역(320)이 형성되고,
p형 웰영역(320)에 실리콘홀(332)이 형성되고,
실리콘홀(332)의 바닥부에 p+형 영역(306)이 형성되고,
실리콘홀(332) 측벽의 일부에 p+형 영역(306)과 접속하도록 형성된 p+형 소자분리영역(309)이 형성되고,
p+형 영역(306)의 하부와 실리콘홀(332) 바닥부 측벽의 다른 일부에 n형 광전변환영역(327)이 형성되고,
실리콘홀(332)의 측벽에 게이트 절연막(328)을 사이에 두고 전송 전극(317, 318)이 형성되고,
p형 웰영역(320) 표면과 실리콘홀(332) 상부 측벽의 다른 일부에 n형 CCD 채널영역(313)이 형성되고,
n형 광전변환영역(327)과 n형 CCD 채널영역(313) 사이에 끼워진 영역에 읽기 채널(336)이 형성된다.
또한, 전송 전극(314, 315, 316, 317, 318, 319)의 위, 실리콘홀(339, 331, 334, 333, 343, 332) 측벽에는 절연막(329)을 사이에 두고 금속 차폐막(330)이 형성된다.
상술한 바와 같이, 인접한 고체촬상소자행의 실리콘홀 사이에는, 인접한 고체촬상소자행의 실리콘홀 사이를 통과하도록 행 방향으로 연장된 전송 전극(314, 315, 316, 317, 318, 319)이 형성되어 있다. 전송 전극(314, 315, 316, 317, 318, 319)은 게이트 절연막(328)을 사이에 두고 실리콘홀의 측면에 형성되고, 소정 간격 떨어져 배치되어 있다. 전송 전극(314, 315, 316, 317, 318, 319)은 n형 CCD 채널영역과 함께, 포토다이오드에서 발생한 신호 전하를 수직 방향으로 전송하는 수직전하 전송장치(VCCD)를 구성하고 있다. VCCD는 4상 구동(φ1∼φ4)으로 되고, 각 포토다이오드에 대해 서로 다른 위상으로 구동되는 4개의 전송 전극에 의해 포토다이오드에서 발생한 신호 전하를 수직 방향으로 전송한다. 본 실시예에서 VCCD는 4상 구동이지만, VCCD를 적절한 임의의 수의 상으로 구동하는 구성으로 할 수 있는 것도 당업자에게 자명할 것이다.
또, 도시하지는 않았지만, 상기 금속 차폐막상에는 통상의 CCD 이미지센서와 마찬가지로, 보호막이나 평탄화막을 사이에 두고 컬러필터, 마이크로렌즈 등이 형성되어 있다.
다음에는, 본 발명의 실시예에 따른 고체촬상소자, 고체촬상장치를 형성하기 위한 제조 공정의 일례를 도 6 내지 도 21을 참조하여 설명한다.
도 6 내지 도 21에서 상기 도면의 a 및 b는 각각 도 2의 X1-X1＇, Y1-Y1＇ 단면에 대응된다.
n형 기판(115)상에 p형 웰영역(114)을 형성하고, 그 상부에 산화막(201)을 형성한다(도 6a, 도 6b).
산화막을 식각하여 산화막 마스크(202)를 형성한다(도 7a, 도 7b).
실리콘을 식각하여 실리콘홀(203, 204)을 형성한다(도 8a, 도 8b).
이온 주입시의 이온 채널링(ion channeling) 방지를 위해, 산화를 실시하여 산화막(205, 206)을 형성하고, 이온 주입시의 마스크로 삼기 위해, 폴리실리콘을 퇴적시키고 식각하여 측벽(207, 208) 형태로 형성한다(도 9a, 도 9b).
인 또는 비소를 주입(implant)하고 어닐링하여 n형 광전변환영역(110, 111)을 형성한다(도 10a, 도 10b).
실리콘 측벽의 p+형 소자분리영역을 형성하기 위해, 레지스트(209, 210)를 형성하고, 폴리실리콘을 식각한다(도 11a, 도 11b).
레지스트를 박리하고, 붕소(boron)를 주입하여 p+형 영역(104, 105)을 형성한다(도 12a, 도 12b).
폴리실리콘, 산화막을 박리한다(도 13a, 도 13b).
이온 주입시의 마스크로 삼기 위해, 산화막을 퇴적시켜 평탄화하고 에치백하여 산화막(211, 212)을 형성한다(도 14a, 도 14b).
이온 주입시의 이온 채널링 방지를 위해, 산화막(213)을 퇴적시킨다(도 15a, 도 15b).
인이나 비소를 주입하여 n형 CCD 채널영역(103, 108, 109)을 형성한다(도 16a, 도 16b).
p+형 소자분리영역을 형성하기 위한 레지스트(214, 215, 216)를 형성하고, 붕소를 주입하여 p+형 소자분리영역(101, 102)을 형성한다(도 17a, 도 17b).
레지스트를 박리하고, 산화막을 박리한다(도 18a, 도 18b).
게이트 절연막(117)을 형성하고, 폴리실리콘(217)을 퇴적시켜 평탄화한다(도 19a, 도 19b).
폴리실리콘을 식각하여 전송 전극(106, 107)을 형성한다(도 20a, 도 20b).
절연막(119)을 퇴적시키고, 금속 차폐막(116)을 퇴적시켜 식각한다(도 21a, 도 21b).
또한, 이상의 실시예에 있어서, 전송 전극은 반도체 프로세스 또는 고체 디바이스에서 일반적으로 사용되는 전극 재료를 사용하여 구성할 수 있다. 예를 들면, 저저항 폴리실리콘, 텅스텐(W), 몰리브덴(Mo), 텅스텐 실리사이드(WSi), 몰리브덴 실리사이드(MoSi), 티타늄 실리사이드(TiSi), 탄탈륨 실리사이드(TaSi) 및 구리 실리사이드(CuSi)를 들 수 있다. 또한, 전송 전극은 이들 전극 재료를 절연막을 개재시키지 않고 복수 적층시켜 형성되어도 좋다.
또한, 금속 차폐막은, 예를 들면 알루미늄(Al), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo) 등의 금속막이나, 이들 금속의 2종 이상으로 이루어진 합금막 또는 상기 금속막과 상기 합금막을 포함한 군에서 선택된 2종 이상을 조합한 다층 금속막 등으로 형성될 수 있다.
이상, 본 발명에 대한 예시를 위해 여러 실시예에 관해 설명했지만, 본 발명은 이에 한정되지 않고, 본 발명의 범위 및 정신에서 벗어나지 않는 범위에서 형태 및 상세한 설명에 대해 다양한 변형 및 수정을 할 수 있는 것은 당업자에게 자명할 것이다.
도 1은 종래의 고체촬상소자의 단위 화소를 나타낸 단면도이다.
도 2는 본 발명에 따른 CCD 고체촬상소자의 평면도이다.
도 3은 본 발명에 따른 CCD 고체촬상소자의 사시도이다.
도 4는 도 2의 X1-X1＇ 단면도이다.
도 5는 도 2의 Y1-Y1＇ 단면도이다.
도 6a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 6b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 7a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 7b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 8a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 8b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 9a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 9b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 10a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 10b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 11a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 11b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 12a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 12b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 13a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면 공정도이다.
도 13b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 14a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 14b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 15a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 15b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 16a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 16b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 17a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 17b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 18a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 18b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 19a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 19b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 20a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 20b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면공정도이다.
도 21a는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 X1-X1＇ 단면공정도이다.
도 21b는 본 발명에 따른 CCD 고체촬상소자의 제조예를 나타낸 Y1-Y1＇ 단면 공정도이다.
도 22는 본 발명에 따른 CCD 고체촬상소자를 허니콤 형태로 배치한 고체촬상소자의 평면도이다.
도 23은 본 발명에 따른 CCD 고체촬상소자를 허니콤 형태로 배치한 고체촬상소자의 사시도이다.
도 24는 도 22의 X2-X2＇ 단면도이다.
도 25는 도 22의 Y2-Y2＇ 단면도이다.
도 26은 본 발명에 따른 CCD 고체촬상소자를 행렬 형태로 배치한 고체촬상소자의 평면도이다.
도 27은 본 발명에 따른 CCD 고체촬상소자를 행렬 형태로 배치한 고체촬상소자의 사시도이다.
도 28은 도 26의 X3-X3＇ 단면도이다.
도 29는 도 26의 Y3-Y3＇ 단면도이다.
＊도면의 주요부분에 대한 부호의 설명＊
11: n형 기판 12: p형 웰영역
13: n형 광전변환영역 14: p+형 영역
15: p+형 소자분리영역 16: n형 CCD 채널영역
17: Si 산화막 18: 전송 전극
20: 금속 차폐막 24: 금속 차폐막 개구부
101: p+형 소자분리영역 102: p+형 소자분리영역
103: n형 CCD 채널영역 104: p+형 영역
105: p+형 영역 106: 전송 전극
107: 전송 전극 108: n형 CCD 채널영역
109: n형 CCD 채널영역 110: n형 광전변환영역
111: n형 광전변환영역 112: 읽기 채널
113: 읽기 채널 114. p형 웰영역
115: n형 기판 116: 금속 차폐막
117: 게이트 절연막 119: 절연막
201: 산화막 202: 산화막 마스크
203: 실리콘홀 204: 실리콘홀
205: 산화막 206: 산화막
207: 폴리실리콘 측벽 208: 폴리실리콘 측벽
209: 레지스트 210: 레지스트
211: 산화막 212: 산화막
213: 산화막 214: 레지스트
215: 레지스트 216: 레지스트
217: 폴리실리콘 301: p+형 영역
302: p+형 영역 303: p+형 영역
304: p+형 영역 305: p+형 영역
306: p+형 영역 307: p+형 소자분리영역
308: p+형 소자분리영역 309: p+형 소자분리영역
310: n형 CCD 채널영역 311: n형 CCD 채널영역
312: n형 CCD 채널영역 313: n형 CCD 채널영역
314: 전송 전극 315: 전송 전극
316: 전송 전극 317: 전송 전극
318: 전송 전극 319: 전송 전극
320: p형 웰영역 321: n형 기판
322: n형 광전변환영역 323: n형 광전변환영역
324: n형 광전변환영역 325: n형 광전변환영역
326: n형 광전변환영역 327: n형 광전변환영역
328: 게이트 절연막 329: 절연막
330: 금속 차폐막 331: 실리콘홀
332: 실리콘홀 333: 실리콘홀
334: 실리콘홀 335: 읽기 채널
336: 읽기 채널 337: 읽기 채널
338: 읽기 채널 339: 실리콘홀
340: 읽기 채널 341: 읽기 채널
343: 실리콘홀 501: p+형 영역
502: p+형 영역 503: p+형 영역
504: p+형 영역 505: p+형 소자분리영역
506: p+형 소자분리영역 507: n형 CCD 채널영역
508: n형 CCD 채널영역 509: n형 CCD 채널영역
510: 전송 전극 511: 전송 전극
512: 전송 전극 513: 전송 전극
514: 전송 전극 515: 전송 전극
516: 전송 전극 517: n형 광전변환영역
518: n형 광전변환영역 519: n형 광전변환영역
520: n형 광전변환영역 521: 읽기 채널
522: 읽기 채널 523: 읽기 채널
524: 읽기 채널 525: p형 웰영역
526: n형 기판 527: 게이트 절연막
528: 절연막 529: 금속 차폐막
530: 실리콘홀 531: 실리콘홀
532: 실리콘홀 533: 실리콘홀
Claims (15)
- 제2도전형 평면형상 반도체층;상기 제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층;상기 제1도전형 평면형상 반도체층에 형성된 홀;상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 형성된 제1도전형 고농도 불순물영역;상기 제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 형성되고, 상기 제1도전형 고농도 불순물영역과 접속된 제1도전형 고농도 불순물로 이루어진 소자분리영역;상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 형성한 상기 제1도전형 고농도 불순물영역의 하부와 상기 제1도전형 평면형상 반도체층에 형성한 홀 바닥부 측벽의 다른 일부에 형성된 수광에 의해 전하량이 변화하는 제2도전형 광전변환영역;상기 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 게이트 절연막을 사이에 두고 형성된 전송 전극;상기 제1도전형 평면형상 반도체층 표면과 상기 제1도전형 평면형상 반도체층에 형성된 홀 상부 측벽의 다른 일부에 형성된 제2도전형 CCD 채널영역; 및상기 제2도전형 광전변환영역과 상기 제2도전형 CCD 채널영역 사이에 끼워진 영역에 형성된 읽기 채널을 포함하는 고체촬상소자.
- 제1항에 기재된 고체촬상소자가 행렬 형태로 복수 배열된고체촬상장치.
- 제2항에 있어서,상기 제2도전형 CCD 채널영역은, 적어도 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 열 사이의 각각에서 열 방향으로 연장되는 제2도전형 불순물영역으로 구성되고,상기 제2도전형 CCD 채널영역이 상호 접촉하지 않도록 제1도전형 고농도 불순물로 이루어진 소자분리영역이 형성되어 있는고체촬상장치.
- 제3항에 있어서,상기 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 게이트 절연막을 사이에 두고 형성된 전송 전극을 포함한 복수의 전송 전극은, 상기 제1도전형 평면 형상 반도체층에 형성된 홀 행 사이의 각각에서 행 방향으로 연장되고, 상기 제2도전형 CCD 채널영역을 따라 상기 고체촬상소자에서 발생한 신호 전하를 전송하도록 소정 간격 떨어져 배열된고체촬상장치.
- 제1항에 기재된 고체촬상소자가 제1간격으로 제1방향으로 복수 배열된 제1고체촬상소자열과, 제1항에 기재된 고체촬상소자가 상기 제1간격으로 상기 제1방향으로 복수 배열되면서, 상기 제1고체촬상소자열에 대해 상기 제1방향으로 소정 양 옮겨서 배치된 제2고체촬상소자열이 제2간격을 두고 배열된 소자열의 세트가 상기 제1방향으로 소정 양 옮겨서 상기 제2간격을 두고 복수 세트 배열된고체촬상장치.
- 제5항에 있어서,상기 제2도전형 CCD 채널영역은, 적어도 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 열 사이의 각각에서 상기 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 열의 각 상기 제1도전형 평면형상 반도체층에 형성된 홀 사이를 통과하여 열 방향으로 연장되는 제2도전형 불순물영역으로 구성되고,상기 제2도전형 CCD 채널영역이 상호 접촉하지 않도록 제1도전형 고농도 불 순물로 이루어진 소자분리영역이 형성되어 있는고체촬상장치.
- 제6항에 있어서,상기 전송 전극은, 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 행 사이의 각각에서 상기 인접한 상기 제1도전형 평면형상 반도체층에 형성된 홀 행의 각 상기 제1도전형 평면형상 반도체층에 형성된 홀 사이를 통과하여 행 방향으로 연장되고, 상기 제2도전형 CCD 채널영역을 따라 상기 고체촬상소자에서 발생한 신호 전하를 전송하도록 소정 간격 떨어져 배열된고체촬상장치.
- 고체촬상소자의 제조방법으로서,제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층에 홀을 형성하는 공정;상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 제1도전형 고농도 불순물영역을 형성하는 공정;상기 제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 제1도전형 고농도 불순물로 이루어진 소자분리영역을 형성하는 공정;상기 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 형성한 상기 제1도전형 고농도 불순물영역의 하부와 상기 제1도전형 평면형상 반도체층에 형성한 홀 바닥부 측벽의 다른 일부에 수광에 의해 전하량이 변화하는 제2도전형 광전변환영역을 형성하는 공정;상기 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 게이트 절연막을 사이에 두고 전송 전극을 형성하는 공정;상기 제1도전형 평면형상 반도체층 표면과 상기 제1도전형 평면형상 반도체층에 형성된 홀 상부 측벽의 다른 일부에 제2도전형 CCD 채널영역을 형성하는 공정; 및상기 제2도전형 광전변환영역과 상기 제2도전형 CCD 채널영역 사이에 끼워진 영역에 읽기 채널을 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제8항에 있어서,제2도전형 평면형상 반도체층상에 형성된 제1도전형 평면형상 반도체층에 마스크를 형성하고, 실리콘을 식각하여 홀을 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제9항에 있어서,제2도전형 광전변환영역을 이온 주입에 의해 형성할 때의 마스크재를 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 형성하는 공정; 및제2도전형 광전변환영역을 이온 주입에 의해 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제10항에 있어서,제2도전형 광전변환영역을 이온 주입에 의해 형성하는 공정 후에, 제1도전형 평면형상 반도체층에 형성된 홀의 바닥부에 제1도전형 고농도 불순물영역을 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제11항에 있어서,제2도전형 광전변환영역을 이온 주입에 의해 형성하는 공정 후에, 제1도전형 평면형상 반도체층에 형성된 홀의 측벽에 형성한 마스크재의 일부를 식각에 의해 제거하고, 그 후, 이온 주입에 의해, 제1도전형 평면형상 반도체층에 형성한 홀의 바닥부에 제1도전형 고농도 불순물영역을 형성하는 공정; 및제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 제1도전형 고농도 불순물로 이루어진 소자분리영역을 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제9항 내지 제12항 중 어느 한 항에 있어서,제2도전형 CCD 채널영역을 이온 주입에 의해 형성할 때의 마스크재를 제1도전형 평면형상 반도체층에 형성된 홀에 형성하는 공정; 및제2도전형 CCD 채널영역을 이온 주입에 의해 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제13항에 있어서,제1도전형 평면형상 반도체층에 형성한 홀 측벽의 일부에 형성된 제1도전형 고농도 불순물로 이루어진 소자분리영역에 접속하도록 제1도전형 고농도 불순물로 이루어진 소자분리영역을 이온 주입에 의해 형성할 때의 마스크재를 형성하는 공정; 및제1도전형 고농도 불순물로 이루어진 소자분리영역을 이온 주입에 의해 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
- 제9항 내지 제14항 중 어느 한 항에 있어서,게이트 절연막을 형성하고, 게이트 전극재를 퇴적시켜 평탄화를 하고 식각을 실시함으로써 전송 전극을 형성하는 공정을 포함하는 고체촬상소자의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2008/069321 WO2010046994A1 (ja) | 2008-10-24 | 2008-10-24 | 固体撮像素子、固体撮像装置及びその製造方法 |
| WOPCT/JP2008/069321 | 2008-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100045944A true KR20100045944A (ko) | 2010-05-04 |
| KR101274794B1 KR101274794B1 (ko) | 2013-06-13 |
Family
ID=41506530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090101455A KR101274794B1 (ko) | 2008-10-24 | 2009-10-23 | 고체촬상소자, 고체촬상장치 및 그 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2180516A3 (ko) |
| KR (1) | KR101274794B1 (ko) |
| CN (1) | CN101728410B (ko) |
| SG (1) | SG161176A1 (ko) |
| TW (1) | TWI538182B (ko) |
| WO (2) | WO2010046994A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202010016472U1 (de) | 2009-12-15 | 2011-03-24 | Isensee, Gerrit Ragnar Ulrich Friedrich, Maspalomas | Modul zur Simulation einer belegten Sitzkontaktmatte in Fahrzeugen |
| WO2022196459A1 (ja) * | 2021-03-17 | 2022-09-22 | ソニーセミコンダクタソリューションズ株式会社 | 光電変換素子及び撮像装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59129463A (ja) * | 1983-01-14 | 1984-07-25 | Nec Corp | 固体撮像装置 |
| JPH01168059A (ja) * | 1987-12-24 | 1989-07-03 | Fuji Photo Film Co Ltd | 固体撮像素子 |
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
| JPH02278874A (ja) * | 1989-04-20 | 1990-11-15 | Hitachi Ltd | 固体撮像素子及びその製造方法 |
| JPH02304976A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | 固体撮像素子 |
| JPH03161970A (ja) * | 1989-11-21 | 1991-07-11 | Toshiba Corp | 固体撮像装置 |
| JP2719027B2 (ja) * | 1990-04-02 | 1998-02-25 | 松下電子工業株式会社 | 電荷転送素子の製造方法 |
| JP3247163B2 (ja) * | 1992-09-14 | 2002-01-15 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JPH06252375A (ja) * | 1993-03-01 | 1994-09-09 | Hitachi Ltd | 固体撮像装置 |
| JPH06268189A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 固体撮像装置 |
| JPH10107249A (ja) * | 1996-09-27 | 1998-04-24 | Sony Corp | 固体撮像素子の製造方法 |
| JPH10189936A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 固体撮像素子及びその製造方法 |
| KR100475733B1 (ko) * | 1997-10-07 | 2005-07-07 | 삼성전자주식회사 | 전하결합형고체촬상소자및그제조방법 |
| JP3152300B2 (ja) | 1998-09-17 | 2001-04-03 | 日本電気株式会社 | 固体撮像素子及びその製造方法 |
| JP2000196060A (ja) | 1998-12-24 | 2000-07-14 | Nec Corp | 固体撮像装置およびその製造方法 |
| JP2001308309A (ja) * | 2000-04-26 | 2001-11-02 | Sony Corp | 固体撮像素子及びその製造方法 |
| EP1341235A3 (en) * | 2002-02-28 | 2006-05-10 | Canon Kabushiki Kaisha | Image pickup apparatus |
| KR100690884B1 (ko) * | 2005-04-28 | 2007-03-09 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP2008112831A (ja) * | 2006-10-30 | 2008-05-15 | Fujifilm Corp | 固体撮像素子及びこれを備えた撮像装置 |
| JP5114968B2 (ja) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2008
- 2008-10-24 WO PCT/JP2008/069321 patent/WO2010046994A1/ja active Application Filing
-
2009
- 2009-10-16 SG SG200906919-6A patent/SG161176A1/en unknown
- 2009-10-21 TW TW098135560A patent/TWI538182B/zh active
- 2009-10-23 KR KR1020090101455A patent/KR101274794B1/ko active IP Right Grant
- 2009-10-23 EP EP09173948.2A patent/EP2180516A3/en not_active Withdrawn
- 2009-10-26 WO PCT/JP2009/068320 patent/WO2010047412A1/ja active Application Filing
- 2009-10-26 CN CN2009101806404A patent/CN101728410B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI538182B (zh) | 2016-06-11 |
| CN101728410B (zh) | 2013-10-30 |
| WO2010046994A1 (ja) | 2010-04-29 |
| SG161176A1 (en) | 2010-05-27 |
| WO2010047412A1 (ja) | 2010-04-29 |
| CN101728410A (zh) | 2010-06-09 |
| TW201017875A (en) | 2010-05-01 |
| KR101274794B1 (ko) | 2013-06-13 |
| EP2180516A3 (en) | 2013-10-23 |
| EP2180516A2 (en) | 2010-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8114695B2 (en) | Solid-state image pickup element, solid-state image pickup device and production method therefor | |
| US8664032B2 (en) | Method of producing a solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| KR101274794B1 (ko) | 고체촬상소자, 고체촬상장치 및 그 제조방법 | |
| JP2003209241A (ja) | 固体撮像素子 | |
| JP5311666B2 (ja) | 固体撮像素子の製造方法 | |
| KR100697793B1 (ko) | 반도체 촬상 장치 | |
| JP2010103540A6 (ja) | 固体撮像素子、固体撮像装置及びその製造方法 | |
| JP4346364B2 (ja) | 固体撮像装置の製造方法 | |
| US20050145889A1 (en) | Solid state image pickup device and its manufacture method | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP4384350B2 (ja) | 固体撮像素子 | |
| JP5002941B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JP3890381B2 (ja) | 固体撮像装置 | |
| JP2005044850A (ja) | 固体撮像装置 | |
| JP2003243641A (ja) | 固体撮像装置 | |
| JP2007048895A (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| JP2004103646A (ja) | 半導体装置およびその製造方法 | |
| KR20060086050A (ko) | Ｃｃｄ 고체촬상소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160527 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180529 Year of fee payment: 6 |