JP2004103646A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】例えば多数の光電変換素子を備えた固体撮像素子において光電変換素子の集積度を高めると、解像度は向上するものの感度が低下する。
【解決手段】ｎ型不純物半導体層と、その上に形成されたｐ型不純物半導体層とを備えた光電変換素子を作製するにあたって、ｎ型不純物半導体層に、相対的に小さな原子半径を有する第１のｎ型不純物と、相対的に大きな原子半径を有する第２のｎ型不純物とを含有させる。
【選択図】　　　　図６

Description

【０００１】
【発明の属する技術分野】
本発明は、光電変換素子ならびに光電変換素子を用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
光電変換素子は、従来より、太陽電池や固体撮像素子等の半導体装置に広く利用されている。特に近年では、エリア・イメージセンサまたはリニア・イメージセンサとして用いられる固体撮像素子への利用が増加している。
【０００３】
例えばエリア・イメージセンサとして用いられる固体撮像素子では、半導体基板の一表面に多数個の光電変換素子が複数行、複数列に亘って行列状に配置される。これらの光電変換素子に光が入射すると、当該光電変換素子に電荷が蓄積される。
【０００４】
固体撮像素子は、個々の光電変換素子に蓄積された電荷を読み出し、これらの電荷に基づいて出力信号を生成する。多くの固体撮像素子では、各光電変換素子に蓄積された電荷に基づいて出力信号を生成することができる出力信号生成部が、光電変換素子と一緒に１つの半導体基板に集積される。
【０００５】
出力信号生成部は、その構成によって２つのタイプに大別することができる。１つは、ＣＣＤ（電荷結合素子）型固体撮像素子での出力信号生成部のように、光電変換素子に蓄積された電荷を１種または２種の電荷転送素子によって電荷検出回路まで転送し、ここで出力信号を生成するタイプの出力信号生成部である。前記の電荷転送素子は、ＣＣＤによって構成される。
【０００６】
他の１つは、ＭＯＳ（金属・酸化物・半導体）型固体撮像素子での出力信号生成部のように、トランジスタを介して光電変換素子と信号線とを接続し、光電変換素子に蓄積された電荷に応じて前記の信号線に発生する電圧信号または電流信号を検出して出力信号を生成するタイプの出力信号生成部である。前記のトランジスタは、光電変換素子と信号線とを所望の時期に電気的に接続するためのスイッチング素子として利用される。
【０００７】
いずれのタイプの出力信号生成部を備えた固体撮像素子においても、光電変換素子としては、ｎ型不純物半導体層と、その表層部に形成されたｐ型不純物半導体層（以下、「ｐ型埋込み層」ということがある。）とを有する埋込み型のフォトダイオードが多用される。ｎ型不純物半導体層は、一般に、半導体基板に設けられたｐ型不純物半導体層にｎ型不純物をイオン注入し、その後、このｎ型不純物を熱拡散させることによって形成される。ｐ型埋込み層は、ｎ型不純物半導体層の表層部にｐ型不純物をイオン注入し、その後、このｐ型不純物を熱拡散させることによって形成される。
【０００８】
固体撮像素子をエリア・イメージセンサとして利用した撮像機器の解像度は増加の一途を辿っており、その記録画素数は数１００万画素を超え、多いものでは６００万画素を超える。解像度の向上に伴って、特にエリア・イメージセンサとして利用される固体撮像素子では、光電変換素子の集積度が高まっている。
【０００９】
【発明が解決しようとする課題】
固体撮像素子での光電変換素子の集積度を高めると、個々の光電変換素子の平面視上のサイズが小さくなる。個々の光電変換素子に入射する光量が低下する。その結果として、固体撮像素子の感度が低下する。
【００１０】
本発明の目的は、複数個の光電変換素子を備え、これらの光電変換素子の集積度を高めても感度を比較的高く保つことが容易な半導体装置を提供することである。
【００１１】
本発明の他の目的は、複数個の光電変換素子を備え、これらの光電変換素子の集積度を高めても感度を比較的高く保つことが容易な半導体装置を得ることができる半導体装置の製造方法を提供することである。
【００１２】
本発明の更に他の目的は、小型化しても感度を比較的高く保つことが容易な光電変換素子を提供することである。
【００１３】
【課題を解決するための手段】
本発明の一観点によれば、（Ｉ）　第１のｐ型不純物半導体層を有する半導体基板と、（ＩＩ）前記第１のｐ型不純物半導体層の一表面に形成され、（ｉ）　相対的に小さな原子半径を有する第１のｎ型不純物と、相対的に大きな原子半径を有する第２のｎ型不純物とを含むｎ型不純物半導体層と、（ｉｉ）前記ｎ型不純物半導体層上に形成された第２のｐ型不純物半導体層とを備えた光電変換素子と、（ＩＩＩ）　前記半導体基板上に形成され、前記第２のｐ型不純物半導体層を覆う電気的絶縁膜とを具備した半導体装置が提供される。
【００１４】
本発明の他の観点によれば、（ｉ）　第１のｐ型不純物半導体層を有する半導体基板と、（ｉｉ）前記第１のｐ型半導体層の一表面に形成された光電変換素子とを具備した半導体装置の製造方法であって、（Ａ）前記半導体基板を用意する工程と、（Ｂ）前記第１のｐ型不純物半導体層上に電気的絶縁膜を形成する工程と、（Ｃ）前記光電変換素子を配置しようとする領域上に開口部を有するマスクを前記電気的絶縁膜上に配置し、前記開口部から前記電気的絶縁膜を介して、相対的に小さな原子半径を有する第１のｎ型不純物と、相対的に大きな原子半径を有する第２のｎ型不純物とをイオン注入する工程と、（Ｄ）熱処理によって前記第１のｎ型不純物と第２のｎ型不純物と活性化させてｎ型不純物半導体層を形成する工程と
を含む半導体装置の製造方法が提供される。
【００１５】
ｎ型不純物半導体層を形成するにあたって、そのベースとなる半導体層に相対的に原子半径の小さなｎ型不純物と、相対的に原子半径の大きなｎ型不純物とを添加することにより、格子歪を緩和させることができる。
【００１６】
結果的に、光電変換素子を構成するｎ型不純物半導体層に上述のように２種類のｎ型不純物を添加することにより、その感度を向上させることができる。
【００１７】
例えば固体撮像素子のように多数個の光電変換素子を備えた半導体装置において、個々の光電変換素子を上述のように構成することにより、光電変換素子の集積度を高めた場合でも比較的高い感度を保つことが容易になる。
【００１８】
【発明の実施の形態】
図１は、第１の実施例による固体撮像素子１００での光電変換素子１０、第１の電荷転送素子（以下、「垂直電荷転送素子」という。）２０、読み出しゲート３０、第２の電荷転送素子（以下、「水平電荷転送素子」という。）４０、および電荷検出回路５０の平面配置を概略的に示す。同図においては図示を省略しているが、個々の光電変換素子１０の上方には、所定の層を介してマイクロレンズが１個ずつ配置されている。
【００１９】
図示の固体撮像素子１００はエリア・イメージセンサとして利用される固体撮像素子であり、この固体撮像素子１００では、半導体基板１の一表面に多数個の光電変換素子１０が複数行、複数列に亘って画素ずらし配置されている。実際の固体撮像素子での光電変換素子１０の総数は、例えば数１０万個〜数１００万個である。
【００２０】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列中の各光電変換素子に対し、偶数番目に当たる光電変換素子列中の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行中の各光電変換素子に対し、偶数番目に当たる光電変換素子行中の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、多数個の光電変換素子を複数行、複数列に亘って行列状に配置する際の一形態である。
【００２１】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２から外れてはいるものの、得られる固体撮像素子の性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【００２２】
光電変換素子１０の各々は埋込み型のｐｎフォトダイオードによって構成され、平面視上、例えば八角形を呈す。光電変換素子１０に光が入射すると、この光電変換素子１０に電荷が蓄積される。
【００２３】
個々の光電変換素子１０に蓄積された電荷を電荷検出回路５０へ転送するために、１つの光電変換素子列に１つずつ、この光電変換素子列に沿って垂直電荷転送素子２０が配置される。
【００２４】
垂直電荷転送素子２０の各々はＣＣＤによって構成される。各垂直電荷転送素子２０は、半導体基板１に形成された１本のｎ型チャネル２３（以下、「垂直電荷転送チャネル２３」という。）と、半導体基板１上に第１の電気的絶縁膜（図示せず。）を介して形成されて垂直電荷転送チャネル２３を平面視上横切る第１〜第５垂直転送電極２５ａ〜２５ｅとを有する。
【００２５】
第１垂直転送電極２５ａは各光電変換素子行の下流側に１本ずつ配置され、第２垂直転送電極２５ｂは各光電変換素子行の上流側に１本ずつ配置される。最も下流の第１垂直転送電極２５ａの下流側に第３〜第５垂直転送電極２５ｃ〜２５ｅがこの順番で並列に配置される。
【００２６】
なお、本明細書では、光電変換素子１０から電荷検出回路５０へ転送される電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【００２７】
垂直電荷転送素子２０の各々は、例えば８相の駆動信号φＶ１〜φＶ８によって駆動されて、電荷転送を行う。図１には、８相の駆動信号φＶ１〜φＶ８のうちの４つ駆動信号φＶ１、φＶ３、φＶ５およびφＶ７を、読み出しパルスが重畳されるタイミングの違いからそれぞれＡ、Ｂの２種類に更に分けて供給する際の配線例を示す。
【００２８】
光電変換素子１０から垂直電荷転送素子２０への電荷の読み出しを制御するために、１つの光電変換素子１０に１つずつ、読み出しゲート３０が隣接配置される。個々の読出ゲート３０は、半導体基板１に形成された読出ゲート用チャネル領域（図示せず。）と、このチャネル領域を平面視上覆う第１垂直転送電極２５ａの一領域とを含む。図１においては、読出しゲート３０の位置を判りやすくするために、各読出しゲート３０にハッチングを付してある。
【００２９】
第１垂直転送電極２５ａに読み出しパルス（電位は例えば１５Ｖ程度）を供給すると、この第１垂直転送電極２５ａに対応する光電変換素子１０の各々から、各垂直電荷転送素子２０へ電荷が読み出される。光電変換素子１０から垂直電荷転送素子２０への電荷の読出しは、光電変換素子行単位で行われる。
【００３０】
光電変換素子行単位で各垂直電荷転送素子２０へ読み出された電荷は、各垂直電荷転送素子２０によって同じ位相の下に水平電荷転送素子４０へ転送される。
【００３１】
水平電荷転送素子４０もＣＣＤによって構成される。この水平電荷転送素子４０は、半導体基板１に形成されて光電変換素子行方向に延在するｎ型チャネル４３（以下、「水平電荷転送チャネル４３」という。）と、半導体基板１上に前述した第１の電気的絶縁膜を介して形成されて水平電荷転送チャネル４３を平面視上横切る複数本の転送電極（以下、「水平転送電極」という。）とを有する。
【００３２】
図示の水平電荷転送素子４０は、駆動信号φＨ１〜φＨ２によって駆動される２相駆動型ＣＣＤによって構成されている。この水平電荷転送素子４０での水平電荷転送チャネル４３は、ｎ型不純物半導体層とｎ⁻　型不純物半導体層とを、下流側から上流側に向かってこの順番で繰り返し配置した構成を有する。１個の垂直電荷転送素子２０に、ｎ型不純物半導体層とｎ⁻　型不純物半導体層とが２つずつ対応する。各ｎ型不純物半導体層上および各ｎ⁻　型不純物半導体層上に、水平転送電極が１本ずつ配置される。
【００３３】
１個の垂直電荷転送素子２０に対応する４本の水平転送電極のうち、下流側の２本が共通結線されて駆動信号φＨ２の供給を受け、上流側の２本が共通結線されて駆動信号φＨ１の供給を受ける。図１においては、個々の水平転送電極の図示を省略し、水平転送電極全体の輪郭形状を概略的に示してある
水平電荷転送素子４０は、２相の駆動信号φＨ１〜φＨ２によって駆動されて、各垂直電荷転送素子２０から受け取った電荷を電荷検出回路５０へ順次転送する。
【００３４】
電荷検出回路５０は、水平電荷転送素子４０から転送された電荷を検出して信号電圧を生成し、この信号電圧を増幅して信号を生成する。
【００３５】
この電荷検出回路５０は、例えば、アウトプットゲートを介して水平電荷転送素子の出力端に電気的に接続されるフローティングディフュージョン領域（以下、「ＦＤ領域」と略記する。）と、このＦＤ領域をソース領域とするリセットトランジスタと、ＦＤ領域に接続されたフローティングディフュージョンアンプ（以下、「ＦＤＡ」と略記する。）とを用いて構成することができる。ＦＤＡは、水平電荷転送素子４０からＦＤ領域に転送された電荷をＦＤ領域の電位変動に基づいて検出して信号電圧を生成し、この信号電圧を増幅して信号を生成する。この信号が、固体撮像素子１００からの出力信号となる。
【００３６】
上述した各読み出しゲート３０、各垂直電荷転送素子２０、水平電荷転送素子４０、および電荷検出回路５０は、出力信号生成部を構成する。
【００３７】
図２は、図１に示したＩＩ−ＩＩ線に沿った固体撮像素子１００の断面構造を概略的に示す。同図には、図１において図示を省略したマイクロレンズ等も示されている。図２に示した構成要素のうち、既に図１に示した構成要素については図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００３８】
図示のように、半導体基板１は、ｎ型シリコン基板１ａと、その一表面に形成されたｐ⁻　型不純物半導体層１ｂとを有する。ｐ⁻　型不純物半導体層１ｂはｐ型不純物を含有したシリコンによって構成され、ｎ型シリコン基板１ａの一表面にｐ型不純物をイオン注入した後に熱処理を施すことによって、あるいは、ｐ型不純物を含有したシリコンをｎ型シリコン基板１ａの一表面上にエピタキシャル成長させることによって形成される。
【００３９】
以下の説明においては、同じ導電型を有する不純物半導体層間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、ｐ⁻　型不純物半導体層、ｐ型不純物半導体層、ｐ^＋　型不純物半導体層、あるいはｎ⁻　型不純物半導体層、ｎ型不純物半導体層、ｎ^＋　型不純物半導体層と表記する。また、ｐ⁻　型不純物半導体層１ｂをエピタキシャル成長法によって形成する場合以外、全ての不純物半導体層は、イオン注入とその後の熱処理とによって形成されたものである。
【００４０】
光電変換素子１０は、ｐ⁻　型不純物半導体層１ｂの所定箇所にｎ型不純物半導体層１０ａを設け、このｎ型不純物半導体層１０ａの表層部をｐ^＋　型不純物半導体層１０ｂに転換することによって形成された埋込み型のフォトダイオードによって構成される。ｎ型不純物半導体層１０ａは、電荷蓄積領域として機能する。
【００４１】
各光電変換素子１０（ｎ型不純物半導体層１０ａ）における図１での右斜め下側縁部に沿って、ｐ型不純物半導体層３０ａが１つずつ配置される。このｐ型不純物半導体層３０ａは、読出ゲート３０用のチャネル領域３０ａ（以下、「チャネル領域３０ａ」という。）として利用される。
【００４２】
必要に応じて、個々の垂直電荷転送チャネル２３の下方にも、ｐ型不純物半導体層が配置される。
【００４３】
チャネルストップ領域ＣＳが、チャネル領域３０ａの形成箇所を除いた光電変換素子１０の平面視上の周囲、各垂直電荷転送チャネル２３の平面視上の周囲、および水平電荷転送チャネル４３の平面視上の周囲に形成される。このチャネルストップ領域ＣＳは、例えばｐ^＋　型不純物半導体層によって構成される。
【００４４】
第１の電気的絶縁層５が、半導体基板１上に配置される。第１の電気的絶縁層５は、例えば、熱酸化膜５ａと、ＯＮＯ膜５ｂとによって構成される。各光電変換素子１０上に熱酸化膜５ａが配置され、垂直転送電極２５ａ〜２５ｅの下方にあたる領域および水平転送電極（図示せず。）の下方にあたる領域にはＯＮＯ膜５ｂが配置される。
【００４５】
熱酸化膜５ａの膜厚は、概ね１０〜３０ｎｍである。ＯＮＯ膜５ｂは、例えば、膜厚が２０〜７０ｎｍ程度のシリコン酸化膜（熱酸化膜）と、膜厚が３０〜８０ｎｍ程度のシリコン窒化膜と、膜厚が１０〜５０ｎｍ程度のシリコン酸化膜との積層膜である。
【００４６】
垂直転送電極２５ａ〜２５ｅの各々および水平転送電極の各々は例えばポリシリコンによって構成される。図示の例では、各垂直転送電極２５ａ〜２５ｅは所謂重ね合わせ転送電極構造をなす。各垂直転送電極２５ａおよび第４垂直転送電極２５ｄの線幅方向の縁部が、隣り合う光電変換素子同士の平面視上の間において、隣り合う他の転送電極の線幅方向の縁部に重なる。個々の転送電極は、例えば熱酸化膜等の電気的絶縁膜ＩＦによって覆われる。水平転送電極についても同様である。
【００４７】
各垂直電荷転送素子２０、水平電荷転送素子４０（図１参照）、および各光電変換素子１０の上方には、第２の電気的絶縁膜６０、光遮蔽膜６５、層間絶縁膜７０、パッシベーション膜７５、第１の平坦化膜８０、色フィルタアレイ８５、第２の平坦化膜９０、およびマイクロレンズ９５がこの順番で順次配置される。
【００４８】
第２の電気的絶縁層６０は、例えばシリコン酸化物によって形成されて、光遮蔽膜６５とその下の各種の電極との電気的な分離を十分なものとする。
【００４９】
光遮蔽膜６５は、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属材料や、これらの金属の２種以上からなる合金材料によって形成されて各垂直電荷転送素子２０および水平電荷転送素子４０を覆い、光電変換素子１０以外の領域で無用の光電変換が行われるのを防止する。この光遮蔽膜６５は、個々の光電変換素子１０の上方に開口部６５ａを１つずつ有する。個々の光電変換素子１０表面において開口部６５ａ内に平面視上位置する領域が、この光電変換素子１０における光入射面となる。
【００５０】
垂直電荷転送素子２０用の駆動信号が供給される配線や水平電荷転送素子４０用の駆動信号が供給される配線を、光遮蔽膜６５の材料とは異なる材料によって形成する場合には、図示のように、層間絶縁膜７０が形成される。この層間絶縁膜７０は、例えばシリコン酸化膜によって構成され、垂直転送電極２５ａ〜２５ｅと前記の配線との短絡、および水平転送電極と前記の配線との短絡を防止する。前記の配線を光遮蔽膜６５の材料と同じ材料によって形成する場合には、層間絶縁膜７０を省略する代わりに第２の電気的絶縁膜６０を厚膜化して、当該第２の電気的絶縁層を層間絶縁膜として利用することも可能である。
【００５１】
パッシベーション膜７５は、例えばシリコン窒化膜等によって構成されて、その下の部材を保護する。
【００５２】
第１の平坦化膜８０はフォトレジスト等の有機材料によって形成されて、色フィルタアレイ８５を形成するための平坦面を提供する。
【００５３】
色フィルタアレイ８５は、カラー撮影用の固体撮像素子に配置される。白黒撮影用の固体撮像素子では、色フィルタアレイを省略することができる。カラー撮影用の単板式固体撮像素子では、原色系または補色系の色フィルタアレイが利用される。図２においては１個の青色フィルタ８５Ｂと１個の緑色フィルタ８５Ｇとが示されている。
【００５４】
第２の平坦化膜９０はフォトレジスト等の有機材料によって形成されて、マイクロレンズ９５を形成するための平坦面を提供する。
【００５５】
マイクロレンズ９５は、１つの光電変換素子１０に１つずつ対応して配置される。これらのマイクロレンズ９５は、例えば、透明樹脂（フォトレジストを含む。）層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。１つの区画が１つのマイクロレンズ９５に成形される。
【００５６】
次に、実施例による固体撮像素子の製造方法を、図３〜図７を参照しつつ説明する。以下の説明は、図１、図２に示した固体撮像素子１００と同様の構造を有する固体撮像素子を製造する場合を例にとり、図１または図２で用いた参照符号を引用しつつ行う。
【００５７】
図３（Ａ）に示すように、ｎ型シリコン基板１ａの一表面に熱酸化膜１１０を形成し、このｎ型シリコン基板１ａに熱酸化膜１１０を介意してｐ型不純物をイオン注入した後に熱処理を行って、ｎ型シリコン基板１ａと、その一表面に形成されたｐ⁻　型不純物半導体層１ｂとを有する半導体基板１を得る。
【００５８】
図示の例では、ｐ型不純物としてホウ素Ｂがイオン注入されている。
【００５９】
図３（Ｂ）に示すように、所定形状を有する第１のレジストマスク１１５を熱酸化膜１１０上に配置し、第１のレジストマスク１１５側から第１のｎ型不純物を半導体基板１にイオン注入して、半導体基板１に未加熱のｎ⁻　型チャネルを形成する。
【００６０】
図示の例では、第１のｎ型不純物としてリンＰがイオン注入されている。
【００６１】
第１のレジストマスク１１５は、各垂直電荷転送チャネル２３の形成位置に平面視上対応する箇所、および水平電荷転送チャネル４３（図１参照）の形成位置に平面視上対応する箇所にそれぞれ開口部ＯＰ１を有する。各開口部ＯＰ１の下方に、未加熱のｎ⁻　型チャネルが形成される。同図には、垂直電荷転送チャネル２３の元となる未加熱のｎ⁻　型チャネル２３Ｌが示されている。
【００６２】
図３（Ｃ）に示すように、第１のレジストマスク１１５を残したまま、第１のレジストマスク１１５側から第２のｎ型不純物を半導体基板１にイオン注入して、図３（Ｂ）の工程で作製した未加熱のｎ⁻　型チャネルそれぞれを未加熱のｎ型チャネルにする。
【００６３】
図示の例では、第２のｎ型不純物としてヒ素Ａｓがイオン注入されている。図３（Ｃ）には、垂直電荷転送チャネル２３用のｎ型チャネル２３Ｒが示されている。
【００６４】
この後、第１のレジストマスク１１５を剥離し、熱処理を行って、未加熱のｎ型チャネルそれぞれに含まれるｎ型不純物を活性化させる。垂直電荷転送チャネル２３の各々と、水平電荷転送チャネル４３用のｎ型チャネルが得られる。
【００６５】
図４（Ａ）に示すように、所定形状を有する第２のレジストマスク１２０を熱酸化膜１１０上に配置し、第２のレジストマスク１２０側からｐ型不純物を半導体基板１にイオン注入する。
【００６６】
第２のレジストマスク１２０は、チャネルストップ領域ＣＳ（図２参照）の形成位置に平面視上対応する箇所に開口部ＯＰ２を有する。
【００６７】
図示の例では、ｐ型不純物としてホウ素Ｂがイオン注入されている。
【００６８】
このイオン注入によって、チャネルストップ領域ＣＳ（図２参照）の元となる未加熱のｐ^＋　型不純物半導体層ＣＳＬが形成される。
【００６９】
図４（Ｂ）に示すように、図４（Ａ）に示した第２のレジストマスク１２０を第３のレジストマスク１２５に代え、更にｐ型不純物をイオン注入する。
【００７０】
図示の例では、ｐ型不純物としてホウ素Ｂがイオン注入されている。
【００７１】
第３のレジストマスク１２５は、各光電変換素子１０の形成位置に平面視上対応する箇所、および読み出しゲート３０用の各チャネル領域３０ａ（図２参照）の形成位置に平面視上対応する箇所それぞれに開口部ＯＰ３を有する。
【００７２】
このイオン注入によって、各光電変換素子１０の形成位置に平面視上対応する箇所、および各チャネル領域３０ａの形成位置に平面視上対応する箇所にそれぞれ未加熱のｐ型不純物半導体層１３０Ｌが形成される。
【００７３】
この後、第３のレジストマスク１２５を剥離し、熱処理を行って、図４（Ａ）に示した工程で形成した未加熱のｐ^＋　型不純物半導体層ＣＳＬ中のｐ型不純物、および、図４（Ｂ）に示した工程で形成した未加熱のｐ型不純物半導体層１３０Ｌそれぞれに含まれるｐ型不純物を活性化させる。チャネルストップ領域ＣＳおよびｐ型不純物半導体層１３０が得られる。
【００７４】
図４（Ｃ）に示すように、半導体基板１上にＯＮＯ膜１３５、第１ポリシリコン層１４０、および第４のレジストマスク１４５をこの順番で積層する。
【００７５】
ＯＮＯ膜１３５は、熱酸化によってシリコン酸化膜を形成し、その上に例えば化学的気相蒸着法（ＣＶＤ）によってシリコン窒化膜を堆積させ、その上に例えばＣＶＤによってシリコン窒化膜を堆積させることによって形成することができる。このＯＮＯ膜１３５が後にパターニングされて、図２に示したＯＮＯ膜５ｂになる。
【００７６】
第１ポリシリコン層１４０は、例えばＣＶＤによって形成される。この第１ポリシリコン層１４０が後にパターニングされて、所謂重ね合わせ転送電極構造をなす下側の転送電極、例えば図１に示した各第２垂直転送電極２５ｂならびに第３垂直転送電極２５ｃおよび第５垂直転送電極２５ｅになる。また、電荷検出回路５０（図１参照）についての説明の中で述べたアウトプットゲート用のゲート電極やリセットトランジスタのゲート電極も、第１ポリシリコン層１４０をパターニングすることによって形成することができる。
【００７７】
第４のレジストマスク１４５は、第１ポリシリコン層１４０から形成される上述の各種の電極の形成位置に平面視上対応する領域上に配置される。
【００７８】
図５（Ａ）に示すように、第１ポリシリコン層１４０を例えば反応性イオンエッチング（ＲＩＥ）によってパターニングして所定の電極を形成した後、第４のレジストマスク１４５を剥離する。同図には１本の第２垂直転送電極２５ｂが示されている。
【００７９】
この後、第１ポリシリコン層１４０のパターニングによって形成した電極それぞれの表面に例えば熱酸化によって電気的絶縁膜ＩＦ（図２参照）を形成する。次いで、水平電荷転送チャネル４３の形成位置に平面視上対応する箇所に開口部を有するレジストマスクを配置し、ｎ型不純物をイオン注入する。その後、レジストマスクを剥離し、イオン注入したｎ型不純物を熱処理によって活性化する。
【００８０】
図３（Ｃ）に示した工程の後に形成されていた水平電荷転送チャネル４３用のｎ型チャネルの所定箇所にｎ^＋　型不純物半導体層が形成され、水平電荷転送チャネル４３が得られる。
【００８１】
このとき、ｎ型不純物としては例えばホウ素が使用される。
【００８２】
図５（Ｂ）に示すように、ＯＮＯ膜１３５の露出面上および電気的絶縁膜ＩＦを覆う第２ポリシリコン層を例えばＣＶＤによって堆積させ、その上に第５のレジストマスク１５５を配置する。
【００８３】
第２ポリシリコン層１５０が後にパターニングされて、所謂重ね合わせ転送電極構造をなす上側の転送電極、例えば図１に示した各第１垂直転送電極２５ａおよび第４垂直転送電極２５ｄになる。また、電荷検出回路５０を構成する電極のうちで、第１ポリシリコン層１４０のパターニングによって形成しなかった電極がある場合には、この電極も第２ポリシリコン層１５０のパターニングによって形成される。
【００８４】
第５のレジストマスク１５５は、第２ポリシリコン層１５０から形成される上述の各種の電極の形成位置に平面視上対応する領域上に配置される。
【００８５】
この後、第２ポリシリコン層１５０を例えば反応性イオンエッチングによってパターニングして所定の電極を形成した後に第５のレジストマスク１５５を剥離し、第６のレジストマスク（図示せず。）を形成する。
【００８６】
第６のレジストマスクは、光電変換素子１０を形成しようとする領域に平面視上対応する箇所に開口部を有する。
【００８７】
第６のレジストマスクをエッチングマスクとして用いてＯＮＯ膜１５０をパターニングする。図２に示したＯＮＯ膜５ｂが得られると共に、光電変換素子１０を形成しようとする領域に平面視上対応する箇所に、ｐ型不純物半導体層１３０の表面が露出する。
【００８８】
図５（Ｃ）に示すように、第２ポリシリコン層１５０のパターニングによって形成した電極それぞれの表面に例えば熱酸化によって電気的絶縁膜ＩＦを形成すると共に、ｐ型不純物半導体層１３０の露出面に熱酸化膜５ａ（図２参照）を形成する。同図には、第２ポリシリコン層１５０のパターニングによって形成した電極のうち、１本の第１垂直転送電極２５ａのみが示されている。
【００８９】
図６（Ａ）に示すように、第７のレジストマスク１６０を配置した後、第１のｎ型不純物をイオン注入する。
【００９０】
図示の例では、第１のｎ型不純物としてリンＰがイオン注入されている。
【００９１】
第７のレジストマスク１６０は、光電変換素子１０を形成しようとする領域に平面視上対応する箇所に開口部ＯＰ４を有する。
【００９２】
このイオン注入によって、ｐ型不純物半導体層１３０のうちで開口部ＯＰ４の下方に位置する領域が未加熱のｎ⁻　型不純物半導体層１６５Ｒに転換する。転換せずに残ったｐ型不純物半導体層１３０が読み出しゲート３０用のチャネル領域３０ａとなる。
【００９３】
図６（Ｂ）に示すように、第７のレジストマスク１６０を残したまま、第２のｎ型不純物をイオン注入する。
【００９４】
図示の例では、第２のｎ型不純物としてヒ素Ａｓがイオン注入されている。
【００９５】
このイオン注入によって、ｎ⁻　型不純物半導体層１６５の各々が未加熱のｎ型不純物半導体層１７０Ｒになる。
【００９６】
図６（Ａ）に示した工程でのリンＰのドーズ量と、図６（Ｂ）に示した工程でのヒ素Ａｓのドーズ量との比は、１：８〜８：１の範囲内にすることが好ましく、リンＰのドーズ量とヒ素Ａｓのドーズ量との合計は、１×１０^１１／ｃｍ^２　以上、１×１０^１３／ｃｍ^２　未満にすることが好ましい。
【００９７】
図６（Ｃ）に示すように、第７のレジストマスク１６０を剥離し、その後に熱処理を行って、未加熱のｎ型不純物半導体層１７０Ｒそれぞれに含まれるｎ型不純物を活性化させる。これにより、ｎ型不純物半導体層１７０が得られる。
【００９８】
各ｎ型不純物半導体層１７０は、後に表層部をｐ^＋　型不純物半導体層に転換されて、図２に示したｎ型不純物半導体層１０ａになる。
【００９９】
図７（Ａ）に示すように、第８のレジストマスク１７５を配置した後、ｐ型不純物をイオン注入する。
【０１００】
図示の例では、ｐ型不純物としてホウ素Ｂがイオン注入されている。
【０１０１】
第８のレジストマスク１７５は、光電変換素子１０を形成しようとする領域に平面視上対応する箇所に開口部ＯＰ５を有する。
【０１０２】
このイオン注入によって、ｎ型不純物半導体層１７０の表層部が未加熱のｐ^＋　型不純物半導体層１８０Ｒに転換する。個々のｎ型不純物半導体層１７０のうちでｐ^＋　型不純物半導体層１８０Ｒに転換しなかった領域が、光電変換素子１０のｎ型不純物半導体層１０ａとなる。
【０１０３】
図７（Ｂ）に示すように、第８のレジストマスク１７５を剥離し、その後に熱処理を行って、未加熱のｐ^＋　型不純物半導体層１７０Ｒそれぞれに含まれるｐ型不純物を活性化させる。
【０１０４】
各ｎ型不純物半導体層１０ａ上に１つずつｐ^＋　型不純物半導体層１０ｂが形成され、所定個の光電変換素子１０が得られる。
【０１０５】
この後、図２に示した第２の電気的絶縁膜６０、光遮蔽膜６５、層間絶縁膜７０、パッシベーション膜７５、第１の平坦化膜８０、色フィルタアレイ８５、第２の平坦化膜９０、およびマイクロレンズ９５をこの順番で順次配置することによって、固体撮像素子１００が得られる。
【０１０６】
第２の電気的絶縁層６０およびパッシベーション膜７５は、例えばＣＶＤによって形成される。
【０１０７】
光遮蔽膜６５は、例えば、所望の金属層または合金層をＣＶＤや物理的気相蒸着法（ＰＶＤ）によって堆積し、その上に所定形状のレジストマスクを配置し、このレジストマスクをエッチングマスクとして用いて前記の金属層または合金層を所定形状にパターニングすることよって形成される。
【０１０８】
第１の平坦化膜８０および第２の平坦化膜９０は、例えばフォトレジスト等の有機材料をスピンコートすることによって形成される。
【０１０９】
色フィルタアレイ８５は、例えば、顔料もしくは染料を含有させた樹脂（カラーレジン）を複数色（例えば赤色、緑色、および青色の３色）用意し、これらの樹脂の層をフォトリソグラフィ法等の方法をによって所定箇所に順次形成することによって作製することができる。
【０１１０】
マクロレンズ９５の形成方法は、図２を用いた説明の中で述べた通りである。
【０１１１】
次に、第２の実施例による固体撮像素子について説明する。
【０１１２】
図８（Ａ）は、第２の実施例による固体撮像素子の主要部を概略的に示す。同図に示す固体撮像素子２００は、エリア・イメージセンサとして利用されるＭＯＳ型固体撮像素子である。図８（Ａ）においては図示を省略しているが、この固体撮像素子２００は、第１の実施例による固体撮像素子沿い１００と同様に、光遮蔽膜、層間絶縁膜、パッシベーション膜、第１の平坦化膜、色フィルタ、第２の平坦化膜、マイクロレンズ等を備える。
【０１１３】
固体撮像素子２００では、半導体基板２０１の一表面に複数行、複数列に亘って多数個の光電変換素子２１０が正方行列（行数と列数とが異なる場合を含む。）状に配置される。１個の光電変換素子２１０に１つずつ、図示を省略したスイッチング回路が接続される。
【０１１４】
１つの光電変換素子列に１本ずつ、この光電変換素子列に沿って出力信号線２３０が配置され、これらの出力信号線２３０に１つずつ、負荷トランジスタ２４０が接続される。各出力信号線２３０は、信号生成部２５０に接続される。
【０１１５】
光電変換素子２１０に光が入射すると、この光電変換素子２１０に電荷が蓄積される。図示を省略したスイッチング回路の動作を適宜制御することにより、光電変換素子２１０に蓄積された電荷に応じた大きさの電気信号を、対応する出力信号線２３０に発生させることができる。この電気信号は信号生成部２５０によって検出され、所定の出力信号に変換されて出力される。この出力が、固体撮像素子２００の出力となる。
【０１１６】
個々の光電変換素子２１０に接続されたスイッチング回路の動作を光電変換素子行単位で制御するために、行読み出し走査部２６０と行リセット走査部２６５とが半導体基板１に配置される。
【０１１７】
行読み出し走査部２６０は、各スイッチング回路の動作を制御して、光電変換素子２１０とこれに対応する出力信号線２３０との電気的な接続を制御する。行リセット走査部２６５は、各スイッチング回路の動作を制御して、光電変換素子２１０に蓄積された電荷の掃き出し動作を制御する。
【０１１８】
これらの制御に必要な信号を伝達するために、図示を省略した行選択信号線およびリセット信号線が、それぞれ、１行の光電変換素子行に１本ずつ対応して配置される。また、１行の光電変換素子行もしくは１列の光電変換素子列に１本ずつ対応して、電源電圧供給線が配置される。各スイッチング回路は、これらの信号線および供給線にも電気的に接続可能である。
【０１１９】
制御部２７０が半導体基板２０１上に配置されて、信号生成部２５０、行読み出し走査部２６０、および行リセット走査部２６５の動作を制御する。
【０１２０】
図８（Ｂ）は、スイッチング回路の一例を示す。同図に示すスイッチング回路２２０は、出力用トランジスタ２２１、行選択用トランジスタ２２２、およびリセット用トランジスタ２２３を含む。これらのトランジスタは、例えばＭＯＳ型トランジスタである。
【０１２１】
出力用トランジスタ２２１と行選択用トランジスタ２２２とが直列に接続され、出力用トランジスタ２２１のゲートに光電変換素子２１０が、行選択用トランジスタ２２２のゲートに行選択信号線２２４が接続される。出力用トランジスタの残りの一端が電源電圧供給線２２５に接続され、行選択用トランジスタ２２２の残りの一端が出力信号線２３０に接続される。
【０１２２】
リセット用トランジスタ２２３は、出力用トランジスタ２２１と光電変換素子２１０とを接続する配線２２６に接続されると共に、電源電圧供給線２２５にも接続され、そのゲートにはリセット信号線２２７が接続される。
【０１２３】
各スイッチング回路２２０、各出力信号線２３０、各負荷トランジスタ２４０、信号生成部２５０、行読み出し走査部２６０、および行リセット走査部２６５は、出力信号生成部を構成する。
【０１２４】
行読み出し走査部２６０から行選択信号線２２４に読み出し信号が供給されると、この行選択信号線２２４に接続されている行選択用トランジスタ２２２がオンになる。出力用トランジスタ２２１と、これに対応する出力信号線２３０とが電気的に接続される。
【０１２５】
出力用トランジスタ２２１のゲートに印加される電圧の値は、この出力用トランジスタ２２１に接続されている光電変換素子１０に蓄積された電荷に応じて変化する。したがって、出力用トランジスタ２２１に流れるドレイン電流の大きさも、光電変換素子２１０に蓄積された電荷に応じて変化する。結果的に、行選択用トランジスタ２２２がオンになると、光電変換素子２１０に蓄積された電荷に応じた電気信号が出力用信号線２３０に発生する。
【０１２６】
行リセット走査部２６５からリセット信号線２２７にリセット信号が供給されると、このリセット信号線２２７に接続されているリセット用トランジスタ２２３がオンになる。このリセット用トランジスタ２２３に対応する光電変換素子２１０が電源電圧供給線２２５に接続され、光電変換素子２１０に蓄積されていた電荷が電源電圧供給線２２５に排出される。
【０１２７】
上述した構成を有する固体撮像素子２００においても、各光電変換素子２１０の構成を、前述した第１の実施例による固体撮像素子１００での光電変換素子１０の構成と同様にすることによって、感度の向上が期待される。光電変換素子２１０を高集積化して固体撮像素子２００の解像度を向上させたときでも、素子全体の感度を比較的高く保つことが容易になるものと期待される。
【０１２８】
次に、第３の実施例による固体撮像素子について説明する。
【０１２９】
図９は、第３の実施による固体撮像素子での光電変換素子、電荷転送素子、読み出しゲート、電荷検出回路、および掃き出しドレインの平面配置を概略的に示す。同図に示した構成要素のうち、図１に示した構成要素と共通するものについては図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１３０】
同図に示す固体撮像素子３００は、白黒およびカラー撮影用のリニア・イメージセンサとして利用される固体撮像素子であり、この固体撮像素子３００では、半導体基板１の一表面に多数個の光電変換素子１０が４列に亘って配置される。
【０１３１】
個々の光電変換素子１０に１つずつ対応して、半導体基板１に読み出しゲート用のチャネル領域が形成される。１列の光電変換素子列に対応する読み出しゲート用のチャネル領域の各々は、半導体基板１上に電気的絶縁膜を介して配置された１本の読み出しゲート電極３３５によって平面視上覆われて、読み出しゲート３０を構成する。各読み出しゲート３０の動作は、読み出しゲート電極３３５に供給される駆動信号φＲ１、φＲ２、φＲ３、またはφＲ４によって制御される。図９においては、読み出しゲート３０の位置を判りやすくするために、個々の読み出しゲート３０にハッチングを付してある。
【０１３２】
１列の光電変換素子列に１つずつ、この光電変換素子列に沿って電荷転送素子３４０が配置される。個々の電荷転送素子３４０は、例えば、１つ光電変換素子１０あたり４本の転送電極を有する２相駆動型のＣＣＤによって構成される。
【０１３３】
電荷転送素子３４０の各々は、読み出しゲート３０を介して、対応する光電変換素子１０に電気的に接続可能である。各電荷転送素子３４０の出力端に、電荷検出回路５０が１つずつ接続される。
【０１３４】
各読み出しゲート３０、各電荷転送素子３４０、および各電荷検出回路５０は、出力信号生成部を構成する。
【０１３５】
１列の光電変換素子列に１つずつ、この光電変換素子列に沿ってドレイン領域３６０が配置される。個々のドレイン領域３６０は、例えば、半導体基板１に形成されたｎ^＋　型不純物添加領域によって構成される。１つのドレイン領域３６０と、これに対応する光電変換素子列との間には、チャネル領域が介在する。このチャネル領域は、半導体基板１上に電気的絶縁膜を介して配置された１本の掃き出しゲート電極３６５によって平面視上覆われて、掃き出しゲートを構成する。各掃き出しゲートの動作は、掃き出しゲート電極３６５に供給される駆動信号φＤ１、φＤ２、φＤ３、またはφＤ４によって制御される。
【０１３６】
図示の固体撮像素子３００では、上側の３列の光電変換素子列に蓄積された電荷に基づいて、カラー画像用の出力信号が生成される。１列の光電変換素子列の上方に赤色の色フィルタが配置され、他の１列の光電変換素子列の上方に緑色の色フィルタが配置され、残りの１列の光電変換素子列の上方に青色の色フィルタが配置される。これらの光電変換素子列に対応する各電荷転送素子３４０は、２相の駆動信号φ１、φ２によって駆動されて、光電変換素子１０から読み出した電荷を対応する電荷検出回路５０へ転送する。
【０１３７】
残りの１列の光電変換素子列に蓄積された電荷は、白黒画像用の出力信号の生成に使用される。この光電変換素子列の上方には、例えば、カラー撮影に使用される色フィルタに相当する単色の着色層、または、この着色層に代わる透明層が配置される。当該光電変換素子列に対応する電荷転送素子３４０は、２相の駆動信号φ３、φ４によって駆動されて、各光電変換素子１０から読み出した電荷を対応する電荷検出回路５０へ転送する。
【０１３８】
なお、リニア・イメージセンサとして使用される固体撮像素子では、多くの場合、光遮蔽膜が設けられない。また、多くの場合、固体撮像素子の上方に集光素子が配置されない。光遮蔽膜やマイクロレンズは、必要に応じて設けられる。マイクロレンズに代えて、１列の光電変換素子列に１個ずつシリンドリカルレンズが配置されることもある。
【０１３９】
上述した構成を有する固体撮像素子３００は、第１の実施例による固体撮像素子１００についての説明の中で述べた光電変換素子１０を備えているので、固体撮像素子１００と同様に感度が向上するものと期待される。光電変換素子１０を高集積化して固体撮像素子３００の解像度を向上させたときでも、素子全体の感度を比較的高く保つことが容易になるものと期待される。
【０１４０】
光電変換素子の構成を除いた他の構成は、種々変更可能である。例えば、エリア・イメージとして使用される固体撮像素子は、ＣＣＤ型であるかＭＯＳ型であるかを問わず、図８に示したように多数個の光電変換素子を複数行、複数列に亘って正方行列状に配置したものであってもよい。
【０１４１】
また、エリア・イメージとして使用されるＣＣＤ型固体撮像素子で垂直電荷転送素子として利用する電荷転送素子は、１行の光電変換素子行に１本、または３本以上の転送電極を有するものであってもよい。水平電荷転送素子として利用する電荷転送素子は、１つの垂直電荷転送素子あたり２本以上の転送電極を配置することによって構成可能である。
【０１４２】
垂直電荷転送素子や水平電荷転送素子を何相の駆動信号で駆動するかは、１行の光電変換素子行に対応する垂直転送電極の数、または１つの垂直電荷転送素子に対応する水平転送電極の数や、垂直電荷転送素子または水平電荷転送素子の駆動方法等に応じて、適宜選定可能である。リニア・イメージセンサとして利用される固体撮像素子での電荷転送素子についても同様である。
【０１４３】
リニア・イメージセンサとして使用される固体撮像素子での光電変換素子列の数は、その用途に応じて適宜選定可能である。
【０１４４】
ＣＣＤ型の固体撮像素子において電荷転送素子（ＣＣＤ）を構成するｎ型チャネルは、ｎ型不純物を１種類のみ添加することによって形成してもよい。
【０１４５】
以上説明した光電変換素子の構成は、光電変換素子を備えた種々の半導体装置に適用可能である。
【０１４６】
その他、種々の変更、改良、組み合わせ等が可能であることは、当業者に自明であろう。
【０１４７】
【発明の効果】
以上説明したように、本発明よれば、感度の高い光電変換素子、およびこの光電変換素子を備えた半導体装置が提供される。この半導体装置を例えば固体撮像素子とした場合には、光電変換素子の高集積化によって解像度を高めたときでも、固体撮像素子の感度を比較的高く保つことが容易になる。
【図面の簡単な説明】
【図１】第１の実施例による固体撮像素子での光電変換素子、第１の電荷転送素子、読み出しゲート、第２の電荷転送素子、および電荷検出回路の平面配置を示す概略図である。
【図２】図１に示したＩＩ−ＩＩ線に沿った固体撮像素子の断面構造を示す概略図である。
【図３】図３（Ａ）〜図３（Ｃ）は、それぞれ、実施例による固体撮像素子の製造工程の一部を概略的に示す断面図である。
【図４】図４（Ａ）〜図４（Ｃ）は、それぞれ、実施例による固体撮像素子の製造工程の他の一部を概略的に示す断面図である。
【図５】図５（Ａ）〜図５（Ｃ）は、それぞれ、実施例による固体撮像素子の製造工程の更に他の一部を概略的に示す断面図である。
【図６】図６（Ａ）〜図６（Ｃ）は、それぞれ、実施例による固体撮像素子の製造工程の更に他の一部を概略的に示す断面図である。
【図７】図７（Ａ）〜図７（Ｂ）は、それぞれ、実施例による固体撮像素子の製造工程の更に他の一部を概略的に示す断面図である。
【図８】図８（Ａ）は、第２の実施例による固体撮像素子の主要部を示す概略図であり、図８（Ｂ）は、図８（Ａ）に示した固体撮像素子において個々の光電変換素子に１つずつ接続されているスイッチング回路を示す回路図である。
【図９】第３の実施による固体撮像素子での光電変換素子、電荷転送素子、読み出しゲート、電荷検出回路、および掃き出しドレインの平面配置を示す概略図である。
【符号の説明】
１…半導体基板、　　１ａ…ｎ型シリコン基板、　　１ｂ…ｐ型不純物半導体層、１０…光電変換素子、１０ａ…ｎ型不純物半導体層、　　１０ｂ…ｐ^＋　型不純物半導体層、　　２０…第１の電荷転送素子（垂直電荷転送素子）、　　２３…ｎ型チャネル（垂直電荷転送チャネル）、　　２５ａ〜２５ｅ…第１〜第５垂直転送電極、　　３０…読み出しゲート、　　４０…第２の電荷転送素子（水平電荷転送素子）、　　５０…電荷検出回路、　　１００…固体撮像素子、　　２１０…光電変換素子、２２０…スイッチング回路、　　２３０…出力信号線、　　２５０…信号生成部、　　３００…固体撮像素子、　　３４０…電荷転送素子。

Claims (12)

1. 第１のｐ型不純物半導体層を有する半導体基板と、
   前記第１のｐ型不純物半導体層の一表面に形成され、（ｉ）　相対的に小さな原子半径を有する第１のｎ型不純物と、相対的に大きな原子半径を有する第２のｎ型不純物とを含むｎ型不純物半導体層と、（ｉｉ）前記ｎ型不純物半導体層上に形成された第２のｐ型不純物半導体層とを備えた光電変換素子と、
   前記半導体基板上に形成され、前記第２のｐ型不純物半導体層を覆う電気的絶縁膜と
   を具備した半導体装置。
2. 前記第１のｎ型不純物および前記第２のｎ型不純物それぞれの濃度ピークが、前記ｎ型不純物半導体層の厚さ方向の表面から離れた位置にある請求項１に記載の半導体装置。
3. 前記ｎ型不純物半導体層が、前記第１のｎ型不純物および前記第２のｎ型不純物それぞれの濃度ピークの出現位置よりも前記第２のｐ型半導体層に近いところで、前記第１のｎ型不純物の濃度と前記第２のｎ型不純物の濃度とがほぼ重なる領域を有する請求項１または請求項２に記載の半導体装置。
4. 前記第１のｐ型不純物半導体層がｐ型シリコンによって形成され、
   前記第１のｎ型不純物がリン（Ｐ）であり、
   前記第２のｎ型不純物がヒ素（Ａｓ）である請求項１〜請求項３のいずれか１項に記載の半導体装置。
5. 前記光電変換素子を複数個有し、該複数個の光電変換素子が前記第１のｐ型不純物半導体の一表面に少なくとも１列に形成され、
   さらに、前記光電変換素子の各々に蓄積された電荷に基づいて出力信号を生成することができる出力信号生成部を有する請求項１〜請求項４のいずれか１項に記載の半導体装置。
6. 前記出力信号生成部が、１列の光電変換素子列に１つずつ対応して配置された第１の電荷転送素子を有する請求項５に記載の半導体装置。
7. 前記複数個の光電変換素子が、前記第１のｐ型不純物半導体層の一表面に複数行、複数列に亘って行列状に配置され、
   前記出力信号生成部が、さらに、１列の光電変換素子列に１つずつ対応して配置された前記第１の電荷転送素子の各々に電気的に接続可能な第２の電荷転送素子と、該第２の電荷転送素子の出力端に電気的に接続可能な電荷検出回路とを有する請求項６に記載の半導体装置。
8. （ｉ）　第１のｐ型不純物半導体層を有する半導体基板と、（ｉｉ）前記第１のｐ型半導体層の一表面に形成された光電変換素子とを具備した半導体装置の製造方法であって、
   （Ａ）前記半導体基板を用意する工程と、
   （Ｂ）前記第１のｐ型不純物半導体層上に電気的絶縁膜を形成する工程と、
   （Ｃ）前記光電変換素子を配置しようとする領域上に開口部を有するマスクを前記電気的絶縁膜上に配置し、前記開口部から前記電気的絶縁膜を介して、相対的に小さな原子半径を有する第１のｎ型不純物と、相対的に大きな原子半径を有する第２のｎ型不純物とをイオン注入する工程と、
   （Ｄ）熱処理によって前記第１のｎ型不純物と第２のｎ型不純物と活性化させてｎ型不純物半導体層を形成する工程と
   を含む半導体装置の製造方法。
9. さらに、（Ｅ）前記電気的絶縁膜を介して前記ｎ型不純物半導体層それぞれの表層部にｐ型不純物を添加して第２のｐ型不純物半導体層を形成する工程を含む請求項８に記載の半導体装置の製造方法。
10. 前記第１のｎ型不純物および前記第２のｎ型不純物それぞれの濃度ピークを、前記ｎ型不純物半導体層の厚さ方向の表面から離れた位置に形成する請求項８または請求項９に記載の半導体装置の製造方法。
11. 前記ｎ型不純物半導体層に、前記第１のｎ型不純物の濃度と前記第２のｎ型不純物の濃度とがほぼ重なる領域を、前記第１のｎ型不純物および前記第２のｎ型不純物それぞれの濃度ピークの出現位置よりも前記第２のｐ型半導体層に近いところに形成する請求項１０に記載の製造方法。
12. 前記第１のｎ型不純物がリン（Ｐ）であり、前記第２のｎ型不純物がヒ素（Ａｓ）である請求項８〜請求項１１のいずれか１項に記載の半導体装置の製造方法。

Images